JP3538539B2 - アクティブフィルタ回路 - Google Patents
アクティブフィルタ回路Info
- Publication number
- JP3538539B2 JP3538539B2 JP13292698A JP13292698A JP3538539B2 JP 3538539 B2 JP3538539 B2 JP 3538539B2 JP 13292698 A JP13292698 A JP 13292698A JP 13292698 A JP13292698 A JP 13292698A JP 3538539 B2 JP3538539 B2 JP 3538539B2
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- filter
- circuit
- output
- bpf
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Receiver Circuits (AREA)
- Networks Using Active Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はアナログ信号処理回
路に使用されるアクティブフィルタに関するものであ
る。
路に使用されるアクティブフィルタに関するものであ
る。
【０００２】
【従来の技術】近年、受動素子で構成されるパッシブフ
ィルタを集積回路内に内蔵し、増幅回路と組み合わせて
アクティブフィルタを構成することが多くなっている。
しかしながら、急峻で複雑な周波数特性が要求されるア
クティブフィルタは多くの回路素子数を必要とするの
で、集積可能な素子数及びチップ面積が制限される集積
回路にこのようなアクティブフィルタを内蔵すること
は、多くの場合困難である。
ィルタを集積回路内に内蔵し、増幅回路と組み合わせて
アクティブフィルタを構成することが多くなっている。
しかしながら、急峻で複雑な周波数特性が要求されるア
クティブフィルタは多くの回路素子数を必要とするの
で、集積可能な素子数及びチップ面積が制限される集積
回路にこのようなアクティブフィルタを内蔵すること
は、多くの場合困難である。
【０００３】例えば、テレビジョン受像機の映像中間周
波数信号の検波後の信号には、輝度信号（Ｙ信号）、色
信号（Ｃ信号）及び音声中間周波信号（ＳＩＦ信号）の
３つの信号成分が含まれており、これらの信号のゲイン
・周波数特性は図４に示すようになる。この中からＳＩ
Ｆ信号のみを取り出すために使用される帯域通過フィル
タはセンター周波数の両側で急峻な減衰特性を有するも
のでなくてはならない。
波数信号の検波後の信号には、輝度信号（Ｙ信号）、色
信号（Ｃ信号）及び音声中間周波信号（ＳＩＦ信号）の
３つの信号成分が含まれており、これらの信号のゲイン
・周波数特性は図４に示すようになる。この中からＳＩ
Ｆ信号のみを取り出すために使用される帯域通過フィル
タはセンター周波数の両側で急峻な減衰特性を有するも
のでなくてはならない。
【０００４】このようなＳＩＦ信号を取り出すＢＰＦを
アクティブフィルタ化する場合の従来の構成例を図５
（ａ）に示す。低域通過フィルタＬＰＦ、帯域通過フィ
ルタＢＰＦ、高域通過フィルタＨＰＦ、及び帯域阻止フ
ィルタＴＲＡＰ１〜４等を縦列接続して目標の周波数特
性を有するアクティブフィルタが得られる。図５（ａ）
のブロック図では、図５（ｂ）に示すような特性を有す
る７個のフィルタが縦列接続されているが、実用上使用
できる素子の値や実現できるＱの範囲が限られるので、
実際には目標特性を得るために更に多くのフィルタを縦
列接続する必要がある。低域通過フィルタＬＰＦ、帯域
通過フィルタＢＰＦ、高域通過フィルタＨＰＦ、及び帯
域阻止フィルタＴＲＡＰ１〜４等を縦列接続して得られ
る特性、すなわち、これら７つのフィルタ関数を掛け合
わせて得られる合成特性の概略は図６に示すようにな
り、これを図５に破線で示す目標特性に近づけるために
は更に複数段のフィルタが必要であることがわかる。
アクティブフィルタ化する場合の従来の構成例を図５
（ａ）に示す。低域通過フィルタＬＰＦ、帯域通過フィ
ルタＢＰＦ、高域通過フィルタＨＰＦ、及び帯域阻止フ
ィルタＴＲＡＰ１〜４等を縦列接続して目標の周波数特
性を有するアクティブフィルタが得られる。図５（ａ）
のブロック図では、図５（ｂ）に示すような特性を有す
る７個のフィルタが縦列接続されているが、実用上使用
できる素子の値や実現できるＱの範囲が限られるので、
実際には目標特性を得るために更に多くのフィルタを縦
列接続する必要がある。低域通過フィルタＬＰＦ、帯域
通過フィルタＢＰＦ、高域通過フィルタＨＰＦ、及び帯
域阻止フィルタＴＲＡＰ１〜４等を縦列接続して得られ
る特性、すなわち、これら７つのフィルタ関数を掛け合
わせて得られる合成特性の概略は図６に示すようにな
り、これを図５に破線で示す目標特性に近づけるために
は更に複数段のフィルタが必要であることがわかる。
【０００５】上記のアクティブフィルタに使用される二
次の帯域通過フィルタ（ＢＰＦ）、帯域阻止フィルタ
（ＴＲＡＰ）、低域通過フィルタ（ＬＰＦ）、及び高域
通過フィルタ（ＨＰＦ）の回路例をそれぞれ図７〜１０
に示す。
次の帯域通過フィルタ（ＢＰＦ）、帯域阻止フィルタ
（ＴＲＡＰ）、低域通過フィルタ（ＬＰＦ）、及び高域
通過フィルタ（ＨＰＦ）の回路例をそれぞれ図７〜１０
に示す。
【０００６】
【発明が解決しようとする課題】上記のように、アナロ
グ信号処理回路で使用する周波数特性が急峻なアクティ
ブフィルタ回路を設計する場合は、帯域通過フィルタ、
帯域阻止フィルタ、低域通過フィルタ、及び高域通過フ
ィルタを多数段接続しなくてはならないため、素子数が
増え、回路規模が大きくなる。これに伴い、Ｓ／Ｎ比や
信号歪率が悪化し、消費電流が増大するといった種々の
問題が生ずる。
グ信号処理回路で使用する周波数特性が急峻なアクティ
ブフィルタ回路を設計する場合は、帯域通過フィルタ、
帯域阻止フィルタ、低域通過フィルタ、及び高域通過フ
ィルタを多数段接続しなくてはならないため、素子数が
増え、回路規模が大きくなる。これに伴い、Ｓ／Ｎ比や
信号歪率が悪化し、消費電流が増大するといった種々の
問題が生ずる。
【０００７】また、極端に素子数が増えると、チップ面
積が大幅に増大し、半導体集積回路で実現することが事
実上不可能になる場合もある。図４に示したテレビジョ
ン受像機の映像中間周波数信号の周波数アロケーション
において、音声中間周波数信号を取り出すための帯域通
過フィルタの実用レベルの特性をシミュレーションした
例を図１１に示す。この周波数特性は、二次の低域通過
フィルタを１段、二次の帯域阻止フィルタを１５段、二
次の帯域通過フィルタを３段、そして二次の高域通過フ
ィルタを１段、合計２０段のフィルタを使用して調整し
た特性であり、かなり大きな規模のフィルタ回路となる
ことがわかる。
積が大幅に増大し、半導体集積回路で実現することが事
実上不可能になる場合もある。図４に示したテレビジョ
ン受像機の映像中間周波数信号の周波数アロケーション
において、音声中間周波数信号を取り出すための帯域通
過フィルタの実用レベルの特性をシミュレーションした
例を図１１に示す。この周波数特性は、二次の低域通過
フィルタを１段、二次の帯域阻止フィルタを１５段、二
次の帯域通過フィルタを３段、そして二次の高域通過フ
ィルタを１段、合計２０段のフィルタを使用して調整し
た特性であり、かなり大きな規模のフィルタ回路となる
ことがわかる。
【０００８】本発明は上記のような従来の課題に鑑みて
為されたものであり、回路規模を低減しつつ所望の急峻
な周波数特性を得ることができるアクティブフィルタ回
路を提供することを目的とする。
為されたものであり、回路規模を低減しつつ所望の急峻
な周波数特性を得ることができるアクティブフィルタ回
路を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明のアクティブフィ
ルタ回路は、入力信号が与えられる第１及び第２の移相
器と、第１の移相器の出力が非反転入力に接続された第
１の差動増幅器と、第１の差動増幅器の出力が非反転入
力に接続された第２の差動増幅器と、第１の差動増幅器
の出力と所定電位（例えば接地電位）との間に接続され
た第１のコンデンサと、第２の差動増幅器の出力と第１
の差動増幅器の非反転入力との間に接続された第２のコ
ンデンサと、第２の差動増幅器の出力と第１の差動増幅
器の反転入力とを接続する第１の帰還線路と、第２の移
相器の出力が反転入力に接続された第３の差動増幅器
と、第３の差動増幅器の出力と所定電位（例えば接地電
位）との間に接続された抵抗と、第３の差動増幅器の出
力と第２の差動増幅器の反転入力とを接続する第２の帰
還線路と、第２の差動増幅器の出力と第３の差動増幅器
の非反転入力とを接続する線路とを備え、第２の差動増
幅器の出力が回路全体の出力となるように構成されてい
る。
ルタ回路は、入力信号が与えられる第１及び第２の移相
器と、第１の移相器の出力が非反転入力に接続された第
１の差動増幅器と、第１の差動増幅器の出力が非反転入
力に接続された第２の差動増幅器と、第１の差動増幅器
の出力と所定電位（例えば接地電位）との間に接続され
た第１のコンデンサと、第２の差動増幅器の出力と第１
の差動増幅器の非反転入力との間に接続された第２のコ
ンデンサと、第２の差動増幅器の出力と第１の差動増幅
器の反転入力とを接続する第１の帰還線路と、第２の移
相器の出力が反転入力に接続された第３の差動増幅器
と、第３の差動増幅器の出力と所定電位（例えば接地電
位）との間に接続された抵抗と、第３の差動増幅器の出
力と第２の差動増幅器の反転入力とを接続する第２の帰
還線路と、第２の差動増幅器の出力と第３の差動増幅器
の非反転入力とを接続する線路とを備え、第２の差動増
幅器の出力が回路全体の出力となるように構成されてい
る。
【００１０】つまり、従来技術の二次ＴＲＡＰフィルタ
回路の基本構成に、２つの移相器と、第３の差動増幅器
及びその負荷抵抗を付加して本発明のアクティブフィル
タ回路が構成される。
回路の基本構成に、２つの移相器と、第３の差動増幅器
及びその負荷抵抗を付加して本発明のアクティブフィル
タ回路が構成される。
【００１１】上記の構成によれば、図８のＴＲＡＰ回路
の周波数特性、すなわち図１３に示すような特性を図１
４に示すようなＢＰＦ、ＴＲＡＰ、ＬＰＦの特性及びＤ
Ｃとその付近のみを減衰させる低域減衰特性の４つの特
性を兼ね備えたフィルタ特性を得る事ができる。しか
も、図１４にａ，ｂ，ｃで示すように減衰特性を変化さ
せることができる。従来技術で、図１５に示すような特
性のＬＰＦ、ＢＰＦ及びＴＲＡＰを使用している箇所に
本発明のフィルタを使用することにより、その３つのフ
ィルタ特性又はＢＰＦとＴＲＡＰの２つのフィルタ特性
を本発明のフィルタ回路１つで生成することができる。
その結果、フィルタ回路全体の規模を低減しながら、削
減前と同等の特性を得ることができる。
の周波数特性、すなわち図１３に示すような特性を図１
４に示すようなＢＰＦ、ＴＲＡＰ、ＬＰＦの特性及びＤ
Ｃとその付近のみを減衰させる低域減衰特性の４つの特
性を兼ね備えたフィルタ特性を得る事ができる。しか
も、図１４にａ，ｂ，ｃで示すように減衰特性を変化さ
せることができる。従来技術で、図１５に示すような特
性のＬＰＦ、ＢＰＦ及びＴＲＡＰを使用している箇所に
本発明のフィルタを使用することにより、その３つのフ
ィルタ特性又はＢＰＦとＴＲＡＰの２つのフィルタ特性
を本発明のフィルタ回路１つで生成することができる。
その結果、フィルタ回路全体の規模を低減しながら、削
減前と同等の特性を得ることができる。
【００１２】
【発明の実施の形態】図１に、本発明の実施形態に係る
アクティブフィルタの回路構成を示す。図１において、
１及び２は非反転入力と反転入力とを有する第１及び第
２の差動増幅器である。第１の差動増幅器１の伝達コン
ダクタンスｇｍ１は第１の抵抗Ｒ１の逆数で表され、第
２の差動増幅器２の伝達コンダクタンスｇｍ２は第２の
抵抗Ｒ２の逆数で表される。３は第１のコンデンサ（静
電容量Ｃ１）、４は第２のコンデンサ（静電容量Ｃ２）
である。第１及び第２の差動増幅器１，２と第１及び第
２のコンデンサ３，４によって、図８に例示した帯域阻
止フィルタ（以下、ＴＲＡＰ回路という）に類似したＴ
ＲＡＰ回路８が構成されている。
アクティブフィルタの回路構成を示す。図１において、
１及び２は非反転入力と反転入力とを有する第１及び第
２の差動増幅器である。第１の差動増幅器１の伝達コン
ダクタンスｇｍ１は第１の抵抗Ｒ１の逆数で表され、第
２の差動増幅器２の伝達コンダクタンスｇｍ２は第２の
抵抗Ｒ２の逆数で表される。３は第１のコンデンサ（静
電容量Ｃ１）、４は第２のコンデンサ（静電容量Ｃ２）
である。第１及び第２の差動増幅器１，２と第１及び第
２のコンデンサ３，４によって、図８に例示した帯域阻
止フィルタ（以下、ＴＲＡＰ回路という）に類似したＴ
ＲＡＰ回路８が構成されている。
【００１３】更に、５はＴＲＡＰ回路８の入力端子であ
る。６はＴＲＡＰ回路８の出力であると共に本実施形態
のアクティブフィルタの出力端子でもある。７はＴＲＡ
Ｐ回路８の伝達関数上の零点（ωn）を制御するための
フィードバック端子、９は図２に例示する回路で構成さ
れた第１の移相器、１０は図３に例示する回路で構成さ
れた第２の移相器である。１１は第３の差動増幅器であ
り、その伝達コンダクタンスｇｍ３が第３の抵抗Ｒ３の
逆数で表される。１２は第４の抵抗、１３は入力端子で
ある。
る。６はＴＲＡＰ回路８の出力であると共に本実施形態
のアクティブフィルタの出力端子でもある。７はＴＲＡ
Ｐ回路８の伝達関数上の零点（ωn）を制御するための
フィードバック端子、９は図２に例示する回路で構成さ
れた第１の移相器、１０は図３に例示する回路で構成さ
れた第２の移相器である。１１は第３の差動増幅器であ
り、その伝達コンダクタンスｇｍ３が第３の抵抗Ｒ３の
逆数で表される。１２は第４の抵抗、１３は入力端子で
ある。
【００１４】上記のような回路構成のアクティブフィル
タにおいて、入力端子１３から入力された信号は第１及
び第２の移相器９，１０に入力される。入力信号をｖ
ｉ、第１及び第２の移相器９，１０の伝達関数をＨ１及
びＨ２とすると、第１及び第２の移相器９，１０の出力
信号ｖｏｐ１及びｖｏｐ２は式（数１）及び式（数２）
のように表される。
タにおいて、入力端子１３から入力された信号は第１及
び第２の移相器９，１０に入力される。入力信号をｖ
ｉ、第１及び第２の移相器９，１０の伝達関数をＨ１及
びＨ２とすると、第１及び第２の移相器９，１０の出力
信号ｖｏｐ１及びｖｏｐ２は式（数１）及び式（数２）
のように表される。
【００１５】
【数１】 ｖｏｐ１＝ｖｉ×Ｈ１
【００１６】
【数２】 ｖｏｐ２＝ｖｉ×Ｈ２
第１の移相器９の出力信号ｖｏｐ１はＴＲＡＰ回路８の
入力５に与えられ、第２の移相器１０の出力は第３の差
動増幅器１１の反転入力に接続されている。第３の差動
増幅器１１の非反転入力には第２の差動増幅器２の出力
が与えられている。第３の差動増幅器の出力は第２の差
動増幅器２の反転入力端子であるフィードバック端子７
に接続されると共に、第４の抵抗１２（抵抗値Ｒ４）を
介して接地されている。第４の抵抗１２は第３の差動増
幅器１１の出力電流に対する負荷抵抗となる。この第４
の抵抗１２にコンデンサを直列又は並列に接続してもよ
い。
入力５に与えられ、第２の移相器１０の出力は第３の差
動増幅器１１の反転入力に接続されている。第３の差動
増幅器１１の非反転入力には第２の差動増幅器２の出力
が与えられている。第３の差動増幅器の出力は第２の差
動増幅器２の反転入力端子であるフィードバック端子７
に接続されると共に、第４の抵抗１２（抵抗値Ｒ４）を
介して接地されている。第４の抵抗１２は第３の差動増
幅器１１の出力電流に対する負荷抵抗となる。この第４
の抵抗１２にコンデンサを直列又は並列に接続してもよ
い。
【００１７】図２に例示した回路を有する第１の移相器
９の伝達関数Ｈ１は式（数３）で表される。
９の伝達関数Ｈ１は式（数３）で表される。
【００１８】
【数３】 Ｈ１＝（Ｒｘ２／（Ｒｘ２×ｓＣｘ２＋
１））／（Ｒｘ１／（Ｒｘ１×ｓＣｘ１＋１）＋Ｒｘ２
／（Ｒｘ２×ｓＣｘ２＋１）） 同様に、図３に例示した回路を有する第２の移相器１０
の伝達関数Ｈ２は式（数４）で表される。
１））／（Ｒｘ１／（Ｒｘ１×ｓＣｘ１＋１）＋Ｒｘ２
／（Ｒｘ２×ｓＣｘ２＋１）） 同様に、図３に例示した回路を有する第２の移相器１０
の伝達関数Ｈ２は式（数４）で表される。
【００１９】
【数４】 Ｈ２＝（Ｒｙ２／（Ｒｙ２×ｓＣｙ２＋
１））／（Ｒｙ１／（Ｒｙ１×ｓＣｙ１＋１）＋Ｒｙ２
／（Ｒｙ２×ｓＣｙ２＋１）） ＴＲＡＰ回路８のフィードバック端子７の信号電圧ｖ７
は式（数５）で表される。
１））／（Ｒｙ１／（Ｒｙ１×ｓＣｙ１＋１）＋Ｒｙ２
／（Ｒｙ２×ｓＣｙ２＋１）） ＴＲＡＰ回路８のフィードバック端子７の信号電圧ｖ７
は式（数５）で表される。
【００２０】
【数５】 ｖ７＝（−ｖｏｐ２＋ｖｏ）×ｇｍ３×Ｒ４
したがって、ＴＲＡＰ回路８に関する入出力方程式は、
第１の差動増幅器１の出力をｖ’として、式（数６）及
び式（数７）のようになる。
第１の差動増幅器１の出力をｖ’として、式（数６）及
び式（数７）のようになる。
【００２１】
【数６】 （ｖｏｐ１−ｖｏ）×ｇｍ１／ｓＣ１＝ｖ’
【００２２】
【数７】 （ｖ’−ｖ７）×ｇｍ２＋（ｖｏｐ１−ｖ
ｏ）／ｓＣ２＝０ これらの式（数４）〜（数７）を用い、更に、ｇｍ１＝
１／Ｒ１、ｇｍ２＝１／Ｒ２、ｇｍ３＝１／Ｒ３を代入
して、本実施形態のアクティブフィルタの伝達関数Ｈ０
を求めると式（数８）のようになる。
ｏ）／ｓＣ２＝０ これらの式（数４）〜（数７）を用い、更に、ｇｍ１＝
１／Ｒ１、ｇｍ２＝１／Ｒ２、ｇｍ３＝１／Ｒ３を代入
して、本実施形態のアクティブフィルタの伝達関数Ｈ０
を求めると式（数８）のようになる。
【００２３】
【数８】 Ｈ０＝ｖｏ／ｖｉ＝（Ｈ１×（ｓ×ｓ＋１／
（Ｃ１×Ｃ２×Ｒ１×Ｒ２）＋Ｈ２×Ｒ４／Ｒ３×ｓ／
（Ｃ２×Ｒ２）））／（ｓ×ｓ＋Ｒ４／Ｒ３×ｓ／（Ｃ
２×Ｒ２）＋１／（Ｃ１×Ｃ２×Ｒ１×Ｒ２）） 式（数８）において、１／（Ｃ１×Ｃ２×Ｒ１×Ｒ２）
は極点（ωo）を表す項である。
（Ｃ１×Ｃ２×Ｒ１×Ｒ２）＋Ｈ２×Ｒ４／Ｒ３×ｓ／
（Ｃ２×Ｒ２）））／（ｓ×ｓ＋Ｒ４／Ｒ３×ｓ／（Ｃ
２×Ｒ２）＋１／（Ｃ１×Ｃ２×Ｒ１×Ｒ２）） 式（数８）において、１／（Ｃ１×Ｃ２×Ｒ１×Ｒ２）
は極点（ωo）を表す項である。
【００２４】図８に示した基本ＴＲＡＰ回路の伝達関数
を式（数９）示す。
を式（数９）示す。
【００２５】
【数９】 Ｈ＝（ｓ2＋１／（Ｃ１×Ｃ２×Ｒ１×Ｒ
２））／（ｓ2＋ｓ／（Ｃ２Ｒ２）＋１／（Ｃ１×Ｃ２
×Ｒ１×Ｒ２）） この式（数９）と上記の式（数８）とを比較すると、極
点（ωo）には変化が無く、第１及び第２の移相器の影
響が無いことが分かる。
２））／（ｓ2＋ｓ／（Ｃ２Ｒ２）＋１／（Ｃ１×Ｃ２
×Ｒ１×Ｒ２）） この式（数９）と上記の式（数８）とを比較すると、極
点（ωo）には変化が無く、第１及び第２の移相器の影
響が無いことが分かる。
【００２６】つぎに、本発明によるアクティブフィルタ
の動作上の特徴を説明する。前述のような音声中間周波
数（ＳＩＦ）信号を取り出すことを目的とするフィルタ
は高ＱのＢＰＦを特に必要とする。図７に示した従来の
帯域通過フィルタ（ＢＰＦ）回路において高Ｑを得るた
めには通常、３通りの方法がある。
の動作上の特徴を説明する。前述のような音声中間周波
数（ＳＩＦ）信号を取り出すことを目的とするフィルタ
は高ＱのＢＰＦを特に必要とする。図７に示した従来の
帯域通過フィルタ（ＢＰＦ）回路において高Ｑを得るた
めには通常、３通りの方法がある。
【００２７】第１の方法はコンデンサＣ１とＣ２との比
を大きくする方法である。しかし、コンデンサの容量値
の実用範囲を考慮すると得られるＱの上限はせいぜい２
程度である。
を大きくする方法である。しかし、コンデンサの容量値
の実用範囲を考慮すると得られるＱの上限はせいぜい２
程度である。
【００２８】第２の方法は、コンデンサＣ２が接続され
ている差動増幅器の反転入力端子に減衰器を接続し、反
転入力信号を減衰させる方法である。減衰器の減衰量を
大きくするほどＱが大きくなるが、反面、小さい信号を
扱うことになるので、ノイズ又はクロストークによりフ
ィルタ性能が低下する。このため、より高い設計精度が
要求され設計効率が低下することになる。
ている差動増幅器の反転入力端子に減衰器を接続し、反
転入力信号を減衰させる方法である。減衰器の減衰量を
大きくするほどＱが大きくなるが、反面、小さい信号を
扱うことになるので、ノイズ又はクロストークによりフ
ィルタ性能が低下する。このため、より高い設計精度が
要求され設計効率が低下することになる。
【００２９】第３の方法は、２つの差動増幅器のコンダ
クタンスｇｍ１及びｇｍ２の比を大きくする方法であ
る。しかし、この方法は、複数のフィルタ回路を使用し
た場合に、他のフィルタ回路との整合性を保つ観点から
実現が困難である。
クタンスｇｍ１及びｇｍ２の比を大きくする方法であ
る。しかし、この方法は、複数のフィルタ回路を使用し
た場合に、他のフィルタ回路との整合性を保つ観点から
実現が困難である。
【００３０】このように、従来の図７に示すようなＢＰ
Ｆ回路において高Ｑを得ることはかなり困難であった。
これに対して、図１に示した本発明のフィルタ回路によ
れば、第１及び第２の移相器９，１０と第３の差動増幅
器１１の第３のコンダクタンスと第４の抵抗１２の抵抗
値の比を適当に調整することにより、ＴＲＡＰ回路８の
Ｑは１であり、図１７に示すようなＱが１０程度のＢＰ
Ｆ特性を容易かつ安定して得ることができる。
Ｆ回路において高Ｑを得ることはかなり困難であった。
これに対して、図１に示した本発明のフィルタ回路によ
れば、第１及び第２の移相器９，１０と第３の差動増幅
器１１の第３のコンダクタンスと第４の抵抗１２の抵抗
値の比を適当に調整することにより、ＴＲＡＰ回路８の
Ｑは１であり、図１７に示すようなＱが１０程度のＢＰ
Ｆ特性を容易かつ安定して得ることができる。
【００３１】図１７の特性は、図１６に示す従来のＢＰ
Ｆ特性と比べて低域での減衰量が少ないが、低域を減衰
させるためのフィルタとして従来技術の高域通過フィル
タ（ＨＰＦ）を別途用いることにより、設計効率を低下
させることなく容易に所望の減衰特性を得ることができ
る。
Ｆ特性と比べて低域での減衰量が少ないが、低域を減衰
させるためのフィルタとして従来技術の高域通過フィル
タ（ＨＰＦ）を別途用いることにより、設計効率を低下
させることなく容易に所望の減衰特性を得ることができ
る。
【００３２】また、図４に示す周波数成分を有する信号
からＳＩＦ成分を取り出すＢＰＦを設計する際に、ＳＩ
Ｆ信号から所定周波数だけ離れた低域及び高域の成分を
減衰させるために、ＨＰＦ、低域通過フィルタ（ＬＰ
Ｆ）やＱの小さいＢＰＦを用いることになるが、ＨＰＦ
とＬＰＦを１つずつ使用して低域及び高域を減衰させる
よりもＢＰＦを１つ使用したほうが効率が良いことは明
らかである。しかし、たとえＱが小さくても、ＢＰＦの
使用段数が増すと全体のＢＰＦとしての通過帯域が狭く
なってしまう。これを防ぐためにＢＰＦのＱを更に小さ
くすると、中心周波数からかなり離れた低域及び高域で
しか減衰しなくなり、フィルタ全体の効率が悪くなる。
からＳＩＦ成分を取り出すＢＰＦを設計する際に、ＳＩ
Ｆ信号から所定周波数だけ離れた低域及び高域の成分を
減衰させるために、ＨＰＦ、低域通過フィルタ（ＬＰ
Ｆ）やＱの小さいＢＰＦを用いることになるが、ＨＰＦ
とＬＰＦを１つずつ使用して低域及び高域を減衰させる
よりもＢＰＦを１つ使用したほうが効率が良いことは明
らかである。しかし、たとえＱが小さくても、ＢＰＦの
使用段数が増すと全体のＢＰＦとしての通過帯域が狭く
なってしまう。これを防ぐためにＢＰＦのＱを更に小さ
くすると、中心周波数からかなり離れた低域及び高域で
しか減衰しなくなり、フィルタ全体の効率が悪くなる。
【００３３】本発明によれば、例えば図１８に示すＱが
小さい特性のＢＰＦに代えて、図１９示す本発明の特性
を有するフィルタを使用することにより、低域の減衰域
をＤＣ付近から遠ざけることができる。更に、図２０に
ａ，ｂ，ｃで示すように、ＤＣとωo点との間の任意の
周波数に移動させることができるので、ＤＣとωoとの
間の帯域を効率良く減衰させることができる。ＤＣとω
oとの間の帯域にはＹ成分とＣ成分が存在するので、特
に厳しい減衰特性が要求される。
小さい特性のＢＰＦに代えて、図１９示す本発明の特性
を有するフィルタを使用することにより、低域の減衰域
をＤＣ付近から遠ざけることができる。更に、図２０に
ａ，ｂ，ｃで示すように、ＤＣとωo点との間の任意の
周波数に移動させることができるので、ＤＣとωoとの
間の帯域を効率良く減衰させることができる。ＤＣとω
oとの間の帯域にはＹ成分とＣ成分が存在するので、特
に厳しい減衰特性が要求される。
【００３４】また、ωo付近はＢＰＦの特性を残し、Ｄ
Ｃとωoとの間の任意の周波数に減衰点を設定する本発
明の特性に類似の特性が得られる技術として、図８に示
したＴＲＡＰ回路の伝達関数の極点を一定に維持しなが
ら零点を変化させる方法があるが、この方法では本発明
のように零点付近の周波数特性の微調整をすることがで
きない。更に、この方法で得られる特性は図２１に示す
ように、零点周波数を移動させた後に残る極点付近の特
性はＢＰＦの特性から大きく異なる。Ｑを大きくすると
ＢＰＦの特性に近づくが、Ｑが大きくなるほど極点周波
数での利得が大きくなり入力ダイナミックレンジがそれ
に反比例して狭くなる。多段フィルタ回路において、こ
のような利得が０ｄＢを超える部分が存在するフィルタ
が１段でもあると、利得配分やダイナミックレンジの確
保の点でフィルタ設計が困難になると共に、設計効率が
急激に低下する。本発明のフィルタ回路ではこのような
問題は発生しない。
Ｃとωoとの間の任意の周波数に減衰点を設定する本発
明の特性に類似の特性が得られる技術として、図８に示
したＴＲＡＰ回路の伝達関数の極点を一定に維持しなが
ら零点を変化させる方法があるが、この方法では本発明
のように零点付近の周波数特性の微調整をすることがで
きない。更に、この方法で得られる特性は図２１に示す
ように、零点周波数を移動させた後に残る極点付近の特
性はＢＰＦの特性から大きく異なる。Ｑを大きくすると
ＢＰＦの特性に近づくが、Ｑが大きくなるほど極点周波
数での利得が大きくなり入力ダイナミックレンジがそれ
に反比例して狭くなる。多段フィルタ回路において、こ
のような利得が０ｄＢを超える部分が存在するフィルタ
が１段でもあると、利得配分やダイナミックレンジの確
保の点でフィルタ設計が困難になると共に、設計効率が
急激に低下する。本発明のフィルタ回路ではこのような
問題は発生しない。
【００３５】上記のような特徴を備えた本発明のフィル
タ回路を使用して、図１１に示した従来技術のフィルタ
特性と同様の特性を得るように再調整した後のフィルタ
特性を図１２に示す。図１１と図１２を比較するとわか
るように、図１２のフィルタ特性は全体的に滑らかであ
り、図１１と同等の特性が得られている。
タ回路を使用して、図１１に示した従来技術のフィルタ
特性と同様の特性を得るように再調整した後のフィルタ
特性を図１２に示す。図１１と図１２を比較するとわか
るように、図１２のフィルタ特性は全体的に滑らかであ
り、図１１と同等の特性が得られている。
【００３６】つぎに回路規模に関して比較する。各フィ
ルタ回路に構成上必要な差動増幅器の数に基づいてフィ
ルタ全体の規模を概略的に比較する。従来の図１１の特
性に調整するために使用したフィルタは、差動増幅器を
２個含む従来のフィルタ回路２０段から構成されている
ので、フィルタ全体に含まれる差動増幅器の数は４０で
ある。
ルタ回路に構成上必要な差動増幅器の数に基づいてフィ
ルタ全体の規模を概略的に比較する。従来の図１１の特
性に調整するために使用したフィルタは、差動増幅器を
２個含む従来のフィルタ回路２０段から構成されている
ので、フィルタ全体に含まれる差動増幅器の数は４０で
ある。
【００３７】これに対し、本発明による図１２の特性に
調整するために使用したフィルタは従来のＴＲＡＰ回路
５段と本発明のフィルタ回路５段、そして、従来のＨＰ
Ｆ１段、合計１１段のフィルタ回路で構成されている。
本発明のフィルタ回路は３個の差動増幅器を含み、他の
従来のフィルタ回路は２個の差動増幅器を含むので、フ
ィルタ全体に含まれる差動増幅器の数は２７である。
調整するために使用したフィルタは従来のＴＲＡＰ回路
５段と本発明のフィルタ回路５段、そして、従来のＨＰ
Ｆ１段、合計１１段のフィルタ回路で構成されている。
本発明のフィルタ回路は３個の差動増幅器を含み、他の
従来のフィルタ回路は２個の差動増幅器を含むので、フ
ィルタ全体に含まれる差動増幅器の数は２７である。
【００３８】したがって、本発明によれば、従来の約２
／３の回路規模で同等のフィルタ特性を得ることができ
る。フィルタ回路の消費電力のほとんどは差動増幅器が
消費するので、フィルタ全体の消費電力も約２／３に削
減される。更に、フィルタ特性全体の特性を調整する際
にＴＲＡＰ、ＨＰＦ等の調整が必要な個別のフィルタ回
路の段数は従来の２０段に対して本発明では半分近く低
減されて１１段であるので、設計効率が２倍近くまで向
上することになる。
／３の回路規模で同等のフィルタ特性を得ることができ
る。フィルタ回路の消費電力のほとんどは差動増幅器が
消費するので、フィルタ全体の消費電力も約２／３に削
減される。更に、フィルタ特性全体の特性を調整する際
にＴＲＡＰ、ＨＰＦ等の調整が必要な個別のフィルタ回
路の段数は従来の２０段に対して本発明では半分近く低
減されて１１段であるので、設計効率が２倍近くまで向
上することになる。
【００３９】また、本発明による図１２の特性は従来の
図１１の特性に比べて通過帯により近い両側箇所で大き
い減衰量が得られるので、従来に比べて高性能のＢＰＦ
を得ることができる。一般に、このような大規模のフィ
ルタ回路にあっては、信号の通過経路が長くなるため歪
率やＳＮ比の劣化を伴うが、本発明のフィルタ回路は回
路規模が削減されるので、歪率やＳＮ比に関しても有利
である。
図１１の特性に比べて通過帯により近い両側箇所で大き
い減衰量が得られるので、従来に比べて高性能のＢＰＦ
を得ることができる。一般に、このような大規模のフィ
ルタ回路にあっては、信号の通過経路が長くなるため歪
率やＳＮ比の劣化を伴うが、本発明のフィルタ回路は回
路規模が削減されるので、歪率やＳＮ比に関しても有利
である。
【００４０】
【発明の効果】以上のように本発明によれば、従来の二
次ＴＲＡＰフィルタ回路の基本構成に、２つの移相器と
第３の差動増幅器及びその負荷抵抗を追加したことによ
り、図１４に示すようなＢＰＦ、ＴＲＡＰ、ＬＰＦの特
性を兼ね備えたフィルタ特性、及びＤＣとその付近のみ
減衰させる低域減衰特性を備えたフィルタを得ることが
できる。したがって、従来、ＬＰＦ、ＢＰＦ、及びＴＲ
ＡＰ縦列接続している箇所、又はＢＰＦ及びＴＲＡＰを
縦列接続している箇所を本発明のフィルタ１つで置き換
えることができる。その結果、アクティブフィルタ回路
を設計する上で、回路規模及び消費電流の大幅な削減を
図ることができると共に、設計効率及び性能の向上が可
能となる。
次ＴＲＡＰフィルタ回路の基本構成に、２つの移相器と
第３の差動増幅器及びその負荷抵抗を追加したことによ
り、図１４に示すようなＢＰＦ、ＴＲＡＰ、ＬＰＦの特
性を兼ね備えたフィルタ特性、及びＤＣとその付近のみ
減衰させる低域減衰特性を備えたフィルタを得ることが
できる。したがって、従来、ＬＰＦ、ＢＰＦ、及びＴＲ
ＡＰ縦列接続している箇所、又はＢＰＦ及びＴＲＡＰを
縦列接続している箇所を本発明のフィルタ１つで置き換
えることができる。その結果、アクティブフィルタ回路
を設計する上で、回路規模及び消費電流の大幅な削減を
図ることができると共に、設計効率及び性能の向上が可
能となる。
【図１】本発明の実施形態に係るアクティブフィルタの
回路図
回路図
【図２】図１のアクティブフィルタにおける第１の移相
器の回路構成例を示す図
器の回路構成例を示す図
【図３】図１のアクティブフィルタにおける第２の移相
器の回路構成例を示す図
器の回路構成例を示す図
【図４】テレビジョン受像機の映像中間周波数信号の検
波後の信号に含まれるＹ信号、Ｃ信号及びＳＩＦ信号の
ゲイン・周波数特性を示すグラフ
波後の信号に含まれるＹ信号、Ｃ信号及びＳＩＦ信号の
ゲイン・周波数特性を示すグラフ
【図５】（ａ）ＳＩＦ信号を取り出すためのＢＰＦの構
成例を示すブロック図 （ｂ）各フィルタのゲイン・周波数特性を示すグラフ
成例を示すブロック図 （ｂ）各フィルタのゲイン・周波数特性を示すグラフ
【図６】図５の従来のフィルタ回路の合成特性を示すグ
ラフ
ラフ
【図７】従来のＢＰＦの回路構成例を示す図
【図８】従来のＴＲＡＰの回路構成例を示す図
【図９】従来のＬＰＦの回路構成例を示す図
【図１０】従来のＨＰＦの回路構成例を示す図
【図１１】音声中間周波数信号を取り出すための従来の
帯域通過フィルタの実用レベルの特性をシミュレーショ
ンした例を示すグラフ
帯域通過フィルタの実用レベルの特性をシミュレーショ
ンした例を示すグラフ
【図１２】本発明のフィルタ回路を用いて図１１と同様
の特性をシミュレーションした例を示すグラフ
の特性をシミュレーションした例を示すグラフ
【図１３】図８のＴＲＡＰ回路の特性例を示すグラフ
【図１４】本発明によるＢＰＦ、ＴＲＡＰ、ＬＰＦの特
性及びＤＣとその付近のみを減衰させる低域減衰特性の
４つの特性を兼ね備えたフィルタ特性を示すグラフ
性及びＤＣとその付近のみを減衰させる低域減衰特性の
４つの特性を兼ね備えたフィルタ特性を示すグラフ
【図１５】ＬＰＦ、ＢＰＦ及びＴＲＡＰをの一般的な特
性を示すグラフ
性を示すグラフ
【図１６】従来のＢＰＦ特性を示すグラフ
【図１７】Ｑが１０程度のＢＰＦ特性を示すグラフ
【図１８】Ｑが小さいＢＰＦ特性を示すグラフ
【図１９】本発明によるＢＰＦ特性を示すグラフ
【図２０】本発明によるＢＰＦ特性において、低域の減
衰域を移動させる様子を示すグラフ
衰域を移動させる様子を示すグラフ
【図２１】図８のＴＲＡＰ回路において伝達関数の極点
を一定に維持しながら零点を変化させた場合の特性を示
すグラフ
を一定に維持しながら零点を変化させた場合の特性を示
すグラフ
１ 第１の差動増幅器
２ 第２の差動増幅器
３ 第１のコンデンサ
４ 第２のコンデンサ
５ ＴＲＡＰ回路の入力端子
６ ＴＲＡＰ回路の出力端子（フィルタ全体の出力端
子） ７ ＴＲＡＰ回路のフィードバック端子 ８ ＴＲＡＰ回路 ９ 第１の移相器 １０ 第２の移相器 １１ 第３の差動増幅器 １２ 第４の抵抗 １３ 入力端子
子） ７ ＴＲＡＰ回路のフィードバック端子 ８ ＴＲＡＰ回路 ９ 第１の移相器 １０ 第２の移相器 １１ 第３の差動増幅器 １２ 第４の抵抗 １３ 入力端子
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03H 11/04
H03H 11/12
H04N 5/60
Claims (2)
- 【請求項１】 入力信号が与えられる第１及び第２の移
相器と、 前記第１の移相器の出力が非反転入力に接続された第１
の差動増幅器と、 前記第１の差動増幅器の出力が非反転入力に接続された
第２の差動増幅器と、 前記第１の差動増幅器の出力と所定電位との間に接続さ
れた第１のコンデンサと、 前記第２の差動増幅器の出力と前記第１の差動増幅器の
非反転入力との間に接続された第２のコンデンサと、 前記第２の差動増幅器の出力と前記第１の差動増幅器の
反転入力とを接続する第１の帰還線路と、 前記第２の移相器の出力が反転入力に接続された第３の
差動増幅器と、 前記第３の差動増幅器の出力と所定電位との間に接続さ
れた抵抗と、 前記第３の差動増幅器の出力と前記第２の差動増幅器の
反転入力とを接続する第２の帰還線路と、 前記第２の差動増幅器の出力と前記第３の差動増幅器の
非反転入力とを接続する線路とを備え、前記第２の差動
増幅器の出力が回路全体の出力となるアクティブフィル
タ回路。 - 【請求項２】 前記第１のコンデンサの一端及び前記抵
抗の一端が共に接地電位に接続されている請求項１記載
のアクティブフィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13292698A JP3538539B2 (ja) | 1998-05-15 | 1998-05-15 | アクティブフィルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13292698A JP3538539B2 (ja) | 1998-05-15 | 1998-05-15 | アクティブフィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330907A JPH11330907A (ja) | 1999-11-30 |
| JP3538539B2 true JP3538539B2 (ja) | 2004-06-14 |
Family
ID=15092742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13292698A Expired - Fee Related JP3538539B2 (ja) | 1998-05-15 | 1998-05-15 | アクティブフィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3538539B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112165311A (zh) * | 2020-09-11 | 2021-01-01 | 华中科技大学 | 接入电力电子变换器系统接地回路的有源emi滤波器及系统 |
-
1998
- 1998-05-15 JP JP13292698A patent/JP3538539B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11330907A (ja) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3181588B2 (ja) | ユニバーサルフィルタ | |
| US7075364B2 (en) | Active-RC filter with compensation to reduce Q enhancement | |
| US6344773B1 (en) | Flexible monolithic continuous-time analog low-pass filter with minimal circuitry | |
| US7471141B2 (en) | Filter circuit | |
| US7365617B2 (en) | Wideband attenuator circuits and methods | |
| JP2002503051A (ja) | 変調閉回路における遅延補償の方法および装置 | |
| JP3538539B2 (ja) | アクティブフィルタ回路 | |
| US20050141165A1 (en) | Polyphase filter with integrators | |
| KR20060075125A (ko) | 프로그램 가능한 부스팅을 위한 Ｇｍ-Ｃ 필터를 이용한이퀄라이저 | |
| CN112769412B (zh) | 一种双运放椭圆函数、反切比雪夫有源低通滤波器电路 | |
| US5276403A (en) | Nonlinear preemphasis-deemphasis system | |
| JP2962694B2 (ja) | Ｄ／ａ変換器用出力回路 | |
| JPS60169213A (ja) | オ−ルパスフイルタ | |
| Mohammadi et al. | Integrated C-band (4–8 GHz) frequency-tunable & bandwidth-tunable active band-stop filter in 0.13-µm SiGe BiCMOS | |
| US20060267677A1 (en) | Method and system for passband ripple cancellation in cascading filters | |
| JP2575059Y2 (ja) | アクティブフィルタ回路 | |
| US10340891B1 (en) | Differential elliptic filter with a single op-amp | |
| Self | Filters | |
| JP3149528B2 (ja) | フィルター | |
| EP1160980A2 (en) | Intermediate frequency circuit of digital television tuner having flat transmission characteristic in intermediate frequency band | |
| US20030090315A1 (en) | All pass filter | |
| JPH08172338A (ja) | 半導体集積回路 | |
| CN115913171A (zh) | 低频域有源带通滤波器及其测试系统 | |
| JPS5950607A (ja) | 等化増幅回路 | |
| WO2005041405A1 (en) | Split band amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040322 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |