JP3532944B2 - Photoelectric computing unit - Google Patents
Photoelectric computing unitInfo
- Publication number
- JP3532944B2 JP3532944B2 JP27838593A JP27838593A JP3532944B2 JP 3532944 B2 JP3532944 B2 JP 3532944B2 JP 27838593 A JP27838593 A JP 27838593A JP 27838593 A JP27838593 A JP 27838593A JP 3532944 B2 JP3532944 B2 JP 3532944B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- product
- unit circuit
- receiving element
- photoelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は光信号の積やその和を演
算する光電式演算器に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photoelectric calculator for calculating the product of optical signals and the sum thereof.
【０００２】[0002]
【従来の技術】従来この種の積和演算器は、図６に示す
ように、ブール代数論理によって乗算器５０１，５０
２，…，５０ｎと、加算器５１０とを組み合わせれば、
ごく普通に電子回路で実現することができる。2. Description of the Related Art Conventionally, this type of product-sum calculator has multipliers 501, 50 based on Boolean logic as shown in FIG.
By combining 2, ..., 50n and the adder 510,
It can be realized with an electronic circuit quite normally.
【０００３】また、最近では、光コンピュータの開発に
伴い、光ニューラルネットワークの研究が行われてお
り、これによれば、図７に示すように、空間光変調器
や、光学フィルタ６２０と発光素子アレイ６１０，受光
素子アレイ６３０の組み合わせによって、光信号を用い
た積和演算器が実現できる。Further, recently, with the development of an optical computer, research on an optical neural network has been conducted. According to this, as shown in FIG. 7, a spatial light modulator, an optical filter 620 and a light emitting element are shown. A combination of the array 610 and the light receiving element array 630 can realize a product-sum calculator using an optical signal.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、積和演
算器を図６に示すようにブール代数論理によって実現し
た場合、乗算器を複数個設ける必要があるため、回路が
非常に複雑になってしまう。また、図７の積和演算器の
場合には、演算器自体の大きさが大きくなってしまうと
いう問題点があった。However, when the product-sum calculator is realized by the Boolean algebra logic as shown in FIG. 6, it is necessary to provide a plurality of multipliers, which makes the circuit very complicated. . Further, in the case of the product-sum calculator shown in FIG. 7, there is a problem that the size of the calculator itself becomes large.
【０００５】また、いずれの演算器の場合にも、各積を
求める演算はデジタルであり、アナログ量を直接取り扱
うことができなかった。Further, in the case of any of the arithmetic units, the calculation for obtaining each product is digital, and the analog quantity cannot be directly handled.
【０００６】[0006]
【課題を解決するための手段】本発明はこのような課題
を解消するためになされたもので、実質的に左右対称な
電極構造の半導体受光素子２個が縦続接続された単位回
路において、単位回路の一端側にバイアス電圧を印加し
て、それぞれの受光素子に光信号を入力するものであ
る。SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and in a unit circuit in which two semiconductor light receiving elements having substantially symmetrical electrode structures are cascade-connected, A bias voltage is applied to one end of the circuit to input an optical signal to each light receiving element.
【０００７】さらに、この単位回路を複数個設け、各単
位回路の一端側をバイアスし、他端側の各々の出力端子
を一つに接続するものである。Further, a plurality of unit circuits are provided, one end side of each unit circuit is biased, and each output terminal on the other end side is connected to one.
【０００８】[0008]
【作用】単位回路の一端側にバイアス電圧を印加して、
それぞれの受光素子に光信号を入力することにより、単
位回路の他端側において、光信号と電気信号の積でな
く、光信号どうしの積が直接得られる。[Operation] By applying a bias voltage to one end of the unit circuit,
By inputting the optical signal to each light receiving element, the product of the optical signals, not the product of the optical signal and the electrical signal, is directly obtained at the other end side of the unit circuit.
【０００９】また、複数個の各単位回路の一端側をバイ
アスし、他端側の各々の出力端子を一つに接続すること
により、各単位回路から出力される積が足し合わされ、
入力される光信号の積和演算が実行される。従って、主
としてニューラルネットワークの入力ゲートとして必要
な積和演算器が提供される。Further, by biasing one end side of each of the plurality of unit circuits and connecting each output terminal on the other end side to one, the products output from the respective unit circuits are added,
The product-sum operation of the input optical signals is executed. Therefore, the product-sum calculator required mainly as the input gate of the neural network is provided.
【００１０】また、本光電式演算器によれば、入力信号
を直接アナログ量として取り扱うことができるため、信
号を細かくデジタル化して入力する従来の方法に比べ
て、高速、かつコンパクトな回路にすることができる。
もちろん、デジタル化された信号を入力してもよい。Further, according to the photoelectric operation unit of the present invention, since the input signal can be directly treated as an analog amount, the circuit can be made faster and more compact than the conventional method in which the signal is finely digitized and input. be able to.
Of course, a digitized signal may be input.
【００１１】[0011]
【実施例】図１は本発明の第１の実施例による光電式積
和演算器を示す図である。1 is a diagram showing a photoelectric type product-sum calculator according to a first embodiment of the present invention.
【００１２】まず、入力ゲートとして、半導体受光素子
１１，１２，…，１ｎ、および半導体受光素子２１，２
２，…，２ｎを用いる。これら各受光素子の構造は図２
（ａ）の平面図に示すようになっている。つまり、Ｇａ
Ａｓ半導体基板３１の表面に左右対称なくし歯形電極３
２，３３、並びに同様に左右対称なくし歯形電極３４，
３５が形成されている。電極対３２，３３および電極対
３４，３５はそれぞれ共通の半導体導電領域に電気的に
接触しており、２つのダイオードが向き合った電気配線
接続になっている。しかし、この電極形状は面積を必要
とするため、実用的には同図（ｂ）に示す電極形状も可
能である。つまり、同図（ａ）において各電極対間で隣
接する電極３３，３４を共用し、同図（ｂ）に示すよう
に電極３２，４１を実質的に左右対称な一組の電極対と
し、電極４１，３５を実質的に左右対称なもう一組の電
極対とする。このような電極形状によれば素子面積の縮
小が図れ、また、くし歯形電極とすることにより、図の
斜線部に示す受光領域面積を大きく確保することができ
る。First, as the input gates, the semiconductor light receiving elements 11, 12, ..., 1n and the semiconductor light receiving elements 21, 2 are input.
2, ..., 2n are used. The structure of each of these light receiving elements is shown in FIG.
It is as shown in the plan view of FIG. That is, Ga
Left and right symmetrical tooth-shaped electrodes 3 on the surface of the As semiconductor substrate 31
2, 33, and similarly, the symmetrical tooth-shaped electrodes 34,
35 is formed. The electrode pair 32, 33 and the electrode pair 34, 35 are in electrical contact with a common semiconductor conductive region, respectively, so that two diodes face each other to form an electric wiring connection. However, since this electrode shape requires an area, the electrode shape shown in FIG. 9B is also practically possible. That is, in the figure (a), adjacent electrodes 33 and 34 are shared between the respective electrode pairs, and as shown in the figure (b), the electrodes 32 and 41 form a substantially symmetrical pair of electrodes, The electrodes 41 and 35 form another pair of electrodes that are substantially symmetrical. With such an electrode shape, it is possible to reduce the element area, and by using a comb-shaped electrode, it is possible to secure a large light receiving area area shown by the shaded portion in the drawing.
【００１３】このような半導体受光素子に該当するもの
としては、半導体基板上に一対のショットキ接合電極、
もしくは一対のオーム性接触電極をしかるべき間隔をお
いて設けたものがある。ショットキ接合電極を用いる前
者は一般的にＭＳＭホトディテクタ、オーム性接触電極
を用いる後者は光導電受光素子と称される。これら受光
素子の電極間にバイアス電圧を印加した状態において、
光信号が電極間部分の半導体表面（図の斜線部）に入射
することにより、入力光信号は光電変換され、電流信号
が得られる。As such a semiconductor light receiving element, a pair of Schottky junction electrodes on a semiconductor substrate,
Alternatively, there is one in which a pair of ohmic contact electrodes are provided at appropriate intervals. The former using a Schottky junction electrode is generally called an MSM photodetector, and the latter using an ohmic contact electrode is called a photoconductive light receiving element. When a bias voltage is applied between the electrodes of these light receiving elements,
When the optical signal is incident on the semiconductor surface (hatched portion in the drawing) between the electrodes, the input optical signal is photoelectrically converted and a current signal is obtained.
【００１４】図１に示すこれらの受光素子１１，１２，
…，１ｎと受光素子２１，２２，…，２ｎとを２個接続
したものを一単位回路とし、この一端側にバイアス電圧
３を印加することによって、他端側において、各々の受
光素子に入力される光信号１０１，１０２，…，１０ｎ
と、光信号２０１，２０２，…，２０ｎとの積にあたる
電流出力を得ることができる。ここで、得られる電流信
号強度は、正確には入力される光信号強度の積にはなら
ない。しかし、一般にニューラルネットワークの積和演
算の係数は、フィードバック操作による試行錯誤によっ
て漸次求められていくので、入力段階において、正確な
積を求めることは必ずしも必要ではない。よって、ニュ
ーラルネットワークの入力ゲートとしての積を求める演
算は、以上の単位回路によって行うことができる。つま
り、これら単位回路を入力信号の要素数分用意すれば、
光信号１０１，１０２，…，１０ｎで入力される信号ｘ
1，ｘ2 ，…，ｘn と、光信号２０１，２０２，…，２
０ｎで入力される信号ｙ1，ｙ2 ，…，ｙn との各々の
積ｘi ｙi が、各単位回路から同時に電流信号として出
力される。これら単位回路毎に出力される積を加え合わ
せてその和Σｘi ｙi を求めるには、各単位回路の出力
側の端子を互いに一つに接続して、出力端子４とすれば
よい。These light receiving elements 11, 12, shown in FIG.
, 1n and two light receiving elements 21, 22, ..., 2n are connected to form a unit circuit, and a bias voltage 3 is applied to one end of the unit circuit to input to each light receiving element at the other end. Optical signals 101, 102, ..., 10n
, And the optical signal 201, 202, ..., 20n can be obtained as a current output. Here, the obtained current signal strength is not exactly the product of the input optical signal strengths. However, in general, the coefficient of the sum of products calculation of the neural network is gradually obtained by trial and error by the feedback operation, so it is not always necessary to obtain an accurate product at the input stage. Therefore, the calculation for obtaining the product as the input gate of the neural network can be performed by the above unit circuit. In other words, if these unit circuits are prepared for the number of input signal elements,
The signal x input by the optical signals 101, 102, ..., 10n
1, x 2, ..., and x n, optical signals 201, 202, ..., 2
The product x i y i of each of the signals y 1 , y 2 , ..., Y n input at 0n is simultaneously output as a current signal from each unit circuit. In order to obtain the sum Σx i y i by adding the products output for each unit circuit, the output side terminals of each unit circuit may be connected to one another to form the output terminal 4.
【００１５】図３は本発明の第２の実施例による光電式
演算器を示す図である。同図において図１と同一部分に
は同一符号を用いてその説明は省略する。上記実施例に
おいては各単位回路で得られる積の和を出力端子４にと
ったが、図３に示すように、一つに接続された端子をト
ランジスタ５に入力することによって、ワイヤードＡＮ
Ｄ論理信号として出力をとってもよい。ここでは、トラ
ンジスタ５のコレクタ側に電源６、エミッタ側に抵抗７
を設け、エミッタを出力端子４として積和Σｘi ｙi を
得るようになされてある。FIG. 3 is a diagram showing a photoelectric type arithmetic unit according to a second embodiment of the present invention. In the figure, the same parts as those in FIG. In the above embodiment, the sum of products obtained in each unit circuit is taken as the output terminal 4, but as shown in FIG. 3, by inputting one connected terminal to the transistor 5, the wired AN is connected.
The output may be taken as a D logic signal. Here, the power source 6 is on the collector side of the transistor 5 and the resistor 7 is on the emitter side.
And the emitter is used as the output terminal 4 to obtain the product sum Σx i y i .
【００１６】以上の各実施例によって、光信号入力によ
る光電積和演算器を実現することができる。According to each of the above-described embodiments, a photoelectric sum-of-products arithmetic unit with an optical signal input can be realized.
【００１７】次に、本発明における、積を出力する単位
回路部分に関する他の実施例について図４を参照して説
明する。半導体受光素子１i ，２i からなる単位回路に
おいて、バイアス電圧３が印加されている受光素子１i
へ入力される光信号１０i の強度が、もう一方の受光素
子２i へ入力される光信号２０i の強度よりも大きい場
合に、これら受光素子どうしが接続されている配線部分
には、受光素子１i で生じた電荷が蓄積される。このた
め、次のクロックでの信号入力までに、この蓄積電荷を
除去しておく必要がある。この単位回路では、受光素子
１i と２i を接続している配線部分に、接地電位との間
にさらに別の半導体受光素子８i を設けたことによっ
て、この蓄積電荷を、光信号８０i の入力によって接地
側に放電するものであり、このリセット光信号８０i は
クロックに同期して入力される。これによって次のクロ
ックでの光信号１０i ，２０i の入力までに、単位回路
を初期状態にリセットすることができる。Next, another embodiment of the unit circuit portion for outputting a product in the present invention will be described with reference to FIG. In the semiconductor light-receiving elements 1 i, the unit circuits consisting of 2 i, the light-receiving elements 1 i a bias voltage 3 is applied
When the intensity of the optical signal 10 i input to the other light receiving element 2 i is higher than the intensity of the optical signal 20 i input to the other light receiving element 2 i , the wiring portion to which these light receiving elements are connected receives light. The charges generated in the element 1 i are accumulated. Therefore, it is necessary to remove the accumulated charge before the signal is input at the next clock. In the unit circuit, a wiring part that connects the light-receiving elements 1 i and 2 i, by providing a further semiconductor light-receiving elements 8 i between the ground potential, the accumulated charge, an optical signal 80 i The reset optical signal 80 i is input in synchronism with the clock. As a result, the unit circuit can be reset to the initial state by the time when the optical signals 10 i and 20 i are input at the next clock.
【００１８】また、図５は単位回路部分に関するさらに
他の実施例を示す図である。受光素子１i ，２i からな
る単位回路において、これら各受光素子の配線接続部分
に、接地電位との間に抵抗成分９i を接続して、この抵
抗値と受光素子１i の電極間容量等との積で決まる時定
数で、蓄積電荷を接地側に放電するものである。光信号
を入力する周期をこの時定数より長くすることによっ
て、蓄積電荷の影響を受けずに演算を行うことができ
る。FIG. 5 is a diagram showing still another embodiment relating to the unit circuit portion. In the unit circuit including the light receiving elements 1 i and 2 i , a resistance component 9 i is connected to the wiring connection portion of each of the light receiving elements and the ground potential, and the resistance value and the interelectrode capacitance of the light receiving element 1 i are connected. It is a time constant determined by the product of etc. and discharges accumulated charges to the ground side. By making the cycle of inputting the optical signal longer than this time constant, calculation can be performed without being affected by the accumulated charges.
【００１９】[0019]
【発明の効果】以上の発明によって、光信号入力による
積や積和の演算器を、非常に簡単な回路で実現すること
が可能になった。これにより、特に光ニューラルネット
ワークの入力ゲートとして最適な、小型かつ高速の積和
演算器が提供できる。また、本発明による積和演算回路
はアナログ量を直接入力して演算を行うことが可能であ
り、複雑なアナログ−デジタル変換や、膨大な量のビッ
ト信号を処理するために従来のように数多くの入力ゲー
トやクロックを必要としないため、より一層の小型化と
高速化が可能になる。According to the above invention, it becomes possible to realize a product or product-sum calculator by optical signal input with a very simple circuit. As a result, it is possible to provide a small-sized and high-speed product-sum calculator which is particularly suitable as an input gate of an optical neural network. Further, the product-sum calculation circuit according to the present invention is capable of directly inputting an analog amount for calculation, and has been required to perform a complicated analog-digital conversion and a huge amount of bit signals as in the conventional case. Since it does not require an input gate and a clock, it is possible to further reduce the size and speed.
【図１】本発明の第１の実施例による光電積和演算器の
回路図である。FIG. 1 is a circuit diagram of a photoelectric product-sum calculator according to a first embodiment of the present invention.
【図２】本実施例による光電積和演算器に用いられる半
導体受光素子の構造を示す平面図である。FIG. 2 is a plan view showing the structure of a semiconductor light receiving element used in the photoelectric sum-of-products arithmetic unit according to the present embodiment.
【図３】本発明の第２の実施例による光電積和演算器の
回路図である。FIG. 3 is a circuit diagram of a photoelectric product-sum calculator according to a second embodiment of the present invention.
【図４】本発明の第１および第２の各実施例による光電
積和演算器において積を求める単位回路の別の例を示す
回路図である。FIG. 4 is a circuit diagram showing another example of a unit circuit for calculating a product in the photoelectric product-sum calculator according to each of the first and second embodiments of the present invention.
【図５】本発明の第１および第２の各実施例による光電
積和演算器において積を求める単位回路のさらに別の例
を示す回路図である。FIG. 5 is a circuit diagram showing still another example of a unit circuit for obtaining a product in the photoelectric product-sum calculator according to the first and second embodiments of the present invention.
【図６】従来技術による第１の積和演算器を示すブロッ
ク図である。FIG. 6 is a block diagram showing a first product-sum calculator according to a conventional technique.
【図７】従来技術による第２の積和演算器を示す図であ
る。FIG. 7 is a diagram showing a second product-sum calculator according to a conventional technique.
（１１，１２，…，１ｎ）、（２１，２２，…，２
ｎ）、（１i 、２i ）…受光素子、３１…半導体基板、
３２〜３５、４１…実質的に左右対称な電極、３…バイ
アス電源、４…出力端子、５…トランジスタ、６…トラ
ンジスタ５の電圧電源、７…トランジスタの負荷抵抗、
８i …単位回路内の蓄積電荷を放電するための受光素
子、９i …単位回路内の蓄積電荷を放電するための抵抗
成分、（１０１，１０２，…，１０ｎ）、（２０１，２
０２，…，２０ｎ）、（１０i ，２０i）…光信号、８
０i …単位回路リセット用の光信号。(11, 12, ..., 1n), (21, 22, ..., 2)
n), (1 i , 2 i ) ... light receiving element, 31 ... semiconductor substrate,
32 to 35, 41 ... Substantially symmetrical electrodes, 3 ... Bias power supply, 4 ... Output terminal, 5 ... Transistor, 6 ... Transistor 5 voltage power supply, 7 ... Transistor load resistance,
8 i ... Light receiving element for discharging accumulated charge in unit circuit, 9 i ... Resistance component for discharging accumulated charge in unit circuit, (101, 102, ..., 10 n), (201, 2
02, ..., 20n), ( 10 i, 20 i) ... optical signal, 8
0 i ... Optical signal for unit circuit reset.
フロントページの続き (72)発明者 飯田 孝 静岡県浜松市市野町1126番地の１ 浜松 ホトニクス株式会社内 (72)発明者 藁科 禎久 静岡県浜松市市野町1126番地の１ 浜松 ホトニクス株式会社内 (72)発明者 杉本 賢一 静岡県浜松市市野町1126番地の１ 浜松 ホトニクス株式会社内 (72)発明者 鈴木 智子 静岡県浜松市市野町1126番地の１ 浜松 ホトニクス株式会社内 (72)発明者 菅 博文 静岡県浜松市市野町1126番地の１ 浜松 ホトニクス株式会社内 (56)参考文献 特開 平３−208028（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06E 3/00 G02F 3/00 H03K 19/14 Front Page Continuation (72) Inventor Takashi Iida 1 1126, Nomachi, Hamamatsu, Shizuoka Prefecture 1126 Hamamatsu Photonics Co., Ltd. (72) Inventor Sadahisa Warashi 1 1126, Nonomachi, Hamamatsu City, Shizuoka Prefecture 1 Hamamatsu Photonics Co., Ltd. (72 ) Inventor Kenichi Sugimoto 1 126-1, Nomachi, Hamamatsu City, Shizuoka Prefecture, Hamamatsu Photonics Co., Ltd. (72) Inventor Tomoko Suzuki 1126, 1126 Ichinomachi, Hamamatsu City, Shizuoka Prefecture (72) Inventor, Hirofumi Suga Shizuoka Hamamatsu Photonics Co., Ltd. 1 at 1126 Ichinomachi, Hamamatsu, Japan (56) Reference JP-A-3-208028 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) G06E 3/00 G02F 3/00 H03K 19/14
Claims (5)
光素子２個が縦続接続された単位回路を備え、前記各受
光素子に入力される光信号の積を出力することを特徴と
する光電式演算器。1. A photoelectric device comprising a unit circuit in which two semiconductor light receiving elements having substantially symmetrical electrode structures are connected in cascade, and outputs a product of optical signals input to the respective light receiving elements. Expression calculator.
され、各単位回路の一端側には電圧電源が共通に接続さ
れ、各単位回路の他端側は互いに一つに接続されること
によって前記各単位回路からの出力電流の和が得られる
ようになされた回路において、前記各受光素子に入力さ
れる光信号の積和演算の複数組が同時に実行されること
を特徴とする請求項１記載の光電式演算器。2. A plurality of unit circuits are used in parallel, a voltage power source is commonly connected to one end side of each unit circuit, and the other end sides of each unit circuit are connected to one another. 7. A circuit configured to obtain the sum of output currents from each unit circuit by means of which a plurality of sets of product-sum operations of optical signals input to each of the light receiving elements are simultaneously executed. 1. The photoelectric calculator according to 1.
おいて、２個の半導体受光素子が接続された配線部分
に、この配線部分の蓄積電荷を放電するために、接地電
位との間に別の半導体受光素子、もしくは所定の時定数
を有する抵抗成分が接続されたことを特徴とする請求項
１または請求項２記載の光電式演算器。3. In the unit circuit for outputting the product of optical signals, a wiring portion connected to two semiconductor light receiving elements is connected to a ground potential in order to discharge accumulated charges in the wiring portion. The optoelectronic calculator according to claim 1 or 2, wherein another semiconductor light receiving element or a resistance component having a predetermined time constant is connected.
キ接合電極が左右対称に形成されている構造の受光素子
であることを特徴とする請求項１または請求項２記載の
光電式演算器。4. The photoelectric calculator according to claim 1 or 2, wherein the semiconductor light receiving element is a light receiving element having a structure in which a pair of Schottky junction electrodes are formed symmetrically.
接触電極が左右対称に形成されている構造の受光素子で
あることを特徴とする請求項１または請求項２記載の光
電式演算器。5. The photoelectric calculator according to claim 1 or 2, wherein the semiconductor light receiving element is a light receiving element having a structure in which a pair of ohmic contact electrodes are formed symmetrically.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27838593A JP3532944B2 (en) | 1993-11-08 | 1993-11-08 | Photoelectric computing unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27838593A JP3532944B2 (en) | 1993-11-08 | 1993-11-08 | Photoelectric computing unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07129267A JPH07129267A (en) | 1995-05-19 |
| JP3532944B2 true JP3532944B2 (en) | 2004-05-31 |
Family
ID=17596610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27838593A Expired - Fee Related JP3532944B2 (en) | 1993-11-08 | 1993-11-08 | Photoelectric computing unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3532944B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102694541B (en) * | 2011-03-24 | 2016-04-13 | 海洋王照明科技股份有限公司 | Loop latching circuit |
-
1993
- 1993-11-08 JP JP27838593A patent/JP3532944B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07129267A (en) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3532944B2 (en) | Photoelectric computing unit | |
| JPH0693248B2 (en) | Variable resistance type MOSFET analog multiplier | |
| JP2547275B2 (en) | Optical logic circuit device | |
| JPS58125951A (en) | Signal processing circuit of original reader | |
| US4729111A (en) | Optical threshold logic elements and circuits for digital computation | |
| EP0083181A2 (en) | An integrated logic circuit | |
| Díaz-Sánchez et al. | A fully parallel CMOS analog median filter | |
| JPH0547868B2 (en) | ||
| JP3182143B2 (en) | Optical full adder | |
| US4999486A (en) | Optoelectric logic array | |
| US5051573A (en) | Optical logic operation system | |
| EP0925545B1 (en) | Field programmable analogue processor | |
| US5045681A (en) | Optoelectric ripple carry adder | |
| Miller et al. | An acoustic charge transport digitally programmable transversal filter | |
| Muranaka et al. | A ternary systolic product-sum circuit for GF (3/sup m/) using neuron MOSFETs | |
| JPH0628503A (en) | Adder | |
| JP2788662B2 (en) | Optical logic operation gate | |
| SU1658181A1 (en) | Logic image processor | |
| Krasnyuk et al. | Simulation of ternary CMOS schemes for many-valued logic systems | |
| Abraham | Multiple-valued logic for optoelectronics | |
| JP3220215B2 (en) | Photoelectric negation logic circuit | |
| Wei et al. | Unique folding and hysteresis characteristics of RTD for multi-valued logic and counting applications | |
| Degawa et al. | Design of a field-programmable digital filter chip using multiple-valued current-mode logic | |
| Tanigawa et al. | Influence of the charge pumping effect on an integrated solid-state image sensor using MOST switches | |
| JPH024014A (en) | Optical logical gate circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040305 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |