JP3532317B2 - Driving method of AC PDP - Google Patents

Driving method of AC PDP

Info

Publication number
JP3532317B2
JP3532317B2 JP22505695A JP22505695A JP3532317B2 JP 3532317 B2 JP3532317 B2 JP 3532317B2 JP 22505695 A JP22505695 A JP 22505695A JP 22505695 A JP22505695 A JP 22505695A JP 3532317 B2 JP3532317 B2 JP 3532317B2
Authority
JP
Japan
Prior art keywords
voltage
period
display
discharge
sustain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22505695A
Other languages
Japanese (ja)
Other versions
JPH0968944A (en
Inventor
タン ニヤン グェン
信義 近藤
裕之 中原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22505695A priority Critical patent/JP3532317B2/en
Publication of JPH0968944A publication Critical patent/JPH0968944A/en
Application granted granted Critical
Publication of JP3532317B2 publication Critical patent/JP3532317B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、AC型のPDP
(Plasma Display Panel:プラズマディスプレイパネ
ル)の駆動方法に関する。
TECHNICAL FIELD The present invention relates to an AC type PDP.
The present invention relates to a driving method of (Plasma Display Panel).

【0002】面放電形式のPDPは、高速のカラー表示
が可能で長寿命であることから、コンピュータの画面出
力手段などとして利用されている。また、ハイビジョン
映像用の大画面表示手段の最有力候補として注目されて
いる。このような状況の中でいっそうの高輝度化に適し
た駆動方法が望まれている。
The surface discharge type PDP is used as a screen output means of a computer because it can display a color at high speed and has a long life. In addition, it is attracting attention as the most promising candidate for a large-screen display means for high-definition video. Under such circumstances, a driving method suitable for higher brightness is desired.

【0003】[0003]

【従来の技術】AC型PDPは、表示電極を放電空間に
対して被覆する誘電体層を有したPDPである。
2. Description of the Related Art An AC PDP is a PDP having a dielectric layer that covers a display electrode with respect to a discharge space.

【0004】周知のように、AC型PDPでは、放電セ
ルを画定する一対の表示電極間で放電が生じると、放電
ガスの電離で生じた荷電粒子(電子又はイオン)が表示
電極に引き寄せられ、各表示電極の電位極性と反対の極
性の壁電荷が誘電体層に蓄積する。誘電体層の帯電にと
もなって、壁電荷による表示電極間の電圧(壁電圧)が
上昇する。このとき、壁電圧は表示電極に印加する駆動
電圧と反対の極性であるので、駆動電圧と壁電圧とを合
わせた実効電圧(セル電圧ともいう)が低くなって放電
が停止する。次に以前と反対の極性の駆動電圧を印加す
ると、今度は駆動電圧と壁電圧とが互いに同一の極性で
あるので、実効電圧が放電開始電圧(Vf)を越えて再
び放電が生じる。
As is well known, in an AC type PDP, when a discharge is generated between a pair of display electrodes that define a discharge cell, charged particles (electrons or ions) generated by ionization of discharge gas are attracted to the display electrode. Wall charges having a polarity opposite to the potential polarity of each display electrode are accumulated in the dielectric layer. Along with the charging of the dielectric layer, the voltage between the display electrodes (wall voltage) due to the wall charges increases. At this time, since the wall voltage has the opposite polarity to the drive voltage applied to the display electrode, the effective voltage (also referred to as cell voltage), which is the sum of the drive voltage and the wall voltage, becomes low and the discharge is stopped. Next, when a drive voltage having the opposite polarity to the previous one is applied, since the drive voltage and the wall voltage have the same polarity this time, the effective voltage exceeds the discharge start voltage (Vf) and the discharge is generated again.

【0005】つまり、AC型PDPでは、一対の表示電
極に対して、それらの電位極性が交互に入れ代わるよう
に駆動電圧を印加することにより、壁電荷を利用して放
電開始電圧(例えば200V)より低い駆動電圧(例え
ば180V)で放電を発生させることができる。そし
て、駆動電圧の極性反転周期を短くすれば、視覚の上で
連続した発光状態を得ることができる。
In other words, in the AC type PDP, a drive voltage is applied to a pair of display electrodes so that their potential polarities alternate with each other, so that the wall charges are utilized to generate a discharge start voltage (for example, 200 V). Discharge can be generated with a low driving voltage (for example, 180 V). Then, if the polarity inversion cycle of the drive voltage is shortened, it is possible to obtain a visually continuous light emission state.

【0006】さて、多数の放電セルが縦横に配置された
マトリクス表示方式のAC型PDPにおいては、1画面
の表示期間がアドレス期間とそれに続くサステイン期間
とに分かれる。
In a matrix display type AC PDP in which a large number of discharge cells are arranged vertically and horizontally, the display period of one screen is divided into an address period and a sustain period that follows.

【0007】アドレス期間は誘電体層への表示内容の書
込み(アドレッシング)を行う期間であり、サステイン
期間は表示内容に応じた発光状態の維持(サステイン)
を行う期間である。すなわち、アドレス期間では、書込
みアドレス法又は消去アドレス法によって、1ラインず
つ順に点灯(発光)すべき放電セルのみに壁電荷を蓄積
させる。そして、サステイン期間では、本発明の実施例
を示す図3(A)のように、全てのラインについて、第
1及び第2の表示電極X,Yに対して交互にサステイン
パルスPsを印加する。このとき、サステインパルスP
sの波高値(サステイン電圧Vs)を放電開始電圧Vf
より低い値に選定する。サステインパルスPsの印加毎
に表示電極X,Y間の相対電位関係が反転し、各サステ
インパルスPsの立上がり時点で、あらかじめ壁電荷が
蓄積された放電セルのみにおいて放電が生じる。
The address period is a period for writing (addressing) display contents to the dielectric layer, and the sustain period is for maintaining a light emitting state according to the display contents (sustain).
Is the period to do. That is, in the address period, the wall charges are accumulated only in the discharge cells to be sequentially lighted (light emission) line by line by the write address method or the erase address method. Then, in the sustain period, as shown in FIG. 3A showing the embodiment of the present invention, the sustain pulse Ps is alternately applied to the first and second display electrodes X and Y for all the lines. At this time, the sustain pulse P
The peak value of s (sustain voltage Vs) is the discharge start voltage Vf
Select a lower value. Each time the sustain pulse Ps is applied, the relative potential relationship between the display electrodes X and Y is inverted, and at the rise of each sustain pulse Ps, discharge is generated only in the discharge cells in which the wall charges have been accumulated in advance.

【0008】[0008]

【発明が解決しようとする課題】従来では、サステイン
期間中の発光回数(放電回数)がサステインパルスPs
の数、すなわちサステイン電圧Vsの印加回数と同数で
あった。そのため、輝度を高めるために単位時間当たり
の発光回数を増大させようとすると、それに応じて駆動
周波数を高くする必要があった。
Conventionally, the number of times of light emission (the number of discharges) during the sustain period depends on the sustain pulse Ps.
Is the same as the number of times of application of the sustain voltage Vs. Therefore, if the number of times of light emission per unit time is increased in order to increase the brightness, it is necessary to increase the driving frequency accordingly.

【0009】駆動周波数を高くして発光回数を増大させ
ると、放電によるイオン衝撃の発生回数も増大するの
で、寿命が短くなってしまう。また、駆動回路の負担が
増し、発熱量も増えてしまう。
When the driving frequency is increased and the number of times of light emission is increased, the number of times of ion bombardment due to discharge also increases, so that the life is shortened. In addition, the load on the drive circuit increases, and the amount of heat generated also increases.

【0010】本発明は、上述の問題に鑑みてなされたも
ので、一対の表示電極に対するサステイン電圧の印加回
数を増大させることなく輝度の向上を図ることを目的と
している。
The present invention has been made in view of the above problems, and an object thereof is to improve the brightness without increasing the number of times of applying the sustain voltage to the pair of display electrodes.

【0011】[0011]

【課題を解決するための手段】従来ではアドレス電極は
アドレッシングのみに用いられ、サステインには用いら
れていなかった。サステイン期間においても積極的にア
ドレス電極を利用して放電を生じさせることにより、サ
ステイン電圧の印加周期を短くしなくてもサステイン期
間中の放電回数を増大させて輝度を高めることができ
る。
In the past, address electrodes were used only for addressing, not sustain. By positively utilizing the address electrodes to generate a discharge even in the sustain period, it is possible to increase the number of discharges during the sustain period and increase the brightness without shortening the application period of the sustain voltage.

【0012】請求項1の発明の方法は、マトリクス表示
の単位要素に、行方向に延び且つ誘電体によって放電
空間に対して被覆された第1及び第2の表示電極と、列
方向に延びるアドレス電極とが前記放電空間を介して対
する電極構造を有したAC型PDPによる画面表示に
際して、アドレス期間において画面内の発光すべき単位
要素に対応した前記誘電体に壁電荷を蓄積させておき、
サステイン期間において前記第1及び第2の表示電極に
対してこれらの電極間の放電開始電圧Vf1より低い第
1極性のサステイン電圧Vsを交互に印加し、前記壁電
荷を利用して前記第1及び第2の表示電極の間で周期的
に放電を生じさせる駆動方法であって、前記サステイン
期間中に、前記第1及び第2の表示電極の間の放電で蓄
積した第2極性の壁電荷を利用して、前記第1及び第2
の表示電極の一方であって前記第2極性の壁電荷の蓄積
した前記誘電体の下方の第2極性側表示電極と前記アド
レス電極との間で放電を生じさせるものである。
The method of the first aspect of the present invention, similar unit elements of the matrix display, the first and second display electrodes that are covered with respect to the discharge space by and dielectric extending in the row direction, extending in the column direction Address electrodes are paired with each other through the discharge space.
During screen display by an AC PDP having a facing electrode structure, wall charges are accumulated in the dielectric corresponding to a unit element to emit light in the screen during an address period,
During the sustain period, the sustain voltage Vs of the first polarity lower than the discharge start voltage Vf1 between these electrodes is alternately applied to the first and second display electrodes, and the first and second display electrodes are utilized to utilize the wall charges. A driving method for periodically causing discharge between the second display electrodes, wherein wall charges of the second polarity accumulated by discharge between the first and second display electrodes are generated during the sustain period. Utilizing the first and second
Which is one of the display electrodes, and discharges between the address electrode and the second polarity side display electrode below the dielectric in which the second polarity wall charges are accumulated.

【0013】サステイン電圧Vsを印加している期間
(通電期間)において、一対の表示電極の間には、サス
テイン電圧Vsと壁電荷による壁電圧Vwallとを合
わせた電圧(以下、実効電圧Veffという)が加わ
る。通電期間の開始時点では、サステイン電圧Vsと壁
電圧Vwallとが同一極性であるので、実効電圧Ve
ffが表示電極間の放電開始電圧Vf1を越えて主放電
(表示電極間の放電)が生じる。この主放電によって壁
電圧Vwallが一旦消失した後、直ちにサステイン電
圧Vsによる誘電体の帯電が始まり、以前と反対の極性
の壁電圧Vwallが生じる。この壁電圧Vwallが
上昇して実効電圧Veffが所定値まで降下した時点で
主放電が停止する。ただし、主放電が停止した後も、通
電期間中は表示電極にサステイン電圧Vsが印加されて
いるので、放電空間内の浮遊電荷が表示電極に引き付け
られて誘電体の帯電が進み、壁電圧Vwallの上昇が
続く。
During a period (energization period) in which the sustain voltage Vs is applied, a voltage obtained by combining the sustain voltage Vs and the wall voltage Vwall due to wall charges between the pair of display electrodes (hereinafter referred to as an effective voltage Veff). Is added. At the start of the energization period, since the sustain voltage Vs and the wall voltage Vwall have the same polarity, the effective voltage Ve
ff exceeds the discharge start voltage Vf1 between the display electrodes and a main discharge (discharge between the display electrodes) occurs. After the wall voltage Vwall once disappears due to this main discharge, the dielectric voltage is immediately started to be charged by the sustain voltage Vs, and the wall voltage Vwall having the opposite polarity to that before is generated. The main discharge is stopped when the wall voltage Vwall rises and the effective voltage Veff drops to a predetermined value. However, even after the main discharge is stopped, since the sustain voltage Vs is applied to the display electrode during the energization period, the floating charges in the discharge space are attracted to the display electrode and the charging of the dielectric progresses, and the wall voltage Vwall is increased. Continues to rise.

【0014】サステイン電圧Vsの大きさ及び通電期間
の長さを適切に設定することによって、すなわち放電の
強度及び放電後の帯電時間の選定によって、通電期間の
終了時点の壁電圧Vwallを調整することができる。
The wall voltage Vwall at the end of the energization period is adjusted by appropriately setting the magnitude of the sustain voltage Vs and the length of the energization period, that is, by selecting the discharge intensity and the charging time after the discharge. You can

【0015】ここで、例えば通電期間の終了後に直ちに
両方の表示電極の電位を接地電位とすると、直前の通電
期間中の帯電によって生じた壁電圧Vwallが実効電
圧Veffとなる。壁電圧Vwallが放電開始電圧V
f1未満であれば主放電は生じない。一方、各表示電極
とアドレス電極との間にも通電期間中の帯電量に応じた
電圧が加わる。アドレス電極を第1極性(例えば正極
性)の電位にバイアスすると、アドレス電極と第2極性
(例えば負極性)の壁電荷が蓄積した誘電体の下方の表
示電極との相対電圧が、これらの電極間の放電開始電圧
Vf2を越える。その結果、表示電極とアドレス電極と
の間で放電(副放電)が生じる。
Here, for example, if the potentials of both display electrodes are set to the ground potential immediately after the end of the energization period, the wall voltage Vwall generated by the charging during the immediately preceding energization period becomes the effective voltage Veff. The wall voltage Vwall is the discharge start voltage V
If it is less than f1, no main discharge occurs. On the other hand, a voltage corresponding to the charge amount during the energization period is also applied between each display electrode and the address electrode. When the address electrodes are biased to the potential of the first polarity (eg, positive polarity), the relative voltage between the address electrodes and the display electrode below the dielectric material in which the wall charges of the second polarity (eg, negative polarity) are accumulated is changed to these electrodes. The discharge starting voltage Vf2 is exceeded. As a result, a discharge (sub-discharge) occurs between the display electrode and the address electrode.

【0016】なお、副放電により壁電荷の一部が消失し
て壁電圧Vwallが低下するので、以後の主放電が確
実に起きるように通電期間の終了時点の壁電圧Vwal
lを設定する必要がある。
Since a part of the wall charges disappears and the wall voltage Vwall decreases due to the secondary discharge, the wall voltage Vwall at the end of the energization period is ensured so that the subsequent main discharge is surely generated.
It is necessary to set l.

【0017】アドレス電極のバイアスは、サステイン期
間の全期間にわたって継続してもよいし、通電期間の終
了時点で一時的に行ってもよい。また、表示電極にサス
テイン電圧と反対の極性の電圧を印加して副放電を生じ
させることもできる。
The bias of the address electrode may be continued for the entire sustain period or may be temporarily performed at the end of the energization period. Further, it is also possible to apply a voltage having a polarity opposite to the sustain voltage to the display electrode to generate a sub-discharge.

【0018】このように主放電で蓄積した壁電荷を利用
して副放電を生じさせ、且つ副放電では誘電体に新たに
壁電荷が蓄積しないように駆動条件を設定すれば、壁電
荷を利用しない場合と違って、イオン衝撃を増大させる
ことなく輝度を高めることができる。
In this way, if the driving condition is set so that the sub-discharge is generated by utilizing the wall charge accumulated in the main discharge and the wall charge is not newly accumulated in the dielectric in the sub-discharge, the wall charge is utilized. Unlike without it, the brightness can be increased without increasing the ion bombardment.

【0019】主放電の後に必ず副放電を生じさせると、
放電回数は従来の2倍になる。ただし、必ずしも2倍に
する必要はない。例えば、階調表示(3色の組み合わせ
によるカラー表示を含む)を行う場合のように、1画面
の表示期間に長さの異なる複数のサステイン期間を設け
る場合には、比較的に長いサステイン期間のみにおいて
副放電を生じさせてもよい。
If a secondary discharge is always generated after the main discharge,
The number of discharges is twice that of the conventional one. However, it is not always necessary to double. For example, when a plurality of sustain periods having different lengths are provided in the display period of one screen, such as when performing gradation display (including color display by combining three colors), only a relatively long sustain period is required. May cause a secondary discharge.

【0020】請求項2の発明の駆動方法は、前記サステ
イン電圧を印加する通電期間の直後に、前記第1及び第
2の表示電極の両方の電位を接地電位とする通電休止期
間を設け、前記通電休止期間における前記アドレス電極
の電位を、当該通電休止期間の直前の前記通電期間中に
蓄積した前記第2極性の壁電荷による壁電圧が加わるこ
とによって、前記第2極性側表示電極と当該アドレス電
極との相対電圧がこれらの電極間の放電開始電圧を越え
るように設定するものである。
In the driving method of the invention of claim 2, immediately after the energization period in which the sustain voltage is applied, an energization pause period in which the potentials of both the first and second display electrodes are set to the ground potential is provided, and By applying a wall voltage due to the wall charges of the second polarity accumulated during the energization period immediately before the energization suspension period to the potential of the address electrode during the energization suspension period, the second polarity side display electrode and the address concerned are added. The relative voltage to the electrodes is set to exceed the discharge start voltage between these electrodes.

【0021】請求項3の発明の駆動方法は、前記通電休
止期間中に、前記アドレス電極の電位を前記通電期間中
の電位に対して前記第1極性側に一時的に遷移させるも
のである。
In the driving method of the third aspect of the present invention, the potential of the address electrode is temporarily changed to the first polarity side with respect to the potential during the energization period during the energization suspension period.

【0022】請求項4の発明の駆動方法は、前記サステ
イン期間において前記第1及び第2の表示電極に対して
前記サステイン電圧を時間間隔を設けて交互に印加し、
前記時間間隔に対応した期間に前記第1及び第2の表示
電極の両方に対して同時に第2極性の電圧を印加するも
のである。
According to a fourth aspect of the present invention, in the sustain period, the sustain voltage is alternately applied to the first and second display electrodes at time intervals.
The voltage of the second polarity is simultaneously applied to both the first and second display electrodes during a period corresponding to the time interval.

【0023】請求項5の発明の駆動方法は、前記サステ
イン期間において前記第1及び第2の表示電極に対して
前記サステイン電圧を時間間隔を設けて交互に印加し、
前記時間間隔に対応した期間に前記第1及び第2の表示
電極の両方に対して同時に第2極性の電圧を印加すると
ともに、前記第2極性の電圧を印加する毎に、前記アド
レス電極の電位を前記通電期間中の電位に対して前記第
1極性側に一時的に遷移させるものである。
According to a fifth aspect of the present invention, in the sustain period, the sustain voltage is alternately applied to the first and second display electrodes at time intervals.
The voltage of the second polarity is simultaneously applied to both the first and second display electrodes in the period corresponding to the time interval, and the potential of the address electrode is applied every time the voltage of the second polarity is applied. Is temporarily transited to the first polarity side with respect to the potential during the energization period.

【0024】請求項6の発明の駆動方法は、表示の階調
レベルに応じて、前記サステイン期間中における前記第
2極性側表示電極と前記アドレス電極との間の放電の回
数を設定するものである。
According to a sixth aspect of the present invention, the number of discharges between the second polarity side display electrodes and the address electrodes during the sustain period is set according to the gradation level of display. is there.

【0025】[0025]

【発明の実施の形態】図1は本発明に係るPDP1の分
解斜視図であり、1つの画素(ピクセル)EGに対応す
る部分の基本的な構造を示している。
FIG. 1 is an exploded perspective view of a PDP 1 according to the present invention, showing a basic structure of a portion corresponding to one pixel (pixel) EG.

【0026】PDP1は、マトリクス表示の単位要素
(サブピクセル)EUに一対の表示電極X,Yとアドレ
ス電極Aとが対応する3電極構造の面放電型PDPであ
り、蛍光体の配置形態による分類の上で反射型と呼称さ
れている。
The PDP 1 is a surface-discharge type PDP having a three-electrode structure in which a pair of display electrodes X and Y and an address electrode A correspond to a unit element (sub-pixel) EU of matrix display, and is classified according to the arrangement form of phosphors. It is called reflective type above.

【0027】表示電極X,Yは、基板面に沿った面放電
を生じさせるための電極であり、前面側のガラス基板1
1上に列方向に配列されている。そして、これらの表示
電極X,Yを放電空間30に対して被覆するように、低
融点ガラスからなる厚さ20μm程度の誘電体層17が
表示領域の全域に設けられている。すなわち、表示電極
X,Yは、AC駆動におけるサステイン電極対12を構
成する。
The display electrodes X and Y are electrodes for generating surface discharge along the substrate surface, and the glass substrate 1 on the front side.
1 are arranged in the column direction. Then, a dielectric layer 17 made of low melting point glass and having a thickness of about 20 μm is provided in the entire display region so as to cover these display electrodes X and Y with respect to the discharge space 30. That is, the display electrodes X and Y form a sustain electrode pair 12 in AC driving.

【0028】なお、表示電極X,Yは、放電空間30の
前面側に配置されることから、面放電を広範囲とし且つ
表示光の遮光を最小限とするため、ITO膜などの幅の
広い透明導電膜41とその導電性を補うための幅の狭い
金属膜(バス電極)42とから構成されている。誘電体
層17の表面には、保護膜として数千Å程度の厚さのM
gO膜18が設けられている。
Since the display electrodes X and Y are arranged on the front side of the discharge space 30, a wide transparent electrode such as an ITO film is formed in order to widen the surface discharge and minimize the shielding of the display light. It is composed of a conductive film 41 and a narrow metal film (bus electrode) 42 for compensating for its conductivity. On the surface of the dielectric layer 17, an M layer having a thickness of several thousand Å is formed as a protective film.
A gO film 18 is provided.

【0029】アドレス電極Aは、各行内のサブピクセル
EUを選択的に発光させるための列方向の電極であっ
て、背面側のガラス基板21上に表示電極X,Yと直交
するように一定ピッチで配列されている。
The address electrode A is an electrode in the column direction for selectively causing the sub-pixels EU in each row to emit light, and has a constant pitch on the glass substrate 21 on the back side so as to be orthogonal to the display electrodes X and Y. Are arranged in.

【0030】各アドレス電極Aの間には、150μm程
度の高さを有したストライプ状の隔壁29が設けられ、
これによって放電空間30が行方向(表示電極X,Yの
延長方向)にサブピクセルEU毎に区画され、且つ放電
空間30の間隙寸法が規定されている。ピクセルEGの
大きさは660μm×660μmであり、サブピクセル
EUの大きさは660μm×220μmである。
A stripe-shaped partition 29 having a height of about 150 μm is provided between each address electrode A.
As a result, the discharge space 30 is partitioned in the row direction (the extending direction of the display electrodes X and Y) for each sub-pixel EU, and the gap size of the discharge space 30 is defined. The size of the pixel EG is 660 μm × 660 μm, and the size of the sub-pixel EU is 660 μm × 220 μm.

【0031】ガラス基板21には、アドレス電極Aの上
面及び隔壁29の側面を含めて背面側の内面を被覆する
ように、フルカラー表示用のR(赤),G(緑),B
(青)の3原色の蛍光体28R,28G,28Bが設け
られている。各色の蛍光体28R,28G,28Bは、
面放電時に放電空間30内の放電ガスが放つ紫外線によ
って励起されて発光する。PDP1では、放電ガスとし
てネオンにキセノン(1〜15%モル程度)を混合した
ペニングガスが500Torr程度の圧力で封入されて
いる。
The glass substrate 21 covers R (red), G (green), and B for full-color display so as to cover the inner surface of the rear surface including the upper surface of the address electrode A and the side surface of the partition wall 29.
Phosphors 28R, 28G, 28B of three primary colors of (blue) are provided. The phosphors 28R, 28G, 28B of the respective colors are
When the surface discharge occurs, the discharge gas in the discharge space 30 is excited by the ultraviolet rays emitted to emit light. In the PDP 1, a Penning gas, which is a mixture of neon and xenon (about 1 to 15% mol), is charged as a discharge gas at a pressure of about 500 Torr.

【0032】図2は図1のPDP1の電極構成を模式的
に示す平面図である。PDP1は、マトリクス表示のラ
インL毎に、放電維持電極対12を構成する表示電極
X,Yを有している。表示電極X,Yは、各ラインLに
おいて50μm程度の放電間隙(面放電ギャップ)gを
隔てて隣接するように配列されている。
FIG. 2 is a plan view schematically showing the electrode structure of the PDP 1 shown in FIG. The PDP 1 has the display electrodes X and Y forming the discharge sustaining electrode pair 12 for each matrix display line L. The display electrodes X and Y are arranged adjacent to each other with a discharge gap (surface discharge gap) g of about 50 μm in each line L.

【0033】このように配列された表示電極X,Yの
内、一方の表示電極Xは、駆動回路の簡単化のために複
数のラインL間で電気的に共通化されており、使用に際
して図2(B)のように駆動回路DXに一括に接続され
る。これに対して、他方の表示電極Yは、ライン順次の
画面走査を可能とするために、1ラインずつ独立した個
別電極とされており、使用に際して個別の駆動回路DY
に接続される。
Of the display electrodes X and Y arranged in this way, one display electrode X is electrically shared by a plurality of lines L for the sake of simplification of the drive circuit. 2 (B), they are collectively connected to the drive circuit DX. On the other hand, the other display electrode Y is an individual electrode that is independent for each line in order to enable line-sequential screen scanning, and when used, an individual drive circuit DY is used.
Connected to.

【0034】各ラインLでは、表示電極X,Yによって
ザブピクセルEU毎に面放電セルCが画定される。そし
て、表示電極Yとアドレス電極Aとによって各面放電セ
ルCの点灯/非点灯を設定するアドレッシングが行われ
る。
In each line L, display electrodes X and Y define a surface discharge cell C for each subpixel EU. Then, the display electrode Y and the address electrode A perform addressing for setting lighting / non-lighting of each surface discharge cell C.

【0035】次に、PDP1の駆動方法について説明す
る。図3は駆動の概略を示す図である。図3(A)はフ
ィールドfの構成図であり、図3(B)は駆動波形図で
ある。
Next, a method of driving the PDP 1 will be described. FIG. 3 is a diagram showing an outline of driving. 3A is a configuration diagram of the field f, and FIG. 3B is a drive waveform diagram.

【0036】PDP1による表示に際しては、画面(1
フレーム)に例えば1つのフィールドfを対応づける。
階調表示を行う場合には、1つのフィールドfを例えば
6つのサブフィールドsfに分割し、各サブフィールド
sfをアドレス期間TAとそれに続くサステイン期間T
Sとに区分する。そして、各サブフィールドsfにおけ
る輝度の相対比率が1:2:4:8:16:32となる
ように、各サブフィールドsfのサステイン期間TSに
おける発光回数を設定する。各サブフィールドsfは、
1つの階調レベルの画面表示期間である。なお、テレビ
ジョンのようにインターレース形式で走査された画面を
再生する場合には、1画面(1フレーム)を表示するた
めに2つのフィールドfを用いることになる。
When the PDP 1 is displayed, the screen (1
For example, one field f is associated with a frame).
When performing gradation display, one field f is divided into, for example, six subfields sf, and each subfield sf is divided into an address period TA and a subsequent sustain period T.
It is classified into S and. Then, the number of times of light emission in the sustain period TS of each subfield sf is set so that the relative ratio of the luminance in each subfield sf becomes 1: 2: 4: 8: 16: 32. Each subfield sf is
This is a screen display period for one gradation level. When reproducing a screen scanned in an interlaced format like a television, two fields f are used to display one screen (one frame).

【0037】アドレス期間TAにおいては、まず、それ
以前の点灯状態の影響を受けないようにするため、表示
電極XにイレースパルスPeを印加し、表示面の全域の
壁電荷の消去(全画面消去)する。次に、全ての表示電
極Yに一斉に波高値Vwの正極性の書込みパルスPwを
印加し、全てのラインLで面放電を生じさせる。このと
き、アドレス電極Aが接地電位に保持されているので、
蛍光体28R,28G,28Bの表面にイオン(正電
荷)が蓄積する。再び表示電極XにイレースパルスPe
を印加し、表示電極Xの上方に存在する不要の壁電荷を
消去する。そして、表示電極Yをアドレス電位Vaにバ
イアスした後、n本の表示電極Yを1つずつ順に選択し
てスキャンパルスPyを印加する。すなわち、表示電極
Yのバイアスをキャンセルするライン走査を行う。スキ
ャンパルスPyの印加と同時に、ラインL内の点灯すべ
きサブピクセルEUに対応したアドレス電極Aに選択的
に波高値VaのアドレスパルスPaを印加する。スキャ
ンパルスPy及びアドレスパルスPaの印加により、表
示電極Yとアドレス電極Aとの間で放電が生じ、点灯す
べきサブピクセルEUに壁電荷を蓄積させる選択書込み
が行われる。なお、選択書込み中は、表示電極Xを例え
ばサステイン電位にバイアスしておく。
In the address period TA, an erase pulse Pe is applied to the display electrode X to erase the wall charges in the entire area of the display surface (full screen erase) in order not to be affected by the previous lighting state. ) Do. Next, the positive polarity writing pulse Pw having the peak value Vw is applied to all the display electrodes Y at the same time, and the surface discharge is generated in all the lines L. At this time, since the address electrode A is held at the ground potential,
Ions (positive charges) are accumulated on the surfaces of the phosphors 28R, 28G, 28B. The erase pulse Pe is again applied to the display electrode X.
Is applied to erase unnecessary wall charges existing above the display electrodes X. Then, after biasing the display electrodes Y to the address potential Va, the n display electrodes Y are sequentially selected one by one and the scan pulse Py is applied. That is, line scanning for canceling the bias of the display electrode Y is performed. Simultaneously with the application of the scan pulse Py, the address pulse Pa having the peak value Va is selectively applied to the address electrode A corresponding to the sub-pixel EU to be lighted in the line L. By applying the scan pulse Py and the address pulse Pa, a discharge is generated between the display electrode Y and the address electrode A, and selective writing is performed in which wall charges are accumulated in the sub-pixel EU to be lighted. During the selective writing, the display electrode X is biased to the sustain potential, for example.

【0038】サステイン期間TSにおいては、全てのラ
インLについて、表示電極Xと表示電極Yとに対して例
えば正極性のサステインパルスPs(波高値Vs)を交
互に且つ一定の時間間隔を設けて印加する。つまり、サ
ステインパルスPsのパルス幅に相当する通電期間TS
1(図4参照)の直後に通電休止期間TS2を設ける。
通電期間TS1では、一方の表示電極X(又はY)が接
地電位よりVsだけ高い電位にバイアスされ、通電休止
期間TS2では、両方の表示電極X,Yの電位が実質的
に接地電位(0V)に保持される。通電休止期間TS2
は1〜1.5μs程度でよい。
In the sustain period TS, for example, a positive sustain pulse Ps (peak value Vs) is applied to the display electrodes X and Y for all lines L alternately and at regular time intervals. To do. That is, the energization period TS corresponding to the pulse width of the sustain pulse Ps
Immediately after 1 (see FIG. 4), the power supply suspension period TS2 is provided.
In the energization period TS1, one display electrode X (or Y) is biased to a potential higher than the ground potential by Vs, and in the energization suspension period TS2, the potentials of both display electrodes X and Y are substantially the ground potential (0V). Held in. Power off period TS2
Is about 1 to 1.5 μs.

【0039】以下、サステイン期間TSの駆動内容をさ
らに詳しく説明する。図4は面放電のタイミングを示す
波形図である。サステイン期間TSにおいて、図4
(A)のように表示電極X,Yに対して交互にサステイ
ンパルスPsを印加することにより、図4(B)に破線
で示すように、表示電極X,Y間の相対印加電圧Vxy
の極性が周期的に反転する。
Hereinafter, the driving contents of the sustain period TS will be described in more detail. FIG. 4 is a waveform diagram showing the timing of surface discharge. In the sustain period TS, FIG.
By alternately applying the sustain pulse Ps to the display electrodes X and Y as shown in (A), the relative applied voltage Vxy between the display electrodes X and Y is indicated by the broken line in FIG.
The polarity of is inverted periodically.

【0040】サステインパルスPsの波高値Vsは、壁
電荷の蓄積量をできるだけ多くするため、面放電の放電
開始電圧Vf1より低く且つ誤動作が起こらない範囲内
の最も放電開始電圧Vf1に近い値に選定するのが望ま
しい。例えば放電開始電圧Vf1が200Vの場合には
195V程度とする。
The peak value Vs of the sustain pulse Ps is set to a value lower than the discharge start voltage Vf1 of the surface discharge and closest to the discharge start voltage Vf1 within the range where malfunction does not occur in order to maximize the amount of accumulated wall charges. It is desirable to do. For example, when the discharge start voltage Vf1 is 200V, it is set to about 195V.

【0041】さて、図4(B)のように、サステイン期
間TSの開始時点において、点灯すべき面放電セルCに
は所定量の壁電荷が存在しており、放電開始電圧Vf1
より低い所定レベルの壁電圧Vwallが発生してい
る。したがって、サステインパルスPsを印加すると、
図4(C)のように実効電圧Veffが放電開始電圧V
f1を越えて面放電(主放電)が生じ、その結果として
当該セルに対応した蛍光体28R,28G,28Bが励
起されて図4(D)のように所定色の発光L1が生じ
る。
Now, as shown in FIG. 4B, at the start of the sustain period TS, a certain amount of wall charge exists in the surface discharge cell C to be lighted, and the discharge start voltage Vf1.
A lower predetermined level of wall voltage Vwall is generated. Therefore, when the sustain pulse Ps is applied,
As shown in FIG. 4C, the effective voltage Veff is the discharge start voltage V
A surface discharge (main discharge) is generated beyond f1, and as a result, the phosphors 28R, 28G, and 28B corresponding to the cell are excited and light emission L1 of a predetermined color is generated as shown in FIG. 4D.

【0042】面放電によって誘電体層17に以前と反対
の極性の壁電荷が蓄積する。それにともなって実効電圧
Veffが降下して面放電が停止する。面放電が停止し
た後も、通電期間TS1中は壁電荷の蓄積が続き、壁電
圧Vwallが緩やかに上昇する。通電期間TS1は例
えば3〜4μs程度である。
Due to the surface discharge, the wall charges having the opposite polarity to the previous ones are accumulated in the dielectric layer 17. Along with that, the effective voltage Veff drops and the surface discharge is stopped. Even after the surface discharge is stopped, the wall charges continue to accumulate during the energization period TS1 and the wall voltage Vwall gradually rises. The energization period TS1 is, for example, about 3 to 4 μs.

【0043】サステインパルスPsが急激に立ち下がっ
て両方の表示電極X,Yの電位が接地電位になると、す
なわち通電期間TS1から通電休止期間TS2に移る
と、壁電圧Vwallがそのまま実効電圧Veffとな
る。このとき、後述のように表示電極Y,Xの一方とア
ドレス電極Aとの間の対向放電(副放電)が生じ、蛍光
体28R,28G,28Bが励起されて発光L2が生じ
る。対向放電によって壁電荷の一部が消失する。ただ
し、次の面放電に必要な壁電圧Vwallは確保され
る。
When the sustain pulse Ps suddenly falls and the potentials of both display electrodes X and Y reach the ground potential, that is, when the energization period TS1 shifts to the energization suspension period TS2, the wall voltage Vwall becomes the effective voltage Veff as it is. . At this time, as described later, a counter discharge (sub-discharge) between one of the display electrodes Y and X and the address electrode A occurs, and the phosphors 28R, 28G, and 28B are excited, and light emission L2 occurs. A part of the wall charges disappears due to the opposed discharge. However, the wall voltage Vwall required for the next surface discharge is secured.

【0044】このようにサステイン期間TS中に基板対
の対向方向の放電である対向放電を生じさせることによ
り、サステイン期間TS中の放電回数(発光回数)がサ
ステインパルスPsの印加回数の2倍になり、駆動の高
周波化によらずに輝度を高めることができる。
As described above, by causing the opposite discharge which is the discharge in the opposite direction of the substrate pair during the sustain period TS, the number of discharges (the number of times of light emission) during the sustain period TS becomes twice the number of times of applying the sustain pulse Ps. Therefore, the brightness can be increased without depending on the driving frequency.

【0045】次に、対向放電が生じる理由を説明する。
図5は表示電極の電位の推移を示す電圧波形図、図6は
壁電荷の蓄積状態を示す模式図である。
Next, the reason why the opposed discharge occurs will be described.
FIG. 5 is a voltage waveform diagram showing the transition of the potential of the display electrode, and FIG. 6 is a schematic diagram showing the accumulation state of wall charges.

【0046】基本的には、上述したとおりサステインパ
ルスPsの印加毎に、面放電が生じて各表示電極X,Y
の上方の壁電荷の極性が反転する。図5(A1)は表示
電極Xの上方の壁電荷による壁電圧X−Vwallの推
移を示し、図5(A2)は面放電セルCの表示電極X側
の実効電圧VX0を示している。実効電圧VX0は外部から
印加する電圧(Vs)と壁電圧X−Vwallとの和で
ある。また、図5(B1)は表示電極Yの上方の壁電荷
による壁電圧Y−Vwallの推移を示し、図5(B
2)は表示電極Y側の実効電圧VY0を示している。
Basically, as described above, each time the sustain pulse Ps is applied, a surface discharge is generated and each display electrode X, Y is discharged.
The polarity of the wall charge above is reversed. Figure 5 (A1) shows the transition of the wall voltage X-VWALL by upper wall charges of the display electrodes X, FIG. 5 (A2) shows an effective voltage V X0 of the display electrode X side of the surface discharge cells C. The effective voltage V X0 is the sum of the voltage (Vs) applied from the outside and the wall voltage X-Vwall. Further, FIG. 5B1 shows a transition of the wall voltage Y-Vwall due to the wall charges above the display electrode Y, and FIG.
2) shows the effective voltage V Y0 on the display electrode Y side.

【0047】なお、壁電圧X−Vwallと壁電圧Y−
Vwallとの和が図4の壁電圧Vwallであり、実
効電圧VX0と実効電圧VY0の和が図4の実効電圧Vef
fである。
The wall voltage X-Vwall and the wall voltage Y-
The sum of Vwall is the wall voltage Vwall in FIG. 4, and the sum of the effective voltage V X0 and the effective voltage V Y0 is the effective voltage Vef in FIG.
f.

【0048】図5(B1)及び図6(a)のように、サ
ステイン期間TSの開始時点t1において、点灯すべき
面放電セルC内の表示電極Yの上方には正極性の壁電荷
が蓄積している。これに対して、表示電極Xの上方には
壁電荷はほとんど存在しない。この状態で表示電極Yに
サステインパルスPsを印加すると、壁電荷と印加電圧
との重畳により、表示電極X,Y間の相対電圧が高まっ
て面放電が生じる。
As shown in FIGS. 5B1 and 6A, positive wall charges are accumulated above the display electrode Y in the surface discharge cell C to be lit at the start time t1 of the sustain period TS. is doing. On the other hand, there is almost no wall charge above the display electrode X. When the sustain pulse Ps is applied to the display electrode Y in this state, the relative voltage between the display electrodes X and Y increases due to the superposition of the wall charges and the applied voltage, so that surface discharge occurs.

【0049】面放電により壁電荷が一旦消失する。しか
し、サステインパルスPsの印加中(通電期間中)は浮
遊電荷が表示電極X,Yに引き寄せられる。したがっ
て、図6(b)のように、通電期間中の時点t2では、
表示電極Yの上方には以前と反対の極性である負極性の
壁電荷が蓄積し、表示電極Xの上方には正極性の壁電荷
が蓄積する。
The wall charges once disappear due to the surface discharge. However, during the application of the sustain pulse Ps (during the energization period), the floating charges are attracted to the display electrodes X and Y. Therefore, as shown in FIG. 6B, at time t2 during the energization period,
Negative wall charges having the opposite polarity to the previous ones are accumulated above the display electrodes Y, and positive wall charges are accumulated above the display electrodes X.

【0050】従来では、このような壁電荷の蓄積状態
が、図5中に破線で示すように次のサステインパルスP
sの印加まで持続していたが、本発明においてはサステ
インパルスPsの印加終了時に対向放電が生じ、負極性
の壁電荷の全部又は一部が消失する〔図6(c)の状
態〕。
In the prior art, such a state of wall charge accumulation causes the next sustain pulse P as shown by the broken line in FIG.
However, in the present invention, counter discharge occurs at the end of application of the sustain pulse Ps, and all or part of the negative wall charge disappears [state of FIG. 6 (c)].

【0051】表示電極XにサステインパルスPsを印加
すると、残留している正極性の壁電荷による壁電圧X−
Vwallが印加電圧Vsと重畳するので、再び面放電
が生じる〔図6(d)の状態〕。そして、サステインパ
ルスPsの印加終了時に以前と同様に対向放電が生じ
る。これにより、負極性の壁電荷が消失し、面放電セル
Cの電荷蓄積状態はアドレス期間TSの開始時とほぼ同
様の状態になる。以降は、同様の過程が繰り返されて実
効電圧VX0,VY0が推移する。
When the sustain pulse Ps is applied to the display electrode X, the wall voltage X- due to the remaining positive wall charge is generated.
Since Vwall overlaps with the applied voltage Vs, surface discharge occurs again (state of FIG. 6D). Then, at the end of the application of the sustain pulse Ps, the opposite discharge is generated as before. As a result, the negative wall charges disappear, and the charge storage state of the surface discharge cell C becomes almost the same as at the start of the address period TS. After that, the same process is repeated and the effective voltages V X0 and V Y0 change.

【0052】図7は本発明に特有の発光L2の発生のタ
イミングを示す波形図である。上述のように表示電極
X,Yに対応した実効電圧VX0,VY0は、正負の極性の
壁電荷の増減に伴って推移する。
FIG. 7 is a waveform diagram showing the generation timing of the light emission L2 peculiar to the present invention. As described above, the effective voltages V X0 and V Y0 corresponding to the display electrodes X and Y change as the wall charges of positive and negative polarities increase and decrease.

【0053】ここで、サステイン期間TSにおいて、図
3及び図7(A)のようにアドレス電極Aを接地点に対
する電圧VA0がVaになるように正の電位にバイアス
し、そのVaを高めに設定しておく。そうすると、図7
(B)及び(C)のように、アドレス電極Aと表示電極
Xとの間の相対電圧VXA、及び、アドレス電極Aと表示
電極Yとの間の相対電圧VYAが、表示電極X,Yの上方
の負極性の壁電荷とアドレス電極Aのバイアス電圧Va
との重畳によって、サステインパルスPsの立下がり時
点で放電開始電圧Vf2を越える。この放電開始電圧V
f2は、アドレス電極Aと各表示電極X,Yとの間で放
電を生じさせることのできる最低の電圧であり、通常は
表示電極X,Y間の放電開始電圧Vf1より低い(Vf
2<Vf1)。
Here, in the sustain period TS, the address electrode A is biased to a positive potential so that the voltage V A0 with respect to the ground point becomes Va as shown in FIGS. 3 and 7 (A), and its Va is increased. Set it. Then, Fig. 7
As in (B) and (C), the relative voltage V XA between the address electrode A and the display electrode X and the relative voltage V YA between the address electrode A and the display electrode Y are Negative wall charge above Y and bias voltage Va of address electrode A
And the discharge start voltage Vf2 are exceeded at the fall of the sustain pulse Ps. This discharge start voltage V
f2 is the lowest voltage that can generate a discharge between the address electrode A and each display electrode X, Y, and is usually lower than the discharge start voltage Vf1 between the display electrodes X, Y (Vf
2 <Vf1).

【0054】なお、図7(B)波形は図5(A2)の波
形をVaの分だけ負側にシフトさせたものに相当し、図
7(C)の波形は図5(B2)の波形をVaの分だけ負
側にシフトさせたものに相当する。
The waveform in FIG. 7B corresponds to the waveform in FIG. 5A2 shifted to the negative side by Va, and the waveform in FIG. 7C is the waveform in FIG. 5B2. Is shifted to the negative side by Va.

【0055】したがって、相対電圧VXA,VYAが放電開
始電圧Vf2を越える毎に、上述の対向放電が生じ、そ
れにより蛍光体28R,28G,28Bが励起されて図
7(D)のように発光L2が生じる。
Therefore, each time the relative voltages V XA and V YA exceed the discharge start voltage Vf2, the above-mentioned counter discharge is generated, which excites the phosphors 28R, 28G, and 28B, as shown in FIG. 7 (D). Light emission L2 is generated.

【0056】以上のように、アドレス電極Aを正電位に
バイアスし、負極性の壁電荷を利用して対向放電を生じ
させる場合には、アドレス電極Aに対するイオン衝撃を
低減することができる。ただし、アドレス電極Aを負電
位にバイアスし、正極性の壁電荷を利用して対向放電を
生じさせることも可能である。
As described above, when the address electrode A is biased to a positive potential and the opposite wall discharge is generated by using the negative wall charge, the ion impact on the address electrode A can be reduced. However, it is also possible to bias the address electrode A to a negative potential and use the positive wall charge to generate the opposite discharge.

【0057】図8〜図10は駆動方法の他の例を示す波
形図である。図8の例では、アドレス電極Aのバイアス
電圧VaがサステインパルスPsの印加時の対向放電を
防止する値に設定され、発光L2を生じさせるためにサ
ステインパルスPsの直後のタイミングでアドレス電極
Aに波高値Va2のパルスPa2が印加されている。面
放電で負極性の壁電荷が蓄積した一方の表示電極Y(又
はX)とアドレス電極Aとの相対電圧が、パルスPa2
の印加毎に増大し、対向放電が起こって発光L2が生じ
る。
8 to 10 are waveform charts showing other examples of the driving method. In the example of FIG. 8, the bias voltage Va of the address electrode A is set to a value that prevents counter discharge when the sustain pulse Ps is applied, and the address electrode A is applied to the address electrode A at a timing immediately after the sustain pulse Ps in order to generate the light emission L2. A pulse Pa2 having a peak value Va2 is applied. The relative voltage between the display electrode Y (or X) and the address electrode A, on which the negative wall charges are accumulated by the surface discharge, is the pulse Pa2.
Is increased every time the voltage is applied, and a counter discharge occurs to generate light emission L2.

【0058】パルスPa2のパルス幅Ta2は、面放電
に必要な壁電圧Vwallを確保するため、負極性の壁
電荷が消失した後の浮遊電荷の吸引、すなわち正極性の
壁電荷の蓄積が起こらないように十分に短い値に設定す
る。
Since the pulse width Ta2 of the pulse Pa2 secures the wall voltage Vwall required for surface discharge, the floating charges are not attracted after the negative wall charges disappear, that is, the positive wall charges are not accumulated. Set it to a sufficiently short value.

【0059】図9の例では、サステインパルスPsの直
後のタイミングで、表示電極X,Yに負極性のパルスP
s2が印加されている。表示電極X,Y間の相対印加電
圧はパルスPs2が打ち消し合う形となって零である
が、直前の面放電で負極性の壁電荷が蓄積した一方の表
示電極Y(又はX)とアドレス電極Aとの相対電圧はパ
ルスPs2の印加毎に増大する。その結果、対向放電が
起こって発光L2が生じる。パルスPs2のパルス幅も
壁電荷の極性が反転しないように十分に短い値に設定す
る。
In the example of FIG. 9, the negative pulse P is applied to the display electrodes X and Y immediately after the sustain pulse Ps.
s2 is applied. The relative applied voltage between the display electrodes X and Y is zero because the pulses Ps2 cancel each other out, but one of the display electrodes Y (or X) and the address electrode where negative wall charges are accumulated by the immediately preceding surface discharge. The relative voltage to A increases with each application of the pulse Ps2. As a result, counter discharge occurs and light emission L2 occurs. The pulse width of the pulse Ps2 is also set to a sufficiently short value so that the polarity of the wall charges is not inverted.

【0060】図10の例では、サステインパルスPsの
直後のタイミングでアドレス電極AにパルスPa2が印
加され、且つ表示電極X,Yに負極性のパルスPs2が
印加されている。この場合にも面放電で負極性の壁電荷
が蓄積した一方の表示電極Y(又はX)とアドレス電極
Aとの相対電圧が周期的に増大し、対向放電が起こって
発光L2が生じる。
In the example of FIG. 10, the pulse Pa2 is applied to the address electrode A and the negative pulse Ps2 is applied to the display electrodes X and Y at the timing immediately after the sustain pulse Ps. Also in this case, the relative voltage between the display electrode Y (or X) on one side where the negative wall charges are accumulated by the surface discharge and the address electrode A periodically increases, and the opposite discharge occurs to generate the light emission L2.

【0061】なお、図8〜図10ではサステイン期間T
S中にアドレス電極Aを正極性にバイアスする駆動例を
示したが、アドレス電極Aを接地電位に保持してもよ
い。
8 to 10, the sustain period T
Although the driving example in which the address electrode A is positively biased during S is shown, the address electrode A may be held at the ground potential.

【0062】[0062]

【発明の効果】請求項1乃至請求項6の発明によれば、
一対の表示電極に対するサステイン電圧の印加回数を増
大させることなく輝度の向上を図ることができる。
According to the inventions of claims 1 to 6,
It is possible to improve the brightness without increasing the number of times the sustain voltage is applied to the pair of display electrodes.

【0063】請求項6の発明によれば、多階調の表示を
行うことができる。
According to the invention of claim 6, it is possible to perform multi-gradation display.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るPDPの分解斜視図である。FIG. 1 is an exploded perspective view of a PDP according to the present invention.

【図2】図1のPDPの電極構成を模式的に示す平面図
である。
FIG. 2 is a plan view schematically showing an electrode configuration of the PDP shown in FIG.

【図3】駆動の概略を示す図である。FIG. 3 is a diagram showing an outline of driving.

【図4】面放電のタイミングを示す波形図である。FIG. 4 is a waveform diagram showing the timing of surface discharge.

【図5】表示電極の電位の推移を示す電圧波形図であ
る。
FIG. 5 is a voltage waveform diagram showing changes in the potential of the display electrode.

【図6】壁電荷の蓄積状態を示す模式図である。FIG. 6 is a schematic diagram showing an accumulation state of wall charges.

【図7】本発明に特有の発光の発生のタイミングを示す
波形図である。
FIG. 7 is a waveform diagram showing the timing of the emission of light emission unique to the present invention.

【図8】駆動方法の他の例を示す波形図である。FIG. 8 is a waveform diagram showing another example of a driving method.

【図9】駆動方法の他の例を示す波形図である。FIG. 9 is a waveform diagram showing another example of a driving method.

【図10】駆動方法の他の例を示す波形図である。FIG. 10 is a waveform diagram showing another example of a driving method.

【符号の説明】[Explanation of symbols]

1 PDP(AC型PDP) 17 誘電体層(誘電体) 30 放電空間 A アドレス電極 EU サブピクセル(マトリクス表示の単位要素) f フィールド(表示期間) Ps サステインパルス(サステイン電圧) TA アドレス期間 TS サステイン期間 TS1 通電期間 TS2 通電休止期間 Vf1 放電開始電圧 X,Y 表示電極 1 PDP (AC type PDP) 17 Dielectric layer (dielectric) 30 discharge space A address electrode EU sub-pixel (unit element of matrix display) f field (display period) Ps sustain pulse (sustain voltage) TA address period TS sustain period TS1 energization period TS2 power interruption period Vf1 discharge start voltage X, Y display electrode

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−259330(JP,A) 特開 昭56−89793(JP,A) (58)調査した分野(Int.Cl.7,DB名) G09G 3/28 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP 62-259330 (JP, A) JP 56-89793 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) G09G 3/28

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】マトリクス表示の単位要素に、行方向に
延び且つ誘電体によって放電空間に対して被覆された第
1及び第2の表示電極と、列方向に延びるアドレス電極
とが前記放電空間を介して対向する電極構造を有したA
C型PDPによる画面表示に際して、アドレス期間にお
いて画面内の発光すべき単位要素に対応した前記誘電体
に壁電荷を蓄積させておき、サステイン期間において前
記第1及び第2の表示電極に対してこれらの電極間の放
電開始電圧より低い第1極性のサステイン電圧を交互に
印加し、前記壁電荷を利用して前記第1及び第2の表示
電極の間で周期的に放電を生じさせる駆動方法であっ
て、 前記サステイン期間中に、前記第1及び第2の表示電極
の間の放電で蓄積した第2極性の壁電荷を利用して、前
記第1及び第2の表示電極の一方であって前記第2極性
の壁電荷の蓄積した前記誘電体の下方の第2極性側表示
電極と前記アドレス電極との間で放電を生じさせること
を特徴とするAC型PDPの駆動方法。
1. A similar unit elements of the matrix display, the first and second display electrodes, address electrodes and said discharge space extending in the column direction, which is covered with respect to the discharge space by and dielectric extending in the row direction A having an electrode structure facing each other
When a screen is displayed by the C-type PDP, wall charges are accumulated in the dielectric corresponding to a unit element to emit light in the screen during the address period, and these are charged to the first and second display electrodes during the sustain period. A sustain voltage having a first polarity lower than a discharge start voltage between the electrodes of the electrodes is alternately applied, and a discharge is periodically generated between the first and second display electrodes by using the wall charges. One of the first and second display electrodes is formed by utilizing the wall charge of the second polarity accumulated by the discharge between the first and second display electrodes during the sustain period. A driving method of an AC type PDP, characterized in that discharge is generated between a display electrode on the second polarity side below the dielectric material in which the wall charges of the second polarity are accumulated and the address electrode.
【請求項2】前記サステイン電圧を印加する通電期間の
直後に、前記第1及び第2の表示電極の両方の電位を接
地電位とする通電休止期間を設け、 前記通電休止期間における前記アドレス電極の電位を、
当該通電休止期間の直前の前記通電期間中に蓄積した前
記第2極性の壁電荷による壁電圧が加わることによっ
て、前記第2極性側表示電極と当該アドレス電極との相
対電圧がこれらの電極間の放電開始電圧を越えるように
設定する請求項1記載のAC型PDPの駆動方法。
2. Immediately after the energization period in which the sustain voltage is applied, an energization pause period in which the potentials of both the first and second display electrodes are set to the ground potential is provided, and the address electrode in the energization pause period is provided. Potential
By adding a wall voltage due to the wall charges of the second polarity accumulated during the energization period immediately before the energization pause period, the relative voltage between the second polarity side display electrode and the address electrode is between these electrodes. The method for driving an AC PDP according to claim 1, wherein the driving method is set so as to exceed the discharge start voltage.
【請求項3】前記通電休止期間中に、前記アドレス電極
の電位を前記通電期間中の電位に対して前記第1極性側
に一時的に遷移させる請求項2記載のAC型PDPの駆
動方法。
3. The method for driving an AC PDP according to claim 2, wherein the potential of the address electrode is temporarily changed to the first polarity side with respect to the potential during the energization period during the energization suspension period.
【請求項4】前記サステイン期間において前記第1及び
第2の表示電極に対して前記サステイン電圧を時間間隔
を設けて交互に印加し、前記時間間隔に対応した期間に
前記第1及び第2の表示電極の両方に対して同時に第2
極性の電圧を印加する請求項1記載のAC型PDPの駆
動方法。
4. The sustain voltage is alternately applied to the first and second display electrodes at time intervals during the sustain period, and the first and second display electrodes are applied during a period corresponding to the time interval. Second for both display electrodes simultaneously
The method for driving an AC PDP according to claim 1, wherein a voltage having a polarity is applied.
【請求項5】前記サステイン期間において前記第1及び
第2の表示電極に対して前記サステイン電圧を時間間隔
を設けて交互に印加し、前記時間間隔に対応した期間に
前記第1及び第2の表示電極の両方に対して同時に第2
極性の電圧を印加するとともに、 前記第2極性の電圧を印加する毎に、前記アドレス電極
の電位を前記通電期間中の電位に対して前記第1極性側
に一時的に遷移させる請求項1記載のAC型PDPの駆
動方法。
5. The sustain voltage is alternately applied to the first and second display electrodes at a time interval during the sustain period, and the first and second display electrodes are applied during a period corresponding to the time interval. Second for both display electrodes simultaneously
The voltage of polarity is applied, and every time the voltage of the second polarity is applied, the potential of the address electrode is temporarily transited to the first polarity side with respect to the potential during the energization period. Driving method of AC type PDP.
【請求項6】表示の階調レベルに応じて、前記サステイ
ン期間中における前記第2極性側表示電極と前記アドレ
ス電極との間の放電の回数を設定する請求項1乃至請求
項5のいずれかに記載のAC型PDPの駆動方法。
6. The number of discharges between the second polarity side display electrodes and the address electrodes during the sustain period is set according to the gradation level of display. The method for driving an AC PDP as described in 1.
JP22505695A 1995-09-01 1995-09-01 Driving method of AC PDP Expired - Fee Related JP3532317B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22505695A JP3532317B2 (en) 1995-09-01 1995-09-01 Driving method of AC PDP

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22505695A JP3532317B2 (en) 1995-09-01 1995-09-01 Driving method of AC PDP

Publications (2)

Publication Number Publication Date
JPH0968944A JPH0968944A (en) 1997-03-11
JP3532317B2 true JP3532317B2 (en) 2004-05-31

Family

ID=16823355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22505695A Expired - Fee Related JP3532317B2 (en) 1995-09-01 1995-09-01 Driving method of AC PDP

Country Status (1)

Country Link
JP (1) JP3532317B2 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426732B1 (en) 1997-05-30 2002-07-30 Nec Corporation Method of energizing plasma display panel
JP3156659B2 (en) 1998-01-09 2001-04-16 日本電気株式会社 Plasma display panel and driving method thereof
US6376995B1 (en) 1998-12-25 2002-04-23 Matsushita Electric Industrial Co., Ltd. Plasma display panel, display apparatus using the same and driving method thereof
JP2001093427A (en) 1999-09-28 2001-04-06 Matsushita Electric Ind Co Ltd Ac type plasma display panel and drive method of the same
JP4326659B2 (en) * 2000-02-28 2009-09-09 三菱電機株式会社 Method for driving plasma display panel and plasma display device
FR2820871B1 (en) * 2001-02-15 2003-05-16 Thomson Plasma METHOD FOR CONTROLLING A COPLANAR-TYPE PLASMA VISUALIZATION PANEL USING SUFFICIENTLY HIGH FREQUENCY PULSE TRAINS TO OBTAIN DISCHARGE STABILIZATION
JP3682422B2 (en) * 2001-06-26 2005-08-10 株式会社日立製作所 Driving method of plasma display device
JP4299987B2 (en) * 2001-12-21 2009-07-22 株式会社日立製作所 Plasma display device and driving method thereof
EP1530191A3 (en) * 2003-11-07 2008-02-27 Thomson Plasma S.A.S. Small-gap plasma display panel with elongate coplanar discharges
KR100615253B1 (en) * 2004-09-24 2006-08-25 삼성에스디아이 주식회사 Driving method of plasma display panel
JP4713170B2 (en) * 2005-01-28 2011-06-29 日立プラズマディスプレイ株式会社 Plasma display device and driving method thereof
JP5017550B2 (en) * 2005-03-29 2012-09-05 篠田プラズマ株式会社 Method for driving gas discharge display device and gas discharge display device.
JP2009116360A (en) * 2009-02-23 2009-05-28 Hitachi Ltd Driving method of plasma display device
JP5956282B2 (en) 2012-08-10 2016-07-27 矢崎総業株式会社 Terminal mounting structure

Also Published As

Publication number Publication date
JPH0968944A (en) 1997-03-11

Similar Documents

Publication Publication Date Title
US6097357A (en) Full color surface discharge type plasma display device
JP3429438B2 (en) Driving method of AC type PDP
JP3318497B2 (en) Driving method of AC PDP
KR100784597B1 (en) Plasma display panel and plasma display device
US6768478B1 (en) Driving method of AC type plasma display panel
US7659870B2 (en) Method of driving plasma display panel
JPH09274465A (en) Driving method of ac type pdp and display device
JP3532317B2 (en) Driving method of AC PDP
JPH09330663A (en) Surface discharge type ac plasma display panel
JP2001243882A (en) Plasma display panel and its driving method
JP3485874B2 (en) PDP driving method and display device
JP4089759B2 (en) Driving method of AC type PDP
JP4093295B2 (en) PDP driving method and display device
JP4158882B2 (en) Driving method of plasma display panel
JPH11265164A (en) Driving method for ac type pdp
JP4008902B2 (en) Driving method of plasma display panel
JP4124764B2 (en) Driving method of plasma display panel
JP3028087B2 (en) Driving method of plasma display panel
JP3420031B2 (en) Driving method of AC type PDP
JP3454969B2 (en) Driving method of AC type PDP
JP3111949B2 (en) Surface discharge type plasma display panel and driving method thereof
WO2004086447A1 (en) Plasma display panel
JP2004093888A (en) Method for driving plasma display panel
JP4140671B2 (en) Driving method of AC type PDP
JP3644789B2 (en) Plasma display panel and driving method thereof

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040303

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313131

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110312

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110312

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120312

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 10

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ03 Written request for cancellation of trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z03

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees