JP3420031B2 - Driving method of AC type PDP - Google Patents
Driving method of AC type PDPInfo
- Publication number
- JP3420031B2 JP3420031B2 JP23356197A JP23356197A JP3420031B2 JP 3420031 B2 JP3420031 B2 JP 3420031B2 JP 23356197 A JP23356197 A JP 23356197A JP 23356197 A JP23356197 A JP 23356197A JP 3420031 B2 JP3420031 B2 JP 3420031B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- lighting
- voltage
- previously
- lighted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、画面に沿った面放
電によってマトリクス表示を行うＡＣ型プラズマディス
プレイパネル（Plasma Display Panel：ＰＤＰ）の駆動
方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving method of an AC type plasma display panel (PDP) which performs matrix display by surface discharge along a screen.
【０００２】ＰＤＰは、基板対を支持体とする自己発光
型の薄型表示デバイスであり、カラー画面の実用化を機
にテレビジョン映像やコンピュータのモニターなどの用
途で広く用いられるようになってきた。ハイビジョン用
の大画面フラット型デバイスとしても注目されている。A PDP is a self-luminous type thin display device having a pair of substrates as a support, and has come to be widely used in applications such as television images and computer monitors with the practical application of color screens. . It is also attracting attention as a large screen flat type device for high definition.
【０００３】マトリクス表示方式のＰＤＰにおいて、表
示素子であるセルの点灯状態の維持（サステイン）にメ
モリ効果が利用されている。ＡＣ型ＰＤＰは、電極を誘
電体で被覆することにより構造的にメモリ機能を有する
ように構成されている。ＡＣ型ＰＤＰによる表示に際し
ては、点灯（発光）すべきセルのみが帯電した状態を形
成するライン順次のアドレッシングを行い、その後に全
てのセルに対して一斉に交番極性の点灯維持電圧Ｖｓを
印加する。点灯維持電圧Ｖｓは（１）式を満たす。In the matrix display type PDP, the memory effect is used to maintain the lighting state of cells which are display elements (sustain). The AC PDP is structured to have a memory function structurally by covering the electrodes with a dielectric. At the time of display by the AC type PDP, line-sequential addressing is performed in which only the cells to be lighted (emits light) are charged, and then the lighting sustaining voltage Vs of alternating polarity is applied to all the cells at once. . The lighting sustain voltage Vs satisfies the expression (1).
【０００４】Ｖｆ−Ｖwall＜Ｖｓ＜Ｖｆ …（１）
Ｖｆ ：放電開始電圧
Ｖwall：壁電圧
壁電荷の存在するセルでは、壁電圧Ｖwallが点灯維持電
圧Ｖｓに重畳するので、セルに加わる実効電圧（セル電
圧ともいう）Ｖeff が放電開始電圧Ｖｆを越えて放電が
生じる。点灯維持電圧Ｖｓの印加周期を短くすれば、見
かけの上で連続的な点灯状態が得られる。表示の輝度
は、点灯維持期間における発光量の総和である“積分発
光強度”に依存する。通常、放電周期を規定するサステ
インパルスの周波数は一定とされ、輝度に応じてサステ
イン期間の長さ（すなわち放電回数）が設定される。Vf-Vwall <Vs <Vf (1) Vf: discharge start voltage Vwall: wall voltage In a cell in which wall charges are present, the wall voltage Vwall is superimposed on the lighting sustaining voltage Vs, so the effective voltage applied to the cell ( Veff (also referred to as cell voltage) exceeds the discharge start voltage Vf to cause discharge. If the application period of the lighting sustaining voltage Vs is shortened, an apparently continuous lighting state can be obtained. The brightness of the display depends on the "integrated light emission intensity" which is the sum of the light emission amounts in the lighting maintaining period. Usually, the frequency of the sustain pulse that defines the discharge cycle is constant, and the length of the sustain period (that is, the number of discharges) is set according to the brightness.
【０００５】[0005]
【従来の技術】カラー表示デバイスとして、面放電形式
のＡＣ型ＰＤＰが商品化されている。面放電形式は、点
灯の維持において交番に陽極又は陰極となる第１及び第
２の主電極を基板対の一方に平行に配列する形式であ
る。面放電形式のＰＤＰでは、カラー表示のための蛍光
体層を主電極対を配置した基板と対向する他方の基板上
に設けることによって、放電時のイオン衝撃による蛍光
体層の劣化を軽減し、長寿命化を図ることができる。蛍
光体層を背面側の基板上に配置したものは“反射型”と
呼称され、逆に前面側の基板上に配置したものは“透過
型”と呼称されている。発光効率に優れるのは、蛍光体
層における前面側表面が発光する反射型である。2. Description of the Related Art As a color display device, a surface discharge type AC type PDP has been commercialized. The surface discharge type is a type in which first and second main electrodes, which alternately serve as an anode or a cathode in maintaining lighting, are arranged in parallel with one of the substrate pairs. In the surface discharge type PDP, the phosphor layer for color display is provided on the other substrate opposite to the substrate on which the main electrode pair is arranged to reduce deterioration of the phosphor layer due to ion bombardment during discharge, The life can be extended. The one in which the phosphor layer is arranged on the substrate on the back side is called "reflection type", and the one on the substrate on the front side is called "transmissive type". The reflective type, which has excellent luminous efficiency, emits light from the front surface of the phosphor layer.
【０００６】さて、上述のとおり壁電荷を利用して点灯
状態を維持するＡＣ型ＰＤＰによる時系列の画像（フレ
ーム又はそれを分割したサブフレーム）の表示に際して
は、ある画像の点灯維持の終了から次の画像のアドレッ
シングまでの期間に、表示の乱れを防止するために画面
全体の帯電状態を均一化する初期化（リセット処理）を
行う必要がある。従来では、無帯電状態を形成する初期
化が行われていた。その方法は２つに大別される。１つ
は、壁電荷の有無に係わらず面放電を生じさせるもので
ある。波高値が面放電開始電圧より十分に高いリセット
パルスを印加すると、そのパルスの立上がりで強い放電
が起こり、点灯維持のときよりも大量の壁電荷が生じ
る。このため、壁電圧と印加電圧との相殺によって実効
電圧が下がり、放電が停止する。リセットパルスが立下
がると、壁電圧がそのまま実効電圧となって自己放電が
起こり、壁電荷が消失する。他の１つは、壁電荷の存在
するセル、すなわち以前の最終の点灯維持期間において
点灯したセル（これを“前回点灯セル”と呼称する）の
みで面放電を生じさせるものである。例えば点灯維持の
ときよりもパルス幅の短い点灯維持パルスを印加する
と、面放電は生じるものの、電荷が再形成されず、セル
は無帯電状態となる。As described above, when displaying time-series images (frames or sub-frames obtained by dividing the AC-type PDP) that maintain the lighting state by utilizing the wall charges, the lighting maintenance of a certain image ends. Before the addressing of the next image, it is necessary to perform initialization (reset processing) for equalizing the charged state of the entire screen in order to prevent display disorder. Conventionally, initialization was performed to form an uncharged state. The methods are roughly classified into two. One is to generate a surface discharge regardless of the presence or absence of wall charges. When a reset pulse whose peak value is sufficiently higher than the surface discharge inception voltage is applied, a strong discharge occurs at the rising edge of the pulse, and a larger amount of wall charge is generated than when maintaining lighting. Therefore, the effective voltage decreases due to the cancellation of the wall voltage and the applied voltage, and the discharge is stopped. When the reset pulse falls, the wall voltage becomes an effective voltage as it is, self-discharge occurs, and the wall charge disappears. The other one causes the surface discharge only in the cell in which the wall charge exists, that is, in the cell which is lit in the previous final lighting sustain period (this cell is referred to as “previously lit cell”). For example, when a lighting sustaining pulse having a shorter pulse width than that for sustaining lighting is applied, surface discharge occurs, but electric charges are not reformed and the cell is in a non-charged state.
【０００７】[0007]
【発明が解決しようとする課題】しかし、従来の公知の
初期化では、１回の放電で帯電の均一化を図るものであ
ることから、完全な均一化が困難であった。すなわち、
全てのセルで面放電を生じさせる場合では、前回点灯セ
ルと他のセル（これを“前回非点灯セル”と呼称する）
とで放電強度が若干異なるので、前回点灯セルで放電が
拡がり過ぎて壁電荷が残ったり、逆に他のセルで自己放
電が不十分となって壁電荷が残ったりすることがあっ
た。なお、表示の更新毎に全面が点灯してコントラスト
が低下するという問題もあった。一方、前回点灯セルの
みで面放電を生じさせる場合は、壁電荷の残留量のバラ
ツキの影響を受け易く、一部の前回点灯セルで所望の放
電が生じずに壁電荷がそのまま残ることがあった。However, in the conventional known initialization, since it is intended to make the charge uniform by one discharge, it is difficult to make the charge uniform completely. That is,
When surface discharge is generated in all cells, the previously lit cell and other cells (this is called "previously unlit cell")
Since the discharge intensity is slightly different depending on the case, the discharge may spread too much in the previously lit cell to leave wall charges, or conversely, self-discharge may be insufficient in other cells to leave wall charges. There is also a problem that the entire surface is turned on each time the display is updated and the contrast is lowered. On the other hand, when the surface discharge is generated only in the previously lit cells, the wall charges are likely to be affected by the variation in the residual amount of the wall charges, and the wall charges may remain as they are in some previously lit cells without the desired discharge. It was
【０００８】そこで、既に本発明者らによって、画面全
体を均一に帯電させる初期化が提案されている（特願平
９−６５０９４号）。これは、前回点灯セルのみで面放
電を生じさせる第１過程と、前回非点灯セルのみで面放
電を生じさせる第２過程とからなる。第１過程におい
て、点灯維持期間と同様の電圧印加で面放電を生じさせ
ることにより、残留電荷量が適正化される。ただし、壁
電荷の極性は反転する。第２過程においては、第１過程
で適正化された壁電圧と反対の極性で放電開始電圧を越
える電圧を印加する。これにより、前回非点灯セルのみ
で面放電が生じ、前回点灯セルと同一極性の帯電状態が
形成される。Therefore, the present inventors have already proposed initialization for uniformly charging the entire screen (Japanese Patent Application No. 9-65094). This consists of a first process that causes a surface discharge only in the previously lit cells and a second process that causes a surface discharge only in the previously unlit cells. In the first process, the amount of residual charge is optimized by causing surface discharge by applying a voltage similar to that in the lighting sustain period. However, the polarity of the wall charges is reversed. In the second step, a voltage exceeding the discharge starting voltage is applied with a polarity opposite to the wall voltage optimized in the first step. As a result, surface discharge occurs only in the previously unlit cells, and a charged state having the same polarity as the previously lit cells is formed.
【０００９】ところが、定期的に更新を行う時系列の画
像の表示に際して、ある画像の点灯維持の終了から初期
化までの実質的な駆動の休止期間において壁電荷の残留
量が漸減し、そのために初期化の時点の放電確率が点灯
維持期間と比べて小さくなり、第１過程で点灯維持期間
と同様の電圧を印加しても、確実に面放電が生じるとは
限らないということが判明した。休止期間は、点灯の２
値制御によって入力画像に忠実な階調表示を行う上で必
然的に生じ、通常は各サブフレームに均等に割り当てら
れる。フレーム期間が約１６．６ｍｓの一般的な画像表
示における休止期間の総和は３〜４ｍｓ程度である。駆
動のための論理回路のリセットのために数十μｓ程度の
休止がサブフレーム毎に必要となる場合もある。However, when displaying a time-series image that is regularly updated, the residual amount of wall charge gradually decreases during a substantial drive suspension period from the end of lighting maintenance of a certain image to the initialization, and therefore, It was found that the discharge probability at the time of initialization becomes smaller than that in the lighting sustain period, and that even if a voltage similar to that in the lighting sustain period is applied in the first process, surface discharge does not necessarily occur. During the rest period, 2 lights up
It is inevitable in performing gradation display faithful to the input image by the value control, and is usually evenly assigned to each sub-frame. The total sum of pause periods in a general image display with a frame period of about 16.6 ms is about 3 to 4 ms. In some cases, a pause of about several tens of μs is required for each subframe to reset the logic circuit for driving.
【００１０】なお、点灯維持に引き続いて初期化を行っ
て初期化の後に休止期間を設けることが考えられるが、
無帯電状態の形成とは違って、均一な帯電状態を形成す
る初期化については、その電荷を利用する以降の処理
（例えば消去アドレス）の直前に行うのが望ましい。つ
まり、初期化は休止の後となる。It is conceivable that the initialization is performed subsequent to the maintenance of lighting and a rest period is provided after the initialization.
Unlike the formation of the non-charged state, it is desirable that the initialization for forming the uniform charge state is performed immediately before the subsequent process (for example, erase address) using the charge. That is, the initialization is after the pause.
【００１１】本発明は、画面の全体を均一に帯電させる
初期化の信頼性を高めることを目的としている。An object of the present invention is to improve the reliability of initialization for uniformly charging the entire screen.
【００１２】[0012]
【課題を解決するための手段】本発明の目的を達成する
上で、次の４つの手法が考えられる。〔１〕
初期化（帯電状態の均一化）に先立って、点灯維
持期間と同様の条件で面放電を生じさせて壁電荷及び空
間電荷を再形成し、放電確率を適正化する。〔２〕
休止期間中の電荷の減少を補うように初期化の印
加電圧を高めに設定する。〔３〕
休止期間中の電荷の減少を見込んで、点灯維持の
終了段階で多めに壁電荷を形成しておく。〔４〕
休止期間中の電荷の減少を抑える。In order to achieve the object of the present invention, the following four methods can be considered. [1] Prior to initialization (uniformization of charged state), surface discharge is generated under the same conditions as in the lighting maintaining period to reform wall charges and space charges, and the discharge probability is optimized. [2] The applied voltage for initialization is set to be high so as to compensate for the decrease in charge during the idle period. [3] In anticipation of a decrease in charges during the idle period, a large amount of wall charges are formed at the end stage of lighting maintenance. [4] Suppress the decrease of electric charge during the rest period.
【００１３】請求項１の発明の方法は、第１及び第２の
主電極が面放電ギャップを隔てて同一方向に延びる面放
電構造のＡＣ型ＰＤＰによる表示に際して、表示内容の
更新毎に、前回の表示において点灯が維持されたセルで
ある前回点灯セルのみで放電を生じさせて前記第１及び
第２の主電極の間の壁電圧の極性を反転させる第１過程
と、前記前回点灯セル以外のセルである前回非点灯セル
のみで放電を生じさせて前記前回点灯セルと同一極性の
壁電圧を生じさせる第２過程とからなる帯電分布の均一
化を行う駆動方法であって、各回の表示の点灯維持期間
において全ての前記セルの前記第１及び第２の主電極の
間に周期的に点灯維持電圧を印加し、前記点灯維持期間
に続く休止期間において駆動を休止し、当該休止期間の
終了後に前記帯電分布の均一化の前記第１過程に先立っ
て、全ての前記セルの前記第１及び第２の主電極の間に
前記点灯維持電圧を印加して前記前回点灯セルで面放電
を生じさせるものである。この方法は上述の〔１〕の手
法に対応する。According to the method of the first aspect of the present invention, when the first and second main electrodes are displayed by an AC PDP having a surface discharge structure in which they extend in the same direction with a surface discharge gap, the display contents are updated every time the display contents are updated. In the display, the first process in which the polarity of the wall voltage between the first and second main electrodes is inverted by causing a discharge only in the previously lit cell, which is a cell in which lighting is maintained, and other than the previously lit cell The second method is to generate a discharge only in the previously non-lighted cell, which is the cell of No. 3, and to generate a wall voltage of the same polarity as the previously lighted cell. lighting in the sustain period to apply the first and cyclically sustaining voltage between the second main electrode of all of the cells, the sustaining period
The drive is suspended in the rest period following the
After the completion and prior to the first step of uniformizing the charge distribution, the lighting sustaining voltage is applied between the first and second main electrodes of all the cells to cause surface discharge in the previously lighting cells. Is what causes it. This method corresponds to the above method [1] .
【００１４】請求項２の発明の方法は、各回の表示の点
灯維持期間において全ての前記セルの前記第１及び第２
の主電極の間に周期的に第１の点灯維持電圧を印加し、
その後の前記第１過程において全ての前記セルの前記第
１及び第２の主電極の間に前記第１の点灯維持電圧より
高い第２の点灯維持電圧を印加するものである。この方
法は上述の〔２〕の手法に対応する。According to a second aspect of the present invention, the first and second cells of all the cells are lit during the lighting maintaining period of each display.
A first lighting sustaining voltage is periodically applied between the main electrodes of
In the subsequent first step, a second lighting sustaining voltage higher than the first lighting sustaining voltage is applied between the first and second main electrodes of all the cells. This method corresponds to the above method [2] .
【００１５】請求項３の発明の方法は、前記第１過程に
おいて、全ての前記セルの前記第１又は第２の主電極に
対して、波高値が前記第１の点灯維持電圧から段階的に
増大する階段波電圧パルスを印加するものである。この
方法は上述の〔２〕の手法に対応する。According to a third aspect of the present invention, in the first step, the crest value of the first or second main electrode of all the cells is stepwise changed from the first lighting sustaining voltage. An increasing step wave voltage pulse is applied. This method corresponds to the above method [2] .
【００１６】請求項４の発明の方法は、各回の表示の点
灯維持期間において、全ての前記セルの前記第１及び第
２の主電極の間に周期的に第１の点灯維持電圧を印加し
た後、引き続いて前記第１の点灯維持電圧より高い第２
の点灯維持電圧を一定回数印加して点灯の維持を終える
ものである。この方法は上述の〔３〕の手法に対応す
る。According to a fourth aspect of the present invention, in the lighting maintaining period of each display, the first lighting maintaining voltage is periodically applied between the first and second main electrodes of all the cells. After that, the second lighting voltage higher than the first lighting sustaining voltage is continuously applied.
The lighting maintaining voltage is applied a fixed number of times to end the maintenance of lighting. This method corresponds to the above method [3] .
【００１７】請求項５の発明の方法は、各回の表示の点
灯維持期間において、全ての前記セルの前記第１及び第
２の主電極に対して、交互に点灯維持のための矩形波電
圧パルスを印加した後、引き続いて印加の順番を保っ
て、後縁の電圧推移が緩やかな鈍波電圧パルスを一定回
数印加して点灯の維持を終えるものである。この方法は
上述の〔３〕の手法に対応する。According to a fifth aspect of the present invention, a rectangular wave voltage pulse for maintaining lighting is alternately applied to the first and second main electrodes of all the cells in a lighting maintaining period of each display. After the voltage application, the order of application is continuously maintained, and the obtuse-wave voltage pulse having a gradual voltage transition at the trailing edge is applied a certain number of times to end the lighting. This method corresponds to the above method [3] .
【００１８】請求項６の発明の方法は、各回の表示の点
灯維持期間において、全ての前記セルの前記第１及び第
２の主電極の間に周期的に点灯維持電圧を印加し、最後
に前記点灯維持電圧を印加した状態をその後の前記帯電
分布の均一化まで保持するものである。この方法は上述
の〔４〕の手法に対応する。According to a sixth aspect of the present invention, in the lighting maintaining period of each display, a lighting maintaining voltage is periodically applied between the first and second main electrodes of all the cells, and finally, The state in which the lighting maintaining voltage is applied is maintained until the charge distribution is made uniform thereafter. This method corresponds to the above method [4] .
【００１９】[0019]
【発明の実施の形態】図１は本発明に係るプラズマ表示
装置１００の構成図である。プラズマ表示装置１００
は、マトリクス形式のカラー表示デバイスであるＡＣ型
のＰＤＰ１と、画面（スクリーン）ＳＣを構成する多数
のセルＣを選択的に点灯させるための駆動ユニット８０
とから構成されており、壁掛け式テレビジョン受像機、
コンピュータシステムのモニターなどとして利用され
る。1 is a block diagram of a plasma display device 100 according to the present invention. Plasma display device 100
Is a drive unit 80 for selectively lighting the AC type PDP 1 which is a matrix type color display device and a large number of cells C which form a screen SC.
And a wall-mounted television receiver,
It is used as a monitor for computer systems.
【００２０】ＰＤＰ１は、対のなす第１及び第２の主電
極としてのサステイン電極Ｘ，Ｙが平行配置され、各セ
ルＣにおいてサステイン電極Ｘ，Ｙと第３の電極として
のアドレス電極Ａとが交差する３電極面放電構造のＰＤ
Ｐである。サステイン電極Ｘ，Ｙは画面の行方向（水平
方向）に延び、一方のサステイン電極Ｙはアドレッシン
グに際して行単位にセルを選択するためのスキャン電極
として用いられる。アドレス電極Ａは列方向（垂直方
向）に延びており、列単位にセルを選択するためのデー
タ電極として用いられる。サステイン電極群とアドレス
電極群とが交差する領域が表示領域、すなわち画面ＳＣ
である。In the PDP 1, the sustain electrodes X and Y as a pair of first and second main electrodes are arranged in parallel, and in each cell C, the sustain electrodes X and Y and the address electrode A as a third electrode are arranged. PD with crossed three-electrode surface discharge structure
P. The sustain electrodes X and Y extend in the row direction (horizontal direction) of the screen, and one of the sustain electrodes Y is used as a scan electrode for selecting cells in row units during addressing. The address electrode A extends in the column direction (vertical direction) and is used as a data electrode for selecting cells in column units. The area where the sustain electrode group and the address electrode group intersect is the display area, that is, the screen SC.
Is.
【００２１】駆動ユニット８０は、コントローラ８１、
フレームメモリ８２、データ処理回路８３、サブフレー
ムメモリ８４、電源回路８５、Ｘドライバ８７、Ｙドラ
イバ８８、及びアドレスドライバ８９を有している。駆
動ユニット８０にはコンピュータ．ＴＶチューナなどの
外部装置からＲ，Ｇ，Ｂの各色の輝度レベル（階調レベ
ル）を示す画素単位のフレームデータＤｆが、各種の同
期信号とともに入力される。The drive unit 80 includes a controller 81,
It has a frame memory 82, a data processing circuit 83, a sub-frame memory 84, a power supply circuit 85, an X driver 87, a Y driver 88, and an address driver 89. The drive unit 80 is a computer. Frame data Df in pixel units indicating the brightness level (gradation level) of each color of R, G, B is input from an external device such as a TV tuner together with various synchronization signals.
【００２２】フレームデータＤｆは、フレームメモリ８
２に一旦格納された後、データ処理回路８３へ送られ
る。データ処理回路８３は、点灯させるサブフレームの
組合せを設定するデータ変換手段であり、フレームデー
タＤｆに応じたサブフレームデータＤｓｆを出力する。
サブフレームデータＤｓｆはサブフレームメモリ８４に
格納される。サブフレームデータＤｓｆの各ビットの値
は、サブフレームにおけるセルの点灯の要否を示す情報
である。The frame data Df is stored in the frame memory 8
After being temporarily stored in 2, the data is sent to the data processing circuit 83. The data processing circuit 83 is a data conversion unit that sets a combination of subframes to be turned on, and outputs subframe data Dsf according to the frame data Df.
The subframe data Dsf is stored in the subframe memory 84. The value of each bit of the subframe data Dsf is information indicating whether or not the cell is turned on in the subframe.
【００２３】Ｘドライバ回路８７はサステイン電極Ｘに
駆動電圧を印加し、Ｙドライバ回路８８はサステイン電
極Ｙに駆動電圧を印加する。アドレスドライバ回路８９
は、サブフレームデータＤｓｆに応じてアドレス電極Ａ
に駆動電圧を印加する。これらドライバ回路には電源回
路８５から所定の電力が供給される。The X driver circuit 87 applies a drive voltage to the sustain electrodes X, and the Y driver circuit 88 applies a drive voltage to the sustain electrodes Y. Address driver circuit 89
Is the address electrode A according to the subframe data Dsf.
A drive voltage is applied to. A predetermined power is supplied from the power supply circuit 85 to these driver circuits.
【００２４】図２はＰＤＰ１の内部構造を示す斜視図で
ある。ＰＤＰ１では、前面側のガラス基板１１の内面
に、マトリクス画面における水平方向のセル列である行
Ｌ毎に一対ずつサステイン電極Ｘ，Ｙが配列されてい
る。サステイン電極Ｘ，Ｙは、それぞれが透明導電膜４
１と金属膜（バス導体）４２とからなり、低融点ガラス
からなる厚さ３０μｍ程度の誘電体層１７で被覆されて
いる。誘電体層１７の表面にはマグネシア（ＭｇＯ）か
らなる厚さ数千オングストロームの保護膜１８が設けら
れている。アドレス電極Ａは、背面側のガラス基板２１
の内面を覆う下地層２２の上に配列されており、厚さ１
０μｍ程度の誘電体層２４によって被覆されている。誘
電体層２４の上には、高さ１５０μｍの平面視直線帯状
の隔壁２９が、各アドレス電極Ａの間に１つずつ設けら
れている。これらの隔壁２９によって放電空間３０が行
方向にサブピクセル（単位発光領域）毎に区画され、且
つ放電空間３０の間隙寸法が規定されている。そして、
アドレス電極Ａの上方及び隔壁２９の側面を含めて背面
側の壁面を被覆するように、カラー表示のためのＲ，
Ｇ，Ｂの３色の蛍光体層２８Ｒ，２８Ｇ，２８Ｂが設け
られている。なお、隔壁形成に際しては、コントラスト
を高めるために頂上部を暗色に着色し、他の部分を白色
に着色して可視光の反射率を高めるのが望ましい。着色
は材料のガラスペーストに所定色の顔料を添加すること
により行う。FIG. 2 is a perspective view showing the internal structure of the PDP 1. In the PDP 1, pairs of sustain electrodes X and Y are arranged on the inner surface of the glass substrate 11 on the front side for each row L which is a horizontal cell column in the matrix screen. Each of the sustain electrodes X and Y is a transparent conductive film 4
1 and a metal film (bus conductor) 42 and covered with a dielectric layer 17 made of low melting point glass and having a thickness of about 30 μm. A protective film 18 made of magnesia (MgO) and having a thickness of several thousand angstroms is provided on the surface of the dielectric layer 17. The address electrode A is a glass substrate 21 on the back side.
Are arranged on the underlayer 22 that covers the inner surface of the
It is covered with a dielectric layer 24 having a thickness of about 0 μm. On the dielectric layer 24, partition walls 29 each having a height of 150 μm and having a linear band shape in plan view are provided between the address electrodes A one by one. The partition walls 29 partition the discharge space 30 into sub-pixels (unit light emitting regions) in the row direction, and the gap size of the discharge space 30 is defined. And
R for color display so as to cover the wall surface on the back side including the side surface of the partition wall 29 and above the address electrode A,
G, B phosphor layers 28R, 28G, 28B of three colors are provided. When forming the partition wall, it is desirable to color the top portion in a dark color and to color the other portions in white in order to increase the contrast, thereby increasing the reflectance of visible light. Coloring is performed by adding a pigment of a predetermined color to the glass paste of the material.
【００２５】放電空間３０には主成分のネオンにキセノ
ンを混合した放電ガスが充填されており（封入圧力は５
００Ｔｏｒｒ）、蛍光体層２８Ｒ，２８Ｇ，２８Ｂは放
電時にキセノンが放つ紫外線によって局部的に励起され
て発光する。表示の１ピクセル（画素）は行方向に並ぶ
３個のサブピクセルで構成され、各列内のサブピクセル
の発光色は同一である。各サブピクセル内の構造体がセ
ル（表示素子）である。隔壁２９の配置パターンがスト
ライプパターンであることから、放電空間３０のうちの
各列に対応した部分は全ての行Ｌに跨がって列方向に連
続している。そのため、隣接する行Ｌどうしの電極間隙
（逆スリットと呼称されている）の寸法は各行Ｌの面放
電ギャップ（例えば８０〜１４０μｍの範囲内の値）よ
り十分に大きく、列方向の放電結合を防ぐことのできる
値（例えば４００〜５００μｍの範囲内の値）に選定さ
れている。なお、逆スリットには非発光の白っぽい蛍光
体層を隠す目的で、ガラス基板１１の外面側又は内面側
に図示しない遮光膜が設けられる。The discharge space 30 is filled with a discharge gas in which xenon is mixed with neon as a main component (filling pressure is 5).
00 Torr), and the phosphor layers 28R, 28G, 28B are locally excited by the ultraviolet rays emitted by xenon to emit light. One pixel (pixel) for display is composed of three subpixels arranged in the row direction, and the subpixels in each column have the same emission color. The structure in each subpixel is a cell (display element). Since the arrangement pattern of the barrier ribs 29 is a stripe pattern, the portion of the discharge space 30 corresponding to each column is continuous in the column direction across all the rows L. Therefore, the dimension of the electrode gap between adjacent rows L (referred to as a reverse slit) is sufficiently larger than the surface discharge gap of each row L (for example, a value within the range of 80 to 140 μm), and discharge coupling in the column direction is achieved. A value that can be prevented (for example, a value within the range of 400 to 500 μm) is selected. The reverse slit is provided with a light-shielding film (not shown) on the outer surface side or the inner surface side of the glass substrate 11 for the purpose of hiding the whitish phosphor layer that does not emit light.
【００２６】以下、プラズマ表示装置１におけるＰＤＰ
１の駆動方法を説明する。図３はフレーム構成と駆動シ
ーケンスの概要とを示す図である。ＰＤＰ１による表示
においては、２値の点灯制御によって階調再現を行うた
めに、従来から行われているように入力画像である時系
列の各フレームＦ（符号の添字は表示順位を表す）を例
えば８個のサブフレームｓｆ１，ｓｆ２，ｓｆ３，ｓｆ
４，ｓｆ５，ｓｆ６，ｓｆ７，ｓｆ８に分割する。言い
換えれば、フレームＦを８個のサブフレームｓｆ１〜ｓ
ｆ８の集合に置き換える。ただし、ＮＴＳＣ形式のテレ
ビジョンのようにインタレース形式で走査された画像を
再生する場合には、各フィールドを８分割する。これら
サブフレームｓｆ１〜ｓｆ８における輝度の相対比率が
１：２：４：８：１６：３２：６４：１２８となるよう
に重み付けをして各サブフレームｓｆ１〜ｓｆ８のサス
テインの発光回数を設定する。サブフレーム単位の点灯
／非点灯の組合せでＲＧＢの各色毎に２５６段階の輝度
設定を行うことができるので、表示可能な色の数は２５
６3 となる。なお、サブフレームｓｆ１〜ｓｆ８を輝度
の重みの順に表示する必要はない。例えば重みの大きい
サブフレームｓｆ８を表示期間の中間に配置するといっ
た最適化を行うことができる。Hereinafter, the PDP in the plasma display device 1 will be described.
The driving method of No. 1 will be described. FIG. 3 is a diagram showing a frame configuration and an outline of a driving sequence. In the display by the PDP 1, in order to perform gradation reproduction by binary lighting control, each time-series frame F (subscript of a code represents a display order) which is an input image, as is conventionally performed, is used, for example. Eight subframes sf1, sf2, sf3, sf
4, sf5, sf6, sf7, sf8. In other words, the frame F is composed of eight sub-frames sf1 to sf1.
Replace with the set of f8. However, when reproducing an image scanned in an interlaced format like an NTSC format television, each field is divided into eight. Weighting is performed so that the relative ratio of luminance in these subframes sf1 to sf8 is 1: 2: 4: 8: 16: 32: 64: 128, and the number of sustain emission times in each subframe sf1 to sf8 is set. Since it is possible to set the brightness of 256 levels for each of the RGB colors by a combination of lighting / non-lighting in sub-frame units, the number of colors that can be displayed is 25.
It becomes 6 3 . Note that it is not necessary to display the subframes sf1 to sf8 in order of luminance weight. For example, optimization can be performed by arranging the subframe sf8 having a large weight in the middle of the display period.
【００２７】各サブフレームｓｆ１〜ｓｆ８に割り当て
るサブフレーム期間Ｔｓｆは、画面全体を均一に帯電さ
せる初期化を行うリセット期間ＴＲ、消去形式でアドレ
ッシング（点灯／非点灯の設定）を行うアドレス期間Ｔ
Ａ、及び階調レベルに応じた輝度を確保するために点灯
状態を維持するサステイン期間ＴＳからなる。各サブフ
レーム期間Ｔｓｆどうしの間に均等に休止期間ＴＨが設
けられ、１つのフレームＦには８つのサブフレーム期間
Ｔｓｆと８つの休止期間ＴＨとが対応する。なお、各休
止期間ＴＨをその前又は後のサブフレーム期間Ｔｓｆに
含め、各サブフレーム期間Ｔｓｆを４つの期間（ＴＨ→
ＴＲ→ＴＡ→ＴＳ又はＴＲ→ＴＡ→ＴＳ→ＴＨ）の集合
とみなしてもよい。The sub-frame period Tsf assigned to each of the sub-frames sf1 to sf8 is a reset period TR in which initialization is performed to uniformly charge the entire screen, and an address period T in which addressing (setting of lighting / non-lighting) is performed in an erase format.
A, and a sustain period TS in which the lighting state is maintained in order to secure the brightness according to the gradation level. Pause periods TH are evenly provided between the subframe periods Tsf, and one frame F corresponds to eight subframe periods Tsf and eight pause periods TH. It should be noted that each pause period TH is included in the preceding or following subframe period Tsf, and each subframe period Tsf is divided into four periods (TH →
TR → TA → TS or TR → TA → TS → TH).
【００２８】各サブフレーム期間Ｔｓｆにおいて、リセ
ット期間ＴＲ及びアドレス期間ＴＡの長さは輝度の重み
に係わらず一定であるが、サステイン期間ＴＳの長さは
輝度の重みが大きいほど長い。つまり、１つのフレーム
Ｆに対応する８つのサブフレーム期間Ｔｓｆの長さは互
いに異なる。In each sub-frame period Tsf, the lengths of the reset period TR and the address period TA are constant regardless of the weight of luminance, but the length of the sustain period TS is longer as the weight of luminance is larger. That is, the lengths of the eight sub-frame periods Tsf corresponding to one frame F are different from each other.
【００２９】リセット期間ＴＲにおいては、サステイン
電極Ｘに正極性の電圧パルスＰｒを印加する第１過程
と、サステイン電極Ｘに正極性の電圧パルスＰｒｘを印
加し且つサステイン電極Ｙに負極性の電圧パルスＰｒｙ
を印加する第２過程とによって、後述のように前回点灯
セル及び前回非点灯セルに所定の極性の壁電荷が形成さ
れる。なお、第１過程では、アドレス電極Ａを正電位に
バイアスし、アドレス電極Ａとサステイン電極Ｘとの間
の不要の放電を防止する。第２過程に続いて、帯電の均
一性を高めるため、サステイン電極Ｙに正極性の電圧パ
ルスＰｒｓを印加して全てのセルで面放電を生じさせ
る。この面放電によって帯電極性は反転する。その後、
電荷の消失を避けるため、サステイン電極Ｙの電位を緩
やかに低減させる。In the reset period TR, a first process of applying a positive voltage pulse Pr to the sustain electrode X and a positive voltage pulse Prx to the sustain electrode X and a negative voltage pulse to the sustain electrode Y are performed. Pry
By the second process of applying the voltage, wall charges having a predetermined polarity are formed in the previously lit cells and the previously unlit cells, as described later. In the first process, the address electrode A is biased to a positive potential to prevent unnecessary discharge between the address electrode A and the sustain electrode X. Following the second process, in order to improve the uniformity of charging, a positive voltage pulse Prs is applied to the sustain electrode Y to cause surface discharge in all cells. This surface discharge reverses the charging polarity. afterwards,
The potential of the sustain electrode Y is gently reduced in order to avoid the disappearance of charges.
【００３０】アドレス期間ＴＡにおいては、先頭のライ
ンから１ラインずつ順に各ラインを選択し、該当するサ
ステイン電極Ｙに負極性のスキャンパルスＰｙを印加す
る。ラインの選択と同時に、非点灯とすべきセル（今回
非点灯セル）に対応したアドレス電極Ａに対して正極性
のアドレスパルスＰａを印加する。選択されたラインに
おけるアドレスパルスＰａの印加されたセルでは、サス
テイン電極Ｙとアドレス電極Ａとの間で対向放電が起こ
って誘電体層１７の壁電荷が消失する。アドレスパルス
Ｐａの印加時点ではサステイン電極Ｘの近傍には正極性
の壁電荷が存在するので、その壁電圧でアドレスパルス
Ｐａが打ち消され、サステイン電極Ｘとアドレス電極Ａ
との間では放電は起きない。このような消去形式のアド
レッシングは、書込み形式と違って電荷の再形成が不要
であるので、高速化に適している。１ライン当たりのア
ドレス時間は１．３μｓ程度である。In the address period TA, each line is sequentially selected one by one from the head line, and the negative scan pulse Py is applied to the corresponding sustain electrode Y. Simultaneously with the selection of the line, a positive address pulse Pa is applied to the address electrode A corresponding to the cell to be unlit (the non-lit cell this time). In the cell to which the address pulse Pa is applied in the selected line, the opposite discharge occurs between the sustain electrode Y and the address electrode A, and the wall charge of the dielectric layer 17 disappears. At the time of applying the address pulse Pa, since positive wall charges exist near the sustain electrode X, the address pulse Pa is canceled by the wall voltage, and the sustain electrode X and the address electrode A are cancelled.
No discharge occurs between and. Unlike the writing method, the erasing type addressing does not require charge reformation and thus is suitable for speeding up. The address time per line is about 1.3 μs.
【００３１】サステイン期間ＴＳにおいては、不要の放
電を防止するために全てのアドレス電極Ａを正極性の電
位にバイアスし、最初に全てのサステイン電極Ｘに正極
性のサステインパルスＰｓ２を印加する。その後、サス
テイン電極Ｙとサステイン電極Ｘとに対して交互にサス
テインパルスＰｓを印加する。本実施形態では、最終の
サステインパルスＰｓはサステイン電極Ｙに印加され
る。サステインパルスＰｓ２，Ｐｓの印加によって、ア
ドレス期間ＴＡにおいて壁電荷の残されたセル（今回点
灯セル）で面放電が生じる。なお、最初に印加するサス
テインパルスＰｓ２については、確実に面放電を生じさ
せるために、以降に印加するサステインパルスＰｓより
も波高値を高くするのが望ましい。パルス幅を長くする
のもサステインの安定化に有効である。すなわち、スキ
ャン周期×ライン数の時間（例えば１．３μｓ×１０２
４）を要するアドレッシングでの電荷の減少に対して配
慮する。In the sustain period TS, all the address electrodes A are biased to a positive potential in order to prevent unnecessary discharge, and the positive sustain pulse Ps2 is first applied to all the sustain electrodes X. Then, the sustain pulse Ps is alternately applied to the sustain electrode Y and the sustain electrode X. In the present embodiment, the final sustain pulse Ps is applied to the sustain electrode Y. By the application of the sustain pulses Ps2 and Ps, surface discharge is generated in the cell in which the wall charge is left in the address period TA (currently lit cell). It is desirable that the sustain pulse Ps2 applied first has a peak value higher than that of the sustain pulse Ps applied thereafter in order to surely generate the surface discharge. Increasing the pulse width is also effective for stabilizing the sustain. That is, the time of scan period × number of lines (for example, 1.3 μs × 102
Consider the reduction of charges in addressing that requires 4).
【００３２】図４は本発明に係わる初期化の基本概念を
示す電圧波形図である。同図における壁電圧Ｖwall及び
実効電圧Ｖeff の極性は、サステイン電極Ｙの電位を基
準としてみたものである。FIG. 4 is a voltage waveform diagram showing the basic concept of initialization according to the present invention. The polarities of the wall voltage Vwall and the effective voltage Veff in the same figure are based on the potential of the sustain electrode Y.
【００３３】リセット期間ＴＲの開始時点において、前
回点灯セルには点灯維持の面放電で生じた壁電荷が残存
している。その極性は、上述のとおりサステイン期間に
おける最終のサステインパルスＰｓがサステイン電極Ｙ
に印加されるので、サステイン電極Ｘの側が正極性であ
り、サステイン電極Ｙの側が負極性である。したがっ
て、前回点灯セルでは、サステイン電極間（主電極間）
に正の壁電圧Ｖwallが加わっている。一方、前回非点灯
セルでは、以前のアドレッシングで壁電荷が消去されて
いるので、壁電圧Ｖwallは零である。At the start of the reset period TR, the wall charge generated by the surface discharge for maintaining lighting remains in the previously lit cell. As described above, the polarity is such that the last sustain pulse Ps in the sustain period is the sustain electrode Y.
Therefore, the sustain electrode X side has a positive polarity and the sustain electrode Y side has a negative polarity. Therefore, in the previously lit cell, between sustain electrodes (between main electrodes)
A positive wall voltage Vwall is added to the. On the other hand, in the previously non-lighted cell, since the wall charges have been erased by the previous addressing, the wall voltage Vwall is zero.
【００３４】サステイン電極Ｘに波高値がサステインパ
ルスＰｓと同じかそれに近い電圧パルスＰｒを印加する
と、前回点灯セルの実効電圧Ｖeff は、図中に実線で示
すように放電開始電圧Ｖｆを越える。このため、前回点
灯セルでは面放電が生じ、電荷が一旦消失した後に再形
成され、壁電圧Ｖwallの極性が反転する。前回非点灯セ
ルでは、図中に破線で示すように実効電圧Ｖeff が放電
開始電圧Ｖｆを越えないので、放電は生じず、無帯電状
態が保たれる。When a voltage pulse Pr whose crest value is equal to or close to the sustain pulse Ps is applied to the sustain electrode X, the effective voltage Veff of the previously lit cell exceeds the discharge start voltage Vf as shown by the solid line in the figure. For this reason, surface discharge occurs in the previously lit cell, charges are once lost and then re-formed, and the polarity of the wall voltage Vwall is inverted. In the previously unlighted cell, the effective voltage Veff does not exceed the discharge start voltage Vf as indicated by the broken line in the figure, so that no discharge occurs and the uncharged state is maintained.
【００３５】続いて、印加電圧が点灯維持電圧（サステ
インパルスＰｓの波高値Ｖｓ）の２倍程度となるように
波高値の設定された互いに極性の異なる電圧パルスＰｒ
ｘ，Ｐｒｙを印加すると、前回非点灯セルにおいて実効
電圧Ｖeff が放電開始電圧Ｖｆを越えて面放電が生じ
る。これにより、前回非点灯セルに前回点灯セルと同じ
負の壁電圧Ｖwallが加わる。一方、前回点灯セルでは、
壁電圧Ｖwallが印加電圧を引き下げ、実効電圧Ｖeff が
放電開始電圧Ｖｆを越えない。したがって、前回点灯セ
ルの帯電状態が保たれる。つまり、前回点灯セルと前回
非点灯セルとが同様に帯電した状態が形成される。ただ
し、帯電量に若干の差異が生じる場合があるので（通常
は前回非点灯セルの方が多い）、帯電量を揃えるために
電圧パルスＰｒｓを印加して面放電を生じさせる。Next, voltage pulses Pr having different peaks whose peak values are set so that the applied voltage is about twice the lighting sustaining voltage (peak value Vs of sustain pulse Ps).
When x and Pry are applied, the effective voltage Veff exceeds the discharge start voltage Vf and the surface discharge occurs in the previously unlit cell. As a result, the same negative wall voltage Vwall as the previously lit cell is applied to the previously unlit cell. On the other hand, in the previously lit cell,
The wall voltage Vwall lowers the applied voltage, and the effective voltage Veff does not exceed the discharge start voltage Vf. Therefore, the charged state of the previously lighted cell is maintained. That is, the previously-lit cell and the previously-unlit cell are similarly charged. However, since a slight difference may occur in the charge amount (usually, there are more non-lighted cells last time), the voltage pulse Prs is applied to make the charge amount uniform and the surface discharge is generated.
【００３６】このように残存する壁電荷を利用して画面
全体を均一に帯電させる初期化においては、特に第１過
程における前回点灯セルのみの放電を確実に生じさせ、
且つ適正量の壁電荷を再形成する必要がある。リセット
期間ＴＲの前の休止期間において壁電荷が漸減し、初期
化の開始時点で残存する壁電荷が不十分であると、面放
電が生じたとしてもその強度が弱く、再形成される壁電
荷が過少となる。この場合、電圧パルスＰｒｘ，Ｐｒｙ
を印加する第２過程において、印加電圧の打ち消しが不
十分となり、前回非点灯セルのみで生じるべき面放電が
前回点灯セルでも生じてしまう。第２過程で放電が生じ
ると、前回点灯セルの壁電圧Ｖwallが正規の極性（負）
とは逆の極性になる。なお、第１過程の放電が多少強す
ぎても支障はない。そこで、プラズマ表示装置１におい
ては、初期化の信頼性を高めるために以下の駆動方法が
適用される。In the initialization for uniformly charging the entire screen by utilizing the remaining wall charges in this way, the discharge of only the previously lit cells in the first process is surely generated,
In addition, it is necessary to recreate an appropriate amount of wall charges. If the wall charges gradually decrease in the rest period before the reset period TR and the remaining wall charges are insufficient at the start of the initialization, even if the surface discharge occurs, the intensity thereof is weak and the wall charges to be re-formed. Is too small. In this case, the voltage pulses Prx, Pry
In the second process of applying the voltage, the applied voltage is not sufficiently canceled, and the surface discharge that should occur only in the previously non-lighted cell also occurs in the previously lighted cell. When the discharge occurs in the second process, the wall voltage Vwall of the previously lighted cell has the normal polarity (negative).
It has the opposite polarity. There is no problem even if the discharge in the first process is too strong. Therefore, in the plasma display device 1, the following driving method is applied to increase the reliability of initialization.
【００３７】図５は第１実施形態の電圧波形図である。
休止期間ＴＨを終えた段階で電圧パルスＰｒの印加に先
立って、波高値が点灯維持電圧Ｖｓである１個以上のサ
ステインパルスＰｓを印加する。印加の対象電極は残存
する壁電荷を放電に利用するように設定する。本実施形
態では、サステインパルスＰｓが正極性でありサステイ
ン期間ＴＳの最終の印加がサステイン電極Ｙに対して行
われるので、まず、サステイン電極Ｘに印加する。そし
て、電圧パルスＰｒに帯電極性を適合させるため、続い
てサステイン電極Ｙに印加する。FIG. 5 is a voltage waveform diagram of the first embodiment.
At the end of the pause period TH, prior to the application of the voltage pulse Pr, one or more sustain pulses Ps whose peak value is the lighting sustain voltage Vs are applied. The electrode to be applied is set so that the remaining wall charges are used for discharging. In the present embodiment, since the sustain pulse Ps has a positive polarity and the final application of the sustain period TS is performed on the sustain electrode Y, it is first applied to the sustain electrode X. Then, in order to adapt the charging polarity to the voltage pulse Pr, the voltage is applied to the sustain electrode Y subsequently.
【００３８】図５の例では、計２個（一対）のサステイ
ンパルスＰｓが印加され、電圧パルスＰｒによる面放電
は休止期間ＴＨ後の３回目の放電となる。面放電を繰り
返すほど壁電荷が安定するので、休止期間ＴＨで減少し
た帯電量が予備的な２回の面放電によってサステイン終
了時のレベルにまで回復する。したがって、たとえ休止
期間ＴＨの終了段階で壁電荷が若干少なくても、電圧パ
ルスＰｒの印加によって適正な面放電が生じ、確実に初
期化を行うことができる。In the example of FIG. 5, a total of two (one pair) sustain pulses Ps are applied, and the surface discharge by the voltage pulse Pr is the third discharge after the rest period TH. Since the wall charges become more stable as the surface discharge is repeated, the charge amount reduced in the rest period TH is restored to the level at the end of the sustain by the preliminary two times of the surface discharge. Therefore, even if the wall charges are slightly small at the end of the idle period TH, the application of the voltage pulse Pr causes proper surface discharge, and the initialization can be reliably performed.
【００３９】図６は第２実施形態の電圧波形図である。
初期化の第１過程において、電圧パルスＰｒに代えて、
波高値Ｖｓ２の正極性の電圧パルスＰｒ２を印加する。
波高値Ｖｓ２は、サステインパルスＰｓの波高値Ｖｓよ
り５〜４０ボルト程度高く、放電開始電圧Ｖｆより低い
（Ｖｓ＜Ｖｓ２＜Ｖｆ）。つまり、第１過程の印加電圧
を通常より高めの点灯維持電圧とする。これにより、た
とえ休止期間ＴＨの終了段階で壁電荷が若干少なくて
も、適正な面放電が生じ、確実に初期化を行うことがで
きる。なお、波高値を高くする代わりにパルス幅を長め
に設定して放電確率を大きくしてもよい。FIG. 6 is a voltage waveform diagram of the second embodiment.
In the first process of initialization, instead of the voltage pulse Pr,
A positive voltage pulse Pr2 having a peak value Vs2 is applied.
The peak value Vs2 is higher than the peak value Vs of the sustain pulse Ps by about 5 to 40 volts and lower than the discharge start voltage Vf (Vs <Vs2 <Vf). That is, the applied voltage in the first step is set to a lighting maintaining voltage higher than usual. Thereby, even if the wall charges are slightly small at the end stage of the pause period TH, proper surface discharge occurs and the initialization can be reliably performed. Instead of increasing the peak value, the pulse width may be set longer to increase the discharge probability.
【００４０】図７は第３実施形態の電圧波形図である。
初期化の第１過程において、波高値が通常の点灯維持電
圧Ｖｓから高めの点灯維持電圧Ｖｓ２へ段階的に推移す
る階段波電圧パルスＰｒ３を印加する。前回点灯セルの
中で比較的に放電確率の大きいセルでは波高値が低い段
階で適正な面放電が生じる。放電が生じると実効電圧Ｖ
eff が下がるので、以降に波高値が高くなっても再度の
放電は起きない。一方、比較的に放電確率の小さいセル
では波高値が高くなった時点で面放電が生じる。放電開
始の時期は遅れるものの、印加電圧が高めであるので放
電強度は強く、先に面放電の生じたセルと同程度の電荷
が再形成される。つまり、階段波電圧パルスＰｒ３を印
加することにより、電荷残存量のばらつきがあったとし
ても、全ての前回点灯セルで適正な面放電が生じ、確実
に初期化を行うことができる。FIG. 7 is a voltage waveform diagram of the third embodiment.
In the first step of initialization, a staircase wave voltage pulse Pr3 whose peak value changes stepwise from the normal lighting sustain voltage Vs to the higher lighting sustain voltage Vs2 is applied. Proper surface discharge occurs at the stage where the peak value is low in the cell having a relatively high discharge probability among the previously lit cells. When discharge occurs, effective voltage V
Since eff decreases, even if the peak value increases after that, the discharge does not occur again. On the other hand, in a cell having a relatively small discharge probability, a surface discharge occurs when the peak value becomes high. Although the discharge start time is delayed, the applied voltage is high, so the discharge intensity is high, and the same level of electric charge as in the cell in which the surface discharge has occurred earlier is reformed. That is, by applying the staircase wave voltage pulse Pr3, even if there is a variation in the amount of remaining charge, proper surface discharge occurs in all previously lit cells, and initialization can be performed reliably.
【００４１】図８は第４実施形態の電圧波形図である。
サステイン期間ＴＳにおいて最後に印加するパルス、又
はそれを含めた複数のパルスを、後縁の電圧推移が緩や
かな鈍波電圧パルスＰｓ３とする。鈍波電圧パルスＰｓ
３の波高値は通常の点灯維持電圧Ｖｓ以上とし、さらに
パルス幅を長めにするのが望ましい。波高値を高めにす
ることにより放電が強くなり、パルス幅を長めにするこ
とにより静電吸引時間が延びるので、サステインの終了
時点の壁電荷量が多くなる。そして、後縁の電圧推移を
緩やかにすると、急激に推移するときと比べて壁電荷及
び空間電荷の中和が起こりにくく、サステイン電極Ｙの
バイアス電位が零になった時点でも多くの電荷が残る。
したがって、休止期間ＴＨにおいて減少したとしても初
期化の開始時点の電荷量は適正となり、確実に初期化を
行うことができる。FIG. 8 is a voltage waveform diagram of the fourth embodiment.
The pulse applied last in the sustain period TS or a plurality of pulses including the pulse are set as the obtuse-wave voltage pulse Ps3 having a gradual voltage transition at the trailing edge. Obtuse voltage pulse Ps
It is desirable that the peak value of 3 be equal to or higher than the normal lighting sustain voltage Vs and that the pulse width be longer. By increasing the crest value, the discharge becomes stronger, and by increasing the pulse width, the electrostatic attraction time is extended, so that the wall charge amount at the end of the sustain is increased. When the voltage transition at the trailing edge is made gradual, neutralization of wall charges and space charges is less likely to occur as compared with the case of abrupt transition, and a large amount of charge remains even when the bias potential of the sustain electrode Y becomes zero. .
Therefore, even if it decreases in the idle period TH, the charge amount at the start of the initialization becomes appropriate, and the initialization can be surely performed.
【００４２】図９は第５実施形態の電圧波形図である。
サステイン期間ＴＳにおいて点灯維持電圧Ｖｓを印加し
て最後の面放電を生じさせた後、そのままリセット期間
ＴＲまで点灯維持電圧Ｖｓの印加を継続する。すなわ
ち、休止期間ＴＨの含むパルス幅の長いサステインパル
スＰｓ４をサステイン期間ＴＳの最後に印加する。これ
により、休止期間ＴＨにおいて電荷の中和が抑制されて
初期化の開始時点まで適正量の電荷が残り、確実に初期
化を行うことができる。FIG. 9 is a voltage waveform diagram of the fifth embodiment.
After the lighting sustaining voltage Vs is applied in the sustain period TS to generate the final surface discharge, the lighting sustaining voltage Vs is continuously applied until the reset period TR. That is, the sustain pulse Ps4 having a long pulse width included in the pause period TH is applied at the end of the sustain period TS. As a result, neutralization of charges is suppressed in the idle period TH, and an appropriate amount of charges remains until the initialization start time, and thus initialization can be reliably performed.
【００４３】以上の実施形態においては、アドレス放電
による蛍光体の劣化を軽減するためにアドレスパルスＰ
ａを正極性と定めて他のパルスの極性を設定し、また、
片方のサステイン電極のみに正極性のサステインパルス
を印加するようにして駆動回路を簡単化した例を挙げた
が、これに限定されるものではない。つまり、印加電圧
の極性の変更は可能である。初期化の第２過程の電圧パ
ルスＰｒｘ，Ｐｒｙについては、波高値の割り振りは任
意であるが、回路構成の上では例示のとおり同等に割り
振ってＶｓと−Ｖｓの組合せにするのが有利である。In the above embodiment, the address pulse P is used to reduce the deterioration of the phosphor due to the address discharge.
a is defined as the positive polarity and the polarities of other pulses are set, and
An example in which the driving circuit is simplified by applying the positive sustain pulse to only one sustain electrode has been described, but the present invention is not limited to this. That is, the polarity of the applied voltage can be changed. Regarding the voltage pulses Prx and Pry in the second process of initialization, the peak values may be allocated arbitrarily, but it is advantageous to equally allocate them as shown in the circuit configuration to make a combination of Vs and -Vs. .
【００４４】画面全体を均一に帯電させる初期化は、消
去アドレス形式に好適であるが、書込みアドレス形式に
も適用可能である。書込みアドレス形式の場合には、帯
電状態の均一化の後、全面消去を行う。帯電状態が均一
であれば、完全な無帯電状態の形成は容易である。The initialization for uniformly charging the entire screen is suitable for the erase address format, but can also be applied to the write address format. In the case of the write address format, the entire surface is erased after the charging state is made uniform. If the charged state is uniform, it is easy to form a completely uncharged state.
【００４５】[0045]
【発明の効果】請求項１乃至請求項６の発明によれば、
画面の全体を均一に帯電させる初期化の信頼性を高める
ことができる。According to the inventions of claims 1 to 6,
It is possible to increase the reliability of initialization for uniformly charging the entire screen.
【図１】本発明に係るプラズマ表示装置の構成図であ
る。FIG. 1 is a configuration diagram of a plasma display device according to the present invention.
【図２】ＰＤＰの内部構造を示す斜視図である。FIG. 2 is a perspective view showing an internal structure of a PDP.
【図３】フレーム構成と駆動シーケンスの概要とを示す
図である。FIG. 3 is a diagram showing a frame configuration and an outline of a drive sequence.
【図４】本発明に係わる初期化の基本概念を示す電圧波
形図である。FIG. 4 is a voltage waveform diagram showing the basic concept of initialization according to the present invention.
【図５】第１実施形態の電圧波形図である。FIG. 5 is a voltage waveform diagram of the first embodiment.
【図６】第２実施形態の電圧波形図である。FIG. 6 is a voltage waveform diagram of the second embodiment.
【図７】第３実施形態の電圧波形図である。FIG. 7 is a voltage waveform diagram of the third embodiment.
【図８】第４実施形態の電圧波形図である。FIG. 8 is a voltage waveform diagram of the fourth embodiment.
【図９】第５実施形態の電圧波形図である。FIG. 9 is a voltage waveform diagram of the fifth embodiment.
１ ＰＤＰ（ＡＣ型ＰＤＰ） Ｃ セル Ｐｒ３ 階段波電圧パルス Ｐｓ サステインパルス（矩形波電圧パルス） Ｐｓ３ サステインパルス（鈍波電圧パルス） ＳＣ 画面（マトリクス画面） ＴＳ サステイン期間（点灯維持期間） Ｖｓ 点灯維持電圧（第１の点灯維持電圧） Ｖｓ２ 点灯維持電圧（第２の点灯維持電圧） Ｖwall 壁電圧 Ｘ サステイン電極（第１の主電極） Ｙ サステイン電極（第２の主電極） 1 PDP (AC type PDP) C cell Pr3 staircase voltage pulse Ps sustain pulse (rectangular wave voltage pulse) Ps3 sustain pulse (blunt wave voltage pulse) SC screen (matrix screen) TS sustain period (lighting maintenance period) Vs Lighting sustaining voltage (first lighting sustaining voltage) Vs2 lighting sustaining voltage (second lighting sustaining voltage) Vwall wall voltage X Sustain electrode (first main electrode) Y sustain electrode (second main electrode)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中原 裕之 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (56)参考文献 特開 平８−160910（ＪＰ，Ａ) 特開 平７−140927（ＪＰ，Ａ) 特開 平10−319901（ＪＰ，Ａ) 特開 平９−6280（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/28 G09G 3/20 624 G09G 3/288 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Hiroyuki Nakahara Inventor Hiroyuki Nakahara 4-1-1 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Within Fujitsu Limited (56) Reference JP-A-8-160910 (JP, A) 7-140927 (JP, A) JP 10-319901 (JP, A) JP 9-6280 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) G09G 3 / 28 G09G 3/20 624 G09G 3/288
Claims (6)
隔てて同一方向に延びる面放電構造のＡＣ型ＰＤＰによ
る表示に際して、表示内容の更新毎に、前回の表示にお
いて点灯が維持されたセルである前回点灯セルのみで放
電を生じさせて前記第１及び第２の主電極の間の壁電圧
の極性を反転させる第１過程と、前記前回点灯セル以外
のセルである前回非点灯セルのみで放電を生じさせて前
記前回点灯セルと同一極性の壁電圧を生じさせる第２過
程とからなる帯電分布の均一化を行う駆動方法であっ
て、 各回の表示の点灯維持期間において全ての前記セルの前
記第１及び第２の主電極の間に周期的に点灯維持電圧を
印加し、前記点灯維持期間に続く休止期間において駆動
を休止し、当該休止期間の終了後に前記帯電分布の均一
化の前記第１過程に先立って、全ての前記セルの前記第
１及び第２の主電極の間に前記点灯維持電圧を印加して
前記前回点灯セルで面放電を生じさせることを特徴とす
るＡＣ型ＰＤＰの駆動方法。1. When displaying an AC type PDP having a surface discharge structure in which first and second main electrodes extend in the same direction with a surface discharge gap, the lighting is maintained in the previous display each time the display content is updated. The first process in which the polarity of the wall voltage between the first and second main electrodes is reversed by causing a discharge only in the previously lighted cell, which is a cell that has not been previously lighted, and the previously non-lighted cell that is a cell other than the previously lighted cell. A driving method for equalizing the charge distribution, which comprises a second process of generating a discharge only in the cells to generate a wall voltage of the same polarity as the previously lit cells, in which all the charges are maintained in the lighting maintaining period of each display. A lighting sustaining voltage is periodically applied between the first and second main electrodes of the cell, and is driven in a rest period following the lighting sustaining period.
And after applying the resting period , applying the lighting sustaining voltage between the first and second main electrodes of all the cells prior to the first step of uniformizing the charge distribution. A method of driving an AC type PDP, characterized in that surface discharge is generated in the previously lighted cell.
隔てて同一方向に延びる面放電構造のＡＣ型ＰＤＰによ
る表示に際して、表示内容の更新毎に、前回の表示にお
いて点灯が維持されたセルである前回点灯セルのみで放
電を生じさせて前記第１及び第２の主電極の間の壁電圧
の極性を反転させる第１過程と、前記前回点灯セル以外
のセルである前回非点灯セルのみで放電を生じさせて前
記前回点灯セルと同一極性の壁電圧を生じさせる第２過
程とからなる帯電分布の均一化を行う駆動方法であっ
て、 各回の表示の点灯維持期間において全ての前記セルの前
記第１及び第２の主電極の間に周期的に第１の点灯維持
電圧を印加し、その後の前記第１過程において全ての前
記セルの前記第１及び第２の主電極の間に前記第１の点
灯維持電圧より高い第２の点灯維持電圧を印加すること
を特徴とするＡＣ型ＰＤＰの駆動方法。2. When displaying an AC type PDP having a surface discharge structure in which the first and second main electrodes extend in the same direction with a surface discharge gap, the lighting is maintained in the previous display each time the display content is updated. The first process in which the polarity of the wall voltage between the first and second main electrodes is reversed by causing a discharge only in the previously lighted cell, which is a cell that has not been previously lighted, and the previously non-lighted cell that is a cell other than the previously lighted cell. A driving method for equalizing the charge distribution, which comprises a second process of generating a discharge only in the cells to generate a wall voltage of the same polarity as the previously lit cells, in which all the charges are maintained in the lighting maintaining period of each display. A first lighting sustain voltage is periodically applied between the first and second main electrodes of the cells, and then the first and second main electrodes of all the cells are applied in the first step. Between the first lighting sustaining voltage A method for driving an AC PDP, which comprises applying a high second lighting sustaining voltage.
前記第１又は第２の主電極に対して、波高値が前記第１
の点灯維持電圧から段階的に増大する階段波電圧パルス
を印加する請求項２記載のＡＣ型ＰＤＰの駆動方法。3. In the first step, the crest value of the first or second main electrode of all the cells is the first peak.
3. The method for driving an AC PDP according to claim 2, wherein a step wave voltage pulse that increases stepwise from the lighting sustaining voltage is applied.
隔てて同一方向に延びる面放電構造のＡＣ型ＰＤＰによ
る表示に際して、表示内容の更新毎に、前回の表示にお
いて点灯が維持されたセルである前回点灯セルのみで放
電を生じさせて前記第１及び第２の主電極の間の壁電圧
の極性を反転させる第１過程と、前記前回点灯セル以外
のセルである前回非点灯セルのみで放電を生じさせて前
記前回点灯セルと同一極性の壁電圧を生じさせる第２過
程とからなる帯電分布の均一化を行う駆動方法であっ
て、 各回の表示の点灯維持期間において、全ての前記セルの
前記第１及び第２の主電極の間に周期的に第１の点灯維
持電圧を印加した後、引き続いて前記第１の点灯維持電
圧より高い第２の点灯維持電圧を一定回数印加して点灯
の維持を終えることを特徴とするＡＣ型ＰＤＰの駆動方
法。4. When displaying by an AC type PDP having a surface discharge structure in which the first and second main electrodes extend in the same direction with a surface discharge gap, the lighting is maintained in the previous display each time the display content is updated. The first process in which the polarity of the wall voltage between the first and second main electrodes is reversed by causing a discharge only in the previously lighted cell, which is a cell that has not been previously lighted, and the previously non-lighted cell that is a cell other than the previously lighted cell. A driving method for equalizing a charge distribution, which comprises a second process of generating a discharge only in cells to generate a wall voltage having the same polarity as the previously-lighted cells, and in a lighting maintaining period of each display, Periodically applying a first lighting sustaining voltage between the first and second main electrodes of the cell, and then continuously applying a second lighting sustaining voltage higher than the first lighting sustaining voltage for a certain number of times. Apply to finish maintaining lighting A method for driving an AC PDP, which is characterized in that
隔てて同一方向に延びる面放電構造のＡＣ型ＰＤＰによ
る表示に際して、表示内容の更新毎に、前回の表示にお
いて点灯が維持されたセルである前回点灯セルのみで放
電を生じさせて前記第１及び第２の主電極の間の壁電圧
の極性を反転させる第１過程と、前記前回点灯セル以外
のセルである前回非点灯セルのみで放電を生じさせて前
記前回点灯セルと同一極性の壁電圧を生じさせる第２過
程とからなる帯電分布の均一化を行う駆動方法であっ
て、 各回の表示の点灯維持期間において、全ての前記セルの
前記第１及び第２の主電極に対して、交互に点灯維持の
ための矩形波電圧パルスを印加した後、引き続いて印加
の順番を保って、後縁の電圧推移が緩やかな鈍波電圧パ
ルスを一定回数印加して点灯の維持を終えることを特徴
とするＡＣ型ＰＤＰの駆動方法。5. When displaying by an AC type PDP having a surface discharge structure in which the first and second main electrodes extend in the same direction with a surface discharge gap, the lighting is maintained in the previous display each time the display content is updated. The first process in which the polarity of the wall voltage between the first and second main electrodes is reversed by causing a discharge only in the previously lighted cell, which is a cell that has not been previously lighted, and the previously non-lighted cell that is a cell other than the previously lighted cell. A driving method for equalizing a charge distribution, which comprises a second process of generating a discharge only in cells to generate a wall voltage having the same polarity as the previously-lighted cells, and in a lighting maintaining period of each display, After alternately applying a rectangular wave voltage pulse for maintaining lighting to the first and second main electrodes of the cell, the order of application is continuously maintained, and the voltage transition at the trailing edge is gentle. Obtuse voltage pulse a fixed number of times A method for driving an AC PDP, characterized by applying the voltage and ending the maintenance of lighting.
隔てて同一方向に延びる面放電構造のＡＣ型ＰＤＰによ
る表示に際して、表示内容の更新毎に、前回の表示にお
いて点灯が維持されたセルである前回点灯セルのみで放
電を生じさせて前記第１及び第２の主電極の間の壁電圧
の極性を反転させる第１過程と、前記前回点灯セル以外
のセルである前回非点灯セルのみで放電を生じさせて前
記前回点灯セルと同一極性の壁電圧を生じさせる第２過
程とからなる帯電分布の均一化を行う駆動方法であっ
て、 各回の表示の点灯維持期間において、全ての前記セルの
前記第１及び第２の主電極の間に周期的に点灯維持電圧
を印加し、最後に前記点灯維持電圧を印加した状態をそ
の後の前記帯電分布の均一化まで保持することを特徴と
するＡＣ型ＰＤＰの駆動方法。6. When displaying an AC type PDP having a surface discharge structure in which the first and second main electrodes extend in the same direction with a surface discharge gap, the lighting is maintained in the previous display each time the display content is updated. The first process in which the polarity of the wall voltage between the first and second main electrodes is reversed by causing a discharge only in the previously lighted cell, which is a cell that has not been previously lighted, and the previously non-lighted cell that is a cell other than the previously lighted cell. A driving method for equalizing a charge distribution, which comprises a second process of generating a discharge only in cells to generate a wall voltage having the same polarity as the previously-lighted cells, and in a lighting maintaining period of each display, A lighting sustaining voltage is periodically applied between the first and second main electrodes of the cell, and the state in which the lighting sustaining voltage is finally applied is maintained until the charge distribution becomes uniform thereafter. Characteristic AC type PD Driving method of P.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23356197A JP3420031B2 (en) | 1997-08-29 | 1997-08-29 | Driving method of AC type PDP |
| US09/039,243 US6020687A (en) | 1997-03-18 | 1998-03-16 | Method for driving a plasma display panel |
| TW087103918A TW418380B (en) | 1997-03-18 | 1998-03-17 | Method for driving a plasma display panel |
| KR1019980009282A KR100281019B1 (en) | 1997-03-18 | 1998-03-18 | Driving Method of Plasma Display Panel |
| EP98302060A EP0866439A1 (en) | 1997-03-18 | 1998-03-18 | Method of initialising cells in an AC plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23356197A JP3420031B2 (en) | 1997-08-29 | 1997-08-29 | Driving method of AC type PDP |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1173155A JPH1173155A (en) | 1999-03-16 |
| JP3420031B2 true JP3420031B2 (en) | 2003-06-23 |
Family
ID=16957004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23356197A Expired - Fee Related JP3420031B2 (en) | 1997-03-18 | 1997-08-29 | Driving method of AC type PDP |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3420031B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7339553B2 (en) | 2001-06-12 | 2008-03-04 | Matsushita Electric Industrial Co., Ltd. | Plasma display |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001013912A (en) | 1999-06-30 | 2001-01-19 | Fujitsu Ltd | Method and circuit for driving capacitate load |
| JP4326659B2 (en) * | 2000-02-28 | 2009-09-09 | 三菱電機株式会社 | Method for driving plasma display panel and plasma display device |
| JP4564139B2 (en) * | 2000-07-14 | 2010-10-20 | パナソニック株式会社 | Display device and display method |
| JP4321675B2 (en) * | 2003-03-31 | 2009-08-26 | 株式会社日立プラズマパテントライセンシング | Driving method of plasma display panel |
| KR100551124B1 (en) * | 2003-12-31 | 2006-02-13 | 엘지전자 주식회사 | Driving method of plasma display panel |
| KR100577999B1 (en) | 2004-09-30 | 2006-05-11 | 엘지전자 주식회사 | Driving Device of Plasma Display Panel And Driving Method thereof |
-
1997
- 1997-08-29 JP JP23356197A patent/JP3420031B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7339553B2 (en) | 2001-06-12 | 2008-03-04 | Matsushita Electric Industrial Co., Ltd. | Plasma display |
| US7352342B2 (en) | 2001-06-12 | 2008-04-01 | Matsushita Electric Industrial Co., Ltd. | Plasma display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1173155A (en) | 1999-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3423865B2 (en) | Driving method of AC type PDP and plasma display device | |
| KR100281019B1 (en) | Driving Method of Plasma Display Panel | |
| KR100354678B1 (en) | Drive method of plasma display and drive device thereof | |
| JP3429438B2 (en) | Driving method of AC type PDP | |
| JP4210805B2 (en) | Driving method of gas discharge device | |
| US6097357A (en) | Full color surface discharge type plasma display device | |
| JP3466098B2 (en) | Driving method of gas discharge panel | |
| JP2002278510A (en) | Drive method of plasma display panel, and display device | |
| JP3421578B2 (en) | Driving method of PDP | |
| JP3457173B2 (en) | Driving method of plasma display panel | |
| JP4089759B2 (en) | Driving method of AC type PDP | |
| JP3532317B2 (en) | Driving method of AC PDP | |
| JPH11265164A (en) | Driving method for ac type pdp | |
| JP3420031B2 (en) | Driving method of AC type PDP | |
| JP3511457B2 (en) | Driving method of PDP | |
| JP3028087B2 (en) | Driving method of plasma display panel | |
| JP4240160B2 (en) | AC type PDP driving method and plasma display device | |
| KR100285623B1 (en) | Driving Method of Plasma Display Panel | |
| JP3606861B2 (en) | Driving method of AC type PDP | |
| JP3492210B2 (en) | Driving method of AC PDP | |
| JP4223059B2 (en) | Driving method of surface discharge display device | |
| JP5116574B2 (en) | Driving method of gas discharge device | |
| KR100515339B1 (en) | A plasma display panel and a driving method thereof | |
| JP4252092B2 (en) | Driving method of gas discharge device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030401 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313131 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |