JP3519923B2 - Package board inspection equipment - Google Patents

Package board inspection equipment

Info

Publication number
JP3519923B2
JP3519923B2 JP31799397A JP31799397A JP3519923B2 JP 3519923 B2 JP3519923 B2 JP 3519923B2 JP 31799397 A JP31799397 A JP 31799397A JP 31799397 A JP31799397 A JP 31799397A JP 3519923 B2 JP3519923 B2 JP 3519923B2
Authority
JP
Japan
Prior art keywords
package substrate
probe unit
inspection
package
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31799397A
Other languages
Japanese (ja)
Other versions
JPH11153647A (en
Inventor
重樹 石川
佳男 山田
健二 南石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NHK Spring Co Ltd
Original Assignee
NHK Spring Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NHK Spring Co Ltd filed Critical NHK Spring Co Ltd
Priority to JP31799397A priority Critical patent/JP3519923B2/en
Publication of JPH11153647A publication Critical patent/JPH11153647A/en
Application granted granted Critical
Publication of JP3519923B2 publication Critical patent/JP3519923B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、特に、半導体チッ
プを搭載するパッケージ基板の電気検査に適するパッケ
ージ基板検査装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a package board inspection apparatus suitable for electrical inspection of a package board on which a semiconductor chip is mounted.

【0002】[0002]

【従来の技術】近年、LSIパッケージなどの半導体ベ
アチップ搭載パッケージにあっては、チップの高密度化
に伴う表面実装化により、小型化・薄型化・多ピン化・
ファインピッチ化が進んでいる。そのため、ベアチップ
やフリップチップを表面実装するパッケージ基板も従来
のセラミック基板から1mm厚以下の多層プラスチック
基板が主流になりつつある。
2. Description of the Related Art In recent years, semiconductor bare chip mounting packages such as LSI packages have become smaller, thinner, and have more pins due to surface mounting accompanying higher density of chips.
Fine pitch is progressing. Therefore, as a package substrate for mounting bare chips or flip chips on the surface, multilayer plastic substrates having a thickness of 1 mm or less are becoming mainstream from conventional ceramic substrates.

【0003】また、パッケージ基板のオープン/ショー
ト検査には、パッケージ基板の表裏両面にランド(電
極)が形成されている場合には、パッケージ基板の表裏
両面から検査用プローブを接触させ、電気検査(オープ
ン/ショート検査)を行っている。パッケージ基板のベ
アチップやフリップチップ搭載側ランドのパターン配置
は、当然密な状態になり、相反する側(マザーボード取
付側)の面におけるパターン配置は通常粗の状態にな
る。
Further, in the open / short inspection of the package substrate, when lands (electrodes) are formed on both front and back surfaces of the package substrate, an inspection probe is contacted from both front and back surfaces of the package substrate to perform an electrical inspection ( Open / short inspection). The pattern layout of the land on the package chip bare chip or flip chip mounting side is naturally dense, and the pattern layout on the surface on the opposite side (motherboard mounting side) is usually rough.

【0004】図7に半導体ベアチップ搭載パッケージの
一例としてBGA(ボールグリッドアレイ)の模式的側
断面図を示す。図において、パッケージ基板1の上面に
半導体チップとしてのLSI12が搭載されており、L
SI12を封止する樹脂層がパッケージ基板1の上面に
形成されている共に、パッケージ基板1の下面にはマザ
ーボードなどに取り付けるためのリードとしての半田球
13が配設されている。したがって、そのパッケージ基
板1のLSI12搭載側のランドの配置(LSI12に
対応)面積は相対的に狭く、マザーボード取付側のラン
ドの配置(半田球12に対応)面積は相対的に広い。な
お、ランドの数もLSI12搭載側の方がマザーボード
取付側よりも多いのが通常である。
FIG. 7 is a schematic side sectional view of a BGA (ball grid array) as an example of a semiconductor bare chip mounting package. In the figure, an LSI 12 as a semiconductor chip is mounted on the upper surface of the package substrate 1, and L
A resin layer for sealing SI 12 is formed on the upper surface of the package substrate 1, and solder balls 13 as leads for attaching to a mother board etc. are arranged on the lower surface of the package substrate 1. Therefore, the layout area (corresponding to the LSI 12) of the land on the LSI 12 mounting side of the package substrate 1 is relatively small, and the layout area of the land (corresponding to the solder ball 12) on the motherboard mounting side is relatively large. Incidentally, the number of lands is usually larger on the LSI 12 mounting side than on the motherboard mounting side.

【0005】[0005]

【発明が解決しようとする課題】上記したようなパッケ
ージ基板1の表裏両面に設けられた各ランドに検査装置
のプローブユニットに配置された各検査針を突き当てて
通電検査を行うが、ランドに対する安定した接触圧を確
保するべく検査針を突出方向に付勢するばね付勢力は、
通常チップ側の方がマザーボード取付側よりピン数が多
く、また上記したようにLSI12搭載側のランド配置
面積が相対的に狭いことから、LSI12搭載側が集中
荷重となり、マザーボード取付側が分散荷重となる。
The inspection needles arranged in the probe unit of the inspection device are brought into contact with the respective lands provided on the front and back surfaces of the package substrate 1 as described above to conduct the electric conduction inspection. The spring biasing force that biases the inspection needle in the protruding direction to ensure a stable contact pressure is
Usually, the number of pins on the chip side is larger than that on the motherboard mounting side, and since the land arrangement area on the LSI12 mounting side is relatively small as described above, the LSI12 mounting side has a concentrated load and the motherboard mounting side has a distributed load.

【0006】図8は検査装置の概略を示す図であり、図
において、パッケージ基板1がその周縁部を基板押さえ
用チャック2により支持されている。パッケージ基板1
の図における上面がチップ搭載側であり、下面がマザー
ボード取付側であり、パッケージ基板1の上方にはチッ
プ搭載側ランドに接触させるための複数の検査針を配設
された上面側プローブユニット3が設けられていると共
に、パッケージ基板1の下方にはマザーボード取付側ラ
ンドに接触させる複数の検査針を配設された下面側プロ
ーブユニット11が設けられている。そして、パッケー
ジ基板1を上下から挟持するように両プローブユニット
3・11を図示されないシリンダなどで駆動し、それぞ
れの各検査針を対応する各ランドに弾発的に突き当て
る。
FIG. 8 is a schematic view of the inspection apparatus. In the figure, the package substrate 1 is supported at its peripheral edge by a substrate pressing chuck 2. Package board 1
In the figure, the upper surface is the chip mounting side, the lower surface is the motherboard mounting side, and the upper surface side probe unit 3 provided with a plurality of inspection needles for contacting the chip mounting side land is above the package substrate 1. A lower surface side probe unit 11 provided with a plurality of inspection needles to be brought into contact with the motherboard mounting side land is provided below the package substrate 1. Then, the probe units 3 and 11 are driven by a cylinder or the like not shown so as to sandwich the package substrate 1 from above and below, and each inspection needle is elastically abutted to each corresponding land.

【0007】しかしながら、上記したように各ランドの
配置面積の違いにより、各プローブパッケージ基板1の
表裏で荷重分布が不均一であり、特に上記したようにパ
ッケージ基板1をプラスチック材により形成した場合に
は、チップ搭載側の集中荷重の影響を受ける。そのた
め、図8に示されるように、上方に向けて凹状になるよ
うにパッケージ基板1に反りが発生して、パッケージ基
板1のマザーボード取付側における周縁側のランドに対
して検査針が十分に接触できなくなり、接触不良が生じ
た場合には電気検査を行えなくなるというという問題が
生じる。
However, due to the difference in the layout area of each land as described above, the load distribution is uneven on the front and back sides of each probe package substrate 1, especially when the package substrate 1 is formed of a plastic material as described above. Is affected by the concentrated load on the chip mounting side. Therefore, as shown in FIG. 8, the package substrate 1 is warped so as to be concave upward, and the inspection needle sufficiently contacts the land on the peripheral edge side of the package substrate 1 on the motherboard mounting side. If the contact failure occurs, the electrical inspection cannot be performed.

【0008】[0008]

【課題を解決するための手段】このような課題を解決し
て、弾性変形し易い材質からなるパッケージ基板に対す
る電気検査を確実に行うことを実現するために、本発明
に於いては、半導体チップを搭載するパッケージ基板の
チップ搭載面側のランドに対応して複数の検査針を並列
に配設された第1のプローブユニットと、前記パッケー
ジ基板の前記チップ搭載面とは相反する側のランドに対
応して複数の検査針を並列に配設された第2のプローブ
ユニットとを有し、前記両プローブユニットにより前記
パッケージ基板を挟持するようにして前記パッケージ基
板の電気検査を行うようにしたパッケージ基板検査装置
であって、前記第1のプローブユニットにより押される
前記パッケージ基板の前記チップを搭載する部分の裏面
側を受け止めることにより前記パッケージ基板の反りを
防止するための反り防止板を、前記第2のプローブユニ
ットに、前記パッケージ基板の前記半導体チップの搭載
部分の裏面側に対応する部分にかつ対応する大きさに
けたものとした。また、前記第2のプローブユニットの
前記反り防止板を設けた部分に前記複数の検査針の一部
が配設され、前記検査針の一部が前記反り防止板を貫通
して設けられていると良く、また、前記反り防止板が、
前記第2のプローブユニットの加工時に一体形成されて
いたり、前記反り防止板が、前記第2のプローブユニッ
トに積層して設けられていると良い。あるいは、前記第
1のプローブユニットに、前記第1のプローブユニット
に配設された前記検査針により前記パッケージ基板のチ
ップ搭載面側のランドを押圧した場合に前記パッケージ
基板の前記チップ搭載面側の周縁部近傍を弾発的に押圧
する弾発押圧手段を設けたものとした。
SUMMARY OF THE INVENTION In order to solve the above problems and to reliably perform an electrical inspection on a package substrate made of a material which is easily elastically deformed, a semiconductor chip is provided in the present invention. A first probe unit having a plurality of test needles arranged in parallel corresponding to the land on the chip mounting surface side of the package board on which the package is mounted, and a land on the side opposite to the chip mounting surface of the package board. A package having a second probe unit corresponding to which a plurality of inspection needles are arranged in parallel, and performing electrical inspection of the package substrate by sandwiching the package substrate by the probe units. A substrate inspection apparatus, which receives a back surface side of a portion of the package substrate on which the chip is mounted, which is pressed by the first probe unit. Warping prevention plate for preventing the warping of the package substrate, the said second probe Uni
Mounting the semiconductor chip on the package substrate
The size was set to the size corresponding to the part corresponding to the back side of the part . In addition, the second probe unit
Part of the plurality of inspection needles in the portion provided with the warp prevention plate
Is provided, and a part of the inspection needle penetrates the warp prevention plate.
It is preferable that the warp prevention plate is
Is integrally formed during processing of the second probe unit
Or the warp prevention plate is attached to the second probe unit.
It is preferable that they are stacked on top of each other. Alternatively, in the first probe unit, the first probe unit
The inspection needle arranged in the
An elastic pressing means is provided for elastically pressing the vicinity of the peripheral edge of the package substrate on the chip mounting surface side when the land on the mounting surface side is pressed .

【0009】このようにすることにより、パッケージ基
板を挟持するように両プローブユニットを互いに近付け
るように駆動し、両プローブユニットの各検査針をパッ
ケージ基板の表裏両面の各ランドに突き当ててパッケー
ジ基板の電気検査を行う際に、第1のプローブユニット
により押されるパッケージ基板のチップを搭載する部分
に対する集中荷重によりパッケージ基板に反りが生じる
ことを、チップ搭載部分の裏面側を第2のプローブユニ
ットに設けた反り防止板により受け止めるようにしたこ
とから、チップ搭載部分の最大荷重を抑えることがで
き、反りの発生を抑制し得る。また、第1のプローブユ
ニット側に設けた弾発押圧手段によりパッケージ基板の
チップ搭載面側の周縁部近傍を弾発的に押圧することに
より、同様に上記反りを防止できる。
By doing so, both probe units are driven so as to approach each other so as to sandwich the package substrate, and the inspection needles of both probe units are brought into contact with the respective lands on both the front and back surfaces of the package substrate. When conducting the electrical inspection of 1., the package substrate warps due to the concentrated load on the portion of the package substrate on which the chip is mounted, which is pushed by the first probe unit. Since the warp prevention plate is provided to receive the warp, the maximum load on the chip mounting portion can be suppressed, and the occurrence of warp can be suppressed. Also, by elastically pressing the vicinity of the peripheral edge of the package substrate on the chip mounting surface side by the elastic pressing means provided on the first probe unit side, it is possible to similarly prevent the warp.

【0010】[0010]

【発明の実施の形態】以下に添付の図面に示された具体
例に基づいて本発明の実施の形態について詳細に説明す
る。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below in detail based on specific examples shown in the accompanying drawings.

【0011】図1は、本発明が適用されたパッケージ基
板検査装置の概要を示す図であり、前記従来例で示した
図8で示した部分と同一の部分には同一の符号を付して
その詳しい説明を省略する。なお図1ではパッケージ基
板1の電気検査を行う前の状態を示しており、図示例で
は、パッケージ基板1のチップ搭載側ランドに上面側プ
ローブユニット3の各検査針を接触させた状態である。
その後、下面側プローブユニット4の各検査針をパッケ
ージ基板1のマザーボード取付側ランドに接触させる。
なお、それらの各状態にするには、図示されない駆動装
置により各プローブユニット3・4を上下動させること
で可能である。
FIG. 1 is a diagram showing an outline of a package board inspection apparatus to which the present invention is applied. The same parts as those shown in FIG. 8 of the conventional example are designated by the same reference numerals. The detailed description is omitted. Note that FIG. 1 shows a state before the electrical inspection of the package substrate 1, and in the illustrated example, each inspection needle of the upper surface side probe unit 3 is in contact with the chip mounting side land of the package substrate 1.
After that, each inspection needle of the lower surface side probe unit 4 is brought into contact with the motherboard mounting side land of the package substrate 1.
Note that each of these states can be achieved by moving the probe units 3 and 4 up and down by a driving device (not shown).

【0012】図2は、本発明に基づく下面側プローブユ
ニット4の第1の具体例である。この例では、パッケー
ジ基板1のチップ(LSI12)搭載部分の裏面側に対
応する部分に反り防止板としての矩形の島部4aが形成
されている。この島部4aは、下面側プローブユニット
4を形成する際に同時に切削加工などにより形成される
ものであって良く、検査針5の突出方向高さよりは低い
高さにされている。すなわち、この第1の具体例に適用
されるパッケージ基板1のマザーボード取付側ランドは
面に渡って一様に配置されているものである。
FIG. 2 shows a first specific example of the lower surface side probe unit 4 according to the present invention. In this example, a rectangular island portion 4a as a warp prevention plate is formed in a portion corresponding to the back surface side of the chip (LSI 12) mounting portion of the package substrate 1. The island portion 4a may be formed by cutting at the same time when the lower surface side probe unit 4 is formed, and has a height lower than the height of the inspection needle 5 in the protruding direction. That is, the land on the motherboard mounting side of the package substrate 1 applied to this first specific example is
In which are uniformly arranged over the entire surface.

【0013】このようにして形成された下面側プローブ
ユニット4を用いて図1の検査装置で検査を行うと、パ
ッケージ基板1のチップ搭載側に対する上面側プローブ
ユニット3の集中荷重による押し下げ力を、島部4aで
受け止めることができ、そのチップ搭載部分に過大な集
中荷重が掛かることを抑止することができる。その結
果、従来例で示したような大きな反りがパッケージ基板
1に発生することを防止することができ、反りが緩和さ
れるため、周縁部のランドに対する接触状態を確実なも
のとすることができ、検査針5とランドとの接触抵抗が
安定して、電気検査(オープン/ショート検査)の信頼
性が向上する。
When the lower surface side probe unit 4 thus formed is used for inspection by the inspection apparatus shown in FIG. 1, the pressing force by the concentrated load of the upper surface side probe unit 3 to the chip mounting side of the package substrate 1 is It can be received by the island portion 4a, and it is possible to prevent an excessive concentrated load from being applied to the chip mounting portion. As a result, it is possible to prevent the large warp shown in the conventional example from occurring in the package substrate 1, and the warp is alleviated, so that the contact state of the peripheral portion with the land can be secured. The contact resistance between the inspection needle 5 and the land is stable, and the reliability of the electrical inspection (open / short inspection) is improved.

【0014】図3は、本発明に基づく下面側プローブユ
ニット6の第2の具体例である。この例では、上記島部
4aの一体形成の代わりに、別体の反り防止板7を形成
し、その反り防止板7を本下面側プローブユニット6の
図における上面にねじ止めして取り付けている。この第
2の具体例の下面側プローブユニット6は、パッケージ
基板1のマザーボード取付側ランドの配置が中央部にラ
ンドを配置していないものに適用し得る。なお、その効
果は上記第1の具体例のものと同様である。
FIG. 3 shows a second specific example of the lower surface side probe unit 6 according to the present invention. In this example, instead of integrally forming the island portion 4a, a separate warp prevention plate 7 is formed, and the warp prevention plate 7 is screwed and attached to the upper surface of the lower surface side probe unit 6 in the drawing. . The lower surface side probe unit 6 of the second specific example can be applied to the package board 1 in which the motherboard mounting side land is not arranged in the central portion. The effect is similar to that of the first specific example.

【0015】図4は本発明に基づく第3の具体例であ
り、図4には上面側プローブユニット8が示されてい
る。この例では、チップ搭載側ランドに対応する各検査
が上面側プローブユニット8の中央部の狭い範囲に
密集するように配置されているが、その上面側プローブ
ユニット8の周縁部近傍に弾発押圧手段としてのプッシ
ャー9が周縁に沿うように複数配設されている。
FIG. 4 shows a third specific example according to the present invention, and FIG. 4 shows an upper surface side probe unit 8. In this example, the inspection needles 5 corresponding to the chip mounting side lands are arranged so as to be densely packed in a narrow area of the central portion of the upper surface side probe unit 8, but the upper surface side probe unit 8 is surrounded by a peripheral portion. A plurality of pushers 9 as a pressing means are arranged along the peripheral edge.

【0016】プッシャー9は、図5に示されるように、
有頭ピン形状をなし、その頭部9aを上面側プローブユ
ニット8に形成された支持孔8a内に同軸的に往復動自
在に支持され、かつその支持孔8a内に受容された圧縮
コイルばね10により、柱状脚部の一部を検査針5の突
出方向に弾発付勢されている。
The pusher 9 is, as shown in FIG.
A compression coil spring 10 having a headed pin shape, the head portion 9a of which is coaxially reciprocally supported in a support hole 8a formed in the upper surface side probe unit 8 and which is received in the support hole 8a. Thereby, a part of the columnar leg is elastically urged in the protruding direction of the inspection needle 5.

【0017】このようにしてなる上面側プローブユニッ
ト8を用いる場合には、図6に示される従来例と同様の
下面側プローブユニット11を用いることができる。こ
の下面側プローブユニット11には、上記第1及び第2
具体例で示した反り防止板を設けていないが、上面側プ
ローブユニット8によりパッケージ基板1を押圧した場
合には、その周縁部に設けたプッシャー9がパッケージ
基板1の周縁部を弾発付勢することになり、集中荷重に
よる反りの増大を抑制することができる。また、この場
合における効果も、上記第1の具体例と同様である。
When the upper surface side probe unit 8 thus constructed is used, the lower surface side probe unit 11 similar to the conventional example shown in FIG. 6 can be used. The lower surface side probe unit 11 includes the first and second
Although the warpage prevention plate shown in the specific example is not provided, when the package substrate 1 is pressed by the upper surface side probe unit 8, the pusher 9 provided at the peripheral portion thereof elastically urges the peripheral portion of the package substrate 1. As a result, it is possible to suppress an increase in warpage due to a concentrated load. The effect in this case is also the same as that of the first specific example.

【0018】[0018]

【発明の効果】このように本発明によれば、第1のプロ
ーブユニットにより押されるパッケージ基板のチップ搭
載部分に対する集中荷重によりパッケージ基板に反りが
生じることを、チップ搭載部分の裏面側を第2のプロー
ブユニットに設けた反り防止板により受け止めるように
したり、第1のプローブユニット側に設けた弾発押圧手
段によりパッケージ基板のチップ搭載面側の周縁部近傍
を弾発的に押圧することから、パッケージ基板に発生す
る反りを緩和し得るため、検査針とランドとの接触状態
が安定化し、電気検査の信頼性が向上する。また、反り
によるパッケージ基板内部の回路の断線を好適に防止す
る効果もある。
As described above, according to the present invention, the package substrate warps due to the concentrated load on the chip mounting portion of the package substrate pressed by the first probe unit. Since it is received by the warp prevention plate provided on the probe unit, or by elastically pressing the vicinity of the periphery of the chip mounting surface side of the package substrate by the elastic pressing means provided on the first probe unit side, Since the warpage generated on the package substrate can be alleviated, the contact state between the inspection needle and the land is stabilized, and the reliability of the electrical inspection is improved. Further, there is also an effect of suitably preventing disconnection of a circuit inside the package substrate due to warpage.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明が適用されたパッケージ基板検査装置の
概要を示す図。
FIG. 1 is a diagram showing an outline of a package board inspection apparatus to which the present invention is applied.

【図2】本発明に基づく下面側プローブユニットの第1
の具体例を示す斜視図。
FIG. 2 is a first bottom side probe unit according to the present invention.
FIG.

【図3】本発明に基づく下面側プローブユニットの第2
の具体例を示す斜視図。
FIG. 3 is a second bottom side probe unit according to the present invention.
FIG.

【図4】本発明に基づく第3の具体例を示す上面側プロ
ーブユニットの斜視図。
FIG. 4 is a perspective view of an upper surface side probe unit showing a third specific example according to the present invention.

【図5】第3の具体例のプッシャーを示す拡大断面図。FIG. 5 is an enlarged sectional view showing a pusher of a third specific example.

【図6】第3の具体例に適用される下面側プローブユニ
ットの斜視図。
FIG. 6 is a perspective view of a lower surface side probe unit applied to a third specific example.

【図7】半導体チップ搭載パッケージの一例を示す側断
面図。
FIG. 7 is a side sectional view showing an example of a semiconductor chip mounting package.

【図8】従来の検査装置の概要を示す要部拡大図。FIG. 8 is an enlarged view of a main part showing an outline of a conventional inspection device.

【符号の説明】[Explanation of symbols]

1 パッケージ基板 2 基板押さえ用チャック 3 上面側プローブユニット 4 下面側プローブユニット、4a 島部 5 検査針 6 下面側プローブユニット 7 反り防止板 8 上面側プローブユニット、8a 支持孔 9 プッシャー、9a 頭部 10 圧縮コイルばね 11 下面側プローブユニット 12 LSI 13 半田球 1 Package board 2 Substrate holding chuck 3 Top side probe unit 4 Lower surface side probe unit, 4a Island part 5 inspection needles 6 Bottom side probe unit 7 Warp prevention plate 8 Upper surface side probe unit, 8a Support hole 9 pusher, 9a head 10 Compression coil spring 11 Bottom side probe unit 12 LSI 13 solder balls

フロントページの続き (56)参考文献 特開 平9−211073(JP,A) 特開 平9−61485(JP,A) 実公 平5−2866(JP,Y2) (58)調査した分野(Int.Cl.7,DB名) G01R 31/28 - 31/3193 G01R 1/06 - 1/073 G01R 31/02 Continuation of the front page (56) References JP-A-9-211073 (JP, A) JP-A-9-61485 (JP, A) Jikken-hei 5-2866 (JP, Y2) (58) Fields investigated (Int .Cl. 7 , DB name) G01R 31/28-31/3193 G01R 1/06-1/073 G01R 31/02

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体チップを搭載するパッケージ基板
のチップ搭載面側のランドに対応して複数の検査針を並
列に配設された第1のプローブユニットと、前記パッケ
ージ基板の前記チップ搭載面とは相反する側のランドに
対応して複数の検査針を並列に配設された第2のプロー
ブユニットとを有し、前記両プローブユニットにより前
記パッケージ基板を挟持するようにして前記パッケージ
基板の電気検査を行うようにしたパッケージ基板検査装
置であって、 前記第1のプローブユニットにより押される前記パッケ
ージ基板の前記チップを搭載する部分の裏面側を受け止
めることにより前記パッケージ基板の反りを防止するた
めの反り防止板を、前記第2のプローブユニットに、前
記パッケージ基板の前記半導体チップの搭載部分の裏面
側に対応する部分にかつ対応する大きさに設けたことを
特徴とするパッケージ基板検査装置。
1. A first probe unit having a plurality of inspection needles arranged in parallel corresponding to a land on the chip mounting surface side of a package substrate on which a semiconductor chip is mounted, and the chip mounting surface of the package substrate. Has a second probe unit in which a plurality of inspection needles are arranged in parallel corresponding to lands on opposite sides, and the package substrate is sandwiched between the probe units to electrically connect the package substrate with electricity. A package board inspection device configured to perform an inspection, for preventing warpage of the package board by receiving a back surface side of a portion of the package board on which the chip is mounted, which is pressed by the first probe unit. Attach the warp prevention plate to the second probe unit.
Backside of the mounting part of the semiconductor chip on the package substrate
An apparatus for inspecting a package substrate, which is provided in a portion corresponding to the side and in a corresponding size .
【請求項2】 半導体チップを搭載するパッケージ基板
のチップ搭載面側のランドに対応して複数の検査針を並
列に配設された第1のプローブユニットと、前記パッケ
ージ基板の前記チップ搭載面とは相反する側のランドに
対応して複数の検査針を並列に配設された第2のプロー
ブユニットとを有し、前記両プローブユニットにより前
記パッケージ基板を挟持するようにして前記パッケージ
基板の電気検査を行うようにしたパッケージ基板検査装
置であって、 前記第1のプローブユニットにより押される前記パッケ
ージ基板の前記チップを搭載する部分の裏面側を受け止
めることにより前記パッケージ基板の反りを防止するた
めの反り防止板を前記第2のプローブユニットに設ける
と共に、前記第2のプローブユニットの前記反り防止板
を設けた部分に前記複数の検査針の一部が配設され、か
つ前記検査針の一部が前記反り防止板を貫通して設けら
れていることを特徴とするパッケージ基板検査装置。
2. A first probe unit having a plurality of inspection needles arranged in parallel corresponding to a land on the chip mounting surface side of a package substrate on which a semiconductor chip is mounted, and the chip mounting surface of the package substrate. Has a second probe unit in which a plurality of inspection needles are arranged in parallel corresponding to lands on opposite sides, and the package substrate is sandwiched between the probe units to electrically connect to the package substrate. A package board inspection device configured to perform an inspection, for preventing warpage of the package board by receiving a back surface side of a portion of the package board on which the chip is mounted, which is pressed by the first probe unit. A warp prevention plate is provided on the second probe unit, and the warp prevention plate of the second probe unit is provided. A part of the plurality of inspection needles is disposed in the open portion, and a part of the inspection needle is provided so as to penetrate the warp prevention plate.
【請求項3】 半導体チップを搭載するパッケージ基
板のチップ搭載面側のランドに対応して複数の検査針を
並列に配設された第1のプローブユニットと、前記パッ
ケージ基板の前記チップ搭載面とは相反する側のランド
に対応して複数の検査針を並列に配設された第2のプロ
ーブユニットとを有し、前記両プローブユニットにより
前記パッケージ基板を挟持するようにして前記パッケー
ジ基板の電気検査を行うようにしたパッケージ基板検査
装置であって、 前記第1のプローブユニットにより押される前記パッケ
ージ基板の前記チップを搭載する部分の裏面側を受け止
めることにより前記パッケージ基板の反りを防止するた
めの反り防止板を前記第2のプローブユニットに設ける
と共に、 前記反り防止板が、前記第2のプローブユニットの加工
時に一体形成されていることを特徴とするパッケージ基
板検査装置。
3. A first probe unit having a plurality of test needles arranged in parallel corresponding to a land on the chip mounting surface side of a package substrate on which a semiconductor chip is mounted, and the chip mounting surface of the package substrate. Has a second probe unit in which a plurality of inspection needles are arranged in parallel corresponding to lands on opposite sides, and the package substrate is sandwiched between the probe units to electrically connect the package substrate with electricity. A package board inspection device configured to perform an inspection, for preventing warpage of the package board by receiving a back surface side of a portion of the package board on which the chip is mounted, which is pressed by the first probe unit. A warp prevention plate is provided on the second probe unit, and the warp prevention plate is provided on the second probe unit. Package substrate inspection apparatus characterized by being integrally formed during factory.
【請求項4】 半導体チップを搭載するパッケージ基
板のチップ搭載面側のランドに対応して複数の検査針を
並列に配設された第1のプローブユニットと、前記パッ
ケージ基板の前記チップ搭載面とは相反する側のランド
に対応して複数の検査針を並列に配設された第2のプロ
ーブユニットとを有し、前記両プローブユニットにより
前記パッケージ基板を挟持するようにして前記パッケー
ジ基板の電気検査を行うようにしたパッケージ基板検査
装置であって、 前記第1のプローブユニットにより押される前記パッケ
ージ基板の前記チップを搭載する部分の裏面側を受け止
めることにより前記パッケージ基板の反りを防止するた
めの反り防止板を前記第2のプローブユニットに設ける
と共に、 前記反り防止板が、前記第2のプローブユニットに積層
して設けられていることを特徴とするパッケージ基板検
査装置。
4. A first probe unit having a plurality of inspection needles arranged in parallel corresponding to a land on the chip mounting surface side of a package substrate on which a semiconductor chip is mounted, and the chip mounting surface of the package substrate. Has a second probe unit in which a plurality of inspection needles are arranged in parallel corresponding to lands on opposite sides, and the package substrate is sandwiched between the probe units to electrically connect the package substrate with electricity. A package board inspection device configured to perform an inspection, for preventing warpage of the package board by receiving a back surface side of a portion of the package board on which the chip is mounted, which is pressed by the first probe unit. A warp prevention plate is provided on the second probe unit, and the warp prevention plate is provided on the second probe unit. Package substrate inspection device, characterized in that provided in the layer.
【請求項5】 半導体チップを搭載するパッケージ基
板のチップ搭載面側のランドに対応して複数の検査針を
並列に配設された第1のプローブユニットと、前記パッ
ケージ基板の前記チップ搭載面とは相反する側のランド
に対応して複数の検査針を並列に配設された第2のプロ
ーブユニットとを有し、前記両プローブユニットにより
前記パッケージ基板を挟持するようにして前記パッケー
ジ基板の電気検査を行うようにしたパッケージ基板検査
装置であって、 前記第1のプローブユニットに、前記第1のプローブユ
ニットに配設された前記検査針により前記パッケージ基
板のチップ搭載面側のランドを押圧した場合に前記パッ
ケージ基板の前記チップ搭載面側の周縁部近傍を弾発的
に押圧する弾発押圧手段を設けたことを特徴とするパッ
ケージ基板検査装置。
5. A first probe unit having a plurality of inspection needles arranged in parallel corresponding to a land on the chip mounting surface side of a package substrate on which a semiconductor chip is mounted, and the chip mounting surface of the package substrate. Has a second probe unit in which a plurality of inspection needles are arranged in parallel corresponding to lands on opposite sides, and the package substrate is sandwiched between the probe units to electrically connect the package substrate with electricity. A package substrate inspection device configured to perform inspection, wherein a land on the chip mounting surface side of the package substrate is pressed against the first probe unit by the inspection needle arranged in the first probe unit. In this case, an elastic pressing means for elastically pressing the vicinity of the peripheral edge of the package substrate on the chip mounting surface side is provided. Substrate inspection device.
JP31799397A 1997-11-19 1997-11-19 Package board inspection equipment Expired - Fee Related JP3519923B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31799397A JP3519923B2 (en) 1997-11-19 1997-11-19 Package board inspection equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31799397A JP3519923B2 (en) 1997-11-19 1997-11-19 Package board inspection equipment

Publications (2)

Publication Number Publication Date
JPH11153647A JPH11153647A (en) 1999-06-08
JP3519923B2 true JP3519923B2 (en) 2004-04-19

Family

ID=18094295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31799397A Expired - Fee Related JP3519923B2 (en) 1997-11-19 1997-11-19 Package board inspection equipment

Country Status (1)

Country Link
JP (1) JP3519923B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067010B1 (en) 2002-11-19 2011-09-22 니혼 하츠쵸 가부시키가이샤 Electric probe system

Also Published As

Publication number Publication date
JPH11153647A (en) 1999-06-08

Similar Documents

Publication Publication Date Title
US7618281B2 (en) Interconnect assemblies and methods
KR100843202B1 (en) Semiconductor package having test pad on both side of substrate and method for testing thereof
JP4133141B2 (en) Socket for electrical parts
US5829988A (en) Socket assembly for integrated circuit chip carrier package
JPH0766240A (en) Connection method for flexible circuit substrate and contact objective and structure thereof
JP3162677B2 (en) Multi-point conductive sheet
US5977784A (en) Method of performing an operation on an integrated circuit
US5414372A (en) Reusable test apparatus for integrated circuit chips
US8643394B2 (en) Non-reflow probe card structure
JP4480258B2 (en) Electrical contact device in semiconductor device inspection equipment
JPH1164425A (en) Method and device for continuity inspection in electronic part
KR100345899B1 (en) Testing device for electronic device
JP4171094B2 (en) Probe unit
JP3519923B2 (en) Package board inspection equipment
US20190212368A1 (en) Probe card
JP2003035725A (en) Electrically connecting apparatus
JPH08220138A (en) Probe card
JP3707857B2 (en) Mounting substrate, semiconductor device using the same, and semiconductor chip evaluation method
JPH10282147A (en) Head for testing flat-plate-shaped body to be inspected
JPH0611541A (en) Burn-in receptacle
JPH10260233A (en) Head for inspecting flat plate-like body
JPH06222081A (en) Probe unit
US20060091384A1 (en) Substrate testing apparatus with full contact configuration
JP2003297512A (en) Socket for electric component
JPH08213126A (en) Socket for inspecting circuit part arranged with plural connection terminals

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040130

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees