JP3519824B2 - Magnetic recording / reproducing device - Google Patents
Magnetic recording / reproducing deviceInfo
- Publication number
- JP3519824B2 JP3519824B2 JP14350895A JP14350895A JP3519824B2 JP 3519824 B2 JP3519824 B2 JP 3519824B2 JP 14350895 A JP14350895 A JP 14350895A JP 14350895 A JP14350895 A JP 14350895A JP 3519824 B2 JP3519824 B2 JP 3519824B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- audio
- audio data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【0001】[0001]
【産業上の利用分野】この発明は磁気記録再生装置に関
し、特にたとえば、VHS−HiFi,β−HiFi,
SVHSおよび8ミリビデオのHiFi方式を採用する
VTRに適用され、第1および第2の音声データに基づ
いて生成された第3の音声データを磁気テープに記録す
る、磁気記録再生装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetic recording / reproducing apparatus, and more particularly to, for example, VHS-HiFi, β-HiFi,
The present invention relates to a magnetic recording / reproducing apparatus which is applied to a VTR adopting the SVHS and 8 mm video HiFi system, and which records on a magnetic tape the third audio data generated based on the first and second audio data.
【0002】[0002]
【従来の技術】図10に示す従来のVTR1では、第1
チャネルの音声信号を1.3MHzの搬送波を用いてF
M変調回路2で変調するとともに、第2チャネルの音声
信号を1.7MHzの搬送波を用いてFM変調回路3で
変調し、それぞれの変調信号を加算して磁気テープ4に
記録していた。また、再生時には、磁気テープ4からの
再生信号を、1.3MHzのバンドパスフィルタ(BP
F)5を通してFM復調回路6で復調するとともに、
1.7MHzのBPF7を通してFM復調回路8で復調
し、これによって第1チャネルおよび第2チャネルの音
声信号を出力していた。2. Description of the Related Art In the conventional VTR 1 shown in FIG.
The audio signal of the channel is F using a carrier of 1.3 MHz.
In addition to being modulated by the M modulation circuit 2, the audio signal of the second channel is modulated by the FM modulation circuit 3 using a carrier of 1.7 MHz, and the respective modulated signals are added and recorded on the magnetic tape 4. Further, at the time of reproduction, the reproduction signal from the magnetic tape 4 is supplied to a 1.3 MHz band pass filter (BP).
F) through the FM demodulation circuit 6 through 5,
The signal was demodulated by the FM demodulation circuit 8 through the BPF 7 of 1.7 MHz, and thereby the audio signals of the first channel and the second channel were output.
【0003】[0003]
【発明が解決しようとする課題】しかし、このような従
来技術では、BS放送やハイビジョン放送などの4チャ
ネルの音声信号を記録することはできなかった。また、
4チャネルの音声信号を記録するために4種類の搬送波
を利用する方法も考えられるが、そうすると映像信号に
影響を及ぼすことになる。すなわち、VHS方式では輝
度信号およびクロマ信号にFM音声信号が飛び込んでし
まい、ベータ方式では輝度信号の周波数を高域にシフト
させる必要があるため、周波数特性が悪くなる。However, such a conventional technique cannot record a 4-channel audio signal such as a BS broadcast or a high-definition broadcast. Also,
A method of using four types of carrier waves to record a four-channel audio signal is also conceivable, but this will affect the video signal. That is, in the VHS method, the FM audio signal jumps into the luminance signal and the chroma signal, and in the beta method, the frequency of the luminance signal needs to be shifted to a high frequency range, resulting in poor frequency characteristics.
【0004】[0004]
【課題を解決するための手段】この発明は、複数種類の
音声信号が所定量ずつかつ間欠的に多重された複合音声
信号を磁気テープから再生する磁気記録再生装置におい
て、複合音声信号から前記複数種類の音声信号を抽出す
る第1抽出手段、複数種類の音声信号に個別に割り当て
られた複数のメモリ手段、第1抽出手段によって抽出さ
れた複数種類の音声信号を第1クロック周波数で複数の
メモリ手段に個別に書き込む書き込み手段、複数のメモ
リ手段に格納された複数種類の音声信号を第1クロック
周波数よりも低い第2クロック周波数で同時に読み出す
読み出し手段、および複数のメモリ手段によって読み出
された複数種類の音声信号を個別に出力する複数の出力
手段を備え、複合音声信号は複数種類の音声信号と異な
るタイミングでかつ所定量に1回の割合で多重されたパ
イロット信号を有し、第1抽出手段はパイロット信号に
基づいて所定量に相当する音声信号の抽出タイミングを
制御し、書き込み手段はパイロット信号に基づいて所定
量に相当する音声信号の書き込みタイミングを制御する
ことを特徴とする、磁気記録再生装置である。According to the present invention, there is provided a magnetic recording / reproducing apparatus for reproducing from a magnetic tape a composite audio signal in which plural kinds of audio signals are intermittently multiplexed by a predetermined amount at a predetermined amount. First extracting means for extracting a plurality of types of audio signals, a plurality of memory means individually assigned to a plurality of types of audio signals, and a plurality of memories for storing a plurality of types of audio signals extracted by the first extracting means at a first clock frequency Writing means for individually writing to the means, reading means for simultaneously reading a plurality of types of audio signals stored in a plurality of memory means at a second clock frequency lower than the first clock frequency, and a plurality of reading means for a plurality of memory means It is equipped with a plurality of output means for individually outputting different types of audio signals. The pilot signal is multiplexed at a rate of once in a predetermined amount, the first extracting means controls the extraction timing of the audio signal corresponding to the predetermined amount based on the pilot signal, and the writing means controls the extraction timing based on the pilot signal. The magnetic recording / reproducing apparatus is characterized in that the writing timing of an audio signal corresponding to a fixed amount is controlled.
【0005】[0005]
【課題を解決するための手段】この発明は、第1および
第2の音声データに基づいて生成された第3の音声デー
タを磁気テープに記録する磁気記録再生装置であって、
第1の音声データを蓄積する第1の記録系メモリ手段、
第2の音声データを蓄積する第2の記録系メモリ手段、
第1の音声データを第1クロックで第1の記録系メモリ
手段に書き込む第1の記録系書込手段、第2の音声デー
タを第1クロックで第2の記録系メモリ手段に書き込む
第2の記録系書込手段、書き込まれた第1の音声データ
を第1クロックの2倍以上の周波数をもつ第2クロック
で所定期間おきに読み出す第1の記録系読出手段、書き
込まれた第2の音声データを第1の音声データが読み出
されていない期間に第2クロックで読み出す第2の記録
系読出手段、および読み出された第1の音声データおよ
び第2の音声データを加算して第3の音声データを生成
する加算手段を備える、磁気記録再生装置である。SUMMARY OF THE INVENTION The present invention is a magnetic recording / reproducing apparatus for recording on a magnetic tape the third audio data generated based on the first and second audio data,
First recording system memory means for accumulating first audio data,
Second recording system memory means for accumulating second audio data,
A first recording system writing means for writing the first audio data to the first recording system memory means at the first clock, and a second recording system for writing the second audio data to the second recording system memory means at the first clock. Recording system writing means, first recording system reading means for reading the written first audio data at predetermined intervals with a second clock having a frequency that is at least twice the frequency of the first clock, second audio written A second recording system reading means for reading the data at the second clock during a period in which the first audio data is not read, and the read first audio data and the second audio data are added to generate a third audio data. The magnetic recording / reproducing apparatus is provided with an adding means for generating the audio data.
【0006】[0006]
【作用】記録時、第1の音声データ(第1チャネルまた
は第2チャネル)および第2の音声データ(第3チャネ
ルまたは第4チャネル)は、まず第1クロックで第1お
よび第2の記録系メモリ手段に書き込まれ、その後書き
込まれた第1および第2の音声データが第2クロックで
交互に読み出される。続いて、第1および第2の音声デ
ータが加算手段によって加算され、これによって生成さ
れた第3の音声データが磁気テープに記録される。When recording, the first audio data (first channel or second channel) and the second audio data (third channel or fourth channel) are first recorded in the first and second recording systems at the first clock. The first and second audio data written in the memory means and then written are alternately read at the second clock. Then, the first and second audio data are added by the adding means, and the third audio data thus generated is recorded on the magnetic tape.
【0007】なお、再生時は、再生された第3の音声デ
ータに含まれる第1および第2の音声データが、それぞ
れたとえば第2クロックで第1および第2の再生系メモ
リ手段に書き込まれる。その後、書き込まれた第1およ
び第2の音声データがたとえば第1クロックで読み出さ
れ、出力される。At the time of reproduction, the first and second audio data contained in the reproduced third audio data are written in the first and second reproduction system memory means at the second clock, for example. After that, the written first and second audio data are read out and output, for example, at the first clock.
【0008】[0008]
【発明の効果】この発明によれば、第1および第2の音
声データが第1クロックで一旦第1および第2の記録系
メモリ手段に書き込まれた後、第2クロックで交互に読
み出されることによって、第1および第2の音声データ
を含む第3の音声データが生成されるため、映像信号に
影響を及ぼすことなく4チャネルの音声データを記録す
ることができる。According to the present invention, the first and second audio data are once written in the first and second recording system memory means at the first clock and then alternately read at the second clock. By this, the third audio data including the first and second audio data is generated, so that the 4-channel audio data can be recorded without affecting the video signal.
【0009】この発明の上述の目的,その他の目的,特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。The above-mentioned objects, other objects, features and advantages of the present invention will become more apparent from the following detailed description of the embodiments with reference to the drawings.
【0010】[0010]
【実施例】図1を参照して、この実施例のHiFi−V
TR10はノイズリダクション回路12a〜12dを含
む。第1チャネルおよび第3チャネルの音声信号はノイ
ズリダクション回路12aおよび12bを介してディジ
タル信号処理回路14aに与えられ、第2チャネルおよ
び第4チャネルの音声信号はノイズリダクション回路1
2cおよび12dを介してディジタル信号処理回路14
bに与えられる。ディジタル信号処理回路14aおよび
14bで処理された音声信号は、次にFM変調回路16
aおよび16bで1.3MHzおよび1.7MHzの搬
送波を用いてFM変調され、それぞれの変調信号(FM
音声信号)が加算器18で加算される。そして、加算さ
れたFM音声信号がプリアンプ20を経て記録用ヘッド
22aおよび22bによって磁気テープ24に記録され
る。EXAMPLE Referring to FIG. 1, a HiFi-V of this example.
TR10 includes noise reduction circuits 12a to 12d. The audio signals of the first channel and the third channel are given to the digital signal processing circuit 14a via the noise reduction circuits 12a and 12b, and the audio signals of the second channel and the fourth channel are supplied to the noise reduction circuit 1.
Digital signal processing circuit 14 via 2c and 12d
given to b. The audio signal processed by the digital signal processing circuits 14a and 14b is next processed by the FM modulation circuit 16
a and 16b are FM-modulated using a carrier of 1.3 MHz and 1.7 MHz, and the respective modulated signals (FM
The audio signal) is added by the adder 18. Then, the added FM audio signal is recorded on the magnetic tape 24 by the recording heads 22a and 22b through the preamplifier 20.
【0011】このようにして磁気テープ24に記録され
たFM音声信号は、再生用ヘッド26aおよび26bに
よって再生され、プリアンプ28aおよび28bを経て
端子C1およびC2に与えられる。そして、スイッチン
グ信号(RFSW)によって制御されるスイッチSW1
の接続状態に応じて、いずれかの再生信号がBPF30
aおよび30bに与えられる。BPF30aおよび30
bはそれぞれ、1.3MHzおよび1.7MHzの信号
を通過させるものであり、それぞれのBPF30aおよ
び30bを経たFM音声信号がFM復調回路32aおよ
び32bで復調される。その後、復調信号がそれぞれデ
ィジタル信号処理回路34aおよび34bで処理され、
これによって、第1チャネルおよび第3チャネルの音声
信号がノイズリダクション回路12eおよび12fを介
して出力されるとともに、第2チャネルおよび第4チャ
ネルの音声信号がノイズリダクション回路12gおよび
12hを介して出力される。The FM audio signal recorded on the magnetic tape 24 in this manner is reproduced by the reproducing heads 26a and 26b and given to the terminals C1 and C2 via the preamplifiers 28a and 28b. The switch SW1 controlled by the switching signal (RFSW)
Depending on the connection status of the BPF30
a and 30b. BPF 30a and 30
b passes signals of 1.3 MHz and 1.7 MHz, respectively, and the FM audio signals passed through the respective BPFs 30a and 30b are demodulated by the FM demodulation circuits 32a and 32b. Thereafter, the demodulated signals are processed by the digital signal processing circuits 34a and 34b, respectively,
As a result, the audio signals of the first channel and the third channel are output via the noise reduction circuits 12e and 12f, and the audio signals of the second channel and the fourth channel are output via the noise reduction circuits 12g and 12h. It
【0012】ディジタル信号処理回路14aは図2に示
すように構成される。図3を参照して、2逓倍回路36
にはRFSWが与えられ、2逓倍回路36からRFSW
を2逓倍した信号s1が出力される。この信号s1は2逓倍
回路38でさらに2逓倍され、これによって得られた信
号a1が、リードイネーブル信号として奇数用メモリ40
および偶数用メモリ42に与えられるとともに、モノマ
ルチ44および46とAND回路48および50とNO
T回路52とに与えられる。そして、モノマルチ44出
力がリセット信号として発振器54に与えられ、NOT
回路52による反転信号/a1 がリードイネーブル信号と
して奇数用メモリ56および偶数用メモリ58に与えら
れるとともに、モノマルチ60およびAND回路62お
よび66に与えられる。なお、ここで“/ ”は反転を意
味する。2逓倍回路36から出力された信号s1はまた、
NOT回路65で反転され、これによって得られた信号
b1がライトイネーブル信号として奇数用メモリ40およ
び56に与えられるとともに、AND回路48,64お
よびAND回路66に与えられる。The digital signal processing circuit 14a is constructed as shown in FIG. Referring to FIG. 3, the frequency doubler circuit 36
RFSW is given to the
A signal s1 obtained by multiplying by 2 is output. This signal s1 is further doubled by the doubler circuit 38, and the signal a1 obtained thereby is used as a read enable signal for the odd number memory 40.
And the memory 42 for even numbers, and the mono-multis 44 and 46 and the AND circuits 48 and 50 and NO.
And the T circuit 52. Then, the output of the monomulti 44 is given to the oscillator 54 as a reset signal, and NOT
The inverted signal / a1 from the circuit 52 is applied to the odd-numbered memory 56 and the even-numbered memory 58 as a read enable signal, and also to the mono-multi 60 and the AND circuits 62 and 66. Here, “/” means inversion. The signal s1 output from the doubler circuit 36 is also
Signal obtained by inverting by NOT circuit 65
b1 is applied as a write enable signal to odd-numbered memories 40 and 56, as well as to AND circuits 48 and 64 and AND circuit 66.
【0013】発振器54から出力された信号c1は2.5
逓倍回路68とAND回路64および74に与えられ
る。2.5逓倍回路68では信号d1が作成され、これが
AND回路48,50,62および66に与えられる。
モノマルチ46は信号a1に基づいて信号o1を作成し、こ
れをNOT回路70に与える。また、モノマルチ60は
反転信号/a1に基づいて信号p1を作成し、NOT回路7
2に与える。そして、NOT回路70による反転信号/o
1はAND回路48および50に与えられ、NOT回路
72による信号p1の反転信号/p1はAND回路62およ
び66に与えられる。AND回路74は信号s1および信
号c1を受けて信号e1をOR回路76および78に与え
る。AND回路48は信号a1,信号b1,信号d1および反
転信号/o1を受けて信号f1をOR回路76に与える。The signal c1 output from the oscillator 54 is 2.5
It is applied to the multiplication circuit 68 and AND circuits 64 and 74. The signal 2.5 is generated in the 2.5 multiplication circuit 68, and this is given to the AND circuits 48, 50, 62 and 66.
The mono-multi 46 creates a signal o1 based on the signal a1 and supplies it to the NOT circuit 70. In addition, the monomulti 60 creates the signal p1 based on the inverted signal / a1, and the NOT circuit 7
Give to 2. Then, the inverted signal / o by the NOT circuit 70
1 is applied to AND circuits 48 and 50, and an inverted signal / p1 of signal p1 by NOT circuit 72 is applied to AND circuits 62 and 66. AND circuit 74 receives signals s1 and c1 and applies signal e1 to OR circuits 76 and 78. The AND circuit 48 receives the signal a1, the signal b1, the signal d1 and the inverted signal / o1 and gives the signal f1 to the OR circuit 76.
【0014】AND回路64は信号b1および信号c1を受
けて信号h1をOR回路80および82に与える。AND
回路50は信号s1,信号a1,信号d1および反転信号/o1
を受けて信号i1をOR回路80に与える。AND回路6
2は反転信号/p1 および/a1と信号s1および信号d1とを
受けて信号t1をOR回路82に与える。AND回路66
は反転信号/a1 および/p1 と信号b1および信号d1とを受
けて信号k1をOR回路78に与える。OR回路76は信
号e1および信号f1を受けて信号g1をクロックとして偶数
用メモリ42に与える。OR回路80は信号h1および信
号i1を受けて信号j1をクロックとして奇数用メモリ40
に与える。OR回路82は信号h1および信号t1を受けて
信号n1をクロックとして奇数用メモリ56に与える。O
R回路78は信号e1および信号k1を受けて信号m1をクロ
ックとして偶数用メモリ58に与える。AND circuit 64 receives signals b1 and c1 and applies signal h1 to OR circuits 80 and 82. AND
The circuit 50 includes a signal s1, a signal a1, a signal d1 and an inverted signal / o1.
In response, the signal i1 is applied to the OR circuit 80. AND circuit 6
2 receives inverted signals / p1 and / a1 and signals s1 and d1 and applies signal t1 to OR circuit 82. AND circuit 66
Receives the inverted signals / a1 and / p1 and the signals b1 and d1 and applies the signal k1 to the OR circuit 78. The OR circuit 76 receives the signal e1 and the signal f1 and gives the signal g1 as a clock to the even memory 42. The OR circuit 80 receives the signal h1 and the signal i1 and uses the signal j1 as a clock to generate the odd memory 40.
Give to. The OR circuit 82 receives the signal h1 and the signal t1 and gives the signal n1 to the odd number memory 56 as a clock. O
The R circuit 78 receives the signal e1 and the signal k1 and gives the signal m1 as a clock to the even memory 58.
【0015】図4を参照して、A/D変換回路84には
第1チャネルの音声信号が与えられ、A/D変換回路8
4から音声データA1が出力される。また、A/D変換回
路86には第3チャネルの音声信号が与えられ、A/D
変換回路86から音声データB1が出力される。奇数用メ
モリ40および偶数用メモリ42にはそれぞれ、信号j1
および信号g1がクロックとして与えられるため、奇数用
メモリ40においてはクロックj1とライトイネーブル信
号b1およびリードイネーブル信号a1に従って、音声デー
タD1が書き込まれ、その後音声データF1が出力される。
また、偶数用メモリ42においては、クロックg1とライ
トイネーブル信号s1およびリードイネーブル信号a1とに
従って、音声データC1が書き込まれ、音声データE1が読
み出される。Referring to FIG. 4, the audio signal of the first channel is given to A / D conversion circuit 84, and A / D conversion circuit 8 is supplied.
The voice data A1 is output from 4. The A / D conversion circuit 86 is supplied with the audio signal of the third channel,
The conversion circuit 86 outputs the audio data B1. The odd-numbered memory 40 and the even-numbered memory 42 respectively have the signal j1.
Since the signal g1 and the signal g1 are supplied as clocks, the audio data D1 is written in the odd memory 40 according to the clock j1, the write enable signal b1, and the read enable signal a1, and then the audio data F1 is output.
In the even-numbered memory 42, the audio data C1 is written and the audio data E1 is read according to the clock g1, the write enable signal s1, and the read enable signal a1.
【0016】奇数用メモリ56および偶数用メモリ58
には信号n1および信号m1がクロックとして与えられるた
め、奇数用メモリ56にはこのクロックn1とライトイネ
ーブル信号およびリードイネーブル信号とに従って音声
データH1が書き込まれ、その後音声データJ1が読み出さ
れる。また偶数用メモリ58においては、信号m1とライ
トイネーブル信号およびリードイネーブル信号とに従っ
て、音声データG1が書き込まれ、音声データI1が読み出
される。なお、これらの奇数用メモリ40および56と
偶数用メモリ42および58は書き込みを優先して行
う。奇数用メモリ40および偶数用メモリ42から読み
出された音声データF1およびE1はOR回路86で処理さ
れ、これによってOR回路86から音声データK1が出力
される。また、奇数用メモリ56および偶数用メモリ5
8から出力された音声データJ1およびI1はOR回路88
で処理され、これによって音声データL1が出力される。Odd memory 56 and even memory 58
Since the signal n1 and the signal m1 are applied as clocks to the odd number memory 56, the audio data H1 is written to the odd number memory 56 according to the clock n1 and the write enable signal and the read enable signal, and then the audio data J1 is read. In the even-numbered memory 58, the audio data G1 is written and the audio data I1 is read according to the signal m1, the write enable signal, and the read enable signal. The odd-numbered memories 40 and 56 and the even-numbered memories 42 and 58 are preferentially written. The audio data F1 and E1 read from the odd-numbered memory 40 and the even-numbered memory 42 are processed by the OR circuit 86, whereby the OR circuit 86 outputs the audio data K1. Also, the odd memory 56 and the even memory 5
The voice data J1 and I1 output from 8 are OR circuits 88.
And the audio data L1 is output.
【0017】図5を参照して、モノマルチ46および6
0から出力された信号o1および信号p1はOR回路92を
経てモノマルチ94に与えられる。したがって、モノマ
ルチ94からは信号q1が出力され、さらにモノマルチ9
6は信号q1を受けて信号r1を出力する。この信号r1と発
振器98から出力された周波数信号とがAND回路10
0で処理されて、OR回路102にパイロット信号が与
えられる。一方、OR回路90から出力された音声デー
タは、D/A変換回路104でアナログの音声信号に変
換された後、OR回路102に与えられる。したがっ
て、OR回路102からは信号M1が出力され、これがF
M変調回路16aに与えられる。Referring to FIG. 5, monomultis 46 and 6
The signal o1 and the signal p1 output from 0 are given to the monomulti 94 through the OR circuit 92. Therefore, the signal q1 is output from the mono-multi 94 and the mono-multi 9
6 receives the signal q1 and outputs the signal r1. This signal r1 and the frequency signal output from the oscillator 98 are AND circuit 10
After being processed by 0, the pilot signal is given to the OR circuit 102. On the other hand, the audio data output from the OR circuit 90 is supplied to the OR circuit 102 after being converted into an analog audio signal by the D / A conversion circuit 104. Therefore, the OR circuit 102 outputs the signal M1, which is F
It is given to the M modulation circuit 16a.
【0018】なお、ディジタル信号処理回路14bは、
第2チャネルおよび第3チャネルの音声信号を受ける点
を除きディジタル信号処理回路14aと同様であるた
め、重複した説明を省略する。ディジタル信号処理回路
34aは図6に示すように構成される。図7を参照し
て、FM復調回路32aで復調された音声データA2は、
BPF106に与えられ、これによってパイロット信号
m2が抽出される。このパイロット信号は次にコンパレー
タ108で基準値と比較され、これによってカウンタ1
10にパルスn2が与えられる。カウンタ110はカウン
ト数が“3”のループカウンタであり、パルスが3つ入
力された時点で自らをリセットするとともにリセットパ
ルスp2を発振器112およびカウンタ114に与える。
したがって、発振器112は信号q2を出力し、これをA
ND回路116およびカウンタ114に与える。カウン
タ114はn≦カウント値≦Nのときハイレベル信号を
出力し、AND回路116に与える。これによって、A
ND回路116からは図8に示す信号r2が出力される。The digital signal processing circuit 14b is
Since the digital signal processing circuit 14a is similar to the digital signal processing circuit 14a except that it receives the audio signals of the second and third channels, duplicated description will be omitted. The digital signal processing circuit 34a is configured as shown in FIG. Referring to FIG. 7, the audio data A2 demodulated by the FM demodulation circuit 32a is
The pilot signal is given to the BPF 106,
m2 is extracted. This pilot signal is then compared with a reference value in the comparator 108, whereby the counter 1
A pulse n2 is applied to 10. The counter 110 is a loop counter having a count number of “3”, resets itself when three pulses are input, and gives a reset pulse p2 to the oscillator 112 and the counter 114.
Therefore, the oscillator 112 outputs the signal q2, which is
It is given to the ND circuit 116 and the counter 114. The counter 114 outputs a high level signal when n ≦ count value ≦ N, and gives it to the AND circuit 116. By this, A
The signal r2 shown in FIG. 8 is output from the ND circuit 116.
【0019】図8を参照して、2逓倍回路118にはR
FSWが与えられ、2逓倍回路118はRFSWを2逓
倍した信号s2を2逓倍回路120,NOT回路124,
AND回路122,126および128に与えるととも
に、リードイネーブル信号として偶数用メモリ130に
与える。2逓倍回路120は信号s2を2逓倍した信号a2
をNOT回路132,モノマルチ134およびAND回
路136に与える。AND回路122は信号s2および信
号a2を受けて信号b2をAND回路138に与えるととも
にライトイネーブル信号として奇数用メモリ140に与
える。AND回路136は反転信号/s2 および信号a2を
受けて信号c2をAND回路142に与えるとともにライ
トイネーブル信号として偶数用メモリ130に与える。
AND回路144は反転信号/a2 および反転信号/s2 を
受けて信号d2を作成し、これをAND回路146に与え
るとともに、ライトイネーブル信号として偶数用メモリ
148に与える。AND回路128は反転信号/a2 およ
び信号s2を受けて、信号e2をAND回路150に与える
とともに、ライトイネーブル信号として奇数用メモリ1
52に与える。Referring to FIG. 8, the doubler circuit 118 has an R
FSW is given, and the doubler circuit 118 receives the signal s2 obtained by multiplying RFSW by two, the doubler circuit 120, the NOT circuit 124,
It is given to the AND circuits 122, 126 and 128 and also given to the even number memory 130 as a read enable signal. The doubler circuit 120 is a signal a2 obtained by multiplying the signal s2 by two.
Is given to the NOT circuit 132, the mono-multi circuit 134, and the AND circuit 136. The AND circuit 122 receives the signal s2 and the signal a2 and supplies the signal b2 to the AND circuit 138 and the write enable signal to the odd memory 140. The AND circuit 136 receives the inverted signal / s2 and the signal a2 and supplies the signal c2 to the AND circuit 142 and the write enable signal to the even memory 130.
The AND circuit 144 receives the inversion signal / a2 and the inversion signal / s2, creates the signal d2, and supplies the signal d2 to the AND circuit 146 and the write enable signal to the even-numbered memory 148. The AND circuit 128 receives the inverted signal / a2 and the signal s2, gives the signal e2 to the AND circuit 150, and outputs the odd number memory 1 as the write enable signal.
Give to 52.
【0020】AND回路126はモノマルチ134から
のリセット信号に応じて動作する発振器154からの発
振周波数信号と信号s2とを受けて、信号f2をOR回路1
56および158に与える。AND回路160は反転信
号/s2 および発振器154からの周波数信号を受けて、
信号g2をOR回路162および164に与える。AND
回路138は信号b2および信号r2を受けて信号h2をOR
回路162に与える。AND回路150は信号e2および
信号b2を受けて信号j2をOR回路164に与え、AND
回路146は信号d2および信号b2を受けて信号k2をOR
回路158に与える。これによって、OR回路162は
信号g2および信号h2のOR信号をクロックとして奇数用
メモリ140に与え、OR回路156は信号i2および信
号f2のOR信号をクロックとして偶数用メモリ130に
与える。また、OR回路164は信号j2および信号g2の
OR信号をクロックとして奇数用メモリ152に与え、
OR回路158は信号k2および信号f2のOR信号をクロ
ックとして偶数用メモリ148に与える。The AND circuit 126 receives the oscillation frequency signal and the signal s2 from the oscillator 154 which operates according to the reset signal from the monomulti 134, and outputs the signal f2 from the OR circuit 1
56 and 158. The AND circuit 160 receives the inverted signal / s2 and the frequency signal from the oscillator 154,
Signal g2 is applied to OR circuits 162 and 164. AND
The circuit 138 receives the signal b2 and the signal r2 and ORs the signal h2.
This is given to the circuit 162. The AND circuit 150 receives the signal e2 and the signal b2 , supplies the signal j2 to the OR circuit 164, and
The circuit 146 receives the signal d2 and the signal b2 and ORs the signal k2.
This is given to the circuit 158. As a result, the OR circuit 162 gives the OR signal of the signal g2 and the signal h2 as a clock to the odd memory 140, and the OR circuit 156 gives the OR signal of the signal i2 and the signal f2 to the even memory 130 as a clock. Further, the OR circuit 164 gives the OR signal of the signal j2 and the signal g2 to the odd memory 152 as a clock,
The OR circuit 158 supplies the even signal memory 148 with the OR signal of the signal k2 and the signal f2 as a clock.
【0021】奇数用メモリ140および152と偶数用
メモリ130および148とは、上述のようにライトイ
ネーブル信号,リードイネーブル信号およびクロックを
受けることによって、ローパスフィルタ(LPF)16
5でパイロット信号を除去されかつA/D変換器167
でディジタルに変換された音声データB2(図9)を処理
する。すなわち、図9を参照して、奇数用メモリ140
はライトイネーブル信号b2とクロックに含まれる信号h2
とに応じて音声データC2を書き込み、その後リードイネ
ーブル信号/s2 とクロックに含まれる信号g2とに応じて
音声データD2を出力する。偶数用メモリ130はライト
イネーブル信号c2とクロックに含まれる信号i2とを受け
て音声データE2を書き込み、リードイネーブル信号s2お
よびクロックに含まれる信号f2を受けて音声データF2を
読み出す。奇数用メモリ152はライトイネーブル信号
e2およびクロックに含まれる信号j2を受けて音声データ
G2を書き込み、リードイネーブル信号/s2 およびクロッ
クに含まれる信号g2を受けて音声データH2を出力する。
偶数用メモリ148はライトイネーブル信号d2およびク
ロックに含まれる信号k2を受けて音声データI2を書き込
み、リードイネーブル信号s2とクロックに含まれる信号
f2とを受けて音声データJ2を読み出す。The odd-numbered memories 140 and 152 and the even-numbered memories 130 and 148 receive the write enable signal, the read enable signal, and the clock as described above, so that the low pass filter (LPF) 16 is provided.
5 removes pilot signal and A / D converter 167
The voice data B2 (FIG. 9) converted into digital form is processed. That is, referring to FIG. 9, the odd memory 140
Is the write enable signal b2 and the signal h2 included in the clock
The audio data C2 is written in response to the read enable signal / s2 and the audio data D2 is output in response to the read enable signal / s2 and the signal g2 included in the clock. The even memory 130 receives the write enable signal c2 and the signal i2 included in the clock to write the audio data E2, and receives the read enable signal s2 and the signal f2 included in the clock to read the audio data F2. The odd number memory 152 is a write enable signal
e2 and voice data by receiving the signal j2 included in the clock
Write G2, receive read enable signal / s2 and signal g2 included in the clock, and output audio data H2.
The even memory 148 receives the write enable signal d2 and the signal k2 included in the clock, writes the audio data I2, and reads the read enable signal s2 and the signal included in the clock.
Upon receiving f2, the audio data J2 is read.
【0022】そして、奇数用メモリ140および偶数用
メモリ130から出力された音声データD2およびF2は、
OR回路166を経てD/A変換回路168でアナログ
の音声信号に変換され、その後第1チャネルの音声信号
として出力される。また、奇数用メモリ152および偶
数用メモリ148から出力された音声データH2およびJ2
は、OR回路170を経てD/A変換器172でアナロ
グの音声信号に変換され、その後第3チャネルの音声信
号として出力される。なお、ディジタル信号処理回路3
4bはFM復調回路32bからの復調信号を受けて第2
チャネルおよび第4チャネルの音声信号を出力するが、
ディジタル信号処理回路34bはディジタル信号処理回
路34aと同様の構成となっているため、重複した説明
を省略する。The audio data D2 and F2 output from the odd memory 140 and the even memory 130 are
After passing through the OR circuit 166, it is converted into an analog audio signal by the D / A conversion circuit 168, and then output as an audio signal of the first channel. Also, the audio data H2 and J2 output from the odd memory 152 and the even memory 148
Is converted into an analog audio signal by the D / A converter 172 via the OR circuit 170, and then output as an audio signal of the third channel. The digital signal processing circuit 3
4b receives the demodulation signal from the FM demodulation circuit 32b
Outputs the audio signal of the channel and the fourth channel,
Since the digital signal processing circuit 34b has the same configuration as the digital signal processing circuit 34a, duplicate description will be omitted.
【0023】このようにVTR10が構成されることに
よって、記録時は、図4に示すように第1チャネルの音
声データC1およびD1が偶数用メモリ42および奇数用メ
モリ40に書き込まれ、その後音声データE1およびF1が
それぞれから読み出される。また、第3チャネルの音声
データG1およびH1は偶数用メモリ58および奇数用メモ
リ56に書き込まれ、その後音声データI1およびJ1がそ
れぞれから読み出される。そして、それぞれの音声デー
タとパイロット信号とをミックスした図5に示す信号M1
がディジタル信号処理回路14aから読み出され、FM
変調回路16aで変調される。その後、この変調信号が
FM変調回路16bから出力された第2チャネルおよび
第4チャネルについての変調信号と加算器18で加算さ
れ、加算器18出力が磁気テープ24に記録される。By configuring the VTR 10 in this way, at the time of recording, the audio data C1 and D1 of the first channel are written in the even memory 42 and the odd memory 40 as shown in FIG. E1 and F1 are read from each. The audio data G1 and H1 of the third channel are written in the even-numbered memory 58 and the odd-numbered memory 56, and thereafter, the audio data I1 and J1 are read from each. Then, the signal M1 shown in FIG. 5 in which the respective audio data and the pilot signal are mixed
Is read from the digital signal processing circuit 14a,
It is modulated by the modulation circuit 16a. After that, this modulated signal is added to the modulated signals for the second and fourth channels output from the FM modulation circuit 16b by the adder 18, and the output of the adder 18 is recorded on the magnetic tape 24.
【0024】再生時、BPF30aを介してFM復調回
路32aで復調された音声信号は、ディジタル信号処理
回路34aに含まれるA/D変換器167で音声データ
B2に変換される。そして、音声データC2およびE2が奇数
用メモリ140および偶数用メモリ130に書き込ま
れ、その後音声データD2およびF2がそれぞれから読み出
される。また、音声データG2およびI2が奇数用メモリ1
52および偶数用メモリ148に書き込まれ、その後音
声データH2およびJ2がそれぞれから読み出される。そし
て、音声データD2およびF2が混合されアナログ信号に変
換された後、第1チャネルの音声信号として出力され
る。また、音声データH2およびJ2が混合され、アナログ
信号に変換された後、第3チャネルの音声信号として出
力される。BPF30bを経てFM復調回路32bで復
調された音声信号もまた、ディジタル信号処理回路34
bで同様の処理を施され、これによって第2チャネルお
よび第4チャネルの音声信号が出力される。During reproduction, the audio signal demodulated by the FM demodulation circuit 32a via the BPF 30a is converted into audio data by the A / D converter 167 included in the digital signal processing circuit 34a.
Converted to B2. Then, the audio data C2 and E2 are written in the odd memory 140 and the even memory 130, and then the audio data D2 and F2 are read from each. In addition, voice data G2 and I2 are odd memory 1
52 and the even-numbered memory 148, and then the audio data H2 and J2 are read from each. Then, the audio data D2 and F2 are mixed and converted into an analog signal, and then output as the audio signal of the first channel. The audio data H2 and J2 are mixed and converted into an analog signal, which is then output as an audio signal of the third channel. The audio signal demodulated by the FM demodulation circuit 32b via the BPF 30b is also processed by the digital signal processing circuit 34.
The same processing is performed in b, and thereby the audio signals of the second channel and the fourth channel are output.
【0025】この実施例によれば、4チャネルの音声信
号が2チャネルの音声信号に圧縮されるため、映像信号
に影響を及ぼすことなく4チャネルの音声信号を磁気テ
ープに記録することができる。また、このようにして記
録された音声信号を伸長することによって4チャネルで
出力することができる。なお、この発明はVHS−Hi
Fi,β−HiFi,SVHSおよび8ミリビデオのH
iFi方式を採用するVTRに適用できる。According to this embodiment, since the 4-channel audio signal is compressed into the 2-channel audio signal, the 4-channel audio signal can be recorded on the magnetic tape without affecting the video signal. Also, by expanding the audio signal recorded in this way, it can be output in four channels. In addition, this invention is VHS-Hi.
Fi, β-HiFi, SVHS and H of 8 mm video
It can be applied to a VTR that employs the iFi system.
【図1】この発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図2】図1実施例の一部を示すブロック図である。FIG. 2 is a block diagram showing a part of FIG. 1 embodiment.
【図3】図1実施例の動作の一部を示すタイミング図で
ある。FIG. 3 is a timing chart showing a part of the operation of the embodiment in FIG.
【図4】図1実施例の動作の一部を示すタイミング図で
ある。FIG. 4 is a timing chart showing a part of the operation of the embodiment in FIG.
【図5】図1実施例の動作の一部を示すタイミング図で
ある。5 is a timing chart showing a part of the operation of the embodiment in FIG.
【図6】図1実施例の他の一部を示すブロック図であ
る。FIG. 6 is a block diagram showing another part of the embodiment shown in FIG. 1;
【図7】図1実施例の動作の一部を示すタイミング図で
ある。FIG. 7 is a timing chart showing a part of the operation of FIG. 1 embodiment.
【図8】図1実施例の動作の一部を示すタイミング図で
ある。FIG. 8 is a timing chart showing a part of the operation of the embodiment in FIG.
【図9】図1実施例の動作の一部を示すタイミング図で
ある。FIG. 9 is a timing chart showing a part of the operation of the embodiment in FIG.
【図10】従来技術を示すブロック図である。FIG. 10 is a block diagram showing a conventional technique.
10 …VTR
14a,14b,34a,34b …ディジタル信号処
理回路
16a,16b …FM変調回路
32a,32b …FM復調回路10 ... VTR 14a, 14b, 34a, 34b ... Digital signal processing circuit 16a, 16b ... FM modulation circuit 32a, 32b ... FM demodulation circuit
Claims (2)
的に多重された複合音声信号を磁気テープから再生する
磁気記録再生装置において、 前記複合音声信号から前記複数種類の音声信号を抽出す
る第1抽出手段、 前記複数種類の音声信号に個別に割り当てられた複数の
メモリ手段、 前記第1抽出手段によって抽出された前記複数種類の音
声信号を第1クロック周波数で前記複数のメモリ手段に
個別に書き込む書き込み手段、 前記複数のメモリ手段に格納された前記複数種類の音声
信号を前記第1クロック周波数よりも低い第2クロック
周波数で同時に読み出す読み出し手段、および前記複数
のメモリ手段によって読み出された前記複数種類の音声
信号を個別に出力する複数の出力手段を備え、 前記複合音声信号は前記複数種類の音声信号と異なるタ
イミングでかつ前記所定量に1回の割合で多重されたパ
イロット信号を有し、 前記第1抽出手段は前記パイロット信号に基づいて前記
所定量に相当する音声信号の抽出タイミングを制御し、 前記書き込み手段は前記パイロット信号に基づいて前記
所定量に相当する音声信号の書き込みタイミングを制御
することを特徴とする、磁気記録再生装置。1. A composite audio signal in which plural kinds of audio signals are intermittently multiplexed by a predetermined amount each is reproduced from a magnetic tape .
In a magnetic recording / reproducing apparatus, first extracting means for extracting the plurality of types of audio signals from the composite audio signal, a plurality of memory means individually assigned to the plurality of types of audio signals, and extracted by the first extracting means. Writing means for individually writing the plurality of types of audio signals to the plurality of memory means at a first clock frequency; and a plurality of writing means for writing the plurality of types of audio signals stored in the plurality of memory means lower than the first clock frequency. A read means for simultaneously reading out at two clock frequencies, and a plurality of output means for individually outputting the plurality of types of audio signals read by the plurality of memory means are provided, and the composite audio signal includes the plurality of types of audio signals. The pilot signals are multiplexed at different timings and once in the predetermined amount, and the first extracting unit has The extraction timing of the audio signal corresponding to the predetermined amount is controlled based on the pilot signal, and the writing unit controls the writing timing of the audio signal corresponding to the predetermined amount based on the pilot signal. , Magnetic recording / reproducing apparatus.
を抽出する第2抽出手段をさらに備え、 前記第1抽出手段は前記第2抽出手段によって抽出され
た最新のパイロット信号に基づいて前記抽出タイミング
を制御し、 前記書き込み手段は前記第2抽出手段によって抽出され
た最新のパイロット信号に基づいて前記書き込みタイミ
ングを制御する、請求項1記載の磁気記録再生装置。2. The apparatus further comprises second extracting means for extracting the pilot signal from the composite voice signal, wherein the first extracting means determines the extraction timing based on the latest pilot signal extracted by the second extracting means. 2. The magnetic recording / reproducing apparatus according to claim 1, wherein the writing unit controls the writing timing based on the latest pilot signal extracted by the second extracting unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14350895A JP3519824B2 (en) | 1995-06-09 | 1995-06-09 | Magnetic recording / reproducing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14350895A JP3519824B2 (en) | 1995-06-09 | 1995-06-09 | Magnetic recording / reproducing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08339626A JPH08339626A (en) | 1996-12-24 |
JP3519824B2 true JP3519824B2 (en) | 2004-04-19 |
Family
ID=15340368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14350895A Expired - Fee Related JP3519824B2 (en) | 1995-06-09 | 1995-06-09 | Magnetic recording / reproducing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3519824B2 (en) |
-
1995
- 1995-06-09 JP JP14350895A patent/JP3519824B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08339626A (en) | 1996-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6059646B2 (en) | Video signal recording method and recording device | |
US5138498A (en) | Recording and reproduction method for a plurality of sound signals inputted simultaneously | |
JP3519824B2 (en) | Magnetic recording / reproducing device | |
JPS6035724B2 (en) | Audio signal recording and playback method | |
JPS60111369A (en) | Recording and reproducing device | |
JPS6052501B2 (en) | PCM signal processing device | |
JPS6013354A (en) | Signal recording medium | |
JP2656601B2 (en) | Magnetic recording / reproducing device | |
JP2828158B2 (en) | Signal reproducing apparatus and signal recording / reproducing apparatus | |
JPS6025948B2 (en) | Video signal recording and playback method | |
JP2502613B2 (en) | Time axis error correction device | |
JPS595963B2 (en) | Video signal long-term recording method | |
KR100261906B1 (en) | Method and apparatus for reproducing multi-channel simultaneous recording | |
JPS60160276A (en) | Video signal processing unit | |
JPH0557799B2 (en) | ||
JPS63242078A (en) | Long time audio recorder for time lapse video tape recorder | |
JPS6052502B2 (en) | memory-control unit | |
JPS5919203A (en) | Recording and reproducing system of sound signal | |
JPS62224189A (en) | Video signal recording and reproducing device | |
JPS6364673A (en) | Recording and reproducing device | |
JPS61104369A (en) | Magnetic recording and reproducing device | |
JPH05110986A (en) | Video signal recording and reproducing device | |
JPS63241598A (en) | Voice signal correction | |
JPH04158685A (en) | Recorder | |
JPS6334544B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040130 |
|
LAPS | Cancellation because of no payment of annual fees |