JP3518486B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP3518486B2 JP3518486B2 JP2000152316A JP2000152316A JP3518486B2 JP 3518486 B2 JP3518486 B2 JP 3518486B2 JP 2000152316 A JP2000152316 A JP 2000152316A JP 2000152316 A JP2000152316 A JP 2000152316A JP 3518486 B2 JP3518486 B2 JP 3518486B2
- Authority
- JP
- Japan
- Prior art keywords
- heavy metal
- semiconductor layer
- manufacturing
- metal electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、厚さ方向の電流を
スイッチング制御する半導体装置及びその製造方法に関
し、特にターンオフ応答性を改善した半導体装置及びそ
の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device for controlling current switching in a thickness direction and a method of manufacturing the same, and more particularly to a semiconductor device having improved turn-off response and a method of manufacturing the same.
【0002】[0002]
【従来の技術】従来より、バイポーラトランジスタと電
界効果トランジスタとを一体化させたいわゆる絶縁ゲー
トバイポーラトランジスタ(IGBT)が高入力インピ
ーダンスと低出力インピーダンスとを要求される用途に
使用されている。2. Description of the Related Art Conventionally, a so-called insulated gate bipolar transistor (IGBT) in which a bipolar transistor and a field effect transistor are integrated has been used for applications requiring high input impedance and low output impedance.
【0003】図9には、このようなIGBTの一般的構
成が示されている。p型のシリコン基板12上にnエピ
タキシャル層14が形成され、nエピタキシャル層14
の表面にイオン注入等によりn+ソース領域26とpボ
ディ領域22とp+ボディ領域24が形成される。nエ
ピタキシャル層14のうちpボディ領域22でない部分
がnドリフト領域となる。nエピタキシャル層14の表
面上には、ゲート絶縁膜16、20及び30によりnエ
ピタキシャル層14に対して絶縁されたゲート電極18
が形成される。ゲート電極18は、nエピタキシャル層
14の表面のうちnドリフト領域の部分とpボディ領域
22の部分とn+ソース領域26の一部とを覆ってい
る。また、表面側にはn+ソース領域26及びp+ボデ
ィ領域24に対して導通をとるソース電極28が設けら
れており、裏面側には基板12に対して導通をとるドレ
イン電極10が設けられている。FIG. 9 shows a general structure of such an IGBT. The n epitaxial layer 14 is formed on the p-type silicon substrate 12, and the n epitaxial layer 14 is formed.
An n + source region 26, ap body region 22 and ap + body region 24 are formed on the surface by ion implantation or the like. A portion of the n epitaxial layer 14 that is not the p body region 22 becomes an n drift region. On the surface of the n-epitaxial layer 14, the gate electrode 18 insulated from the n-epitaxial layer 14 by the gate insulating films 16, 20 and 30.
Is formed. Gate electrode 18 covers a portion of the n drift region, a portion of p body region 22, and a portion of n + source region 26 of the surface of n epitaxial layer 14. Further, a source electrode 28 which is electrically connected to the n + source region 26 and the p + body region 24 is provided on the front surface side, and a drain electrode 10 which is electrically connected to the substrate 12 is provided on the back surface side. .
【0004】このような構成において、IGBTの基本
動作はドレイン電極10からソース電極28への電流を
ゲート電極18の電圧によりスイッチング制御すること
である。すなわち、ゲート電極18に電圧が印加されて
いない状態でソース電極28に対してドレイン電極10
が高電位になるように電圧を印加しても、pボディ領域
22及びp+ボディ領域24とnドリフト領域との間の
pn接合が逆方向となるため電流は流れない。しかしな
がら、ゲート電極18に正電圧を印加すると、pボディ
領域22の表面に電子が誘因されてnチャネルが形成さ
れ、電界効果トランジスタがオン状態となってn+ソー
ス領域26からnチャネルを経由してnドリフト領域に
電子が流れ込む。これにより、nドリフト領域のキャリ
ア濃度が上昇して抵抗が下がり、nドリフト領域と基板
12とからなるダイオードが導通して基板12からnド
リフト領域にホールが注入される。このためバイポーラ
トランジスタがオンしてドレイン電極10からソース電
極28へ厚さ方向の電流が流れる。In such a structure, the basic operation of the IGBT is to control switching of the current from the drain electrode 10 to the source electrode 28 by the voltage of the gate electrode 18. That is, the drain electrode 10 with respect to the source electrode 28 in a state where no voltage is applied to the gate electrode 18.
Even if a voltage is applied such that the voltage is high, the current does not flow because the pn junction between the p body region 22 and the p + body region 24 and the n drift region is in the opposite direction. However, when a positive voltage is applied to the gate electrode 18, electrons are attracted to the surface of the p body region 22 to form an n channel, the field effect transistor is turned on, and the n + source region 26 passes through the n channel. Electrons flow into the n drift region. As a result, the carrier concentration in the n drift region increases and the resistance decreases, and the diode formed of the n drift region and the substrate 12 becomes conductive to inject holes from the substrate 12 into the n drift region. Therefore, the bipolar transistor is turned on, and a current flows in the thickness direction from the drain electrode 10 to the source electrode 28.
【0005】そして、ゲート電極18の正電圧の印加を
中止すると、IGBTは再びオフ状態となるが、オン状
態でのnドリフト領域には電子とホールが共に高濃度に
充満しており、ゲート電圧のオフによりn+ソース領域
26からの電子の注入が絶たれてもnドリフト領域のキ
ャリア濃度は直ちには減少しない。このため、IGBT
のスイッチオフ時の過渡特性は急峻にゼロとならずなだ
らかなものとなり、このようなターンオフ時間の増大を
防止することが重要な課題となっている。When the application of the positive voltage to the gate electrode 18 is stopped, the IGBT is turned off again, but the n drift region in the on state is filled with electrons and holes at a high concentration, and the gate voltage is reduced. Is turned off, the carrier concentration in the n drift region does not immediately decrease even if the injection of electrons from the n + source region 26 is cut off. Therefore, the IGBT
The transient characteristics when the switch is turned off do not suddenly become zero and become smooth, and it is an important issue to prevent such an increase in turn-off time.
【0006】例えば、特開平10−199894号公報
には、IGBTの裏面側(図9におけるドレイン電極1
0側)からイオン照射を行ってnドリフト領域内であっ
て基板12近傍の領域に格子欠陥を形成し、この格子欠
陥によりキャリア同士を再結合させてターンオフ応答性
を改善させる技術が記載されている。For example, in Japanese Unexamined Patent Publication No. 10-199894, the back side of the IGBT (drain electrode 1 in FIG.
(0 side) to perform ion irradiation to form a lattice defect in a region near the substrate 12 in the n drift region, and carriers are recombined by the lattice defect to improve turn-off response. There is.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、近年、
素子サイズの縮小化及び素子性能の向上等の観点からA
l等の軽金属ではなく、より重い重金属、たとえばCu
等を電極に用いて抵抗値の低減を図る試みがなされてお
り、このような重金属電極を有するIGBTに対して格
子欠陥領域を形成する必要が生じている。However, in recent years,
From the viewpoint of reducing the element size and improving the element performance, A
heavy metals such as Cu instead of light metals such as l
Attempts have been made to reduce the resistance value by using such as an electrode, and it is necessary to form a lattice defect region in the IGBT having such a heavy metal electrode.
【0008】Al等の軽金属電極を介してイオン照射を
行い格子欠陥領域を形成する場合には、照射イオンとA
l原子との相互作用はあまり問題とならないが、Cu等
の重金属電極に対して高エネルギイオンを照射すると、
イオンと重金属原子との相互作用により重金属原子が放
射化し、放射化された重金属原子からのガンマ線や中性
子線等によりIGBTの界面順位密度が増大し、特にし
きい値電圧が低下してしまう問題が生じていた。このよ
うな問題は、電極自体にはAl等の軽金属を用いた場合
でも、電極とシリコンとの反応を抑制するために電極の
周縁にTiNやTiC等の重金属からなるバリア層を形
成する場合にも同様に生じ得る。すなわち、バリア層を
介して高エネルギイオンを照射すると、バリアメタルが
放射化し、その放射線によりしきい値電圧が変動してし
まう。When ion irradiation is performed through a light metal electrode such as Al to form a lattice defect region, irradiation ions and A
Although the interaction with the 1 atom is not so problematic, when a heavy metal electrode such as Cu is irradiated with high energy ions,
The heavy metal atom is activated by the interaction between the ion and the heavy metal atom, and the interfacial rank density of the IGBT is increased by the gamma ray or the neutron beam from the activated heavy metal atom, and especially the threshold voltage is lowered. It was happening. Such a problem arises even when a light metal such as Al is used for the electrode itself, when a barrier layer made of a heavy metal such as TiN or TiC is formed on the periphery of the electrode in order to suppress the reaction between the electrode and silicon. Can occur as well. That is, when high-energy ions are irradiated through the barrier layer, the barrier metal is activated and the radiation changes the threshold voltage.
【0009】本発明は、上記従来技術の有する課題に鑑
みなされたものであり、その目的は、重金属電極(重金
属バリア層を有する場合を含む)を有する半導体装置に
おいてもしきい値電圧変動などの素子特性劣化を生じさ
せることなくイオン照射により格子欠陥領域を形成で
き、これによりターンオフ応答特性を向上させることが
できる方法及び装置を提供することにある。The present invention has been made in view of the above problems of the prior art. The object of the present invention is to provide an element such as a threshold voltage fluctuation even in a semiconductor device having a heavy metal electrode (including a case where a heavy metal barrier layer is included). It is an object of the present invention to provide a method and an apparatus capable of forming a lattice defect region by ion irradiation without causing characteristic deterioration and thereby improving turn-off response characteristics.
【0010】[0010]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体層の表面側にスイッチング素子を
設け、このスイッチング素子のオンオフにより前記半導
体層の厚さ方向の電流をスイッチング制御する半導体装
置であって、重金属電極と、前記半導体層の一部に1.
0×1011/cm2以下の照射量でイオンを注入するこ
とにより形成された格子欠陥領域とを有することを特徴
とする。Alなどの軽金属の場合にはイオンを照射して
も放射線の量が比較的少なく問題とならないがAlより
重い重金属を用いた場合には、放射線量が多くなりしき
い値電圧の低下を招く。そこで、重金属電極を介してイ
オンを照射する場合には、所定値以下、具体的には1.
0×1011/cm2以下とすることで、発生する放射線
量を抑制し、放射線による界面順位密度の増大を防ぎし
きい値電圧を一定に維持する。In order to achieve the above object, the present invention provides a switching element on the front surface side of a semiconductor layer, and controls switching of the current in the thickness direction of the semiconductor layer by turning on / off the switching element. The semiconductor device according to claim 1, wherein the heavy metal electrode and 1.
And a lattice defect region formed by implanting ions with a dose of 0 × 10 11 / cm 2 or less. In the case of a light metal such as Al, the amount of radiation is relatively small even when irradiated with ions, which is not a problem, but when a heavy metal that is heavier than Al is used, the amount of radiation increases and the threshold voltage is lowered. Therefore, in the case of irradiating ions through the heavy metal electrode, it is less than or equal to a predetermined value, specifically 1.
By setting it to 0 × 10 11 / cm 2 or less, the generated radiation dose is suppressed, the increase in interface order density due to radiation is prevented, and the threshold voltage is maintained constant.
【0011】ここで、前記重金属電極は、少なくとも半
導体層側にバリア用重金属層を備えた多層金属電極であ
ってもよい。重金属電極としては、例えばTiやNi、
Au等が用いられ、バリア用重金属層としてはTiNや
TiC等が用いられる。Here, the heavy metal electrode may be a multi-layer metal electrode having a heavy metal layer for barrier at least on the semiconductor layer side. As the heavy metal electrode, for example, Ti or Ni,
Au or the like is used, and TiN, TiC, or the like is used as the barrier heavy metal layer.
【0012】また、本発明は、半導体層の表面側にスイ
ッチング素子を設けるとともに半導体層の表面側及び裏
面側に重金属電極を設け、前記スイッチング素子のオン
オフにより前記半導体層の厚さ方向の電流をスイッチン
グ制御する半導体装置の製造方法を提供する。この方法
においては、前記重金属電極を介して前記半導体層の一
部に1.0×1011/cm2以下の照射量でイオンを注
入することにより格子欠陥領域を形成するステップを有
することを特徴とする。Further, according to the present invention, a switching element is provided on the front surface side of the semiconductor layer and heavy metal electrodes are provided on the front surface side and the back surface side of the semiconductor layer, and a current in the thickness direction of the semiconductor layer is supplied by turning on / off the switching element. Provided is a method for manufacturing a semiconductor device that performs switching control. This method has a step of forming a lattice defect region by implanting ions with a dose of 1.0 × 10 11 / cm 2 or less into a part of the semiconductor layer through the heavy metal electrode. And
【0013】ここで、前記イオンは、互いに照射位置を
変化させて複数回注入することが好適である。これによ
り、一回当たりの照射量を低減することができる。Here, it is preferable that the ions are implanted a plurality of times by changing their irradiation positions. As a result, it is possible to reduce the irradiation amount per time.
【0014】また、前記イオンは、照射ビームの半値幅
分だけ照射ビームの中心位置をずらせて複数回注入する
ことが好適である。これにより、一回当たりのイオン照
射量を低減できるとともに、注入されるイオン量を位置
によらず平準化し、均等な格子欠陥領域を形成すること
ができる。Further, it is preferable that the ions are implanted a plurality of times by shifting the center position of the irradiation beam by the half width of the irradiation beam. As a result, it is possible to reduce the amount of ion irradiation per time, level the implanted ion amount regardless of the position, and form uniform lattice defect regions.
【0015】また、前記イオンの照射量を前記重金属電
極の厚さに応じて変化させることが好適である。電極の
膜厚が小さいとイオン照射により発生する放射線の総量
も小さくなり、しきい値に与える影響も小さくなる。し
たがって、電極の膜厚が小さいほどイオン照射量を大き
くすることで、しきい値の変動を抑制しつつ、確実に格
子欠陥領域を形成することが可能となる。なお、このこ
とは、電極の膜厚が互いに異なる複数の半導体装置を製
造する際には、それぞれの半導体装置毎にイオン照射量
を異ならせることを意味する。Further, it is preferable that the dose of the ions is changed according to the thickness of the heavy metal electrode. When the film thickness of the electrode is small, the total amount of radiation generated by the ion irradiation is small, and the influence on the threshold value is small. Therefore, by increasing the ion irradiation amount as the electrode film thickness becomes smaller, it becomes possible to reliably form the lattice defect region while suppressing the fluctuation of the threshold value. Note that this means that when manufacturing a plurality of semiconductor devices having different electrode film thicknesses, the ion irradiation dose is made different for each semiconductor device.
【0016】また、本発明は、半導体層の表面側にスイ
ッチング素子を設けるとともに半導体層の表面側及び裏
面側に重金属電極を設け、前記スイッチング素子のオン
オフにより前記半導体層の厚さ方向の電流をスイッチン
グ制御する半導体装置の製造方法であって、前記重金属
電極形成前に前記半導体層の一部にイオンを注入するこ
とにより格子欠陥領域を形成することを特徴とする。重
金属電極の形成に先だってイオンを注入することで、重
金属電極の放射化を招くことなく格子欠陥領域を形成す
ることができる。Further, according to the present invention, a switching element is provided on the front surface side of the semiconductor layer and heavy metal electrodes are provided on the front surface side and the back surface side of the semiconductor layer, and a current in the thickness direction of the semiconductor layer is supplied by turning on / off the switching element. A method of manufacturing a semiconductor device in which switching control is performed, characterized in that a lattice defect region is formed by implanting ions into a part of the semiconductor layer before forming the heavy metal electrode. By implanting ions prior to the formation of the heavy metal electrode, the lattice defect region can be formed without causing activation of the heavy metal electrode.
【0017】また、本発明は、半導体層の表面側にスイ
ッチング素子を設けるとともに半導体層の表面側及び裏
面側に重金属電極を設け、前記スイッチング素子のオン
オフにより前記半導体層の厚さ方向の電流をスイッチン
グ制御する半導体装置の製造方法であって、前記半導体
層の表面側あるいは裏面側の一方に重金属電極が形成さ
れた後であって他方の側に重金属電極が形成される前
に、前記他方の側から前記半導体層の一部にイオンを注
入することにより格子欠陥領域を形成することを特徴と
する。半導体装置の一方の側に重金属電極が形成されて
も、未だ重金属電極が形成されていない他方の側からイ
オンを注入することで、重金属電極の放射化を招くこと
なく格子欠陥領域を形成できる。Further, according to the present invention, a switching element is provided on the front surface side of the semiconductor layer, and heavy metal electrodes are provided on the front surface side and the back surface side of the semiconductor layer, and a current in the thickness direction of the semiconductor layer is supplied by turning on / off the switching element. A method of manufacturing a semiconductor device in which switching control is performed, wherein after the heavy metal electrode is formed on one of the front surface side and the back surface side of the semiconductor layer and before the heavy metal electrode is formed on the other side, the other A lattice defect region is formed by implanting ions into a part of the semiconductor layer from the side. Even if the heavy metal electrode is formed on one side of the semiconductor device, the lattice defect region can be formed without inducing activation of the heavy metal electrode by implanting ions from the other side where the heavy metal electrode is not yet formed.
【0018】上記各方法において、重金属電極は少なく
とも半導体層側にバリア用重金属層を備えた多層金属電
極であってもよい。In each of the above methods, the heavy metal electrode may be a multi-layer metal electrode having a heavy metal layer for barrier at least on the semiconductor layer side.
【0019】[0019]
【発明の実施の形態】以下、図面に基づき本発明の実施
形態について説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【0020】図1には、本実施形態に係るIGBTの構
成が示されている。基本構成は図9に示されたIGBT
と同様であり、p型のシリコン基板12上にnエピタキ
シャル層14が形成され、nエピタキシャル層14の表
面にn+ソース領域26とpボディ領域22とp+ボデ
ィ領域24が形成される。さらに、nエピタキシャル層
14の表面上にはゲート絶縁膜16,20,30により
絶縁されたゲート電極18が形成され、表面側にはソー
ス電極28、裏面側にはドレイン電極10が形成され
る。FIG. 1 shows the configuration of the IGBT according to this embodiment. The basic configuration is the IGBT shown in FIG.
The n epitaxial layer 14 is formed on the p-type silicon substrate 12, and the n + source region 26, the p body region 22, and the p + body region 24 are formed on the surface of the n epitaxial layer 14. Further, the gate electrode 18 insulated by the gate insulating films 16, 20, 30 is formed on the surface of the n epitaxial layer 14, the source electrode 28 is formed on the front surface side, and the drain electrode 10 is formed on the rear surface side.
【0021】ここで、本実施形態においてはドレイン電
極10及びソース電極28はTi、Ni、Au、AuS
b、V等の重金属から形成されており、その配線にはC
uなどの重金属が用いられている。Al等の軽金属を用
いた場合と異なり、このような重金属を用いることで抵
抗値の低減を図ることができる。一方、電極材料及び配
線材料としてこのような重金属を用いた場合、上述した
ようにnドリフト領域の基板12近傍にキャリア再結合
を促すための格子欠陥領域32を形成すべくイオン照射
を行うと、重金属と高エネルギイオンが反応し、重金属
が放射化してIGBTのしきい値電圧、すなわちpn接
合の耐圧を低下させるおそれがある。Here, in this embodiment, the drain electrode 10 and the source electrode 28 are made of Ti, Ni, Au, AuS.
It is made of heavy metals such as b and V, and its wiring has C
Heavy metals such as u are used. Unlike the case of using a light metal such as Al, the resistance value can be reduced by using such a heavy metal. On the other hand, when such a heavy metal is used as the electrode material and the wiring material, when ion irradiation is performed to form the lattice defect region 32 for promoting carrier recombination in the vicinity of the substrate 12 in the n drift region as described above, There is a possibility that the heavy metal reacts with the high-energy ions and the heavy metal is activated to reduce the threshold voltage of the IGBT, that is, the breakdown voltage of the pn junction.
【0022】そこで、本実施形態においては格子欠陥領
域32を形成する際に照射するイオンの照射量を制御
し、これにより重金属の放射化を抑制してしきい値電圧
の変動を抑えている。Therefore, in the present embodiment, the dose of the ions to be irradiated when forming the lattice defect region 32 is controlled, thereby suppressing the activation of the heavy metal and suppressing the fluctuation of the threshold voltage.
【0023】図2には、ドレイン電極10を介してイオ
ンを照射する際のイオン照射量を変化させたときの照射
前と照射後におけるしきい値電圧の変化が示されてい
る。イオン照射量としては、1.0×1011/cm2以
下及び1.0×1012/cm2としている。なお、1.
0×1011/cm2以下とは、例えば4.2×1010/
cm2や7.5×1010/cm2を示している。図からわ
かるように、照射量が1.0×1011/cm2以下の場
合には照射前と照射後でしきい値電圧にほとんど変動が
みられないが、イオン照射量が1.0×1012/cm2
に達すると、照射前の約6.0Vから照射後の約5.0
Vへと低下している。FIG. 2 shows changes in the threshold voltage before and after the irradiation when the ion irradiation amount when the ions are irradiated through the drain electrode 10 is changed. The amount of ion irradiation is set to 1.0 × 10 11 / cm 2 or less and 1.0 × 10 12 / cm 2 . In addition, 1.
0 × 10 11 / cm 2 or less means, for example, 4.2 × 10 10 / cm 2.
cm 2 and 7.5 × 10 10 / cm 2 are shown. As can be seen from the figure, when the dose is 1.0 × 10 11 / cm 2 or less, there is almost no change in the threshold voltage before and after the irradiation, but the ion dose is 1.0 × 10 12 / cm 2
Reaches about 6.0V before irradiation to about 5.0 after irradiation.
It has fallen to V.
【0024】このように、重金属電極(及び重金属配
線)を介してイオンを照射して格子欠陥領域32を形成
する場合、イオン照射量を1.0×1011/cm2以下
とすることで重金属の放射化を抑制でき、これによりI
GBTのしきい値電圧低下(耐圧低下)を抑制して格子
欠陥領域32の存在によりnドリフト領域に残存してい
るキャリアを再結合させてターンオフ時間を短縮するこ
とができる。As described above, when the lattice defect region 32 is formed by irradiating the ions through the heavy metal electrode (and the heavy metal wiring), the ion irradiation amount is set to 1.0 × 10 11 / cm 2 or less, and the heavy metal is The activation of
The turn-off time can be shortened by suppressing the threshold voltage drop (breakdown voltage drop) of the GBT and recombining the carriers remaining in the n drift region due to the existence of the lattice defect region 32.
【0025】なお、イオン照射量は、十分な格子欠陥領
域32が形成される限りにおいてできるだけ小さい方が
好適であるが、例えばサイクロトロン中心部において原
料ガスに高電圧を印加してイオン源を得る場合、1.0
×107/cm2程度の照射量を得ることが可能であろ
う。もちろん、このことはより小さいイオン照射量の使
用を排除するものではない。The ion irradiation dose is preferably as small as possible as long as a sufficient lattice defect region 32 is formed. For example, when a high voltage is applied to the source gas at the center of the cyclotron to obtain an ion source. , 1.0
It may be possible to obtain a dose of about 10 7 / cm 2 . Of course, this does not preclude the use of smaller ion doses.
【0026】照射するイオンは、例えば3He2+、4He
2+、1H+、2H+等を用いることができ、イオンを照射す
る場合には1回の照射ではなく2回あるいはそれ以上の
複数回に分けて照射して格子欠陥領域32を形成するこ
とも好適である。このように複数回に分けてイオンを照
射することで、1回のイオン照射量を少なくし、より確
実に重金属が放射化することを防止できる。イオン照射
を複数回行う場合、照射するイオンビームの中心位置を
互いにずらして照射することが好適であり、具体的には
イオンビームの中心を半値幅だけずらせて照射すること
が望ましい。これにより、1回当たりのイオン照射量を
低減しつつ、nドリフト領域のほぼ全域にわたって均等
に格子欠陥領域32を形成することが可能となる。Ions to be irradiated are, for example, 3 He 2+ , 4 He
2+ , 1 H + , 2 H + and the like can be used, and when the ions are irradiated, the lattice defect region 32 is formed not by one irradiation but by two or more irradiations. It is also preferable to do. By thus irradiating the ions in a plurality of times, it is possible to reduce the amount of ion irradiation per time and to more reliably prevent the heavy metal from being activated. When the ion irradiation is performed a plurality of times, it is preferable to perform irradiation with the center positions of the ion beams to be irradiated displaced from each other, and specifically, it is desirable to perform irradiation with the center of the ion beam shifted by a half width. This makes it possible to form the lattice defect region 32 uniformly over almost the entire n drift region while reducing the amount of ion irradiation per time.
【0027】また、本実施形態においては1.0×10
11/cm2以下の照射量で重金属電極を介してイオンを
照射しているが、イオン照射量を重金属電極の膜厚に応
じて適宜設定することも好適である。重金属電極の膜厚
が減少するほど高エネルギイオンと重金属原子との衝突
確率が低下し、放射化する確率も少なくなるため膜厚が
大きい場合に比べてイオン照射量を増加させることがで
きる。重金属電極の膜厚が小さい程、放射化した重金属
原子数も少なく、従って放射線の総量が少なくなるため
しきい値低下を生じにくいということもできる。In this embodiment, 1.0 × 10
Ions are irradiated through the heavy metal electrode at an irradiation dose of 11 / cm 2 or less, but it is also preferable to appropriately set the ion irradiation dose according to the film thickness of the heavy metal electrode. As the thickness of the heavy metal electrode decreases, the probability of collision between high-energy ions and heavy metal atoms decreases, and the probability of activation also decreases, so that the ion irradiation dose can be increased as compared with the case where the film thickness is large. It can also be said that the smaller the film thickness of the heavy metal electrode, the smaller the number of activated heavy metal atoms, and thus the smaller the total amount of radiation, and thus the lowering of the threshold value is less likely to occur.
【0028】図3には、重金属電極膜厚としきい値変動
を生じない最大イオン照射量との関係が示されている。
図に示されるように、重金属電極の膜厚が小さくなるほ
どしきい値変動を生じない最大イオン照射量を大きく設
定できる。このように、重金属電極膜厚に応じてイオン
照射量を変化させることで、重金属電極の放射化による
しきい値電圧低下を抑制しつつ、nドリフト領域に確実
に格子欠陥領域32を形成してターンオフ時間を短縮化
することができる。例えば、ドレイン電極10の膜厚を
100nmとした場合にはイオン照射量を5.0×10
10/cm2とし、ドレイン電極10の膜厚を50nmと
した場合にはイオン照射量を1.0×1011/cm2と
する等である。FIG. 3 shows the relationship between the thickness of the heavy metal electrode and the maximum ion irradiation dose that does not cause the threshold fluctuation.
As shown in the figure, the smaller the film thickness of the heavy metal electrode, the larger the maximum ion irradiation dose that does not cause the threshold fluctuation. In this way, by changing the ion irradiation amount according to the film thickness of the heavy metal electrode, the lattice defect region 32 is reliably formed in the n drift region while suppressing the threshold voltage drop due to activation of the heavy metal electrode. The turn-off time can be shortened. For example, when the thickness of the drain electrode 10 is 100 nm, the ion irradiation dose is 5.0 × 10 5.
When the film thickness of the drain electrode 10 is 10 nm / cm 2 and the film thickness is 50 nm, the ion irradiation dose is 1.0 × 10 11 / cm 2 .
【0029】図4には、他の実施形態に係るIGBTの
製造方法が示されている。上述した実施形態において
は、ドレイン電極10やソース電極28が形成された後
に重金属電極を介してイオン照射を行い格子欠陥領域3
2をnドレイン領域に形成しているが、本実施形態にお
いては重金属電極を形成する前にイオン照射を行ってn
ドレイン領域に格子欠陥領域32を形成する。すなわ
ち、図4(a)に示されるように、基板12の裏面側に
ドレイン電極10を形成するに先立って基板12の裏面
側からイオン照射を行い、nドリフト領域の基板12近
傍に格子欠陥領域32を形成し、図4(b)に示される
ように、格子欠陥領域32が形成された後に基板12の
裏面側にドレイン電極10を形成する。FIG. 4 shows a method of manufacturing an IGBT according to another embodiment. In the embodiment described above, after the drain electrode 10 and the source electrode 28 are formed, ion irradiation is performed through the heavy metal electrode to form the lattice defect region 3.
2 is formed in the n drain region, but in the present embodiment, the ion irradiation is performed before forming the heavy metal electrode,
The lattice defect region 32 is formed in the drain region. That is, as shown in FIG. 4A, prior to forming the drain electrode 10 on the back surface side of the substrate 12, ion irradiation is performed from the back surface side of the substrate 12 to form a lattice defect region near the substrate 12 in the n drift region. 32 is formed, and as shown in FIG. 4B, the drain electrode 10 is formed on the back surface side of the substrate 12 after the lattice defect region 32 is formed.
【0030】このように、重金属電極形成前に格子欠陥
領域32を形成することで、重金属電極の放射化を確実
に防止し、しきい値電圧の低下を招くことなくターンオ
フ時間の短縮化を図ることができる。By thus forming the lattice defect region 32 before forming the heavy metal electrode, the activation of the heavy metal electrode is surely prevented, and the turn-off time is shortened without lowering the threshold voltage. be able to.
【0031】なお、このときのイオン照射量は上述の実
施形態のように1.0×1011/cm2以下とする必要
は必ずしもなく、それ以上のイオン照射量で照射するこ
ともできる。The ion irradiation amount at this time does not necessarily have to be 1.0 × 10 11 / cm 2 or less as in the above-described embodiment, and the ion irradiation amount can be larger than that.
【0032】図5には、本実施形態におけるIGBTの
製造方法フローチャートが示されている。まず、p基板
12上にnエピタキシャル層14を形成する(S10
1)。nエピタキシャル層14を形成した後、nエピタ
キシャル層14を熱酸化させて絶縁膜16を形成し、絶
縁膜16上にゲート電極18を形成する(S102)。
次に、nエピタキシャル層14の一部にドナー元素をイ
オン注入し、n+ソース領域26を形成する(S10
3)。さらに、nエピタキシャル層14の一部にホウ素
等のアクセプタ性元素をイオン注入し、n+ソース領域
26よりも深い位置にpボディ領域22を形成する(S
104)。pボディ領域22を形成した後、酸化シリコ
ン等で絶縁膜20,30を形成し、さらにnエピタキシ
ャル層14の一部にアクセプタ性元素をイオン注入して
p+ボディ領域24を形成する(S105)。そして、
p+ボディ領域24及びn+ソース領域を導通させるた
めのソース電極28を形成する(S106)。FIG. 5 shows a flowchart of the method for manufacturing the IGBT in this embodiment. First, the n epitaxial layer 14 is formed on the p substrate 12 (S10).
1). After forming the n epitaxial layer 14, the n epitaxial layer 14 is thermally oxidized to form the insulating film 16, and the gate electrode 18 is formed on the insulating film 16 (S102).
Next, a donor element is ion-implanted into a part of the n epitaxial layer 14 to form the n + source region 26 (S10).
3). Further, an acceptor element such as boron is ion-implanted into a part of the n epitaxial layer 14 to form the p body region 22 at a position deeper than the n + source region 26 (S).
104). After forming the p body region 22, the insulating films 20 and 30 are formed of silicon oxide or the like, and the acceptor element is ion-implanted into a part of the n epitaxial layer 14 to form the p + body region 24 (S105). And
A source electrode 28 for electrically connecting the p + body region 24 and the n + source region is formed (S106).
【0033】従来のIGBTの製造方法においては、ソ
ース電極28を形成した後、続いて基板12の裏面側に
ドレイン電極10を形成し、さらにドレイン電極10あ
るいはソース電極28を介して3He2+等の高エネルギ
イオンを照射して格子欠陥領域32を形成するが、本実
施形態においてはソース電極28を形成した後であっ
て、ドレイン電極10を形成する前に基板12の裏面側
からイオンを照射し、nドリフト領域にイオンを注入し
て格子欠陥領域32を形成する(S107)。そして、
格子欠陥領域32を形成した後、基板12の裏面側にド
レイン電極10を形成する(S108)。In the conventional IGBT manufacturing method, after the source electrode 28 is formed, the drain electrode 10 is subsequently formed on the back surface side of the substrate 12, and further 3 He 2+ is formed via the drain electrode 10 or the source electrode 28. While the lattice defect region 32 is formed by irradiating high-energy ions such as the above, in the present embodiment, after the source electrode 28 is formed and before the drain electrode 10 is formed, ions are emitted from the back surface side of the substrate 12. Irradiation is performed and ions are implanted into the n drift region to form the lattice defect region 32 (S107). And
After forming the lattice defect region 32, the drain electrode 10 is formed on the back surface side of the substrate 12 (S108).
【0034】このように、重金属電極形成前にイオン照
射を行って格子欠陥領域32を形成することで、イオン
照射量を特に制限することなく格子欠陥領域32を形成
することができ、これによりしきい値電圧の変動を生じ
ることなく確実にターンオフ時間を短縮することができ
る。As described above, by performing the ion irradiation before forming the heavy metal electrode to form the lattice defect region 32, the lattice defect region 32 can be formed without particularly limiting the ion irradiation amount. The turn-off time can be surely shortened without changing the threshold voltage.
【0035】なお、本実施形態においては基板12の裏
面側からイオン照射を行って格子欠陥領域32を形成し
ているが、ソース電極28側からイオンを照射して格子
欠陥領域32を形成することも可能である。In this embodiment, the lattice defect region 32 is formed by irradiating ions from the back surface side of the substrate 12, but the lattice defect region 32 is formed by irradiating ions from the source electrode 28 side. Is also possible.
【0036】図6には、このような場合のIGBT製造
方法が示されている。図6(a)に示されるように、p
+ボディ領域24及びn+ソース領域26の導通をとる
ためのソース電極28を形成する前に表面側からイオン
照射を行ってnドリフト領域に格子欠陥領域32を形成
する。その後、図6(b)に示されるようにソース電極
28を形成する。FIG. 6 shows an IGBT manufacturing method in such a case. As shown in FIG. 6A, p
Before forming the source electrode 28 for establishing conduction between the + body region 24 and the n + source region 26, ion irradiation is performed from the surface side to form the lattice defect region 32 in the n drift region. Then, the source electrode 28 is formed as shown in FIG.
【0037】この方法によっても、図4の場合と同様に
重金属電極の放射化を防止し、しきい値電圧の変動防止
及びターンオフ時間の短縮化を図ることができる。Also by this method, as in the case of FIG. 4, activation of the heavy metal electrode can be prevented, fluctuation of the threshold voltage can be prevented, and turn-off time can be shortened.
【0038】以上説明した実施形態においては、電極の
材料としてTiやNi、Au等の重金属を用いている
が、電極の材料自体はAl等の軽金属を用い、電極とシ
リコン化合物との化学反応を防止するために電極とシリ
コン化合物との界面に重金属のバリア層を用いる場合に
おいても同様に適用することができる。In the embodiments described above, heavy metals such as Ti, Ni, Au, etc. are used as the material of the electrodes. However, as the material itself of the electrodes, light metals such as Al are used, and the chemical reaction between the electrodes and the silicon compound is performed. The same can be applied to the case where a heavy metal barrier layer is used at the interface between the electrode and the silicon compound for prevention.
【0039】図7には、このようなバリア層を用いた場
合のIGBTの製造方法が示されている。図7(a)に
示されるように、ゲート絶縁膜20、30とソース電極
28との間には、TiN、TiC、Ti−Si−N、I
r−Ta、TaC、TaN、Ta−Si、Ta−Si−
N、W、WN、WSiN、WReBなどのAlより重い
金属または金属化合物からなるバリア層34が形成され
ており、裏面側にドレイン電極10を形成する前にイオ
ン照射を行って格子欠陥領域32を形成する。その後、
図7(b)に示されるように基板12の裏面側にドレイ
ン電極10を形成してIGBTを構成する。FIG. 7 shows a method of manufacturing an IGBT using such a barrier layer. As shown in FIG. 7A, TiN, TiC, Ti-Si-N, and I are formed between the gate insulating films 20 and 30 and the source electrode 28.
r-Ta, TaC, TaN, Ta-Si, Ta-Si-
A barrier layer 34 made of a metal or a metal compound that is heavier than Al, such as N, W, WN, WSiN, and WReB, is formed. Ion irradiation is performed before the drain electrode 10 is formed on the back surface side to form the lattice defect region 32. Form. afterwards,
As shown in FIG. 7B, the drain electrode 10 is formed on the back surface side of the substrate 12 to form an IGBT.
【0040】この実施形態においても、重金属バリア層
34を介してイオン照射を行うことがないので、バリア
層34の放射化を防止してしきい値電圧の変動を抑える
ことができる。Also in this embodiment, since ion irradiation is not performed through the heavy metal barrier layer 34, activation of the barrier layer 34 can be prevented and fluctuations in the threshold voltage can be suppressed.
【0041】図8には、さらに他の実施形態に係るIG
BTの製造方法が示されている。本実施形態において
も、図7に示された製造方法と同様に電極周縁にバリア
層34が形成されるが、このバリア層34を形成する前
に表面側からイオン照射を行ってnドリフト領域に格子
欠陥領域32を形成する(図8(a))。その後、図8
(b)に示されるようにバリア層34及びソース電極2
8を形成する。FIG. 8 shows an IG according to another embodiment.
A method of manufacturing BT is shown. Also in this embodiment, the barrier layer 34 is formed on the electrode periphery similarly to the manufacturing method shown in FIG. 7, but before the barrier layer 34 is formed, ion irradiation is performed from the surface side to form the n drift region. The lattice defect region 32 is formed (FIG. 8A). After that, FIG.
As shown in (b), the barrier layer 34 and the source electrode 2
8 is formed.
【0042】この方法によっても、バリア層34を介し
てイオン照射が行われないので、放射化によるしきい値
電圧変動を招くことなく、格子欠陥領域32を形成して
ターンオフ時間を短縮化することができる。Even with this method, since the ion irradiation is not performed through the barrier layer 34, the lattice defect region 32 is formed and the turn-off time is shortened without causing the threshold voltage fluctuation due to activation. You can
【0043】以上、本発明の実施形態について説明した
が、本発明はこれらに限定されることなく本発明の技術
的思想の範囲内で種々の変更使用が可能である。たとえ
ば、ゲート電極18はトレンチ型とすることもできる、
また、IGBTの各領域における半導体の導電型をそれ
ぞれの相補型(p型である場合にはn型とする)とする
こともできる。また、IGBTの構成において適宜バッ
ファ領域を設けてもよく、半導体もシリコン以外の材料
を用いることができる。Although the embodiments of the present invention have been described above, the present invention is not limited to these, and various modifications and uses are possible within the scope of the technical idea of the present invention. For example, the gate electrode 18 may be of a trench type,
Further, the conductivity type of the semiconductor in each region of the IGBT may be the complementary type (if it is p-type, it is n-type). In addition, a buffer region may be appropriately provided in the configuration of the IGBT, and the semiconductor may be made of a material other than silicon.
【0044】[0044]
【発明の効果】以上説明したように、本発明によれば半
導体装置の特性変動、特にしきい値電圧の低下を招くこ
となくターンオフ特性を改善することができる。As described above, according to the present invention, the turn-off characteristic can be improved without causing the characteristic variation of the semiconductor device, especially the decrease of the threshold voltage.
【図1】 本発明の実施形態に係るIGBTの断面図で
ある。FIG. 1 is a sectional view of an IGBT according to an embodiment of the present invention.
【図2】 実施形態におけるイオン照射量としきい値電
圧変動の関係を示す図である。FIG. 2 is a diagram showing a relationship between an ion irradiation dose and a threshold voltage fluctuation in the embodiment.
【図3】 実施形態における重金属電極膜厚とイオン照
射量との関係を示すグラフ図である。FIG. 3 is a graph showing a relationship between a heavy metal electrode film thickness and an ion irradiation dose in the embodiment.
【図4】 他の実施形態に係るIGBT製造方法の説明
図である。FIG. 4 is an explanatory diagram of an IGBT manufacturing method according to another embodiment.
【図5】 図4に示された製造方法のフローチャートで
ある。5 is a flowchart of the manufacturing method shown in FIG.
【図6】 他の実施形態に係るIGBT製造方法を示す
説明図である。FIG. 6 is an explanatory diagram showing an IGBT manufacturing method according to another embodiment.
【図7】 さらに他の実施形態に係るIGBT製造方法
を示す説明図である。FIG. 7 is an explanatory diagram showing an IGBT manufacturing method according to still another embodiment.
【図8】 さらに他の実施形態に係るIGBT製造方法
を示す説明図である。FIG. 8 is an explanatory view showing an IGBT manufacturing method according to still another embodiment.
【図9】 従来技術のIGBT製造方法の説明図であ
る。FIG. 9 is an explanatory diagram of a conventional IGBT manufacturing method.
10 ドレイン電極、12 基板、14 nエピタキシ
ャル層、16 ゲート絶縁膜、18 ゲート電極、22
pボディ領域、24 p+ボディ領域、26n+ソー
ス領域、28 ソース電極、32 格子欠陥領域。10 drain electrode, 12 substrate, 14 n epitaxial layer, 16 gate insulating film, 18 gate electrode, 22
p body region, 24 p + body region, 26 n + source region, 28 source electrode, 32 lattice defect region.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/78 H01L 21/336 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 29/78 H01L 21/336
Claims (8)
設け、このスイッチング素子のオンオフにより前記半導
体層の厚さ方向の電流をスイッチング制御する半導体装
置であって、 重金属電極と、 前記半導体層の一部に1.0×1011/cm2以下の照
射量でイオンを注入することにより形成された格子欠陥
領域と、 を有し、前記重金属電極は、少なくとも半導体層側にバ
リア用重金属を備えた多層金属電極であることを特徴と
する半導体装置。1. A semiconductor device in which a switching element is provided on a front surface side of a semiconductor layer, and a current in a thickness direction of the semiconductor layer is switching-controlled by turning on / off the switching element, wherein a heavy metal electrode and one of the semiconductor layers are provided. A lattice defect region formed by implanting ions at a dose of 1.0 × 10 11 / cm 2 or less, and the heavy metal electrode has a barrier defect at least on the semiconductor layer side.
A semiconductor device comprising a multi-layer metal electrode provided with a heavy metal for a rear .
設けるとともに半導体層の表面側及び裏面側に重金属電
極を設け、前記スイッチング素子のオンオフにより前記
半導体層の厚さ方向の電流をスイッチング制御する半導
体装置の製造方法であって、 前記重金属電極を介して前記半導体層の一部に1.0×
10 11 /cm 2 以下の照射量でイオンを注入することに
より格子欠陥領域を形成するステップを有し、 前記重金属電極は、少なくとも半導体層側にバリア用重
金属を備えた多層金属電極であることを特徴とする半導
体装置の製造方法。 2. A switching element is provided on the front surface side of the semiconductor layer.
In addition to the provision of heavy metal electrodes on the front and back sides of the semiconductor layer,
A pole is provided, and the switching element is turned on / off to
Semiconductor for switching current control in the thickness direction of a semiconductor layer
A method for manufacturing a body device, comprising: applying 1.0 × to a part of the semiconductor layer through the heavy metal electrode.
Ion implantation at a dose of 10 11 / cm 2 or less
Forming a lattice defect region further, wherein the heavy metal electrode is formed on at least the semiconductor layer side,
Semi-conductor characterized by being a multi-layer metal electrode with metal
Body device manufacturing method.
ンは、互いに照射位置を変化させて複数回注入すること
を特徴とする半導体装置の製造方法。3. The method according to claim 2, wherein the io
Is a method for manufacturing a semiconductor device, characterized in that the irradiation positions are mutually changed and a plurality of times are injected .
ンは、照射ビームの半値幅分だけ照射ビームの中心位置
をずらせて複数回注入することを特徴とする半導体装置
の製造方法。 4. The method according to claim 2, wherein the io
Is the center position of the irradiation beam by the half width of the irradiation beam
A method for manufacturing a semiconductor device, which comprises implanting a plurality of times by shifting the implantation .
ンの照射量を前記重金属電極の厚さに応じて変化させる
ことを特徴とする半導体装置の製造方法。 5. The method according to claim 2, wherein the io
A method of manufacturing a semiconductor device, comprising: changing the amount of ion irradiation according to the thickness of the heavy metal electrode .
設けるとともに半導体層の表面側及び裏面側に重金属電
極を設け、前記スイッチング素子のオンオフにより前記
半導体層の厚さ方向の電流をスイッチング制御する半導
体装置の製造方法であって、前記重金属電極形成前に前
記半導体層の一部にイオンを注入することにより格子欠
陥領域を形成することを特徴とする半導体装置の製造方
法。6. A switching element is provided on the front surface side of the semiconductor layer.
In addition to the provision of heavy metal electrodes on the front and back sides of the semiconductor layer,
A pole is provided, and the switching element is turned on / off to
Semiconductor for switching current control in the thickness direction of a semiconductor layer
A method for manufacturing a body device, comprising:
By implanting ions in a part of the semiconductor layer,
A method for manufacturing a semiconductor device, which comprises forming a recessed region .
設けるとともに半導体層の表面側及び裏面側に重金属電
極を設け、前記スイッチング素子のオンオフにより前記
半導体層の厚さ方向の電流をスイッチング制御する半導
体装置の製造方法であって、前記半導体層の表面側ある
いは裏面側の一方に重金属電極が形成された後であって
他方の側に重金属電極が形成される前に、前記他方の側
から前記半導体層の一部にイオンを注入することにより
格子欠陥領域を形成することを特徴とする半導体装置の
製造方法。7. A switching element is provided on the surface side of the semiconductor layer.
In addition to the provision of heavy metal electrodes on the front and back sides of the semiconductor layer,
A pole is provided, and the switching element is turned on / off to
Semiconductor for switching current control in the thickness direction of a semiconductor layer
A method of manufacturing a body device, comprising: a front surface side of the semiconductor layer;
Or after the heavy metal electrode is formed on one of the back side
Before the heavy metal electrode is formed on the other side, the other side
By implanting ions into part of the semiconductor layer from
A method of manufacturing a semiconductor device, comprising forming a lattice defect region .
おいて、前記重金属電極は、少なくとも半導体層側にバ
リア用重金属層を備えた多層金属電極であることを特徴
とする半導体装置の製造方法。8. The method according to claim 6,
In addition, the heavy metal electrode has a bar at least on the semiconductor layer side.
A method of manufacturing a semiconductor device, comprising a multilayer metal electrode having a heavy metal layer for a rear .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000152316A JP3518486B2 (en) | 2000-05-24 | 2000-05-24 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000152316A JP3518486B2 (en) | 2000-05-24 | 2000-05-24 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001332566A JP2001332566A (en) | 2001-11-30 |
JP3518486B2 true JP3518486B2 (en) | 2004-04-12 |
Family
ID=18657754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000152316A Expired - Fee Related JP3518486B2 (en) | 2000-05-24 | 2000-05-24 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3518486B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9257283B2 (en) * | 2012-08-06 | 2016-02-09 | General Electric Company | Device having reduced bias temperature instability (BTI) |
JP2016162807A (en) * | 2015-02-27 | 2016-09-05 | トヨタ自動車株式会社 | Semiconductor device and method of manufacturing the same |
-
2000
- 2000-05-24 JP JP2000152316A patent/JP3518486B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001332566A (en) | 2001-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10629678B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US7087981B2 (en) | Metal semiconductor contact, semiconductor component, integrated circuit arrangement and method | |
JP5033335B2 (en) | Semiconductor device and inverter device using the same | |
US6441408B2 (en) | Power semiconductor component for high reverse voltages | |
US7361970B2 (en) | Method for production of a buried stop zone in a semiconductor component and semiconductor component comprising a buried stop zone | |
US10651037B2 (en) | Method for fabricating a doped zone in a semiconductor body | |
JP3413021B2 (en) | Semiconductor device | |
US7759711B2 (en) | Semiconductor device with substrate having increased resistance due to lattice defect and method for fabricating the same | |
JP3188443B2 (en) | FET, IGBT and MCT structures with improved operating characteristics, and method of manufacturing the same | |
US5851857A (en) | High voltage power MOS device | |
JP4840551B2 (en) | MOS transistor | |
US5589408A (en) | Method of forming an alloyed drain field effect transistor and device formed | |
JP2723936B2 (en) | Semiconductor element | |
JP2003282575A (en) | Semiconductor device and manufacturing method therefor | |
JP3518486B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3282550B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH0531829B2 (en) | ||
WO2023233802A1 (en) | Semiconductor device manufacturing method | |
JP7396000B2 (en) | silicon carbide semiconductor device | |
JPH0671078B2 (en) | Semiconductor device | |
WO2024219047A1 (en) | Semiconductor device | |
JP2022122034A (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
JP4045749B2 (en) | Semiconductor device and circuit using semiconductor device | |
JPH04171768A (en) | Manufacture of semiconductor device | |
JPH0254968A (en) | Conductivity modulation type mos-fet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080206 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |