JP3513016B2 - Driving method and driving circuit for liquid crystal display device - Google Patents

Driving method and driving circuit for liquid crystal display device

Info

Publication number
JP3513016B2
JP3513016B2 JP19268098A JP19268098A JP3513016B2 JP 3513016 B2 JP3513016 B2 JP 3513016B2 JP 19268098 A JP19268098 A JP 19268098A JP 19268098 A JP19268098 A JP 19268098A JP 3513016 B2 JP3513016 B2 JP 3513016B2
Authority
JP
Japan
Prior art keywords
liquid crystal
display device
voltage
crystal display
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19268098A
Other languages
Japanese (ja)
Other versions
JPH1184346A (en
Inventor
浩士 長谷部
武志 桑田
豊 中川
英昌 高
孝 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Display Corp
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Kyocera Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd, Kyocera Display Corp filed Critical Asahi Glass Co Ltd
Priority to JP19268098A priority Critical patent/JP3513016B2/en
Publication of JPH1184346A publication Critical patent/JPH1184346A/en
Application granted granted Critical
Publication of JP3513016B2 publication Critical patent/JP3513016B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は液晶表示装置を高速に駆
動する方法及び駆動回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and a driving circuit for driving a liquid crystal display device at high speed.

【0002】[0002]

【従来の技術】従来ツイスティッドネマチック(TN)
又はスーパーツイスティッドネマチック(STN)など
の単純マトリクス方式液晶表示装置には、電圧平均化法
とよばれる駆動方法が用いられてきた。この駆動方法で
は、走査線数をN、フレーム周期をTとしたとき、選択
期間にはT/N、非選択期間には(N−1)T/Nの時
間が割り当てられる。すなわち、1フレーム内に、N本
中1本の選択パルスが存在し、他は、ON電圧選択パ
ルスの1/bの波高値をもつバイアス波で構成される印
加波形で成り立っている。図5(a)のAに印加波形を
示した。横軸は時間、縦軸は電圧である。
2. Description of the Related Art Conventional twisted nematic (TN)
Alternatively, a driving method called a voltage averaging method has been used for a simple matrix liquid crystal display device such as a super twisted nematic (STN). In this drive method, when the number of scanning lines is N and the frame period is T, T / N is assigned to the selection period and (N-1) T / N is assigned to the non-selection period. That is, in one frame, there is a selection pulse of N present one in the other is made up in composed applied waveform bias wave having a peak value of 1 / b of the selection pulse ON voltage. The applied waveform is shown in A of FIG. The horizontal axis represents time and the vertical axis represents voltage.

【0003】[0003]

【発明が解決しようとする課題】この電圧平均化法にお
いては、液晶がいわゆる実効値応答としての挙動を示す
ことが前提となっており、これにより所定のコントラス
ト比を得ることができる。図5(b)のCに実効値応答
の様子を示す。横軸は時間、縦軸は液晶層の両側に偏光
板を配置した際の透過光強度である。
In this voltage averaging method, it is premised that the liquid crystal behaves as a so-called effective value response, whereby a predetermined contrast ratio can be obtained. The state of the effective value response is shown in C of FIG. The horizontal axis represents time, and the vertical axis represents transmitted light intensity when polarizing plates are arranged on both sides of the liquid crystal layer.

【0004】ところが、端末に用いられた液晶表示装置
におけるマウス表示又はビデオ表示に対応できるような
高速応答性を有する液晶を駆動する場合、上述の駆動方
法を用いると液晶分子の分子軸方向が電圧に対して追
随しやすいため、図5(b)のBのように、光学応答波
形がいわゆるピーク値応答的な挙動を示すようになり、
実効値応答のCからはずれるようになる。すなわち、選
択期間に立ち上がった光学応答波形が、非選択期間では
保持できず、減衰の割合が大きくなるので、透過率
均レベルが下がり、コントラスト比が低下するという問
題点が生じる。
[0004] However, when driving a liquid crystal having a high-speed response as accommodate mice display or video display in the liquid crystal display device used in the terminal, using the driving method described above, the molecular axis of the liquid crystal molecules There for easily follow against voltage, as shown in B of FIG. 5 (b), it will indicate the so-called peak response behavior optical response waveform,
It will deviate from C in the RMS response. That is, the optical response waveform that rises selection period, can not be maintained in the non-selection period, the ratio of the attenuation increases, lower the flat <br/> average level of transmittance, a problem that the contrast ratio is reduced Occurs.

【0005】このような問題は、数百以上の高デューテ
ィのダイナミック駆動を行なう際にはいわゆる液晶の
均応答時間が150msec以下になると発生してくる
が、特にダイナミック駆動における平均応答時間100
msec以下の液晶において顕著である。
Such a problem is caused by a high duty cycle of hundreds or more.
Although when performing dynamic drive of I will come occurs with flat <br/> average response time of the so-called liquid crystal is below 150 msec, the average response time, particularly in the dynamic drive 100
It is remarkable Oite in the following liquid crystal msec.

【0006】ここで、液晶表示装置における液晶の平均
応答時間とは以下のように本明細書では定義する。すな
わち、充分時間が経過した時点でのOFF電圧での光透
過度をTOFF 、ON電圧での光透過度をTONとし、OF
F電圧からON電圧に切り替えた時刻をt1 、その後、
光透過度Tが(TON−TOFF )×0.9+TOFF となる
時刻をt2 、また、ON電圧からOFF電圧に切り替え
た時刻をt3 、その後、光透過度Tが(TON−TOFF
×0.1+TOFF となる時刻をt4 とすると、平均応答
時間τは、 τ=((t4 −t3 )+(t2 −t1 ))/2 で表わされる。
Here, the average response time of the liquid crystal in the liquid crystal display device is defined in this specification as follows. That is, sufficient T OFF light transmittance of time is OFF voltage at the time that has passed, and the light transmittance of the ON voltage T ON, OF
The time when the F voltage is switched to the ON voltage is t 1 , and then
The time when the light transmittance T becomes (T ON −T OFF ) × 0.9 + T OFF is t 2 , the time when the ON voltage is switched to the OFF voltage is t 3 , and then the light transmittance T is (T ON −T OFF − T OFF )
The average response time τ is represented by τ = ((t 4 −t 3 ) + (t 2 −t 1 )) / 2, where t 4 is the time when × 0.1 + T OFF .

【0007】ところで、T.N.Ruckmongathan は低電圧で
の駆動及び表示の均一性を実現するため、いわゆるIH
AT法を提案している(1988 International Display R
esearch Conference)。その駆動方法は、
By the way, TNRuckmongathan realizes so-called IH in order to realize driving and display uniformity at a low voltage.
Proposed AT method (1988 International Display R
esearch Conference). The driving method is

【0008】N本の行電極をそれぞれM本の行電極から
なるP個(P=N/M)のサブグループに分け、
The N row electrodes are divided into P (P = N / M) subgroups each consisting of M row electrodes,

【0009】任意の1つの列電極であって、選択された
サブグループの表示されるべきデータを、[dkM+1,d
kM+2・・・,dkM+M];dkM+j=0or1(ここで0はオ
フ、1はオンを表わす。また、kは選択されるサブグル
ープに応じて0から(P−1)まで変化する)なるMビ
ット語で表示し、
For any one column electrode, the data to be displayed for the selected subgroup is [d kM + 1 , d
kM + 2 ..., d kM + M ]; d kM + j = 0 or 1 (where 0 represents off and 1 represents on; and k represents 0 to (P-1 ) Is displayed in M-bit word,

【0010】行電極の選択パターンを、 [akM+1,akM+2・・・,akM+M];akM+j=0or1 なる2M (=Q)種類のMビット語(w1 ,w2 ,・・
・wQ )で表示すると、以下に示すステップで駆動する
ことを特徴とするものである。
The selection pattern of the row electrodes is defined as [a kM + 1 , a kM + 2 ..., a kM + M ]; a kM + j = 0 or 1 2 M (= Q) kinds of M bit words (w 1 , w 2 , ...
-When displayed as w Q ), it is characterized by driving in the following steps.

【0011】(1)1番目の行電極のサブグループを選
ぶ。 (2)行電極の選択パターンとして1番目のMビット語
を選ぶ。 (3)選択されたサブグループの選択パターンとデータ
パターンとをビット毎に比較し、これらの排他的論理和
の出力の和iを求める。 (4)上記の和iに対して、列電極の電圧をV と定
める。 (5)マトリクスのそれぞれの列について独立にV
を選ぶ。
(1) Select the first row electrode subgroup. (2) Select the first M-bit word w 1 as the row electrode selection pattern. (3) the selection pattern and the data pattern of the selected sub-group compared for each bit, the sum i of the outputs of these exclusive OR. (4) With respect to the above sum i, the voltage of the column electrode is defined as V i . (5) V i independently for each column of the matrix
Choose.

【0012】(6)行電極と列電極とに同時に、列電極
にはViを、行電極には行電極選択パターンの第1番
目のw1を(選択されない行電極は接地され、選択され
た行電極は、0に対しては−Vr、1に対しては+Vr
とする。)、時間Tの間、電圧印加する。 (7)新しい行電極の選択パターンw2 が選ばれ、それ
に対応する列電極の電圧が(3)〜(5)の手順と同様
に選ばれ、(6)と同様に列と行を同時に時間Tの間、
電圧印加する。
[0012] (6) in the row and column electrodes at the same time, the V i is the column electrodes, 1st w 1 (the non-selected row electrodes of the selection pattern of the row electrodes of the row electrodes is grounded, selected The row electrodes are filled with -V r for 0 and + V r for 1
And ), And voltage is applied during time T. (7) A new row electrode selection pattern w 2 is selected, the corresponding column electrode voltage is selected in the same manner as in steps (3) to (5), and the column and row are simultaneously timed as in (6). During T
Apply voltage.

【0013】(8)全ての2M の行電極の選択パターン
が選択されて、1サイクルが完成する。 (9)次の行電極のサブグループが選ばれ、上記(2)
〜(8)のサイクルを連続する。
(8) All 2 M row electrode selection patterns are selected to complete one cycle. (9) The next row electrode subgroup is selected, and the above (2) is selected.
Continue the cycle of (8).

【0014】特に、 Vi =V0 (2i−M)/M Vr =V01/2 /M と選ぶと、電圧実効値のON/OFF比を最大にでき
る。
In particular, if V i = V 0 (2i-M) / MV r = V 0 N 1/2 / M is selected, the ON / OFF ratio of the effective voltage value can be maximized.

【0015】このときのONとOFFの実効電圧の比
は、 VON/VOFF =((N1/2 +1)/(N1/2 −1))
1/2 となり、従来より用いられている電圧平均化法における
ON/VOFFと等しくなる。したがって、コントラスト
も同等となる。また、マトリクスにおける各点灯部の電
圧実効値が均一になるので、表示パターンによらず均一
な表示が得られる。
The ratio of the effective voltage of ON to OFF at this time is V ON / V OFF = ((N 1/2 +1) / (N 1/2 -1))
It becomes 1/2 , which is equal to V ON / V OFF in the voltage averaging method used conventionally. Therefore, the contrast becomes the same. Further, since the effective voltage value of each lighting portion in the matrix becomes uniform, uniform display can be obtained regardless of the display pattern.

【0016】IHAT法は、高速応答を示す液晶に適用
した場合、必ずしも利点を生ずるわけではなく、また、
そのような概念も示されていなく、液晶表示パネルを高
速に駆動する方法とは直接なんら関係のないものであ
る。特に、液晶表示装置を高速に駆動する必要性は、動
画又は高速に切り替わる画面を表示する場合に生じる。
したがって、次々と入力される表示データを高速に処理
する必要があるが、こうした処理に適した構成について
はなんら記載されていない。本発明者は、この方法に新
規な改良を加えることにより、液晶表示パネルの高速駆
動に極めて適した駆動方法が得られることを新規に見出
し、本発明に至ったものである。
[0016] IHAT method, when applied to a liquid crystal showing a high-speed response, not necessarily cause the advantage, also,
Such a concept is not shown, and it has nothing to do with the method of driving the liquid crystal display panel at high speed. In particular, the need to drive the liquid crystal display device at high speed arises when displaying a moving image or a screen that switches at high speed.
Therefore, it is necessary to process the display data input one after another at high speed, but there is no description of a configuration suitable for such processing. The present inventor has newly found that a driving method extremely suitable for high-speed driving of a liquid crystal display panel can be obtained by adding a new improvement to this method, and has arrived at the present invention.

【0017】[0017]

【課題を解決するための手段】本発明は前述の課題を解
決すべくなされたものであり、マトリクス配置された列
電極とN本の行電極とを有する液晶表示装置の駆動方法
であって、N本の行電極をM本(2≦M<N)の行電極
からなる複数のサブグループに分け、行電極に選択時に
印加する電圧を1と0とで表し、選択する1つのサブグ
ループ内のすべての行電極には、1と0とで表される電
圧ベクトルを同時に印加し、残りの選択しないサブグル
ープ内の行電極には前記電圧ベクトルのいずれの電圧と
も異なる電圧である非選択電圧を印加し、表示データの
オンを1、オフを0で表し、M本の行電極に対応する
示データを所定のビット数毎に順次M個のメモリ領域に
書き込んだ後、同時に読みだし、該M本の行電極上に印
加される電圧ベクトルと、該M本の行電極に対応する表
示データとの排他的論理和に基づいて列電極に印加する
信号を形成し、1フレーム内で各点灯部の電圧実効値が
均一になるように、時間で変化させた各電圧ベクトルを
すべてのサブグループに順次印加する、液晶表示装置の
駆動方法である。以下、本発明が適用される駆動方法に
ついて説明する。該駆動方法は基本的には、選択パルス
列を、1つのサブグループの複数の行に同時に印加し、
さらに各サブグループ内の行電極に順次印加していくこ
とにより、行電極の選択を行ない、該選択パルスの印加
を1フレーム内で分散することにより、選択パルスで励
起された光学状態の非選択期間における減衰を小さくす
る、ものである。具体的な例をあげると、N本の行電極
とL本の列電極とを有するマトリクス液晶表示装置のN
本の行電極をP個(1<<N)のサブグループに分け
て1つのサブグループを一括して選択し、
The present invention has been made to solve the above-mentioned problems, and is a method of driving a liquid crystal display device having column electrodes and N row electrodes arranged in a matrix. N row electrodes are divided into a plurality of sub-groups of M row electrodes (2 ≦ M <N), and row electrodes are selected.
The voltage applied expressed in 1 and 0, all of the row electrodes in one sub-group to be selected, electrostatic represented by 1 and 0
Voltage vectors are applied simultaneously , and the row electrodes in the remaining non-selected subgroups are applied with any voltage of the voltage vectors.
The non-selection voltage which is a different voltage is applied, and the display data
On 1 represents off 0, after writing the sequential M memory area table <br/> display data corresponding to the row electrodes of the M present in every predetermined number of bits, read at the same time, the M present Of the voltage vectors applied to the row electrodes of M and row tables corresponding to the M row electrodes.
The signal to be applied to the column electrode is formed based on the exclusive OR with the indicated data, and the effective voltage value of each lighting portion is changed within one frame.
Each voltage vector changed with time to be uniform
This is a method of driving a liquid crystal display device, in which the voltage is sequentially applied to all subgroups . Hereinafter, a driving method to which the present invention is applied will be described. The driving method basically applies a selection pulse train simultaneously to a plurality of rows of one subgroup,
Further, by sequentially applying to the row electrodes in each sub-group, the row electrodes are selected, and the application of the selection pulse is dispersed within one frame, thereby non-selecting the optical state excited by the selection pulse. This is to reduce the attenuation in the period. As a specific example, N of a matrix liquid crystal display device having N row electrodes and L column electrodes is used.
The row electrodes of the selected collectively P number is divided into sub-groups (1 <P <N) 1 Tsunosa Bed group,

【0018】(a)行電極が選択状態では特定の2種類
のいずれかの電位をとるとした場合にサブグループのと
り得る電位状態全てを含むようにつくられたサブグル
ープの電位状態の集合をあらかじめ想定するとともに、
該集合を複数個のサブ集合に分け、 (b)1つのサブグループに属する行電極すべてを同時
に選択し、該サブグループが1つのサブ集合に属する全
ての電位状態になるように、サブ集合内のある電位状態
を順次印加し、 (c)bの工程を全てのサブグループについて行ない、 (d)次いでサブ集合をかえてb及びcの工程を全ての
サブ集合について行なう、ことにより行電極の選択を行
なうことができる。
[0018] (a) a set of potential state of a particular subgroup made to include all possible potential state subgroups when to take two kinds of any of the potential line electrodes in a selected state In advance,
The set is divided into a plurality of sub-sets, and (b) all row electrodes belonging to one sub-group are simultaneously
Selected, such that the sub-group is any potential state belonging to one sub-set, potential states of the sub-set to
Are sequentially applied, and (c) step b is performed for all sub-groups, and (d) the sub-sets are changed, and steps b and c are performed for all sub-sets, thereby selecting the row electrodes. You can

【0019】すなわち、IHAT法のように行電極の1
つのサブグループを選択する際、行電極の全ての選択パ
ターンをまとめて連続に印加するのではなく、行選択波
形のいくつかの選択パターンを印加する毎に、選択する
行電極のサブグループを更新し、全ての行電極のサブグ
ループを選択した後に、行選択波形の次の選択パターン
に移る方法をとるものである。
That is, as in the IHAT method, one of the row electrodes is
When selecting one subgroup, instead of applying all the selection patterns of the row electrodes together continuously, the subgroup of the selected row electrodes is updated every time several selection patterns of the row selection waveform are applied. However, after selecting all the subgroups of the row electrodes, the method moves to the next selection pattern of the row selection waveform.

【0020】本発明を図2のような実施例に従って詳細
に説明する。簡単のために行電極本数Nを400とし、
これをM=4本ずつのサブグループに分けることを考え
る。したがって、このときサブグループ数Pは全体でP
=N/M=100となる。
The present invention will be described in detail with reference to the embodiment shown in FIG. For simplicity, the number of row electrodes N is set to 400,
Consider dividing this into subgroups of M = 4 each. Therefore, at this time, the number of subgroups P is P as a whole.
= N / M = 100.

【0021】ここで、MNの約数であれば、サブグル
ープ内の行電極本数が全てそろって駆動回路構成上好
ましいが、必ずしもそうではなくても、行電極の本数の
少ないサブグループについては選択パターンの数が減る
だけであり、特に支障はない。
[0021] Here, M is a divisor der lever of N, but the row number of electrodes in the subgroup is a configuration preferable for all uniform driving circuit necessarily be rather so, less sub of the number of row electrodes The number of selection patterns for the group is reduced, and there is no particular problem.

【0022】IHAT法で提唱されているように、行電
極につき、複数本からなるサブグループ単位の選択を行
なうためには、選択電圧を一定にするのではなく、時間
で変化させる必要がある。基本的なIHAT法では、選
択電圧を+Vrと−Vrとの2値とし、同時に選択すべき
行電極の本数をM本とすると、とり得るサブグループに
ついての電位状態(全部で2M種類ある)それぞれの全
てを順次、当該行電極のサブグループについて印加す
る。この例のように、2種類の選択電圧は絶対値を等し
くして、符号を反対としたものを用い、かつ非選択電圧
は0(接地)とすることが、実際の駆動回路を簡単に
し、かつ信号が交流化されるため好ましい。
As has been proposed by the IHAT method, in order to select a row electrode in units of a subgroup consisting of a plurality of electrodes, it is necessary to change the selection voltage over time rather than keeping it constant. In the basic IHAT method, if the selection voltage is a binary value of + V r and −V r, and the number of row electrodes to be selected at the same time is M, the potential states of the possible subgroups (2 M types in total) can be obtained. All) are sequentially applied for the subgroup of row electrodes in question. As in this example, it is possible to simplify the actual driving circuit by setting the absolute values of the two kinds of selection voltages to be equal in absolute value and using opposite signs and setting the non-selection voltage to 0 (ground). Moreover, the signal is converted into an alternating current, which is preferable.

【0023】本例では、このような電位状態全てを含む
(要素の数2M 以上の)電位状態の集合をまず考える。
例えば、本例のように1つのサブグループが4本の行電
極からなる場合は、全体としてとり得る電位状態は24
=16通り存在する。この場合の行電極の電位状態の集
合は、要素の数が16以上となる。
In this example, a set of potential states (having 2 M or more of elements) including all such potential states is first considered.
For example, when one subgroup consists of four row electrodes as in this example, the potential state that can be taken as a whole is 2 4
= 16 types exist. In this case, the set of potential states of the row electrodes has 16 or more elements.

【0024】要素の数は2M個にする(すなわち、全て
の電位状態が1回ずつ現われる)のが、簡単で好ましい
が、駆動タイミングの関係では同じ状態を重ねて要素と
したり、上記の選択電圧を2値としてとり得る状態以外
の状態を付加することも可能である。いずれにしても、
1つのサブグループの選択が完了するためには選択電圧
を2値としてとり得る電位状態の全てが、その行電極の
サブグループに印加されなくてはならない。以下は簡単
のため、M=4で電位状態の集合の要素数が24=16
の場合について主に考える。
It is simple and preferable to set the number of elements to 2 M (that is, all the potential states appear once). However, in terms of drive timing, the same states can be overlapped as elements, or the above selection can be made. It is also possible to add a state other than the state in which the voltage can be binary. In any case,
In order to complete the selection of one subgroup, all the potential states that can take the selection voltage as binary must be applied to the subgroup of the row electrode. For simplicity, the number of elements in the set of potential states is 2 4 = 16 for M = 4 for simplicity.
I mainly think about the case.

【0025】この集合を+Vr →1,−Vr →0とし
て、かつ4本の行電極をa1 ,a2 ,a3 ,a4 として
表1に示した。
This set is shown in Table 1 as + V r → 1, -V r → 0, and the four row electrodes as a 1 , a 2 , a 3 and a 4 .

【0026】[0026]

【表1】 [Table 1]

【0027】本例では、具体的には、 (1)このような行電極のサブグループの電位状態の集
合を複数個のサブ集合に分け、 (2)1つのサブグループに属する行電極に、該サブグ
ループが1つのサブ集合に属する全ての電位状態になる
ように同時に一括して電圧を印加し、 (3)第2の工程を全ての行電極のサブグループについ
て行ない、 (4)次いで第及び第の工程を全てのサブ集合につ
いて行なう、ことにより行電極の選択を行なう。これに
より選択パルスの印加を1フレーム内で分散させ、選択
パルスで励起された光学状態の非選択期間における減衰
を小さくすることができる。
In this example, specifically, (1) such a set of potential states of subgroups of row electrodes is divided into a plurality of subsets, and (2) row electrodes belonging to one subgroup are A voltage is applied simultaneously in a batch so that the subgroups are in all potential states belonging to one subset, and (3) the second step is performed for all the row electrode subgroups. Row electrodes are selected by performing steps 2 and 3 for all sub-sets. This makes it possible to disperse the application of the selection pulse within one frame and reduce the attenuation of the optical state excited by the selection pulse in the non-selection period.

【0028】行電極のサブグループの電位状態の集合を
複数個のサブ集合に分ける方法については、サブ集合の
要素の数を必ずしもそろえることを要しないが、電位状
態の集合の要素が、2M 個ある場合は2M-j 個(0≦j
≦M−1)の等しく2j 個の要素を有するサブ集合を作
ることが、駆動回路を形成するうえで、好ましい。ただ
し、一画面を一回選択する期間中に、サブ集合の個数だ
け、選択パルスが分散されることになるため、サブ集合
の個数は多い方がよく、最も好ましいのはj=0,すな
わちサブ集合の要素の数を1とした場合である。
Regarding the method of dividing the set of potential states of the sub-group of row electrodes into a plurality of sub-sets, it is not necessary to make the number of elements of the sub-set uniform, but the number of elements of the set of potential states is 2 If there are M, 2 Mj ( 0≤j
It is preferable for forming the driving circuit to form a sub-set having 2 j elements of ≦ M−1). However, since the selection pulses are distributed by the number of the sub-sets during the period of selecting one screen once, the number of the sub-sets should be large, and the most preferable one is j = 0, that is, the sub-sets. This is the case where the number of elements in the set is 1.

【0029】以下はj=0とした場合について説明す
る。
The case where j = 0 is described below.

【0030】電位状態の集合の中の個々の電位状態の印
加順序については、任意である。例えば表1に示した番
号順に印加するなら自然2進法の順となる。また、ラン
ダムコードやグレイコードを採用することもできる。
The order of applying the individual potential states in the set of potential states is arbitrary. For example, if the voltages are applied in the order shown in Table 1, the natural binary system will be used. Alternatively, a random code or a gray code can be adopted.

【0031】また、行電極のサブグループ内の全ての行
電極について選択波形の周波数が等しくなる周波数均一
化コードを用いることもできる。M=4の場合の一例を
表2に示した。
It is also possible to use a frequency equalizing code in which the frequencies of the selected waveforms are equal for all the row electrodes in the row electrode subgroup. Table 2 shows an example of the case of M = 4.

【0032】[0032]

【表2】 [Table 2]

【0033】この1,0で表わした電位状態のそれぞれ
を、以下、選択パターンと称すると、選択パターンはM
ビット語で表現できる。自然2進法の順で選ぶ場合、図
2の例は、選択パターンは4ビット語で表現でき、(a
1 ,a2 ,a3 ,a4 )=(0,0,0,0)→(1,
0,0,0)→(0,1,0,0)→−−−→(1,
1,1,1)と変化していくことになる。そして、各選
択パターン毎に、全てサブグループについて電圧が印
加され、その後次の選択パターンに移る。このようにし
た場合の図2中の最上段の行電極のサブグループ内の4
本の行電極R1 〜R4 についての電位の時系列変化を示
したのが図1である。
Hereinafter, each of the potential states represented by 1, 0 will be referred to as a selection pattern. The selection pattern will be M.
Can be expressed in bit words. When selecting in the order of natural binary, in the example of FIG. 2, the selection pattern can be expressed by a 4-bit word, and (a
1 , a 2 , a 3 , a 4 ) = (0,0,0,0) → (1,
0,0,0) → (0,1,0,0) → −−− → (1,
It will change from 1, 1, 1). Then, for each selection pattern, the voltage for all sub-groups is applied, then it moves to the next selection pattern. In this case, 4 in the sub-group of the top row electrode in FIG.
FIG. 1 shows a time series change of the potentials of the row electrodes R 1 to R 4 of the book.

【0034】このようにすることにより、従来は図5の
ようにN本に1本の割合で配列されていた選択パルス
が、N/M本に1本の割合で、分散されるようになるた
め、次の選択パルスが立つまでの非選択期間が、従来の
電圧平均化法に比べて短くなり、光学的変化の度合いが
少なくなるので、輝度及びコントラスト低下の防止に寄
与する。
By doing so, the selection pulses, which were conventionally arranged at a ratio of 1 to N as shown in FIG. 5, are dispersed at a ratio of 1 to N / M. Therefore, the non-selection period until the next selection pulse rises is shorter than that in the conventional voltage averaging method, and the degree of optical change is reduced, which contributes to prevention of deterioration in brightness and contrast.

【0035】以下にこの場合、列電極に印加するべき電
圧について説明する。図2のような表示パターンを表示
するとすると、これに対応するデータのパターンは、オ
ンを1、オフを0とすると、図中の表のようになり、1
本の列電極では各サブグループに対して、Mビット(図
2では4ビット)毎のデータパターンに分けられる。例
えば列電極C9 では(d1 ,d2 ,d3 ,d4 )=
(1,0,1,0)である。行電極の1つのサブグルー
プが表1の電位状態にあるときに、それぞれの列電極に
印加すべき電圧を決定するために、行電極の選択パター
ンの4ビット語と、対応する列電極のデータパターンの
4ビット語とで、排他的論理和をとる。
The voltage to be applied to the column electrodes in this case will be described below. When a display pattern as shown in FIG. 2 is displayed, the data pattern corresponding to this is as shown in the table in the figure when ON is 1 and OFF is 0.
The column electrodes of the respective sub-group, which we divided into data pattern for each M bits (in FIG. 2 4 bits). For example, in the column electrode C 9 , (d 1 , d 2 , d 3 , d 4 ) =
(1,0,1,0). In order to determine the voltage to be applied to each column electrode when one subgroup of the row electrode is in the potential state of Table 1, the 4-bit word of the selection pattern of the row electrode and the data of the corresponding column electrode. Exclusive-OR with the 4-bit word of the pattern.

【0036】例えば、図2の行電極の1番目のサブグル
ープが表1の第1番目の電位状態にあるときに、図2の
列電極C9 に印加すべき電圧を決定するとする。このと
きの、上記の排他的論理和iは数1で表わされる。な
お、数1中で上付きのバーは「否定」を表す。
For example, suppose that the voltage to be applied to the column electrode C 9 of FIG. 2 is determined when the first subgroup of row electrodes of FIG. 2 is in the first potential state of Table 1. At this time, the exclusive OR i is expressed by Equation 1. It should be noted that the bar of the superscript in the number 1 to the table sum "negative".

【0037】[0037]

【数1】 [Equation 1]

【0038】排他的論理和がiになったときの列電極に
印加する電圧Vi は例えば以下のように定めればよい。
得られる排他的論理和は(M+1)種類(上記のM=4
の場合は5種類)あり、それをVM,VM-1,・・・・,
i・・・,V 0 とすると、V0 <V1 <V2 ・・・<V
i <・・・VM-1 <VM 又はV0 >V1 >・・・>Vi
>・・・>VM-1>VMとなるように定めればよい。以下
では、便宜上、V0 <V1 <V2 ・・・<Vi <・・・
M-1 <VM となる場合について説明する。
The voltage V i applied to the column electrode when the exclusive OR becomes i may be determined as follows, for example.
The obtained exclusive OR is (M + 1) types (M = 4 above).
There are 5 types), and these are V M , V M-1 , ...
If V i ..., V 0 , then V 0 <V 1 <V 2 ... <V
i <... V M-1 <V M or V 0 > V 1 >...> V i
>...> V M-1 > V M. In the following, for the sake of convenience, V 0 <V 1 <V 2 ··· <V i <···
The case where V M-1 <V M is described.

【0039】例えば、表1のような選択パターンの順序
としたときで、図2の表示パターンを表示する場合、列
電極C1 ,C2 ,C3 ,C9 に印加する電圧は図3のよ
うになる。図で、例えばR1〜R4とあるのはR1 〜R4
の行電極のサブグループが選択されている期間について
の電圧変化を示している。ここでR1 〜R4 、R5 〜R
8 、R9 〜R12はそれぞれ独立して描かれている。ま
た、見やすさのため横軸の時間軸は、他のサブグループ
選択期間を省略して描いている。さらに、本発明にし
たがって、選択パルスを分散して印加する場合(例えば
サブ集合の要素の数を1とするj=0の場合)には、グ
ラフに示した電圧印加が連続して行なわれるのではな
く、グラフ上のひとつの電圧印加が行なわれたあとに、
のサブグループへの電圧印加が行なわれ、他のサブグ
ループへの電圧印加の時間が経過したあとに、グラフ上
の次の電圧印加が行なわれることになる。
For example, when the selection patterns shown in Table 1 are used and the display pattern of FIG. 2 is displayed, the voltages applied to the column electrodes C 1 , C 2 , C 3 and C 9 are as shown in FIG. Like In the figure, for example, R 1 to R 4 are R 1 to R 4
Shows the voltage change for the period in which the subgroup of row electrodes is selected. Here, R 1 to R 4 , R 5 to R
8 , R 9 to R 12 are drawn independently. For ease of viewing, the time axis of the horizontal axis is different from that of other subgroups.
The selection period is omitted. Further, according to the present invention, when the selection pulse is dispersed and applied (for example, when j = 0 where the number of elements of the sub-set is 1), the voltage application shown in the graph is continuously performed. Instead, after one voltage is applied on the graph,
Voltage application to other subgroups is performed, after the time of voltage application to another subgroup has elapsed, the next voltage application on the graph is performed.

【0040】実際にはVi の選び方は、列電極電圧の最
大値をVc とすると、Vi =Vc (2i−M)/M付近
になるように選ぶことが駆動回路の簡略化上好ましい。
上記条件のもとで、Vi の最大値はVc であり、Vi
i-1 との間隔はiにかかわらず2Vc /Mで一定とな
るものである。
In practice, V i should be selected so that V i = V c (2i−M) / M is approximated, where V c is the maximum value of the column electrode voltage, in order to simplify the drive circuit. preferable.
Under the above conditions, the maximum value of V i is V c , and the interval between V i and V i-1 is constant at 2V c / M regardless of i.

【0041】このような条件でかつ選択電圧Vr =Vc
1/2 /M付近に選べば、電圧実効値のVON/VOFF
最大にし、かつ電圧平均化法におけるVON/VOFF と等
しくなるのは、IHAT法の場合と同じである。ただ
し、液晶の特性によってはピーク値応答と実効値応答と
の中間的状態になることもあるので、必ずしも上記Vr
を正確にVc1/2 /Mに選ぶのではなく、この付近で
調整する方が好ましい場合もある。
Under such conditions, the selection voltage V r = V c
It is the same as in the case of the IHAT method, that when selected near N 1/2 / M, the effective voltage value V ON / V OFF is maximized and is equal to V ON / V OFF in the voltage averaging method. However, since sometimes it becomes an intermediate state between the peak value response and effective value response depending on the characteristics of the liquid crystal, necessarily the V r
In some cases, it may be preferable to adjust in the vicinity of R c , not to select V c N 1/2 / M accurately.

【0042】図2のようなM=4のときは、V4 =+V
c ,V3 =+Vc /2,V2 =0,V1 =−Vc /2,
0 =−Vc などと選ぶ。また、Vr =5Vc となる。
この場合の図2のR1 −C9 (ON状態)及びR2 −C
9(OFF状態)の電圧変化を示したのが図4である。た
だし、これも見やすさのため横軸の時間軸は図1の非選
択状態にある99ラインを省略して描いている。
When M = 4 as shown in FIG. 2, V 4 = + V
c, V 3 = + V c / 2, V 2 = 0, V 1 = -V c / 2,
Select V 0 = -V c or the like. Also, V r = 5 V c .
In this case, R 1 -C 9 (ON state) and R 2 -C in FIG.
FIG. 4 shows the voltage change in 9 (OFF state). However, for ease of viewing, the horizontal time axis is drawn with the 99 lines in the non-selected state in FIG. 1 omitted.

【0043】従来の電圧平均化法では、図5のように選
択パルスがN本に1本の割合で配列されている。
In the conventional voltage averaging method, as shown in FIG. 5, selection pulses are arranged at a ratio of one to N.

【0044】したがって、高速応答液晶に適用した場
合、非選択期間が、液晶の応答時間(減衰時間)に比べ
長いので、1本の選択パルスで励起された光学状態が、
非選択期間中に減衰し、高速性が増加すればするほど、
減衰の程度も増大する。このため、ON時の輝度が低下
し、コントラストも低下する。
Therefore, when applied to the fast response liquid crystal , the non-selection period is longer than the response time (decay time) of the liquid crystal, so that the optical state excited by one selection pulse is
As the speed increases as it decays during the non-selected period,
The degree of damping also increases. Therefore, the brightness at the time of ON is lowered and the contrast is also lowered.

【0045】これに対し、本発明においては、選択パル
N/M本に1本の割合で分散さているために、次
の選択パルスが立つまでの非選択期間が、上記電圧平均
化法の場合に比べて短くなり、光学状態の変化の度合い
が少なくなるので、輝度及びコントラスト低下の防止に
寄与すると考えられる。
[0045] In contrast, in the present invention, because they are dispersed at a ratio of one selection pulse to N / M present, a non-selection period to stand next selection pulse, the voltage averaging This is shorter than that of the method, and the degree of change in the optical state is reduced, which is considered to contribute to the prevention of deterioration in brightness and contrast.

【0046】本発明を実現するために採用した回路の一
例が図6である。液晶表示パネルに N本の行電極とL
本の列電極がマトリクス配置されており、前述のように
N本の行電極をM本の行電極からなるサブグループに分
け、サブグループ毎に一括して選択することとする。ま
た、表示データはαビットのパラレルデータを転送して
表示する。
An example of a circuit adopted to realize the present invention is shown in FIG. The LCD panel has N row electrodes and L
The column electrodes are arranged in a matrix , and the N row electrodes are divided into subgroups of M row electrodes as described above, and the subgroups are collectively selected. Further, as display data, α-bit parallel data is transferred and displayed.

【0047】選択信号形成は以下のように行なった。ま
ず、基準となるパルス列をパルス発生器1で発生し、列
アドレスカウンタ2のクロックに入力する。このパルス
列を列アドレスカウンタ2で1/αに分周したものをク
ロック信号4として、L/α段シフトレジスタ15のク
ロックに入力する。また、列アドレスカウンタ2でα/
Lに分周したものをロード信号5として、サブグループ
カウンタ6のクロック、フリップフロップ7のクロッ
ク、L/αビットラッチ16のロード、M個のN/M段
シフトレジスタ18のクロック、及び1個のN/M段シ
フトレジスタ19のクロックに入力する。ここでL/α
段シフトレジスタ15及びL/αビットラッチ16は、
gを2g-1 <M+1≦2gを満足する自然数とするとg
×α個が必要となる。
The selection signal formation was performed as follows. First, a pulse train serving as a reference is generated by the pulse generator 1 and input to the clock of the column address counter 2. The pulse train divided by the column address counter 2 to 1 / α is input as the clock signal 4 to the clock of the L / α stage shift register 15. In addition, α /
The load signal 5 divided into L is used as the clock of the subgroup counter 6, the clock of the flip-flop 7, the load of the L / α bit latch 16, the clock of the M N / M stage shift registers 18, and 1 It is input to the clock of the N / M stage shift register 19 of. Where L / α
The stage shift register 15 and the L / α bit latch 16 are
If g is a natural number that satisfies 2 g-1 <M + 1 ≦ 2 g , then g
× α pieces are required.

【0048】さらに、サブグループカウンタでロード信
号5をM/Nに分周してフリップフロップ7のデータに
入力し、フリップフロップ7の出力をフレーム信号8と
して行ステージカウンタ9のクロック及び1個のN/M
段シフトレジスタ19のデータに入力する。また、行ス
テージカウンタ9のMビット出力を直接に、又はグレイ
コードなどに変換してそれぞれM個のN/M段シフトレ
ジスタ18のデータに入力する。
Further, the load signal 5 is divided into M / N by the subgroup counter and input to the data of the flip-flop 7, and the output of the flip-flop 7 is used as a frame signal 8 for the clock of the row stage counter 9 and one N / M
Input to the data of the stage shift register 19. The M-bit output of the row stage counter 9 is directly input or converted into a gray code or the like and input to the data of the M N / M-stage shift registers 18, respectively.

【0049】M個のN/M段シフトレジスタ18の出力
及び1個のN/M段シフトレジスタ19の出力をNビッ
トの3レベルドライバ20に入力し、3レベルドライバ
20のN本の出力を液晶パネル21の行電極に入力す
る。
The outputs of the M N / M stage shift registers 18 and the output of one N / M stage shift register 19 are input to the N-bit 3-level driver 20, and the N outputs of the 3-level driver 20 are output. Input to the row electrodes of the liquid crystal panel 21.

【0050】また、表示データに対応するON・OFF
信号形成は以下のように行なった。表示データ10は、
k+1行用,Mk+2行用,・・・・,Mk+
行用(k=0,・・・N/M−1)のM個のRAM1
1,11,・・・,11に分けてそれぞれαビットのデ
ータとして順次書き込みを行ない、列アドレスカウンタ
2の出力をRAMアドレス3としてこれらM個のRAM
11,11,・・・,11に並列に入力してアドレス指
定を行なう。
Further, ON / OFF corresponding to display data
Signal formation was performed as follows. The display data 10 is
For M k + 1 lines, M k + 2 lines, ..., M k +
M RAMs 1 for M rows (k = 0, ... N / M-1)
1, 11, ..., 11 are sequentially written as α-bit data, and the output of the column address counter 2 is used as a RAM address 3 for these M RAMs.
, 11 are input in parallel for addressing.

【0051】αビットの表示データは、M個のRAM1
1,11,・・・11から同時に読み出し、それぞれ行
ステージカウンタ9の対応する行とα個の排他的論理和
形成及び加算器14で排他的論理和をとり、かつ加算し
てgビットの結果とする。その結果をL/α段シフトレ
ジスタ15のデータに入力し、クロック信号4により順
次シフトを行ないL/α段のデータが全てそろったとこ
ろで並列出力をL/αビットラッチ16に送り、ロード
信号5でメモリーする。L/αビットラッチ16の出力
はL個の(M+1)レベルドライバ17に入力され、
(M+1)レベルドライバ17のL本の出力をそれぞれ
液晶パネル21の列電極に入力する。以上のように、本
発明では、同時選択されるM本の行電極上の表示データ
を順次M個のメモリ領域に書き込んだ後、同時に読みだ
し、該表示データ(論理値)と、対応する行電極上に印
加される電圧ベクトル(論理値)との排他的論理和に基
づいて列電極に印加する信号を形成する。前述のよう
に、複数の行電極を同時に選択する液晶表示装置の駆動
方法では、該複数の行電極上の複数の表示データを、列
電極上の電圧を決定するための演算に使用する。したが
って、上記のように、同時選択されるM本の行電極上の
表示データを順次M個のメモリ領域に書き込んだ後、同
時に読みだす操作を行なうことにより、次々と入力され
る表示データを効率よく高速に演算することが可能にな
る。
The α-bit display data is stored in M RAMs 1
, 11, ... Simultaneously read from the row stage counter 9 and α exclusive OR formation with the corresponding rows of the row stage counter 9 and exclusive OR with the adder 14 and addition to obtain a g-bit result And The result is input to the data of the L / α stage shift register 15, and is sequentially shifted by the clock signal 4, and when all the data of the L / α stage are completed, the parallel output is sent to the L / α bit latch 16 and the load signal 5 Memory in. The output of the L / α bit latch 16 is input to L (M + 1) level drivers 17,
The L outputs of the (M + 1) level driver 17 are input to the column electrodes of the liquid crystal panel 21, respectively. As described above, according to the present invention, the display data on the M row electrodes that are simultaneously selected are sequentially written into the M memory areas, and then simultaneously read to display the display data (logical value) and the corresponding row. The signal to be applied to the column electrode is formed based on the exclusive OR with the voltage vector (logical value) applied on the electrode. As described above, in the driving method of the liquid crystal display device in which a plurality of row electrodes are selected at the same time, a plurality of display data on the plurality of row electrodes are used for the calculation for determining the voltage on the column electrodes. Therefore, as described above, the display data on the M row electrodes that are simultaneously selected is sequentially written into the M memory areas, and then the simultaneous reading operations are performed, so that the display data that is input one after another can be efficiently input. It is possible to calculate well at high speed.

【0052】[0052]

【実施例】(実施例1) 上述の回路構成を用いて平均応答時間が80msec
(25℃)のSTN液晶を備えた液晶表示装置をN=2
40、M=4、フレーム周波数(一画面を走査する周波
数をいう。実施例、IHAT法において以下同じ)90
Hzとして本発明の駆動方法で駆動をしたところ、最大
コントラスト比が80:1となった。
(Embodiment 1) An average response time of 80 msec using the above circuit configuration.
A liquid crystal display device provided with STN liquid crystal of (25 ° C.) is N = 2.
40, M = 4, frame frequency (which means a frequency for scanning one screen. The same applies to the embodiment and the IHAT method) 90
When driven by the driving method of the present invention at Hz, the maximum contrast ratio was 80: 1.

【0053】この際、j=0(すなわち、サブ集合中の
要素の数を1)とし、電位状態の集合から個々の電位状
態を選ぶ順序については表2に示したような周波数均一
化コードを用いた。さらに、Vi =Vc (2i−M)/
M、Vr =Vc1/2 /Mと選び、電圧の絶対値は最大
のコントラスト比が得られるように調整した。
At this time, j = 0 (that is, the number of elements in the sub-set is 1), and the frequency equalizing code as shown in Table 2 is used for the order of selecting individual potential states from the set of potential states. Using. Furthermore, V i = V c (2i−M) /
M and V r = V c N 1/2 / M were selected, and the absolute value of the voltage was adjusted so that the maximum contrast ratio was obtained.

【0054】(比較例1) 従来の電圧平均化法で1/240デューティ、1/1
5バイアス、フレーム周波数90Hzで同様の液晶表
示装置を駆動したところ、最大コントラスト比は47:
1であった。
(Comparative Example 1) The conventional voltage averaging method was used in a 1/240 duty ratio and a 1/1.
5 bias ratio, liquid crystal display similar with a frame frequency 90Hz
When the display device was driven, the maximum contrast ratio was 47:
It was 1.

【0055】(比較例2) IHAT法でN=240、M=4、フレーム周波数90
Hzで駆動をしたところ、最大コントラスト比が30:
1となった。
(Comparative example 2) N = 240, M = 4, frame frequency 90 by IHAT method
When driven at Hz, the maximum contrast ratio was 30:
Became 1.

【0056】(実施例2) 本発明の駆動方法で、実施例1と同じ液晶表示装置をフ
レーム周波数を90Hzと規定するかわりに、パルス幅
12μsecとする以外は同様にして駆動をしたとこ
ろ、最大コントラスト比が75:1であった。
(Embodiment 2) In the driving method of the present invention, the same liquid crystal display device as in Embodiment 1 was driven in the same manner except that the pulse width was 12 μsec instead of defining the frame frequency as 90 Hz. The contrast ratio was 75: 1.

【0057】(比較例3) 従来の駆動法で1/240デューティ、1/15バイ
アス、パルス幅12μsecで実施例2の液晶表示
を駆動したところ、最大コントラスト比は55:1で
あった。
(Comparative Example 3) The liquid crystal display device of Example 2 with a duty ratio of 1/240, a bias ratio of 1/15 and a pulse width of 12 µsec by the conventional driving method.
When the apparatus was driven, the maximum contrast ratio was 55: 1.

【0058】(実施例3) 上述の回路構成を用いて平均応答時間が45msec
(25℃)のSTN液晶を備えた液晶表示装置をN=2
40、M=3、フレーム周波数90Hzとして本発明の
駆動方法で駆動をしたところ、最大コントラスト比が3
0:1となった。
(Embodiment 3) Using the above circuit configuration, the average response time is 45 msec.
A liquid crystal display device provided with STN liquid crystal of (25 ° C.) is N = 2.
When driven by the driving method of the present invention with 40, M = 3 and a frame frequency of 90 Hz, the maximum contrast ratio was 3
It became 0: 1.

【0059】この際、j=0(すなわち、サブ集合中の
要素の数を1)とし、電位状態の集合から個々の電位状
態を選ぶ順序については表1に記載した順序の自然2進
法コードを用いた。さらに、実施例1及び2と同様にV
i =Vc (2i−M)/M、Vr =Vc1/2 /Mと
選び、電圧の絶対値は最大のコントラスト比が得られる
ように調整した。
In this case, j = 0 (that is, the number of elements in the sub-set is 1), and the order of selecting individual potential states from the set of potential states is the natural binary code of the order shown in Table 1. Was used. Further, as in Examples 1 and 2, V
i = V c (2i−M) / M and Vr = V c N 1/2 / M were selected, and the absolute value of the voltage was adjusted so that the maximum contrast ratio was obtained.

【0060】(比較例4) 従来の電圧平均化法で1/240デューティ、1/1
5バイアス、フレーム周波数90Hzで実施例3の
晶表示装置を駆動したところ、最大コントラスト比は1
8:1となった。
(Comparative Example 4) With the conventional voltage averaging method, the duty ratio is 1/240, 1/1
The liquid of Example 3 with a bias ratio of 5 and a frame frequency of 90 Hz.
The maximum contrast ratio is 1 when the crystal display device is driven.
It became 8: 1.

【0061】[0061]

【発明の効果】本発明では、複数の行電極を同時に選択
する駆動方法において必要な、列電極上の電圧を決定す
るための演算を効率よく行なえる効果がある。また、選
択パルスを1フレーム内で複数分散させることによっ
て、従来の単純マトリクス方式における電圧平均化法が
1フレーム内に1本の選択パルスしか存在しないのと比
べて、光学的状態の変化を少なく抑制することが可能と
なった。これにより、ダイナミック駆動時の平均応答時
間が100msec以下、特に50msec以下の液晶
を備えた液晶表示装置を駆動する場合に有効である。
According to the present invention, there is an effect that the calculation for determining the voltage on the column electrode, which is necessary in the driving method for simultaneously selecting a plurality of row electrodes, can be efficiently performed. In addition , by distributing a plurality of selection pulses in one frame, the optical averaging method in the conventional simple matrix method has an optical comparison with one selection pulse in one frame. It has become possible to suppress changes in the state to a small extent. This is effective in driving a liquid crystal display device having a liquid crystal whose average response time during dynamic driving is 100 msec or less, and particularly 50 msec or less.

【0062】また、本発明は基本的にIHAT法の特徴
が生かされているので、M≧4とすれば供給電圧を従来
の電圧平均化法に比べて低減することができるという効
果も有している。
Since the present invention basically makes use of the characteristics of the IHAT method, if M ≧ 4, the supply voltage can be reduced as compared with the conventional voltage averaging method. ing.

【0063】この場合Mを増加させればさせるほど供給
電圧がさらに低減されていくが、Mの数が大きいと、列
電極印加波形のレベル数(M+1)も増えハードウエ
ア上複雑になるので、今のところM=3〜4付近が好ま
しい。
In this case, the supply voltage is further reduced as M is increased, but if the number of M is large, the number of levels (M + 1) of the waveform applied to the column electrode also increases and the hardware becomes complicated. So far, M = 3-4 is preferable.

【0064】さらに、行選択パターンを自然2進数とし
て、IHAT法と本発明の駆動波形の周波数成分につい
て比較してみると、IHAT法の場合、同一サブグルー
プ内の1行目とM行目で選択パルスの周波数成分が大き
く異なっているのに対し、本発明の場合、どの行、どの
列においても選択パルスの周波数成分が変化せず、閾値
電圧の周波数依存性の大きい液晶表示装置でも、均一な
表示を得ることができる。
[0064] Further, a row selection pattern as natural binary, Comparing the frequency component of the driving waveforms of IHAT method and the present invention, in the case of the IH AT method, the first row in the same subgroup and M-th row In the present invention, the frequency component of the selection pulse does not change in any row and any column, whereas the frequency component of the selection pulse is significantly different in the liquid crystal display device having a large frequency dependency of the threshold voltage. A uniform display can be obtained.

【0065】また、同様に駆動による表示均一性に関し
て、従来の電圧平均化法と比べてもその効果は大であ
る。
Similarly, with respect to the display uniformity by driving, the effect is large as compared with the conventional voltage averaging method.

【0066】従来法は、表示パターンによって駆動波形
の周波数成分が大きく異なり、表示のムラの要因になっ
ていたが、本発明においては、表示パターンによる周波
数成分の変動が少ないので、表示ムラが出にくいと考え
られる。
In the conventional method, the frequency component of the drive waveform greatly varies depending on the display pattern, which causes display unevenness. However, in the present invention, the variation in frequency component due to the display pattern is small, and thus display unevenness occurs. Considered difficult.

【図面の簡単な説明】[Brief description of drawings]

【図1】行電極のサブグループR1 〜R4 についての電
位の時系列変化を示すグラフ。
FIG. 1 is a graph showing a time-series change in potential for row electrode subgroups R 1 to R 4 .

【図2】液晶表示装置の表示パターンを示す概念図。FIG. 2 is a conceptual diagram showing a display pattern of a liquid crystal display device .

【図3】図2の表示パターンで列電極C1 ,C2 ,C
3 ,C9 に印加する電圧を示すグラフ。
FIG. 3 shows column electrodes C 1 , C 2 and C in the display pattern of FIG.
3, a graph showing the voltage applied to C 9.

【図4】図2の表示パターンでR1 −C9 及びR2 −C
9 の電圧を示すグラフ。
FIG. 4 shows R 1 -C 9 and R 2 -C in the display pattern of FIG.
The graph which shows the voltage of 9 .

【図5】実効値応答及びピーク値応答を示すグラフ。FIG. 5 is a graph showing an effective value response and a peak value response.

【図6】本発明の駆動方法を実現する回路の一例を示す
ブロック図。
FIG. 6 is a block diagram showing an example of a circuit that realizes the driving method of the present invention.

【符号の説明】[Explanation of symbols]

1:パルス発生器 2:列アドレスカウンタ 3:RAMアドレス 4:クロック信号 5:ロード信号 6:サブグループカウンタ 7:フリップフロップ 8:フレーム信号 9:行ステージカウンタ 10:表示データ 11:RAM 14:排他的論理和形成及び加算器 15:L/α段シフトレジスタ 16:L/α段ビットラッチ 17:M+1レベルドライバ 18:N/M段シフトレジスタ 19:N/M段シフトレジスタ 20:3レベルドライバ 21:液晶パネル1: Pulse generator 2: Column address counter 3: RAM address 4: Clock signal 5: Load signal 6: Subgroup counter 7: Flip-flop 8: Frame signal 9: Row stage counter 10: Display data 11: RAM 14: Exclusive Logical OR formation and adder 15: L / α stage shift register 16: L / α stage bit latch 17: ( M + 1 ) level driver 18: N / M stage shift register 19: N / M stage shift register 20: 3 levels Driver 21: LCD panel

フロントページの続き (72)発明者 桑田 武志 神奈川県横浜市神奈川区羽沢町1160番地 株式会社旭硝子電子商品開発センター 内 (72)発明者 中川 豊 神奈川県横浜市神奈川区羽沢町1160番地 株式会社旭硝子電子商品開発センター 内 (72)発明者 高 英昌 神奈川県横浜市神奈川区羽沢町1160番地 株式会社旭硝子電子商品開発センター 内 (72)発明者 山下 孝 神奈川県横浜市神奈川区羽沢町1150番地 旭硝子株式会社 中央研究所内 (56)参考文献 特開 平5−100642(JP,A) 特開 昭56−130795(JP,A) 特開 昭51−56118(JP,A) 特開 昭56−138789(JP,A) 特開 昭54−45600(JP,A) T.N.RUCKMONGTHAN, A GENERALIZED ADDR ESSING TECHNIQUE F OR RMS RESPONDING MATRIX LCDS,CONFER ENCE RECORD OF THE 1988 INTERNATIONAL DISPLAY RESEARCH C ONFERENCE,米国,1988年12月 18日,p.80−85 JURGEN NEHRING,Ul timate Limits for Matrix Addressing of RMS−Respond ing Liquid−Crystal Di splays,IEEE TRANSA CTIONS ON ELECTRON DEVICES,米国,1979年,VO L. ED−26, NO.5,p.795 −802 (58)調査した分野(Int.Cl.7,DB名) G09G 3/00 - 3/38 G02F 1/133 505 - 580 Front page continued (72) Inventor Takeshi Kuwata 1160 Hazawa-machi, Kanagawa-ku, Yokohama, Kanagawa Prefecture Asahi Glass Electronic Product Development Center (72) Inventor Yutaka Nakagawa 1160, Hazawa-machi, Kanagawa-ku, Yokohama, Asahi Glass Electronics Co., Ltd. Product Development Center (72) Inventor Hidemasa Taka 1160 Hazawa-machi, Kanagawa-ku, Yokohama, Kanagawa Prefecture Asahi Glass Electronic Product Development Center (72) Inventor Takashi Yamashita 1150, Hazawa-machi, Kanagawa-ku, Yokohama Asahi Glass Co., Ltd. Central Research Laboratory (56) Reference JP-A-5-100642 (JP, A) JP-A-56-130795 (JP, A) JP-A-51-56118 (JP, A) JP-A-56-138789 (JP, A) JP 54-45600 (JP, A) T.I. N. RUCKMONGTHAN, A GENERALIZED ADDR ESSING TECHNIQUE FOR FRON RMS RESPONDING MATRIX LCDS, CONFER ENCE RECORD OF THE THE 1988 INTERNATION DISPAYC ONE RESEARCH FEATURES 18th 1988. 80-85 JURGEN NEHRING, Ultimate Limits for Matrix Addressing of RMS-Responding Liquid-Crystal Di displays, IEEE TRANSA, 1979, ELECTRONE USA. ED-26, NO. 5, p. 795-802 (58) Fields investigated (Int.Cl. 7 , DB name) G09G 3/00-3/38 G02F 1/133 505-580

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】マトリクス配置された列電極とN本の行電
極とを有する液晶表示装置の駆動方法であって、N本の
行電極をM本(2≦M<N)の行電極からなる複数のサ
ブグループに分け、行電極に選択時に印加する電圧を1
と0とで表し、 選択する 1つのサブグループ内のすべての行電極には、
1と0とで表される電圧ベクトルを同時に印加し、 残りの選択しないサブグループ内の行電極には前記電圧
ベクトルのいずれの電圧とも異なる電圧である非選択電
圧を印加し、表示データのオンを1、オフを0で表し、 本の行電極に対応する表示データを所定のビット数毎
順次M個のメモリ領域に書き込んだ後、同時に読みだ
し、該M 本の行電極上に印加される電圧ベクトルと、該M本
の行電極に対応する表示データとの排他的論理和に基づ
いて列電極に印加する信号を形成し、1フレーム内で各
点灯部の電圧実効値が均一になるように、時間で変化さ
せた各電圧ベクトルをすべてのサブグループに順次印加
する、液晶表示装置の駆動方法。
1. Column electrodes arranged in a matrix and N row electrodes.
A method of driving a liquid crystal display device having a pole, comprising:
The row electrodes are a plurality of sub electrodes each including M (2 ≦ M <N) row electrodes.
Divide into groupsThe voltage applied to the row electrode when selected is 1
And 0, select All row electrodes in one subgroupHas
The voltage vectors represented by 1 and 0 are applied at the same time, The remaining row electrodes in the unselected subgroupThe voltage
A voltage that is different from any voltage in the vectorNon-selective power
Apply pressure,Display data on is 1 and off is 0, M Book row electrodesCorresponding toDisplay dataEvery predetermined number of bits
ToAfter writing sequentially to M memory areas, read simultaneously.
ThenThe M Applied on the row electrodes of the bookVoltage vector and the M lines
Display data corresponding to the row electrodes ofBased on exclusive OR with
Signal to be applied to the column electrodesEach within one frame
It changes with time so that the effective voltage value of the lighting part becomes uniform.
Apply each applied voltage vector to all subgroups sequentially
A method for driving a liquid crystal display device.
【請求項2】MがNの約数である請求項1記載の液晶表
示装置の駆動方法。
2. The method of driving a liquid crystal display device according to claim 1, wherein M is a divisor of N.
【請求項3】M=3である請求項1又は2記載の液晶表
示装置の駆動方法。
3. The method for driving a liquid crystal display device according to claim 1, wherein M = 3.
【請求項4】M=4である請求項1又は2記載の液晶表
示装置の駆動方法。
4. The method of driving a liquid crystal display device according to claim 1, wherein M = 4.
【請求項5】応答時間が150ms以内である液晶が液
晶表示装置に備えられた請求項1、2、3又は4記載の
液晶表示装置の駆動方法。
5. A liquid crystal having a response time of 150 ms or less is a liquid.
The method for driving a liquid crystal display device according to claim 1, which is provided in a crystal display device.
【請求項6】電圧ベクトルの印加順序が自然2進法の順
である請求項1、2、3、4又は5記載の液晶表示装置
の駆動方法。
6. The method for driving a liquid crystal display device according to claim 1, wherein the order of applying the voltage vector is a natural binary order.
【請求項7】電圧ベクトルの印加順序が周波数均一コー
ドの順である請求項1、2、3、4又は5記載の液晶表
示装置の駆動方法。
7. The method of driving a liquid crystal display device according to claim 1, wherein the order of applying the voltage vector is the order of uniform frequency code.
【請求項8】M個のメモリ領域としてM個のRAMを配
置し、M本の行電極上の表示データをM個のRAMに書
き込んだ後、M個のRAMから同時に読みだす請求項1
〜7のいずれか1項記載の液晶表示装置の駆動方法。
8. The M RAMs are arranged as M memory areas, the display data on the M row electrodes are written into the M RAMs, and then read simultaneously from the M RAMs.
8. A method for driving a liquid crystal display device according to any one of items 7 to 7.
【請求項9】列電極ドライバと行電極ドライバが備えら
れ、請求項1〜8のいずれか1項記載の液晶表示装置の
駆動方法を行なうための液晶表示装置の駆動回路であっ
て列電極の本数をLとすると、行電極ドライバはN本の
出力を有する3レベルドライバであり、列電極ドライバ
はL本の出力を有する(M+1)レベルドライバである
駆動回路。
9. A drive circuit for a liquid crystal display device, comprising a column electrode driver and a row electrode driver, for carrying out the method for driving a liquid crystal display device according to claim 1, wherein A driving circuit in which the row electrode driver is a 3-level driver having N outputs and the column electrode driver is a (M + 1) level driver having L outputs, where L is the number of outputs.
JP19268098A 1998-07-08 1998-07-08 Driving method and driving circuit for liquid crystal display device Expired - Fee Related JP3513016B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19268098A JP3513016B2 (en) 1998-07-08 1998-07-08 Driving method and driving circuit for liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19268098A JP3513016B2 (en) 1998-07-08 1998-07-08 Driving method and driving circuit for liquid crystal display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP27786492A Division JPH05297836A (en) 1992-09-22 1992-09-22 Driving method for liquid crystal display element

Publications (2)

Publication Number Publication Date
JPH1184346A JPH1184346A (en) 1999-03-26
JP3513016B2 true JP3513016B2 (en) 2004-03-31

Family

ID=16295268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19268098A Expired - Fee Related JP3513016B2 (en) 1998-07-08 1998-07-08 Driving method and driving circuit for liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3513016B2 (en)

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JURGEN NEHRING,Ultimate Limits for Matrix Addressing of RMS−Respond ing Liquid−Crystal Displays,IEEE TRANSACTIONS ON ELECTRON DEVICES,米国,1979年,VOL. ED−26, NO.5,p.795−802
T.N.RUCKMONGTHAN,A GENERALIZED ADDRESSING TECHNIQUE FOR RMS RESPONDING MATRIX LCDS,CONFERENCE RECORD OF THE 1988 INTERNATIONAL DISPLAY RESEARCH CONFERENCE,米国,1988年12月18日,p.80−85

Also Published As

Publication number Publication date
JPH1184346A (en) 1999-03-26

Similar Documents

Publication Publication Date Title
JP3230755B2 (en) Matrix driving method for flat display device
EP0581255B1 (en) A method of driving display element and its driving device
JP2003523534A (en) Display device with multi-line addressing
JP3508115B2 (en) Liquid crystal device, driving method thereof, and driving circuit
US6597335B2 (en) Liquid crystal display device and method for driving the same
US5805130A (en) Liquid crystal display device and method for driving the same
JPH0546127A (en) Driving method for liquid crystal display element
JP3373226B2 (en) Driving method of liquid crystal display element
KR20060012284A (en) Display device with multiple row addressing
JP3513016B2 (en) Driving method and driving circuit for liquid crystal display device
JP3119737B2 (en) Driving method and driving circuit for liquid crystal display element
JP3368926B2 (en) Driving method of liquid crystal display element
JP3190141B2 (en) Driving method of liquid crystal display element
JPH0627907A (en) Method for driving liquid crystal display element
JP3357173B2 (en) Driving method of image display device
JP3576231B2 (en) Driving method of image display device
JP3500382B2 (en) Method and circuit for driving liquid crystal display element
JP3791997B2 (en) Driving method of liquid crystal display device
JP3776113B2 (en) Driving circuit for liquid crystal display device
JP3526684B2 (en) Driving method of image display device
JPH05297836A (en) Driving method for liquid crystal display element
JPH0627906A (en) Driving method for liquid crystal display element
JP3415965B2 (en) Driving method of image display device
JP2004220040A (en) Drive circuit of liquid crystal display device
JPH0627905A (en) Driving method for liquid crystal display element

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040108

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees