JP3512766B2 - Thin film transistor and liquid crystal display - Google Patents

Thin film transistor and liquid crystal display

Info

Publication number
JP3512766B2
JP3512766B2 JP2001243010A JP2001243010A JP3512766B2 JP 3512766 B2 JP3512766 B2 JP 3512766B2 JP 2001243010 A JP2001243010 A JP 2001243010A JP 2001243010 A JP2001243010 A JP 2001243010A JP 3512766 B2 JP3512766 B2 JP 3512766B2
Authority
JP
Japan
Prior art keywords
thin film
film
active layer
hydrogen
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001243010A
Other languages
Japanese (ja)
Other versions
JP2002134527A (en
Inventor
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001243010A priority Critical patent/JP3512766B2/en
Publication of JP2002134527A publication Critical patent/JP2002134527A/en
Application granted granted Critical
Publication of JP3512766B2 publication Critical patent/JP3512766B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本明細書で開示する発明は、
薄膜トランジスタ等の薄膜半導体装置の構成およびその
作製方法に関する。
TECHNICAL FIELD The invention disclosed in this specification includes:
The present invention relates to a structure of a thin film semiconductor device such as a thin film transistor and a manufacturing method thereof.

【0002】[0002]

【従来の技術】液晶ディスプレイに薄膜トランジスタを
利用して、高い表示機能を有し、ブラウン管にとって代
わるような表示装置を得る構成が知られている。これ
は、アクティブマトリクス型の液晶表示装置と呼ばれる
ものである。このアクティブマトリクス型の液晶表示装
置は、マトリクス状に配置された画素電極のそれぞれに
薄膜トランジスタを配置して、高機能表示を行わすもの
である。表示機能を高めるには、薄膜トランジスタの特
性はできるだけ高いことが必要とされる。
2. Description of the Related Art It is known to use a thin film transistor in a liquid crystal display to obtain a display device having a high display function and replacing a cathode ray tube. This is called an active matrix type liquid crystal display device. In this active matrix type liquid crystal display device, a thin film transistor is arranged on each of the pixel electrodes arranged in a matrix to perform high-performance display. In order to enhance the display function, it is necessary that the characteristics of the thin film transistor are as high as possible.

【0003】このようなアクティブマトリクス型の液晶
表示装置に利用される薄膜トランジスタは、ガラス基板
上に形成する必要がある点が問題である。即ち、基板と
してガラス基板を用いるために、その作製プロセスにお
いて、制限を受けてしまうという問題がある。薄膜トラ
ンジスタに限らず、半導体装置は、珪素中に不純物を拡
散させたり、珪素中の不純物を活性化させたり、珪素の
結晶性を向上させたりする必要性から、その作製工程中
において、高温度(例えば800〜1000℃以上)に
加熱する必要がある。しかし、ガラス基板に加えること
のできる温度は一般に600℃程度であり、この温度以
下で高性能な半導体装置を作製するには、数々の新しい
技術が必要とされる。例えば、非晶質珪素膜にレーザー
光を照射して、結晶性を有せしめる技術であるとか、不
純物の拡散や活性化にレーザー光の照射を用いる技術で
ある。レーザー光の照射は、ガラス基板に対する熱的な
ダメージが極めて小さいので、その生産性の低さを許容
すれば、極めて有用な技術である。
The thin film transistor used in such an active matrix type liquid crystal display device has a problem that it must be formed on a glass substrate. That is, since the glass substrate is used as the substrate, there is a problem that the manufacturing process thereof is limited. Not only a thin film transistor, but also a semiconductor device is required to diffuse impurities into silicon, activate impurities in silicon, and improve the crystallinity of silicon. For example, it is necessary to heat to 800 to 1000 ° C. or higher). However, the temperature that can be applied to the glass substrate is generally about 600 ° C., and various new techniques are required to manufacture a high-performance semiconductor device at a temperature below this temperature. For example, there is a technique of irradiating an amorphous silicon film with a laser beam so as to have crystallinity, or a technique of using a laser beam for diffusion and activation of impurities. Irradiation with laser light is a very useful technique as long as it allows low productivity, because thermal damage to the glass substrate is extremely small.

【0004】図2に従来より公知の薄膜トランジスタ
(一般にTFTと称される)の概略の断面図を示す。図
2に示すのは、ガラス基板201上に形成された薄膜ト
ランジスタである。202は下地の酸化珪素膜であり、
ガラス基板から活性層に不純物が進入しないように機能
する。活性層は、ソース領域203、チャネル形成領域
204、ドレイン領域205より成る。また活性層上を
覆うようにして、ゲイト絶縁膜200として酸化珪素膜
または窒化珪素膜が形成されている。ゲイト電極206
は、金属や半導体で構成されている。また素子全体は、
酸化珪素膜等の適当な絶縁物で構成された層間絶縁膜2
07で覆われている。さらにソース領域203からはソ
ース電極208が引き出され、ドレイン領域205から
はドレイン電極209が引き出されている。
FIG. 2 is a schematic sectional view of a conventionally known thin film transistor (generally called a TFT). FIG. 2 shows a thin film transistor formed on the glass substrate 201. 202 is a base silicon oxide film,
It functions to prevent impurities from entering the active layer from the glass substrate. The active layer includes a source region 203, a channel forming region 204, and a drain region 205. A silicon oxide film or a silicon nitride film is formed as the gate insulating film 200 so as to cover the active layer. Gate electrode 206
Is made of metal or semiconductor. Also, the entire element is
Interlayer insulating film 2 made of a suitable insulator such as a silicon oxide film
It is covered with 07. Further, a source electrode 208 is drawn out from the source region 203, and a drain electrode 209 is drawn out from the drain region 205.

【0005】ソース領域203、ドレイン領域205、
チャネル形成領域204で成る活性層は、結晶性珪素で
構成される。結晶性珪素膜は、例えば前述のように非晶
質珪素膜をレーザー光の照射によって結晶化したものが
用いられる。しかしながら、ガラス基板上に単結晶珪素
を形成する技術が現在のところ存在せず、形成される膜
は結晶性を有しているとはいいながら、欠陥や準位が多
く存在する膜質となってしまうのが現状である。珪素膜
中の欠陥や準位を減少させるには、水素原子を用いて、
欠陥や準位の原因となる珪素のダングリングボンド(不
対結合手)を中和する方法が採られる。このことは、活
性層が結晶性珪素ではなく、非晶質珪素で構成されてい
る場合であっても同じである。
Source region 203, drain region 205,
The active layer formed of the channel formation region 204 is made of crystalline silicon. As the crystalline silicon film, for example, an amorphous silicon film crystallized by laser light irradiation as described above is used. However, there is currently no technique for forming single crystal silicon on a glass substrate, and although the formed film is said to have crystallinity, it has a film quality with many defects and levels. It is the current situation. In order to reduce defects and levels in the silicon film, hydrogen atoms are used,
A method of neutralizing dangling bonds (unpaired bonds) of silicon which causes defects and levels is adopted. This is the same even when the active layer is made of amorphous silicon instead of crystalline silicon.

【0006】このように、ガラス基板上に形成された珪
素半導体膜中には、水素を含有させることが必要とされ
る。しかし、珪素半導体で構成された活性層中に水素を
含有させようとする場合、ゲイト絶縁膜中に活性層から
水素が拡散してしまうという問題がある。一方、図2に
示すような構成において、ゲイト絶縁膜中に可動イオン
が存在することは極めて好ましくない。即ち、ゲイト絶
縁膜中に可動イオンが存在すると、しきい値の変動やC
─V特性にヒステリシスが生じてしまうという問題が生
じる。従って、活性層中に水素を含ませることは、一方
で有用な方法であるが、他方でゲイト絶縁膜中に水素が
拡散してしまうという点において不都合が生じる。
As described above, it is necessary to contain hydrogen in the silicon semiconductor film formed on the glass substrate. However, when hydrogen is to be contained in the active layer made of a silicon semiconductor, there is a problem that hydrogen diffuses from the active layer into the gate insulating film. On the other hand, in the structure shown in FIG. 2, the presence of mobile ions in the gate insulating film is extremely undesirable. That is, when mobile ions are present in the gate insulating film, fluctuations in threshold value and C
There is a problem that hysteresis occurs in the --V characteristic. Therefore, including hydrogen in the active layer is a useful method on the one hand, but on the other hand, there is a disadvantage in that hydrogen diffuses into the gate insulating film.

【0007】[0007]

【発明が解決しようとする課題】本明細書で開示する発
明は、半導体装置の構成において、珪素半導体で構成さ
れた活性層中に水素を含有させ、その水素が他の領域や
他の部分に悪影響を与えない構成を提供することを課題
とする。
DISCLOSURE OF THE INVENTION The invention disclosed in the present specification is such that, in the structure of a semiconductor device, hydrogen is contained in an active layer composed of a silicon semiconductor, and the hydrogen is contained in other regions and other parts. An object is to provide a configuration that does not have an adverse effect.

【0008】[0008]

【課題を解決するための手段】本明細書で開示する主要
な構成は、珪素膜で構成された活性層と、該活性層上に
形成されたゲイト絶縁膜と、を有し、前記ゲイト絶縁膜
は酸化珪素膜であり、前記活性層と前記ゲイト絶縁膜と
の間には、SiOx y で示される薄膜が形成されてい
ることを特徴とする。
A main structure disclosed in the present specification has an active layer formed of a silicon film and a gate insulating film formed on the active layer, and the gate insulating film is formed. The film is a silicon oxide film, and a thin film represented by SiO x N y is formed between the active layer and the gate insulating film.

【0009】上記構成において、珪素膜としては、非晶
質珪素膜、結晶性珪素膜を挙げることができる。結晶性
珪素膜としては、多結晶珪素膜、微結晶珪素膜、結晶構
造を部分的に含む非晶質珪素膜、結晶構造と非晶質構造
とが混在した珪素膜等を挙げることができる。
In the above structure, the silicon film may be an amorphous silicon film or a crystalline silicon film. Examples of the crystalline silicon film include a polycrystalline silicon film, a microcrystalline silicon film, an amorphous silicon film partially containing a crystal structure, and a silicon film in which a crystal structure and an amorphous structure are mixed.

【0010】活性層とは、薄膜トランジスタを構成する
半導体層のことであり、一般には、一導電型を有するソ
ース/ドレイン領域、チャネル形成領域とから構成され
る。またこの活性層には、必要に応じて、オフセットゲ
イト領域やライトドープ領域が含まれる。活性層として
結晶性の珪素膜を利用した場合には、活性層中に含まれ
る水素濃度は、0.001 〜5原子%とすることが望まし
い。
The active layer is a semiconductor layer forming a thin film transistor, and is generally composed of a source / drain region having one conductivity type and a channel forming region. The active layer also includes an offset gate region and a lightly doped region, if necessary. When a crystalline silicon film is used as the active layer, the concentration of hydrogen contained in the active layer is preferably 0.001 to 5 atom%.

【0011】また上記構成において、活性層の下地膜と
して、窒化珪素膜または酸化珪素膜を採用してもよい。
また下地膜として、SiOx y で示される薄膜を用い
ることはさらに効果的である。これは、活性層の下地膜
として形成されたSiOx y で示される薄膜と活性層
の上面及び側面に形成されたSiOx y で示される薄
膜とによって、活性層を実質的に覆ってしまう(実際は
ソース/ドレインのコンタクト領域が存在し完全に活性
層が覆われるわけではない)ことにより、活性層に含ま
れた水素を実質的に閉じ込めてしまう構成を実現するこ
とができる。
In the above structure, the base film of the active layer
Then, a silicon nitride film or a silicon oxide film may be adopted.
Further, as a base film, SiOxNyUsing a thin film
It is even more effective. This is the base film of the active layer
Formed as SiOxN yThin film and active layer
Formed on the upper and side surfaces of thexNyThin indicated by
The membrane substantially covers the active layer (actually
Source / drain contact regions are present and fully active
Included in the active layer (by not covering the layer)
A structure that substantially confines the stored hydrogen.
You can

【0012】また、活性層を構成する珪素膜として、珪
素の結晶化を助長する金属元素を含んだ結晶性珪素膜を
用いた場合に、上記構成を採用することは有用である。
即ち、結晶化を助長する金属元素によって形成された結
晶性珪素膜をより電気的特性の高い半導体とするため
に、水素化した際に、上記構成を採用することで、水素
化の効果をさらに高めることができる。勿論、この効果
は、活性層に水素のイオン注入等により水素イオンを積
極的に含ませた場合に極めて有用である。
Further, when a crystalline silicon film containing a metal element that promotes crystallization of silicon is used as the silicon film forming the active layer, it is useful to adopt the above structure.
That is, in order to make a crystalline silicon film formed of a metal element that promotes crystallization into a semiconductor having higher electric characteristics, by adopting the above structure when hydrogenated, the effect of hydrogenation can be further improved. Can be increased. Of course, this effect is extremely useful when hydrogen ions are positively included in the active layer by ion implantation of hydrogen or the like.

【0013】上記結晶化を助長する金属元素としては、
Ni(ニッケル)を用いた場合にその効果が顕著であ
る。またこの結晶化を助長する金属元素は、多過ぎると
珪素半導体としての半導体特性を低下させ(金属の特性
に近くなってしまう)、少な過ぎると結晶化を助長する
効果が小さくなってしまう。従って、その最適濃度とし
ては、1×1015〜1×1019cm-3とすることが好ま
しい。
As the metal element that promotes the crystallization,
The effect is remarkable when Ni (nickel) is used. If the amount of the metal element that promotes crystallization is too large, the semiconductor characteristics of the silicon semiconductor are deteriorated (becomes close to the characteristics of the metal), and if it is too small, the effect of promoting crystallization becomes small. Therefore, the optimum concentration is preferably 1 × 10 15 to 1 × 10 19 cm −3 .

【0014】上記結晶化を助長する金属元素としては、
Ni以外にFe、Co、Ru、Rh、Pd、Os、I
r、Pt、Cu、Ag、Auを用いることができる。こ
の非晶質珪素の結晶化を助長する元素として重要なの
は、進入型の原子であるということである。
As the metal element that promotes the crystallization,
Other than Ni, Fe, Co, Ru, Rh, Pd, Os, I
r, Pt, Cu, Ag and Au can be used. What is important as an element that promotes crystallization of this amorphous silicon is that they are interstitial atoms.

【0015】上記に列挙した金属元素は、加熱処理工程
において、珪素膜中に拡散していく。そして、上記の進
入型の元素が、拡散していくのと同時に珪素の結晶化が
進行していく。即ち、上記進入型の金属は、拡散してい
った先々でもって触媒的な作用でもって非晶質珪素膜の
結晶化を助長する。
The metal elements listed above diffuse into the silicon film in the heat treatment step. Then, at the same time as the above-mentioned intrusion type element diffuses, crystallization of silicon proceeds. That is, the penetration type metal promotes the crystallization of the amorphous silicon film by the catalytic action even before it diffuses.

【0016】また上記進入型の元素は、珪素膜中に速や
かに拡散していってしまうので、その導入量(添加量)
が重要となる。即ち、その導入量が少ないと、結晶化を
助長する効果が小さく、良好な結晶性を得ることができ
ない。またその導入量が多過ぎると、珪素の半導体特性
が損なわれてしまう。
Further, since the above-mentioned invasion type element is rapidly diffused into the silicon film, its introduction amount (addition amount).
Is important. That is, when the introduction amount is small, the effect of promoting crystallization is small, and good crystallinity cannot be obtained. If the amount of introduction is too large, the semiconductor characteristics of silicon will be impaired.

【0017】従って、非晶質珪素膜への上記金属元素の
導入量の最適範囲が重要となる。例えば、上記結晶化を
助長する金属元素としてNiを利用する場合、結晶化さ
れた珪素膜中における濃度が1×1015cm-3以上とな
るように非晶質珪素膜中にNi元素を導入を制御するこ
とにより、結晶化を助長する効果を得ることができる。
また結晶化された珪素膜中におけるNiの濃度が1×1
19cm-3以下となるようにNi元素の導入量を制御す
れば、半導体特性が阻害されることがないことが判明し
ている。ここでいう濃度とは、SIMS(2次イオン分
析法)によって得られる最小値によって定義される。ま
た、上記に挙げたNi以外の金属元素についても、Ni
と同様の濃度範囲においてその効果を得ることができ
る。
Therefore, the optimum range of the amount of the metal element introduced into the amorphous silicon film is important. For example, when Ni is used as the metal element that promotes crystallization, the Ni element is introduced into the amorphous silicon film so that the concentration in the crystallized silicon film is 1 × 10 15 cm −3 or more. The effect of promoting crystallization can be obtained by controlling
The Ni concentration in the crystallized silicon film is 1 × 1.
It has been proved that if the amount of Ni element introduced is controlled so as to be 0 19 cm −3 or less, semiconductor characteristics are not impaired. The concentration here is defined by the minimum value obtained by SIMS (secondary ion analysis method). In addition, regarding metallic elements other than Ni listed above,
The effect can be obtained in the same concentration range as.

【0018】上記に列挙した金属元素以外にAlやSn
を用いた場合にも、非晶質珪素膜の結晶化を助長させる
ことができる。しかしAlやSnは、珪素と合金を形成
してしまい珪素膜中に拡散進入していかない。この場
合、結晶化は珪素と合金を形成した部分が結晶核となっ
て、その部分から結晶成長が進行していく。このように
AlやSnを用いた場合には、AlやSnを導入した部
分(即ちこれら元素と珪素との合金層)からしか結晶成
長が行われないので、前述のNi等の進入型の元素を用
いた場合に比較して、その結晶性が一般に悪いという問
題がある。例えば、一様に結晶化した結晶性珪素膜を得
ることが困難であるという問題がある。さらに合金層の
存在がデバイスの作製にさいして障害となる問題、さら
には合金層が存在することによってデバイスの信頼性が
低下する問題が存在する。
In addition to the metal elements listed above, Al and Sn
Also in the case of using, the crystallization of the amorphous silicon film can be promoted. However, Al and Sn form an alloy with silicon and do not diffuse and penetrate into the silicon film. In this case, in crystallization, the portion where an alloy with silicon is formed becomes a crystal nucleus, and the crystal growth proceeds from that portion. When Al or Sn is used as described above, crystal growth is performed only from a portion into which Al or Sn is introduced (that is, an alloy layer of these elements and silicon). There is a problem that its crystallinity is generally poor as compared with the case of using. For example, there is a problem that it is difficult to obtain a crystalline silicon film that is uniformly crystallized. Further, there is a problem that the existence of the alloy layer hinders the production of the device, and further that the existence of the alloy layer lowers the reliability of the device.

【0019】SiOx y で示される薄膜は、x及びy
が0<x<2、0<y<4/3 であり、その比誘電率が4
〜6であり、そのバンドギャップが5.3 〜7.0 eVであ
る。SiOx y で示される薄膜は、ジクロールシラン
(SiH2Cl2) またはアンモニア(NH4) と一酸化窒素(N2O)
とを用いることで成膜することができる。
The thin film represented by SiO x N y is x and y.
Are 0 <x <2 and 0 <y <4/3, and their relative permittivity is 4
6 and its band gap is 5.3 to 7.0 eV. The thin film represented by SiO x N y is dichlorosilane
(SiH 2 Cl 2 ) or ammonia (NH 4 ) and nitric oxide (N 2 O)
A film can be formed by using and.

【0020】他の発明の主要な構成は、絶縁表面を有す
る基板上に珪素半導体でなる活性層を形成する工程と、
前記活性層を覆ってSiOx y で示される薄膜を形成
する工程と、前記SiOx y で示される薄膜でなるゲ
イト絶縁膜を形成する工程と、を有することを特徴とす
る。
The main structure of another invention is a step of forming an active layer made of a silicon semiconductor on a substrate having an insulating surface,
The method is characterized by including a step of forming a thin film of SiO x N y to cover the active layer and a step of forming a gate insulating film made of a thin film of SiO x N y .

【0021】上記構成において、絶縁表面を有する基板
としては、ガラス基板、絶縁膜が形成された半導体基板
や絶縁膜が形成された導体基板を挙げることができる。
In the above structure, examples of the substrate having an insulating surface include a glass substrate, a semiconductor substrate having an insulating film formed thereon, and a conductor substrate having an insulating film formed thereon.

【0022】上記構成において、珪素半導体を形成する
工程は、プラズマCVD法や減圧熱CVD法によって非
晶質珪素膜を形成する方法、プラズマCVD法や減圧熱
CVD法によって形成された非晶質珪素膜に対して、レ
ーザー光を照射したり、加熱処理を加えたりすることに
よって、結晶化させる方法、プラズマCVD法や減圧熱
CVD法によって形成された非晶質珪素膜をNi等の結
晶化を助長する元素の作用により結晶化する方法を挙げ
ることができる。
In the above structure, the step of forming a silicon semiconductor is a method of forming an amorphous silicon film by a plasma CVD method or a low pressure thermal CVD method, or an amorphous silicon formed by a plasma CVD method or a low pressure thermal CVD method. The film is crystallized by irradiating it with a laser beam or by applying heat treatment, or an amorphous silicon film formed by a plasma CVD method or a low pressure thermal CVD method is crystallized with Ni or the like. A method of crystallization by the action of a promoting element can be mentioned.

【0023】他の発明の構成は、絶縁表面を有する基板
上に珪素半導体でなる活性層を形成する工程と、前記活
性層に水素を含有させる工程と、前記活性層を覆ってS
iOx y で示される薄膜を形成する工程と、前記Si
x y で示される薄膜上に酸化珪素膜でなるゲイト絶
縁膜を形成する工程と、を有することを特徴とする。
According to another aspect of the invention, a step of forming an active layer made of a silicon semiconductor on a substrate having an insulating surface, a step of containing hydrogen in the active layer, and a step of covering the active layer with S.
forming a thin film of iO x N y ;
And a step of forming a gate insulating film made of a silicon oxide film on the thin film represented by O x N y .

【0024】上記構成において、活性層中に水素を含有
させる方法としては、水素イオンの注入、水素雰囲気化
での加熱処理、水素プラズマに曝すことによる方法等を
挙げることができる。
In the above structure, examples of the method of containing hydrogen in the active layer include hydrogen ion implantation, heat treatment in a hydrogen atmosphere, and exposure to hydrogen plasma.

【0025】この構成においても、珪素膜として、結晶
化を助長する触媒元素を用いて結晶性を有せしめた珪素
膜を用いることは有用である。
Also in this structure, it is useful to use, as the silicon film, a silicon film having crystallinity by using a catalytic element that promotes crystallization.

【0026】[0026]

【作用】水素を含有した、または水素を含有させた珪素
半導体を活性層として用い、該活性層上にゲイト絶縁膜
を有する構成において、活性層とゲイト絶縁膜との間に
SiOx y で示される薄膜を形成することにより、活
性層中の水素がゲイト絶縁膜に拡散しない構成とするこ
とができる。そして、電気特性や安定性に優れた薄膜ト
ランジスタを得ることができる。また、SiOx y
示される薄膜をクロールシランやジクロールシランを用
いて成膜することにより、膜中に塩素を1×1015
1×1020cm−3の濃度で含ませることができ、こ
の塩素が可動イオンを固定化するように働き、ゲイト絶
縁膜としての機能と安定性を高めることができる。
In a structure in which a silicon semiconductor containing hydrogen or containing hydrogen is used as an active layer and a gate insulating film is provided on the active layer, SiO x N y is formed between the active layer and the gate insulating film. By forming the thin film shown, hydrogen in the active layer can be prevented from diffusing into the gate insulating film. Then, a thin film transistor having excellent electrical characteristics and stability can be obtained. Further, by forming a thin film represented by SiO x N y using chlorsilane or dichlorsilane, chlorine in the film is 1 × 10 15 to
It can be contained at a concentration of 1 × 10 20 cm −3 , and this chlorine acts to immobilize mobile ions, and the function and stability as a gate insulating film can be enhanced.

【0027】また活性層の下地膜としてもSiOx y
で示される薄膜を用いることにより、実質的に活性層を
SiOx y で示される薄膜で覆いくるんでしまう構成
を実現することができる。そして、活性層中に含ませた
水素を活性層に閉じ込めることができ、その効果を高め
ることができる。また同時に、活性層中の水素が活性層
の外に拡散していってしまうことを防ぐことができる。
Further, SiO x N y is also used as a base film for the active layer.
By using the thin film represented by, it is possible to realize a configuration in which the active layer is substantially covered with the thin film represented by SiO x N y . Then, the hydrogen contained in the active layer can be confined in the active layer, and the effect can be enhanced. At the same time, it is possible to prevent hydrogen in the active layer from diffusing out of the active layer.

【0028】SiOx y で示される薄膜は、水素イオ
ンに対するバリア効果があるのみならず、その膜中にお
けるO(酸素)がC−V特性におけるヒステリシスを無
くすように作用し、またSiN結合がNaや重金属(F
eやNiやCo)イオンのドリフトを防ぐように作用す
る。
The thin film represented by SiO x N y has not only a barrier effect against hydrogen ions, but also O (oxygen) in the film acts so as to eliminate hysteresis in the CV characteristic, and SiN bond is formed. Na and heavy metals (F
e, Ni, Co) ions to prevent drift.

【0029】特に活性層をNi等の金属元素を用いて結
晶化させた場合には、活性層中にこの金属元素が含まれ
ているので、活性層の少なくとも上面(ゲイト絶縁膜と
接する面)をSiOx y で示される薄膜で覆うことは
極めて有用である。即ち、可動イオンとして機能するN
i等の金属元素がゲイト絶縁膜に拡散することを防ぐこ
とができる。
In particular, when the active layer is crystallized using a metal element such as Ni, since this metal element is contained in the active layer, at least the upper surface of the active layer (the surface in contact with the gate insulating film). Is very useful to cover with a thin film of SiO x N y . That is, N that functions as mobile ions
It is possible to prevent a metal element such as i from diffusing into the gate insulating film.

【0030】[0030]

【実施例】〔実施例1〕図1に本実施例の作製工程の概
要を示す。本実施例に示す薄膜トランジスタは、アクテ
ィブ型の液晶表示装置の画素に配置されるスイッチング
素子、液晶表示装置の周辺回路を構成するドライバー回
路、その他薄膜集積回路に利用することができる。
[Embodiment] [Embodiment 1] FIG. 1 shows an outline of a manufacturing process of this embodiment. The thin film transistor described in this embodiment can be used for a switching element arranged in a pixel of an active liquid crystal display device, a driver circuit forming a peripheral circuit of the liquid crystal display device, and other thin film integrated circuits.

【0031】本実施例においては、基板101としてガ
ラス基板を用いる。まずガラス基板上に下地膜として窒
化珪素膜101を1000Åの厚さにプラズマCVD法
で形成する。ここでは、SiH4 とNH4 を用いたプラ
ズマCVD法を用いて、窒化珪素膜101の成膜を行
う。プラズマCVD法以外には、減圧熱CVD法を用い
ることができる。
In this embodiment, a glass substrate is used as the substrate 101. First, a silicon nitride film 101 is formed as a base film on a glass substrate to a thickness of 1000 Å by a plasma CVD method. Here, the silicon nitride film 101 is formed by a plasma CVD method using SiH 4 and NH 4 . In addition to the plasma CVD method, a low pressure thermal CVD method can be used.

【0032】次に非晶質珪素膜を1000Åの厚さにプ
ラズマCVD法または減圧熱CVD法で形成する。そし
て加熱またはレーザー光の照射、またはそれらの併用に
より非晶質珪素膜を結晶化させ、結晶性珪素膜を得る。
ここでは、結晶化を助長する金属元素であるニッケルを
溶液に含ませ、この溶液を非晶質珪素膜の表面に塗布す
ることにより、非晶質珪素膜中にニッケル元素を導入す
る方法を採用する。
Next, an amorphous silicon film is formed to a thickness of 1000 Å by the plasma CVD method or the low pressure thermal CVD method. Then, the amorphous silicon film is crystallized by heating, irradiation with laser light, or a combination thereof to obtain a crystalline silicon film.
Here, a method is adopted in which nickel, which is a metal element that promotes crystallization, is included in a solution, and this solution is applied to the surface of the amorphous silicon film to introduce the nickel element into the amorphous silicon film. To do.

【0033】具体的には、酢酸ニッケル塩溶液を非晶質
珪素膜の表面に滴下し、スピンコートによってニッケル
を非晶質珪素膜に接して保持させる状態とし、ニッケル
を非晶質珪素膜中に導入した。これら金属元素の導入
は、スパッタ法やプラズマCVD法による方法であって
もよい。このように結晶化を助長する金属元素であるニ
ッケルが非晶質珪素膜に接する状態において、加熱処理
を施すことにより、非晶質珪素膜を結晶化させる。この
加熱処理は、450℃〜550℃の温度で4時間〜8時
間行なえばよい。ここでは、窒素雰囲気中において55
0℃、4時間の加熱処理を行なう。
Specifically, a nickel acetate salt solution is dropped onto the surface of the amorphous silicon film, and the nickel is held in contact with the amorphous silicon film by spin coating. Introduced. The introduction of these metal elements may be performed by a sputtering method or a plasma CVD method. In such a state that nickel, which is a metal element that promotes crystallization, is in contact with the amorphous silicon film, heat treatment is performed to crystallize the amorphous silicon film. This heat treatment may be performed at a temperature of 450 ° C. to 550 ° C. for 4 hours to 8 hours. Here, in a nitrogen atmosphere, 55
Heat treatment is performed at 0 ° C. for 4 hours.

【0034】結晶性珪素膜を得たら、パターニングを行
い、薄膜トランジスタの活性層を形成する。こうして薄
膜トランジスタの活性層103が形成される。この活性
層中における酸素濃度は、2×1019〜5×1019cm
-3とすることが望ましい。次にプラズマCVD法によ
り、10〜100Åの厚さのSiNx y で示される薄
膜104を成膜する。ここでは、ジクロールシラン(SiH
2Cl2) を原料ガスとしたプラズマCVD法でSiNx
y で示される薄膜を成膜する。この薄膜104は、水素
イオンに対するバリア層として機能するので、緻密なこ
とが必要とされる。ここでは原料ガスとしてジクロール
シランを用いたが、SiH4 とNH4 とN 2 0とを原料
ガスとして用いてもよい。(図1(A))
After obtaining the crystalline silicon film, patterning is performed.
The active layer of the thin film transistor is formed. Thus thin
The active layer 103 of the film transistor is formed. This activity
The oxygen concentration in the layer is 2 × 1019~ 5 x 1019cm
-3Is desirable. Next, by the plasma CVD method
, 10-100Å thick SiNxOyThin indicated by
The film 104 is formed. Here, dichlorosilane (SiH
2Cl2) Is used as a source gas for the plasma CVD method using SiNxO
yThe thin film shown by is formed. This thin film 104 is hydrogen
Since it functions as a barrier layer against ions,
And are needed. Here, dichlor is used as the source gas
Silane was used, but SiHFourAnd NHFourAnd N 20 and raw material
You may use it as gas. (Fig. 1 (A))

【0035】次にプラズマCVD法またはスパッタ法に
より、酸化珪素膜105を1000Åの厚さに成膜す
る。この酸化珪素膜は、通常のゲイト絶縁膜としての機
能を果たす。そして金属や一導電型を有する半導体によ
り、ゲイト電極106を形成する。ここでは、リンがヘ
ビードープされたN型の結晶性珪素半導体を用いてゲイ
ト電極106を形成する。
Next, a silicon oxide film 105 is formed to a thickness of 1000 Å by plasma CVD method or sputtering method. This silicon oxide film functions as a normal gate insulating film. Then, the gate electrode 106 is formed of a metal or a semiconductor having one conductivity type. Here, the gate electrode 106 is formed using an N-type crystalline silicon semiconductor heavily doped with phosphorus.

【0036】次にゲイト電極106をマスクとして、リ
ンイオンの注入を行う。こうして、107と109との
領域にリンイオンが注入され、ソース領域107とドレ
イン領域109とが自己整合的に形成される。また同時
にチャネル形成領域108が形成される。その後、レー
ザー光の照射を行うことにより、ソース107とドレイ
ン領域109との活性化とイオンの注入時の損傷のアニ
ールを行う。(図1(B))
Next, phosphorus ions are implanted using the gate electrode 106 as a mask. Thus, phosphorus ions are implanted into the regions 107 and 109, and the source region 107 and the drain region 109 are formed in a self-aligned manner. At the same time, the channel formation region 108 is formed. After that, laser light irradiation is performed to activate the source 107 and the drain region 109 and to anneal damage during ion implantation. (Fig. 1 (B))

【0037】次に層間絶縁膜として酸化珪素膜110を
形成し、孔開け工程を経てソース電極111、ドレイン
電極112を形成し、図1(C)に示す薄膜トランジス
タを完成させる。
Next, a silicon oxide film 110 is formed as an interlayer insulating film, and a source electrode 111 and a drain electrode 112 are formed through a hole forming process to complete the thin film transistor shown in FIG.

【0038】図1に示す薄膜トランジスタは、ソース領
域107、ドレイン領域109、チャネル形成領域10
8で構成される活性層が、SiNx y 膜で覆われてい
るので、活性層中の水素が外部に拡散することがない。
特に、ゲイト絶縁膜を構成する酸化珪素膜105と活性
層との間には、SiNx y 膜104が存在しているの
で、ゲイト絶縁膜中に水素が拡散してしまうことがな
く、特性の劣化のない構成とすることができる。
The thin film transistor shown in FIG. 1 has a source region 107, a drain region 109 and a channel forming region 10.
Since the active layer composed of 8 is covered with the SiN x O y film, hydrogen in the active layer does not diffuse to the outside.
In particular, since the SiN x O y film 104 exists between the silicon oxide film 105 forming the gate insulating film and the active layer, hydrogen does not diffuse into the gate insulating film and the characteristics can be improved. It is possible to provide a configuration that does not deteriorate.

【0039】〔実施例2〕図3に本実施例の作製工程の
概要を示す。本実施例に示す薄膜トランジスタは、活性
層を構成する結晶性珪素半導体層中に水素をイオン注入
法またはプラズマドーピング法によって注入し、積極的
に活性層中に水素を含有させ、活性層中の不対結合手を
中和することを特徴とする。さらに活性層に注入した水
素を閉じ込めるために、SiNx y で示される薄膜に
よって活性層の表面を覆ってしまうことを特徴とする。
[Embodiment 2] FIG. 3 shows an outline of the manufacturing process of this embodiment. In the thin film transistor described in this example, hydrogen is injected into the crystalline silicon semiconductor layer forming the active layer by an ion implantation method or a plasma doping method to positively contain hydrogen in the active layer, and It is characterized by neutralizing anti-bonding hands. Further, it is characterized in that the surface of the active layer is covered with a thin film of SiN x O y in order to confine hydrogen injected into the active layer.

【0040】本実施例で示す薄膜トランジスタは、アク
ティブ型の液晶表示装置の画素に配置されるスイッチン
グ素子、液晶表示装置の周辺回路を構成するドライバー
回路、その他薄膜集積回路に利用することができる。
The thin film transistor described in this embodiment can be used for a switching element arranged in a pixel of an active liquid crystal display device, a driver circuit forming a peripheral circuit of the liquid crystal display device, and other thin film integrated circuits.

【0041】図3に本実施例の作製工程の概略を示す。
本実施例においては、基板101としてガラス基板を用
いる。まずガラス基板上に下地膜としてSiOx y
示される薄膜100を1000Åの厚さにプラズマCV
D法で形成する。ここでは、ジクロールシランを用いた
プラズマCVD法を用いて成膜を行う。
FIG. 3 shows an outline of the manufacturing process of this embodiment.
In this embodiment, a glass substrate is used as the substrate 101. First, a thin film 100 represented by SiO x N y is formed on a glass substrate as a base film by plasma CV to a thickness of 1000 Å
It is formed by the D method. Here, a film is formed by a plasma CVD method using dichlorosilane.

【0042】次に非晶質珪素膜を1000Åの厚さにプ
ラズマCVD法または減圧熱CVD法で形成する。そし
て加熱またはレーザー光の照射、またはそれらの併用に
より非晶質珪素膜を結晶化させ、結晶性珪素膜を得る。
ここでは結晶化を助長する触媒元素であるニッケルを酢
酸ニッケル塩溶液によって導入する。具体的には、酢酸
ニッケル塩溶液を非晶質珪素膜の表面にスピンコート法
によって塗布することによって、ニッケルを非晶質珪素
膜中に導入する。そして550℃、4時間の加熱処理を
行なうことにより、非晶質珪素膜を結晶化させる。結晶
性珪素膜を得たら、パターニングを行い、薄膜トランジ
スタの活性層を形成する。こうして薄膜トランジスタの
活性層103が形成される。(図3(A))
Next, an amorphous silicon film is formed to a thickness of 1000 Å by the plasma CVD method or the low pressure thermal CVD method. Then, the amorphous silicon film is crystallized by heating, irradiation with laser light, or a combination thereof to obtain a crystalline silicon film.
Here, nickel, which is a catalytic element that promotes crystallization, is introduced by a nickel acetate salt solution. Specifically, nickel is introduced into the amorphous silicon film by applying a nickel acetate salt solution to the surface of the amorphous silicon film by spin coating. Then, the amorphous silicon film is crystallized by performing heat treatment at 550 ° C. for 4 hours. After obtaining the crystalline silicon film, patterning is performed to form an active layer of the thin film transistor. Thus, the active layer 103 of the thin film transistor is formed. (Fig. 3 (A))

【0043】結晶性を有する珪素で構成された活性層1
03が露呈した状態において、水素イオンの注入を行
う。ここでは、加速電圧を40KeVとし、ドーズ量を
2×1016cm-3として、イオン注入を行う。
Active layer 1 made of crystalline silicon
In the state where 03 is exposed, hydrogen ion is implanted. Here, ion implantation is performed with an acceleration voltage of 40 KeV and a dose amount of 2 × 10 16 cm −3 .

【0044】こうして、活性層中に水素を含ませ、活性
層中の不対結合手を中和し、活性層中の準位を減少させ
る。なお、注入した水素を活性化させ、その効果を高く
するめに、300〜500℃の温度で加熱処理を施すこ
とは効果的である。
Thus, hydrogen is contained in the active layer to neutralize dangling bonds in the active layer and reduce the level in the active layer. Note that it is effective to perform heat treatment at a temperature of 300 to 500 ° C. in order to activate the injected hydrogen and enhance its effect.

【0045】次にプラズマCVDにより、10〜100
Åの厚さのSiNx y で示される薄膜を成膜する。こ
こでは、原料ガスとしてジクロールシランを用いたプラ
ズマCVD法によって成膜を行なう。(図3(B))
Next, by plasma CVD, 10 to 100
A thin film of SiN x O y having a thickness of Å is formed. Here, a film is formed by a plasma CVD method using dichlorosilane as a source gas. (Fig. 3 (B))

【0046】次にプラズマCVD法またはスパッタ法に
より、酸化珪素膜105を1000Åの厚さに成膜す
る。この酸化珪素膜は、通常のゲイト絶縁膜としての機
能を果たす。そしてアルミニムを主成分とする材料を5
000Åの厚さに成膜し、該アルミニウムを主成分とす
る膜を用いてゲイト電極113を形成する。さらにこの
アルミニウムを主成分とするゲイト電極113の周囲に
陽極酸化工程において酸化物層114を形成する。この
工程は、ゲイト電極113を陽極として電解溶液中にお
いて陽極酸化を行うことによって行われる。ここでは、
酸化物層114を2000Å程度の厚さに形成する。こ
の酸化物層114は、後の不純物イオン注入工程におい
てマスクとなり、その厚さの分でオフセットゲイト領域
を構成することができる。
Then, a silicon oxide film 105 is formed to a thickness of 1000 Å by plasma CVD method or sputtering method. This silicon oxide film functions as a normal gate insulating film. And the material which has aluminum as the main component is 5
A film having a thickness of 000Å is formed, and the gate electrode 113 is formed using the film containing aluminum as a main component. Further, an oxide layer 114 is formed around the gate electrode 113 containing aluminum as a main component in the anodic oxidation process. This step is performed by performing anodic oxidation in the electrolytic solution using the gate electrode 113 as an anode. here,
The oxide layer 114 is formed to a thickness of about 2000Å. The oxide layer 114 serves as a mask in a later impurity ion implantation process, and the offset gate region can be formed by the thickness thereof.

【0047】次にゲイト電極113とその周囲の酸化物
層をマスクとして、リンイオンの注入を行う。そして、
107と109との領域にリンイオンが注入され、ソー
ス領域107とドレイン領域109とが自己整合的に形
成される。また同時にチャネル形成領域108が形成さ
れる。さらにこの不純物のイオン注入工程において、オ
フセットゲイト領域115も同時に形成される。その
後、レーザー光の照射を行うことにより、ソース107
とドレイン領域109との活性化とイオンの注入時の損
傷のアニールを行う。(図3(C))
Next, phosphorus ions are implanted using the gate electrode 113 and the oxide layer around it as a mask. And
Phosphorus ions are implanted into the regions 107 and 109 to form the source region 107 and the drain region 109 in a self-aligned manner. At the same time, the channel formation region 108 is formed. Further, in the impurity ion implantation step, the offset gate region 115 is also formed at the same time. After that, the source 107 is irradiated with laser light.
Then, activation of the drain region 109 and annealing for damage during ion implantation are performed. (Fig. 3 (C))

【0048】次に層間絶縁膜として酸化珪素膜110を
形成し、孔開け工程を経てソース電極111、ドレイン
電極112を形成し、図3(D)に示す薄膜トランジス
タを完成させる。
Next, a silicon oxide film 110 is formed as an interlayer insulating film, a source electrode 111 and a drain electrode 112 are formed through a hole forming process, and the thin film transistor shown in FIG. 3D is completed.

【0049】図3(D)に示す薄膜トランジスタは、ソ
ース領域107、ドレイン領域109、チャネル形成領
域108で構成される活性層が、その下面、上面、側面
がSiOx y で示される薄膜で覆われている状態とな
るので、活性層中に水素が閉じ込められ外部に拡散する
ことがない。
In the thin film transistor shown in FIG. 3D, the active layer composed of the source region 107, the drain region 109, and the channel forming region 108 is covered with a thin film of SiO x N y on its lower surface, upper surface, and side surface. As a result, the hydrogen is trapped in the active layer and does not diffuse to the outside.

【0050】〔実施例3〕本実施例は、図3に示す実施
例2の作製工程において、(A)の工程で行われる水素
のイオン注入を行わう代わりに、水素雰囲気中において
加熱処理を行うことによって、活性層103中に水素を
含有させることを特徴とする。
[Embodiment 3] In this embodiment, in the manufacturing process of Embodiment 2 shown in FIG. 3, instead of performing the hydrogen ion implantation performed in the step (A), a heat treatment is performed in a hydrogen atmosphere. By doing so, hydrogen is contained in the active layer 103.

【0051】この活性層103中に水素を含有させる加
熱処理は、水素100%または水素と不活性雰囲気との
混合雰囲気中において、300〜500℃の温度を加え
ることによって行われる。
The heat treatment for containing hydrogen in the active layer 103 is performed by applying a temperature of 300 to 500 ° C. in 100% hydrogen or a mixed atmosphere of hydrogen and an inert atmosphere.

【0052】〔実施例4〕本実施例は、図3に示す実施
例2の作製工程において、(A)の工程における水素の
イオン注入を行わう代わりに、水素プラズマに活性層1
03を曝すことによって、活性層103中に水素を含ま
せることを特徴とする。
[Embodiment 4] In this embodiment, in the manufacturing process of Embodiment 2 shown in FIG. 3, instead of performing the hydrogen ion implantation in the step (A), the active layer 1 is applied to the hydrogen plasma.
It is characterized in that the active layer 103 is made to contain hydrogen by exposing 03.

【0053】この水素プラズマ処理は、水素の減圧雰囲
気中に図3(A)に示す状態の試料を配置し、雰囲気に
高周波エネルギーを与えることによって行われる。この
水素プラズマ処理において試料を300〜500℃程度
に加熱することは有効である。
This hydrogen plasma treatment is carried out by placing a sample in the state shown in FIG. 3A in a reduced pressure atmosphere of hydrogen and applying high frequency energy to the atmosphere. In this hydrogen plasma treatment, it is effective to heat the sample to about 300 to 500 ° C.

【0054】〔実施例5〕本実施例は、ゲイト絶縁膜上
にSiOx y で示される薄膜を形成することにより、
ゲイト絶縁膜をSiOx y で示される薄膜で挟み込ん
だ構成に関する。図4に本実施例の作製工程を示す。ま
ずガラス基板401の表面に下地膜としてSiOx y
で示される薄膜402を形成する。ここでは、ジクロー
ルシラン(SiH2Cl2) を原料ガスとしたプラズマCVD法
を用いて、SiOx y で示される薄膜402を100
0Åの厚さに成膜する。
[Embodiment 5] In this embodiment, by forming a thin film of SiO x N y on the gate insulating film,
The present invention relates to a structure in which a gate insulating film is sandwiched between thin films represented by SiO x N y . FIG. 4 shows the manufacturing process of this embodiment. First SiO x N y as a base film on the surface of the glass substrate 401
A thin film 402 shown by is formed. Here, a plasma CVD method using dichlorosilane (SiH 2 Cl 2 ) as a source gas is used to form the thin film 402 represented by SiO x N y as 100
Form a film with a thickness of 0Å.

【0055】次に非晶質珪素膜を1000Åの厚さにプ
ラズマCVD法または減圧熱CVD法で形成する。そし
て非晶質珪素膜上に酢酸ニッケル溶液をスピンコート法
で塗布し、非晶質珪素膜にニッケル元素を導入する。そ
して550℃、4時間の加熱処理を施すことにより、非
晶質珪素膜を結晶化させる。さらにこの非晶質珪素膜を
パターニングすることにより、結晶性珪素膜で構成され
た活性層403が形成される。もちろんここで非晶質珪
素や通常の加熱によって結晶化された結晶性珪素膜、さ
らにはレーザー光の照射によって結晶化された結晶性珪
素膜を用いて活性層を構成してもよい。
Next, an amorphous silicon film is formed to a thickness of 1000Å by the plasma CVD method or the low pressure thermal CVD method. Then, a nickel acetate solution is applied onto the amorphous silicon film by spin coating to introduce nickel element into the amorphous silicon film. Then, the amorphous silicon film is crystallized by performing heat treatment at 550 ° C. for 4 hours. Further, by patterning this amorphous silicon film, an active layer 403 composed of a crystalline silicon film is formed. Of course, the active layer may be formed by using amorphous silicon, a crystalline silicon film crystallized by ordinary heating, or a crystalline silicon film crystallized by laser light irradiation.

【0056】活性層403を形成したら、活性層403
の水素化工程を行う。この工程は活性層403に対して
水素イオンの注入を行うことによって行われる。この工
程は、イオン注入法またはプラズマドーピング法でもっ
て行われる。注入条件は、例えば水素イオンの加速電圧
を40KeV、ドーズ量を2×1016cm-3とする。こ
うして活性層403中に水素イオンが注入され、この水
素によって珪素の不対結合手が中和される。こうして、
活性層403中の欠陥や準位を減少させることができ
る。
After forming the active layer 403, the active layer 403
Is carried out. This step is performed by implanting hydrogen ions into the active layer 403. This step is performed by an ion implantation method or a plasma doping method. The implantation conditions are, for example, an acceleration voltage of hydrogen ions of 40 KeV and a dose amount of 2 × 10 16 cm −3 . Thus, hydrogen ions are implanted into the active layer 403, and the dangling bonds of silicon are neutralized by this hydrogen. Thus
It is possible to reduce defects and levels in the active layer 403.

【0057】上記活性層403の水素化工程は、水素雰
囲気中における加熱処理でもよい。この場合は、常圧ま
たは加圧状態の水素雰囲気、または水素を含む雰囲気中
において、300〜500℃の温度で加熱処理を施せば
よい。
The hydrogenation step of the active layer 403 may be heat treatment in a hydrogen atmosphere. In this case, heat treatment may be performed at a temperature of 300 to 500 ° C. in a hydrogen atmosphere at normal pressure or under pressure, or an atmosphere containing hydrogen.

【0058】活性層403の水素化工程の終了後、活性
層403を覆ってSiOx y で示される薄膜404を
形成する。この404で示される薄膜もジクロールシラ
ン(SiH2Cl2) を原料ガスとしたプラズマCVD法を用い
て形成する。
After the hydrogenation process of the active layer 403 is completed, a thin film 404 represented by SiO x N y is formed to cover the active layer 403. The thin film indicated by 404 is also formed by the plasma CVD method using dichlorosilane (SiH 2 Cl 2 ) as a source gas.

【0059】こうして図4(A)に示す状態を得る。こ
の状態において、活性層403はSiOx y で示され
る薄膜でその上面、下面、側面が覆われた状態、即ち活
性層はSiOx y で示される薄膜でくるまれた状態と
することができる。この状態において、活性層403は
水素化されており、水素を多く含んでいる。そしてSi
x y で示される薄膜は、活性層中に水素を閉じ込め
るバリアの役割を果たしている。
Thus, the state shown in FIG. 4A is obtained. In this state, the active layer 403 may be covered with a thin film of SiO x N y on its upper surface, lower surface and side surfaces, that is, the active layer may be wrapped with a thin film of SiO x N y. it can. In this state, the active layer 403 is hydrogenated and contains a large amount of hydrogen. And Si
The thin film represented by O x N y plays a role of a barrier for confining hydrogen in the active layer.

【0060】図4(A)に示す状態を得たら、一導電型
を有する珪素を主成分とする膜を5000Åの厚さに減
圧熱CVD法で形成する。ここでは、N型の結晶性珪素
膜を形成する。そしてパターニングを行うことによりゲ
イト電極406を形成する。そしてゲイト電極406を
マスクとして不純物イオンの注入をイオンドーピング法
またはプラズマドーピング法によって行う。不純物イオ
ンとしては、Nチャネル型の薄膜トランジスタを形成す
るのであればリンを用い、Pチャネル型の薄膜トランジ
スタを形成するのであればボロンを用いる。ここでは、
Nチャネル型の薄膜トランジスタを形成するために、リ
ンをイオン注入法によってイオン注入する。
After obtaining the state shown in FIG. 4 (A), a film containing silicon of one conductivity type as a main component is formed to a thickness of 5000Å by the low pressure thermal CVD method. Here, an N-type crystalline silicon film is formed. Then, patterning is performed to form the gate electrode 406. Then, using the gate electrode 406 as a mask, impurity ions are implanted by an ion doping method or a plasma doping method. As the impurity ions, phosphorus is used to form an N-channel type thin film transistor, and boron is used to form a P-channel type thin film transistor. here,
In order to form an N-channel type thin film transistor, phosphorus is ion-implanted by an ion implantation method.

【0061】上記イオン注入工程において、ソース領域
408とドレイン領域410とが自己整合的に形成され
る。また同時にチャネル形成領域409も自己整合的に
形成される。その後、イオンの衝撃によって非晶質化さ
れた活性層のアニール(再結晶化)と注入された不純物
イオンの活性化のためにレーザー光の照射を行う。レー
ザー光としては、例えばXeClエキシマレーザーを用
いる。この工程で、ソース領域408とドレイン領域4
10との再結晶化とこの領域に注入された不純物の活性
化が行われる。
In the ion implantation step, the source region 408 and the drain region 410 are formed in a self-aligned manner. At the same time, the channel formation region 409 is also formed in a self-aligned manner. After that, laser light irradiation is performed to anneal (recrystallize) the active layer amorphized by the bombardment of ions and to activate the implanted impurity ions. As the laser light, for example, an XeCl excimer laser is used. In this step, the source region 408 and the drain region 4
Recrystallization with 10 and activation of impurities implanted in this region are performed.

【0062】ソース/ドレイン領域のアニールと活性化
のためのレーザー光の照射工程終了後、SiOx y
示される薄膜407を形成する。SiOx y で示され
る薄膜407は、ジクロールシランを用いたプラズマC
VD法によって行われる。
After the laser beam irradiation process for annealing and activating the source / drain regions is completed, a thin film 407 represented by SiO x N y is formed. The thin film 407 represented by SiO x N y is plasma C using dichlorosilane.
It is performed by the VD method.

【0063】こうして図4(B)に示す状態を得る。そ
の後プラズマCVD法を用いて層間絶縁膜411として
酸化珪素膜を形成する。この際、SiOx y で示され
る薄膜407の作用によって、ゲイト絶縁膜405中に
水素が進入することを防ぐことができる。
Thus, the state shown in FIG. 4B is obtained. After that, a silicon oxide film is formed as an interlayer insulating film 411 by using a plasma CVD method. At this time, hydrogen can be prevented from entering the gate insulating film 405 by the action of the thin film 407 represented by SiO x N y .

【0064】そして孔開け工程を経て、ソース電極41
2とドレイン電極413とを形成する。ソース/ドレイ
ン電極は、アルミニウム等の適当な金属を用いて形成す
ればよい。こうして、図4(C)に示すように薄膜トラ
ンジスタを完成させる。
Then, through the hole forming process, the source electrode 41
2 and the drain electrode 413 are formed. The source / drain electrodes may be formed using an appropriate metal such as aluminum. Thus, the thin film transistor is completed as shown in FIG.

【0065】〔実施例6〕本実施例は、図5(A)に示
す構成に本明細書で開示する発明を利用した例である。
図5(A)に示す薄膜トランジスタは、ガラス基板50
1上に形成されている。図5(A)に示すのは、ガラス
基板501上に形成された下地膜を構成するSiOx
y で示される薄膜502、チャネル形成領域を構成する
半導体層503、一導電型を有する半導体層であるソー
ス領域504とドレイン領域505、SiOx y で示
される薄膜506、酸化珪素膜で構成されたゲイト絶縁
膜507、ゲイト電極508を有している。
[Embodiment 6] This embodiment is an example in which the invention disclosed in this specification is applied to the structure shown in FIG.
The thin film transistor illustrated in FIG. 5A has a glass substrate 50.
It is formed on 1. FIG. 5A shows SiO x N forming the base film formed on the glass substrate 501.
a thin film 502 indicated by y , a semiconductor layer 503 forming a channel formation region, a source region 504 and a drain region 505 which are semiconductor layers having one conductivity type, a thin film 506 indicated by SiO x N y , and a silicon oxide film. It also has a gate insulating film 507 and a gate electrode 508.

【0066】半導体層503は結晶化を助長する触媒元
素の作用によって結晶化されている。チャネル形成領域
を構成する半導体層503とソース領域を構成する半導
体層504とドレイン領域を構成する半導体層505
は、下面にSiOx y で示される薄膜502が、上面
及び側面がSiOx y で示される薄膜506が形成さ
れているので、これら半導体層中に水素や結晶化を助長
する金属元素を閉じ込めることができる。そして、活性
層中に存在する水素や金属元素がゲイト絶縁膜507に
侵入することを防ぐことができる。
The semiconductor layer 503 is crystallized by the action of the catalytic element that promotes crystallization. A semiconductor layer 503 forming a channel forming region, a semiconductor layer 504 forming a source region, and a semiconductor layer 505 forming a drain region.
Has a thin film 502 formed of SiO x N y on the lower surface and a thin film 506 formed of SiO x N y on the upper and side surfaces, so that hydrogen or a metal element that promotes crystallization is contained in these semiconductor layers. Can be locked up. Then, hydrogen or a metal element existing in the active layer can be prevented from entering the gate insulating film 507.

【0067】〔実施例7〕本実施例は、図5(B)に示
す構成に本明細書で開示する発明を利用した例である。
図5(B)に示す薄膜トランジスタは、ガラス基板50
9上に形成されている。図5(B)に示すのは、ガラス
基板509上に形成された下地膜を構成するSiOx
y で示される薄膜510、ゲイト電極511、酸化珪素
で構成されるゲイト絶縁膜512、SiOx y で示さ
れる薄膜513、チャネル形成領域が形成される半導体
層514、ソース領域となる半導体層515、ドレイン
領域となる半導体層516を有している。
[Embodiment 7] This embodiment is an example in which the invention disclosed in this specification is applied to the structure shown in FIG.
The thin film transistor illustrated in FIG. 5B has a glass substrate 50.
9 is formed. FIG. 5B shows SiO x N forming the base film formed on the glass substrate 509.
A thin film 510 indicated by y , a gate electrode 511, a gate insulating film 512 made of silicon oxide, a thin film 513 indicated by SiO x N y , a semiconductor layer 514 in which a channel formation region is formed, and a semiconductor layer 515 which becomes a source region. And a semiconductor layer 516 which serves as a drain region.

【0068】半導体層514は非晶質珪素で構成されて
いる。図5(B)に示す構成においては、ゲイト絶縁膜
512の周囲がSiOx y で示される薄膜513によ
って覆われているので、ゲイト絶縁膜512中に半導体
層514から水素が侵入しない構成とすることができ
る。特に半導体層514として非晶質珪素を用いた場合
には、半導体層514に多量の水素が含まれることにな
るので、SiOx y で示される薄膜513の作用で、
ゲイト絶縁膜512に水素が侵入しないようにすること
は重要である。
The semiconductor layer 514 is made of amorphous silicon. In the structure shown in FIG. 5B, since the periphery of the gate insulating film 512 is covered with the thin film 513 represented by SiO x N y , hydrogen is prevented from entering the gate insulating film 512 from the semiconductor layer 514. can do. In particular, when amorphous silicon is used for the semiconductor layer 514, a large amount of hydrogen is contained in the semiconductor layer 514, so that the thin film 513 represented by SiO x N y acts.
It is important to prevent hydrogen from entering the gate insulating film 512.

【0069】[0069]

【発明の効果】本明細書に開示する発明を利用すること
で、活性層中には水素を含有させ、ゲイト絶縁膜中には
なるべく水素を含有させないという事項を両立させるこ
とができ、高性能で電気的にも安定性の優れた薄膜トラ
ンジスタを得ることができる。
EFFECTS OF THE INVENTION By utilizing the invention disclosed in the present specification, it is possible to satisfy both the requirements of containing hydrogen in the active layer and not containing hydrogen in the gate insulating film as much as possible. Thus, a thin film transistor having excellent electrical stability can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】 実施例の作製工程を示す。FIG. 1 shows a manufacturing process of an example.

【図2】 従来の薄膜トランジスタの構成を示す。FIG. 2 shows a configuration of a conventional thin film transistor.

【図3】 実施例の作製工程を示す。FIG. 3 shows a manufacturing process of an example.

【図4】 実施例の作製工程を示す。FIG. 4 shows a manufacturing process of an example.

【図5】 実施例の作製工程を示す。FIG. 5 shows a manufacturing process of an example.

【符号の説明】[Explanation of symbols]

101・・・・・・・・・ガラス基板 102・・・・・・・・・窒化珪素膜 103・・・・・・・・・活性層 104・・・・・・・・・SiOx y で示される薄膜 105・・・・・・・・・酸化珪素膜(ゲイト絶縁膜) 106・・・・・・・・・ゲイト電極 107・・・・・・・・・ソース領域 108・・・・・・・・・チャネル形成領域 109・・・・・・・・・ドレイン領域 110・・・・・・・・・層間絶縁膜 111・・・・・・・・・ソース電極 112・・・・・・・・・ドレイン電極 113・・・・・・・・・ゲイト電極 114・・・・・・・・・酸化物層 115・・・・・・・・・オフセットゲイト領域 100・・・・・・・・・SiOx y で示される薄膜 201・・・・・・・・・ガラス基板 202・・・・・・・・・酸化珪素膜 203・・・・・・・・・ソース領域 204・・・・・・・・・チャネル形成領域 205・・・・・・・・・ドレイン領域 206・・・・・・・・・ゲイト電極 207・・・・・・・・・層間絶縁膜 208・・・・・・・・・ソース電極 209・・・・・・・・・ドレイン電極 401・・・・・・・・・ガラス基板 402・・・・・・・・・SiOx y で示される薄膜 403・・・・・・・・・活性層 404・・・・・・・・・SiOx y で示される薄膜 405・・・・・・・・・酸化珪素膜(ゲイト絶縁膜) 406・・・・・・・・・ゲイト電極 407・・・・・・・・・SiOx y で示される薄膜 408・・・・・・・・・ソース領域 409・・・・・・・・・チャネル形成領域 410・・・・・・・・・ドレイン領域 411・・・・・・・・・層間絶縁膜 412・・・・・・・・・ソース電極 413・・・・・・・・・ドレイン電極101 ... Glass substrate 102 Silicon nitride film 103 Active layer 104 SiO x N Thin film 105 indicated by y ... Silicon oxide film (gate insulating film) 106 ... Gate electrode 107 ... Source region 108 ... ........ Channel forming region 109 ..... Drain region 110 ......... Interlayer insulating film 111 ......... Source electrode 112 .. ........ Drain electrode 113 ... Gate electrode 114 ... Oxide layer 115 ... Offset gate region 100 ... · · · · · · · SiO x N thin film 201 ......... glass substrate 202 ......... acid represented by y Silicon film 203 ... Source region 204 ... Channel formation region 205 ... Drain region 206 ... Gate Electrode 207 ... Interlayer insulating film 208 ... Source electrode 209 ... Drain electrode 401 ... Glass substrate 402 films represented by ......... SiO x N thin film 403 ......... active layer 404 ......... SiO x represented by y N y 405 ·・ ・ ・ ・ ・ ・ ・ ・ Silicon oxide film (gate insulating film) 406 ・ ・ ・ ・ ・ ・ Gate electrode 407 ・ ・ ・ ・ ・ ・ ・ Thin film 408 represented by SiO x N y .... Source region 409 ..... Channel formation region 410 ..... Drain region 41 ......... interlayer insulating film 412 ......... source electrode 413 ......... drain electrode

フロントページの続き (56)参考文献 特開 平2−140915(JP,A) 特開 平3−29316(JP,A) 特開 平6−97073(JP,A) 特開 平3−95939(JP,A) 特開 平3−185736(JP,A) 特開 昭62−147759(JP,A) 特開 平6−112490(JP,A) 特開 平6−13610(JP,A) 特開 平7−161996(JP,A) 特開 平5−55581(JP,A) Yunosuke Kawazu e t al.,Low−Temperat ure Crystallizatio n of Hydorogenated Amorphas Silicon Induced by Nickel Silicide Formati,J APANESE JOURNAL OF APPLIED PHYSICS, 1990年12月,VOL.29,NO.12,P P.2698−2704 (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 H01L 21/20 H01L 21/318 H01L 21/336 H01L 29/786 Continuation of front page (56) Reference JP-A-2-140915 (JP, A) JP-A-3-29316 (JP, A) JP-A-6-97073 (JP, A) JP-A-3-95939 (JP , A) JP 3-185736 (JP, A) JP 62-147759 (JP, A) JP 6-112490 (JP, A) JP 6-13610 (JP, A) JP 7-161996 (JP, A) JP 5-55581 (JP, A) Yunosuke Kawazu et al. , Low-Temperature Crystallizatio n of Hydrogenated Amorphas Silicon Induced by Nickel Silicone Formula, J APANESE JOURNAL OF SAPPY 1985. 29, NO. 12, PP. 2698-2704 (58) Fields surveyed (Int.Cl. 7 , DB name) G02F 1/1368 H01L 21/20 H01L 21/318 H01L 21/336 H01L 29/786

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上に形成されたSiOxNy(0<x
<2、0<y<4/3)で示される第1の薄膜と、前記 第1の薄膜上に接して形成され、ニッケルを用いて
結晶化された結晶性珪素膜からなる活性層と、前記活性層の上面及び側面に接し、且つ前記第1の薄膜
の表面に接して形成された SiOxNy(0<x<2、0
<y<4/3)で示される第2の薄膜と、前記 第2の薄膜面に接して形成された酸化珪素膜
と、 前記酸化珪素膜の上面に接して形成された ゲイト電極
と、前記 ゲイト電極の上面及び側面、並びに前記酸化珪素膜
の上面に接して形成されたSiOxNy(0<x<2、0
<y<4/3)で示される第3の薄膜とを有し、前記活性層は、前記第1の薄膜及び前記第2の薄膜によ
り覆いくるまれ、 前記酸化珪素膜は、下面が前記第2の薄膜により前記活
性層に接しないように覆われ、上面が前記第3の薄膜に
より覆われている ことを特徴とする薄膜トランジスタ。
1. A SiOxNy (0 <x formed on a substrate.
<A first thin film represented by 2, 0 <y <4/3), is formed in contact with the first thin film, using a nickel
An active layer made of a crystallized crystalline silicon film , and a first thin film which is in contact with an upper surface and a side surface of the active layer.
SiOxNy (0 <x <2, 0 formed in contact with the surface of
<Y <4/3) and a second thin film represented by the second silicon oxide film in formed in contact with the upper surface of the thin-film
When the a gate electrode formed in contact with the upper surface of the silicon oxide film, an upper surface and a side surface of the gate electrode, and the silicon oxide film
SiOxNy (0 <x <2, 0 formed in contact with the upper surface of the
<Y <4/3), and the active layer is composed of the first thin film and the second thin film.
And the lower surface of the silicon oxide film is covered with the second thin film.
Is covered so that it does not come into contact with the conductive layer, and the upper surface is covered with the third thin film.
A thin film transistor characterized by being more covered .
【請求項2】 基板上に形成し、塩素を含むSiO x y
(0<x<2、0<y<4/3)で示される第1の薄膜
と、 前記第1の薄膜上に接して形成され、ニッケルを用いて
結晶化された結晶性珪素膜からなる活性層と、 前記活性層の上面及び側面に接し、且つ前記第1の薄膜
の表面に接して形成し、塩素を含むSiO x y (0<x
<2、0<y<4/3)で示される第2の薄膜と、 前記第2の薄膜の上面に接して形成された酸化珪素膜
と、 前記酸化珪素膜の上面に接して形成されたゲイト電極
と、 前記ゲイト電極の上面及び側面、並びに前記酸化珪素膜
の上面に接して形成し、塩素を含むSiO x y (0<x
<2、0<y<4/3)で示される第3の薄膜とを有
し、 前記活性層は、前記第1の薄膜及び前記第2の薄膜によ
り覆いくるまれ、 前記酸化珪素膜は、下面が前記第2の薄膜により前記活
性層に接しないように覆われ、上面が前記第3の薄膜に
より覆われていることを特徴とする薄膜トランジスタ。
2. A SiO x N y film formed on a substrate and containing chlorine.
First thin film represented by (0 <x <2, 0 <y <4/3)
And is formed in contact with the first thin film, using nickel
An active layer made of a crystallized crystalline silicon film , and a first thin film which is in contact with an upper surface and a side surface of the active layer.
SiO x N y (0 <x
<2, 0 <y <4/3) and a silicon oxide film formed in contact with the upper surface of the second thin film
And a gate electrode formed in contact with the upper surface of the silicon oxide film.
And the top and side surfaces of the gate electrode and the silicon oxide film
SiO x N y (0 <x
<2, 0 <y <4/3) with a third thin film
However, the active layer is composed of the first thin film and the second thin film.
And the lower surface of the silicon oxide film is covered with the second thin film.
Is covered so that it does not come into contact with the conductive layer, and the upper surface is covered with the third thin film.
A thin film transistor characterized by being more covered.
【請求項3】 請求項2において、前記第1の薄膜、前
記第2の薄膜及び前記第3の薄膜は、1×10 15 〜1×
10 20 cm -3 の濃度で塩素を含むことを特徴とする薄膜
トランジスタ。
3. The first thin film according to claim 2, wherein
The second thin film and the third thin film have a size of 1 × 10 15 to 1 ×.
A thin film containing chlorine at a concentration of 10 20 cm -3
Transistor.
【請求項4】 請求項1乃至請求項のいずれか一に記
載の薄膜トランジスタを用いたことを特徴とする液晶表
示装置。
4. A liquid crystal display device using the thin film transistor according to any one of claims 1 to 3 .
JP2001243010A 2001-08-09 2001-08-09 Thin film transistor and liquid crystal display Expired - Fee Related JP3512766B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001243010A JP3512766B2 (en) 2001-08-09 2001-08-09 Thin film transistor and liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001243010A JP3512766B2 (en) 2001-08-09 2001-08-09 Thin film transistor and liquid crystal display

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP15169894A Division JP3468848B2 (en) 1994-06-09 1994-06-09 Thin film transistor and method for manufacturing the same, and liquid crystal display device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2002134527A JP2002134527A (en) 2002-05-10
JP3512766B2 true JP3512766B2 (en) 2004-03-31

Family

ID=19073186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001243010A Expired - Fee Related JP3512766B2 (en) 2001-08-09 2001-08-09 Thin film transistor and liquid crystal display

Country Status (1)

Country Link
JP (1) JP3512766B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8029513B2 (en) 2005-05-02 2011-10-04 Alfresa Pharma Corporation Tightly binding device for bone joining cable

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4654581B2 (en) * 2004-01-30 2011-03-23 セイコーエプソン株式会社 Manufacturing method of TFT substrate
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Yunosuke Kawazu et al.,Low−Temperature Crystallization of Hydorogenated Amorphas Silicon Induced by Nickel Silicide Formati,JAPANESE JOURNAL OF APPLIED PHYSICS,1990年12月,VOL.29,NO.12,PP.2698−2704

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8029513B2 (en) 2005-05-02 2011-10-04 Alfresa Pharma Corporation Tightly binding device for bone joining cable

Also Published As

Publication number Publication date
JP2002134527A (en) 2002-05-10

Similar Documents

Publication Publication Date Title
US8330165B2 (en) Semiconductor device and method for forming the same
KR100203982B1 (en) Semiconductor device and manufacturing method thereof
JP3344072B2 (en) Method for manufacturing thin film transistor
US5773325A (en) Method of making a variable concentration SiON gate insulating film
TW322591B (en)
US6346486B2 (en) Transistor device and method of forming the same
US6261875B1 (en) Transistor and process for fabricating the same
KR100285019B1 (en) Semiconductor film formation method
JP3468848B2 (en) Thin film transistor and method for manufacturing the same, and liquid crystal display device and method for manufacturing the same
KR19990006866A (en) Semiconductor device and manufacturing method thereof
US6140164A (en) Method of manufacturing a semiconductor device
JP3348531B2 (en) Method for hydrogenating thin film transistor and method for forming thin film transistor
JP3512766B2 (en) Thin film transistor and liquid crystal display
JP3059337B2 (en) Semiconductor device and manufacturing method thereof
JP3765936B2 (en) Method for manufacturing semiconductor device
JP3208011B2 (en) Insulated gate field effect semiconductor device
JP3535275B2 (en) Method for manufacturing semiconductor device
JP3181901B2 (en) Thin film transistor
JP3181817B2 (en) Thin film transistor
JPH07183520A (en) Thin film transistor
JP2003059942A (en) Production method for thin film transistor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040107

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140116

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees