JP3504804B2 - 半導体ウェハの電気特性測定方法および装置 - Google Patents

半導体ウェハの電気特性測定方法および装置

Info

Publication number
JP3504804B2
JP3504804B2 JP10431496A JP10431496A JP3504804B2 JP 3504804 B2 JP3504804 B2 JP 3504804B2 JP 10431496 A JP10431496 A JP 10431496A JP 10431496 A JP10431496 A JP 10431496A JP 3504804 B2 JP3504804 B2 JP 3504804B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
value
bias voltage
measurement
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10431496A
Other languages
English (en)
Other versions
JPH09266237A (ja
Inventor
元宏 河野
康治 今岡
英明 松原
達文 楠田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Screen Holdings Co Ltd
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd, Dainippon Screen Manufacturing Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP10431496A priority Critical patent/JP3504804B2/ja
Publication of JPH09266237A publication Critical patent/JPH09266237A/ja
Application granted granted Critical
Publication of JP3504804B2 publication Critical patent/JP3504804B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体ウェハの
電気特性測定方法および装置に関し、特に、C−V測定
によって半導体ウェハの電気特性を測定する方法および
装置に関する。
【0002】
【従来の技術】半導体ウェハの表面状態を評価する方法
の1つとして、いわゆるC−V測定が用いられている。
C−V測定は、良く知られているように、高周波を重畳
したバイアス電圧を半導体ウェハに印加しつつ、半導体
ウェハの容量を測定する方法である。C−V測定の結果
を用いると、半導体ウェハの種々の電気特性を解析する
ことが可能である。
【0003】本出願人は、特開平7−130809号公
報において、改良されたC−V測定方法及び可動イオン
測定方法を開示している。図11は、そのC−V測定方
法におけるバイアス電圧波形の一例を示すグラフであ
る。なお、以下では、バイアス電圧の変化の方法を「電
圧掃引法」とも呼ぶ。このC−V測定方法では、バイア
ス電圧を、0Vを中心として正負交互にステップ状に変
化させながら測定を行なっていた。この方法は、フラッ
トバンド電圧の測定や、絶縁膜内の可動イオン量を精度
良く測定できるという利点を有している。
【0004】ところで、C−V測定の結果を利用して、
半導体ウェハの深さ方向に沿った多数キャリア濃度プロ
ファイルを決定することも可能である。図12は、C−
V測定のために、半導体ウェハ100の上方にギャップ
を隔てて測定用電極201を配置し、この測定用電極に
バイアス電圧を印加した状態を示す説明図である。例え
ばp型半導体に正のバイアス電圧が印加されると、図1
2に示すように、空乏層102が形成される。
【0005】測定用電極201と半導体ウェハ100の
合成容量Ctは、空乏層102の静電容量Csと、ギャ
ップdair の静電容量Cgとの直列接続で表わされる。
C−V測定では、この合成容量Ctの電圧依存性が測定
される。ギャップdair の値は正確に測定できるので、
このギャップdair の値からギャップの静電容量Cgが
計算される。従って、合成容量Ctからギャップの静電
容量Cgを減算すれば、空乏層102の容量Csを求め
ることができる。
【0006】キャリア濃度Nslp は、C−V測定で得ら
れた容量Csの電圧依存性に基づいて、次の式で与えら
れることが知られている。
【0007】
【数1】
【0008】ここで、qは電荷素量、ε0 は真空の誘電
率、εSiは半導体基板の比誘電率である。
【0009】すなわち、キャリア濃度Nslp は、空乏層
102の容量Csの逆数の2乗を電圧Vで微分した微係
数に反比例する。
【0010】一方、このキャリア濃度Nslp を有する半
導体ウェハ部分の深さは、次の数式2によって与えられ
る空乏層102の深さWに相当することが知られてい
る。
【0011】
【数2】
【0012】ここで、Sは測定用電極201の面積であ
る。すなわち、C−V測定の結果から、数式1,数式2
に従って、多数キャリア濃度Nslp の深さ方向の分布
(プロファイル)を求めることができる。
【0013】
【発明が解決しようとする課題】しかし、上述した従来
の電圧掃引法では、半導体ウェハの深さ方向に沿った多
数キャリア濃度Nslp のプロファイルを必ずしも正確に
測定できない場合がある。図13は、従来の電圧掃引法
で得られたC−V特性の一例を示すグラフであり、図1
4は、これから得られたキャリア濃度プロファイルを示
すグラフである。図13、図14の測定では、ベアウェ
ハ(表面に絶縁膜等が形成されておらず、半導体基板が
露出している半導体ウェハ)を測定対象として使用し
た。
【0014】図14の測定結果では、半導体ウェハの浅
い部分ではキャリア濃度Nslp が比較的高濃度であり、
深い部分では比較的低濃度であることが示されている。
ところが、この半導体ウェハは、深さ方向にほぼ均一な
キャリア濃度プロファイルを有しているはずであった。
すなわち、図14に示すキャリア濃度プロファイルは、
単に見かけ上のものであり、真のプロファイルを示して
いない。
【0015】前述した数式1で示されるように、キャリ
ア濃度Nslp の値は容量Csの電圧依存性(すなわち図
13に示されるC−V特性)によって決定される。従っ
て、図14のようなキャリア濃度プロファイルの予想さ
れたプロファイル(すなわち均一値)からのズレは、C
−V特性の測定結果に起因する。ここで問題となるの
は、どのような現象がC−V特性の測定に影響を与えて
いるか、ということである。
【0016】発明者らは、図15に示すように、バイア
ス電圧が0Vの時に、p型半導体ウェハの表面上のプラ
ス電荷によって、半導体ウェハが強反転状態にあり、そ
の表面付近に反転少数キャリア(電子)が集まっている
のではないかと考えた。表面上のプラス電荷は、半導体
ウェハの製造工程(例えば洗浄工程)で生起されたもの
である。このことは、図13に示すC−V特性におい
て、フラットバンド電圧Vfbが予想された値からかなり
シフトしていたことからも裏付けられた。
【0017】図15に示す状態から、図11に示すよう
な電圧掃引を高速に行なうと、表面近傍の少数キャリア
がなかなか消滅しない。このため、C−V特性に少数キ
ャリアの影響が含まれてしまうことになる。このような
仮定を基に発明者らがキャリア濃度Nslp のプロファイ
ルを理論解析した結果、図14に示す測定値と極めて良
く一致することが解った。
【0018】このように、従来のC−V測定における電
圧掃引法では、半導体ウェハの表面近傍に存在する少数
キャリアの影響のために、必ずしも正確な電気特性を得
られない場合があるという問題があった。
【0019】この発明は、従来技術における上述の課題
を解決するためになされたものであり、半導体ウェハの
電気特性において、その表面近傍に存在する少数キャリ
アの影響を低減することを目的とする。
【0020】
【課題を解決するための手段およびその作用・効果】上
述の課題の少なくとも一部を解決するため、第1の発明
は、半導体ウェハの電気特性測定方法であって、半導体
ウェハのC−V測定において、前記半導体ウェハの表面
近傍における少数キャリアを消滅させる第1の値にバイ
アス電圧を印加した後に、前記バイアス電圧を、第2の
を挟んで上下に交互に切り替えつつ、前記第2の値か
らの振幅をステップ状に変化させることを特徴とする。
【0021】第1の発明では、最初に少数キャリアを消
滅させるようにバイアス電圧を印加した後にバイアス電
圧をステップ状に変化させるので、C−V測定における
半導体ウェハの表面近傍における少数キャリアの影響を
低減することができる。
【0022】上記第1の発明において、前記バイアス電
圧の前記第1の値は、前記半導体ウェハの表面近傍を蓄
積状態とする値であることが好ましい。
【0023】こうすれば、半導体ウェハの表面近傍に存
在する少数キャリアを消滅させることができる。
【0024】また、上記第1の発明において、前記バイ
アス電圧の前記第1の値は、前記C−V測定において前
記半導体ウェハに印加するバイアス電圧の値の中で、絶
対値が最大で前記半導体ウェハを蓄積状態にする値であ
り、前記バイアス電圧のステップ状の切替えは、前記バ
イアス電圧の絶対値が単調に減少するように行なわれ
る、ようにすることが好ましい。
【0025】こうすれば、C−V測定の初期において、
半導体ウェハの表面近傍における少数キャリアの影響を
低減することができる。
【0026】 第2の発明は、半導体ウェハの電気特性
測定装置であって、半導体ウェハのC−V測定におい
て、前記半導体ウェハの表面近傍における少数キャリア
を消滅させる第1の値にバイアス電圧を印加した後に、
前記バイアス電圧を、第2の値を挟んで上下に交互に切
り替えつつ、前記第2の値からの振幅をステップ状に変
化させる手段と、前記バイアス電圧が印加された状態に
おいて、前記半導体ウェハのC−V測定を実行する手段
と、を備えることを特徴とする。
【0027】第2の発明においても、第1の発明と同様
に、C−V測定における半導体ウェハの表面近傍におけ
る少数キャリアの影響を低減することができる。
【0028】
【発明の他の態様】この発明は、以下のような他の態様
も含んでいる。第1の態様は、上記第2の発明におい
て、前記バイアス電圧の前記第1の値は、前記半導体ウ
ェハの表面近傍を蓄積状態とする値である。
【0029】第2の態様は、前記第2の発明において、
前記バイアス電圧の前記第1の値は、前記C−V測定に
おいて前記半導体ウェハに印加するバイアス電圧の値の
中で、絶対値が最大で前記半導体ウェハを蓄積状態にす
る値であり、前記バイアス電圧のステップ状の切替え
は、前記バイアス電圧の絶対値が単調に減少するように
行なわれる。
【0030】第3の態様は、コンピュータシステムのマ
イクロプロセッサによって実行されることによって上記
第1の発明または第2の発明の各工程や各手段を実現す
るソフトウェアプログラムを格納した記憶媒体(特に携
帯型記憶媒体)である。
【0031】
【発明の実施の形態】
A.装置の構成:次に、本発明の実施の形態を実施例に
基づき説明する。図1は、この発明の実施例を適用する
非接触電気特性測定装置MDの構成を示す概念図であ
る。この測定装置MDは、半導体ウェハ100を収納す
る測定部20と、光量測定器22と、インピーダンスメ
ータ24と、位置制御装置26と、マスターコントロー
ラ28とを備えている。光量測定器22とインピーダン
スメータ24と位置制御装置26とは、マスターコント
ローラ28に接続されており、このマスターコントロー
ラ28によって測定装置全体の制御や、得られたデータ
の処理が行なわれる。なお、マスターコントローラ28
としては、例えばパーソナルコンピュータが用いられ
る。
【0032】後述する電気特性測定(C−V測定)は、
マスターコントローラ28の図示しないCPUがソフト
ウェアプログラムを実行することによって行なわれる。
すなわち、本発明の各工程や各手段は、このマスターコ
ントローラ28によって実現される。
【0033】測定部20は、ベース32と、ベース32
上に設けられた駆動装置34と、駆動装置34のボール
ネジ部34aに連結された架台36と、架台36の上に
載置された試料テーブル38とを備えている。試料テー
ブル38は、測定試料としての半導体ウェハ100を載
置するテーブルであり、図示しないモータに駆動されて
X−Y平面内で回転する。
【0034】測定部20の筺体40の上部の開口にはフ
ランジ42がボルトで固定されており、フランジ42か
ら下方にはピエゾ素子を利用した3つの圧電アクチュエ
ータ部44、45、46が設けられている。さらに、圧
電アクチュエータ部44、45、46の下方には支持板
48が設けられ、さらに、支持板48の下側に伸びる支
持筒50の先にはセンサヘッド60が固定されている。
支持板48は、図示しない複数のスプリングでフランジ
42に連結されており、圧電アクチュエータ部44、4
5、46をフランジ42側に押上げている。センサヘッ
ド60は、レーザ光導入用の直角プリズム62と、直角
プリズム62の底面に光学接着剤によって接着された透
光性の電極形成部64とで構成されている。
【0035】支持筒50にはGaAlAsレーザなどの
レーザ発振器70とフォトダイオードなどの受光センサ
72とが固定されている。レーザ発振器70から出射さ
れたレーザ光は直角プリズム62を通って電極形成部6
4に導入され、電極形成部64の底面において幾何光学
的な全反射条件で反射される。そして、反射したレーザ
光は直角プリズム62から出射されて受光センサ72で
受光される。
【0036】半導体ウェハ100の電気測定を行なう際
には、センサヘッド60の底面と半導体ウェハ100の
表面とのギャップが約1μm以下に保たれる。レーザ発
振器70とセンサヘッド60と受光センサ72とで構成
される光学系は、このギャップを精密に測定するための
光学測定系である。この光学測定系は、レーザ発振器7
0から発振されたレーザ光がセンサヘッド60の底面で
幾何光学的な全反射条件で反射する際のレーザ光のトン
ネリング現象を利用しており、受光センサ72と光量測
定器22で測定される光量に基づいてギャップの値を測
定している。このギャップの測定方法については、本出
願人により開示された特開平4−32704号公報に詳
述されているので、ここではその詳細は省略する。
【0037】圧電アクチュエータ部44、45、46は
位置制御装置26と電気的に接続されており、また、受
光センサ72は光量測定器22と接続され、センサヘッ
ド60の底面に形成された電極と金属製の試料テーブル
38にはインピーダンスメータ24が接続されている。
インピーダンスメータ24は、各電極と試料テーブル3
8との間の容量やコンダクタンスを測定する機器であ
る。
【0038】図2(A)は電極形成部64の底面図、図
2(B)はそのB−B断面図である。電極形成部64
は、光学ガラスで形成されたコーンガラス66と、コー
ンガラス66の底面66a上に形成された電極パターン
200と、コーンガラス66の底面66aおよび斜面6
6bを被覆する絶縁膜68とで構成されている。電極パ
ターン200は、電気測定用電極201と、3つの平行
度調整用電極111〜113と、ガードリング120と
を含んでおり、また、電極201、111〜113、1
20にそれぞれ接続された配線201a、111a〜1
13a、120aを含んでいる。これらの配線は、コー
ンガラス66の底面66aから側斜面66bに渡って形
成されている。
【0039】電気測定用電極201はリング状の電極で
あり、その中央部に露出するコーンガラス表面は、レー
ザ光Lが幾何光学的に全反射する反射面66cとなって
いる。
【0040】平行度調整用電極111〜113は、コー
ンガラス66の底面66aと半導体ウェハ100の表面
との平行度を調整する際に利用される電極である。すな
わち、圧電アクチュエータ部44、45、46のピエゾ
素子の伸び量を調整してコーンガラス66の底面66a
の傾きを調整し、各電極111〜113の容量値を互い
に等しくするようにすれば、コーンガラス66の底面6
6aと半導体ウェハ100の表面とを平行にすることが
できる。
【0041】絶縁膜68は、高周波スパッタ法でシリコ
ン酸化膜(Si02 )を約50nmの厚みに形成したも
のである。絶縁膜68の材質としては、シリコン酸化膜
の他に、シリコン窒化膜(Si3N4)や種々のプラスチ
ックを用いることができる。これらの材質の絶縁膜68
は、CVD(Chemical Vapor Deposition ,熱CVDや
プラズマCVDを含む)やPVD(Physical Vapor Dep
osition )などの方法で形成することが可能である。ま
た、ポリシリコンをコーンガラス66に堆積しておき、
これを熱酸化することによってシリコン酸化膜を形成す
ることも可能である。さらに、Cr2O3,Al2O3,T
a2O3などの金属酸化物を熱酸化や陽極酸化によって形
成することにより、絶縁膜68を形成することも可能で
ある。以上の方法は、絶縁膜68の厚みを精度よく制御
することができるという利点がある。絶縁膜68を形成
するもう1つの方法としては、SOG(Spin On Glass
)用のSiO2 ガラスやテフロン(ポリテトラフルオ
ロエチレンの商品名)を塗布する方法も使用できる。
【0042】図2に示すようなセンサヘッド60を用い
れば、ベアウェハや、表面の絶縁膜に欠陥の多い半導体
ウェハのC−V特性を測定することが可能である。ま
た、絶縁膜68で被覆された電極は半導体ウェハに直接
接触しないので、電極と半導体ウェハ間の短絡を防止す
ることができるという利点もある。
【0043】B.C−V測定方法:図3は、本発明の実
施例によるバイアス電圧の掃引法を示すグラフである。
バイアス電圧は、0Vから、半導体ウェハの表面を蓄積
状態にする電圧値V0 (「オフセット電圧」と呼ぶ)ま
でランプ状に変化し、オフセット電圧V0 で一定時間T
0 保持される。但し、0Vからオフセット電圧V0 まで
ランプ状に変化させる必要はなく、ステップ状に変化さ
せるようにすることもできる。図3は、p型半導体ウェ
ハに対する電圧掃引法を示しており、従って、蓄積状態
にするためのオフセット電圧V0 は負の値である。
【0044】オフセット電圧V0 の値は、種々の方法で
決定できる。第1の方法は、前述した図13に示すよう
な従来の測定で得られたC−V特性を用いる方法であ
る。図13に示すように、蓄積状態は、C−V特性にお
いて容量値がほぼ最大となるフラットな部分に相当す
る。オフセット電圧V0 としては、フラットバンド電圧
Vfbよりも蓄積状態に近い側の電圧値に設定することが
好ましい。例えば、十分に蓄積状態になっていると考え
られる電圧値(例えば−40V)を図3におけるオフセ
ット電圧V0 として使用することができる。
【0045】オフセット電圧V0 を決める第2の方法
は、測定対象である半導体ウェハに対して予想される蓄
積状態の電圧値を使用する方法である。半導体ウェハの
製造工程においては、一定の規格の半導体ウェハが使用
されるのが普通である。この場合には、半導体ウェハの
特性もほぼ一定しているので、蓄積状態の電圧値の予想
値も知ることができる。従って、C−V測定を行なう際
に、蓄積状態の電圧値の予想値を、図3の電圧掃引法に
おけるオフセット電圧V0 として設定することができ
る。
【0046】図3において、オフセット電圧V0 に保持
する時間T0 は、半導体表面近傍の少数キャリアを消滅
させるような十分な長さに設定される。例えば、この保
持時間T0 は約500ms以上に設定される。この後、
オフセット電圧V0 を中心として、交互にステップ状に
変化するようにバイアス電圧の掃引が行なわれる。
【0047】各ステップの保持時間Tの前半は測定対象
である合成容量Ct(図12)を充電するための時間で
ある。この充電時間は、合成容量Ctに接続されている
抵抗やインダクタンスに依存する。図2に示す測定装置
MDでは充電時間は約250msecである。各ステップの
保持時間Tの後半は、合成容量Ctをインピーダンスメ
ータ24(容量計)で測定するための時間である。この
測定時間はインピーダンスメータ24の測定速度に依存
するが、例えば1回の測定時間としては約15msec必要
である。測定誤差を小さくするためには、1ステップ中
に容量測定を複数回繰り返すことが望ましい。各ステッ
プの前半の充電時間と後半の測定時間をそれぞれ約25
0msecに設定した場合には、各ステップの保持時間Tは
約500msとなる。
【0048】なお、オフセット電圧V0 に保つ保持時間
T0 と、各ステップにおけるバイアス電圧の保持時間T
とは、独立に設定することができる。例えば、半導体表
面付近の少数キャリアを確実に消滅させるために、最初
の保持時間T0 を500ms以上の比較的長い時間に設
定するようにしてもよい。なお、最初の保持時間T0の
最後に、そのバイアス電圧V0 におけるC−V測定を実
行するようにしてもよい。
【0049】図3の波形では、ステップの高さがV0 ,
(1h−V0 ),(−2h−V0 ),(3h−V0 ),
(−4h−V0 )…と変化している。すなわち、隣接す
るステップの高さは、オフセット電圧V0 を中心として
上下に交互に切り替わっている。また、各ステップにお
ける保持電圧とオフセット電圧V0 との差分の絶対値
は、h,2h,3h,4h…であり、隣接するステップ
で互いに一定の差分hだけ異なっている。すなわち、そ
の差分の絶対値は直線的に単調増加している。差分hと
しては例えば最大印加電圧を100等分した程度の値で
充分である。ステップ数Nを100、最大印加電圧を1
00Vとすると、差分hは1Vとなる。
【0050】図3の例では、オフセット電圧V0 に保持
された後の2つのステップにおいて、バイアス電圧が負
に保たれていることが解る。従って、半導体ウェハの表
面付近における少数キャリアが十分に消滅した状態にお
いてC−V測定を行なうことができる。
【0051】なお、「バイアス電圧が正」とは、図12
において測定用電極201の電位が半導体ウェハ100
の電位よりも高いことを意味している。C−V測定では
高周波電圧がバイアス電圧に重畳されるが、高周波電圧
の振幅は数十mV程度であるので便宜上図示を省略して
いる。
【0052】図3におけるオフセット電圧V0 の値は、
本発明における第1の値(少数キャリアを消滅させるた
めの電圧値)および第2の値(ステップ状の切替の中心
となる電圧値)に相当する。このように、バイアス電圧
の第1の値と第2の値が互いに等しくてもよい。
【0053】図4は、図3に示す実施例によるバイアス
電圧波形を用いたC−V測定で得られたC−V特性を示
すグラフである。また、図5は、このC−V特性から得
られたキャリア濃度プロファイルを示すグラフである。
測定試料はp型シリコンのベアウェハである。なお、図
4,図5に示す実施例の測定と、従来技術において説明
した図13、図14の測定には、同一の半導体ウェハを
用いた。ベアウェハの表面は非常に活性であり、汚染物
質を容易に吸着するので、測定中にウェハ表面が新たに
汚染されないようにするために高純度の窒素ガスで測定
室内をパージした。
【0054】図5に示す実施例の結果では、ほぼ一様な
キャリア濃度プロファイルが得られている。これは、測
定対象とした半導体ウェハについて期待されていた特性
である。また、そのキャリア濃度の絶対値も半導体ウェ
ハの所定の規格値とよく一致していることが確かめられ
た。
【0055】また、図4に示す実施例のC−V特性と、
図13に示す従来技術のC−V特性では、特にバイアス
電圧が0V付近におけるC−V曲線の傾きがかなり異な
ることが解る。実施例におけるキャリア濃度プロファイ
ルが正しく得られていることから、C−V特性も、図4
に示される実施例の結果の方が、より正しいと考えられ
る。このように、この実施例では、キャリア濃度プロフ
ァイルのみでなく、C−V特性そのものも従来より高精
度で求めることができる。
【0056】図6は、約1000オングストロームの厚
さの酸化膜が表面に形成されたp型シリコンウェハにつ
いて、図3に示す実施例によるバイアス電圧波形を用い
たC−V測定で得られたC−V特性を示すグラフであ
る。また、図7は、図6のC−V特性から得られたキャ
リア濃度プロファイルを示すグラフである。図8は、同
じシリコンウェハを用いて図11に示す従来のバイアス
電圧波形を用いて得られたC−V測定を示すフラグであ
る。また、図9は、図8のC−V特性から得られたキャ
リア濃度プロファイルを示すグラフである。
【0057】図9に示す従来技術の結果では、キャリア
濃度プロファイルにかなりの変化が見られる。一方、図
7に示す実施例の結果では、ほぼ一様なキャリア濃度プ
ロファイルが得られていることが解る。このように、表
面に絶縁膜が形成されている場合にも、実施例によるC
−V測定によって、キャリア濃度を精度良く測定でき
る。また、C−V特性そのものも従来より高精度で求め
ることが可能である。
【0058】図10は、本発明によるバイアス電圧波形
の他の実施例を示すグラフである。図10の波形では、
半導体ウェハの表面近傍を蓄積状態とするためのオフセ
ット電圧V1 の絶対値が、図3に示すオフセット電圧V
0 よりも大きな側に(すなわち、より蓄積側に)、か
つ、バイアス電圧のほぼ最大値に等しい値に設定されて
いる。そして、保持時間T0 の経過後に、バイアス電圧
が正負交互のステップ状に変化しており、その絶対値が
ほぼ単調に減少している。また、バイアス電圧は、ほぼ
0Vを中心として交互に切り替えられている。
【0059】図10におけるオフセット電圧V1 の値
は、本発明における第1の値(少数キャリアを消滅させ
るための電圧値)に相当する。また、第2の値(ステッ
プ状の切替の中心となる電圧値)は約0Vである。
【0060】図10のような電圧掃引法によっても、C
−V測定の初期に半導体ウェハの表面近傍を十分に蓄積
状態にして少数キャリアを消滅させることができるの
で、C−V特性およびキャリア濃度プロファイルを精度
良く測定することが可能である。
【0061】なお、この発明は上記実施例に限られるも
のではなく、その要旨を逸脱しない範囲において種々の
態様において実施することが可能であり、例えば次のよ
うな変形も可能である。
【0062】(1)上記実施例は、p型半導体に関する
電気特性測定について説明したが、この発明はn型半導
体についても同様に適用することが可能である。
【0063】(2)上記実施例は、非接触の電気特性測
定について説明したが、この発明は接触型の電気特性測
定(すなわち、測定用電極201を半導体ウェハの表面
に接触させる方法)についても同様に適用することが可
能である。
【図面の簡単な説明】
【図1】本発明の実施例を適用する非接触電気測定装置
MDの構成を示す図。
【図2】電極形成部64の底面とそのB−B断面を示す
図。
【図3】本発明の実施例によるバイアス電圧の掃引法を
示すグラフ。
【図4】ベアウェハに関して実施例で得られたC−V特
性を示すグラフ。
【図5】図4のC−V特性から得られたキャリア濃度プ
ロファイルを示すグラフ。
【図6】酸化膜付ウェハに関して実施例で得られたC−
V特性を示すグラフ。
【図7】図6のC−V特性から得られたキャリア濃度プ
ロファイルを示すグラフ。
【図8】酸化膜付ウェハに関して従来技術で得られたC
−V特性を示すグラフ。
【図9】図8のC−V特性から得られたキャリア濃度プ
ロファイルを示すグラフ。
【図10】他の実施例のバイアス電圧波形を示すグラ
フ。
【図11】従来のC−V測定方法におけるバイアス電圧
波形の一例を示すグラフ。
【図12】半導体ウェハ100の上方にギャップを隔て
て配置された測定用電極201にバイアス電圧を印加し
た状態を示す説明図。
【図13】従来の電圧掃引法で得られたベアウェハに関
するC−V特性の一例を示すグラフ。
【図14】図13のC−V特性から得られたキャリア濃
度プロファイルを示すグラフ。
【図15】半導体ウェハの表面付近に反転少数キャリア
(電子)が集まっている状態を示す説明図。
【符号の説明】
20…測定部 22…光量測定器 24…インピーダンスメータ 26…位置制御装置 28…マスターコントローラ 32…ベース 34…駆動装置 36…架台 38…試料テーブル 40…筺体 42…フランジ 44…圧電アクチュエータ部 48…支持板 50…支持筒 60…センサヘッド 62…直角プリズム 64…電極形成部 66…コーンガラス 68…絶縁膜 70…レーザ発振器 72…受光センサ 100…半導体ウェハ 111〜113…各電極 111〜113…平行度調整用電極 120…ガードリング 200…電極パターン 201…測定用電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松原 英明 京都市伏見区羽束師古川町322番地 大 日本スクリーン製造株式会社 洛西事業 所内 (72)発明者 楠田 達文 京都市伏見区羽束師古川町322番地 大 日本スクリーン製造株式会社 洛西事業 所内 (56)参考文献 特開 平7−130809(JP,A) 特開 平7−167903(JP,A) G.S.Horner et a l.,Monitoring elec trically active co ntaminants to asse ss oxide quality,S olid State Technol ogy,米国,1995年 6月,June 1995,p.79−84 (58)調査した分野(Int.Cl.7,DB名) H01L 21/66 G01R 27/26 JICSTファイル(JOIS)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体ウェハの電気特性測定方法であっ
    て、 半導体ウェハのC−V測定において、前記半導体ウェハ
    の表面近傍における少数キャリアを消滅させる第1の値
    にバイアス電圧を印加した後に、前記バイアス電圧を、
    第2の値を挟んで上下に交互に切り替えつつ、前記第2
    の値からの振幅をステップ状に変化させることを特徴と
    する半導体ウェハの電気特性測定方法。
  2. 【請求項2】 請求項1記載の半導体ウェハの電気特性
    測定方法であって、 前記バイアス電圧の前記第1の値は、前記半導体ウェハ
    の表面近傍を蓄積状態とする値である、半導体ウェハの
    電気特性測定方法。
  3. 【請求項3】 請求項1記載の半導体ウェハの電気特性
    測定方法であって、 前記バイアス電圧の前記第1の値は、前記C−V測定に
    おいて前記半導体ウェハに印加するバイアス電圧の値の
    中で、絶対値が最大で前記半導体ウェハを蓄積状態にす
    る値であり、 前記バイアス電圧のステップ状の切替えは、前記バイア
    ス電圧の絶対値が単調に減少するように行なわれる、半
    導体ウェハの電気特性測定方法。
  4. 【請求項4】 半導体ウェハの電気特性測定装置であっ
    て、 半導体ウェハのC−V測定において、前記半導体ウェハ
    の表面近傍における少数キャリアを消滅させる第1の値
    にバイアス電圧を印加した後に、前記バイアス電圧を、
    第2の値を挟んで上下に交互に切り替えつつ、前記第2
    の値からの振幅をステップ状に変化させる手段と、 前記バイアス電圧が印加された状態において、前記半導
    体ウェハのC−V測定を実行する手段と、を備えること
    を特徴とする半導体ウェハの電気特性測定装置。
JP10431496A 1996-03-28 1996-03-28 半導体ウェハの電気特性測定方法および装置 Expired - Fee Related JP3504804B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10431496A JP3504804B2 (ja) 1996-03-28 1996-03-28 半導体ウェハの電気特性測定方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10431496A JP3504804B2 (ja) 1996-03-28 1996-03-28 半導体ウェハの電気特性測定方法および装置

Publications (2)

Publication Number Publication Date
JPH09266237A JPH09266237A (ja) 1997-10-07
JP3504804B2 true JP3504804B2 (ja) 2004-03-08

Family

ID=14377480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10431496A Expired - Fee Related JP3504804B2 (ja) 1996-03-28 1996-03-28 半導体ウェハの電気特性測定方法および装置

Country Status (1)

Country Link
JP (1) JP3504804B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3601527B2 (ja) 2002-06-27 2004-12-15 住友電気工業株式会社 バックゲート特性判定方法及びバックゲート特性判定装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
G.S.Horner et al.,Monitoring electrically active contaminants to assess oxide quality,Solid State Technology,米国,1995年 6月,June 1995,p.79−84

Also Published As

Publication number Publication date
JPH09266237A (ja) 1997-10-07

Similar Documents

Publication Publication Date Title
KR0157373B1 (ko) 코로나 방전 건
US6300756B2 (en) Micro-mechanical probes for charge sensing
US6191605B1 (en) Contactless method for measuring total charge of an insulating layer on a substrate using corona charge
US5140272A (en) Method of semiconductor surface measurment and an apparatus for realizing the same
US5065103A (en) Scanning capacitance - voltage microscopy
US7012438B1 (en) Methods and systems for determining a property of an insulating film
EP0477795B1 (en) Method and apparatus for measuring electric characteristics of semiconductor wafers
US20040046585A1 (en) Real-time in-line testing of semiconductor wafers
US7397254B1 (en) Methods for imperfect insulating film electrical thickness/capacitance measurement
US5475319A (en) Method of measuring electric charge of semiconductor wafer
US6915232B2 (en) Film thickness measuring method, relative dielectric constant measuring method, film thickness measuring apparatus, and relative dielectric constant measuring apparatus
US20040191936A1 (en) Real-time in-line testing of semiconductor wafers
US7119569B2 (en) Real-time in-line testing of semiconductor wafers
US7064565B1 (en) Methods and systems for determining an electrical property of an insulating film
US5554939A (en) Non-destructive measuring sensor for semiconductor wafer and method of manufacturing the same
JP3506875B2 (ja) 電気特性測定装置
JP3504804B2 (ja) 半導体ウェハの電気特性測定方法および装置
US7488610B2 (en) Insulator film characteristic measuring method and insulator film characteristic measuring apparatus
JP2904697B2 (ja) 半導体ウェハのc−v測定方法および可動イオン量測定方法
KR100310620B1 (ko) 표면불균일성 평가 장치 및 그 방법
JP3510762B2 (ja) 導電タイプ判定装置および電気特性測定装置
JPH07174800A (ja) 表面計測装置
JPH07169809A (ja) 表面計測装置
JPH095373A (ja) 薄膜の局所評価法およびその装置
US20140377891A1 (en) Charged particle beam irradiation apparatus and methods related thereto

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031211

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees