JP3493646B2 - 帰還型差動増幅回路 - Google Patents
帰還型差動増幅回路Info
- Publication number
- JP3493646B2 JP3493646B2 JP06228895A JP6228895A JP3493646B2 JP 3493646 B2 JP3493646 B2 JP 3493646B2 JP 06228895 A JP06228895 A JP 06228895A JP 6228895 A JP6228895 A JP 6228895A JP 3493646 B2 JP3493646 B2 JP 3493646B2
- Authority
- JP
- Japan
- Prior art keywords
- feedback
- differential
- transistors
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、利得切替え可能な帰還
型差動増幅回路に関し、特に回路構成を簡素化した帰還
型差動増幅回路に関する。 【０００２】 【従来の技術】従来の利得切替え可能な帰還型差動増幅
回路は、例えば、オシロスコープ等の入力段を構成する
利得切替増幅装置として用いられる。図３はこのような
従来の帰還型差動増幅回路の一例を示す回路図である。 【０００３】図３において１及び２は演算増幅器、３，
４，５及び６はトランジスタ、７，８，９，１０，１１
及び１２は抵抗、１３，１４，１５，１６，１７及び１
８はスイッチ、１９及び２０は定電流源、１００ａ及び
１００ｂは入力電圧、１０１ａ及び１０１ｂは出力電圧
である。 【０００４】ここで、入力電圧１００ａ及び１００ｂは
差動入力電圧であり、出力電圧１０１ａ及び１０１ｂは
差動出力電圧である。 【０００５】入力電圧１００ａは演算増幅器１の非反転
入力端子に入力され、演算増幅器１の出力はトランジス
タ３及び５のベースに接続される。一方、入力電圧１０
０ｂは演算増幅器２の非反転入力端子に入力され、演算
増幅器２の出力はトランジスタ４及び６のベースに接続
される。 【０００６】トランジスタ３のエミッタは抵抗９の一端
及びスイッチ１３の一端に接続され、トランジスタ４の
エミッタは抵抗１０の一端及びスイッチ１５の一端に接
続される。 【０００７】また、トランジスタ５のエミッタは抵抗１
１の一端及びスイッチ１４の一端に接続され、トランジ
スタ６のエミッタは抵抗１２の一端及びスイッチ１６の
一端に接続される。 【０００８】トランジスタ３のコレクタは出力電圧１０
１ａを出力すると共に、トランジスタ５のコレクタ及び
抵抗７の一端に接続され、トランジスタ４のコレクタは
出力電圧１０１ｂを出力すると共に、トランジスタ６の
コレクタ及び抵抗８の一端に接続される。 【０００９】抵抗９の他端は抵抗１０の他端及びスイッ
チ１７の一端に接続され、抵抗１１の他端は抵抗１２の
他端及びスイッチ１８の一端に接続される。また、スイ
ッチ１７及び１８の他端は定電流源１９及び２０の一端
にそれぞれ接続される。 【００１０】スイッチ１３の他端は演算増幅器１の反転
入力端子及びスイッチ１４の他端に接続され、スイッチ
１５の他端は演算増幅器２の反転入力端子及びスイッチ
１６の他端に接続される。 【００１１】さらに、抵抗７及び８の他端は正電圧源
に、定電流源１９及び２０の他端は負電圧源にそれぞれ
接続される。 【００１２】ここで、図３に示す従来例の動作を説明す
る。スイッチ１３，１５及び１７とスイッチ１４，１６
及び１８とはそれぞれ連動して動作するものであり、例
えば、スイッチ１３，１５及び１７を”ＯＮ”、スイッ
チ１４，１６及び１８を”ＯＦＦ”にすればトランジス
タ３及び４、抵抗７〜１０、定電流源１９により差動増
幅回路が構成され、演算増幅器１及び２によりトランジ
スタ３及び４のエミッタ電圧がそれぞれ帰還されること
になる。 【００１３】逆に、スイッチ１３，１５及び１７を”Ｏ
ＦＦ”、スイッチ１４，１６及び１８を”ＯＮ”にすれ
ばトランジスタ５及び６、抵抗７，８，１１及び１２、
定電流源２０により別の差動増幅回路が構成され、演算
増幅器１及び２によりトランジスタ５及び６のエミッタ
電圧がそれぞれ帰還されることになる。 【００１４】従って、個々に利得の異なる差動増幅回路
を２個設け、スイッチ１３〜１８を切り替えて２個の前
記差動増幅回路のうち１つの回路を選択することによ
り、利得切替えが可能である帰還型差動増幅回路とな
る。 【００１５】また、図３に示す従来例では個々に利得の
異なる差動増幅回路を２個設けているが、複数個設ける
ことにより複数の利得を切り替えることが可能になる。 【００１６】 【発明が解決しようとする課題】しかし、図３に示した
従来例では１つの差動増幅回路に対して３個のスイッチ
が必要となるため、切替え可能な利得数を”Ｎ”とすれ
ば”３・Ｎ”個のスイッチが必要になり回路構成が複雑
になる。 【００１７】また、各トランジスタのエミッタ電圧を帰
還するループ内にスイッチが介在してしまうため高周波
特性が悪化してしまうと言った問題点もある。従って本
発明の目的は、回路構成が簡単で高周波特性が改善され
る帰還型差動増幅回路を実現することにある。 【００１８】 【課題を解決するための手段】このような目的を達成す
るために、本発明では、利得切替え可能な帰還型差動増
幅回路において、前記差動入力電圧がそれぞれ入力され
る２つの帰還回路と、電流密度が等しいトランジスタで
構成され、前記帰還回路の出力がそれぞれ入力される２
以上の差動回路と、前記差動回路に対して選択的に電流
を供給する利得選択回路とを備え、前記２以上の差動回
路のいずれか１つを構成する前記トランジスタのエミッ
タ電圧を帰還電圧としてそれぞれ前記帰還回路に帰還し
たことを特徴とするものである。 【００１９】 【作用】電流密度の等しいトランジスタを用いてベース
エミッタ間電圧を等しくすることにより、利得切替えの
スイッチの数が削減され、帰還ループ内にスイッチが介
在しなくなる。 【００２０】 【実施例】以下本発明を図面を用いて詳細に説明する。
図１は本発明に係る帰還型差動増幅回路の一実施例を示
す回路図である。図１において２１及び２２は演算増幅
器、２３，２４，２５及び２６はトランジスタ、２７，
２８，２９，３０，３１及び３２は抵抗、３３はスイッ
チ、３４は定電流源、１００ｃ及び１００ｄは入力電
圧、１０１ｃ及び１０１ｄは出力電圧である。 【００２１】ここで、入力電圧１００ｃ及び１００ｄは
差動入力電圧であり、出力電圧１０１ｃ及び１０１ｄは
差動出力電圧である。 【００２２】また、トランジスタ２３及び２４、抵抗２
７〜３０は差動回路５０を、トランジスタ２５及び２
６、抵抗２７，２８，３１及び３２は差動回路５１を、
演算増幅器２１及び２２は帰還回路５２及び５３を、ス
イッチ３３及び定電流源３４は利得選択回路５４をそれ
ぞれ構成している。 【００２３】但し、抵抗２７及び２８に関しては差動回
路５０と差動回路５１とが共用しており、簡単のために
図１中では特に破線による囲みを設けていない。 【００２４】入力電圧１００ｃは演算増幅器２１の非反
転入力端子に入力され、演算増幅器２１の出力はトラン
ジスタ２３及び２５のベースに接続される。一方、入力
電圧１００ｄは演算増幅器２２の非反転入力端子に入力
され、演算増幅器２２の出力はトランジスタ２４及び２
６のベースに接続される。 【００２５】トランジスタ２３のエミッタは演算増幅器
２１の反転入力端子及び抵抗２９の一端に接続され、ト
ランジスタ２４のエミッタは演算増幅器２２の反転入力
端子及び抵抗３０の一端に接続される。 【００２６】トランジスタ２５及び２６のエミッタは抵
抗３１及び３２の一端にそれぞれ接続され、抵抗３１の
他端は抵抗３２の他端及びスイッチ３３の一端に接続さ
れる。また、抵抗２９の他端は抵抗３０の他端、スイッ
チ３３の他端及び定電流源３４の一端に接続される。 【００２７】一方、トランジスタ２３のコレクタは出力
電圧１０１ｃを出力すると共に、トランジスタ２５のコ
レクタ及び抵抗２７の一端に接続され、トランジスタ２
４のコレクタは出力電圧１０１ｄを出力すると共に、ト
ランジスタ２６のコレクタ及び抵抗２８の一端に接続さ
れる。 【００２８】さらに、抵抗２７及び２８の他端は正電圧
源に、定電流源３４の他端は負電圧源にそれぞれ接続さ
れる。 【００２９】ここで、図１に示す実施例の動作を説明す
る。まず、抵抗２７と抵抗２８、抵抗２９と抵抗３０及
び抵抗３１と抵抗３２の抵抗値をそれぞれ”Ｒc ”、”
Ｒ１”及び”Ｒ２”とする。 【００３０】もし、スイッチ３３が”ＯＦＦ”の場合、
差動回路５０、帰還回路５２及び５３、利得選択回路５
４で差動増幅回路が構成されることになり、その利得”
ＧA”は、 ＧA＝Ｒc／Ｒ1 (1) となる。 【００３１】一方、スイッチ３３が”ＯＮ”の場合、差
動回路５０及び５１、帰還回路５２及び５３、利得選択
回路５４で差動増幅回路が構成されることになり、その
利得”ＧB ”は、 ＧB＝Ｒc／{Ｒ1・Ｒ2／(Ｒ1＋Ｒ2)} (2) となる。 【００３２】また、トランジスタ２３及び２５に流れる
電流を”Ｉ23”及び”Ｉ25”、トランジスタ２３及び２
５のエミッタサイズを”Ｅ23”及び”Ｅ25”として、以
下に示す関係式を満たすように構成すると、 Ｉ23：Ｉ25＝Ｅ23：Ｅ25 (3) トランジスタ２３及び２５の電流密度が等しくなり、ト
ランジスタ２３のベースエミッタ間電圧”ＶBE23”とト
ランジスタ２５のベースエミッタ間電圧”ＶBE25”とが
等しくなる。 【００３３】すなわち、帰還回路５２に帰還する電圧は
トランジスタ２３のエミッタ電圧でも、トランジスタ２
５のエミッタ電圧でも良くなり、利得切替えに応じて帰
還電圧を切り替える必要がないので、帰還ループ内にス
イッチが介在しなくなる。また、同様なことがトランジ
スタ２４及び２６に関しても言える。 【００３４】この結果、電流密度の等しいトランジスタ
を用いてベースエミッタ間電圧を等しくすることによ
り、利得切替えのスイッチが１つで良く回路構成が簡単
になり、また、帰還ループ内にスイッチが介在しなくな
るので高周波特性が改善される。 【００３５】なお、図１に示す実施例においては２つの
差動回路５０及び５１を用いているがこれに限る訳では
ない。即ち、複数の差動回路を用いることが可能であ
る。例えば、図２は本発明に係る帰還型差動増幅回路の
他の実施例を示す回路図である。 【００３６】図２において２１〜３２，３４及び５０〜
５３は図１と同一符号を付してあり、３５，３６，３
９，４０及び４１はトランジスタ、３７及び３８は抵
抗、４２及び４３はスイッチ、１００ｅ及び１００ｆは
入力電圧、１０１ｅ及び１０１ｆは出力電圧である。 【００３７】ここで、入力電圧１００ｅ及び１００ｆは
差動入力電圧であり、出力電圧１０１ｅ及び１０１ｆは
差動出力電圧である。 【００３８】また、定電流源３４、トランジスタ３９〜
４１、スイッチ４２及び４３は利得選択回路５４ａを、
トランジスタ３５及び３６、抵抗２７，２８，３７及び
３８は差動回路５５をそれぞれ構成している。 【００３９】但し、図１に示す実施例の場合と同様に抵
抗２７及び２８は差動回路５０，５１及び５５で共用し
ており、簡単のために図２中では特に破線による囲みを
設けていない。 【００４０】入力電圧１００ｅは演算増幅器２１の非反
転入力端子に入力され、演算増幅器２１の出力はトラン
ジスタ２３、２５及び３５のベースに接続される。一
方、入力電圧１００ｆは演算増幅器２２の非反転入力端
子に入力され、演算増幅器２２の出力はトランジスタ２
４、２６及び３６のベースに接続される。 【００４１】トランジスタ２３のエミッタは演算増幅器
２１の反転入力端子及び抵抗２９の一端に接続され、ト
ランジスタ２４のエミッタは演算増幅器２２の反転入力
端子及び抵抗３０の一端に接続される。抵抗２９の他端
は抵抗３０の他端及びトランジスタ３９のコレクタに接
続される。 【００４２】トランジスタ２５及び２６のエミッタは抵
抗３１及び３２の一端にそれぞれ接続され、抵抗３１の
他端は抵抗３２の他端及びトランジスタ４０のコレクタ
に接続される。また、トランジスタ３５及び３６のエミ
ッタは抵抗３７及び３８の一端にそれぞれ接続され、抵
抗３７の他端は抵抗３８の他端及びトランジスタ４１の
コレクタに接続される。 【００４３】トランジスタ３９のエミッタはトランジス
タ４０及び４１のエミッタ、定電流源３４の一端に接続
される。また、トランジスタ４０及び４１のベースはス
イッチ４２及び４３の一端にそれぞれ接続される。 【００４４】一方、トランジスタ２３のコレクタは出力
電圧１０１ｅを出力すると共に、トランジスタ２５及び
３５のコレクタと抵抗２７の一端に接続され、トランジ
スタ２４のコレクタは出力電圧１０１ｆを出力すると共
に、トランジスタ２６及び３６のコレクタと抵抗２８の
一端に接続される。 【００４５】さらに、抵抗２７及び２８の他端は正電圧
源に、、トランジスタ３９のベース、スイッチ４２及び
４３の他端はトランジスタ３９，４０及び４１を駆動す
るためのベース電位を供給する電圧源に、定電流源３４
の他端は負電圧源にそれぞれ接続される。 【００４６】動作に関しては図１に示す実施例と基本的
に同様であり、スイッチ４２及び４３が”ＯＦＦ”の場
合、トランジスタ３９のみが”ＯＮ”になるので前述の
式（１）と同様の利得となる。 【００４７】また、スイッチ４２が”ＯＮ”、スイッチ
４３が”ＯＦＦ”の場合、トランジスタ３９及び４０
が”ＯＮ”になるので前述の式（２）と同様の利得とな
る。 【００４８】さらに、スイッチ４２及び４３が”ＯＮ”
の場合、トランジスタ３９〜４１が全て”ＯＮ”になる
ので、抵抗３７及び３８の抵抗値を”Ｒ３”とすれば利
得”ＧC ”は、 ＧC＝Ｒc／{Ｒ1・Ｒ2・Ｒ3／(Ｒ2・Ｒ3＋Ｒ2・Ｒ3＋Ｒ1・Ｒ3)} (4) となる。 【００４９】但し、”Ｒ１＝Ｒc／ＧA”、”Ｒ２＝Ｒc
／(ＧB−ＧA)” 及び”Ｒ３＝Ｒc／(ＧC−ＧB)” と設
定することにより、トランジスタ２３，２５及び３５に
流れる電流をそれぞれ”Ｉ23”、”Ｉ25”及び”Ｉ35”
とすると、 Ｉ23：Ｉ25：Ｉ35＝ＧA：(ＧA＋ＧB)：(ＧA＋ＧB＋ＧC) (5) という関係になる。 【００５０】また、トランジスタ２３，２５及び３５の
エミッタサイズを”Ｅ23”、”Ｅ25”及び”Ｅ35”とす
れば、 Ｉ23：Ｉ25：Ｉ35＝Ｅ23：Ｅ25：Ｅ35 (6) の関係を満たしている。 【００５１】この結果、例えば、切替え可能な利得数
を”Ｎ”とすれば従来例では”３・Ｎ”個のスイッチが
必要であったが、本願発明を用いることにより”Ｎ−
１”個のスイッチで済むようになる。 【００５２】また、帰還回路５２及び５３を構成する演
算増幅器１及び２に関しては差動回路５０及び５１のト
ランジスタ２３〜２６にベース電流を供給するだけであ
るので、電流駆動能力はさほど必要ない。 【００５３】 【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。電流密度の等し
いトランジスタを用いてベースエミッタ間電圧を等しく
することにより、回路構成が簡単で高周波特性が改善さ
れる帰還型差動増幅回路が実現できる。
型差動増幅回路に関し、特に回路構成を簡素化した帰還
型差動増幅回路に関する。 【０００２】 【従来の技術】従来の利得切替え可能な帰還型差動増幅
回路は、例えば、オシロスコープ等の入力段を構成する
利得切替増幅装置として用いられる。図３はこのような
従来の帰還型差動増幅回路の一例を示す回路図である。 【０００３】図３において１及び２は演算増幅器、３，
４，５及び６はトランジスタ、７，８，９，１０，１１
及び１２は抵抗、１３，１４，１５，１６，１７及び１
８はスイッチ、１９及び２０は定電流源、１００ａ及び
１００ｂは入力電圧、１０１ａ及び１０１ｂは出力電圧
である。 【０００４】ここで、入力電圧１００ａ及び１００ｂは
差動入力電圧であり、出力電圧１０１ａ及び１０１ｂは
差動出力電圧である。 【０００５】入力電圧１００ａは演算増幅器１の非反転
入力端子に入力され、演算増幅器１の出力はトランジス
タ３及び５のベースに接続される。一方、入力電圧１０
０ｂは演算増幅器２の非反転入力端子に入力され、演算
増幅器２の出力はトランジスタ４及び６のベースに接続
される。 【０００６】トランジスタ３のエミッタは抵抗９の一端
及びスイッチ１３の一端に接続され、トランジスタ４の
エミッタは抵抗１０の一端及びスイッチ１５の一端に接
続される。 【０００７】また、トランジスタ５のエミッタは抵抗１
１の一端及びスイッチ１４の一端に接続され、トランジ
スタ６のエミッタは抵抗１２の一端及びスイッチ１６の
一端に接続される。 【０００８】トランジスタ３のコレクタは出力電圧１０
１ａを出力すると共に、トランジスタ５のコレクタ及び
抵抗７の一端に接続され、トランジスタ４のコレクタは
出力電圧１０１ｂを出力すると共に、トランジスタ６の
コレクタ及び抵抗８の一端に接続される。 【０００９】抵抗９の他端は抵抗１０の他端及びスイッ
チ１７の一端に接続され、抵抗１１の他端は抵抗１２の
他端及びスイッチ１８の一端に接続される。また、スイ
ッチ１７及び１８の他端は定電流源１９及び２０の一端
にそれぞれ接続される。 【００１０】スイッチ１３の他端は演算増幅器１の反転
入力端子及びスイッチ１４の他端に接続され、スイッチ
１５の他端は演算増幅器２の反転入力端子及びスイッチ
１６の他端に接続される。 【００１１】さらに、抵抗７及び８の他端は正電圧源
に、定電流源１９及び２０の他端は負電圧源にそれぞれ
接続される。 【００１２】ここで、図３に示す従来例の動作を説明す
る。スイッチ１３，１５及び１７とスイッチ１４，１６
及び１８とはそれぞれ連動して動作するものであり、例
えば、スイッチ１３，１５及び１７を”ＯＮ”、スイッ
チ１４，１６及び１８を”ＯＦＦ”にすればトランジス
タ３及び４、抵抗７〜１０、定電流源１９により差動増
幅回路が構成され、演算増幅器１及び２によりトランジ
スタ３及び４のエミッタ電圧がそれぞれ帰還されること
になる。 【００１３】逆に、スイッチ１３，１５及び１７を”Ｏ
ＦＦ”、スイッチ１４，１６及び１８を”ＯＮ”にすれ
ばトランジスタ５及び６、抵抗７，８，１１及び１２、
定電流源２０により別の差動増幅回路が構成され、演算
増幅器１及び２によりトランジスタ５及び６のエミッタ
電圧がそれぞれ帰還されることになる。 【００１４】従って、個々に利得の異なる差動増幅回路
を２個設け、スイッチ１３〜１８を切り替えて２個の前
記差動増幅回路のうち１つの回路を選択することによ
り、利得切替えが可能である帰還型差動増幅回路とな
る。 【００１５】また、図３に示す従来例では個々に利得の
異なる差動増幅回路を２個設けているが、複数個設ける
ことにより複数の利得を切り替えることが可能になる。 【００１６】 【発明が解決しようとする課題】しかし、図３に示した
従来例では１つの差動増幅回路に対して３個のスイッチ
が必要となるため、切替え可能な利得数を”Ｎ”とすれ
ば”３・Ｎ”個のスイッチが必要になり回路構成が複雑
になる。 【００１７】また、各トランジスタのエミッタ電圧を帰
還するループ内にスイッチが介在してしまうため高周波
特性が悪化してしまうと言った問題点もある。従って本
発明の目的は、回路構成が簡単で高周波特性が改善され
る帰還型差動増幅回路を実現することにある。 【００１８】 【課題を解決するための手段】このような目的を達成す
るために、本発明では、利得切替え可能な帰還型差動増
幅回路において、前記差動入力電圧がそれぞれ入力され
る２つの帰還回路と、電流密度が等しいトランジスタで
構成され、前記帰還回路の出力がそれぞれ入力される２
以上の差動回路と、前記差動回路に対して選択的に電流
を供給する利得選択回路とを備え、前記２以上の差動回
路のいずれか１つを構成する前記トランジスタのエミッ
タ電圧を帰還電圧としてそれぞれ前記帰還回路に帰還し
たことを特徴とするものである。 【００１９】 【作用】電流密度の等しいトランジスタを用いてベース
エミッタ間電圧を等しくすることにより、利得切替えの
スイッチの数が削減され、帰還ループ内にスイッチが介
在しなくなる。 【００２０】 【実施例】以下本発明を図面を用いて詳細に説明する。
図１は本発明に係る帰還型差動増幅回路の一実施例を示
す回路図である。図１において２１及び２２は演算増幅
器、２３，２４，２５及び２６はトランジスタ、２７，
２８，２９，３０，３１及び３２は抵抗、３３はスイッ
チ、３４は定電流源、１００ｃ及び１００ｄは入力電
圧、１０１ｃ及び１０１ｄは出力電圧である。 【００２１】ここで、入力電圧１００ｃ及び１００ｄは
差動入力電圧であり、出力電圧１０１ｃ及び１０１ｄは
差動出力電圧である。 【００２２】また、トランジスタ２３及び２４、抵抗２
７〜３０は差動回路５０を、トランジスタ２５及び２
６、抵抗２７，２８，３１及び３２は差動回路５１を、
演算増幅器２１及び２２は帰還回路５２及び５３を、ス
イッチ３３及び定電流源３４は利得選択回路５４をそれ
ぞれ構成している。 【００２３】但し、抵抗２７及び２８に関しては差動回
路５０と差動回路５１とが共用しており、簡単のために
図１中では特に破線による囲みを設けていない。 【００２４】入力電圧１００ｃは演算増幅器２１の非反
転入力端子に入力され、演算増幅器２１の出力はトラン
ジスタ２３及び２５のベースに接続される。一方、入力
電圧１００ｄは演算増幅器２２の非反転入力端子に入力
され、演算増幅器２２の出力はトランジスタ２４及び２
６のベースに接続される。 【００２５】トランジスタ２３のエミッタは演算増幅器
２１の反転入力端子及び抵抗２９の一端に接続され、ト
ランジスタ２４のエミッタは演算増幅器２２の反転入力
端子及び抵抗３０の一端に接続される。 【００２６】トランジスタ２５及び２６のエミッタは抵
抗３１及び３２の一端にそれぞれ接続され、抵抗３１の
他端は抵抗３２の他端及びスイッチ３３の一端に接続さ
れる。また、抵抗２９の他端は抵抗３０の他端、スイッ
チ３３の他端及び定電流源３４の一端に接続される。 【００２７】一方、トランジスタ２３のコレクタは出力
電圧１０１ｃを出力すると共に、トランジスタ２５のコ
レクタ及び抵抗２７の一端に接続され、トランジスタ２
４のコレクタは出力電圧１０１ｄを出力すると共に、ト
ランジスタ２６のコレクタ及び抵抗２８の一端に接続さ
れる。 【００２８】さらに、抵抗２７及び２８の他端は正電圧
源に、定電流源３４の他端は負電圧源にそれぞれ接続さ
れる。 【００２９】ここで、図１に示す実施例の動作を説明す
る。まず、抵抗２７と抵抗２８、抵抗２９と抵抗３０及
び抵抗３１と抵抗３２の抵抗値をそれぞれ”Ｒc ”、”
Ｒ１”及び”Ｒ２”とする。 【００３０】もし、スイッチ３３が”ＯＦＦ”の場合、
差動回路５０、帰還回路５２及び５３、利得選択回路５
４で差動増幅回路が構成されることになり、その利得”
ＧA”は、 ＧA＝Ｒc／Ｒ1 (1) となる。 【００３１】一方、スイッチ３３が”ＯＮ”の場合、差
動回路５０及び５１、帰還回路５２及び５３、利得選択
回路５４で差動増幅回路が構成されることになり、その
利得”ＧB ”は、 ＧB＝Ｒc／{Ｒ1・Ｒ2／(Ｒ1＋Ｒ2)} (2) となる。 【００３２】また、トランジスタ２３及び２５に流れる
電流を”Ｉ23”及び”Ｉ25”、トランジスタ２３及び２
５のエミッタサイズを”Ｅ23”及び”Ｅ25”として、以
下に示す関係式を満たすように構成すると、 Ｉ23：Ｉ25＝Ｅ23：Ｅ25 (3) トランジスタ２３及び２５の電流密度が等しくなり、ト
ランジスタ２３のベースエミッタ間電圧”ＶBE23”とト
ランジスタ２５のベースエミッタ間電圧”ＶBE25”とが
等しくなる。 【００３３】すなわち、帰還回路５２に帰還する電圧は
トランジスタ２３のエミッタ電圧でも、トランジスタ２
５のエミッタ電圧でも良くなり、利得切替えに応じて帰
還電圧を切り替える必要がないので、帰還ループ内にス
イッチが介在しなくなる。また、同様なことがトランジ
スタ２４及び２６に関しても言える。 【００３４】この結果、電流密度の等しいトランジスタ
を用いてベースエミッタ間電圧を等しくすることによ
り、利得切替えのスイッチが１つで良く回路構成が簡単
になり、また、帰還ループ内にスイッチが介在しなくな
るので高周波特性が改善される。 【００３５】なお、図１に示す実施例においては２つの
差動回路５０及び５１を用いているがこれに限る訳では
ない。即ち、複数の差動回路を用いることが可能であ
る。例えば、図２は本発明に係る帰還型差動増幅回路の
他の実施例を示す回路図である。 【００３６】図２において２１〜３２，３４及び５０〜
５３は図１と同一符号を付してあり、３５，３６，３
９，４０及び４１はトランジスタ、３７及び３８は抵
抗、４２及び４３はスイッチ、１００ｅ及び１００ｆは
入力電圧、１０１ｅ及び１０１ｆは出力電圧である。 【００３７】ここで、入力電圧１００ｅ及び１００ｆは
差動入力電圧であり、出力電圧１０１ｅ及び１０１ｆは
差動出力電圧である。 【００３８】また、定電流源３４、トランジスタ３９〜
４１、スイッチ４２及び４３は利得選択回路５４ａを、
トランジスタ３５及び３６、抵抗２７，２８，３７及び
３８は差動回路５５をそれぞれ構成している。 【００３９】但し、図１に示す実施例の場合と同様に抵
抗２７及び２８は差動回路５０，５１及び５５で共用し
ており、簡単のために図２中では特に破線による囲みを
設けていない。 【００４０】入力電圧１００ｅは演算増幅器２１の非反
転入力端子に入力され、演算増幅器２１の出力はトラン
ジスタ２３、２５及び３５のベースに接続される。一
方、入力電圧１００ｆは演算増幅器２２の非反転入力端
子に入力され、演算増幅器２２の出力はトランジスタ２
４、２６及び３６のベースに接続される。 【００４１】トランジスタ２３のエミッタは演算増幅器
２１の反転入力端子及び抵抗２９の一端に接続され、ト
ランジスタ２４のエミッタは演算増幅器２２の反転入力
端子及び抵抗３０の一端に接続される。抵抗２９の他端
は抵抗３０の他端及びトランジスタ３９のコレクタに接
続される。 【００４２】トランジスタ２５及び２６のエミッタは抵
抗３１及び３２の一端にそれぞれ接続され、抵抗３１の
他端は抵抗３２の他端及びトランジスタ４０のコレクタ
に接続される。また、トランジスタ３５及び３６のエミ
ッタは抵抗３７及び３８の一端にそれぞれ接続され、抵
抗３７の他端は抵抗３８の他端及びトランジスタ４１の
コレクタに接続される。 【００４３】トランジスタ３９のエミッタはトランジス
タ４０及び４１のエミッタ、定電流源３４の一端に接続
される。また、トランジスタ４０及び４１のベースはス
イッチ４２及び４３の一端にそれぞれ接続される。 【００４４】一方、トランジスタ２３のコレクタは出力
電圧１０１ｅを出力すると共に、トランジスタ２５及び
３５のコレクタと抵抗２７の一端に接続され、トランジ
スタ２４のコレクタは出力電圧１０１ｆを出力すると共
に、トランジスタ２６及び３６のコレクタと抵抗２８の
一端に接続される。 【００４５】さらに、抵抗２７及び２８の他端は正電圧
源に、、トランジスタ３９のベース、スイッチ４２及び
４３の他端はトランジスタ３９，４０及び４１を駆動す
るためのベース電位を供給する電圧源に、定電流源３４
の他端は負電圧源にそれぞれ接続される。 【００４６】動作に関しては図１に示す実施例と基本的
に同様であり、スイッチ４２及び４３が”ＯＦＦ”の場
合、トランジスタ３９のみが”ＯＮ”になるので前述の
式（１）と同様の利得となる。 【００４７】また、スイッチ４２が”ＯＮ”、スイッチ
４３が”ＯＦＦ”の場合、トランジスタ３９及び４０
が”ＯＮ”になるので前述の式（２）と同様の利得とな
る。 【００４８】さらに、スイッチ４２及び４３が”ＯＮ”
の場合、トランジスタ３９〜４１が全て”ＯＮ”になる
ので、抵抗３７及び３８の抵抗値を”Ｒ３”とすれば利
得”ＧC ”は、 ＧC＝Ｒc／{Ｒ1・Ｒ2・Ｒ3／(Ｒ2・Ｒ3＋Ｒ2・Ｒ3＋Ｒ1・Ｒ3)} (4) となる。 【００４９】但し、”Ｒ１＝Ｒc／ＧA”、”Ｒ２＝Ｒc
／(ＧB−ＧA)” 及び”Ｒ３＝Ｒc／(ＧC−ＧB)” と設
定することにより、トランジスタ２３，２５及び３５に
流れる電流をそれぞれ”Ｉ23”、”Ｉ25”及び”Ｉ35”
とすると、 Ｉ23：Ｉ25：Ｉ35＝ＧA：(ＧA＋ＧB)：(ＧA＋ＧB＋ＧC) (5) という関係になる。 【００５０】また、トランジスタ２３，２５及び３５の
エミッタサイズを”Ｅ23”、”Ｅ25”及び”Ｅ35”とす
れば、 Ｉ23：Ｉ25：Ｉ35＝Ｅ23：Ｅ25：Ｅ35 (6) の関係を満たしている。 【００５１】この結果、例えば、切替え可能な利得数
を”Ｎ”とすれば従来例では”３・Ｎ”個のスイッチが
必要であったが、本願発明を用いることにより”Ｎ−
１”個のスイッチで済むようになる。 【００５２】また、帰還回路５２及び５３を構成する演
算増幅器１及び２に関しては差動回路５０及び５１のト
ランジスタ２３〜２６にベース電流を供給するだけであ
るので、電流駆動能力はさほど必要ない。 【００５３】 【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。電流密度の等し
いトランジスタを用いてベースエミッタ間電圧を等しく
することにより、回路構成が簡単で高周波特性が改善さ
れる帰還型差動増幅回路が実現できる。
【図面の簡単な説明】
【図１】本発明に係る帰還型差動増幅回路の一実施例を
示す回路図である。 【図２】本発明に係る帰還型差動増幅回路の他の実施例
を示す回路図である。 【図３】従来の帰還型差動増幅回路の一例を示す回路図
である。 【符号の説明】 １，２，２１，２２ 演算増幅器 ３，４，５，６，２３，２４，２５，２６，３５，３
６，３９，４０，４１トランジスタ ７，８，９，１０，１１，１２，２７，２８，２９，３
０，３１，３２，３７，３８ 抵抗 １３，１４，１５，１６，１７，１８，３３，４２，４
３ スイッチ １９，２０，３４ 定電流源 ５０，５１，５５ 差動回路 ５２，５３ 帰還回路 ５４，５４ａ 利得選択回路 １００ａ，１００ｂ，１００ｃ，１００ｄ，１００ｅ，
１００ｆ 入力電圧 １０１ａ，１０１ｂ，１０１ｃ，１０１ｄ，１０１ｅ，
１０１ｆ 出力電圧
示す回路図である。 【図２】本発明に係る帰還型差動増幅回路の他の実施例
を示す回路図である。 【図３】従来の帰還型差動増幅回路の一例を示す回路図
である。 【符号の説明】 １，２，２１，２２ 演算増幅器 ３，４，５，６，２３，２４，２５，２６，３５，３
６，３９，４０，４１トランジスタ ７，８，９，１０，１１，１２，２７，２８，２９，３
０，３１，３２，３７，３８ 抵抗 １３，１４，１５，１６，１７，１８，３３，４２，４
３ スイッチ １９，２０，３４ 定電流源 ５０，５１，５５ 差動回路 ５２，５３ 帰還回路 ５４，５４ａ 利得選択回路 １００ａ，１００ｂ，１００ｃ，１００ｄ，１００ｅ，
１００ｆ 入力電圧 １０１ａ，１０１ｂ，１０１ｃ，１０１ｄ，１０１ｅ，
１０１ｆ 出力電圧
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平１−177208（ＪＰ，Ａ)
特開 平５−299947（ＪＰ，Ａ)
特開 昭58−197906（ＪＰ，Ａ)
特開 平２−218207（ＪＰ，Ａ)
実開 昭63−33210（ＪＰ，Ｕ)
実開 昭57−36016（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03G 3/10
H03F 3/45
H03F 3/68
Claims (1)
- (57)【特許請求の範囲】 【請求項１】利得切替え可能な帰還型差動増幅回路にお
いて、 前記差動入力電圧がそれぞれ入力される２つの帰還回路
と、電流密度が等しいトランジスタで構成され、前記帰還回
路の出力がそれぞれ入力される２以上の差動回路と、 前記差動回路に対して選択的に電流を供給する利得選択
回路とを備え、 前記２以上の差動回路のいずれか１つを構成する前記ト
ランジスタのエミッタ電圧を帰還電圧としてそれぞれ前
記帰還回路に帰還した ことを特徴とする帰還型差動増幅
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06228895A JP3493646B2 (ja) | 1995-03-22 | 1995-03-22 | 帰還型差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06228895A JP3493646B2 (ja) | 1995-03-22 | 1995-03-22 | 帰還型差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08265064A JPH08265064A (ja) | 1996-10-11 |
| JP3493646B2 true JP3493646B2 (ja) | 2004-02-03 |
Family
ID=13195792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06228895A Expired - Fee Related JP3493646B2 (ja) | 1995-03-22 | 1995-03-22 | 帰還型差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3493646B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6742132B2 (en) * | 2002-04-04 | 2004-05-25 | The Regents Of The University Of Michigan | Method and apparatus for generating a clock signal having a driven oscillator circuit formed with energy storage characteristics of a memory storage device |
| JP5003176B2 (ja) * | 2007-01-26 | 2012-08-15 | 横河電機株式会社 | 差動増幅回路 |
| JP4872685B2 (ja) * | 2007-01-29 | 2012-02-08 | ソニー株式会社 | 電流電圧変換回路、フォトディテクタ回路及び光ディスク装置 |
-
1995
- 1995-03-22 JP JP06228895A patent/JP3493646B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08265064A (ja) | 1996-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5475343A (en) | Class AB complementary output stage | |
| EP0463857B1 (en) | Emitter-grounded amplifier circuit with bias circuit | |
| JP3315748B2 (ja) | 増幅回路 | |
| JPH0322723B2 (ja) | ||
| US5359295A (en) | Power amplifier | |
| US6242983B1 (en) | Control circuit of variable current source in programmable gain amplifier | |
| JPH11511933A (ja) | 擬似対数利得制御を用いる可変利得増幅器 | |
| US5162751A (en) | Amplifier arrangement | |
| JP2869664B2 (ja) | 電流増幅器 | |
| JP3493646B2 (ja) | 帰還型差動増幅回路 | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| CA1223927A (en) | Darlington transistor arrangement | |
| US4075575A (en) | Input stage for fast-slewing amplifier | |
| EP0611105B1 (en) | Current source | |
| JPH05235658A (ja) | 増幅器 | |
| RU2298282C2 (ru) | Двухтактный усилитель мощности | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JP3544950B2 (ja) | 可変利得増幅回路 | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JP2503887B2 (ja) | 利得可変回路 | |
| JP2845638B2 (ja) | 可変利得回路 | |
| JP2716560B2 (ja) | 半導体集積回路 | |
| JP3116595B2 (ja) | 演算増幅回路 | |
| JPS6040737B2 (ja) | トランジスタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |