JP3492254B2 - アクセスを制限したテストにおいて目標コンポーネントを選択するための方法及び装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に、回路基板
テストに関するものである。とりわけ、本発明は、回路
基板における製造欠陥及び欠陥のあるコンポーネントの
識別に関するものである。

【０００２】

【従来の技術】一般に、回路基板は、半導体チップ、抵
抗器、コンデンサ、インダクタ等のような多数の相互接
続されたコンポーネントから構成される。回路基板をア
センブルした後に、それを利用する前、あるいはそれを
アセンブルする製品に取り付ける前に、回路基板をテス
トしなければならない。テストでは、適正なコンポーネ
ントが使用されていること、各コンポーネントが、テス
ト限界内で機能すること、必要とされる全ての電気的接
続が適正に行われていること、必要な全ての電気コンポ
ーネントが、基板の適正な位置に、適正な配向をなすよ
うに取り付けられていることが検証される。コンポーネ
ントがテスト限界内で機能しない場合、欠陥があると判
断される。

【０００３】アセンブルされたプリント回路基板をテス
トするための一般的な方法は、イン・サーキット・テス
トと呼ばれる。イン・サーキット・テストでは、いわゆ
る「ベッド・オブ・ネイル（bed-of-nails）」を介して
個別基板コンポーネントを探査し、まわりの回路要素と
は関係なくその存在及び仕様について検証する必要があ
る。イン・サーキット・テストのための周知の回路基板
テスト機械のシリーズに、ヒューレット・パッカード社
のモデルHP-3070ファミリーの回路ボードテスタがあ
る。HP-3070ファミリーの基板テスタについては、ヒュ
ーレット・パッカード社から入手可能なHP-3070ファミ
リーの操作及びサービスマニュアルに十分な説明があ
る。ヒューレット・パッカード社製の他の系列の回路基
板テスト機械には、HP-3060及びHP-3065シリーズがあ
る。

【０００４】

【発明が解決しようとする課題】各個別基板コンポーネ
ントをテストするため、イン・サーキット・テストは、
回路基板における全てのノードに対するアクセスを必要
とする。スルー・ホール部品の場合、アクセスはコンポ
ーネントのリードで直接行うことが可能である。表面実
装部品の場合、アクセスは、設計時に回路基板上に配置
されるバイア及びテスト・パッドによって可能になる。
しかし、基板密度の高密度化により、バイア・サイズが
小さくなり、そのため、プローブ技術では、小さいター
ゲットに接触することができなくなってきた。今では、
バイアの面積は、ほんの数年前に用いられていたバイア
の１／１００程も小さい場合が多い。さらに、首尾よく
探査するのに十分な大きさのテスト・パッドは、かなり
の量の基板領域を必要とする。テストパッドが大きな面
積を占めないのであれば、その領域は、コンポーネント
の配置及び接続に用いることができる。従って、多くの
回路基板では、基板上の全てのノードを探査すること
は、もはや実用的ではないか、あるいは、望ましくな
い。

【０００５】従って、当該技術分野においては、回路基
板上の全てのノードにアクセスすることを必要とせず
に、許容差のある個別回路基板コンポーネントをテスト
することが可能なテスト技法及び装置が必要とされてい
る。こうした技法は、多くの異なる回路及び許容差範囲
に用いることができるように一般化すべきである。さら
に、こうしたシステムは、既存のイン・サーキット・テ
スト・ハードウェアにおける既存の資本投資及びプロセ
ス投資を保護するために、それらのハードウェアにおい
て実施されることが望ましい。

【０００６】

【課題を解決するための手段】望ましい実施態様におい
て、本発明では、アクセス不能ノードを備えたより大き
いコンポーネント・グループから目標コンポーネントが
選択される。より大きいコンポーネント・グループのサ
ブセット（部分集合）を選択することによって、テスト
問題の複雑性が軽減される。さらに、本発明によれば、
選択されたコンポーネント・グループをテストするため
の可能性のある刺激位置も得られる。本発明は、一般
に、あらゆる種類の回路に適用可能であり、既存のコン
ピュータ及びテスタ・ハードウェアを用いて実施可能で
ある。

【０００７】本発明によれば、より大きいコンポーネン
ト・グループのトポロジーグラフが作成される。次に、
アクセス不能ノードが選択される。このノードは、トポ
ロジーグラフの再帰的走査の開始点として利用される。
トポロジーグラフの再帰的走査は、アクセス可能ノード
で停止し、アクセス不能ノードを降下する（伝わる）。
走査が停止したノードは、可能性のある刺激位置である
（刺激位置となる可能性がある）。走査されるデバイス
は、選択されたデバイスである。こうして、選択された
デバイスは、測定可能な、すなわち、刺激を加えること
ができるアクセス可能ノードによって「包囲」される。

【０００８】選択されたデバイスは、格納された後に、
トポロジーグラフから除去される。次に、このプロセス
を繰り返して、別の目標コンポーネント・グループを選
択することが可能である。これは、アクセス不能ノード
がなくなるまで続行することが可能である。

【０００９】本発明の他の態様及び利点については、本
発明の原理を例示した添付の図面に関連して示される、
下記の詳細な説明から明らかになるであろう。

【００１０】

【発明の実施の形態】図１を参照すると、コンピュータ
に結合された記憶装置に記憶することが可能なデータベ
ース１０２を用いて、テストすべき回路モデルがテスト
・プログラム・ジェネレータ１０４に供給される。この
モデルには、コンポーネント・タイプ、コンポーネント
相互接続、コンポーネント値、コンポーネント許容差、
及び、どの回路ノードがアクセス可能であるかの表示を
含む、基板のテストに必要な情報が含まれている。テス
ト・プログラム・ジェネレータは、テストを受ける回路
１１０に刺激を加えて、その測定を行う際、測定ハード
ウェア１０６の動作を制御するテスト・プログラムを生
成する。これらの測定結果、及び、テスト・プログラム
・ジェネレータ１０４によって供給される情報は、テス
トを受ける回路に対する合／否及び診断情報を生成する
ため、故障解析ルーチン１０８によって用いられる。テ
スト・プログラム・ジェネレータ及び故障解析ルーチン
は、コンピュータで実行されるプログラムまたはルーチ
ンとすることが可能である。

【００１１】テスト・プログラム・ジェネレータ１０４
または故障解析ルーチン１０８は、コンピュータのメモ
リ、ディスク、または、コンピュータで読み取り可能な
他の任意の媒体に記憶することが可能である。それら
は、単一の実行可能コードの一部とすることもできる
し、あるいは、独立したプログラムまたはルーチンとす
ることも可能である。さらに、それらは、同じコンピュ
ータで実行することもできるし、あるいは、異なるハー
ドウェアで実行することも可能である。図１に示すテス
ト・システムを実施するハードウェアは、測定ハードウ
ェアに結合されて、実行可能コードを実行する汎用の計
算装置とすることもできるし、あるいは、図示の１つ以
上の機能を統合する特定用途用集積回路のようなカスタ
ム・ハードウェアを備えることも可能である。

【００１２】図２には、本発明の１実施態様に従うテス
ト・プログラム・ジェネレータ１０４によって実行され
る主たるステップが例示されている。ステップ２０２で
は、テスト・プログラム・ジェネレータは、回路モデ
ル、及び、アクセス可能なノードとか、コンポーネント
の許容差といった必要な他の任意の入力データを読み取
る。ステップ２０４では、ダングリング・コンポーネン
ト及び短絡コンポーネントがモデルから除去される。ダ
ングリング・コンポーネントは、アクセス可能などのノ
ード間にもそのコンポーネントを通る経路がないため
に、テスト不可能なコンポーネントである。ステップ２
０６において、回路モデルは、電気的に分離されたコン
ポーネント・グループに分類される。これらのコンポー
ネント・グループは、「クラスタ」と呼ばれる。クラス
タは、テストのために、０または１つのノードによっ
て、回路の残りの部分に接続されるコンポーネント・グ
ループとして定義される。ステップ２０８において、各
クラスタは、さらに、縮小されたクラスタに分類され、
各縮小されたクラスタのテストに必要なノードが切り詰
められる（すなわち、余分なノードが取り除かれる）。
縮小されたクラスタは、テスト・プロセスの後続段にお
けるテスト生成、測定、及び、故障解析問題のサイズを
縮小し、複雑さを軽減するターゲット・コンポーネント
・グループである。「縮小された」または「直接関係す
る」クラスタを生成し、各縮小クラスタ毎に「テスト・
ポイント」を選択するプロセスについては、本明細書の
別の部分においてさらに詳述する。

【００１３】ステップ２１０において、刺激及び測定ノ
ードが、各縮小クラスタにおける各コンポーネントをテ
ストするために選択される。刺激及び測定ノードの中に
は、２つ以上のコンポーネントをテストするために選択
されるものもある。刺激及び測定は、テストのスループ
ット、テスト範囲（coverage）、または、両者間におけ
るトレード・オフのために最適化することが可能であ
る。

【００１４】ステップ２１２において、各刺激毎に、対
応する測定ノード、及び、テストすべき所望の数の同時
故障、少なくとも１つの等価クラス（equivalence clas
s）、Ｕ^*行列、及び、１組のテスト限界が生成される。
等価クラス、Ｕ^*行列等の用語については、さらに詳細
に後述する。今のところは、これらの用語は、故障解析
ルーチンによって、合／否及び診断情報を生成するため
に後で利用される情報を表すものであると述べておけば
十分である。

【００１５】望ましい実施態様の場合、各刺激及び対応
する測定ノードに対する、等価クラス、Ｕ^*行列、及
び、テスト限界を生成するプロセスは、縮小クラスタに
対して施される。しかし、このプロセスは、基板全体を
含む、はるかに大きいコンポーネント・グループにも適
用可能である。

【００１６】多くのテスト技法と同様、まず、テスト回
路のモデルを作成しなければならない。これは、基板全
体とすることもできるし、あるいは、例えばクラスタの
ような、より少数のコンポーネントとすることも可能で
ある。同様に、２つ以上の刺激及び任意の数の測定ノー
ドを含むことも可能である。しかし、簡略化と、計算効
率のため、望ましい実施態様では、単一の縮小クラスタ
をなすコンポーネントと、テスタによって加えられる刺
激を含むテスト回路モデルが用いられる。

【００１７】コンポーネントに欠陥がある場合、テスト
技法が、それを判定するのに十分な情報を有するよう
に、テスト回路モデルには、テスタの刺激、コンポーネ
ント、及び、それらの相互接続に関する情報が含まれて
いる。可能性のある回路モデル及び系統的手法が多数存
在する。これらのモデル及び系統的手法の多くについて
は、両方とも、参考として本明細書に組み込まれてい
る、Computer Methods forCircuit Analysis and Desig
n（Jiri Vlach and Kishore Singhal, Van Nostrand Re
inhold Publishing,New York,New York,1983）、及び、
Computer-aided Analysis of Electronic Circuits, Al
gorithms and Computational Techniques（Leon O.Chua
and Pen-Min Lin, Prentice-Hall, Englewood Cliffs,
New Jersey, 1975）に記載されている。

【００１８】望ましい実施態様の場合、単純化表モデル
（Simplified Tableau model）が用いられる。単純化表
モデルは、式１によって示される。

【００１９】

【数１】

【００２０】Ｉ_bは、枝電流を表す列ベクトルであり、
Ｖ_nは、ノード電圧を表す列ベクトルであり、Ａは、縮
小された結合行列であり、Ａ^Tは、縮小された結合行列
の転置行列であり、Ｋ_i及びＫ_vは、分岐構造方程式から
導き出される行列であり、Ｓは、独立したソース（電源
等）の値を含むソースベクトルである。通常、独立した
ソースは、テスタ・ハードウェアによって加えられる刺
激の結果である。説明のため、ｎ（添え字ではない）が
回路内のノード数を表すために選択され、ｂ（添え字で
はない）が枝（分岐）数を表すために選択される。

【００２１】Ｋ_i及びＫ_vを構成するための規則は、簡単
であり、一般に、回路要素のタイプ（すなわち、インピ
ーダンス、アドミタンス、電流源、電流制御電圧源等）
及びその値をＫ_i及びＫ_vにおける適切な項目に関連づけ
るテーブルに従って、Ｋ_i及びＫ_v行列の各要素を設定す
ることが必要とされる。

【００２２】どのようにしてＫ_i及びＫ_vを構成すること
できるかを例示するため、図３を検討する。図３には、
本発明の実施態様に従って、ｎ＝３のノードと、ｂ＝４
の枝を備えた単純な回路が示されている。この回路は、
テスタによって刺激が加えられる、基板全体、クラス
タ、または、縮小クラスタの単なるコンポーネントとす
ることが可能である。Ｉ_bには、４つの電流Ｉ₁〜Ｉ₄が
含まれ、Ｖ_nには、２つのノード電圧（Ｖ_n1及びＶ_n2）
が含まれる。ノード電圧は、基準ノードに関連している
ので、Ｖ_nベクトルには、ｎのノード電圧ではなく、ｎ
−１のノード電圧が存在する点に留意されたい。基準ノ
ード（通常はアース）には、番号０が割り当てられる場
合が多い。図３における基準ノードのノード電圧Ｖ
_n0は、明らかに０であり、それ自体は、ノード電圧の１
つとして含まれる必要はない。

【００２３】Ｋ_iは、インピーダンス行列として既知の
ところであり、図３の回路の場合、下記のように表すこ
とができる。

【００２４】

【数２】

【００２５】Ｋ_vも、アドミタンス行列として既知のと
ころであり、図３の回路及び式２のＫ_iについては、次
のようになる。

【００２６】

【数３】

【００２７】ここで、ｓは、ラプラス変換変数である。
Ｋ_i及びＫ_vの構成時に、アドミタンスの形でキャパシタ
ンスを入れることによって、ｓ変数は、分子のまま保た
れるということに留意すべきである。数学的処理を単純
化するため、受動コンポーネントだけしか存在しない場
合は、Ｋ_i及びＫ_vを、Ｋ_iが単位行列になるように構成
することが可能である。これは、以下のように式４及び
５で表される。

【００２８】

【数４】

【００２９】

【数５】

【００３０】最後に、図３のコンポーネントの相互接続
を規定する結合行列Ａは、次の通りである。

【００３１】

【数６】

【００３２】この結合行列は、ノードに流入する枝電流
が、負の符号を有するものと定義されるように、また、
ノードから流出する枝電流が、正の符号を有するものと
定義されるように構成されていることに留意すべきであ
る。これらの定義は逆にすることが可能である。

【００３３】式４〜６を式１に代入することによって、
図３に示す回路に関する単純化表が得られる。

【００３４】

【数７】

【００３５】特定のｓの値について式７を解くことによ
って、ノード電圧及び枝電流を求めることができる。式
７は、行列法を用いて手ずから解くこともできるし、あ
るいは、コンピュータで処理される計算用パッケージソ
フトまたは方法によって解くことも可能である。

【００３６】枝電流（Ｉ_b）及びノード電圧（Ｖ_n）につ
いて、表方程式（tableau equation）を解くことの可能
な方法の１つは、表の逆行列を計算することである。式
１において得られる一般化事例に関して、これは次のよ
うになる。

【００３７】

【数８】

【００３８】この逆行列は、ノード電圧（Ｖ_n）に影響
する項だけを含んでいる部分行列を抽出できるように、
分割することが可能である。例示すると、次のようにな
る。

【００３９】

【数９】

【００４０】Ｚ行列は、ｎ−１の行とｂの列から構成さ
れているが、ここでも、ｎは回路におけるノード数であ
り、ｂは枝数である。Ｚ行列を抽出すると、下記の単純
な式を用いて、ノード電圧を適用される独立した電源に
関連づけることが可能になる。

【００４１】 Ｖ_n＝ＺＳ （式１０）。

【００４２】モデルにおける各回路の枝（分岐）に１つ
のコンポーネントだけしかない場合、Ｚ行列の特性は、
その列が、各コンポーネントに対して１対１で対応して
いるということである。これは、直列抵抗と理想のイン
ダクタンスの両方を備えるインダクタのような複合コン
ポーネントは、この１対１の関係を維持するためには、
複数の枝（すなわち、抵抗用の枝とインダクタンス用の
枝）に分割しなければならないということを意味する。
例えば、結合行列Ａの列が、

【００４３】

【数１０】

【００４４】のように図３のコンポーネントに対応する
場合（各枝は単一コンポーネントであるため、コンポー
ネント及び枝（分岐）という用語は、交換可能に用いる
ことが可能である）には、Ａ行列と同じ（ｎ−１）×ｂ
の次元を有するＺ行列は、その列間に同じ対応関係を有
する。例示すると、次のようになる。

【００４５】

【数１１】

【００４６】回路のコンポーネントが、それぞれ、単一
の事前定義値を有するところの任意の回路について記述
した単純化表モデルは、式１によって一般化して示され
る。コンポーネント値が変化すると（例えば、単一値の
代わりに許容差をもつことによって、または、誤りがあ
ることによって）、回路は、次の式を用いて表すことが
可能である。

【００４７】

【数１２】

【００４８】式１１に示すように、アドミタンス行列Ｋ
_vが△Ｋ_vの量だけ変化すると、同じ刺激Ｓに関して、枝
電流及びノード電圧ベクトルにそれぞれ△Ｉ_b及び△Ｖ_n
の変化が生じることになる。数学処理を単純化するた
め、アドミタンス行列Ｋ_vにおける変化としてコンポー
ネント値の全ての変化を表すことを選択することによっ
て、Ｋ_iは一定に保たれる。例えば、図３の抵抗器の公
称値がＲ₂で、その公称値から１００オーム増加する場
合は、次のようになる。

【００４９】

【数１３】

【００５０】一般的な事例では、式１１から式１を引く
と、次のようになる。

【００５１】

【数１４】

【００５２】これより、

【００５３】

【数１５】

【００５４】△Ｖ_nに影響する式１４の部分を抜き出す
と、次のようになる。

【００５５】 △Ｖ_n＝Ｚ△Ｋ_vＡ^T（Ｖ_n＋△Ｖ_n） （式１５）。

【００５６】望ましい実施態様の場合、テストを受ける
回路の全てのノードが、測定ハードウェアにアクセス可
能というわけではない。従って、全てのノード電圧を測
定できるというわけではない。下記のように、式１５の
行列の行は、再構成して、観測可能なノード電圧の変
化、及び、観測できない変化に分割する事が可能であ
る。

【００５７】

【数１６】

【００５８】ここで、「ac」は、測定ハードウェアにア
クセス可能な１組のノードを表し、「nac」は、アクセ
ス不可能なノードを表している。

【００５９】従って、下記の式では、ノード電圧の観測
可能な変化だけしか得られない。

【００６０】 △Ｖ_(n,ac)＝Ｚ_(ac)△Ｋ_vＡ^T（Ｖ_n＋△Ｖ_n） （式１７）。

【００６１】望ましい実施態様の場合、この式の項は、
等価クラス、Ｕ^*行列、及び、テスト限界を生成するた
めに利用される。等価クラス及びＵ^*行列を生成するた
めのプロセスは、従来のＴ_F等価クラスアプローチにお
いて実施されるプロセスに従うのが望ましい。Ｔ_F等価
クラスアプローチに関する追加情報は、「The Ｔ_F-Equi
valence Class Approach to Analog Fault Diagnosis P
roblems」（Togawa,Matsumoto，and Arai,IEEE TRANSAC
TIONS ON CIRCUITS AND SYSTEMS,vol.cas-33 no.10,Oct
ober 1986）に記載されている。

【００６２】Ｔ_F等価クラスアプローチの厳密な数学的
説明については、参考として本明細書に組み込まれてい
る、前述のTogawaによる論文、すなわち、「The Ｔ_F-Eq
uivalence Class Approach to Analog Fault Diagnosis
Problems」,IEEE TRANSACTIONS ON CIRCUITS AND SYST
EMS,vol.cas-33 no.10，IEEE TRANSACTIONS ON CIRCUIT
S AND SYSTEMS,vol.cas-33 no.10(1986)に記載されてい
る。本発明の１実施態様に従う、図４に示す回路をベー
スにした単純な例を利用して、Ｔ_F等価クラスアプロー
チのいくつかの概念が示される。図４の回路は、電源刺
激以外には、抵抗だけしか備えていない。しかし、コン
ポーネントが複合インピーダンスを有している場合に
は、Ｔ_F等価クラスアプローチの同じ基本方法を適用す
ることが可能である。

【００６３】図４のコンポーネントが図に示す公称値を
有するものと仮定する。また、基準ノードＶ_n0以外にア
クセス可能なノードが、Ｖ_n1及びＶ_n2だけであると仮定
する。コンポーネントのそれぞれが、１つを除いてその
公称値に一定に保たれ、その１つのコンポーネントが広
い範囲の値にわたって変動する場合、△Ｖ_n2対△Ｖ_ｎ１
のグラフを作成すると、ラインができる。△Ｖ_ｎ１及び
△Ｖ_n2は、公称値からのＶ_n1及びＶ_n2の変化である。各
コンポーネント毎にこれを実施すると、本発明の実施態
様に従う図５のグラフが得られる。図５の各ラインに
は、変動を生じていたコンポーネントが表示されてい
る。

【００６４】このグラフは、図４の等価クラスを説明す
るのに役立つ。例えば、１つ以外の全てのコンポーネン
トが公称値であると仮定される事例について考察する。
まず、テストを受ける回路についてＶ_n1とＶ_n2を測定し
て、△Ｖ_(n1、test)及び△Ｖ_(n2,test)を求め、これらを
図５にプロットする。このポイントの位置が、Ｒ₁、
Ｒ₂、または、Ｒ₃に対するライン上にある場合、対応す
るコンポーネントは、その公称値ではないコンポーネン
トであることを表している。そのポイントの位置が、Ｒ
₄及びＲ₅に対するライン上にある場合、Ｒ₄及びＲ₅のい
ずれかまたは両方が公称値ではなく、コンポーネントの
残りが公称値であることを表す。さらに、ポイントがど
のライン上にもない場合、公称値ではない２つ以上のコ
ンポーネントの組み合わせが生じた（両方とも公称値で
ないＲ₄及びＲ₅以外に）と結論づけることができる。

【００６５】図５に示すように、Ｒ₄及びＲ₅に対するラ
インは重なっている。従って、一般に、アクセス可能な
Ｖ_n1及びＶ_n2における電圧を調べただけで、Ｒ₄が公称
値でない場合と、Ｒ₅が公称値でない場合を区別するの
は不可能である。この場合、これらのコンポーネント
は、同じ等価クラスにあるという。

【００６６】Ｔ_F等価クラスアプローチの方法は、より
大きい規模にも適用可能である。すなわち、より多くの
アクセス可能ノードを備えたより大規模な回路、複雑な
電圧測定並びに実電圧測定、公称値でない複数のコンポ
ーネント、複数刺激、及び、複数刺激周波数を含むこと
ができる。上述の例は、２次元だけに制限され、同時に
公称値でないコンポーネントは１つに制限されたので、
視覚化が容易であり、２次元のグラフで示すことができ
た。

【００６７】望ましい実施態様の場合、等価クラスは、
式１７のＺ_(ac)行列の要素を利用して判定することが可
能である。Ｚ_(ac)行列及び等価クラスの構成は、一般
に、回路をクラスタに分割した後、テスト・プログラム
・ジェネレータ１０４によって、データベース１０２か
ら得られた情報に基づいて実施される。アクセス可能な
ノードが２つだけ（Ｖ_n1及びＶ_n2）の場合、図３に示す
回路のＺ_(ac)行列は、次の通りである。

【００６８】

【数１７】

【００６９】ここで、Ｚ_(ac)の列順は、Ｒ₁、Ｒ₂、
Ｒ₃、Ｒ₄、及び、Ｒ₅にそれぞれ対応している。全ての
等価クラスの完全なリストは、要素の各組合わせ、及
び、要素グループが、同じ等価クラスに属するか否かを
検査して、それに従ってそれらをグループ分けすること
によって構成することが可能である。アクセス可能なノ
ードの電圧を調べただけでは、一方のグループに公称値
でないコンポーネントが含まれている場合と、もう一方
のグループに公称値でないコンポーネントが含まれてい
る場合を識別することが不可能な場合、一般に、２つの
グループのコンポーネントは、同じ等価クラスに属す
る。さらに詳述すると、下記の手順を利用して、２つの
コンポーネントまたはコンポーネント・グループが、同
じ等価クラスに属するか否かを判定することが可能であ
る。２つのコンポーネント・グループは、それぞれ、ｆ
１及びｆ２と呼ばれ、それぞれ、公称値でない１つ以上
のコンポーネントから構成することが可能である。

【００７０】１．Ｚ_(ac)行列の列から第１のグループ
（Ｚ_(ac,f1)）に対応する行列をアセンブルする。その
ランク（階数）であるrank（Ｚ_(ac,f1)）を計算する。

【００７１】２．Ｚ_(ac)行列の列から第２のグループ
（Ｚ_(ac,f2)）に対応する行列をアセンブルする。その
ランクであるrank（Ｚ_(ac,f2)）を計算する。

【００７２】３．Ｚ_(ac)行列の列から第１のグループと
第２のグループのユニオン（結合、union）（Ｚ_(ac,f1
∪_f2)）に対応する行列をアセンブルする。そのランク
であるrank（Ｚ_(ac,f1∪_f2)）を計算する。

【００７３】４．rank（Ｚ_(ac,f1)）＝rank
（Ｚ_(ac,f2)）＝rank（Ｚ_(ac,f1∪_f2)）の場合で、か
つ、その場合に限り、グループｆ１及びｆ２は、同じ等
価クラスに属することになる。

【００７４】ｆ１＝｛Ｒ₁｝及びｆ２＝｛Ｒ₂｝を例とし
て利用すると、次のようになる。

【００７５】

【数１８】

【００７６】４．rank（Ｚ_(ac,f1∪_f2)）≠rank（Ｚ
_(ac,f1)）＝rank（Ｚ_(ac,f2)）のため、Ｒ₁及びＲ₂は、
同じ等価クラスに属さない。

【００７７】今度は、ｆ１＝｛Ｒ₁，Ｒ₄｝及びｆ２＝
｛Ｒ₁，Ｒ₅｝である、もう１つの例の場合、次のように
なる。

【００７８】

【数１９】

【００７９】４．rank（Ｚ_(ac,f1)）＝rank
（Ｚ_(ac,f2)）＝rank（Ｚ_(ac,f1∪_f2)）であるため、グ
ループｆ１＝｛Ｒ₁，Ｒ₄｝及びｆ２＝｛Ｒ₁，Ｒ₅｝は、
同じ等価クラスに属する。

【００８０】望ましい実施態様では、ポイントが任意数
の次元において等価クラスの空間内にあるか否かを確か
める、数学的に及び計算上有利な方法が用いられる。こ
れによって、アクセス可能なノードにおける１組の測定
値を利用して、どの等価クラスに、任意の数のアクセス
可能なノードに関して公称値でないコンポーネントが含
まれているかを判定することが可能になる。

【００８１】公称値でないコンポーネントを含む等価ク
ラス（もしあれば）を見つける手順（これもＴ_F等価ク
ラスアプローチによって利用される）は、次のように要
約される。

【００８２】１．等価クラスのメンバの１つを選択す
る。分かりやすくするため、ｆ１は、等価クラスのメン
バにおけるコンポーネント・グループを表し、Ξは、等
価クラスを表すものとする。従って、ｆ１は、Ξのメン
バである。Ｚ_(ac)行列の列からこのグループ（Ｚ
_(ac,f1)）のコンポーネントに対応する行列をアセンブ
ルする。

【００８３】２．特異値分解（「ＳＶＤ」）を利用し
て、ステップ１からの行列を３つの項に因数分解する。
ＳＶＤ（Ｚ_(ac,f1)）＝Ｕ_(ac,f1)Σ
_(ac,f1)Ｗ^T _(ac,f1)。（注：ＳＶＤは、一般に、３つの
項Ｕ、Σ、及び、Ｖ^Tの行列積として書かれるが、ここ
で、Ｕは左側の特異ベクトルを含む行列、Σは特異値を
含む行列、Ｖは右側の特異ベクトルを含む行列である。
あいにく、変数Ｖは、既述の説明において電圧を表すた
めに選択されている。従って、この説明では、変数Ｗを
用いて、右側の特異行列を表すことにする。また、Ｚ
_(ac,f1)のランクが、ＳＶＤ（Ｚ_(ac,f1)）から簡単に求
められる点にも留意されたい）。

【００８４】３．Ｕ_(ac,f1)の共役転置行列Ｕ^* _(ac,f1)
を生成する。（Ｕ_(ac,f1)はユニタリ行列であるため、
Ｕ_(ac,f1)の共役転置行列は、Ｕ_(ac,f1)の逆及び随伴行
列と同じであるということに留意されたい）。

【００８５】４．全てのコンポーネントが公称値である
場合には、アクセスな可能ノードで測定した電圧から、
アクセス可能なノードで予測される電圧を引くことによ
って△Ｖ_(n,ac,meas)を生成する。

【００８６】５．Ｕ^* _(ac,f1)と△Ｖ_(n,ac,meas)を掛け
る。

【００８７】６．Ｕ^* _(ac,f1)△Ｖ_(n,ac,meas)の第１の
ｒ要素（行）が非ゼロで、残りがゼロの場合、ｆ１がそ
のメンバである等価クラスΞには、公称値でないコンポ
ーネント・グループが含まれる。変数ｒは、検査を受け
ている同時に存在する公称値でない（または欠陥のあ
る）コンポーネントの最大数を表す。（ｒはrank（Ｚ
_(ac,f1)）にも等しい）。コンポーネント・グループｆ
１が、Ξの唯一のメンバである場合、ｆ１内のコンポー
ネントは、全て、公称値ではない。

【００８８】７．Ｕ^* _(ac,f1)△Ｖ_(n,ac,meas)の第１の
ｒ要素（行）が全て非ゼロというわけではないか、ある
いは、残りの要素のどれかが非ゼロである場合、ｆ１が
そのメンバである等価クラスΞには、公称値でないコン
ポーネント・グループが含まれていない。従って、公称
値でないコンポーネント・グループを含む等価クラスが
見つかるか、あるいは、全ての等価クラスを検査し終わ
るまで、各等価クラスに対して、ステップ１〜６を繰り
返さなければならない。

【００８９】望ましい実施態様の場合、上記ステップ１
〜３は、一般に、各等価クラスに対して１回だけ実施さ
れ、結果生じるＵ^* _(ac,f1)、Ｕ^* _(ac,f2)等の行列は、一
般に、ステップ５での利用に備えて記憶される。ステッ
プ４は、通常、テストを受ける各回路毎に１回実施され
る。さらに、ステップ５及び６は、一般に、テストを受
ける回路上において公称値でないコンポーネント・グル
ープを含む等価クラス（もしあれば）が見つかるまで、
各等価クラス毎に順次繰り返される。公称値でないコン
ポーネントが、等価クラスの構成時に考えられていたも
のよりも多く、同時に存在する場合には、等価クラスを
見つけることはできない。

【００９０】多くの回路において、コンポーネントは、
欠陥がないとみなされる単一の公称値に限定されない。
このコンポーネント値の範囲は、許容差と呼ばれる。望
ましい実施態様の場合、コンポーネント許容差に対処す
るため、上記ステップ６におけるゼロ／非ゼロの判定
は、下記の式によって決まる。

【００９１】

【数２０】

【００９２】すなわち、Ｕ^* _(ac,f)△Ｖ_(ac,test)の特定
の要素が、γ_(ac,f,min)以上で（その特定の要素及びそ
の特定の故障「ｆ」に関して）、Ｕ^* _(ac,f)△Ｖ_(ac)の
特定の要素が、γ_(ac,f,max)以下の場合（その特定の要
素及びその特定の故障「ｆ」に関して）は、それはゼロ
と、そうでなければ非ゼロとみなすべきである。Ｕ^*
_(ac,f)△Ｖ_(n,ac,meas)の特定の要素をゼロ／非ゼロと
みなすことによって、コンポーネントに許容差のある場
合に、上記ステップ６及び７のテストを実施することが
可能になる。しかし、Ｕ^* _(ac,f)△Ｖ_(n,ac,meas)の各要
素についてある範囲の値をゼロ／非ゼロとみなすことを
可能ならしめることによって、２つ以上の等価クラス
が、ステップ６のテストに合格し、そのコンポーネント
が許容差の範囲外であるメンバを含むものとして識別さ
れる場合がある。それにもかかわらず、真に、そのコン
ポーネントが許容差の範囲外であるメンバを備えている
のは、１つの等価クラスだけであるため、許容差の範囲
外のコンポーネントの探索は、かなり狭められるはずで
ある。

【００９３】Ｕ^* _(ac,f)△Ｖ_(n,ac,meas)に複素数が含ま
れる場合、実数部と虚数部が、両方ともゼロとみなされ
る制限を満たさなければならない。ゼロ／非ゼロの判定
は、下記の式によって行われる。

【００９４】

【数２１】

【００９５】式１９と２０の両方において、γ項は、そ
れぞれが、Ｕ^*の行に対応する個別要素を備えるベクト
ルである。関数real（）及びimag（）によって、入力ベ
クトルから実数部と虚数部がそれぞれ抽出される。

【００９６】典型的な実施態様の場合、関数を最小及び
最大にする方法は、γベクトルの各要素を計算するのに
十分なものである。望ましい実施態様の場合、γベクト
ルの計算に用いられる方法は、線形計画法（ＬＰ）に基
づくものである。ＬＰモデルの行列公式の１つは、標準
形式ＬＰと呼ばれ、次のように特性が示される。

【００９７】ｍｉｎ（またはｍａｘ） ｃｘ Ｄｘ＝ｂの場合、ｘ＞０。

【００９８】制限行列Ｄを構成するため、Ｋ_vの要素に
関する許容差は、複素数値の実数部に関する許容差及び
虚数部に関する許容差として検分することが可能であ
る。一方の部分だけしか存在しなければ（例えば、抵抗
器に関して、Ｋ_vの対応する値は実数であり、コンデン
サに関して、その値は虚数部だけしか有していない）、
他の部分の許容差はゼロである。線形計画法には、全て
の決定変数がゼロ以上でなければならないという制約条
件があるので、Ｋ_vの実数部の許容差は、下記によって
表すことが可能である（realは実数部を、imagは虚数部
を表す）。

【００９９】

【数２２】

【０１００】同様に、Ｋ_vの虚数部は、下記によって表
すことが可能である。

【０１０１】Ｘ_imag＋Ｙ_imag＝imag（max Ｋ_v）−imag
（min Ｋ_v）。

【０１０２】従って、上記式は次のように書くことが可
能である。

【０１０３】

【数２３】

【０１０４】上記式２１は、標準形式ＬＰにおける制約
条件の形式に合致する形式Ｄｘ＝ｂを有しているという
ことに留意されたい。

【０１０５】最適化される目的関数は、式１７から導き
出される下記の式の右側の各行に対応する。

【０１０６】

【数２４】

【０１０７】ここで、diag（）関数は、ベクトルを、対
角要素がベクトル要素であり、残りの要素はゼロである
対角行列に変換する。vect（）関数は、対角行列の対角
線に沿った要素を取り上げて、ベクトルに変換する。こ
れは、ｃｘの形式を有するが、ここで、△Ｋ_vは決定変
数である。△Ｋ_vのＸ₁（実数部）及びＸ₂（虚数部）
と、式２２の残りのＥ₁（実数部）及びＥ₂（虚数部）を
用いて書くと、次のようになる。

【０１０８】

【数２５】

【０１０９】式２３を実数成分と虚数成分に分割するこ
とによって、２つの目的関数が得られる。目的関数の１
つは、式２３の実数部に関するものであり、１つは、虚
数部に関するものである。これらの目的関数は、それぞ
れ、別個に最小化及び最大化する必要がある。目的関数
は次の通りである。

【０１１０】

【数２６】

【０１１１】及び、

【０１１２】

【数２７】

【０１１３】△Ｋ_v及び△Ｖ_nが両方とも未知のため、こ
れらの関数は非線形である。これは、△Ｖ_nの要素に適
正に値を割り当て、それから最適化を施して、△Ｋ_vを
見つけることにより解くことが可能である。図６は、本
発明の実施態様に従う、目的関数を最適化するためのス
テップを表すフローチャートである。ステップ６０２で
は、△Ｖ_nをゼロにセットすることによって、プロセス
が開始される。ステップ６０４では、目的関数が、現在
割り当てられている△Ｖ_nの値と、従来のシンプレック
ス法（Simplex method）を用いて最適化される。この最
適化は、γ_(ac,f,min)とγ_(ac,f,max)のいずれが、それ
ぞれ計算中であるかに応じて、最小化または最大化する
ことが可能である。ステップ６０６では、これが最初の
パスであれば（すなわち、△Ｖ_nがゼロ）、プロセスは
ステップ６０８に移行する。最初のパスでなければ、プ
ロセスはステップ６１０まで続行する。ステップ６０８
では、△Ｖ_nが、ステップ６０４で見つかった△Ｋ_vから
計算される。次に、プロセスは、ステップ６０４にルー
プバックし、新たな△Ｖ_nを用いて、目的関数を最適化
する。

【０１１４】ステップ６１０では、ステップ６０４にお
いて最適化された目的関数が、最後のパスによって改善
された場合、プロセスはステップ６１４まで続行する。
目的関数が最後のパスによって改善されなかった場合、
ステップ６１２において、ｋが２で割られ、その後、プ
ロセスはステップ６１４まで続行する。ステップ６１４
では、新たな△Ｖ_nが△Ｖ_n←（１＋ｋ）△Ｖ_nとして計
算される。ステップ６１６では、新たな△Ｖ_nが最後の
（その前の）△Ｖ_nにどれほど近いかを確かめるため
に、検査が行われる。新たな△Ｖ_nが、例えば、１％と
いったように、十分に近ければ、プロセスはステップ６
１８で終了する。新たな△Ｖ_nが、十分に近くなけれ
ば、プロセスは、ステップ６０４にループバックし、再
び、新たな△Ｖ_nによって目的関数の最適化を行う。

【０１１５】図６のステップは、最も最適化された目的
関数を生成する△Ｖ_nを見つける探索方法を構成してい
る。この場合、それは２分探索（bisection search）で
ある。他の探索方法を利用することも可能である。利用
可能な探索タイプの例には、フィボナッチ探索、黄金分
割探索、及び、２分探索(Dichotomus search)がある。
利用可能な他のタイプの探索については、Algorithms b
y R. Sedgewick, Addison-Wesley, Reading Mass, 1988
に詳細な説明がある。

【０１１６】アルゴリズムが、目的関数を最小化または
最大化する△Ｋ_vで終了すると、実数部及び虚数部γ
_(ac,f,min)及びγ_(ac,f,max)は、最適化ルーチンから求
めることもできるし、あるいは、目的関数から導き出さ
れる下記の式を用いて、△Ｋ_vと最後の△Ｖ_nから計算す
ることも可能である。

【０１１７】

【数２８】

【０１１８】図２に戻ると、ステップ２１０では、縮小
クラスタにおける各コンポーネントをテストするため、
刺激及び測定ノードが選択される。刺激及び測定ノード
を選択するこのステップは、クラスタまたは回路全体を
含むより大規模なコンポーネント・グループで実施する
ことが可能である。しかし、望ましい実施態様では、選
択プロセスにおいて、縮小クラスタのコンポーネントを
利用することによって、効率を改善し、複雑さを軽減す
る。刺激及び測定ノードを選択するプロセスを例示する
ため、縮小クラスタの一例である図７を取り上げる。図
７には、テスト・ハードウェアによって提供される電流
源Ｊ₁が、本発明の実施態様に従って除去された、図４
の回路が示されている。図７に示す例の場合、アクセス
可能なノードは、やはり、ノードＶ_n0、Ｖ_n1、及び、Ｖ
_n2だけである。図４には、選択可能であった３つの可能
性のある刺激位置の１つだけが例示されている。他の２
つは、本発明の実施態様に従って、図８及び９に示され
ている。図４及び図８では、電流はＲ₁に流れるが、図
９では、電流はＲ₁に流れないということに留意された
い。Ｒ₁をテストしようとして、図９に示す刺激位置を
選択すべきでないのは明らかである。

【０１１９】コンポーネントをテストするには、そのコ
ンポーネントの両端にかかる電圧を最大にするのが望ま
しい。これによって、コンポーネント値に対する少なく
とも１つのノード電圧の依存が最大になる。図１０に
は、本発明の実施態様に従って、コンポーネント両端間
にかかる枝電圧を最大にする刺激を選択するためのプロ
セスが例示されている。

【０１２０】ステップ１０２２では、各コンポーネント
の枝電圧が、各刺激位置について計算される。ステップ
１０２４では、枝電圧に費用関数が適用される。費用関
数を利用して、ある刺激の望ましさを別の刺激に対して
弱める（あるいは強める）ことが可能である。例えば、
測定間隔には、適用される周波数の周期（またはその一
部）を含める必要があるため、低周波における電圧測定
に要する時間は長くなる。費用関数に適合させるため
に、各種刺激のノード電圧値に適切な数字を掛けること
が可能である。１未満の正の数を掛けることによって、
その刺激の望ましさが弱められる。１を超える正の数を
掛けることによって、そのソースの望ましさが強められ
る。

【０１２１】ステップ１０２６では、枝電圧値の大きさ
がソートされ、重複値が除去される。望ましい実施態様
の場合、前記値が最小値から最大値までソートされる。
ステップ１０２８では、無用の枝電圧がゼロにセットさ
れる。さらに、ステップ１０２８では、互いの所定の因
数内の枝電圧が、同じ値に丸められる。あるデバイスが
その最小値を有する場合と、その最大値を有する場合と
の間で、その電圧の変化を検出できさえすれば、そのデ
バイスの両端間の枝電圧は有効であるとみなされる。例
えば、電圧の変化は、それが１マイクロボルトを超えさ
えすれば、検出可能である。デバイスの最小値と最大値
の間に検出できない変化を生じる可能性のある枝電圧に
は、ゼロ・ランクの順位数を割り当てることもできる
し、同じことであるが、ランク順位づけの前にゼロにセ
ットすることも可能である。これは、検出可能な変化を
生じない枝電圧を「電流が流れない」枝として取り扱う
ことによって、テスタのハードウェアの測定精度を考慮
するのに役立つ。

【０１２２】最後に、互いの所定のファクター（要素）
内にある枝電圧は、同じ数に丸めることもできるし、あ
るいは、同じランク順位を割り当てることも可能であ
る。望ましい実施態様の場合、２の要素内にある枝電圧
は、ランク順位付けの前に、同じ数に丸められる。この
丸めは、選択される刺激数を減らすのに役立つ。

【０１２３】次に、ステップ１０３０では、各枝電圧値
に、ランク順位数が割り当てられる。望ましい実施態様
の場合、ランク順位数は、最低の枝電圧に対してゼロか
ら始めて、異なる各枝電圧値毎に、１つずつインクリメ
ントして割り当てられる。しかし、この選択は任意であ
る。どの刺激を利用するかを決定する際に、後続ステッ
プで適正な調整が施される限りにおいて、降順ランク順
位、または、異なる正または負の数のインクリメントと
いった、他の多くのランク付け方式を利用することも可
能である。

【０１２４】ステップ１０３２では、枝電圧のどれかが
ゼロであれば、全てのランク順位数から１が引かれる。
ステップ１０３４では、性能指数が、各刺激位置に割り
当てられる。性能指数は、一般に、各コンポーネントの
両端間にかかる枝電圧値を対応するランク順位数に置き
換えて、次に、全てのコンポーネントに関するランク順
位数を合計することによって割り当てられる。

【０１２５】ステップ１０３６では、１つまたは複数の
刺激位置が選択される。刺激位置は、先行ステップにお
いて生じた情報に基づくさまざまな判定基準に従って選
択することが可能である。例えば、最高枝電圧が所望の
場合、下記のプロセスを利用することが可能である。

【０１２６】１．少なくとも１つのコンポーネントにつ
いて最高ランク順位数を有しない刺激位置を排除する。

【０１２７】２．最高の性能指数を有する刺激位置を選
択する。

【０１２８】３．選択された刺激位置がそのコンポーネ
ントに関して最高ランクの順位数を有するコンポーネン
トを考慮対象から除外する。

【０１２９】４．選択された刺激位置を考慮対象から除
外する。

【０１３０】５．考慮されるコンポーネントがそれ以上
なくなるまで、ステップ１〜４を繰り返す。

【０１３１】刺激位置を選択して、テスト・スループッ
トを最大にする１つの方法は、ゼロのランク順位数を有
するコンポーネントがなかった、最高性能指数の刺激位
置（もしあれば）をまず選択することである。どの刺激
位置にも、ゼロのランク順位数を有するコンポーネント
が少なくとも１つはある場合、最高性能指数の刺激位置
が選択され、非ゼロのランク順位数を有する全てのコン
ポーネントが、考慮対象から除外される。次に、もう１
つの刺激位置を選択し、考慮されるコンポーネントがそ
れ以上なくなるまで、このプロセスが繰り返される。

【０１３２】刺激位置を選択する第３の方法は、枝電圧
の最大化とテスト・スループットのバランスをとること
である。これは、所望のカバレッジ測定及び／または時
間測定が得られるまで、一度に１つの刺激を追加するこ
とによって実現可能である。このバランスは、ユーザに
委ねることもできるし、あるいは、自動化規則集合（au
tomated set of rules）によって選択することも可能で
ある。

【０１３３】図１０のプロセス例は、次の通りである。
簡略化のため、図４に示す刺激位置はノードＶ_n1とＶ_n2
の間にあるので、それをσ_n1,n0と呼ぶ。同様に、図８
に示す刺激位置を、σ_n2,n1と呼び、図９に示す刺激位
置を、σ_n2,n0と呼ぶ。これら３つの刺激位置のそれぞ
れに関する枝電圧をテーブルの形で表すと、テーブル２
が得られる。

【０１３４】

【表１】

【０１３５】表２を参照すると、刺激位置σ_n2,n1によ
って生じるＲ₃の両端間における電圧が、他の２つの刺
激位置のいずれよりも高いことが分かる。同様に、刺激
位置σ_n1,n0及びσ_n2,n1によって、Ｒ₁の両端間に等し
い電圧が生じ、刺激位置σ_n2,n0によってＲ₁の両端間に
生じる電圧はないということが分かる。

【０１３６】テーブル２の枝電圧をその値に基づいてソ
ートし、重複分を除去し、ランク順位数を割り当てる
と、テーブル３が得られる。

【０１３７】

【表２】

【０１３８】テーブル２の枝電圧値を対応するランク順
位数に置き換えて、性能指数を計算すると、テーブル４
が得られる。

【０１３９】

【表３】

【０１４０】テーブル４では、各コンポーネントの最良
（すなわち最高のランク順位）の項目には、アステリス
ク（^*）のマーキングが施されている。次に、テーブル
４の情報を利用して、適切な刺激選択基準を適用するこ
とが可能になる。

【０１４１】先行例は、純粋な抵抗回路をベースにした
ものであり、刺激は単一周波数（ＤＣ（直流）を含む）
に制限された。抵抗器以外のコンポーネントが回路の一
部をなす場合、複雑なノード電圧が生じる可能性があ
る。これらのノード電圧は、刺激周波数の関数である。
前述の方法は、可能性のある各電源（ソース）位置にお
いて、いくつかの周波数の刺激に関して枝電圧を計算す
ることによって、この状況をカバーするように拡張する
ことが可能である。次に、ランク順位付け、性能指数の
計算、及び、選択を行う通常のプロセスを利用して、ど
の刺激位置（１つまたは複数）及びどの周波数を用いる
べきかを選択することができる。複数周波数に拡張され
た場合のテーブル２の形式が、テーブル５によって示さ
れる。

【０１４２】

【表４】

【０１４３】前述のように、費用関数は、枝電圧データ
にも適用可能である。費用関数を利用して、ある刺激の
望ましさを別の刺激に対して弱める（あるいは強める）
ことが可能である。例えば、測定間隔には、適用される
周波数の周期（またはその一部）を含める必要があるた
め、低周波における電圧測定に要する時間は長くなる。
費用関数に適合させるために、各種刺激のノード電圧値
に適切な数字を掛けることが可能である。１未満の正の
数を掛けることによって、その刺激の望ましさが弱めら
れる。１を超える正の数を掛けることによって、その電
源の望ましさが強められる。上記例に用いられた費用関
数は、１であった。

【０１４４】ステップ１０２８において上述のように、
検出可能な変化を生じる可能性のない枝電圧値は、ゼロ
にセットされるか、あるいは、ゼロのランク順位数が割
り当てられる。どの枝電圧値をゼロにセットすべきかを
判定するための経験則プロセスは、式２７に基づくもの
である。

【０１４５】

【数２９】

【０１４６】ここで、Ｖ_bは、検査される枝電圧値であ
り、ｔは、検査される枝であるデバイスの許容差（パー
セントで表示）である。しきい値（threshold）は、測
定ハードウェアの精度を反映する事前定義数である。望
ましい実施態様の場合、テスタ・ハードウェアが１マイ
クロボルト未満の電圧差を検出することができなけれ
ば、しきい値には１マイクロボルトが選択される。

【０１４７】望ましい実施態様の場合、テーブル２を計
算する効率の良い方法が用いられる。式１の単純化され
た表形式におけるクラスタ・モデルが、開始点である。
便宜上、式１をもう一度示すことにする。

【０１４８】

【数３０】

【０１４９】式１の行を整理して、テストを受けるコン
ポーネントの枝電流（分岐電流）と電流源枝の枝電流に
分割することによって、（電圧源がないと仮定すると）
Ｉ_bを次のように書くことができるということに留意さ
れたい。

【０１５０】

【数３１】

【０１５１】ここで、Ｉ_(b,test)は、ベクトル形式によ
る、テストを受けるコンポーネントの枝電流の集合であ
り、−Ｊは、電流源枝における枝電流の集合（ベクトル
形式）である。Ｋ_i、Ｋ_v、及び、Ａにおいて同様の分割
を行うと、下記のようになる。

【０１５２】

【数３２】

【０１５３】ここで、１は単位行列であり、従って、Ｋ
_iは単位行列に等しい。Ｋ_(v,test)は、テストを受ける
コンポーネントに対応するＫ_vの部分行列である。電流
源に対応するＫ_vの項目はゼロである。式２９〜３１を
式１に代入して、簡略化すると、次のようになる。

【０１５４】

【数３３】

【０１５５】Ａ_(b,test)、Ｉ_(b,test)、及び、Ｋ
_(v,test)は、通常、テストを受けるコンポーネントに対
応し、刺激のどの部分にも対応しないという点を想起さ
れたい。枝電圧は、下記によってノード電圧と関連づけ
られる。

【０１５６】 Ｖ_b＝Ａ^TＶ_n （式３３） 式３３を、テストを受けるコンポーネントの枝電圧（分
岐電圧）に分割することが可能であり、Ｉ_bを式２で分
割したのと同様にして、電流源枝の枝電圧は次のように
なる。

【０１５７】

【数３４】

【０１５８】式３４及び式３５から、次のようになる。

【０１５９】

【数３５】

【０１６０】望ましい実施態様では、刺激は一度に１つ
の電源によって加えられるので、ベクトルＪは、枝電流
に関連した単一の非ゼロ項目と、他のどこかにあるゼロ
項目を有している。この刺激を加えると、枝電圧ベクト
ルν_bが生じる。Ｊが、式３７に示された可能性のある
刺激位置にしか刺激がない、単一刺激位置の行列として
定義された場合、可能性のある各刺激位置毎に、単一の
電流源が存在することになる。

【０１６１】

【数３６】

【０１６２】式３７のＪ_matrixを利用してν_bを計算す
ると、結果として、行が枝電圧で、列が可能性のある電
源（ソース）構成の行列が得られる。便宜上、Ｊ_matrix
を対角行列になるように構成することも可能である。こ
れが転置されると、テーブル２の形式の項目を有する行
列は次のようになる。

【０１６３】

【数３７】

【０１６４】式３８は、複数周波数をサポートするよう
に拡張することが可能である。式の元の体系を利用し
て、異なる周波数における刺激に関して計算を繰り返す
ことによって、複数周波数の分析を行うことが可能であ
る。

【０１６５】以上の説明は、主として、加えられる刺激
及び測定ハードウェアが理想的であるか、または、非理
想特性がないに等しい事例に焦点をあわせて行ってき
た。しかし、最近のテストハードウェアの設計及び構成
を含む実際的な考慮事項のため、刺激を加えるためのハ
ードウェアと測定装置は、両方とも、かなりの非理想的
な特性を備えている場合がある。これらの非理想特性
は、寄生効果とも呼ばれる。この状況は、本発明の実施
態様を示す図１１Ａ及び１１Ｂに示されている。図１１
Ａ及び１１Ｂには、図１１Ａにおいて、理想的な刺激
が、電源インピーダンス抵抗器１１０６，Ｒ_sと直列を
なす電圧源１１０４，Ｖｓとして示されている点を除け
ば、同じ状況が示されている。図１１Ｂの場合、理想的
な刺激は、図１１Ａの刺激に対するテブナンの等価物
（thevenin equivalent）として、すなわち、やはりＲ_s
で表示の電源インピーダンス抵抗器１１２０と並列をな
す電流源１１１８として示されている。

【０１６６】図１１Ａと１１Ｂの両方において、テスト
を受けるコンポーネントの組が、形状１１０２として略
示されている。刺激ハードウェアの非理想特性は、抵抗
１１１４，Ｚ_i、１１１６，Ｚ_g、及び、キャパシタンス
１１０８，ｙ_sとして示されている。測定ハードウェア
の非理想特性は、テストを受けるコンポーネントの組か
らのノード及び基準ノードに接続されたキャパシタンス
１１１２，ｙ_dとして示されている。検出器及び電源の
非理想特性の主成分がキャパシタンスであるという傾向
があるため、ｙ_s及びｙ_dは容量性として示されている。
しかし、これらは、抵抗及び誘導特性を含むことも可能
である。Ｚ_i及びＺ_gは、テストを受ける回路に刺激を加
えることに関連した個々の抵抗を表している。

【０１６７】刺激それ自体のような刺激ハードウェアの
これらの非理想特性は、コンポーネントの組のモデルに
含めることが可能である。しかし、基板をテスト装置に
配置する毎に、とりわけ、基板とプローブ・ピンの間の
抵抗が変化する可能性があるので、Ｚ_i及びＺ_gの値は、
基板のテスト毎に変化する可能性がある。最後に、検出
器が測定を必要とするノードよりも少ない場合、測定ハ
ードウェアの非理想特性が、各測定位置と共にノードか
らノードへと移動する。これは、ｙ_dの値が、測定位置
毎に変化することを表している。ｙ_d及びｙ_sの値は、ま
た、テスト装置が取り付けられる毎に変化する。従っ
て、テスト・プログラム・ジェネレータの実行時に、こ
れらの非理想特性の全てをモデルに含める代わりに、望
ましい実施態様では、故障解析ルーチン内において、テ
スト時間補正を実行して、測定ハードウェアによって測
定された値を、測定及び刺激ハードウェアが理想的であ
れば測定されたであろう値に変換する。次に、これらの
補正値を、これらの非理想特性のないモデルから生成さ
れたＵ^*行列及びテスト限界に利用することが可能であ
る。

【０１６８】図１５には、これらの非理想特性を補正し
て、測定及び刺激ハードウェアが、本発明の実施態様に
従って理想的であったならば、測定されるアクセス可能
ノードに生じたであろう電圧に近似した補正バージョン
の測定電圧をアクセス可能ノードに生成するプロセスが
例示されている。一般には、測定電圧の補正前に、いく
つかの測定を行って、テスト・ハードウェアの特性が明
らかにされる。これらの測定の１つが、電源電圧Ｖｓに
ついて行われる。これは、ＡＣ電圧であるので、この電
圧を印加して行われる後続の測定を利用して、所定のノ
ードにおけるキャパシタンスを計算することができる。
すなわち、この測定値を利用して、電源と検出器の両方
に関するテストヘッド（testhead）キャパシタンスが計
算される。

【０１６９】いくつかの他のハードウェアに依存する測
定を行うことも可能である。これらの測定によって、各
電源ノードと基準ノードにおけるテスタ・ハードウェア
による寄生キャパシタンスの計算が可能になる。これに
よって、適用される各刺激位置のｙ_s値が得られる。同
様に、これらの測定によって、各測定ノードにおけるテ
スタ・ハードウェアによる寄生キャパシタンスの計算も
可能になる。これによって、測定ハードウェアにより測
定される各ノードのｙ_d値が得られる。検出器の寄生キ
ャパシタンスは、測定ノード毎に異なるので、表記ｙ
_(X,d)を使用して、ノードＸに接続されている検出器に
よるノードＸにおける寄生キャパシタンスの値が表示さ
れる（アドミタンスの形で）。電源キャパシタンスは、
刺激位置毎に変動する。しかし、下記の説明は、ただ１
つの電源刺激位置に対して行うものであり、従って、表
記ｙ_sだけを使用して、電源キャパシタンスを表示する
（アドミタンスの形で）。このプロセスは、各刺激位置
毎に、異なるｙ_s値及び異なる結合行列を利用すること
によって、より多くの刺激位置に拡張することが可能で
ある。

【０１７０】これらの特性を明らかにする測定を実施し
た後、基板に刺激が加えられ、測定が行われる。これら
の測定には、図１５に基づいてテスト環境の非理想特性
に対する補正を施すことが可能である。

【０１７１】ステップ１５０２では、電圧測定が行われ
る。これらの測定は、基板に刺激を加えて行われる。こ
れらの測定結果は、ベクトルＶ'_mに記憶される。この説
明では、このベクトルの個々の要素を表示するため、例
えば、ノードＸにおけるノード電圧についてＶ'_(X,m)と
いう表記を利用する。同様の表記を利用して、他のベク
トル量の個々の要素が表示される。

【０１７２】テストを受ける基板上におけるアクセス可
能なノード（または、代替案として、クラスタまたは縮
小クラスタ）のノード電圧の測定以外に、基板上の基準
ノード電圧Ｖ'_g、基板に印加される刺激電圧Ｖ'_s、及
び、刺激電源から基準抵抗の両端間に印加される電圧
Ｖ'_rについても測定が行われる。ステップ１５０４で
は、基準抵抗器の両端間において行われた測定結果Ｖ'_r
が、電圧Ｖ'_rの測定時における検出器のキャパシタンス
の影響に関して、式３９を用いて補正される。電圧Ｖ'_r
の測定時における検出器のキャパシタンスは、ｙ_(r,d)
である。

【０１７３】

【数３８】

【０１７４】ステップ１５０６では、Ｚ行列が、基板コ
ンポーネントの公称値、Ｚ_i及びＺ_gのデフォルト値、及
び、基準抵抗器の測定値Ｒ'_sを利用して計算される。Ｚ
_i及びＺ_gのデフォルト値は、電源からテストを受ける基
板へのいくつかの異なる経路に関してＺ_i及びＺ_gを測定
し、平均することによって生成することが可能である。
表には、ｙ_d及びｙ_sの項目を含めるのが望ましい。ｙ_s
の項目は、Ｖ_rと基準ノードの間の接続を規定する結合
行列における列、及び、Ｋ_v行列におけるゼロの項目と
することが可能である。ｙ_dの項目は、全てゼロである
結合行列の列、及び、Ｋ_v行列におけるゼロの項目とす
ることが可能である。これによって、Ｚ行列の再計算ま
たは図１５に示す他のいくつかのステップの反復を必要
とせずに、値ｙ_(X,d)を後続の式に代入して、ノードＸ
の補正ノード電圧を計算することが可能になる。ステッ
プ１５０８では、基板上の基準ノードで測定された電圧
Ｖ'_g、及び基板上の刺激ノードで測定された電圧Ｖ'_iを
補正して、検出器のキャパシタンスｙ_d及び電源キャパ
シタンスｙ_sの影響を除去する。Ｖ'_gは、式４０を利用
して補正される。Ｖ'_iは、式４１を利用して補正され
る。

【０１７５】

【数３９】

【０１７６】式４０及び４１において、Ｚ_(g,d)は、ノ
ードＶ_gに対応する最後に計算されたＺ行列、及び、枝
ｙ_dに対応する列における項目である。同様に、Ｚ_(i,d)
は、ノードＶ_iに対応する最後に計算されたＺ行列、及
び、枝ｙ_dに対応する列における項目である。Ｚ
_(g,s)は、ノードＶ_gに対応する最後に計算されたＺ行
列、及び、枝ｙ_sに対応する列における項目である。Ｚ
_(i,s)は、ノードＶ_iに対応する最後に計算されたＺ行
列、及び、枝ｙ_sに対応する列における項目である。

【０１７７】ステップ１５１０では、Ｖ"_rが、式４２を
用いて、電源キャパシタンスｙ_sの影響に関して補正さ
れる。

【０１７８】

【数４０】

【０１７９】ステップ１５１２では、Ｚ_i及びＺ_gが、そ
れぞれ、式４３及び４４を用いて計算される。

【０１８０】

【数４１】

【０１８１】ステップ１５１４では、これがＺ_i及びＺ_g
の最初の計算であった場合には、プロセスは、もう一度
繰り返す必要があり、ステップ１５１６に移行する。こ
れがＺ_i及びＺ_gの二度目の計算であった場合には、プロ
セスはステップ１５１８に移行する。

【０１８２】ステップ１５１６では、計算したばかりの
Ｚ_i及びＺ_gに関する値を利用して、Ｚ行列の計算が行わ
れる。Ｚ_i及びＺ_gに関するこれらの値は、Ｋ_v行列にお
けるアドミタンスとして表に代入すべきである。次に、
プロセスは、ステップ１５０８にループバックし、計算
したばかりのＺ行列によって、式４２及び４３における
項のいくつかが供給される。

【０１８３】ステップ１５１８では、さらに別のＺ行列
が計算される。この行列は、ステップ１５０８〜１５１
２の二度目の繰り返しで得られたＺ_i及びＺ_gを利用して
計算される。Ｚ行列の計算には、基準抵抗器の測定値
Ｒ'_sも利用される。次に、ステップ１５０２において、
この行列は、測定されたノードに対応する行だけしか含
まないように簡約される。この簡約行列はＺ_corrであ
る。

【０１８４】ステップ１５２０では、第１の補正が、各
測定ノード電圧毎に計算される。Ｖ'_(x,m)が、ノードＸ
における測定電圧であれば、第１の補正は、式４５に従
って計算される。

【０１８５】

【数４２】

【０１８６】ステップ１５２２では、基準抵抗器を流れ
る電流の測定値Ｉ'_sを、オームの法則を利用して、電源
の測定値Ｖ'_sと基準抵抗器の測定値Ｒ'_sから計算する。
次に、Ｉ'_sを電源ベクトルＳ'に入れる。電源ベクトル
Ｓ'は、１つの列と、回路内の各枝に対応する行とを備
えたベクトルにＩ'_sを入れることによって生成される。
Ｉ'_sは、刺激枝に対応する行に入れられる。行項目の残
りはゼロである。

【０１８７】ステップ１５２４では、修正されたモデル
の電圧（修正モデル電圧）が、式４６を用いて各測定ノ
ード毎に計算される。Ｖ_modは、１つの列と、測定ノー
ドに対応する各行を備えたベクトルである。

【０１８８】 Ｖ_mod＝Ｚ_corrＳ' （式４６）。

【０１８９】ステップ１５２６では、補正係数Ｃ_fが各
測定ノード毎に計算される。この補正係数は、公称値の
コンポーネントを有し、各ノードに関する修正モデル電
圧によって分割される検出器または電源の寄生効果がな
い場合の、表によってモデル化された、各測定ノード電
圧の理想値そのものである。これを式４７に示す。

【０１９０】

【数４３】

【０１９１】最後に、ステップ１５２８において、各測
定ノード電圧に関する補正値が、式４８を利用して生成
される。

【０１９２】

【数４４】

【０１９３】次に、これらの値を、ベクトル△Ｖ
_(n,ac,meas)を生成するために使用することができる。
このベクトルに種々のＵ^*行列を掛けて、テスタ・ハー
ドウェアの非理想特性を含んでいな表モデルを利用して
生成された限界とこのベクトルとを照合することができ
る。

【０１９４】多くの測定システムには、実施する測定に
ある程度の誤差がある。この誤差は、例えば、測定結果
が０．１５ボルトと報告されと、それは、実際のノード
電圧が０．１４９ボルトしかないか、または、０．１５
１ボルトもある可能性があるということに対応するとい
うことを意味する。従って、測定された各個別のノード
電圧Ｖ'_mは、最小値と最大値を有するある範囲内にある
可能性がある。例えば、ノードＸは、次の式４９によっ
て得られる範囲内にある可能性がある。

【０１９５】

【数４５】

【０１９６】これらの最小値及び最大値は、測定ハード
ウェアによって返されるＶ'_(X,m)から計算することが可
能である。次に、それらを上述の図１５に詳細に示され
た手順で処理して、Ｖ_corr,min及びＶ_corr,maxを得るこ
とが可能である。さらに、Ｖ_corr,min及びＶ_corr,maxを
利用して、△Ｖ_min（デルタＶ_min）及び△Ｖ_max（デル
タＶ_max）を得ることが可能である。△Ｖの個々の要素
に関するこれらの範囲を線形計画法問題における制約条
件として利用し、最小Ｕ^*△Ｖ及び最大Ｕ^*△Ｖを求める
ことが可能である。次に、式５０及び５１を利用して、
Ｕ^*△Ｖの特定の項目をゼロとみなすべきか、非ゼロと
みなすべきかを決定することが可能である。

【０１９７】

【数４６】

【０１９８】ここで、ＬＰ_min（Ｕ^*△Ｖ）及びＬＰ_max
（Ｕ^*△Ｖ）は、線形計画法問題の最小化結果及び最大
化結果である。すなわち、特定の要素及びその特定の故
障「ｆ」に関して、△Ｖ_min及び△Ｖ_maxの制約を受ける
Ｕ^*△Ｖの最小化の結果が、γ_(ac,f,min)以上であり、
△Ｖ_min及び△Ｖ_maxの制約条件を受けるＵ^*△Ｖの最大
化の結果が、γ_(ac,f,max)以下である場合、それはゼロ
とみなすべきである。こうして、検出器の測定誤差を考
慮することができ、この場合も、詳細に上述した方法に
利用することができる。

【０１９９】図２の説明に戻って、ステップ２０６にお
いて、回路が、「クラスタ」と呼ばれる、電気的に分離
されたコンポーネント・グループに分割されたことを想
起されたい。当然ではあるが、クラスタは、アクセス不
能なノードを少なくとも１つ有しており、それを他のク
ラスタに結合する経路を１つだけしか備えていない。ま
た、これらのクラスタは、ステップ２０８において、含
まれているコンポーネントがより少なく、テストのため
に必要とされるアクセス可能ノードがより少ない、より
小規模な「縮小」クラスタを生成することによって、さ
らに分割され、この結果、等価クラス、Ｕ^*行列、及
び、テスト限界の生成に必要な計算の複雑さが軽減さ
れ、実行時間が短縮されたということを想起されたい。
クラスタ・サイズの縮小を助けるため、クラスタの生成
時には、一般に、いくつかの規則に従うことになる。

【０２００】第１の規則は、開路デバイス（open devic
e）または見かけ上の開路デバイスを取り扱う。望まし
い実施態様の場合、テスト・ハードウェアによって印加
されるテスト電圧は、十分に低いので、トランジスタ及
び集積回路のような能動素子が起動されることはない。
これらの能動素子は、それ自体、その寄生効果に関し
て、または、開路デバイスまたは見かけ上の開路デバイ
スとしてモデル化することが可能である。従って、大部
分の集積回路素子、配置されていないジャンパ、開いた
スイッチ、及び、コネクタは、開路デバイスとみなされ
る。あるデバイスが、固有インピーダンスを示すか、ま
たは、かなりの寄生効果を有する場合、開路デバイスと
みなすべきではなく、回路トポロジーで説明されるべき
である。この一例として、所定のピン間に組み込み抵抗
を備えるワン・ショット集積回路がる。他の見かけ上の
開路デバイスには、トランジスタ、ダイオード、ツェナ
ー・ダイオード、エンハンスメント・モード電界効果ト
ランジスタ（ＦＥＴ）のような能動素子が含まれる。開
路デバイス及び見かけ上の開路デバイスは、クラスタ・
トポロジーに寄与しないので、クラスタ生成プロセス中
に回路トポロジーから除去される。これらのデバイスが
除去されると、回路の接続が少なくなるので、クラスタ
・サイズの縮小に役立つ。

【０２０１】能動デバイスの起動を阻止するため、印加
されるテスト電圧は、シリコン・ダイオードのＰ−Ｎ接
合に順方向バイアスをかけるのに一般に必要とされる
０．７ボルトよりも低い電圧に常に保つべきである。
０．２ボルト以下のテスト電圧であれば、さらに望まし
い。砒化ガリウムのような他の材料から、または、真空
管のような他のテクノロジに基づいて、あるいは、その
両方によって製作された能動素子を備える回路は、ター
ン・オン電圧が異なる可能性があり、それに従って、最
大テスト電圧を調整することが可能である。

【０２０２】第２の規則は、短絡デバイスまたは見かけ
上の短絡デバイスを扱う。短絡デバイスには、ヒュー
ズ、ジャンパ、及び、閉じたスイッチが含まれる。見か
けの短絡デバイスには、しきい値より低いインピーダン
スを有するデバイスが含まれる。このしきい値は、環境
変数として設定することもできるし、あるいは、テスト
生成プログラムに対する他の何らかの形の入力によって
指定することも可能である。望ましい実施態様の場合、
デフォルト時のしきい値により、１オーム未満のインピ
ーダンスを有するデバイスはどれでも見かけ上短絡して
いるものとみなされる。

【０２０３】第３の規則は、可変デバイスを扱う。これ
らには、一般に、可変抵抗器、ポテンショメータ（電位
差計）、可変コンデンサ、及び、可変インダクタが含ま
れる。これらのデバイスは、アクセス不能ノードに取り
付けることはできないが、クラスタ・トポロジーの一部
をなすことが可能である。本発明の実施態様において、
可変デバイスが、アクセス不能ノードに接続された場
合、エラー状態が発生し、ユーザには、可変デバイスを
テストするのに、別のアクセス可能なノードが必要であ
ることが通知される。

【０２０４】図１２は、本発明の実施態様に従って基板
トポロジーからクラスタを生成するためのプロセスを示
すフローチャートである。このプロセスは、ステップ１
２０２において、既存の基板トポロジーからクラスタを
生成することから開始される。ステップ１２０４では、
このプロセスは、１つのアクセス可能ノードと１つのア
クセス不能ノードに接続されたデバイスについて基板ト
ポロジーを探索することによって、開始デバイスの選択
を行う。ステップ１２０６では、トポロジー表現が生成
される。トポロジー表現は、デバイス、ノード、及び、
それらの相互接続を表す。望ましい実施態様の場合、こ
のトポロジー表現は、トポロジー・グラフである。

【０２０５】トポロジー・グラフは、開始デバイスを空
の無向グラフ（undirected graph）に追加することによ
って生成される。デバイスが、エッジとしてトポロジー
・グラフに追加され、そのデバイスに接続されたノード
が、頂点としてトポロジー・グラフに追加される。開始
デバイスに接続されたデバイスが、グラフに追加され
る。さらに、これらのデバイスに接続されたデバイスの
追加、及び、以下同様のデバイスの追加が、開始デバイ
スへの経路をトレースすることが可能な全てのデバイス
の追加が完了するまで繰り返される。グラフに対するデ
バイスの追加中は、上述の第１の規則に従って、開路デ
バイスまたは見かけ上の開路デバイスがグラフに追加さ
れないようにする。これには、基板及びクラスタ・トポ
ロジーから開路デバイスまたは見かけ上の開路デバイス
を「除去する」効果がある。また、ダングリング・コン
ポーネントは、クラスタ・トポロジーに追加されない。
これには、クラスタ・トポロジーからダングリング・コ
ンポーネントを除去する効果がある。

【０２０６】グラフは、作成されると、ステップ１２０
８において、上述の第２の規則に従って簡約化される。
ステップ１２０８において、短絡デバイスまたは見かけ
上の短絡デバイスに関連したエッジが、グラフから除去
され、これらのデバイスの頂点が、単一頂点をなすよう
に結合される。これによって、これらのデバイスによっ
て短絡されるいかなるデバイスもクラスタ・トポロジー
から効果的に除去される。

【０２０７】ステップ１２１０では、トポロジー・グラ
フは、開始デバイスに接続されたアクセス不能ノードか
ら始めて、再帰的に走査される。グラフの走査中に、再
帰走査は、アクセス可能ノードにおいて停止するが、ア
クセス不能ノードに接続されたエッジ（デバイス）を下
降し続ける（伝わる）。こうして、アクセス不能な開始
ノードからアクセス不能ノードだけを通る経路に沿って
到達し得る全てのアクセス可能ノードが走査される。ス
テップ１２１２において、（走査が）停止されたアクセ
ス可能ノードが、可能性のあるテスト・ポイントのリス
トに納められる。

【０２０８】トポロジー・グラフ（及び、後続ステップ
及び図１３において作成され、走査される他のグラフ）
を作成し、走査するために利用される原理は、さまざま
なトポロジー表現及びさまざまな走査方法に利用可能で
ある。これらの表現及び走査方法は、当該技術において
既知のところである。

【０２０９】ステップ１２１４では、可能性のあるテス
ト・ポイント・リスト中の任意の２つのノード間におけ
る全ての経路を見つける。ステップ１２１６では、これ
らの経路に沿った全てのデバイスが、生成されているク
ラスタ内にあるものとしてマーキングされる。ステップ
１２１８では、まだ可能性のあるテスト・ポイント・リ
ストに入っていない、ステップ１２１４で見つかった経
路に沿ったまたはその経路の端部における全てのアクセ
ス可能ノードが、可能性のあるテスト・ポイント・リス
トに追加される。

【０２１０】ステップ１２２０では、ステップ１２１０
またはステップ１２２０において、それまで走査された
ことのないアクセス不能ノード（未走査ノード）が、ト
ポロジー・グラフを走査するための開始ポイントとして
利用される。トポロジー・グラフは、未走査のアクセス
不能ノードで開始して、再帰的に走査される。グラフの
走査中に、再帰的走査は、アクセス可能ノードにおいて
停止するが、アクセス不能ノードに接続されたエッジ
（デバイス）を下降し続ける。こうして、未走査のアク
セス不能な開始ノードからアクセス不能ノードだけを通
る経路に沿って到達し得る全てのアクセス可能ノードが
走査される。ステップ１２２２では、停止されたアクセ
ス可能ノードが、まだ、可能性のあるテスト・ポイント
・リストに納められていない場合には、そのリストに納
められる。

【０２１１】ステップ１２１８またはステップ１２２０
において、可能性のあるテスト・ポイント・リストに追
加されたノードがある場合には、プロセスは、ステップ
１２１４にループバックする。可能性のあるテスト・ポ
イント・リストに追加されたノードがない場合には、プ
ロセスは、ステップ１２２６に移行し、生成されている
クラスタ内にあるものとしてマーキングが施された全て
のデバイスが記憶され、次に、基板トポロジーから除去
される。ステップ１２２８において、基板トポロジーに
残っているデバイスがなくなれば、ステップ１２３０で
プロセスが終了する。基板トポロジーにまだデバイスが
残っている場合には、プロセスは、ステップ１２０２に
ループバックし、基板トポロジーに残っているデバイス
から新たなクラスタの生成を開始する。

【０２１２】図２のステップ２０８において、各クラス
タは、さらに、縮小クラスタに分割される。縮小クラス
タは、テスト・プロセスの後続段におけるテスト生成、
測定、及び、故障解析問題の規模を縮小し、複雑性を軽
減する目標コンポーネントのグループである。図１３
は、本発明の実施態様に従って、クラスタから縮小クラ
スタを生成するためのプロセスを表したフローチャート
である。

【０２１３】ステップ１３０２では、縮小クラスタに分
割されるクラスタ内のデバイスを含むトポロジー・グラ
フが生成される。説明のため、これをクラスタ・トポロ
ジーグラフと呼ぶことにする。クラスタ・トポロジー・
グラフを作成するため、プロセスは、空の無向グラフか
ら開始される。クラスタ内の各デバイスは、一度に１つ
ずつ、クラスタ・トポロジー・グラフに追加される。各
デバイスは、エッジとしてクラスタ・トポロジー・グラ
フに追加され、そのデバイスに接続されたノードは、ま
だクラスタ・トポロジー・グラフに入っていなければ、
頂点としてクラスタ・トポロジー・グラフに追加され
る。

【０２１４】ステップ１３０４において、個別の縮小ク
ラスタを生成するためのプロセスが開始される。ステッ
プ１３０６では、クラスタ・トポロジー・グラフからア
クセス不能ノードが選択される。ステップ１３０８で
は、クラスタ・トポロジー・グラフが、選択されたアク
セス不能ノードから始めて、再帰的に走査される。クラ
スタ・トポロジー・グラフの走査中に、再帰走査は、ア
クセス可能ノードにおいて停止するが、アクセス不能ノ
ードに接続されたエッジ（デバイス）を下降し続ける。
こうして、アクセス不能な開始ノードからアクセス不能
ノードだけを通る経路に沿って到達し得る全てのアクセ
ス可能ノードが走査される。

【０２１５】ステップ１３１０では、ステップ１３０８
で走査したデバイスが、現在の縮小クラスタに入れられ
る。ステップ１３１１では、ステップ１３０８で停止さ
れたアクセス可能ノードが、この縮小クラスタに関する
潜在的刺激ノード・リストに納められる。ステップ１３
１２では、これらのデバイスは、縮小クラスタとして記
憶され、この縮小クラスタに関する潜在的刺激ノード・
リストが記憶される。

【０２１６】ステップ１３１４では、縮小クラスタのデ
バイス（エッジ）が、クラスタ・トポロジー・グラフか
ら削除される。ステップ１３１６では、もはやどのデバ
イスにも接続されていないノード（頂点）が、クラスタ
・トポロジー・グラフから除去される。ステップ１３１
８において、クラスタ・トポロジー・グラフに、アクセ
ス不能ノードがまだ残されている場合、プロセスは、ス
テップ１３０４にループバックして、別の縮小クラスタ
の生成を開始する。クラスタ・トポロジー・グラフにア
クセス不能なノードが残っていなければ、ステップ１３
２０においてプロセスは終了する。ステップ１３２０に
おけるプロセスの終了時に、クラスタ・トポロジー・グ
ラフに残されたデバイスは、従来のイン・サーキット・
テスト技法によってテストすることが可能である。

【０２１７】図１２及び図１３におけるステップのいく
つかは、グラフの再帰的走査に関連する。典型的なやり
方でこの機能を例証するため、本発明の実施態様に従
う、図１６に示された典型的な無向トポロジー・グラフ
を検討する。図１６に示されたグラフの頂点は、ノード
に対応する。各円の内側には、ノード番号が示されてい
る。アクセス可能ノードは、ノード番号の隣にアスタリ
スク（^*）をつけて示されている。残りのノードは、ア
クセス不能である。図１６に描かれたグラフのエッジ
は、ラインとして示されている。各エッジは、コンポー
ネント（または枝）に対応する。コンポーネント名は、
ラインの隣に示されている。図１６のトポロジー・グラ
フは、アクセス可能ノードが異なる点を除けば、図４に
示す回路に対応する点に留意されたい。

【０２１８】走査がノード２から開始されるものと仮定
する。ノード２は、アクセス不能ノードであり、従っ
て、ノード２に接続された枝（またはエッジ）の全てを
再帰的に走査することが必要になる。これは、エッジＲ
₄及びＲ₃が走査されるということを意味する。どちらを
最初に走査するかは重要ではない。Ｒ₄を最初に走査す
る場合には、ノード４に至ることになる。ノード４もア
クセス不能であるため、ノード４に達するために辿られ
る枝を除いて、ノード４に接続された全ての枝を再帰的
に走査することが必要になる。従って、次にＲ₅を走査
して、ノード０に至る。

【０２１９】ノード０はアクセス可能ノードであるた
め、走査はこのノードで停止し、ノード０に接続された
枝に沿った走査は行わない。次に、走査はノード４まで
戻る。ノード４において、ノード４に接続された全ての
枝（すなわち、Ｒ₅）は走査済みであり、従って、走査
は、ノード２まで戻る。ノード２において、Ｒ₄は既に
走査済みであるが、ノード３は済んでいない。従って、
走査は、Ｒ₃に沿ってノード３まで続行される。

【０２２０】ノード３において、Ｒ₂及びＲ₁は走査を受
けていない。やはり、どちらを最初に走査するかは問題
ではない。従って、この例では、Ｒ₂を最初に走査する
ものとして任意に選択する。Ｒ₂を走査すると、ノード
０に至る。やはり、ノード０は、アクセス可能ノードで
あるため、ノード０に接続された枝は走査されない。無
限ループを回避するため、走査は、やはり、走査済みの
ノードで停止するということに留意されたい。

【０２２１】走査は、ノード３まで戻った後、枝Ｒ₁に
沿ってノード１まで続行される。ノード１は、アクセス
可能ノードであり、従って、ノード１に接続された枝は
走査されない。走査は、次に、ノード３に戻る。ノード
３に接続された全ての枝が走査済みであるため、走査
は、ノード３からノード２まで戻る。ノード２、すなわ
ち、開始ノードに接続された全ての枝は、再帰的走査を
終えている。この時点で、開始ノードに接続された全て
の枝の走査が済んでいるので、プロセスは終了する。

【０２２２】従って、上記例の場合、走査を受けたデバ
イスは、Ｒ₁、Ｒ₂、Ｒ₃、Ｒ₄、及び、Ｒ₅である。Ｊ₁は
走査されておらず、停止することになったアクセス可能
ノードは、０及び１である。

【０２２３】縮小クラスタ内のコンポーネントをテスト
するために、全クラスタ内のデバイスに接続されたアク
セス可能ノードの全てを測定することは必ずしも必要で
はない。従って、各縮小クラスタ毎に、測定する必要の
あるアクセス可能ノードの最小化セットを決定するため
に、不要なアクセスの除去が実施される。測定するノー
ド数を減らすことによって、Ｕ^*行列等のサイズも縮小
される。これによって、故障が生じたか否かを判定する
のに必要な計算が単純化され、テスト時間が短縮され
る。

【０２２４】図１４は、本発明の実施態様に従って、縮
小クラスタの不要ノードの除去を実施するために行われ
るステップを示すフローチャートである。ステップ１４
０２では、縮小クラスタ内のデバイスが、等価クラスに
分割される。これは、一般に、まず全クラスタに関する
Ｚ行列を生成することによって行われる。このＺ行列
は、クラスタ内のデバイスに接続されたアクセス可能ノ
ードのそれぞれに対応する行を有している。列は、クラ
スタ内のデバイスに対応する。次に、縮小クラスタ内に
おけるデバイスに対応する列及び列グループの独立性を
検査することによって、等価クラスが生成される。これ
は、縮小クラスタ内のデバイスに対応する列の組み合わ
せだけが検査されるという点を除けば、上述の等価クラ
スを生成するための基本手順に従うものである。

【０２２５】ステップ１４０４では、縮小クラスタの生
成時に生成された潜在的刺激ノード・リスト内のノード
が、この縮小クラスタに関するテスト・ポイント・リス
トに納められる。これらのノードは、また、後続の考慮
対象から除外される。これは、これらのノードが、後続
ステップにおいて、テスト・ポイントとして排除される
ことはないことを意味する。ステップ１４０６では、除
去についてまだ考慮対象であるノードが選択される。ア
クセス可能ノードのみが、可能性のあるテスト・ポイン
トになり得るので、このノードは、アクセス可能ノード
である。

【０２２６】ステップ１４０８では、縮小クラスタの等
価クラスを変更することなく、選択されたノードをテス
ト・ポイントとして除去することができるか否かを判定
するために検査を行う。この検査は、まず、ステップ１
４０２で使用されたＺ行列から選択されたノードに対応
する行を除去することによって実施される。次に、この
削除を施されたＺ行列を利用して、縮小クラスタのデバ
イスが等価クラスに分割される。生成されたばかりの等
価クラスとステップ１４０２において生成された等価ク
ラスが異なる場合には、このノードは、この縮小クラス
タに関するテスト・ポイントとして必要とされ、プロセ
スは、ステップ１４１２に移行する。相違がなければ、
このノードは、この縮小クラスタに関するテスト・ポイ
ントとして不要であり、プロセスは、ステップ１４１０
に移行する。

【０２２７】ステップ１４１２では、テスト・ポイント
として必要なノードが、この縮小クラスタに関するテス
ト・ポイント・リストに納められる。このノードも、後
続の考慮対象から除外され、従って、再び選択されるこ
とはない。プロセスは、次に、ステップ１４１４に移行
する。

【０２２８】ステップ１４１０では、テスト・ポイント
として必要とされないノードが、後続の考慮対象から除
外され、従って、この縮小クラスタに関するテスト・ポ
イント・リストに入れるかどうかをチェックするため
に、再び選択されることはない。

【０２２９】ステップ１４１４では、考慮対象であるア
クセス可能ノードがまだ存在する場合、プロセスは、ス
テップ１４０６にループバックする。全てのアクセス可
能ノードがテストを受け、テスト・ポイントにすべきか
否かの確認が済むと、プロセスはステップ１４１６に移
行する。ステップ１４１６では、この縮小クラスタに関
するテスト・ポイント・リストが記憶される。次に、プ
ロセスは、ステップ１４１８において終了する。望まし
い実施態様では、テスト・ポイント・リストにおけるア
クセス可能ノードだけを利用して、この縮小クラスタの
等価クラスに関するＵ^*行列及びテスト限界を生成す
る。

【０２３０】本発明のいくつかの特定の実施態様につい
て解説し、例示してきたが、本発明は、このように解説
し、例示した特定の形態、構成、及び、ステップに制限
されるものではない。例えば、特定の実施態様における
刺激の多くは、電流源として示されている。しかし、こ
れらは、電圧源とすることも可能である。本発明は、特
許請求の範囲によってのみ制限されるものである。

【０２３１】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。

【０２３２】１．目標コンポーネントを選択する方法で
あって、（ａ）第１のコンポーネント・グループのトポ
ロジー表現を構築するステップであって、前記第１のコ
ンポーネント・グループが第１のノード集合によって相
互接続され、前記第１のノード集合が、アクセス不能な
第１のノードのサブセットと、アクセス可能な第２のノ
ードのサブセットに分割されることからなる、ステップ
と、（ｂ）前記第１のノードのサブセットから第１のア
クセス不能ノードを選択するステップと、（ｃ）前記第
１のアクセス不能ノードから始めて、前記トポロジー表
現を走査するステップであって、前記第２のノードのサ
ブセットのメンバにおいて走査が停止し、前記第１のノ
ードのサブセットのメンバにおいて走査を続行すること
からなる、ステップと、（ｄ）第１の目標コンポーネン
トの集合を選択するステップであって、該目標コンポー
ネントが、ステップ（ｃ）において走査を受けた前記第
１のコンポーネントの集合のメンバであることからな
る、ステップと、（ｅ）前記トポロジー表現から前記第
１の目標コンポーネントの集合を除去するステップを含
む方法。

【０２３３】２．(f.3)前記第１のノードのサブセット
から第３のノードのサブセットを除去するステップであ
って、前記第３のノードのサブセットが、前記トポロジ
ー表現に接続していないことからなる、ステップをさら
に含む、上項１の方法。

【０２３４】３.(f.3)前記第１のノードのサブセットか
ら第３のノードのサブセットを除去するステップであっ
て、前記第３のノードのサブセットが、前記トポロジー
表現に接続していないことからなる、ステップをさらに
含む上項１の方法。

【０２３５】４．(g.5)前記第１のノードのサブセット
が空でない場合に、第２の目標コンポーネントの集合を
選択するステップをさらに含む上項２の方法。

【０２３６】５．(g.6)前記第１のノードのサブセット
が空でない場合に、第２の目標コンポーネントの集合を
選択するステップをさらに含む上項３の方法。

【０２３７】６．目標コンポーネントを選択するための
方法ステップを実施するために、コンピュータによって
実行可能な命令プログラムを明確に具現化した、コンピ
ュータによる読み取りが可能なプログラムの記憶媒体で
あって、前記方法が、（ａ）第１のコンポーネント・グ
ループのトポロジー表現を構築するステップであって、
前記第１のコンポーネント・グループが第１のノード集
合によって相互接続され、前記第１のノード集合が、ア
クセス不能な第１のノードのサブセットと、アクセス可
能な第２のノードのサブセットに分割されることからな
る、ステップと、（ｂ）前記第１のノードのサブセット
から第１のアクセス不能ノードを選択するステップと、
（ｃ）前記第１のアクセス不能ノードから始めて、前記
トポロジー表現を走査するステップであって、前記第２
のノードのサブセットのメンバにおいて走査を停止し、
前記第１のノードのサブセットのメンバにおいて走査を
続行することからなる、ステップと、（ｄ）第１の目標
コンポーネントの集合を選択するステップであって、該
目標コンポーネントが、ステップ（ｃ）において走査を
受けた前記第１のコンポーネントの集合のメンバである
ことからなる、ステップと、（ｅ）前記トポロジー表現
から前記第１の目標コンポーネントの集合を除去するス
テップを含むことからなるプログラム記憶媒体。

【０２３８】７．(f.3)前記第１のノードのサブセット
から第３のノードのサブセットを除去するステップであ
って、前記第３のノードのサブセットが、前記トポロジ
ー表現に接続していないことからなる、ステップをさら
に含む、上項６プログラム記憶媒体。

【０２３９】８．(f.3)前記第１のノードのサブセット
から第３のノードのサブセットを除去するステップであ
って、前記第３のノードのサブセットが、前記トポロジ
ー表現に接続していないことからなる、ステップをさら
に含む、上項６のプログラム記憶媒体。

【０２４０】９．(g.5)前記第１のノードのサブセット
が空でない場合に、第２の目標コンポーネントの集合を
選択するステップをさらに含む、上項６のプログラム記
憶媒体。

【０２４１】１０．(g.6)前記第１のノードのサブセッ
トが空でない場合に、第２の目標コンポーネントの集合
を選択するステップをさらに含む、上項７のプログラム
記憶媒体。

【０２４２】

【発明の効果】本発明によれば、回路基板上の全ノード
にアクセスすることを必要とせずに、それぞれの回路部
品をテストすることができるので、従来のテスト手法に
よるものより簡単に高密度実装基板の部品テストを行う
ことができる。

【図面の簡単な説明】

【図１】本発明の実施態様による、制限されたアクセス
・テストに必要とされる主要コンポーネントを示すブロ
ック図である。

【図２】本発明の実施態様による、テスト・プログラム
・ジェネレータによって行われる主要ステップの概要を
示すフローチャートである。

【図３】本発明の実施態様による、単純化表によってモ
デル化することが可能な回路を示す概略図である。

【図４】本発明の実施態様による、望ましい実施態様の
例示を助けるために利用される回路の概略図である。

【図５】本発明の実施態様による、図３の回路の単一コ
ンポーネントがある値の範囲にわたって掃引される際の
電圧変化のグラフである。

【図６】本発明の実施態様による、テスト限界を求める
ために利用される目的関数の最適化ステップを例示する
フローチャートである。

【図７】本発明の実施態様による縮小クラスタの１例を
示す概略図である。

【図８】本発明の実施態様による、さまざまな位置にお
ける刺激を示す図７の縮小クラスタの概略図である。

【図９】本発明の実施態様による、さまざまな位置にお
ける刺激を示す図７の縮小クラスタの概略図である。

【図１０】本発明の実施態様による、さまざまな刺激の
性能指数を生成するプロセスを例示したフローチャート
である。

【図１１】Ａは、本発明の実施態様による、測定及び刺
激ハードウェアの非理想特性を示す図である。Ｂは、本
発明の実施態様による、刺激がそのテブナンの等価物に
よって置き換えられた、測定及び刺激ハードウェアの非
理想特性を示す図である。

【図１２】本発明の実施態様による、基板トポロジーか
らクラスタを生成するためのプロセスを示すフローチャ
ートである。

【図１３】本発明の実施態様による、クラスタから縮小
クラスタを生成するためのプロセスを示すフローチャー
トである。

【図１４】本発明の実施態様による、縮小クラスタに関
する不要ノードの除去を実施するために行われるステッ
プを示すフローチャートである。

【図１５】本発明の実施態様に従って、測定及び刺激ハ
ードウェアの非理想特性を補正するプロセスを示すフロ
ーチャートである。

【図１６】本発明の実施態様によるトポロジー・グラフ
を示すダイアグラムである。

【符号の説明】 １０２ データベース １０４ テストプログラム生成器 １０６ 測定ハードウエア １０８ 故障解析 １１０ テストを受ける回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 チェリフ・アーリケンチェイク アメリカ合衆国コロラド州80538，ラブ ランド，パットモアー・アシュ・ドライ ブ・4733 (72)発明者 ウィリアム・ピー・ダービー アメリカ合衆国コロラド州80504，ロン グモント，マラード・コート・101 (72)発明者 ジョン・イー・マクダーミッド アメリカ合衆国コロラド州80538，ラブ ランド，スプリング・グレイド・7121 (72)発明者 ケイ・シー・ラネン アメリカ合衆国コロラド州80525，フォ ート・コリンズ，シルク・オーク・ドラ イブ・1431 (56)参考文献 特開 平６−18635（ＪＰ，Ａ) 特開 平７−325127（ＪＰ，Ａ) 特開 平３−123877（ＪＰ，Ａ) 特開 昭63−201575（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 31/28

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】目標コンポーネントを選択する方法であっ
   て、 （ａ）第１のコンポーネント・グループのトポロジー表
   現を構築するステップであって、前記第１のコンポーネ
   ント・グループが第１のノード集合によって相互接続さ
   れ、前記第１のノード集合が、アクセス不能な第１のノ
   ードのサブセットと、アクセス可能な第２のノードのサ
   ブセットに分割されることからなる、ステップと、 （ｂ）前記第１のノードのサブセットから第１のアクセ
   ス不能ノードを選択するステップと、 （ｃ）前記第１のアクセス不能ノードから始めて、前記
   トポロジー表現を走査するステップであって、前記第２
   のノードのサブセットのメンバにおいて走査を停止し、
   前記第１のノードのサブセットのメンバにおいて走査を
   続行することからなる、ステップと、 （ｄ）第１の目標コンポーネントの集合を選択するステ
   ップであって、該目標コンポーネントが、ステップ
   （ｃ）において走査された前記第１のコンポーネントの
   集合のメンバであることからなる、ステップと、 （ｅ）前記トポロジー表現から前記第１の目標コンポー
   ネントの集合を除去するステップを含む、方法。
2. 【請求項２】前記第１のノードのサブセットから第３の
   ノードのサブセットを除去するステップであって、前記
   第３のノードのサブセットが、前記トポロジー表現に接
   続していないことからなる、ステップをさらに含む、請
   求項１の方法。
3. 【請求項３】前記第１のノードのサブセットが空でない
   場合に、第２の目標コンポーネントの集合を選択するス
   テップをさらに含む、請求項１または２の方法。
4. 【請求項４】目標コンポーネントを選択するための方法
   を実施するために、コンピュータによって実行可能な命
   令プログラムを明確に具現化した、コンピュータによる
   読み取りが可能なプログラム記憶媒体であって、前記方
   法が、 （ａ）第１のコンポーネント・グループのトポロジー表
   現を構築するステップであって、前記第１のコンポーネ
   ント・グループが第１のノード集合によって相互接続さ
   れ、前記第１のノード集合が、アクセス不能な第１のノ
   ードのサブセットと、アクセス可能な第２のノードのサ
   ブセットに分割されることからなる、ステップと、 （ｂ）前記第１のノードのサブセットから第１のアクセ
   ス不能ノードを選択するステップと、 （ｃ）前記第１のアクセス不能ノードから始めて、前記
   トポロジー表現を走査するステップであって、前記第２
   のノードのサブセットのメンバにおいて走査を停止し、
   前記第１のノードのサブセットのメンバにおいて走査を
   続行することからなる、ステップと、 （ｄ）第１の目標コンポーネントの集合を選択するステ
   ップであって、該目標コンポーネントが、ステップ
   （ｃ）において走査された前記第１のコンポーネントの
   集合のメンバであることからなる、ステップと、 （ｅ）前記トポロジー表現から前記第１の目標コンポー
   ネントの集合を除去するステップを含むことからなる、
   プログラム記憶媒体。
5. 【請求項５】前記方法が、前記第１のノードのサブセッ
   トから第３のノードのサブセットを除去するステップで
   あって、前記第３のノードのサブセットが、前記トポロ
   ジー表現に接続していないことからなる、ステップをさ
   らに含むことからなる、請求項４のプログラム記憶媒
   体。
6. 【請求項６】前記方法が、前記第１のノードのサブセッ
   トが空でない場合に、第２の目標コンポーネントの集合
   を選択するステップをさらに含むことからなる、請求項
   ４または５のプログラム記憶媒体。