DE69934467D1 - Verfahren und Vorrichtung zur Auswahl von selektierten Komponenten in einem Test mit begrenztem Zugang - Google Patents

Verfahren und Vorrichtung zur Auswahl von selektierten Komponenten in einem Test mit begrenztem Zugang

Info

Publication number
DE69934467D1
DE69934467D1 DE69934467T DE69934467T DE69934467D1 DE 69934467 D1 DE69934467 D1 DE 69934467D1 DE 69934467 T DE69934467 T DE 69934467T DE 69934467 T DE69934467 T DE 69934467T DE 69934467 D1 DE69934467 D1 DE 69934467D1
Authority
DE
Germany
Prior art keywords
limited access
selected components
access test
selecting selected
selecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69934467T
Other languages
English (en)
Other versions
DE69934467T2 (de
Inventor
Cherif Ahrikencheikh
Rodney A Browen
William P Darbie
John E Mcdermid
Kay C Lannen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of DE69934467D1 publication Critical patent/DE69934467D1/de
Application granted granted Critical
Publication of DE69934467T2 publication Critical patent/DE69934467T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
DE69934467T 1998-10-09 1999-09-16 Verfahren und Vorrichtung zur Auswahl von selektierten Komponenten in einem Test mit begrenztem Zugang Expired - Fee Related DE69934467T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/169,777 US6263476B1 (en) 1998-10-09 1998-10-09 Method and apparatus for selecting targeted components in limited access test
US169777 1998-10-09

Publications (2)

Publication Number Publication Date
DE69934467D1 true DE69934467D1 (de) 2007-02-01
DE69934467T2 DE69934467T2 (de) 2007-04-19

Family

ID=22617134

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69934467T Expired - Fee Related DE69934467T2 (de) 1998-10-09 1999-09-16 Verfahren und Vorrichtung zur Auswahl von selektierten Komponenten in einem Test mit begrenztem Zugang

Country Status (4)

Country Link
US (1) US6263476B1 (de)
EP (1) EP0992802B8 (de)
JP (1) JP3492254B2 (de)
DE (1) DE69934467T2 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6567956B1 (en) * 2000-05-08 2003-05-20 Hewlett-Packard Development Company, L.P. Method for performing electrical rules checks on digital circuits with mutually exclusive signals
US6532568B1 (en) * 2000-10-30 2003-03-11 Delphi Technologies, Inc. Apparatus and method for conditioning polysilicon circuit elements
US20030229875A1 (en) * 2002-06-07 2003-12-11 Smith Taber H. Use of models in integrated circuit fabrication
US7712056B2 (en) * 2002-06-07 2010-05-04 Cadence Design Systems, Inc. Characterization and verification for integrated circuit designs
US7152215B2 (en) * 2002-06-07 2006-12-19 Praesagus, Inc. Dummy fill for integrated circuits
US7393755B2 (en) * 2002-06-07 2008-07-01 Cadence Design Systems, Inc. Dummy fill for integrated circuits
US7853904B2 (en) * 2002-06-07 2010-12-14 Cadence Design Systems, Inc. Method and system for handling process related variations for integrated circuits based upon reflections
EP1532670A4 (de) * 2002-06-07 2007-09-12 Praesagus Inc Charakterisierung und reduktion der variation f r integrierte schaltungen
US7774726B2 (en) * 2002-06-07 2010-08-10 Cadence Design Systems, Inc. Dummy fill for integrated circuits
US7124386B2 (en) * 2002-06-07 2006-10-17 Praesagus, Inc. Dummy fill for integrated circuits
US7363099B2 (en) * 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
DE102004040177A1 (de) * 2004-08-18 2006-03-09 Infineon Technologies Ag Verfahren zur Verbesserung der Aussageschärfe von Diagnosen technischer Anordnungen
US8122423B2 (en) * 2007-04-12 2012-02-21 Nxp B.V. Analog circuit testing and test pattern generation
US10073750B2 (en) * 2012-06-11 2018-09-11 Tektronix, Inc. Serial data link measurement and simulation system
EP3028194A2 (de) * 2013-07-30 2016-06-08 ESS Technology, Inc. System und verfahren zur seriellen und parallelen kombination elektrischer elemente

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69031758T2 (de) * 1990-04-13 1998-05-28 Koninkl Philips Electronics Nv Verfahren zur Organisation von und zum Zugriff auf Produkt beschreibenden Daten in Zusammenhang mit einem technischen Prozess
US5172377A (en) * 1990-09-07 1992-12-15 Genrad, Inc. Method for testing mixed scan and non-scan circuitry
US5448166A (en) * 1992-01-03 1995-09-05 Hewlett-Packard Company Powered testing of mixed conventional/boundary-scan logic
US5870590A (en) * 1993-07-29 1999-02-09 Kita; Ronald Allen Method and apparatus for generating an extended finite state machine architecture for a software specification
US5808919A (en) 1993-11-23 1998-09-15 Hewlett-Packard Company Diagnostic system
US5391993A (en) * 1994-01-27 1995-02-21 Genrad, Inc. Capacitive open-circuit test employing threshold determination
US5530372A (en) * 1994-04-15 1996-06-25 Schlumberger Technologies, Inc. Method of probing a net of an IC at an optimal probe-point
US5838583A (en) * 1996-04-12 1998-11-17 Cadence Design Systems, Inc. Optimized placement and routing of datapaths

Also Published As

Publication number Publication date
EP0992802B1 (de) 2006-12-20
JP2000121697A (ja) 2000-04-28
EP0992802B8 (de) 2007-02-28
EP0992802A3 (de) 2003-12-17
EP0992802A2 (de) 2000-04-12
JP3492254B2 (ja) 2004-02-03
DE69934467T2 (de) 2007-04-19
US6263476B1 (en) 2001-07-17

Similar Documents

Publication Publication Date Title
DE69727040D1 (de) Verfahren und Vorrichtung zur Erkennung von Fehlern in einem Netzwerk
DE69532091D1 (de) Verfahren und Vorrichtung zur Durchführung von Messungen
DE69838971D1 (de) Verfahren und Vorrichtung zur Zuweisung von Zeitschlitzen in einem TDD-System
DE69722425T2 (de) Verfahren und vorrichtung zum routing von netzen in einem elektronischen gerät
DE69633553D1 (de) Verfahren und Vorrichtung zur Einbettung von Daten in einem elektronischen Dokument
DE69737083D1 (de) Verfahren und Vorrichtung zur Prüfung von Daten
DE69424241T2 (de) Vorrichtung und Verfahren zur Dimensionsmessung in einem Bohrloch
DE69833133D1 (de) Verfahren und vorrichtung zur bestimmung von weiterreichungskandidaten in einem kommunikationssystem
DE69829777D1 (de) Verfahren und vorrichtung zur klassifizierung hochliegender objekte
DE69617072D1 (de) Verfahren und Vorrichtung zur Erfassung von Wechselstellen in bewegten Bildern
DE69732788D1 (de) Verfahren und vorrichtung zur vorhersage und abbildung der ionosphäre in echtzeit
DE69939703D1 (de) Verfahren und vorrichtung zur durchführung von selektion und verteilung in einem kommunikationssystem
DE69941455D1 (de) Verfahren und vorrichtung zum überprüfen von münzen
DE69822352D1 (de) Verfahren und Vorrichtung zur Datenerfassung in einem Bohrloch
DE69934467D1 (de) Verfahren und Vorrichtung zur Auswahl von selektierten Komponenten in einem Test mit begrenztem Zugang
DE69429230T2 (de) Vorrichtung und verfahren zur automatischen prüfung von proben
DE69940134D1 (de) Vorrichtung und Verfahren zur mehrstufigen Verschachtelung
DE69617696D1 (de) Vorrichtung und verfahren zur inspektion und sortierung von artikeln
DE59905213D1 (de) Verfahren und vorrichtung zur beurteilung von fehlern in textilen flächengebilden
DE69734628D1 (de) Verfahren und Vorrichtung zur Komprimierung von Formdaten
DE69719208D1 (de) Verfahren und vorrichtung zur veränderung von datentabellen
DE69722699D1 (de) Verfahren und Vorrichtung zur automatischen Bestimmung von LAN-Daten in einem WAN-Rahmen
ATE196378T1 (de) Vorrichtung und verfahren zum prüfen von münzen
DE69830387D1 (de) Elektronisches Gerät mit Verfahren und Vorrichtung zur Ausführung von Befehlsbündeln
DE69724737D1 (de) Verfahren und Vorrichtung zur Prüfung von Speicherschaltungen

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: AGILENT TECHNOLOGIES, INC. - A DELAWARE CORPOR, US

8327 Change in the person/name/address of the patent owner

Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D. STAATES, US

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee