JP3488551B2 - Electrode wiring material and electrode wiring board using the same - Google Patents

Electrode wiring material and electrode wiring board using the same

Info

Publication number
JP3488551B2
JP3488551B2 JP25325995A JP25325995A JP3488551B2 JP 3488551 B2 JP3488551 B2 JP 3488551B2 JP 25325995 A JP25325995 A JP 25325995A JP 25325995 A JP25325995 A JP 25325995A JP 3488551 B2 JP3488551 B2 JP 3488551B2
Authority
JP
Japan
Prior art keywords
film
electrode wiring
electrode
alloy
resistivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25325995A
Other languages
Japanese (ja)
Other versions
JPH08153722A (en
Inventor
光志 池田
佳子 辻
吉文 小川
昌己 熱田
雄二郎 原
俊行 岡
モモ子 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25325995A priority Critical patent/JP3488551B2/en
Publication of JPH08153722A publication Critical patent/JPH08153722A/en
Application granted granted Critical
Publication of JP3488551B2 publication Critical patent/JP3488551B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電極配線材料およ
びこれを用いた電極配線基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electrode wiring material and an electrode wiring board using the same.

【0002】[0002]

【従来の技術およびその課題】近年、非晶質シリコン
(以下、a−Siと省略する)膜を用いて形成された薄
膜トランジスタ(以下、TFTと省略する)をスイッチ
ング素子として構成されたアクティブマトリクス型液晶
表示装置が、大面積、高精細、高画質かつ安価なパネル
ディスプレイを実現できるものとして期待されている。
2. Description of the Related Art Recently, an active matrix type in which a thin film transistor (hereinafter abbreviated as TFT) formed by using an amorphous silicon (hereinafter abbreviated as a-Si) film is configured as a switching element. Liquid crystal display devices are expected to realize large-area, high-definition, high-quality and inexpensive panel displays.

【0003】大面積のパネルディスプレイを構成する場
合、必然的にアドレス配線の総延長が飛躍的に増加する
ので、アドレス配線の有する抵抗分が増加して、スイッ
チング素子に与えられるゲートパルスのアドレス配線の
抵抗分に起因する遅延が顕著になり、液晶の正常な制御
ができなくなるという問題がある。このため、アドレス
配線等の配線材料としては、抵抗率が充分に低い材料を
用いる必要がある。現在では、このような低抵抗の配線
や電極の材料として、アルミニウム(Al)が用いられ
ている。
In the case of constructing a large-area panel display, the total length of the address wiring inevitably increases dramatically, so that the resistance of the address wiring increases and the address wiring of the gate pulse applied to the switching element. There is a problem in that the delay due to the resistance component becomes remarkable and the liquid crystal cannot be controlled normally. Therefore, it is necessary to use a material having a sufficiently low resistivity as the wiring material such as the address wiring. At present, aluminum (Al) is used as a material for such low resistance wiring and electrodes.

【0004】しかしながら、電極配線材料としてAlを
用いた場合には、形成された電極や配線にヒロックや丸
膨れが生じることがある。また、Alは、耐食性が悪い
という欠点もある。したがって、上記問題を有するAl
を電極配線材料として用いて各種素子を形成した電極配
線基板を作製しても、信頼性の高い素子を得ることはで
きない。このように、Alは、電極や配線の形成プロセ
スにおいて種々の制約を与える材料であり、好ましい電
極配線材料ではない。
However, when Al is used as the electrode wiring material, hillocks and round bulges may occur in the formed electrodes and wirings. In addition, Al has a drawback that it has poor corrosion resistance. Therefore, Al having the above problems
Even if an electrode wiring board in which various elements are formed by using is used as an electrode wiring material, a highly reliable element cannot be obtained. Thus, Al is a material that gives various restrictions in the process of forming electrodes and wirings, and is not a preferable electrode wiring material.

【0005】本発明はかかる点に鑑みてなされたもので
あり、充分に低い抵抗率を有し、しかも取扱いが容易で
ある電極配線材料を提供すること、およびこの電極配線
材料を用いた信頼性の高い電極配線基板を提供すること
を目的とする。
The present invention has been made in view of the above points, and provides an electrode wiring material having a sufficiently low resistivity and easy to handle, and reliability using this electrode wiring material. It is an object of the present invention to provide a high electrode wiring board.

【0006】[0006]

【課題を解決するための手段】本発明の第1の発明は、
Wを10原子%乃至90原子%の濃度で含有したMoW
合金を主成分とし、0.0003原子%乃至3原子%の
Krを含んだことを特徴とする電極配線材料を提供す
る。
The first invention of the present invention is as follows:
MoW containing W in a concentration of 10 atom% to 90 atom%.
Alloy as the main component, 0.0003 atom% to 3 atom%
An electrode wiring material characterized by containing Kr is provided.

【0007】[0007]

【0008】本発明の第2の発明は、ガラス基板上に電
極配線が形成されてなる電極配線基板において、前記電
極配線は第1の発明に係る電極配線材料を材料とした
とを特徴とする電極配線基板を提供する。
A second invention of the present invention is an electrode wiring board comprising electrode wiring formed on a glass substrate, wherein the electrode wiring is made of the electrode wiring material according to the first invention. An electrode wiring board having the following features is provided.

【0009】[0009]

【0010】第1の発明において、主成分金属に添加す
Krの好ましい添加量は、0.0003原子%〜1原
子%であり、特に好ましいKrの添加量は、0.000
3原子%〜0.5原子%である。
In the first invention, the preferable amount of Kr added to the main component metal is 0.0003 atom% to 1 atom%, and the particularly preferable amount of Kr is 0.000.
It is 3 atomic% to 0.5 atomic%.

【0011】第2の発明において、電極配線がスパッタ
リング法により形成されることが好ましい。これによ
り、高い付着力を有する膜を大面積の基板上に成膜する
ことができる。
In the second invention, it is preferable that the electrode wiring is formed by a sputtering method. As a result, a film having high adhesiveness can be formed on a large-area substrate.

【0012】第1および第2の発明においては、主成分
にTiが添加されていることが好ましい。これにより、
付着力を向上させ、また耐酸性を向上することができ
る。第1および第2の発明において、WあるいはMoの
含有率が10原子%〜95原子%であることが好まし
い。これは、WあるいはMoの含有率が10原子%〜9
5原子%の範囲内であると、低い抵抗率を有する膜が得
られるスパッタリング条件のマージンが広くなるからで
ある。本発明の電極配線基板としては、液晶表示装置や
半導体装置を形成した基板等を挙げることができる。
In the first and second aspects of the invention, it is preferable that Ti is added to the main component. This allows
It is possible to improve the adhesive force and the acid resistance. In the first and second inventions, the W or Mo content is preferably 10 atom% to 95 atom%. This is because the W or Mo content is 10 atomic% to 9%.
This is because if it is within the range of 5 atomic%, the margin of the sputtering conditions for obtaining a film having a low resistivity becomes wide. Examples of the electrode wiring board of the present invention include a substrate on which a liquid crystal display device or a semiconductor device is formed.

【0013】[0013]

【発明の実施の形態】本発明及び参考例にかかる電極配
線材料は、例えば従来の電極配線材料であるWやMo等
とは異なり、材料中に所定の含有量でAr、Xeあるい
はKrを含むことを特徴としている。これにより、充分
に低い抵抗率を示すと共に、Al等に比べて優れた耐食
性を確保することができる。
BEST MODE FOR CARRYING OUT THE INVENTION Unlike the conventional electrode wiring materials such as W and Mo, the electrode wiring material according to the present invention and the reference example contains Ar, Xe or Kr in a predetermined content in the material. It is characterized by that. This makes it possible to exhibit a sufficiently low resistivity and to secure excellent corrosion resistance as compared with Al or the like.

【0014】このような電極配線材料を用いて電極配線
は、例えば、Ar、Kr、Xe等のガス雰囲気中でスパ
ッタリングにより成膜することにより形成することがで
きる。この場合、スパッタリング装置のパワー、圧力等
の各種成膜条件を調整することが必要となる。
The electrode wiring can be formed by using such an electrode wiring material by, for example, forming a film by sputtering in a gas atmosphere of Ar, Kr, Xe or the like. In this case, it is necessary to adjust various film forming conditions such as power and pressure of the sputtering device.

【0015】なかでもKr、Xeは、Arに比べて原子
量が充分に大きく、成膜に際して高いエネルギーを与え
ることができる。このため、良好な結晶構造を有する膜
を形成することができ、抵抗率を低減させることができ
る。このように、良好な結晶構造を有する膜を形成する
ことができるので、その膜を構成する材料の格子定数
を、その材料のバルク状態における格子定数とほぼ等し
く設定することも可能となる。ここで、格子定数がほぼ
等しいとは、材料のバルク状態における格子定数に対す
る膜を構成する材料の格子定数の割合が±3%以内、好
ましくは±1%以内であることを意味する。
Among them, Kr and Xe have a sufficiently large atomic weight as compared with Ar, and can provide high energy during film formation. Therefore, a film having a good crystal structure can be formed and the resistivity can be reduced. As described above, since a film having a good crystal structure can be formed, the lattice constant of the material forming the film can be set to be substantially equal to the lattice constant of the material in the bulk state. Here, that the lattice constants are substantially equal means that the ratio of the lattice constant of the material forming the film to the lattice constant of the material in the bulk state is within ± 3%, preferably within ± 1%.

【0016】本発明の電極配線材料を用いて電極配線を
形成する場合、Mo及びWの合金を成膜する。このよう
に合金化することにより、電極配線より低抵抗化を達
成することができる。
When forming an electrode wiring using the electrode wiring material of the present invention, an alloy of Mo and W is formed. By thus alloying, it is possible to achieve more reduction in the resistance of the electrode wiring.

【0017】次に、本発明者らによる実験結果に基づい
て本発明を詳細に説明する。まず、電極膜中のKr、X
e、Arの含有量と電極膜に与える影響との関係につい
て説明する。
Next, the present invention will be described in detail based on the experimental results by the present inventors. First, Kr and X in the electrode film
The relationship between the contents of e and Ar and the influence on the electrode film will be described.

【0018】枚葉式のロードロック式スパッタリング装
置を用い、成膜前の基板温度を200℃、成膜パワーを
10kW、電極間距離を5cmにそれぞれ設定し、Ar
ガス圧0.9Paの雰囲気中において、ガラス基板上に
65原子%のMoを含むMoWを堆積させて膜厚300
nmのMoW合金膜(試料1)を形成した。なお、この
試料1の膜中のAr含有量を蛍光X線装置RIX−10
00(理学電気工業社製、商品名)により測定したとこ
ろ、0.3原子%であった。また、この試料1の抵抗率
を測定したところ17μΩ・cmであった。
Using a single wafer type load lock type sputtering apparatus, the substrate temperature before film formation was set to 200 ° C., the film formation power was set to 10 kW, and the distance between electrodes was set to 5 cm.
In a gas pressure of 0.9 Pa, MoW containing 65 atomic% of Mo is deposited on a glass substrate to form a film having a thickness of 300.
nm MoW alloy film (Sample 1) was formed. The Ar content in the film of Sample 1 was measured by the fluorescent X-ray device RIX-10.
It was 0.3 atom% when measured by 00 (made by Rigaku Denki Kogyo Co., Ltd.). The resistivity of this sample 1 was measured and found to be 17 μΩ · cm.

【0019】また、枚葉式のロードロック式スパッタリ
ング装置を用い、成膜前の基板温度を200℃、成膜パ
ワーを10kW、電極間距離を5cmにそれぞれ設定
し、Krガス圧0.6Paの雰囲気中において、ガラス
基板上に65原子%のMoを含むMoWを堆積させて膜
厚300nmのMoW合金膜(試料2)を形成した。な
お、この試料2の膜中のKr含有量を蛍光X線装置SY
STEM3271(理学電気工業社製、商品名)により
測定したところ、0.0003原子%以下であった。ま
た、この試料2の抵抗率を測定したところ12μΩ・c
mであった。
Further, a single-wafer load-lock type sputtering apparatus was used, the substrate temperature before film formation was set to 200 ° C., the film formation power was set to 10 kW, the distance between the electrodes was set to 5 cm, and the Kr gas pressure was 0.6 Pa. In the atmosphere, MoW containing 65 atomic% of Mo was deposited on the glass substrate to form a MoW alloy film (Sample 2) having a film thickness of 300 nm. The Kr content in the film of Sample 2 was measured by the fluorescent X-ray apparatus SY.
It was 0.0003 atom% or less as measured by STEM3271 (trade name, manufactured by Rigaku Denki Kogyo KK). Moreover, when the resistivity of this sample 2 was measured, it was 12 μΩ · c.
It was m.

【0020】また、斜め入射成分の多いスパッタリング
装置を用い、成膜前の基板温度を30℃、成膜パワーを
1kW、電極間距離を10cmにそれぞれ設定し、Ar
ガス圧0.5Paの雰囲気中において、ガラス基板上に
65原子%のMoを含むMoWを堆積させて膜厚300
nmのMoW合金膜(試料3)を形成した。なお、この
試料3の膜中のAr含有量は約20原子%であった。ま
た、この試料3の抵抗率を測定したところ50μΩ・c
mであった。
Further, using a sputtering apparatus with many oblique incident components, the substrate temperature before film formation was set to 30 ° C., the film formation power was set to 1 kW, and the distance between the electrodes was set to 10 cm.
In a gas pressure of 0.5 Pa, MoW containing 65 atomic% of Mo is deposited on a glass substrate to form a film having a thickness of 300.
nm MoW alloy film (Sample 3) was formed. The Ar content in the film of Sample 3 was about 20 atomic%. Also, when the resistivity of this sample 3 was measured, it was 50 μΩ · c
It was m.

【0021】また、枚葉式のロードロック式のスパッタ
リング装置を用い、成膜前の基板温度を200℃、成膜
パワーを10kW、電極間距離を5cmにそれぞれ設定
し、Arガス圧0.9Paの雰囲気中において、ガラス
基板上に30原子%のMoを含むMoWを堆積させて膜
厚300nmのMoW合金膜(試料4)を形成した。な
お、この試料4の膜中のAr含有量は3原子%であっ
た。また、この試料4の抵抗率を測定したところ25μ
Ω・cmであった。
A single-wafer load-lock type sputtering apparatus was used, the substrate temperature before film formation was set to 200 ° C., the film formation power was set to 10 kW, and the electrode distance was set to 5 cm, and the Ar gas pressure was 0.9 Pa. In the atmosphere of, MoW containing 30 atomic% of Mo was deposited on the glass substrate to form a MoW alloy film (Sample 4) having a film thickness of 300 nm. The Ar content in the film of Sample 4 was 3 atomic%. Moreover, when the resistivity of this sample 4 was measured, it was 25 μm.
It was Ω · cm.

【0022】また、枚葉式のロードロック式のスパッタ
リング装置を用い、成膜前の基板温度を200℃、成膜
パワーを10kW、電極間距離を5cmにそれぞれ設定
し、Krガス圧0.6Paの雰囲気中において、ガラス
基板上に30原子%のMoを含むMoWを堆積させて膜
厚300nmのMoW合金膜(試料5)を形成した。な
お、この試料5の膜中のKr含有量は0.001原子%
であった。また、この試料5の抵抗率を測定したところ
13μΩ・cmであった。
Further, a single-wafer load-lock type sputtering apparatus was used, the substrate temperature before film formation was set to 200 ° C., the film formation power was set to 10 kW, and the electrode distance was set to 5 cm, and the Kr gas pressure was 0.6 Pa. In the atmosphere described above, MoW containing 30 atomic% of Mo was deposited on the glass substrate to form a MoW alloy film (Sample 5) having a film thickness of 300 nm. The Kr content in the film of Sample 5 was 0.001 atomic%
Met. The resistivity of this sample 5 was measured and found to be 13 μΩ · cm.

【0023】さらに、本発明者らの研究の結果、膜中に
おけるArの含有量が5原子%を超えると、抵抗率が急
増することが分かった。この傾向は、XeあるいはKr
についても概ね同様であり、膜中におけるXeあるいは
Krの含有量が3原子%を超えると抵抗率が急増した。
また、膜中におけるMoやWの含有量が10原子5〜9
5原子%の範囲外であると、上記と同様に抵抗率が増大
した。
Further, as a result of the research conducted by the present inventors, it has been found that when the Ar content in the film exceeds 5 atomic%, the resistivity rapidly increases. This tendency is due to Xe or Kr
Is almost the same, and when the content of Xe or Kr in the film exceeds 3 atomic%, the resistivity sharply increases.
Further, the content of Mo or W in the film is 10 atoms 5 to 9
When it was out of the range of 5 atom%, the resistivity increased similarly to the above.

【0024】このように、抵抗率を考慮する場合、材料
中におけるArの添加量は5原子%以下、Krの添加量
は3原子%以下、Xeの添加量は3原子%以下であるこ
とが望ましいことが分かった。一方、Ar、Krおよび
Xeの添加量が0.0003原子%よりも少ない場合に
は、成膜の際に成膜パワーを低減させ、スパッタリング
レートを充分に遅くする必要がある。また、成膜した後
に膜構成材料を再結晶化させる必要がある。したがっ
て、Ar、KrおよびXeの添加量が0.0003原子
%よりも少ない場合、工業的にはまったく不向きである
ことも分かった。
As described above, when considering the resistivity, the amount of Ar added in the material is 5 atomic% or less, the amount of Kr added is 3 atomic% or less, and the amount of Xe added is 3 atomic% or less. I found it desirable. On the other hand, when the addition amount of Ar, Kr, and Xe is less than 0.0003 atom%, it is necessary to reduce the film formation power during film formation and sufficiently slow the sputtering rate. Further, it is necessary to recrystallize the film constituent material after forming the film. Therefore, it was also found that when the added amount of Ar, Kr and Xe is less than 0.0003 atom%, it is completely unsuitable industrially.

【0025】また、本発明者らは、上述した枚葉式のロ
ードロック式のスパッタリング装置を用い、ガラス基板
上に65原子%のMoを含むMoWを堆積させて膜厚3
00nmのMoW合金膜を成膜条件を変化させて形成
し、膜中におけるAr含有量が異なるMoW合金膜を得
た。この結果、例えば、成膜パワーを増大させることに
より、Ar含有量が多いMoW合金膜を得ることがで
き、成膜圧力を小さくすることにより、やはりAr含有
量が多いMoW合金膜を得ることができる。
Further, the inventors of the present invention deposited MoW containing 65 atomic% of Mo on a glass substrate by using the above-mentioned single-wafer load-lock type sputtering apparatus to form a film having a thickness of 3
A MoW alloy film having a thickness of 00 nm was formed by changing the film forming conditions to obtain MoW alloy films having different Ar contents. As a result, for example, a MoW alloy film having a high Ar content can be obtained by increasing the film forming power, and a MoW alloy film having a high Ar content can be obtained by decreasing the film forming pressure. it can.

【0026】図1は、応力、抵抗率および膜はがれ率
と、膜中のAr含有量との関係を示す特性図である。応
力および抵抗率の点においては、Arの含有量が0.0
003原子%〜5原子%の範囲内で優れた特性を示して
いることが分かる。また、膜はがれ率についてみると、
Ar含有量が0.4原子%よりも少ない領域で増大する
傾向がある。したがって、特に膜の密着性を重視する用
途においては、好ましくは、Arの含有量を0.4原子
%〜5原子%の範囲内に設定することが望ましい。
FIG. 1 is a characteristic diagram showing the relationship between stress, resistivity, film peeling rate, and Ar content in the film. In terms of stress and resistivity, the Ar content is 0.0
It can be seen that excellent properties are exhibited within the range of 003 at% to 5 at%. Also, regarding the film peeling rate,
The Ar content tends to increase in a region of less than 0.4 atomic%. Therefore, it is preferable to set the content of Ar in the range of 0.4 atom% to 5 atom% particularly in the application where importance is attached to the adhesion of the film.

【0027】また、本発明者らは、上述した枚葉式のロ
ードロック式のスパッタリング装置を用い、ガラス基板
上に65原子%のMoを含むMoWを堆積させて膜厚4
00nmのMoW合金膜を成膜条件を変化させて形成
し、膜中におけるKr含有量が異なるMoW合金膜を得
た。
Further, the present inventors deposited MoW containing 65 atomic% of Mo on a glass substrate by using the above-mentioned single-wafer type load-lock type sputtering apparatus to form a film having a thickness of 4
A MoW alloy film having a thickness of 00 nm was formed by changing the film forming conditions to obtain MoW alloy films having different Kr contents in the film.

【0028】図2は、応力、抵抗率および膜はがれ率
と、膜中のKr含有量との関係を示す特性図である。応
力、抵抗率、および膜はがれ率のいずれにおいても、K
rの含有量が0.0003原子%〜3原子%の範囲内で
優れた特性を示していることが分かる。また、異なるス
パッタリング装置を用いてKrを含むMoW合金膜を形
成した場合、Kr含有量の増大に伴い、応力は単純減少
するのではなく変動するので、応力については装置依存
性が強いことが分かった。
FIG. 2 is a characteristic diagram showing the relationship between the stress, the resistivity, the film peeling rate, and the Kr content in the film. K, in terms of stress, resistivity, and film peeling rate
It can be seen that when the content of r is in the range of 0.0003 atom% to 3 atom%, excellent properties are exhibited. In addition, when a MoW alloy film containing Kr is formed by using a different sputtering apparatus, the stress varies with the increase of the Kr content, not simply decreases, so that it is found that the stress has a strong device dependence. It was

【0029】以上のことから、本発明及び参考例の電極
配線材料においては、0.0003原子%〜5原子%の
Ar、0.0003原子%〜3原子%のKrおよび0.
0003原子〜3原子%のXeからなる群より選ばれた
添加元素を含むように設定する。これらの添加元素は、
電極配線材料の主成分の金属に単独で混入されていても
よく、混合して混入されてもよい。添加元素を混合して
混入する場合、膜の特性は、ほぼ個々の添加元素の添加
による膜の特性の変化が加算された特性となる。
From the above, in the electrode wiring materials of the present invention and the reference example , 0.0003 atomic% to 5 atomic% Ar, 0.0003 atomic% to 3 atomic% Kr and 0.
It is set so as to contain an additive element selected from the group consisting of 0003 atom to 3 atom% of Xe. These additional elements are
The metal as the main component of the electrode wiring material may be mixed alone or may be mixed and mixed. When the additive elements are mixed and mixed, the characteristics of the film are characteristics in which changes in the characteristics of the film due to the addition of the individual additive elements are added.

【0030】次に、抵抗率の成膜ガス依存性および組成
依存性について図3を参照して説明する。図3は、抵抗
率とMoの含有量との関係を示す特性図である。試料
は、小型の枚葉式のロードロック式のスパッタリング装
置を用い、成膜前の基板温度を150℃、成膜パワーを
2kW、電極間距離を5.5cmにそれぞれ設定し、A
r、Kr、Xeのガス圧0.5Paの雰囲気中におい
て、ガラス基板上に膜厚300nmで堆積させたもので
ある。なお、各膜中におけるAr、Kr、Xeの含有量
は、いずれも本発明及び参考例の範囲内であった。
Next, the dependency of the resistivity on the film forming gas and the composition will be described with reference to FIG. FIG. 3 is a characteristic diagram showing the relationship between the resistivity and the Mo content. For the sample, a small single-wafer load-lock type sputtering device was used, the substrate temperature before film formation was set to 150 ° C., the film formation power was set to 2 kW, and the distance between electrodes was set to 5.5 cm.
It was deposited on a glass substrate with a film thickness of 300 nm in an atmosphere of r, Kr, and Xe at a gas pressure of 0.5 Pa. The contents of Ar, Kr, and Xe in each film were within the ranges of the present invention and the reference example .

【0031】図3から分かるように、Moの含有量が多
い方が、より抵抗率を低減させることができる。特に、
Ar雰囲気中における成膜においては、Mo単相で構成
する方が抵抗率を低減させることができる。また、X
e、Kr雰囲気中における成膜においては、Moが90
原子%以下、さらに80原子%以下の範囲内で低い抵抗
率のものを得ることができ、良好な結果が得られた。ま
た、特にAr雰囲気中よりも、XeあるいはKr雰囲
気、特にKr雰囲気中において成膜することが好ましい
ことも分かる。
As can be seen from FIG. 3, the higher the Mo content, the more the resistivity can be reduced. In particular,
When forming a film in an Ar atmosphere, it is possible to reduce the resistivity by using a Mo single phase. Also, X
In film formation in an e or Kr atmosphere, Mo is 90
It was possible to obtain low resistivity in the range of at most 80 atomic%, and good results were obtained. It is also understood that it is preferable to form a film in a Xe or Kr atmosphere, particularly in a Kr atmosphere, rather than in an Ar atmosphere.

【0032】図4は、X線により測定された格子定数と
Moの含有量との関係を示す特性図である。図4から分
かるように、Ar雰囲気中よりも、XeあるいはKr雰
囲気、特にKr雰囲気中において成膜することにより、
格子定数がバルク状態の格子定数により近くなり、結晶
性が良好となる。これは、Kr、XeがArに比べて原
子量が充分に大きく、成膜に際して高いエネルギーを与
えることができるからであると考えられる。これによ
り、低抵抗化が達成される。実際に、バルク状態の格子
定数との差が1.03倍以内、好ましくは1.01倍以
内の膜は低抵抗率を有するものであった。
FIG. 4 is a characteristic diagram showing the relationship between the lattice constant measured by X-ray and the Mo content. As can be seen from FIG. 4, by forming a film in a Xe or Kr atmosphere, particularly a Kr atmosphere, rather than an Ar atmosphere,
The lattice constant becomes closer to the lattice constant in the bulk state, and the crystallinity becomes good. It is considered that this is because Kr and Xe have a sufficiently large atomic weight as compared with Ar and can give high energy during film formation. As a result, low resistance is achieved. In fact, the film having a difference from the lattice constant in the bulk state within 1.03 times, preferably within 1.01 times had a low resistivity.

【0033】次に、膜の特性に対する成膜条件の依存性
について、図5〜図8を参照して説明する。図5は抵抗
率と成膜パワーとの関係を示す特性図であり、ガス圧
0.9Paの雰囲気中における抵抗率の成膜パワー依存
性を示している。図6は抵抗率とガス圧との関係を示す
特性図であり、成膜パワー10kWにおける抵抗率のガ
ス圧依存性を示している。図5および図6における試料
は、上述した枚葉式のロードロック式のスパッタリング
装置を用い、成膜前の基板温度を200℃、電極間距離
を5cmにそれぞれ設定し、ArおよびKrのそれぞれ
の雰囲気中において、ガラス基板上に65原子%のMo
を含むMoW合金膜を膜厚400nmで形成したもので
ある。
Next, the dependence of the film forming conditions on the film characteristics will be described with reference to FIGS. FIG. 5 is a characteristic diagram showing the relationship between the resistivity and the film forming power, and shows the film forming power dependency of the resistivity in an atmosphere with a gas pressure of 0.9 Pa. FIG. 6 is a characteristic diagram showing the relationship between the resistivity and the gas pressure, and shows the gas pressure dependency of the resistivity at a film forming power of 10 kW. The samples in FIG. 5 and FIG. 6 use the above-mentioned single-wafer load-lock type sputtering apparatus, the substrate temperature before film formation is set to 200 ° C., the distance between electrodes is set to 5 cm, and Ar and Kr are respectively set. In the atmosphere, 65 atomic% of Mo was formed on the glass substrate.
And a MoW alloy film containing Al is formed to a thickness of 400 nm.

【0034】また、図7は抵抗率と成膜パワーとの関係
を示す特性図であり、ガス圧0.75Paにおける抵抗
率の成膜パワー依存性を示しており、図8は抵抗率とガ
ス圧との関係を示す特性図であり、成膜パワー2kWに
おける抵抗率のガス圧依存性を示している。図7および
図8における試料は、上述と異なる小型の枚葉式のスパ
ッタリング装置を用い、成膜前の基板温度を150℃、
電極間距離を5.5cmにそれぞれ設定し、Arおよび
Krのそれぞれの雰囲気中において、ガラス基板上に6
5原子%のMoを含むMoW合金膜を膜厚300nmで
形成したものである。
FIG. 7 is a characteristic diagram showing the relationship between the resistivity and the film forming power, showing the dependency of the resistivity on the film forming power at a gas pressure of 0.75 Pa. FIG. 8 shows the resistivity and the gas. It is a characteristic view showing the relationship with the pressure, showing the gas pressure dependence of the resistivity at a film forming power of 2 kW. For the samples in FIGS. 7 and 8, a small single-wafer sputtering apparatus different from the above is used and the substrate temperature before film formation is 150 ° C.
The distance between the electrodes was set to 5.5 cm, and the distance between the electrodes was set to 6 cm on the glass substrate in the atmosphere of Ar and Kr.
A MoW alloy film containing 5 atomic% of Mo is formed with a film thickness of 300 nm.

【0035】上述した実験結果から分かるように、Ar
雰囲気中における成膜は、比較的成膜パワーを小さく、
またガス圧を高く設定することにより低抵抗化が達成さ
れる。また、KrやXe雰囲気中における成膜において
は、装置依存性があり、また抵抗率を極小にするための
最適条件が存在する。
As can be seen from the above experimental results, Ar
For film formation in an atmosphere, the film formation power is relatively small,
In addition, low resistance is achieved by setting the gas pressure high. In addition, film formation in a Kr or Xe atmosphere has device dependence, and there are optimum conditions for minimizing the resistivity.

【0036】また、膜厚と抵抗率との関係について調べ
たところ、膜厚30nmまでは若干抵抗率が高かった
が、膜厚30nmを超えると膜質が安定して、一定の抵
抗率を示すことが分かった。
Further, when the relationship between the film thickness and the resistivity was examined, the resistivity was slightly high up to the film thickness of 30 nm, but when the film thickness exceeds 30 nm, the film quality is stable and shows a constant resistivity. I understood.

【0037】以下、本発明の実施例を図面を参照しなが
ら具体的に説明する。 (実施例1)図10は、本発明の電極配線材料を用いた
液晶表示装置の駆動回路基板(電極配線基板)を示す平
面図である。図9は図10のIX−IX線に沿う断面図であ
る。なお、図10においては電極配線および電極として
のパッドのみを示す。また、ここでは、使用されるTF
Tおよび蓄積容量部分の構成およびそのプロセスを中心
に説明する。
Embodiments of the present invention will be specifically described below with reference to the drawings. (Example 1) FIG. 10 is a plan view showing a drive circuit board (electrode wiring board) of a liquid crystal display device using the electrode wiring material of the present invention. 9 is a sectional view taken along line IX-IX in FIG. In FIG. 10, only electrode wiring and pads as electrodes are shown. Also, here, the TF used
The configuration of the T and the storage capacity portion and the process thereof will be mainly described.

【0038】まず、図9中101 ,102 はガラス基板
を示す。このガラス基板101 上には、下側のブラック
マトリクス18が形成されており、ブラックマトリクス
18の上には絶縁膜19が形成されている。絶縁膜19
上には、アドレス配線(ゲート電極と一体形成されてい
る)から延在してなるMo−W合金のゲート電極1が形
成されている。ゲート電極1上には、絶縁膜7を介して
半導体層4、ストッパー絶縁膜5が形成されており、そ
れぞれパターニングされている。
First, reference numerals 10 1 and 10 2 in FIG. 9 denote glass substrates. On this glass substrate 10 1 is lower black matrix 18 is formed, on the black matrix 18 is formed an insulating film 19. Insulating film 19
A Mo—W alloy gate electrode 1 extending from the address wiring (which is integrally formed with the gate electrode) is formed on the upper portion. A semiconductor layer 4 and a stopper insulating film 5 are formed on the gate electrode 1 with an insulating film 7 interposed therebetween, and are patterned.

【0039】このゲート電極1は次のようにして形成す
る。まず、ガラス基板101 を枚葉式のロードロック式
のスパッタリング装置内に載置し、成膜前の基板温度を
150℃、成膜パワーを10kW、電極間距離を5cm
にそれぞれ設定し、Krガス圧0.5Paの雰囲気中に
おいてMoW合金ターゲットを用いてスパッタリングを
行い、65原子%のMoを含むMoWをガラス基板10
1 上に堆積させて厚さ300nmのMoW合金膜を形成
した。なお、この膜中のKr含有量は0.001原子%
であり、格子定数はバルク状態とほぼ等しい3.15オ
ングストロームであった。このMoW合金膜の抵抗率
は、13μΩ・cmと充分に低抵抗化がなされていた。
The gate electrode 1 is formed as follows. First, the glass substrate 10 1 is placed in a single-wafer load-lock type sputtering apparatus, the substrate temperature before film formation is 150 ° C., the film formation power is 10 kW, and the distance between electrodes is 5 cm.
Respectively, and sputtering is performed using a MoW alloy target in an atmosphere of a Kr gas pressure of 0.5 Pa, and MoW containing 65 atomic% of Mo is added to the glass substrate 10.
A MoW alloy film having a thickness of 300 nm was formed by depositing on top of 1 . The content of Kr in this film is 0.001 atomic%
And the lattice constant was 3.15 angstrom, which is almost the same as the bulk state. The resistivity of this MoW alloy film was 13 μΩ · cm, which was sufficiently low.

【0040】次いで、このMoW合金膜をCF4 とO2
との混合ガスを用いてテーパエッチングして、テーパー
角35°のゲート電極1を形成した。ゲート電極のテー
パー角としては、ゲート絶縁膜による被覆性(カバレッ
ジ)を良好にするために、20〜60°、好ましくは、
25〜50°の範囲にすることが好ましい。
Next, this MoW alloy film is subjected to CF 4 and O 2
Tapering etching was performed using a mixed gas of and to form the gate electrode 1 having a taper angle of 35 °. The taper angle of the gate electrode is 20 to 60 °, preferably, in order to improve the coverage with the gate insulating film.
It is preferably in the range of 25 to 50 °.

【0041】次いで、このゲート電極上に、SiO2
よびSiNxの積層体からなる絶縁膜7、a−Si:H
等からなる半導体層4、SiNxからなるストッパー絶
縁膜5を形成し、それぞれパターニングする。
Next, on this gate electrode, an insulating film 7 made of a laminated body of SiO 2 and SiNx, and a-Si: H.
A semiconductor layer 4 made of, for example, and a stopper insulating film 5 made of SiNx are formed and patterned.

【0042】さらに、上記構成上には、AlまたはMo
−W合金で構成されたドレイン電極3aおよびソース電
極3bが形成されている。図6中30a、30bはn型
非晶質シリコンで構成されるソース・ドレイン領域を示
す。このようにしてTFT17が構成されており、この
TFT17のソース電極3bには、画素電極6が接続さ
れている。このようにして液晶駆動回路基板21が構成
されている。なお、画素電極6の材料としては、ITO
やSnO2 等の透明導電材料を用いることができる。
Further, in the above structure, Al or Mo is used.
A drain electrode 3a and a source electrode 3b made of a -W alloy are formed. Reference numerals 30a and 30b in FIG. 6 denote source / drain regions composed of n-type amorphous silicon. The TFT 17 is configured in this way, and the pixel electrode 6 is connected to the source electrode 3b of the TFT 17. In this way, the liquid crystal drive circuit board 21 is configured. The material of the pixel electrode 6 is ITO.
A transparent conductive material such as SnO 2 or SnO 2 can be used.

【0043】対向電極20は、ガラス基板102 上にカ
ラーフィルター8およびMo−W合金からなるブラック
マトリクス9を形成し、その上にITOからなる対向電
極11を形成することにより構成されている。この液晶
駆動回路基板21および対向基板20を図9に示すよう
に対向させ、両者の間に液晶材料16を挟持させること
により液晶表示装置が構成される。
The counter electrode 20 form a black matrix 9 consisting of a color filter 8 and Mo-W alloy on the glass substrate 10 2 is constructed by forming a counter electrode 11 made of ITO thereon. The liquid crystal drive circuit board 21 and the counter substrate 20 are opposed to each other as shown in FIG. 9, and the liquid crystal material 16 is sandwiched between them to form a liquid crystal display device.

【0044】また、ガラス基板101 上には、一端にM
o−W合金からなるアドレス電極パッド13を有する複
数のアドレス配線1と、これらの複数のアドレス配線1
と交差し、その一端にMo−W合金からなるデータ電極
パッド16を有する複数のデータ配線2が形成されてい
る。なお、アドレス配線1とデータ配線2との交差部分
では、アドレス配線1とデータ配線2との間に絶縁膜が
設けられている。この交差部分には、隣接するようにス
イッチング素子としてTFT17が形成されており、そ
の一方の電極であるソース電極3bには、アドレス配線
1とデータ配線2により囲まれた画素領域に形成された
画素電極6が接続されている。また、アドレス電極パッ
ド13の領域は、アドレス電極15およびコンタクトホ
ール14を包含する広さを有している。
[0044] In addition, on the glass substrate 10 1, M to one end
A plurality of address wirings 1 having address electrode pads 13 made of an o-W alloy, and a plurality of these address wirings 1
And a plurality of data wirings 2 each having a data electrode pad 16 made of Mo—W alloy are formed at one end thereof. An insulating film is provided between the address wiring 1 and the data wiring 2 at the intersection of the address wiring 1 and the data wiring 2. At this intersection, a TFT 17 is formed as a switching element so as to be adjacent to it, and a source electrode 3b, which is one of the electrodes, has a pixel formed in a pixel region surrounded by the address wiring 1 and the data wiring 2. The electrode 6 is connected. Further, the area of the address electrode pad 13 has an area including the address electrode 15 and the contact hole 14.

【0045】上記構成を有する液晶表示装置は以下のよ
うな種々の効果を奏する。すなわち、TFTを用いた液
晶表示装置において配線抵抗は、画面が大型になり、高
精細になるにしたがい、低抵抗であることが必要にな
る。例えば、パソコン用のディスプレイ(VGA)で
は、配線が480×(640×3)であり、上級パソコ
ン用ディスプレイ(XGA)では、配線が760×(1
024×3)である。この場合の配線抵抗は、ゲートパ
ルスの遅延を防止するために低抵抗である必要がある。
パルス遅延は、配線抵抗Rと配線に付加しているTFT
や蓄積容量の容量Cとの積CRにより決定される。画面
が大型化すると、配線が長くなるため必然的にRが増大
してCRが大きくなる。また、画素数が増えると、C
(C=C0n、C0 :単位画素の容量、n:画素数)
が増加するためCRが大きくなる。Cは画素より決まる
ので、パルス遅延を防止するためにはRを下げる必要が
ある。
The liquid crystal display device having the above structure has various effects as follows. That is, in the liquid crystal display device using the TFT, the wiring resistance needs to be low as the screen becomes large and the resolution becomes high. For example, in a display for a personal computer (VGA), the wiring is 480 × (640 × 3), and in a display for an advanced personal computer (XGA), the wiring is 760 × (1).
024 × 3). In this case, the wiring resistance needs to be low in order to prevent the delay of the gate pulse.
The pulse delay is the wiring resistance R and the TFT added to the wiring.
Or the product of the storage capacity and the capacity C, CR. When the screen becomes large, the wiring becomes long, so that R inevitably increases and CR increases. Also, when the number of pixels increases, C
(C = C 0 X n , C 0 : capacity of unit pixel, n: number of pixels)
And CR increases. Since C is determined by the pixel, it is necessary to reduce R in order to prevent pulse delay.

【0046】通常の製法では、対角10インチクラス以
上の画面サイズでの通常の設計においては、VGAは4
0μΩ・cm、SVGAは2540μΩ・cm以下、X
GAは20μΩ・cm以下の抵抗率が必要である。この
ため、VGAの配線材料には、抵抗率が40μΩ・cm
程度の通常Mo−TaやCrを使用することができる
が、XGAでは、Mo−TaやCrを使用することがで
きない。しかしながら、本実施例では、抵抗率が20μ
Ω・cm以下となるKr含有の低抵抗Mo−Wを使用す
るため、このようなVGA、XGA規格の高精細な液晶
表示装置を提供することが可能となる。
In the normal manufacturing method, VGA is 4 in a normal design with a screen size of 10 inch diagonal or more.
0 μΩ · cm, SVGA is 2540 μΩ · cm or less, X
GA requires a resistivity of 20 μΩ · cm or less. Therefore, the VGA wiring material has a resistivity of 40 μΩ · cm.
Although normal Mo-Ta and Cr can be used to some extent, XGA cannot use Mo-Ta and Cr. However, in this embodiment, the resistivity is 20 μm.
Since Kr-containing low-resistance Mo-W having Ω · cm or less is used, it is possible to provide such a high-definition liquid crystal display device of the VGA and XGA standards.

【0047】また、本実施例においては、Mo−W合金
を用いて形成したアドレス線は、CF4 とO2 との混合
ガスを用いてCDE(Chemical Dry Etching)によりテ
ーパー加工を施すことができることが分かった。さら
に、MoおよびWよりも高くTiよりも低い酸化還元電
位を有する酸化剤を含んだアルカリエッチャント(pH
7〜13)を用いたウェットエッチングにより、レジス
トに劣化を与えることなく、テーパー加工を施すことが
できることが分かった。
Further, in this embodiment, the address line formed by using the Mo--W alloy can be subjected to taper processing by CDE (Chemical Dry Etching) using a mixed gas of CF 4 and O 2. I understood. Furthermore, an alkaline etchant (pH of an oxidant containing an oxidizing agent having a redox potential higher than Mo and W and lower than Ti) is used.
It was found that the wet etching using 7 to 13) can perform taper processing without deteriorating the resist.

【0048】したがって、本実施例によれば、Mo−W
合金は低抵抗率を有するので、この材料を用いて形成し
たアドレス配線は低い抵抗を示し、それゆえ、この配線
抵抗によるゲートパルスの遅延は生ずることはなく、所
定のスイッチング素子に遅延のないゲートパルスを与え
ることができる。
Therefore, according to this embodiment, Mo-W
Since the alloy has a low resistivity, the address wiring formed by using this material exhibits a low resistance, and therefore the delay of the gate pulse due to this wiring resistance does not occur, and the gate having no delay in the predetermined switching element is generated. A pulse can be given.

【0049】また、Mo−W合金膜はテーパー加工でき
るため、この材料を用いて形成したアドレス配線上に成
膜する層間絶縁膜のステップカバレッジが良くなり、絶
縁耐圧を高く確保することができる。なお、テーパーエ
ッチングを容易にするためにSiO2 のアンダーコート
層を設けることが望ましいが、エッチング条件の選定等
によりアンダーコート層を不要とすることができる。
Further, since the Mo-W alloy film can be taper processed, the step coverage of the interlayer insulating film formed on the address wiring formed by using this material is improved, and a high withstand voltage can be secured. Although it is desirable to provide an undercoat layer of SiO 2 in order to facilitate the taper etching, the undercoat layer can be made unnecessary by selecting the etching conditions.

【0050】したがって、表示領域を大面積化した場合
であっても、信頼性のある液晶表示装置を実現すること
が可能となる。また、大面積のディスプレイでなくて
も、アドレス配線の抵抗率が低くなると配線幅を細くで
きるため、開口率を上げることができる利点もある。
Therefore, it is possible to realize a reliable liquid crystal display device even when the display area is enlarged. Further, even if the display is not a large area, if the resistivity of the address wiring becomes low, the wiring width can be made thin, which has an advantage that the aperture ratio can be increased.

【0051】また、上記構成を有する液晶表示装置で
は、アドレス電極パッド13およびデータ電極パッド1
6も上述したゲート電極と同一のMo−W合金により形
成されているので、例えば、COG(Chip On Glass )
実装の際に、それらの電極パッドとこれに接続される影
像信号用ICとの間の接合力が向上し、高い信頼性が得
られる。
Further, in the liquid crystal display device having the above structure, the address electrode pad 13 and the data electrode pad 1
Since 6 is also formed of the same Mo-W alloy as the above-mentioned gate electrode, for example, COG (Chip On Glass)
At the time of mounting, the bonding force between those electrode pads and the image signal ICs connected thereto is improved, and high reliability is obtained.

【0052】さらに、Mo−W合金は反射率が低いの
で、ブラックマトリクス材料としてMo−W合金を用い
ることにより、画像表示面での外部からの光の反射を低
減し、高品位の表示品質を実現することができる。
Furthermore, since the Mo-W alloy has a low reflectance, by using the Mo-W alloy as the black matrix material, the reflection of light from the outside on the image display surface is reduced, and a high quality display quality is obtained. Can be realized.

【0053】さらに、図11に示すように、Mo−W合
金の耐薬品性は、W含有率が20%〜95%、好ましく
は25%〜90%で非常に優れており、画素電極材料の
ITOエッチャントに対するエッチングレートが10n
m/min以下であり、層間絶縁膜のエッチャントであ
るBHFに対して全くエッチングされず、また、Alエ
ッチャントに対してはエッチングレートが30〜400
nm/min以下であった。特に、Wが50%以上の場
合においては、各エッチャントに対して全く侵されない
ことが分かった。したがって、各種の配線材料としての
Mo−W合金を用いる場合、微細加工が可能となり、パ
ソコン用のディスプレイ(VGA)(配線が480×
(640×3))、上級パソコン用のディスプレイ(X
GA)(配線が760×(1024×3))等の高精細
の液晶表示装置を提供することができる。
Further, as shown in FIG. 11, the chemical resistance of the Mo-W alloy is very excellent with the W content of 20% to 95%, preferably 25% to 90%, and the chemical resistance of the pixel electrode material is high. Etching rate for ITO etchant is 10n
m / min or less, no etching is performed on BHF which is an etchant for the interlayer insulating film, and an etching rate is 30 to 400 for Al etchant.
It was below nm / min. In particular, it was found that when W was 50% or more, each etchant was not attacked at all. Therefore, when using Mo-W alloys as various wiring materials, fine processing becomes possible, and a display for a personal computer (VGA) (wiring of 480 x
(640 x 3)), display for advanced personal computer (X
It is possible to provide a high-definition liquid crystal display device such as GA (wiring is 760 × (1024 × 3)).

【0054】また、Mo−Wと近い性質を持つAr0.
3原子%含有のMo−Tiのエッチング特性についての
本発明者らの調べによると、図12に示すように、画素
電極6の形成に用いるITOエッチャントやコンタクト
ホール形成に用いるBHFに対するMo−W合金の耐薬
品性は、Ti含有量20〜80%で非常に優れているこ
とが分った。また、Tiよりも高い酸化還元電位を有す
る酸化剤を含んだ弱アルカリエッチャント(pH7〜
9)を用いることにより、レジストの溶解なしにエッチ
ングすることが可能であることが分った。また、W−T
iでも優れた耐酸性を示すことが分かった。また、Ti
の他に、Ta、Nb、Cr、Zr、Hfを5原子%程度
添加するものであっても、ほぼ同等の傾向を示し、特に
Xe、Krを所定量含有するものは各種の良好な特性を
示すことが確認された。
Further, Ar0.
According to the investigation of the present inventors regarding the etching characteristics of Mo-Ti containing 3 atom%, as shown in FIG. 12, an Mo-W alloy for the ITO etchant used for forming the pixel electrode 6 and BHF used for forming the contact hole is obtained. It was found that the chemical resistance of No. 1 was very excellent when the Ti content was 20 to 80%. Moreover, a weak alkaline etchant (pH 7 to 7) containing an oxidizing agent having a redox potential higher than that of Ti is used.
It was found that by using 9), it is possible to etch without dissolving the resist. Also, WT
It was found that even i showed excellent acid resistance. Also, Ti
In addition, even if Ta, Nb, Cr, Zr, and Hf are added in an amount of about 5 atomic%, almost the same tendency is exhibited, and particularly those containing a predetermined amount of Xe and Kr show various excellent characteristics. It was confirmed to show.

【0055】なお、本実施例においては、温度が室温か
ら300℃、パワーが大型装置では3〜20kW、小型
装置では1〜4kW、圧力が0.3〜1.2Pa、電極
間距離が4〜10cmの間の成膜条件で充分良好な膜特
性を示すことが分かった。
In this embodiment, the temperature is from room temperature to 300 ° C., the power is 3 to 20 kW for the large device, 1 to 4 kW for the small device, the pressure is 0.3 to 1.2 Pa, and the distance between the electrodes is 4 to 4. It was found that film characteristics of 10 cm were sufficiently good.

【0056】本実施例における配線において、下地(基
板)との密着性を向上させるためには、Ar含有のMo
−W合金の窒化物からなる膜とMo−W合金からなる膜
を積層することが好ましい。Mo−W合金のうち、特に
W含有率50原子%以下のものからなる膜については、
空気中でアニールすると抵抗率が1桁以上上昇してしま
うことが分かった。これは、表面の極端な酸化によるも
のである。この場合、Mo−W合金の窒化物からなる膜
をその上に積層することにより、酸化が防止され抵抗が
上昇しないことが分かった。すなわち、Ar含有のMo
−W合金をスパッタリングで成膜した後に、N含有量が
50原子%以下のMo−W合金の窒化物をスパッタリン
グし、CF4+O2の混合ガスでプラズマ加工することに
より、酸化されにくくかつ低抵抗な配線を形成すること
ができる。この場合、Mo−W合金膜の形成と同一のプ
ロセスで形成することができる。なお、この場合、窒素
(N)が50原子%より多く含まれると急激に抵抗値が
上昇するため、Nの含有量は50原子%以下に抑える必
要がある。 (参考例) 以下の参考例においては、実施例1と同一部分には同一
符号を付し、簡略化のためにその詳細な説明は省略す
る。
In the wiring of this embodiment, in order to improve the adhesion with the base (substrate), Mo containing Ar is used.
It is preferable to stack a film made of a nitride of a -W alloy and a film made of a Mo-W alloy. Among the Mo-W alloys, especially for the film made of W content of 50 atomic% or less,
It was found that the resistivity increases by one digit or more when annealed in air. This is due to the extreme oxidation of the surface. In this case, it was found that, by stacking a film made of a nitride of Mo-W alloy on it, oxidation was prevented and resistance did not increase. That is, Mo containing Ar
The -W alloy after forming by sputtering, N content sputtered nitrides 50 atomic% or less of Mo-W alloy, by plasma processing a mixed gas of CF 4 + O 2, hard to be oxidized and low Resistive wiring can be formed. In this case, it can be formed by the same process as the formation of the Mo-W alloy film. In this case, the resistance value sharply increases when nitrogen (N) is contained in an amount of more than 50 atomic%, so that the content of N needs to be suppressed to 50 atomic% or less. Reference Example In the following reference example , the same parts as in Example 1 are designated by the same reference numerals, and detailed description thereof will be omitted for simplification.

【0057】本参考例において、実施例1と異なる点は
液晶駆動回路基板および配線材料である。図13は、
考例に係る電極配線材料を用いた液晶表示装置の液晶駆
動回路基板のを示す断面図である。この液晶駆動回路
基板について、TFTおよび蓄積容量部分の構成および
そのプロセスを中心に説明する。ガラス基板101上に
は、厚さ100nmの多結晶Si膜104が形成されて
おり、その上には厚さ100nmのゲート酸化膜107
3が形成されている。さらに、その上には、Arを0.
1原子%含有するMo−Ti合金からなるゲート電極1
02が形成されている。このMo−Ti合金はTiを1
0原子%含有するものである。
In this reference example , different points from the first embodiment are the liquid crystal drive circuit board and the wiring material. Figure 13 is San
Examples of the liquid crystal drive circuit board of a liquid crystal display device using an electrode wiring material according to the considered example is a sectional view showing a. This liquid crystal drive circuit board will be described with a focus on the configuration and process of the TFT and the storage capacitor portion. On the glass substrate 10 1 is formed with a polycrystalline Si film 104 with a thickness of 100nm, a gate oxide film 107 having a thickness of 100nm is formed on its
3 is formed. Furthermore, Ar.
Gate electrode 1 made of Mo-Ti alloy containing 1 atomic%
02 is formed. This Mo-Ti alloy contains 1
It contains 0 atom%.

【0058】このゲート電極102は次のようにして形
成する。まず、ガラス基板101 を小型の枚葉式のロー
ドロック式のスパッタリング装置内に載置し、成膜前の
基板温度を150℃、成膜パワーを2kW、電極間距離
を5.5cmにそれぞれ設定し、Arガス圧0.6Pa
の雰囲気中においてMoTi合金ターゲットを用いてス
パッタリングを行い、10原子%のTiを含むMoTi
合金をガラス基板101 上に堆積させて厚さ300nm
のMoTi合金膜を形成した。なお、この膜中のAr含
有量は0.1原子%であり、格子定数はバルク状態とほ
ぼ等しい3.14オングストロームであった。このMo
Ti合金膜の抵抗率は、25μΩ・cmと充分に低抵抗
化がなされていた。
The gate electrode 102 is formed as follows. First, the glass substrate 10 1 is placed in a small single-wafer load-lock type sputtering apparatus, the substrate temperature before film formation is 150 ° C., the film formation power is 2 kW, and the distance between electrodes is 5.5 cm. Set, Ar gas pressure 0.6Pa
Sputtered using a MoTi alloy target in the atmosphere of MoTi containing 10 atomic% Ti
Thickness 300nm in an alloy is deposited on a glass substrate 10 1
MoTi alloy film was formed. The Ar content in this film was 0.1 atomic%, and the lattice constant was 3.14 angstrom, which is almost the same as in the bulk state. This Mo
The Ti alloy film had a sufficiently low resistivity of 25 μΩ · cm.

【0059】上記構成上には、ソース/ドレイン部n+
多結晶Si層103a,103bが形成され、島状の多
結晶Si活性層104が形成されている。これは、ゲー
ト電極102をマスクとしてリンをドーズ量1×1016
cm-3で注入することにより作製することができる。さ
らに、その上には、熱CVDにより厚さ300nmの層
間絶縁膜1071 が形成されている。
In the above structure, the source / drain portion n +
The polycrystalline Si layers 103a and 103b are formed, and the island-shaped polycrystalline Si active layer 104 is formed. This is because the gate electrode 102 is used as a mask and the dose of phosphorus is 1 × 10 16.
It can be produced by implanting at cm −3 . Further, an interlayer insulating film 107 1 having a thickness of 300 nm is formed thereon by thermal CVD.

【0060】画素領域には、ITOを厚さ100nmで
スパッタリングしてパターニングすることにより画素電
極206が形成されている。さらに、コンタクト部およ
びゲート部の層間絶縁膜(SiOx)1071 には、希
HFを用いてエッチングすることによりコンタクトホー
ルが形成されており、その上にスパッタリングによりA
r含有のMo−W合金を堆積して厚さ300nmのMo
−W合金膜を形成してパターニングすることにより、信
号線、ソース電極(第1の主電極)106a、およびド
レイン電極(第2の主電極)106bが形成されてい
る。ここで、Mo−W合金は、Wを60原子%含有する
ものである。
In the pixel region, a pixel electrode 206 is formed by sputtering ITO with a thickness of 100 nm and patterning it. Further, a contact hole is formed in the interlayer insulating film (SiOx) 107 1 of the contact portion and the gate portion by etching with diluted HF, and a contact hole is formed thereon by sputtering.
Depositing a Mo-W alloy containing r
By forming and patterning a -W alloy film, the signal line, the source electrode (first main electrode) 106a, and the drain electrode (second main electrode) 106b are formed. Here, the Mo-W alloy contains 60 atomic% of W.

【0061】この信号線等は次のようにして形成する。
まず、ガラス基板101 を小型の枚葉式のロードロック
式のスパッタリング装置内に載置し、成膜前の基板温度
を150℃、成膜パワーを3kW、電極間距離を5cm
にそれぞれ設定し、Arガス圧0.8Paの雰囲気中に
おいてMo−W合金ターゲットを用いてスパッタリング
を行い、60原子%のWを含む厚さ300nmのMo−
W合金膜を形成した。なお、この膜中のAr含有量は2
原子%であり、格子定数はバルク状態とほぼ等しい3.
16オングストロームであった。このMo−W合金膜の
抵抗率は、13μΩ・cmと充分に低抵抗化がなされて
いた。
The signal line and the like are formed as follows.
First, the glass substrate 10 1 is placed in a small single-wafer load-lock type sputtering apparatus, the substrate temperature before film formation is 150 ° C., the film formation power is 3 kW, and the distance between electrodes is 5 cm.
Respectively, and sputtering is performed using an Mo-W alloy target in an atmosphere of Ar gas pressure of 0.8 Pa, and Mo-containing 300 nm thick containing 60 atomic% W-.
A W alloy film was formed. The Ar content in this film is 2
Atomic%, and the lattice constant is almost equal to that in the bulk state.3.
It was 16 angstroms. The resistivity of this Mo—W alloy film was 13 μΩ · cm, which was sufficiently low.

【0062】TFT領域上には、プラズマCVDにより
SiNx膜を形成し、画素および周辺回路接続部をRI
Eでエッチングすることにより、パッシベーションSi
Nx膜1072 が形成されている。このようにして液晶
駆動回路基板110が構成されている。
A SiNx film is formed on the TFT region by plasma CVD, and the pixel and peripheral circuit connecting portion is RI.
By etching with E, passivation Si
The Nx film 107 2 is formed. In this way, the liquid crystal drive circuit board 110 is configured.

【0063】上記構成を有する液晶駆動回路基板110
を用い、実施例1と同様にして液晶表示装置を作製し、
実施例1と同様の評価を行ったところ、液晶表示装置は
実施例1における同様の効果を発揮した。さらに、以下
の効果が得られた。すなわち、従来は信号線金属として
Alを用いていたため、ITOやn+多結晶Siとの間
にMo等の高融点金属のバリアメタルを設ける必要があ
るが、信号線金属として低抵抗でバリアメタルであるM
o−W合金を用いることにより、バリアメタルが不要と
なり、それにより工程を削減することができた。 (実施例2) 本実施例において、実施例1と異なる点は液晶駆動回路
基板およびゲート電極を含む配線材料である。図14
は、本発明の電極配線材料を用いた液晶表示装置の液晶
駆動回路基板の他の例を示す断面図である。この液晶駆
動回路基板は、チャネル上のn+非晶質シリコンをエッ
チングしてなる構造を有するTFTを用いたものであ
る。また、蓄積容量部分はゲート電極およびデータ配線
と同一層の配線により形成されている。この液晶駆動回
路基板は次のようにして作製する。
The liquid crystal drive circuit board 110 having the above structure
A liquid crystal display device was manufactured in the same manner as in Example 1 using
When the same evaluation as in Example 1 was performed, the liquid crystal display device exhibited the same effect as in Example 1. Furthermore, the following effects were obtained. That is, since Al is conventionally used as the signal line metal, it is necessary to provide a barrier metal of a refractory metal such as Mo between ITO and n + polycrystal Si. Is M
By using the o-W alloy, the barrier metal became unnecessary, and the process could be reduced. Example 2 This example differs from Example 1 in the wiring material including the liquid crystal drive circuit board and the gate electrode. 14
FIG. 6 is a cross-sectional view showing another example of a liquid crystal drive circuit board of a liquid crystal display device using the electrode wiring material of the present invention. This liquid crystal drive circuit board uses a TFT having a structure formed by etching n + amorphous silicon on the channel. Further, the storage capacitance portion is formed by the wiring in the same layer as the gate electrode and the data wiring. This liquid crystal drive circuit board is manufactured as follows.

【0064】まず、ガラス基板101 上に実施例1で使
用した配線金属であるMo−Wでゲート電極1121
と、Cs配線1122 を同時に一体形成する。Mo−W
の成膜については実施例1と同様に行う。次いで、層間
絶縁膜1173 、非晶質Si活性層114、n+ 非晶質
Si層115a,115bを順次形成し、パターニング
する。次いで、上記配線金属でソース電極116a、ド
レイン電極116bを同時に形成する。次いで、その上
に酸化膜1171 を形成し、ドレイン電極116b上に
コンタクトホールを形成し、さらに、画素領域に画素電
極216を形成する。なお、この画素電極216とCs
配線1122 間で補助容量が形成される。
First, the gate electrode 112 1 was formed on the glass substrate 10 1 using the wiring metal Mo-W used in the first embodiment.
And Cs wiring 112 2 are integrally formed at the same time. Mo-W
The film formation is performed in the same manner as in Example 1. Next, the interlayer insulating film 117 3 , the amorphous Si active layer 114, and the n + amorphous Si layers 115a and 115b are sequentially formed and patterned. Next, the source electrode 116a and the drain electrode 116b are simultaneously formed from the wiring metal. Then, an oxide film 117 1 is formed thereon, a contact hole is formed on the drain electrode 116b, and a pixel electrode 216 is further formed in the pixel region. The pixel electrode 216 and Cs
A storage capacitor is formed between the wiring 112 2 .

【0065】上記構成を有する液晶駆動回路基板110
を用い、実施例1と同様にして液晶表示装置を作製し、
実施例1と同様の評価を行ったところ、液晶表示装置は
実施例1における同様の効果を発揮した。さらに、以下
の効果が得られた。すなわち、製造工程においてCDE
でエッチングでき、また、Mo、Wの酸化膜の抵抗が低
いため、ITOは良好なコンタクトを得ることができる
ので、バリアメタルを必要としなかった。
The liquid crystal drive circuit board 110 having the above structure
A liquid crystal display device was manufactured in the same manner as in Example 1 using
When the same evaluation as in Example 1 was performed, the liquid crystal display device exhibited the same effect as in Example 1. Furthermore, the following effects were obtained. That is, in the manufacturing process, CDE
Since ITO can provide good contact due to the low resistance of the oxide films of Mo and W, no barrier metal was required.

【0066】ここで、上述した実施例1及び2並びに参
考例においては、各構成部分が各例の内容に限定される
ものではない。例えば、半導体材料として、多結晶S
i、非晶質Siに限らず、この中間の微結晶Siを用い
てもよい。また、CdSe、SiGe等の化合物半導体
を使用してもよい。また、データ線上に形成する絶縁膜
は、酸化膜に限らず窒化膜、酸化窒化膜を用いてもよ
い。さらに、スイッチング素子としては、トランジスタ
に限定されるものではなく、実施例1のトランジスタの
代わりに、MIMやダイオードを使用することができ
る。また、本発明の電極配線材料を単純マトリックス液
晶表示装置の電極配線に適用することもできる。
Here, the above-mentioned Examples 1 and 2 and Reference
In the considered example , each component is not limited to the content of each example . For example, as a semiconductor material, polycrystalline S
Not limited to i and amorphous Si, microcrystalline Si in the middle may be used. Alternatively, a compound semiconductor such as CdSe or SiGe may be used. Further, the insulating film formed on the data line is not limited to the oxide film, and a nitride film or an oxynitride film may be used. Further, the switching element is not limited to the transistor, and an MIM or a diode can be used instead of the transistor of the first embodiment. Further, the electrode wiring material of the present invention can be applied to the electrode wiring of a simple matrix liquid crystal display device.

【0067】さらに、上記実施例において用いられてい
る合金は、各実施例のように単層で使用してもよく、組
成の異なる合金による2層以上の積層膜、例えば表面酸
化を防止するために、MoおよびWを主成分とし窒素を
含有する合金からなる膜をMo−W合金からなる膜の上
に形成した積層膜を用いてもよい。
Further, the alloys used in the above embodiments may be used as a single layer as in each embodiment, and for preventing a layered film of two or more layers of alloys having different compositions, for example, surface oxidation. Alternatively, a laminated film in which a film made of an alloy containing Mo and W as main components and containing nitrogen is formed on a film made of a Mo—W alloy may be used.

【0068】また、上記実施例において説明した前述の
Mo−W合金膜の表面に、すなわちMo−W合金膜の上
層にTa、Ta−N、Ta−Mo、Ta−Nb、Ta−
W、Ta−Nb−N、Ta−Mo−N、Ta−W−N合
金またはこれらの合金等の金属を積層して、耐酸性を向
上させてもよい。さらに、前述のMo−W合金膜の下層
にAl、Cu、Au等からなる膜を設けて抵抗をさらに
下げてもよい。
Further, Ta, Ta-N, Ta-Mo, Ta-Nb, Ta- is formed on the surface of the Mo-W alloy film described in the above embodiment, that is, on the upper layer of the Mo-W alloy film.
A metal such as W, Ta-Nb-N, Ta-Mo-N, Ta-W-N alloy or these alloys may be laminated to improve the acid resistance. Further, a film made of Al, Cu, Au or the like may be provided under the Mo-W alloy film to further reduce the resistance.

【0069】また、本発明は上述した各実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で、種々
変形して実施することができる。 (実施例3) 図15は、Ar、Krを0.2原子%含有したMoW合
金膜をDRAMのMOSトランジスタに適用したもので
ある。
Further, the present invention is not limited to the above-mentioned respective embodiments, and various modifications can be carried out without departing from the scope of the invention. ( Embodiment 3 ) FIG. 15 shows a case where a MoW alloy film containing 0.2 atomic% of Ar and Kr is applied to a MOS transistor of DRAM.

【0070】このDRAMの具体的構成は次のようにな
る。図中41はSiの単結晶基板を示す。単結晶基板4
1には、不純物拡散領域であるn+ 領域45a,45b
が形成されている。単結晶基板41上には、LOCOS
酸化シリコン膜473 が形成されている。また、LOC
OS酸化シリコン膜473 上には、MoW合金からなる
ゲート電極42が形成されている。
The specific structure of this DRAM is as follows. In the figure, reference numeral 41 denotes a Si single crystal substrate. Single crystal substrate 4
1 includes n + regions 45a and 45b which are impurity diffusion regions.
Are formed. LOCOS is formed on the single crystal substrate 41.
A silicon oxide film 47 3 is formed. Also, LOC
A gate electrode 42 made of a MoW alloy is formed on the OS silicon oxide film 47 3 .

【0071】このMoW合金膜は次のようにして形成す
る。まず、単結晶基板41を小型の枚葉式のロードロッ
ク式のスパッタリング装置内に載置し、成膜前の基板温
度を150℃、成膜パワーを2kW、電極間距離を5.
5cmにそれぞれ設定し、Arガス圧0.3Pa、Kr
ガス圧0.5Paの雰囲気中においてMoW合金ターゲ
ットを用いてスパッタリングを行い、35原子%のWを
含む厚さ300nmのMoW合金膜を形成した。格子定
数はバルク状態とほぼ等しい3.16オングストローム
であった。このMoW合金膜の抵抗率は、15μΩ・c
mと充分に低抵抗化がなされていた。
This MoW alloy film is formed as follows. First, the single crystal substrate 41 is placed in a small single-wafer load-lock type sputtering apparatus, the substrate temperature before film formation is 150 ° C., the film formation power is 2 kW, and the distance between electrodes is 5.
5 cm, Ar gas pressure 0.3 Pa, Kr
Sputtering was performed using a MoW alloy target in an atmosphere having a gas pressure of 0.5 Pa to form a MoW alloy film containing W at 35 atomic% and having a thickness of 300 nm. The lattice constant was 3.16 angstrom, which is almost the same as the bulk state. The resistivity of this MoW alloy film is 15 μΩ · c
m, the resistance was sufficiently lowered.

【0072】ゲート電極42上には、シリコン窒化膜4
0が形成されており、その上には、フィールド酸化膜4
1 が形成されている。フィールド酸化膜471 には、
+領域45a,45bに達するコンタクトホールが形
成されており、コンタクトホール内には、Alソース・
ドレイン電極46a,46bが形成されている。
The silicon nitride film 4 is formed on the gate electrode 42.
0 is formed, and the field oxide film 4 is formed thereon.
7 1 are formed. In the field oxide film 47 1 ,
A contact hole reaching the n + regions 45a and 45b is formed, and an Al source.
Drain electrodes 46a and 46b are formed.

【0073】なお、DRAMにおいては、ゲート電極4
2は多結晶SiやMoSi2 等のシリサイドで形成され
るが、1〜5Ω/□とシート抵抗が高くDRAMのワー
ド線間の配線材料として用いた場合パルス遅延が問題に
なる。これに対して、実施例1で使用したものと同一の
Ar含有のMoW合金でゲート電極42およびワード線
(図示せず)を形成すると、0.3Ω/□と1桁程度低
抵抗化することができる。また、MoW合金は耐熱性、
低抵抗、耐酸性に優れているため、ゲート線およびワー
ド線等の配線に適しており、高速性に優れたDRAMを
提供することができる。ここでは、配線以外にパッド電
極として使用することができる。
In the DRAM, the gate electrode 4
Although 2 is formed of silicide such as polycrystalline Si or MoSi 2 , it has a high sheet resistance of 1 to 5 Ω / □, and when used as a wiring material between word lines of DRAM, pulse delay becomes a problem. On the other hand, when the gate electrode 42 and the word line (not shown) are formed of the same Ar-containing MoW alloy used in Example 1, the resistance is reduced to about 0.3 Ω / □ by about one digit. You can In addition, MoW alloy has heat resistance,
Since it has low resistance and excellent acid resistance, it is suitable for wiring such as a gate line and a word line, and a DRAM with high speed can be provided. Here, it can be used as a pad electrode other than the wiring.

【0074】なお、本発明の電極配線基板はDRAMに
限るものではなく、ASIC等の他のLSIにも適用す
ることができることはいうまでもない。また、半導体メ
モリ装置としてのSRAMにも適用することができる。
特に、電極に関しては、実施例1のアドレス線と同一材
料でパワー素子、例えばGTO(ゲートターンオフサイ
リスタ)、IGBT(インシュレーテッドゲートバイポ
ーラトランジスタ)、サイリスタ等のゲート電極、半導
体層からの引き出し電極として適用することができる。
It is needless to say that the electrode wiring board of the present invention is not limited to the DRAM and can be applied to other LSI such as ASIC. It can also be applied to SRAM as a semiconductor memory device.
In particular, regarding the electrodes, the same material as that of the address line of the first embodiment is used as a power element, for example, a gate electrode of a GTO (gate turn-off thyristor), an IGBT (insulated gate bipolar transistor), a thyristor, or an extraction electrode from a semiconductor layer. Can be applied.

【0075】[0075]

【発明の効果】以上説明したように本発明の電極配線材
料は、Wを10原子%乃至90原子%の濃度で含有した
MoW合金を主成分とし、0.0003原子%乃至3原
子%のKrを含むので、充分に低い抵抗率を有し、しか
も取扱いが容易である。
As described above, the electrode wiring material of the present invention contains W in a concentration of 10 atom% to 90 atom%.
Main component is MoW alloy , 0.0003 atomic% to 3 original
Since it contains a small amount of Kr , it has a sufficiently low resistivity and is easy to handle.

【0076】また、本発明の電極配線基板は、ガラス基
板上に電極配線が形成されてなる電極配線基板におい
て、前記電極配線は上記の電極配線材料を材料としてい
ので、信頼性の高いものである。
The electrode wiring board of the present invention is an electrode wiring board in which electrode wiring is formed on a glass substrate, and the electrode wiring is made of the above electrode wiring material.
Since that is highly reliable.

【図面の簡単な説明】[Brief description of drawings]

【図1】応力、抵抗率および膜はがれ率と、膜中のAr
含有量との関係を示す特性図。
FIG. 1 shows stress, resistivity, film peeling rate, and Ar in the film.
The characteristic view which shows the relationship with content.

【図2】応力、抵抗率および膜はがれ率と、膜中のKr
含有量との関係を示す特性図。
FIG. 2 Stress, resistivity, film peeling rate, and Kr in the film
The characteristic view which shows the relationship with content.

【図3】抵抗率とMoの含有量との関係を示す特性図。FIG. 3 is a characteristic diagram showing a relationship between resistivity and Mo content.

【図4】X線により測定された格子定数とMoの含有量
との関係を示す特性図。
FIG. 4 is a characteristic diagram showing the relationship between the lattice constant measured by X-ray and the Mo content.

【図5】抵抗率と成膜パワーとの関係を示す特性図。FIG. 5 is a characteristic diagram showing a relationship between resistivity and film formation power.

【図6】抵抗率とガス圧との関係を示す特性図。FIG. 6 is a characteristic diagram showing the relationship between resistivity and gas pressure.

【図7】抵抗率と成膜パワーとの関係を示す特性図。FIG. 7 is a characteristic diagram showing the relationship between resistivity and film formation power.

【図8】抵抗率とガス圧との関係を示す特性図。FIG. 8 is a characteristic diagram showing the relationship between resistivity and gas pressure.

【図9】図10のIX−IX線に沿う断面図。9 is a sectional view taken along line IX-IX in FIG.

【図10】本発明の電極配線材料を用いた液晶表示装置
の駆動回路基板を示す平面図。
FIG. 10 is a plan view showing a drive circuit board of a liquid crystal display device using the electrode wiring material of the present invention.

【図11】MoW合金のエッチングレートとW含有率と
の関係を示す特性図。
FIG. 11 is a characteristic diagram showing the relationship between the etching rate of MoW alloy and the W content.

【図12】MoTi合金のエッチングレートとW含有率
との関係を示す特性図。
FIG. 12 is a characteristic diagram showing the relationship between the etching rate of MoTi alloy and the W content.

【図13】参考例に係る電極配線材料を用いた液晶表示
装置の液晶駆動回路基板のを示す断面図。
FIG. 13 is a cross-sectional view showing an example of a liquid crystal drive circuit board of a liquid crystal display device using an electrode wiring material according to a reference example .

【図14】本発明の電極配線材料を用いた液晶表示装置
の液晶駆動回路基板の他の例を示す断面図。
FIG. 14 is a cross-sectional view showing another example of a liquid crystal drive circuit board of a liquid crystal display device using the electrode wiring material of the present invention.

【図15】本発明の電極配線材料を用いた半導体装置の
回路基板を示す断面図。
FIG. 15 is a cross-sectional view showing a circuit board of a semiconductor device using the electrode wiring material of the present invention.

【符号の説明】[Explanation of symbols]

1…アドレス線、2…信号線、3,30,46,10
6,116…ソース・ドレイン電極、4…半導体膜、
5,19…絶縁膜、6…画素電極、7…絶縁膜、8…カ
ラーフィルター、10…ガラス基板、11…対向電極、
12…液晶層、13…アドレス電極パッド、14…コン
タクトホール、15…アドレス電極、16…液晶材料、
17…TFT、9,18…ブラックマトリクス、20…
対向基板、21,110…液晶駆動回路基板、40…シ
リコン窒化膜、41…単結晶基板、42,102,11
1 …ゲート電極、45…n+ 領域、47…フィールド
酸化膜、103,104…多結晶Si、1071 ,11
3 …層間絶縁膜、1073 …ゲート酸化膜、1122
…Cs配線、114…非晶質Si活性層、115…n+
非晶質Si層、206,216…画素電極。
1 ... Address line, 2 ... Signal line, 3, 30, 46, 10
6, 116 ... Source / drain electrodes, 4 ... Semiconductor film,
5, 19 ... Insulating film, 6 ... Pixel electrode, 7 ... Insulating film, 8 ... Color filter, 10 ... Glass substrate, 11 ... Counter electrode,
12 ... Liquid crystal layer, 13 ... Address electrode pad, 14 ... Contact hole, 15 ... Address electrode, 16 ... Liquid crystal material,
17 ... TFT, 9, 18 ... Black matrix, 20 ...
Counter substrate 21,110 ... Liquid crystal driving circuit substrate, 40 ... Silicon nitride film, 41 ... Single crystal substrate, 42, 102, 11
2 1 ... Gate electrode, 45 ... N + region, 47 ... Field oxide film, 103, 104 ... Polycrystalline Si, 107 1 , 11
7 3 ... interlayer insulating film, 107 3 ... gate oxide film, 112 2
... Cs wiring, 114 ... amorphous Si active layer, 115 ... n +
Amorphous Si layer, 206, 216 ... Pixel electrode.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 29/78 617M (72)発明者 熱田 昌己 神奈川県横浜市磯子区新磯子町33番地 株式会社東芝生産技術研究所内 (72)発明者 原 雄二郎 神奈川県横浜市磯子区新磯子町33番地 株式会社東芝生産技術研究所内 (72)発明者 岡 俊行 神奈川県横浜市磯子区新磯子町33番地 株式会社東芝生産技術研究所内 (72)発明者 竹村 モモ子 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内 (56)参考文献 特開 平5−263226(JP,A) 特開 平2−1918(JP,A) 特開 平6−61177(JP,A) 特開 平7−258827(JP,A) 特開 平6−317814(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 - 21/3213 H01L 21/768 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 7 Identification code FI H01L 29/78 617M (72) Inventor Masami Atsuta 33 Isoshin-cho, Isogo-ku, Yokohama, Kanagawa Prefecture ) Inventor Yujiro Hara, 33, Shinisogo-cho, Isogo-ku, Yokohama, Kanagawa Prefecture, Institute of Industrial Science and Technology, Toshiba (72) Inventor, Toshiyuki Oka 33, Isogo-cho, Isogo-ku, Yokohama, Yokohama, Kanagawa (72) ) Inventor Momoko Takemura 1 Komukai Toshiba-cho, Sachi-ku, Kawasaki City, Kanagawa Prefecture, Research & Development Center, Toshiba Corp. (56) Reference JP-A-5-263226 (JP, A) JP-A-2-1918 (JP, A) ) JP-A-6-61177 (JP, A) JP-A-7-258827 (JP, A) JP-A-6-317814 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/3205-21/3213 H01L 21/768

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 Wを10原子%乃至90原子%の濃度で
含有したMoW合金を主成分とし、0.0003原子%
乃至3原子%のKrを含んだことを特徴とする電極配線
材料。
1. A MoW alloy containing W in a concentration of 10 atom% to 90 atom% as a main component and 0.0003 atom%
An electrode wiring material containing 3 to 3 atomic% of Kr.
【請求項2】 前記主成分にTiが添加されている請求
項1に記載の電極配線材料。
2. The electrode wiring material according to claim 1, wherein Ti is added to the main component.
【請求項3】 前記Krの含有量が、0.0003原子
%乃至1原子%である請求項1に記載の電極配線材料。
3. The electrode wiring material according to claim 1, wherein the content of Kr is 0.0003 atom% to 1 atom%.
【請求項4】 前記Krの含有量が、0.0003原子
%乃至0.5原子%である請求項1に記載の電極配線材
料。
4. The electrode wiring material according to claim 1, wherein the content of Kr is 0.0003 atom% to 0.5 atom%.
【請求項5】 ガラス基板上に電極配線が形成されてな
る電極配線基板において、前記電極配線は請求項1乃至
請求項の何れか1項に記載の電極配線材料を材料とし
たことを特徴とする電極配線基板。
5. An electrode wiring board having electrode wiring formed on a glass substrate, wherein the electrode wiring is made of the electrode wiring material according to any one of claims 1 to 4. And electrode wiring board.
【請求項6】 前記電極配線の材料のバルク状態におけ
る格子定数と前記電極配線の格子定数との差の前記バル
ク状態における格子定数に対する割合が±3%以内であ
ることを特徴とする請求項に記載の電極配線基板。
6. The method of claim, wherein the ratio of the lattice constant in the bulk state of the difference between the lattice constant of the electrode wiring and the lattice constant in the bulk state of the material of the electrode wire is within 3% ± 5 The electrode wiring board according to.
【請求項7】 前記割合が±1%以内である請求項
記載の電極配線基板。
7. The electrode wiring board according to claim 6 , wherein the ratio is within ± 1%.
【請求項8】 前記電極配線がスパッタリング法により
形成された請求項に記載の電極配線基板。
8. The electrode wiring board according to claim 5 , wherein the electrode wiring is formed by a sputtering method.
【請求項9】 前記電極配線は前記ガラス基板に接触し
ていることを特徴とする請求項に記載の電極配線基
板。
9. The electrode wiring board according to claim 5 , wherein the electrode wiring is in contact with the glass substrate.
【請求項10】 ITO電極をさらに具備し、前記電極
配線は前記ITO電極に接触していることを特徴とする
請求項に記載の電極配線基板。
10. The electrode wiring board according to claim 5 , further comprising an ITO electrode, wherein the electrode wiring is in contact with the ITO electrode.
JP25325995A 1994-09-29 1995-09-29 Electrode wiring material and electrode wiring board using the same Expired - Fee Related JP3488551B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25325995A JP3488551B2 (en) 1994-09-29 1995-09-29 Electrode wiring material and electrode wiring board using the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP23393294 1994-09-29
JP6-233932 1994-09-29
JP25325995A JP3488551B2 (en) 1994-09-29 1995-09-29 Electrode wiring material and electrode wiring board using the same

Publications (2)

Publication Number Publication Date
JPH08153722A JPH08153722A (en) 1996-06-11
JP3488551B2 true JP3488551B2 (en) 2004-01-19

Family

ID=26531268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25325995A Expired - Fee Related JP3488551B2 (en) 1994-09-29 1995-09-29 Electrode wiring material and electrode wiring board using the same

Country Status (1)

Country Link
JP (1) JP3488551B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW400556B (en) * 1997-02-26 2000-08-01 Samsung Electronics Co Ltd Composition for a wiring, a wiring using the composition, a manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US6614083B1 (en) 1999-03-17 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Wiring material and a semiconductor device having wiring using the material, and the manufacturing method
TW444257B (en) * 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
US7245018B1 (en) 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6661096B1 (en) 1999-06-29 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Wiring material semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
JP4831885B2 (en) 2001-04-27 2011-12-07 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
GB2399350B (en) * 2003-03-11 2006-06-21 Trikon Technologies Ltd Methods of forming tungsten or tungsten containing films
WO2012067030A1 (en) * 2010-11-16 2012-05-24 株式会社アルバック Electrode film, sputtering target, thin-film transistor, method for manufacturing thin-film transistor
JP5779692B2 (en) * 2014-05-13 2015-09-16 株式会社半導体エネルギー研究所 Semiconductor device
EP3303984B1 (en) * 2015-05-27 2024-02-21 Saint-Gobain Performance Plastics Corporation Biosensor electrode and method of forming a biosensor electrode

Also Published As

Publication number Publication date
JPH08153722A (en) 1996-06-11

Similar Documents

Publication Publication Date Title
US5821622A (en) Liquid crystal display device
US5428250A (en) Line material, electronic device using the line material and liquid crystal display
US4905066A (en) Thin-film transistor
US5296653A (en) Device having a multi-layered conductor structure
US7276732B2 (en) Thin film transistor array panel
JP3302894B2 (en) Liquid crystal display
JP4272272B2 (en) Wiring composition, metal wiring using the composition and manufacturing method thereof, display device using the wiring and manufacturing method thereof
US5968850A (en) Wiring using chromium nitride and methods of fabrication therefor, liquid crystal display panels using the same wiring and methods of fabrication therefor
US5738948A (en) Electrode-wiring material and electrode-wiring substrate using the same
JP3488551B2 (en) Electrode wiring material and electrode wiring board using the same
JPH09307113A (en) Semiconductor device and manufacture thereof
JPH11271792A (en) Liquid crystal display device
JPH08248442A (en) Liquid crystal display device
JP3573778B2 (en) Liquid crystal display
JPH0555575A (en) Semiconductor device
JP2000305104A (en) Liquid crystal display device and manufacture thereof
JP2823178B2 (en) Metal wiring board and manufacturing method thereof
JPH0713180A (en) Liquid crystal display device
JP3139764B2 (en) Wiring material and liquid crystal display
JP3169322B2 (en) Active matrix substrate and manufacturing method thereof
JP2856376B2 (en) Active matrix substrate
JPH04240824A (en) Array substrate for liquid crystal display device
JPH06202148A (en) Thin-film transistor for liquid crystal display device and its production
JPH0335524A (en) Semiconductor device
JPH0736056A (en) Active matrix type liquid crystal display device

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101031

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees