JP3488258B2 - プログラマブル論理アレイ集積回路 - Google Patents
プログラマブル論理アレイ集積回路Info
- Publication number
- JP3488258B2 JP3488258B2 JP23486892A JP23486892A JP3488258B2 JP 3488258 B2 JP3488258 B2 JP 3488258B2 JP 23486892 A JP23486892 A JP 23486892A JP 23486892 A JP23486892 A JP 23486892A JP 3488258 B2 JP3488258 B2 JP 3488258B2
- Authority
- JP
- Japan
- Prior art keywords
- programmable logic
- multiplexer
- conductors
- programmable
- logic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1737—Controllable logic circuits using multiplexers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17724—Structural details of logic blocks
- H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17736—Structural details of routing resources
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
レイ集積回路に係り、より詳細にはプログラマブル論理
要素の改良された配置とこれら要素間の改良された相互
接続とを備えたプログラマブル論理アレイ集積回路に関
する。
り、それは相当多くの比較的基本の個々のプログラマブ
ル論理要素を2次元アレイの状態で提供する。また、こ
のアレイは論理信号を、プログラマブル論理要素へ、プ
ログラマブル論理要素から、およびプログラマブル論理
要素間に、伝導するために交差する信号導体のグリッド
を備える。このようなプログラマブル論理アレイは、例
えばカーターの米国特許第4,642,487号、第
4,706,216号及び第4,758,985号に、
そしてフリーマンの米国特許第4,870,302号の
中に示されている。
進歩するにつれ、益々チップ上にプログラマブル論理要
素を置くことが可能になる。要素の数が増加すると、そ
れらを相互接続するために使用する技術を改良すること
が重要となる。例えば、プログラマブル論理要素の能力
を十分に利用できるように、そしてこの種の資源の過剰
な無駄使いをするような多数の経路を用意することな
く、複雑な論理機能(プログラマブル論理要素の連結を
要求する)が実行できるように、これらの要素間の十分
な相互接続経路を提供することが重要である。同様に、
プログラマブル要素の数が増加するにつれ、実行し得る
論理の複雑さもまた増加する。しかし、プログラミング
タスクを構築するのに対応して援助する付加的な論理構
造が回路中に備えられていない場合、このことが今度は
回路をプログラミングするタスクの複雑さを増加させる
ことになる。
はプログラマブル論理アレイ集積回路内のプログラマブ
ル論理要素を構成し、かつ相互接続するための改良され
た技術を提供することである。
ラマブル論理アレイ集積回路を提供することである。
のこれら及び他の目的は、本発明の原理に従い、比較的
大きく且つ複雑な相互接続によるのではなく、比較的小
さく簡単な固定相互接続により所望の相互接続をもたら
すようプログラムできるマルチプレクサに相互接続され
る信号導体を有するプログラマブル論理アレイ集積回路
を提供することにより達成される。交点またはその近く
でプログラマブル要素により各々互いに他の導体とプロ
グラマブルに接続可能な幾つかの他の信号導体と交差す
る信号導体を有するのではなく、簡単な非プログラマブ
ルの横断接続がそれらの他の導体の各々に対し行なわ
れ、この横断接続はマルチプレクサに並列に適用され
る。それから、マルチプレクサをその入力の1つを出力
として選択するためにプログラムすることができる。マ
ルチプレクサの出力は、プログラマブル論理要素への入
力、集積回路からの出力、或いはデバイス内の幾つかの
他の導体の1つまたはそれ以上とプログラマブルに接続
可能なリード線となり得る。
る他の相互接続技術は、プログラマブル論理要素を複数
の相互に排他的なグループにグループ分けすることであ
り、各グループはそのグループ内の要素を相互接続する
ためにのみ使用され得る1またはそれ以上の導体に結合
されている。更に、グループ間の信号を搬送するために
使用できる他の導体がある。デバイスを幾つかの個別部
品に分解することにより各部品はデバイス全体よりもも
っと小さく且つもっと簡単に取り扱えるので、相互に排
他的な(すなわち、重ならないこと)グループ内でプロ
グラマブル論理要素をグループ分けすることが、デバイ
スをプログラミングするタスクを簡単化するのに役立
つ。各グループ内のプログラマブル論理要素を接続する
ためにのみ働く信号導体を提供することが、もっと長い
導体で結ばれることを避けて、隣接するプログラマブル
論理要素間をとてもちょうどよく短い相互接続で結ぶ。
このことが、要求される長い導体の数を低減するのに役
立つ。
れ、そして各グループが所定の相互接続信号導体と唯一
結合される上記配置において、各プログラマブル論理要
素はプログラマブル出力段を増加することが可能で、こ
のプログラマブル出力段はプログラマブル論理要素の出
力を結合されたグループを越えて行く導体に、あるいは
結合されたグループの相互接続導体のどちらにも供給す
るのに使用することができる。
な信号導体の相互接続と組合せて使用でき、それにより
幾つかの導体をより高密度に敷設し、相互接続アレイの
大きさを減少し、そしてアレイの各出力導体上の容量性
負荷を減少することを可能にする。入力導体(これはプ
ログラマブル相互接続の比較的大きなサイズのために、
入力導体に対しかなり広い間隔を強いることになる)と
出力導体との各交点においてプログラマブル相互接続を
有する多数の平行な入力導体と交差する1本の出力導体
の代わりに、プログラマブルに制御された出力をマルチ
プレクサへ供給する2本の実質的に平行な出力導体が使
用される。これらの出力導体の各々は入力導体の1つ置
きにだけとなるプログラマブル相互接続を有し、従っ
て、出力導体の1つに接続可能な入力導体は、この出力
導体の他の1つに接続可能な入力導体と交互に入り込
む。入力導体の長手方向の軸にいくらか平行なプログラ
マブル相互接続をこのように拡張することにより、入力
導体はより近接して一緒に配置されることができ、その
ことは集積回路上の貴重なスペースを節約することにな
る。この技術をまた使用することができ、所望ならば入
力導体と出力導体間のプログラマブル相互接続を制御す
るために要求されるプログラマブル要素の数を更に一層
減少することができる。特に、1つのプログラマブル要
素が2つの相互接続、その1つは一方の出力導体上にあ
り、もう1つは他方の出力導体上にある相互接続を制御
するために使用することができる。それから、出力マル
チプレクサは、所望の出力信号の最終的な選択を行な
う。この方法でプログラマブル要素の数を減少すること
は、特に、プログラマブル要素が比較的大きな場合(例
えば、それらが制御する信号導体の相互接続要素に比較
して)、有益である。本当に、プログラマブルに制御さ
れる出力マルチプレクサへ供給する2つの出力信号導体
より多くを使用すること、および要求されるプログラマ
ブル要素数をなおさらに減少するために2つの出力導体
より多くの各々出力導体上の1つの相互接続要素を制御
する各プログラマブル要素を有することが望まれる。
々の利益は、添付図面と共に、次の好適な実施例の詳細
な説明からもっと明かとなるであろう。
れた例示的なプログラマブル論理アレイ集積回路10
は、プログラマブル論理要素のグループ12の2次元ア
レイを備える。破線14により取り囲まれ、典型的なグ
ループ12を含む図1の代表的な部分を図2に詳細に示
す。図2に示される構造は、ここではときどき論理アレ
イブロックすなわちLABとして参照される。従って、
集積回路10(図1)は8×8の64個のLAB14の
2次元アレイである。
16個のプログラマブル論理要素すなわちマクロセル2
0を含み、その代表的なものは図3により詳細に示され
る。特に、他の種類の論理要素を使用し得るけれども、
図3に図示される例示的な実施例において各プログラマ
ブル論理要素20は、D型フリップフロップと4入力の
ルックアップテーブル要素22(図4により詳細に示さ
れる)と、トライステートドライバの論理24とを備え
る。図4に示すように、各要素22は4つのバイナリ入
力信号の16個の可能な組合せの各々に対し、所望のバ
イナリ出力信号値を作るためにプログラマブルな4入力
のルックアップテーブル30を含む。ルックアップテー
ブル30の出力信号は、直接およびD型フリップフロッ
プ32を介しての両方によりマルチプレクサ34へ印加
される。フリップフロップ32は、マルチプレクサ36
へ印加される信号のどちらによっても、すなわち全体ク
ロック信号のどちらによっても、或いはルックアップテ
ーブル30への入力の1つによってもクロックされるこ
とができる。マルチプレクサ34と36は、従来のプロ
グラマブル要素35と37(例えば、RAM,EPRO
M,EEPROM,ヒューズ,或いはアンチヒューズ素
子)により制御される。
のプログラマブル論理要素間にのみ信号を搬送するため
に使用される得る複数の信号導体40(例えば、LAB
内のプログラマブル論理要素20のそれぞれに対するも
の)を有する(図2もまた見よ)。従って、各LABと
結合される導体40はそのLABとだけ結合され、その
LABを越えては延長しない。更に、複数の信号導体4
2は、LAB14の各横方向の列と結合される。これら
の信号導体を、LABの結合された横方向の列内のLA
B間の信号を搬送するために使用することができる。例
えば、LABの各横方向の列に対してそのような導体4
2が80本供給されるだろう。これは、各横方向のプロ
グラマブル論理要素の数より少ないので、導体42の幾
つかは2つのプログラマブル論理要素の出力に接続され
る。
られたものとは異なる2種類の縦方向の信号導体があ
る。これらの第1番目は、各プログラマブル論理要素2
0内のルックアップテーブル30へ4つの入力を供給す
る。これらの導体は図1に示されていないが、他の図に
おける参照符号50により確認される。これらの導体
は、結合されたプログラマブル論理要素のLABの外へ
は行かない。それらにより、結合されたプログラマブル
論理要素は結合されたLAB内の導体40から、および
/または結合されたLABを通過する導体42から入力
信号を受け取ることができる。各導体50は、それが交
差する横方向の導体40および42の幾つか或いは全部
とプログラマブルに相互接続し得る。可能な相互接続の
中の1つだけが、一般にどの時点でも行なわれる。
され得る。図5に示すように、例えば、各導体50はそ
れが交差する横方向の導体の幾つか或いは全部にプログ
ラマブな相互接続52を有する1本の線とし得る。代わ
りに図6に示すように、各導体50は2本(またはそれ
以上)の導体50aおよび50bにより与えられるマル
チプレクサ54の出力信号とし得る。導体50aおよび
50bの各々は、50aおよび50bにより交差される
入力導体の相互に排他的な部分集合へのプログラマブル
な相互接続を有する。これらの部分集合は、2つの隣接
する入力導体40および42が同じ出力導体50aおよ
び50bへのプログラマブルな相互接続を有しないよう
に選択される。入力導体40および42の長手軸に平行
な隣接するプログラマブル相互接続をこのように離すこ
とにより、入力導体を一緒により近く置くことが可能に
なる。回路10上に多数の導体が与えられる場合、この
ことは重要な問題となり得る。各導体50aおよび50
b上の容量性負荷は、同じ可能な全相互接続数を有する
1本の導体上のものよりも少なく、それによりこのデバ
イスのより速い動作が可能となる。マルチプレクサ54
は、入力50aまたは50bの1つを出力に接続するよ
うプログラマブルデバイス55により制御される。図7
に示される別の可能な代わりのものとして、出力導体5
0に接続され得る各入力導体40および42は、固定接
続部56により接続される交差分岐導体50t〜50x
を有する。これらの分岐導体は、入力の中のどの1つを
も出力に接続することができるマルチプレクサ58への
入力となる。マルチプレクサ58は、プログラマブル要
素59によりこの接続を行なうよう制御される。固定接
続部56は、プログラマブル相互接続よりもより小さく
でき、そして図5および図6に示すようなプログラマブ
ル相互接続に比較して、これらはまた入力導体40と4
2上の負荷を低減する。
要素を制御するために要求されるプログラマブル要素の
数は、所望ならば図8に示すエンハンスメントを用いる
ことにより目覚ましく減少することができる。特に、プ
ログラマブル要素53(例えば、従来のRAMセル)
は、マルチプレクサ54へ供給する2またはそれ以上の
出力導体の各々と結合された相互接続素子52を制御す
るのに使用される。(図8では、マルチプレクサ54は
もっと詳細に、プログラマブル要素55の「真」及び
「補数」出力によりそれぞれ制御されるパストランジス
タ54aおよび54bを備えるように示されている。)
従って、どのプログラマブル要素53でも入力導体を出
力導体へ接続するようプログラムされる場合、その様な
2つの接続が行なわれる。所望の接続の最終的な選択
は、マルチプレクサ54によって行なわれる。各相互接
続要素が別々のプログラマブル要素により制御される実
施例と比較して、必要とされるプログラマブル要素の数
は図8に示される技術を用いることにより劇的に(すな
わち、ほとんど半分にまで)減少される。アレイ内に要
求されるプログラマブル要素の数を減少することによっ
てかなりより小さな相互接続アレイを製造できるので、
このことは特にプログラマブル要素がかなり大きい(例
えば、相互接続要素に比較して)場合に重要となり得
る。
0aおよび50bだけが各マルチプレクサ54へ供給す
ることが示されているが、2つ以上の導体により供給さ
れるもっと大きなマルチプレクサが、これらの図のいず
れでも示される種類の実施例において、所望ならば使用
できることは理解されるであろう。各マルチプレクサに
供給する2つ以上の導体を有する図8の種類の実施例の
場合で、各プログラマブル要素53はマルチプレクサに
供給する各導体に結合された1つの相互接続素子52を
制御することができる。これにより、プログラマブル要
素の要求される数におけるいっそう大きな減少を可能に
する。
な出力導体との間の相互接続を提供するためのこの発明
に従って使用され得る別の技術が、図9に示される。入
力導体40および42と出力導体50とが交差する所に
多数のプログラマブル相互接続を提供する代わりに、各
入力導体はそれに固定して接続された横断分岐43を有
する。これら横断分岐の幾つかが、マルチプレクサ45
への入力としてグループ分けされる。マルチプレクサ4
5の各々は、その入力の1つをその出力49として選択
するために、結合されたプログラマブル要素47により
制御される。各マルチプレクサの出力導体49は、出力
導体50を横切って(追加入力導体として)延長されて
おり、そしてこれらの出力導体の幾つか或いは全部に対
するプログラマブル相互接続52を有する。図9に示さ
れる技術は、用いられるプログラマブル相互接続52の
数を減少することにより導体40,42および50と交
差するグリッドの大きさを減少する。また、それは入力
導体40および42上の負荷をも減少する。
素20に接続された信号導体に関して説明されたもので
あるが、これらの技術は集積回路上の導体の第1のグル
ープと第2のグループ間でクロスポイントスイッチ型の
相互接続が要求される所ではどこでも同等に適用可能で
あることは理解されるであろう。
戻ると、他の種類の縦方向の導体が各図中の参照符号6
0により確認される。これらは、LAB14の横方向の
列の間に延長する唯一の縦方向の導体である。図2で見
ることができるように、回路を横切る各プログラマブル
論理要素に結合された、2つの導体60がある。言い換
えれば、図2に示される最も左の一対の導体は、回路1
0の全縦方向寸法に沿って延在し、図2に示される代表
的なLABに有るように示される各横方向の列内の最も
左のプログラマブル論理要素に対し同じ関係を有する。
合されたこの2つの導体60の使われ方は、図3におい
てもっとはっきりと理解できる。導体60aは代表的な
プログラマブル論理要素20のトライステートドライバ
24内のマルチプレクサ62の1入力のみに接続され
る。(この縦列内の少なくとも幾つかの他の要素20に
おいて、導体60aは図3中の導体60bに対して示さ
れるやり方でその代わりとして接続される。)導体60
bはマルチプレクサ62の入力とトライステートドライ
バ要素64の出力の両方に接続される。(この縦列内の
少なくとも幾つかの他の要素20において、導体60b
は図3中の導体60aに対して示されるやり方でその代
わりとして接続される。)マルチプレクサ62の残りの
入力および要素64の入力は、論理モジュール22の出
力であることを注記する。マルチプレクサ62の出力
は、トライステートドライバ要素66に印加される。こ
のトライステートドライバ要素66の出力は、長い横方
向の導体42の1つに接続される。マルチプレクサ62
により行われる接続および要素64および66の各々の
オンまたはオフのいずれかは、プログラマブル要素6
3,65および67により制御される。
1つの横方向列から別の横方向列へ信号を搬送するのに
使用できることは明らかであろう。例えば、図3におい
て要素64を介して導体60bに印加されるプログラマ
ブル論理要素の出力信号は、どの他の縦に整列されたプ
ログラマブル論理要素においてもマルチプレクサ62か
らの出力となり得、それによりマルチプレクサ出力が接
続されるべき横方向の導体42へつながれる。この横方
向の導体42から、信号は横方向導体が接続可能などの
導体50によっても取り出されることができる。更に
(結合された短い横方向のライン40を介して)結合さ
れたLAB内の他のプログラマブル論理要素への入力と
して利用することができるように、結合された論理モジ
ュール22の出力信号を結合された長い横方向の導体4
2に印加するために要素62および66を代わりに使用
することができ、論理モジュールの出力はまた結合され
た横方向の列における他のLAB内のプログラマブル論
理要素への入力用に利用することもできる。トライステ
ートドライバモジュール24により、この方法で使用さ
れている論理モジュールの出力信号を要素64を介して
導体60の1つに同時に印加することができる。これに
対して、結合された論理モジュール22の出力信号を長
い横方向の導体42へ印加するのに使用されていないト
ライステートドライバモジュール24はどれでも、縦方
向の導体60aまたは60bを長い横方向の導体へ接続
する際に使用するために開放される。
れない)は、どの所望のやり方でも(例えば、適当な入
力および/または出力ドライバを介して選択された導体
42または60を入力および/または出力パッドに接続
することにより)接続されることができる。
的なLABグループにグループ分けすること、各々はグ
ループ内のプログラマブル論理要素間でデータを転送す
るための結合された短い横方向の導体40を備えるが、
このグループ分けすることは回路の構成を改良するため
に(これによりプログラミングを簡単化する)役立つば
かりでなく、必要とされる長い導体(例えば、42)の
数もまた顕著に減少する。次には、このことが回路チッ
プ上の貴重なスペースをもまた節約する。
するだけであり、この発明の範囲および精神を逸脱する
ことなく種々の変更が当業者らにより行えることは理解
できるであろう。例えば、ルックアップテーブル22の
入力の数は任意であり、所望ならば4以上または以下に
することができる。同様に、LAB当りのプログラマブ
ル論理要素の数は任意であり、所望ならば16以上また
は以下にすることができる。また、チップ上のLAB1
4の数も任意であり、所望ならば64以上または以下に
することができる。導体40,42,および60の数も
また、所望ならば変更することができる。
路の簡略化したブロック結線図である。
ク結線図である。
ク結線図である。
である。
す図である。
す図である。
す図である。
す図である。
す図である。
Claims (27)
- 【請求項1】 複数のプログラマブル論理要素を有する
プログラマブル論理アレイ集積回路において、各プログ
ラマブル論理要素は少なくとも1つのプログラマブル論
理要素出力リード線を有すると共に少なくとも1つの前
記プログラマブル論理要素は少なくとも1つのプログラ
マブル論理要素入力リード線を有し、前記プログラマブ
ル論理要素の出力リード線のいずれか1つを前記プログ
ラマブル論理要素入力リード線に選択的に接続するため
の手段は、 複数のマルチプレクサ入力リード線と1つのマルチプレ
クサ出力リード線とを有するマルチプレクサであり、マ
ルチプレクサ入力リード線のいずれか1つをマルチプレ
クサ出力リード線に選択的に接続するマルチプレクサ
と、 前記プログラマブル論理要素出力リード線の各々を前記
マルチプレクサ入力リード線の各々1つに接続するため
の手段と、および前記マルチプレクサ出力リード線を前
記プログラマブル論理要素入力リード線に接続するため
の手段であり、前記プログラマブル論理要素出力リード線の各々を前記
マルチプレクサ入力リード線の各々一つに接続する前記
手段は 、各々プログラマブル論理要素出力リード線の各
々1つに結合された第1の導体を有し、前記マルチプレ
クサ入力リード線の各々が前記第1の導体の各々一つに
固定結合で接続され、前記固定結合により、前記第1の
導体が互いに近接して配置される手段とから構成される
プログラマブル論理アレイ集積回路。 - 【請求項2】 前記マルチプレクサにより行なわれる接
続を制御するためのプログラマブル手段から更に構成さ
れる請求項1記載のプログラマブル論理アレイ集積回
路。 - 【請求項3】 複数のプログラマブル論理要素を有する
プログラマブル論理アレイ集積回路において、各プログ
ラマブル論理要素は少なくとも1つのプログラマブル論
理要素入力リード線と少なくとも1つのプログラマブル
論理要素出力リード線とを有し、前記プログラマブル論
理要素出力リード線を選択的に前記プログラマブル論理
要素入力リード線に接続するための手段は、 前記プログラマブル論理要素間に延在する複数の平行な
導体と、 前記プログラマブル論理要素出力リード線を前記平行な
導体に接続する手段と、 複数のマルチプレクサ入力リード線と1つのマルチプレ
クサ出力リード線とを有するマルチプレクサであり、マ
ルチプレクサ入力リード線のいずれか1つをマルチプレ
クサ出力リード線に選択的に接続するマルチプレクサで
あり、前記マルチプレクサ入力リード線の各々が前記平
行な導体の各々一つに固定結合で接続され、前記固定結
合により、前記平行な導体が互いに近接して配置された
マルチプレクサと、および前記マルチプレクサ出力リー
ド線を複数の前記プログラマブル論理要素入力リード線
のいずれかに選択的に接続する手段とから構成されるプ
ログラマブル論理アレイ集積回路。 - 【請求項4】 前記平行な導体が相互接続の可能性なし
に前記複数のプログラマブル論理要素入力リード線と交
差する請求項3記載のプログラマブル論理アレイ集積回
路であり、かつ選択的に接続するための前記手段は、 前記複数のプログラマブル論理要素入力リード線と交差
する前記マルチプレクサ出力リード線と、および前記マ
ルチプレクサ出力リード線を前記複数のプログラマブル
論理要素入力リード線の各々に選択的に接続するための
手段とから構成される請求項3記載のプログラマブル論
理アレイ集積回路。 - 【請求項5】 前記マルチプレクサにより行なわれる接
続を制御するためのプログラマブル手段から更になる請
求項3記載のプログラマブル論理アレイ集積回路。 - 【請求項6】 選択的に接続するための前記手段は、前
記マルチプレクサ出力リード線と前記各複数のプログラ
マブル論理要素入力リード線間のプログラマブル相互接
続からなる請求項3記載のプログラマブル論理アレイ集
積回路。 - 【請求項7】 前記マルチプレクサ出力リード線を前記
複数のプログラマブル論理要素入力リード線の各々に選
択的に接続するための前記手段は、前記マルチプレクサ
出力リード線と前記各複数のプログラマブル論理要素入
力リード線間のプログラマブル相互接続からなる請求項
4記載のプログラマブル論理アレイ集 積回路。 - 【請求項8】 集積回路上の複数の平行な第1の導体の
うちのいずれか1つを前記集積回路上の複数の平行な第
2の導体のうちの少なくとも一つに接続するための装置
において、 複数のマルチプレクサ入力リード線と1つのマルチプレ
クサ出力リード線とを有するマルチプレクサであり、マ
ルチプレクサ入力リード線のいずれか1つをマルチプレ
クサ出力リード線に選択的に接続するマルチプレクサで
あって、前記マルチプレクサ入力リード線の各々を前記
第1の導体の各々1つに固定結合により接続し、前記固
定結合により前記第1の導体は互いに近接して配置され
るマルチプレクサと、および、 前記マルチプレクサ出力リード線を少なくとも一つの前
記複数の第2の導体に選択的に接続するための手段とか
ら構成される装置。 - 【請求項9】 前記第2の導体は相互接続の可能性なし
に前記第1の導体と交差し、前記マルチプレクサ出力リ
ード線は前記第2の導体と交差し、かつ選択的に接続す
るための前記手段は、前記マルチプレクサ出力リード線
を前記複数の第2の導体の各々へ選択的に接続するため
の手段とからなる請求項8記載の装置。 - 【請求項10】 前記マルチプレクサにより行なわれる
接続を制御するためのプログラマブル手段から更になる
請求項8記載の装置。 - 【請求項11】 選択的に接続するための前記手段は、
前記マルチプレクサ出力リード線と前記複数の第2の各
導体間とのプログラマブル相互接続からなる請求項8記
載の装置。 - 【請求項12】 前記マルチプレクサ出力リード線を前
記複数の第2の導体の各々に選択的に接続するための前
記手段は、前記マルチプレクサ出力リード線と前記複数
の各第2の導体間のプログラマブル相互接続からなる請
求項9記載の装置。 - 【請求項13】 集積回路上の複数の第1の信号導体の
いずれか1つにおける一つの信号を前記回路上の信号利
用デバイスの信号利用入力端子に印加するための装置に
おいて、複数の第2の信号導体であって、第2の信号導体の各々
が前記第1の信号導体の1グループ内の各導体に選択的
に接続可能であり、且つ前記第1の信号導体に対して選
択可能に接続される前記各グループは、各々互いに排他
的であるような第2の信号導体と、 複数のマルチプレクサ入力リード線と1つのマルチプレ
クサ出力リード線とを有するマルチプレクサであり、マ
ルチプレクサ入力リード線のいずれか1つをマルチプレ
クサ出力リード線に 選択的に接続するマルチプレクサで
あって、前記マルチプレクサ入力リード線の各々は前記
第2の導体の各々1つに接続され、かつ前記マルチプレ
クサ出力リード線が前記信号を利用するデバイスの信号
利用入力端子に接続されるマルチプレクサとから構成さ
れる装置。 - 【請求項14】 前記第1の信号導体は実質的に互いに
平行であり、前記第2の信号導体は実質的に互いに平行
であると共に前記第1の信号導体を横切り、そして前記
各グループの内の第1の信号導体は別の前記グループの
中の第1の信号導体と交互に入り込んでいる請求項13
記載の装置。 - 【請求項15】 前記マルチプレクサにより行なわれる
接続を制御するためのプログラマブル手段から更になる
請求項13記載の装置。 - 【請求項16】 前記第1と第2の信号導体間の選択的
な接続は、前記第1と第2の信号導体間のプログラマブ
ル相互接続により行なわれる請求項13記載の装置。 - 【請求項17】 1個のプログラマブル要素が、前記第
2の信号導体と前記第1の信号導体との少なくとも2つ
の間のプログラマブル相互接続を制御する請求項16記
載の装置。 - 【請求項18】 1個のプログラマブル要素が、(1)
前記第1の信号導体の1番目と前記第2の信号導体の1
番目との間のプログラマブル相互接続と、および(2)
前記第1の信号導体の2番目と前記第2の信号導体の2
番目との間のプログラマブル相互接続とを制御する請求
項16記載の装置。 - 【請求項19】 少なくとも1つのプログラマブル論理
要素入力リード線と少なくとも1つのプログラマブル論
理要素出力リード線とをそれぞれ有し、かつ、複数の互
いに排他的なグループにグループ分けされたプログラマ
ブル論理要素を備えるプログラマブル論理アレイ集積回
路デバイスにおいて、 各グループのプログラマブル論理要素出力リード線を、
そのグループのプログラマブル要素入力リード線に選択
的に接続するために、前記各グループだけに結合された
複数の第1の信号導体と、および前記グループの内の少
なくとも一つにおけるプログラマブル論理要素のうちの
少なくとも1つのプログラマブル論理要素出力リード線
を、他のグループのプログラマブル論理要素入力リード
線のうちの少なくとも一つに、選択的に接続するための
複数の第2の信号導体とから構成されるプログラマブル
論理アレイ集積回路デバイス。 - 【請求項20】 前記各第2の信号導体は結合された複
数の前記プログラマブル論理要素出力リード線のいずれ
からでも信号を受信することができ、そして前記デバイ
スは、結合された第2の信号導体に接続されているプロ
グラマブル論理要素出力リード線に信号を選択的に印加
するために、前記プログラマブル論理要素出力リード線
の各々と結合されたゲート手段から更に構成される請求
項19記載のプログラマブル論理アレイ集積回路デバイ
ス。 - 【請求項21】 前記ゲート手段が、結合されたプログ
ラマブル論理要素出力リード線上の信号を結合された第
2の導体に印加するかどうかを制御するためのプログラ
マブル手段から更になる請求項20記載のプログラマブ
ル論理アレイ集積回路デバイス。 - 【請求項22】 前記グループは前記デバイス上に2次
元アレイの状態で配置され、前記第2の信号導体は前記
2次元アレイの第1次元方向に実質的に平行であり、前
記第1次元方向に実質的に平行に配列されたグループ間
に信号を導通させ、かつ前記デバイスは、さらに一つの
グループ中のプログラマブル論理要素の内の少なくとも
1つのプログラマブル論理要素出力リード線を、他のグ
ループのプログラマブル論理要素入力リード線のうちの
少なくとも一つに選択的に接続するために、前記2次元
アレイの第2次元方向に実質的に平行な複数の第3の信
号導体であり、かつ前記第3の信号導体は、第2次元方
向に実質的に平行に配列されるグループ間で信号を導通
させる複数の第3の信号導体からなる請求項19記載の
プログラマブル論理アレイ集積回路デバイス。 - 【請求項23】 プログラマブル論理要素入力リード線
に選択的に接続するために、前記第3の導体の各々を前
記第2の導体の選択されたものに選択的に接続するため
の手段から更になる請求項22記載のプログラマブル論
理アレイ集積回路デバイス。 - 【請求項24】 結合された第3の信号導体に接続され
るプログラマブル論理要素出力リード線に、信号を選択
的に印加するために、プログラマブル論理要素の内の少
なくとも1つと結合されたゲート手段からさらになる請
求項22記載のプログラマブル論理アレイ集積回路デバ
イス。 - 【請求項25】 前記ゲート手段が、結合されたプログ
ラマブル論理要素の出力信号を、結合された第3の信号
導体に印加するかどうかを制御するためのプログラマブ
ル手段からさらになる請求項24記載のプログラマブル
論理アレイ集積回路デバイス。 - 【請求項26】 前記少なくとも1つのプログラマブル
論理要素は、複数のマルチプレクサ入力リード線の1つ
を一つのマルチプレクサ出力リード線に選択的に接続す
るためのマルチプレクサであって、前記マルチプレクサ
入力リード線の1つは少なくとも1つの前記プログラマ
ブル論理要素の内のプログラマブル論理要素出力リード
線に接続され、前記マルチプレクサ入力リード線のもう
1つは前記第3の信号導体の1つに接続され、かつ前記
マルチプレクサ出力リード線は前記第2の信号導体の1
つに接続されているマルチプレクサから構成される請求
項22記載のプログラマブル論理アレイ集積回路デバイ
ス。 - 【請求項27】 前記マルチプレクサにより行なわれる
接続を制御するためのプログラマブル手段から更になる
請求項26記載のプログラマブル論理アレイ集積回路デ
バイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/754017 | 1991-09-03 | ||
US07/754,017 US5260610A (en) | 1991-09-03 | 1991-09-03 | Programmable logic element interconnections for programmable logic array integrated circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06318638A JPH06318638A (ja) | 1994-11-15 |
JP3488258B2 true JP3488258B2 (ja) | 2004-01-19 |
Family
ID=25033127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23486892A Expired - Lifetime JP3488258B2 (ja) | 1991-09-03 | 1992-09-02 | プログラマブル論理アレイ集積回路 |
Country Status (4)
Country | Link |
---|---|
US (3) | US5260610A (ja) |
EP (3) | EP1134896A2 (ja) |
JP (1) | JP3488258B2 (ja) |
DE (1) | DE69223010D1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105703765A (zh) * | 2014-12-16 | 2016-06-22 | 三星电子株式会社 | 基于dram的可重构逻辑 |
Families Citing this family (325)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6825698B2 (en) | 2001-08-29 | 2004-11-30 | Altera Corporation | Programmable high speed I/O interface |
US5367208A (en) | 1986-09-19 | 1994-11-22 | Actel Corporation | Reconfigurable programmable interconnect architecture |
US5451887A (en) * | 1986-09-19 | 1995-09-19 | Actel Corporation | Programmable logic module and architecture for field programmable gate array device |
US5489857A (en) * | 1992-08-03 | 1996-02-06 | Advanced Micro Devices, Inc. | Flexible synchronous/asynchronous cell structure for a high density programmable logic device |
US5644496A (en) * | 1989-08-15 | 1997-07-01 | Advanced Micro Devices, Inc. | Programmable logic device with internal time-constant multiplexing of signals from external interconnect buses |
US5457409A (en) * | 1992-08-03 | 1995-10-10 | Advanced Micro Devices, Inc. | Architecture of a multiple array high density programmable logic device with a plurality of programmable switch matrices |
US5621650A (en) * | 1989-10-30 | 1997-04-15 | Advanced Micro Devices, Inc. | Programmable logic device with internal time-constant multiplexing of signals from external interconnect buses |
US5384499A (en) * | 1991-04-25 | 1995-01-24 | Altera Corporation | High-density erasable programmable logic device architecture using multiplexer interconnections |
US5861760A (en) | 1991-04-25 | 1999-01-19 | Altera Corporation | Programmable logic device macrocell with improved capability |
US5260610A (en) * | 1991-09-03 | 1993-11-09 | Altera Corporation | Programmable logic element interconnections for programmable logic array integrated circuits |
US20020130681A1 (en) | 1991-09-03 | 2002-09-19 | Cliff Richard G. | Programmable logic array integrated circuits |
US5260611A (en) * | 1991-09-03 | 1993-11-09 | Altera Corporation | Programmable logic array having local and long distance conductors |
US5633830A (en) * | 1995-11-08 | 1997-05-27 | Altera Corporation | Random access memory block circuitry for programmable logic array integrated circuit devices |
US5550782A (en) * | 1991-09-03 | 1996-08-27 | Altera Corporation | Programmable logic array integrated circuits |
US5883850A (en) * | 1991-09-03 | 1999-03-16 | Altera Corporation | Programmable logic array integrated circuits |
US6759870B2 (en) | 1991-09-03 | 2004-07-06 | Altera Corporation | Programmable logic array integrated circuits |
US5274581A (en) | 1992-05-08 | 1993-12-28 | Altera Corporation | Look up table implementation of fast carry for adders and counters |
DE69304471T2 (de) * | 1992-08-03 | 1997-03-20 | Advanced Micro Devices Inc | Programmierbare logische Vorrichtung |
GB9223226D0 (en) * | 1992-11-05 | 1992-12-16 | Algotronix Ltd | Improved configurable cellular array (cal ii) |
US5434514A (en) * | 1992-11-19 | 1995-07-18 | Altera Corporation | Programmable logic devices with spare circuits for replacement of defects |
US5483178A (en) * | 1993-03-29 | 1996-01-09 | Altera Corporation | Programmable logic device with logic block outputs coupled to adjacent logic block output multiplexers |
US5809281A (en) * | 1993-03-30 | 1998-09-15 | Altera Corporation | Field programmable gate array with high speed SRAM based configurable function block configurable as high performance logic or block of SRAM |
US5596742A (en) * | 1993-04-02 | 1997-01-21 | Massachusetts Institute Of Technology | Virtual interconnections for reconfigurable logic systems |
US5352940A (en) * | 1993-05-27 | 1994-10-04 | Altera Corporation | Ram convertible look-up table based macrocell for PLDs |
US5399922A (en) * | 1993-07-02 | 1995-03-21 | Altera Corporation | Macrocell comprised of two look-up tables and two flip-flops |
US5444394A (en) * | 1993-07-08 | 1995-08-22 | Altera Corporation | PLD with selective inputs from local and global conductors |
US6462578B2 (en) | 1993-08-03 | 2002-10-08 | Btr, Inc. | Architecture and interconnect scheme for programmable logic circuits |
US6051991A (en) * | 1993-08-03 | 2000-04-18 | Btr, Inc. | Architecture and interconnect scheme for programmable logic circuits |
US5457410A (en) | 1993-08-03 | 1995-10-10 | Btr, Inc. | Architecture and interconnect scheme for programmable logic circuits |
US5386156A (en) * | 1993-08-27 | 1995-01-31 | At&T Corp. | Programmable function unit with programmable fast ripple logic |
US5563592A (en) * | 1993-11-22 | 1996-10-08 | Altera Corporation | Programmable logic device having a compressed configuration file and associated decompression |
US5455525A (en) * | 1993-12-06 | 1995-10-03 | Intelligent Logic Systems, Inc. | Hierarchically-structured programmable logic array and system for interconnecting logic elements in the logic array |
EP0698312A1 (en) * | 1994-02-15 | 1996-02-28 | Xilinx, Inc. | Tile based architecture for fpga |
US5682107A (en) * | 1994-04-01 | 1997-10-28 | Xilinx, Inc. | FPGA architecture with repeatable tiles including routing matrices and logic matrices |
US5761484A (en) * | 1994-04-01 | 1998-06-02 | Massachusetts Institute Of Technology | Virtual interconnections for reconfigurable logic systems |
US5550843A (en) * | 1994-04-01 | 1996-08-27 | Xilinx, Inc. | Programmable scan chain testing structure and method |
US6294928B1 (en) | 1996-04-05 | 2001-09-25 | Altera Corporation | Programmable logic device with highly routable interconnect |
US6181162B1 (en) | 1994-04-10 | 2001-01-30 | Altera Corporation | Programmable logic device with highly routable interconnect |
EP0707721B1 (en) * | 1994-05-04 | 2002-01-30 | Atmel Corporation | Programmable logic device with regional and universal signal routing |
US5689195A (en) * | 1995-05-17 | 1997-11-18 | Altera Corporation | Programmable logic array integrated circuit devices |
USRE38651E1 (en) * | 1994-05-18 | 2004-11-09 | Altera Corporation | Variable depth and width memory device |
US5802540A (en) * | 1995-11-08 | 1998-09-01 | Altera Corporation | Programming and verification address generation for random access memory blocks in programmable logic array integrated circuit devices |
US5689686A (en) * | 1994-07-29 | 1997-11-18 | Cypress Semiconductor Corp. | Methods for maximizing routability in a programmable interconnect matrix having less than full connectability |
US5615126A (en) * | 1994-08-24 | 1997-03-25 | Lsi Logic Corporation | High-speed internal interconnection technique for integrated circuits that reduces the number of signal lines through multiplexing |
US5442306A (en) * | 1994-09-09 | 1995-08-15 | At&T Corp. | Field programmable gate array using look-up tables, multiplexers and decoders |
JP2001520812A (ja) * | 1994-09-26 | 2001-10-30 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 組合されたプログラム可能論理アレーとアレー論理 |
JP2946189B2 (ja) * | 1994-10-17 | 1999-09-06 | キヤノン株式会社 | 電子源及び画像形成装置、並びにこれらの活性化方法 |
US5606266A (en) * | 1994-11-04 | 1997-02-25 | Altera Corporation | Programmable logic array integrated circuits with enhanced output routing |
US5815726A (en) * | 1994-11-04 | 1998-09-29 | Altera Corporation | Coarse-grained look-up table architecture |
US5659716A (en) * | 1994-11-23 | 1997-08-19 | Virtual Machine Works, Inc. | Pipe-lined static router and scheduler for configurable logic system performing simultaneous communications and computation |
US5525917A (en) * | 1994-12-16 | 1996-06-11 | Altera Corporation | Sense amplifier with feedback and stabilization |
US5850365A (en) * | 1994-12-16 | 1998-12-15 | Altera Corporation | Sense amplifier with individually optimized high and low power modes |
US5537057A (en) * | 1995-02-14 | 1996-07-16 | Altera Corporation | Programmable logic array device with grouped logic regions and three types of conductors |
US5757207A (en) * | 1995-03-22 | 1998-05-26 | Altera Corporation | Programmable logic array integrated circuit incorporating a first-in first-out memory |
US5572148A (en) * | 1995-03-22 | 1996-11-05 | Altera Corporation | Programmable logic array integrated circuit with general-purpose memory configurable as a random access or FIFO memory |
US6049223A (en) * | 1995-03-22 | 2000-04-11 | Altera Corporation | Programmable logic array integrated circuit with general-purpose memory configurable as a random access or FIFO memory |
US5570040A (en) * | 1995-03-22 | 1996-10-29 | Altera Corporation | Programmable logic array integrated circuit incorporating a first-in first-out memory |
US5530378A (en) * | 1995-04-26 | 1996-06-25 | Xilinx, Inc. | Cross point interconnect structure with reduced area |
US5850564A (en) | 1995-05-03 | 1998-12-15 | Btr, Inc, | Scalable multiple level tab oriented interconnect architecture |
AU5718196A (en) | 1995-05-03 | 1996-11-21 | Btr, Inc. | Scalable multiple level interconnect architecture |
US5592106A (en) * | 1995-05-17 | 1997-01-07 | Altera Corporation | Programmable logic array integrated circuits with interconnection conductors of overlapping extent |
US5543730A (en) | 1995-05-17 | 1996-08-06 | Altera Corporation | Techniques for programming programmable logic array devices |
US5614840A (en) * | 1995-05-17 | 1997-03-25 | Altera Corporation | Programmable logic array integrated circuits with segmented, selectively connectable, long interconnection conductors |
US5541530A (en) * | 1995-05-17 | 1996-07-30 | Altera Corporation | Programmable logic array integrated circuits with blocks of logic regions grouped into super-blocks |
GB2300946B (en) * | 1995-05-17 | 1999-10-20 | Altera Corp | Tri-statable input/output circuitry for programmable logic |
US5963049A (en) | 1995-05-17 | 1999-10-05 | Altera Corporation | Programmable logic array integrated circuit architectures |
US5543732A (en) * | 1995-05-17 | 1996-08-06 | Altera Corporation | Programmable logic array devices with interconnect lines of various lengths |
US5900743A (en) * | 1995-05-17 | 1999-05-04 | Altera Corporation | Programmable logic array devices with interconnect lines of various lengths |
US5909126A (en) * | 1995-05-17 | 1999-06-01 | Altera Corporation | Programmable logic array integrated circuit devices with interleaved logic array blocks |
US5521529A (en) * | 1995-06-02 | 1996-05-28 | Advanced Micro Devices, Inc. | Very high-density complex programmable logic devices with a multi-tiered hierarchical switch matrix and optimized flexible logic allocation |
US5818254A (en) * | 1995-06-02 | 1998-10-06 | Advanced Micro Devices, Inc. | Multi-tiered hierarchical high speed switch matrix structure for very high-density complex programmable logic devices |
US6028446A (en) * | 1995-06-06 | 2000-02-22 | Advanced Micro Devices, Inc. | Flexible synchronous and asynchronous circuits for a very high density programmable logic device |
US5723984A (en) * | 1996-06-07 | 1998-03-03 | Advanced Micro Devices, Inc. | Field programmable gate array (FPGA) with interconnect encoding |
US5659717A (en) * | 1995-07-31 | 1997-08-19 | Altera Corporation | Methods for partitioning circuits in order to allocate elements among multiple circuit groups |
US5581501A (en) * | 1995-08-17 | 1996-12-03 | Altera Corporation | Nonvolatile SRAM cells and cell arrays |
US5565793A (en) * | 1995-08-22 | 1996-10-15 | Altera Corporation | Programmable logic array integrated circuit devices with regions of enhanced interconnectivity |
US5764080A (en) * | 1995-08-24 | 1998-06-09 | Altera Corporation | Input/output interface circuitry for programmable logic array integrated circuit devices |
US5631576A (en) * | 1995-09-01 | 1997-05-20 | Altera Corporation | Programmable logic array integrated circuit devices with flexible carry chains |
US5821773A (en) * | 1995-09-06 | 1998-10-13 | Altera Corporation | Look-up table based logic element with complete permutability of the inputs to the secondary signals |
US5729495A (en) * | 1995-09-29 | 1998-03-17 | Altera Corporation | Dynamic nonvolatile memory cell |
US5744991A (en) * | 1995-10-16 | 1998-04-28 | Altera Corporation | System for distributing clocks using a delay lock loop in a programmable logic circuit |
US5970255A (en) * | 1995-10-16 | 1999-10-19 | Altera Corporation | System for coupling programmable logic device to external circuitry which selects a logic standard and uses buffers to modify output and input signals accordingly |
US5670895A (en) * | 1995-10-19 | 1997-09-23 | Altera Corporation | Routing connections for programmable logic array integrated circuits |
US5592102A (en) * | 1995-10-19 | 1997-01-07 | Altera Corporation | Means and apparatus to minimize the effects of silicon processing defects in programmable logic devices |
US5793246A (en) * | 1995-11-08 | 1998-08-11 | Altera Corporation | High voltage pump scheme incorporating an overlapping clock |
US5943242A (en) | 1995-11-17 | 1999-08-24 | Pact Gmbh | Dynamically reconfigurable data processing system |
US5672985A (en) * | 1995-12-18 | 1997-09-30 | Altera Corporation | Programmable logic array integrated circuits with carry and/or cascade rings |
US5767734A (en) * | 1995-12-21 | 1998-06-16 | Altera Corporation | High-voltage pump with initiation scheme |
US7266725B2 (en) * | 2001-09-03 | 2007-09-04 | Pact Xpp Technologies Ag | Method for debugging reconfigurable architectures |
US6882177B1 (en) | 1996-01-10 | 2005-04-19 | Altera Corporation | Tristate structures for programmable logic devices |
US5894228A (en) * | 1996-01-10 | 1999-04-13 | Altera Corporation | Tristate structures for programmable logic devices |
US5691653A (en) * | 1996-01-16 | 1997-11-25 | Altera Corporation | Product term based programmable logic array devices with reduced control memory requirements |
US5677638A (en) * | 1996-02-02 | 1997-10-14 | Xilinx, Inc. | High speed tristate bus with multiplexers for selecting bus driver |
US5936424A (en) * | 1996-02-02 | 1999-08-10 | Xilinx, Inc. | High speed bus with tree structure for selecting bus driver |
US5787009A (en) * | 1996-02-20 | 1998-07-28 | Altera Corporation | Methods for allocating circuit design portions among physical circuit portions |
US5768372A (en) * | 1996-03-13 | 1998-06-16 | Altera Corporation | Method and apparatus for securing programming data of a programmable logic device |
US6005806A (en) * | 1996-03-14 | 1999-12-21 | Altera Corporation | Nonvolatile configuration cells and cell arrays |
US5694058A (en) * | 1996-03-20 | 1997-12-02 | Altera Corporation | Programmable logic array integrated circuits with improved interconnection conductor utilization |
US6570404B1 (en) | 1996-03-29 | 2003-05-27 | Altera Corporation | High-performance programmable logic architecture |
US5872463A (en) * | 1996-04-04 | 1999-02-16 | Altera Corporation | Routing in programmable logic devices using shared distributed programmable logic connectors |
US5835998A (en) * | 1996-04-04 | 1998-11-10 | Altera Corporation | Logic cell for programmable logic devices |
US5869979A (en) * | 1996-04-05 | 1999-02-09 | Altera Corporation | Technique for preconditioning I/Os during reconfiguration |
US5986465A (en) * | 1996-04-09 | 1999-11-16 | Altera Corporation | Programmable logic integrated circuit architecture incorporating a global shareable expander |
US6034540A (en) | 1997-04-08 | 2000-03-07 | Altera Corporation | Programmable logic integrated circuit architecture incorporating a lonely register |
US5939790A (en) * | 1996-04-09 | 1999-08-17 | Altera Corporation | Integrated circuit pad structures |
US6107822A (en) | 1996-04-09 | 2000-08-22 | Altera Corporation | Logic element for a programmable logic integrated circuit |
US5949710A (en) * | 1996-04-10 | 1999-09-07 | Altera Corporation | Programmable interconnect junction |
US5998295A (en) | 1996-04-10 | 1999-12-07 | Altera Corporation | Method of forming a rough region on a substrate |
US5977791A (en) * | 1996-04-15 | 1999-11-02 | Altera Corporation | Embedded memory block with FIFO mode for programmable logic device |
US5744995A (en) * | 1996-04-17 | 1998-04-28 | Xilinx, Inc. | Six-input multiplexer wtih two gate levels and three memory cells |
US5894565A (en) * | 1996-05-20 | 1999-04-13 | Atmel Corporation | Field programmable gate array with distributed RAM and increased cell utilization |
US6118302A (en) | 1996-05-28 | 2000-09-12 | Altera Corporation | Interface for low-voltage semiconductor devices |
US6025737A (en) * | 1996-11-27 | 2000-02-15 | Altera Corporation | Circuitry for a low internal voltage integrated circuit |
US5742181A (en) * | 1996-06-04 | 1998-04-21 | Hewlett-Packard Co. | FPGA with hierarchical interconnect structure and hyperlinks |
US6384630B2 (en) | 1996-06-05 | 2002-05-07 | Altera Corporation | Techniques for programming programmable logic array devices |
US5715197A (en) | 1996-07-29 | 1998-02-03 | Xilinx, Inc. | Multiport RAM with programmable data port configuration |
US6094066A (en) * | 1996-08-03 | 2000-07-25 | Mission Research Corporation | Tiered routing architecture for field programmable gate arrays |
US5959891A (en) * | 1996-08-16 | 1999-09-28 | Altera Corporation | Evaluation of memory cell characteristics |
US5771264A (en) * | 1996-08-29 | 1998-06-23 | Altera Corporation | Digital delay lock loop for clock signal frequency multiplication |
US6624658B2 (en) | 1999-02-04 | 2003-09-23 | Advantage Logic, Inc. | Method and apparatus for universal program controlled bus architecture |
US6034547A (en) | 1996-09-04 | 2000-03-07 | Advantage Logic, Inc. | Method and apparatus for universal program controlled bus |
US6236597B1 (en) | 1996-09-16 | 2001-05-22 | Altera Corporation | Nonvolatile memory cell with multiple gate oxide thicknesses |
US6018476A (en) * | 1996-09-16 | 2000-01-25 | Altera Corporation | Nonvolatile configuration cells and cell arrays |
US5844854A (en) * | 1996-09-18 | 1998-12-01 | Altera Corporation | Programmable logic device with two dimensional memory addressing |
US5880597A (en) * | 1996-09-18 | 1999-03-09 | Altera Corporation | Interleaved interconnect for programmable logic array devices |
US6301694B1 (en) | 1996-09-25 | 2001-10-09 | Altera Corporation | Hierarchical circuit partitioning using sliding windows |
US5914904A (en) * | 1996-10-01 | 1999-06-22 | Altera Corporation | Compact electrically erasable memory cells and arrays |
US5796268A (en) * | 1996-10-02 | 1998-08-18 | Kaplinsky; Cecil H. | Programmable logic device with partial switch matrix and bypass mechanism |
US5977793A (en) * | 1996-10-10 | 1999-11-02 | Altera Corporation | Programmable logic device with hierarchical interconnection resources |
US6300794B1 (en) | 1996-10-10 | 2001-10-09 | Altera Corporation | Programmable logic device with hierarchical interconnection resources |
US5999016A (en) * | 1996-10-10 | 1999-12-07 | Altera Corporation | Architectures for programmable logic devices |
US5942914A (en) * | 1996-10-25 | 1999-08-24 | Altera Corporation | PLD with split multiplexed inputs from global conductors |
US5883526A (en) * | 1997-04-17 | 1999-03-16 | Altera Corporation | Hierarchical interconnect for programmable logic devices |
US6005410A (en) * | 1996-12-05 | 1999-12-21 | International Business Machines Corporation | Interconnect structure between heterogeneous core regions in a programmable array |
DE19651075A1 (de) * | 1996-12-09 | 1998-06-10 | Pact Inf Tech Gmbh | Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen |
US6286093B1 (en) * | 1996-12-10 | 2001-09-04 | Logic Express Systems, Inc. | Multi-bus programmable interconnect architecture |
DE19654593A1 (de) | 1996-12-20 | 1998-07-02 | Pact Inf Tech Gmbh | Umkonfigurierungs-Verfahren für programmierbare Bausteine zur Laufzeit |
DE19654595A1 (de) * | 1996-12-20 | 1998-07-02 | Pact Inf Tech Gmbh | I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen |
US6338106B1 (en) | 1996-12-20 | 2002-01-08 | Pact Gmbh | I/O and memory bus system for DFPS and units with two or multi-dimensional programmable cell architectures |
DE19654846A1 (de) | 1996-12-27 | 1998-07-09 | Pact Inf Tech Gmbh | Verfahren zum selbständigen dynamischen Umladen von Datenflußprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o. dgl.) |
EP1329816B1 (de) * | 1996-12-27 | 2011-06-22 | Richter, Thomas | Verfahren zum selbständigen dynamischen Umladen von Datenflussprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o.dgl.) |
US6029236A (en) * | 1997-01-28 | 2000-02-22 | Altera Corporation | Field programmable gate array with high speed SRAM based configurable function block configurable as high performance logic or block of SRAM |
US5821776A (en) * | 1997-01-31 | 1998-10-13 | Actel Corporation | Field programmable gate array with mask programmed analog function circuits |
US5959466A (en) | 1997-01-31 | 1999-09-28 | Actel Corporation | Field programmable gate array with mask programmed input and output buffers |
DE19704044A1 (de) * | 1997-02-04 | 1998-08-13 | Pact Inf Tech Gmbh | Verfahren zur automatischen Adressgenerierung von Bausteinen innerhalb Clustern aus einer Vielzahl dieser Bausteine |
US6091258A (en) * | 1997-02-05 | 2000-07-18 | Altera Corporation | Redundancy circuitry for logic circuits |
US6034536A (en) * | 1997-02-05 | 2000-03-07 | Altera Corporation | Redundancy circuitry for logic circuits |
DE19704728A1 (de) * | 1997-02-08 | 1998-08-13 | Pact Inf Tech Gmbh | Verfahren zur Selbstsynchronisation von konfigurierbaren Elementen eines programmierbaren Bausteines |
US6542998B1 (en) | 1997-02-08 | 2003-04-01 | Pact Gmbh | Method of self-synchronization of configurable elements of a programmable module |
DE19704742A1 (de) | 1997-02-11 | 1998-09-24 | Pact Inf Tech Gmbh | Internes Bussystem für DFPs, sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen, zur Bewältigung großer Datenmengen mit hohem Vernetzungsaufwand |
US7148722B1 (en) | 1997-02-20 | 2006-12-12 | Altera Corporation | PCI-compatible programmable logic devices |
US5999015A (en) * | 1997-02-20 | 1999-12-07 | Altera Corporation | Logic region resources for programmable logic devices |
US6127844A (en) * | 1997-02-20 | 2000-10-03 | Altera Corporation | PCI-compatible programmable logic devices |
US5982195A (en) * | 1997-02-20 | 1999-11-09 | Altera Corporation | Programmable logic device architectures |
US5889411A (en) * | 1997-02-26 | 1999-03-30 | Xilinx, Inc. | FPGA having logic element carry chains capable of generating wide XOR functions |
US6204689B1 (en) | 1997-02-26 | 2001-03-20 | Xilinx, Inc. | Input/output interconnect circuit for FPGAs |
US5920202A (en) * | 1997-02-26 | 1999-07-06 | Xilinx, Inc. | Configurable logic element with ability to evaluate five and six input functions |
US5963050A (en) | 1997-02-26 | 1999-10-05 | Xilinx, Inc. | Configurable logic element with fast feedback paths |
US6201410B1 (en) | 1997-02-26 | 2001-03-13 | Xilinx, Inc. | Wide logic gate implemented in an FPGA configurable logic element |
US5942913A (en) * | 1997-03-20 | 1999-08-24 | Xilinx, Inc. | FPGA repeatable interconnect structure with bidirectional and unidirectional interconnect lines |
US5914616A (en) * | 1997-02-26 | 1999-06-22 | Xilinx, Inc. | FPGA repeatable interconnect structure with hierarchical interconnect lines |
US6150837A (en) | 1997-02-28 | 2000-11-21 | Actel Corporation | Enhanced field programmable gate array |
US6184710B1 (en) | 1997-03-20 | 2001-02-06 | Altera Corporation | Programmable logic array devices with enhanced interconnectivity between adjacent logic regions |
EP0983549B1 (en) | 1997-05-23 | 2001-12-12 | Altera Corporation (a Delaware Corporation) | Redundancy circuitry for programmable logic devices with interleaved input circuits |
US6011744A (en) * | 1997-07-16 | 2000-01-04 | Altera Corporation | Programmable logic device with multi-port memory |
US6034857A (en) | 1997-07-16 | 2000-03-07 | Altera Corporation | Input/output buffer with overcurrent protection circuit |
US6020760A (en) * | 1997-07-16 | 2000-02-01 | Altera Corporation | I/O buffer circuit with pin multiplexing |
US6128215A (en) * | 1997-08-19 | 2000-10-03 | Altera Corporation | Static random access memory circuits |
US6239612B1 (en) | 1997-08-20 | 2001-05-29 | Altera Corporation | Programmable I/O cells with multiple drivers |
US6020755A (en) * | 1997-09-26 | 2000-02-01 | Lucent Technologies Inc. | Hybrid programmable gate arrays |
US6545505B1 (en) * | 1997-09-30 | 2003-04-08 | Cypress Semiconductor Corporation | Hybrid routing architecture for high density complex programmable logic devices |
US8686549B2 (en) | 2001-09-03 | 2014-04-01 | Martin Vorbach | Reconfigurable elements |
US6130551A (en) * | 1998-01-19 | 2000-10-10 | Vantis Corporation | Synthesis-friendly FPGA architecture with variable length and variable timing interconnect |
US6097212A (en) * | 1997-10-09 | 2000-08-01 | Lattice Semiconductor Corporation | Variable grain architecture for FPGA integrated circuits |
US6292930B1 (en) * | 1997-10-09 | 2001-09-18 | Vantis Corporation | Methods for configuring FPGA's having variable grain blocks and shared logic for providing time-shared access to interconnect resources |
US6130555A (en) * | 1997-10-13 | 2000-10-10 | Altera Corporation | Driver circuitry for programmable logic devices |
US6072332A (en) * | 1997-10-14 | 2000-06-06 | Altera Corporation | Variable depth memories for programmable logic devices |
US6052327A (en) | 1997-10-14 | 2000-04-18 | Altera Corporation | Dual-port programmable logic device variable depth and width memory array |
US6191998B1 (en) | 1997-10-16 | 2001-02-20 | Altera Corporation | Programmable logic device memory array circuit having combinable single-port memory arrays |
US6084427A (en) * | 1998-05-19 | 2000-07-04 | Altera Corporation | Programmable logic devices with enhanced multiplexing capabilities |
US6107824A (en) | 1997-10-16 | 2000-08-22 | Altera Corporation | Circuitry and methods for internal interconnection of programmable logic devices |
US6121790A (en) | 1997-10-16 | 2000-09-19 | Altera Corporation | Programmable logic device with enhanced multiplexing capabilities in interconnect resources |
US6288970B1 (en) | 1997-10-16 | 2001-09-11 | Altera Corporation | Programmable logic device memory array circuit having combinable single-port memory arrays |
US6107825A (en) * | 1997-10-16 | 2000-08-22 | Altera Corporation | Input/output circuitry for programmable logic devices |
US6255850B1 (en) | 1997-10-28 | 2001-07-03 | Altera Corporation | Integrated circuit with both clamp protection and high impedance protection from input overshoot |
US6289494B1 (en) * | 1997-11-12 | 2001-09-11 | Quickturn Design Systems, Inc. | Optimized emulation and prototyping architecture |
US6185724B1 (en) | 1997-12-02 | 2001-02-06 | Xilinx, Inc. | Template-based simulated annealing move-set that improves FPGA architectural feature utilization |
US6069490A (en) * | 1997-12-02 | 2000-05-30 | Xilinx, Inc. | Routing architecture using a direct connect routing mesh |
DE19861088A1 (de) | 1997-12-22 | 2000-02-10 | Pact Inf Tech Gmbh | Verfahren zur Reparatur von integrierten Schaltkreisen |
US6127843A (en) * | 1997-12-22 | 2000-10-03 | Vantis Corporation | Dual port SRAM memory for run time use in FPGA integrated circuits |
DE19807872A1 (de) | 1998-02-25 | 1999-08-26 | Pact Inf Tech Gmbh | Verfahren zur Verwaltung von Konfigurationsdaten in Datenflußprozessoren sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstruktur (FPGAs, DPGAs, o. dgl. |
US6265926B1 (en) | 1998-05-27 | 2001-07-24 | Altera Corporation | Programmable PCI overvoltage input clamp |
US6467017B1 (en) | 1998-06-23 | 2002-10-15 | Altera Corporation | Programmable logic device having embedded dual-port random access memory configurable as single-port memory |
US6201404B1 (en) | 1998-07-14 | 2001-03-13 | Altera Corporation | Programmable logic device with redundant circuitry |
US6184707B1 (en) | 1998-10-07 | 2001-02-06 | Altera Corporation | Look-up table based logic element with complete permutability of the inputs to the secondary signals |
US6243664B1 (en) | 1998-10-27 | 2001-06-05 | Cypress Semiconductor Corporation | Methods for maximizing routability in a programmable interconnect matrix having less than full connectability |
US6507216B1 (en) | 1998-11-18 | 2003-01-14 | Altera Corporation | Efficient arrangement of interconnection resources on programmable logic devices |
US6215326B1 (en) | 1998-11-18 | 2001-04-10 | Altera Corporation | Programmable logic device architecture with super-regions having logic regions and a memory region |
US6262933B1 (en) | 1999-01-29 | 2001-07-17 | Altera Corporation | High speed programmable address decoder |
US6407576B1 (en) * | 1999-03-04 | 2002-06-18 | Altera Corporation | Interconnection and input/output resources for programmable logic integrated circuit devices |
US6271679B1 (en) | 1999-03-24 | 2001-08-07 | Altera Corporation | I/O cell configuration for multiple I/O standards |
EP1228440B1 (de) | 1999-06-10 | 2017-04-05 | PACT XPP Technologies AG | Sequenz-partitionierung auf zellstrukturen |
GB2351824B (en) | 1999-07-02 | 2004-03-31 | Altera Corp | Embedded memory blocks for programmable logic |
US6424567B1 (en) | 1999-07-07 | 2002-07-23 | Philips Electronics North America Corporation | Fast reconfigurable programmable device |
US6320412B1 (en) | 1999-12-20 | 2001-11-20 | Btr, Inc. C/O Corporate Trust Co. | Architecture and interconnect for programmable logic circuits |
US6633181B1 (en) * | 1999-12-30 | 2003-10-14 | Stretch, Inc. | Multi-scale programmable array |
US6657457B1 (en) | 2000-03-15 | 2003-12-02 | Intel Corporation | Data transfer on reconfigurable chip |
US7340596B1 (en) | 2000-06-12 | 2008-03-04 | Altera Corporation | Embedded processor with watchdog timer for programmable logic |
US6961884B1 (en) | 2000-06-12 | 2005-11-01 | Altera Corporation | JTAG mirroring circuitry and methods |
US6803785B1 (en) | 2000-06-12 | 2004-10-12 | Altera Corporation | I/O circuitry shared between processor and programmable logic portions of an integrated circuit |
ATE476700T1 (de) | 2000-06-13 | 2010-08-15 | Richter Thomas | Pipeline ct-protokolle und -kommunikation |
US7426665B1 (en) | 2000-09-02 | 2008-09-16 | Actel Corporation | Tileable field-programmable gate array architecture |
US6476636B1 (en) * | 2000-09-02 | 2002-11-05 | Actel Corporation | Tileable field-programmable gate array architecture |
US7015719B1 (en) * | 2000-09-02 | 2006-03-21 | Actel Corporation | Tileable field-programmable gate array architecture |
US6937063B1 (en) | 2000-09-02 | 2005-08-30 | Actel Corporation | Method and apparatus of memory clearing with monitoring RAM memory cells in a field programmable gated array |
US6870396B2 (en) * | 2000-09-02 | 2005-03-22 | Actel Corporation | Tileable field-programmable gate array architecture |
US20040015899A1 (en) * | 2000-10-06 | 2004-01-22 | Frank May | Method for processing data |
US8058899B2 (en) * | 2000-10-06 | 2011-11-15 | Martin Vorbach | Logic cell array and bus system |
US7484081B1 (en) | 2000-10-10 | 2009-01-27 | Altera Corporation | Method and apparatus for protecting designs in SRAM-based programmable logic devices |
US6990555B2 (en) * | 2001-01-09 | 2006-01-24 | Pact Xpp Technologies Ag | Method of hierarchical caching of configuration data having dataflow processors and modules having two- or multidimensional programmable cell structure (FPGAs, DPGAs, etc.) |
US7844796B2 (en) * | 2001-03-05 | 2010-11-30 | Martin Vorbach | Data processing device and method |
US7444531B2 (en) * | 2001-03-05 | 2008-10-28 | Pact Xpp Technologies Ag | Methods and devices for treating and processing data |
US20090210653A1 (en) * | 2001-03-05 | 2009-08-20 | Pact Xpp Technologies Ag | Method and device for treating and processing data |
US20090300262A1 (en) * | 2001-03-05 | 2009-12-03 | Martin Vorbach | Methods and devices for treating and/or processing data |
US9037807B2 (en) * | 2001-03-05 | 2015-05-19 | Pact Xpp Technologies Ag | Processor arrangement on a chip including data processing, memory, and interface elements |
WO2005045692A2 (en) * | 2003-08-28 | 2005-05-19 | Pact Xpp Technologies Ag | Data processing device and method |
US7210129B2 (en) | 2001-08-16 | 2007-04-24 | Pact Xpp Technologies Ag | Method for translating programs for reconfigurable architectures |
US7581076B2 (en) | 2001-03-05 | 2009-08-25 | Pact Xpp Technologies Ag | Methods and devices for treating and/or processing data |
US6630842B1 (en) | 2001-05-06 | 2003-10-07 | Altera Corporation | Routing architecture for a programmable logic device |
US6970014B1 (en) | 2001-05-06 | 2005-11-29 | Altera Corporation | Routing architecture for a programmable logic device |
US6720796B1 (en) | 2001-05-06 | 2004-04-13 | Altera Corporation | Multiple size memories in a programmable logic device |
US6895570B2 (en) | 2001-05-06 | 2005-05-17 | Altera Corporation | System and method for optimizing routing lines in a programmable logic device |
US6653862B2 (en) | 2001-05-06 | 2003-11-25 | Altera Corporation | Use of dangling partial lines for interfacing in a PLD |
US6605962B2 (en) | 2001-05-06 | 2003-08-12 | Altera Corporation | PLD architecture for flexible placement of IP function blocks |
US6545504B2 (en) | 2001-06-01 | 2003-04-08 | Macronix International Co., Ltd. | Four state programmable interconnect device for bus line and I/O pad |
US6531887B2 (en) | 2001-06-01 | 2003-03-11 | Macronix International Co., Ltd. | One cell programmable switch using non-volatile cell |
US6577161B2 (en) | 2001-06-01 | 2003-06-10 | Macronix International Co., Ltd. | One cell programmable switch using non-volatile cell with unidirectional and bidirectional states |
JP2004533691A (ja) * | 2001-06-20 | 2004-11-04 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | データを処理するための方法 |
US7996827B2 (en) | 2001-08-16 | 2011-08-09 | Martin Vorbach | Method for the translation of programs for reconfigurable architectures |
US7139292B1 (en) * | 2001-08-31 | 2006-11-21 | Cypress Semiconductor Corp. | Configurable matrix architecture |
US7434191B2 (en) * | 2001-09-03 | 2008-10-07 | Pact Xpp Technologies Ag | Router |
US8686475B2 (en) | 2001-09-19 | 2014-04-01 | Pact Xpp Technologies Ag | Reconfigurable elements |
US6594810B1 (en) | 2001-10-04 | 2003-07-15 | M2000 | Reconfigurable integrated circuit with a scalable architecture |
US7577822B2 (en) * | 2001-12-14 | 2009-08-18 | Pact Xpp Technologies Ag | Parallel task operation in processor and reconfigurable coprocessor configured based on information in link list including termination information for synchronization |
US6874136B2 (en) | 2002-01-10 | 2005-03-29 | M2000 | Crossbar device with reduced parasitic capacitive loading and usage of crossbar devices in reconfigurable circuits |
US20050132344A1 (en) * | 2002-01-18 | 2005-06-16 | Martin Vorbach | Method of compilation |
WO2003060747A2 (de) * | 2002-01-19 | 2003-07-24 | Pact Xpp Technologies Ag | Reconfigurierbarer prozessor |
AU2003214003A1 (en) | 2002-02-18 | 2003-09-09 | Pact Xpp Technologies Ag | Bus systems and method for reconfiguration |
US8914590B2 (en) * | 2002-08-07 | 2014-12-16 | Pact Xpp Technologies Ag | Data processing method and device |
WO2003081454A2 (de) * | 2002-03-21 | 2003-10-02 | Pact Xpp Technologies Ag | Verfahren und vorrichtung zur datenverarbeitung |
US6774667B1 (en) | 2002-05-09 | 2004-08-10 | Actel Corporation | Method and apparatus for a flexible chargepump scheme for field-programmable gate arrays |
US6891394B1 (en) * | 2002-06-04 | 2005-05-10 | Actel Corporation | Field-programmable gate array low voltage differential signaling driver utilizing two complimentary output buffers |
US7378867B1 (en) * | 2002-06-04 | 2008-05-27 | Actel Corporation | Field-programmable gate array low voltage differential signaling driver utilizing two complimentary output buffers |
US7424658B1 (en) | 2002-07-01 | 2008-09-09 | Altera Corporation | Method and apparatus for testing integrated circuits |
AU2003286131A1 (en) * | 2002-08-07 | 2004-03-19 | Pact Xpp Technologies Ag | Method and device for processing data |
US20110238948A1 (en) * | 2002-08-07 | 2011-09-29 | Martin Vorbach | Method and device for coupling a data processing unit and a data processing array |
US7657861B2 (en) * | 2002-08-07 | 2010-02-02 | Pact Xpp Technologies Ag | Method and device for processing data |
US6765427B1 (en) | 2002-08-08 | 2004-07-20 | Actel Corporation | Method and apparatus for bootstrapping a programmable antifuse circuit |
US7434080B1 (en) * | 2002-09-03 | 2008-10-07 | Actel Corporation | Apparatus for interfacing and testing a phase locked loop in a field programmable gate array |
JP4388895B2 (ja) | 2002-09-06 | 2009-12-24 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | リコンフィギュアラブルなシーケンサ構造 |
US6750674B1 (en) | 2002-10-02 | 2004-06-15 | Actel Corporation | Carry chain for use between logic modules in a field programmable gate array |
US6885218B1 (en) | 2002-10-08 | 2005-04-26 | Actel Corporation | Parallel programmable antifuse field programmable gate array device (FPGA) and a method for programming and testing an antifuse FPGA |
US7269814B1 (en) | 2002-10-08 | 2007-09-11 | Actel Corporation | Parallel programmable antifuse field programmable gate array device (FPGA) and a method for programming and testing an antifuse FPGA |
US6937064B1 (en) | 2002-10-24 | 2005-08-30 | Altera Corporation | Versatile logic element and logic array block |
US6727726B1 (en) | 2002-11-12 | 2004-04-27 | Actel Corporation | Field programmable gate array architecture including a buffer module and a method of distributing buffer modules in a field programmable gate array |
US7111110B1 (en) | 2002-12-10 | 2006-09-19 | Altera Corporation | Versatile RAM for programmable logic device |
US6946871B1 (en) * | 2002-12-18 | 2005-09-20 | Actel Corporation | Multi-level routing architecture in a field programmable gate array having transmitters and receivers |
US6891396B1 (en) | 2002-12-27 | 2005-05-10 | Actel Corporation | Repeatable block producing a non-uniform routing architecture in a field programmable gate array having segmented tracks |
US7385420B1 (en) | 2002-12-27 | 2008-06-10 | Actel Corporation | Repeatable block producing a non-uniform routing architecture in a field programmable gate array having segmented tracks |
US6798240B1 (en) | 2003-01-24 | 2004-09-28 | Altera Corporation | Logic circuitry with shared lookup table |
US6943580B2 (en) | 2003-02-10 | 2005-09-13 | Altera Corporation | Fracturable lookup table and logic element |
US7800401B1 (en) | 2003-02-10 | 2010-09-21 | Altera Corporation | Fracturable lookup table and logic element |
US6888373B2 (en) | 2003-02-11 | 2005-05-03 | Altera Corporation | Fracturable incomplete look up table for area efficient logic elements |
US7000211B2 (en) * | 2003-03-31 | 2006-02-14 | Stretch, Inc. | System and method for efficiently mapping heterogeneous objects onto an array of heterogeneous programmable logic resources |
US7613900B2 (en) * | 2003-03-31 | 2009-11-03 | Stretch, Inc. | Systems and methods for selecting input/output configuration in an integrated circuit |
US8001266B1 (en) | 2003-03-31 | 2011-08-16 | Stretch, Inc. | Configuring a multi-processor system |
US7581081B2 (en) | 2003-03-31 | 2009-08-25 | Stretch, Inc. | Systems and methods for software extensible multi-processing |
US7590829B2 (en) * | 2003-03-31 | 2009-09-15 | Stretch, Inc. | Extension adapter |
JP2006524850A (ja) * | 2003-04-04 | 2006-11-02 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | データ処理方法およびデータ処理装置 |
US7255437B2 (en) * | 2003-10-09 | 2007-08-14 | Howell Thomas A | Eyeglasses with activity monitoring |
US7375553B1 (en) | 2003-05-28 | 2008-05-20 | Actel Corporation | Clock tree network in a field programmable gate array |
US6838902B1 (en) | 2003-05-28 | 2005-01-04 | Actel Corporation | Synchronous first-in/first-out block memory for a field programmable gate array |
US6825690B1 (en) | 2003-05-28 | 2004-11-30 | Actel Corporation | Clock tree network in a field programmable gate array |
US6867615B1 (en) * | 2003-05-30 | 2005-03-15 | Actel Corporation | Dedicated input/output first in/first out module for a field programmable gate array |
US7385419B1 (en) | 2003-05-30 | 2008-06-10 | Actel Corporation | Dedicated input/output first in/first out module for a field programmable gate array |
US7418575B2 (en) * | 2003-07-29 | 2008-08-26 | Stretch, Inc. | Long instruction word processing with instruction extensions |
US7373642B2 (en) * | 2003-07-29 | 2008-05-13 | Stretch, Inc. | Defining instruction extensions in a standard programming language |
US7863937B2 (en) * | 2003-10-07 | 2011-01-04 | University Of Florida Research Foundation, Inc. | Logic based on the evolution of nonlinear dynamical systems |
US7096437B2 (en) * | 2003-10-07 | 2006-08-22 | University Of Florida Research Foundation, Inc. | Method and apparatus for a chaotic computing module using threshold reference signal implementation |
US8250055B2 (en) * | 2003-10-07 | 2012-08-21 | University Of Florida Research Foundation, Inc. | Non-linear dynamical search engine |
US7185035B1 (en) | 2003-10-23 | 2007-02-27 | Altera Corporation | Arithmetic structures for programmable logic devices |
US7565388B1 (en) | 2003-11-21 | 2009-07-21 | Altera Corporation | Logic cell supporting addition of three binary words |
US7167022B1 (en) | 2004-03-25 | 2007-01-23 | Altera Corporation | Omnibus logic element including look up table based logic elements |
US6975139B2 (en) * | 2004-03-30 | 2005-12-13 | Advantage Logic, Inc. | Scalable non-blocking switching network for programmable logic |
US7030652B1 (en) | 2004-04-23 | 2006-04-18 | Altera Corporation | LUT-based logic element with support for Shannon decomposition and associated method |
US7460529B2 (en) * | 2004-07-29 | 2008-12-02 | Advantage Logic, Inc. | Interconnection fabric using switching networks in hierarchy |
US8612772B1 (en) | 2004-09-10 | 2013-12-17 | Altera Corporation | Security core using soft key |
US8566616B1 (en) | 2004-09-10 | 2013-10-22 | Altera Corporation | Method and apparatus for protecting designs in SRAM-based programmable logic devices and the like |
US7176718B1 (en) | 2005-01-21 | 2007-02-13 | Altera Corporation | Organizations of logic modules in programmable logic devices |
EP1849095B1 (en) * | 2005-02-07 | 2013-01-02 | Richter, Thomas | Low latency massive parallel data processing device |
US7478261B2 (en) * | 2005-09-13 | 2009-01-13 | M2000 | Reconfigurable circuit with redundant reconfigurable cluster(s) |
US8010826B2 (en) * | 2005-09-13 | 2011-08-30 | Meta Systems | Reconfigurable circuit with redundant reconfigurable cluster(s) |
JP4626490B2 (ja) * | 2005-11-07 | 2011-02-09 | ソニー株式会社 | 回路装置 |
WO2007062327A2 (en) * | 2005-11-18 | 2007-05-31 | Ideal Industries, Inc. | Releasable wire connector |
US7275196B2 (en) | 2005-11-23 | 2007-09-25 | M2000 S.A. | Runtime reconfiguration of reconfigurable circuits |
US7679401B1 (en) * | 2005-12-01 | 2010-03-16 | Tabula, Inc. | User registers implemented with routing circuits in a configurable IC |
EP1974265A1 (de) | 2006-01-18 | 2008-10-01 | PACT XPP Technologies AG | Hardwaredefinitionsverfahren |
US7423453B1 (en) | 2006-01-20 | 2008-09-09 | Advantage Logic, Inc. | Efficient integrated circuit layout scheme to implement a scalable switching network used in interconnection fabric |
US7453285B2 (en) * | 2006-12-22 | 2008-11-18 | Chaologix, Inc. | Dynamically configurable logic gate using a non-linear element |
US7508231B2 (en) | 2007-03-09 | 2009-03-24 | Altera Corporation | Programmable logic device having redundancy with logic element granularity |
US7456653B2 (en) * | 2007-03-09 | 2008-11-25 | Altera Corporation | Programmable logic device having logic array block interconnect lines that can interconnect logic elements in different logic blocks |
US7701248B2 (en) * | 2008-04-10 | 2010-04-20 | Silicon Storage Technology, Inc. | Storage element for controlling a logic circuit, and a logic device having an array of such storage elements |
US7714611B1 (en) * | 2008-12-03 | 2010-05-11 | Advantage Logic, Inc. | Permutable switching network with enhanced multicasting signals routing for interconnection fabric |
US7705629B1 (en) | 2008-12-03 | 2010-04-27 | Advantage Logic, Inc. | Permutable switching network with enhanced interconnectivity for multicasting signals |
US7924059B2 (en) * | 2009-02-27 | 2011-04-12 | University Of Florida Research Foundation, Inc. | Reconfigurable and reliable logic circuit elements that exploit nonlinearity and noise |
US7999570B2 (en) | 2009-06-24 | 2011-08-16 | Advantage Logic, Inc. | Enhanced permutable switching network with multicasting signals for interconnection fabric |
WO2011047035A2 (en) | 2009-10-14 | 2011-04-21 | Chaologix, Inc. | High utilization universal logic array with variable circuit topology and logistic map circuit to realize a variety of logic gates with constant power signatures |
US8890567B1 (en) | 2010-09-30 | 2014-11-18 | Altera Corporation | High speed testing of integrated circuits including resistive elements |
US8627105B2 (en) | 2011-04-29 | 2014-01-07 | Altera Corporation | Method and apparatus for securing programming data of a programmable device |
US8736299B1 (en) | 2011-04-29 | 2014-05-27 | Altera Corporation | Setting security features of programmable logic devices |
US8719957B2 (en) | 2011-04-29 | 2014-05-06 | Altera Corporation | Systems and methods for detecting and mitigating programmable logic device tampering |
US8461863B2 (en) | 2011-04-29 | 2013-06-11 | Altera Corporation | Method and apparatus for securing a programmable device using a kill switch |
US9166598B1 (en) | 2012-05-08 | 2015-10-20 | Altera Corporation | Routing and programming for resistive switch arrays |
US9884435B2 (en) | 2013-02-08 | 2018-02-06 | Johnson & Johnson Vision Care, Inc. | Casting cup assembly for forming an ophthalmic device |
US9026873B2 (en) | 2013-07-23 | 2015-05-05 | Altera Coporation | Method and apparatus for securing configuration scan chains of a programmable device |
Family Cites Families (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3473160A (en) * | 1966-10-10 | 1969-10-14 | Stanford Research Inst | Electronically controlled microelectronic cellular logic array |
GB1444084A (en) * | 1972-06-21 | 1976-07-28 | Honeywell Inf Systems | Generalized logic device |
US4020469A (en) * | 1975-04-09 | 1977-04-26 | Frank Manning | Programmable arrays |
US4124899A (en) * | 1977-05-23 | 1978-11-07 | Monolithic Memories, Inc. | Programmable array logic circuit |
JPS6037620B2 (ja) * | 1979-12-11 | 1985-08-27 | 株式会社東芝 | 半導体記憶装置 |
US4409683A (en) * | 1981-11-18 | 1983-10-11 | Burroughs Corporation | Programmable multiplexer |
US4870302A (en) * | 1984-03-12 | 1989-09-26 | Xilinx, Inc. | Configurable electrical circuit having configurable logic elements and configurable interconnects |
US4713792A (en) * | 1985-06-06 | 1987-12-15 | Altera Corporation | Programmable macrocell using eprom or eeprom transistors for architecture control in programmable logic circuits |
US4774421A (en) * | 1984-05-03 | 1988-09-27 | Altera Corporation | Programmable logic array device using EPROM technology |
US4617479B1 (en) * | 1984-05-03 | 1993-09-21 | Altera Semiconductor Corp. | Programmable logic array device using eprom technology |
US4609986A (en) * | 1984-06-14 | 1986-09-02 | Altera Corporation | Programmable logic array device using EPROM technology |
US4642487A (en) * | 1984-09-26 | 1987-02-10 | Xilinx, Inc. | Special interconnect for configurable logic array |
US4706216A (en) * | 1985-02-27 | 1987-11-10 | Xilinx, Inc. | Configurable logic element |
US4963768A (en) * | 1985-03-29 | 1990-10-16 | Advanced Micro Devices, Inc. | Flexible, programmable cell array interconnected by a programmable switch matrix |
US4677318A (en) * | 1985-04-12 | 1987-06-30 | Altera Corporation | Programmable logic storage element for programmable logic devices |
DE3543471C1 (de) * | 1985-12-09 | 1992-01-09 | Nixdorf Computer Ag | In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen |
EP0257023A1 (en) * | 1986-02-07 | 1988-03-02 | Silicon Communications Corporation | Electrically erasable programmable logic array (eepla) |
US4758745B1 (en) * | 1986-09-19 | 1994-11-15 | Actel Corp | User programmable integrated circuit interconnect architecture and test method |
US4786904A (en) * | 1986-12-15 | 1988-11-22 | Zoran Corporation | Electronically programmable gate array having programmable interconnect lines |
US4855619A (en) * | 1987-11-17 | 1989-08-08 | Xilinx, Inc. | Buffered routing element for a user programmable logic device |
EP0317287B1 (en) * | 1987-11-20 | 1992-11-11 | Kawasaki Steel Corporation | Programmable logic device |
US4818988A (en) * | 1988-01-04 | 1989-04-04 | Gte Laboratories Incorporated | Crosspoint switching array |
US4912342A (en) * | 1988-05-05 | 1990-03-27 | Altera Corporation | Programmable logic device with array blocks with programmable clocking |
US4903223A (en) * | 1988-05-05 | 1990-02-20 | Altera Corporation | Programmable logic device with programmable word line connections |
US4871930A (en) * | 1988-05-05 | 1989-10-03 | Altera Corporation | Programmable logic device with array blocks connected via programmable interconnect |
US4899067A (en) * | 1988-07-22 | 1990-02-06 | Altera Corporation | Programmable logic devices with spare circuits for use in replacing defective circuits |
US4879481A (en) * | 1988-09-02 | 1989-11-07 | Cypress Semiconductor Corporation | Dual I/O macrocell for high speed synchronous state machine |
US4937475B1 (en) * | 1988-09-19 | 1994-03-29 | Massachusetts Inst Technology | Laser programmable integrated circuit |
US5212652A (en) * | 1989-08-15 | 1993-05-18 | Advanced Micro Devices, Inc. | Programmable gate array with improved interconnect structure |
US5027011A (en) * | 1989-10-31 | 1991-06-25 | Sgs-Thomson Microelectronics, Inc. | Input row drivers for programmable logic devices |
US5144166A (en) * | 1990-11-02 | 1992-09-01 | Concurrent Logic, Inc. | Programmable logic cell and array |
US5122685A (en) * | 1991-03-06 | 1992-06-16 | Quicklogic Corporation | Programmable application specific integrated circuit and logic cell therefor |
US5121006A (en) * | 1991-04-22 | 1992-06-09 | Altera Corporation | Registered logic macrocell with product term allocation and adjacent product term stealing |
US5220214A (en) * | 1991-04-22 | 1993-06-15 | Altera Corporation | Registered logic macrocell with product term allocation and adjacent product term stealing |
US5241224A (en) * | 1991-04-25 | 1993-08-31 | Altera Corporation | High-density erasable programmable logic device architecture using multiplexer interconnections |
US5204556A (en) * | 1991-05-06 | 1993-04-20 | Lattice Semiconductor Corporation | Programmable interconnect structure for logic blocks |
US5260610A (en) * | 1991-09-03 | 1993-11-09 | Altera Corporation | Programmable logic element interconnections for programmable logic array integrated circuits |
US5260611A (en) * | 1991-09-03 | 1993-11-09 | Altera Corporation | Programmable logic array having local and long distance conductors |
US5371422A (en) * | 1991-09-03 | 1994-12-06 | Altera Corporation | Programmable logic device having multiplexers and demultiplexers randomly connected to global conductors for interconnections between logic elements |
US5350954A (en) * | 1993-03-29 | 1994-09-27 | Altera Corporation | Macrocell with flexible product term allocation |
-
1991
- 1991-09-03 US US07/754,017 patent/US5260610A/en not_active Expired - Lifetime
-
1992
- 1992-08-06 EP EP01112375A patent/EP1134896A2/en not_active Withdrawn
- 1992-08-06 DE DE69223010T patent/DE69223010D1/de not_active Expired - Lifetime
- 1992-08-06 EP EP97106242A patent/EP0786871B1/en not_active Expired - Lifetime
- 1992-08-06 EP EP92307217A patent/EP0530985B1/en not_active Expired - Lifetime
- 1992-09-02 JP JP23486892A patent/JP3488258B2/ja not_active Expired - Lifetime
-
1993
- 1993-03-29 US US08/039,944 patent/US5376844A/en not_active Expired - Lifetime
-
1994
- 1994-12-15 US US08/356,516 patent/US5485103A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105703765A (zh) * | 2014-12-16 | 2016-06-22 | 三星电子株式会社 | 基于dram的可重构逻辑 |
Also Published As
Publication number | Publication date |
---|---|
DE69223010D1 (de) | 1997-12-11 |
EP0530985A2 (en) | 1993-03-10 |
EP0786871A3 (en) | 1998-02-04 |
EP0530985A3 (en) | 1993-12-08 |
EP0786871B1 (en) | 2001-12-19 |
JPH06318638A (ja) | 1994-11-15 |
US5376844A (en) | 1994-12-27 |
EP1134896A2 (en) | 2001-09-19 |
US5485103A (en) | 1996-01-16 |
US5260610A (en) | 1993-11-09 |
EP0786871A2 (en) | 1997-07-30 |
EP0530985B1 (en) | 1997-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3488258B2 (ja) | プログラマブル論理アレイ集積回路 | |
US5742179A (en) | High speed programmable logic architecture | |
US5504440A (en) | High speed programmable logic architecture | |
US5600265A (en) | Programmable interconnect architecture | |
US5483178A (en) | Programmable logic device with logic block outputs coupled to adjacent logic block output multiplexers | |
US6810513B1 (en) | Method and apparatus of programmable interconnect array with configurable multiplexer | |
US5132571A (en) | Programmable interconnect architecture having interconnects disposed above function modules | |
JP3684241B2 (ja) | スケーリング可能な多重レベル相互接続アーキテクチャ用のフロア・プラン | |
US6069490A (en) | Routing architecture using a direct connect routing mesh | |
US5644496A (en) | Programmable logic device with internal time-constant multiplexing of signals from external interconnect buses | |
US5191241A (en) | Programmable interconnect architecture | |
US5187393A (en) | Reconfigurable programmable interconnect architecture | |
JP3925754B2 (ja) | 集積回路装置 | |
US4727268A (en) | Logic circuitry having two programmable interconnection arrays | |
US6414514B1 (en) | Logic device architecture and method of operation | |
US5172014A (en) | Programmable interconnect architecture | |
JPH0926870A (ja) | プログラマブル・アレイ相互接続網 | |
US5614844A (en) | High speed programmable logic architecture | |
US5506517A (en) | Output enable structure and method for a programmable logic device | |
US5463328A (en) | Expanded programmable logic architecture | |
US6370140B1 (en) | Programmable interconnect matrix architecture for complex programmable logic device | |
US6759870B2 (en) | Programmable logic array integrated circuits | |
US6121790A (en) | Programmable logic device with enhanced multiplexing capabilities in interconnect resources | |
JP3774234B2 (ja) | 高速プログラマブルロジックアーキテクチャ | |
EP0515043A2 (en) | Direct interconnect for functional circuit module array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |