JP3487785B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3487785B2
JP3487785B2 JP12854099A JP12854099A JP3487785B2 JP 3487785 B2 JP3487785 B2 JP 3487785B2 JP 12854099 A JP12854099 A JP 12854099A JP 12854099 A JP12854099 A JP 12854099A JP 3487785 B2 JP3487785 B2 JP 3487785B2
Authority
JP
Japan
Prior art keywords
iii
growth
group
flux
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12854099A
Other languages
Japanese (ja)
Other versions
JP2000323412A (en
Inventor
章義 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP12854099A priority Critical patent/JP3487785B2/en
Publication of JP2000323412A publication Critical patent/JP2000323412A/en
Application granted granted Critical
Publication of JP3487785B2 publication Critical patent/JP3487785B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、非結晶膜をマス
クとして用いた結晶成長技術によりIII‐V族化合物半
導体結晶を成長させる半導体素子の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device in which a III-V group compound semiconductor crystal is grown by a crystal growth technique using an amorphous film as a mask.

【0002】[0002]

【従来の技術】従来より、分子線エピタキシャル成長
(以下、MBEという)法を用いた半導体素子の製造方法
において、III−V族化合物半導体結晶(GaAs等)を良
質なものとするには、結晶成長時のIII族元素のマイグ
レーション(表面移動)を促進することが有効である。そ
のIII族元素のマイグレーションを促進するには、III族
元素のフラックス量に対するV族元素のフラックス量の
割合であるV/IIIフラックス比をできるだけ小さくす
る必要があるため、V/IIIフラックス比をIII族元素
(Ga等)がリッチとなる値の上限値よりわずかに大きい
値にするのが一般的であった。また、MBE装置の稼働
率は一般的にV族元素のフラックス量で決まっており、
V/IIIフラックス比をできるだけ小さくすることによ
り稼働率も上がる。そのため、非結晶膜のマスクを有す
る基板上にIII−V族化合物半導体結晶を成長させる場
合も、上述と同様の結晶成長条件(V/IIIフラックス比
をIII族元素がリッチとなる値の上限値よりわずかに大
きい値)を用いていた。
2. Description of the Related Art Conventionally, molecular beam epitaxial growth
In the method of manufacturing a semiconductor device using the (hereinafter referred to as MBE) method, in order to improve the quality of the III-V group compound semiconductor crystal (such as GaAs), migration of the group III element during crystal growth (surface migration) It is effective to promote. In order to promote the migration of the group III element, it is necessary to make the V / III flux ratio, which is the ratio of the group V element flux amount to the group III element flux amount, as small as possible. Group element
It was general to make the value (Ga etc.) slightly larger than the upper limit of the rich value. Also, the operating rate of the MBE device is generally determined by the flux amount of the group V element,
The operating rate also increases by making the V / III flux ratio as small as possible. Therefore, also in the case of growing a III-V group compound semiconductor crystal on a substrate having a mask of an amorphous film, the same crystal growth conditions (V / III flux ratio as the upper limit value of the group III element becomes rich) Slightly larger value) was used.

【0003】[0003]

【発明が解決しようとする課題】ところで、非結晶膜の
マスクを有する基板上にIII−V族化合物半導体結晶を
成長させる場合、図5に示すように、マスク4の上面お
よび側面にも針状結晶1が成長してしまう場合がある。
この場合、成長中に針状結晶1がIII族およびV族のフ
ラックスの障害物となるために針状結晶1直下に未成長
部分2が生じるという問題がある。また、成長後にデバ
イス作製のため、通常のフォトエッチング工程を行った
場合、上記針状結晶1によりレジストのコーティングむ
らが生じて不具合が発生したり、レジスト除去時にレジ
ストが残留したりするという問題がある。したがって、
上記III−V族化合物半導体結晶を成長させる場合に針
状結晶1が成長すると、半導体素子の特性が劣化して歩
留まりが低下する。
By the way, when a group III-V compound semiconductor crystal is grown on a substrate having a mask of an amorphous film, needle-like patterns are formed on the upper and side surfaces of the mask 4 as shown in FIG. The crystal 1 may grow.
In this case, there is a problem that the ungrown portion 2 is formed immediately below the needle-shaped crystal 1 because the needle-shaped crystal 1 becomes an obstacle to the III-group and V-group fluxes during the growth. In addition, when a normal photo-etching process is performed for device fabrication after growth, there is a problem that the needle-shaped crystal 1 causes uneven coating of the resist and causes a problem, or the resist remains when the resist is removed. is there. Therefore,
When the acicular crystal 1 grows when growing the III-V group compound semiconductor crystal, the characteristics of the semiconductor element deteriorate and the yield decreases.

【0004】そこで、この発明の目的は、III−V族化
合物半導体結晶を成長させるときに針状結晶の成長を抑
制できる半導体素子の製造方法を提供することにある。
Therefore, an object of the present invention is to provide a method of manufacturing a semiconductor device capable of suppressing the growth of needle crystals when growing III-V group compound semiconductor crystals.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するた
め、請求項1の半導体素子の製造方法は、半導体結晶基
板上に部分的に非結晶膜を形成する工程と、上記非結晶
膜が形成された半導体結晶基板上に、上記非結晶膜をマ
スクとして分子線エピタキシャル成長法によりIII−V
族化合物半導体層を成長させる工程とを有する半導体素
子の製造方法において、上記III‐V族化合物半導体結
晶層を成長させる工程の成長初期において、III族元素
のフラックス量に対するV族元素のフラックス量の割合
であるV/IIIフラックス比を3以上で結晶成長させ
て、上記III−V族化合物半導体結晶層を構成する主要
元素のうちのマイグレーション速度の速いIII族元素の
マイグレーションを阻害し、上記III‐V族化合物半導
体結晶層を成長させる工程の成長初期以外はIII族リッ
チとなるV/IIIフラックス比の上限値である1を上回
る値でかつ3よりも低いV/IIIフラックス比で結晶成
長させることを特徴としている。
In order to achieve the above object, a method of manufacturing a semiconductor device according to a first aspect of the present invention comprises a step of partially forming an amorphous film on a semiconductor crystal substrate and a step of forming the amorphous film. III-V by a molecular beam epitaxial growth method using the amorphous film as a mask on the formed semiconductor crystal substrate.
A method for manufacturing a semiconductor device, which comprises a step of growing a group III compound semiconductor layer, wherein a group III element is formed at an early stage of the step of growing the group III-V compound semiconductor crystal layer.
Ratio of group V element flux to total flux
Crystal growth with a V / III flux ratio of 3 or more
Te, inhibit the migration of fast group III element of the migration rate of the main elements constituting the group III-V compound semiconductor crystal layer, the group III-V compound semiconductors
Group III lids except in the initial stage of the growth of the body crystal layer.
Exceeding the upper limit of 1 for the V / III flux ratio
Value and a V / III flux ratio lower than 3
It is characterized in Rukoto allowed length.

【0006】上記請求項1の半導体素子の製造方法によ
れば、上記非結晶膜をマスクとして分子線エピタキシャ
ル成長法によりIII‐V族化合物半導体結晶層を成長さ
せる工程の成長初期において、III−V族化合物半導体
結晶層を構成する主要元素のうちのマイグレーション速
度の速いIII族元素のマイグレーションを阻害すること
によって、上記非結晶膜の針状結晶の成長を抑制でき
る。したがって、針状結晶に起因するIII−V族化合物
半導体結晶層の成長不良やフォトリソグラフ工程の不良
がなくなり、特性が良好な半導体素子が歩留りよく製造
できる
According to the method of manufacturing a semiconductor device of claim 1, the III-V group is formed at an early stage of the step of growing the III-V group compound semiconductor crystal layer by the molecular beam epitaxial growth method using the amorphous film as a mask. By inhibiting the migration of the group III element having a high migration rate among the main elements forming the compound semiconductor crystal layer, it is possible to suppress the growth of the needle-like crystals of the amorphous film. Therefore, the growth failure of the III-V group compound semiconductor crystal layer and the failure of the photolithography process due to the needle-shaped crystal are eliminated, and the semiconductor device having good characteristics can be manufactured with high yield .

【0007】また、上記III族元素のフラックス量に対
するV族元素のフラックス量の割合であるV/IIIフラ
ックス比を3以上とすることによって、III−V族化合
物半導体結晶層の成長初期の針状結晶の成長を確実に抑
制できると共に、成長初期を除いて低V/IIIフラック
ス比で結晶成長が行え、結晶性のよいIII−V族化合物
半導体結晶層を形成できる。
Further, the group III by making the V / III flux ratio is the ratio of the flux of the group V element 3 or more with respect to the flux of the element, III-V compound semiconductor crystal layer grown initial acicular Crystal growth can be reliably suppressed, and crystal growth can be performed at a low V / III flux ratio except in the initial stage of growth, and a III-V group compound semiconductor crystal layer with good crystallinity can be formed.

【0008】また、請求項の半導体素子の製造方法
は、請求項1の半導体素子の製造方法において、上記II
I‐V族化合物半導体結晶層を成長させる工程の成長初
期に上記マイグレーション速度の速いIII族元素のマイ
グレーションを阻害するとき、III族元素のフラックス
量に対するV族元素のフラックス量の割合であるV/II
Iフラックス比はIII族元素のフラックス量を調整するこ
とにより制御することを特徴としている。
According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the first aspect, wherein
When inhibiting the migration of the group III element having a high migration rate at the initial stage of the growth of the step of growing the group IV compound semiconductor crystal layer, the ratio of the flux amount of the group V element to the flux amount of the group III element is V / II
The I flux ratio is characterized by being controlled by adjusting the flux amount of the group III element.

【0009】上記請求項の半導体素子の製造方法によ
れば、上記III族元素のフラックス量を調整することに
よりIII−V族化合物半導体結晶層の成長レートを制御
する。そうすることによって、V/IIIフラックス比を
制御するので、制御性がよくなると共に、V族元素の使
用量を必要最小限に設定することにより、MBE装置の
稼動率を向上できる。
According to the method of manufacturing a semiconductor device of the second aspect , the growth rate of the III-V group compound semiconductor crystal layer is controlled by adjusting the flux amount of the III group element. By doing so, since the V / III flux ratio is controlled, the controllability is improved, and the operating rate of the MBE device can be improved by setting the use amount of the group V element to the necessary minimum.

【0010】また、請求項の半導体素子の製造方法
は、請求項1の半導体素子の製造方法において、上記II
I‐V族化合物半導体結晶層を成長させる工程の成長初
期に上記マイグレーション速度の速いIII族元素のマイ
グレーションを阻害するとき、マイグレーション速度の
遅いIII族元素であるアルミニウムを添加して表面改質
層を形成したことを特徴としている。
According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the first aspect, wherein
When inhibiting the migration of the group III element having a high migration rate in the early stage of the step of growing the IV compound semiconductor crystal layer, aluminum, which is a group III element having a slow migration rate, is added to form a surface modification layer. It is characterized by being formed.

【0011】上記請求項の半導体素子の製造方法によ
れば、上記III−V族化合物半導体結晶層の成長初期に
マイグレーション速度の遅いIII族元素であるアルミニ
ウムを添加することによって、III族元素のマイグレー
ションを阻害するので、V/IIIフラックス比を低く設
定でき、V族元素の使用量を必要最小限に設定すること
により、MBE装置の稼動率を向上できる。
According to the method for manufacturing a semiconductor device of the third aspect , by adding aluminum, which is a group III element having a slow migration rate, at the initial stage of growth of the group III-V compound semiconductor crystal layer, the group III element Since it inhibits migration, the V / III flux ratio can be set low, and the operating rate of the MBE device can be improved by setting the use amount of the group V element to the necessary minimum.

【0012】また、請求項の半導体素子の製造方法
は、半導体結晶基板上に部分的に非結晶膜を形成する工
程と、上記非結晶膜をマスクとして上記半導体結晶基板
を加工する工程と、上記半導体結晶基板を加工した後、
上記半導体結晶基板上に、上記非結晶膜をマスクとして
分子線エピタキシャル成長法によりIII−V族化合物半
導体層を成長させる工程とを有する半導体素子の製造方
法であって、上記III−V族化合物半導体層を成長させ
る工程の成長初期において、III族元素のフラックス量
に対するV族元素のフラックス量の割合であるV/III
フラックス比を3以上で結晶成長させて、上記III−V
族化合物半導体層を構成する主要元素のうちのマイグレ
ーション速度の速いIII族元素のマイグレーションを阻
し、上記III‐V族化合物半導体結晶層を成長させる
工程の成長初期以外はIII族リッチとなるV/IIIフラッ
クス比の上限値である1を上回る値でかつ3よりも低い
V/IIIフラックス比で結晶成長させることを特徴とし
ている。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor device, which comprises a step of partially forming an amorphous film on a semiconductor crystal substrate, and a step of processing the semiconductor crystal substrate using the amorphous film as a mask. After processing the semiconductor crystal substrate,
A method of manufacturing a semiconductor device, comprising the step of growing a III-V group compound semiconductor layer on the semiconductor crystal substrate by a molecular beam epitaxial growth method using the amorphous film as a mask, the III-V group compound semiconductor layer Flux of group III element at the beginning of the growth process
V / III which is the ratio of the flux amount of the V group element to
The crystal is grown at a flux ratio of 3 or more, and the III-V
Among the main elements constituting the group III compound semiconductor layer, the migration of the group III element having a high migration rate is inhibited, and the III-V group compound semiconductor crystal layer is grown.
V / III flag that is rich in group III except in the initial stage of process growth
The value is higher than 1 which is the upper limit of the box ratio and lower than 3.
By crystal growth at a V / III flux ratio is characterized in Rukoto.

【0013】上記請求項の半導体素子の製造方法によ
れば、上記半導体結晶基板上に部分的に非結晶膜を形成
し、その非結晶膜をマスクとして半導体結晶基板を例え
ばエッチングにより加工した後、上記非結晶膜が形成さ
れた半導体結晶基板上に、上記非結晶膜をマスクとして
分子線エピタキシャル成長法によりIII−V族化合物半
導体層を成長させる。このIII‐V族化合物半導体結晶
層の成長初期において、III−V族化合物半導体結晶層
を構成する主要元素のうちのマイグレーション速度の速
いIII族元素のマイグレーションを阻害することによっ
て、上記非結晶膜の針状結晶の成長を抑制できる。した
がって、針状結晶に起因するIII−V族化合物半導体結
晶層の成長不良やフォトリソグラフ工程の不良がなくな
り、特性が良好な半導体素子が歩留りよく製造できる。
According to the method of manufacturing a semiconductor device of the above-mentioned claim 4 , after the amorphous film is partially formed on the semiconductor crystal substrate and the amorphous film is used as a mask, the semiconductor crystal substrate is processed by, for example, etching. A III-V group compound semiconductor layer is grown on the semiconductor crystal substrate on which the amorphous film is formed by a molecular beam epitaxial growth method using the amorphous film as a mask. In the early stage of the growth of the III-V compound semiconductor crystal layer, by inhibiting the migration of the group III element having a high migration rate among the main elements constituting the III-V compound semiconductor crystal layer, the amorphous film The growth of needle crystals can be suppressed. Therefore, the growth failure of the III-V group compound semiconductor crystal layer and the failure of the photolithography process due to the needle-shaped crystal are eliminated, and the semiconductor device having good characteristics can be manufactured with high yield.

【0014】[0014]

【発明の実施の形態】以下、この発明の半導体素子の製
造方法を図示の実施の形態により詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, a method for manufacturing a semiconductor device of the present invention will be described in detail with reference to embodiments shown in the drawings.

【0015】(第1実施形態) 図l(a),(b)はこの発明の第1実施形態の半導体素子の
製造方法を示す断面図である。
(First Embodiment) FIGS. 1A and 1B are sectional views showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【0016】この第1実施形態において作製される半導
体素子は、図l(a)に示すように、平坦なGaAs基板5
上に非結晶膜として例えば酸化膜であるアルミナ(AlO
x (x;0〜1))を蒸着し、通常のフォトリソグラフィ
によりストライプ状にパターン加工を行い、AlOx膜4
を形成する。
The semiconductor device manufactured in the first embodiment has a flat GaAs substrate 5 as shown in FIG.
As an amorphous film, an oxide film such as alumina (AlO
x (x; 0 to 1)) is vapor-deposited, and patterning is performed in a stripe shape by ordinary photolithography to obtain an AlOx film 4
To form.

【0017】そして、図l(b)に示すように、レジスト
(図示せず)を除去した後、MBE法により、次の条件で
GaAsの結晶成長を行う。結晶成長の初期段階におい
て、V/IIIフラックス比(III族の分子線フラックス量
に対するV族の分子線フラックス量の比)を結晶成長がI
II族リッチ(この場合Gaリッチ)となるV/IIIフラック
ス比の上限値の3倍以上(V/IIIフラックス比>3)と
して結晶成長を行い、例えば0.1μmの厚さに達する
までGaAs成長層6を形成する。その後、V/IIIフラッ
クス比の値を結晶成長がGaリッチとなるV/IIIフラッ
クス比の上限値(=1)をわずかに上回る値、例えば1.
2倍(V/IIIフラックス比=1.2)として、必要な層厚
に達するまでGaAs成長層6上にGaAs成長層7を形成
する。
Then, as shown in FIG. 1 (b), the resist
After removing (not shown), GaAs crystals are grown by the MBE method under the following conditions. In the initial stage of the crystal growth, the crystal growth is controlled by the V / III flux ratio (ratio of the group V molecular beam flux amount to the group III molecular beam flux amount).
Crystal growth is performed with a V / III flux ratio that is Group II-rich (Ga-rich in this case) at least three times the upper limit (V / III flux ratio> 3), for example, GaAs growth until a thickness of 0.1 μm is reached. Form layer 6. After that, the value of the V / III flux ratio is slightly higher than the upper limit (= 1) of the V / III flux ratio at which the crystal growth becomes Ga-rich, for example, 1.
The GaAs growth layer 7 is formed on the GaAs growth layer 6 by doubling (V / III flux ratio = 1.2) until the required layer thickness is reached.

【0018】このとき、III‐V族化合物半導体結晶層
の成長初期(GaAs成長層6の成長時)に、V/IIIフラ
ックス比を3以上にすることによって、Gaのマイグレ
ーションが阻害されて、AlOx膜4の側面付近に針状結
晶は発生しない。このため、GaAs成長層6,7に針状
結晶による未成長部分が生じる成長不良がなくなり、ま
た針状結晶の除去工程を省くことができる。さらに、G
aAs成長層6,7の成長後にデバイス作製のため、通常
のフォトエッチング工程を行った場合、針状結晶によっ
て、レジストのコーティングむらが生じて不具合が発生
したり、レジスト除去時にレジストが残留したりすると
いった問題が生じなくなる。
At this time, by setting the V / III flux ratio to 3 or more at the initial stage of the growth of the III-V compound semiconductor crystal layer (during the growth of the GaAs growth layer 6), the migration of Ga is hindered, and AlOx is prevented. Needle-like crystals do not occur near the side surface of the film 4. Therefore, there is no growth defect in which ungrown portions due to needle-like crystals occur in the GaAs growth layers 6 and 7, and the step of removing needle-like crystals can be omitted. Furthermore, G
When a normal photo-etching process is performed for device fabrication after the growth of aAs growth layers 6 and 7, needle-like crystals cause uneven coating of the resist, resulting in defects or resist remaining during resist removal. The problem of doing does not occur.

【0019】したがって、この第1実施形態の半導体素
子の製造方法によれば、特性,歩留まりが良好な半導体
素子が得られる。
Therefore, according to the semiconductor element manufacturing method of the first embodiment, a semiconductor element having excellent characteristics and yield can be obtained.

【0020】(第2実施形態) 図2(a),(b)はこの発明に第2実施形態の半導体素子の
製造方法を示す断面図である。
(Second Embodiment) FIGS. 2A and 2B are sectional views showing a method of manufacturing a semiconductor device according to a second embodiment of the present invention.

【0021】この第2実施形態において作製される半導
体素子は、図2(a)に示すように、平坦なGaAs基板5
上に酸化膜であるAlOxを蒸着し、通常のフォトリソグ
ラフィによストライプ状にパターン加工を行い、非結
晶膜としてのAlOx膜4を形成する。
The semiconductor device manufactured in the second embodiment has a flat GaAs substrate 5 as shown in FIG.
Deposited AlOx is an oxide film on, perform patterning to normal by Ri stripes photolithography to form the AlOx film 4 as a non-crystalline film.

【0022】そして、図2(b)に示すように、レジスト
(図示せず)を除去した後、MBE法により、次の条件で
GaAsの成長を行う。結晶成長の速度(成長レート)を1
μm/hourになるようにGaのフラックス量を設定した
とき、V/IIIフラックス比が1.2程度になるようにA
sのフラックス量を設定しておき、結晶成長の初期段
階、例えば0.1μmの厚さに達するまで、成長レート
を0.4μm/hourで成長を行い、GaAs成長層8を形
成する。その後、必要な層厚に達するまでは、成長レー
トを1μm/hourで成長を行い、GaAs成長層8上にG
aAs成長層7を形成する。この場合、成長初期0.1μm
まではV/IIIフラックス比が3で、その後、V/IIIフ
ラックス比が1.2となる。
Then, as shown in FIG.
After removing (not shown), GaAs is grown by the MBE method under the following conditions. Crystal growth rate (growth rate) is 1
When the Ga flux amount is set to be μm / hour, the V / III flux ratio is set to about 1.2.
A flux amount of s is set, and growth is performed at a growth rate of 0.4 μm / hour until an initial stage of crystal growth, for example, a thickness of 0.1 μm is reached to form a GaAs growth layer 8. After that, until the required layer thickness is reached, growth is performed at a growth rate of 1 μm / hour, and G is grown on the GaAs growth layer 8.
An aAs growth layer 7 is formed. In this case, the initial growth is 0.1 μm
The V / III flux ratio is 3 up to, and then the V / III flux ratio is 1.2.

【0023】このとき、III‐V族化合物半導体結晶層
の成長初期(GaAs成長層8の成長時)に、V/IIIフラ
ックス比を3とすることによって、Gaのマイグレーシ
ョンが阻害されて、AlOx膜4の側面付近に針状結晶は
発生しない。また、V/IIIフラックス比の制御を成長
レートにより行うため、瞬間的にV/IIIフラックス比
を変更することができ、Asの使用量は成長の間、最小
限に設定できるため、MBE装置の稼働率を上げること
ができる。
At this time, by setting the V / III flux ratio to 3 at the initial stage of the growth of the III-V compound semiconductor crystal layer (during the growth of the GaAs growth layer 8), the migration of Ga is inhibited and the AlOx film is formed. No needle-like crystals are generated near the side surface of No. 4. Further, since the V / III flux ratio is controlled by the growth rate, the V / III flux ratio can be changed instantaneously, and the amount of As used can be set to the minimum during the growth. The operating rate can be increased.

【0024】(第3実施形態) 図3(a),(b)はこの発明における第3実施形態の半導体
素子の製造方法を示す断面図である。
(Third Embodiment) FIGS. 3A and 3B are sectional views showing a method for manufacturing a semiconductor device according to a third embodiment of the present invention.

【0025】この第3実施形態において作製される半導
体素子は、図3(a)に示すように、平坦なGaAs基板5
上に非結晶膜として例えば酸化膜であるAlOxを蒸着
し、通常のフォトリソグラフィによりストライプ状にパ
ターン加工を行い、AlOx膜4を形成する。
The semiconductor device manufactured in the third embodiment has a flat GaAs substrate 5 as shown in FIG.
As an amorphous film, for example, AlOx which is an oxide film is vapor-deposited thereon, and patterning is performed in a stripe shape by ordinary photolithography to form an AlOx film 4.

【0026】そして、図3(b)に示すように、レジスト
(図示せず)を除去した後、MBE法により、次の条件で
GaAsの成長を行う。結晶成長の初期段階、例えば0.1
μmの厚さに達するまでアルミニウム(Al)を添加し、
表面改質層としてAlGaAs成長層9を成長させる。その
後、必要な層厚に達するまでGaAs成長層7の成長を行
う。この場合、AlGaAs成長層9,GaAs成長層7の結
晶成長を通じてV/IIIフラックス比は1.2に設定して
おく。
Then, as shown in FIG. 3B, the resist
After removing (not shown), GaAs is grown by the MBE method under the following conditions. Initial stage of crystal growth, eg 0.1
Add aluminum (Al) until reaching a thickness of μm,
An AlGaAs growth layer 9 is grown as a surface modification layer. Then, the GaAs growth layer 7 is grown until the required layer thickness is reached. In this case, the V / III flux ratio is set to 1.2 through the crystal growth of the AlGaAs growth layer 9 and the GaAs growth layer 7.

【0027】このとき、III‐V族化合物半導体結晶層
の成長初期(AlGaAs成長層9の成長時)に、マイグレ
ーション速度の遅いIII族元素であるアルミニウム(Al)
を添加することによって、Gaのマイグレーションが阻
害されて、AlOx膜4の側面付近に針状結晶は成長しな
い。また、Alを添加することによりGaのマイグレーシ
ョンを阻害するため、V/IIIフラックス比を低く設定
でき、Asの使用量は成長の間、最小限に設定できるた
め、MBE装置の稼働率を上げることができる。
At this time, in the initial stage of the growth of the III-V group compound semiconductor crystal layer (during the growth of the AlGaAs growth layer 9), aluminum (Al) which is a group III element having a slow migration rate is used.
Addition of Ga inhibits the migration of Ga, and needle crystals do not grow near the side surface of the AlOx film 4. In addition, since the addition of Al inhibits the migration of Ga, the V / III flux ratio can be set low, and the amount of As used can be set to the minimum during the growth. You can

【0028】また、上記AlGaAs層9,GaAs層7を電
流ブロック層として用いる場合、AlGaAs層9により
ヘテロ構造となるため電流ブロック効果が大きくなる。
When the AlGaAs layer 9 and the GaAs layer 7 are used as the current blocking layer, the AlGaAs layer 9 has a heterostructure, so that the current blocking effect is large.

【0029】(第4実施形態) 図4(a)〜(d),図5(a)〜(c)はこの発明の第4実施形態
の半導体素子の製造方法を適用したAlGaInP系赤色
半導体レーザ素子の製造工程を示す断面図である。
(Fourth Embodiment) FIGS. 4 (a) to (d) and FIGS. 5 (a) to (c) are AlGaInP-based red semiconductor lasers to which a method for manufacturing a semiconductor device according to a fourth embodiment of the present invention is applied. It is sectional drawing which shows the manufacturing process of an element.

【0030】この第4実施形態により作製される半導体
レーザ素子は、図4(a)に示すように、N型GaAs基板
10上に、N型GaInPバッファー層11と、N型Al
GaInPクラッド層12と、GaInP/AlGaInP多
重量子井戸活性層13と、P型AlGaInPクラッド層
14と、GaInPエッチングストップ層15と、P型A
lGaInPクラッド層16と、P型GaInP中間バンド
ギャップ層17と、P型GaASキャップ層18とをM
BE法にて順次積層し、P型GaAsキャップ層18上に
Al23膜4を蒸着により形成する。
As shown in FIG. 4A, the semiconductor laser device manufactured according to the fourth embodiment has an N-type GaInP buffer layer 11 and an N-type Al on an N-type GaAs substrate 10.
GaInP cladding layer 12, GaInP / AlGaInP multiple quantum well active layer 13, P-type AlGaInP cladding layer 14, GaInP etching stop layer 15, and P-type A
l GaInP cladding layer 16, P-type GaInP intermediate bandgap layer 17, and P-type GaAs cap layer 18 are M
The layers are sequentially laminated by the BE method, and the Al 2 O 3 film 4 is formed on the P-type GaAs cap layer 18 by vapor deposition.

【0031】その後、図4(b)に示すように、通常のフ
ォトリソグラフィによりAlOx膜40をストライプ状に
パターン加工を行い、AlOx膜40をマスクとして、P
型GaAsキャップ層18と、P型GaInP中間バンドギ
ャップ層17と、P型AlGaInPクラッド層16とを
エッチングにより除去することにより、AlOx膜40直
下にリッジを形成する。
After that, as shown in FIG. 4B, the AlOx film 40 is patterned into stripes by ordinary photolithography, and the AlOx film 40 is used as a mask to form a P film.
The GaAs cap layer 18, the P-type GaInP intermediate bandgap layer 17, and the P-type AlGaInP cladding layer 16 are removed by etching to form a ridge directly below the AlOx film 40.

【0032】このようにして、AlOx膜40をマスクと
してN型GaAs基板10を加工した後、次いで、図4
(c)に示すように、レジスト19(図4(a)に示す)を除去
した後、2回目のMBE成長を行い、N型GaAs電流ブ
ロック層20,21を次の条件で作製する。結晶成長の速
度(成長レート)を1μm/hourになるようにGaのフラ
ックス量を設定したとき、V/IIIフラックス比が1.2
程度になるようにAsのフラックス量を設定しておき、
結晶成長の初期段階、例えば0.1μmの厚さに達する
まで、成長レートを0.4μm/hourで成長を行い、N
型GaAs電流ブロック層20を形成する。その後、必要
な層厚に達するまでは、成長レートを1μm/hourで成
長を行い、N型GaAs電流ブロック層20上にN型Ga
As電流ブロック層21を形成する。この場合、成長初期
0.1μmまではV/IIIフラックス比が3で、その後、
V/IIIフラックス比が1.2ということになる。このと
き、AlOx膜40の表面上に多結晶状態のGaAs結晶2
2,23が積層されるが、III‐V族化合物半導体結晶層
の成長初期(AlGaAs成長層9の成長時)にV/IIIフラ
ックス比を3とすることによって、Gaのマイグレーシ
ョンが阻害されて、AlOx膜40の側面付近に針状結晶
は発生しない。
In this way, after processing the N-type GaAs substrate 10 using the AlOx film 40 as a mask, the process shown in FIG.
As shown in (c), after removing the resist 19 (shown in FIG. 4 (a)), the second MBE growth is performed to form the N-type GaAs current blocking layers 20 and 21 under the following conditions. When the amount of Ga flux was set so that the crystal growth rate (growth rate) was 1 μm / hour, the V / III flux ratio was 1.2.
Set the flux amount of As so that
In the initial stage of crystal growth, for example, until the thickness reaches 0.1 μm, the growth rate is 0.4 μm / hour, and N
A type GaAs current blocking layer 20 is formed. After that, until the required layer thickness is reached, growth is performed at a growth rate of 1 μm / hour, and N-type GaAs is formed on the N-type GaAs current blocking layer 20.
The As current blocking layer 21 is formed. In this case, the V / III flux ratio was 3 until the initial growth of 0.1 μm, and then
This means that the V / III flux ratio is 1.2. At this time, the polycrystalline GaAs crystal 2 is formed on the surface of the AlOx film 40.
2,23 are laminated, but by setting the V / III flux ratio to 3 at the initial stage of growth of the III-V group compound semiconductor crystal layer (during the growth of the AlGaAs growth layer 9), Ga migration is inhibited, Needle-like crystals do not occur near the side surface of the AlOx film 40.

【0033】次いで、図4(d)に示すように、レジスト
19をスピナーにより塗布する。この場合、N型GaAs
電流ブロック層21上にはレジストは塗布されるが、多
結晶状態のGaAs層23上にはレジストがほとんど塗布
されない。この後、表面全体のレジストをO3−UV
(オゾン−紫外線)アッシングして、N型GaAs電流ブロ
ック層21上のみレジストが塗布されている状態にす
る。
Next, as shown in FIG. 4D, a resist 19 is applied by a spinner. In this case, N-type GaAs
The resist is applied on the current blocking layer 21, but the resist is hardly applied on the GaAs layer 23 in the polycrystalline state. After that, the resist on the entire surface is covered with O3-UV.
(Ozone-ultraviolet) ashing is performed so that the resist is applied only on the N-type GaAs current blocking layer 21.

【0034】次に、図5(a)に示すように、レジスト1
9をマスクとし、多結晶状態のGaAs層22,23(図4
(d)に示す)をエッチングにより除去する。
Next, as shown in FIG. 5A, the resist 1
9 as a mask, the GaAs layers 22 and 23 in the polycrystalline state (see FIG.
(shown in (d)) is removed by etching.

【0035】その後、図5(b)に示すように、レジスト
19,AlOx膜40(図5(a)に示す)を除去する。
After that, as shown in FIG. 5B, the resist 19 and the AlOx film 40 (shown in FIG. 5A) are removed.

【0036】そして、3回目のMBE成長を行い、図5
(c)に示すように、P型GaAsキャップ層18上および
N型GaAs電流ブロック層21上にP型GaAsコンタク
ト層24を形成し、そのP型GaAsコンタクト層24上
に電極25を形成すると共に、N型GaAs基板10の裏
面側に電極26を形成することにより、AlGaInP系
赤色半導体レーザ素子が得られる。
Then, the third MBE growth was performed, and the results shown in FIG.
As shown in (c), a P-type GaAs contact layer 24 is formed on the P-type GaAs cap layer 18 and the N-type GaAs current blocking layer 21, and an electrode 25 is formed on the P-type GaAs contact layer 24. By forming the electrode 26 on the rear surface side of the N-type GaAs substrate 10, an AlGaInP-based red semiconductor laser device is obtained.

【0037】上記第1〜第4実施形態では、非結晶膜に
AlOxを用いたが、非結晶膜はこれに限らず、SiOxや
SiNxでもよく、この場合、ピンホールが少ない良質膜
が得られると共に、スピンコートで塗付することも可能
である。
Although AlOx is used for the non-crystalline film in the first to fourth embodiments, the non-crystalline film is not limited to this and may be SiOx or SiNx. In this case, a good quality film with few pinholes can be obtained. At the same time, it is also possible to apply by spin coating.

【0038】また、上記第1〜第4実施形態では、III
−V族化合物半導体としてGaAsを用いたが、III−V
族化合物半導体は、InGaAlP,InGaAlN,InGaA
lSbおよびInGaAsP等でもよい。
In the first to fourth embodiments, III
Although GaAs was used as the group-V compound semiconductor, III-V
Group compound semiconductors are InGaAlP, InGaAlN, InGaA
It may be lSb or InGaAsP.

【0039】また、この発明の半導体素子の製造方法
は、半導体レーザ素子,発光ダイオードまたはHBT(He
terojunction Bipolar Transistor:ヘテロ接合バイポー
ラトランジスタ)等のあらゆるIII−V族化合物半導体素
子に適用してもよいのは勿論である。
The method for manufacturing a semiconductor device according to the present invention is a semiconductor laser device, a light emitting diode or an HBT (He
Of course, it may be applied to any III-V group compound semiconductor device such as terojunction Bipolar Transistor.

【0040】[0040]

【発明の効果】以上より明らかなように、請求項1の発
明の半導体素子の製造方法によれば、部分的に非結晶膜
のマスクを有する半導体結晶基板上にMBE法を用いて
III−V族化合物半導体の結晶成長を行う場合、成長初
期においてIII−V族化合物半導体結晶層を構成する主
要元素のうちのマイグレーション速度の速いIII族元素
のマイグレーションを阻害することによって、非結晶膜
のマスクの上面および側面に針状結晶が発生することが
なくなるので、針状結晶による成長不良やデバイス作製
のためのフォトリソ工程における不良がなくなり、特性
が良好な半導体素子を歩留りよく製造することができ
る。
As is apparent from the above, according to the method of manufacturing a semiconductor device of the invention of claim 1, the MBE method is used on a semiconductor crystal substrate partially having a mask of an amorphous film.
When crystal growth of a III-V group compound semiconductor is performed, a non-crystalline film is formed by inhibiting migration of a group III element having a high migration rate among the main elements constituting the III-V group compound semiconductor crystal layer in the initial stage of growth. Since needle-shaped crystals are not generated on the upper surface and the side surface of the mask of (1), growth defects due to needle-shaped crystals and defects in the photolithography process for device fabrication are eliminated, and semiconductor devices with good characteristics can be manufactured with high yield. it can.

【0041】また、上記III‐V族化合物半導体結晶層
を成長させる工程の成長初期にマイグレーション速度の
速いIII族元素のマイグレーションを阻害するとき、III
族元素のフラックス量に対するV族元素のフラックス量
の割合であるV/IIIフラックス比を3以上とすること
によって、III−V族化合物半導体結晶層の成長初期の
針状結晶の成長を確実に抑制できると共に、成長初期を
除いて低V/IIIフラックス比で結晶成長が行え、結晶
性のよいIII−V族化合物半導体結晶層を形成できる。
また、成長初期を除いて、低V/IIIフラックス比で結
晶成長が行うことにより、Asの使用量を最小限にする
ことができるため、MBE装置の稼働率をあげることが
できる。
Further, when inhibiting the migration of fast III group element initial growth of migration rate of growing on Symbol Group III-V compound semiconductor crystal layer, III
By setting the V / III flux ratio, which is the ratio of the flux amount of the group V element to the flux amount of the group element, to 3 or more, it is possible to reliably suppress the growth of needle-like crystals in the initial growth stage of the III-V compound semiconductor crystal layer. At the same time, crystal growth can be performed at a low V / III flux ratio except in the initial stage of growth, and a III-V group compound semiconductor crystal layer with good crystallinity can be formed.
Also, since the crystal growth is performed at a low V / III flux ratio except in the initial stage of growth, the amount of As used can be minimized, so that the operating rate of the MBE device can be increased.

【0042】また、請求項の発明の半導体素子の製造
方法によれば、請求項1の半導体素子の製造方法におい
て、上記III‐V族化合物半導体結晶層を成長させる工
程の成長初期にマイグレーション速度の速いIII族元素
のマイグレーションを阻害するとき、III族元素のフラ
ックス量を調整することによりIII−V族化合物半導体
結晶層の成長レートを制御することによって、V/III
フラックス比を制御するので、制御性がよくなると共
に、V族元素の使用量を必要最小限に設定することによ
り、MBE装置の稼動率を向上できる。また、成長レー
トによりV/IIIフラックス比を制御することにより、
Asの使用量を最小限にすることができるため、MBE
装置の稼働率をあげることができる。
According to the method of manufacturing a semiconductor element of the invention of claim 2, in the method of manufacturing a semiconductor element of claim 1, the migration rate is set at an initial stage of growth in the step of growing the III-V group compound semiconductor crystal layer. When the migration of the group III element having a fast growth rate is inhibited, the growth rate of the group III-V compound semiconductor crystal layer is controlled by adjusting the flux amount of the group III element to obtain V / III.
Since the flux ratio is controlled, the controllability is improved, and the operating rate of the MBE device can be improved by setting the amount of group V element used to the necessary minimum. Also, by controlling the V / III flux ratio by the growth rate,
As the amount of As used can be minimized, MBE
The operating rate of the equipment can be increased.

【0043】また、請求項の発明の半導体素子の製造
方法によれば、請求項1の半導体素子の製造方法におい
て、上記III‐V族化合物半導体結晶層を成長させる工
程の成長初期にマイグレーション速度の速いIII族元素
のマイグレーションを阻害するとき、マイグレーション
速度の遅いIII族元素であるアルミニウムを添加するこ
とによって、III族元素のマイグレーションを阻害する
ので、V/IIIフラックス比を低く設定でき、V族元素
の使用量を必要最小限に設定することにより、MBE装
置の稼動率を向上できる。また、アルミニウムの添加に
よりIII族元素のマイグレーションを阻害することによ
って、Asの使用量を最小限にすることができるため、
MBE装置の稼働率をあげることができる。
According to the method of manufacturing a semiconductor device of the invention of claim 3, in the method of manufacturing a semiconductor device of claim 1, the migration rate is increased in the initial stage of growth in the step of growing the III-V compound semiconductor crystal layer. When the migration of the group III element having a fast migration rate is inhibited, the migration of the group III element is inhibited by adding aluminum, which is a group III element having a slow migration rate, so that the V / III flux ratio can be set low, and The operating rate of the MBE device can be improved by setting the use amount of the element to the necessary minimum. Further, since the addition of aluminum inhibits the migration of the group III element, the amount of As used can be minimized.
The operating rate of the MBE device can be increased.

【0044】また、請求項の発明の半導体素子の製造
方法によれば、部分的に非結晶膜のマスクを有する半導
体結晶基板をエッチング等により加工した後、その半導
体結晶基板上に非結晶膜のマスクとしてMBE法により
III−V族化合物半導体の結晶成長を行う場合に、成長
初期においてIII−V族化合物半導体結晶層を構成する
主要元素のうちのマイグレーション速度の速いIII族元
素のマイグレーションを阻害することによって、非結晶
膜のマスクの上面および側面に針状結晶が発生すること
がなくなるので、針状結晶による成長不良やデバイス作
製のためのフォトリソ工程における不良がなくなり、特
性が良好な半導体素子を歩留りよく製造することができ
る。
According to the method of manufacturing a semiconductor element of the invention of claim 4 , after the semiconductor crystal substrate partially having the mask of the amorphous film is processed by etching or the like, the amorphous film is formed on the semiconductor crystal substrate. By the MBE method as a mask of
When crystal growth of a III-V group compound semiconductor is performed, by inhibiting migration of a III-V group semiconductor element having a high migration rate among the main elements constituting the III-V group compound semiconductor crystal layer at the initial growth stage, the amorphous Needle-shaped crystals are not generated on the upper and side surfaces of the film mask, so that growth defects due to needle-shaped crystals and defects in the photolithography process for device fabrication are eliminated, and semiconductor devices with good characteristics can be manufactured with high yield. You can

【図面の簡単な説明】[Brief description of drawings]

【図1】 図1(a),(b)はこの発明の第1実施形態の半
導体素子の製造方法の工程図である。
1A and 1B are process diagrams of a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【図2】 図2(a),(b)はこの発明の第2実施形態の半
導体素子の製造方法の工程図である。
2 (a) and 2 (b) are process drawings of a method for manufacturing a semiconductor device according to a second embodiment of the present invention.

【図3】 図3(a),(b)はこの発明の第3実施形態の半
導体素子の製造方法の工程図である。
3 (a) and 3 (b) are process diagrams of a method for manufacturing a semiconductor device according to a third embodiment of the present invention.

【図4】 図4(a)〜(d)はこの発明の第4実施形態の半
導体素子としての半導体レーザ素子の製造方法の工程図
である。
4A to 4D are process diagrams of a method for manufacturing a semiconductor laser device as a semiconductor device according to a fourth embodiment of the present invention.

【図5】 図5(a)〜(c)は図4に続く上記半導体レーザ
素子の製造方法の工程図である。
5A to 5C are process diagrams of the method for manufacturing the semiconductor laser device, following FIG.

【図6】 図6は従来の方法を用いた場合の針状結晶の
発生状態を示す図である。
FIG. 6 is a diagram showing a generation state of needle-shaped crystals when a conventional method is used.

【符号の説明】[Explanation of symbols]

1…針状結晶、2…未成長部、3…GaAs成長層、4…
AlOx膜、5…GaAs基板、6…GaAs成長層、7…G
aAs成長層、8…GaAs成長層、9…AlGaAs層、1
0…N型GaAs基板、11…N型GaInPバッファー
層、12…N型AlGaInPクラッド層、13…多重量
子井戸活性層、14,16…P型AlGaInPクラッド
層、15…エッチングストップ層、17…中間バンドギ
ャップ層、18…P型GaAsギャップ層、19…レジス
ト、20…N型GaAs電流ブロック層、21…N型Ga
As電流ブロック層、22…多結晶状態のGaAs層、2
3…多結晶状態のGaAs層、24…P型GaAsコンタク
ト層、25,26…電極。
1 ... Needle crystal, 2 ... Ungrown part, 3 ... GaAs growth layer, 4 ...
AlOx film, 5 ... GaAs substrate, 6 ... GaAs growth layer, 7 ... G
aAs growth layer, 8 ... GaAs growth layer, 9 ... AlGaAs layer, 1
0 ... N-type GaAs substrate, 11 ... N-type GaInP buffer layer, 12 ... N-type AlGaInP cladding layer, 13 ... Multiple quantum well active layer, 14, 16 ... P-type AlGaInP cladding layer, 15 ... Etching stop layer, 17 ... Intermediate Band gap layer, 18 ... P-type GaAs gap layer, 19 ... Resist, 20 ... N-type GaAs current blocking layer, 21 ... N-type Ga
As current blocking layer, 22 ... Polycrystalline GaAs layer, 2
3 ... Polycrystalline GaAs layer, 24 ... P-type GaAs contact layer, 25, 26 ... Electrodes.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−16177(JP,A) 特開 昭63−2890(JP,A) 特開 平7−94409(JP,A) 特開 平4−130688(JP,A) 特開 平8−97140(JP,A) 特開 平2−288223(JP,A) 特開 昭63−60197(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/203 C30B 23/08 C30B 29/40 - 29/44 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A 54-16177 (JP, A) JP-A 63-2890 (JP, A) JP-A 7-94409 (JP, A) JP-A 4- 130688 (JP, A) JP 8-97140 (JP, A) JP 2-288223 (JP, A) JP 63-60197 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/203 C30B 23/08 C30B 29/40-29/44

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体結晶基板上に部分的に非結晶膜を
形成する工程と、上記非結晶膜が形成された半導体結晶
基板上に、上記非結晶膜をマスクとして分子線エピタキ
シャル成長法によりIII−V族化合物半導体層を成長さ
せる工程とを有する半導体素子の製造方法において、 上記III‐V族化合物半導体結晶層を成長させる工程の
成長初期において、III族元素のフラックス量に対する
V族元素のフラックス量の割合であるV/IIIフラック
ス比を3以上で結晶成長させて、上記III−V族化合物
半導体結晶層を構成する主要元素のうちのマイグレーシ
ョン速度の速いIII族元素のマイグレーションを阻害
し、 上記III‐V族化合物半導体結晶層を成長させる工程の
成長初期以外はIII族リッチとなるV/IIIフラックス比
の上限値である1を上回る値でかつ3よりも低いV/II
Iフラックス比で結晶成長させ ることを特徴とする半導
体素子の製造方法。
1. A step of partially forming an amorphous film on a semiconductor crystal substrate, and a step of forming the amorphous film on the semiconductor crystal substrate by the molecular beam epitaxial growth method using the amorphous film as a mask III- A method for manufacturing a semiconductor device, which comprises a step of growing a group V compound semiconductor layer, wherein the amount of flux of the group III element relative to the amount of flux of the group III element at the initial growth stage of the step of growing the group III-V compound semiconductor crystal layer
V / III flack, which is the ratio of the amount of flux of group V element
The crystal growth is performed at a ratio of 3 or more to inhibit migration of a group III element having a high migration rate among the main elements constituting the group III-V compound semiconductor crystal layer.
Of the group III-V compound semiconductor crystal layer
V / III flux ratio that is rich in group III except in the initial stage of growth
V / II higher than the upper limit of 1 and lower than 3
A method for manufacturing a semiconductor device, characterized in that a crystal is grown at an I flux ratio .
【請求項2】 請求項1に記載の半導体素子の製造方法
において、 上記III‐V族化合物半導体結晶層を成長させる工程の
成長初期に上記マイグレーション速度の速いIII族元素
のマイグレーションを阻害するとき、III族元素のフラ
ックス量に対するV族元素のフラックス量の割合である
V/IIIフラックス比はIII族元素のフラックス量を調整
することにより制御することを特徴とする半導体素子の
製造方法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein when the migration of the group III element having a high migration rate is inhibited at an early stage of growth in the step of growing the group III-V compound semiconductor crystal layer, A method for manufacturing a semiconductor device, wherein a V / III flux ratio, which is a ratio of a flux amount of a group V element to a flux amount of a group III element, is controlled by adjusting a flux amount of the group III element.
【請求項3】 請求項1に記載の半導体素子の製造方法
において、 上記III‐V族化合物半導体結晶層を成長させる工程の
成長初期に上記マイグレーション速度の速いIII族元素
のマイグレーションを阻害するとき、マイグレーション
速度の遅いIII族元素であるアルミニウムを添加して表
面改質層を形成したことを特徴とする半導体素子の製造
方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein when the migration of the group III element having a high migration rate is inhibited at an early stage of growth in the step of growing the group III-V compound semiconductor crystal layer, A method for manufacturing a semiconductor device, characterized in that a surface modification layer is formed by adding aluminum which is a group III element having a slow migration rate.
【請求項4】 半導体結晶基板上に部分的に非結晶膜を
形成する工程と、 上記非結晶膜をマスクとして上記半導体結晶基板を加工
する工程と、 上記半導体結晶基板を加工した後、上記半導体結晶基板
上に、上記非結晶膜をマスクとして分子線エピタキシャ
ル成長法によりIII−V族化合物半導体層を成長させる
工程とを有する半導体素子の製造方法であって、 上記III−V族化合物半導体層を成長させる工程の成長
初期において、III族元素のフラックス量に対するV族
元素のフラックス量の割合であるV/IIIフラックス比
を3以上で結晶成長させて、上記III−V族化合物半導
体層を構成する主要元素のうちのマイグレーション速度
の速いIII族元素のマイグレーションを阻害するし、 上記III‐V族化合物半導体結晶層を成長させる工程の
成長初期以外はIII族リッチとなるV/IIIフラックス比
の上限値である1を上回る値でかつ3よりも低いV/II
Iフラックス比で結晶成長させ ることを特徴とする半導
体素子の製造方法。
4. A step of partially forming an amorphous film on a semiconductor crystal substrate, a step of processing the semiconductor crystal substrate using the amorphous film as a mask, and a step of processing the semiconductor crystal substrate and then the semiconductor. A method for manufacturing a semiconductor device, comprising: growing a III-V group compound semiconductor layer on a crystalline substrate by a molecular beam epitaxial growth method using the amorphous film as a mask, wherein the III-V group compound semiconductor layer is grown. In the initial stage of the growing process, the amount of V group to the amount of III group element flux
V / III flux ratio, which is the ratio of the amount of elemental flux
Was crystallized grown in 3 above, to inhibit the migration of fast group III element of the migration rate of the main elements constituting the group III-V compound semiconductor layer, growing the group III-V compound semiconductor crystal layer Of the process
V / III flux ratio that is rich in group III except in the initial stage of growth
V / II higher than the upper limit of 1 and lower than 3
A method for manufacturing a semiconductor device, characterized in that a crystal is grown at an I flux ratio .
JP12854099A 1999-05-10 1999-05-10 Method for manufacturing semiconductor device Expired - Fee Related JP3487785B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12854099A JP3487785B2 (en) 1999-05-10 1999-05-10 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12854099A JP3487785B2 (en) 1999-05-10 1999-05-10 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2000323412A JP2000323412A (en) 2000-11-24
JP3487785B2 true JP3487785B2 (en) 2004-01-19

Family

ID=14987293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12854099A Expired - Fee Related JP3487785B2 (en) 1999-05-10 1999-05-10 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3487785B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201933625A (en) * 2018-01-19 2019-08-16 晶元光電股份有限公司 Light-emitting element and manufacturing method thereof

Also Published As

Publication number Publication date
JP2000323412A (en) 2000-11-24

Similar Documents

Publication Publication Date Title
US6855959B2 (en) Nitride based semiconductor photo-luminescent device
JP2001176805A (en) Method for manufacturing crystal of nitride-based iii-v- group compound. nitride-based iii-v-group crystal substrate, nitride-based iii-v-group compound crystal film, and method for manufacturing device
JPH11312840A (en) Semiconductor laser element and its manufacture
US6801559B2 (en) Group III nitride compound semiconductor laser
US6620641B2 (en) Semiconductor light emitting device and its manufacturing method
JP3987985B2 (en) Manufacturing method of semiconductor device
JP2001068786A (en) Nitride compound semiconductor light-emitting device and its manufacture
US7215691B2 (en) Semiconductor laser device and method for fabricating the same
JP2001196694A (en) Semiconductor laser element and its manufacturing method
JP3487785B2 (en) Method for manufacturing semiconductor device
JP4078891B2 (en) Compound semiconductor epitaxial wafer manufacturing method and compound semiconductor epitaxial wafer
KR970011146B1 (en) Method for fabricating a semiconductor laser diode
JPH10303502A (en) Gallium nitride compound semiconductor light emitting element and its manufacture
JPH11274563A (en) Semiconductor device and semiconductor light emitting device
US6855571B1 (en) Method of producing GaN-based semiconductor laser device and semiconductor substrate used therefor
US5887011A (en) Semiconductor laser
US5236864A (en) Method of manufacturing a surface-emitting type semiconductor laser device
JP2675692B2 (en) Method for manufacturing semiconductor laser device
JP3439955B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP4754057B2 (en) Semiconductor device, semiconductor substrate, and manufacturing method thereof
JPH0621579A (en) Manufacture of semiconductor laser element
JP3394191B2 (en) Method for manufacturing semiconductor device
JPS6342114A (en) Crystal growth method
JPH06204621A (en) Manufacture of semiconductor film
JP3188931B2 (en) Thin film growth method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071031

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees