JP3482346B2 - Method for manufacturing solid-state imaging device - Google Patents
Method for manufacturing solid-state imaging deviceInfo
- Publication number
- JP3482346B2 JP3482346B2 JP27678398A JP27678398A JP3482346B2 JP 3482346 B2 JP3482346 B2 JP 3482346B2 JP 27678398 A JP27678398 A JP 27678398A JP 27678398 A JP27678398 A JP 27678398A JP 3482346 B2 JP3482346 B2 JP 3482346B2
- Authority
- JP
- Japan
- Prior art keywords
- state imaging
- imaging device
- solid
- opening
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 25
- 238000000034 method Methods 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 description 19
- 238000001514 detection method Methods 0.000 description 17
- 239000010410 layer Substances 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000004925 Acrylic resin Substances 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば、エリアセ
ンサ、ラインセンサ等に使用される、ＣＣＤ等を用いた
固体撮像素子の製造方法に関するものである。
【０００２】
【従来の技術】近年、固体撮像素子は、小型化や多画素
化により、単位画素セルの縮小化が進んでいる。これに
伴い、単位画素あたりの取り扱い電荷量が減少してしま
うため、それを補いつつ、さらに高出力化を図った出力
部の工夫が種々なされている。
【０００３】その方法の一つとして、出力部に備わった
電荷検出部の容量を下げて、電荷電圧変換効率を向上さ
せ、受光部で光電変換された信号量（取り扱い電荷量）
を効率良く出力電圧に変換する方式が知られている。
【０００４】図８は、固体撮像素子に用いられている一
般的な出力部の回路図であり、受光部で光電変換された
電子を検出するために溜めるフローティングディフュー
ジョンＦＤから成るフローティングダイオード４１、そ
の電荷を検出し、電荷電圧変換を行うドライバートラン
ジスタ回路４２、そして、その電荷をリセットドレイン
ＲＤへ掃き出すリセットトランジスタ４３から成る出力
部の回路図である。このうち、フローティングディフュ
ージョンＦＤと、初段のドライバートランジスタのゲー
トＧは接続されており、この部分４０を、以下、検出部
と呼ぶことにする。
【０００５】この回路の検出部４０に於いて、保護膜等
の誘電体膜の寄生容量によって検出部容量が大きくな
り、電荷電圧変換率が低下してしまう問題を解決したの
が、例えば、特開平５−２１７８０号公報に開示され
た、出力部上部の誘電体膜を除去した構成の固体撮像素
子である。
【０００６】図９に、一般的な固体撮像素子の検出部付
近、すなわち、水平ＣＣＤシフトレジスタ１の一部、出
力ゲート７、フローティングディフュージョン６、リセ
ットゲート２、リセットドレインディフュージョン３、
初段ドライバートランジスタ４、及びフローティングデ
ィフュージョン６と接続された初段ドライバートランジ
シタ４のゲート５を示す。なお、同図に於いて、８、
９、１０及び１１は、水平ＣＣＤシフトレジスタ１を構
成する転送ゲート電極である。
【０００７】図示しない画素アレイ及び垂直ＣＣＤシフ
トレジスタ、水平ＣＣＤシフトレジスタ１、出力ゲート
７、フローティングディフュージョン６、リセットゲー
ト２、リセットドレインディフュージョン３は、ｎ基板
上に形成したｐウェル上に形成され、水平ＣＣＤシフト
レジスタのチャネルは、このｐウェル表面に低濃度のド
ナーイオンを浅く注入、拡散したｎ−層に埋め込みチャ
ネルとして形成される。この水平ＣＣＤシフトレジスタ
のチャネルの所定領域にはアクセプタイオンを選択注
入、拡散して、ｐ−層が形成され、ビルトイン構造とさ
れている。また、これらの上部には、誘電体から成る保
護膜が形成されているが、前述の問題の、出力部、特に
検出部の寄生容量を小さくする目的から、その寄生容量
の原因となる誘電体から成る保護膜を除去した開口部１
２が形成されている。この開口部１２は、フローティン
グディフュージョン６およびフローティングディフュー
ジョン６と接続された初段ドライバートランジシタのゲ
ート５上に保護膜がないように開口されているものであ
る。
【０００８】なお、出力部に開口を設ける工程として、
一般的には、開口のパターニングがされたレジストを用
いて保護膜をエッチングし、開口を形成する。
【０００９】
【発明が解決しようとする課題】近年、更なる高出力化
の要求から検出部の縮小化が進み、検出部の上部の保護
膜の開口部１２において、その加工マージンの確保のた
め、リセットゲートの一部１３の上部も開口するが、そ
の開口面積が、フローティングディフュージョン６の面
積に比し、大きくなってきた。このことにより、以下に
説明する不良が多発するようになってきた。
【００１０】すなわち、この検出部の上部の保護膜に開
口を設ける工程は、一般的に、開口パターニングされた
レジストを用いて、保護膜をプラズマエッチング除去
し、その後、レジスト除去のドライアッシング工程が行
われているが、開口部１２に於けるリセットゲートの一
部の面積が、フローティングディフュージョンの面積に
比し、大きくなってきたことにより、前記プラズマ処理
時に、リセットゲート電極の一部が、よりプラズマダメ
ージを受けるようになり、リセットゲート電極下の酸化
膜がダメージを受けて、固体撮像素子動作時に、検出部
の出力信号にノイズを与える不良が多発するようになっ
てきた。
【００１１】本発明は、このリセットゲートのプラズマ
ダメージの回復方法を提供するものであり、これによ
り、リセットゲートのプラズマダメージに起因する撮像
不良を低減する、固体撮像素子の製造方法を提供するも
のである。
【００１２】
【課題を解決するための手段】本発明に係る固体撮像素
子の製造方法は、上記課題解決のため、リセットゲート
のプラズマダメージを回復させる工程として、固体撮像
素子の出力部上方の開口部を形成するプラズマエッチン
グ工程の後に、８０℃〜２００℃の熱処理工程を設ける
構成としたことを特徴とするものである。
【００１３】上記の熱処理工程を用いることによって、
検出部上方の開口工程に伴う、リセットゲートのプラズ
マダメージを回復させるため、検出部上方の開口工程
に、プラズマダメージの少ない複雑な構造の製造装置を
使用する必要がなく、一般的なプラズマ処理装置を用い
ることができる。また、その温度も低温であるため、固
体撮像素子のオンチップカラーフィルタ等を変質させる
ことなく、また、熱処理についても、大掛かりな装置を
必要とせずに、リセットゲートのプラズマダメージによ
る固体撮像素子の撮像不良を大幅に低減することができ
るものである。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【００１５】図１は、本発明の一実施形態を説明するた
めの、固体撮像素子の出力部、特に検出部付近の上面
図、図２は、その断面構造図、図３乃至図７は、その断
面工程図である。
【００１６】図１は、内容的に、上記図９と同一であ
り、その詳細な説明は省略する。
【００１７】また、図２は、内容的に、最終断面工程図
である図７と同一である。
【００１８】以下、図３乃至図７を参照して、本発明の
一実施形態である、固体撮像素子の製造方法について説
明する。
【００１９】ｎ型シリコン基板２０にｐウェル２１を形
成し、その中にＣＣＤのｎ−層２２を形成する。その基
板に、ゲート絶縁膜２４として、シリコン酸化膜、或い
は、それに加えて更にシリコン窒化膜を積層した絶縁膜
を形成し、その上に、第１層目のポリシリコン電極膜を
形成し、パターニングを行い、第１層目の転送ゲート電
極２５を形成する。そして、第１層目の転送ゲート電極
間のＣＣＤｎ−層２２に転送方向付けバリア層２３を形
成した後、第１層目の転送ゲート電極２５上に、層間絶
縁膜２４’として、シリコン酸化膜を形成、更に、その
上に第２層目のポリシリコン電極膜を形成し、パターニ
ングを行い、第２層目の転送ゲート電極２６と、出力ゲ
ート２７と、リセットゲート２８、及び、図３には図示
していないが、初段のドライバートランジスタのゲート
５（図１）を形成する。次に、フローティングディフュ
ージョン２９及びリセットドレイン３０となるｎ＋拡散
層を形成して、図３に示す、一般的なＣＣＤの検出部付
近の要部の一工程断面を得る。
【００２０】次に、本実施形態では、保護膜３１の最下
層として、常圧ＣＶＤにより、シリコン酸化膜を、膜厚
５００〜１０００ｎｍにて堆積する。以下、図示はしな
いが、このシリコン酸化膜にフォトレジストでコンタク
トホールのパターニングを行い、ウエットエッチングお
よびドライエッチングにて窓明けを行い、コンタクトホ
ールを形成し、次に、メタル配線形成用として、ＡｌＳ
ｉスパッタリングを行い、膜厚５００〜１０００ｎｍの
ＡｌＳｉ膜を形成し、フォトレジストでメタル配線のパ
ターニングを行い、ドライエッチングにてメタル配線を
形成する。この際、コンタクトホールとメタル配線のパ
ターニングにおいては、図１に示すように、第１層目の
転送ゲート電極８、１０を、それぞれ、第２層目の転送
ゲート電極９、１１に接続するように配線し、また、初
段のドライバートランジスタのゲート５とフローティン
グディフュージョン６とを接続するように配線する。次
に、メタル配線の保護膜として、プラズマＣＶＤを用い
て、膜厚１００〜５００ｎｍのプラズマシリコン窒化膜
を堆積する。すなわち、このプラズマシリコン窒化膜
は、保護膜３１の一部として、常圧ＣＶＤによるシリコ
ン酸化膜の上に堆積することになる。次に、図示はしな
いが、更に、その上に、画素部にオンチップカラーフィ
ルタ及びオンチップマイクロレンズを形成するための平
坦化膜として、アクリル樹脂膜を、膜厚０．５〜２μｍ
にて形成し、更に、その上に、画素部でカラーフィルタ
を形成後、カラーフィルタの保護膜として、高分子樹脂
膜であるアクリル樹脂膜を、膜厚０．５〜２μｍにて形
成することにより、図４の断面を得る。このとき、保護
膜３１は、下から順に、シリコン酸化膜、プラズマシリ
コン窒化膜、及びアクリル樹脂膜の多層構造膜となって
いる。
【００２１】ところで、常圧ＣＶＤによるシリコン酸化
膜、プラズマシリコン窒化膜、及びアクリル樹脂膜は、
誘電体として容量をもち、このまま、検出部上部にある
と、検出部の寄生容量を増大させ、電荷電圧変換率の低
下を招いてしまう。したがって、検出部の上の保護膜３
１を開口するため、リセットゲートの一部と、フローテ
ィングディフュージョン及び初段ドライバートランジス
タのゲート上方の保護膜を開口するパターニングをフォ
トレジスト３２にて行うことにより、図５の断面を得
る。
【００２２】次に、このパターニングされたフォトレジ
スト３２により、保護膜３１をエッチングする。この
際、Ｏ2ガスとＣＦ4ガスとを用いたプラズマエッチング
を行い、検出部上方の保護膜が取り除かれるようにす
る。これにより、図６の断面を得る。その際、出力部の
開口を設けると同時に、電極パッド穴あけも行っている
場合もある。
【００２３】次に、フォトレジスト３２を剥離除去する
ため、Ｏ2ガスとＣＦ4ガスとを用いたプラズマドライア
ッシングを行って、図７の断面を得る。
【００２４】そして、その後、Ｎ2ガスなどの不活性ガ
ス雰囲気で、１６５℃にて、２時間、熱処理を行う。
【００２５】以上のようにして製造された固体撮像素子
に於いて、リセットゲートのプラズマダメージによる撮
像不良チップ数は、上記の１６５℃、２時間の熱処理を
行わない素子に於けるリセットゲートのプラズマダメー
ジによる撮像不良チップ数の１割以下に低減し、固体撮
像素子の製造歩留まりを向上させることができた。
【００２６】ここで、本発明に於ける熱処理の温度に関
して、実験によると、８０℃以上で、上述の撮像不良の
改善が見られたが、かかる低温では、長時間の熱処理を
要するため、上述の実施形態に於いては、温度を上げ
て、１６５℃に設定した。なお、２００℃を超えると、
オンチップカラーフィルタの熱変化が認められる。した
がって、本発明に於ける熱処理の温度については、８０
℃以上とし、２００℃以下とすることがのぞましい。
【００２７】
【発明の効果】以上、詳細に説明したように、本発明の
固体撮像素子の製造方法は、固体撮像素子の出力部上方
の保護膜に開口部を設けるプラズマ処理工程の後に、８
０℃〜２００℃の熱処理工程を設ける構成としたことを
特徴とするものであり、かかる本発明の製造方法により
製造された固体撮像素子に於けるリセットゲートのプラ
ズマダメージによる撮像不良チップ数は、その熱処理を
行わない素子に於けるリセットゲートのプラズマダメー
ジによる撮像不良チップ数の１割以下に低減し、固体撮
像素子の製造歩留まりを著しく向上させることができ
た。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a solid-state imaging device using a CCD or the like, which is used for, for example, an area sensor or a line sensor. 2. Description of the Related Art In recent years, the size of a unit pixel cell of a solid-state imaging device has been reduced due to miniaturization and increase in the number of pixels. Accordingly, the amount of electric charges handled per unit pixel is reduced. Therefore, various measures have been taken for the output section to further increase the output while compensating for the decrease. As one of the methods, the capacity of a charge detection unit provided in an output unit is reduced to improve the charge-to-voltage conversion efficiency, and the amount of a signal photoelectrically converted by a light receiving unit (handled charge amount).
Is efficiently converted to an output voltage. FIG. 8 is a circuit diagram of a general output section used for a solid-state image pickup device. The floating diode 41 is composed of a floating diffusion FD that is stored for detecting electrons photoelectrically converted by a light receiving section. FIG. 9 is a circuit diagram of an output unit including a driver transistor circuit that detects charges and performs charge-voltage conversion, and a reset transistor 43 that sweeps the charges to a reset drain RD. Among them, the floating diffusion FD is connected to the gate G of the driver transistor in the first stage, and this portion 40 will be hereinafter referred to as a detection section. In the detection unit 40 of this circuit, for example, the problem that the capacitance of the detection unit is increased due to the parasitic capacitance of a dielectric film such as a protective film and the charge-to-voltage conversion rate is reduced has been solved. This is a solid-state imaging device disclosed in Japanese Unexamined Patent Publication No. Hei. FIG. 9 shows the vicinity of a detection section of a general solid-state imaging device, that is, a part of the horizontal CCD shift register 1, an output gate 7, a floating diffusion 6, a reset gate 2, a reset drain diffusion 3,
The first stage driver transistor 4 and the gate 5 of the first stage driver transistor 4 connected to the floating diffusion 6 are shown. Note that in FIG.
Reference numerals 9, 10 and 11 are transfer gate electrodes constituting the horizontal CCD shift register 1. A pixel array and a vertical CCD shift register (not shown), a horizontal CCD shift register 1, an output gate 7, a floating diffusion 6, a reset gate 2, and a reset drain diffusion 3 are formed on a p well formed on an n substrate. The channel of the horizontal CCD shift register is formed as a buried channel in the n- layer in which low concentration donor ions are shallowly implanted and diffused into the surface of the p well. Acceptor ions are selectively implanted and diffused into a predetermined region of the channel of the horizontal CCD shift register to form a p- layer, which has a built-in structure. On top of these, a protective film made of a dielectric is formed. However, in order to reduce the parasitic capacitance of the output unit, particularly the detection unit, which is a problem described above, the dielectric film that causes the parasitic capacitance is formed. 1 from which the protective film made of
2 are formed. The opening 12 is formed such that there is no protective film on the floating diffusion 6 and on the gate 5 of the first stage driver transistor connected to the floating diffusion 6. Incidentally, as a step of providing an opening in the output section,
Generally, an opening is formed by etching a protective film using a resist in which an opening is patterned. In recent years, the size of the detection unit has been reduced due to the demand for higher output, and in order to secure a processing margin in the opening 12 of the protective film above the detection unit. The upper part of the reset gate 13 is also opened, but the opening area is larger than the area of the floating diffusion 6. As a result, defects described below have frequently occurred. That is, in the step of providing an opening in the protective film above the detection section, generally, the protective film is removed by plasma etching using a resist patterned with an opening, and then a dry ashing step of removing the resist is performed. However, since the area of a part of the reset gate in the opening 12 is larger than the area of the floating diffusion, a part of the reset gate electrode is more likely to be formed during the plasma processing. Plasma damage has been caused, and an oxide film below a reset gate electrode has been damaged, so that a defect that gives noise to an output signal of a detection unit during the operation of a solid-state imaging device has frequently occurred. The present invention provides a method for recovering the plasma damage of the reset gate, and thereby provides a method for manufacturing a solid-state image sensor which reduces imaging defects caused by the plasma damage of the reset gate. It is. In order to solve the above-mentioned problems, a method of manufacturing a solid-state imaging device according to the present invention includes, as a step of restoring plasma damage of a reset gate, an opening above an output portion of the solid-state imaging device. A heat treatment step at 80 ° C. to 200 ° C. is provided after the plasma etching step for forming the portion. By using the above heat treatment step,
In order to recover the plasma damage of the reset gate due to the opening process above the detecting unit, it is not necessary to use a manufacturing apparatus having a complicated structure with less plasma damage in the opening process above the detecting unit, and a general plasma processing apparatus is used. Can be used. In addition, since the temperature is low, the solid-state image sensor is not deteriorated by the on-chip color filter or the like, and the heat treatment does not require a large-scale device. It is possible to greatly reduce imaging defects. Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a top view of an output section of a solid-state image sensor, particularly a vicinity of a detection section, for explaining an embodiment of the present invention, FIG. 2 is a sectional structural view thereof, and FIGS. It is sectional process drawing. FIG. 1 is identical in content to FIG. 9 above, and a detailed description thereof will be omitted. FIG. 2 is the same as FIG. 7, which is the final sectional process drawing. Hereinafter, a method for manufacturing a solid-state imaging device according to an embodiment of the present invention will be described with reference to FIGS. A p-well 21 is formed in an n-type silicon substrate 20, and an n-layer 22 of a CCD is formed therein. On the substrate, a silicon oxide film or an insulating film in which a silicon nitride film is further laminated as a gate insulating film 24 is formed thereon, and a first polysilicon electrode film is formed thereon, To form a first-layer transfer gate electrode 25. Then, after a transfer direction-defining barrier layer 23 is formed on the CCD n− layer 22 between the first-layer transfer gate electrodes, a silicon oxide film is formed as an interlayer insulating film 24 ′ on the first-layer transfer gate electrode 25. 3 is formed thereon, and a second-layer polysilicon electrode film is formed thereon and is patterned. The second-layer transfer gate electrode 26, output gate 27, reset gate 28, and FIG. Although not shown, a gate 5 (FIG. 1) of the first stage driver transistor is formed. Next, an n + diffusion layer serving as the floating diffusion 29 and the reset drain 30 is formed, and a one-step cross section of a main portion near a detection unit of a general CCD shown in FIG. 3 is obtained. Next, in this embodiment, a silicon oxide film having a thickness of 500 to 1000 nm is deposited as the lowermost layer of the protective film 31 by normal pressure CVD. Hereinafter, although not shown, a contact hole is patterned on the silicon oxide film with a photoresist, a window is formed by wet etching and dry etching, and a contact hole is formed.
iSi sputtering is performed to form an AlSi film having a thickness of 500 to 1000 nm, metal wiring is patterned with a photoresist, and metal wiring is formed by dry etching. At this time, in the patterning of the contact hole and the metal wiring, as shown in FIG. 1, the first-layer transfer gate electrodes 8 and 10 are connected to the second-layer transfer gate electrodes 9 and 11, respectively. In addition, wiring is performed so as to connect the gate 5 of the first stage driver transistor and the floating diffusion 6. Next, a plasma silicon nitride film having a thickness of 100 to 500 nm is deposited as a protective film for the metal wiring by using plasma CVD. That is, the plasma silicon nitride film is deposited on the silicon oxide film by normal pressure CVD as a part of the protective film 31. Next, although not shown, an acrylic resin film is further formed thereon as a flattening film for forming an on-chip color filter and an on-chip microlens in the pixel portion, with a thickness of 0.5 to 2 μm.
After forming a color filter in the pixel portion thereon, an acrylic resin film, which is a polymer resin film, having a thickness of 0.5 to 2 μm is formed as a protective film for the color filter. As a result, the cross section of FIG. 4 is obtained. At this time, the protective film 31 has a multilayer structure film of a silicon oxide film, a plasma silicon nitride film, and an acrylic resin film in order from the bottom. Incidentally, a silicon oxide film, a plasma silicon nitride film, and an acrylic resin film formed by normal pressure CVD are:
If the capacitor has a capacitance as a dielectric and is located above the detection unit as it is, the parasitic capacitance of the detection unit is increased and the charge-to-voltage conversion rate is reduced. Therefore, the protective film 3 on the detecting section
5 is obtained by patterning a part of the reset gate, the floating diffusion, and the protective film above the gate of the first-stage driver transistor with the photoresist 32 in order to form the opening 1. Next, the protective film 31 is etched with the patterned photoresist 32. At this time, plasma etching using O 2 gas and CF 4 gas is performed so that the protective film above the detection unit is removed. Thereby, the cross section of FIG. 6 is obtained. At this time, there is a case where an electrode pad hole is formed at the same time as the opening of the output section is provided. Next, in order to remove the photoresist 32, plasma dry ashing using O 2 gas and CF 4 gas is performed to obtain a cross section of FIG. Then, heat treatment is performed at 165 ° C. for 2 hours in an inert gas atmosphere such as N 2 gas. In the solid-state imaging device manufactured as described above, the number of defective imaging chips due to the plasma damage of the reset gate is determined by the plasma of the reset gate in the device which is not subjected to the heat treatment at 165 ° C. for 2 hours. The number of defective imaging chips due to damage was reduced to 10% or less, and the production yield of solid-state imaging devices could be improved. According to an experiment, the above-mentioned image pickup failure was improved at 80 ° C. or higher with respect to the heat treatment temperature in the present invention. In the embodiment, the temperature was increased to 165 ° C. When the temperature exceeds 200 ° C.,
Thermal change of the on-chip color filter is observed. Therefore, the temperature of the heat treatment in the present invention is 80
It is preferable that the temperature be not less than 200 ° C. and not more than 200 ° C. [0027] [Effect of the Invention] As described above in detail, a method for manufacturing a solid-state imaging device of the present invention, after the plasma treatment step of providing an opening in the protective film of the output portion above the solid-8
A heat treatment step of 0 ° C. to 200 ° C. is provided, and the number of defective imaging chips due to plasma damage of the reset gate in the solid-state imaging device manufactured by the manufacturing method of the present invention is as follows: The number of defective imaging chips due to plasma damage of the reset gate in the device not subjected to the heat treatment was reduced to 10% or less, and the production yield of the solid-state imaging device was significantly improved.
【図面の簡単な説明】
【図１】本発明の一実施形態を説明するための、固体撮
像素子の出力部、特に検出部付近の上面図である。
【図２】同断面構造図である。
【図３】同断面工程図である。
【図４】同断面工程図である。
【図５】同断面工程図である。
【図６】同断面工程図である。
【図７】同断面工程図である。
【図８】固体撮像素子に用いられている一般的な出力部
の回路図である。
【図９】一般的な固体撮像素子の検出部付近の上面図で
ある。
【符号の説明】
１ 水平ＣＣＤシフトレジスタ
２ リセットゲート
４ 初段ドライバートランジスタ
５ 初段ドライバートランジスタのゲ
ート
６ フローティングディフュージョン
１２ 開口部
１３ リセットゲートの一部
２０ ｎ型シリコン基板
２２ ＣＣＤのｎ−層
２８ リセットゲート
２９ フローティングディフュージョン
３１ 保護膜
３２ フォトレジストBRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a top view of an output unit of a solid-state imaging device, particularly a vicinity of a detection unit, for describing one embodiment of the present invention. FIG. 2 is a sectional structural view of the same. FIG. 3 is a sectional process view of the same. FIG. 4 is a sectional process view of the same. FIG. 5 is a sectional process view of the same. FIG. 6 is a sectional process view of the same. FIG. 7 is a sectional process view of the same. FIG. 8 is a circuit diagram of a general output unit used in a solid-state imaging device. FIG. 9 is a top view near a detection unit of a general solid-state imaging device. DESCRIPTION OF SYMBOLS 1 Horizontal CCD shift register 2 Reset gate 4 Initial stage driver transistor 5 Gate of initial stage driver transistor 6 Floating diffusion 12 Opening 13 Part of reset gate 20 n-type silicon substrate 22 CCD n-layer 28 Reset gate 29 Floating diffusion 31 Protective film 32 Photoresist
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/148 H04N 5/335 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int. Cl. 7 , DB name) H01L 27/148 H04N 5/335
Claims (1)
光電変換された信号電荷を順次転送する転送部、及び、
該転送部により転送された信号電荷を順次電圧信号に変
換して出力する出力部が形成され、該基板の上が、少な
くとも１層から成る誘電体層にて覆われているととも
に、該誘電体層の、上記出力部の一部の上方部分が開口
されている固体撮像素子の製造方法に於いて、 上記誘電体層の、上記出力部のリセットゲートの一部と
フローティングディフージョンの上方部分を開口するた
めに、上記誘電体層をプラズマエッチング除去する工程
と、該工程の後に、８０℃〜２００℃の熱処理を行う工
程とを有することを特徴とする、固体撮像素子の製造方
法。(57) Claims: 1. A plurality of light receiving portions, a transfer portion for sequentially transferring signal charges photoelectrically converted by the light receiving portions, on a substrate, and
An output unit for sequentially converting the signal charges transferred by the transfer unit to a voltage signal and outputting the voltage signal is formed, and the substrate is covered with at least one dielectric layer, and In a method for manufacturing a solid-state imaging device in which a layer has an opening at an upper portion of a portion of the output portion, the dielectric layer has a portion of a reset gate of the output portion and an upper portion of a floating diffusion. A method for manufacturing a solid-state imaging device, comprising: a step of performing plasma etching removal of the dielectric layer to form an opening; and a step of performing a heat treatment at 80 ° C. to 200 ° C. after the step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27678398A JP3482346B2 (en) | 1998-09-30 | 1998-09-30 | Method for manufacturing solid-state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27678398A JP3482346B2 (en) | 1998-09-30 | 1998-09-30 | Method for manufacturing solid-state imaging device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000114504A JP2000114504A (en) | 2000-04-21 |
| JP3482346B2 true JP3482346B2 (en) | 2003-12-22 |
Family
ID=17574317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27678398A Expired - Fee Related JP3482346B2 (en) | 1998-09-30 | 1998-09-30 | Method for manufacturing solid-state imaging device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3482346B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2867308B1 (en) * | 2004-03-02 | 2006-05-19 | Atmel Grenoble Sa | INTEGRATED CIRCUIT WITH READING DIODE OF VERY SMALL DIMENSIONS |
| KR101478189B1 (en) | 2007-11-19 | 2015-01-02 | 삼성전자주식회사 | Fabricating method of image sensor |
-
1998
- 1998-09-30 JP JP27678398A patent/JP3482346B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000114504A (en) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5568969B2 (en) | SOLID-STATE IMAGING DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
| US7008816B2 (en) | Imager photo diode capacitor structure with reduced process variation sensitivity | |
| JP3204216B2 (en) | Solid-state imaging device and method of manufacturing the same | |
| US7622321B2 (en) | High dielectric constant spacer for imagers | |
| US20080206983A1 (en) | Method of manufacturing photoelectric conversion device | |
| US20060046341A1 (en) | Method for fabricating a CMOS Image sensor | |
| CN104701334A (en) | Deep-groove isolated stacked image sensor manufacturing method | |
| TWI396279B (en) | Solid-state image capturing device, method of manufacturing solid-state image capturing device, and image capturing apparatus | |
| JP2010087190A (en) | Photoelectric conversion apparatus and manufacturing method therefor | |
| JP2701726B2 (en) | Solid-state imaging device | |
| KR100538069B1 (en) | Isolation of image sensor for reducing dark signal | |
| US20100052084A1 (en) | Image sensor and manufacturing method thereof | |
| JP3482346B2 (en) | Method for manufacturing solid-state imaging device | |
| JPH05226631A (en) | Manufacture of ccd image element | |
| KR100748315B1 (en) | Fabricating method of image sensor | |
| US6333525B1 (en) | Charge transfer apparatus and manufacture method thereof | |
| US20090162984A1 (en) | Method for manufacturing semiconductor device | |
| JP4815769B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| JP2009302103A (en) | Solid-state imaging device and method of manufacturing the same, and imaging device | |
| US20240222401A1 (en) | Semiconductor device, image sensor | |
| JP2010056245A (en) | Semiconductor image pickup element, manufacturing method thereof and electronic apparatus | |
| JP2003142676A (en) | Solid-state imaging device and method of manufacturing the same | |
| JPH06140615A (en) | Manufacture of solid-state image pick-up device | |
| JP4715110B2 (en) | Manufacturing method of solid-state imaging device | |
| JP2009054740A (en) | Solid-state imaging device and manufacturing method for solid-state imaging device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |