JP3479061B2 - Mounting structure and method of current detection resistor - Google Patents

Mounting structure and method of current detection resistor

Info

Publication number
JP3479061B2
JP3479061B2 JP2001317075A JP2001317075A JP3479061B2 JP 3479061 B2 JP3479061 B2 JP 3479061B2 JP 2001317075 A JP2001317075 A JP 2001317075A JP 2001317075 A JP2001317075 A JP 2001317075A JP 3479061 B2 JP3479061 B2 JP 3479061B2
Authority
JP
Japan
Prior art keywords
resistor
current
wiring
voltage
inductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001317075A
Other languages
Japanese (ja)
Other versions
JP2003121477A (en
Inventor
浩一 平沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2001317075A priority Critical patent/JP3479061B2/en
Priority to US10/170,200 priority patent/US6798189B2/en
Publication of JP2003121477A publication Critical patent/JP2003121477A/en
Application granted granted Critical
Publication of JP3479061B2 publication Critical patent/JP3479061B2/en
Priority to US10/921,915 priority patent/US7292022B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、スイッチング電源
回路の電流検出回路等に用いて好適な電流検出用抵抗器
の実装構造に関する。特に、寄生インダクタンスが問題
となる、高い周波数成分まで含有する大電流を検出する
低抵抗器の回路基板上への実装技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mounting structure of a current detecting resistor suitable for use in a current detecting circuit of a switching power supply circuit. In particular, the present invention relates to a mounting technique of a low resistor for detecting a large current containing a high frequency component on which a parasitic inductance becomes a problem, on a circuit board.

【0002】[0002]

【従来の技術】近年、パソコン等の電子機器において
は、CPUチップの低電圧・高電流化に伴い、DC/D
Cコンバータ等のスイッチング電源がその電源回路に用
いられている。このスイッチング電源には、電流検出用
抵抗器が用いられ、数十〜数百kHzの周波数帯域で使
用され、数A〜数十Aの鋸歯状波電流が流れ、抵抗器両
端に生じる電圧から電流値の大きさが検出される。この
ような用途の電流検出用抵抗器においては、抵抗値はな
るべく低いことが必要であり、数mΩ以下が用いられ、
抵抗器自体の寄生インダクタンスもできるだけ低いこと
が望ましい。何故ならば、抵抗器の抵抗値自体が小さく
周波数が比較的高いため、たとえ1nH程度の小さなイ
ンダクタンスでも、抵抗器両端で見た合成インピーダン
スが大きくなり、電圧の検出誤差となるからである。
2. Description of the Related Art In recent years, in electronic equipment such as personal computers, DC / D
A switching power supply such as a C converter is used in the power supply circuit. A current detection resistor is used in this switching power supply, and it is used in a frequency band of several tens to several hundreds of kHz, and a sawtooth wave current of several A to several tens A flows, and a current is generated from a voltage generated across the resistor. The magnitude of the value is detected. In the current detection resistor for such an application, the resistance value needs to be as low as possible, and several mΩ or less is used.
It is also desirable that the parasitic inductance of the resistor itself be as low as possible. This is because the resistance value of the resistor itself is small and the frequency is relatively high, so that even with a small inductance of about 1 nH, the combined impedance seen at both ends of the resistor becomes large, resulting in a voltage detection error.

【0003】電流検出用抵抗器の検出誤差を左右する寄
生インダクタンスを評価するために、従来は電流検出用
抵抗器を単品でテストフィクスチャーなどに装着してイ
ンピーダンスを測定していた。しかしながら、このよう
にして測定したインピーダンスから算出したインダクタ
ンス値は、実際に使用されるDC/DCコンバーターな
どの電流検出回路の設計においてはあまり意味を為さな
い。これは以下の理由による。
In order to evaluate the parasitic inductance that influences the detection error of the current detection resistor, conventionally, the current detection resistor is individually attached to a test fixture or the like to measure the impedance. However, the inductance value calculated from the impedance thus measured does not make much sense in the design of a current detection circuit such as a DC / DC converter actually used. This is for the following reason.

【0004】通常、電流検出用抵抗器のインダクタンス
は1nH程度以下と非常に小さく、数百MHzからGH
zオーダーの周波数を用いて測定する、インピーダンス
アナライザーなどによってのみ測定が可能である。しか
しながら、電流検出用抵抗器が使用されるのは、実際に
はほとんど10MHz程度以下の周波数帯域である。高
周波になると表皮効果などが顕著に現れるため、実使用
状態とかけ離れた高周波で測定されたインダクタンス
は、電流検出用抵抗器の実使用状態でのインダクタンス
とは異なり、意味のない数値となるからである。
Usually, the inductance of the current detecting resistor is very small, about 1 nH or less, and is several hundred MHz to GH.
It can be measured only by an impedance analyzer or the like, which measures using a z-order frequency. However, the current detection resistor is actually used in a frequency band of about 10 MHz or less. Since the skin effect and the like become prominent at high frequencies, the inductance measured at high frequencies far from the actual use state is a meaningless value unlike the inductance of the current detection resistor in the actual use state. is there.

【0005】また、上述したように、DC/DCコンバ
ータ等のスイッチング電源の電流検出用抵抗器には数A
〜数十Aの電流が流れる。抵抗値が低くても電流が大き
いため大きなジュール熱が発生する。この熱により抵抗
器内の抵抗率が変化し電流経路が変化するのでインダク
タンスは通過電流の関数となる。従来のインピーダンス
アナライザーなどの測定機ではこのような大電流は扱え
ない。従って従来の方法で測定されたインダクタンスは
電流検出用抵抗器の実使用状態でのインダクタンスとは
異なってしまうという問題がある。
Further, as described above, the current detection resistor of the switching power supply such as the DC / DC converter has several amperes.
A current of several tens of amperes flows. Even if the resistance value is low, a large current causes a large Joule heat. This heat changes the resistivity in the resistor and changes the current path, so the inductance is a function of the passing current. Conventional measuring machines such as impedance analyzers cannot handle such large currents. Therefore, there is a problem that the inductance measured by the conventional method is different from the inductance when the current detection resistor is actually used.

【0006】また、一般的なテストフィクスチャーでは
端子間インピーダンスは測定できるが、このようにして
測られたインダクタンスは実使用状態でのインダクタン
スとは異なる。即ち、実使用状態でのインダクタンスは
数十〜数百kHzの周波数帯域の鋸歯状波電流に対して
誤差電圧が現れるのである。この周波数帯では表皮効果
及び寄生容量の影響が大きく現れるため、通常のインピ
ーダンスアナライザーなどによって測定されたインピー
ダンスとは異なる値となる。従って、これは現実の使用
状態を反映する量とは言い難い。
Further, the impedance between terminals can be measured by a general test fixture, but the inductance measured in this way is different from the inductance in the actual use state. That is, the error voltage appears in the inductance in the actual use state with respect to the sawtooth wave current in the frequency band of several tens to several hundreds of kHz. In this frequency band, the skin effect and the effect of the parasitic capacitance are significant, and therefore the value is different from the impedance measured by an ordinary impedance analyzer or the like. Therefore, it is hard to say that this amount reflects the actual usage state.

【0007】[0007]

【発明が解決しようとする課題】以上の理由により、従
来の測定方法で測定されたインダクタンス値は、単に抵
抗器自体の自己インダクタンスが大きそうか小さそうか
を見る目安となる程度であり、直接、DC/DCコンバ
ータ等の電流検出回路の設計に適用することは不可能で
ある。また、上述したように、寄生インダクタンスによ
り電流検出における検出誤差が生じるので、この影響を
最小限に抑えられる電流検出用抵抗器の実装構造が望ま
れていた。
For the above reasons, the inductance value measured by the conventional measuring method is merely a reference to see whether the self-inductance of the resistor itself is large or small, and Cannot be applied to the design of current detection circuits such as DC / DC converters. Further, as described above, since a detection error in current detection occurs due to the parasitic inductance, a mounting structure of a current detection resistor that can minimize this effect has been desired.

【0008】本発明は上記事情に鑑みて為されたもの
で、寄生インダクタンスの影響をできるだけ低減した電
流検出用抵抗器の実装構造および方法を提供することを
目的とする。
The present invention has been made in view of the above circumstances, and an object thereof is to provide a mounting structure and method of a current detecting resistor in which the influence of parasitic inductance is reduced as much as possible.

【0009】[0009]

【課題を解決するための手段】本発明の電流検出用抵抗
器の実装構造は、電流検出用抵抗器の両端部を固定する
一対のランドと、該ランド間に接続した前記抵抗器に被
測定電流を供給すると共に、前記抵抗器の両端部に生じ
る電圧を検出する電圧検出端子配線とを備え、前記電圧
検出端子配線は、前記両ランドの中心軸に沿ってそれぞ
れ内方に延び、両ランド間の中心軸に沿ってそれぞれ反
対方向に垂直に折れ曲がり、一方の配線が基板のビアを
介して裏面側に回り込んで他方の配線の方向に延び、前
記一方の配線と他方の配線が基板の表裏面に重なって平
行に延びることを特徴とするものである。
A mounting structure of a current detecting resistor according to the present invention has a pair of lands for fixing both ends of the current detecting resistor and a resistor connected between the lands to be measured. A voltage detection terminal wiring for supplying a current and detecting a voltage generated at both ends of the resistor, the voltage detection terminal wiring extending inward along respective central axes of the lands, Bends vertically in opposite directions along the center axis between them, and one wiring wraps around the back side through the via of the substrate and extends in the direction of the other wiring, and the one wiring and the other wiring of the substrate It is characterized in that it extends parallel to the front and back surfaces.

【0010】上述した本発明の配線パターンによれば、
低抵抗器に既知の鋸歯状波電流を通電し、電圧検出端子
配線に現れる検出電圧波形を測定することにより、電流
検出用抵抗器のDC/DCコンバータの動作状態におけ
る波形歪を正しく反映するインダクタンスを測定するこ
とが出来る。
According to the above wiring pattern of the present invention,
By applying a known sawtooth wave current to the low resistor and measuring the detected voltage waveform that appears on the voltage detection terminal wiring, the inductance that correctly reflects the waveform distortion in the operating state of the DC / DC converter of the current detection resistor. Can be measured.

【0011】また、本発明の実装構造を用いることによ
り、外部磁界の影響を受けない低抵抗器の電流検出機構
を構築することができる。そして、電圧検出端子配線に
よる相互インダクタンス分を自己インダクタンス分から
実質的に差し引くことができるので、抵抗器の寄生イン
ダクタンスによる検出誤差を最小限に抑えた被測定電流
の検出が可能となる。
Further, by using the mounting structure of the present invention, it is possible to construct a current detecting mechanism for a low resistor which is not affected by an external magnetic field. Since the mutual inductance component of the voltage detection terminal wiring can be substantially subtracted from the self-inductance component, it is possible to detect the current to be measured while minimizing the detection error due to the parasitic inductance of the resistor.

【0012】[0012]

【発明の実施の形態】以下、本発明の実施形態について
添付図面を参照しながら説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the accompanying drawings.

【0013】図1(a)は、電流検出用抵抗器の被測定
電流の検出回路例を示す。電流検出用抵抗器11の両端
部(電極)をランド13,14に固定し、抵抗器11に
被測定電流Iを流す。そして、抵抗器両端を固定したラ
ンドの電圧引出部(電圧検出端子)から電位差(電圧)
を取り出すことによって、既知の抵抗値に対して電流と
電圧が比例関係にあることから、被測定電流Iの大きさ
を検出する。被測定電流Iを検出する場合、理想的には
図1のA点とB点の間から取り出される電位差V
ABは、単に抵抗体の抵抗値Rと被測定電流値Iの積に
ならなければならない。しかしながら、実際には抵抗体
のもつ寄生インダクタンスLが被測定電流Iの時間変化
分に対応した電圧L×(dI/dt)を発生させるた
め、この電圧が検出誤差となる。即ち、図1(b)に示
すように、抵抗器11には図中破線で示す鋸歯状波電流
が流れるが、その電流波形頂部Dで電圧変化ΔVが発生
する。
FIG. 1A shows an example of a circuit for detecting the measured current of the current detection resistor. Both ends (electrodes) of the current detecting resistor 11 are fixed to the lands 13 and 14, and a current I to be measured is passed through the resistor 11. Then, the potential difference (voltage) from the voltage lead-out part (voltage detection terminal) of the land with both ends of the resistor fixed
By taking out, since the current and the voltage are in proportion to the known resistance value, the magnitude of the measured current I is detected. When detecting the current I to be measured, ideally the potential difference V extracted from between points A and B in FIG.
AB must simply be the product of the resistance value R of the resistor and the measured current value I. However, in reality, the parasitic inductance L of the resistor generates a voltage L × (dI / dt) corresponding to the time change of the measured current I, and this voltage becomes a detection error. That is, as shown in FIG. 1B, a sawtooth wave current shown by a broken line in the drawing flows through the resistor 11, but a voltage change ΔV occurs at the top D of the current waveform.

【0014】電圧検出端子配線16a,16bに現れた
電圧は、図1(a)に示すように電圧比較器または電圧
増幅器12へ導かれ、電圧が検出される。しかしなが
ら、抵抗体には上述したように自己インダクタンスLが
存在し、その引出パターン(電圧検出端子配線パター
ン)と、被測定電流経路を流れる電流Iが磁気的に結合
するため、実際の電位差VABは、 VAB=R×I+L×(dI/dt)−M×(dI/d
t) となる。
The voltage appearing on the voltage detection terminal wirings 16a and 16b is guided to the voltage comparator or the voltage amplifier 12 as shown in FIG. 1 (a), and the voltage is detected. However, the self-inductance L exists in the resistor as described above, and the extraction pattern (voltage detection terminal wiring pattern) and the current I flowing through the measured current path are magnetically coupled, so that the actual potential difference V AB Is V AB = R × I + L × (dI / dt) −M × (dI / d
t).

【0015】ここでMは図2の等価回路に示す相互イン
ダクタンスである。電圧比較器または電圧増幅器12へ
流れる電流は、被測定電流Iに対してほとんど無視しう
るほど小さいため、上式には加えていない。L−Mが実
際の電流検出用抵抗器で誤差を与える実効的なインダク
タンスであり、実効的インダクタンスという意味でLe
と表すと、 Le=L−M VAB=R×I+Le×(dI/dt) と簡単になる。Le×(dI/dt)が実質上の検出誤
差電圧ΔVである。
Here, M is the mutual inductance shown in the equivalent circuit of FIG. The current flowing to the voltage comparator or the voltage amplifier 12 is almost negligible with respect to the measured current I, and thus is not added to the above equation. LM is an effective inductance that gives an error in the actual current detection resistor, and is Le in terms of effective inductance.
If expressed, Le = L- MVA B = R × I + Le × (dI / dt) becomes simple. Le × (dI / dt) is substantially the detection error voltage ΔV.

【0016】インピーダンスアナライザーなどによる測
定では、自己インダクタンスLか、または電圧検出端子
から見たインピーダンスしか測定できない。電圧検出端
子から見たインピーダンスからは、次の理由により、実
効的インダクタンスLeは算出できない。電圧検出端
子配線自体の自己インピーダンスを含んでしまう。電
流検出用抵抗器のインダクタンスが電流値によって変化
する。これは、実使用状態での通電電流が数〜数十Aに
及ぶため、抵抗体内部に高いジュール熱が発生すること
による。抵抗対内部が発熱すると抵抗器を構成する物質
の抵抗温度係数に応じた抵抗値変化が起こり、電流経路
を変化させることによる。自己インダクタンスL、相互
インダクタンスMはともに形状に依存する性質を有する
ので、電流の経路が変化するとそれに応じて変化してし
まう。また、物理的に電圧検出端子配線には、抵抗体の
電流と同じ大電流は流せない。電流検出用抵抗器は一
般的に数十〜数百kHzの周波数帯域で使用される。実
効的インダクタンスLeは数nH以下の非常に小さな値
である。このような値をインピーダンスアナライザーの
ような従来の測定機器で測定しようとする場合、数十〜
数百MHz以上の周波数の交流電圧・電流を使わなけれ
ばならないので、表皮効果等により正確な測定が困難と
なる。
In the measurement using an impedance analyzer or the like, only the self-inductance L or the impedance seen from the voltage detection terminal can be measured. The effective inductance Le cannot be calculated from the impedance seen from the voltage detection terminal for the following reason. This includes the self-impedance of the voltage detection terminal wiring itself. The inductance of the current detection resistor changes depending on the current value. This is because the energizing current in actual use reaches several to several tens of amperes, so that high Joule heat is generated inside the resistor. When the inside of the resistor pair generates heat, the resistance value changes according to the temperature coefficient of resistance of the substance forming the resistor, and the current path is changed. Since the self-inductance L and the mutual inductance M both have a shape-dependent property, if the current path changes, it changes accordingly. Further, the same large current as the current of the resistor cannot physically flow through the voltage detection terminal wiring. The current detecting resistor is generally used in a frequency band of tens to hundreds of kHz. The effective inductance Le has a very small value of several nH or less. If you want to measure such a value with a conventional measurement device such as an impedance analyzer, dozens of
Since it is necessary to use an AC voltage / current with a frequency of several hundred MHz or more, accurate measurement becomes difficult due to the skin effect.

【0017】図3は、抵抗器両端に生じる電圧を取り出
す電圧検出端子配線の実施形態を示す。電流検出用抵抗
器11の両端電極がランド13,14に固定され、電圧
取出用の電圧検出端子配線16がランド13,14から
引き出されている。実効的インダクタンスLeは電流検
出用抵抗器の構造と、それが実装される電圧検出端子配
線パターンにより決まる。従って、自己インダクタンス
から相互インダクタンスが差し引かれ、実効的インダク
タンスLeが殆どゼロとなる図3のようなパターンが好
ましい。その理由を次に述べる。
FIG. 3 shows an embodiment of the voltage detection terminal wiring for extracting the voltage generated across the resistor. Both electrodes of the current detecting resistor 11 are fixed to the lands 13 and 14, and a voltage detecting terminal wiring 16 for extracting voltage is drawn from the lands 13 and 14. The effective inductance Le is determined by the structure of the current detection resistor and the voltage detection terminal wiring pattern on which it is mounted. Therefore, the mutual inductance is subtracted from the self-inductance, and the pattern as shown in FIG. 3 in which the effective inductance Le becomes almost zero is preferable. The reason will be described below.

【0018】電圧測定用の電圧検出端子配線16は抵抗
器11の電流に沿った水平中心軸(両ランドの中心軸)
に沿って中央に引き出され(図中B,B′で示す)、両
ランド間の中心軸(垂直中心軸)でそれぞれ直角方向に
曲げた後(図中A,A′で示す)、片方をビア15で裏
パターンに接続して折り返し、垂直中心軸に沿って基板
表裏面に平行に配置されている。即ち、電圧検出端子配
線の基板表面のみを通る配線パターンAと、ビア15を
介して裏面に引き出される配線パターンA′とは、基板
の絶縁層を挟んでその表裏面で重ねられて、図中の垂直
方向に導かれる。このように配線パターンを重ねること
で、両配線パターンからなる電圧検出端子配線16の作
るループ内に抵抗器11を流れる電流および配線パター
ンを流れる電流の磁束が鎖交しなくなるため、図2にお
ける相互インダクタンスMは引き出しパターンの長短に
よる影響を受けなくなる。そして、両電圧検出端子から
の電圧は、抵抗器及び通電パターンを流れる電流が作る
磁束による影響が十分少なくなる位置まで重ねられた状
態で引き出された後に、リッツ線(より線)等に接続さ
れて電圧検出器12により検出される。
The voltage detection terminal wiring 16 for voltage measurement is a horizontal center axis along the current of the resistor 11 (center axis of both lands).
Along the center (indicated by B and B'in the figure) and bent at right angles to the central axis (vertical central axis) between the lands (indicated by A and A'in the figure), and then one of them The vias 15 are connected to the back pattern, folded back, and arranged parallel to the front and back surfaces of the substrate along the vertical central axis. That is, the wiring pattern A passing only on the substrate front surface of the voltage detection terminal wiring and the wiring pattern A ′ drawn out to the back surface via the via 15 are overlapped on the front and back surfaces with the insulating layer of the substrate sandwiched therebetween. Is guided vertically. By overlapping the wiring patterns in this manner, the magnetic flux of the current flowing through the resistor 11 and the magnetic flux of the current flowing through the wiring pattern do not interlink in the loop formed by the voltage detection terminal wiring 16 composed of both wiring patterns, so that the mutual flux in FIG. The inductance M is not affected by the length of the extraction pattern. Then, the voltage from both voltage detection terminals is connected to a litz wire (stranded wire), etc. after being pulled out in a state of being overlapped to a position where the influence of the magnetic flux created by the current flowing through the resistor and the energization pattern is sufficiently reduced Is detected by the voltage detector 12.

【0019】電圧検出端子配線は、0.2〜0.3mm
程度のなるべく細いパターンを使用して、電圧検出端子
水平パターンB,B′は水平中心軸に極力沿う様にし、
電圧検出端子垂直パターンA,A′は垂直中心軸に中心
を合わせることが望ましい。図4(a)に示すように電
圧検出端子垂直パターンが垂直中心軸から離れると、相
互インダクタンスMが減少し、実効的インダクタンスL
eは増加する。逆に、図4(b)に示すように電圧検出
端子垂直パターンが垂直中心軸を越えて存在すると、相
互インダクタンスMが増加し、自己インダクタンスLよ
りも大きくなる場合には、実効的インダクタンスLeは
負となる。
The voltage detection terminal wiring is 0.2 to 0.3 mm
Use a pattern that is as thin as possible, and make the voltage detection terminal horizontal patterns B and B'line along the horizontal center axis as much as possible.
The voltage detection terminal vertical patterns A and A'are preferably centered on the vertical center axis. As shown in FIG. 4A, when the voltage detection terminal vertical pattern is separated from the vertical center axis, the mutual inductance M decreases and the effective inductance L decreases.
e increases. On the contrary, when the voltage detection terminal vertical pattern exists beyond the vertical center axis as shown in FIG. 4B, when the mutual inductance M increases and becomes larger than the self-inductance L, the effective inductance Le becomes Will be negative.

【0020】従って、電圧検出端子垂直パターンA,
A′を垂直中心軸に重ね合わせることが実効的インダク
タンスLeを小さくし、且つ図4(b)のような過度な
結合を防ぐ上で重要になる。即ち、電圧検出端子配線
B,B′の配線長は抵抗器の自己インダクタンス分の長
さと略等しくなる。従って、電圧検出端子配線による相
互インダクタンス分を自己インダクタンス分から実質的
に差し引くことができる。抵抗器の実効的インダクタン
スLeを普遍的に測定して比較したい場合、 最小限の
条件で実効的インダクタンスLeの再現性が確保される
ような電圧検出端子パターンでなければならず、さらに
外部磁束等ノイズの影響が排除されなければならない。
上記パターンはまさにその条件を満たしている。
Therefore, the voltage detection terminal vertical pattern A,
It is important to superimpose A ′ on the vertical central axis in order to reduce the effective inductance Le and prevent excessive coupling as shown in FIG. That is, the wiring length of the voltage detection terminal wirings B and B'is substantially equal to the length of the self-inductance of the resistor. Therefore, the mutual inductance due to the voltage detection terminal wiring can be substantially subtracted from the self-inductance. If you want to universally measure and compare the effective inductance Le of the resistor, the voltage detection terminal pattern must be such that the reproducibility of the effective inductance Le is ensured under the minimum conditions. The effects of noise must be eliminated.
The above pattern exactly meets that requirement.

【0021】このような配線パターンで測定した実効的
インダクタンスLeは、他の回路による補正無しで、電
流検出用抵抗器を如何に誤差なく電流検出に使用できる
かを示す指標となる。また、プリント基板表裏面に重ね
られた電圧検出端子配線16が挟む絶縁層は、なるべく
薄いことが電圧誤差を軽減する上で望ましい。ランド1
3,14の形状は、測定すべき電流検出用抵抗器の電極
形状により異なるので、電流検出用抵抗器の電極形状に
合わせたものを使用することが望ましい。
The effective inductance Le measured with such a wiring pattern is an index showing how the current detection resistor can be used for current detection without correction by other circuits. Further, it is desirable that the insulating layers sandwiched by the voltage detection terminal wirings 16 stacked on the front and back surfaces of the printed circuit board are as thin as possible in order to reduce a voltage error. Land 1
Since the shapes of 3 and 14 differ depending on the electrode shape of the current detection resistor to be measured, it is desirable to use those that match the electrode shape of the current detection resistor.

【0022】このような配線パターンで求めた実効的イ
ンダクタンスLeの値は、電流検出用抵抗器自体の良さ
をあらわす普遍的かつ設計上の実用的な指標となる。即
ち、低抵抗器の電流経路が直線的であり、且つ図3に示
すようにパターンB,B′が垂直中心軸迄延びて、折れ
曲がっていれば、抵抗器の持つ自己インダクタンスと相
互インダクタンスはほぼ等しくなり、実効的インダクタ
ンスLeは殆どゼロとなる。抵抗器の電流経路がトリミ
ング等により曲線状である場合には、自己インダクタン
スと相互インダクタンスが等しくならず、実効的インダ
クタンスLeは例えば1nH等の値が現れる。もちろ
ん、電流検出用抵抗器が実装されるパターンが指定され
ていれば、普遍的パターンとは異なる指定パターンを使
用することもできる。ただし、その場合は求められた値
から普遍性は失われるが、設計上に直ちに反映できる数
値となるであろう。
The value of the effective inductance Le obtained by such a wiring pattern is a universal and practical practical index showing the goodness of the current detecting resistor itself. That is, if the current path of the low resistor is linear and the patterns B and B ′ extend to the vertical central axis and are bent as shown in FIG. 3, the self-inductance and mutual inductance of the resistor are almost the same. They become equal, and the effective inductance Le becomes almost zero. When the current path of the resistor is curved due to trimming or the like, the self-inductance and the mutual inductance are not equal to each other, and the effective inductance Le has a value of, for example, 1 nH. Of course, if the pattern for mounting the current detection resistor is specified, a specified pattern different from the universal pattern can be used. However, in that case, the universality will be lost from the obtained value, but it will be a value that can be immediately reflected in the design.

【0023】次に、図5および図6を参照して、上記電
圧検出端子配線パターンを用いて、実際に実効的インダ
クタンスLeを測定する測定回路の構成例について述べ
る。図5は、電流検出用抵抗器の実効的インダクタンス
Leの測定装置を示す。実使用状態に合わせた鋸歯状波
電流の発生源21より被測定抵抗器11に鋸歯状波電流
を供給する。この鋸歯状波電流発生装置21からは、例
えば2.5μSの周期で、数A〜数十Aの鋸歯状波電流
が数mΩ以下の被測定抵抗器11に供給される。鋸歯状
波電流を被測定抵抗器11に供給する配線22には、そ
の配線に結合して前記電流を検出するカレントプローブ
等の電流検出器23を備えている。被測定抵抗器11
は、上述した電圧検出端子配線を備えた専用の基板24
に装着され、被測定抵抗器の両端に結合した電圧検出端
子配線16から鋸歯状波電流によって生じる電圧が取り
出される。基板24の電圧検出端子配線16の端部か
ら、より線25等を介して差動増幅器等からなる電圧検
出器12に接続され、被測定抵抗器の両端に生じる電圧
が検出される。電流検出器23の出力と電圧検出器12
の出力とは、オシロスコープ等の波形表示装置26に入
力され、単位を電流または電圧に合わせて対比して表示
される。
Next, with reference to FIGS. 5 and 6, an example of the configuration of a measuring circuit for actually measuring the effective inductance Le using the voltage detection terminal wiring pattern will be described. FIG. 5 shows a device for measuring the effective inductance Le of the current detecting resistor. A sawtooth wave current is supplied to the measured resistor 11 from a sawtooth wave current generation source 21 according to an actual use state. From the sawtooth wave current generator 21, a sawtooth wave current of several A to several tens of A is supplied to the measured resistor 11 of several mΩ or less at a cycle of 2.5 μS, for example. The wiring 22 for supplying the sawtooth wave current to the resistor 11 to be measured is provided with a current detector 23 such as a current probe which is connected to the wiring and detects the current. Measured resistor 11
Is a dedicated board 24 provided with the voltage detection terminal wiring described above.
The voltage generated by the sawtooth wave current is taken out from the voltage detection terminal wiring 16 attached to the both ends of the resistor to be measured. The end of the voltage detection terminal wiring 16 of the substrate 24 is connected to the voltage detector 12 including a differential amplifier or the like via the twisted wire 25 or the like, and the voltage generated across the resistor to be measured is detected. Output of current detector 23 and voltage detector 12
Is output to the waveform display device 26 such as an oscilloscope, and is displayed by comparing the unit with current or voltage.

【0024】図6は、測定回路の一例を示す。例えば、
+12Vの直流電源をスイッチング素子32,33を用
いて交互にスイッチングし、チョークコイル34とコン
デンサ35とからなる積分回路に電流を正負交互に供給
する。チョークコイルのインダクタンス値およびコンデ
ンサのキャパシタンス値、スイッチング周波数、デュー
ティーファクタ等を調整することで、被測定抵抗器11
に図1(b)に破線で示す鋸歯状波電流が供給される。
抵抗体負荷である直流負荷36には、その抵抗値を調整
することで、例えばDC1V程度で、数〜数十Aの直流
電流が供給される。
FIG. 6 shows an example of the measuring circuit. For example,
A + 12V DC power source is alternately switched by using the switching elements 32 and 33, and a positive and negative current is alternately supplied to the integrating circuit including the choke coil 34 and the capacitor 35. By adjusting the inductance value of the choke coil, the capacitance value of the capacitor, the switching frequency, the duty factor, etc., the measured resistor 11
The sawtooth current shown by the broken line in FIG.
By adjusting the resistance value of the DC load 36, which is a resistor load, a DC current of several to several tens of amperes is supplied at, for example, DC 1V.

【0025】測定回路の具備すべき条件は、上記調節が
可能なことに加え、飽和しないチョークコイルに極性の
異なる一定電圧を交互に加えた場合に、直線性の良い振
幅一定の鋸歯状波電流を発生させられることである。ま
た、電流検出用抵抗器の電圧検出端子引出配線パターン
の両端電圧を検出する差動増幅器の同相電圧除去比はで
き得る限り高いほうが望ましい。さらに、チョークコイ
ルと被測定電流検出用抵抗器は、チョークコイルの漏れ
磁束が被測定電流検出用抵抗器に測定誤差範囲で影響を
与えない程度の距離を確保して配置するか、両者間に磁
気遮蔽を行い同様の効果が得られるように配置すること
が望ましい。また、図3に示す基板の表裏面に重ねた電
圧検出端子配線パターン16は、差動増幅器12の入力
へ導かれるが、その経路は重ねたまま外部磁束の影響を
受けない点まで延長するか、線材にて延長する際には線
間に外部磁束が鎖交しないようにリッツ線(より線)を
使用することが望ましい。なお、電流波形はスイッチン
グ周波数の高調波に対しても十分な帯域幅を持つ電流プ
ローブ、カレントトランスなどを利用して観測する。
The condition that the measuring circuit should have is that, in addition to the above-mentioned adjustment, when a constant voltage having different polarities is alternately applied to a choke coil that does not saturate, a sawtooth wave current with good linearity and constant amplitude is obtained. Is to be generated. Further, it is desirable that the common mode voltage rejection ratio of the differential amplifier that detects the voltage across the voltage detection terminal lead-out wiring pattern of the current detection resistor is as high as possible. In addition, the choke coil and the measured current detection resistor should be arranged with a sufficient distance such that the leakage flux of the choke coil does not affect the measured current detection resistor within the measurement error range, or between them. It is desirable to arrange so that the same effect can be obtained by magnetically shielding. Further, the voltage detection terminal wiring pattern 16 overlapped on the front and back surfaces of the substrate shown in FIG. 3 is guided to the input of the differential amplifier 12, but is its path extended to a point where it is not affected by external magnetic flux while being overlapped? When extending with a wire rod, it is desirable to use a litz wire (stranded wire) so that the external magnetic flux does not interlink between the wires. The current waveform is observed using a current probe, current transformer, etc. that has a sufficient bandwidth even for harmonics of the switching frequency.

【0026】次に、図7を参照して実効的インダクタン
スLeの算定手順について説明する。電流検出用抵抗器
の実効的インダクタンスの測定は、鋸歯状波電流を被測
定抵抗器11に供給し、電流を検出すると共に、被測定
抵抗器の両端に結合して電流によって生じる電圧を検出
する。そして、前記鋸歯状波電流の変化とこれに対応し
た前記電圧の変化から前記被測定抵抗器の実効的なイン
ダクタンスを算定する。
Next, the procedure for calculating the effective inductance Le will be described with reference to FIG. To measure the effective inductance of the current detecting resistor, a sawtooth wave current is supplied to the measured resistor 11 to detect the current, and the voltage generated by the current is coupled to both ends of the measured resistor. . Then, the effective inductance of the measured resistor is calculated from the change in the sawtooth wave current and the corresponding change in the voltage.

【0027】まず、鋸歯状波電流の変化点(頂部)にお
ける電圧の変化ΔVは、被測定抵抗器の抵抗値R、デユ
ーティD、周期T、電流i1,i2、とすると、 ΔV=V1-V2=i1×R+Le(di1/dt)-i2×R-Le(di2/dt) t=D×Tにおいては、i1=i2なので、 ΔV=Le(di1/dt)-Le(di2/dt) となる。ここで、電流変化値(波高値)をVip_p とする
と、 (di1/dt)=Vip_p/(R×D×T) (di2/dt)=-Vip_p/{R×(D-1)×T} であるので、これらを代入して整理すると、
First, the voltage change ΔV at the change point (top) of the sawtooth wave current is ΔV = V1-V2, where R is the resistance value of the resistor to be measured, duty D is the period T, and currents i1 and i2 are = i1 × R + Le (di1 / dt) -i2 × R-Le (di2 / dt) At t = D × T, i1 = i2, so ΔV = Le (di1 / dt) -Le (di2 / dt) Becomes Here, if the current change value (peak value) is Vip_p, (di1 / dt) = Vip_p / (R × D × T) (di2 / dt) =-Vip_p / {R × (D-1) × T} Therefore, by substituting these and organizing,

【数1】 [Equation 1]

【数2】 Vip_pおよびΔVは、波形表示装置などにより求め
られるので、これにより電流検出用抵抗器の実効的イン
ダクタンスを算定できる。
[Equation 2] Since Vip_p and ΔV are obtained by a waveform display device or the like, the effective inductance of the current detecting resistor can be calculated from this.

【0028】図8及び図9は、上記測定装置および配線
パターンによる低抵抗器の実効的インダクタンスLeの
実測例を示す。図8は、抵抗値2mΩの電流経路が直線
的で、且つ実装されるプリント基板上から電流経路まで
の距離が短い実効的インダクタンスを極力小さくする構
造を持った抵抗器を対象としたものである。抵抗器自体
の自己インダクタンスはあるが、電圧検出端子配線との
相互インダクタンスがそれを打ち消すため、(a)に示
すように、電流波形と電圧波形は略一致している。そし
て、(b)に示すように、10個のサンプルを測定した
結果、実効的インダクタンスLeは、殆どゼロであるこ
とが分かる。これに対して、図9は、抵抗値3mΩで電
流経路が垂直方向のトリミングカットにより曲げられた
低抵抗器の測定結果を示す。(a)に示すように、鋸歯
状波電流波形に対して、大きな誤差電圧が発生している
ことが分かる。この場合には、(b)に示すように、こ
の低抵抗器においては、実効的インダクタンスLeが
0.9nH程度存在していることが分かる。
FIGS. 8 and 9 show examples of actual measurement of the effective inductance Le of the low resistor by the above-mentioned measuring device and wiring pattern. FIG. 8 is intended for a resistor having a linear current path with a resistance value of 2 mΩ and a short distance from the printed circuit board to be mounted to the current path to have a structure that minimizes the effective inductance. . Although there is self-inductance of the resistor itself, the mutual inductance with the voltage detection terminal wiring cancels it out, so that the current waveform and the voltage waveform are substantially the same as shown in (a). Then, as shown in (b), as a result of measuring 10 samples, it is found that the effective inductance Le is almost zero. On the other hand, FIG. 9 shows the measurement result of a low resistance device having a resistance value of 3 mΩ and a current path bent by a vertical trimming cut. As shown in (a), it can be seen that a large error voltage is generated with respect to the sawtooth current waveform. In this case, as shown in (b), it can be seen that the effective inductance Le is about 0.9 nH in this low resistance device.

【0029】上記実施形態においては、本発明の低抵抗
器の実装構造を電流検出用抵抗器の実効的インダクタン
スの測定に利用する例について説明したが、上記配線パ
ターンおよび実装構造をスイッチング電源回路の電流検
出回路等に直接用いることができるのは勿論のことであ
る。これにより、外部磁界の影響を受け難く安定した被
測定電流の測定が可能となり、また、実装基板自体に起
因するインダクタンスが存在せず、抵抗器の寄生インダ
クタンスのみによる検出誤差を最小限に抑えた被測定電
流の検出が可能となる。
In the above embodiment, an example in which the mounting structure of the low resistor of the present invention is used for measuring the effective inductance of the current detecting resistor has been described, but the wiring pattern and mounting structure are used for the switching power supply circuit. Of course, it can be directly used for a current detection circuit or the like. This makes it possible to measure the measured current stably without being affected by the external magnetic field, and because there is no inductance due to the mounting board itself, the detection error due to only the parasitic inductance of the resistor is minimized. The measured current can be detected.

【0030】なお、本発明の電流検出用抵抗器の実装構
造は、上述の図示例にのみ限定されるものではなく、本
発明の要旨を逸脱しない範囲内において種々変更を加え
得ることは勿論である。
The mounting structure of the current detecting resistor according to the present invention is not limited to the above-mentioned illustrated example, and various modifications can be made without departing from the scope of the present invention. is there.

【0031】[0031]

【発明の効果】電流検出用抵抗器の実効的なインダクタ
ンスは、電流検出用抵抗器の構造と、電流検出用抵抗器
を実装する配線パターンの相互作用によって定まるた
め、従来のようなインピーダンスアナライザーを使用し
た一般的な高周波特性の測定方法では測定し難い。本発
明により提供される電流検出用抵抗器の実装構造および
方法によれば、実際のDC/DCコンバータの動作状態
における低抵抗器の実効的インダクタンスを正しく測定
することが可能となる。
The effective inductance of the current detecting resistor is determined by the interaction between the structure of the current detecting resistor and the wiring pattern for mounting the current detecting resistor. It is difficult to measure with the general method of measuring high frequency characteristics used. According to the mounting structure and method of the current detecting resistor provided by the present invention, it is possible to correctly measure the effective inductance of the low resistor in the actual operating state of the DC / DC converter.

【0032】また、本発明の電流検出用抵抗器の実装構
造をスイッチング電源回路の電流検出回路に用いること
で、電圧検出端子配線による相互インダクタンス分を自
己インダクタンス分から実質的に差し引くことができ
る。従って、実装基板の寄生インダクタンスによる検出
誤差を最小限に抑えた被測定電流の検出が可能となる。
Further, by using the mounting structure of the current detecting resistor of the present invention in the current detecting circuit of the switching power supply circuit, the mutual inductance due to the voltage detecting terminal wiring can be substantially subtracted from the self-inductance. Therefore, it is possible to detect the current to be measured while minimizing the detection error due to the parasitic inductance of the mounting board.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)は電流検出用抵抗器の被測定電流の検出
回路例を示す図であり、(b)は電流検出用抵抗器を流
れる鋸歯状波電流波形と、電圧検出端子配線から取り出
される電圧波形を例示的に示す図である。
FIG. 1A is a diagram showing an example of a detection circuit of a measured current of a current detection resistor, and FIG. 1B is a diagram showing a sawtooth current waveform flowing through the current detection resistor and a voltage detection terminal wiring. It is a figure which shows the voltage waveform taken out as an example.

【図2】被測定抵抗器と電圧検出端子配線の等価回路図
である。
FIG. 2 is an equivalent circuit diagram of a resistor to be measured and voltage detection terminal wiring.

【図3】電圧検出端子配線の構成例を示すパターン図で
ある。
FIG. 3 is a pattern diagram showing a configuration example of voltage detection terminal wiring.

【図4】図3に対する比較例としての電圧検出端子配線
の他の構成例を示すパターン図である。
FIG. 4 is a pattern diagram showing another configuration example of the voltage detection terminal wiring as a comparative example with respect to FIG.

【図5】本発明の実施形態の電流検出用抵抗器の実効的
インダクタンスの測定装置を示すブロック図である。
FIG. 5 is a block diagram showing a device for measuring an effective inductance of the current detection resistor according to the embodiment of the present invention.

【図6】図5の具体的回路例を示す回路図である。6 is a circuit diagram showing a specific circuit example of FIG.

【図7】実効的インダクタンスLeの算定のための電流
及び電圧の波形図である。
FIG. 7 is a waveform diagram of current and voltage for calculating the effective inductance Le.

【図8】実効的インダクタンスが殆ど存在していない低
抵抗器における、(a)は電圧及び電流波形例を示し、
(b)は実効的インダクタンス値の測定例を示す。
FIG. 8 (a) shows an example of voltage and current waveforms in a low resistor in which an effective inductance hardly exists,
(B) shows a measurement example of the effective inductance value.

【図9】実効的インダクタンスが存在する低抵抗器にお
ける、(a)は電圧及び電流波形例を示し、(b)は実
効的インダクタンス値の測定例を示す。
9A and 9B show examples of voltage and current waveforms, and FIG. 9B shows an example of measurement of an effective inductance value in a low resistor having an effective inductance.

【符号の説明】[Explanation of symbols]

11 被測定抵抗器 12 電圧検出器 13,14 ランド 15 ビア 16 電圧検出端子配線 21 鋸歯状波電流発生装置 22 配線 23 電流検出器 24 低抵抗器の実装基板 25 リッツ線(より線) 26 波形表示装置 31 直流電源 32,33 スイッチング素子 34 チョークコイル 35 コンデンサ 36 直流負荷 11 Resistor to be measured 12 Voltage detector 13,14 Land 15 beer 16 Voltage detection terminal wiring 21 Sawtooth current generator 22 wiring 23 Current detector 24 Low-resistor mounting board 25 Litz wire (stranded wire) 26 Waveform display device 31 DC power supply 32, 33 switching elements 34 choke coil 35 capacitor 36 DC load

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G01R 15/00 - 19/32 H01C 11/00 - 13/02 H05K 1/00 - 1/02 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) G01R 15/00-19/32 H01C 11/00-13/02 H05K 1/00-1/02

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 電流検出用抵抗器の両端部を固定する一
対のランドと、該ランド間に接続した前記抵抗器に被測
定電流を供給すると共に、前記抵抗器の両端部に生じる
電圧を検出する電圧検出端子配線とを備えた電流検出用
抵抗器の実装基板において、 前記電圧検出端子配線は、前記両ランドの中心軸に沿っ
てそれぞれ内方に延び、両ランド間の中心軸に沿ってそ
れぞれ反対方向に垂直に折れ曲がり、一方の配線が基板
のビアを介して裏面側に回り込んで他方の配線の方向に
延び、前記一方の配線と他方の配線が基板の表裏面に重
なって平行に延びることを特徴とする電流検出用抵抗器
の実装用配線パターン。
1. A pair of lands for fixing both ends of a current detecting resistor, a current to be measured is supplied to the resistor connected between the lands, and a voltage generated at both ends of the resistor is detected. In the mounting board of the current detection resistor having the voltage detection terminal wiring, the voltage detection terminal wiring extends inward along the central axes of the lands, and extends along the central axis between the lands. Bend vertically in opposite directions, one wiring wraps around the back side via the via of the substrate and extends in the direction of the other wiring, and the one wiring and the other wiring overlap and are parallel to the front and back surfaces of the substrate. A wiring pattern for mounting a current detection resistor, which is characterized by extending.
【請求項2】 前記請求項1記載の実装用配線パターン
を備えたことを特徴とする電流検出用抵抗器の実装用基
板。
2. A substrate for mounting a current detection resistor, comprising the mounting wiring pattern according to claim 1.
【請求項3】 前記請求項2記載の実装用基板に電流検
出用抵抗器を実装したことを特徴とする電流検出用抵抗
器の実装構造。
3. A mounting structure of a current detecting resistor, wherein the current detecting resistor is mounted on the mounting substrate according to claim 2.
【請求項4】 電流検出用抵抗器の両端部を固定すると
共に前記抵抗器に被測定電流を供給する一対のランドを
配設し、該ランドから前記抵抗器の両端部に生じる電圧
を検出する電圧検出端子配線を配設する電流検出用抵抗
器の実装方法において、 前記電圧検出端子配線は、前記両ランドの中心軸に沿っ
てそれぞれ内方に延び、両ランド間の中心軸に沿ってそ
れぞれ反対方向に垂直に折れ曲がり、一方の配線が基板
のビアを介して裏面側に回り込んで他方の配線の方向に
延び、前記一方の配線と他方の配線が基板の表裏面に重
なって平行に延びることを特徴とする電流検出用抵抗器
の実装方法。
4. The current detecting resistor is fixed at both ends thereof, and a pair of lands for supplying a current to be measured is provided to the resistor, and a voltage generated at both ends of the resistor from the lands is detected. In a method for mounting a current detection resistor in which voltage detection terminal wiring is provided, the voltage detection terminal wiring extends inward along the central axes of the lands, and respectively along the central axis between the lands. Bends perpendicularly in the opposite direction, one wiring wraps around the back side via the via of the substrate and extends in the direction of the other wiring, and the one wiring and the other wiring overlap the front and back surfaces of the substrate and extend in parallel. A method for mounting a resistor for current detection, which is characterized in that:
JP2001317075A 2001-06-14 2001-10-15 Mounting structure and method of current detection resistor Expired - Fee Related JP3479061B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001317075A JP3479061B2 (en) 2001-10-15 2001-10-15 Mounting structure and method of current detection resistor
US10/170,200 US6798189B2 (en) 2001-06-14 2002-06-13 Current detection resistor, mounting structure thereof and method of measuring effective inductance
US10/921,915 US7292022B2 (en) 2001-06-14 2004-08-20 Current detection resistor, mounting structure thereof and method of measuring effective inductance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001317075A JP3479061B2 (en) 2001-10-15 2001-10-15 Mounting structure and method of current detection resistor

Publications (2)

Publication Number Publication Date
JP2003121477A JP2003121477A (en) 2003-04-23
JP3479061B2 true JP3479061B2 (en) 2003-12-15

Family

ID=19134999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001317075A Expired - Fee Related JP3479061B2 (en) 2001-06-14 2001-10-15 Mounting structure and method of current detection resistor

Country Status (1)

Country Link
JP (1) JP3479061B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4529597B2 (en) * 2004-09-03 2010-08-25 パナソニック株式会社 Detection resistor mounting board
JP4683205B2 (en) * 2005-06-14 2011-05-18 日本電気株式会社 Printed circuit board
JP2008275418A (en) 2007-04-27 2008-11-13 Omron Corp Wiring board and electric current detector
JP2009239200A (en) * 2008-03-28 2009-10-15 Sanyo Electric Co Ltd Circuit device
JP2009239199A (en) * 2008-03-28 2009-10-15 Sanyo Electric Co Ltd Circuit device
JP2012220248A (en) * 2011-04-05 2012-11-12 Yazaki Corp Shunt resistance type current sensor
JP2013044541A (en) * 2011-08-22 2013-03-04 Yazaki Corp Shunt resistance type current sensor
JP5954670B2 (en) * 2012-02-13 2016-07-20 パナソニックIpマネジメント株式会社 Current detector
JP5977984B2 (en) * 2012-04-05 2016-08-24 矢崎総業株式会社 Current sensor mounting structure to battery cable
JP6064254B2 (en) * 2012-09-19 2017-01-25 Koa株式会社 Current detection resistor
JP2016176715A (en) * 2015-03-18 2016-10-06 アスモ株式会社 Current detection device
KR20220011000A (en) * 2020-07-20 2022-01-27 삼성전자주식회사 Printed circuit board assembly including resistor, and electronic device including the same

Also Published As

Publication number Publication date
JP2003121477A (en) 2003-04-23

Similar Documents

Publication Publication Date Title
US6798189B2 (en) Current detection resistor, mounting structure thereof and method of measuring effective inductance
JP4972098B2 (en) Flexible precision current detector
EP0878717B1 (en) Method and device for measuring in-circuit current and resistance
JP3479061B2 (en) Mounting structure and method of current detection resistor
Prabhakaran et al. Impedance-analyzer measurements of high-frequency power passives: Techniques for high power and low impedance
US6836107B2 (en) Constant input impedance AC coupling circuit for a current probe system
US6337571B2 (en) Ultra-high-frequency current probe in surface-mount form factor
JP3834222B2 (en) Voltage detection circuit for resistor for current detection
JP3597162B2 (en) Apparatus and method for measuring inductance of current detection low resistor
US4716364A (en) Monitoring transients in low inductance circuits
JP2945015B2 (en) DC bias applying device
Zhang et al. High-bandwidth shielded Rogowski coil current sensor for SiC MOSFET power module
Ghislanzoni et al. A DC current transformer for large bandwidth and high common-mode rejection
JPS63302371A (en) Current detector
JP3298338B2 (en) Inductance measuring device and probe device for measuring the same
JP2004245584A (en) Two-terminal circuit element measuring equipment and contact checking method
JP4227756B2 (en) Smoothing capacitor characteristic measurement device
US20240012075A1 (en) Lower Parasitic Multi-Turn MRI Phased Array Coil
US10768211B2 (en) System and method for current sense resistor compensation
Karrer et al. A new current probe with a wide bandwidth
US20240087776A1 (en) Current shunt with canceling mutual inductance
JPS6349727Y2 (en)
JPH02201174A (en) Noise measuring probe and noise measurement
JP2005233818A (en) Measuring instrument, measuring probe, and measuring method of inductance
JPH10185960A (en) High frequency signal detection probe

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3479061

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313632

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees