JP3476906B2 - Multilayer inductor substrate - Google Patents

Multilayer inductor substrate

Info

Publication number
JP3476906B2
JP3476906B2 JP11938694A JP11938694A JP3476906B2 JP 3476906 B2 JP3476906 B2 JP 3476906B2 JP 11938694 A JP11938694 A JP 11938694A JP 11938694 A JP11938694 A JP 11938694A JP 3476906 B2 JP3476906 B2 JP 3476906B2
Authority
JP
Japan
Prior art keywords
coil
conductor
closed loop
pattern
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11938694A
Other languages
Japanese (ja)
Other versions
JPH07326517A (en
Inventor
貴紀 生田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP11938694A priority Critical patent/JP3476906B2/en
Publication of JPH07326517A publication Critical patent/JPH07326517A/en
Application granted granted Critical
Publication of JP3476906B2 publication Critical patent/JP3476906B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、セラミック層もしくは
磁性体材料の層からなる積層体内に、該層間に配置した
コイルパターンによって構成されるコイル、内部配線に
よって構成される所定回路網を内装した積層インダクタ
基板に関するものであり、特に、コイルの側面方向への
漏洩磁束防止に優れた積層インダクタに関するものであ
る。 【0002】 【従来の技術】一般に、インダクタ部品は、コア部材に
絶縁被覆された導線を巻回して構成され、シールドケー
スに収納され、所定プリント配線基板に実装されてい
た。 【0003】また、近時、電子機器などの実装機器の小
型化の要求に伴い、積層セラミック技術を応用した積層
インダクタがある。この構造は、複数のセラミック層か
ら成る積層体において、各セラミック層の各層間にコイ
ルパターンを形成し、また各セラミック層にビアホール
導体を形成して、複数のコイルパターンとビアホール導
体とでコイルを達成するとともに、各セラミック層の各
層間に所定回路となる内部配線を形成し、また各セラミ
ック層にビアホール導体を形成して、所定回路を達成し
た積層インダクタ基板がある(特開昭63−29910
号参照)。 【0004】さらに、上述のコイルの漏洩磁束を防止す
る方法としては、本出願人は先に、コイルの周囲に、積
層体の積層方向を貫く例えば4つの複数のビアホール導
体を形成した積層インダクタを提案した。 【0005】この積層インダクタは、図6に示すよう
に、例えば積層体80は、例えば9層のセラミック層8
1a〜81f、81x、81yから構成されており、セ
ラミック層81x、81a〜81fの各層間には所定タ
ーン数、例えば1ターンのコイルパターン82a〜82
fが配置されており、さらに、セラミック層81a〜8
1eには、各コイルパターン82a〜82eの他端と各
コイルパターン82b〜82fの一端とを接続するため
のビアホール導体83a〜83eが形成されている。こ
れにより、コイルパターン82aの一端からコイルパタ
ーン82fの他端で一連のコイルが達成される。 【0006】このコイルからの漏洩磁束を防止するため
に、例えば、セラミック層81x、81y上に短絡導体
膜84x、84yを形成し、各セラミック81x、81
a〜81fの周囲には、短絡導体膜84x、84yを接
続するビアホール導体85a〜85dが形成されてい
る。 【0007】これにより、短絡導体膜84x、84y及
びビアホール導体85a〜85dによって、コイルの周
囲には4つの閉ループ回路が形成されることになる。 【0008】 【発明が解決しようとする課題】ここで、この積層イン
ダクタ内に、所定回路網を内装する積層インダクタ基板
において、コイルの特性や回路の構成によもよるが、例
えばコイルをトランスとして用いる場合、所定コイルを
達成するためのコイルパターンの積層数と、所定回路網
を形成するに必要な内部配線の積層数とでは、コイルパ
ターンの積層数が多く必要となる。 【0009】このような場合、短絡導体膜84x、84
y、ビアホール導体85a〜85dから成る閉ループ回
路の開口が大きくなり、コイルからの漏洩磁束を閉ルー
プ回路で、充分に電流に変化させることができず、若干
量の漏洩磁束が発生してしまうという問題が発生してい
た。 【0010】これにより、所定回路網に悪影響を与えて
しまい、所定回路の動作に誤動作を与えることが考えら
れる。 【0011】本発明は、上述の問題点に鑑みて、案出さ
れたものであり、その目的は、コイルと所定回路網とを
積層体に一体化するにあたり、コイルからの漏洩磁束を
完全に遮断して、信頼性の高い回路動作を達成すること
ができる積層インダクタ基板を提供することにある。 【0012】 【課題を解決するための手段】本発明の積層イダクタ基
板は、セラミック層もしくは磁性体層を複数積層して成
る積層体に、各層間に配置されたコイルパターン、各層
に形成されコイルパターンどうしを接続するビアホール
導体から成るコイルを内装するとともに、各層に配置し
た内部配線から成る所定回路網を内装して成る積層イン
ダクタ基板において、前記コイルの周囲に、異なる層間
に配置した導体パターンとその導体パターンの両端に形
成したビアホール導体との接続によって形成した閉ルー
プ回路を、前記コイルパターンが存在する全ての層間に
前記導体パターンを位置させるようにして積層方向に複
数配置したことを特徴するものである。 【0013】 【作用】本発明によれば、複数積層したセラミック層内
に配置されたコイルの周囲に、異なる層間に配置された
導体パターンとその導体パターンの両端を接続するビア
ホール導体による閉ループ回路を、コイルパターンが存
在する全ての層間に前記導体パターンを位置させるよう
にして積層方向に多数配置している。 【0014】従って、コイル周囲へのコイルの漏洩磁束
を、積層方向に配置された複数の閉ループ回路で有効に
遮断することができ、同一積層体内に形成した回路網に
対して悪影響を与えることがなく、安定した回路動作が
可能となる。 【0015】 【実施例】以下、本発明の積層インダクタ基板を図面を
用いて詳説する。 【0016】図1は本発明の積層インダクタ基板の外観
斜視図であり、図2は断面図を示す、図3は積層体のコ
イル部分の分解斜視図を示す。 【0017】図1において、積層インダクタ基板10
は、セラミック層もしくは磁性体材料層が複数積層され
た積層体1とから主に構成されて、必要に応じて積層体
1の主面に端子電極、接続用パッドを含む表面配線2
0、やチップ状電子部品、リード型電子部品、ICチッ
プなどの電子部品30が搭載されている。尚、実施例で
は、コイル特性を向上させるために積層体1のコイルの
中心部に貫通穴11を形成し、この貫通穴11に積層方
向の上下から概略E字状の部材40a、40bからなる
コア部材40を配置している。 【0018】積層体1は、図2、3に示すように、アル
ミナなどを絶縁体セラミック、Mn・Znフェライトな
どの磁性体材料(広義でセラミックとする)と必要に応
じて添加するガラス成分を含むセラミック層1a〜1g
が積層されており、その各セラミック1a〜1g層間に
は、コイル成分を構成するコイルパターン2b〜2g、
このコイルと接続する所定回路とを構成する内部配線8
・・・とが配置されている。尚、図3では、セラミック
層1c〜1gとの層間の内部配線8・・・を省略してい
る。 【0019】また、積層体1には、コイル成分の中心軸
を貫通穴11が形成されおり、この貫通穴11に2つの
E字状部材40a、40bを組み合わせて成るコア部材
40が配置される。 【0020】コイル成分は、各セラミック層1aと1
b、1bと1c・・・に配置されたコイルパターン2
b、2c・・・と、各セラミック層1b〜1fを貫くビ
アホール導体3b〜3fとによって達成される。 【0021】即ち、コイルパターン2bの他端は、ビア
ホール導体3bを介してコイルパターン2cの一端に接
続し、コイルパターン2cの他端は、ビアホール導体3
cを介してコイルパターン2dの一端に接続し、コイル
パターン2dの他端は、ビアホール導体3dを介してコ
イルパターン2eの一端に接続し、コイルパターン2e
の他端は、ビアホール導体3eを介してコイルパターン
2fの一端に接続し、コイルパターン2fの他端は、ビ
アホール導体3fを介してコイルパターン2gの一端に
接続している。これにより、コイルパターン2bの一端
からコイルパターン2gの他端で所定ターン数のコイル
が達成されることになる。 【0022】尚、コイルパターン2bの一端、コイルパ
ターン2gの他端は、積層体1の回路を構成する内部配
線8に接続されたり、また、積層体の主面に導出されて
表面配線20などに接続される。 【0023】回路網は、各セラミック層1aと1b、1
bと1c・・・に配置された内部配線8・・、及び所定
回路網に応じて各内部配線8間を接続するビアホール導
体9・・から構成されており、さらに、内部配線8の一
部は、積層体1の主面の表面配線20などに接続されて
いる。 【0024】ここで、本発明の特徴的なことは、コイル
パターン2b〜2g、ビアホール導体3b〜6gから成
るコイル成分と内部配線8・・・、ビアホール導体9・
・・から成る所定回路網との間に、即ちコイル成分の周
囲、図では対向する二辺に、導体パターン4b〜4g、
5b〜5gとビアホール導体6a、6b、7a、7bか
ら成る複数の、例えば5つの閉ループ回路を積層方向に
配置したことであり、しかも導体パターン4b〜4g、
5b〜5gはコイルパターン2b〜2gが存在する全て
の層間に位置させてある。 【0025】例えば、一方側の導体パターン4bと導体
パターン4cとをその両端でビアホール導体6a、6b
とで接続して第1の閉ループ回路を構成し、導体パター
ン4cと導体パターン4dとをその両端でビアホール導
体6a、6bcとで接続して第2の閉ループ回路を構成
し、導体パターン4dと導体パターン4eとをその両端
でビアホール導体6a、6bとで接続して第3の閉ルー
プ回路を構成し、導体パターン4eと導体パターン4f
とをその両端でビアホール導体6a、6bとで接続して
第4の閉ループ回路を構成し、導体パターン4fと導体
パターン4gとをその両端でビアホール導体6a、6b
とで接続して第5の閉ループ回路を構成する。尚、コイ
ルの他方側も同様に導体パターン5b〜5e、ビアホー
ル導体7a、7bによって5つの閉ループ回路を形成し
ている。 【0026】尚、図2において、導体パターン4b〜4
e、ビアホール導体6a、5bによって形成される閉ル
ープ回路群を「4」で表記して、導体パターン5b〜5
e、ビアホール導体7a、7bによって形成される閉ル
ープ回路群を「5」で表記している。また、何れかの閉
ループ回路は内部配線8・・・や表面配線20のアース
電位に接続することが望ましい。 【0027】また、別の構造として、図4に示すよう
に、各セラミック層1a〜1gの間に上述のコイルパタ
ーン2a〜2b(総称して2と記す)を配置するととも
に、セラミック層1aと1bとの間に導体パターン41
b、51bを、セラミック層1c〜1fとの間に並設さ
れた導体パターン41c〜41f、42c〜42f、5
1c〜51f、52c〜52fを、セラミック層1b〜
1fに導体パターン41g、51gを夫々配置する。ま
た、セラミック層1b〜1fの導体パターン41b〜4
1g、42c〜42f、51b〜51g、52c〜51
fの両端位置に、セラミック層1b〜1fの厚みを貫く
ビアホール導体61b〜61f、62b〜62f、71
b〜71f、72b〜72fを形成する。 【0028】これにより、コイルの一方側において、導
体パターン41bと導体パターン41cとをその両端で
ビアホール導体61b、62bとで接続して第1の閉ル
ープ回路を構成し、導体パターン42cと導体パターン
42dとをその両端でビアホール導体61c、62cと
で接続して第2の閉ループ回路を構成し、導体パターン
41dと導体パターン41eとをその両端でビアホール
導体61d、62dとで接続して第3の閉ループ回路を
構成し、導体パターン42eと導体パターン42fとを
その両端でビアホール導体61e、62eとで接続して
第4の閉ループ回路を構成し、導体パターン41fと導
体パターン41gとをその両端でビアホール導体61
f、62fとで接続して第5の閉ループ回路を構成され
ることになる。尚、コイルの他方側も導体パターン51
b〜51g、52c〜51f及びビアホール導体71b
〜71f、72b〜72fによって5つの閉ループ回路
が構成される。 【0029】さらに、別の構造として、図5に示すよう
に、各セラミック層1a〜1gの間に上述のコイルパタ
ーン2a〜2b(総称して2と記す)を配置するととも
に、セラミック層1a〜1gとの間に導体パターン43
b〜43g、53b〜53gを配置し、また、セラミッ
ク層1b〜1fの導体パターン43b〜43g、53b
〜51gの両端位置にビアホール導体63a〜63c、
64a〜64c、73a〜73c、74a〜74cを形
成する。 【0030】これにより、例えばコイルの一方側におい
て、3つの閉ループ回路が形成されている。即ち、導体
パターン43bと導体パターン43dと、その両端を接
続するセラミック層1b、1cの厚み貫らぬくビアホー
ル導体63a、64aとによって第1の閉ループ回路を
構成し、導体パターン43cと導体パターン43fと、
その両端を接続するセラミック層1c、1d、1eの厚
み貫らぬくビアホール導体63b、64bとによって第
2の閉ループ回路を構成し、導体パターン43eと導体
パターン43gと、その両端を接続するセラミック層1
e、1fの厚み貫らぬくビアホール導体63c、64c
とによって第3の閉ループ回路を構成する。尚、コイル
の他方側においても、導体パターン53b〜53g、ビ
アホール導体73a〜73c、74a〜74cによって
3つの閉ループ回路が構成されている。尚、図4、図5
においては、コア部材40が配置される貫通穴、所定回
路を達成するための内部配線、表面配線20を省略し
た。 【0031】上述の図3〜図5において、図3では、各
セラミック層1b〜1gの厚み分で、積層方向に5つの
閉ループ回路を配置し、且つ導体パターン4b〜4g、
5b〜5gが共用しており、図4では各セラミック層1
b〜1gの厚み分、積層方向に5つの閉ループ回路を構
成し、且つ導体パターン41b〜41g、42c〜42
f、51b〜51g、52c〜52fが独立されてお
り、図5では複数の層、2層又は3層の厚み分で、積層
方向に複数の閉ループ回路を構成され、その閉ループ回
路が互いに重なりあっている。 【0032】以上のように、コイルパターン2b〜2g
から成るコイルの周囲で、積層体1の積層方向に複数の
閉ループ回路が複数が配置されているので、閉ループ回
路の開口を小さくすることができ、コイル成分から発生
する漏洩磁束を有効に防止することができる。 【0033】これにより、内部配線8・・・から成る所
定回路網側に影響を与えることがなく、特に、積層イン
ダクタに所定回路網を複合化した積層インダクタ基板に
おいては、極めて有効な構造と言える。 【0034】上述のような積層インダクタ基板の製造方
法としは、多層セラミック基板の製造方法に用いられる
周知の方法すべて適用できる。最も一般的なグリーンシ
ート多層方法で、図3の積層体を例に簡単に説明する。 【0035】まず、アルミナや各種フェライト(本発明
では広義にフェライト焼結体をセラミックという)など
のセラミック粉末、必要に応じてガラスフリットの固形
成分に有機ビヒクルなどを混合して、スリップ材化し、
ドクターブレード法などでテープ化し、所定形状のグリ
ーンシートを作成する。 【0036】その後、セラミック層1b〜1fに対応す
るグリーンシートに、コイル構造、所定回路構造、閉ル
ープ回路の構造に応じて、ビアホール導体3b〜3f、
6a、6b、7a、7b、9となる貫通穴をパンチ加工
により形成する。 【0037】次に、セラミック層1b〜1fに対応する
グリーンシートに形成した貫通穴に導電性ペーストを充
填印刷するとともに、各グリーンシート上に、コイルパ
ターン2b〜2d、導体パターン4b〜4g、5b〜5
g、内部配線8・・・となる導体膜を導電性ペーストの
印刷により形成する。 【0038】尚、セラミック層1a、1gとなるグリー
ンシートには、内部配線8と表面配線20との接続に応
じて、またコイルパターン2a、2gと表面配線20と
の接続に応じて、ビアホール導体となる貫通穴を形成
し、導電性ペーストの充填を行う。 【0039】このようして得られたグリーンシートをセ
ラミック層1a〜1gの積層順序を考慮して、積層・圧
着を行う。また、最終的な積層インダクタ基板の形状と
なるように分割溝を形成するとともに、必要に応じて、
コイルの中心軸にコア部材が配置される貫通穴をプレス
成型で形成する。 【0040】次に、焼成処理を行う。焼成処理は脱バイ
ンダー工程と焼結工程とから成る。 【0041】その後、必要に応じて、表面配線20を焼
きつけ処理により形成し、所定形状に分割を行い、電子
部品30やコア部材40を搭載・装着する。 【0042】尚、上述の実施例において、閉ループ回路
がコイルの周囲の対向する2辺に形成させれているが、
コイルを全て取り囲むように、4辺に夫々形成しても構
わない。 【0043】また、上述の実施例では、積層体1内に1
つのコイルが形成されているが、複数のコイルを形成し
て、これらをコア部材で結合したトランス部品としても
構わない。 【0044】さらに、支持基板に焼成済みセラミック基
板を用いて、支持基板から積層体を剥離せず、この支持
基板を積層体の一部として用いることができる。この場
合、焼成済みセラミック基板表面に予めコイルパターン
を形成しておいても構わない。 【0045】 【発明の効果】以上、本発明によればコイルから発生す
る漏洩磁束を閉ループ回路で遮断することができ、同一
積層体内に配置した内部配線からなる所定回路網に悪影
響を与えることがなく、安定した回路動作が可能とな
る。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laminated structure comprising a ceramic layer or a layer of a magnetic material, a coil formed by a coil pattern disposed between the layers, and an internal wiring. More particularly, the present invention relates to a multilayer inductor excellent in preventing leakage magnetic flux from flowing in a side direction of a coil. 2. Description of the Related Art In general, an inductor component is formed by winding a conductor wire coated with an insulating material around a core member, housed in a shield case, and mounted on a predetermined printed wiring board. Recently, there has been a multilayer inductor to which a multilayer ceramic technology is applied in accordance with a demand for downsizing of a mounting device such as an electronic device. In this structure, in a laminated body composed of a plurality of ceramic layers, a coil pattern is formed between each of the ceramic layers, and a via hole conductor is formed in each ceramic layer, and a coil is formed by the plurality of coil patterns and the via hole conductor. At the same time, there is a laminated inductor substrate in which a predetermined circuit is achieved by forming an internal wiring serving as a predetermined circuit between each ceramic layer and forming a via hole conductor in each ceramic layer (Japanese Patent Laid-Open No. 63-29910).
No.). Further, as a method of preventing the above-described leakage magnetic flux of the coil, the present applicant has previously disclosed a laminated inductor in which, for example, four via-hole conductors are formed around the coil in the laminating direction of the laminated body. Proposed. In this laminated inductor, as shown in FIG. 6, for example, a laminated body 80 is composed of, for example, nine ceramic layers 8.
1a to 81f, 81x, and 81y, and a predetermined number of turns, for example, one-turn coil patterns 82a to 82 between each of the ceramic layers 81x and 81a to 81f.
f are arranged, and further, the ceramic layers 81a to 81
In 1e, via-hole conductors 83a to 83e for connecting the other ends of the coil patterns 82a to 82e and one ends of the coil patterns 82b to 82f are formed. Thus, a series of coils is achieved from one end of the coil pattern 82a to the other end of the coil pattern 82f. In order to prevent the leakage magnetic flux from the coil, for example, short-circuit conductor films 84x and 84y are formed on the ceramic layers 81x and 81y, and the respective ceramics 81x and 81y are formed.
Via hole conductors 85a to 85d that connect the short-circuit conductor films 84x and 84y are formed around a to 81f. Thus, four closed loop circuits are formed around the coil by the short-circuit conductor films 84x and 84y and the via-hole conductors 85a to 85d. [0008] Here, in a laminated inductor substrate in which a predetermined circuit network is provided in the laminated inductor, for example, the coil is used as a transformer, although it depends on the characteristics of the coil and the configuration of the circuit. When used, a large number of coil patterns are required for the number of laminated coil patterns for achieving a predetermined coil and the number of laminated internal wirings necessary for forming a predetermined circuit network. In such a case, the short-circuit conductor films 84x, 84
y, the opening of the closed loop circuit composed of the via-hole conductors 85a to 85d becomes large, so that the leakage magnetic flux from the coil cannot be sufficiently changed into a current in the closed loop circuit, and a small amount of leakage magnetic flux is generated. Had occurred. As a result, it is conceivable that the predetermined circuit network is adversely affected, and the operation of the predetermined circuit is malfunctioned. SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to completely reduce leakage magnetic flux from a coil when integrating the coil and a predetermined circuit network into a laminate. An object of the present invention is to provide a multilayer inductor substrate capable of achieving a highly reliable circuit operation by shutting off. According to the present invention, there is provided a laminated inductor substrate according to the present invention, comprising: a laminated body formed by laminating a plurality of ceramic layers or magnetic layers; a coil pattern disposed between the layers; In a laminated inductor substrate including a coil formed of via-hole conductors for connecting patterns and a predetermined circuit network including internal wiring disposed in each layer, a conductor pattern disposed between different layers around the coil. A plurality of closed-loop circuits formed by connection with via-hole conductors formed at both ends of the conductor pattern are arranged in the stacking direction such that the conductor pattern is located between all layers where the coil pattern exists. It is. According to the present invention, a closed loop circuit comprising a conductor pattern disposed between different layers and a via-hole conductor connecting both ends of the conductor pattern is formed around a coil disposed in a plurality of laminated ceramic layers. A large number of the conductor patterns are arranged in the stacking direction so as to be located between all the layers where the coil patterns exist. Therefore, the leakage magnetic flux of the coil around the coil can be effectively cut off by the plurality of closed loop circuits arranged in the stacking direction, which has a bad influence on a circuit network formed in the same stack. And a stable circuit operation is possible. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a laminated inductor substrate according to the present invention will be described in detail with reference to the drawings. FIG. 1 is an external perspective view of the laminated inductor substrate of the present invention, FIG. 2 is a sectional view, and FIG. 3 is an exploded perspective view of a coil portion of the laminated body. In FIG. 1, a laminated inductor substrate 10
Is composed mainly of a laminate 1 in which a plurality of ceramic layers or magnetic material layers are laminated, and a surface wiring 2 including terminal electrodes and connection pads on the main surface of the laminate 1 as necessary.
And electronic components 30 such as chip-shaped electronic components, lead-type electronic components, and IC chips. In the embodiment, in order to improve the coil characteristics, a through hole 11 is formed at the center of the coil of the laminated body 1, and the through hole 11 is formed of substantially E-shaped members 40a and 40b from above and below in the laminating direction. The core member 40 is arranged. As shown in FIGS. 2 and 3, the laminate 1 is made of an insulating ceramic such as alumina or a magnetic material (ceramic in a broad sense) such as Mn / Zn ferrite and a glass component added as necessary. Containing ceramic layers 1a-1g
Are stacked, and between the ceramics 1a to 1g layers, coil patterns 2b to 2g, which constitute coil components,
Internal wiring 8 constituting a predetermined circuit connected to this coil
... are arranged. In FIG. 3, the internal wirings 8 between the ceramic layers 1c to 1g are omitted. The laminated body 1 has a through hole 11 formed in the center axis of the coil component, and a core member 40 formed by combining two E-shaped members 40a and 40b in the through hole 11 is disposed. . The coil components include the ceramic layers 1a and 1a.
b, coil patterns 2 arranged in 1b and 1c...
, 2c... and via-hole conductors 3b to 3f penetrating the ceramic layers 1b to 1f. That is, the other end of the coil pattern 2b is connected to one end of the coil pattern 2c via the via hole conductor 3b, and the other end of the coil pattern 2c is connected to the via hole conductor 3b.
c, the other end of the coil pattern 2d is connected to one end of the coil pattern 2e via the via-hole conductor 3d, and the other end of the coil pattern 2e is connected to the other end of the coil pattern 2e.
Is connected to one end of a coil pattern 2f via a via-hole conductor 3e, and the other end of the coil pattern 2f is connected to one end of a coil pattern 2g via a via-hole conductor 3f. Thus, a coil having a predetermined number of turns is achieved from one end of the coil pattern 2b to the other end of the coil pattern 2g. One end of the coil pattern 2b and the other end of the coil pattern 2g are connected to an internal wiring 8 constituting a circuit of the laminated body 1, or are led out to the main surface of the laminated body to form a surface wiring 20 or the like. Connected to. The network comprises each of the ceramic layers 1a and 1b, 1
, and via-hole conductors 9 connecting the respective internal wirings 8 according to a predetermined circuit network. Further, a part of the internal wirings 8 is formed. Are connected to the surface wiring 20 on the main surface of the laminate 1 and the like. Here, the characteristic features of the present invention are that the coil components composed of the coil patterns 2b to 2g, the via-hole conductors 3b to 6g and the internal wiring 8,.
··· a predetermined circuit network, that is, around the coil component, two opposite sides in the figure, conductor patterns 4b to 4g,
5b to 5g and a plurality of, for example, five closed loop circuits composed of via-hole conductors 6a, 6b, 7a and 7b are arranged in the stacking direction.
5b to 5g are located between all the layers where the coil patterns 2b to 2g exist. For example, the conductor patterns 4b and 4c on one side are connected to the via-hole conductors 6a and 6b at both ends.
To form a first closed loop circuit, and connect the conductor pattern 4c and the conductor pattern 4d at both ends with via-hole conductors 6a and 6bc to form a second closed loop circuit. The pattern 4e is connected at both ends to via-hole conductors 6a and 6b to form a third closed loop circuit, and the conductor pattern 4e and the conductor pattern 4f
Are connected to the via-hole conductors 6a and 6b at both ends to form a fourth closed loop circuit. The conductor pattern 4f and the conductor pattern 4g are connected to the via-hole conductors 6a and 6b at both ends.
To form a fifth closed loop circuit. The other side of the coil similarly forms five closed loop circuits by the conductor patterns 5b to 5e and the via-hole conductors 7a and 7b. In FIG. 2, the conductor patterns 4b to 4b
e, the closed loop circuit group formed by the via-hole conductors 6a and 5b is denoted by "4", and the conductor patterns 5b to 5b
e, a closed loop circuit group formed by the via-hole conductors 7a and 7b is denoted by "5". It is desirable that any of the closed loop circuits be connected to the ground potential of the internal wiring 8. As another structure, as shown in FIG. 4, the above-mentioned coil patterns 2a to 2b (generally referred to as 2) are arranged between the ceramic layers 1a to 1g. 1b and the conductor pattern 41
b, 51b are connected to the conductor patterns 41c to 41f, 42c to 42f, 5
1c to 51f, 52c to 52f are replaced with ceramic layers 1b to
Conductor patterns 41g and 51g are respectively arranged in 1f. In addition, the conductor patterns 41b to 4b of the ceramic layers 1b to 1f
1g, 42c to 42f, 51b to 51g, 52c to 51
f, via-hole conductors 61b to 61f, 62b to 62f, 71 penetrating through the thickness of ceramic layers 1b to 1f.
b-71f and 72b-72f are formed. Thus, on one side of the coil, the conductor pattern 41b and the conductor pattern 41c are connected at both ends to the via-hole conductors 61b and 62b to form a first closed loop circuit, and the conductor pattern 42c and the conductor pattern 42d Are connected at both ends to via hole conductors 61c and 62c to form a second closed loop circuit, and the conductor pattern 41d and the conductor pattern 41e are connected at both ends to via hole conductors 61d and 62d to form a third closed loop. A fourth closed loop circuit is formed by connecting a conductor pattern 42e and a conductor pattern 42f at both ends thereof to via hole conductors 61e and 62e to form a fourth closed loop circuit. 61
f, 62f to form a fifth closed loop circuit. Incidentally, the other side of the coil is also a conductor pattern 51.
b to 51g, 52c to 51f and via-hole conductor 71b
To 71f and 72b to 72f constitute five closed loop circuits. Further, as another structure, as shown in FIG. 5, the above-mentioned coil patterns 2a to 2b (generally referred to as 2) are arranged between the ceramic layers 1a to 1g, and the ceramic layers 1a to 1g are arranged. 1g between the conductor pattern 43
b-43g, 53b-53g, and the conductor patterns 43b-43g, 53b of the ceramic layers 1b-1f.
Via-hole conductors 63a to 63c at both ends of
64a to 64c, 73a to 73c, and 74a to 74c are formed. Thus, for example, three closed loop circuits are formed on one side of the coil. That is, a first closed loop circuit is formed by the conductor patterns 43b and 43d, and the through-hole conductors 63a and 64a that penetrate through the thickness of the ceramic layers 1b and 1c connecting both ends of the conductor patterns 43b and 43d. ,
A second closed-loop circuit is formed by the through-hole conductors 63b and 64b, which penetrate the ceramic layers 1c, 1d and 1e, and connect the conductor patterns 43e and 43g, and the ceramic layer 1 connecting both ends thereof.
e, via-hole conductors 63c, 64c that pass through the thickness of 1f
Constitute a third closed loop circuit. Incidentally, also on the other side of the coil, three closed loop circuits are formed by the conductor patterns 53b to 53g and the via hole conductors 73a to 73c, 74a to 74c. 4 and 5
In the figure, the through-hole in which the core member 40 is arranged, the internal wiring for achieving a predetermined circuit, and the surface wiring 20 are omitted. In FIG. 3 to FIG. 5 described above, in FIG. 3, five closed loop circuits are arranged in the laminating direction by the thickness of each ceramic layer 1b to 1g, and the conductor patterns 4b to 4g,
5b to 5g are shared, and in FIG.
Five closed loop circuits are formed in the stacking direction by the thickness of b to 1 g, and the conductor patterns 41b to 41g and 42c to 42
f, 51b to 51g, and 52c to 52f are independent. In FIG. 5, a plurality of closed loop circuits are formed in the stacking direction by the thickness of a plurality of layers, two layers, or three layers, and the closed loop circuits overlap each other. ing. As described above, the coil patterns 2b to 2g
Since a plurality of closed loop circuits are arranged in the stacking direction of the multilayer body 1 around the coil composed of the above, the opening of the closed loop circuit can be reduced, and the leakage magnetic flux generated from the coil component can be effectively prevented. be able to. This does not affect the predetermined network composed of the internal wirings 8..., And can be said to be an extremely effective structure especially in a laminated inductor substrate in which a predetermined circuit is combined with a multilayer inductor. . As a method for manufacturing the multilayer inductor substrate as described above, any of the well-known methods used for manufacturing a multilayer ceramic substrate can be applied. The most common green sheet multi-layer method will be described briefly using the laminate of FIG. 3 as an example. First, a ceramic powder such as alumina or various ferrites (a ferrite sintered body is broadly referred to as a ceramic in the present invention) and, if necessary, a solid component of a glass frit are mixed with an organic vehicle or the like to form a slip material.
A tape is formed by a doctor blade method or the like, and a green sheet having a predetermined shape is created. Thereafter, the green sheets corresponding to the ceramic layers 1b to 1f are provided with via-hole conductors 3b to 3f, depending on the structure of the coil structure, the predetermined circuit structure, and the closed loop circuit.
Through holes 6a, 6b, 7a, 7b, 9 are formed by punching. Next, while filling and printing a conductive paste into the through holes formed in the green sheets corresponding to the ceramic layers 1b to 1f, coil patterns 2b to 2d and conductive patterns 4b to 4g, 5b are formed on each green sheet. ~ 5
g, a conductive film to be the internal wiring 8... is formed by printing a conductive paste. The green sheets serving as the ceramic layers 1a and 1g are provided with via-hole conductors according to the connection between the internal wiring 8 and the surface wiring 20, and according to the connection between the coil patterns 2a and 2g and the surface wiring 20. Is formed, and the conductive paste is filled. The green sheets thus obtained are laminated and pressed in consideration of the lamination order of the ceramic layers 1a to 1g. In addition, while forming the dividing groove so as to have the shape of the final laminated inductor substrate, if necessary,
A through-hole in which the core member is disposed on the center axis of the coil is formed by press molding. Next, a baking process is performed. The firing treatment includes a binder removal step and a sintering step. Thereafter, if necessary, the surface wiring 20 is formed by a baking process, divided into a predetermined shape, and the electronic component 30 and the core member 40 are mounted and mounted. In the above embodiment, the closed loop circuit is formed on two opposing sides around the coil.
It may be formed on each of the four sides so as to surround all the coils. Also, in the above-described embodiment, one
Although one coil is formed, a plurality of coils may be formed, and these may be combined as a transformer component by a core member. Further, by using a fired ceramic substrate as the support substrate, the support substrate can be used as a part of the laminate without peeling the laminate from the support substrate. In this case, a coil pattern may be formed in advance on the surface of the fired ceramic substrate. As described above, according to the present invention, the leakage magnetic flux generated from the coil can be cut off by the closed loop circuit, and the predetermined circuit network including the internal wiring arranged in the same laminated body is adversely affected. And a stable circuit operation is possible.

【図面の簡単な説明】 【図1】本発明に係る積層インダクタ基板の外観斜視図
である。 【図2】本発明に係る積層インダクタ基板の断面図であ
る。 【図3】図1中の積層体の分解斜視図である。 【図4】本発明の他の積層インダクタ基板の積層体の分
解斜視図である。 【図5】本発明の別の積層インダクタ基板の積層体の分
解斜視図である。 【図6】従来の積層インダクタ部品の積層体の分解斜視
図である。 【符号の説明】 1・・・積層体 1a〜1g・・・シート 2b〜2g・・・コイルパターン 3b〜3f・・・ビアホール導体 4b〜4g、5b〜5g・・・導体パターン 6a、6b、7a、7b・・・ビアホール導体 41b 〜41g 、42c 〜42f 、51b 〜51g 、52c 〜52f ・・
・導体パターン 61b 〜61f 、 62b 〜62f 、71b 〜71f 、72b 〜72f ・
・・ビアホール導体 43b〜43g、53b〜53g・・・導体パターン 63a 〜63c 、 64a 〜64c 、73a 〜73c 、 74a 〜74c ・
・・ビアホール導体 8 ・・・内部配線 9 ・・・ビアホール導体
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is an external perspective view of a multilayer inductor substrate according to the present invention. FIG. 2 is a sectional view of a multilayer inductor substrate according to the present invention. FIG. 3 is an exploded perspective view of the laminated body in FIG. FIG. 4 is an exploded perspective view of a multilayer body of another multilayer inductor substrate of the present invention. FIG. 5 is an exploded perspective view of a laminated body of another laminated inductor substrate of the present invention. FIG. 6 is an exploded perspective view of a multilayer body of a conventional multilayer inductor component. DESCRIPTION OF SYMBOLS 1 ... Laminated bodies 1a-1g ... Sheets 2b-2g ... Coil patterns 3b-3f ... Via hole conductors 4b-4g, 5b-5g ... Conductor patterns 6a, 6b, 7a, 7b: Via-hole conductors 41b to 41g, 42c to 42f, 51b to 51g, 52c to 52f
Conductor patterns 61b to 61f, 62b to 62f, 71b to 71f, 72b to 72f
..Via hole conductors 43b to 43g, 53b to 53g: conductor patterns 63a to 63c, 64a to 64c, 73a to 73c, 74a to 74c
..Via hole conductor 8 ... Internal wiring 9 ... Via hole conductor

Claims (1)

(57)【特許請求の範囲】 【請求項1】セラミック層もしくは磁性体層を複数積層
して成る積層体に、各層間に配置されたコイルパター
ン、各層に形成されコイルパターンどうしを接続するビ
アホール導体から成るコイルを内装するとともに、各層
に配置した内部配線から成る所定回路網を内装して成る
積層インダクタ基板において、 前記コイルの周囲に、異なる層間に配置した導体パター
ンとその導体パターンの両端に形成したビアホール導体
との接続によって形成した閉ループ回路を、前記コイル
パターンが存在する全ての層間に前記導体パターンを位
置させるようにして積層方向に複数配置したことを特徴
する積層インダクタ基板。
(57) [Claims 1] A via hole for connecting a coil pattern disposed between each layer and a coil pattern formed on each layer to a laminated body formed by laminating a plurality of ceramic layers or magnetic layers. In a laminated inductor substrate including a coil made of a conductor and a predetermined circuit network including internal wiring arranged in each layer, a conductor pattern disposed between different layers and both ends of the conductor pattern are arranged around the coil. the closed loop circuit formed by the connection between the formed via-hole conductors, the coil
Place the conductor pattern between all layers where patterns exist.
Laminated inductor substrate wherein a plurality placed to the stacking direction so as to location.
JP11938694A 1994-05-31 1994-05-31 Multilayer inductor substrate Expired - Fee Related JP3476906B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11938694A JP3476906B2 (en) 1994-05-31 1994-05-31 Multilayer inductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11938694A JP3476906B2 (en) 1994-05-31 1994-05-31 Multilayer inductor substrate

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003175588A Division JP2004006922A (en) 2003-06-19 2003-06-19 Method for manufacturing multilayer inductor substrate

Publications (2)

Publication Number Publication Date
JPH07326517A JPH07326517A (en) 1995-12-12
JP3476906B2 true JP3476906B2 (en) 2003-12-10

Family

ID=14760221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11938694A Expired - Fee Related JP3476906B2 (en) 1994-05-31 1994-05-31 Multilayer inductor substrate

Country Status (1)

Country Link
JP (1) JP3476906B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100384458B1 (en) * 2000-07-25 2003-05-22 삼성전기주식회사 chip inductor
FR2820875B1 (en) * 2001-02-12 2003-07-11 St Microelectronics Sa INTEGRATED INDUCTANCE STRUCTURE
JP2002353030A (en) * 2001-05-25 2002-12-06 Kawasaki Steel Corp Surface-mounting type planar magnetic element, and integrated-circuit component
KR20130030573A (en) * 2011-09-19 2013-03-27 삼성전기주식회사 Multilayer inductor and method of manifacturing the same
CN111989819B (en) 2018-03-06 2023-11-28 京瓷Avx元器件公司 High-frequency coupler capable of being installed on surface of film

Also Published As

Publication number Publication date
JPH07326517A (en) 1995-12-12

Similar Documents

Publication Publication Date Title
CA2067008C (en) Multilayer monolithic magnetic components and method of making the same
EP0433176B1 (en) A multilayer hybrid circuit
US5850682A (en) Method of manufacturing chip-type common mode choke coil
EP1133218B1 (en) Multilayered circuit board
JP3449350B2 (en) Manufacturing method of multilayer ceramic electronic component and multilayer ceramic electronic component
JP3201309B2 (en) Laminated coil and method of manufacturing the same
JP3545701B2 (en) Common mode choke
JP3476906B2 (en) Multilayer inductor substrate
JPH03219605A (en) Laminated-type inductance element
JPS59132604A (en) Laminated inductor
JP3447786B2 (en) Multilayer electronic components
JP3158500B2 (en) Chip transformer
JPH08186024A (en) Multilayer inductor
JPH11102817A (en) Inductor
JPH0993069A (en) Multiseries noise filter
KR100293307B1 (en) Stacked ferrite inductor and method for manufacturing the same
JPH05152134A (en) Green sheet for inductance component and inductance component using thereof
JPH07326516A (en) Multilayer coil board
KR19980047648A (en) Manufacturing method of chip inductance parts
JPH05191116A (en) Laminated electronic equipment
KR100243356B1 (en) Laminating ceramic transformer and manufacturing method the reof
JPH0110893Y2 (en)
JPH08236409A (en) Laminated composite component and manufacture thereof
JPH08162327A (en) Layer-built transformer
JP3405145B2 (en) Multilayer electronic components with built-in coil

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees