JP3475839B2 - TAB tape for BGA and BGA package - Google Patents
TAB tape for BGA and BGA packageInfo
- Publication number
- JP3475839B2 JP3475839B2 JP4589399A JP4589399A JP3475839B2 JP 3475839 B2 JP3475839 B2 JP 3475839B2 JP 4589399 A JP4589399 A JP 4589399A JP 4589399 A JP4589399 A JP 4589399A JP 3475839 B2 JP3475839 B2 JP 3475839B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- bga
- tab tape
- land
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＢＧＡ(Ball Grid
Array) 用ＴＡＢ（Tape Automated Bonding) テープ及
びＢＧＡパッケージに関し、特に、ビアホールにランド
を設け、このランドに半田ボールを搭載する構成のＢＧ
Ａ用ＴＡＢテープ及びＢＧＡパッケージに関する。TECHNICAL FIELD The present invention relates to a BGA (Ball Grid).
Regarding TAB (Tape Automated Bonding) tape and BGA package for Array), in particular, a BG in which a land is formed in a via hole and a solder ball is mounted on this land.
A TAB tape for A and a BGA package.
【０００２】[0002]
【従来の技術】図４は従来のＢＧＡ用ＴＡＢテープを示
す。ＴＡＢテープの素材には、厚さが５０〜１２５μ
ｍ、幅が３５ｍｍ，４８ｍｍ，７０ｍｍ等のサイズの有
機ポリイミドテープ、ガラスエポキシテープ等の絶縁フ
ィルム４１が用いられている。この絶縁フィルム４１に
は、はんだボールを装着するための複数のビアホール４
２、および実装時にＴＡＢテープ本体を送り出すための
パーフォレーションホール（不図示）がパンチング加工
により形成されている。この絶縁フイムル４１には、厚
さ１２〜２４μｍの厚さの接着剤を介して厚さ１８〜３
５μｍの圧延銅箔あるいは電解銅箔等による銅箔が貼り
合わせられる。銅箔を貼付後、フォトレジスト・エッチ
ングプロセスによって、ビアホール４２上のランド４３
と配線パターン４４を形成する。この配線パターン４４
には、Ｎｉ／Ａｕ電気めっき等が施される。一般に、ビ
アホール４２の直径はどれも同一であり、ビアホール４
２上に設けられるランドの直径も同一にされる。2. Description of the Related Art FIG. 4 shows a conventional BGA TAB tape. The thickness of TAB tape is 50-125μ
An insulating film 41 such as an organic polyimide tape or a glass epoxy tape having a size of m, a width of 35 mm, 48 mm, or 70 mm is used. The insulating film 41 has a plurality of via holes 4 for mounting solder balls.
2, and a perforation hole (not shown) for sending out the TAB tape body at the time of mounting is formed by punching. The insulating film 41 has a thickness of 18 to 3 through an adhesive having a thickness of 12 to 24 μm.
A copper foil of 5 μm rolled copper foil or electrolytic copper foil is laminated. After attaching the copper foil, the land 43 on the via hole 42 is formed by a photoresist etching process.
And a wiring pattern 44 is formed. This wiring pattern 44
Is subjected to Ni / Au electroplating or the like. Generally, the diameters of the via holes 42 are all the same, and
The diameters of the lands provided on the two are also made the same.
【０００３】図５は従来のＢＧＡパッケージの構成を示
す。ここでは、図４に示したＴＡＢテープが用いられて
いる。ＴＡＢテープ４０は、ビアホール４２が設けられ
ている絶縁フィルム４１の片面に接着された接着剤４５
上には、ランド４３及び配線パターン４４が形成されて
いる。そして、中央部の複数のランド４３上には、ダイ
アタッチ剤５１を介してＬＳＩ素子５２が搭載されてい
る。このＬＳＩ素子５２と所定の配線パターン４４と
は、ボンディングワイヤ５３によってボンディングされ
ている。さらに、ＬＳＩ素子５２の全体とボンディング
ワイヤ５３の周辺部がレジン５４によって封止される。FIG. 5 shows the structure of a conventional BGA package. Here, the TAB tape shown in FIG. 4 is used. The TAB tape 40 is composed of an adhesive 45 adhered to one side of the insulating film 41 having the via holes 42.
A land 43 and a wiring pattern 44 are formed on the top. Then, the LSI element 52 is mounted on the plurality of lands 43 in the central portion via the die attach agent 51. The LSI element 52 and the predetermined wiring pattern 44 are bonded by a bonding wire 53. Further, the entire LSI element 52 and the peripheral portion of the bonding wire 53 are sealed by the resin 54.
【０００４】[0004]
【発明が解決しようとする課題】しかし、従来のＢＧＡ
用ＴＡＢテープ及びＢＧＡパッケージによると、ＬＳＩ
素子５２を搭載の後、ワイヤボンディング後のトランス
ファーモールドによる圧力がＴＡＢテープの半導体素子
の外側とＴＡＢテープの４隅（コーナ部）に集中し、ラ
ンド４３または接着剤４５を剥離させることがある。こ
の結果、ビアホール４２からレジン５４が外部に漏れ出
し、パッケージ不良になる。However, the conventional BGA
According to TAB tape and BGA package for LSI,
After mounting the element 52, the pressure due to the transfer molding after wire bonding is concentrated on the outside of the semiconductor element of the TAB tape and at the four corners (corners) of the TAB tape, and the land 43 or the adhesive 45 may be peeled off. As a result, the resin 54 leaks out from the via hole 42, resulting in a defective package.
【０００５】したがって、本発明の目的は、トランスフ
ァーモールドによるレジン漏れを防止し、製品の歩留り
と生産性を向上させることのできるＢＧＡ用ＴＡＢテー
プ及びＢＧＡパッケージを提供することにある。Accordingly, an object of the present invention is to provide a TAB tape for BGA and a BGA package which can prevent resin leakage due to transfer molding and improve the yield and productivity of products.
【０００６】[0006]
【課題を解決するための手段】本発明は、上記の目的を
達成するため、第１の特徴として、片面に接着剤が塗布
され、はんだボール用のビアホールが設けられた絶縁フ
ィルムと、前記絶縁フィルムの前記接着剤の上に貼り合
わせられた銅箔と、前記銅箔をエッチングすることによ
り形成した複数のランドおよび配線パターンと、前記絶
縁フィルムの前記片面側をトランスファーモールドする
ためのＢＧＡ用ＴＡＢテープにおいて、前記絶縁フィル
ムの片面側に形成された前記複数のランドは、前記ビア
ホールの上に同心円状に設けられ、その直径が前記絶縁
フィルムの半導体素子の搭載領域内では小さく、前記搭
載領域の外側では大きく設定されていることを特徴とす
るＢＧＡ用ＴＡＢテープを提供する。In order to achieve the above object, the present invention has, as a first feature, an insulating film having an adhesive applied on one side and provided with via holes for solder balls, and the insulating film. and bonding was copper foil on the adhesive film, the etching the copper foil
Multiple lands and wiring patterns formed by
Transfer molding one side of the edge film
In the TAB tape for BGA for
The plurality of lands formed on one side of the hole are concentrically provided on the via hole and have a diameter of the insulating layer.
Small in mounting area of the semiconductor element of the film, providing a TAB tape BGA characterized that you Outside the mounting region is set larger.
【０００７】この構成によれば、半導体素子の搭載領域
の外側に設けられた直径の大きなランドは、接着面積が
大きくなり、ランドの周縁からビアホールの周縁までの
距離が長くなる。この結果、トランスファーモールドに
より樹脂封止を行っても、レジン漏れを防止でき、製品
の歩留りならびに生産性を向上させることが可能にな
る。According to this structure, the large diameter land provided outside the semiconductor element mounting region has a large bonding area, and the distance from the peripheral edge of the land to the peripheral edge of the via hole becomes long. As a result, even if resin molding is performed by transfer molding, resin leakage can be prevented, and product yield and productivity can be improved.
【０００８】 本発明は、上記の目的を達成するため、
第２の特徴として、はんだボール用のビアホールが絶縁
フィルムに設けられ、前記絶縁フィルムの片面に貼り合
わせられた銅箔をエッチングすることにより配線パター
ン及びランドが形成され、前記ランドは、前記ビアホー
ルの上に同心円状に設けられ、かつ前記ランドの直径が
前記絶縁フィルムの半導体素子の搭載領域では小さく、
前記搭載領域の外側では大きく設定されたＴＡＢテープ
と、前記ＴＡＢテープの前記直径の小さいランド上に接
着剤を介して搭載され、かつ前記配線パターンにワイヤ
ボンディング接続された半導体素子と、前記絶縁フィル
ムの片面側をトランスファーモールドすることにより前
記半導体素子及び前記ワイヤボンディング接続を封止し
たレジンとを備えることを特徴とするＢＧＡパッケージ
を提供する。To achieve the above object, the present invention provides
A second feature is that a via hole for a solder ball is provided in an insulating film, a wiring pattern and a land are formed by etching a copper foil attached to one surface of the insulating film , and the land is the via hole.
Are installed concentrically on the top of the
Small in the mounting area of the semiconductor element of the insulating film ,
A large TAB tape is set outside the mounting area, a semiconductor element mounted on the land of the TAB tape having a small diameter via an adhesive and wire-bonded to the wiring pattern, and the insulating fill.
There is provided a BGA package comprising a semiconductor element and a resin encapsulating the wire bonding connection by transfer molding one side of the film .
【０００９】この構成によれば、ＴＡＢテープに搭載さ
れた半導体素子の搭載領域の外側に設けられたランドの
径が大きいため、ランドの周縁からビアホールの周縁ま
での距離が長くなり、ランドの接着面積を大きくするこ
とができる。この結果、トランスファーモールドのレジ
ン漏れが防止され、製品の歩留り及び生産性を向上させ
ることが可能になる。According to this structure, since the diameter of the land provided outside the mounting area of the semiconductor element mounted on the TAB tape is large, the distance from the peripheral edge of the land to the peripheral edge of the via hole becomes long, and the land is bonded. The area can be increased. As a result, resin leakage of the transfer mold can be prevented, and the product yield and productivity can be improved.
【００１０】[0010]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を基に説明する。図１は本発明によるＢＧＡ用Ｔ
ＡＢテープを示す。図１に示すように、本発明によるＢ
ＧＡ用ＴＡＢテープ１０には、有機ポリイミドテープ、
ガラスエポキシテープ等の絶縁フィルム１１が用いられ
る。この絶縁フィルム１１には、はんだボールを装着す
るための複数のビアホール１２、パーフォレーションホ
ール（不図示）がパンチング加工により形成されてい
る。また、この絶縁フィルム１１には、厚さ１２〜２４
μｍの厚さの接着剤を介して厚さ５〜２５μｍの圧延銅
箔あるいは電解銅箔等による銅箔が貼り合わせられる。
銅箔を貼付後、フォトレジスト・エッチングプロセスに
よって、ビアホール１２上のランド１３ａ，１３ｂと配
線パターン１５を形成する。この配線パターン１５に
は、Ｎｉ／Ａｕ電気めっきが施される。ビアホール１２
上の前記ランド１３ａ，１３ｂとしては、ＬＳＩ素子の
搭載領域に配設されたビアホール１２上に設けられたラ
ンド１３ａ（従来と同一径で、例えば、直径０．５ｍ
ｍ）と、ＬＳＩ素子の外側（周囲）及び絶縁フィルム１
１の４隅の部分に配置される大径のランド１３ｂ（例え
ば、直径０．５ｍｍ）との２種類が設けられる。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a BGA T according to the present invention.
The AB tape is shown. As shown in FIG. 1, B according to the present invention
The TAB tape 10 for GA includes an organic polyimide tape,
An insulating film 11 such as a glass epoxy tape is used. A plurality of via holes 12 for mounting solder balls and perforation holes (not shown) are formed in the insulating film 11 by punching. The insulating film 11 has a thickness of 12 to 24.
A copper foil such as a rolled copper foil or an electrolytic copper foil having a thickness of 5 to 25 μm is bonded via an adhesive having a thickness of μm.
After attaching the copper foil, the lands 13a and 13b on the via hole 12 and the wiring pattern 15 are formed by a photoresist etching process. This wiring pattern 15 is subjected to Ni / Au electroplating. Beer hole 12
As the above-mentioned lands 13a and 13b, the lands 13a provided on the via hole 12 provided in the mounting area of the LSI element (having the same diameter as the conventional one, for example, a diameter of 0.5 m) are used.
m), the outside (surroundings) of the LSI element and the insulating film 1
Two types of large lands 13b (for example, a diameter of 0.5 mm) arranged at the four corners of No. 1 are provided.
【００１１】直径の大きいランド１３ｂをＬＳＩ素子の
搭載領域の外側に設けたことによって、接着剤との接着
面積が大きくなり、１パッド当たりの接着力を大きくす
ることができる。この結果、トランスファーモールドの
圧力に耐えられる構造になり、トランスファーモールド
におけるレジン漏れを防止することができる。By providing the land 13b having a large diameter outside the mounting area of the LSI element, the adhesive area with the adhesive is increased and the adhesive force per pad can be increased. As a result, the structure can withstand the pressure of the transfer mold, and resin leakage in the transfer mold can be prevented.
【００１２】また、貼り合わせる銅箔の厚さを２５μｍ
以下にすることにより、６０μｍピッチのファインピッ
チ化が可能になる。また、厚さを５μｍ以上にすること
で、接着剤による接着を確保し、トランスファーモール
ドの圧力に対するレジン漏れを確実に防止することが可
能になる。The thickness of the copper foil to be bonded is 25 μm.
With the following, fine pitch of 60 μm pitch can be achieved. Further, by setting the thickness to 5 μm or more, it becomes possible to secure the adhesion by the adhesive and surely prevent the resin leakage against the pressure of the transfer mold.
【００１３】[0013]
【実施例】次に、本発明の実施例について説明する。厚
さ５０μｍ、幅３５ｍｍの絶縁テープに接着剤を厚さ８
μｍに塗布した素材に、パンチング加工により直径０．
３４ｍｍのビアホール１２、アウタホールスリット、及
び送り穴（パーフォレーション）を打ち抜いた。つい
で、打ち抜き加工を施した絶縁テープに、厚さ１８μｍ
で粗化面の最大粗さが２μｍの電解銅箔を貼り合わせ、
キュアした。次に、直径を０．５０ｍｍにしたランド１
３ａ、直径を０．６０ｍｍにしたランド１３ｂ、及び所
定形状のパターン配線を電解銅箔にフォトレジストとエ
ッチングプロセスにより形成した。最後に、銅パターン
配線の表面に、Ｎｉ（厚さ０．５μｍ）／Ａｕ（厚さ
０．６μｍ）の電気めっきを施した。EXAMPLES Next, examples of the present invention will be described. Adhesive is applied to an insulating tape with a thickness of 50 μm and a width of 35 mm.
The material applied to a thickness of μm is punched to a diameter of 0.
A 34 mm via hole 12, an outer hole slit, and a feed hole (perforation) were punched out. Then, press the punched insulating tape to a thickness of 18 μm
Then, attach electrolytic copper foil with the maximum roughness of the roughened surface of 2 μm,
It was cured. Next, land 1 with a diameter of 0.50 mm
3a, a land 13b having a diameter of 0.60 mm, and a pattern wiring having a predetermined shape were formed on an electrolytic copper foil by a photoresist and an etching process. Finally, the surface of the copper pattern wiring was electroplated with Ni (thickness 0.5 μm) / Au (thickness 0.6 μm).
【００１４】次に、以上のようにして作製したＢＧＡ用
ＴＡＢテープを用いてＢＧＡパッケージを作製した。図
２は本発明によるＢＧＡパッケージの実施の形態を示
す。ＴＡＢテープ１０は、ビアホール１２が設けられて
いる絶縁フィルム１１の片面に接着された接着剤１４上
には、ランド１３ａ，１３ｂと配線パターン１５が形成
されている。ＴＡＢテープ１０の中央部の複数のランド
１２上には、ダイアタッチ剤２０を介してＬＳＩ素子２
１が搭載される。このＬＳＩ素子２１とボンディング用
の配線パターン１５とは、ボンディングワイヤ２２（Ａ
ｕ線）によってボンディングされている。更に、ＬＳＩ
素子２１の全体とボンディングワイヤ２２の周辺部に
は、トランスファーモールドによりレジン２３を型内で
注入し、封止を行った。Next, a BGA package was produced using the TAB tape for BGA produced as described above. FIG. 2 shows an embodiment of a BGA package according to the present invention. In the TAB tape 10, lands 13a and 13b and a wiring pattern 15 are formed on an adhesive 14 that is adhered to one surface of an insulating film 11 in which a via hole 12 is provided. On the plurality of lands 12 at the center of the TAB tape 10, the LSI element 2
1 is installed. The LSI element 21 and the wiring pattern 15 for bonding are bonded by a bonding wire 22 (A
U wire). Furthermore, LSI
The resin 23 was injected into the entire element 21 and the peripheral portion of the bonding wire 22 by transfer molding in the mold to perform sealing.
【００１５】発明者らの検討によれば、ＬＳＩ素子２１
の外側と４隅に設けられているランド１２の直径を０．
６０ｍｍにし、残りのランド１２の直径を０．５０ｍｍ
にしたとき、トランスファーモールドのレジン漏れを生
ぜず、良好な結果が得られた。因みに、全てのランドを
同一径にした従来のＢＧＡパッケージでは、トランスフ
ァーモールドの漏れがＴＡＢテープの４隅とＬＳＩ素子
の外側に配設されたランドで発生した。According to a study by the inventors, the LSI device 21
The diameters of the lands 12 provided on the outer side and the four corners are set to 0.
60mm and the diameter of the remaining land 12 is 0.50mm
When this was set, good results were obtained without causing resin leakage of the transfer mold. Incidentally, in the conventional BGA package in which all lands have the same diameter, transfer mold leakage occurred at the four corners of the TAB tape and the lands arranged outside the LSI element.
【００１６】（他の実施の形態）図３は本発明によるＢ
ＧＡパッケージの他の実施の形態を示す。本実施の形態
は、ＬＳＩ素子２１が搭載されるランド１２の表面にソ
ルダレジスト（或いは、フォトソルダレジスト）３１が
塗布されている構造の場合である。ソルダレジスト３１
は、ＬＳＩ素子２１を搭載するランド１２の表面に設け
られており、このソルダレジスト３１上にダイアタッチ
剤２０を設け、このダイアタッチ剤２０を介して、ＬＳ
Ｉ素子２１が図１に示したＴＡＢテープ上に搭載され
る。(Other Embodiments) FIG. 3 shows B according to the present invention.
9 shows another embodiment of a GA package. In the present embodiment, a structure in which a solder resist (or photo solder resist) 31 is applied to the surface of the land 12 on which the LSI element 21 is mounted is applied. Solder resist 31
Is provided on the surface of the land 12 on which the LSI element 21 is mounted, the die attach agent 20 is provided on the solder resist 31, and the LS is provided via the die attach agent 20.
The I element 21 is mounted on the TAB tape shown in FIG.
【００１７】図３の実施の形態によれば、ＬＳＩ素子２
１の外側のランドを大きい径にしたことにより、ランド
と接着剤との剥離が防止され、ビアホールからレジンが
外部に漏れ出ることがなく、パッケージ不良を無くする
ことができる。According to the embodiment of FIG. 3, the LSI device 2
Since the land outside 1 has a large diameter, the land and the adhesive are prevented from peeling off, the resin does not leak from the via hole to the outside, and the package defect can be eliminated.
【００１８】本発明のＴＡＢ用テープキャリアは、片面
のトランスファーモールド・タイプで、絶縁抵抗性が高
く、また、耐マイグレーション特性に優れた微細配線
（８０μｍ以下のピッチ）のＣＳＰ（Chip Scale Packa
ge）、テープＢＧＡ、ワイヤボンディングタイプのＣＳ
Ｐ等にも適用可能である。The TAB tape carrier of the present invention is a single-sided transfer mold type CSP (Chip Scale Packa) with fine wiring (pitch of 80 μm or less) having high insulation resistance and excellent migration resistance.
ge), tape BGA, wire bonding type CS
It is also applicable to P and the like.
【００１９】[0019]
【発明の効果】以上説明した通り、本発明の絶縁フィル
ムの片面側をトランスファーモールドするためのＢＧＡ
用ＴＡＢテープ及びＢＧＡパッケージによれば、絶縁フ
ィルムの片面側に形成された複数のランドは、ビアホー
ルの上に同心円状に設けられ、その直径が絶縁フィルム
の半導体素子の搭載領域内では小さく、搭載領域の外側
では大きくなるようにしたので、トランスファーモール
ドの圧力に耐えられる構造になり、トランスファーモー
ルドにおけるレジン漏れを防止することができる。ま
た、歩留と生産性が向上し、安定した量産が可能にな
る。As described above, the insulating fill of the present invention
BGA for transfer molding one side of
According to the TAB tape and BGA package for insulation,
The lands formed on one side of the film are
Are provided in a concentric circle on the
Is small inside the mounting area of the semiconductor element and outside the mounting area
In since the large Do so that, is structured to withstand the pressure transfer molding, it can be prevented resin leakage in the transfer molding. In addition, the yield and productivity are improved, and stable mass production is possible.
【図１】本発明によるＢＧＡ用ＴＡＢテープを示す平面
図である。FIG. 1 is a plan view showing a TAB tape for BGA according to the present invention.
【図２】本発明によるＢＧＡパッケージの実施の形態を
示す断面図である。FIG. 2 is a sectional view showing an embodiment of a BGA package according to the present invention.
【図３】本発明によるＢＧＡパッケージの他の実施の形
態を示す断面図である。FIG. 3 is a sectional view showing another embodiment of the BGA package according to the present invention.
【図４】従来のＢＧＡ用ＴＡＢテープを示す平面図であ
る。FIG. 4 is a plan view showing a conventional BGA TAB tape.
【図５】従来のＢＧＡパッケージの構成を示す断面図で
ある。FIG. 5 is a cross-sectional view showing a configuration of a conventional BGA package.
１０，４０ ＢＧＡ用ＴＡＢテープ １１，４１ 絶縁フィルム １２，４２ ビアホール １３ａ，１３ｂ，４３ ランド １４ 接着剤 １５，４４ 配線パターン ２０，５１ ダイアタッチ剤 ２１，５２ ＬＳＩ素子 ２２，５３ ボンディングワイヤ ２３，５４ レジン TAB tape for 10,40 BGA 11,41 Insulation film 12,42 beer holes 13a, 13b, 43 lands 14 Adhesive 15,44 wiring pattern 20,51 Die attach agent 21,52 LSI device 22,53 Bonding wire 23,54 Resin
フロントページの続き (56)参考文献 特開 平11−26637（ＪＰ，Ａ) 特開 平７−142627（ＪＰ，Ａ) 特開 平10−223799（ＪＰ，Ａ) 特開 平10−4151（ＪＰ，Ａ) 特開2000−100986（ＪＰ，Ａ) 特開 平８−306820（ＪＰ，Ａ) 特開 平10−163363（ＪＰ，Ａ) 特開 平７−193098（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 23/12 Continuation of front page (56) Reference JP-A-11-26637 (JP, A) JP-A-7-142627 (JP, A) JP-A-10-223799 (JP, A) JP-A-10-4151 (JP , A) JP 2000-100986 (JP, A) JP 8-306820 (JP, A) JP 10-163363 (JP, A) JP 7-193098 (JP, A) (58) Survey Selected fields (Int.Cl. 7 , DB name) H01L 21/60 H01L 23/12
Claims (4)
のビアホールが設けられた絶縁フィルムと、 前記絶縁フィルムの前記接着剤の上に貼り合わせられた
銅箔と、前記銅箔をエッチングすることにより形成した複数のラ
ンドおよび配線パターンと、 前記絶縁フィルムの前記片面側をトランスファーモール
ドするためのＢＧＡ用ＴＡＢテープにおいて、 前記絶縁フィルムの片面側に形成された前記複数のラン
ドは、 前記ビアホールの上に同心円状に設けられ、その
直径が前記絶縁フィルムの半導体素子の搭載領域内では
小さく、前記搭載領域の外側では大きく設定されている
ことを特徴とするＢＧＡ用ＴＡＢテープ。1. A glue on one side is applied to etch an insulating film provided with holes for solder balls, and the bonding was a copper foil on the adhesive of the insulating film, the copper foil Formed by
And the wiring pattern and the one side of the insulating film on the transfer molding side.
In the TAB tape for BGA, the plurality of runs formed on one side of the insulating film.
De is concentrically provided on the via hole, small in mounting area of the semiconductor element of a diameter of the insulating film is set to be larger in the outside of the mounting region
BGA for TAB tape, wherein a call.
あることを特徴とする請求項１記載のＢＧＡ用ＴＡＢテ
ープ。2. The TAB tape for BGA according to claim 1, wherein the copper foil has a thickness of 5 μm to 25 μm.
は電気めっきが施されていることを特徴とする請求項１
記載のＢＧＡ用ＴＡＢテープ。3. The electroless plating or electroplating is applied to the wiring pattern.
TAB tape for BGA described.
ムに設けられ、前記絶縁フィルムの片面に貼り合わせら
れた銅箔をエッチングすることにより配線パターン及び
ランドが形成され、前記ランドは、前記ビアホールの上
に同心円状に設けられ、かつ前記絶縁フィルムの片面側
に形成された前記ランドの直径が前記絶縁フィルムの半
導体素子の搭載領域では小さく、前記搭載領域の外側で
は大きく設定されたＴＡＢテープと、 前記ＴＡＢテープの前記直径の小さいランド上に接着剤
を介して搭載され、かつ前記配線パターンにワイヤボン
ディング接続された半導体素子と、前記絶縁フィルムの片面側をトランスファーモールドす
ることにより 前記半導体素子及び前記ワイヤボンディン
グ接続を封止したレジンとを備えることを特徴とするＢ
ＧＡパッケージ。4. A via hole for a solder ball is provided in an insulating film , and a wiring pattern and a land are formed by etching a copper foil attached to one surface of the insulating film , and the land is formed on the via hole.
Concentrically on the one side of the insulating film
The diameter of the land formed on the insulating film is small in the mounting area of the semiconductor element of the insulating film, and is set large outside the mounting area, and on the land of the TAB tape having the small diameter. And a semiconductor element mounted on the wiring pattern via an adhesive and connected to the wiring pattern by wire bonding, and one side of the insulating film is transfer-molded.
And a resin encapsulating the semiconductor element and the wire bonding connection.
GA package.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4589399A JP3475839B2 (en) | 1999-02-24 | 1999-02-24 | TAB tape for BGA and BGA package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4589399A JP3475839B2 (en) | 1999-02-24 | 1999-02-24 | TAB tape for BGA and BGA package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000243792A JP2000243792A (en) | 2000-09-08 |
| JP3475839B2 true JP3475839B2 (en) | 2003-12-10 |
Family
ID=12731933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4589399A Expired - Fee Related JP3475839B2 (en) | 1999-02-24 | 1999-02-24 | TAB tape for BGA and BGA package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3475839B2 (en) |
-
1999
- 1999-02-24 JP JP4589399A patent/JP3475839B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000243792A (en) | 2000-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100192760B1 (en) | Method for manufacturing bga package using metal carrier frame | |
| US7790500B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| US6501165B1 (en) | Stackable semiconductor package having conductive layer and insulating layers and method of fabrication | |
| US7799611B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| US20020048948A1 (en) | Tape having implantable conductive lands for semiconductor packaging process and method for manufacturing the same | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| KR19990082270A (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
| US6379996B1 (en) | Package for semiconductor chip having thin recess portion and thick plane portion | |
| JPH09129811A (en) | Resin sealed semiconductor device | |
| JP3633364B2 (en) | Manufacturing method of BGA type semiconductor device | |
| JP3475839B2 (en) | TAB tape for BGA and BGA package | |
| US8217281B2 (en) | Package, method of manufacturing a package and frame | |
| JP3915226B2 (en) | Chip support substrate for semiconductor package and semiconductor package | |
| JP3899755B2 (en) | Semiconductor device | |
| JPH11102938A (en) | Tab tape carrier and manufacture thereof | |
| JP2516708B2 (en) | Compound lead frame | |
| JP3812275B2 (en) | TAB tape and BGA structure | |
| KR100401497B1 (en) | Stack type Multi Chip Package and Manufacture Method the same | |
| JP3457547B2 (en) | Semiconductor device, method of manufacturing the same, and film carrier | |
| KR100337459B1 (en) | Manufacturing method of semiconductor package | |
| JP2516707B2 (en) | Compound lead frame | |
| JP2868779B2 (en) | TAB tape | |
| JP4751585B2 (en) | Manufacturing method of semiconductor device | |
| KR100303392B1 (en) | Circuit Board Structure of Semiconductor Package and Manufacturing Method Thereof | |
| JP3815121B2 (en) | BGA wiring tape and semiconductor device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20070926 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20080926 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |