JP3475546B2 - MOSFET drive circuit - Google Patents

MOSFET drive circuit

Info

Publication number
JP3475546B2
JP3475546B2 JP02704395A JP2704395A JP3475546B2 JP 3475546 B2 JP3475546 B2 JP 3475546B2 JP 02704395 A JP02704395 A JP 02704395A JP 2704395 A JP2704395 A JP 2704395A JP 3475546 B2 JP3475546 B2 JP 3475546B2
Authority
JP
Japan
Prior art keywords
control signal
mosfet
gate
switching element
signal source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02704395A
Other languages
Japanese (ja)
Other versions
JPH08223784A (en
Inventor
英雄 長浜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP02704395A priority Critical patent/JP3475546B2/en
Publication of JPH08223784A publication Critical patent/JPH08223784A/en
Application granted granted Critical
Publication of JP3475546B2 publication Critical patent/JP3475546B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Protection Of Static Devices (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、高耐圧、大電流の制御
に用いられるMOSFETの駆動回路に関するものであ
る。
The present invention relates to relates to a high breakdown voltage, the driving circuit of the MOSFET is et used to control the high current.

【0002】[0002]

【従来の技術】最近では、高耐圧、大電流を制御するこ
とができる半導体素子が提供されており、この種の半導
体素子を一般にパワー素子と称している。パワー素子と
してMOSFETを用いる駆動回路には、図4に示すよ
うな構成のものがある(特願平6−143664号、特
願平6−267251号)。図4に示す回路は、電源E
と負荷Zとの間にドレイン−ソース間を挿入したMOS
FETを駆動する駆動回路1であって、MOSF
ETを制御信号源2からの制御信号に応じて駆動
する。
2. Description of the Related Art Recently, high breakdown voltage, there is provided a semiconductor device capable of controlling a large current, typically that have called power element semiconductor device of this kind. A drive circuit using a MOSFET as a power element has a structure as shown in FIG. 4 (Japanese Patent Application No. 6-143664, Japanese Patent Application No. 6-143664).
Japanese Patent Application No. 6-267251) . The circuit shown in FIG.
MOS inserted between drain and source between load and load Z
A driving circuit 1 for driving the FET Q 1, MOSF
The ET Q 1 is driven according to the control signal from the control signal source 2.

【0003】すなわち、この駆動回路1では、MOSF
ETのソース−ゲート間に接続したツェナーダイ
オードZDと分圧用の抵抗Rとの並列回路を有
し、抵抗Rには一端をMOSFETゲート
に接続した分圧用の抵抗Rが直列接続される。両抵
抗R,Rの直列回路は、pnp形のトランジス
タQのエミッタ−コレクタ間に並列接続される。こ
こに、トランジスタQのエミッタは抵抗Rを介
してMOSFETのゲートに接続されている。ま
た、トランジスタQのエミッタおよびベースはそれ
ぞれ抵抗R,Rを介して制御信号源2に接続さ
れる。トランジスタQのコレクタはMOSFET
のソースとともに制御信号源2の接地側に接続され
る。
That is, in this drive circuit 1, the MOSF
It has a parallel circuit of a Zener diode ZD 1 connected between the source and gate of ET Q 1 and a resistor R 1 for voltage division, and one end of the resistor R 1 is connected to the gate of the MOSFET Q 1. The resistor R 2 for pressure is connected in series. A series circuit of both resistors R 1 and R 2 is connected in parallel between the emitter and collector of a pnp type transistor Q 2 . Here, the emitter of the transistor Q 2 is connected to the gate of the MOSFET Q 1 via the resistor R 2 . The emitter and base of the transistor Q 2 is connected to the control signal source 2 through respective resistors R 3, R 4. The collector of the transistor Q 2 is MOSFET Q
1 is connected to the ground side of the control signal source 2.

【0004】いま、制御信号源2からの制御信号として
Hレベル(正電位)とLレベル(0V)との2値を取る
矩形波を入力するものとすると、上記駆動回路1は以下
のように動作する。まず、正常時であって制御信号がH
レベルのときには、トランジスタQのベース電位と
エミッタ電位とに差が生じないからトランジスタQ
はオフに保たれる。その結果、制御信号は抵抗R
により分圧されてMOSFETのゲートに
印加され、MOSFETがオンになる。一方、制
御信号がLレベルのときには、MOSFETのゲ
ートには制御信号による電圧が印加されなくなるから、
MOSFETはオフ方向に制御されることにな
る。また、このときゲート−ソース間容量による残留電
荷でトランジスタQのエミッタ−コレクタ間に電圧
が印加されるから、トランジスタQがオンになり、上
記残留電荷はトランジスタQを通して放出され、
OSFETは急速にオフになる。ツェナーダイオ
ードZDMOSFETのゲート−ソース間
電圧をクランプする機能を有している。
Assuming that a rectangular wave having two levels of H level (positive potential) and L level (0 V) is inputted as a control signal from the control signal source 2, the drive circuit 1 is as follows. Operate. First, the control signal is H
When the level, the transistor Q 2 from a difference between the base potential and the emitter potential of the transistor Q 2 does not occur
Is kept off. As a result, the control signal is the resistance R 1 ,
Is divided by R 2 minute is applied to the gate of MOSFET Q 1, MOSFET Q 1 is turned on. On the other hand, when the control signal is at the L level, the voltage according to the control signal is not applied to the gate of the MOSFET Q 1 ,
The MOSFET Q 1 will be controlled in the off direction. Further, at this time, a voltage is applied between the emitter and collector of the transistor Q 2 by the residual charge due to the capacitance between the gate and the source, so that the transistor Q 2 is turned on, and the residual charge is discharged through the transistor Q 2 and M
OSFET Q 1 is rapidly turned off. The Zener diode ZD 1 has a function of clamping the gate-source voltage of the MOSFET Q 1 .

【0005】[0005]

【発明が解決しようとする課題】ところで、上述した駆
動回路1では、MOSFETの破壊時にドレイン
−ゲート間が短絡状態になることがある。この場合、
OSFETのドレイン側の高電圧がゲート側に印
加されることになり、駆動回路1や制御信号源2に急激
な電圧が変動が生じたり過大な電流が流れたりし、駆動
回路1や制御信号源2が破壊されることがある。
By the way, in the drive circuit 1 described above, a short circuit may occur between the drain and the gate when the MOSFET Q 1 is destroyed. In this case, M
The high voltage on the drain side of the OSFET Q 1 is applied to the gate side, causing abrupt voltage fluctuations or excessive current flow in the drive circuit 1 and the control signal source 2, which causes the drive circuit 1 and the control circuit to control. The signal source 2 may be destroyed.

【0006】本発明は上記事由に鑑みて為されたもので
あり、その目的は、MOSFETの破壊時に駆動回路や
制御信号源が破壊されることがないように保護する機能
を有したMOSFETの駆動回路を提供することにあ
る。
The present invention has been made in view of the above circumstances, and an object thereof is to drive a MOSFET having a function of protecting the drive circuit and the control signal source from being destroyed when the MOSFET is destroyed. To provide a circuit.

【0007】[0007]

【課題を解決するための手段】請求項1の発明は、電源
と負荷との間に挿入されるMOSFETゲートと制御
信号を発生する制御信号源との間に挿入され、制御信号
に応じてMOSFETを制御する駆動回路であって、
OSFETドレインゲートとの短絡時にMOSFE
ゲートから制御信号源に向かって電流が流れるとダ
イオードを介して充電されるコンデンサと、コンデンサ
の両端電圧が所定電圧以上になるとオンになる第1のス
イッチング素子と、制御信号源の一方の出力端子ととも
に電源の一端に共通に接続されるMOSFETソース
ゲートとの間に第1のスイッチング素子との直列回路
が挿入された限流用抵抗とを備えることを特徴とする。
According to a first aspect of the present invention, a MOSFET is inserted between a power source and a load, and the MOSFET is inserted between a gate of a MOSFET and a control signal source for generating a control signal. a driving circuit for controlling the MOSFET, M
When the drain and gate of the OSFET are short-circuited, the MOSFE
When a current flows from the gate of T toward the control signal source, the capacitor is charged through the diode, the first switching element that is turned on when the voltage across the capacitor becomes equal to or higher than a predetermined voltage, and one of the control signal source It is characterized by including a current limiting resistor in which a series circuit of the first switching element is inserted between the source and the gate of the MOSFET commonly connected to one end of the power supply together with the output terminal.

【0008】請求項2の発明は、電源と負荷との間に挿
入されるMOSFETゲートと制御信号を発生する制
御信号源との間に挿入され、制御信号に応じてMOSF
ETを制御する駆動回路であって、MOSFETドレ
インゲートとの短絡時にMOSFETゲートから制
御信号源に向かって電流が流れるとダイオードを介して
充電されるコンデンサと、コンデンサの両端電圧が所定
電圧以上になるとオンになる第1のスイッチング素子
と、制御信号源の出力端子間に接続され第1のスイッチ
ング素子のオン時にオンになるように限流用抵抗を介し
て第1のスイッチング素子がゲートに接続された第2の
スイッチング素子とを備えることを特徴とする。
According to a second aspect of the present invention, the MOSF is inserted between the gate of the MOSFET inserted between the power supply and the load and the control signal source for generating the control signal, and the MOSF is supplied in response to the control signal.
A driving circuit for controlling the ET, MOSFET of drain
A capacitor that is charged via a diode when a current flows from the gate of the MOSFET toward the control signal source when the IN and the gate are short-circuited, and a first switching element that is turned on when the voltage across the capacitor exceeds a predetermined voltage. And a second switching element connected between the output terminals of the control signal source so that the first switching element is turned on when the first switching element is turned on, and the first switching element is connected to the gate through a current limiting resistor. Is characterized by.

【0009】請求項3の発明は、電源と負荷との間に挿
入されるMOSFETゲートと制御信号を発生する制
御信号源との間に挿入され、制御信号に応じてMOSF
ETを制御する駆動回路であって、MOSFETドレ
インゲートとの短絡時にMOSFETゲートから制
御信号源に向かって電流が流れるとダイオードを介して
充電されるコンデンサと、コンデンサの両端電圧が所定
電圧以上になるとオンになる第1のスイッチング素子
と、制御信号源の出力端子間に接続され第1のスイッチ
ング素子のオン時にオンになるように限流用抵抗を介し
て第1のスイッチング素子がゲートに接続された第2の
スイッチング素子と、制御信号源とMOSFETゲー
との間に挿入され第2のスイッチング素子のオン時に
オフになる第3のスイッチング素子とを備えることを特
徴とする。
According to a third aspect of the invention, the MOSFET is inserted between the gate of the MOSFET inserted between the power supply and the load and the control signal source for generating the control signal, and the MOSF is supplied in response to the control signal.
A driving circuit for controlling the ET, MOSFET of drain
A capacitor that is charged via a diode when a current flows from the gate of the MOSFET toward the control signal source when the IN and the gate are short-circuited, and a first switching element that is turned on when the voltage across the capacitor exceeds a predetermined voltage. A second switching element connected between the output terminals of the control signal source so that the first switching element is turned on when the first switching element is turned on, and the first switching element is connected to the gate via a current limiting resistor; Source and MOSFET game
Characterized in that it comprises a third switching element inserted between the bets turned off during on of the second switching element.

【0010】請求項4の発明は、互いに直列接続された
直列回路が制御信号源の出力端子間に接続された一対の
分圧用抵抗を設け、一方の分圧用抵抗をMOSFET
ゲートソースとの間に接続し、他方の分圧用抵抗を制
御信号源とMOSFETゲートとの間に挿入し、上記
ダイオードと上記コンデンサとの直列回路を上記他方の
分圧用抵抗に並列接続し、上記第1のスイッチング素子
はpnp形のトランジスタであって、ダイオードのカソ
ードとコンデンサの一端との接続点にエミッタを接続
し、コンデンサの他端にベースを接続し、限流用抵抗の
一端にコレクタを接続して成ることを特徴とする。
According to a fourth aspect of the present invention, a pair of voltage dividing resistors in which series circuits connected in series with each other are connected between the output terminals of the control signal source are provided, and one of the voltage dividing resistors is a MOSFET .
It is connected between the gate and the source , the other voltage dividing resistor is inserted between the control signal source and the gate of the MOSFET , and the series circuit of the diode and the capacitor is connected in parallel to the other voltage dividing resistor. The first switching element is a pnp type transistor, an emitter is connected to a connection point between the cathode of the diode and one end of the capacitor, a base is connected to the other end of the capacitor, and a collector is connected to one end of the current limiting resistor. Is characterized by being connected.

【0011】[0011]

【作用】請求項1の発明の構成によれば、MOSFET
の破壊によってドレインゲートとが短絡して電源から
の電流がゲートから制御信号源に向かって流れようとす
ると、ダイオードを通してコンデンサが充電されること
により、第1のスイッチング素子がオンになる。その結
果、第1のスイッチング素子と限流用抵抗とを通して
OSFETゲートソースとの間が接続され、MOS
FETゲートから制御信号源に流れようとする電流が
バイパスされることになり、制御信号源への過電流の流
れ込みによる制御信号源の破壊を防止することができ
る。また、MOSFETの破壊直後にゲートの電位が急
激に変動しようとするが、コンデンサによってある程度
吸収されるから、この種の変動による制御信号源の破壊
も防止することができる。しかも、MOSFETゲー
ソースとの間は限流用抵抗を介して接続されるか
ら、第1のスイッチング素子が過電流によって破壊され
ることも防止できる。
According to the structure of the invention of claim 1, MOSFET
When the drain and the gate are short-circuited due to the destruction of the current and the current from the power source tries to flow from the gate toward the control signal source, the first switching element is turned on by charging the capacitor through the diode. As a result, M is passed through the first switching element and the current limiting resistor.
The gate and source of the OSFET are connected, and the MOS
The current that is about to flow from the gate of the FET to the control signal source is bypassed, and it is possible to prevent the control signal source from being destroyed by the overcurrent flowing into the control signal source. Further, the gate potential tends to fluctuate immediately after the MOSFET is destroyed, but since it is absorbed to some extent by the capacitor, the destruction of the control signal source due to this kind of variation can be prevented. Moreover, the MOSFET game
Since the gate and the source are connected via a current limiting resistor, it is possible to prevent the first switching element from being destroyed by an overcurrent.

【0012】請求項2の発明の構成によれば、第1のス
イッチング素子がオンになると第2のスイッチング素子
がオンになることによって、制御信号源の出力端子間が
短絡され、MOSFETゲートから制御信号源に向か
う電流および制御信号源から出力される制御信号がとも
に第2のスイッチング素子を通してバイパスされ、結果
的にMOSFET側と制御信号源側とが相互に影響を及
ぼさなくなる。つまり、MOSFETゲートから制御
信号源への過電流の流れ込みによる制御信号源の破壊を
防止することができ、またこの状態では制御信号のMO
SFETへの流れ込みも停止することになる。しかも、
請求項1の発明と同様に、MOSFETの破壊直後に
ートの電位が急激に変動しようとするが、コンデンサに
よってある程度吸収されるから、この種の変動による制
御信号源の破壊も防止することができる。
According to the second aspect of the present invention, when the first switching element is turned on, the second switching element is turned on, so that the output terminals of the control signal source are short-circuited and the gate of the MOSFET is removed. Both the current to the control signal source and the control signal output from the control signal source are bypassed through the second switching element, and as a result, the MOSFET side and the control signal source side do not affect each other. In other words, it is possible to prevent destruction of the control signal source according to inflow of the overcurrent from the gate of the MOSFET to the control signal source and MO of the control signal in this state
The flow into the SFET will also stop. Moreover,
Like the invention of claim 1, gate immediately after breakdown of the MOSFET
Potential of over preparative attempts vary abruptly but, since to some extent absorbed by the capacitor, breakdown of the control signal source due to the variation of this type can also be prevented.

【0013】請求項3の発明の構成によれば、第2のス
イッチング素子のオン時にオフになる第3のスイッチン
グ素子を制御信号源とMOSFETゲートとの間に挿
入しているから、請求項2の発明の作用に加えて、異常
時には制御信号源とMOSFETとを第3のスイッチン
グ素子によって完全に分離することができ、制御信号源
を確実に保護することができる。
According to the configuration of the invention of claim 3, the third switching element which is turned off when the second switching element is turned on is inserted between the control signal source and the gate of the MOSFET. In addition to the effect of the second aspect of the invention, the control signal source and the MOSFET can be completely separated by the third switching element at the time of abnormality, and the control signal source can be reliably protected.

【0014】請求項4の発明の構成は、請求項1ないし
請求項3の発明の望ましい実施態様である。
The structure of the invention of claim 4 is a preferred embodiment of the invention of claims 1 to 3.

【0015】[0015]

【実施例】(実施例1) 本実施例は、図1に示すように、図4に示した従来構成
に加えて、MOSFETQ1 の短絡時に生じる過電流
に対する保護機能を追加してある。すなわち、駆動回路
1における分圧用の抵抗Rに、ダイオードD
コンデンサCとの直列回路を並列接続し、コンデン
サCの両端にベース−エミッタ間を接続したpnp
形のトランジスタQを第1のスイッチング素子として
設け、このトランジスタQのコレクタを限流用の抵
抗Rを介してトランジスタQのコレクタに接続
してある。ダイオードDMOSFETのゲ
ートにアノードを接続してあり、ダイオードDのカ
ソードとコンデンサCとの接続点にはトランジスタ
のエミッタを接続してある。
EXAMPLE 1 In this example, as shown in FIG. 1, in addition to the conventional configuration shown in FIG. 4, a protection function against an overcurrent generated when the MOSFET Q1 is short-circuited is added. That is, a pnp in which a series circuit of a diode D 1 and a capacitor C 1 is connected in parallel to a voltage dividing resistor R 2 in the drive circuit 1 and a base-emitter is connected to both ends of the capacitor C 1.
A transistor Q 3 of the shape is provided as a first switching element, and the collector of the transistor Q 3 is connected to the collector of the transistor Q 2 via a current limiting resistor R 5 . The diode D 1 has an anode connected to the gate of the MOSFET Q 1 , and the emitter of the transistor Q 3 is connected to the connection point between the cathode of the diode D 1 and the capacitor C 1 .

【0016】次に、本実施例の動作を説明する。駆動回
路1の動作は図4に示した従来構成と同様であるから、
過電流に対する保護機能についてのみ説明する。まず、
正常時において制御信号がHレベルであるときには、ダ
イオードDが逆方向に接続されるから、コンデンサ
は充電されずトランジスタQもオフに保たれ
ている。また、制御信号がLレベルであるときには、
OSFETのゲート−ソース間容量による残留電
荷がトランジスタQを通して放出される。このと
き、トランジスタQはオフに保たれるように回路定
数が設定されている。
Next, the operation of this embodiment will be described. Since the operation of the drive circuit 1 is the same as the conventional configuration shown in FIG. 4,
Only the protection function against overcurrent will be described. First,
When the control signal is at the H level in a normal state, the diode D 1 is connected in the reverse direction, so that the capacitor C 1 is not charged and the transistor Q 3 is also kept off. When the control signal is at L level, M
The residual charge due to the gate-source capacitance of the OSFET Q 1 is released through the transistor Q 2 . At this time, the circuit constant is set so that the transistor Q 3 is kept off.

【0017】MOSFETの破壊によってドレイ
ン−ゲート間が短絡状態になると、電源Eから負荷Zを
通してMOSFETのゲートに高電圧が印加され
るから、電源E→負荷Z→MOSFET→ダイオ
ードD→コンデンサCの経路でコンデンサC
が充電され、コンデンサCの両端電圧が上昇す
ることによってトランジスタQがオンになる。その
結果、MOSFETのゲートに流れる過大な電流
はダイオードD→トランジスタQ→抵抗R
を通してバイパスされることになる。このように、MO
SFETの破壊によって制御信号源2に過大な電
流が流れようとしても、その電流はコンデンサC
吸収された後に、トランジスタQのオンによって抵
抗Rで限流された状態でバイパスされるから、結果
的に駆動回路1や制御信号源2が保護されることにな
る。
The drain Disruption of MOSFET Q 1 - the gate is short-circuited, because a high voltage is applied to the gate of MOSFET Q 1 through <br/> load Z from the power source E, power E → load Z → MOSFET Q 1 → diode D 1 → capacitor C 1 in the path of capacitor C
1 is charged and the voltage across capacitor C 1 rises, turning on transistor Q 3 . As a result, the excessive current flowing through the gate of the MOSFET Q 1 is diode D 1 → transistor Q 3 → resistance R 5
Will be bypassed through. Like this, MO
Even if an excessive current flows to the control signal source 2 due to the destruction of the SFET Q 1 , the current is absorbed by the capacitor C 1 and then bypassed in a state of being limited by the resistor R 5 by turning on the transistor Q 3. Therefore, as a result, the drive circuit 1 and the control signal source 2 are protected.

【0018】以上説明したように、MOSFET
の正常時には図4に示した従来構成と同様に動作し、
OSFETの破壊によってドレイン−ゲート間が
短絡したときには、電圧の急激な変化および急激に流れ
込む電流をコンデンサCにより吸収するとともに、
その直後にトランジスタQをオンにし限流用の抵抗
をゲート−ソース間に挿入することによって過大
な電流を抑制することができる。つまり、駆動回路1お
よび制御信号源2に過大な電流が流れるのを防止するこ
とができる。
As described above, the MOSFET Q 1
Of the normal behaves like a conventional configuration shown in FIG. 4, M
When the drain-gate is short-circuited due to the destruction of the OSFET Q 1, the capacitor C 1 absorbs the abrupt change of the voltage and the sudden current, and
Immediately after that, the transistor Q 3 is turned on and the resistor R 5 for current limiting is inserted between the gate and the source, whereby an excessive current can be suppressed. That is, it is possible to prevent an excessive current from flowing through the drive circuit 1 and the control signal source 2.

【0019】(実施例2) 本実施例は、図2に示すように、実施例1の構成におい
て、抵抗Rの一端をMOSFETのソースに
接続する代わりに、新たに追加した第2のスイッチング
素子としてのnpn形のトランジスタQのベースに
接続し、さらにトランジスタQのコレクタ−エミッ
タをトランジスタQのコレクタ−エミッタに順並列
に接続した構成を有する。本実施例で設けたトランジス
タQはオン時にトランジスタQの両端間を短絡
することによって、制御信号源2の出力端子間を短絡す
るとともにMOSFETからの過電流をバイパス
する。
Second Embodiment In this embodiment, as shown in FIG. 2, in the configuration of the first embodiment, instead of connecting one end of the resistor R 5 to the source of the MOSFET Q 1 , a second addition is added. It has a configuration connected in turn parallel to the emitter - connected to the base of the transistor Q 4 of npn type, further the collector of the transistor Q 4 as a switching element - the emitter-collector of the transistor Q 2. The transistor Q 4 provided in this embodiment short-circuits both ends of the transistor Q 2 when it is turned on, thereby short-circuiting the output terminals of the control signal source 2 and bypassing the overcurrent from the MOSFET Q 1 .

【0020】さらに具体的に説明すると、本実施例でも
実施例1の構成と同様に、正常時には制御信号に応じて
MOSFETがオン・オフされ、その間、トラン
ジスタQはオフに保たれる。つまり、トランジスタ
がオフであるから、トランジスタQはバイア
スがかからずオフに保たれる。一方、MOSFET
の破壊によってゲートから過大な電流が流れ込む
と、実施例1と同様の動作によってトランジスタQ
がオンになる。したがって、トランジスタQにバイア
スがかかってオンになり、ゲートから流れ込む電流は抵
抗RおよびトランジスタQを通ることになり、
制御信号源2に流れることが防止されるのである。ま
た、この構成では制御信号源2からの制御信号もトラン
ジスタQで遮断されるから、過電流に対する保護を
一層確実に行なうことができる。また、本実施例におい
て、MOSFETの破壊直後には、コンデンサC
により電圧の急激な変動が抑制され、また過大な電
流の一部はトランジスタQのオン直前まではダイオ
ードD→トランジスタQ→抵抗R→トラン
ジスタQという経路でも流れる。他の構成および動
作は実施例1と同様である。
More specifically, in the present embodiment as well, similar to the configuration of the first embodiment, in the normal condition, the control signal is generated in response to the control signal.
MOSFET Q 1 is turned on and off while transistor Q 3 is kept off. That is, the transistor Q 3 is because it is off, the transistor Q 4 are kept turned off not applied bias. On the other hand, MOSFET Q
When an excessive current flows from the gate due to the destruction of transistor 1, the transistor Q 3 is operated by the same operation as in the first embodiment.
Turns on. Therefore, the transistor Q 4 is biased and turned on, and the current flowing from the gate passes through the resistor R 2 and the transistor Q 4 ,
The flow to the control signal source 2 is prevented. Further, in this configuration, the control signal from the control signal source 2 is also cut off by the transistor Q 4 , so that protection against overcurrent can be performed more reliably. In addition, in this embodiment, immediately after the destruction of the MOSFET Q 1 , the capacitor C
1 suppresses a rapid change in voltage, and a part of the excessive current also flows through the path of diode D 1 → transistor Q 2 → resistor R 5 → transistor Q 4 until just before transistor Q 5 is turned on. Other configurations and operations are similar to those of the first embodiment.

【0021】(実施例3) 本実施例は、図3に示すように、実施例2の構成に加え
て、抵抗R,Rの間に第3のスイッチング素子
としてのpnp形のトランジスタQのエミッタ−コ
レクタ間を挿入し、このトランジスタQのコレクタ
−ベース間に抵抗Rを接続するとともに、トランジ
スタQのベースにトランジスタQのコレクタを
接続した構成を有する。つまり、トランジスタQ
コレクタは抵抗Rに接続され、エミッタは抵抗R
に接続される。トランジスタQはオフ時にはMOS
FETと制御信号源2とを完全に分離する機能を
有する。
(Embodiment 3) In this embodiment, as shown in FIG. 3, in addition to the configuration of Embodiment 2 , a pnp-type transistor Q as a third switching element is provided between resistors R 2 and R 3. 5 of emitter - insert the collector, the collector of the transistor Q 5 - as well as connecting a resistor between the base R 6, has a structure in which the base of the transistor Q 5 is connected to the collector of the transistor Q 4. That is, the collector of the transistor Q 5 is connected to the resistor R 3 , and the emitter of the transistor Q 5 is the resistor R 2.
Connected to. Transistor Q 5 is MOS when off
It has a function of completely separating the FET Q 1 and the control signal source 2.

【0022】本実施例も基本的な動作は実施例1と同様
である。ただし、MOSFETの残留電荷は抵抗
を通してのみ放出され、トランジスタQを通
しては放出されない構成になっている。つまり、制御信
号がHレベルであれば、トランジスタQはダイオー
ドとして機能しMOSFETをオンにするのであ
り、制御信号がLレベルであれば、トランジスタQ
は遮断される。
The basic operation of this embodiment is similar to that of the first embodiment. However, the residual charge of the MOSFET Q 1 is discharged only through the resistor R 1 and is not discharged through the transistor Q 2 . That is, when the control signal is at the H level, the transistor Q 5 functions as a diode to turn on the MOSFET Q 1 , and when the control signal is at the L level, the transistor Q 2
Is cut off.

【0023】一方、MOSFETが破壊されドレ
イン−ソース間が短絡されたとすると、実施例1と同様
にダイオードDを通してコンデンサCが充電さ
れ、コンデンサCの両端電圧の上昇によってトラン
ジスタQがオンになる。トランジスタQがオン
になれば、トランジスタQがオンになり、トランジ
スタQをオフにする。つまり、MOSFET
のドレインからの過電流が制御信号源2に流れ込むこと
が防止される。また、トランジスタQのオンによっ
て制御信号源2の出力端子間が抵抗Rおよび抵抗R
を介して短絡されることになる。さらに、MOSF
ETが破壊された直後における急激な電圧の変化
はコンデンサCにより吸収され、また過電流はダイ
オードD→トランジスタQ→抵抗R→トラ
ンジスタQを通して限流した状態で流れるから、電
流の急激な変化も抑制される。他の構成および動作は実
施例1と同様である。
On the other hand, if the MOSFET Q 1 is destroyed and the drain-source is short-circuited, the capacitor C 1 is charged through the diode D 1 as in the first embodiment, and the voltage across the capacitor C 1 rises, causing the transistor Q 3 to rise. Turns on. If the transistor Q 3 is turned on, the transistor Q 4 is turned on, to turn off the transistor Q 5. In other words, MOSFET Q 1
It is possible to prevent an overcurrent from the drain of the control signal source 2 from flowing into the control signal source 2. Further, when the transistor Q 4 is turned on, the resistor R 3 and the resistor R 3 are placed between the output terminals of the control signal source 2.
It will be short-circuited via 6 . Furthermore, MOSF
A rapid change in the voltage immediately after the ET Q 1 is destroyed is absorbed by the capacitor C 1 , and the overcurrent flows in a state of being current-limited through the diode D 1 → transistor Q 3 → resistor R 5 → transistor Q 4 . Rapid changes in current are also suppressed. Other configurations and operations are similar to those of the first embodiment.

【0024】上述した各実施例のトランジスタQ
はFETなどに置き換えることも可能である。
[0024] The door of the embodiments described above transistors Q 2 ~
Q 5 can be replaced with a FET or the like.

【0025】[0025]

【発明の効果】本発明は上述のように、MOSFET
破壊によってドレインゲートとが短絡して電源からの
電流がゲートから制御信号源に向かって流れようとする
と、ダイオードを通してコンデンサが充電されることに
より、第1のスイッチング素子がオンにから、MOSF
ETの破壊直後にゲートの電位が急激に変動しようとし
ても、コンデンサによってある程度吸収され、この種の
変動による制御信号源の破壊を防止することができると
いう利点がある。
According to the present invention as described above, when a drain and a gate by the destruction of the MOSFET current from the power source shorted tends to flow toward the control signal source from the gate, the capacitor is charged through the diode it makes the first switching element turns on, MOSF
Even if the potential of the gate suddenly fluctuates immediately after the breakdown of ET , it is absorbed to some extent by the capacitor, and it is possible to prevent the control signal source from being destroyed due to this type of fluctuation.

【0026】また、請求項1の発明のように、コンデン
サの両端電圧が所定電圧以上になるとオンになる第1の
スイッチング素子と限流用抵抗との直列回路をMOSF
ETゲートソースとの間に接続した構成を採用すれ
ば、MOSFETの異常時に第1のスイッチング素子と
限流用抵抗とを通してMOSFETゲートソース
の間が接続され、MOSFETゲートから制御信号源
に流れようとする電流がバイパスされ、制御信号源への
過電流の流れ込みによる制御信号源の破壊を防止するこ
とができるという利点がある。しかも、MOSFET
ゲートソースとの間は限流用抵抗を介して接続される
から、第1のスイッチング素子が過電流によって破壊さ
れることも防止できるという利点がある。
Further, as in the first aspect of the invention, the series circuit of the first switching element and the current limiting resistor, which is turned on when the voltage across the capacitor becomes a predetermined voltage or more, is a MOSF.
By adopting the configuration connected between the ET gate and the source of, between the first switch element and the MOSFET gate and source through the current limiting resistor is connected to the MOSFET when the abnormality, the control signal from the gate of the MOSFET There is an advantage that the current that is about to flow into the source is bypassed, and it is possible to prevent the control signal source from being destroyed due to an overcurrent flowing into the control signal source. Moreover, the MOSFET
Since the gate and the source are connected via the current limiting resistor, there is an advantage that the first switching element can be prevented from being destroyed by an overcurrent.

【0027】請求項2の発明のように、コンデンサの両
端電圧が所定電圧以上になるとオンになる第1のスイッ
チング素子のオン時にオンになる第2のスイッチング素
子を、制御信号源の出力端子間に接続したものでは、第
1のスイッチング素子がオンになると第2のスイッチン
グ素子がオンになることによって、制御信号源の出力端
子間が短絡され、MOSFETゲートから制御信号源
に向かう電流および制御信号源から出力される制御信号
がともに第2のスイッチング素子を通してバイパスさ
れ、結果的にMOSFET側と制御信号源側とが相互に
影響を及ぼさなくなるのであり、MOSFETゲート
から制御信号源への過電流の流れ込みによる制御信号源
の破壊を防止することができ、またこの状態では制御信
号のMOSFETへの流れ込みも停止するという利点が
ある。
According to a second aspect of the present invention, the second switching element which is turned on when the first switching element which is turned on when the voltage across the capacitor is equal to or higher than a predetermined voltage is provided between the output terminals of the control signal source. When the first switching element is turned on, the second switching element is turned on, so that the output terminals of the control signal source are short-circuited, and the current and control from the gate of the MOSFET to the control signal source are controlled. The control signals output from the signal source are both bypassed through the second switching element, and as a result, the MOSFET side and the control signal source side do not affect each other, and the control signal from the gate of the MOSFET <br />. It is possible to prevent the control signal source from being destroyed by the overcurrent flowing into the source, and in this state, the control signal MOSFE There is an advantage that the flow into T is also stopped.

【0028】請求項3の発明のように、第2のスイッチ
ング素子のオン時にオフになる第3のスイッチング素子
を制御信号源とMOSFETゲートとの間に挿入して
いるものでは、異常時には制御信号源とMOSFET
を第3のスイッチング素子によって完全に分離すること
ができ、制御信号源を確実に保護することができるとい
う利点がある。
According to the third aspect of the present invention, the third switching element which is turned off when the second switching element is turned on is inserted between the control signal source and the gate of the MOSFET. There is an advantage that the signal source and the MOSFET can be completely separated by the third switching element, and the control signal source can be surely protected.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例1を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment.

【図2】実施例2を示す回路図である。FIG. 2 is a circuit diagram showing a second embodiment.

【図3】実施例3を示す回路図である。FIG. 3 is a circuit diagram showing a third embodiment.

【図4】従来例を示す回路図である。FIG. 4 is a circuit diagram showing a conventional example.

【符号の説明】[Explanation of symbols]

1 駆動回路 2 制御信号源 Cコンデンサ Dダイオード E 電源 Q MOSFETトランジスタ(第1のスイッチング素子) Qトランジスタ(第2のスイッチング素子) Qトランジスタ(第3のスイッチング素子) R抵抗(第1の分圧用抵抗) R抵抗(第2の分圧用抵抗) R抵抗(限流用抵抗) Z 負荷1 Drive Circuit 2 Control Signal Source C 1 Capacitor D 1 Diode E Power Supply Q 1 MOSFET Q 3 Transistor (First Switching Element) Q 4 Transistor (Second Switching Element) Q 5 Transistor (Third Switching Element) R 1 Resistance (first voltage dividing resistance) R 2 resistance (second voltage dividing resistance) R 5 resistance (current limiting resistance) Z load

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−266614(JP,A) 特開 平5−343972(JP,A) 特開 平7−236285(JP,A) 特開 平7−297697(JP,A) 特開 平7−297700(JP,A) 特開 平7−322641(JP,A) 特開 平8−18417(JP,A) 特開 平8−130453(JP,A) 実開 平6−59909(JP,U) (58)調査した分野(Int.Cl.7,DB名) H02H 7/20 H03K 17/08 ─────────────────────────────────────────────────── --- Continuation of the front page (56) References JP-A-2-266614 (JP, A) JP-A-5-343972 (JP, A) JP-A-7-236285 (JP, A) JP-A-7- 297697 (JP, A) JP 7-297700 (JP, A) JP 7-322641 (JP, A) JP 8-18417 (JP, A) JP 8-130453 (JP, A) Actual Kaihei 6-59909 (JP, U) (58) Fields investigated (Int.Cl. 7 , DB name) H02H 7/20 H03K 17/08

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 電源と負荷との間に挿入されるMOSF
ETゲートと制御信号を発生する制御信号源との間に
挿入され、制御信号に応じてMOSFETを制御する駆
動回路であって、MOSFETドレインゲートとの
短絡時にMOSFETゲートから制御信号源に向かっ
て電流が流れるとダイオードを介して充電されるコンデ
ンサと、コンデンサの両端電圧が所定電圧以上になると
オンになる第1のスイッチング素子と、制御信号源の一
方の出力端子とともに電源の一端に共通に接続される
OSFETソースゲートとの間に第1のスイッチン
グ素子との直列回路が挿入された限流用抵抗とを備える
ことを特徴とするMOSFETの駆動回路。
1. A MOSF inserted between a power supply and a load.
Is inserted between the control signal source for generating a gate control signal ET, a driving circuit for controlling the MOSFET in accordance with the control signal, the control signal source from the gate of the MOSFET during a short circuit of the MOSFET drain and gate When a current flows toward the capacitor, the capacitor is charged through the diode, the first switching element that turns on when the voltage across the capacitor exceeds a predetermined voltage, and one output terminal of the control signal source M commonly connected
A MOSFET drive circuit comprising a current limiting resistor having a series circuit of a first switching element inserted between the source and gate of the OSFET .
【請求項2】 電源と負荷との間に挿入されるMOSF
ETゲートと制御信号を発生する制御信号源との間に
挿入され、制御信号に応じてMOSFETを制御する駆
動回路であって、MOSFETドレインゲートとの
短絡時にMOSFETゲートから制御信号源に向かっ
て電流が流れるとダイオードを介して充電されるコンデ
ンサと、コンデンサの両端電圧が所定電圧以上になると
オンになる第1のスイッチング素子と、制御信号源の出
力端子間に接続され第1のスイッチング素子のオン時に
オンになるように限流用抵抗を介して第1のスイッチン
グ素子がゲートに接続された第2のスイッチング素子と
を備えることを特徴とするMOSFETの駆動回路。
2. A MOSF inserted between a power supply and a load.
Is inserted between the control signal source for generating a gate control signal ET, a driving circuit for controlling the MOSFET in accordance with the control signal, the control signal source from the gate of the MOSFET during a short circuit of the MOSFET drain and gate Connected between the output terminal of the control signal source and the first switching element that is turned on when the voltage across the capacitor becomes equal to or higher than the predetermined voltage when the current flows toward the A drive circuit for a MOSFET , comprising: a second switching element in which a first switching element is connected to a gate via a current limiting resistor so that the switching element turns on when the switching element turns on.
【請求項3】 電源と負荷との間に挿入されるMOSF
ETゲートと制御信号を発生する制御信号源との間に
挿入され、制御信号に応じてMOSFETを制御する駆
動回路であって、MOSFETドレインゲートとの
短絡時にMOSFETゲートから制御信号源に向かっ
て電流が流れるとダイオードを介して充電されるコンデ
ンサと、コンデンサの両端電圧が所定電圧以上になると
オンになる第1のスイッチング素子と、制御信号源の出
力端子間に接続され第1のスイッチング素子のオン時に
オンになるように限流用抵抗を介して第1のスイッチン
グ素子がゲートに接続された第2のスイッチング素子
と、制御信号源とMOSFETゲートとの間に挿入さ
れ第2のスイッチング素子のオン時にオフになる第3の
スイッチング素子とを備えることを特徴とするMOSF
ETの駆動回路。
3. A MOSF inserted between a power supply and a load.
Is inserted between the control signal source for generating a gate control signal ET, a driving circuit for controlling the MOSFET in accordance with the control signal, the control signal source from the gate of the MOSFET during a short circuit of the MOSFET drain and gate Connected between the output terminal of the control signal source and the first switching element that is turned on when the voltage across the capacitor becomes equal to or higher than the predetermined voltage when the current flows toward the A second switching element in which the first switching element is connected to the gate via a current limiting resistor so that the switching element is turned on when the switching element is turned on, and a second switching element inserted between the control signal source and the gate of the MOSFET . MOSF characterized in that it comprises a third switching element turns off when the switching element
ET drive circuit.
【請求項4】 互いに直列接続された直列回路が制御信
号源の出力端子間に接続された一対の分圧用抵抗を設
け、一方の分圧用抵抗をMOSFETゲートソース
との間に接続し、他方の分圧用抵抗を制御信号源とMO
SFETゲートとの間に挿入し、上記ダイオードと上
記コンデンサとの直列回路を上記他方の分圧用抵抗に並
列接続し、上記第1のスイッチング素子はpnp形のト
ランジスタであって、ダイオードのカソードとコンデン
サの一端との接続点にエミッタを接続し、コンデンサの
他端にベースを接続し、限流用抵抗の一端にコレクタを
接続して成ることを特徴とする請求項1ないし請求項3
のいずれかに記載のMOSFETの駆動回路。
4. A pair of voltage dividing resistors connected between output terminals of a control signal source in a series circuit connected in series with each other, one voltage dividing resistor between the gate and the source of the MOSFET. To the control signal source and MO
It is inserted between the gate of the SFET and the series circuit of the diode and the capacitor is connected in parallel to the other voltage dividing resistor, and the first switching element is a pnp type transistor, and is connected to the cathode of the diode. An emitter is connected to a connection point with one end of the capacitor, a base is connected to the other end of the capacitor, and a collector is connected to one end of the current limiting resistor.
A drive circuit for a MOSFET according to any one of 1.
JP02704395A 1995-02-15 1995-02-15 MOSFET drive circuit Expired - Fee Related JP3475546B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02704395A JP3475546B2 (en) 1995-02-15 1995-02-15 MOSFET drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02704395A JP3475546B2 (en) 1995-02-15 1995-02-15 MOSFET drive circuit

Publications (2)

Publication Number Publication Date
JPH08223784A JPH08223784A (en) 1996-08-30
JP3475546B2 true JP3475546B2 (en) 2003-12-08

Family

ID=12210050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02704395A Expired - Fee Related JP3475546B2 (en) 1995-02-15 1995-02-15 MOSFET drive circuit

Country Status (1)

Country Link
JP (1) JP3475546B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111224373B (en) * 2018-11-27 2023-01-06 市光法雷奥(佛山)汽车照明系统有限公司 Protection circuit, circuit and operation method thereof, corresponding lamp and vehicle

Also Published As

Publication number Publication date
JPH08223784A (en) 1996-08-30

Similar Documents

Publication Publication Date Title
US6404608B1 (en) Overcurrent protection device
JPH09134997A (en) Static discharge protective device in semiconductor element
JP3637848B2 (en) Load drive circuit
JPH0213115A (en) Field effect power transistor driving circuit
JP2000012853A (en) Semiconductor device
JP3022861B1 (en) Input circuit of DC-DC converter
JP3475546B2 (en) MOSFET drive circuit
JP3282378B2 (en) Power element drive protection circuit and MOSFET drive protection circuit
JP2606604Y2 (en) Electronic device protection circuit
JP3258050B2 (en) Circuit device with inductive load MOSFET
JPH11113169A (en) Protection device for semiconductor circuit
JPH06197445A (en) Transistor protection circuit
JPH07147726A (en) Overvoltage limiting circuit of semiconductor device
EP0606746B1 (en) A circuit for increasing the breakdown voltage of a bipolar transistor
JP3008484B2 (en) Protection circuit
JP3596415B2 (en) Inductive load drive circuit
JPH01220915A (en) Output short-circuit protection circuit for transistor
JP3235375B2 (en) Power element driving device
JPH06319224A (en) Overcurrent protecting circuit for battery
JPH10107605A (en) Overcurrent protective circuit of transistor
JP2890232B2 (en) Electronic switch circuit
JPH06245366A (en) Overvoltage protective circuit
JPH06276071A (en) Overcurrent protecting circuit for transistor for electric power
JPH11299223A (en) Switching power unit
JP3440636B2 (en) Power element drive circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030826

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees