JP3440636B2 - Power element drive circuit - Google Patents

Power element drive circuit

Info

Publication number
JP3440636B2
JP3440636B2 JP16128595A JP16128595A JP3440636B2 JP 3440636 B2 JP3440636 B2 JP 3440636B2 JP 16128595 A JP16128595 A JP 16128595A JP 16128595 A JP16128595 A JP 16128595A JP 3440636 B2 JP3440636 B2 JP 3440636B2
Authority
JP
Japan
Prior art keywords
control
terminal
control terminal
circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16128595A
Other languages
Japanese (ja)
Other versions
JPH0918311A (en
Inventor
英雄 長浜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP16128595A priority Critical patent/JP3440636B2/en
Publication of JPH0918311A publication Critical patent/JPH0918311A/en
Application granted granted Critical
Publication of JP3440636B2 publication Critical patent/JP3440636B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、MOSFETなどのパ
ワー素子を制御電源からの信号に基づいて制御するパワ
ー素子駆動回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power element drive circuit for controlling a power element such as MOSFET based on a signal from a control power source.

【0002】[0002]

【従来の技術】従来より、電力制御用に用いるMOSF
ETのようなパワー素子を駆動する回路として、図3に
示す構成のものがある。図3では電源Eと負荷Zとの間
にスイッチ要素として挿入されたMOSFETQ1の駆
動回路を示している。すなわち、MOSFETQ1のゲ
ート・ソース間に接続されたツェナーダイオードZD1
と、ツェナーダイオードZD1に並列に接続された抵抗
R1と、MOSFETQ1のゲートに直列に接続された
抵抗R2と、抵抗R2との直列回路が抵抗R1に並列に
接続されたPNPトランジスタTr1と、PNPトラン
ジスタTr1のエミッタと制御電源1との間に接続され
た抵抗R3と、PNPトランジスタTr1のベースと制
御電源1との間に接続された抵抗R4とで構成される。
制御電源1は、抵抗R3と抵抗R4との接続点と、MO
SFETQ1のソースとの間に接続される。
2. Description of the Related Art Conventionally, a MOSF used for power control
As a circuit for driving a power element such as ET, there is one having a configuration shown in FIG. FIG. 3 shows a drive circuit of the MOSFET Q1 inserted as a switching element between the power source E and the load Z. That is, the Zener diode ZD1 connected between the gate and the source of the MOSFET Q1.
A resistor R1 connected in parallel to the Zener diode ZD1, a resistor R2 connected in series to the gate of the MOSFET Q1, and a PNP transistor Tr1 in which a series circuit of the resistor R2 is connected in parallel to the resistor R1 and a PNP transistor. The resistor R3 is connected between the emitter of the Tr1 and the control power supply 1, and the resistor R4 is connected between the base of the PNP transistor Tr1 and the control power supply 1.
The control power supply 1 has a connection point between the resistors R3 and R4 and an MO
It is connected between the source of SFET Q1.

【0003】この駆動回路が正常に動作する場合は、制
御電源1から高電位電圧が出力されたときにはPNPト
ランジスタTr1がオフであり、MOSFETQ1のゲ
ートに順バイアス電圧が印加されてMOSFETQ1が
オンになる。また、制御電源1の出力が零電圧になった
ときには、PNPトランジスタTr1はオンに移行し、
MOSFETQ1のゲートが零電圧になりMOSFET
Q1がオフになる。
When this drive circuit operates normally, the PNP transistor Tr1 is off when the high potential voltage is output from the control power supply 1, and the forward bias voltage is applied to the gate of the MOSFET Q1 to turn on the MOSFET Q1. . Further, when the output of the control power source 1 becomes zero voltage, the PNP transistor Tr1 is turned on,
The gate of MOSFET Q1 becomes zero voltage and MOSFET
Q1 turns off.

【0004】[0004]

【発明が解決しようとする課題】ところで、上述した駆
動回路では、MOSFETQ1の破壊によってドレイン
・ゲート間が短絡すると、MOSFETQ1のゲートに
接続される駆動回路にMOSFETQ1のドレイン側の
高電圧が印加され、駆動回路に急激な電圧変動が生じる
とともに過大な電流が流れ込むものであるから、駆動回
路が破壊されたり、制御電源1が破壊されたりすること
がある。
In the drive circuit described above, when the drain and the gate are short-circuited due to the destruction of the MOSFET Q1, a high voltage on the drain side of the MOSFET Q1 is applied to the drive circuit connected to the gate of the MOSFET Q1. Since a sudden voltage change occurs in the drive circuit and an excessive current flows in, the drive circuit may be destroyed or the control power supply 1 may be destroyed.

【0005】本発明は上記事由に鑑みて為されたもので
あり、その目的は、パワー素子が破壊しても破壊される
ことのないパワー素子駆動回路を提供することにある。
The present invention has been made in view of the above circumstances, and an object thereof is to provide a power element driving circuit which is not destroyed even if the power element is destroyed.

【0006】[0006]

【課題を解決するための手段】請求項1の発明では、
電圧側となる第1端子と接地側となる第2端子との間の
導通量を制御する制御端子を備えたパワー素子を制御電
源からの信号に応じて制御するパワー素子駆動回路であ
って、制御電源と制御端子との間にパワー素子の制御端
子側がコレクタであり制御電源側がエミッタであるPN
Pトランジスタからなるスイッチング素子を挿入した分
離回路と、スイッチング素子と制御端子との間に挿入さ
れた抵抗に並列接続されたダイオードおよびコンデンサ
の直列回路を備え制御端子から制御電源に向かう向きの
電流をダイオードを介してコンデンサに充電する過電流
吸収回路と、ダイオードを介して充電されるコンデンサ
の両端電圧が所定電圧に達すると限流要素を介して制御
端子を第2端子に接続するとともに上記スイッチング素
子をオフに制御する限流回路とを具備し、限流回路は、
スイッチング素子のベースに一端が接続された抵抗と、
抵抗の他端にコレクタが接続されエミッタが第2端子に
接続されたNPNトランジスタを備え上記コンデンサの
両端電圧が所定電圧に達するとNPNトランジスタがオ
フになりスイッチング素子をオフにすることを特徴とす
る。
According to the invention of claim 1, the high
A power element drive circuit for controlling a power element having a control terminal for controlling the amount of conduction between a first terminal on the voltage side and a second terminal on the ground side according to a signal from a control power supply, Between the control power supply and the control terminal, the control end of the power element
PN whose child side is a collector and whose control power source side is an emitter
A separation circuit having a switching element formed of a P-transistor and a series circuit of a diode and a capacitor connected in parallel to a resistor inserted between the switching element and the control terminal are provided, and a current flowing from the control terminal to the control power source is supplied. An overcurrent absorption circuit for charging a capacitor through a diode, and a control terminal connected to a second terminal through a current limiting element when the voltage across the capacitor charged through the diode reaches a predetermined voltage, and the switching element described above. And a current limiting circuit for controlling OFF, the current limiting circuit is
A resistor whose one end is connected to the base of the switching element,
The collector is connected to the other end of the resistor and the emitter is connected to the second terminal.
Of the above capacitor with an NPN transistor connected
When the voltage across both ends reaches the specified voltage, the NPN transistor turns on.
It is characterized by turning off the switching element .

【0007】請求項2の発明では、高電圧側となる第1
端子と接地側となる第2端子との間の導通量を制御する
制御端子を備えたパワー素子を制御電源からの信号に応
じて制御するパワー素子駆動回路であって、制御電源と
制御端子との間にパワー素子の制御端子側がコレクタで
あり制御電源側がエミッタであるPNPトランジスタか
らなるスイッチング素子を挿入した分離回路と、制御端
子とスイッチング素子との間に挿入され制御電源から制
御端子に向かう電流が通過する低損失経路と制御端子か
ら制御電源に向かう電流を通す限流経路とを備えるとと
もに通過電流の向きに応じて低損失経路と限流経路とを
選択する選択手段を備えた限流バイパス回路とを具備
し、限流経路は第1の抵抗からなり、低損失経路はNP
Nトランジスタのコレクタ・エミッタからなり、選択手
段は、パワー素子の制御端子とスイッチング素子との間
に1次巻線が挿入されたカレントトランスを備えるとと
もにカレントトランスの2次巻線に誘起される電流の向
きに応じてNPNトランジスタのオンとオフとを切り替
え、スイッチング素子のベースは第2の抵抗を介して第
2端子に接続されることを特徴とする。
According to the second aspect of the invention, there is provided the first high-voltage side .
A power element drive circuit for controlling a power element having a control terminal for controlling the amount of conduction between a terminal and a second terminal on the ground side according to a signal from a control power source, the control power source and the control terminal The control terminal side of the power element is the collector between
Yes PNP transistor whose control power supply side is the emitter
A separation circuit which included the Ranaru switching element, a control terminal and inserted limiting path current flowing to the control terminal of the control power source through a current flowing to the control power supply from the low loss path and a control terminal which passes between the switching element And a current limiting bypass circuit having selection means for selecting a low loss path and a current limiting path according to the direction of the passing current. The current limiting path is composed of a first resistor, and the low loss path is provided. Is NP
It consists of N-transistor collector and emitter
The stage is between the control terminal of the power element and the switching element.
When a current transformer with a primary winding is inserted in
The direction of the current induced in the secondary winding of the current transformer
Switch on / off of NPN transistor according to
For example, based switching element is characterized by being connected to the second terminal via the second resistor.

【0008】[0008]

【作用】請求項1の発明の構成によれば、スイッチング
素子と制御端子との間に挿入された抵抗に並列接続され
たダイオードおよびコンデンサの直列回路を備え制御端
子から制御電源に向かう向きの電流をダイオードを介し
てコンデンサに充電する過電流吸収回路を設けているこ
とによって、パワー素子の破壊により制御端子に高電圧
が印加されたとしても、コンデンサへの充電電流が流れ
ることによって制御電源に高電圧が印加されるのを所定
期間だけ送らせることができる。さらに、コンデンサの
両端電圧が上昇すると、限流回路では制御電源と制御端
子との間に挿入された分離回路のスイッチング素子をオ
フに制御するから、パワー素子の制御端子と制御電源と
をスイッチング素子を介して分離することができ、結果
的にパワー素子の破壊により制御端子に高電圧が印加さ
れても過電流が流れることによる制御電源の破壊を防止
することができる。しかも、コンデンサの両端電圧の上
昇によって限流回路では限流要素を介して制御端子を第
2端子に接続するからパワー素子の制御端子からの過電
流を抑制することができる。その上、スイッチング素子
がPNPトランジスタからなり、限流回路は、スイッチ
ング素子のベースに一端が接続された抵抗と、抵抗の他
端にコレクタが接続されエミッタが第2端子に接続され
たNPNトランジスタを備えるから、パワー素子の破壊
時に高電圧は主としてNPNとトランジスタのコレクタ
・エミッタに印加され、スイッチング素子のコレクタ・
ベースにはPN接合部の順方向電圧しかかからず、スイ
ッチング素子のストレスは少ない。
According to the structure of the present invention, the current flowing from the control terminal to the control power source is provided with the series circuit of the diode and the capacitor connected in parallel with the resistor inserted between the switching element and the control terminal. By providing an overcurrent absorption circuit that charges the capacitor via the diode, even if a high voltage is applied to the control terminal due to the destruction of the power element, the charging current to the capacitor causes a high current to flow to the control power supply. The voltage can be applied for a predetermined period of time. Further, when the voltage across the capacitor rises, the current limiting circuit controls the switching element of the separation circuit inserted between the control power source and the control terminal to be turned off, so that the control terminal of the power element and the control power source are switched. Therefore, even if a high voltage is applied to the control terminal due to the destruction of the power element, the destruction of the control power supply due to the overcurrent flowing can be prevented. Moreover, since the control terminal is connected to the second terminal through the current limiting element in the current limiting circuit due to the rise in the voltage across the capacitor, it is possible to suppress overcurrent from the control terminal of the power element. Besides, switching elements
Is a PNP transistor, and the current limiting circuit is a switch
The resistor whose one end is connected to the base of the
The collector is connected to the end and the emitter is connected to the second terminal
Since it has an NPN transistor, the power element is destroyed.
Sometimes high voltage is mainly NPN and transistor collector
・ Applied to the emitter and collector of the switching element
Since only the forward voltage of the PN junction is applied to the base, the
The stress on the touching element is low.

【0009】請求項2の発明の構成によれば、制御端子
とスイッチング素子との間に限流バイパス回路を挿入
し、限流バイパス回路には、制御電源から制御端子に向
かう電流が通過する低損失経路と、制御端子から制御電
源に向かう電流を通す限流経路とを設け、かつ通過電流
の向きに応じて低損失経路と限流経路とを選択する選択
手段を設けているから、正常動作時には低損失経路を通
して制御電源からの信号をパワー素子に与えることがで
き、パワー素子の破壊によって制御端子に高電圧が印加
されると、限流経路を選択することによって過電流の発
生を防止することができる。しかも、制御電源と制御端
子との間には分離回路として限流経路の通過電流により
オンになるPNPトランジスタであるスイッチング素子
を挿入し、スイッチング素子のベースを限流要素を介し
てパワー素子の第2端子に接続しているから、限流経路
を通る電流が流れると、スイッチング素子がオフになっ
て制御端子と制御電源とを切り離すことによって制御電
源を保護し、かつ制御端子と第2端子との間を限流経路
および限流要素を介して接続することで、過電流の発生
を防止することができる。ここで、分離回路のスイッチ
ング素子としてPNPトランジスタを用いているから、
PN接合部は順方向に接続されることになり、コレクタ
・ベース間には順方向電圧レベルしかかからず、スイッ
チング素子へのストレスは少ない。
According to the structure of the second aspect of the present invention, the current limiting bypass circuit is inserted between the control terminal and the switching element, and the current limiting bypass circuit passes the low current through which the current from the control power source to the control terminal passes. A loss path and a current limiting path for passing a current from the control terminal to the control power supply are provided, and a selecting means for selecting a low loss path or a current limiting path according to the direction of the passing current is provided, so that the normal operation is performed. Sometimes the signal from the control power supply can be given to the power element through the low loss path, and when a high voltage is applied to the control terminal due to the destruction of the power element, the overcurrent is prevented by selecting the current limiting path. be able to. Moreover, a switching element, which is a PNP transistor that is turned on by the passing current in the current limiting path, is inserted as a separation circuit between the control power source and the control terminal, and the base of the switching element is connected to the first power element through the current limiting element. Since it is connected to the two terminals, when a current flows through the current limiting path, the switching element is turned off to disconnect the control terminal from the control power source, thereby protecting the control power source, and connecting the control terminal and the second terminal. By connecting the two via a current limiting path and a current limiting element, overcurrent can be prevented. Here, since the PNP transistor is used as the switching element of the separation circuit,
Since the PN junction is connected in the forward direction, only the forward voltage level is applied between the collector and the base, and the stress on the switching element is small.

【0010】[0010]

【実施例】【Example】

(実施例1)本実施例は、図1に示すように図3に示し
た従来の回路構成に、パワー素子であるMOSFETQ
1の破壊時にMOSFETQ1のゲート(制御端子)に
流れ込む過電流を吸収する過電流吸収回路11と、その
過電流を限流するとともにグランド(第2端子=ソース
側)にバイパスする限流回路12と、制御電源1を分離
する分離回路13とを付加した構成を有する。ここに、
MOSFETQ1のドレインが特許請求の範囲における
第1端子に相当する。
(Embodiment 1) In this embodiment, as shown in FIG. 1, a MOSFET Q which is a power element is added to the conventional circuit configuration shown in FIG.
An overcurrent absorption circuit 11 that absorbs an overcurrent flowing into the gate (control terminal) of the MOSFET Q1 when the device 1 is destroyed, and a current limiting circuit 12 that limits the overcurrent and bypasses it to the ground (second terminal = source side). , And a separation circuit 13 for separating the control power supply 1 is added. here,
The drain of the MOSFET Q1 corresponds to the first terminal in the claims.

【0011】過電流吸収回路11は、ダイオードD1と
コンデンサC1との直列回路からなり抵抗R2に並列接
続される。ダイオードD1のアノードはMOSFETQ
1のゲートに接続され、ダイオードD1のカソードはコ
ンデンサC1に接続されている。つまり、MOSFET
Q1のゲートを通して駆動回路側に電流が流れ込むと、
ダイオードD1を通してコンデンサC1が充電されるこ
とにより、制御電源1への電流の流れ込みを抑制する。
The overcurrent absorption circuit 11 is composed of a series circuit of a diode D1 and a capacitor C1 and is connected in parallel with a resistor R2. The anode of the diode D1 is MOSFETQ
1 and the cathode of the diode D1 is connected to the capacitor C1. In other words, MOSFET
When current flows into the drive circuit side through the gate of Q1,
By charging the capacitor C1 through the diode D1, the flow of current into the control power supply 1 is suppressed.

【0012】限流回路12は、抵抗R2とコンデンサC
1との接続点にベースが接続されるとともにダイオード
D1のカソードとコンデンサC1との接続点に抵抗R5
を介してエミッタが接続されたPNPトランジスタTr
2を備える。また、PNPトランジスタTr2のコレク
タには抵抗R6を介してNPNトランジスタTr3のベ
ースが接続される。NPNトランジスタTr3のエミッ
タはグランドに接続される。したがって、コンデンサC
1がダイオードD1を通して充電されコンデンサC1の
両端電圧が上昇すると、PNPトランジスタTr2が順
バイアスされてオンになり、NPNトランジスタTr3
がオンになる。ここに、抵抗R5はPNPトランジスタ
Tr2のエミッタ・ベース間を保護するとともに過電流
を限流し、抵抗R6は過電流を限流してNPNトランジ
スタTr3を保護する。つまり、抵抗R5および抵抗R
6は限流要素として機能する。限流回路12の機能につ
いては後述する。
The current limiting circuit 12 includes a resistor R2 and a capacitor C.
The base is connected to the connection point with 1 and the resistor R5 is connected to the connection point between the cathode of the diode D1 and the capacitor C1.
PNP transistor Tr whose emitter is connected via
2 is provided. The base of the NPN transistor Tr3 is connected to the collector of the PNP transistor Tr2 via the resistor R6. The emitter of the NPN transistor Tr3 is connected to the ground. Therefore, the capacitor C
When 1 is charged through the diode D1 and the voltage across the capacitor C1 rises, the PNP transistor Tr2 is forward biased and turned on, and the NPN transistor Tr3.
Turns on. Here, the resistor R5 protects the emitter-base of the PNP transistor Tr2 and limits the overcurrent, and the resistor R6 limits the overcurrent to protect the NPN transistor Tr3. That is, the resistance R5 and the resistance R
6 functions as a current limiting element. The function of the current limiting circuit 12 will be described later.

【0013】分離回路13は、抵抗R2にコレクタが接
続され抵抗R3にエミッタが接続されたPNPトランジ
スタTr4を備え、このPNPトランジスタTr4のベ
ースは抵抗R7およびNPNトランジスタTr5のコレ
クタ・エミッタを介してグランドに接続される。NPN
トランジスタTr5のベースとPNPトランジスタTr
4のエミッタとの間には抵抗R8が接続される。この抵
抗R8とNPNトランジスタTr5のベースとの接続点
には上述したNPNトランジスタTr3のコレクタが接
続され、NPNトランジスタTr3がオンになるとNP
NトランジスTr5はオフになる。その結果、PNPト
ランジスタTr4がオフになり、PNPトランジスタT
r1および制御電源1とMOSFETQ1のゲートとの
間が、PNPトランジスタTr4によって遮断される。
The separation circuit 13 includes a PNP transistor Tr4 having a collector connected to the resistor R2 and an emitter connected to the resistor R3. The base of the PNP transistor Tr4 is grounded via the resistor R7 and the collector / emitter of the NPN transistor Tr5. Connected to. NPN
Base of transistor Tr5 and PNP transistor Tr
A resistor R8 is connected between the four emitters. The collector of the NPN transistor Tr3 described above is connected to the connection point between the resistor R8 and the base of the NPN transistor Tr5, and when the NPN transistor Tr3 is turned on, NP
N Transis Tr5 is turned off. As a result, the PNP transistor Tr4 is turned off, and the PNP transistor T
The PNP transistor Tr4 disconnects between r1 and the control power supply 1 and the gate of the MOSFET Q1.

【0014】次に、本実施例の動作について説明する。
正常に動作する際は、過電流吸収回路11に設けたコン
デンサC1にはほとんど充電されないから、限流回路1
2のPNPトランジスタTr2はオフ状態であって、N
PNトランジスタTr3もオフになっている。したがっ
て、制御電源1が高電位電圧になると分離回路13のN
PNトランジスタTr5がオンになり、PNPトランジ
スタTr4も完全にオンになる。つまり、図3に示した
従来構成と同様に動作し、制御電源1の出力値に応じて
MOSFETQ1をオン・オフさせることができる。
Next, the operation of this embodiment will be described.
During normal operation, the capacitor C1 provided in the overcurrent absorption circuit 11 is hardly charged, so the current limiting circuit 1
The second PNP transistor Tr2 is off, and
The PN transistor Tr3 is also off. Therefore, when the control power supply 1 becomes a high potential voltage, N
The PN transistor Tr5 is turned on, and the PNP transistor Tr4 is also completely turned on. That is, the MOSFET Q1 operates in the same manner as the conventional configuration shown in FIG. 3, and the MOSFET Q1 can be turned on / off according to the output value of the control power supply 1.

【0015】一方、MOSFETQ1が破壊されドレイ
ン・ゲート間が短絡されると、MOSFETQ1のゲー
トに高電圧が印加され過電流が流れ込む。このとき、ダ
イオードD1を通してコンデンサC1が充電されること
により、過電流がコンデンサC1に吸収される。コンデ
ンサC1の充電が進むと、コンデンサC1の両端電圧の
上昇によってPNPトランジスタTr2が順バイアスさ
れてターンオンし、ダイオードD1→抵抗R5→PNP
トランジスタTr2→抵抗R6の経路を通してNPNト
ランジスタTr3のベースに電流が流れNPNトランジ
スタTr3がターンオンする。また、上記経路からNP
NトランジスタTr3のベース・エミッタ→グランドの
経路で電流が流れて過電流は限流バイパスされる。
On the other hand, when the MOSFET Q1 is destroyed and the drain and the gate are short-circuited, a high voltage is applied to the gate of the MOSFET Q1 and an overcurrent flows. At this time, the capacitor C1 is charged through the diode D1, and the overcurrent is absorbed by the capacitor C1. When the charging of the capacitor C1 progresses, the PNP transistor Tr2 is forward-biased and turned on due to the increase in the voltage across the capacitor C1, and the diode D1 → the resistor R5 → PNP.
A current flows through the base of the NPN transistor Tr3 through the path from the transistor Tr2 to the resistor R6 to turn on the NPN transistor Tr3. In addition, NP from the above route
A current flows in the path from the base / emitter of the N-transistor Tr3 to the ground, and the overcurrent is bypassed by current limiting.

【0016】NPNトランジスタTr3がターンオンす
れば、NPNトランジスタTr5がオフになり、PNP
トランジスタTr4もオフになる。つまり、分離回路1
3によってPNPトランジスタTr1および制御電源1
がMOSFETQ1のゲートから切り離される。このよ
うにして、MOSFETQ1のゲートからの過電流が流
れ込む前に、PNPトランジスタTr1と制御電源1を
MOSFETQ1から切り離し、駆動回路を保護するこ
とができるのである。
When the NPN transistor Tr3 turns on, the NPN transistor Tr5 turns off and the PNP
The transistor Tr4 is also turned off. That is, the separation circuit 1
3 by PNP transistor Tr1 and control power supply 1
Is disconnected from the gate of MOSFET Q1. In this way, the drive circuit can be protected by disconnecting the PNP transistor Tr1 and the control power supply 1 from the MOSFET Q1 before the overcurrent flows from the gate of the MOSFET Q1.

【0017】また、分離回路13では、MOSFETQ
1のゲートへの高電圧は主としてNPNトランジスタT
r5のコレクタ・エミッタ間に印加され、PNPトラン
ジスタTr4のコレクタ・ベース間にはPN接合部に対
して順方向電圧レベルしかかからないから、PNPトラ
ンジスタTr4へのストレスは少ない。ここで、PNP
トランジスタTr4を用いているのは、このトランジス
タをNPNトランジスタとするとエミッタ・ベース間に
逆方向に高電圧がかかることになりストレスが大きく破
損の可能性が大きくなるからである。
In the separation circuit 13, the MOSFET Q
The high voltage to the gate of 1 is mainly the NPN transistor T
Since the voltage is applied between the collector and emitter of r5 and only the forward voltage level is applied to the PN junction between the collector and base of the PNP transistor Tr4, stress on the PNP transistor Tr4 is small. Where PNP
The reason why the transistor Tr4 is used is that if this transistor is an NPN transistor, a high voltage is applied between the emitter and the base in the opposite direction, stress is large, and the possibility of damage is large.

【0018】(実施例2)本実施例は、図2に示すよう
に図3に示した従来の回路構成に、低損失経路と限流経
路とを備え正常時には低損失経路に電流を流しMOSF
ETQ1の破壊時には限流経路に電流を流す限流バイパ
ス回路14と、制御電源1をMOSFETQ1から切り
離す分離回路15とを付加した構成を有する。
(Embodiment 2) In the present embodiment, as shown in FIG. 2, the conventional circuit configuration shown in FIG. 3 is provided with a low loss path and a current limiting path, and a current is passed through the low loss path under normal conditions.
It has a configuration in which a current limiting bypass circuit 14 that allows a current to flow in a current limiting path when the ETQ1 is destroyed and a separation circuit 15 that disconnects the control power supply 1 from the MOSFET Q1 are added.

【0019】分離回路15は、実施例1と同様に制御電
源1に抵抗R3を介してエミッタが接続されたPNPト
ランジスタTr4を備え、PNPトランジスタTr4の
ベースは抵抗R7を介してグランドに接続されている。
限流バイパス回路14は、抵抗R2とPNPトランジス
タTr4のコレクタとの間に、カレントトランスCT1
の1次巻線と抵抗R9との直列回路が挿入され、抵抗R
9はNPNトランジスタTr6のコレクタ・エミッタ間
に接続されている。カレントトランスCT1の2次巻線
の一端はNPNトランジスタのエミッタとともに、カレ
ントトランスCT1の1次巻線と抵抗R9との接続点に
接続される。また、カレントトランスCTの2次巻線の
他端は、コンデンサC2と抵抗R10との並列回路を介
してNPNトランジスタTr6のベースに接続される。
つまり、NPNトランジスタTr6がオンであれるか否
かによって、制御電圧1からMOSFETQ1への信号
経路は、NPNトランジスタTr6のコレクタ・エミッ
タを通る低損失経路と、抵抗R9を通る限流経路とから
選択されることになる。
The separation circuit 15 includes a PNP transistor Tr4 whose emitter is connected to the control power source 1 via a resistor R3 as in the first embodiment, and the base of the PNP transistor Tr4 is connected to the ground via a resistor R7. There is.
The current limiting bypass circuit 14 includes a current transformer CT1 between the resistor R2 and the collector of the PNP transistor Tr4.
The series circuit of the primary winding and the resistor R9 is inserted,
9 is connected between the collector and emitter of the NPN transistor Tr6. One end of the secondary winding of the current transformer CT1 is connected to the connection point between the primary winding of the current transformer CT1 and the resistor R9 together with the emitter of the NPN transistor. The other end of the secondary winding of the current transformer CT is connected to the base of the NPN transistor Tr6 via the parallel circuit of the capacitor C2 and the resistor R10.
That is, the signal path from the control voltage 1 to the MOSFET Q1 is selected from a low loss path passing through the collector / emitter of the NPN transistor Tr6 and a current limiting path passing through the resistor R9 depending on whether the NPN transistor Tr6 is on or not. Will be done.

【0020】次に、本実施例の動作を説明する。まず、
MOSFETQ1が破壊されていない正常動作時では、
PNPトランジスタTr4はオン状態にあり制御電源1
からの信号電流は、PNPトランジスタTr4→抵抗R
9→カレントトランスCT1の1次巻線→抵抗R2の経
路を通してMOSFETQ1のゲートに流れる。このと
きにカレントトランスCT1の2次巻線に誘起される電
流により、抵抗R10およびコンデンサC2の並列回路
を通してNPNトランジスタTr6のベースに順バイア
ス電流が与えられ、NPNトランジスタTr6がターン
オンする。したがって、信号電源1からの信号電流は、
NPNトランジスタTr6のコレクタ・エミッタを通る
ことになり、低損失でMOSFETQ1のゲートに供給
されることになる。ここで、はじめに抵抗R9に電流が
流れ、その後にNPNトラジスタTr6がターンオンす
るから若干の損失が生じるが、経路の切り替えは瞬時に
行なわれるから動作上で問題になるような大きな損失は
生じない。また、この状態でコンデンサC2が充電され
る。
Next, the operation of this embodiment will be described. First,
During normal operation when the MOSFET Q1 is not destroyed,
The PNP transistor Tr4 is in the ON state and the control power supply 1
The signal current from the PNP transistor Tr4 → resistor R
9 → primary winding of current transformer CT1 → flows to the gate of MOSFET Q1 through the path of resistor R2. At this time, the current induced in the secondary winding of the current transformer CT1 gives a forward bias current to the base of the NPN transistor Tr6 through the parallel circuit of the resistor R10 and the capacitor C2, and the NPN transistor Tr6 is turned on. Therefore, the signal current from the signal power supply 1 is
It will pass through the collector / emitter of the NPN transistor Tr6 and will be supplied to the gate of the MOSFET Q1 with low loss. Here, a current first flows through the resistor R9, and then the NPN transistor Tr6 is turned on, which causes a slight loss. However, since the path is switched instantaneously, a large loss that causes a problem in operation does not occur. Further, in this state, the capacitor C2 is charged.

【0021】一方、MOSFETQ1の破壊によってゲ
ートに過電流が流れると、その過電流はカレントトラン
スCT1の1次巻線に流れ、2次巻線に誘起される電流
によりNPNトランジスタTr6は逆バイアスになる。
このとき、コンデンサC2の電荷放出によってNPNト
ランジスタTr6はただちにターンオフする。その結
果、過電流は抵抗R2→カレントトランスCT1の1次
巻線→抵抗R9→PNPトランジスタTr4→抵抗R7
→グランドという経路で流れることになり、抵抗R9を
通る限流経路で限流され、かつPNPトランジスタTr
4と抵抗R7とを通る経路でバイパスされる。つまり、
変流器CT1、コンデンサC2、抵抗R10、トランジ
スタTr6により低損失経路と限流経路とを選択する選
択手段が構成される。またこのとき、PNPトランジス
タTr4のベースの電位がエミッタの電位よりも高くな
るから、PNPトランジスタTr4はオフになり、PN
PトランジスタTr1と制御電源1とをMOSFETQ
1から切り離す。ここにおいて、MOSFETQ1のゲ
ートの高電圧は、主として抵抗R9および抵抗R7に印
加され、分離回路15のPNPトランジスタTr4のコ
レクタ・ベース間へは順方向電圧レベルしかかからない
ためPNPトランジスタTr4へのストレスは少ない。
On the other hand, when an overcurrent flows through the gate due to the destruction of the MOSFET Q1, the overcurrent flows through the primary winding of the current transformer CT1 and the current induced in the secondary winding causes the NPN transistor Tr6 to be reverse biased. .
At this time, the NPN transistor Tr6 is immediately turned off due to the discharge of the charge of the capacitor C2. As a result, the overcurrent is generated by the resistor R2 → the primary winding of the current transformer CT1 → the resistor R9 → the PNP transistor Tr4 → the resistor R7.
→ The current will flow through the path called ground, the current will be limited by the current limiting path that passes through the resistor R9, and the PNP transistor Tr
4 and the resistor R7 are bypassed. That is,
The current transformer CT1, the capacitor C2, the resistor R10, and the transistor Tr6 constitute a selecting unit that selects a low loss path or a current limiting path. At this time, the potential of the base of the PNP transistor Tr4 becomes higher than the potential of the emitter, so that the PNP transistor Tr4 is turned off and the PN
The MOSFET Q is connected to the P-transistor Tr1 and the control power supply 1.
Separate from 1. Here, the high voltage of the gate of the MOSFET Q1 is mainly applied to the resistors R9 and R7, and only the forward voltage level is applied between the collector and the base of the PNP transistor Tr4 of the separation circuit 15, so that the stress on the PNP transistor Tr4 is small. .

【0022】上記各実施例では、パワー素子としてMO
SFETを例示したが、とくに限定する趣旨ではなくパ
ワー素子としてバイポーラトランジスタやサイリスタを
用いてもよい。また、各トランジスタTr1〜Tr6
は、バイポーラトランジスタに代えてFETなども用い
ることが可能である。
In each of the above-mentioned embodiments, the power element is an MO.
Although the SFET is exemplified, the bipolar transistor or the thyristor may be used as the power element without any particular limitation. In addition, each of the transistors Tr1 to Tr6
An FET or the like can be used instead of the bipolar transistor.

【0023】[0023]

【発明の効果】請求項1の発明は、スイッチング素子と
制御端子との間に挿入された抵抗に並列接続されたダイ
オードおよびコンデンサの直列回路を備え制御端子から
制御電源に向かう向きの電流をダイオードを介してコン
デンサに充電する過電流吸収回路を設けているので、パ
ワー素子の破壊により制御端子に高電圧が印加されたと
しても、コンデンサへの充電電流が流れることによって
制御電源に高電圧が印加されるのを所定期間だけ送らせ
ることができるという効果がある。また、コンデンサの
両端電圧が上昇すると、限流回路では制御電源と制御端
子との間に挿入された分離回路のスイッチング素子をオ
フに制御するから、パワー素子の制御端子と制御電源と
をスイッチング素子を介して分離することができ、結果
的にパワー素子の破壊により制御端子に高電圧が印加さ
れても過電流が流れることによる制御電源の破壊を防止
することができるという利点を有する。しかも、コンデ
ンサの両端電圧の上昇によって限流回路では限流要素を
介して制御端子を第2端子に接続するからパワー素子の
制御端子からの過電流を抑制することができるのであ
る。その上、スイッチング素子がPNPトランジスタか
らなり、限流回路は、スイッチング素子のベースに一端
が接続された抵抗と、抵抗の他端にコレクタが接続され
エミッタが第2端子に接続されたNPNトランジスタを
備えるから、パワー素子の破壊時に高電圧は主としてN
PNとトランジスタのコレクタ・エミッタに印加され、
スイッチング素子のコレクタ・ベースにはPN接合部の
順方向電圧しかかからず、スイッチング素子のストレス
は少ない。
According to the present invention, a series circuit of a diode and a capacitor connected in parallel to a resistor inserted between a switching element and a control terminal is provided, and a current flowing from the control terminal to the control power supply is diode Since an overcurrent absorption circuit that charges the capacitor via the power supply is provided, even if a high voltage is applied to the control terminal due to destruction of the power element, a high voltage is applied to the control power supply by the charging current flowing to the capacitor. The effect is that it can be sent for a predetermined period. Further, when the voltage across the capacitor rises, the current limiting circuit controls the switching element of the separation circuit inserted between the control power supply and the control terminal to be off, so that the control terminal of the power element and the control power supply are switched. Therefore, even if a high voltage is applied to the control terminal due to the destruction of the power element, the destruction of the control power supply due to the overcurrent flowing can be prevented. Moreover, since the control terminal is connected to the second terminal via the current limiting element in the current limiting circuit due to the rise of the voltage across the capacitor, the overcurrent from the control terminal of the power element can be suppressed. Moreover, is the switching element a PNP transistor?
The current limiting circuit is connected to the base of the switching element.
And the collector is connected to the other end of the resistor.
An NPN transistor whose emitter is connected to the second terminal
Therefore, the high voltage is mainly N when the power element is destroyed.
Applied to PN and collector-emitter of transistor,
The collector / base of the switching element has a PN junction
Only forward voltage is applied, and switching element stress
Is few.

【0024】請求項2の発明は、制御端子とスイッチン
グ素子との間に限流バイパス回路を挿入し、限流バイパ
ス回路には、制御電源から制御端子に向かう電流が通過
する低損失経路と、制御端子から制御電源に向かう電流
を通す限流経路とを設け、かつ通過電流の向きに応じて
低損失経路と限流経路とを選択する選択手段を設けてい
るから、正常動作時には低損失経路を通して制御電源か
らの信号をパワー素子に与えることができ、パワー素子
の破壊によって制御端子に高電圧が印加されると、限流
経路を選択することによって過電流の発生を防止するこ
とができるという利点がある。しかも、制御電源と制御
端子との間には分離回路として限流経路の通過電流によ
りオンになるPNPトランジスタであるスイッチング素
子を挿入し、スイッチング素子のベースを限流要素を介
してパワー素子の第2端子に接続しているから、限流経
路を通る電流が流れると、スイッチング素子がオフにな
って制御端子と制御電源とを切り離すことによって制御
電源を保護し、かつ制御端子と第2端子との間を限流経
路および限流要素を介して接続することで、過電流の発
生を防止することができるという利点がある。さらに、
分離回路のスイッチング素子としてPNPトランジスタ
を用いているから、PN接合部は順方向に接続されるこ
とになり、コレクタ・ベース間には順方向電圧レベルし
かかからず、スイッチング素子へのストレスが少ないと
いう効果がある。
According to a second aspect of the present invention, a current limiting bypass circuit is inserted between the control terminal and the switching element, and the current limiting bypass circuit has a low loss path through which a current flowing from the control power source to the control terminal passes. A current limiting path for passing a current flowing from the control terminal to the control power source is provided, and a selecting means for selecting a low loss path or a current limiting path according to the direction of the passing current is provided. A signal from the control power supply can be given to the power element through the power element. When a high voltage is applied to the control terminal due to the destruction of the power element, it is possible to prevent the occurrence of overcurrent by selecting the current limiting path. There are advantages. Moreover, a switching element, which is a PNP transistor that is turned on by the passing current in the current limiting path, is inserted as a separation circuit between the control power source and the control terminal, and the base of the switching element is connected to the first power element through the current limiting element. Since it is connected to the two terminals, when a current flows through the current limiting path, the switching element is turned off to disconnect the control terminal from the control power source, thereby protecting the control power source, and connecting the control terminal and the second terminal. By connecting the two via a current limiting path and a current limiting element, there is an advantage that overcurrent can be prevented. further,
Since the PNP transistor is used as the switching element of the separation circuit, the PN junction is connected in the forward direction, only the forward voltage level is applied between the collector and the base, and the stress on the switching element is small. There is an effect.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例1を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment.

【図2】実施例2を示す回路図である。FIG. 2 is a circuit diagram showing a second embodiment.

【図3】従来例を示す回路図である。FIG. 3 is a circuit diagram showing a conventional example.

【符号の説明】[Explanation of symbols]

1 制御電源 11 過電流吸収回路 12 限流回路 13 分離回路 14 限流バイパス回路 15 分離回路 D1 ダイオード C1 コンデンサ C2 コンデンサ CT1 カレントトランス Q1 MOSFET R2 抵抗 R5 抵抗 R6 抵抗 R7 抵抗 R9 抵抗 R10 抵抗 Tr4 PNPトランジスタ Tr6 NPNトランジスタ 1 control power supply 11 Overcurrent absorption circuit 12 Current limiting circuit 13 Separation circuit 14 Current limiting bypass circuit 15 Separation circuit D1 diode C1 capacitor C2 capacitor CT1 current transformer Q1 MOSFET R2 resistance R5 resistance R6 resistance R7 resistance R9 resistance R10 resistance Tr4 PNP transistor Tr6 NPN transistor

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 高電圧側となる第1端子と接地側となる
第2端子との間の導通量を制御する制御端子を備えたパ
ワー素子を制御電源からの信号に応じて制御するパワー
素子駆動回路であって、制御電源と制御端子との間に
ワー素子の制御端子側がコレクタであり制御電源側がエ
ミッタであるPNPトランジスタからなるスイッチング
素子を挿入した分離回路と、スイッチング素子と制御端
子との間に挿入された抵抗に並列接続されたダイオード
およびコンデンサの直列回路を備え制御端子から制御電
源に向かう向きの電流をダイオードを介してコンデンサ
に充電する過電流吸収回路と、ダイオードを介して充電
されるコンデンサの両端電圧が所定電圧に達すると限流
要素を介して制御端子を第2端子に接続するとともに上
記スイッチング素子をオフに制御する限流回路とを具備
し、限流回路は、スイッチング素子のベースに一端が接
続された抵抗と、抵抗の他端にコレクタが接続されエミ
ッタが第2端子に接続されたNPNトランジスタを備え
上記コンデンサの両端電圧が所定電圧に達するとNPN
トランジスタがオフになりスイッチング素子をオフにす
ことを特徴とするパワー素子駆動回路。
1. A power element for controlling a power element having a control terminal for controlling the amount of conduction between a first terminal on the high voltage side and a second terminal on the ground side in response to a signal from a control power source. a driving circuit, path between the control power supply and the control terminal
The control terminal side of the power element is the collector and the control power supply side is the
A separation circuit in which a switching element composed of a PNP transistor, which is a mitter, is inserted, and a series circuit of a diode and a capacitor connected in parallel with a resistor inserted between the switching element and the control terminal is provided, and the direction from the control terminal to the control power source The overcurrent absorption circuit that charges the current in the capacitor to the capacitor via the diode and the control terminal is connected to the second terminal via the current limiting element when the voltage across the capacitor charged via the diode reaches a predetermined voltage. A current limiting circuit for controlling the switching element to be turned off
However, the current limiting circuit has one end connected to the base of the switching element.
The connected resistor and the collector is connected to the other end of the resistor.
Is equipped with an NPN transistor connected to the second terminal
When the voltage across the capacitor reaches the specified voltage, NPN
The transistor turns off and the switching element turns off.
Power element drive circuit, characterized in that that.
【請求項2】 高電圧側となる第1端子と接地側となる
第2端子との間の導通量を制御する制御端子を備えたパ
ワー素子を制御電源からの信号に応じて制御するパワー
素子駆動回路であって、制御電源と制御端子との間に
ワー素子の制御端子側がコレクタであり制御電源側がエ
ミッタであるPNPトランジスタからなるスイッチング
素子を挿入した分離回路と、制御端子とスイッチング素
子との間に挿入され制御電源から制御端子に向かう電流
が通過する低損失経路と制御端子から制御電源に向かう
電流を通す限流経路とを備えるとともに通過電流の向き
に応じて低損失経路と限流経路とを選択する選択手段を
備えた限流バイパス回路とを具備し、限流経路は第1の
抵抗からなり、低損失経路はNPNトランジスタのコレ
クタ・エミッタからなり、選択手段は、パワー素子の制
御端子とスイッチング素子との間に1次巻線が挿入され
たカレントトランスを備えるとともにカレントトランス
の2次巻線に誘起される電流の向きに応じてNPNトラ
ンジスタのオンとオフとを切り替え、スイッチング素子
のベースは第2の抵抗を介して第2端子に接続されるこ
とを特徴とするパワー素子駆動回路。
2. A power element for controlling a power element having a control terminal for controlling the amount of conduction between a first terminal on the high voltage side and a second terminal on the ground side in accordance with a signal from a control power source. a driving circuit, path between the control power supply and the control terminal
The control terminal side of the power element is the collector and the control power supply side is the
A separation circuit in which a switching element composed of a PNP transistor, which is a mitter, is inserted, a low-loss path inserted between the control terminal and the switching element, and a current flowing from the control power source to the control terminal passes through, and a current flowing from the control terminal to the control power source. And a current limiting bypass circuit having a selecting means for selecting a low loss route and a current limiting route according to the direction of the passing current .
It consists of a resistor, and the low loss path is
It is composed of the emitter and the emitter, and the selection means is the control of the power element.
The primary winding is inserted between the control terminal and the switching element.
Equipped with a current transformer
Depending on the direction of the current induced in the secondary winding of the
Switching between Njisuta on and off, based switching device is a power element driving circuit, characterized in that it is connected to the second terminal via the second resistor.
JP16128595A 1995-06-27 1995-06-27 Power element drive circuit Expired - Fee Related JP3440636B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16128595A JP3440636B2 (en) 1995-06-27 1995-06-27 Power element drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16128595A JP3440636B2 (en) 1995-06-27 1995-06-27 Power element drive circuit

Publications (2)

Publication Number Publication Date
JPH0918311A JPH0918311A (en) 1997-01-17
JP3440636B2 true JP3440636B2 (en) 2003-08-25

Family

ID=15732209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16128595A Expired - Fee Related JP3440636B2 (en) 1995-06-27 1995-06-27 Power element drive circuit

Country Status (1)

Country Link
JP (1) JP3440636B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005044526A1 (en) * 2005-09-16 2007-03-29 Deutsches Zentrum für Luft- und Raumfahrt e.V. Redundant electric motor drive system

Also Published As

Publication number Publication date
JPH0918311A (en) 1997-01-17

Similar Documents

Publication Publication Date Title
JPH0510522Y2 (en)
EP0677925B1 (en) Three-terminal insulated-gate power electronic device with a variable-slope saturated output characteristic depending in a discontinuous way on the output current
JP2777307B2 (en) Short circuit protection circuit
JPH0668709B2 (en) Voltage stabilizer
US6683777B2 (en) Semiconductor protective control unit for controlling output transistors connected to inductive load
JP3022861B1 (en) Input circuit of DC-DC converter
JP3440636B2 (en) Power element drive circuit
US5047662A (en) Inductive load driving circuit with inductively induced voltage compensating means
JPH0767073B2 (en) Insulated gate element drive circuit
US5495198A (en) Snubbing clamp network
EP0917338B1 (en) Dual-limit current-limiting battery-feed circuit for a digital line
US6870417B2 (en) Circuit for loss-less diode equivalent
JP3649154B2 (en) Overcurrent protection device
JP3282378B2 (en) Power element drive protection circuit and MOSFET drive protection circuit
JPH0473327B2 (en)
JP3066754B2 (en) Gate drive circuit
JPH05244736A (en) Power supply apparatus
JPH0731297Y2 (en) Constant voltage power supply circuit with overcurrent protection function
EP0408124B1 (en) Circuit for protection against negative overvoltages across the power supply of an integrated circuit comprising a power device with related control circuit
JPH0237828A (en) Overcurrent protecting circuit for igbt
JPH01220915A (en) Output short-circuit protection circuit for transistor
JP3475546B2 (en) MOSFET drive circuit
JP2004048888A (en) Rush current preventive circuit
KR900007982Y1 (en) Over-current detecting circuit for camcorder
JPH0724816Y2 (en) CMOS circuit protection device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030520

LAPS Cancellation because of no payment of annual fees