JP3473462B2 - Semiconductor acceleration sensor and method of manufacturing the same - Google Patents

Semiconductor acceleration sensor and method of manufacturing the same

Info

Publication number
JP3473462B2
JP3473462B2 JP33358198A JP33358198A JP3473462B2 JP 3473462 B2 JP3473462 B2 JP 3473462B2 JP 33358198 A JP33358198 A JP 33358198A JP 33358198 A JP33358198 A JP 33358198A JP 3473462 B2 JP3473462 B2 JP 3473462B2
Authority
JP
Japan
Prior art keywords
concentration impurity
impurity region
acceleration sensor
semiconductor substrate
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33358198A
Other languages
Japanese (ja)
Other versions
JP2000164889A (en
Inventor
久和 宮島
恵昭 友成
卓郎 中邑
拓郎 石田
仁 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP33358198A priority Critical patent/JP3473462B2/en
Publication of JP2000164889A publication Critical patent/JP2000164889A/en
Application granted granted Critical
Publication of JP3473462B2 publication Critical patent/JP3473462B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Pressure Sensors (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、自動車,航空機,
家電製品等に用いられる半導体加速度センサ及びその製
造方法に関するものである。
TECHNICAL FIELD The present invention relates to an automobile, an aircraft,
The present invention relates to a semiconductor acceleration sensor used for home electric appliances and the like and a manufacturing method thereof.

【0002】[0002]

【従来の技術】一般に加速度センサとしては、片持ち梁
方式と両持ち梁方式とが提案されている。検出方法とし
ては、機械的な歪みを電気抵抗の変化として検出する方
法と、静電容量の変化による検出方法とがある。例え
ば、特開平6-109755号公報には機械的な歪みを電気抵抗
の変化として検出する両持ち梁方式の加速度センサが開
示され、このような加速度センサの製造方法が特開平9-
289327号公報に開示されている。
2. Description of the Related Art Generally, a cantilever type and a double-supported beam type have been proposed as acceleration sensors. As a detection method, there are a method of detecting mechanical strain as a change in electric resistance and a detection method by a change in capacitance. For example, Japanese Unexamined Patent Publication No. 6-109755 discloses a double-ended beam type acceleration sensor that detects mechanical strain as a change in electrical resistance.
It is disclosed in Japanese Patent No. 289327.

【0003】図12は、従来例に係る半導体加速度セン
サを示す概略上面図であり、図13は、上図に係る概略
断面図であり、(a)はC−C’での概略断面図であ
り、(b)はD−D’での概略断面図であり、図14
は、従来例に係る半導体加速度センサの図12のC−
C’での製造工程を示す概略断面図であり、図15は、
従来例に係る半導体加速度センサの図12のD−D’で
の製造工程を示す概略断面図である。
FIG. 12 is a schematic top view showing a semiconductor acceleration sensor according to a conventional example, FIG. 13 is a schematic cross-sectional view according to the above figure, and (a) is a schematic cross-sectional view taken along the line CC ′. FIG. 14B is a schematic cross-sectional view taken along line DD ′ of FIG.
Is C- in FIG. 12 of the semiconductor acceleration sensor according to the conventional example.
It is a schematic sectional drawing which shows the manufacturing process in C ', and FIG.
It is a schematic sectional drawing which shows the manufacturing process in DD 'of FIG. 12 of the semiconductor acceleration sensor which concerns on a prior art example.

【0004】先ず、半導体基板であるn型の単結晶シリ
コン基板1の一主表面に、所定形状にパターニングされ
たレジストマスク2を用いて、ボロン(B)等のp型不
純物をイオン注入等により導入して、p+型埋込犠牲層
3を形成する(図14(a),図15(a))。このと
き、パターニングの開口部は、単結晶シリコン基板1の
略四角状の中央部1aを外囲した箇所に形成されてい
る。
First, a p-type impurity such as boron (B) is ion-implanted or the like on one main surface of an n-type single crystal silicon substrate 1 which is a semiconductor substrate by using a resist mask 2 patterned in a predetermined shape. Then, the p + type buried sacrificial layer 3 is formed (FIGS. 14A and 15A). At this time, the opening for patterning is formed in a portion surrounding the substantially square central portion 1a of the single crystal silicon substrate 1.

【0005】続いて、レジストマスク2を除去した後、
単結晶シリコン基板1と同一導電型で、かつ、同一不純
物濃度のシリコンを単結晶シリコン基板1の一主表面上
にエピタキシャル成長させて、エピタキシャル層4を形
成する(図14(b),図15(b))。ここで、エピ
タキシャル層4は後に撓み部10となるため、加速度印
加時に撓む厚さに形成されている。また、先に導入した
p型不純物は、エピタキシャル層4中にも拡散される。
Then, after removing the resist mask 2,
Silicon having the same conductivity type as the single crystal silicon substrate 1 and the same impurity concentration is epitaxially grown on one main surface of the single crystal silicon substrate 1 to form the epitaxial layer 4 (FIGS. 14B and 15 ( b)). Here, since the epitaxial layer 4 becomes the bending portion 10 later, it is formed to have a thickness that bends when acceleration is applied. Further, the p-type impurity introduced previously is also diffused into the epitaxial layer 4.

【0006】次に、エピタキシャル層4の後述する梁部
4bに対応する箇所に、所定形状にパターニングされた
レジストマスク2を用いて、p型不純物を導入,拡散し
てピエゾ抵抗5及び拡散配線(図示せず)を形成する
(図14(c),図15(c))。
Next, a p-type impurity is introduced and diffused into a portion of the epitaxial layer 4 corresponding to a beam portion 4b, which will be described later, by using a resist mask 2 patterned in a predetermined shape to diffuse the piezoresistor 5 and the diffusion wiring ( (Not shown) is formed (FIGS. 14C and 15C).

【0007】次に、レジストマスク2を除去した後、エ
ピタキシャル層4上及び単結晶シリコン基板1の二主表
面上に、CVD法等によりシリコン窒化膜6を形成し(図
14(d),図15(d))、所定形状にパターニング
されたレジストマスク(図示せず)をマスクとしてシリ
コン窒化膜6のエッチングを行う(図14(e),図1
5(e))。このとき、単結晶シリコン基板1の二主表
面上に形成されたシリコン窒化膜6は、後述する重り部
13の外周縁に対応する箇所に開口部6aが形成され、
エピタキシャル層4上に形成されたシリコン窒化膜6
は、梁部10bに隣接する箇所に開口部6aが形成され
ている。
Next, after removing the resist mask 2, a silicon nitride film 6 is formed on the epitaxial layer 4 and on the two main surfaces of the single crystal silicon substrate 1 by a CVD method or the like (FIG. 14 (d), FIG. 15 (d)), the silicon nitride film 6 is etched using a resist mask (not shown) patterned into a predetermined shape as a mask (FIGS. 14 (e) and 1).
5 (e)). At this time, in the silicon nitride film 6 formed on the two main surfaces of the single crystal silicon substrate 1, an opening 6a is formed at a position corresponding to the outer peripheral edge of the weight portion 13 described later,
Silicon nitride film 6 formed on the epitaxial layer 4
Has an opening 6a formed at a position adjacent to the beam 10b.

【0008】次に、開口部6aが形成されたシリコン窒
化膜6をマスクとして、エピタキシャル層4及び単結晶
シリコン基板1を、水酸化カリウム(KOH)溶液等のア
ルカリ系のエッチャントを用いて異方性エッチングを行
うことにより、エピタキシャル層4に、p+型埋込犠牲
層3に達するエッチャント導入口8を形成するととも
に、単結晶シリコン基板1の、重り部13の外周縁に対
応する箇所に切り込み部7を形成する(図14(f),
図15(f))。このとき、切り込み部7形成のための
エッチングは、p+型埋込犠牲層3に達する前にエッチ
ングストップされている。従って、p+型埋込犠牲層3
と切り込み部7の到達点との間には、単結晶シリコン基
板1が存在することになる。
Next, using the silicon nitride film 6 having the opening 6a as a mask, the epitaxial layer 4 and the single crystal silicon substrate 1 are anisotropically formed by using an alkaline etchant such as potassium hydroxide (KOH) solution. Of the etchant is formed in the epitaxial layer 4 to reach the p + -type buried sacrificial layer 3 by performing the reactive etching, and the cut portion is formed in the single crystal silicon substrate 1 at a position corresponding to the outer peripheral edge of the weight portion 13. 7 is formed (FIG. 14 (f),
FIG. 15 (f)). At this time, the etching for forming the cut portion 7 is stopped before reaching the p + type buried sacrificial layer 3. Therefore, the p + type buried sacrificial layer 3
The single crystal silicon substrate 1 exists between and the reaching point of the cut portion 7.

【0009】次に、エッチャント導入口8にフッ酸等を
含んだ酸性溶液からなるエッチャント(50%フッ酸水溶
液:69%硝酸水溶液:酢酸=1:1〜3:8の体積基準)を
導入して、p+型埋込犠牲層3を等方性エッチングによ
り除去して切り込み溝9を形成するとともに、中央部1
0aと中央部10aの外周縁から四方に延在して成る梁
部10bとを有する撓み部10を形成する(図14
(g),図15(g))。
Next, an etchant (50% hydrofluoric acid aqueous solution: 69% nitric acid aqueous solution: acetic acid = 1: 1 to 3: 8 by volume) which is an acidic solution containing hydrofluoric acid is introduced into the etchant introducing port 8. Then, the p + type buried sacrificial layer 3 is removed by isotropic etching to form a groove 9, and the central portion 1 is formed.
0a and a beam portion 10b extending from the outer peripheral edge of the central portion 10a in all directions to form a flexible portion 10 (FIG. 14).
(G), FIG. 15 (g)).

【0010】次に、拡散配線上の所望の箇所のシリコン
窒化膜6をエッチング除去してコンタクトホールを形成
し、コンタクトホールを介して拡散配線と電気的に接続
されるようにスパッタリング,蒸着等によりメタル配線
11及び電極パッド(図示せず)を形成する(図14
(h),図15(h))。従って、電極パッドは、メタ
ル配線11及び拡散配線を介してピエゾ抵抗5と電気的
に接続されることになる。
Next, the silicon nitride film 6 at a desired position on the diffusion wiring is removed by etching to form a contact hole, and sputtering, vapor deposition, or the like is performed so as to be electrically connected to the diffusion wiring through the contact hole. Metal wiring 11 and electrode pads (not shown) are formed (FIG. 14).
(H), FIG. 15 (h)). Therefore, the electrode pad is electrically connected to the piezoresistor 5 via the metal wiring 11 and the diffusion wiring.

【0011】最後に、切り込み溝9と切り込み部7との
間に存在する単結晶シリコン基板1を全面エッチングに
より除去し、単結晶シリコン基板1のエピタキシャル層
4形成面側から、重り部13の外周縁に対応する箇所の
内、撓み部10形成箇所を除いた部分を、切り込み部7
に達するまでエッチング除去することにより、撓み部1
0を支持するフレーム12と、中央部10aにネック部
13aを介して懸架支持された重り部13と、重り部1
3の外周縁を切り込み部7を介して包囲するとともに、
フレーム12の下面側を支持する支持部材14とを形成
する(図14(i),図15(i))。
Finally, the single crystal silicon substrate 1 existing between the cut groove 9 and the cut portion 7 is removed by etching the entire surface, and the single crystal silicon substrate 1 is exposed to the outside of the weight portion 13 from the epitaxial layer 4 forming surface side. Among the portions corresponding to the peripheral edge, the portion excluding the portion where the flexible portion 10 is formed is the cut portion 7
Until the flexure 1
A frame 12 for supporting 0, a weight portion 13 suspended and supported by a central portion 10a via a neck portion 13a, and a weight portion 1
While enclosing the outer peripheral edge of 3 via the notch 7,
The support member 14 that supports the lower surface side of the frame 12 is formed (FIGS. 14 (i) and 15 (i)).

【0012】この半導体加速度センサは、重り部13に
加速度が印加されると、重り部13が加速度の印加方向
と反対方向に変位して撓み部10が撓み、その撓み部1
0の一面側所定位置に形成されたピエゾ抵抗5が撓ん
で、ピエゾ抵抗5の抵抗値が変化する。この抵抗値の変
化を電気信号に変換して加速度を検出する。
In this semiconductor acceleration sensor, when acceleration is applied to the weight portion 13, the weight portion 13 is displaced in the direction opposite to the direction in which the acceleration is applied, and the bending portion 10 bends.
The piezoresistor 5 formed at a predetermined position on the one side of 0 bends, and the resistance value of the piezoresistor 5 changes. The acceleration is detected by converting the change in the resistance value into an electric signal.

【0013】[0013]

【発明が解決しようとする課題】上述のような構成の半
導体加速度センサにおいては、印加される加速度が大き
くなると、図13の波線に示すように、重り部13の上
端部が撓み部10の下面側に接触するようになり、これ
以上の加速度が印加されても良好な動作が得られないと
いう問題があった。
In the semiconductor acceleration sensor having the above-described configuration, when the applied acceleration becomes large, the upper end of the weight portion 13 is the lower surface of the bending portion 10 as shown by the wavy line in FIG. However, even if a higher acceleration is applied, good operation cannot be obtained.

【0014】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、感知可能な加速度レ
ンジを大きくすることのできる半導体加速度センサ及び
その製造方法を提供することにある。
The present invention has been made in view of the above points, and an object of the present invention is to provide a semiconductor acceleration sensor capable of increasing a detectable acceleration range and a manufacturing method thereof. is there.

【0015】[0015]

【課題を解決するための手段】請求項1記載の発明は、
上面側及び下面側を有するフレームと、複数の梁部及び
中央部を有して成る撓み部であって、該梁部は前記フレ
ームの内縁部の少なくとも一部分と前記中央部との間で
延在し、前記梁部と前記中央部とが一体につながってい
る撓み部と、前記中央部に懸架支持されている重り部
と、前記フレームの下面側を支持し、内側側面が前記重
り部の側面と切り込み部を隔てて向かい合う支持部材
と、前記重り部と前記梁部との間に形成された切り込み
溝と、前記撓み部で発生する歪みを電気信号に変換して
加速度を検出する加速度検出部とを有し、前記切り込み
部と前記切り込み溝とが連通している半導体加速度セン
サであって、前記切り込み溝の、前記重り部と前記梁部
との間で規定される幅を、前記中央部近傍よりも前記フ
レーム近傍を広くしたことを特徴とするものである。
The invention according to claim 1 is
A flexure portion having a frame having an upper surface side and a lower surface side and a plurality of beam portions and a central portion, the beam portion extending between at least a part of an inner edge portion of the frame and the central portion. The beam portion and the central portion are integrally connected to each other, the weight portion suspended and supported by the central portion, the lower surface side of the frame is supported, and the inner side surface is a side surface of the weight portion. And a support member facing each other across a notch portion, a notch groove formed between the weight portion and the beam portion, and an acceleration detecting portion that detects the acceleration by converting the strain generated in the bending portion into an electric signal. And a semiconductor acceleration sensor in which the cutout portion and the cutout groove communicate with each other, wherein the width defined by the weight portion and the beam portion of the cutout groove is the central portion. Make the frame neighborhood wider than the neighborhood And it is characterized in and.

【0016】請求項2記載の発明は、請求項1記載の半
導体加速度センサにおいて、前記加速度検出部として、
撓みにより抵抗値が変化するピエゾ抵抗を用い、前記ピ
エゾ抵抗の抵抗値の変化を電気信号に変換することによ
り加速度を検出するようにしたことを特徴とするもので
ある。
According to a second aspect of the present invention, in the semiconductor acceleration sensor according to the first aspect, the acceleration detecting section includes:
A piezoresistor whose resistance value changes due to bending is used, and acceleration is detected by converting a change in the resistance value of the piezoresistor into an electric signal.

【0017】請求項3記載の発明は、請求項1記載の半
導体加速度センサにおいて、前記加速度検出部として、
略対向配置された電極を用い、加速度印加時の前記撓み
部および/または重り部の撓みを、前記電極により静電
容量の変化としてとらえて加速度を検出するようにした
ことを特徴とするものである。
According to a third aspect of the present invention, in the semiconductor acceleration sensor according to the first aspect, the acceleration detecting section includes:
It is characterized in that the electrodes arranged substantially opposite to each other are used to detect the bending of the bending portion and / or the weight portion at the time of applying an acceleration as a change in the capacitance by the electrode, thereby detecting the acceleration. is there.

【0018】請求項4記載の発明は、請求項1乃至請求
項3のいずれかに記載の半導体加速度センサにおいて、
前記切り込み溝の、前記重り部と前記梁部との間で規定
される幅を、前記梁部及び重り部の前記切り込み溝形成
面側をエッチング除去することにより、前記中央部近傍
よりも前記フレーム近傍を広くしたことを特徴とするも
のである。
According to a fourth aspect of the invention, in the semiconductor acceleration sensor according to any one of the first to third aspects,
The width of the cut groove, which is defined between the weight portion and the beam portion, is removed by etching on the cut groove forming surface side of the beam portion and the weight portion, so that the frame is formed more than the vicinity of the central portion. It is characterized by widening the neighborhood.

【0019】請求項5記載の発明は、請求項1乃至請求
項3のいずれかに記載の半導体加速度センサにおいて、
前記切り込み溝の、前記重り部と前記梁部との間で規定
される幅を、前記重り部の前記切り込み溝形成面側をエ
ッチング除去することにより、前記中央部近傍よりも前
記フレーム近傍を広くしたことを特徴とするものであ
る。
The invention according to claim 5 is the semiconductor acceleration sensor according to any one of claims 1 to 3,
The width of the cut groove defined between the weight portion and the beam portion is removed by etching on the cut groove forming surface side of the weight portion so that the frame vicinity is wider than the central portion vicinity. It is characterized by having done.

【0020】請求項6記載の発明は、請求項4記載の半
導体加速度センサの製造方法であって、前記重り部及び
支持部材を半導体基板を加工することにより形成し、前
記撓み部及びフレームを前記半導体基板の一主表面上に
形成されたエピタキシャル層を加工することにより形成
し、前記半導体基板の一主表面の所定の箇所に拡散係数
の小さい不純物を導入して第一の高濃度不純物領域を形
成し、該第一の高濃度不純物領域に隣接する前記半導体
基板の一主表面の所定の箇所に拡散係数の大きい不純物
を導入して第二の高濃度不純物領域を形成し、前記第一
及び第二の高濃度不純物領域をエッチング除去すること
により、前記重り部と前記梁部との間で規定される幅
を、前記中央部近傍よりも前記フレーム近傍を広くした
切り込み溝を形成したことを特徴とするものである。
According to a sixth aspect of the present invention, there is provided a method of manufacturing a semiconductor acceleration sensor according to the fourth aspect, wherein the weight portion and the supporting member are formed by processing a semiconductor substrate, and the flexible portion and the frame are formed. The first high-concentration impurity region is formed by processing an epitaxial layer formed on one main surface of the semiconductor substrate and introducing an impurity having a small diffusion coefficient into a predetermined portion of the one main surface of the semiconductor substrate. And forming a second high-concentration impurity region by introducing an impurity having a large diffusion coefficient into a predetermined portion of the one main surface of the semiconductor substrate adjacent to the first high-concentration impurity region, By etching away the second high-concentration impurity region, a notch groove is formed in which the width defined between the weight portion and the beam portion is wider in the frame vicinity than in the central portion. It is characterized in.

【0021】請求項7記載の発明は、請求項4記載の半
導体加速度センサの製造方法であって、前記重り部及び
支持部材を半導体基板を加工することにより形成し、前
記撓み部及びフレームを前記半導体基板の一主表面上に
形成されたエピタキシャル層を加工することにより形成
し、前記半導体基板の一主表面の所定の箇所に不純物を
導入して第一の高濃度不純物領域を形成し、該第一の高
濃度不純物領域形成箇所及び該第一の高濃度不純物領域
に隣接する前記半導体基板の一主表面の所定の箇所に不
純物を導入して前記第一の高濃度不純物領域をより高濃
度にするとともに、第二の高濃度不純物領域を形成し、
前記第一及び第二の高濃度不純物領域をエッチング除去
することにより、前記重り部と前記梁部との間で規定さ
れる幅を、前記中央部近傍よりも前記フレーム近傍を広
くした切り込み溝を形成したことを特徴とするものであ
る。
The invention according to claim 7 is the method for manufacturing a semiconductor acceleration sensor according to claim 4, wherein the weight portion and the supporting member are formed by processing a semiconductor substrate, and the bending portion and the frame are The semiconductor layer is formed by processing an epitaxial layer formed on one main surface of the semiconductor substrate, and impurities are introduced into a predetermined portion of the one main surface of the semiconductor substrate to form a first high-concentration impurity region. Impurities are introduced into a first high-concentration impurity region forming portion and a predetermined portion of one main surface of the semiconductor substrate adjacent to the first high-concentration impurity region to make the first high-concentration impurity region have a higher concentration. While forming a second high concentration impurity region,
By removing the first and second high-concentration impurity regions by etching, a notch groove having a width defined between the weight portion and the beam portion which is wider in the frame vicinity than in the central portion is formed. It is characterized by being formed.

【0022】請求項8記載の発明は、請求項5記載の半
導体加速度センサの製造方法であって、前記重り部及び
支持部材を半導体基板を加工することにより形成し、前
記撓み部及びフレームを前記半導体基板の一主表面上に
形成されたエピタキシャル層を加工することにより形成
し、前記半導体基板の一主表面の所定の箇所に不純物を
導入して第一の高濃度不純物領域を形成した後、熱拡散
を行って該第一の高濃度不純物領域をより深い領域まで
拡散させ、該第一の高濃度不純物領域形成箇所及び該第
一の高濃度不純物領域に隣接する前記半導体基板の一主
表面の所定の箇所に不純物を導入して第二の高濃度不純
物領域を形成するとともに、該第二の高濃度不純物領域
の表面濃度と、前記第一の高濃度不純物領域の表面濃度
とを略同一にして、前記エピタキシャル層への、前記第
一及び第二の高濃度不純物領域からの不純物の拡散距離
を略同一にし、前記第一及び第二の高濃度不純物領域を
エッチング除去することにより、前記重り部と前記梁部
との間で規定される幅を、前記中央部近傍よりも前記フ
レーム近傍を広くした切り込み溝を形成したことを特徴
とするものである。
The invention according to claim 8 is the method for manufacturing a semiconductor acceleration sensor according to claim 5, wherein the weight portion and the supporting member are formed by processing a semiconductor substrate, and the bending portion and the frame are formed. Formed by processing the epitaxial layer formed on the one main surface of the semiconductor substrate, after introducing impurities into a predetermined portion of the one main surface of the semiconductor substrate to form a first high-concentration impurity region, One main surface of the semiconductor substrate adjacent to the first high-concentration impurity region formation location and the first high-concentration impurity region by thermal diffusion to diffuse the first high-concentration impurity region to a deeper region And forming a second high-concentration impurity region by introducing an impurity into a predetermined portion of the second high-concentration impurity region, the surface concentration of the second high-concentration impurity region is substantially the same as the surface concentration of the first high-concentration impurity region. Then By making the diffusion distances of impurities from the first and second high-concentration impurity regions into the epitaxial layer substantially the same, and removing the first and second high-concentration impurity regions by etching, It is characterized in that a notch groove is formed in which a width defined between the beam portion and the vicinity of the frame is wider than that of the vicinity of the central portion.

【0023】請求項9記載の発明は、請求項5記載の半
導体加速度センサの製造方法であって、前記重り部及び
支持部材を半導体基板を加工することにより形成し、前
記撓み部及びフレームを前記半導体基板の一主表面上に
形成されたエピタキシャル層を加工することにより形成
し、前記半導体基板の一主表面の所定の箇所に拡散係数
の小さい不純物を導入して第一の高濃度不純物領域を形
成し、該第一の高濃度不純物領域に隣接する前記半導体
基板の一主表面の所定の箇所に拡散係数の大きい不純物
を高エネルギーイオン注入法により導入して第二の高濃
度不純物領域を形成し、前記エピタキシャル層への、前
記第一及び第二の高濃度不純物領域からの不純物の拡散
距離を略同一にし、前記第一及び第二の高濃度不純物領
域をエッチング除去することにより、前記重り部と前記
梁部との間で規定される幅を、前記中央部近傍よりも前
記フレーム近傍を広くした切り込み溝を形成したことを
特徴とするものである。
The invention according to claim 9 is the method for manufacturing a semiconductor acceleration sensor according to claim 5, wherein the weight portion and the supporting member are formed by processing a semiconductor substrate, and the bending portion and the frame are The first high-concentration impurity region is formed by processing an epitaxial layer formed on one main surface of the semiconductor substrate and introducing an impurity having a small diffusion coefficient into a predetermined portion of the one main surface of the semiconductor substrate. And forming a second high-concentration impurity region by introducing an impurity having a large diffusion coefficient into a predetermined portion of the one main surface of the semiconductor substrate adjacent to the first high-concentration impurity region by a high-energy ion implantation method. Then, the diffusion distances of the impurities from the first and second high-concentration impurity regions into the epitaxial layer are made substantially the same, and the first and second high-concentration impurity regions are removed by etching. By the width defined between the weight portion and the beam portion, and is characterized in that than the central portion near the formation of the wide was cut groove the frame near.

【0024】[0024]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面に基づき説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0025】=実施の形態1= 図1,図2は、本発明の一実施の形態に係る半導体加速
度センサの製造工程を示す概略断面図であり、図3は、
本実施の形態に係る半導体加速度センサを示す概略平面
図であり、図4は、本実施の形態に係る半導体加速度セ
ンサの加速度が印加された状態を示す概略断面図であ
り、(a)は上図のA−A’での概略断面図であり、
(b)は上図のB−B’での概略断面図である。なお、
図1は図3のA−A’での概略断面図を示し、図2は図
3のB−B’での概略断面図を示す。
First Embodiment FIG. 1 and FIG. 2 are schematic cross-sectional views showing a manufacturing process of a semiconductor acceleration sensor according to one embodiment of the present invention, and FIG.
It is a schematic plan view which shows the semiconductor acceleration sensor which concerns on this Embodiment, FIG. 4 is a schematic sectional drawing which shows the state where the acceleration of the semiconductor acceleration sensor which concerns on this embodiment was applied, (a) is an upper part. FIG. 9 is a schematic cross-sectional view taken along the line AA ′ of FIG.
(B) is a schematic sectional view taken along the line BB 'in the above figure. In addition,
1 shows a schematic sectional view taken along the line AA 'in FIG. 3, and FIG. 2 shows a schematic sectional view taken along the line BB' in FIG.

【0026】本実施の形態に係る半導体加速度センサ
は、従来例として図14(i),図15(i)に示す半
導体加速度センサにおいて、梁部10bと重り部13と
の間で規定される切り込み溝9の間隔(幅)を、ネック
部13a近傍に比べてフレーム12近傍を広くした構成
である(図1(i),図2(i))。ここで、本実施の
形態においては、フレーム12近傍の梁部10bの重り
部13形成面側をエッチング除去し、フレーム12近傍
の重り部13の撓み部10形成面側をエッチング除去す
ることにより、切り込み溝9の間隔を広くしている。
The semiconductor acceleration sensor according to the present embodiment is a semiconductor acceleration sensor shown in FIGS. 14 (i) and 15 (i) as a conventional example, and has a notch defined between the beam portion 10b and the weight portion 13. The interval (width) of the groove 9 is wider in the vicinity of the frame 12 than in the vicinity of the neck portion 13a (FIGS. 1 (i) and 2 (i)). Here, in the present embodiment, the weight portion 13 forming surface side of the beam portion 10b near the frame 12 is removed by etching, and the bending portion 10 forming surface side of the weight portion 13 near the frame 12 is removed by etching. The intervals between the cut grooves 9 are widened.

【0027】なお、本実施の形態においては、切り込み
溝9の形状を2段階に構成したが、これに限定されるも
のではなく、例えばネック部13aからフレーム12の
方向に向かうに従って切り込み溝9の間隔が徐々に広く
なるように構成したり、3段階以上で構成しても良い。
In the present embodiment, the shape of the cut groove 9 is configured in two steps, but the shape is not limited to this, and the cut groove 9 is formed in the direction from the neck portion 13a to the frame 12, for example. The interval may be gradually widened, or may be configured in three or more steps.

【0028】従って、本実施の形態においては、図4に
示すように、重り部13の上端の外周縁近傍と、撓み部
10の重り部13形成面側との間隔が広くなり、重りの
変位を大きくすることができ、感知可能な加速度レンジ
を大きくすることができる。
Therefore, in the present embodiment, as shown in FIG. 4, the distance between the outer peripheral edge of the upper end of the weight portion 13 and the side of the flexible portion 10 on which the weight portion 13 is formed becomes wider, and the displacement of the weight becomes larger. Can be increased, and the range of acceleration that can be sensed can be increased.

【0029】以下において、本実施の形態に係る半導体
加速度センサの製造工程について図1,図2に基づいて
説明する。先ず、半導体基板であるn型の単結晶シリコ
ン基板1の一主表面に、所定形状にパターニングされた
レジストマスク2を用いて、BF2等の拡散係数の小さい
p型不純物をイオン注入等により導入して、第一の高濃
度不純物領域であるp+型埋込犠牲層3aを形成する
(図1(a),図2(a))。このとき、パターニング
の開口部は、単結晶シリコン基板1の略四角状の中央部
1aを外囲した箇所に形成されている。
The manufacturing process of the semiconductor acceleration sensor according to this embodiment will be described below with reference to FIGS. First, using a resist mask 2 patterned into a predetermined shape, a p-type impurity having a small diffusion coefficient such as BF 2 is introduced into one main surface of an n-type single crystal silicon substrate 1 which is a semiconductor substrate by ion implantation or the like. Then, the p + type buried sacrificial layer 3a which is the first high concentration impurity region is formed (FIGS. 1A and 2A). At this time, the opening for patterning is formed in a portion surrounding the substantially square central portion 1a of the single crystal silicon substrate 1.

【0030】なお、中央部1aの形状は、特に限定され
ず、例えば円形,楕円形,矩形(長方形,正方形)であ
って良い。
The shape of the central portion 1a is not particularly limited, and may be, for example, a circle, an ellipse, or a rectangle (rectangle, square).

【0031】また、p+型埋込犠牲層3aは、中央部1
aの外縁の全体から延びてその部分を完全に包囲するよ
うになっていても、あるいは外縁の一部分から延びても
良い。全体から延びる場合は、p+型埋込犠牲層3aは
環状形態であって良く、例えば中央部1aが円形であ
り、p+型埋込犠牲層3aがそれと同心の円により形成
される同心円と中央部1aとの間の環状部分であった
り、中央部1aが内側正方形であり、p+型埋込犠牲層
3aがそれと同心かつ向きが同じ外側正方形により形成
され、内側正方形と外側正方形との間の環状部分であっ
て良い。また、p+型埋込犠牲層3aは、円形の中央部
1aと外側正方形との間の部分またはその逆の組み合わ
せにより形成される部分であっても良く、更に、正方形
の代わりに長方形を、円形の変わりに楕円形を用いても
良い。
The p + type buried sacrificial layer 3a has a central portion 1
It may extend from the entire outer edge of a to completely surround that portion, or it may extend from a portion of the outer edge. When extending from the whole, the p + -type buried sacrificial layer 3a may have an annular shape, for example, the central portion 1a is circular, and the p + -type buried sacrificial layer 3a is formed by a concentric circle and a central portion. 1a is an annular portion, or the central portion 1a is an inner square, and the p + type buried sacrificial layer 3a is formed by an outer square that is concentric with and has the same direction as that of the inner square. It may be a part. Further, the p + -type buried sacrificial layer 3a may be a portion formed by a portion between the circular central portion 1a and the outer square or the opposite combination, and further, instead of the square, a rectangular shape may be used. Alternatively, an elliptical shape may be used.

【0032】また、p+型埋込犠牲層3aが、中央部1
aの外縁の一部分から延びる場合、p+型埋込犠牲層3
aは、中央部1aの周囲で等しい角度(例えば90゜)
の間隔で離れた実質的に長尺の層であって良く、90゜
の場合、p+型埋込犠牲層3aは中央部1aにおいて相
互に対向する4本のビーム形態(即ち、中央部1aで十
字に交差する形態)となる。換言すれば、p+型埋込犠
牲層3aは中央部1aから放射状に延びて良く、その数
は限定されない。
Further, the p + type buried sacrificial layer 3a is formed in the central portion 1
p + type buried sacrificial layer 3 when extending from a part of the outer edge of a
a is an equal angle (eg 90 °) around the central portion 1a
, The p + buried sacrificial layer 3a may have four beam configurations facing each other in the central portion 1a (ie, in the central portion 1a). It will be a cross shape). In other words, the p + type buried sacrificial layer 3a may extend radially from the central portion 1a, and the number thereof is not limited.

【0033】続いて、レジストマスク2を除去した後、
単結晶シリコン基板1の一主表面に、所定形状にパター
ニングされたレジストマスク2を用いて、ボロン(B)
等の拡散係数の大きいp型不純物をイオン注入等により
導入して、第二の高濃度不純物領域であるp+型埋込犠
牲層3bを形成する(図1(b),図2(b))。この
とき、p+型埋込犠牲層3bは、p+型埋込犠牲層3a
に隣接する箇所で、かつ、フレーム12形成側に該当す
る個所に形成されている。
Then, after removing the resist mask 2,
Boron (B) is formed on one main surface of the single crystal silicon substrate 1 by using a resist mask 2 patterned in a predetermined shape.
A p-type impurity having a large diffusion coefficient such as is introduced by ion implantation or the like to form a p + type buried sacrificial layer 3b which is a second high-concentration impurity region (FIGS. 1B and 2B). . At this time, the p + type buried sacrificial layer 3b is the p + type buried sacrificial layer 3a.
Is formed adjacent to the frame 12 and at a position corresponding to the frame 12 forming side.

【0034】次に、レジストマスク2を除去した後、単
結晶シリコン基板1と同一導電型で、かつ、同一不純物
濃度のシリコンを単結晶シリコン基板1の一主表面上に
エピタキシャル成長させて、エピタキシャル層4を形成
する。このとき、p+型埋込犠牲層3bを組成するp型
不純物は、p+型埋込犠牲層3aを組成するp型不純物
よりも核酸係数が大きいので、エピタキシャル層4及び
単結晶シリコン基板1中に深く拡散して、中央部1aか
ら基板周辺に向かうに従って拡散深さが深いp+型埋込
犠牲層3が形成される(図1(c),図2(c))。
After removing the resist mask 2, silicon having the same conductivity type as the single crystal silicon substrate 1 and the same impurity concentration is epitaxially grown on one main surface of the single crystal silicon substrate 1 to form an epitaxial layer. 4 is formed. At this time, the p-type impurities composing the p + -type buried sacrificial layer 3b have a larger nucleic acid coefficient than the p-type impurities composing the p + -type buried sacrificial layer 3a. The p + type buried sacrificial layer 3 is formed which diffuses deeply and has a deeper diffusion depth from the central portion 1a toward the periphery of the substrate (FIGS. 1C and 2C).

【0035】次工程以降は、従来例として図14,図1
5に示す(c)工程以降と同様であるのでここでは説明
を省略する。
After the next step, as shown in FIG. 14 and FIG.
Since it is the same as the step (c) and subsequent steps shown in FIG. 5, description thereof will be omitted here.

【0036】また、本実施の形態に係る半導体加速度セ
ンサの異なる製造工程について、図5,図6に基づいて
説明する。先ず、単結晶シリコン基板1の一主表面に、
所定形状にパターニングされたレジストマスク2を用い
て、ボロン(B)等のp型不純物をイオン注入等により
導入して、第一の高濃度不純物領域であるp+型埋込犠
牲層3cを形成する(図5(a),図6(a))。この
とき、パターニングの開口部は、単結晶シリコン基板1
の略四角状の中央部1aを外囲した箇所に形成されてい
る。
Further, different manufacturing steps of the semiconductor acceleration sensor according to the present embodiment will be described with reference to FIGS. First, on one main surface of the single crystal silicon substrate 1,
A p-type impurity such as boron (B) is introduced by ion implantation or the like using the resist mask 2 patterned into a predetermined shape to form a p + type buried sacrificial layer 3c which is a first high-concentration impurity region. (FIG. 5 (a), FIG. 6 (a)). At this time, the opening for patterning is formed by the single crystal silicon substrate 1.
Is formed at a location surrounding the substantially square central portion 1a.

【0037】続いて、レジストマスク2を除去した後、
単結晶シリコン基板1の一主表面に、所定形状にパター
ニングされたレジストマスク2を用いて、ボロン(B)
等のp型不純物をイオン注入等により導入して、第二の
高濃度不純物領域であるp+型埋込犠牲層3dを形成す
る。このとき、パターニングの開口部は、p+型埋込犠
牲層3c形成箇所及びp+型埋込犠牲層3cに隣接する
箇所で、かつ、中央部1a形成側に該当する個所に形成
されている。従って、p+型埋込犠牲層3cにはさらに
p型不純物がイオン注入等により導入されて、p+型埋
込犠牲層3dよりも不純物濃度の高いp+型埋込犠牲層
3eが形成される(図5(b),図6(b))。
Then, after removing the resist mask 2,
Boron (B) is formed on one main surface of the single crystal silicon substrate 1 by using a resist mask 2 patterned in a predetermined shape.
A p-type buried sacrifice layer 3d which is a second high-concentration impurity region is formed by introducing a p-type impurity such as ion implantation. At this time, the openings for patterning are formed in the p + -type buried sacrificial layer 3c forming place and the place adjacent to the p + -type buried sacrificial layer 3c, and in the place corresponding to the central portion 1a forming side. Therefore, p-type impurities are further introduced into the p + -type buried sacrificial layer 3c by ion implantation or the like to form a p + -type buried sacrificial layer 3e having a higher impurity concentration than the p + -type buried sacrificial layer 3d (FIG. 5 (b), FIG. 6 (b)).

【0038】次に、レジストマスク2を除去した後、単
結晶シリコン基板1と同一導電型で、かつ、同一不純物
濃度のシリコンを単結晶シリコン基板1の一主表面上に
エピタキシャル成長させて、エピタキシャル層4を形成
する。このとき、p+型埋込犠牲層3eを組成するp型
不純物の不純物濃度は、p+型埋込犠牲層3dを組成す
るp型不純物の不純物濃度よりも大きいので、エピタキ
シャル層4及び単結晶シリコン基板1中に深く拡散し
て、中央部1aから基板周辺に向かうに従って拡散深さ
が深いp+型埋込犠牲層3が形成される(図5(c),
図6(c))。
Next, after removing the resist mask 2, silicon having the same conductivity type as the single crystal silicon substrate 1 and the same impurity concentration is epitaxially grown on one main surface of the single crystal silicon substrate 1 to form an epitaxial layer. 4 is formed. At this time, since the impurity concentration of the p-type impurities composing the p + -type buried sacrificial layer 3e is higher than the impurity concentration of the p-type impurities composing the p + -type buried sacrificial layer 3d, the epitaxial layer 4 and the single crystal silicon substrate are formed. 1 is deeply diffused, and a p + type buried sacrificial layer 3 having a deeper diffusion depth is formed from the central portion 1a toward the periphery of the substrate (FIG. 5 (c),
FIG. 6C).

【0039】次工程以降は、従来例として図14,図1
5に示す(c)工程以降と同様であるのでここでは説明
を省略する。
After the next step, as shown in FIG. 14 and FIG.
Since it is the same as the step (c) and subsequent steps shown in FIG. 5, description thereof will be omitted here.

【0040】=実施の形態2= 図7は、本発明の他の実施の形態に係る半導体加速度セ
ンサの加速度が印加された状態を示す概略断面図であ
り、(a)は図3のA−A’での概略断面図であり、
(b)は図3のB−B’での概略断面図である。なお、
本実施の形態に係る半導体加速度センサの概略平面図
は、実施の形態1として図3に示す概略平面図と同様で
ある。本実施の形態に係る半導体加速度センサは、梁部
10bと重り部13との間で規定される切り込み溝9の
間隔を、ネック部13a近傍に比べてフレーム12近傍
を広くした構成である。ここで、本実施の形態において
は、フレーム12近傍の重り部13の撓み部10形成面
側のみをエッチング除去することにより、切り込み溝9
の間隔を広くして、梁部10bの厚みを均一にした構成
である。
Second Embodiment FIG. 7 is a schematic cross-sectional view showing a state in which acceleration is applied to a semiconductor acceleration sensor according to another embodiment of the present invention, (a) of FIG. It is a schematic cross-sectional view at A ',
(B) is a schematic sectional view taken along the line BB ′ of FIG. 3. In addition,
A schematic plan view of the semiconductor acceleration sensor according to the present embodiment is similar to the schematic plan view shown in FIG. 3 as the first embodiment. The semiconductor acceleration sensor according to the present embodiment has a configuration in which the interval between the cut grooves 9 defined between the beam portion 10b and the weight portion 13 is wider in the vicinity of the frame 12 than in the vicinity of the neck portion 13a. Here, in the present embodiment, the cut groove 9 is formed by etching away only the side of the weight portion 13 near the frame 12 where the flexible portion 10 is formed.
Is widened so that the beam portion 10b has a uniform thickness.

【0041】従って、本実施の形態においては、図7に
示すように、重り部13の上端の外周縁近傍と、撓み部
10の重り部13形成面側との間隔が広くなり、重りの
変位を大きくすることができ、感知可能な加速度レンジ
を大きくすることができる。
Therefore, in the present embodiment, as shown in FIG. 7, the distance between the outer peripheral edge of the upper end of the weight portion 13 and the side of the flexible portion 10 on which the weight portion 13 is formed becomes wider, and the weight is displaced. Can be increased, and the range of acceleration that can be sensed can be increased.

【0042】また、梁部10bの厚みが均一に形成され
ているので、加速度が印加された際における撓み部10
の撓みが安定し、感度の直線性及び安定性に優れた加速
度検知を実現することができる。
Further, since the beam portion 10b is formed to have a uniform thickness, the bending portion 10 when acceleration is applied.
It is possible to realize acceleration detection which is stable in bending and has excellent sensitivity linearity and stability.

【0043】以下において、本実施の形態に係る半導体
加速度センサの製造工程について図8,図9に基づいて
説明する。図8は、本実施の形態に係る半導体加速度セ
ンサの図3のA−A’での製造工程を示す概略断面図で
あり、図9は、本実施の形態に係る半導体加速度センサ
の図3のB−B’での製造工程を示す概略断面図であ
る。先ず、単結晶シリコン基板1の一主表面に、所定形
状にパターニングされたレジストマスク2を用いて、ボ
ロン(B)等のp型不純物をイオン注入等により導入
し、熱拡散を行うことにより第一の高濃度不純物領域で
あるp+型埋込犠牲層3fを形成する(図8(a),図
9(a))。このとき、パターニングの開口部は、単結
晶シリコン基板1の略四角状の中央部1aを外囲した箇
所に形成されている。ここで、p型不純物をイオン注入
等により導入して、熱拡散を行うことにより、熱拡散を
行わない場合と比べてp+型埋込犠牲層3fが深く形成
されるとともに、単結晶シリコン基板1の一主表面の不
純物濃度が低濃度となっている。
The manufacturing process of the semiconductor acceleration sensor according to this embodiment will be described below with reference to FIGS. 8 and 9. 8 is a schematic cross-sectional view showing the manufacturing process of the semiconductor acceleration sensor according to the present embodiment at AA ′ in FIG. 3, and FIG. 9 is a view of the semiconductor acceleration sensor according to the present embodiment shown in FIG. It is a schematic sectional drawing which shows the manufacturing process in BB '. First, p-type impurities such as boron (B) are introduced by ion implantation or the like on one main surface of the single crystal silicon substrate 1 using a resist mask 2 patterned into a predetermined shape, and thermal diffusion is performed. A p + type buried sacrificial layer 3f which is one high-concentration impurity region is formed (FIGS. 8A and 9A). At this time, the opening for patterning is formed in a portion surrounding the substantially square central portion 1a of the single crystal silicon substrate 1. Here, by introducing a p-type impurity by ion implantation or the like and performing thermal diffusion, the p + -type embedded sacrificial layer 3f is formed deeper than in the case where thermal diffusion is not performed, and the single crystal silicon substrate 1 is formed. The impurity concentration on one main surface is low.

【0044】続いて、レジストマスク2を除去した後、
単結晶シリコン基板1の一主表面に、所定形状にパター
ニングされたレジストマスク2を用いて、ボロン(B)
等のp型不純物をイオン注入等により導入して、第二の
高濃度不純物領域であるp+型埋込犠牲層3gを形成す
る。このとき、パターニングの開口部は、p+型埋込犠
牲層3f形成箇所及びp+型埋込犠牲層3fに隣接する
箇所で、かつ、中央部1a形成側に該当する個所に形成
されている。そして、p+型埋込犠牲層3fにさらにp
型不純物がイオン注入等により導入されて、p+型埋込
犠牲層3gの表面不純物濃度と同程度の表面不純物濃度
を有するp+型埋込犠牲層3hが形成される(図8
(b),図9(b))。
Then, after removing the resist mask 2,
Boron (B) is formed on one main surface of the single crystal silicon substrate 1 by using a resist mask 2 patterned in a predetermined shape.
A p-type buried sacrificial layer 3g which is a second high-concentration impurity region is formed by introducing a p-type impurity such as ion implantation. At this time, the openings for patterning are formed at the location where the p + type embedded sacrificial layer 3f is formed and the location adjacent to the p + type embedded sacrificial layer 3f, and at the location corresponding to the side where the central portion 1a is formed. Then, p is further added to the p + type buried sacrificial layer 3f.
Type impurities are introduced by ion implantation or the like to form a p + type buried sacrificial layer 3h having a surface impurity concentration similar to that of the p + type buried sacrificial layer 3g (FIG. 8).
(B), FIG. 9 (b)).

【0045】次に、レジストマスク2を除去した後、単
結晶シリコン基板1と同一導電型で、かつ、同一不純物
濃度のシリコンを単結晶シリコン基板1の一主表面上に
エピタキシャル成長させて、エピタキシャル層4を形成
する。このとき、p+型埋込犠牲層3g,3hの表面不
純物濃度が同程度であるので、エピタキシャル層4への
拡散深さは同程度であり、かつ、単結晶シリコン基板1
の一主表面における中央部1aから基板周辺に向かうに
従って拡散距離が長いp+型埋込犠牲層3が形成される
(図8(c),図9(c))。
Next, after removing the resist mask 2, silicon having the same conductivity type as the single crystal silicon substrate 1 and the same impurity concentration is epitaxially grown on one main surface of the single crystal silicon substrate 1 to form an epitaxial layer. 4 is formed. At this time, since the surface impurity concentrations of the p + type buried sacrificial layers 3g and 3h are about the same, the diffusion depth into the epitaxial layer 4 is about the same and the single crystal silicon substrate 1 is also used.
A p + type buried sacrificial layer 3 having a longer diffusion distance is formed from the central portion 1a on one main surface toward the periphery of the substrate (FIGS. 8C and 9C).

【0046】次工程以降は、従来例として図14,図1
5に示す(c)工程以降と同様であるのでここでは説明
を省略する。
After the next step, as shown in FIG. 14 and FIG.
Since it is the same as the step (c) and subsequent steps shown in FIG. 5, description thereof will be omitted here.

【0047】また、本実施の形態に係る半導体加速度セ
ンサの異なる製造工程について、図10,図11に基づ
いて説明する。先ず、単結晶シリコン基板1の一主表面
に、所定形状にパターニングされたレジストマスク2を
用いて、BF2等の拡散係数の小さいp型不純物をイオン
注入等により導入して第一の高濃度不純物領域であるp
+型埋込犠牲層3iを形成する(図10(a),図11
(a))。このとき、パターニングの開口部は、単結晶
シリコン基板1の略四角状の中央部1aを外囲した箇所
に形成されている。
Further, different manufacturing steps of the semiconductor acceleration sensor according to the present embodiment will be described with reference to FIGS. First, using a resist mask 2 patterned in a predetermined shape, a p-type impurity having a small diffusion coefficient such as BF 2 is introduced into one main surface of the single crystal silicon substrate 1 by ion implantation or the like to obtain a first high concentration. P which is an impurity region
A + type embedded sacrificial layer 3i is formed (FIGS. 10A and 11).
(A)). At this time, the opening for patterning is formed in a portion surrounding the substantially square central portion 1a of the single crystal silicon substrate 1.

【0048】続いて、レジストマスク2を除去した後、
単結晶シリコン基板1の一主表面に、所定形状にパター
ニングされたレジストマスク2を用いて、ボロン(B)
等の拡散係数の大きいp型不純物を高エネルギーイオン
注入法により導入して第二の高濃度不純物領域であるp
+型埋込犠牲層3jを形成する。このとき、パターニン
グの開口部は、p+型埋込犠牲層3i形成箇所及びp+
型埋込犠牲層3iに隣接する箇所で、かつ、フレーム1
2形成側に該当する個所に形成されている。そして、高
エネルギーイオン注入法を用いてp型不純物が導入され
ているので、p+型埋込犠牲層3jは、単結晶シリコン
基板1の深い領域にのみ形成され、単結晶シリコン基板
1の一主表面には形成されていない(図10(b),図
11(b))。
Then, after removing the resist mask 2,
Boron (B) is formed on one main surface of the single crystal silicon substrate 1 by using a resist mask 2 patterned in a predetermined shape.
By introducing a p-type impurity having a large diffusion coefficient, such as, by a high-energy ion implantation method into a second high-concentration impurity region
A + type embedded sacrificial layer 3j is formed. At this time, the openings for patterning are formed on the p + type buried sacrificial layer 3i and the p + type.
At a position adjacent to the mold-buried sacrificial layer 3i and at the frame 1
2 Formed at the location corresponding to the formation side. Since the p-type impurities are introduced by using the high-energy ion implantation method, the p + -type buried sacrificial layer 3j is formed only in the deep region of the single crystal silicon substrate 1 and is the main component of the single crystal silicon substrate 1. It is not formed on the surface (FIGS. 10B and 11B).

【0049】次に、レジストマスク2を除去した後、単
結晶シリコン基板1と同一導電型で、かつ、同一不純物
濃度のシリコンを単結晶シリコン基板1の一主表面上に
エピタキシャル成長させて、エピタキシャル層4を形成
する。このとき、エピタキシャル層4中にもp型不純物
が拡散して、p+型埋込犠牲層3i,3jはp+型埋込
犠牲層3となる。なお、p+型埋込犠牲層3i,3jの
エピタキシャル層4中への拡散距離が同程度となるよう
に、p+型埋込犠牲層3jが形成されている。従って、
単結晶シリコン基板1の一主表面における中央部1aか
ら基板周辺に向かうに従って拡散距離が長いp+型埋込
犠牲層3が形成される(図10(c),図11
(c))。
Next, after removing the resist mask 2, silicon having the same conductivity type as the single crystal silicon substrate 1 and the same impurity concentration is epitaxially grown on one main surface of the single crystal silicon substrate 1 to form an epitaxial layer. 4 is formed. At this time, the p-type impurities also diffuse into the epitaxial layer 4, and the p + -type buried sacrificial layers 3i and 3j become the p + -type buried sacrificial layer 3. The p + type buried sacrificial layer 3j is formed so that the diffusion distances of the p + type buried sacrificial layers 3i and 3j into the epitaxial layer 4 are substantially the same. Therefore,
A p + type buried sacrificial layer 3 having a longer diffusion distance is formed from the central portion 1a on one main surface of the single crystal silicon substrate 1 toward the periphery of the substrate (FIGS. 10C and 11).
(C)).

【0050】次工程以降は、従来例として図14,図1
5に示す(c)工程以降と同様であるのでここでは説明
を省略する。
The subsequent steps are shown in FIGS. 14 and 1 as a conventional example.
Since it is the same as the step (c) and subsequent steps shown in FIG. 5, description thereof will be omitted here.

【0051】なお、上述の全ての実施の形態において
は、エピタキシャル層4の内、撓み部10及びフレーム
12を除く箇所を全てエッチングにより除去するように
したが、これに限定されるものではなく、例えば、エピ
タキシャル層4の内、梁部10bに隣接する箇所と、フ
レーム12の内側側面の内、梁部10b形成箇所を除い
た箇所とをエッチング除去するようにして、エピタキシ
ャル層4の一部を重り部13として用いるようにすれ
ば、重り部13の体積を増加させて、感度を向上させる
ことができる。
In all of the above-mentioned embodiments, the portions of the epitaxial layer 4 except the flexible portion 10 and the frame 12 are removed by etching, but the present invention is not limited to this. For example, a portion of the epitaxial layer 4 adjacent to the beam portion 10b and a portion of the inner side surface of the frame 12 excluding the portion where the beam portion 10b is formed are removed by etching, and a part of the epitaxial layer 4 is removed. If it is used as the weight portion 13, the volume of the weight portion 13 can be increased and the sensitivity can be improved.

【0052】また、イオン注入の工程は、上述の全ての
実施の形態に限定されるものではなく、単結晶シリコン
基板1の一主表面における中央部1aから基板周辺に向
かうに従って拡散距離が長くなるようなp+型埋込犠牲
層3が形成されれば良い。
Further, the ion implantation process is not limited to all of the above-mentioned embodiments, and the diffusion length becomes longer from the central portion 1a on one main surface of the single crystal silicon substrate 1 toward the periphery of the substrate. The p + type buried sacrificial layer 3 may be formed.

【0053】また、上述の全ての実施の形態において
は、犠牲層としてp+型埋込犠牲層3を形成するように
したが、n+型埋込犠牲層やその他の犠牲層を形成する
ようにしても良い。
Further, in all the above-mentioned embodiments, the p + type embedded sacrificial layer 3 is formed as the sacrificial layer, but the n + type embedded sacrificial layer and other sacrificial layers are formed. Is also good.

【0054】また、上述の全ての実施の形態において
は、ピエゾ抵抗を用いた半導体加速度センサの場合につ
いて説明したが、対向する電極間の静電容量の変化を検
出することにより加速度を検知する容量型の半導体加速
度センサの場合にも適用できる。
Further, in all the above-mentioned embodiments, the case of the semiconductor acceleration sensor using the piezoresistor has been described, but the capacitance for detecting the acceleration by detecting the change in the electrostatic capacitance between the opposing electrodes. Type semiconductor acceleration sensor.

【0055】[0055]

【発明の効果】請求項1記載の発明は、上面側及び下面
側を有するフレームと、複数の梁部及び中央部を有して
成る撓み部であって、該梁部は前記フレームの内縁部の
少なくとも一部分と前記中央部との間で延在し、前記梁
部と前記中央部とが一体につながっている撓み部と、前
記中央部に懸架支持されている重り部と、前記フレーム
の下面側を支持し、内側側面が前記重り部の側面と切り
込み部を隔てて向かい合う支持部材と、前記重り部と前
記梁部との間に形成された切り込み溝と、前記撓み部で
発生する歪みを電気信号に変換して加速度を検出する加
速度検出部とを有し、前記切り込み部と前記切り込み溝
とが連通している半導体加速度センサであって、前記切
り込み溝の、前記重り部と前記梁部との間で規定される
幅を、前記中央部近傍よりも前記フレーム近傍を広くし
たので、重り部上面の外周縁と撓み部との間隔が大きく
なり、重り部の変位を大きくすることができ、感知可能
な加速度レンジを大きくすることのできる半導体加速度
センサを提供することができた。
According to the first aspect of the present invention, there is provided a frame having an upper surface side and a lower surface side, and a bending portion having a plurality of beam portions and a central portion, the beam portions being inner edge portions of the frame. A bending portion extending between at least a part of the center portion and the central portion, the beam portion and the central portion being integrally connected, a weight portion suspended and supported by the central portion, and a lower surface of the frame. A support member that supports the side, the inner side surface of which faces the side surface of the weight portion with a cut portion in between, a cut groove formed between the weight portion and the beam portion, and distortion generated in the bending portion. A semiconductor acceleration sensor, comprising: an acceleration detection unit that converts an electric signal to detect acceleration, and the cutout portion and the cutout groove communicate with each other, wherein the weight portion and the beam portion of the cutout groove are provided. The width defined between the Since the vicinity of the frame is made wider than the side, the distance between the outer peripheral edge of the upper surface of the weight portion and the bending portion is increased, the displacement of the weight portion can be increased, and the sensible acceleration range can be increased. An acceleration sensor could be provided.

【0056】請求項2記載の発明は、請求項1記載の半
導体加速度センサにおいて、前記加速度検出部として、
撓みにより抵抗値が変化するピエゾ抵抗を用い、前記ピ
エゾ抵抗の抵抗値の変化を電気信号に変換することによ
り加速度を検出するようにしたので、請求項1記載の発
明の効果と同様の効果が得られる。
According to a second aspect of the present invention, in the semiconductor acceleration sensor according to the first aspect, the acceleration detecting section includes:
Since the piezoresistor whose resistance value changes due to bending is used and the acceleration is detected by converting the change in the resistance value of the piezoresistor into an electric signal, the same effect as that of the invention according to claim 1 is obtained. can get.

【0057】請求項3記載の発明は、請求項1記載の半
導体加速度センサにおいて、前記加速度検出部として、
略対向配置された電極を用い、加速度印加時の前記撓み
部および/または重り部の撓みを、前記電極により静電
容量の変化としてとらえて加速度を検出するようにした
ので、請求項1記載の発明の効果に加えて、感度温度特
性が良好となるとともに、ピエゾ抵抗を形成する場合に
比べ、プロセスを簡略化することができ、また、感度設
定が電極間ギャップにより容易に調整ができる。
According to a third aspect of the present invention, in the semiconductor acceleration sensor according to the first aspect, the acceleration detecting section includes:
The electrodes arranged substantially opposite to each other are used to detect the bending of the bending portion and / or the weight portion at the time of applying an acceleration as the change of the electrostatic capacitance by the electrodes, and thus the acceleration is detected. In addition to the effect of the invention, the sensitivity temperature characteristic is improved, and the process can be simplified as compared with the case of forming a piezoresistor, and the sensitivity setting can be easily adjusted by the gap between the electrodes.

【0058】請求項4記載の発明は、請求項1乃至請求
項3のいずれかに記載の半導体加速度センサにおいて、
前記切り込み溝の、前記重り部と前記梁部との間で規定
される幅を、前記梁部及び重り部の前記切り込み溝形成
面側をエッチング除去することにより、前記中央部近傍
よりも前記フレーム近傍を広くしたので、請求項1乃至
請求項3のいずれかに記載の発明の効果と同様の効果が
得られる。
The invention according to claim 4 is the semiconductor acceleration sensor according to any one of claims 1 to 3,
The width of the cut groove, which is defined between the weight portion and the beam portion, is removed by etching on the cut groove forming surface side of the beam portion and the weight portion, so that the frame is formed more than the vicinity of the central portion. Since the vicinity is widened, the same effect as the effect of the invention according to any one of claims 1 to 3 can be obtained.

【0059】請求項5記載の発明は、請求項1乃至請求
項3のいずれかに記載の半導体加速度センサにおいて、
前記切り込み溝の、前記重り部と前記梁部との間で規定
される幅を、前記重り部の前記切り込み溝形成面側をエ
ッチング除去することにより、前記中央部近傍よりも前
記フレーム近傍を広くしたので、請求項1乃至請求項3
のいずれかに記載の発明の効果に加えて、撓み部の厚み
が均一であり、加速度が印加された際における撓み部の
撓みが安定しており、感度の直線性及び安定性に優れた
加速度検知を実現できる。
According to a fifth aspect of the present invention, in the semiconductor acceleration sensor according to any one of the first to third aspects,
The width of the cut groove defined between the weight portion and the beam portion is removed by etching on the cut groove forming surface side of the weight portion so that the frame vicinity is wider than the central portion vicinity. Therefore, claim 1 to claim 3
In addition to the effects of the invention described in any one of 1, the thickness of the flexure is uniform, the flexure of the flexure is stable when an acceleration is applied, and the acceleration has excellent linearity and stability. Detection can be realized.

【0060】請求項6記載の発明は、請求項4記載の半
導体加速度センサの製造方法であって、前記重り部及び
支持部材を半導体基板を加工することにより形成し、前
記撓み部及びフレームを前記半導体基板の一主表面上に
形成されたエピタキシャル層を加工することにより形成
し、前記半導体基板の一主表面の所定の箇所に拡散係数
の小さい不純物を導入して第一の高濃度不純物領域を形
成し、該第一の高濃度不純物領域に隣接する前記半導体
基板の一主表面の所定の箇所に拡散係数の大きい不純物
を導入して第二の高濃度不純物領域を形成したので、請
求項4記載の発明の効果に加えて、前記第一の高濃度不
純物領域の拡散終点は、前記第二の高濃度不純物領域の
拡散終点よりも浅く(短く)なり、前記第一及び第二の
高濃度不純物領域をエッチング除去することにより、前
記重り部と前記梁部との間で規定される幅を、前記中央
部近傍よりも前記フレーム近傍を広くした切り込み溝を
形成することができ、感知可能な加速度レンジを大きく
することのできる半導体加速度センサの製造方法を提供
することができた。
The invention according to claim 6 is the method for manufacturing a semiconductor acceleration sensor according to claim 4, wherein the weight portion and the supporting member are formed by processing a semiconductor substrate, and the bending portion and the frame are The first high-concentration impurity region is formed by processing an epitaxial layer formed on one main surface of the semiconductor substrate and introducing an impurity having a small diffusion coefficient into a predetermined portion of the one main surface of the semiconductor substrate. The second high-concentration impurity region is formed by forming an impurity having a large diffusion coefficient into a predetermined portion of one main surface of the semiconductor substrate adjacent to the first high-concentration impurity region. In addition to the effects of the invention described above, the diffusion end point of the first high-concentration impurity region is shallower (shorter) than the diffusion end point of the second high-concentration impurity region, and the first and second high-concentration regions are formed. Impurity region By removing by etching, it is possible to form a notch groove in which the width defined between the weight portion and the beam portion is made wider in the frame vicinity than in the central part vicinity, and a sensible acceleration range is obtained. It has been possible to provide a manufacturing method of a semiconductor acceleration sensor that can be increased in size.

【0061】請求項7記載の発明は、請求項4記載の半
導体加速度センサの製造方法であって、前記重り部及び
支持部材を半導体基板を加工することにより形成し、前
記撓み部及びフレームを前記半導体基板の一主表面上に
形成されたエピタキシャル層を加工することにより形成
し、前記半導体基板の一主表面の所定の箇所に不純物を
導入して第一の高濃度不純物領域を形成し、該第一の高
濃度不純物領域形成箇所及び該第一の高濃度不純物領域
に隣接する前記半導体基板の一主表面の所定の箇所に不
純物を導入して前記第一の高濃度不純物領域をより高濃
度にするとともに、第二の高濃度不純物領域を形成した
ので、請求項4記載の発明の効果に加えて、前記第一の
高濃度不純物領域の拡散終点は、前記第二の高濃度不純
物領域の拡散終点よりも深く(長く)なり、前記第一及
び第二の高濃度不純物領域をエッチング除去することに
より、前記重り部と前記梁部との間で規定される幅を、
前記中央部近傍よりも前記フレーム近傍を広くした切り
込み溝を形成することができ、感知可能な加速度レンジ
を大きくすることのできる半導体加速度センサの製造方
法を提供することができた。
The invention according to claim 7 is the method for manufacturing a semiconductor acceleration sensor according to claim 4, wherein the weight portion and the supporting member are formed by processing a semiconductor substrate, and the bending portion and the frame are The semiconductor layer is formed by processing an epitaxial layer formed on one main surface of the semiconductor substrate, and impurities are introduced into a predetermined portion of the one main surface of the semiconductor substrate to form a first high-concentration impurity region. Impurities are introduced into a first high-concentration impurity region forming portion and a predetermined portion of one main surface of the semiconductor substrate adjacent to the first high-concentration impurity region to make the first high-concentration impurity region have a higher concentration. Moreover, since the second high-concentration impurity region is formed, the diffusion end point of the first high-concentration impurity region is not limited to that of the second high-concentration impurity region in addition to the effect of the invention of claim 4. End point of diffusion Remote deeper (longer) by the first and second removing high concentration impurity regions etched, the width defined between said beam portion and the weight portion,
It is possible to provide a method for manufacturing a semiconductor acceleration sensor that can form a notch groove that is wider in the vicinity of the frame than in the vicinity of the central portion, and can increase the detectable acceleration range.

【0062】請求項8記載の発明は、請求項5記載の半
導体加速度センサの製造方法であって、前記重り部及び
支持部材を半導体基板を加工することにより形成し、前
記撓み部及びフレームを前記半導体基板の一主表面上に
形成されたエピタキシャル層を加工することにより形成
し、前記半導体基板の一主表面の所定の箇所に不純物を
導入して第一の高濃度不純物領域を形成した後、熱拡散
を行って該第一の高濃度不純物領域をより深い領域まで
拡散させ、該第一の高濃度不純物領域形成箇所及び該第
一の高濃度不純物領域に隣接する前記半導体基板の一主
表面の所定の箇所に不純物を導入して第二の高濃度不純
物領域を形成するとともに、該第二の高濃度不純物領域
の表面濃度と、前記第一の高濃度不純物領域の表面濃度
とを略同一にして、前記エピタキシャル層への、前記第
一及び第二の高濃度不純物領域からの不純物の拡散距離
を略同一にしたので、請求項5記載の発明の効果に加え
て、前記第一の高濃度不純物領域の前記半導体基板への
拡散終点が、前記第二の高濃度不純物領域の前記半導体
基板への拡散終点よりも深く(長く)なり、前記第一及
び第二の高濃度不純物領域をエッチング除去することに
より、撓み部の厚みを均一にすることができるととも
に、前記重り部と前記梁部との間で規定される幅を、前
記中央部近傍よりも前記フレーム近傍を広くした切り込
み溝を形成することができ、感知可能な加速度レンジを
大きくすることのできる半導体加速度センサの製造方法
を提供することができた。請求項9記載の発明は、請求
項5記載の半導体加速度センサの製造方法であって、前
記重り部及び支持部材を半導体基板を加工することによ
り形成し、前記撓み部及びフレームを前記半導体基板の
一主表面上に形成されたエピタキシャル層を加工するこ
とにより形成し、前記半導体基板の一主表面の所定の箇
所に拡散係数の小さい不純物を導入して第一の高濃度不
純物領域を形成し、該第一の高濃度不純物領域に隣接す
る前記半導体基板の一主表面の所定の箇所に拡散係数の
大きい不純物を高エネルギーイオン注入法により導入し
て第二の高濃度不純物領域を形成し、前記エピタキシャ
ル層への、前記第一及び第二の高濃度不純物領域からの
不純物の拡散距離を略同一にしたので、請求項5記載の
発明の効果に加えて、前記第一の高濃度不純物領域の前
記半導体基板への拡散終点が、前記第二の高濃度不純物
領域の前記半導体基板への拡散終点よりも浅く(短く)
なり、前記第一及び第二の高濃度不純物領域をエッチン
グ除去することにより、撓み部の厚みを均一にすること
ができるとともに、前記重り部と前記梁部との間で規定
される幅を、前記中央部近傍よりも前記フレーム近傍を
広くした切り込み溝を形成することができ、感知可能な
加速度レンジを大きくすることのできる半導体加速度セ
ンサの製造方法を提供することができた。
The invention according to claim 8 is the method for manufacturing a semiconductor acceleration sensor according to claim 5, wherein the weight portion and the supporting member are formed by processing a semiconductor substrate, and the bending portion and the frame are formed. Formed by processing the epitaxial layer formed on the one main surface of the semiconductor substrate, after introducing impurities into a predetermined location of the one main surface of the semiconductor substrate to form a first high-concentration impurity region, One main surface of the semiconductor substrate adjacent to the first high-concentration impurity region formation location and the first high-concentration impurity region by thermal diffusion to diffuse the first high-concentration impurity region to a deeper region And forming a second high-concentration impurity region by introducing an impurity into a predetermined portion of the second high-concentration impurity region, the surface concentration of the second high-concentration impurity region is substantially the same as the surface concentration of the first high-concentration impurity region. Then The diffusion distances of impurities into the epitaxial layer from the first and second high-concentration impurity regions are made substantially the same, and in addition to the effect of the invention of claim 5, the first high-concentration impurity regions are added. Of the second high concentration impurity region is deeper (longer) than the diffusion end point of the second high concentration impurity region into the semiconductor substrate, and the first and second high concentration impurity regions are removed by etching. Thereby, it is possible to make the thickness of the bending portion uniform, and to form the notch groove in which the width defined between the weight portion and the beam portion is wider in the vicinity of the frame than in the vicinity of the central portion. Thus, it is possible to provide a method for manufacturing a semiconductor acceleration sensor that can increase the detectable acceleration range. The invention according to claim 9 is the method for manufacturing a semiconductor acceleration sensor according to claim 5, wherein the weight portion and the supporting member are formed by processing a semiconductor substrate, and the bending portion and the frame are formed on the semiconductor substrate. Formed by processing the epitaxial layer formed on the one main surface, to form a first high-concentration impurity region by introducing an impurity having a small diffusion coefficient into a predetermined portion of the one main surface of the semiconductor substrate, An impurity having a large diffusion coefficient is introduced by a high energy ion implantation method into a predetermined portion of the one main surface of the semiconductor substrate adjacent to the first high concentration impurity region to form a second high concentration impurity region, The diffusion distances of the impurities from the first and second high-concentration impurity regions into the epitaxial layer are set to be substantially the same. Diffusion endpoint to the semiconductor substrate region, shallower than diffusion endpoint to the semiconductor substrate of the second high concentration impurity regions (short)
By etching away the first and second high-concentration impurity regions, the thickness of the flexible portion can be made uniform, and the width defined between the weight portion and the beam portion can be It is possible to provide a method for manufacturing a semiconductor acceleration sensor that can form a notch groove that is wider in the vicinity of the frame than in the vicinity of the central portion, and can increase the detectable acceleration range.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施の形態に係る半導体加速度セン
サの製造工程を示す概略断面図である。
FIG. 1 is a schematic cross-sectional view showing a manufacturing process of a semiconductor acceleration sensor according to an embodiment of the present invention.

【図2】本発明の一実施の形態に係る半導体加速度セン
サの製造工程を示す概略断面図である。
FIG. 2 is a schematic cross-sectional view showing the manufacturing process of the semiconductor acceleration sensor according to the embodiment of the invention.

【図3】本実施の形態に係る半導体加速度センサを示す
概略平面図である。
FIG. 3 is a schematic plan view showing a semiconductor acceleration sensor according to the present embodiment.

【図4】本実施の形態に係る半導体加速度センサの加速
度が印加された状態を示す概略断面図であり、(a)は
上図のA−A’での概略断面図であり、(b)は上図の
B−B’での概略断面図である。
FIG. 4 is a schematic cross-sectional view showing a state in which acceleration is applied to the semiconductor acceleration sensor according to the present embodiment, (a) is a schematic cross-sectional view taken along the line AA ′ in the above figure, and (b). [Fig. 4] is a schematic cross-sectional view taken along line BB 'in the above figure.

【図5】本発明の他の実施の形態に係る半導体加速度セ
ンサの図3のA−A’での製造工程を示す概略断面図で
ある。
FIG. 5 is a schematic cross-sectional view showing the manufacturing process of the semiconductor acceleration sensor according to another embodiment of the present invention, which is taken along the line AA ′ in FIG. 3;

【図6】本発明の他の実施の形態に係る半導体加速度セ
ンサの図3のB−B’での製造工程を示す概略断面図で
ある。
FIG. 6 is a schematic cross-sectional view showing the manufacturing process of the semiconductor acceleration sensor according to another embodiment of the present invention, taken along the line BB ′ in FIG. 3;

【図7】本発明の他の実施の形態に係る半導体加速度セ
ンサの加速度が印加された状態を示す概略断面図であ
り、(a)は図3のA−A’での概略断面図であり、
(b)は図3のB−B’での概略断面図である。
7 is a schematic cross-sectional view showing a state in which acceleration is applied to a semiconductor acceleration sensor according to another embodiment of the present invention, and FIG. 7A is a schematic cross-sectional view taken along the line AA ′ in FIG. ,
(B) is a schematic sectional view taken along the line BB ′ of FIG. 3.

【図8】本実施の形態に係る半導体加速度センサの図3
のA−A’での製造工程を示す概略断面図である。
FIG. 8 is a diagram of a semiconductor acceleration sensor according to the present embodiment.
FIG. 6 is a schematic cross-sectional view showing the manufacturing process at AA ′ in FIG.

【図9】本実施の形態に係る半導体加速度センサの図3
のB−B’での製造工程を示す概略断面図である。
FIG. 9 is a diagram of a semiconductor acceleration sensor according to the present embodiment.
FIG. 6 is a schematic cross-sectional view showing the manufacturing process at BB ′ in FIG.

【図10】本発明の他の実施の形態に係る半導体加速度
センサの図3のA−A’での製造工程を示す概略断面図
である。
FIG. 10 is a schematic cross-sectional view showing a manufacturing process of the semiconductor acceleration sensor according to another embodiment of the present invention at AA ′ in FIG. 3.

【図11】本発明の他の実施の形態に係る半導体加速度
センサの図3のB−B’での製造工程を示す概略断面図
である。
FIG. 11 is a schematic cross-sectional view showing the manufacturing process of the semiconductor acceleration sensor according to another embodiment of the present invention, taken along the line BB ′ in FIG. 3;

【図12】従来例に係る半導体加速度センサを示す概略
上面図である。
FIG. 12 is a schematic top view showing a semiconductor acceleration sensor according to a conventional example.

【図13】上図に係る概略断面図であり、(a)はC−
C’での概略断面図であり、(b)はD−D’での概略
断面図である。
FIG. 13 is a schematic cross-sectional view related to the above figure, in which (a) is C-
It is a schematic sectional drawing in C ', and (b) is a schematic sectional drawing in DD'.

【図14】従来例に係る半導体加速度センサの図12の
C−C’での製造工程を示す概略断面図である。
FIG. 14 is a schematic cross-sectional view showing the manufacturing process at CC ′ of FIG. 12 of the semiconductor acceleration sensor according to the conventional example.

【図15】従来例に係る半導体加速度センサの図12の
D−D’での製造工程を示す概略断面図である。
FIG. 15 is a schematic cross-sectional view showing the manufacturing process of the semiconductor acceleration sensor according to the conventional example at DD ′ in FIG. 12.

【符号の説明】[Explanation of symbols]

1 単結晶シリコン基板 1a 中央部 2 レジストマスク 3,3a〜3j p+型埋込犠牲層 4 エピタキシャル層 5 ピエゾ抵抗 6 シリコン窒化膜 6a 開口部 7 切り込み部 8 エッチャント導入口 9 切り込み溝 10 撓み部 10a 中央部 10b 梁部 11 メタル配線 12 フレーム 13 重り部 13a ネック部 14 支持部材 1 Single crystal silicon substrate 1a central part 2 resist mask 3, 3a to 3j p + type embedded sacrificial layer 4 Epitaxial layer 5 Piezoresistor 6 Silicon nitride film 6a opening 7 notch 8 Etchant inlet 9 notch 10 Deflection part 10a central part 10b Beam part 11 Metal wiring 12 frames 13 Weight 13a neck part 14 Support members

フロントページの続き (72)発明者 石田 拓郎 大阪府門真市大字門真1048番地松下電工 株式会社内 (72)発明者 吉田 仁 大阪府門真市大字門真1048番地松下電工 株式会社内 (56)参考文献 特開 平9−289327(JP,A)Continued front page    (72) Inventor Takuro Ishida               1048 Kadoma, Kadoma-shi, Osaka Prefecture Matsushita Electric Works               Within the corporation (72) Inventor Hitoshi Yoshida               1048 Kadoma, Kadoma-shi, Osaka Prefecture Matsushita Electric Works               Within the corporation                (56) References JP-A-9-289327 (JP, A)

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 上面側及び下面側を有するフレームと、
複数の梁部及び中央部を有して成る撓み部であって、該
梁部は前記フレームの内縁部の少なくとも一部分と前記
中央部との間で延在し、前記梁部と前記中央部とが一体
につながっている撓み部と、前記中央部に懸架支持され
ている重り部と、前記フレームの下面側を支持し、内側
側面が前記重り部の側面と切り込み部を隔てて向かい合
う支持部材と、前記重り部と前記梁部との間に形成され
た切り込み溝と、前記撓み部で発生する歪みを電気信号
に変換して加速度を検出する加速度検出部とを有し、前
記切り込み部と前記切り込み溝とが連通している半導体
加速度センサであって、前記切り込み溝の、前記重り部
と前記梁部との間で規定される幅を、前記中央部近傍よ
りも前記フレーム近傍を広くしたことを特徴とする半導
体加速度センサ。
1. A frame having an upper surface side and a lower surface side,
A bending portion having a plurality of beam portions and a central portion, the beam portion extending between at least a part of an inner edge portion of the frame and the central portion, and the beam portion and the central portion. A bending portion integrally connected with each other, a weight portion suspended and supported by the central portion, a lower surface side of the frame, and a support member whose inner side surface faces the side surface of the weight portion with a cut portion therebetween. A cutout groove formed between the weight portion and the beam portion, and an acceleration detection portion for converting a strain generated in the bending portion into an electric signal to detect acceleration, the cutout portion and the A semiconductor acceleration sensor communicating with a notch groove, wherein the width of the notch groove defined between the weight portion and the beam portion is made wider in the vicinity of the frame than in the vicinity of the central portion. A semiconductor acceleration sensor.
【請求項2】 前記加速度検出部として、撓みにより抵
抗値が変化するピエゾ抵抗を用い、前記ピエゾ抵抗の抵
抗値の変化を電気信号に変換することにより加速度を検
出するようにしたことを特徴とする請求項1記載の半導
体加速度センサ。
2. A piezoresistor whose resistance value changes due to bending is used as the acceleration detecting section, and acceleration is detected by converting a change in the resistance value of the piezoresistor into an electric signal. The semiconductor acceleration sensor according to claim 1.
【請求項3】 前記加速度検出部として、略対向配置さ
れた電極を用い、加速度印加時の前記撓み部および/ま
たは重り部の撓みを、前記電極により静電容量の変化と
してとらえて加速度を検出するようにしたことを特徴と
する請求項1記載の半導体加速度センサ。
3. The acceleration detecting section uses electrodes which are arranged to face each other, and detects the bending of the bending section and / or the weight section when acceleration is applied by the electrode as a change in electrostatic capacitance to detect acceleration. The semiconductor acceleration sensor according to claim 1, wherein:
【請求項4】 前記切り込み溝の、前記重り部と前記梁
部との間で規定される幅を、前記梁部及び重り部の前記
切り込み溝形成面側をエッチング除去することにより、
前記中央部近傍よりも前記フレーム近傍を広くしたこと
を特徴とする請求項1乃至請求項3のいずれかに記載の
半導体加速度センサ。
4. The width of the cut groove defined between the weight portion and the beam portion is removed by etching on the cut groove forming surface side of the beam portion and the weight portion,
The semiconductor acceleration sensor according to claim 1, wherein the vicinity of the frame is wider than the vicinity of the central portion.
【請求項5】 前記切り込み溝の、前記重り部と前記梁
部との間で規定される幅を、前記重り部の前記切り込み
溝形成面側をエッチング除去することにより、前記中央
部近傍よりも前記フレーム近傍を広くしたことを特徴と
する請求項1乃至請求項3のいずれかに記載の半導体加
速度センサ。
5. The width of the cut groove, which is defined between the weight portion and the beam portion, is removed by etching on the cut groove forming surface side of the weight portion so that the width of the cut groove is smaller than that near the central portion. The semiconductor acceleration sensor according to claim 1, wherein the vicinity of the frame is widened.
【請求項6】 請求項4記載の半導体加速度センサの製
造方法であって、前記重り部及び支持部材を半導体基板
を加工することにより形成し、前記撓み部及びフレーム
を前記半導体基板の一主表面上に形成されたエピタキシ
ャル層を加工することにより形成し、前記半導体基板の
一主表面の所定の箇所に拡散係数の小さい不純物を導入
して第一の高濃度不純物領域を形成し、該第一の高濃度
不純物領域に隣接する前記半導体基板の一主表面の所定
の箇所に拡散係数の大きい不純物を導入して第二の高濃
度不純物領域を形成し、前記第一及び第二の高濃度不純
物領域をエッチング除去することにより、前記重り部と
前記梁部との間で規定される幅を、前記中央部近傍より
も前記フレーム近傍を広くした切り込み溝を形成したこ
とを特徴とする半導体加速度センサの製造方法。
6. The method of manufacturing a semiconductor acceleration sensor according to claim 4, wherein the weight portion and the supporting member are formed by processing a semiconductor substrate, and the bending portion and the frame are one main surface of the semiconductor substrate. The first high-concentration impurity region is formed by processing the epitaxial layer formed above and introducing an impurity having a small diffusion coefficient into a predetermined portion of one main surface of the semiconductor substrate to form a first high-concentration impurity region. An impurity having a large diffusion coefficient is introduced into a predetermined portion of one main surface of the semiconductor substrate adjacent to the high-concentration impurity region to form a second high-concentration impurity region, and the first and second high-concentration impurity regions are formed. A semi-conducting groove is formed by etching away the region so that the width defined between the weight portion and the beam portion is wider in the frame vicinity than in the central portion. Manufacturing method of body acceleration sensor.
【請求項7】 請求項4記載の半導体加速度センサの製
造方法であって、前記重り部及び支持部材を半導体基板
を加工することにより形成し、前記撓み部及びフレーム
を前記半導体基板の一主表面上に形成されたエピタキシ
ャル層を加工することにより形成し、前記半導体基板の
一主表面の所定の箇所に不純物を導入して第一の高濃度
不純物領域を形成し、該第一の高濃度不純物領域形成箇
所及び該第一の高濃度不純物領域に隣接する前記半導体
基板の一主表面の所定の箇所に不純物を導入して前記第
一の高濃度不純物領域をより高濃度にするとともに、第
二の高濃度不純物領域を形成し、前記第一及び第二の高
濃度不純物領域をエッチング除去することにより、前記
重り部と前記梁部との間で規定される幅を、前記中央部
近傍よりも前記フレーム近傍を広くした切り込み溝を形
成したことを特徴とする半導体加速度センサの製造方
法。
7. The method of manufacturing a semiconductor acceleration sensor according to claim 4, wherein the weight portion and the support member are formed by processing a semiconductor substrate, and the bending portion and the frame are one main surface of the semiconductor substrate. The first high-concentration impurity region is formed by processing the epitaxial layer formed above, and introducing an impurity into a predetermined portion of one main surface of the semiconductor substrate to form a first high-concentration impurity region. An impurity is introduced into a predetermined portion of the one main surface of the semiconductor substrate adjacent to the region forming portion and the first high-concentration impurity region to increase the concentration of the first high-concentration impurity region, and A high-concentration impurity region is formed, and the first and second high-concentration impurity regions are removed by etching, so that the width defined between the weight portion and the beam portion is smaller than that near the central portion. The frame A method of manufacturing a semiconductor acceleration sensor, characterized in that a notched groove having a wide vicinity of a groove is formed.
【請求項8】 請求項5記載の半導体加速度センサの製
造方法であって、前記重り部及び支持部材を半導体基板
を加工することにより形成し、前記撓み部及びフレーム
を前記半導体基板の一主表面上に形成されたエピタキシ
ャル層を加工することにより形成し、前記半導体基板の
一主表面の所定の箇所に不純物を導入して第一の高濃度
不純物領域を形成した後、熱拡散を行って該第一の高濃
度不純物領域をより深い領域まで拡散させ、該第一の高
濃度不純物領域形成箇所及び該第一の高濃度不純物領域
に隣接する前記半導体基板の一主表面の所定の箇所に不
純物を導入して第二の高濃度不純物領域を形成するとと
もに、該第二の高濃度不純物領域の表面濃度と、前記第
一の高濃度不純物領域の表面濃度とを略同一にして、前
記エピタキシャル層への、前記第一及び第二の高濃度不
純物領域からの不純物の拡散距離を略同一にし、前記第
一及び第二の高濃度不純物領域をエッチング除去するこ
とにより、前記重り部と前記梁部との間で規定される幅
を、前記中央部近傍よりも前記フレーム近傍を広くした
切り込み溝を形成したことを特徴とする半導体加速度セ
ンサの製造方法。
8. The method of manufacturing a semiconductor acceleration sensor according to claim 5, wherein the weight portion and the supporting member are formed by processing a semiconductor substrate, and the bending portion and the frame are one main surface of the semiconductor substrate. It is formed by processing the epitaxial layer formed above, and impurities are introduced into a predetermined portion of one main surface of the semiconductor substrate to form a first high-concentration impurity region, and then thermal diffusion is performed to perform the diffusion. The first high-concentration impurity region is diffused to a deeper region, and impurities are formed in the first high-concentration impurity region formation portion and a predetermined portion of the main surface of the semiconductor substrate adjacent to the first high-concentration impurity region. Is formed to form a second high-concentration impurity region, and the surface concentration of the second high-concentration impurity region and the surface concentration of the first high-concentration impurity region are made substantially the same, The first and second high-concentration impurity regions are made to have substantially the same diffusion distance from each other, and the first and second high-concentration impurity regions are removed by etching. A method of manufacturing a semiconductor acceleration sensor, characterized in that a notch groove is formed such that a width defined between and is closer to the frame than in the vicinity of the central portion.
【請求項9】 請求項5記載の半導体加速度センサの製
造方法であって、前記重り部及び支持部材を半導体基板
を加工することにより形成し、前記撓み部及びフレーム
を前記半導体基板の一主表面上に形成されたエピタキシ
ャル層を加工することにより形成し、前記半導体基板の
一主表面の所定の箇所に拡散係数の小さい不純物を導入
して第一の高濃度不純物領域を形成し、該第一の高濃度
不純物領域に隣接する前記半導体基板の一主表面の所定
の箇所に拡散係数の大きい不純物を高エネルギーイオン
注入法により導入して第二の高濃度不純物領域を形成
し、前記エピタキシャル層への、前記第一及び第二の高
濃度不純物領域からの不純物の拡散距離を略同一にし、
前記第一及び第二の高濃度不純物領域をエッチング除去
することにより、前記重り部と前記梁部との間で規定さ
れる幅を、前記中央部近傍よりも前記フレーム近傍を広
くした切り込み溝を形成したことを特徴とする半導体加
速度センサの製造方法。
9. The method of manufacturing a semiconductor acceleration sensor according to claim 5, wherein the weight portion and the supporting member are formed by processing a semiconductor substrate, and the bending portion and the frame are one main surface of the semiconductor substrate. The first high-concentration impurity region is formed by processing an epitaxial layer formed above and introducing an impurity having a small diffusion coefficient into a predetermined portion of one main surface of the semiconductor substrate to form a first high-concentration impurity region. An impurity having a large diffusion coefficient is introduced into a predetermined portion of one main surface of the semiconductor substrate adjacent to the high-concentration impurity region by a high-energy ion implantation method to form a second high-concentration impurity region. The diffusion distances of impurities from the first and second high-concentration impurity regions are substantially the same,
By removing the first and second high-concentration impurity regions by etching, a notch groove having a width defined between the weight portion and the beam portion which is wider in the frame vicinity than in the central portion is formed. A method of manufacturing a semiconductor acceleration sensor characterized by being formed.
JP33358198A 1998-11-25 1998-11-25 Semiconductor acceleration sensor and method of manufacturing the same Expired - Fee Related JP3473462B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33358198A JP3473462B2 (en) 1998-11-25 1998-11-25 Semiconductor acceleration sensor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33358198A JP3473462B2 (en) 1998-11-25 1998-11-25 Semiconductor acceleration sensor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2000164889A JP2000164889A (en) 2000-06-16
JP3473462B2 true JP3473462B2 (en) 2003-12-02

Family

ID=18267654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33358198A Expired - Fee Related JP3473462B2 (en) 1998-11-25 1998-11-25 Semiconductor acceleration sensor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3473462B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003232803A (en) * 2002-02-12 2003-08-22 Hitachi Metals Ltd Semiconductor type acceleration sensor

Also Published As

Publication number Publication date
JP2000164889A (en) 2000-06-16

Similar Documents

Publication Publication Date Title
US7159466B2 (en) Piezo resistance type semiconductor device and its manufacturing method
US6293149B1 (en) Acceleration sensor element and method of its manufacture
JP3762928B2 (en) Micromechanical sensor and manufacturing method thereof
JPH05281252A (en) Manufacture of semiconductor acceleration sensor
US5936294A (en) Optical semiconductor component and method of fabrication
KR20190108076A (en) Piezo-resistive sensor
US5946549A (en) Method for manufacturing sensor using semiconductor
JP3473462B2 (en) Semiconductor acceleration sensor and method of manufacturing the same
JP3161515B2 (en) Method for manufacturing semiconductor device
JP3629185B2 (en) Semiconductor sensor and manufacturing method thereof
US7371601B2 (en) Piezoresistive sensing structure
JP2000046862A (en) Semiconductor acceleration sensor
JP3551745B2 (en) Manufacturing method of semiconductor acceleration sensor
JP3405219B2 (en) Semiconductor acceleration sensor element and method of manufacturing the same
JP3633555B2 (en) Semiconductor dynamic quantity sensor
JP3494022B2 (en) Manufacturing method of semiconductor acceleration sensor
JPH0337534A (en) Semiconductor strain detecting apparatus
JP3405222B2 (en) Semiconductor acceleration sensor element and method of manufacturing the same
JP3493980B2 (en) Manufacturing method of semiconductor acceleration sensor
JPH0797645B2 (en) Piezoresistive element
JPH11230981A (en) Semiconductor acceleration sensor and fabrication thereof
JP2004125616A (en) Manufacturing method of semiconductor acceleration sensor
KR100264517B1 (en) Method for fabricating pressure sensor
JPH0795600B2 (en) Method for manufacturing semiconductor pressure sensor
JPH09236615A (en) Dynamic quantity sensor and its manufacture

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100919

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130919

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees