JP3469698B2 - 電子装置、及び、その調整方法 - Google Patents
電子装置、及び、その調整方法Info
- Publication number
- JP3469698B2 JP3469698B2 JP01335796A JP1335796A JP3469698B2 JP 3469698 B2 JP3469698 B2 JP 3469698B2 JP 01335796 A JP01335796 A JP 01335796A JP 1335796 A JP1335796 A JP 1335796A JP 3469698 B2 JP3469698 B2 JP 3469698B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- mode
- circuit
- test
- analog circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は電子装置、及び、そ
の調整方法に係り、特に、論理回路とアナログ回路とが
搭載され、搭載された論理回路及びアナログ回路がイン
タフェース回路を介して外部接続端子に接続された電子
装置、及び、その調整方法に関する。
の調整方法に係り、特に、論理回路とアナログ回路とが
搭載され、搭載された論理回路及びアナログ回路がイン
タフェース回路を介して外部接続端子に接続された電子
装置、及び、その調整方法に関する。
【０００２】近年、パーソナルコンピュータ等にはＩＣ
カードを装着するためのＰＣＭＣＩＡ（Personal Comp
uter Memory Card International Association ）
スロットが装着されている。このＰＣＭＣＩＡスロット
に装着可能なＩＣカードとしては当初のメモリだけのも
のから発展して、アナログ回路を統合、内蔵した無線Ｌ
ＡＮ（Local AreaNetwork ）カードやモデムカード等が
出現している。このような、ＩＣカードでは送受信周波
数等の微妙な設定が必要とされており、このため、高精
度の試験調整が要求されている。
カードを装着するためのＰＣＭＣＩＡ（Personal Comp
uter Memory Card International Association ）
スロットが装着されている。このＰＣＭＣＩＡスロット
に装着可能なＩＣカードとしては当初のメモリだけのも
のから発展して、アナログ回路を統合、内蔵した無線Ｌ
ＡＮ（Local AreaNetwork ）カードやモデムカード等が
出現している。このような、ＩＣカードでは送受信周波
数等の微妙な設定が必要とされており、このため、高精
度の試験調整が要求されている。
【０００３】
【従来の技術】図６に従来のＰＣカードの一例のブロッ
ク構成図を示す。図６に示す従来のＰＣカード１３は、
無線ＬＡＮカードを示している。ＰＣカード１３はＰＣ
ＭＣＩＡスロットに接続するためのコネクタ１４、コネ
クタ１４に接続され、ＰＣＭＣＩＡに準じたインタフェ
ース回路１５、インタフェース回路１５に接続され、Ｌ
ＡＮプロトコル制御、コマンド制御、メモリ管理を行う
マイクロプロセッサ１６、ＬＡＮの伝送フレーム単位の
制御を行うＬＡＮコントローラ１７、マイクロプロセッ
サ１６のプログラム及びデータを格納するメモリ１８、
Ａ（アナログ）／Ｄ（ディジタル）、Ｄ／Ａ変換を行う
信号変換部１９、周波数変換、変調、送信、受信、復調
等のアナログ処理を行うアナログ回路部２０、アナログ
回路部２０で処理された信号の送受信を行うアンテナ２
１が接続されるアンテナ接続端子ＴANT11 より構成され
る。
ク構成図を示す。図６に示す従来のＰＣカード１３は、
無線ＬＡＮカードを示している。ＰＣカード１３はＰＣ
ＭＣＩＡスロットに接続するためのコネクタ１４、コネ
クタ１４に接続され、ＰＣＭＣＩＡに準じたインタフェ
ース回路１５、インタフェース回路１５に接続され、Ｌ
ＡＮプロトコル制御、コマンド制御、メモリ管理を行う
マイクロプロセッサ１６、ＬＡＮの伝送フレーム単位の
制御を行うＬＡＮコントローラ１７、マイクロプロセッ
サ１６のプログラム及びデータを格納するメモリ１８、
Ａ（アナログ）／Ｄ（ディジタル）、Ｄ／Ａ変換を行う
信号変換部１９、周波数変換、変調、送信、受信、復調
等のアナログ処理を行うアナログ回路部２０、アナログ
回路部２０で処理された信号の送受信を行うアンテナ２
１が接続されるアンテナ接続端子ＴANT11 より構成され
る。
【０００４】このような、無線ＬＡＮなどのＰＣカード
は高周波の信号を扱うため、シールドケースに格納され
ている。従来のＩＣカード１３は外部との接続を行うコ
ネクタ１４はＰＣＭＣＩＡスロットに接続するためのイ
ンタフェース回路１５に接続されており、内部回路は全
てこのインタフェース回路１５を介して接続される構成
であるため、コネクタ１４を介してのアナログ回路部１
９の測定は行えなかった。このため、試験・調整時には
シールドカバーを外して回路が搭載された内部のプリン
ト配線板上に設けられた試験用の端子に試験装置のプロ
ーブを接触させることにより測定を行っていた。
は高周波の信号を扱うため、シールドケースに格納され
ている。従来のＩＣカード１３は外部との接続を行うコ
ネクタ１４はＰＣＭＣＩＡスロットに接続するためのイ
ンタフェース回路１５に接続されており、内部回路は全
てこのインタフェース回路１５を介して接続される構成
であるため、コネクタ１４を介してのアナログ回路部１
９の測定は行えなかった。このため、試験・調整時には
シールドカバーを外して回路が搭載された内部のプリン
ト配線板上に設けられた試験用の端子に試験装置のプロ
ーブを接触させることにより測定を行っていた。
【０００５】
【発明が解決しようとする課題】しかるに、従来のＩＣ
カードでは試験・調整時にケースを外して測定を行って
いたため、シールドケースが装着された通常の使用状態
とは異なった状態で測定・調整が行われることになり、
精度の高い調整が困難となる等の問題点があった。
カードでは試験・調整時にケースを外して測定を行って
いたため、シールドケースが装着された通常の使用状態
とは異なった状態で測定・調整が行われることになり、
精度の高い調整が困難となる等の問題点があった。
【０００６】本発明は上記の点に鑑みてなされたもの
で、精度の高い試験・調整が容易に行える電子装置、及
び、その調整方法を提供することを目的とする。
で、精度の高い試験・調整が容易に行える電子装置、及
び、その調整方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の請求項１は、論
理回路とアナログ回路とが搭載された電子機器におい
て、前記アナログ回路に設けられ、前記アナログ回路で
処理される所望のアナログ信号を選択するセレクタと、
前記アナログ回路に設けられ、前記セレクタで選択され
たアナログ信号をディジタルデータに変換するＡ／Ｄ変
換器と、外部接続端子と前記論理回路との入出力の制御
を行う第１のモードと、該外部接続端子と前記アナログ
回路との入出力の制御を行う第２のモードとを該外部接
続端子からの指示に基づいて切り替えるモード切換手段
と、前記論路回路に設けられ、前記ディジタルデータを
格納するメモリ領域と、前記メモリ領域に格納されたデ
ィジタルデータに基づいて前記アナログ回路の設定を制
御する設定制御部とを有し、前記外部接続端子からの指
示に基づいて、前記モード切換手段を前記第２のモード
に切り換え、前記アナログ回路の入出力を制御し、前記
セレクタで選択されたアナログ信号を前記Ａ／Ｄ変換器
でディジタルデータに変換し、一旦、前記外部接続端子
から出力した後、前記モード切換手段を前記第１のモー
ドとし、前記外部接続端子からのディジタルデータを前
記メモリ領域に格納することを特徴とする。
理回路とアナログ回路とが搭載された電子機器におい
て、前記アナログ回路に設けられ、前記アナログ回路で
処理される所望のアナログ信号を選択するセレクタと、
前記アナログ回路に設けられ、前記セレクタで選択され
たアナログ信号をディジタルデータに変換するＡ／Ｄ変
換器と、外部接続端子と前記論理回路との入出力の制御
を行う第１のモードと、該外部接続端子と前記アナログ
回路との入出力の制御を行う第２のモードとを該外部接
続端子からの指示に基づいて切り替えるモード切換手段
と、前記論路回路に設けられ、前記ディジタルデータを
格納するメモリ領域と、前記メモリ領域に格納されたデ
ィジタルデータに基づいて前記アナログ回路の設定を制
御する設定制御部とを有し、前記外部接続端子からの指
示に基づいて、前記モード切換手段を前記第２のモード
に切り換え、前記アナログ回路の入出力を制御し、前記
セレクタで選択されたアナログ信号を前記Ａ／Ｄ変換器
でディジタルデータに変換し、一旦、前記外部接続端子
から出力した後、前記モード切換手段を前記第１のモー
ドとし、前記外部接続端子からのディジタルデータを前
記メモリ領域に格納することを特徴とする。
【０００８】請求項１によれば、インタフェース回路と
外部接続端子との間に設けられモード切換手段によりア
ナログ回路の入出力の制御を行う第２のモードとを選択
することにより、インタフェース回路を介さずにアナロ
グ回路の入出力の制御が行えるため、外部接続端子から
アナログ回路の試験調整が可能となり、したがって、ケ
ースを閉蓋した状態で試験調整が可能となり、実使用状
態に近い状態で試験調整が可能となるので、精度の高い
試験調整が可能となる。また、試験時のアナログ信号に
応じたディジタルデータをメモリ領域に格納し、メモリ
領域に格納されたディジタルデータに応じて設定制御手
段によりアナログ回路を調整できる。
外部接続端子との間に設けられモード切換手段によりア
ナログ回路の入出力の制御を行う第２のモードとを選択
することにより、インタフェース回路を介さずにアナロ
グ回路の入出力の制御が行えるため、外部接続端子から
アナログ回路の試験調整が可能となり、したがって、ケ
ースを閉蓋した状態で試験調整が可能となり、実使用状
態に近い状態で試験調整が可能となるので、精度の高い
試験調整が可能となる。また、試験時のアナログ信号に
応じたディジタルデータをメモリ領域に格納し、メモリ
領域に格納されたディジタルデータに応じて設定制御手
段によりアナログ回路を調整できる。
【０００９】
【００１０】請求項２は、上記電子装置の調整方法であ
り、試験時に、試験装置から前記外部接続端子に供給さ
れる指示に基づいて前記モード切換手段を前記第２のモ
ードに切り替え、前記試験装置からの指示に基づいて前
記第２のモードで前記アナログ回路の入出力を制御さ
せ、前記試験装置からの指示に基づいて前記アナログ回
路から得られるアナログ信号から前記セレクタにより調
整を必要とするアナログ信号を選択させ、前記セレクタ
により選択されたアナログ信号を前記Ａ／Ｄ変換器によ
りディジタルデータに変換させ、前記Ａ／Ｄ変換器によ
り変換されたディジタルデータを前記試験装置に出力
し、前記試験装置から前記外部接続端子に供給される指
示に基づいて前記モード切換手段を前記第１のモードに
切り替え、前記試験装置から前記外部接続端子に供給さ
れるディジタルデータを前記第１の前記メモリ領域に格
納させ、通常動作時に、前記設定制御部により前記メモ
リ領域に格納されたディジタルデータにより前記アナロ
グ回路の設定を制御することを特徴とする。
り、試験時に、試験装置から前記外部接続端子に供給さ
れる指示に基づいて前記モード切換手段を前記第２のモ
ードに切り替え、前記試験装置からの指示に基づいて前
記第２のモードで前記アナログ回路の入出力を制御さ
せ、前記試験装置からの指示に基づいて前記アナログ回
路から得られるアナログ信号から前記セレクタにより調
整を必要とするアナログ信号を選択させ、前記セレクタ
により選択されたアナログ信号を前記Ａ／Ｄ変換器によ
りディジタルデータに変換させ、前記Ａ／Ｄ変換器によ
り変換されたディジタルデータを前記試験装置に出力
し、前記試験装置から前記外部接続端子に供給される指
示に基づいて前記モード切換手段を前記第１のモードに
切り替え、前記試験装置から前記外部接続端子に供給さ
れるディジタルデータを前記第１の前記メモリ領域に格
納させ、通常動作時に、前記設定制御部により前記メモ
リ領域に格納されたディジタルデータにより前記アナロ
グ回路の設定を制御することを特徴とする。
【００１１】請求項２によれば、試験時に第１のモード
でアナログ回路の試験結果に応じたディジタルデータを
メモリ領域に格納しておき、通常動作時にメモリ領域に
格納されたディジタルデータに応じてアナログ回路を調
整することができるため、最適な状態で電子装置を動作
させることができる。
でアナログ回路の試験結果に応じたディジタルデータを
メモリ領域に格納しておき、通常動作時にメモリ領域に
格納されたディジタルデータに応じてアナログ回路を調
整することができるため、最適な状態で電子装置を動作
させることができる。
【００１２】
【発明の実施の形態】図１に本発明の一実施例のブロッ
ク構成図を示す。本実施例のＩＣカードは、他のコンピ
ュータとの間で無線でデータの通信を行う無線ＬＡＮを
実現するための機能を有するＰＣカードである。
ク構成図を示す。本実施例のＩＣカードは、他のコンピ
ュータとの間で無線でデータの通信を行う無線ＬＡＮを
実現するための機能を有するＰＣカードである。
【００１３】ＰＣカード１は、ＰＣＭＣＩＡスロットに
接続するためのコネクタ２、コネクタ２に接続され、Ｐ
ＣＭＣＩＡに準じたインタフェース回路３、コネクタ２
とインタフェース回路３との間に設けられ、試験モード
と通常動作モードとを切り替えるモード切換回路４、イ
ンタフェース回路３に接続され、ＬＡＮプロトコル制
御、コマンド制御、メモリ管理を行うマイクロプロセッ
サ５、ＬＡＮの伝送フレーム単位の制御を行うＬＡＮコ
ントローラ６、マイクロプロセッサ５のプログラム及び
データを格納するメモリ７、Ａ（アナログ）／Ｄ（ディ
ジタル）、Ｄ／Ａ変換を行う信号変換部８、周波数変
換、変調、送信、受信、復調等のアナログ処理を行うア
ナログ回路部９、アナログ回路部９で処理された信号の
送受信を行うアンテナ１０を接続するためのアンテナ端
子ＴANT より構成される。
接続するためのコネクタ２、コネクタ２に接続され、Ｐ
ＣＭＣＩＡに準じたインタフェース回路３、コネクタ２
とインタフェース回路３との間に設けられ、試験モード
と通常動作モードとを切り替えるモード切換回路４、イ
ンタフェース回路３に接続され、ＬＡＮプロトコル制
御、コマンド制御、メモリ管理を行うマイクロプロセッ
サ５、ＬＡＮの伝送フレーム単位の制御を行うＬＡＮコ
ントローラ６、マイクロプロセッサ５のプログラム及び
データを格納するメモリ７、Ａ（アナログ）／Ｄ（ディ
ジタル）、Ｄ／Ａ変換を行う信号変換部８、周波数変
換、変調、送信、受信、復調等のアナログ処理を行うア
ナログ回路部９、アナログ回路部９で処理された信号の
送受信を行うアンテナ１０を接続するためのアンテナ端
子ＴANT より構成される。
【００１４】また、アナログ回路部９には調整値設定動
作時に調整すべき回路の出力アナログ信号などを選択す
るためのセレクタ９ａ、及び、セレクタ９ａで選択され
たアナログ信号をディジタルデータに変換するＡ／Ｄ変
換器９ｂが設けられている。Ａ／Ｄ変換器９ｂで変換さ
れたディジタルデータはモード切換部４を介してメモリ
７の不揮発性のメモリ領域７ａに格納される。このと
き、セレクタ９ａにより選択されたアナログデータをそ
のまま変換した状態のディジタルデータはＭＰＵ５によ
り調整値に対応するディジタルデータに変換された後、
メモリ７に格納される。
作時に調整すべき回路の出力アナログ信号などを選択す
るためのセレクタ９ａ、及び、セレクタ９ａで選択され
たアナログ信号をディジタルデータに変換するＡ／Ｄ変
換器９ｂが設けられている。Ａ／Ｄ変換器９ｂで変換さ
れたディジタルデータはモード切換部４を介してメモリ
７の不揮発性のメモリ領域７ａに格納される。このと
き、セレクタ９ａにより選択されたアナログデータをそ
のまま変換した状態のディジタルデータはＭＰＵ５によ
り調整値に対応するディジタルデータに変換された後、
メモリ７に格納される。
【００１５】図２に本発明の一実施例のモード切換回路
の動作フローチャートを示す。モード切換回路４はコネ
クタ２の電源供給端子ＴPOWER 、及び、リセット端子Ｔ
RESET から供給される信号のパターンを検出して、通常
動作時には発生しない信号パターンが生じたときに、モ
ードをアナログ試験モードに切り替える。
の動作フローチャートを示す。モード切換回路４はコネ
クタ２の電源供給端子ＴPOWER 、及び、リセット端子Ｔ
RESET から供給される信号のパターンを検出して、通常
動作時には発生しない信号パターンが生じたときに、モ
ードをアナログ試験モードに切り替える。
【００１６】まず、電源供給端子ＴPOWER を監視してい
て、電源供給端子ＴPOWER がハイレベルになると、次
に、リセット端子ＴRESET を監視する（ステップＳ１−
１、Ｓ１−２）。 モード切換回路４はリセット端子Ｔ
RESET を監視して、リセット端子ＴRESET にリセットパ
ルスが供給されると、リセットパルスの立ち上がりを検
知し、時間を計時する（ステップＳ１−３）。
て、電源供給端子ＴPOWER がハイレベルになると、次
に、リセット端子ＴRESET を監視する（ステップＳ１−
１、Ｓ１−２）。 モード切換回路４はリセット端子Ｔ
RESET を監視して、リセット端子ＴRESET にリセットパ
ルスが供給されると、リセットパルスの立ち上がりを検
知し、時間を計時する（ステップＳ１−３）。
【００１７】ステップ１−３で時間を計時してから所定
の時間内に再びパルスが立ち上がることがなければ、通
常モードであると判断して、コネクタ２をインタフェー
ス回路３に接続する（ステップＳ１−４、Ｓ１−５）。
また、ステップ１−３で時間を計時してから所定の時間
内に再びパルスが立ち上がれば、アナログ試験モードと
判断して、コネクタ２を信号変換部８の入力側と、アナ
ログ回路部９に接続して信号変換部８、及び、アナログ
回路部９をコネクタ２から直接的に試験・調整できるよ
うにする（ステップＳ１−６、Ｓ１−７）。
の時間内に再びパルスが立ち上がることがなければ、通
常モードであると判断して、コネクタ２をインタフェー
ス回路３に接続する（ステップＳ１−４、Ｓ１−５）。
また、ステップ１−３で時間を計時してから所定の時間
内に再びパルスが立ち上がれば、アナログ試験モードと
判断して、コネクタ２を信号変換部８の入力側と、アナ
ログ回路部９に接続して信号変換部８、及び、アナログ
回路部９をコネクタ２から直接的に試験・調整できるよ
うにする（ステップＳ１−６、Ｓ１−７）。
【００１８】図３に本発明の一実施例のモード切換回路
の動作波形図を示す。図３（Ａ）は電源供給端子Ｔ
POWER に供給される電源電圧の波形、図３（Ｂ）は通常
モード時にリセット端子ＴRESET に供給されるリセット
パルスの波形、図３（Ｃ）はアナログ試験動作時にリセ
ット端子ＴRESET に供給されるリセットパルスの波形を
示す。
の動作波形図を示す。図３（Ａ）は電源供給端子Ｔ
POWER に供給される電源電圧の波形、図３（Ｂ）は通常
モード時にリセット端子ＴRESET に供給されるリセット
パルスの波形、図３（Ｃ）はアナログ試験動作時にリセ
ット端子ＴRESET に供給されるリセットパルスの波形を
示す。
【００１９】時刻ｔ1 で電源供給端子ＴPOWER に電源電
圧が供給された後、時刻ｔ2 でリセット端子ＴRESET に
リセットパルスＰ1 が供給され、図３（Ｂ）に示すよう
にリセット端子ＴRESET にリセットパルスＰ1 が供給さ
れてから所定の時間Ｔ1 以内に他にパルスが供給されな
ければ、モード切換回路４は通常モードを設定する。
圧が供給された後、時刻ｔ2 でリセット端子ＴRESET に
リセットパルスＰ1 が供給され、図３（Ｂ）に示すよう
にリセット端子ＴRESET にリセットパルスＰ1 が供給さ
れてから所定の時間Ｔ1 以内に他にパルスが供給されな
ければ、モード切換回路４は通常モードを設定する。
【００２０】時刻ｔ1 で電源供給端子ＴPOWER に電源電
圧が供給された後、時刻ｔ2 でリセット端子ＴRESET に
リセットパルスＰ1 が供給され、図３（Ｃ）に示すよう
にリセット端子ＴRESET に所定の時間Ｔ1 以内に再びリ
セットパルスＰ2 が供給されると、モード切換回路４は
アナログ試験モードを設定する。
圧が供給された後、時刻ｔ2 でリセット端子ＴRESET に
リセットパルスＰ1 が供給され、図３（Ｃ）に示すよう
にリセット端子ＴRESET に所定の時間Ｔ1 以内に再びリ
セットパルスＰ2 が供給されると、モード切換回路４は
アナログ試験モードを設定する。
【００２１】次に試験時の動作について説明する。図４
に本発明の一実施例の試験時のブロック構成図を示す。
試験時にはＩＣカード１のコネクタ２を試験装置１１に
接続すると共に、外部にＩＣカード１と通信可能な測定
器１２が設置される。試験装置１１はディジタル試験時
にはＰＣカード１のコネクタ２に通常モードを設定する
ための図３（Ａ）、図３（Ｂ）に示すようなタイミング
で電源電圧及びリセット信号を供給し、アナログ試験時
にはＰＣカード１のコネクタ２にアナログ試験モードを
設定するための図３（Ａ）、図３（Ｃ）に示すようなタ
イミングで電源電圧及びリセット信号を供給する。
に本発明の一実施例の試験時のブロック構成図を示す。
試験時にはＩＣカード１のコネクタ２を試験装置１１に
接続すると共に、外部にＩＣカード１と通信可能な測定
器１２が設置される。試験装置１１はディジタル試験時
にはＰＣカード１のコネクタ２に通常モードを設定する
ための図３（Ａ）、図３（Ｂ）に示すようなタイミング
で電源電圧及びリセット信号を供給し、アナログ試験時
にはＰＣカード１のコネクタ２にアナログ試験モードを
設定するための図３（Ａ）、図３（Ｃ）に示すようなタ
イミングで電源電圧及びリセット信号を供給する。
【００２２】また、測定器１２は試験装置１１に接続さ
れていて、試験装置１１からの指示に応じてＰＣカード
１に信号を送信すると共に、ＰＣカード１から出力され
た無線信号を受信して各種測定を行い測定結果を試験装
置１１に供給する。図５に本発明の一実施例の試験装置
の動作フローチャートを示す。
れていて、試験装置１１からの指示に応じてＰＣカード
１に信号を送信すると共に、ＰＣカード１から出力され
た無線信号を受信して各種測定を行い測定結果を試験装
置１１に供給する。図５に本発明の一実施例の試験装置
の動作フローチャートを示す。
【００２３】試験時にはＩＣカード１のコネクタ２を試
験装置１１に接続する。試験装置１１は論理回路試験操
作が行われると、コネクタ２の電源供給端子ＴPOWER に
ハイレベルとした後、コネクタ２のリセット端子Ｔ
RESET に１回だけリセットパルスを供給し、ＩＣカード
１を通常モードにし、バウンダリスキャンなどの技法を
用いてインタフェース回路３、マイクロプロセッサ５、
ＬＡＮコントローラ６、メモリ７等のディジタル処理部
の試験を行う（ステップＳ２−１、Ｓ２−２、Ｓ２−
３、Ｓ２−４、Ｓ２−５）。
験装置１１に接続する。試験装置１１は論理回路試験操
作が行われると、コネクタ２の電源供給端子ＴPOWER に
ハイレベルとした後、コネクタ２のリセット端子Ｔ
RESET に１回だけリセットパルスを供給し、ＩＣカード
１を通常モードにし、バウンダリスキャンなどの技法を
用いてインタフェース回路３、マイクロプロセッサ５、
ＬＡＮコントローラ６、メモリ７等のディジタル処理部
の試験を行う（ステップＳ２−１、Ｓ２−２、Ｓ２−
３、Ｓ２−４、Ｓ２−５）。
【００２４】また、試験装置１１は、アナログ回路試験
操作が行われると、コネクタ２の電源供給端子ＴPOWER
にハイレベルとした後、コネクタ２のリセット端子Ｔ
RESETに所定の時間内に２回リセットパルスを供給し、
ＩＣカード１をアナログ試験モードとする（ステップＳ
２−６）。試験装置１１はＩＣカード１がアナログ試験
モードになったところで、操作により設定された試験を
実施する（ステップＳ２−７）。
操作が行われると、コネクタ２の電源供給端子ＴPOWER
にハイレベルとした後、コネクタ２のリセット端子Ｔ
RESETに所定の時間内に２回リセットパルスを供給し、
ＩＣカード１をアナログ試験モードとする（ステップＳ
２−６）。試験装置１１はＩＣカード１がアナログ試験
モードになったところで、操作により設定された試験を
実施する（ステップＳ２−７）。
【００２５】無線ＬＡＮカードの場合には、アナログ試
験モードで試験項目としては、例えば、周波数の切り替
え特性の測定、連続した疑似乱数パターンの送信による
送信特性の測定、連続した疑似乱数パターンの受信によ
る受信特性の測定及びＢＥＲ（ビットエラー率）の測
定、送信開始・終了を繰り返すことによる電力の変化時
の不要輻射の有無の測定、入力電力に対する信号強度の
表示精度の測定等が実施される。
験モードで試験項目としては、例えば、周波数の切り替
え特性の測定、連続した疑似乱数パターンの送信による
送信特性の測定、連続した疑似乱数パターンの受信によ
る受信特性の測定及びＢＥＲ（ビットエラー率）の測
定、送信開始・終了を繰り返すことによる電力の変化時
の不要輻射の有無の測定、入力電力に対する信号強度の
表示精度の測定等が実施される。
【００２６】周波数の切り替え特性の測定は、試験装置
１１により周波数の切換指示を行い、外部の測定機１２
により送信信号を測定して、周波数精度・信号強度が所
定の範囲にあるか否かを確認する試験である。連続した
疑似乱数パターンの送信による送信特性の測定は、試験
装置１１により連続した疑似乱数パターンを発生させ、
その送信出力を外部の測定器１２により受信することで
変調回路、送信回路の特性を測定するものである。
１１により周波数の切換指示を行い、外部の測定機１２
により送信信号を測定して、周波数精度・信号強度が所
定の範囲にあるか否かを確認する試験である。連続した
疑似乱数パターンの送信による送信特性の測定は、試験
装置１１により連続した疑似乱数パターンを発生させ、
その送信出力を外部の測定器１２により受信することで
変調回路、送信回路の特性を測定するものである。
【００２７】連続した疑似乱数パターンの受信による受
信特性の測定及びＢＥＲ（ビットエラー率）の測定は、
外部測定器１２により連続した疑似乱数パターンを発生
させ、その出力を受信して結果と測定器１２から実際に
出力された信号とを試験装置１１により比較することに
より受信回路、復調回路の特性を測定するものである。
信特性の測定及びＢＥＲ（ビットエラー率）の測定は、
外部測定器１２により連続した疑似乱数パターンを発生
させ、その出力を受信して結果と測定器１２から実際に
出力された信号とを試験装置１１により比較することに
より受信回路、復調回路の特性を測定するものである。
【００２８】送信開始・終了を繰り返すことによる電力
の変化時の不要輻射の有無の測定は、試験装置１１から
の指示により送信の開始・終了を繰り返すことにより、
電力の変化時における不要輻射の発生の有無を外部測定
機１２により確認するものである。
の変化時の不要輻射の有無の測定は、試験装置１１から
の指示により送信の開始・終了を繰り返すことにより、
電力の変化時における不要輻射の発生の有無を外部測定
機１２により確認するものである。
【００２９】入力電力に対する信号強度の表示精度の測
定は、外部測定機１２により強度の異なる信号を入力
し、これにより受信回路が生成する信号レベル表示信号
が所定の精度を有するか否かを確認するものである。以
上の測定を行う際に、試験装置１１が直接アナログ回路
部に接続され、動作が確認される。しかも、試験装置１
１はコンピュータのＰＣＭＣＩＡソケットと接続するた
めのコネクタ２に接続され、測定が行えるため、シール
ドカバーなどが外された状態ではなく、実使用状態に近
い状態で測定が可能となる。このため、精度良く測定を
行うことができる。
定は、外部測定機１２により強度の異なる信号を入力
し、これにより受信回路が生成する信号レベル表示信号
が所定の精度を有するか否かを確認するものである。以
上の測定を行う際に、試験装置１１が直接アナログ回路
部に接続され、動作が確認される。しかも、試験装置１
１はコンピュータのＰＣＭＣＩＡソケットと接続するた
めのコネクタ２に接続され、測定が行えるため、シール
ドカバーなどが外された状態ではなく、実使用状態に近
い状態で測定が可能となる。このため、精度良く測定を
行うことができる。
【００３０】次に、調整動作について説明する。図６に
本発明の一実施例の調整値設定時の動作フローチャート
を示す。調整時設定時には、試験装置１１はモード切換
回路４を制御して、アナログ回路部９のセレクタ９ａか
ら遅延時間又は基準値を設定すべき回路の出力アナログ
信号を選択し、アナログ回路部９のＡ／Ｄ変換器９ｂに
供給し、Ａ／Ｄ変換器９ｂによりディジタルデータに変
換してモード切換回路４に供給する（ステップＳ３−
１、Ｓ３−２）。
本発明の一実施例の調整値設定時の動作フローチャート
を示す。調整時設定時には、試験装置１１はモード切換
回路４を制御して、アナログ回路部９のセレクタ９ａか
ら遅延時間又は基準値を設定すべき回路の出力アナログ
信号を選択し、アナログ回路部９のＡ／Ｄ変換器９ｂに
供給し、Ａ／Ｄ変換器９ｂによりディジタルデータに変
換してモード切換回路４に供給する（ステップＳ３−
１、Ｓ３−２）。
【００３１】次に、試験装置１１はモード切換回路４に
供給されたディジタルデータを遅延時間あるいは基準値
に変換して、変換したディジタルデータを、ＭＰＵ５を
介してメモリ７に設定された不揮発領域メモリ領域７ａ
に格納する（ステップＳ３−３、Ｓ３−４）。
供給されたディジタルデータを遅延時間あるいは基準値
に変換して、変換したディジタルデータを、ＭＰＵ５を
介してメモリ７に設定された不揮発領域メモリ領域７ａ
に格納する（ステップＳ３−３、Ｓ３−４）。
【００３２】図７に本発明の一実施例の通常動作時のＰ
Ｃカードの動作フローチャートを示す。通常動作時に
は、ＰＣカード１には、ＰＣカード１が接続されている
パーソナルコンピュータ等から図３（Ａ）、図３（Ｃ）
に示されるタイミングで、電源及びリセット信号が供給
され、ＰＣカード１は通常モードに設定される。
Ｃカードの動作フローチャートを示す。通常動作時に
は、ＰＣカード１には、ＰＣカード１が接続されている
パーソナルコンピュータ等から図３（Ａ）、図３（Ｃ）
に示されるタイミングで、電源及びリセット信号が供給
され、ＰＣカード１は通常モードに設定される。
【００３３】ＰＣカード１が通常モードに設定される
と、ＭＰＵ５は、まず、図６の調整値設定動作でメモリ
７の不揮発性領域に格納されたディジタルデータを読み
出しＬＡＮコントローラ６及び信号変換部８を介してア
ナログ回路部９のデータが格納された領域に対応した回
路に回路の遅延時間又は基準値等の調整値として供給
し、アナログ回路部９を制御する（ステップＳ４−１〜
Ｓ４−３）。
と、ＭＰＵ５は、まず、図６の調整値設定動作でメモリ
７の不揮発性領域に格納されたディジタルデータを読み
出しＬＡＮコントローラ６及び信号変換部８を介してア
ナログ回路部９のデータが格納された領域に対応した回
路に回路の遅延時間又は基準値等の調整値として供給
し、アナログ回路部９を制御する（ステップＳ４−１〜
Ｓ４−３）。
【００３４】アナログ回路部９に調整値が供給される
と、ＰＣカード１の全体が通常動作状態とされ、パーソ
ナルコンピュータからの指示に応じて無線通信を実行す
る（ステップＳ４−４、Ｓ４−５）。以上により、アナ
ログ回路部９の調整が可能となる。
と、ＰＣカード１の全体が通常動作状態とされ、パーソ
ナルコンピュータからの指示に応じて無線通信を実行す
る（ステップＳ４−４、Ｓ４−５）。以上により、アナ
ログ回路部９の調整が可能となる。
【００３５】なお、本実施例ではＩＣカードとしてＰＣ
ＭＣＩＡに準拠したＬＡＮカードについて説明したが、
アナログ回路とディジタル回路とが混在し、インタフェ
ース回路を介して外部回路と接続される構成の電子装置
であれば本発明は適用できる。
ＭＣＩＡに準拠したＬＡＮカードについて説明したが、
アナログ回路とディジタル回路とが混在し、インタフェ
ース回路を介して外部回路と接続される構成の電子装置
であれば本発明は適用できる。
【００３６】
【発明の効果】上述の如く、本発明の請求項１によれ
ば、インタフェース回路と外部接続端子との間に設けら
れモード切換手段によりアナログ回路の入出力の制御を
行う第２のモードとを選択することにより、インタフェ
ース回路を介さずにアナログ回路の入出力の制御が行え
るため、外部接続端子からアナログ回路の試験調整が可
能となり、したがって、ケースを閉蓋した状態で試験調
整が可能となり、実使用状態に近い状態で試験調整が可
能となるので、精度の高い試験調整が可能となるととも
に、試験時のアナログ信号に応じたディジタルデータを
メモリ領域に格納し、メモリ領域に格納されたディジタ
ルデータに応じて設定制御手段によりアナログ回路を調
整できる等の特長を有する。
ば、インタフェース回路と外部接続端子との間に設けら
れモード切換手段によりアナログ回路の入出力の制御を
行う第２のモードとを選択することにより、インタフェ
ース回路を介さずにアナログ回路の入出力の制御が行え
るため、外部接続端子からアナログ回路の試験調整が可
能となり、したがって、ケースを閉蓋した状態で試験調
整が可能となり、実使用状態に近い状態で試験調整が可
能となるので、精度の高い試験調整が可能となるととも
に、試験時のアナログ信号に応じたディジタルデータを
メモリ領域に格納し、メモリ領域に格納されたディジタ
ルデータに応じて設定制御手段によりアナログ回路を調
整できる等の特長を有する。
【００３７】請求項２によれば、試験時に第１のモード
でアナログ回路の試験結果に応じたディジタルデータを
メモリ領域に格納しておき、通常動作時にメモリ領域に
格納されたディジタルデータに応じてアナログ回路を調
整することができるため、最適な状態で電子装置を動作
させることができる等の特長を有する。
でアナログ回路の試験結果に応じたディジタルデータを
メモリ領域に格納しておき、通常動作時にメモリ領域に
格納されたディジタルデータに応じてアナログ回路を調
整することができるため、最適な状態で電子装置を動作
させることができる等の特長を有する。
【図１】本発明の一実施例のブロック構成図である。
【図２】本発明の一実施例のモード切換回路の動作フロ
ーチャートである。
ーチャートである。
【図３】本発明の一実施例のモード切換動作の波形図で
ある。
ある。
【図４】本発明の一実施例の試験時のブロック構成図で
ある。
ある。
【図５】本発明の一実施例の試験装置の動作フローチャ
ートである。
ートである。
【図６】本発明の一実施例の調整値設定動作の動作フロ
ーチャートである。
ーチャートである。
【図７】本発明の一実施例の通常動作時の動作フローチ
ャートである。
ャートである。
【図８】従来の一例のブロック構成図である。
１ ＩＣカード
２ コネクタ
３ インタフェース回路
４ モード切換回路
５ マイクロプロセッサ
６ ＬＡＮコントローラ
７ メモリ
８ 信号変換部
９ アナログ回路部
１０ アンテナ
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平８−22512（ＪＰ，Ａ)
特開 平３−113617（ＪＰ，Ａ)
特開 平８−22346（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06K 17/00
G06K 19/07
G06F 3/06 - 3/08
H04B 1/38 - 1/58
Claims (2)
- 【請求項１】 論理回路とアナログ回路とが搭載された
電子機器において、前記アナログ回路に設けられ、前記アナログ回路で処理
される所望のアナログ信号を選択するセレクタと、 前記アナログ回路に設けられ、前記セレクタで選択され
たアナログ信号をディジタルデータに変換するＡ／Ｄ変
換器と、 外部接続端子と前記論理回路との入出力の制御を行う第
１のモードと、該外部接続端子と前記アナログ回路との
入出力の制御を行う第２のモードとを該外部接続端子か
らの指示に基づいて切り替えるモード切換手段と、 前記論路回路に設けられ、前記ディジタルデータを格納
するメモリ領域と、 前記メモリ領域に格納されたディジタルデータに基づい
て前記アナログ回路の設定を制御する設定制御部とを有
し、 前記外部接続端子からの指示に基づいて、前記モード切
換手段を前記第２のモードに切り換え、前記アナログ回
路の入出力を制御し、前記セレクタで選択されたアナロ
グ信号を前記Ａ／Ｄ変換器でディジタルデータに変換
し、一旦、前記外部接続端子から出力した後、前記モー
ド切換手段を前記第１のモードとし、前記外部接続端子
からのディジタルデータを前記メモリ領域に格納する こ
とを特徴とする電子機器。 - 【請求項２】 試験時に、試験装置から前記外部接続端
子に供給される指示に基づいて前記モード切換手段を前
記第２のモードに切り替え、前記試験装置からの指示に基づいて 前記第２のモードで
前記アナログ回路の入出力を制御させ、前記試験装置からの指示に基づいて 前記アナログ回路か
ら得られるアナログ信号から前記セレクタにより調整を
必要とするアナログ信号を選択させ、前記セレクタにより選択されたアナログ信号を 前記Ａ／
Ｄ変換器によりディジタルデータに変換させ、 前記Ａ／Ｄ変換器により変換されたディジタルデータを
前記試験装置に出力し、 前記試験装置から前記外部接続端子に供給される指示に
基づいて前記モード切換手段を前記第１のモードに切り
替え、 前記試験装置から前記外部接続端子に供給されるディジ
タルデータを前記第１の前記メモリ領域に格納させ、 通常動作時に、前記設定制御部により前記メモリ領域に
格納されたディジタルデータにより前記アナログ回路の
設定を制御することを特徴とする請求項１記載の電子装
置の調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01335796A JP3469698B2 (ja) | 1996-01-29 | 1996-01-29 | 電子装置、及び、その調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01335796A JP3469698B2 (ja) | 1996-01-29 | 1996-01-29 | 電子装置、及び、その調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09204507A JPH09204507A (ja) | 1997-08-05 |
| JP3469698B2 true JP3469698B2 (ja) | 2003-11-25 |
Family
ID=11830859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01335796A Expired - Fee Related JP3469698B2 (ja) | 1996-01-29 | 1996-01-29 | 電子装置、及び、その調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3469698B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6182162B1 (en) * | 1998-03-02 | 2001-01-30 | Lexar Media, Inc. | Externally coupled compact flash memory card that configures itself one of a plurality of appropriate operating protocol modes of a host computer |
| KR100476555B1 (ko) * | 1998-07-20 | 2005-07-07 | 삼성전기주식회사 | 피씨메모리카드의 프로그램을 위한 카드지그장치 |
| US6845249B1 (en) * | 1999-05-24 | 2005-01-18 | Sierra Wireless, Inc. | Analog test output switchably connected to PCMCIA connector pin |
| JP3815936B2 (ja) | 2000-01-25 | 2006-08-30 | 株式会社ルネサステクノロジ | Ｉｃカード |
-
1996
- 1996-01-29 JP JP01335796A patent/JP3469698B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09204507A (ja) | 1997-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1546739B1 (en) | Rf chip testing method and system | |
| US20050258856A1 (en) | High-speed interface circuit test module, module under high-speed interface circuit test, and high-speed interface circuit test method | |
| CN110460358B (zh) | Nfc系统中的相位补偿 | |
| US6580931B1 (en) | Printed circuit board including EMI reducing circuits, an information processing apparatus having the board and a method to select the circuits | |
| US20110136449A1 (en) | Testing System and Power Calibration Method Thereof | |
| EP0376666A1 (en) | The setting of electronic circuits | |
| US5057783A (en) | Automatic impedance matching | |
| US20040178816A1 (en) | Apparatus for testing integrated circuits | |
| US5978659A (en) | Radio characteristic evaluating apparatus of mobile telecommunication device | |
| US20030057940A1 (en) | Testing apparatus including testing board having wirings connected to common point and method of testing semiconductor device by composing signals | |
| WO2003014749A1 (en) | Emi analyzer capable of analyzing and reducing each electromagnetic interference component | |
| JP3469698B2 (ja) | 電子装置、及び、その調整方法 | |
| JP2002296310A (ja) | 電力分布表示制御装置および電力分布表示制御方法 | |
| JP3708458B2 (ja) | 移動端末機送信パワー測定装置および測定方法 | |
| JP2003185689A (ja) | 電界測定装置、電界測定方法、プログラム、及び記憶媒体 | |
| JP3239195B2 (ja) | 位置検出装置および位置検出方法 | |
| EP1336112A2 (en) | Method and system for automated measuring of electromagnetic emissions | |
| CN211478501U (zh) | 用于无线充电测试及开发的多功能装置 | |
| KR20020054571A (ko) | 이동통신 단말기 시험장치 | |
| JP2003043124A (ja) | 試験装置、及びキャリブレーション方法 | |
| JP3991308B2 (ja) | 携帯端末およびその周波数特性調整方法 | |
| KR100434046B1 (ko) | Ｃｄｍａ 기지국 송수신 안테나 전압 정재파비 측정 장치및 방법 | |
| JP3393187B2 (ja) | 半導体デバイス測定装置 | |
| JPH0989954A (ja) | 電子部品・電子回路網測定装置 | |
| JP2000349523A (ja) | 光通信を用いたアンテナ特性調整装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030826 |
|
| LAPS | Cancellation because of no payment of annual fees |