JP3466876B2 - Manufacturing method of electroluminescence device - Google Patents

Manufacturing method of electroluminescence device

Info

Publication number
JP3466876B2
JP3466876B2 JP15876297A JP15876297A JP3466876B2 JP 3466876 B2 JP3466876 B2 JP 3466876B2 JP 15876297 A JP15876297 A JP 15876297A JP 15876297 A JP15876297 A JP 15876297A JP 3466876 B2 JP3466876 B2 JP 3466876B2
Authority
JP
Japan
Prior art keywords
conductive film
film
manufacturing
conductive
electroluminescence device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15876297A
Other languages
Japanese (ja)
Other versions
JPH118065A (en
Inventor
正樹 栗林
和則 上野
雄一 橋本
章弘 妹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP15876297A priority Critical patent/JP3466876B2/en
Priority to US09/092,868 priority patent/US6215244B1/en
Priority to EP98304717A priority patent/EP0886329A3/en
Publication of JPH118065A publication Critical patent/JPH118065A/en
Application granted granted Critical
Publication of JP3466876B2 publication Critical patent/JP3466876B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、エレクトロ・ルミ
ネセンス素子の製造法に関し、特に、長時間に亙った安
定発光を実現した有機エレクトロ・ルミネセンス素子の
製造法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an electroluminescence device, and more particularly to a method for manufacturing an organic electroluminescence device which realizes stable light emission for a long time.

【0002】[0002]

【従来の技術】有機エレクトロ・ルミネセンスとして、
例えば特開平6−256759号公報、特開平6−13
6360号公報、特開平6−188074号公報、特開
平6−192654号公報や特開平8−41452号公
報に開示されたものが知られている。
2. Description of the Related Art As organic electroluminescence,
For example, JP-A-6-256759 and JP-A-6-1313.
Known are those disclosed in Japanese Patent No. 6360, Japanese Patent Application Laid-Open Nos. 6-188084, 6-192654, and 8-41452.

【0003】また、これらの有機エレクトロ・ルミネセ
ンスは、例えば特開平8−241048号公報に記載の
薄膜トランジスタによって駆動することが知られてい
る。
It is known that such organic electroluminescence is driven by a thin film transistor described in, for example, Japanese Patent Laid-Open No. 241048/1996.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、有機エ
レクトロ・ルミネセンスは、その成膜の工程中におい
て、大気、特に僅かの水分を含む大気に晒されるだけ
で、発光時間が大幅に短縮されてしまい、この事が実用
化の上で、大きな障害となっていた。
However, the organic electroluminescence is exposed to the atmosphere, particularly the atmosphere containing a small amount of water during the film forming process, and the emission time is greatly shortened. , This was a big obstacle to practical use.

【0005】特に、フルカラー表示のためには、赤色、
緑色及び青色の三原色の発光を必要とするため、それぞ
れの色を発光する3種の有機エレクトロ・ルミネセンス
膜を用意し、カラーフィルターの製造プロセス技術など
で使用されているフォトリソプロセスを採用することに
よって、所定のパターニングされた有機エレクトロ・ル
ミネセンス素子を作成することが行なわれていたが、フ
ォトリソプロセスは、大気中で実施することが必要であ
り、さらにこのプロセスは、湿式である場合が多いの
で、実質上、有機エレクトロ・ルミネセンスには、フォ
トリソプロセスによるパターニングを採用できない、と
いう問題点を有していた。
In particular, for full color display, red,
Since three primary colors, green and blue, are required to be emitted, prepare three types of organic electroluminescent films that emit each color and adopt the photolithography process used in the manufacturing process technology of color filters. Have made certain patterned organic electroluminescent devices, but the photolithography process needs to be performed in the atmosphere, and the process is often wet. Therefore, there is a problem that the patterning by the photolithography process cannot be adopted for the organic electroluminescence substantially.

【0006】このため、三原色を同一基板上で発光させ
ることができるエレクトロ・ルミネセンス素子の実用化
は、なされていないのが現状であった。
Therefore, the electroluminescence device capable of emitting light of the three primary colors on the same substrate has not been put into practical use at present.

【0007】本発明の目的は、前述の問題点を解消した
エレクトロ・ルミネセンス素子、特に、エレクトロ・ル
ミネセンス素子の製造法を提供することにある。
It is an object of the present invention to provide a method for manufacturing an electroluminescence device, particularly an electroluminescence device, which solves the above-mentioned problems.

【0008】本発明の別の目的は、三原色発光の有機エ
レクトロ・ルミネセンスを同一基板上に形成することが
でき、同時に、長時間の連続した安定高輝度発光を実現
したエレクトロ・ルミネセンス素子の製造法を提供する
ことにある。
Another object of the present invention is to provide an electroluminescent device capable of forming organic electroluminescence of three primary color light emission on the same substrate, and at the same time realizing continuous stable high brightness light emission for a long time. To provide a manufacturing method.

【0009】本発明の別の目的は、三原色発光の有機エ
レクトロ・ルミネセンスを同一基板上に形成する時、全
工程にわたって、大気に晒すことなく、真空中、減圧空
間内又は乾燥窒素雰囲気中で、実施できる様になした有
機エレクトロ・ルミネセンスの製造法を提供することに
ある。
Another object of the present invention is to form an organic electroluminescence device of three primary color emission on the same substrate, in a vacuum, in a reduced pressure space or in a dry nitrogen atmosphere, without exposing it to the atmosphere during the whole process. , And to provide a method for producing organic electroluminescence which can be carried out.

【0010】[0010]

【課題を解決するための手段】本発明は、単結晶シリコ
ン基板の表面を多孔質化させ、多孔質シリコン膜を形成
し、該多孔質シリコン膜上に第1導電膜を形成し、該第
1導電膜上にエレクトロ・ルミネセンス膜を形成し、該
エレクトロ・ルミネセンス膜上に第2導電膜を形成し、
第1導電層と、エレクトロ・ルミネセンス膜と、第2導
電膜との積層体を単結晶シリコン基板から剥離し、該積
層体を第1基材上に設けるエレクトロ・ルミネセンス素
子の製造法を特徴とする。
This onset bright [Means for solving problems] The surface of the single crystal silicon substrate is made porous to form a porous silicon film, a first conductive film formed on the porous silicon film, the Forming an electroluminescent film on the first conductive film, and forming a second conductive film on the electroluminescent film;
A method for manufacturing an electroluminescence device, in which a laminate of a first conductive layer, an electroluminescent film, and a second conductive film is peeled from a single crystal silicon substrate and the laminate is provided on a first base material. Characterize.

【0011】[0011]

【0012】本発明において、前記結晶シリコン基板の
表面は、凹凸形状をなしているのが好ましい。
In the present invention, the surface of the crystalline silicon substrate is preferably uneven.

【0013】本発明において、前記多孔質シリコン膜
は、結晶シリコン基板上に島状に分布されているのが好
ましい。
In the present invention, the porous silicon film is preferably distributed in an island shape on the crystalline silicon substrate.

【0014】本発明において、前記第1基材は、第3導
電膜が設けられ、該第3導電膜と前記積層体の第2導電
膜とを電気的に接続させる工程を有するのが好ましい。
In the present invention, it is preferable that the first base material is provided with a third conductive film and has a step of electrically connecting the third conductive film and the second conductive film of the laminate.

【0015】本発明において、前記電気的に接続させる
工程は、接着性導電材によってなされるのが好ましい。
In the present invention, the step of electrically connecting is preferably performed with an adhesive conductive material.

【0016】本発明において、前記第3導電膜は、スト
ライプ形状をなしているのが好ましい。
In the present invention, the third conductive film preferably has a stripe shape.

【0017】本発明において、第4導電膜を設けた第2
基材を用意し、該第4導電膜と前記第1導電膜とを電気
的に接続させる工程を有するのが好ましい。
In the present invention, the second conductive film having the fourth conductive film is provided.
It is preferable to have a step of preparing a base material and electrically connecting the fourth conductive film and the first conductive film.

【0018】本発明において、前記第1基材は、ストラ
イプ形状の第3導電膜が設けられ、該第3導電膜と前記
積層体の第2導電膜とを電気的に接続させる工程、及び
ストライプ形状の第4導電膜を設けた第2基材を用意
し、該第3の導電膜のストライプ形状に対して交差配意
し、該第4導電膜と前記第1導電膜とを電気的に接続さ
せる工程を有するのが好ましい。
In the present invention, the first base material is provided with a stripe-shaped third conductive film, the step of electrically connecting the third conductive film and the second conductive film of the laminate, and the stripe. A second base material provided with a fourth conductive film having a shape is prepared, and the fourth conductive film and the first conductive film are electrically connected to each other by crossing the stripe shape of the third conductive film. It is preferable to have a step of connecting.

【0019】本発明において、前記剥離工程後の第1導
電膜を研磨する工程を有するのが好ましい。
The present invention preferably has a step of polishing the first conductive film after the peeling step.

【0020】本発明において、前記エレクトロ・ルミネ
センス膜は、有機エレクトロ・ルミネセンス膜であるの
が好ましい。
In the present invention, the electroluminescence film is preferably an organic electroluminescence film.

【0021】本発明において、前記第1導電膜は、陽極
をなし、前記第2導電膜は、陰極をなすのが好ましい。
In the present invention, it is preferable that the first conductive film serves as an anode and the second conductive film serves as a cathode .

【0022】本発明において、前記第1導電膜は、透明
導電膜であり、前記第2導電膜は、金属膜であるのが好
ましい。
In the present invention, the first conductive film is preferably a transparent conductive film, and the second conductive film is preferably a metal film.

【0023】本発明において、前記第1基材は、アクテ
ィブマトリクス駆動用薄膜トランジスタ回路を備え、該
回路のドレイン部と前記第2導電膜とを電気的に接続さ
せる工程を有するのが好ましい。
In the present invention, it is preferable that the first substrate includes an active matrix driving thin film transistor circuit, and has a step of electrically connecting a drain portion of the circuit and the second conductive film.

【0024】本発明において、前記第1基材は、アクテ
ィブマトリクス駆動用薄膜トランジスタ回路を備え、該
回路のドレイン部と前記第2導電膜とを電気的に接続さ
せる工程、及びコモン電極となる導電膜を設けた第2基
材を用意し、該導電膜と前記第1導電膜とを電気的に接
続させる工程を有するのが好ましい。
In the present invention, the first base material includes an active matrix driving thin film transistor circuit, the step of electrically connecting the drain portion of the circuit and the second conductive film, and a conductive film to be a common electrode. It is preferable to have a step of preparing a second base material provided with and electrically connecting the conductive film and the first conductive film.

【0025】本発明において、透孔を有する前記第1基
材を用意し、該透孔中に接着性導電材を配置する工程、
透孔中の接着性導電材と前記第2導電膜とを接着させる
工程、及びアクティブマトリクス用薄膜トランジスタ回
路を備えた第2基材を用意し、該回路のドレイン部と前
記接着性導電材とを接着させる工程を有するのが好まし
い。
In the present invention, a step of preparing the first base material having a through hole and disposing an adhesive conductive material in the through hole,
A step of adhering the adhesive conductive material in the through hole and the second conductive film, and a second base material provided with an active matrix thin film transistor circuit are prepared, and the drain portion of the circuit and the adhesive conductive material are prepared. It is preferable to have a step of adhering.

【0026】本発明において、透孔を有する前記第1基
材を用意し、該透孔中に接着性導電材を配置する工程、
透孔中の接着性導電材と前記第2導電膜とを接着させる
工程、アクティブマトリクス用薄膜トランジスタ回路を
備えた第2基材を用意し、該回路のドレイン部と前記接
着性導電材とを接着させる工程、及びコモン電極となる
導電膜を設けた第3基材を用意し、該導電膜を前記第1
導電膜とを電気的に接続させる工程を有するのが好まし
い。
In the present invention, a step of preparing the first base material having a through hole and disposing an adhesive conductive material in the through hole,
Step of adhering the adhesive conductive material in the through hole and the second conductive film, preparing a second base material having an active matrix thin film transistor circuit, and adhering the drain portion of the circuit and the adhesive conductive material And a third base material provided with a conductive film serving as a common electrode is prepared, and the conductive film is formed into the first conductive film.
It is preferable to have a step of electrically connecting to the conductive film.

【0027】[0027]

【0028】[0028]

【0029】本発明において、前記結晶シリコン基板
は、単結晶シリコン基板であるのが好ましい。
In the present invention, the crystalline silicon substrate is preferably a single crystalline silicon substrate.

【0030】[0030]

【発明の実施の形態】本発明を実施例に従って説明す
る。以下、本明細書において、エレクトロ・ルミネセン
スを「EL」と記載する。
BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described with reference to Examples. Hereinafter, in the present specification, electroluminescence is referred to as “EL”.

【0031】(実施例1)この実施例によるEL素子の
製造法においては、まず、図1に示すように、表面凹凸
形成した単結晶Si(シリコン)基板11を陽極化成
(陽極酸化)することにより多孔質Si層12を形成す
る。この陽極化成法による多孔質Si層12の形成方法
はよく知られており(例えば、応用物理第57巻、第1
1号、第1710頁(1988))、例えば、電流密度
を30mAとし、陽極化成溶液としてHF:H2O:C2
BR>H5OH=1:1:1を用いた場合、得られる多孔質
層Si12の厚さは5〜50μm、多孔度(poros
ity)は10〜50%である。この多孔質Si層12
の厚さは、単結晶Si基板11を繰り返し使用する観点
からは、この単結晶Si基板11の厚さの減少を少なく
し、使用可能回数を多くするために、可能な限り薄くす
ることが望ましく、好適には5〜15μm、例えば約1
0μmに選ばれる。また、単結晶Si基板11は、陽極
化成によりその上に多孔質Si層12を形成する観点か
らはp型であることが望ましいが、n型であっても、条
件設定によっては多孔質Si層12を形成することが可
能である。
Example 1 In the method of manufacturing an EL element according to this example, first, as shown in FIG. 1, a single crystal Si (silicon) substrate 11 having an uneven surface is anodized (anodized). Thus, the porous Si layer 12 is formed. The method of forming the porous Si layer 12 by this anodization method is well known (for example, Applied Physics Vol. 57, No. 1).
No. 1, p. 1710 (1988)), for example, the current density is 30 mA, and the anodizing solution is HF: H 2 O: C 2
When BR> H 5 OH = 1: 1: 1 is used, the resulting porous layer Si12 has a thickness of 5 to 50 μm and a porosity (poros).
It) is 10 to 50%. This porous Si layer 12
From the viewpoint of repeatedly using the single crystal Si substrate 11, it is desirable to make the thickness as thin as possible in order to reduce the decrease in the thickness of the single crystal Si substrate 11 and increase the number of times it can be used. , Preferably 5-15 μm, eg about 1
It is selected to be 0 μm. Further, the single crystal Si substrate 11 is preferably p type from the viewpoint of forming the porous Si layer 12 thereon by anodization, but even if it is n type, depending on the condition settings, the porous Si layer 12 may be formed. It is possible to form 12.

【0032】単結晶Si基板1の表面凹凸は、例えばE
L表示に適用した際の画素の大きさ、密度に対応させれ
ばよい。また、カラーEL素子に適用する場合には、凸
部のピッチを3倍長に設定すればよい。
The surface roughness of the single crystal Si substrate 1 is, for example, E
It suffices to correspond to the size and density of pixels when applied to L display. When applied to a color EL element, the pitch of the convex portions may be set to triple the length.

【0033】また、凸部の高さは、多孔質Si12の膜
厚の数値より大きい数値、好ましくは2倍〜20倍程度
に設定される。
Further, the height of the convex portion is set to a value larger than the numerical value of the film thickness of the porous Si 12, preferably about 2 to 20 times.

【0034】次に、図1の多孔質Si12の上に、図2
のITO膜21を蒸着法により100nm厚で成膜し
た。
Next, on the porous Si 12 shown in FIG.
The ITO film 21 of was formed to a thickness of 100 nm by vapor deposition.

【0035】次に、このITO膜21を設けたSi基板
を市販の蒸着装置(日本真空技術(株)製)の基板ホル
ダに固定して、モリブデン製の抵抗加熱ボートにN,
N′−ビス(3−メチルフェニル)−N,N′−ジフェ
ニル〔1,1′−ビフェニル〕−4−4′−ジアミン
(TPD)を200mg入れ、また違うモリブデン製ボ
ートに4,4′−ビス(2,2′−ジフェニルビニル)
ビフェニル(DPVBi)を200mg入れて真空層を
1×10-4Paまで減圧した。その後、TPD入りの上
記ボートを215〜220℃まで加熱し、TPDを蒸着
速度0.1〜0.3nm/sでSi基板上に蒸着して、
図3の膜厚60nmの正孔注入層31を成膜した。この
ときの基板温度は室温であった。これを真空槽から取り
出すことなく、正孔注入層31の上に、もう一つのボー
トよりDPVBiを発光層32として40nm積層蒸着
した。蒸着条件はボート温度が240℃であり、蒸着速
度は0.1〜0.3nm/s、基板温度は室温であっ
た。これを真空槽から取り出して、上記発光層の上にス
テンレススチール製のマスクを設置し、再び基板ホルダ
に固定した。次に、モリブデン製ボートにトリス(8−
キノリノール)アルミニウム(Alq3)を200mg
入れて真空槽に装着した。さらに、モリブデン製の抵抗
加熱ボートにマグネシウムリボンを1g入れ、また違う
タングステン製のバスケットに銀ワイヤを500mg入
れ蒸着した。その後、真空槽を1×10-4Paまで減圧
してから、Alq3の入ったボートを230℃まで加熱
し、Alq3層33を0.01〜0.03nm/sの蒸
着速度で20nm蒸着した。
Next, the Si substrate provided with the ITO film 21 was fixed to a substrate holder of a commercially available vapor deposition apparatus (manufactured by Nippon Vacuum Technology Co., Ltd.), and was placed in a resistance heating boat made of molybdenum.
200 mg of N'-bis (3-methylphenyl) -N, N'-diphenyl [1,1'-biphenyl] -4-4'-diamine (TPD) was put into another molybdenum boat and 4,4'- Bis (2,2'-diphenylvinyl)
200 mg of biphenyl (DPVBi) was added and the vacuum layer was decompressed to 1 × 10 −4 Pa. Then, the above boat containing TPD is heated to 215 to 220 ° C., TPD is vapor-deposited on a Si substrate at a vapor deposition rate of 0.1 to 0.3 nm / s,
The hole injection layer 31 having a film thickness of 60 nm in FIG. 3 was formed. The substrate temperature at this time was room temperature. Without taking this out of the vacuum chamber, DPVBi was laminated and vapor-deposited as a light emitting layer 32 in a thickness of 40 nm on the hole injection layer 31 from another boat. As for the vapor deposition conditions, the boat temperature was 240 ° C., the vapor deposition rate was 0.1 to 0.3 nm / s, and the substrate temperature was room temperature. This was taken out of the vacuum chamber, a stainless steel mask was placed on the light emitting layer, and it was fixed again to the substrate holder. Next, add a tris (8-
200 mg of quinolinol) aluminum (Alq 3 )
It was put in and attached to a vacuum chamber. Further, 1 g of magnesium ribbon was put in a resistance heating boat made of molybdenum, and 500 mg of silver wire was put in a different basket made of tungsten and vapor-deposited. After that, the pressure in the vacuum chamber was reduced to 1 × 10 −4 Pa, and then the boat containing Alq 3 was heated to 230 ° C. to deposit the Alq 3 layer 33 at a deposition rate of 0.01 to 0.03 nm / s at 20 nm. did.

【0036】この結果、多孔質Si12の上に、透明電
極となるITO膜21上にEL層3となる正孔注入層3
1、発光層32とAlq3層33との積層体が形成され
た。
As a result, the hole injection layer 3 to be the EL layer 3 on the ITO film 21 to be the transparent electrode is formed on the porous Si 12.
1. A laminated body of the light emitting layer 32 and the Alq 3 layer 33 was formed.

【0037】さらに、銀を0.01nm/sの蒸着速度
で同時に抵抗加熱法により、もう一方のモリブデンボー
トからマグネシウムを1.4nm/sの蒸着速度で蒸着
し始めた。上記条件でマグネシウムと銀の混合金属電極
をEL層3の上に150nmの厚さで積層蒸着し、図4
の対向電極41とした。この素子を乾燥窒素中にて、0
vから10v、0vから−10vへ0.5v間隔で5秒
ずつで印加し、エージングを行なった。
Further, silver was simultaneously vapor-deposited at a vapor deposition rate of 0.01 nm / s by a resistance heating method from another molybdenum boat at a vapor deposition rate of 1.4 nm / s. Under the above conditions, a mixed metal electrode of magnesium and silver was laminated and vapor-deposited on the EL layer 3 to a thickness of 150 nm.
Was used as the counter electrode 41. This device was placed in dry nitrogen at 0
Aging was performed by applying voltage from v to 10v and from 0v to -10v at 0.5v intervals for 5 seconds each.

【0038】次に、図5に図示する貼合せ基板51を乾
燥窒素チャンバ内に保持する。この際、基板51には、
予めストライプ形状の金属(銀、アルミニウム、金、プ
ラチナ、銅等)電極52が、前述において作成した凸部
の位置に対応させて配置させており、さらに各ストライ
プ形状の金属電極52の上に、前述の凸部のピッチと同
一ピッチで熱硬化性導電接着剤又は紫外線若しくは電子
線硬化性導電接着剤などの接着性電気接続体53が配置
されている。
Next, the bonded substrate stack 51 shown in FIG. 5 is held in the dry nitrogen chamber. At this time, the substrate 51 has
The stripe-shaped metal (silver, aluminum, gold, platinum, copper, etc.) electrodes 52 are arranged in advance so as to correspond to the positions of the convex portions created above, and further, on each stripe-shaped metal electrode 52, Adhesive electrical connections 53 such as a thermosetting conductive adhesive or an ultraviolet or electron beam curable conductive adhesive are arranged at the same pitch as the pitch of the above-mentioned convex portions.

【0039】接着性電気接続体53は、エポキシ系又は
フェノール系熱硬化接着剤又は紫外線若しくは電子性硬
化性接着剤中にカーボン粒子、銀粒子や銅粒子の様な導
電性粒子が分散含有された導電性接着剤を用い、これを
スクリーン印刷法、オフセット印刷法又はディスペンサ
ー塗布法などの採用によって、ストライプ状金属電極5
3の上に塗布、乾燥させることによって得られる。
The adhesive electrical connection body 53 comprises carbon particles, silver particles, copper particles, or other conductive particles dispersed in an epoxy or phenol thermosetting adhesive or an ultraviolet or electronically curable adhesive. By using a conductive adhesive and applying the screen printing method, the offset printing method, the dispenser coating method, or the like, the striped metal electrode 5
It is obtained by coating on 3 and drying.

【0040】上述の導電性接着剤中には、界面接着力を
増強するために、N−(2−アミノエチル)−3−アミ
ノプロピルメチルジメトキシシラン、N−(2−アミノ
エチル)−3−アミノプロピルトリメトキシシラン、3
−アミノプロピルトリメトキシシラン、3−アミノプロ
ピルメチルジエトキシシラン、3−グリシドキシプロピ
ルトリメトキシシランなどのシランカップリング剤を含
有させることができる。
In the above-mentioned conductive adhesive, N- (2-aminoethyl) -3-aminopropylmethyldimethoxysilane and N- (2-aminoethyl) -3- are used in order to enhance the interfacial adhesion. Aminopropyltrimethoxysilane, 3
A silane coupling agent such as -aminopropyltrimethoxysilane, 3-aminopropylmethyldiethoxysilane, 3-glycidoxypropyltrimethoxysilane can be contained.

【0041】次に、図4にて作成した単結晶Si基板1
1を上述した貼合せ基板51がセットされている乾燥窒
素チャンバ内に真空チャンバから移動により搬入させ、
該乾燥窒素チャンバ内の所定位置に保持した。
Next, the single crystal Si substrate 1 prepared in FIG.
1 is moved in from the vacuum chamber into the dry nitrogen chamber in which the above-mentioned bonded substrate 51 is set,
It was held in place in the dry nitrogen chamber.

【0042】次いで、該乾燥窒素チャンバに予め取り付
けておいたアームに固定し、アームを移動させて、該ア
ームの位置を図5にて作成した貼合せ基板51に対し
て、単結晶Si基板11の上の対向電極41と貼合せ基
板51の上の接着性電気接続体53とが対向配置する位
置まで移動させ、次いで該Si基板11と該貼合せ基板
51とを密着重ね合せた。
Next, the single crystal Si substrate 11 is fixed to an arm previously attached to the dry nitrogen chamber, and the arm is moved so that the position of the arm is relative to the bonded substrate 51 prepared in FIG. The counter electrode 41 on the substrate and the adhesive electrical connector 53 on the bonded substrate 51 were moved to a position where they were opposed to each other, and then the Si substrate 11 and the bonded substrate 51 were closely adhered to each other.

【0043】次いで、接着性電気接続体53によって、
両基板11と51との接着が所定の条件(熱印加又は紫
外線電子線照射)によってなされた。
Then, by the adhesive electric connecting body 53,
The two substrates 11 and 51 were bonded to each other under predetermined conditions (heat application or ultraviolet electron beam irradiation).

【0044】次いで、貼合せられた両基板11と51と
が多孔質Si膜12を境にして剥離する様に、両基板1
1と51とに互いに平行方向に応力を印加した。この結
果、両基板11と51とは、多孔質Si膜12から剥離
し、貼合せ基板51の接着性電気接続体53の上に、対
向電極41、EL3と透明電極ITO膜21との積層物
が転写された。この際、多孔質Si膜12には、剥離前
にくさびを打ち込んだりすることによって、剥離工程が
容易に実施できる様に前処理を施するのが好ましい。
Next, both substrates 1 and 51 are separated so that the bonded substrates 11 and 51 are separated with the porous Si film 12 as a boundary.
A stress was applied to 1 and 51 in a direction parallel to each other. As a result, both the substrates 11 and 51 are separated from the porous Si film 12, and the laminated structure of the counter electrodes 41, EL3 and the transparent electrode ITO film 21 is provided on the adhesive electrical connection body 53 of the bonded substrate 51. Was transcribed. At this time, it is preferable that the porous Si film 12 be subjected to a pretreatment by driving a wedge before the peeling so that the peeling process can be easily performed.

【0045】しかる後に、剥離後の貼合せ基板51を乾
燥窒素を充填したメカニカル研磨室に搬入し、そこで剥
離後の透明電極ITO膜21上に残っていた多孔質Si
膜を研磨布をパッドに取り付けたメカニカル研磨機によ
って除去した。
Thereafter, the bonded substrate stack 51 after peeling is carried into a mechanical polishing chamber filled with dry nitrogen, where the porous Si remaining on the transparent electrode ITO film 21 after peeling is carried out.
The film was removed by a mechanical polisher with a polishing cloth attached to the pad.

【0046】次いで、図6に図示するもう1枚の対向貼
合せ基板61を乾燥窒素チャンバ内にセットした。この
対向貼合せ基板61には、剥離後の貼合せ基板51上の
研磨された透明電極ITO膜21の位置が対向する位置
で、前述のストライプ形状金属膜52のストライプ長手
方向と交差する様に、ストライプ形状のITO膜が予め
設けられている。
Next, another opposite bonded substrate 61 shown in FIG. 6 was set in the dry nitrogen chamber. On the facing bonded substrate 61, at a position where the position of the polished transparent electrode ITO film 21 on the bonded substrate 51 after peeling faces the facing bonded substrate 61, so as to intersect the stripe longitudinal direction of the stripe-shaped metal film 52 described above. The stripe-shaped ITO film is provided in advance.

【0047】さらに、この対向貼合せ基板61の周囲に
は、封用接着剤となるエポキシ系接着剤やフェノール系
接着剤がスクリーン印刷法又はディスペンサー塗布法な
どによって事前に塗布されている。
Further, an epoxy adhesive or a phenol adhesive, which serves as a sealing adhesive, is preliminarily applied around the counter bonded substrate 61 by a screen printing method or a dispenser application method.

【0048】この乾燥窒素チャンバ内に、前述の工程で
作成しておいたEL3を備える貼合せ基板61を搬入せ
しめ、所定のアーム動作によって、ストライプ形状IT
O膜62と貼合せ基板51上に転写された透明電極IT
O膜21とが対向する様に、両板貼合せ基板51と61
とを重ね合せ、両基板51と61とを加熱圧着させて、
封用接着剤によって封止、貼合せた。
Into this dry nitrogen chamber, the bonded substrate 61 including EL3 prepared in the above-mentioned step is carried in, and the stripe shape IT is obtained by a predetermined arm operation.
Transparent electrode IT transferred onto O film 62 and bonded substrate 51
Both plate-bonded substrates 51 and 61 so that the O film 21 faces each other.
Are superposed on each other, and the two substrates 51 and 61 are heat-pressed to each other,
It was sealed and bonded with a sealing adhesive.

【0049】こうして、作成した単純マトリックス駆動
用EL装置を図7−図10に図示する駆動装置によって
駆動したところ、良好な動画発光EL表示が20日以上
の長期間に亙った連続高輝度発光の基に、得られた。
When the EL device for driving a simple matrix thus prepared was driven by the driving device shown in FIGS. 7 to 10, a good moving image emitting EL display was displayed with continuous high brightness light emission for a long period of 20 days or more. Was obtained on the basis of

【0050】図8は、一水平走査期間(1H)内の走査
信号線に印加する走査選択信号及び走査非選択信号、並
びに情報信号線に印加する発光信号及び非発光信号の電
圧波形を図示している。走査選択信号の第1位相は、電
圧2V0に設定し、第2位相は、電圧0に設定されてい
る。また、この際、第1位相電圧は、電圧2V0以上で
あってもよい。走査非選択信号は、第1位相及び第2位
相において、電圧0に設定されている。この際、電圧0
に対して、順バイアス方向、又は逆バイアス方向にDC
成分を付与することもできる。また、第1位相電圧を電
圧0に設定し、第2位相電圧を電圧2V0に設定しても
よい。この際、図7の発光信号は、非発光信号として機
能し、また非発光信号は発光信号として機能することに
なる。
FIG. 8 illustrates voltage waveforms of the scan selection signal and the scan non-selection signal applied to the scan signal line and the light emission signal and the non-light emission signal applied to the information signal line in one horizontal scanning period (1H). ing. The first phase of the scan selection signal is set to the voltage 2V 0 , and the second phase is set to the voltage 0. At this time, the first phase voltage may be a voltage of 2V 0 or higher. The scanning non-selection signal is set to voltage 0 in the first phase and the second phase. At this time, voltage 0
DC in the forward bias direction or the reverse bias direction with respect to
Ingredients can also be added. Further, the first phase voltage may be set to 0 and the second phase voltage may be set to 2V 0 . At this time, the light emission signal of FIG. 7 functions as a non-light emission signal, and the non-light emission signal functions as a light emission signal.

【0051】発光信号は、走査選択信号の第1位相の電
圧2V0パルスに同期して電圧−V0の発光誘発信号が設
定され、順バイアス方向の発光閾値電圧2V0以上の電
圧3V0がELに印加されて、発光状態を生じる。更
に、発光信号は、走査選択信号の第2位相の電圧0に同
期して、電圧V0が印加され、この時のELには、電圧
−V0が印加されるが、非発光状態となる。
As the light emission signal, the light emission inducing signal of the voltage -V 0 is set in synchronization with the voltage 2V 0 pulse of the first phase of the scanning selection signal, and the voltage 3V 0 of the light emission threshold voltage 2V 0 or more in the forward bias direction is set. When applied to EL, it produces a light emitting state. Further, the light emission signal in synchronization with the second phase voltage 0 of the scanning selection signal is applied a voltage V 0, the EL at this time, although the voltage -V 0 is applied, the non-emission state .

【0052】非発光信号は、走査選択信号の第1位相電
圧及び第2位相電圧に同期して印加された時、それぞれ
電圧V0が印加され、非発光状態を生じる。
When the non-light-emission signal is applied in synchronization with the first phase voltage and the second phase voltage of the scan selection signal, the voltage V 0 is applied to each and the non-light-emission state occurs.

【0053】一方、走査非選択信号の印加時(非選択期
間)には、ELには、発光信号又は非発光信号の何れか
が情報信号線から受信されるので、発光信号及び非発光
信号を構成する電圧V0及び電圧−V0によって形成され
るAC電圧が印加されることになる。
On the other hand, when the scanning non-selection signal is applied (non-selection period), the EL receives either the light emission signal or the non-light emission signal from the information signal line. An AC voltage formed by the constituent voltage V 0 and the voltage −V 0 will be applied.

【0054】図9は、図7に図示する発光状態を生じさ
せた時の走査選択信号、並びに発光信号及び非発光信号
のタイミング・チャートである。図10は、この時の各
交差部のELに印加される電圧のタイミング・チャート
であり、非選択期間中のELには、閾値電圧以下のAC
電圧が印加された状態を図示している。
FIG. 9 is a timing chart of the scanning selection signal, the light emitting signal and the non-light emitting signal when the light emitting state shown in FIG. 7 is generated. FIG. 10 is a timing chart of the voltage applied to the EL at each intersection at this time.
The figure shows a state in which a voltage is applied.

【0055】(実施例2)前記実施例1で用いた凹凸面
の単結晶Si基板に代えて、平滑面の単結晶Si基板を
用い、多孔質Si膜形成用陽極化成時に凹部に対応する
位置のみにマスクを施し、凸部に対応する位置のみを陽
極化成し、多孔質膜を形成したほかは、実施例1と同様
の方法に沿って、単純マトリクス駆動用EL装置を作成
した。
(Embodiment 2) Instead of the single-crystal Si substrate having the uneven surface used in the first embodiment, a smooth-surface single-crystal Si substrate is used, and the position corresponding to the concave portion is formed during the anodization for forming the porous Si film. A simple matrix driving EL device was produced in the same manner as in Example 1 except that a mask was applied to only the film, and only the position corresponding to the convex portion was anodized to form a porous film.

【0056】本実施例で作成した装置は、良好な動画発
光EL表示の20日以上の連続高輝度発光がなされた。
The device produced in this example produced continuous high-intensity light emission for more than 20 days, which was a good moving image emission EL display.

【0057】(実施例3)前記実施例1で用いた単結晶
Si基板に代えて単結晶Si基板表面に絶縁膜SiO2
を作成した上に多結晶Si膜を形成した基板を用いたほ
かは、実施例1と同様の方法に沿って、単純マトリクス
駆動用EL装置を作成した。
Example 3 Instead of the single crystal Si substrate used in the first example, an insulating film SiO 2 was formed on the surface of the single crystal Si substrate.
A simple matrix driving EL device was prepared in the same manner as in Example 1 except that a substrate having a polycrystalline Si film formed thereon was used.

【0058】本実施例で作成した装置は、良好な動画発
光EL表示が20日以上の連続高輝度発光にもとづいて
なされた。
The device produced in this example produced a good moving picture EL display based on continuous high-luminance light emission for 20 days or longer.

【0059】(実施例4)前記実施例1で用いた凹凸単
結晶Si基板の凸部ピッチを3倍長に設定し、赤色発光
用EL(REL)、緑色発光用EL(GEL)及び青色
発光用EL(BEL)をそれぞれ用い、実施例1の工程
を3回繰返すことによってREL、GEL及びBEL三
原色発光ELを備えた単純マトリクス駆動用EL装置を
作成した。
(Embodiment 4) The protrusion pitch of the concavo-convex single crystal Si substrate used in Embodiment 1 is set to be three times longer, and the EL for red emission (REL), the EL for green emission (GEL) and the blue emission are emitted. By repeating the process of Example 1 three times using the respective ELs (BELs), a simple matrix driving EL device having REL, GEL, and BEL three-primary-color light-emitting ELs was prepared.

【0060】本実施例で作成した装置によってフルカラ
ーEL発光による動画表示を行なったところ、20日以
上の連続高輝度表示が得られた。
When a moving image was displayed by full-color EL emission with the device prepared in this example, continuous high-luminance display for 20 days or more was obtained.

【0061】(実施例5)前記実施例1において図4に
図示する単結晶Si基板と同一のものを作成し、これを
乾燥窒素チャンバ内にアームに載せて搬入させた。該チ
ャンバ内には、予め図11に図示する貼合せ基板111
がセットされている。
Example 5 The same single crystal Si substrate as that shown in FIG. 4 in Example 1 was prepared, and this was loaded into the dry nitrogen chamber by mounting it on an arm. In the chamber, a bonded substrate stack 111 shown in FIG.
Is set.

【0062】この貼合せ基板111には、単結晶Si基
板の凸部と対応する位置に透孔112が設けられてい
る。そして、これら透孔112毎に接着剤性電気接続体
となる導電ペースト剤121が上下とも図12の如く山
なり状に注入配置されている。
This bonded substrate 111 is provided with through holes 112 at positions corresponding to the convex portions of the single crystal Si substrate. Then, a conductive paste agent 121, which serves as an adhesive electric connection body, is injected and arranged in a mountain shape in both upper and lower sides of each of the through holes 112 as shown in FIG.

【0063】透孔121と対向電極41とが相対向する
様に、この貼合せ基板111と図4に図示する単結晶S
i基板とを重ね合せ、両基板を圧着加熱した。
This bonded substrate 111 and the single crystal S shown in FIG. 4 are arranged so that the through hole 121 and the counter electrode 41 face each other.
The i substrate was overlaid, and both substrates were pressed and heated.

【0064】次いで、貼合せ基板111を単結晶Si基
板11上の多孔質Si膜12から剥離し、貼合せ基板1
11の側に透明電極ITO膜21、EL3と対向電極4
1との積層物を転写させた。
Next, the bonded substrate stack 111 is peeled off from the porous Si film 12 on the single crystal Si substrate 11, and the bonded substrate stack 1
On the side of 11, transparent electrode ITO film 21, EL3 and counter electrode 4
The laminate with No. 1 was transferred.

【0065】次いで、同一の乾燥窒素チャンバ内に装填
しておいた図13−図16のTFT基板のドレイン電極
パッド毎に接着性電気接続体131を設けた。このTF
T基板上の接着性電気接続体131と上述の貼合せ基板
111の下面122上の導電ペースト剤121とが相対
向する様に、貼合せ基板111とTFT基板とを重ね合
せ圧着加熱し、両基板を接着性電気接続体131を通し
て固着した。
Next, an adhesive electrical connector 131 was provided for each drain electrode pad of the TFT substrate of FIGS. 13 to 16 loaded in the same dry nitrogen chamber. This TF
The bonding substrate 111 and the TFT substrate are superposed and pressure-bonded to each other so that the adhesive electrical connection 131 on the T substrate and the conductive paste agent 121 on the lower surface 122 of the bonding substrate 111 face each other. The substrate was fixed through the adhesive electrical connection 131.

【0066】次いで、やはり同一チャンバ内に図6に図
示する貼合せ基板61と同一のものを装填しておいた。
この貼合せ基板61の周囲には封止用接着剤117が塗
布されており、この貼合せ基板61上のストライプ状I
TO膜62とTFT基板に貼合せた貼合せ基板111の
上面123側に転写された積層物の透明電極ITO膜2
1とが相対向する様に、両基板を重ね合せ圧着加熱して
固定封止した。
Then, the same substrate as the bonded substrate 61 shown in FIG. 6 was loaded in the same chamber.
A sealing adhesive 117 is applied to the periphery of the bonded substrate 61, and the stripe shape I on the bonded substrate 61 is applied.
The transparent electrode ITO film 2 of the laminate transferred to the upper surface 123 side of the bonded substrate 111 bonded to the TO film 62 and the TFT substrate
Both substrates were superposed and pressure-bonded and heated so as to face each other and fixedly sealed.

【0067】図13は能動マトリックス4端子TFT−
EL素子の概略図を示す。各画素の素子は2つのTFT
と記憶コンデンサとEL素子とを含む、4端子方式の主
な特徴はEL励起信号からのアドレッシング信号を分離
する能力である。EL素子は論理TFT(T1)を介し
て選択され、EL素子に対する励起電力は電力TFT
(T2)により制御される。記憶コンデンサはそれがい
ったん選択されたアドレスされたEL素子に励起電力を
留めることを可能にする。斯くして回路はEL素子がア
ドレッシングに対して割り当てられた時間を無視して1
00%に近いデュティサイクルで動作することを許容す
る。
FIG. 13 shows an active matrix 4-terminal TFT-
The schematic of an EL element is shown. Each pixel element has two TFTs
The main feature of the 4-terminal system including the storage capacitor and the EL element is the ability to separate the addressing signal from the EL excitation signal. The EL element is selected via the logic TFT (T1) and the excitation power for the EL element is the power TFT.
It is controlled by (T2). The storage capacitor allows it to retain excitation power to the addressed EL element once selected. Thus the circuit ignores the time the EL element has been allocated for addressing 1
Allow to operate with a duty cycle close to 00%.

【0068】ゲートラインYj ,Yj+1 は、好ましくは
640本、1120本などの様に多数本数配線し、順次
ゲートパルスが印加される。ゲートパルスは、インター
レース走査またはノン・インタレース走査の何れであっ
てもよい。
The gate lines Y j and Y j + 1 are preferably arranged in a large number such as 640 and 1120, and gate pulses are sequentially applied. The gate pulse may be either interlaced scan or non-interlaced scan.

【0069】ソース・ラインXj ,Xj+1 ,Xj+2 は、
好ましくは840本、1280本などの様に多数本数配
線し、ゲートパルスと同期させて、映像データに応じて
設定した電圧の情報信号パルスが印加される。
The source lines X j , X j + 1 and X j + 2 are
Preferably, a large number of wirings such as 840 lines and 1280 lines are wired, and an information signal pulse having a voltage set according to the video data is applied in synchronization with the gate pulse.

【0070】図中のRELは赤色発光EL、GELは緑
色発光EL、BELは青色発光ELで、ソースラインX
j には赤色の情報信号パルス、Xj+1 には緑色情報パル
ス、Xj+2 には赤色情報パルスが印加される。これによ
ってフルカラー表示が行なわれる。
In the figure, REL is a red light emitting EL, GEL is a green light emitting EL, BEL is a blue light emitting EL, and the source line X
A red information signal pulse is applied to j , a green information pulse is applied to X j + 1 , and a red information pulse is applied to X j + 2 . As a result, full color display is performed.

【0071】図14は、本発明のTFT基板141の代
表例を示す平面図である。TFT1は図13のT1に対
応し、TFT2は図13のT2に対応し、コンデンサ1
42は図13のCsに対応し、ドレイン電極パッド14
3は図13の各EL毎のT2のドレイン接続電極に対応
している。
FIG. 14 is a plan view showing a typical example of the TFT substrate 141 of the present invention. The TFT1 corresponds to T1 in FIG. 13, the TFT2 corresponds to T2 in FIG. 13, and the capacitor 1
42 corresponds to Cs in FIG. 13 and corresponds to the drain electrode pad 14
Reference numeral 3 corresponds to the drain connection electrode of T 2 for each EL in FIG.

【0072】図15は、図14のA−A′断面図であ
る。図16は、図14のB−B′断面図である。
FIG. 15 is a sectional view taken along the line AA 'in FIG. 16 is a sectional view taken along line BB ′ of FIG.

【0073】本発明で用いたTFT1及びTFT2とし
ては、ガラス基板156上のソースバス151をn+
リシリコンに接続し、ドレインをn+ ポリシリコンに接
続し、I型ポリシリコン膜をはさんで配置したゲート絶
縁膜にPECVD(プラズマ増強CVD)152−Si
2 膜154を配置し、ゲートバス153をn+ ポリシ
リコンに接続したトランジスタ構造を採用した。さら
に、パシベーション膜155がドレイン電極パッド14
3の接続部位以外を覆って配置された。
[0073] As TFT1 and TFT2 used in the present invention has a source connected to the bus 151 on the glass substrate 156 to the n + polysilicon, and a drain connected to the n + polysilicon, across the I-type polycrystalline silicon film PECVD (Plasma Enhanced CVD) 152-Si on the arranged gate insulating film
A transistor structure in which an O 2 film 154 is arranged and the gate bus 153 is connected to n + polysilicon is adopted. Further, the passivation film 155 is formed on the drain electrode pad 14
It was arranged so as to cover all but the connection site of 3.

【0074】本発明は、上述したトランジスタ構造に限
定されることなく、アモルファスシリコンC微結晶シリ
コン半導体を用いたスタガー構造又はコプレナー構造の
何れをも適用することができる。
The present invention is not limited to the transistor structure described above, and can be applied to either a stagger structure or a coplanar structure using an amorphous silicon C microcrystalline silicon semiconductor.

【0075】また、本発明は、結晶シリコンを用いたS
O1(シリコン・オン・インシュレータ)構造のMOS
トランジスタに適用することができる。
Further, according to the present invention, S using crystalline silicon is used.
MOS of O1 (silicon on insulator) structure
It can be applied to a transistor.

【0076】コンデンサCsは、図16の一対のコンデ
ンサ電極161と162及び該一対のコンデンサ電極間
に設けたSiO2 膜154によって形成される。コンデ
ンサ電極は、Al等によって成膜され、グランドバスと
接続配線され、コンデンサ電極162はn+ ポリシリコ
ン膜によって成膜され、TFT2のドレインに接続され
る。
The capacitor Cs is formed by the pair of capacitor electrodes 161 and 162 of FIG. 16 and the SiO 2 film 154 provided between the pair of capacitor electrodes. The capacitor electrode is formed of Al or the like and is connected and wired to the ground bus, and the capacitor electrode 162 is formed of an n + polysilicon film and connected to the drain of the TFT 2.

【0077】ゲートバス153及びソースバス151
は、クロム/アルミ積層配線が好ましく用いられる。
Gate bus 153 and source bus 151
A chromium / aluminum laminated wiring is preferably used.

【0078】パシベーション155としては、プラズマ
CVDによってチッ化シリコン膜が適している。
As the passivation 155, a silicon nitride film formed by plasma CVD is suitable.

【0079】ドレイン電極パット143としては、反射
性能を持たせるために、アルミニウム、銀などの金属膜
を用いることができるが、ITOやZnOの様な透明導
電膜であってもよい。
As the drain electrode pad 143, a metal film of aluminum, silver or the like can be used in order to have a reflection performance, but a transparent conductive film such as ITO or ZnO may be used.

【0080】図17は、本実施例で作成したTFTを用
いたEL装置の断面図を表わしている。
FIG. 17 shows a sectional view of an EL device using the TFT manufactured in this embodiment.

【0081】本実施例で作成したアクティブマトリクス
駆動用EL装置は、表示のための駆動を実施したとこ
ろ、20日以上に亙る80カンデラ/m2以上の連続発
光に基づく動画表示が実現した。
When the active matrix driving EL device manufactured in this example was driven for display, a moving image display based on continuous light emission of 80 candela / m 2 or more for 20 days or more was realized.

【0082】本発明で用いるELとしては、上記したE
Lの他に、他のEL、特に有機ELが好ましく、特にR
EL、GEL及びBELを構成するものが配置される。
The EL used in the present invention is the above-mentioned E
In addition to L, other EL, particularly organic EL is preferable, and R is particularly preferable.
The components forming EL, GEL, and BEL are arranged.

【0083】具体的なREL、GEL及びBELを下記
に列挙するが、本発明はこれらに限定されるものではな
く、また有機ELの代わりに無機ELを適用することも
できる。
Specific REL, GEL and BEL are listed below, but the present invention is not limited to these, and an inorganic EL may be applied instead of the organic EL.

【0084】本発明の有機ELでの材料は、Scozz
afavaのEPA349,265(1990);Ta
ngのアメリカ特許第4,356,429号;VanS
lyke等のアメリカ特許第4,539,507号;V
anSlyke等のアメリカ特許第4,720,43
2;Tang等のアメリカ特許第4,769,292
号;Tang等のアメリカ特許第4,885,211
号;Perry等のアメリカ特許第4,950,95
0;Littman等のアメリカ特許第5,059,8
61号;VanSlykeのアメリカ特許第5,04
7,687号;Scozzafava等のアメリカ特許
第5,073,446号;VanSlyke等のアメリ
カ特許第5,059,862号;VanSlyke等の
アメリカ特許第5,061,617号;VanSlyk
eのアメリカ特許第5,151,629号;Tang等
のアメリカ特許第5,294,869号;Tang等の
アメリカ特許第5,294,870号)に開示のものを
用いることができる。EL層は陽極と接触する有機ホー
ル注入及び移動帯と、有機ホール注入及び移動帯と接合
を形成する電子注入及び移動帯とからなる。ホール注入
及び移動帯は単一の材料又は複数の材料から形成され
え、陽極及び、ホール注入層と電子注入及び移動帯の間
に介装される連続的なホール移動層と接触するホール注
入層からなる。同様に電子注入及び移動帯は単一材料又
は複数の材料から形成されえ、陽極及び、電子注入層と
ホール注入及び移動帯の間に介装される連続的な電子移
動層と接触する電子注入層からなる。ホールと電子の再
結合とルミネセンスは電子注入及び移動帯とホール注入
及び移動帯の接合に隣接する電子注入及び移動帯内で発
生する。有機EL層を形成する化合物は典型的には蒸着
により堆積されるが、他の従来技術によりまた堆積され
うる。
The material for the organic EL of the present invention is Scozz.
afava EPA 349, 265 (1990); Ta
ng US Pat. No. 4,356,429; VanS
Lyke et al. U.S. Pat. No. 4,539,507; V
US Patent No. 4,720,43 to anSlyke et al.
2; US Patent No. 4,769,292 to Tang et al.
U.S. Pat. No. 4,885,211 to Tang et al.
U.S. Pat. No. 4,950,95 to Perry et al.
0; US Patent No. 5,059,8 to Littman et al.
61; VanSlyke US Pat. No. 5,04
No. 7,687; U.S. Pat. No. 5,073,446 to Scozzavava et al .; U.S. Pat. No. 5,059,862 to VanSlyke et al. U.S. Pat. No. 5,061,617 to VanSlyke et al; VanSlyk
e., US Pat. No. 5,151,629; Tang et al., US Pat. No. 5,294,869; Tang et al., US Pat. No. 5,294,870). The EL layer consists of an organic hole injecting and migrating zone that contacts the anode and an electron injecting and migrating zone that forms a junction with the organic hole injecting and migrating zone. The hole injection and migration zone may be formed of a single material or multiple materials and is in contact with the anode and the continuous hole migration layer interposed between the hole injection layer and the electron injection and migration zone. Consists of. Similarly, the electron injection and transfer zone may be formed of a single material or multiple materials, and the electron injection in contact with the anode and the continuous electron transfer layer interposed between the electron injection layer and the hole injection and transfer zone. Consists of layers. Recombination and luminescence of holes and electrons occur within the electron injection and transfer zones adjacent to the junction of the electron injection and transfer and hole injection and transfer zones. The compound forming the organic EL layer is typically deposited by evaporation, but can also be deposited by other conventional techniques.

【0085】好ましい実施例ではホール注入層からなる
有機材料は以下のような一般的な式を有する:
In the preferred embodiment, the organic material comprising the hole injection layer has the general formula:

【0086】[0086]

【外1】 [Outer 1]

【0087】ここで: QはN又はC−R Mは金属、金属酸化物、又は金属ハロゲン化物 T1、T2は水素を表すか又はアルキル又はハロゲンの
ような置換器を含む不飽和六員環を共に満たす。好まし
いアルキル部分は約1から6の炭素原子を含む一方でフ
ェニルは好ましいアリル部分を構成する。
Where: Q is N or C—R M is a metal, metal oxide, or metal halide T1, T2 is hydrogen or an unsaturated six-membered ring containing a substituent such as alkyl or halogen. Meet together. Preferred alkyl moieties contain about 1 to 6 carbon atoms, while phenyl constitutes the preferred allyl moiety.

【0088】好ましい実施例ではホール移動層は芳香族
第三アミンである。芳香族第三アミンの好ましいサブク
ラスは以下の式を有するテトラアリルジアミンを含む:
In the preferred embodiment, the hole transport layer is an aromatic tertiary amine. Preferred subclasses of aromatic tertiary amines include tetraallyldiamines having the formula:

【0089】[0089]

【外2】 [Outside 2]

【0090】ここでAreはアリレン群であり、nは1
から4の整数であり、Ar、R7 ,R8 ,R9 はそれぞ
れ選択されたアリル群である。好ましい実施例ではルミ
ネセンス、電子注入及び移動帯は金属オキシノイド(o
xinoid)化合物を含む。金属オキシノイド化合物
の好ましい例は以下の一般的な式を有する:
Here, Are is an allylene group, and n is 1
To Ar, R 7 , R 8 , and R 9 are selected allyl groups, respectively. In a preferred embodiment, the luminescence, electron injection and transfer zone are metal oxinoids (o
xinoid) compounds. Preferred examples of metal oxinoid compounds have the following general formula:

【0091】[0091]

【外3】 [Outside 3]

【0092】ここでR2 −R7 は置き換え可能性を表
す。他の好ましい実施例では金属オキシノイド化合物は
以下の式を有する:
Here, R 2 -R 7 represent replaceability. In another preferred embodiment, the metal oxinoid compound has the formula:

【0093】[0093]

【外4】 [Outside 4]

【0094】ここでR2 −R7 は上記で定義されたもの
であり、L1−L5は集中的に12又はより少ない炭素
原子を含み、それぞれ別々に1から12の炭素原子の水
素又は炭水化物群を表し、L1,L2は共に、又はL
2,L3は共に連合されたベンゾ環を形成しうる。他の
好ましい実施例では金属オキシノイド化合物は以下の式
である。
Wherein R 2 -R 7 are as defined above, L 1 -L 5 intensively contain 12 or fewer carbon atoms, each of which is independently a hydrogen or carbohydrate group of 1 to 12 carbon atoms. Represents L1, L2 together, or L
2, L3 may form together an associated benzo ring. In another preferred embodiment, the metal oxinoid compound has the formula:

【0095】[0095]

【外5】 [Outside 5]

【0096】ここでR2 −R6 は水素又は他の置き換え
可能性を表す。上記例は単にエレクトロルミネセンス層
内で用いられるある好ましい有機材料を表すのみであ
る。それらは本発明の視野を制限することを意図するも
のではなく、これは一般に有機エレクトロルミネセンス
層を指示するものである。上記例からわかるように有機
EL材料は有機リガンドを有する配位化合物を含む。
R 2 -R 6 here represent hydrogen or other substitutable. The above examples merely represent some preferred organic materials used in the electroluminescent layer. They are not intended to limit the field of view of the present invention, which is generally indicative of organic electroluminescent layers. As can be seen from the above example, the organic EL material contains a coordination compound having an organic ligand.

【0097】[0097]

【発明の効果】本発明によれば、単純マトリクス駆動用
EL装置、及びTFTを用いたアクティブマトリクス駆
動用EL装置を大気に晒さずに連続させて製造させるこ
とができ、これによって、長時間の連続した高輝度発光
を達成できた。
According to the present invention, an EL device for driving a simple matrix and an EL device for driving an active matrix using TFTs can be continuously manufactured without being exposed to the atmosphere, whereby a long time can be obtained. It was possible to achieve continuous high-luminance emission.

【0098】本発明によれば、三原色発光の有機エレク
トロ・ルミネセンスを大気に晒すことなく、真空中、減
圧空間中又は乾燥窒素雰囲気中において、同一基板上に
形成することができ、これによって、長時間の連続した
安定高輝度発光を実現したエレクトロ・ルミネセンス素
子を提供することができた。
According to the present invention, the organic electroluminescence of three primary color light emission can be formed on the same substrate in a vacuum, a reduced pressure space or a dry nitrogen atmosphere without exposing it to the atmosphere. It has been possible to provide an electroluminescence device that realizes continuous stable and high-luminance light emission for a long time.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明で用いた多孔質シリコン膜を設けた単結
晶シリコン基板の断面図である。
FIG. 1 is a cross-sectional view of a single crystal silicon substrate provided with a porous silicon film used in the present invention.

【図2】図1に図示する基板上に透明電極ITO膜を設
けた時の態様を図示する断面図である。
FIG. 2 is a cross-sectional view illustrating an aspect in which a transparent electrode ITO film is provided on the substrate illustrated in FIG.

【図3】図2に図示するITO膜上にEL膜を設けた時
の態様を図示する断面図である。
FIG. 3 is a cross-sectional view showing an aspect in which an EL film is provided on the ITO film shown in FIG.

【図4】図3に図示するEL膜の上に対向電極を積層さ
せた時の態様を図示する断面図である。
FIG. 4 is a cross-sectional view showing an aspect in which a counter electrode is laminated on the EL film shown in FIG.

【図5】張合わせ基板の一態様を図示する斜視図であ
る。
FIG. 5 is a perspective view illustrating one embodiment of a bonded substrate stack.

【図6】対向側として用いた張合わせ基板の一態様を図
示する斜視図である。
FIG. 6 is a perspective view illustrating one embodiment of a bonded substrate used as the opposite side.

【図7】本発明で用いた単純マトリクス用EL装置のブ
ロック図である。
FIG. 7 is a block diagram of an EL device for a simple matrix used in the present invention.

【図8】本発明で用いた単純マトリクス駆動用電圧波形
を示す駆動波形図である。
FIG. 8 is a drive waveform diagram showing a voltage waveform for simple matrix drive used in the present invention.

【図9】図8で用いた各信号のタイミング・チャート電
圧波形図である。
9 is a timing chart voltage waveform diagram of each signal used in FIG.

【図10】図8で用いた駆動波形の各画素毎のタイミン
グ・チャート電圧波形図である。
FIG. 10 is a timing chart voltage waveform diagram for each pixel of the drive waveform used in FIG.

【図11】本発明で用いた張合わせ基板の別の態様を図
示する斜視図である。
FIG. 11 is a perspective view illustrating another embodiment of the bonded substrate used in the present invention.

【図12】図11に図示する張合わせ基板の断面図であ
る。
12 is a cross-sectional view of the bonded substrate stack illustrated in FIG.

【図13】本発明で用いたアクティブマトリクス用EL
装置の等価回路図である。
FIG. 13: EL for active matrix used in the present invention
It is an equivalent circuit diagram of an apparatus.

【図14】本発明で用いたTFT基板の平面図である。FIG. 14 is a plan view of a TFT substrate used in the present invention.

【図15】図14のA−A′断面図である。15 is a cross-sectional view taken along the line AA ′ in FIG.

【図16】図14のB−B′断面図である。16 is a sectional view taken along line BB ′ of FIG.

【図17】本発明で製造されたアクティブマトリクス駆
動用EL装置の断面図である。
FIG. 17 is a sectional view of an active matrix driving EL device manufactured according to the present invention.

【符号の説明】[Explanation of symbols]

11 単結晶シリコン基板 12 多孔質シリコン膜 21 透明電極ITO膜 3 EL膜 31 正孔注入層 32 発光層 33 Alq3層 41 対向電極 51・61・111 張合わせ基板 52 ストライプ形状金属膜 53・131 接着性電気接続体 62 ストライプ形状ITO膜 112 透孔 121 導電ペースト剤 122 張合わせ基板111の下面 123 張合わせ基板111の上面 141 TFT基板 142 コンデンサー 143 ドレイン電極パッド 151 ソースバス 152 SiO2膜 153 ゲートバス 154 PECVD膜 155 パシベーション膜 156 ガラス基板 161・162 コンデンサー電極 171 封止用接着剤11 Single Crystal Silicon Substrate 12 Porous Silicon Film 21 Transparent Electrode ITO Film 3 EL Film 31 Hole Injection Layer 32 Light Emitting Layer 33 Alq 3 Layer 41 Counter Electrode 51/61/111 Bonded Substrate 52 Striped Metal Film 53/131 Adhesion Electrical connection body 62 stripe-shaped ITO film 112 through hole 121 conductive paste agent 122 lower surface 123 of bonded substrate 111 upper surface 141 of bonded substrate 111 TFT substrate 142 capacitor 143 drain electrode pad 151 source bus 152 SiO 2 film 153 gate bus 154 PECVD film 155 Passivation film 156 Glass substrate 161, 162 Capacitor electrode 171 Sealing adhesive

───────────────────────────────────────────────────── フロントページの続き (72)発明者 妹尾 章弘 東京都大田区下丸子3丁目30番2号キヤ ノン株式会社内 (56)参考文献 特開 平5−290972(JP,A) 特開 平8−213645(JP,A) 特開 平8−70111(JP,A) 特開 平9−167684(JP,A) 特表 平6−504139(JP,A) (58)調査した分野(Int.Cl.7,DB名) H05B 33/00 - 33/28 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Akihiro Seno 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (56) Reference JP 5-290972 (JP, A) JP 8 -213645 (JP, A) JP-A-8-70111 (JP, A) JP-A-9-167684 (JP, A) Special Table H6-504139 (JP, A) (58) Fields investigated (Int.Cl . 7 , DB name) H05B 33/00-33/28

Claims (19)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 結晶シリコン基板の表面を多孔質化さ
せ、多孔質シリコン膜を形成し、該多孔質シリコン膜上
に第1導電膜を形成し、該第1導電膜上にエレクトロ・
ルミネセンス膜を形成し、該エレクトロ・ルミネセンス
膜上に第2導電膜を形成し、第1導電層と、エレクトロ
・ルミネセンス膜と、第2導電膜との積層体を単結晶シ
リコン基板から剥離し、該積層体を第1基材上に設ける
ことを特徴とするエレクトロ・ルミネセンス素子の製造
法。
1. A surface of a crystalline silicon substrate is made porous, a porous silicon film is formed, a first conductive film is formed on the porous silicon film, and an electro film is formed on the first conductive film.
A luminescent film is formed, a second conductive film is formed on the electroluminescent film, and a laminate of the first conductive layer, the electroluminescent film, and the second conductive film is formed from a single crystal silicon substrate. A method for manufacturing an electroluminescence device, which comprises peeling and providing the laminate on a first substrate.
【請求項2】 前記結晶シリコン基板の表面は、凹凸形
状をなしている請求項1記載のエレクトロ・ルミネセン
ス素子の製造法。
2. The method for manufacturing an electroluminescence device according to claim 1, wherein the surface of the crystalline silicon substrate has an uneven shape.
【請求項3】 前記多孔質シリコン膜は、結晶シリコン
基板上に島状に分布されている請求項1記載のエレクト
ロ・ルミネセンス素子の製造法。
3. The method for manufacturing an electroluminescence device according to claim 1, wherein the porous silicon film is distributed in an island shape on a crystalline silicon substrate.
【請求項4】 前記第1基材は、第3導電膜が設けら
れ、該第3導電膜と前記積層体の第2導電膜とを電気的
に接続させる工程を有する請求項1記載のエレクトロ・
ルミネセンス素子の製造法。
4. The electro-mechanical device according to claim 1, wherein the first base material is provided with a third conductive film, and there is a step of electrically connecting the third conductive film and the second conductive film of the laminate.・
Manufacturing method of luminescent element.
【請求項5】 前記電気的に接続させる工程は、接着性
導電材によってなされる請求項4記載のエレクトロ・ル
ミネセンス素子の製造法。
5. The method for manufacturing an electroluminescence device according to claim 4, wherein the step of electrically connecting is performed with an adhesive conductive material.
【請求項6】 前記第3導電膜は、ストライプ形状をな
している請求項4記載のエレクトロ・ルミネセンス素子
の製造法。
6. The method for manufacturing an electroluminescence device according to claim 4, wherein the third conductive film has a stripe shape.
【請求項7】 第4導電膜を設けた第2基材を用意し、
該第4導電膜と前記第1導電膜とを電気的に接続させる
工程を有する請求項1記載のエレクトロ・ルミネセンス
素子の製造法。
7. A second base material provided with a fourth conductive film is prepared,
The method for manufacturing an electroluminescence device according to claim 1, further comprising a step of electrically connecting the fourth conductive film and the first conductive film.
【請求項8】 前記第4導電膜はストライプ形状をなし
ている請求項7記載のエレクトロ・ルミネセンス素子の
製造法。
8. A process for producing electroluminescence device of the fourth conductive film according to claim 7 Symbol mounting forms a stripe shape.
【請求項9】 前記第1基材は、ストライプ形状の第3
導電膜が設けられ、該第3導電膜と前記積層体の第2導
電膜とを電気的に接続させる工程、及びストライプ形状
の第4導電膜を設けた第2基材を用意し、該第3の導電
膜のストライプ形状に対して交差配意し、該第4導電膜
と前記第1導電膜とを電気的に接続させる工程を有する
請求項1記載のエレクトロ・ルミネセンス素子の製造
法。
9. The first base material is a stripe-shaped third base material.
A conductive film is provided, a step of electrically connecting the third conductive film and the second conductive film of the laminated body, and a second base material provided with a stripe-shaped fourth conductive film are prepared. 3. The method for manufacturing an electroluminescence element according to claim 1, further comprising a step of cross-arranging with respect to the stripe shape of the conductive film of No. 3 and electrically connecting the fourth conductive film and the first conductive film.
【請求項10】 前記剥離工程後の第1導電膜を研磨す
る工程を有する請求項1記載のエレクトロ・ルミネセン
ス素子の製造法。
10. The method for manufacturing an electroluminescence device according to claim 1, further comprising a step of polishing the first conductive film after the peeling step.
【請求項11】 前記エレクトロ・ルミネセンス膜は、
有機エレクトロ・ルミネセンス膜である請求項1記載の
エレクトロ・ルミネセンス素子の製造法。
11. The electroluminescent film comprises:
The method for producing an electroluminescence device according to claim 1, which is an organic electroluminescence film.
【請求項12】 前記第1導電膜は、陽極をなし、前記
第2導電膜は、陰極をなす請求項1記載のエレクトロ・
ルミネセンス素子の製造法。
12. The electro-conductive film according to claim 1, wherein the first conductive film serves as an anode , and the second conductive film serves as a cathode.
Manufacturing method of luminescent element.
【請求項13】 前記第1導電膜は、透明導電膜であ
り、前記第2導電膜は、金属膜である請求項1記載のエ
レクトロ・ルミネセンス素子の製造法。
13. The method of manufacturing an electroluminescence device according to claim 1, wherein the first conductive film is a transparent conductive film, and the second conductive film is a metal film.
【請求項14】 前記第1基材は、アクティブマトリク
ス駆動用薄膜トランジスタ回路を備え、該回路のドレイ
ン部と前記第2導電膜とを電気的に接続させる工程を有
する請求項1記載のエレクトロ・ルミネセンス素子の製
造法。
14. The electroluminescent device according to claim 1, wherein the first base material includes an active matrix driving thin film transistor circuit, and a step of electrically connecting a drain portion of the circuit and the second conductive film is provided. Sense element manufacturing method.
【請求項15】 前記電気的に接続させる工程は、接着
性導電材によってなされる請求項14記載のエレクトロ
・ルミネセンス素子の製造法。
15. The method for manufacturing an electroluminescence device according to claim 14, wherein the step of electrically connecting is performed by using an adhesive conductive material.
【請求項16】 前記第1基材は、アクティブマトリク
ス駆動用薄膜トランジスタ回路を備え、該回路のドレイ
ン部と前記第2導電膜とを電気的に接続させる工程、及
びコモン電極となる導電膜を設けた第2基材を用意し、
該導電膜と前記第1導電膜とを電気的に接続させる工程
を有する請求項1記載のエレクトロ・ルミネセンス素子
の製造法。
16. The first base material comprises an active matrix driving thin film transistor circuit, a step of electrically connecting a drain portion of the circuit and the second conductive film, and a conductive film to be a common electrode are provided. Prepare a second base material,
The method of manufacturing an electroluminescence device according to claim 1, further comprising a step of electrically connecting the conductive film and the first conductive film.
【請求項17】 透孔を有する前記第1基材を用意し、
該透孔中に接着性導電材を配置する工程、透孔中の接着
性導電材と前記第2導電膜とを接着させる工程、及びア
クティブマトリクス用薄膜トランジスタ回路を備えた第
2基材を用意し、該回路のドレイン部と前記接着性導電
材とを接着させる工程を有する請求項1記載のエレクト
ロ・ルミネセンス素子の製造法。
17. The first base material having a through hole is prepared,
A step of disposing an adhesive conductive material in the through hole, a step of adhering the adhesive conductive material in the through hole to the second conductive film, and a second base material provided with an active matrix thin film transistor circuit are prepared. 2. The method for manufacturing an electroluminescence device according to claim 1, further comprising the step of adhering the drain portion of the circuit and the adhesive conductive material.
【請求項18】 透孔を有する前記第1基材を用意し、
該透孔中に接着性導電材を配置する工程、透孔中の接着
性導電材と前記第2導電膜とを接着させる工程、アクテ
ィブマトリクス用薄膜トランジスタ回路を備えた第2基
材を用意し、該回路のドレイン部と前記接着性導電材と
を接着させる工程、及びコモン電極となる導電膜を設け
た第3基材を用意し、該導電膜を前記第1導電膜とを電
気的に接続させる工程を有する請求項1記載のエレクト
ロ・ルミネセンス素子の製造法。
18. A first substrate having a through hole is prepared,
A step of disposing an adhesive conductive material in the through hole, a step of adhering the adhesive conductive material in the through hole and the second conductive film, and preparing a second substrate having an active matrix thin film transistor circuit, A step of adhering the drain part of the circuit to the adhesive conductive material and a third base material provided with a conductive film to be a common electrode are prepared, and the conductive film is electrically connected to the first conductive film. The method for manufacturing an electroluminescence device according to claim 1, further comprising the step of:
【請求項19】 記結晶シリコン基板は、単結晶シリ
コン基板である請求項1記載のエレクトロ・ルミネセン
ス素子の製造法。
19. Before Symbol crystal silicon substrate, preparation of the electroluminescence device of claim 1, wherein a single crystal silicon substrate.
JP15876297A 1997-06-16 1997-06-16 Manufacturing method of electroluminescence device Expired - Fee Related JP3466876B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP15876297A JP3466876B2 (en) 1997-06-16 1997-06-16 Manufacturing method of electroluminescence device
US09/092,868 US6215244B1 (en) 1997-06-16 1998-06-08 Stacked organic light emitting device with specific electrode arrangement
EP98304717A EP0886329A3 (en) 1997-06-16 1998-06-15 Electroluminescence device, electroluminescence apparatus, and production methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15876297A JP3466876B2 (en) 1997-06-16 1997-06-16 Manufacturing method of electroluminescence device

Publications (2)

Publication Number Publication Date
JPH118065A JPH118065A (en) 1999-01-12
JP3466876B2 true JP3466876B2 (en) 2003-11-17

Family

ID=15678795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15876297A Expired - Fee Related JP3466876B2 (en) 1997-06-16 1997-06-16 Manufacturing method of electroluminescence device

Country Status (1)

Country Link
JP (1) JP3466876B2 (en)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4547723B2 (en) * 1998-03-09 2010-09-22 セイコーエプソン株式会社 Manufacturing method of organic EL display device
US6114088A (en) * 1999-01-15 2000-09-05 3M Innovative Properties Company Thermal transfer element for forming multilayer devices
JP2001035663A (en) * 1999-07-27 2001-02-09 Pioneer Electronic Corp Organic electroluminescence element display device and its manufacture
JP3840926B2 (en) * 2000-07-07 2006-11-01 セイコーエプソン株式会社 Organic EL display, method for manufacturing the same, and electronic device
JP2002158089A (en) * 2000-11-21 2002-05-31 Toppan Printing Co Ltd Organic electroluminescent display element and its manufacturing method
KR100365519B1 (en) 2000-12-14 2002-12-18 삼성에스디아이 주식회사 Electroluminescence device and method for fabricating thereof
US7009203B2 (en) 2000-12-14 2006-03-07 Samsung Soi Co., Ltd. Organic EL device and method for manufacturing the same
KR20030086165A (en) * 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 The organic electro-luminescence device and method for fabricating of the same
KR100497095B1 (en) * 2002-12-26 2005-06-28 엘지.필립스 엘시디 주식회사 Array substrate for dual panel type electroluminescent device and method for fabricating the same
KR100484092B1 (en) 2002-12-26 2005-04-18 엘지.필립스 엘시디 주식회사 Dual Panel Type Electroluminescent Device and Method for Fabricating the same
KR100503129B1 (en) * 2002-12-28 2005-07-22 엘지.필립스 엘시디 주식회사 Dual Panel Type Electroluminescent Device and Method for Fabricating the same
KR100500147B1 (en) * 2002-12-31 2005-07-07 엘지.필립스 엘시디 주식회사 The organic electro-luminescence device and method for fabricating of the same
JP4548153B2 (en) * 2005-03-07 2010-09-22 セイコーエプソン株式会社 Manufacturing method of organic EL display device
US8288180B2 (en) 2005-07-04 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light emitting device
KR101202035B1 (en) * 2005-12-12 2012-11-16 엘지디스플레이 주식회사 Light Emitting Diode and Method for preparing the same
KR101251375B1 (en) 2005-12-30 2013-04-05 엘지디스플레이 주식회사 Dual panel type organic electro-luminescent device
JP5401831B2 (en) * 2008-04-15 2014-01-29 株式会社リコー Display device
US20140042422A1 (en) * 2011-04-12 2014-02-13 Battelle Memorial Institute Internal optical extraction layer for oled devices

Also Published As

Publication number Publication date
JPH118065A (en) 1999-01-12

Similar Documents

Publication Publication Date Title
US6215244B1 (en) Stacked organic light emitting device with specific electrode arrangement
JP3466876B2 (en) Manufacturing method of electroluminescence device
US6373455B1 (en) Electroluminescence device, electroluminescence apparatus, and production methods thereof
JPH113048A (en) Electroluminescent element and device and their production
JP4269195B2 (en) Light emitting or dimming element and manufacturing method thereof
JPH10333601A (en) Electroluminescent element and its manufacture
US5399936A (en) Organic electroluminescent device
TW582187B (en) Organic electroluminescent device and fabricating method thereof
CN104103775B (en) Flexible display device, and the method for manufacturing flexible display device
JP3492153B2 (en) ELECTROLUMINESCENCE ELEMENT AND APPARATUS AND ITS MANUFACTURING METHOD
JPH08234683A (en) Tft- el display panel using organic electroluminescent medium
CN100559626C (en) Dual panel type organic electroluminescent display device and manufacture method thereof
JPH10232628A (en) Spontaneous light emitting picture display device
JPH08241048A (en) Electroluminescent device with organic electroluminescent layer
JPH10189252A (en) Organic active electroluminescent light emitting device
EP1396836A1 (en) Tie-ring type display device, and method of manufacturing the display device
TW200403945A (en) Organic electroluminescent display device and method of fabricating the same
JP2002541631A (en) Optoelectronic display
KR20060106682A (en) Self-light emitting panel and method for fabricating the same
JP3224459B2 (en) Organic EL element and organic EL display
JP3143362B2 (en) Organic electroluminescence device
JP3775048B2 (en) Organic light emitting device
JPH01313892A (en) Image display device and manufacture thereof
JP2002189447A (en) Electroluminescence element and device and their manufacturing method
JP3143350B2 (en) Organic electroluminescence device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030819

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees