JP3465798B2 - Distributed control system - Google Patents

Distributed control system

Info

Publication number
JP3465798B2
JP3465798B2 JP15863594A JP15863594A JP3465798B2 JP 3465798 B2 JP3465798 B2 JP 3465798B2 JP 15863594 A JP15863594 A JP 15863594A JP 15863594 A JP15863594 A JP 15863594A JP 3465798 B2 JP3465798 B2 JP 3465798B2
Authority
JP
Japan
Prior art keywords
control
output
shared memory
virtual shared
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15863594A
Other languages
Japanese (ja)
Other versions
JPH0822428A (en
Inventor
昇 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Corp filed Critical Yaskawa Electric Corp
Priority to JP15863594A priority Critical patent/JP3465798B2/en
Publication of JPH0822428A publication Critical patent/JPH0822428A/en
Application granted granted Critical
Publication of JP3465798B2 publication Critical patent/JP3465798B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、FA(ファクトリー・
オートメーション)等の製造産業分野において利用され
るプログラマブルな制御装置間のLAN(ローカル・エ
リア・ネットワーク)に適用される分散型制御システム
に関する。
The present invention relates to FA (factory
The present invention relates to a distributed control system applied to a LAN (Local Area Network) between programmable control devices used in the field of manufacturing industries such as automation.

【0002】[0002]

【従来の技術】従来、プログラマブルコントローラ、シ
ーケンサ、インバータドライブ装置等の制御装置間で制
御信号や状態情報を授受する際は、伝送路上にマスター
局をおき他の装置はスレーブとなって、ポーリングによ
りサイクリックに情報を交換する方式と、各制御装置が
平等に送信権を持ち、例えばトークンパッシング等の手
段により送信権の制御をとりながら全制御装置が順次一
斉放送を行って出力信号を送信し、この各制御装置の出
力信号を各制御装置毎に各装置内のメモリエリア上に展
開することによって、各制御装置内の実行制御部ではあ
たかも全装置同一の情報を共有しているかのようにプロ
グラミングすることができる、いわゆる仮想共有メモリ
方式(例えば特開平5−342171号参照)のいずれ
かが主流であった。この他の伝送方式としては、サイク
リックな伝送を行わず、制御プログラミングにより必要
に応じてメッセージ送信を指示するメッセージ伝送方式
も考えられるが、一般に伝送上のオーバヘッドが大き
く、また実行制御部の処理負荷も大きくなるため、実用
に耐え得るまでに到っていない。このうち、大規模なプ
ログラマブルコントローラから各制御装置に対し集中制
御を行うようなシステム形態では、全制御装置間での相
互の情報交換は必要でないため、一般にポーリング方式
がとられていた。一方、各々が十分なプログラミング機
能を有する制御装置間でおおむね独立して制御動作を行
う分散制御のシステム形態では、一部の信号について他
制御装置の動作状況も参照しながら互いに協調して動作
する必要があるため、仮想共有メモリ方式の伝送方法が
一般的であった。
2. Description of the Related Art Conventionally, programmable controllers and series
Control between control devices such as sequencer, inverter drive device, etc.
When sending and receiving control signals and status information, master on the transmission line
By setting a station, other devices become slaves, and polling is performed.
The method of cyclically exchanging information and each control device
Have equal transmission rights, such as token passing
All control devices are controlled in sequence while controlling the transmission right by the stage.
Broadcasting is performed and output signals are transmitted, and the output of each control device
The force signal is distributed to the memory area in each device for each control device.
By opening it, the execution control unit in each control device does not
Professionals as if all devices were sharing the same information.
So-called virtual shared memory that can be programmed
Any of the methods (see, for example, JP-A-5-342171)
Was the mainstream. Other transmission methods include cyclo
Required by control programming without licking transmission
Message transmission method to instruct message transmission according to
Although it is possible, transmission overhead is generally large.
In addition, since the processing load on the execution control unit also increases,
I haven't been able to endure. Of these, the large
Centralized control for each control device from the programmable controller
In a system configuration that controls the
A polling method is generally used because no mutual information exchange is required.
Was taken. On the other hand, each is a sufficient programming machine
Generally, the control operations are performed independently between the control devices that have the function.
In the distributed control system form, some signals are
Operates in cooperation with each other while referring to the operating status of the control device
Therefore, the virtual shared memory transmission method is
It was common.

【0003】また、図9に示すように、仮想共有メモリ
方式を発展させた方式として、「SYSMAC LIN
Kシステムの開発」(OMRON TECHNICS
Vol.1 No.3(1991年))が提案されてい
る。この従来例では、仮想共有メモリエリアを節減する
目的で、各制御装置の出力データ量に関する情報と、仮
想共有メモリエリアに展開すべき制御装置の局番号に関
する情報により、各制御装置毎に局単位の出力信号の取
捨選択を任意に行う方法をとっている。この方式の制御
装置内の概念ブロック図は、図10のようになると考え
られる。図10は、図9の中のノード2(#2局)制御
装置に関するブロック図例である。図10において、共
通の伝送路に分散配置された各制御装置10(図9中の
各ノード2,ノード5,ノード6,ノード8)内で仮想
共有メモリエリア4が管理されている。図中、伝送制御
部2では仮想共有メモリエリア4へは、LRレジスタ構
成情報5′に登録された局番号の制御装置からの出力デ
ータのみを選別して格納・更新するため、図の例では#
2局,#5局,#6局のデータのみが格納され、その他
の局のデータは保存されない。仮想共有メモリエリア4
は、LRレジスタ←→DMレジスタ複写情報6′に基づ
き、複写が行われ、DMレジスタ上の他ノード受信エリ
ア7′、自ノード送信エリア8′と仮想共有メモリエリ
ア4が同一のメモリイメージに保たれている。これによ
り、制御装置10内の各制御プログラムP1,P2は、
伝送路1上に伝送されている各局からの出力データのう
ち、同制御プログラムの処理上必要となる局番号の局の
データのみをDMレジスタ上にて参照、更新することが
できる。
Further, as shown in FIG. 9, a system developed from the virtual shared memory system is "SYSMAC LIN".
Development of K system "(OMRON TECHNICS
Vol. 1 No. 3 (1991)) has been proposed. In this conventional example, in order to save the virtual shared memory area, information about the output data amount of each control device and information about the station number of the control device to be expanded in the virtual shared memory area are used for each control device for each station. The output signal of is selected arbitrarily. A conceptual block diagram in the control device of this system is considered to be as shown in FIG. FIG. 10 is a block diagram example relating to the node 2 (# 2 station) control device in FIG. In FIG. 10, the virtual shared memory area 4 is managed in each control device 10 (each node 2, node 5, node 6, node 8 in FIG. 9) that is distributed and arranged on a common transmission path. In the figure, the transmission control unit 2 selects and stores / updates only the output data from the control device having the station number registered in the LR register configuration information 5'in the virtual shared memory area 4, so in the example of the figure #
Only the data of 2 stations, # 5 station, and # 6 station are stored, and the data of other stations are not saved. Virtual shared memory area 4
Is copied based on the LR register ← → DM register copy information 6 ', and the other node reception area 7', own node transmission area 8'and virtual shared memory area 4 on the DM register are stored in the same memory image. Is dripping As a result, the control programs P1 and P2 in the control device 10 are
Of the output data transmitted from each station on the transmission line 1, only the data of the station having the station number necessary for the processing of the control program can be referred to and updated on the DM register.

【0004】[0004]

【発明が解決しようとする課題】従来の一般的な仮想共
有メモリ方式では、各制御装置の伝送制御部において仮
想共有メモリエリアに各制御装置の出力信号を展開する
際に、前記出力信号を発する制御装置の伝送路上の局番
号の順に同出力信号を複写していくため、システム構成
に変更があった場合、仮想共有メモリ上の制御装置の出
力信号の相対アドレスが変化してしまい、こうした出力
信号を参照、更新している実行制御部の制御プログラム
を相対アドレスの変更に合わせて修正しなければなら
ず、プログラム開発効率を低下させていた。また、同様
の理由により、類似した他のシステムで類似した機能を
分担する制御装置内の制御プログラムについても、シス
テム構成に応じて出力信号の参照アドレスを変更しなけ
ればならず、プログラムの再利用を困難なものとしてい
た。
In the conventional general virtual shared memory system, the output signal is issued when the output signal of each control device is expanded in the virtual shared memory area in the transmission control section of each control device. Since the same output signal is copied in the order of the station number on the control device's transmission line, if the system configuration is changed, the relative address of the control device output signal on the virtual shared memory will change, and such output The control program of the execution control unit, which refers to and updates the signal, must be modified in accordance with the change in the relative address, which lowers the program development efficiency. Also, for the same reason, for the control program in the control device that shares similar functions in other similar systems, the reference address of the output signal must be changed according to the system configuration, and the program can be reused. Was difficult.

【0005】また、前記文献に記載された仮想共有メモ
リ方式の発展型の方式では、メモリエリアの節減には有
効であるものの、メモリエリアへの出力データの展開は
制御装置単位に局番号の昇順に行われるようになってい
るため、他局からの出力信号の中で、制御プログラムが
必要としている出力ワード,ビットのみを抽出し、制御
プログラム上で参照されているアドレスにワード,ビッ
ト単位で並び替えることは不可能であるため、上記問題
に対しては効果がない。そこで本発明が解決すべき課題
は、システムの装置構成の違いによらず制御プログラム
の共通化可能な分散型制御システムを提供することにあ
る。
Further, although the developed system of the virtual shared memory system described in the above document is effective in saving the memory area, the expansion of the output data to the memory area is performed in ascending order of station numbers in units of control devices. The output word and bit required by the control program are extracted from the output signals from other stations, and the output word and bit required by the control program are extracted in word and bit units at the address referenced on the control program. Since it is impossible to rearrange them, it has no effect on the above problem. Therefore, the problem to be solved by the present invention is to provide a distributed control system in which control programs can be made common regardless of the difference in system configuration.

【0006】[0006]

【課題を解決するための手段】前記課題を解決するた
め、本発明の分散型制御システムは、共通の伝送路を介
して複数の制御装置間で信号の授受を行う分散型制御シ
ステムであって、前記各制御装置に、制御プログラムを
保持、実行する実行制御部と、通信手順を管理する伝送
制御部と、全制御装置の出力信号を保持、管理する仮想
共有メモリエリアと、前記実行制御部内で制御プログラ
ムが他の制御装置からの出力信号を参照するための入力
信号レジスタと、前記実行制御部内で制御プログラムが
他の制御装置に信号を通知するための出力信号レジスタ
と、全制御装置およびその出力信号数に基づく仮想共有
メモリエリア構成情報と、前記仮想共有メモリエリア上
の各制御装置の各出力信号と前記入力信号レジスタとの
対応を示した入出力変換情報とを具備し、かつ、前記伝
送制御部が、前記出力信号レジスタの情報を伝送路を通
し他の全制御装置に伝送すると共に、全制御装置の出力
信号レジスタの情報を前記仮想共有メモリエリア構成情
報に基づき自装置内の仮想共有メモリエリアに格納する
ことにより全制御装置間の仮想共有メモリエリアのイメ
ージを共通に管理する構成の分散型制御システムにおい
て、前記伝送制御部はさらに、前記入出力変換情報に基
づき仮想共有メモリエリア中の任意の制御装置の任意の
出力信号を自制御装置の入力信号レジスタに任意に割り
付けを行う手段を備え、前記実行制御部の制御プログラ
ム中で、これら入力信号レジスタ、出力信号レジスタを
参照、更新するステップを有するものである。前記入出
力変換情報として、データタイプ、入力ビット位置、出
力ビット位置の情報を有し、伝送制御部により更新すべ
きデータとしてビットデータが指定された場合、仮想共
有メモリエリア上のデータを出力ビット位置で示される
ビット情報のみを判定し、書き込むべき入力信号レジス
タの該当ワードの中で入力ビット位置で示されるビット
のみを更新するようにすることができる。
In order to solve the above-mentioned problems, a distributed control system of the present invention is a distributed control system for transmitting and receiving a signal between a plurality of control devices via a common transmission line. An execution control unit that holds and executes a control program in each of the control devices; a transmission control unit that manages communication procedures; a virtual shared memory area that holds and manages output signals of all control devices; In, an input signal register for a control program to refer to an output signal from another control device, an output signal register for the control program to notify a signal to another control device in the execution control unit, and all control devices and Input / output showing the correspondence between the virtual shared memory area configuration information based on the number of output signals, each output signal of each control device on the virtual shared memory area, and the input signal register. Conversion information, and the transmission control unit transmits the information of the output signal register to all the other control devices through a transmission path, and the information of the output signal register of all the control devices is the virtual shared memory. In a distributed control system having a configuration in which an image of a virtual shared memory area among all control devices is commonly managed by storing it in a virtual shared memory area within its own device based on area configuration information, the transmission control unit further comprises: Means for arbitrarily allocating an arbitrary output signal of an arbitrary control device in the virtual shared memory area to an input signal register of its own control device on the basis of the input output conversion information, and in the control program of the execution control unit, It has a step of referring to and updating the input signal register and the output signal register. The input / output conversion information includes data type, input bit position, and output bit position information. When bit data is designated as data to be updated by the transmission control unit, the data in the virtual shared memory area is output as output bits. It is possible to determine only the bit information indicated by the position and update only the bit indicated by the input bit position in the corresponding word of the input signal register to be written.

【0007】[0007]

【作用】上記手段により、“伝送制御部”では、自局出
力信号の送信権を得た場合は“出力信号レジスタ”のデ
ータを“伝送路”を介して他の全“制御装置”に送信す
ると共に、自装置内の“仮想共有メモリエリア”の自局
“出力信号”更新箇所を“仮想共有メモリ構成情報”に
基づき更新する。また、“伝送制御部”では、他局“制
御装置”の“出力信号”を“伝送路”を介して受信した
場合は、まず“仮想共有メモリ構成情報”に基づき、
“仮想共有メモリエリア”の該当局部分を更新し、さら
に“入出力変換情報”に基づき、“入力信号レジスタ”
に対応する“仮想共有メモリエリア”の該当データを抽
出し、この“入力信号レジスタ”の情報を更新してい
く。これにより、“実行制御部”で実行される“制御プ
ログラム”内では、直接“仮想共有メモリエリア”をア
クセスすることなく、読み込みは“入力信号レジスタ”
を参照し、他局“制御装置”への出力は“出力制御レジ
スタ”を更新すればよいことから、“仮想共有メモリ構
成情報”と“入出力変換情報”を該当のシステム構成に
応じて設定すれば、システム構成が異なる場合でも制御
プログラム中では同一の“入力信号レジスタ”アドレス
や同一の“出力信号レジスタ”アドレスを使ってプログ
ラムを構築できることになる。
According to the above means, the "transmission control section" transmits the data of the "output signal register" to all the other "control apparatuses" via the "transmission path" when the transmission right of the output signal of the own station is obtained. At the same time, the own station “output signal” update location of the “virtual shared memory area” in the own device is updated based on the “virtual shared memory configuration information”. Further, in the “transmission control unit”, when the “output signal” of the other station “control device” is received via the “transmission path”, first, based on the “virtual shared memory configuration information”,
The relevant station part of the "virtual shared memory area" is updated, and based on the "input / output conversion information", the "input signal register"
The corresponding data in the "virtual shared memory area" corresponding to is extracted and the information in this "input signal register" is updated. As a result, in the "control program" executed by the "execution control unit", reading is done by the "input signal register" without directly accessing the "virtual shared memory area".
For output to other stations "control device", it is sufficient to update the "output control register". Therefore, set "virtual shared memory configuration information" and "input / output conversion information" according to the relevant system configuration. Then, even if the system configuration is different, the program can be constructed by using the same "input signal register" address or the same "output signal register" address in the control program.

【0008】[0008]

【実施例】以下、本発明の実施例を図に基づいて説明す
る。図1は第1実施例に係る制御装置の概念ブロック
図、図2はシステム構成図、図3は伝送制御部の概略フ
ロー図であり、図4、図5、図6はその詳細部分フロー
図である。図に示されるようにシステム全体を見ると、
共通の伝送路1に複数台の制御装置10a,10b,・
・・,10cが分散配置されており、各制御装置内で仮
想共有メモリエリア4a,4b,・・・,4cが管理さ
れている。これら仮想共有メモリエリアにおいては、#
1局制御装置4aから送信される出力信号は#2局制御
装置4b,・・・、#n局制御装置4cの各局に伝送さ
れ仮想共有メモリの先頭に書き込まれる。#2局制御装
置4bの送信する出力信号が#1局制御装置4a,・・
・,#n局制御装置4cの各局に伝送され、#1局制御
装置4aの出力信号に続くエリアに書き込まれる。以下
同様にして#n局制御装置4cの送信する出力信号が#
1局制御装置4a、#2局制御装置4b,・・・の各局
に伝送され仮想共有メモリの最後に書き込まれ、これら
の動作がサイクリックに実行され各局の仮想共有メモリ
が同一のメモリイメージに保たれている。
Embodiments of the present invention will be described below with reference to the drawings. 1 is a conceptual block diagram of a control device according to a first embodiment, FIG. 2 is a system configuration diagram, FIG. 3 is a schematic flow diagram of a transmission control unit, and FIGS. 4, 5 and 6 are detailed partial flow diagrams thereof. Is. Looking at the entire system as shown in the figure,
A plurality of control devices 10a, 10b, ...
.., 10c are distributed, and virtual shared memory areas 4a, 4b, ..., 4c are managed in each control device. In these virtual shared memory areas, #
The output signal transmitted from the 1st station controller 4a is transmitted to each station of the # 2 station controller 4b, ..., #n station controller 4c and written at the head of the virtual shared memory. The output signal transmitted from the # 2 station control device 4b is the # 1 station control device 4a, ...
, Is transmitted to each station of the #n station control device 4c and written in an area following the output signal of the # 1 station control device 4a. Similarly, the output signal transmitted from the #n station control device 4c is #
It is transmitted to each station of the 1-station control device 4a, # 2 station control device 4b, ... And written to the end of the virtual shared memory, these operations are cyclically executed, and the virtual shared memory of each station becomes the same memory image. It is kept.

【0009】各制御装置の内部には、図1に示すように
伝送制御部2と実行制御部3があり、メモリ中には、仮
想共有メモリエリア4、仮想共有メモリ構成情報5、入
出力変換情報6、入力信号レジスタ7、出力信号レジス
タ8、制御プログラムP1,P2がある。制御プログラ
ムは該制御装置固有の制御を実行するためにシステムユ
ーザによりプログラミングされたものであり、実行制御
部3によりタスク/プロセスとして実行されているもの
とする。本発明においては、これら制御プログラム内で
他の制御装置の出力信号を参照する際は、入力信号レジ
スタ7を通して読み出し、他の制御装置に通知すべき出
力信号がある場合は出力信号レジスタ8を通して書き込
むようプログラムされている。一方、伝送制御部2で
は、図3に示すようなフローで処理が行われており、こ
れにより仮想共有メモリエリアの更新、入力信号レジス
タの更新および出力信号レジスタの伝送路への送信が仮
想共有メモリ構成情報5と入出力変換情報6に基づき実
行されている。
As shown in FIG. 1, a transmission control unit 2 and an execution control unit 3 are provided inside each control device, and a virtual shared memory area 4, virtual shared memory configuration information 5, and input / output conversion are provided in the memory. There are information 6, an input signal register 7, an output signal register 8, and control programs P1 and P2. It is assumed that the control program is programmed by the system user to execute the control peculiar to the control device, and is executed by the execution control unit 3 as a task / process. In the present invention, when referring to the output signal of another control device in these control programs, the output signal is read through the input signal register 7, and when there is an output signal to be notified to the other control device, it is written through the output signal register 8. Is programmed to On the other hand, in the transmission control unit 2, the processing is performed according to the flow shown in FIG. 3, whereby the virtual shared memory area is updated, the input signal register is updated, and the output signal register is transmitted to the transmission path through virtual sharing. It is executed based on the memory configuration information 5 and the input / output conversion information 6.

【0010】図3では伝送制御部2の処理フロー例とし
てトークンパッシングにて送信権を制御している場合の
例を示している。これによれば、伝送制御部2では通常
はデータ受信待ち(20)となっており、データの受信
があった場合はそれが自局宛のトークンであるか判定し
(21)、真であれば送信権を獲得したので図4に示す
データ送信処理(22)を実行し、次局にトークンを渡
した後(23)、入力信号レジスタの更新タイミングで
あれば(24)、図6に示す入力信号レジスタ更新処理
を実行する。また、判定処理(21)にて受信したデー
タが#i(i=1〜n)の送信した出力信号の情報であ
れば(26)、図5に示す#i局出力信号受信処理(2
7)を実行し判定処理(24)に移る。判定処理(2
4)の中の入力信号レジスタの更新タイミングは、制御
装置の特徴によって種々あり得るが、代表的な例として
は、処理(27)の#i局出力信号受信処理後毎回でも
よいが、実行制御部の持つ所定の実行サイクルもしくは
周期タイマのタイムアウト等である。
FIG. 3 shows an example of a processing flow of the transmission control unit 2 when the transmission right is controlled by token passing. According to this, the transmission control unit 2 normally waits for data reception (20). When data is received, it is judged whether or not it is a token addressed to the own station (21), and it is true. For example, since the transmission right has been acquired, the data transmission process (22) shown in FIG. 4 is executed, and after passing the token to the next station (23), if it is the update timing of the input signal register (24), it is shown in FIG. Executes input signal register update processing. If the data received in the determination process (21) is the information of the output signal transmitted by #i (i = 1 to n) (26), the #i station output signal reception process (2) shown in FIG.
7) is executed and the process proceeds to the judgment process (24). Judgment process (2
The update timing of the input signal register in 4) may be various depending on the characteristics of the control device, but as a typical example, it may be every time after the #i station output signal receiving process of the process (27), but the execution control It is a predetermined execution cycle of the unit or a timeout of a periodic timer.

【0011】データ送信処理(22)については、図4
に詳細フローを示しているが、これによると、まず出力
信号レジスタを読み出し、これを全制御装置に送信し
(30)、次に仮想共有メモリ構成情報5に基づき仮想
共有メモリエリア上の自局出力信号の格納アドレスを求
め(31)、該当エリアに処理(30)にて送信したの
と同一の自局出力信号レジスタの情報を書き込む(3
2)。また、#i局出力信号受信処理(27)について
は、図5に詳細フローを示しているが、これによると、
まず受信データを一時バッファに保持しておき(4
0)、仮想共有メモリ構成情報5に基づき仮想共有メモ
リ上の受信データの格納アドレスを求め(41)、ここ
にバッファリングされている#i局制御装置の出力信号
を書き込む(42)。
The data transmission process (22) is shown in FIG.
According to this, the output signal register is first read and transmitted to all the control devices (30), and then based on the virtual shared memory configuration information 5, the local station in the virtual shared memory area is read. The storage address of the output signal is obtained (31), and the same information of the own station output signal register that was transmitted in the processing (30) is written in the corresponding area (3).
2). Regarding the #i station output signal reception processing (27), a detailed flow is shown in FIG. 5. According to this,
First, hold the received data in a temporary buffer (4
0), the storage address of the received data on the virtual shared memory is obtained based on the virtual shared memory configuration information 5 (41), and the buffered output signal of the #i station controller is written (42).

【0012】入力信号レジスタの更新処理については、
図6に示す通りであるが、図1に示す入出力変換情報6
内の入力信号レジスタと展開された指定局の指定された
出力信号レジスタオフセット値の対応情報を元に、対応
する情報を仮想共有メモリ上から読み込み、入力信号レ
ジスタに書き込むものである。始めに、入出力変換情報
6内の処理INDEX値:xの初期化を行い(50)、
x件目の処理として、入出力変換情報6のx件目の各情
報を取り出し(53)、この中の出力局番号〔x−1〕
から仮想共有メモリ構成情報5に基づき、同局に対応す
る出力信号情報の仮想共有メモリ上の格納先頭アドレス
を求め(54)、このアドレスに(出力レジスタ〔x−
1〕−1)を加えたアドレスにある仮想共有メモリ上の
同局の同出力信号情報を取り出し、これを入力レジスタ
〔x−1〕の示す入力信号レジスタに格納する。このx
を順次更新しながら(52)、全件終了するまで(5
1)上記の通りに入出力変換情報を処理していく。
Regarding the update processing of the input signal register,
As shown in FIG. 6, the input / output conversion information 6 shown in FIG.
Based on the correspondence information between the input signal register inside and the offset value of the output signal register designated by the expanded designated station, corresponding information is read from the virtual shared memory and written in the input signal register. First, the processing INDEX value: x in the input / output conversion information 6 is initialized (50),
As the x-th processing, the x-th information of the input / output conversion information 6 is taken out (53), and the output station number [x-1] in this is extracted.
Based on the virtual shared memory configuration information 5, the storage start address of the output signal information corresponding to the same station in the virtual shared memory is obtained (54), and this address (output register [x-
1] -1), the same output signal information of the same station on the virtual shared memory at the address added is taken out and stored in the input signal register indicated by the input register [x-1]. This x
While sequentially updating (52) until the end of all cases (5
1) Input / output conversion information is processed as described above.

【0013】図7に、入出力変換情報の他の実施例を示
す。この第2実施例では、入出力変換情報としてデータ
タイプ、入力ビット位置、出力ビット位置の情報が第1
実施例における入出力変換情報6に追加されている。こ
こで、データタイプとしてワードデータ(16ビッ
ト):“W”を選択した場合は第1実施例と全く同様の
動作となるが、ビットデータ:“B”であった場合は、
図6の入出力信号レジスタ更新フローにおいて処理55
における入力信号レジスタへの格納処理に違いが起き
る。この場合のフローを図8に示す。図にも示す通り、
第2実施例では仮想共有メモリ上のデータを出力ビット
位置で示されるビット情報0/1のみを判定(60)
し、書き込むべき入力信号レジスタの該当ワードの中で
入力ビット位置で示されるビットのみを更新する(6
0,61)。このとき同一ワード内の他のビットは一切
影響を受けないようにビット操作を行っている(57,
58,59,61,62)。これにより、ビット単位で
の信号の再配置を実現している。
FIG. 7 shows another embodiment of the input / output conversion information. In the second embodiment, the information of the data type, the input bit position, and the output bit position is the first as the input / output conversion information.
It is added to the input / output conversion information 6 in the embodiment. Here, when word data (16 bits): "W" is selected as the data type, the operation is exactly the same as in the first embodiment, but when the bit data is "B",
Process 55 in the input / output signal register update flow of FIG.
A difference occurs in the processing of storing in the input signal register in. The flow in this case is shown in FIG. As shown in the figure,
In the second embodiment, the data on the virtual shared memory is judged only for the bit information 0/1 indicated by the output bit position (60).
Then, only the bit indicated by the input bit position in the corresponding word of the input signal register to be written is updated (6
0,61). At this time, bit operation is performed so that other bits in the same word are not affected at all (57,
58, 59, 61, 62). This realizes signal rearrangement in bit units.

【0014】[0014]

【発明の効果】以上のべたように、本発明によれば、シ
ステムユーザによりプログラミングされる制御プログラ
ムは、その中で他の制御装置の出力信号を参照する際
は、入力信号レジスタを通して読み出し、他の制御装置
に通知すべき出力信号がある場合は出力信号レジスタを
通して書き込むようプログラムできるので、仮想共有メ
モリ構成情報と入出力変換情報を該当のシステム構成に
応じて設定することにより、システム構成が異なる場合
でも制御プログラム中では同一の“入力信号レジスタ”
アドレスや同一の“出力信号レジスタ”アドレスを使っ
てプログラムを構築できることになる。さらに、一旦構
築したシステムの構成に変更が起こり、局番号が変化し
たり制御装置の削除や追加等が発生した場合でも、仮想
共有メモリ構成情報と入出力変換情報を変更するだけ
で、制御プログラム中にコーディングされている入/出
力信号レジスタのアドレスを修正する必要がなくなるた
め、このような分散型の制御システムにおいてシステム
の装置構成の違いによらず類似機能の制御プログラムを
共通に設計することが可能となる。
As described above, according to the present invention, the control program programmed by the system user reads through the input signal register when referring to the output signals of other control devices, and If there is an output signal to be notified to the control device, it can be programmed to write through the output signal register, so that the system configuration differs by setting the virtual shared memory configuration information and the input / output conversion information according to the relevant system configuration. Even if the same "input signal register" in the control program
The program can be constructed using the address or the same "output signal register" address. Furthermore, even if the configuration of the constructed system is changed and the station number is changed or the control device is deleted or added, the control program can be changed by simply changing the virtual shared memory configuration information and input / output conversion information. Since it is not necessary to modify the address of the input / output signal register coded inside, it is necessary to commonly design control programs of similar functions in such a distributed control system regardless of the difference in system configuration of the system. Is possible.

【0015】また、請求項2記載の発明においては、ビ
ット単位にて、他局出力信号を並び替え、入力信号レジ
スタに抽出可能となるため、システム中、操作スイッチ
等のディスクリート入力機器からの信号の再配置が可能
となり、これらの機器の接続構成の違いによらない制御
プログラムの共通設計が実現可能となる。
According to the second aspect of the invention, since the output signals of other stations can be rearranged in bit units and extracted into the input signal register, signals from discrete input devices such as operation switches in the system can be extracted. Can be rearranged, and a common design of control programs can be realized regardless of the difference in the connection configuration of these devices.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の第1実施例を示す制御装置内の概念
ブロック図である。
FIG. 1 is a conceptual block diagram in a control device showing a first embodiment of the present invention.

【図2】 第1実施例の仮想共有メモリ方式の分散型制
御システムの構成図である。
FIG. 2 is a configuration diagram of a virtual shared memory type distributed control system according to a first embodiment.

【図3】 第1実施例の伝送制御部の概略フロー図であ
る。
FIG. 3 is a schematic flowchart of a transmission control unit of the first embodiment.

【図4】 第1実施例の伝送制御部内データ送信フロー
図である。
FIG. 4 is a data transmission flow chart in the transmission control unit of the first embodiment.

【図5】 第1実施例の#i局制御装置の出力信号受信
フロー図である。
FIG. 5 is an output signal reception flow chart of the #i station control device of the first embodiment.

【図6】 第1実施例の入力信号レジスタ更新フロー図
である。
FIG. 6 is an input signal register update flow chart according to the first embodiment.

【図7】 第2実施例を示す入出力変換情報の構成図で
ある。
FIG. 7 is a configuration diagram of input / output conversion information showing a second embodiment.

【図8】 第2実施例における入力信号レジスタ更新フ
ロー図である。
FIG. 8 is an input signal register update flowchart in the second embodiment.

【図9】 従来例を示す仮想共有メモリ方式の発展型の
ブロック図である。
FIG. 9 is an expanded block diagram of a virtual shared memory system showing a conventional example.

【図10】 図9の従来例における制御装置内の概念ブ
ロック図である。
FIG. 10 is a conceptual block diagram in the control device in the conventional example of FIG.

【符号の説明】[Explanation of symbols]

1 伝送路、2 伝送制御部、3 実行制御部、4 仮
想共有メモリエリア、5仮想共有メモリ構成情報、6
入出力変換情報、7 入力信号レジスタ、8出力信号レ
ジスタ、10 制御装置、P1,P2 制御プログラム
1 transmission path, 2 transmission control unit, 3 execution control unit, 4 virtual shared memory area, 5 virtual shared memory configuration information, 6
Input / output conversion information, 7 input signal register, 8 output signal register, 10 control device, P1, P2 control program

フロントページの続き (56)参考文献 特開 昭60−110072(JP,A) 特開 平3−129456(JP,A) 特開 平3−129457(JP,A) 特開 平6−19867(JP,A) 特開 平1−287768(JP,A) 特開 平5−342171(JP,A) 竹村宏昭 村山信次 池野直暁,SY SMAC LINKシステムの開発,O MRON TECHNICS,1991年 9月15日,第31巻 第3号 通巻99号, p.207−212 (58)調査した分野(Int.Cl.7,DB名) G06F 13/00 G06F 15/16 Continuation of the front page (56) Reference JP-A-60-110072 (JP, A) JP-A-3-129456 (JP, A) JP-A-3-129457 (JP, A) JP-A-6-19867 (JP , A) JP-A-1-287768 (JP, A) JP-A-5-342171 (JP, A) Hiroaki Takemura Shinji Murayama Naoaki Ikeno, Development of SY SMAC LINK system, OMRON TECHNICS, September 15, 1991 Sun, Vol. 31, No. 3, Volume 99, p. 207-212 (58) Fields surveyed (Int.Cl. 7 , DB name) G06F 13/00 G06F 15/16

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 共通の伝送路1を介して複数の制御装置
間10で信号の授受を行う分散型制御システムであっ
て、前記各制御装置10に、制御プログラムを保持、実
行する実行制御部3と、通信手順を管理する伝送制御部
2と、全制御装置の出力信号を保持、管理する仮想共有
メモリエリア4と、前記実行制御部3内で制御プログラ
ムが他の制御装置からの出力信号を参照するための入力
信号レジスタ7と、前記実行制御部2内で制御プログラ
ムが他の制御装置に信号を通知するための出力信号レジ
スタ8と、全制御装置およびその出力信号数に基づく仮
想共有メモリエリア構成情報5と、前記仮想共有メモリ
エリア4上の各制御装置の各出力信号と前記入力信号レ
ジスタ7との対応を示した入出力変換情報6とを具備
し、かつ、前記伝送制御部2が、前記出力信号レジスタ
8の情報を伝送路1を通し他の全制御装置に伝送すると
共に、全制御装置の出力信号レジスタ8の情報を前記仮
想共有メモリエリア構成情報5に基づき自装置内の仮想
共有メモリエリア4に格納することにより全制御装置間
の仮想共有メモリエリア4のイメージを共通に管理する
構成の分散型制御システムにおいて、 前記伝送制御部2はさらに、前記入出力変換情報6に基
づき仮想共有メモリエリア4中の任意の制御装置の任意
の出力信号を自制御装置の入力信号レジスタ7に任意に
割り付けを行う手段を備え、前記実行制御部3の制御プ
ログラム中で、これら入力信号レジスタ7、出力信号レ
ジスタ8を参照、更新するステップを有していることを
特徴とする分散型制御システム。
1. A distributed control system for transmitting and receiving signals between a plurality of control devices 10 via a common transmission line 1, wherein an execution control unit holds and executes a control program in each of the control devices 10. 3, a transmission control unit 2 that manages communication procedures, a virtual shared memory area 4 that holds and manages output signals of all control devices, and a control program in the execution control unit 3 that output signals from other control devices. , An output signal register 8 for the control program in the execution control unit 2 to notify other control devices of signals, and a virtual sharing based on all control devices and the number of output signals thereof. The transmission control is provided with memory area configuration information 5, input / output conversion information 6 showing correspondence between each output signal of each control device on the virtual shared memory area 4 and the input signal register 7. The section 2 transmits the information of the output signal register 8 to all the other control devices through the transmission line 1, and the information of the output signal register 8 of all the control devices based on the virtual shared memory area configuration information 5 In the distributed control system configured to commonly manage the image of the virtual shared memory area 4 among all the control devices by storing it in the virtual shared memory area 4 in the transmission control unit 2, the transmission control unit 2 further includes the input / output conversion information. 6 is provided with means for arbitrarily allocating an arbitrary output signal of an arbitrary control device in the virtual shared memory area 4 to the input signal register 7 of the own control device, and in the control program of the execution control unit 3, A distributed control system comprising a step of referring to and updating the input signal register 7 and the output signal register 8.
【請求項2】 入出力変換情報6として、データタイ
プ、入力ビット位置、出力ビット位置の情報を有し、伝
送制御部2により更新すべきデータとしてビットデータ
が指定された場合、仮想共有メモリエリア4上のデータ
を出力ビット位置で示されるビット情報のみを判定し、
書き込むべき入力信号レジスタ7の該当ワードの中で入
力ビット位置で示されるビットのみを更新する手段を備
えた請求項1記載の分散型制御システム。
2. The virtual shared memory area, which has information of a data type, an input bit position, and an output bit position as the input / output conversion information 6, and when bit data is designated as data to be updated by the transmission control unit 2. Output the data on 4 and determine only the bit information indicated by the bit position,
2. The distributed control system according to claim 1, further comprising means for updating only the bit indicated by the input bit position in the corresponding word of the input signal register 7 to be written.
JP15863594A 1994-07-11 1994-07-11 Distributed control system Expired - Fee Related JP3465798B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15863594A JP3465798B2 (en) 1994-07-11 1994-07-11 Distributed control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15863594A JP3465798B2 (en) 1994-07-11 1994-07-11 Distributed control system

Publications (2)

Publication Number Publication Date
JPH0822428A JPH0822428A (en) 1996-01-23
JP3465798B2 true JP3465798B2 (en) 2003-11-10

Family

ID=15676027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15863594A Expired - Fee Related JP3465798B2 (en) 1994-07-11 1994-07-11 Distributed control system

Country Status (1)

Country Link
JP (1) JP3465798B2 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
竹村宏昭 村山信次 池野直暁,SYSMAC LINKシステムの開発,OMRON TECHNICS,1991年 9月15日,第31巻 第3号 通巻99号,p.207−212

Also Published As

Publication number Publication date
JPH0822428A (en) 1996-01-23

Similar Documents

Publication Publication Date Title
US5644754A (en) Bus controller and electronic device in a system in which several electronic devices are networked
KR20070039580A (en) Message administrator and method for controlling access to data of the message memory of a communications component
JP2000339008A (en) Programmable controller
JP3465798B2 (en) Distributed control system
US20020198970A1 (en) Programmable controller system
JPH11510930A (en) Buffer circuit placed above module
WO2019142288A1 (en) Plc, network unit, cpu unit, and data transmission method
JP3688804B2 (en) Remote system for programmable controller
JP3024345B2 (en) Data link method
JP3265026B2 (en) I / O data exchange method
JPH0439684B2 (en)
JPS6244808A (en) Control method for nc working machine group
JP2002297210A (en) Data transmitter
JPH0535322A (en) Numerical controller
JPH0736370A (en) Data transmitting and receiving system, and method therefor
JP2000132210A (en) Controller and cooperation controlling method
JP2745464B2 (en) Token passing LAN device
KR100584583B1 (en) Apparatus and method controlling a serial bus
JP2003124952A (en) Data-access controlling method
JP2550945B2 (en) Control method of time division multiple time switch
JPH0710070B2 (en) Data transfer device between networks
JP2002341907A (en) Method for transmitting/receiving data in blast furnace facility program logic controller
JPH06168014A (en) Inter-station communication system for programmable controller
JPH01243739A (en) Radio line access system
JPH11110015A (en) Inter-cpu module data exchange device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees