JP3461899B2 - 画像変換装置 - Google Patents

画像変換装置

Info

Publication number
JP3461899B2
JP3461899B2 JP05361694A JP5361694A JP3461899B2 JP 3461899 B2 JP3461899 B2 JP 3461899B2 JP 05361694 A JP05361694 A JP 05361694A JP 5361694 A JP5361694 A JP 5361694A JP 3461899 B2 JP3461899 B2 JP 3461899B2
Authority
JP
Japan
Prior art keywords
image
clock signal
signal
synchronization
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05361694A
Other languages
English (en)
Other versions
JPH07264589A (ja
Inventor
秀幸 寺根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP05361694A priority Critical patent/JP3461899B2/ja
Publication of JPH07264589A publication Critical patent/JPH07264589A/ja
Priority to US08/891,066 priority patent/US5991446A/en
Application granted granted Critical
Publication of JP3461899B2 publication Critical patent/JP3461899B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、例えば画像圧縮装
置、画像伸張装置、あるいはそれらが組み合わされた装
置などの、画像変換装置に関する。
【0002】
【従来の技術】図16は、従来の画像圧縮装置の構成を
示すブロック図である。この画像圧縮装置は、カラー静
止画像符号化方式の標準化を目指してJPEG(Joint
Photographic Expert Group )で提唱されている、いわ
ゆる「JPEGアルゴリズム」にもとづいた画像圧縮を
実現するように構成されている。
【0003】この装置が備える画像データ入力インタフ
ェイス3には、画像上の直交する2つの方向に沿ってマ
トリックス状に配列する画素毎に、例えばその濃度ある
いは輝度等を表現する画像信号Pm(m=0、1、・・
・)が順次入力される。1つの画素の濃度を256階調
で表現するように、1つの画像信号Pmは8ビットで構
成されている。この画像信号Pmが、クロック入力端子
1から入力される周期的なパルス列であるクロック信号
CLKに同期して、8ビット幅の画像データ入力端子1
3を通じて外部装置から画像データ入力インタフェイス
3へ、8ビット毎に順次入力される。
【0004】画像データ入力インタフェイス3は、入力
された画像信号Pm(m=0、1、・・・)の列を、画
像上の直交する2つの走査方向に沿って8×8(=6
4)画素がマトリックス状に配列してなる1ブロックに
毎に分割して、次段の離散コサイン変換部4へと出力す
る。すなわち、各ブロック毎に、そのブロック内の各画
素の濃度を表現する画像信号Pxy(x,y=0〜7)
が、クロック信号CLKに同期して、画像データ入力イ
ンタフェイス3から離散コサイン変換部4へと順次送ら
れる。
【0005】離散コサイン変換部4では、クロック信号
CLKに同期して、64個のPxy(x,y=0〜7)
に2次元離散コサイン変換が施される。離散コサイン変
換によって得られる64個の離散コサイン変換係数(以
下、「DCT係数」と略記する)Suv(u,v=0〜
7)は、クロック信号CLKに同期して離散コサイン変
換部4から次段のジグザグ変換部5へと順次送られる。
【0006】ジグザグ変換部5では、DCT係数Suv
(u,v=0〜7)が配列されて成るマトリックスの行
および列に沿った順序から、いわゆるジグザグ順序へと
DCT係数Suv(u,v=0〜7)の並び換えが行わ
れる。そして、ジグザグ順序に並び換えられたDCT係
数Sij(i,j=0〜7)が、クロック信号CLKに
同期して、ジグザグ変換部5から量子化部6へと順次送
られる。
【0007】量子化部6では、64個のDCT係数Si
j(i,j=0〜7)が、量子化テーブル7を用いて係
数位置(i、jの値)ごとに異なるステップサイズをも
って量子化される。すなわち、量子化テーブル7には、
各係数位置のステップサイズを規定する64個の係数Q
ij(i,j=0〜7)が、あらかじめ記憶されてお
り、量子化部6はDCT係数Sijを係数Qijでわり
算を実行し、かつその商を整数化することによって、量
子化係数Rij(i,j=0〜7)を得る。この作業
は、クロック信号CLKに同期して行われる。その結
果、得られた量子化係数Rij(i,j=0〜7)は、
クロック信号CLKに同期して量子化部6から次段のハ
フマン符号化部8へと送られる。
【0008】ハフマン符号化部8では、符号テーブル9
を参照しつつ、量子化係数Rij(i,j=0〜7)の
各1に対して、ハフマン符号化方式にもとづいた符号化
が行われる。符号テーブル9には、ハフマン符号化を実
行するための情報があらかじめ記憶されており、ハフマ
ン符号化部8は、この情報にもとづいて量子化係数Ri
j(i,j=0〜7)を、ハフマン符号化方式による符
号化信号Hn(n=0、1、・・・)の列に変換する。
この作業は、クロック信号CLKに同期して実行され
る。その結果、符号化信号Hn(n=0、1、・・・)
は、クロック信号CLKに同期してハフマン符号化部8
から外部の装置、例えば符号化信号を記憶する記憶装置
等へと送られる。
【0009】なお、クロック信号CLKは、画像信号P
m(m=0、1、・・・)を画像データ入力端子13へ
と入力する外部装置へ、クロック出力端子11を通じて
送出される。これは、外部装置の動作をクロック信号C
LKへ同期させることによって、画像信号Pm(m=
0、1、・・・)が画像データ入力端子13へと、クロ
ック信号CLKに同期して入力されることを可能にする
ためである。
【0010】各ブロック毎の比較において、符号化信号
Hn(n=0、1、・・・)の信号サイズは、64個の
画像信号Pxy(x,y=0〜7)の信号サイズよりも
縮小される。すなわち、この装置は画像信号の圧縮化を
実現している。
【0011】画像を再生するためには、圧縮された画像
信号である符号化信号Hnから、逆に画像信号を再構成
する必要がある。それには、図16に示した装置とは対
をなす従来の画像伸張装置が用いられる。図17は、こ
の画像伸張装置の構成を示すブロック図である。
【0012】図17に示すように、符号化信号Hn(n
=0、1、・・・)は、クロック入力端子1から入力さ
れるクロック信号CLKに同期して、順次ハフマン復号
化部28、非量子化部26、ジグザグ逆変換部25、離
散コサイン逆変換部24、および画像データ出力インタ
フェイス23の順に送られる。画像伸張装置を構成する
画像データ出力インタフェイス23〜順次ハフマン復号
化部28は、それぞれ画像圧縮装置を構成する画像デー
タ入力インタフェイス3〜ハフマン符号化部8における
処理とは逆の処理を実行する。順次ハフマン復号化部2
8では画像圧縮装置における符号テーブル9が参照さ
れ、非量子化部26では量子化テーブル7が参照され
る。
【0013】このため、入力される符号化信号Hn(n
=0、1、・・・)には、画像圧縮装置とは逆の処理が
順次施される。その結果、画像データ出力インタフェイ
ス23からは、再構成された画像信号Pm(m=0、
1、・・・)が出力される。ただし、画像圧縮装置の量
子化部6で行われた処理のために、再構成された画像信
号Pm(m=0、1、・・・)は、圧縮化される前の画
像信号Pm(m=0、1、・・・)とは必ずしも完全に
同一ではなく、実効的な画像品質を劣化させない範囲で
変更が加えられたものとなる。すなわち、JPEGアル
ゴリズムにもとづく画像圧縮および画像伸張の方式は、
非可逆方式の範疇に属する。
【0014】なお、クロック信号CLKは、画像信号P
m(m=0、1、・・・)が入力される外部装置へ、ク
ロック出力端子11を通じて送出される。外部装置は、
このクロック信号CLKに同期して、画像データ出力イ
ンタフェイス23から画像信号Pm(m=0、1、・・
・)を順次入力する。
【0015】
【発明が解決しようとする課題】従来の画像圧縮装置お
よび画像伸張装置は、以上のように構成されているの
で、画像信号Pmの外部装置からの入力および外部装置
への出力は、いずれもクロック信号CLKに同期して行
われる必要があった。このため、クロック信号CLKの
周波数が高く、装置における処理が高速に実行される場
合には、外部装置における画像信号Pmの入力および出
力も、同じく高速に行われる必要があった。すなわち、
外部装置側に備わる画像信号Pmの入力インタフェイス
あるいは出力インタフェイスが、クロック信号CLKに
同期して高速に動作しなければならないという問題点が
あった。
【0016】また、例えばRGB(Red, Green, Blue)
表色系の3色成分に代表される複数の色成分に対応する
複数コンポーネントの画像信号Pmを同時に圧縮化等あ
るいは伸張化する場合において、1コンポーネント単位
に入力する必要があり、装置の外部にそのためのバッフ
ァ等を付加的に設ける必要があるという問題点があっ
た。
【0017】この発明は、従来の装置における上記のよ
うな問題点を解消するためになされたもので、バッファ
を付加的に設けることなく、画像信号の入力または出力
を複数コンポーネントに対して同時に行い得るともに、
画像信号の入力または出力の速度が異なる外部装置との
整合が得られる画像変換装置を提供することを目的とす
る。
【0018】
【課題を解決するための手段】この発明にかかる請求項
1に記載の画像変換装置は、画像を表現する画像信号の
列を画像内のブロック毎に符号化する画像変換装置にお
いて、クロック信号に同期して前記画像信号を順次入力
するとともに前記ブロック単位で符号化信号へと変換す
る符号化手段と、前記クロック信号を分周することによ
って当該クロック信号よりも周期の長い分周クロック信
号を生成する分周手段と、前記分周クロック信号に同期
して前記画像信号を順次入力するとともに、当該画像信
号を前記クロック信号に同期して前記符号化手段へ順次
出力するインタフェイス手段と、を備え、前記インタフ
ェイス手段が、前記分周クロック信号の周期と前記クロ
ック信号の周期との比率に相当する複数個のコンポーネ
ントに対応する画像信号を、前記分周クロック信号に同
期して同時に入力するとともに、当該画像信号を前記ク
ロック信号に同期して前記符号化手段へ順次出力し、し
かも、出力される当該画像信号が属するコンポーネント
を前記ブロック毎に順次交替させることを特徴とする。
【0019】
【0020】この発明にかかる請求項に記載の画像変
換装置は、請求項1に記載の画像変換装置において、前
記分周手段が、前記クロック信号の周期に比較して所定
の複数以下の任意の自然数倍の周期を有する分周クロッ
ク信号を生成可能であり、前記インタフェイス手段が、
前記所定の複数以下の任意の個数のコンポーネントに対
応する画像信号を、前記分周手段が生成する前記分周ク
ロック信号に同期して同時に入力可能であり、当該画像
信号を前記クロック信号に同期して前記符号化手段へ順
次出力するとともに、出力される当該画像信号が属する
コンポーネントを前記ブロック毎に順次交替させること
が可能であり、前記装置が制御手段を更に備え、当該制
御手段は、前記インタフェイス手段に入力されるコンポ
ーネントの個数に応じて、前記分周手段に前記クロック
信号の周期の当該個数倍の周期を有する分周クロック信
号を選択的に生成させることを特徴とする。
【0021】この発明にかかる請求項に記載の画像変
換装置は、画像を表現する画像信号の列が画像内のブロ
ック毎に符号化されてなる符号化信号を復号化する画像
変換装置において、前記クロック信号に同期して前記符
号化信号を前記ブロック単位で前記画像信号の列に変換
するとともに、当該画像信号の列を順次出力する復号化
手段と、前記クロック信号を分周することによって当該
クロック信号よりも周期の長い分周クロック信号を生成
する分周手段と、前記クロック信号に同期して前記復号
化手段から前記画像信号を順次入力するとともに、前記
分周クロック信号に同期して当該画像信号を順次出力す
るインタフェイス手段と、を備え、前記インタフェイス
手段が、前記画像信号を前記クロック信号に同期して前
記復号化手段から順次入力するとともに、入力された当
該画像信号を前記ブロック毎に前記分周クロック信号の
周期と前記クロック信号の周期との比率に相当する複数
個のコンポーネントに振り分け、しかも、各コンポーネ
ントに対応する画像信号を前記分周クロック信号に同期
して同時に出力することを特徴とする。
【0022】
【0023】この発明にかかる請求項に記載の画像変
換装置は、請求項に記載の画像変換装置において、前
記分周手段が、前記クロック信号の周期に比較して所定
の複数以下の任意の自然数倍の周期を有する分周クロッ
ク信号を生成可能であり、前記インタフェイス手段が、
前記画像信号を前記クロック信号に同期して前記復号化
手段から順次入力するとともに、入力された当該画像信
号を前記ブロック毎に、前記所定の複数以下の任意の個
数のコンポーネントに振り分け可能であり、しかも、各
コンポーネントに対応する画像信号を、前記分周手段が
生成する前記分周クロック信号に同期して同時に出力す
ることが可能であって、前記装置が制御手段を更に備
え、当該制御手段は、前記インタフェイス手段が出力す
るコンポーネントの個数に応じて、前記分周手段に前記
クロック信号の周期の当該個数倍の周期を有する分周ク
ロック信号を選択的に生成させることを特徴とする。
【0024】この発明にかかる請求項に記載の画像変
換装置は、画像を表現する画像信号の列を画像内のブロ
ック毎に符号化可能であるとともに、逆に符号化されて
なる符号化信号から前記画像信号へと復号化可能な画像
変換装置において、クロック信号に同期して前記画像信
号を順次入力するとともに前記ブロック単位で符号化信
号へと変換する符号化手段と、前記クロック信号を分周
することによって当該クロック信号よりも周期の長い分
周クロック信号を生成する分周手段と、前記分周クロッ
ク信号に同期して前記画像信号を順次入力するととも
に、当該画像信号を前記クロック信号に同期して前記符
号化手段へ順次出力する第1インタフェイス手段と、前
記クロック信号に同期して前記符号化信号を前記ブロッ
ク単位で前記画像信号の列に変換するとともに、当該画
像信号の列を順次出力する復号化手段と、前記クロック
信号に同期して前記復号化手段から前記画像信号を順次
入力するとともに、前記分周クロック信号に同期して当
該画像信号を順次出力する第2インタフェイス手段と、
を備え、前記第1インタフェイス手段が、前記分周クロ
ック信号の周期と前記クロック信号の周期との比率に相
当する複数個のコンポーネントに対応する画像信号を、
前記分周クロック信号に同期して同時に入力するととも
に、当該画像信号を前記クロック信号に同期して前記符
号化手段へ順次出力し、しかも、出力される当該画像信
号が属するコンポーネントを前記ブロック毎に順次交替
させ、前記第2インタフェイス手段が、前記画像信号を
前記クロック信号に同期して前記復号化手段から順次入
力するとともに、入力された当該画像信号を前記ブロッ
ク毎に前記分周クロック信号の周期と前記クロック信号
の周期との比率に相当する複数個のコンポーネントに振
り分け、しかも、各コンポーネントに対応する画像信号
を前記分周クロック信号に同期して同時に出力すること
を特徴とする。
【0025】
【0026】この発明にかかる請求項に記載の画像変
換装置は、請求項に記載の画像変換装置において、前
記分周手段が、前記クロック信号の周期に比較して所定
の複数以下の任意の自然数倍の周期を有する分周クロッ
ク信号を生成可能であり、前記第1インタフェイス手段
が、前記所定の複数以下の任意の個数のコンポーネント
に対応する画像信号を、前記分周手段が生成する前記分
周クロック信号に同期して同時に入力可能であり、当該
画像信号を前記クロック信号に同期して前記符号化手段
へ順次出力するとともに、出力される当該画像信号が属
するコンポーネントを前記ブロック毎に順次交替させる
ことが可能であり、前記第2インタフェイス手段が、前
記画像信号を前記クロック信号に同期して前記復号化手
段から順次入力するとともに、入力された当該画像信号
を前記ブロック毎に、前記所定の複数以下の任意の個数
のコンポーネントに振り分け可能であり、しかも、各コ
ンポーネントに対応する画像信号を、前記分周手段が生
成する前記分周クロック信号に同期して同時に出力する
ことが可能であって、前記装置が制御手段を更に備え、
当該制御手段は、前記第1インタフェイス手段に入力さ
れるコンポーネントの個数または前記第2インタフェイ
ス手段から出力されるコンポーネントの個数に応じて、
前記分周手段に前記クロック信号の周期の当該個数倍の
周期を有する分周クロック信号を選択的に生成させるこ
とを特徴とする。
【0027】
【作用】<請求項1に記載の装置の作用> この発明の装置では、クロック信号よりも周期の長い分
周クロック信号に同期して外部からインタフェイス手段
へと画像信号が入力されるとともに、入力された画像信
号は符号化手段の動作に一致するようにクロック信号に
同期して符号化手段へ入力される。すなわち、この発明
の装置は、符号化手段の処理速度よりも画像信号の出力
の速度が異なる外部装置と整合して動作するとともに、
分周クロック信号の周期とクロック信号の周期との比率
に相当する複数個のコンポーネントに対応する画像信号
が、分周クロック信号に同期して同時に入力される。符
号化手段にはクロック信号に同期して画像信号が出力さ
れ、しかも、ブロック単位毎にコンポーネントを順次交
替させつつ出力される。このため、符号化手段では各コ
ンポーネントの画像信号の符号化が行われる。
【0028】
【0029】<請求項に記載の装置の作用> この発明の装置では、インタフェイス手段に入力される
コンポーネントの個数が可変であり、また分周手段は複
数種類の分周クロック信号を生成可能である。しかも、
入力されるコンポーネント数に対応した分周クロック信
号が制御手段によって選択される。このため、この発明
の装置では、符号化手段の動作との整合を維持しつつ、
固定されない一定範囲の個数のコンポーネントの画像信
号を同時に入力することが可能である。
【0030】<請求項に記載の装置の作用> この発明の装置では、復号化手段で復号化されて得られ
た画像信号は、クロック信号に同期してインタフェイス
手段へ入力される。しかも、この画像信号は、クロック
信号よりも周期の長い分周クロック信号に同期してイン
タフェイス手段から外部へと出力される。このため、復
号化手段の処理速度よりも画像信号の入力の速度が異な
る外部装置との整合が得られるとともに、画像信号がク
ロック信号に同期して復号化手段から順次入力される一
方で、入力された画像信号は分周クロック信号の周期と
クロック信号の周期との比率に相当する複数個のコンポ
ーネントにブロック毎に振り分けられ、しかも、各コン
ポーネントに対応する画像信号は分周クロック信号に同
期して同時に出力される。すなわち、この発明の装置で
は、符号化信号の各コンポーネントの画像信号への復号
化と、複数コンポーネントの画像信号を同時に出力する
こととが互いに整合して実現する。
【0031】
【0032】<請求項に記載の装置の作用> この発明の装置では、インタフェイス手段が出力するコ
ンポーネントの個数が可変であり、また分周手段は複数
種類の分周クロック信号を生成可能である。しかも、出
力されるコンポーネント数に対応した分周クロック信号
が制御手段によって選択される。このため、この発明の
装置では、復号化手段の動作との整合を維持しつつ、固
定されない一定範囲の個数のコンポーネントの画像信号
を同時に出力することが可能である。
【0033】<請求項に記載の装置の作用> この発明の装置では、クロック信号よりも周期の長い分
周クロック信号に同期して外部から第1インタフェイス
手段へと画像信号が入力されるとともに、入力された画
像信号は符号化手段の動作に一致するようにクロック信
号に同期して符号化手段へ入力される。また同時に、復
号化手段で復号化されて得られた画像信号は、クロック
信号に同期して第2インタフェイス手段へ入力される。
しかも、この画像信号は、クロック信号よりも周期の長
い分周クロック信号に同期して第2インタフェイス手段
から外部へと出力される。すなわち、この発明の装置
は、符号化手段あるいは復号化手段の処理速度よりも画
像信号の出力あるいは入力の速度が異なる外部装置と整
合して動作する。また、分周クロック信号の周期とクロ
ック信号の周期との比率に相当する複数個のコンポーネ
ントに対応する画像信号が、分周クロック信号に同期し
て同時に入力される一方で、符号化手段にはクロック信
号に同期して画像信号が出力され、しかも、ブロック単
位毎にコンポーネントを順次交替させつつ出力される。
また同時に、画像信号がクロック信号に同期して復号化
手段から順次入力される一方で、入力された画像信号は
分周クロック信号の周期とクロック信号の周期との比率
に相当する複数個のコンポーネントにブロック毎に振り
分けられ、しかも、各コンポーネントに対応する画像信
号は分周クロック信号に同期して同時に出力される。す
なわち、この発明の装置では、符号化手段または復号化
手段における符号化または復号化と、複数コンポーネン
トの画像信号を同時に入力または出力することとが互い
に整合して実現する。
【0034】
【0035】<請求項に記載の装置の作用> この発明の装置では、第1インタフェイス手段に入力さ
れるコンポーネントの個数が可変であり、また分周手段
は複数種類の分周クロック信号を生成可能である。しか
も、入力されるコンポーネント数に対応した分周クロッ
ク信号が制御手段によって選択される。また同時に、第
2インタフェイス手段が出力するコンポーネントの個数
が可変であり、また分周手段は複数種類の分周クロック
信号を生成可能である。しかも、出力されるコンポーネ
ント数に対応した分周クロック信号が制御手段によって
選択される。すなわち、この発明の装置では、符号化手
段または復号化手段の動作との整合を維持しつつ、固定
されない一定範囲の個数のコンポーネントの画像信号を
同時に入力または出力することが可能である。
【0036】
【実施例】
<1.実施例の装置の概略>この発明の実施例の詳細な
説明に先だって、実施例の装置の概略構成とその動作に
ついて説明する。
【0037】<1-1.画像圧縮装置>図2は、実施例にお
ける画像圧縮装置100の概略構成を示すブロック図で
ある。この装置100が備える画像データ入力インタフ
ェイス300には、例えばRGB(Red, Green, Blue)
表色系における3成分等に対応する3コンポーネントの
画像信号が同時に入力される。各画像信号は、例えば1
つの色成分の濃度を256階調で表現するように8ビッ
トで構成されている。
【0038】画像データ入力インタフェイス300に
は、クロック分周器400で生成される分周クロック信
号CLKdが供給される。このクロック分周器400
は、クロック入力端子1から入力される周期的なパルス
列であるクロック信号CLKを1/3分周し、得られた
分周クロック信号CLKdを画像データ入力インタフェ
イス300へと入力する。すなわち、画像データ入力イ
ンタフェイス300には、クロック信号CLKの3倍の
周期を有するパルス列が供給される。
【0039】画像データ入力インタフェイス300で
は、入力された画像信号が、分周クロック信号CLKd
に同期して、8ビット×3入力に相当する幅を有する画
像データ入力端子2を通じて、外部装置から画像データ
入力インタフェイス3へ順次入力される。すなわち、ク
ロック信号CLKの3倍の周期のパルス列に同期して、
3つのコンポーネントに対応する画像信号が、画像デー
タ入力インタフェイス300へと同時に入力される。
【0040】画像データ入力インタフェイス300で
は、入力された3コンポーネントに対応する画像信号の
列を、例えば画像上の直交する2つの走査方向に沿って
8×8(=64)画素がマトリックス状に配列してなる
1ブロック毎にそれぞれ分割して、次段のエンコーダ
(符号化部)200へと出力する。この動作はクロック
信号CLKに同期して行われる。すなわち、各コンポー
ネントの何れかおよび各ブロックの何れかに属する画像
信号が、クロック信号CLKに同期して、画像データ入
力インタフェイス300からエンコーダ200へと順次
送出され、しかも送出される画像信号が属するコンポー
ネントおよびブロックは、例えば64個の画像信号毎に
順次交替する。
【0041】エンコーダ200は、1コンポーネントに
対応する画像信号の列を、クロック信号CLKに同期し
て1ブロック単位で符号化する装置と同一に構成され
る。エンコーダ200によって得られた符号化信号は、
ホストバスインタフェイス500を通じて、出力端子3
0に接続される外部の記憶装置あるいはホストコンピュ
ータ等へと送出される。
【0042】制御部600は、クロック信号CLKに同
期して各装置部の動作を制御する働きをなしている。そ
の最も重要な働きは、制御信号CONTを送出すること
によって、画像データ入力インタフェイス300がクロ
ック信号CLKに同期して画像信号の列を所定の順序で
エンコーダ200へと出力するように制御することと、
選択信号SELを送出することによって、クロック分周
器400における分周値を選択することである。
【0043】クロック分周器400は、制御部600か
らの選択信号SELにもとづいて、分周値の異なる複数
の分周クロック信号CLKdを出力するように構成され
ている。制御部600は、画像データ入力インタフェイ
ス300に入力されるコンポーネントの数に応じて、複
数種類の分周値から1つを適切に選択すべく選択信号S
ELをクロック分周器400へ送出する。
【0044】すなわち、画像データ入力インタフェイス
300へ入力されるコンポーネント数が3である場合に
は、上述した通りの1/3分周値が選択され、コンポー
ネント数が2である場合には、1/2分周値が選択さ
れ、コンポーネント数が1である場合には分周されない
クロック信号CLKがそのまま分周クロック信号CLK
dとして出力される。
【0045】なお、分周クロック信号CLKdは、画像
データ入力端子2へ接続される外部装置へ、クロック出
力端子11を通じて送出される。これは、外部装置の動
作を分周クロック信号CLKdへ同期させることによっ
て、画像信号が画像データ入力端子2へと、分周クロッ
ク信号CLKdに同期して入力されることを可能にする
ためである。
【0046】出力端子30からホストコンピュータ等へ
と出力される符号化信号のサイズは、画像データ入力イ
ンタフェイス300あるいはエンコーダ200へ入力さ
れた画像信号のサイズよりも縮小されるように、エンコ
ーダ200における符号化が実行される。すなわち、こ
の装置100は画像信号の圧縮化を実現する。しかも、
エンコーダ200の動作が同期するクロック信号CLK
よりも、入力コンポーネント数に応じて周期の長い分周
クロック信号CLKdに同期して画像信号が画像データ
入力インタフェイス300へ入力されるので、エンコー
ダ200の動作と整合しつつ複数のコンポーネントに属
する画像信号が同時に入力される。
【0047】すなわち、画像データ入力インタフェイス
300には複数のコンポーネントに属する画像信号が同
時に入力されるが、単位時間当たりの入力画像信号数は
エンコーダ200が単位時間当たりに処理する画像信号
数と同一に保たれる。このため、画像データ入力インタ
フェイス300に無駄に画像信号を蓄積することなく、
また逆にエンコーダ200に無駄な休止期間を発生する
ことなく、複数のコンポーネントに属する画像信号が画
像データ入力インタフェイス300へと同時に入力され
る。
【0048】しかも、制御部600とクロック分周器4
00の働きによって分周クロック信号CLKdの分周値
が入力コンポーネント数に応じて選択されるので、1〜
3コンポーネントの範囲で所望の数のコンポーネントに
属する画像信号を入力することができる。
【0049】<1-2.画像伸張装置>画像を再生するため
には、符号化信号から、逆に画像信号を再構成する必要
がある。それには、図2に示した装置とは対をなす画像
伸張装置が用いられる。図3は、実施例の画像伸張装置
101の概略構成を示すブロック図である。
【0050】図3に示すように、ホストバスインタフェ
イス501を通じて入力端子32に接続される外部のホ
ストコンピュータ等から符号化信号がデコーダ(復号化
装置部)201へ入力される。デコーダ201は、クロ
ック信号CLKに同期して、エンコーダ200とは逆の
手順に沿って、符号化信号を1ブロック単位で画像信号
の列へと再構成する。再構成された画像信号は、クロッ
ク信号CLKに同期して画像データ出力インタフェイス
301へと順次送られる。
【0051】画像データ出力インタフェイス301は、
入力された画像信号を、複数のコンポーネントに振り分
けるとともに、クロック分周器400から供給される分
周クロック信号CLKdに同期して、各コンポーネント
に属する画像信号を同時に出力する。これらの出力画像
信号は8ビット×3出力の幅を有する画像データ出力端
子33を通じて、外部装置へと送出される。
【0052】制御部601は、クロック信号CLKに同
期して各装置部の動作を制御する働きをなしており、特
に、制御信号CONTを送出することによって、画像デ
ータ出力インタフェイス301がクロック信号CLKに
同期して画像信号の列を所定の順序でデコーダ201か
ら入力されるように制御する。制御部601は、さら
に、クロック分周器400における分周値を選択する選
択信号SELを送出する。
【0053】画像データ出力インタフェイス301から
出力されるコンポーネント数が3である場合には、1/
3分周値が選択され、コンポーネント数が2である場合
には、1/2分周値が選択され、コンポーネント数が1
である場合には分周されないクロック信号CLKがその
まま分周クロック信号CLKdとして出力される。
【0054】なお、分周クロック信号CLKdは、画像
データ出力端子33へ接続される外部装置へ、クロック
出力端子31を通じて送出される。これは、外部装置の
動作を分周クロック信号CLKdへ同期させることによ
って、画像信号が外部装置へと、分周クロック信号CL
Kdに同期して入力されることを可能にするためであ
る。
【0055】画像伸張装置101は以上のように動作す
るので、圧縮された符号化信号が画像信号へと再構成さ
れる。すなわち、この装置101は符号化信号の伸張化
を実現する。しかも、デコーダ201の動作が同期する
クロック信号CLKよりも、出力コンポーネント数に応
じて周期の長い分周クロック信号CLKdに同期して画
像信号が画像データ出力インタフェイス301から出力
されるので、デコーダ201の動作と整合しつつ複数の
コンポーネントに属する画像信号が同時に出力される。
【0056】すなわち、画像データ出力インタフェイス
301からは複数のコンポーネントに属する画像信号が
同時に出力されるが、単位時間当たりの出力画像信号数
はデコーダ201が単位時間当たりに処理する画像信号
数と同一に保たれる。このため、画像データ出力インタ
フェイス301に無駄に画像信号を蓄積することなく、
また逆にエンコーダ200に無駄な休止期間を発生する
ことなく、複数のコンポーネントに属する画像信号が画
像データ出力インタフェイス301から同時に出力され
る。
【0057】しかも、制御部601とクロック分周器4
00の働きによって分周クロック信号CLKdの分周値
が出力コンポーネント数に応じて選択されるので、1〜
3コンポーネントの範囲で所望の数のコンポーネントに
属する画像信号を出力することができる。
【0058】<1-3.双方装置の組み合わせ>通常におい
ては、符号化信号は画像信号へと伸張されて使用される
ことを前提としている。したがって、通常の使用形態に
おいては、画像圧縮装置と画像伸張装置の双方がともに
使用される。この目的に沿って双方の機能を備えた画像
変換装置の例を図4に示す。この画像変換装置102
は、画像圧縮装置100と画像伸張装置101の双方を
兼ね備えている。符号化信号は、ホストバスインタフェ
イス502を通じて、入出力端子34に接続される外部
のホストコンピュータ等との間で入力または出力が行わ
れる。
【0059】制御部602は、上述の制御部600と制
御部601の双方の機能を兼ねている。この装置102
も、画像圧縮装置100および画像伸張装置101と同
様に、バッファを付加的に設けることなく、画像信号の
入力または出力を複数コンポーネントに対して同時に行
い得る。
【0060】上述した画像圧縮装置100では、画像デ
ータ入力インタフェイス300への最大入力コンポーネ
ント数は3であったが、一般に2以上の複数であれば同
様の効果を奏する。例えば最大入力コンポーネント数が
4であれば、画像信号の入力を1〜4の範囲の個数のコ
ンポーネントに対して同時に行い得る。同様のことは、
画像伸張装置に対してもいえる。
【0061】さらに、画像データ入力インタフェイス3
00への最大入力コンポーネント数を1に設定し、クロ
ック分周器400では複数の分周クロック信号CLKd
を出力し得るように構成してもよい。このような装置に
おいて、例えば分周クロック信号CLKdの分周値を1
/2に選択するならば、画像データ入力インタフェイス
300への画像信号の入力の速度を2倍遅くすることが
できる。
【0062】このとき、エンコーダ200には1ブロッ
ク分の画像信号を処理する毎に、動作期間と同等の休止
期間が発生するが、符号化処理は動作期間において正常
に行われる。すなわち、画像データ入力端子2に接続さ
れる外部装置における画像信号の送出の速度が画像圧縮
装置におけるよりも2倍遅い場合に、外部装置の動作と
画像圧縮装置の動作とは、付加的なインタフェイスをそ
れらの間に設けなくても互いに整合するという利点が生
まれる。
【0063】このように、画像データ入力インタフェイ
ス300への最大入力コンポーネント数が単一であって
も、クロック分周器400を備えることによって、処理
速度の遅い外部装置との整合を図ることができる。同様
のことは、画像復号化装置に対してもいえる。
【0064】以上に概略を述べた画像変換装置の詳細な
構成例を以下に説明する。なお、以下で新たに引用する
図において、図16または図17に示した従来装置と同
一部分、あるいは図2〜図4に概略を示した実施例の装
置と同一部分には、同一符号を付してその詳細な説明を
略する。
【0065】<2.第1実施例>図1は、この実施例に
おける画像圧縮装置の構成を示すブロック図である。こ
の装置110では、エンコーダ200が、図16に示し
た従来装置と同様に、JPEGアルゴリズムを実行すべ
く構成されている。また、画像データ入力インタフェイ
ス310、クロック分周器410、および制御部610
は、それぞれ画像圧縮装置100における画像データ入
力インタフェイス300、クロック分周器400、およ
び制御部600の一例として構成される。このため、画
像圧縮装置100に関して述べた構成上および動作上の
特徴については説明を略する。
【0066】クロック分周器410は、クロック入力端
子1から入力されるクロック信号CLKを1/2分周す
る1/2分周器411と1/3分周する1/3分周器4
12とを備えており、各分周器の出力はクロック信号C
LKとともにセレクタ413へ入力されている。セレク
タ413は、制御部610から送出される選択信号SE
Lに基づいて、これらの3種のクロック信号の中から1
種を選択して分周クロック信号CLKdとして画像デー
タ入力インタフェイス310およびクロック出力端子1
1へと出力する。
【0067】図5に、画像データ入力インタフェイス3
10の内部ブロック図を示す。図5に示すように、画像
データ入力インタフェイス310は、各コンポーネント
毎に1個のレジスタと2個のRAMとが設けられてい
る。レジスタ350、351、352は、いずれも分周
クロック信号CLKdに同期して動作し、画像データ入
力端子2から入力される画像信号を保持する。
【0068】レジスタ350に保持された画像信号は、
2個のRAM360a、360bに振り分けて記憶され
る。同様に、レジスタ351に保持された画像信号は、
2個のRAM361a、361bに振り分けて記憶さ
れ、レジスタ352に保持された画像信号は、2個のR
AM362a、362bに振り分けて記憶される。
【0069】6個のRAMは、何れも共通の構造を有し
ており、メモリサイズも同一である。RAM360aで
は、書込み許可端子WECにアクティブ信号(ロウ・レ
ベル電圧)が入力されるとき(ライトイネーブルのと
き)には、入力端子Dへ入力される画像信号が、アドレ
ス端子Aへ入力されるアドレス信号A0aが指定するメ
モリアドレスへ格納される。また、読み出し許可端子O
ECにアクティブ信号(ロウ・レベル電圧)が入力され
るとき(リードイネーブルのとき)には、アドレス端子
Aへ入力されるアドレス信号A0aが指定するメモリア
ドレスに格納される画像信号が、出力端子Qから出力さ
れる。他の5個のRAMについても同様である。
【0070】これらの、書込み許可端子WEC、読み出
し許可端子OEC、および素子選択端子CECへの入力
信号と、RAMの動作との関係を図6に示す。図6にお
いて、記号「L」はロウ・レベル電圧を表し、記号
「H」はハイ・レベル電圧を表し、記号「Hi−Z」
は、出力端子Qが高インピーダンスであることを表して
いる。また、記号「X」は、RAMの動作が端子に入力
される信号のレベルに依存しないことを表している。な
お、図5に示した画像データ入力インタフェイス310
では、いずれのRAMにおいても素子選択端子CECに
はアクティブ信号(ロウ・レベル電圧)が常時入力され
ている。
【0071】図5に戻って、6個のRAMへ入力される
アドレス信号A0a〜A2a、A0b〜A2b、書込み
許可端子WECへ入力される書込み許可信号WC0a〜
WC2a、WC0b〜WC2b、および読み出し許可端
子OECへ入力される読み出し許可信号OC0a〜OC
2a、OC0b〜OC2bは、制御部610(図1)か
ら送出される制御信号CONTを構成している。
【0072】図7に、制御信号CONTを構成するこれ
らの信号のタイミングチャートを示す。図7のタイミン
グチャートは、画像データ入力インタフェイス310に
3コンポーネントの画像信号が入力され、それに対応し
てクロック分周器410からはクロック信号CLKを1
/3分周して得られた分周クロック信号CLKdが供給
されるときの動作を記述している。
【0073】図7が示すように、1ブロックを構成する
64個の画像信号が入力される周期(ここでは仮に「ブ
ロック周期」と呼ぶ)毎、すなわち分周クロック信号C
LKdの64周期毎に、3個のRAM360a〜362
aと他の3個のRAM360b〜362bとの間で交互
にライトイネーブルが指定されている。すなわち、画像
信号はブロック周期毎に3個のRAM360a〜362
aと他の3個のRAM360b〜362bに交互に書き
込まれる。
【0074】一方、これらの6個のRAM360a〜3
62a、360b〜362bの中から、ブロック周期を
3分割してなる1/3ブロック周期毎、すなわち、クロ
ック信号CLKの64周期毎に、順次1個がリードイネ
ーブルとなる。しかも、RAM360a〜362a、3
60b〜362bの中の、いずれにおいても、ライトイ
ネーブルとリードイネーブルとが同時に指定されること
がない。すなわち、クロック信号CLKの64周期毎
に、6個のRAMの中から1つが順次選択され、画像信
号が読み出される。
【0075】各RAM360a〜362a、360b〜
362bについて、ライトイネーブルが指定されている
ときには、アドレス信号は分周クロック信号CLKdに
同期して変化するので、分周クロック信号CLKdに同
期して画像信号が書き込まれる。一方、リードイネーブ
ルが指定されているときには、アドレス信号はクロック
信号CLKに同期して変化するので、クロック信号CL
Kに同期して画像信号が読み出される。
【0076】すなわち、各コンポーネント毎に、画像信
号は常時、分周クロック信号CLKdに同期して2個の
RAMのいずれかに順次書き込まれるとともに、6個の
RAMのいずれかから、画像信号が常時クロック信号C
LKに同期して読み出される。しかも画像信号の読み出
しは、ブロック単位でコンポーネントが切り替えられ
る。
【0077】画像データ入力インタフェイス310は、
以上のように動作するので、クロック信号CLKに同期
して動作する離散コサイン変換部4などのエンコーダ2
00を構成する装置部の動作との整合を保ちつつ、3コ
ンポーネントの画像信号を同時に入力し得る。したがっ
てこの装置110は、例えばRGB表色系の画像信号の
圧縮化に適している。
【0078】また、制御部610とクロック分周器41
0の働きによって、分周クロック信号CLKdの分周値
が入力コンポーネント数に応じて選択されるので、エン
コーダ200を構成する各装置部の動作との整合を保ち
つつ、1〜3コンポーネントの範囲で所望の数のコンポ
ーネントに属する画像信号を同時に入力することができ
る。なお、制御部610から送出される制御信号CON
Tも、入力されるコンポーネントの個数に応じて異な
る。例えば、2コンポーネントの画像信号が2つのレジ
スタ350、251に入力されるときには、制御信号C
ONTが制御対象とするRAMは、RAM360a、3
61a、360b、361bの4個に限られる。
【0079】なお、図7のタイミングチャートには、画
像信号がRAMに書き込まれるときのアドレスの指定順
序と読み出されるときの指定順序とが同一である例を示
している。このときには、画像データ入力インタフェイ
ス310において、入力される画像信号と出力される画
像信号は同一順序となる。しかしながら、画像信号がR
AMに書き込まれるときのアドレスの指定順序と読み出
されるときの指定順序とは任意に異ならせることが可能
である。そうすることによって、ブロック毎に、ある順
序で画像信号Pm(m=0、1、・・・63)を入力す
るとともに、それとは必ずしも一致しない順序で画像信
号Pxy(x,y=0〜7)を離散コサイン変換部4へ
と出力することが可能である。
【0080】画像信号がブロック単位に入力されない場
合、すなわち複数のブロックを通して入力される場合に
は、画像データ入力インタフェイス310の入力側にバ
ッファを設置するとよい。このバッファは、図16に示
した従来装置において、画像データ入力インタフェイス
3に画像信号Pmがブロック単位に入力されない場合に
は、同様に画像データ入力インタフェイス3に備わって
いるものであって、この実施例において特に必要とされ
る付属部品ではない。
【0081】<3.第2実施例>図8に、画像データ入
力インタフェイス300(図2)に関する第2の構成例
を示す。この画像データ入力インタフェイス312は、
コンポーネント比すなわち各コンポーネントにおける画
素数の比率が、2:1:1である場合に対応している。
例えばYUV(YCrCb)表色系において輝度成分Y
と2つの色差成分U、Vとを、1ブロック当たりそれぞ
れ8×16画素、8×8画素、および8×8画素で表現
する画像信号の圧縮化に適した装置例となっている。以
下において、このようなコンポーネント比を有するYU
V表色系の画像信号が入力されるものとして、画像デー
タ入力インタフェイス312の構成と動作を説明する。
【0082】図8に示すように、画像データ入力インタ
フェイス312は、Yコンポーネントに対して1個のレ
ジスタと4個のRAMとが設けられており、Uコンポー
ネントとVコンポーネントの双方に対して、さらに1個
のレジスタと4個のRAMとが設けられている。Yコン
ポーネントの画像信号が1ブロック分、すなわち8×1
6画素分入力される間に、Uコンポーネントの1ブロッ
ク分(8×8画素分)につづいてVコンポーネントの1
ブロック分(8×8画素分)が入力される。
【0083】レジスタ370、371は、いずれも分周
クロック信号CLKdに同期して動作し、画像データ入
力端子2から入力される画像信号を保持する。画像デー
タ入力インタフェイス312には、クロック信号CLK
を1/2分周して得られた分周クロック信号CLKdが
供給される。
【0084】レジスタ370に保持されたYコンポーネ
ントの画像信号は、4個のRAM380a〜380dに
振り分けて記憶される。同様に、レジスタ371に保持
されたUコンポーネントまたはVコンポーネントの画像
信号は、4個のRAM381a〜381dに振り分けて
記憶される。8個のRAMはいずれも、図5に示した例
えばRAM360aと同一の構造を有しており、メモリ
サイズも同一である。
【0085】8個のRAMへ入力されるアドレス信号A
0a〜A0d、A1a〜A1d、書込み許可信号WC0
a〜WC0d、WC1a〜WC1d、および読み出し許
可信号OC0a〜OC0d、OC1a〜OC1dは、制
御部600(図2)から送出される制御信号CONTを
構成している。
【0086】図9に、制御信号CONTを構成するこれ
らの信号のタイミングチャートを示す。図9が示すよう
に、UコンポーネントまたはVコンポーネントのいずれ
かの1ブロック分の64個の画像信号が入力される周期
(ここではこれを「ブロック周期」と呼ぶ)毎、すなわ
ち分周クロック信号CLKdの64周期毎に、4個のR
AM360a〜360dの間で順次ライトイネーブルが
指定されている。このため、Yコンポーネントの画像信
号は、64個毎に4個のRAM360a〜360dに、
順次振り分けて書き込まれる。
【0087】また、同様に、ブロック周期毎に、4個の
RAM361a〜361dの間で順次ライトイネーブル
が指定されている。このため、Uコンポーネントの64
個の画像信号とVコンポーネントの64個の画像信号と
が交互に、しかも4個のRAM361a〜361dに、
順次振り分けて書き込まれる。
【0088】一方、画像信号の読み出しは、これらの8
個のRAM360a〜360d、361a〜361dの
中から、ブロック周期を2分割してなる1/2ブロック
周期毎、すなわち、クロック信号CLKの64周期毎
に、順次1個がリードイネーブルとなる。しかも、RA
M360a〜360d、361a〜361dの中の、い
ずれにおいても、ライトイネーブルとリードイネーブル
とが同時に指定されることがない。すなわち、クロック
信号CLKの64周期毎に、8個のRAMの中から1つ
が順次選択され、画像信号が読み出される。
【0089】各RAM360a〜360d、361a〜
361dについて、ライトイネーブルが指定されている
ときには、アドレス信号は分周クロック信号CLKdに
同期して変化するので、分周クロック信号CLKdに同
期して画像信号が書き込まれる。一方、リードイネーブ
ルが指定されているときには、アドレス信号はクロック
信号CLKに同期して変化するので、クロック信号CL
Kに同期して画像信号が読み出される。
【0090】すなわち、各コンポーネント毎に、画像信
号は常時、分周クロック信号CLKdに同期して4個の
RAMのいずれかに順次書き込まれるとともに、8個の
RAMのいずれかから、画像信号が常時クロック信号C
LKに同期して読み出される。
【0091】画像データ入力インタフェイス312は、
以上のように動作するので、クロック信号CLKに同期
して動作する離散コサイン変換部4などのエンコーダ2
00を構成する装置部の動作との整合を保ちつつ、2:
1:1のコンポーネント比を有する複数コンポーネント
に属する画像信号を同時に入力し得る。
【0092】また、以上の説明からも明らかなように、
この画像データ入力インタフェイス312は、8×16
画素を1ブロックとする2コンポーネントの画素信号を
圧縮化するために用いられる画像データ入力インタフェ
イス300の一例ともなっている。
【0093】<4.第3実施例>図10は、第1実施例
の画像圧縮装置100と対を成す画像伸張装置の構成を
示すブロック図である。この画像伸張装置111では、
符号化信号Hn(n=0、1、・・・)は、クロック信
号CLKに同期して、図17に示した従来装置における
と同様の演算が順次実行されることによって、画像信号
Pxy(x,y=0〜7)へと再構成される。再構成さ
れた画像信号Pxyは、クロック信号CLKに同期し
て、画像データ出力インタフェイス311へ順次入力さ
れる。
【0094】図11に画像データ入力インタフェイス3
11の内部ブロック図を示す。この図11に示すよう
に、画像データ出力インタフェイス311は、図5に示
した画像データ入力インタフェイス310において、あ
たかも入力と出力とを置換したかのように構成される。
制御部611から送出される制御信号CONTは、アド
レス信号A0a〜A2a、A0b〜A2bに関しては、
画像データ入力インタフェイス310におけると同様の
タイミングで付与され、書込み許可信号WC0a〜WC
2a、WC0b〜WC2bと、読み出し許可信号OC0
a〜OC2a、OC0b〜OC2bとに関しては、画像
データ入力インタフェイス310におけるこれらの信号
とは互いに逆のタイミングで付与される。
【0095】画像データ出力インタフェイス311が以
上のように構成されるとともに、制御信号がこのような
タイミングをもって付与される結果、画像データ出力イ
ンタフェイス311は画像データ入力インタフェイス3
10とは逆の動作を行う。すなわち、画像データ出力イ
ンタフェイス311は、クロック信号CLKに同期して
入力された画像信号Pxy(x,y=0〜7)を、各コ
ンポーネントに属する画像信号Pm(m=0、1、・・
・、63)に振り分けるとともに、各コンポーネントに
属する画像信号Pm(m=0、1、・・・、63)を分
周クロック信号CLKdに同期して同時に出力する。
【0096】以上のように、この画像伸張装置111
は、クロック信号CLKに同期して動作する離散コサイ
ン逆変換部24などのデコーダ201を構成する装置部
の動作との整合を保ちつつ、3コンポーネントの画像信
号を同時に出力し得る。しかも、制御部611とクロッ
ク分周器410の働きによって分周クロック信号CLK
dの分周値が出力コンポーネント数に応じて選択される
ので、1〜3コンポーネントの範囲で所望の数のコンポ
ーネントに属する画像信号を、デコーダ201の動作と
の整合を維持しつつ同時に出力することができる。
【0097】また、この画像伸張装置111と上述の画
像圧縮装置110とを、図4に示した装置102と同様
に組み合わせることによって、圧縮と伸張とをともに実
行可能な画像変換装置を構成することできる。
【0098】<5.第4実施例>図12は、画像圧縮装
置のもう一つの例を示すブロック図である。この画像圧
縮装置120は、画像データ入力インタフェイス320
へ入力し得る最大コンポーネント数が4である点が、図
1に示した画像圧縮装置100とは特徴的に異なる。こ
のため、クロック分周器420は、1/4分周器415
を更に備えており、セレクタ416は、制御部620か
ら送出される選択信号SELに基づいて、4種のクロッ
ク信号の中から1種を選択して分周クロック信号CLK
dとして画像データ入力インタフェイス320およびク
ロック出力端子11へと出力する。
【0099】また、図示を略するが、画像データ入力イ
ンタフェイス320は、図5に示した画像データ入力イ
ンタフェイス310と同様に、各コンポーネント毎に1
個のレジスタと2個のRAMとを備えている。すなわ
ち、画像データ入力インタフェイス320は、画像デー
タ入力インタフェイス310に、もう1コンポーネント
分のレジスタとRAMとが付加されたかのような構造を
有する。
【0100】その結果、離散コサイン変換部4などのエ
ンコーダ200を構成する各装置部の動作との整合を保
ちつつ、1〜4コンポーネントの範囲で所望の数のコン
ポーネントに属する画像信号を同時に入力することが可
能である。また、この画像圧縮装置120では、4コン
ポーネントの同時入力が可能であるので、例えばYMC
K表色系の画像信号の圧縮化に適している。
【0101】<6.第5実施例>図13は、画像圧縮装
置のさらにもう一つの例を示すブロック図である。この
画像圧縮装置130は、画像データ入力インタフェイス
330へ入力し得るコンポーネント数が1に固定されて
いる点が、図1に示した画像圧縮装置100とは特徴的
に異なる。図示を略するが、画像データ入力インタフェ
イス330は、図5に示した画像データ入力インタフェ
イス310における1コンポーネント分のみを備えてい
る。
【0102】また、この画像圧縮装置130には、図1
と同一に構成されるクロック分周器410が設けられて
おり、制御部630から送出される選択信号SELに基
づいて3種のクロック信号の中の1つが選択されて、分
周クロック信号CLKdとして画像データ入力インタフ
ェイス330へ供給される。このため、例えば分周クロ
ック信号CLKdの分周値を1/2に選択するならば、
画像データ入力インタフェイス330への画像信号の入
力の速度を2倍遅くすることができる。また、分周クロ
ック信号CLKdの分周値を1/3に選択するならば、
画像データ入力インタフェイス330への画像信号の入
力の速度を3倍遅くすることができる。
【0103】分周クロック信号CLKdの分周値が1/
2であるときには、離散コサイン変換部4などのエンコ
ーダ200を構成する装置部には、1ブロック分の画像
信号を処理する毎に動作期間と同等の休止期間が発生
し、分周クロック信号CLKdの分周値を1/3である
ときには、動作期間の2倍の長さの休止期間が発生す
る。しかしながら、符号化処理は各動作期間において正
常に行われる。
【0104】すなわち、画像データ入力端子36に接続
される外部装置における画像信号の送出の速度が画像圧
縮装置におけるよりも2倍あるいは3倍遅い場合に、外
部装置の動作と画像圧縮装置の動作とは、付加的なイン
タフェイスをそれらの間に設けなくても互いに整合す
る。しかも、この画像圧縮装置130では、外部装置に
おける画像信号の送出の速度に応じて、制御部630が
選択信号SELを送出することによって、複数種類の分
周クロック信号CLKdの周期から1つが適切に選択さ
れるので、様々な速度の外部装置との接続が容易に行わ
れるという利点がある。
【0105】<7.第6実施例>図14は、画像圧縮装
置100におけるエンコーダ200は、JPEGアルゴ
リズムに基づいた符号化を実行するように構成される代
わりに、他のアルゴリズムに基づいた符号化を実行する
ものであってもよい。例えば、図14にブロック図で概
略構成を示すように、FBTC(Fixed Block Truncati
on Coding )に基づいて構成してもよい。このアルゴリ
ズム自体は公知であるので、その詳細な説明は略する。
【0106】また、当然ながら画像伸張装置101にお
けるデコーダ201に対しても、JPEGアルゴリズム
以外の復号化を実行するように構成してもよい。例え
ば、図15に概略ブロック図を示すように、FBTCに
基づいて図14に示したエンコーダと対をなすデコーダ
を構成してもよい。
【0107】
【発明の効果】<請求項1に記載の発明の効果> この発明の装置では、クロック信号よりも周期の長い分
周クロック信号に同期して外部からインタフェイス手段
へと画像信号が入力されるとともに、入力された画像信
号は符号化手段の動作に一致するようにクロック信号に
同期して符号化手段へ入力される。このため、符号化手
段の処理速度よりも画像信号の出力の速度が異なる外部
装置との整合が得られるとともに、分周クロック信号の
周期とクロック信号の周期との比率に相当する複数個の
コンポーネントに対応する画像信号が、分周クロック信
号に同期して同時に入力される一方で、符号化手段には
クロック信号に同期して画像信号が出力され、しかも、
ブロック単位毎にコンポーネントを順次交替させつつ出
力される。このため、符号化手段では各コンポーネント
の画像信号の符号化が行われる。すなわち、この発明の
装置では、符号化手段の動作との整合を維持しつつ複数
コンポーネントの画像信号を同時に入力することが可能
である。
【0108】
【0109】<請求項に記載の発明の効果> この発明の装置では、インタフェイス手段に入力される
コンポーネントの個数が可変であり、また分周手段は複
数種類の分周クロック信号を生成可能である。しかも、
入力されるコンポーネント数に対応した分周クロック信
号が制御手段によって選択される。このため、この発明
の装置では、符号化手段の動作との整合を維持しつつ、
固定されない一定範囲の個数のコンポーネントの画像信
号を同時に入力することが可能である。
【0110】<請求項に記載の発明の効果> この発明の装置では、復号化手段で復号化されて得られ
た画像信号は、クロック信号に同期してインタフェイス
手段へ入力される。しかも、この画像信号は、クロック
信号よりも周期の長い分周クロック信号に同期してイン
タフェイス手段から外部へと出力される。このため、復
号化手段の処理速度よりも画像信号の入力の速度が異な
る外部装置との整合が得られるとともに、画像信号がク
ロック信号に同期して復号化手段から順次入力される一
方で、入力された画像信号は分周クロック信号の周期と
クロック信号の周期との比率に相当する複数個のコンポ
ーネントにブロック毎に振り分けられ、しかも、各コン
ポーネントに対応する画像信号は分周クロック信号に同
期して同時に出力される。このため、この発明の装置で
は、復号化手段において各コンポーネントの画像信号へ
の復号化を行うとともに、この復号化手段の動作との整
合を維持しつつ複数コンポーネントの画像信号を同時に
出力することが可能である。
【0111】
【0112】<請求項に記載の発明の効果> この発明の装置では、インタフェイス手段が出力するコ
ンポーネントの個数が可変であり、また分周手段は複数
種類の分周クロック信号を生成可能である。しかも、出
力されるコンポーネント数に対応した分周クロック信号
が制御手段によって選択される。このため、この発明の
装置では、復号化手段の動作との整合を維持しつつ、固
定されない一定範囲の個数のコンポーネントの画像信号
を同時に出力することが可能である。
【0113】<請求項に記載の発明の効果> この発明の装置では、クロック信号よりも周期の長い分
周クロック信号に同期して外部から第1インタフェイス
手段へと画像信号が入力されるとともに、入力された画
像信号は符号化手段の動作に一致するようにクロック信
号に同期して符号化手段へ入力される。また同時に、復
号化手段で復号化されて得られた画像信号は、クロック
信号に同期して第2インタフェイス手段へ入力される。
しかも、この画像信号は、クロック信号よりも周期の長
い分周クロック信号に同期して第2インタフェイス手段
から外部へと出力される。このため、符号化手段または
復号化手段の処理速度よりも画像信号の入力または出力
の速度が異なる外部装置との整合が得られる。また、分
周クロック信号の周期とクロック信号の周期との比率に
相当する複数個のコンポーネントに対応する画像信号
が、分周クロック信号に同期して同時に入力される一方
で、符号化手段にはクロック信号に同期して画像信号が
出力され、しかも、ブロック単位毎にコンポーネントを
順次交替させつつ出力される。このため、符号化手段で
は各コンポーネントの画像信号の符号化が行われる。ま
た同時に、画像信号がクロック信号に同期して復号化手
段から順次入力される一方で、入力された画像信号は分
周クロック信号の周期とクロック信号の周期との比率に
相当する複数個のコンポーネントにブロック毎に振り分
けられ、しかも、各コンポーネントに対応する画像信号
は分周クロック信号に同期して同時に出力される。すな
わち、この発明の装置では、符号化手段または復号化手
段の動作との整合を維持しつつ複数コンポーネントの画
像信号を同時に入力または出力することが可能である。
【0114】
【0115】
【0116】
【0117】<請求項に記載の発明の効果> この発明の装置では、第1インタフェイス手段に入力さ
れるコンポーネントの個数が可変であり、また分周手段
は複数種類の分周クロック信号を生成可能である。しか
も、入力されるコンポーネント数に対応した分周クロッ
ク信号が制御手段によって選択される。また同時に、第
2インタフェイス手段が出力するコンポーネントの個数
が可変であり、また分周手段は複数種類の分周クロック
信号を生成可能である。しかも、出力されるコンポーネ
ント数に対応した分周クロック信号が制御手段によって
選択される。このため、この発明の装置では、符号化手
段または復号化手段の動作との整合を維持しつつ、固定
されない一定範囲の個数のコンポーネントの画像信号を
同時に入力または出力することが可能である。
【図面の簡単な説明】
【図1】この発明の第1実施例の画像圧縮装置のブロッ
ク図である。
【図2】この発明の実施例の画像圧縮装置の概略ブロッ
ク図である。
【図3】この発明の実施例の画像伸張装置の概略ブロッ
ク図である。
【図4】この発明の実施例の画像変換装置の概略ブロッ
ク図である。
【図5】この発明の第1実施例の画像データ入力インタ
フェイスのブロック図である。
【図6】この発明の第1実施例のRAMの動作を示す説
明図である。
【図7】この発明の第1実施例の画像圧縮装置における
制御信号のタイミングチャートである。
【図8】この発明の第2実施例の画像データ入力インタ
フェイスのブロック図である。
【図9】この発明の第2実施例の画像圧縮装置における
制御信号のタイミングチャートである。
【図10】この発明の第3実施例の画像伸張装置のブロ
ック図である。
【図11】この発明の第3実施例の画像データ出力イン
タフェイスのブロック図である。
【図12】この発明の第4実施例の画像圧縮装置のブロ
ック図である。
【図13】この発明の第5実施例の画像圧縮装置のブロ
ック図である。
【図14】この発明の第6実施例のエンコーダのブロッ
ク図である。
【図15】この発明の第6実施例のデコーダのブロック
図である。
【図16】従来の画像圧縮装置のブロック図である。
【図17】従来の画像伸張装置のブロック図である。
【符号の説明】
100、110、120、130 画像圧縮装置(画像
変換装置) 101 画像伸張装置(画像変換装置) 102 画像変換装置 200 エンコーダ(符号化手段) 201 デコーダ(復号化手段) 400、410、420 クロック分周器(分周手段) 300、301、310、312、320、330 画
像データ入力インタフェイス(インタフェイス手段)
(第1のインタフェイス手段) 600、601、602、610、611、620、6
30 制御部(制御手段) CLK クロック信号 CLKd 分周クロック信号
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04N 7/24 - 7/68

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 画像を表現する画像信号の列を画像内の
    ブロック毎に符号化する画像変換装置において、 クロック信号に同期して前記画像信号を順次入力すると
    ともに前記ブロック単位で符号化信号へと変換する符号
    化手段と、 前記クロック信号を分周することによって当該クロック
    信号よりも周期の長い分周クロック信号を生成する分周
    手段と、 前記分周クロック信号に同期して前記画像信号を順次入
    力するとともに、当該画像信号を前記クロック信号に同
    期して前記符号化手段へ順次出力するインタフェイス手
    段と、を備え、 前記インタフェイス手段が、前記分周クロック信号の周
    期と前記クロック信号の周期との比率に相当する複数個
    のコンポーネントに対応する画像信号を、前記分周クロ
    ック信号に同期して同時に入力するとともに、当該画像
    信号を前記クロック信号に同期して前記符号化手段へ順
    次出力し、しかも、出力される当該画像信号が属するコ
    ンポーネントを前記ブロック毎に順次交替させることを
    特徴とする画像変換装置。
  2. 【請求項2】 請求項1に記載の画像変換装置におい
    て、 前記分周手段が、前記クロック信号の周期に比較して所
    定の複数以下の任意の自然数倍の周期を有する分周クロ
    ック信号を生成可能であり、 前記インタフェイス手段が、前記所定の複数以下の任意
    の個数のコンポーネントに対応する画像信号を、前記分
    周手段が生成する前記分周クロック信号に同期して同時
    に入力可能であり、当該画像信号を前記クロック信号に
    同期して前記符号化手段へ順次出力するとともに、出力
    される当該画像信号が属するコンポーネントを前記ブロ
    ック毎に順次交替させることが可能であり、 前記装置が制御手段を更に備え、 当該制御手段は、前記インタフェイス手段に入力される
    コンポーネントの個数に応じて、前記分周手段に前記ク
    ロック信号の周期の当該個数倍の周期を有する分周クロ
    ック信号を選択的に生成させることを特徴とする画像変
    換装置。
  3. 【請求項3】 画像を表現する画像信号の列が画像内の
    ブロック毎に符号化されてなる符号化信号を復号化する
    画像変換装置において、 前記クロック信号に同期して前記符号化信号を前記ブロ
    ック単位で前記画像信号の列に変換するとともに、当該
    画像信号の列を順次出力する復号化手段と、 前記クロック信号を分周することによって当該クロック
    信号よりも周期の長い分周クロック信号を生成する分周
    手段と、 前記クロック信号に同期して前記復号化手段から前記画
    像信号を順次入力するとともに、前記分周クロック信号
    に同期して当該画像信号を順次出力するインタフェイス
    手段と、を備え、 前記インタフェイス手段が、前記画像信号を前記クロッ
    ク信号に同期して前記復号化手段から順次入力するとと
    もに、入力された当該画像信号を前記ブロック毎に前記
    分周クロック信号の周期と前記クロック信号の周期との
    比率に相当する複数個のコンポーネントに振り分け、し
    かも、各コンポーネントに対応する画像信号を前記分周
    クロック信号に同期して同時に出力することを特徴とす
    る画像変換装置。
  4. 【請求項4】 請求項に記載の画像変換装置におい
    て、 前記分周手段が、前記クロック信号の周期に比較して所
    定の複数以下の任意の自然数倍の周期を有する分周クロ
    ック信号を生成可能であり、 前記インタフェイス手段が、前記画像信号を前記クロッ
    ク信号に同期して前記復号化手段から順次入力するとと
    もに、入力された当該画像信号を前記ブロック毎に、前
    記所定の複数以下の任意の個数のコンポーネントに振り
    分け可能であり、しかも、各コンポーネントに対応する
    画像信号を、前記分周手段が生成する前記分周クロック
    信号に同期して同時に出力することが可能であって、 前記装置が制御手段を更に備え、 当該制御手段は、前記インタフェイス手段が出力するコ
    ンポーネントの個数に応じて、前記分周手段に前記クロ
    ック信号の周期の当該個数倍の周期を有する分周クロッ
    ク信号を選択的に生成させることを特徴とする画像変換
    装置。
  5. 【請求項5】 画像を表現する画像信号の列を画像内の
    ブロック毎に符号化可能であるとともに、逆に符号化さ
    れてなる符号化信号から前記画像信号へと復号化可能な
    画像変換装置において、 クロック信号に同期して前記画像信号を順次入力すると
    ともに前記ブロック単位で符号化信号へと変換する符号
    化手段と、 前記クロック信号を分周することによって当該クロック
    信号よりも周期の長い分周クロック信号を生成する分周
    手段と、 前記分周クロック信号に同期して前記画像信号を順次入
    力するとともに、当該画像信号を前記クロック信号に同
    期して前記符号化手段へ順次出力する第1インタフェイ
    ス手段と、 前記クロック信号に同期して前記符号化信号を前記ブロ
    ック単位で前記画像信号の列に変換するとともに、当該
    画像信号の列を順次出力する復号化手段と、 前記クロック信号に同期して前記復号化手段から前記画
    像信号を順次入力するとともに、前記分周クロック信号
    に同期して当該画像信号を順次出力する第2インタフェ
    イス手段と、を備え、 前記第1インタフェイス手段が、前記分周クロック信号
    の周期と前記クロック信号の周期との比率に相当する複
    数個のコンポーネントに対応する画像信号を、前記分周
    クロック信号に同期して同時に入力するとともに、当該
    画像信号を前記クロック信号に同期して前記符号化手段
    へ順次出力し、しかも、出力される当該画像信号が属す
    るコンポーネントを前記ブロック毎に順次交替させ、 前記第2インタフェイス手段が、前記画像信号を前記ク
    ロック信号に同期して前記復号化手段から順次入力する
    とともに、入力された当該画像信号を前記ブロック毎に
    前記分周クロック信号の周期と前記クロック信号の周期
    との比率に相当する複数個のコンポーネントに振り分
    け、しかも、各コンポーネントに対応する画像信号を前
    記分周クロック信号に同期して同時に出力することを特
    徴とする画像変換装置。
  6. 【請求項6】 請求項に記載の画像変換装置におい
    て、 前記分周手段が、前記クロック信号の周期に比較して所
    定の複数以下の任意の自然数倍の周期を有する分周クロ
    ック信号を生成可能であり、 前記第1インタフェイス手段が、前記所定の複数以下の
    任意の個数のコンポーネントに対応する画像信号を、前
    記分周手段が生成する前記分周クロック信号に同期して
    同時に入力可能であり、当該画像信号を前記クロック信
    号に同期して前記符号化手段へ順次出力するとともに、
    出力される当該画像信号が属するコンポーネントを前記
    ブロック毎に順次交替させることが可能であり、 前記第2インタフェイス手段が、前記画像信号を前記ク
    ロック信号に同期して前記復号化手段から順次入力する
    とともに、入力された当該画像信号を前記ブロック毎
    に、前記所定の複数以下の任意の個数のコンポーネント
    に振り分け可能であり、しかも、各コンポーネントに対
    応する画像信号を、前記分周手段が生成する前記分周ク
    ロック信号に同期して同時に出力することが可能であっ
    て、 前記装置が制御手段を更に備え、 当該制御手段は、前記第1インタフェイス手段に入力さ
    れるコンポーネントの個数または前記第2インタフェイ
    ス手段から出力されるコンポーネントの個数に応じて、
    前記分周手段に前記クロック信号の周期の当該個数倍の
    周期を有する分周クロック信号を選択的に生成させるこ
    とを特徴とする画像変換装置。
JP05361694A 1994-03-24 1994-03-24 画像変換装置 Expired - Fee Related JP3461899B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP05361694A JP3461899B2 (ja) 1994-03-24 1994-03-24 画像変換装置
US08/891,066 US5991446A (en) 1994-03-24 1997-07-10 Image conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05361694A JP3461899B2 (ja) 1994-03-24 1994-03-24 画像変換装置

Publications (2)

Publication Number Publication Date
JPH07264589A JPH07264589A (ja) 1995-10-13
JP3461899B2 true JP3461899B2 (ja) 2003-10-27

Family

ID=12947846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05361694A Expired - Fee Related JP3461899B2 (ja) 1994-03-24 1994-03-24 画像変換装置

Country Status (2)

Country Link
US (1) US5991446A (ja)
JP (1) JP3461899B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4079122B2 (ja) * 2004-06-10 2008-04-23 三菱電機株式会社 液晶駆動用画像処理回路、および液晶駆動用画像処理方法
JP5182611B2 (ja) * 2007-10-12 2013-04-17 株式会社リコー 画像形成装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0416930B1 (en) * 1989-09-08 1997-11-12 Fujitsu Limited Encoding and decoding circuit for run-length-limited coding
US5371517A (en) * 1991-11-08 1994-12-06 Texas Instruments Incorporated Video interface palette, systems and method

Also Published As

Publication number Publication date
JPH07264589A (ja) 1995-10-13
US5991446A (en) 1999-11-23

Similar Documents

Publication Publication Date Title
US5189526A (en) Method and apparatus for performing image compression using discrete cosine transform
US5301018A (en) Method and apparatus for shuffling image data into statistically averaged data groups and for deshuffling the data
US4918541A (en) Image processing method and apparatus
US5675382A (en) Spatial compression and decompression for video
US5414780A (en) Method and apparatus for image data transformation
JPH0529172B2 (ja)
US6028961A (en) Image processing method and apparatus
US20210250575A1 (en) Image processing device
US6118898A (en) Methods and apparatus for compressing and decompressing multiple data sets and for managing memory storage of compressed data sets
US5793428A (en) Self-encoded deltas for digital video data transmission
US5764373A (en) Image data compression-expansion circuit
JP3461899B2 (ja) 画像変換装置
JP3217507B2 (ja) 画像圧縮装置
JP2578661B2 (ja) 変換係数の差分符号化を用いるテレビジョン転送システム
EP0583107A2 (en) Image processing method and apparatus
JP2738136B2 (ja) ブロック化装置
JP3984877B2 (ja) 画像処理装置、画像処理方法、プログラム、及び記憶媒体
JP3249616B2 (ja) 画像データ圧縮装置及び方法
JP2934425B1 (ja) 画像データ圧縮装置および画像データ伸長装置
JPH07274006A (ja) 画像処理装置及びスキャナ装置及びプリンタ装置及びディジタル複写機及びディスプレイ装置
JPH0487473A (ja) 画像処理装置
KR960005686Y1 (ko) Jpeg 디코더에서의 어드레스 발생회로
KR0160616B1 (ko) 디지탈 영상 압축방법 및 그 장치
JP2744230B2 (ja) 画像処理装置
JPS6181078A (ja) 時系列信号の符号化方式

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees