JP3459245B2 - DC-DC converter - Google Patents

DC-DC converter

Info

Publication number
JP3459245B2
JP3459245B2 JP2002350520A JP2002350520A JP3459245B2 JP 3459245 B2 JP3459245 B2 JP 3459245B2 JP 2002350520 A JP2002350520 A JP 2002350520A JP 2002350520 A JP2002350520 A JP 2002350520A JP 3459245 B2 JP3459245 B2 JP 3459245B2
Authority
JP
Japan
Prior art keywords
converter
synchronous rectification
signal
switch
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002350520A
Other languages
Japanese (ja)
Other versions
JP2003158870A (en
Inventor
充雄 佐伯
秀俊 矢野
秀清 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002350520A priority Critical patent/JP3459245B2/en
Publication of JP2003158870A publication Critical patent/JP2003158870A/en
Application granted granted Critical
Publication of JP3459245B2 publication Critical patent/JP3459245B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は降圧型直流―直流変
換装置(DC−DC CONVERTER)を過電圧か
ら保護する技術、特に出力側の過電圧から直流―直流変
換装置を保護、又は出力側の過電圧を防止する技術に関
する。又は潮流―直流変換装置(DC−DC CONV
ERTER)の回路及び負荷を、過電圧が発生したとき
に保護する技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for protecting a step-down DC-DC converter from overvoltage, and more particularly to protecting the DC-DC converter from overvoltage on the output side or overvoltage on the output side. Regarding technology to prevent. Or tidal current-DC converter (DC-DC CONV
The present invention relates to a technique for protecting an ERTER circuit and a load when an overvoltage occurs.

【0002】[0002]

【従来の技術】ノート型パーソナルコンピュータ等の携
帯型電子機器は、装置用の電源として電池を搭載してい
る。携帯型電子機器に搭載される電池は、装置の動作を
安定させるために、一定の電圧を供給することができる
ものが望ましい。
2. Description of the Related Art A portable electronic device such as a notebook personal computer is equipped with a battery as a power source for the device. It is desirable that the battery mounted on the portable electronic device can supply a constant voltage in order to stabilize the operation of the device.

【0003】これに対し、一般の電池は、放電が進むに
つれて電圧が低下していく特性を有している。このた
め、携帯型電子機器は、電池の出力電圧を一定化する直
流−直流変換装置を備えている。
On the other hand, a general battery has a characteristic that the voltage decreases as the discharge progresses. Therefore, the portable electronic device is equipped with a DC-DC converter that makes the output voltage of the battery constant.

【0004】また、携帯型電子機器の性能のひとつとし
て、電池によって有効に動作する時間(有効稼働時間)
が重要である。この有効稼働時間を長く保つためには、
携帯型電子機器の消費電力を減少させることは勿論のこ
と、直流−直流変換装置(DC−DC CONVERT
ER)の変換効率を向上させることが必要になる。なぜ
ならば、直流−直流変換装置(DC−DC CONVE
RTER)の変換効率が、電池の電力消費率に直接反映
するからである。
Also, as one of the performances of portable electronic equipment, the time during which the battery is effectively operated (effective operating time)
is important. To keep this effective operating time long,
In addition to reducing the power consumption of portable electronic devices, DC-DC CONVERT
It is necessary to improve the conversion efficiency of ER). Because, DC-DC converter (DC-DC CONVE
This is because the conversion efficiency of RTER) is directly reflected on the power consumption rate of the battery.

【0005】直流−直流変換装置(DC−DC CON
VERTER)の変換効率を向上させる方法として、同
期整流方式の直流−直流変換装置(DC−DC CON
VERTER)を利用する方法が一般的である。この同
期整流方式の直流−直流変換装置(DC−DC CON
VERTER)によれば、従来型の直流−直流変換装置
(DC−DC CONVERTER)に比べて、変換効
率を約10パーセント向上させることができる。
DC-DC converter (DC-DC CON
As a method for improving the conversion efficiency of VERTER, a synchronous rectification type DC-DC converter (DC-DC CON) is used.
VERTER) is generally used. This synchronous rectification type DC-DC converter (DC-DC CON
According to VERTER), the conversion efficiency can be improved by about 10% as compared with the conventional DC-DC CONVERTER.

【0006】また、直流−直流変換装置(DC−DC
CONVERTER)の変換効率は、直流−直流変換装
置(DC−DC CONVERTER)のコンデンサの
性能にも影響される。例えば、最近の直流−直流変換装
置(DC−DC CONVERTER)は、変換効率の
向上と装置の小型化とを図るために、高い周波数を発信
するようになっている。このような直流−直流変換装置
(DC−DC CONVERTER)は、位相誤差を少
なくするために、出力部に平滑用のコンデンサを必要と
する。
A DC-DC converter (DC-DC)
The conversion efficiency of CONVERTER is also affected by the performance of the capacitor of the DC-DC converter. For example, a recent direct current-direct current converter (DC-DC CONVERTER) emits a high frequency in order to improve conversion efficiency and downsize the device. Such a direct current-direct current converter (DC-DC CONVERTER) requires a smoothing capacitor at the output part in order to reduce the phase error.

【0007】平滑用のコンデンサは、等価直列抵抗(E
SR)を備えており、この等価直列抵抗(ESR)の抵
抗値が大きいと直流−直流変換装置(DC−DC CO
NVERTER)の変換効率が悪化する。
The smoothing capacitor has an equivalent series resistance (E
SR), and if the resistance value of this equivalent series resistance (ESR) is large, a DC-DC converter (DC-DC CO)
NVERTER) conversion efficiency deteriorates.

【0008】そこで、直流−直流変換装置(DC−DC
CONVERTER)の変換効率を向上させるため
に、等価直列抵抗(ESR)の抵抗値が小さいコンデン
サが必要になる。
Therefore, a DC-DC converter (DC-DC)
In order to improve the conversion efficiency of CONVERTER, a capacitor having a small equivalent series resistance (ESR) is required.

【0009】等価直列抵抗(ESR)の抵抗値が小さい
コンデンサとしては、有機コンデンサがある。平滑用の
コンデンサとして有機コンデンサを用いた場合は、直流
−直流変換装置(DC−DC CONVERTER)の
変換効率が向上するため、大電流を流しても発熱が少な
くなる。このため、有機コンデンサを用いた直流−直流
変換装置(DC−DC CONVERTER)は、3ア
ンペア〜5アンペア程度の大電流対応の装置に用いられ
るようになっている。
An organic capacitor is a capacitor having a small equivalent series resistance (ESR). When an organic capacitor is used as the smoothing capacitor, the conversion efficiency of the direct current-direct current converter (DC-DC CONVERTER) is improved, so heat generation is reduced even when a large current is applied. For this reason, a DC-DC converter using an organic capacitor (DC-DC CONVERTER) has come to be used in a device compatible with a large current of about 3 amps to 5 amps.

【0010】平滑用のコンデンサとして有機コンデンサ
を用いた直流−直流変換装置(DC−DC CONVE
RTER)を大電流対応の装置に用いた場合、直流−直
流変換装置(DC−DC CONVERTER)には大
電流が入力されることになり、直流−直流変換装置(D
C−DC CONVERTER)の入力部に使用される
コンデンサも、許容リプルが大きい有機コンデンサを使
用することが好ましい。
A direct current-direct current converter (DC-DC CONVE) using an organic capacitor as a smoothing capacitor.
When the RTER) is used in a device compatible with a large current, a large current is input to the DC-DC converter (DC-DC CONVERTER), and the DC-DC converter (D
The capacitor used for the input part of the C-DC CONVERTER is also preferably an organic capacitor having a large allowable ripple.

【0011】ところで、有機コンデンサは、前述したよ
うに高周波特性と温度特性とに優れるという利点を有し
ているが、過電圧によって破壊されやすく、発煙発火の
原因になるという欠点を有している。
By the way, the organic capacitor has the advantage of being excellent in the high frequency characteristic and the temperature characteristic as described above, but has the drawback that it is easily destroyed by an overvoltage and causes smoke and ignition.

【0012】このため、直流−直流変換装置(DC−D
C CONVERTER)に有機コンデンサを用いる場
合は、過電圧から有機コンデンサを保護する機構が必要
になる。
Therefore, a DC-DC converter (DC-D
When an organic capacitor is used for C CONVERTER), a mechanism for protecting the organic capacitor from overvoltage is required.

【0013】直流−直流変換装置(DC−DC CON
VERTER)に過電圧が発生する要因は、直流−直流
変換装置(DC−DC CONVERTER)内の回路
故障等によって出力部に過電圧が発生する場合と、電池
や充電器の故障、もしくは、不適当な電池や充電器の使
用等によって直流−直流変換装置(DC−DC CON
VERTER)に過電圧が入力される場合とが考えられ
る。
DC-DC converter (DC-DC CON
The cause of the overvoltage in the VERTER) is a case where the overvoltage occurs in the output part due to a circuit failure in the DC-DC converter (DC-DC CONVERTER), a battery or charger failure, or an improper battery. DC-DC converter (DC-DC CON
It is considered that an overvoltage is input to (VERTER).

【0014】まず、直流−直流変換装置(DC−DC
CONVERTER)の出力部に過電圧が発生した場合
は、直流−直流変換装置(DC−DC CONVERT
ER)の出力部に設けられた平滑用のコンデンサを保護
する必要がある。
First, a DC-DC converter (DC-DC)
If an overvoltage occurs at the output part of the CONVERTER, a DC-DC converter (DC-DC CONVERT)
It is necessary to protect the smoothing capacitor provided in the output part of (ER).

【0015】平滑用のコンデンサを保護する方法とし
て、直流−直流変換装置(DC−DCCONVERTE
R)の出力部にZENERダイオードを設ける方法があ
る。この方法において、直流−直流変換装置(DC−D
C CONVERTER)から出力される電圧がZEN
ERダイオードの規格電圧を超えると、ZENERダイ
オードが焼損し、直流−直流変換装置(DC−DC C
ONVERTER)と負荷との間が短絡される。
As a method of protecting the smoothing capacitor, a DC-DC CONVERTE device is used.
There is a method of providing a ZENER diode in the output part of R). In this method, a DC-DC converter (DC-D
The voltage output from C CONVERTER) is ZEN
If the standard voltage of the ER diode is exceeded, the ZENER diode will burn out, and the DC-DC converter (DC-DC C
ONVERTER) and the load are short-circuited.

【0016】この場合、直流−直流変換装置(DC−D
C CONVERTER)と負荷との間が短絡されるこ
とにより電流の流れが停止するので、有機コンデンサに
過電圧が印加されるのを防止することができる。
In this case, a DC-DC converter (DC-D
Since the current flow is stopped by the short circuit between the C CONVERTER) and the load, it is possible to prevent the overvoltage from being applied to the organic capacitor.

【0017】また、直流−直流変換装置(DC−DC
CONVERTER)が過電圧を入力した場合は、直流
−直流変換装置(DC−DC CONVERTER)の
入力部に設けられたコンデンサを保護する必要がある。
A DC-DC converter (DC-DC)
When the overvoltage is input to the converter, it is necessary to protect the capacitor provided in the input part of the direct current-direct current converter (DC-DC converter).

【0018】しかし、従来では、直流−直流変換装置
(DC−DC CONVERTER)の入力部に設けら
れたコンデンサの保護は重要視されていない。なぜなら
ば、直流−直流変換装置(DC−DC CONVERT
ER)は、入力した電圧の経路を切断する機構を有して
いるため、直流−直流変換装置(DC−DC CONV
ERTER)の出力部に設けられた回路に直接の影響を
及ぼさないためである。
However, conventionally, the protection of the capacitor provided in the input portion of the DC-DC converter is not considered important. Because, DC-DC converter (DC-DC CONVERT
The ER has a mechanism for disconnecting the path of the input voltage, and therefore has a DC-DC converter (DC-DC CONV).
This is because it does not directly affect the circuit provided in the output part of the ERTER).

【0019】ここで、直流−直流変換装置(DC−DC
CONVERTER)の具体例について図12に基づ
いて説明する。図12には示していないが、直流−直流
変換装置(DC−DC CONVERTER)は、電池
と負荷との間に設けられている。この直流−直流変換装
置(DC−DC CONVERTER)は、メインスイ
ッチングトランジスタTr1、同期整流用トランジスタ
Tr2、ダイオードD1、抵抗R1、コンデンサC1、
チョークコイルL1,及び制御回路CTLを備えてい
る。さらに、直流−直流変換装置(DC−DC CON
VERTER)の出力部分には、ZENERダイオード
D2が設けられている。
Here, a DC-DC converter (DC-DC)
A specific example of CONVERTER) will be described based on FIG. Although not shown in FIG. 12, a DC-DC converter (DC-DC CONVERTER) is provided between the battery and the load. This DC-DC converter (DC-DC CONVERTER) includes a main switching transistor Tr1, a synchronous rectification transistor Tr2, a diode D1, a resistor R1, a capacitor C1,
It includes a choke coil L1 and a control circuit CTL. Furthermore, a DC-DC converter (DC-DC CON
A ZENER diode D2 is provided in the output part of VERTER).

【0020】メインスイッチングトランジスタTr1
は、電界効果トランジスタ(FET)であり、制御回路
CTLからの信号DHによってオンとオフとが切り換え
られる。
Main switching transistor Tr1
Is a field effect transistor (FET), which is turned on and off by a signal DH from the control circuit CTL.

【0021】チョークコイルL1は、電圧変換用のコイ
ルである。ダイオードD1は、メインスイッチングトラ
ンジスタTr1がオフ状態の間にチョークコイルL1に
蓄積されたエネルギーを出力側へ放出させるためのフリ
ーホイールダイオードである。
The choke coil L1 is a coil for voltage conversion. The diode D1 is a freewheel diode for releasing the energy accumulated in the choke coil L1 to the output side while the main switching transistor Tr1 is in the off state.

【0022】同期整流用トランジスタTr2は、ダイオ
ードD1と同様に、メインスイッチングトランジスタT
r1がオフ状態の間にチョークコイルL1に蓄積された
エネルギーを出力側へ放出させるフリーホイール用のス
イッチ回路である。この同期制御用トランジスタTr2
は、制御回路CTLからの信号DLによってオンとオフ
とが切り替えれる電界効果トランジスタ(FET)であ
る。
The synchronous rectification transistor Tr2, like the diode D1, is a main switching transistor T2.
It is a switch circuit for a free wheel that releases the energy accumulated in the choke coil L1 to the output side while r1 is in the off state. This synchronization control transistor Tr2
Is a field effect transistor (FET) which can be turned on and off by a signal DL from the control circuit CTL.

【0023】例えば、同期整流用トランジスタTr2
は、ダイオードD1に引加される電圧が順方向のときに
オン状態となり、逆方向のときにはオフ状態になる。抵
抗R1は、直流−直流変換装置(DC−DC CONV
ERTER)から負荷へ流れる電流値を測定するための
センス抵抗R1である。
For example, the synchronous rectification transistor Tr2
Turns on when the voltage applied to the diode D1 is in the forward direction and turns off when the voltage is in the reverse direction. The resistor R1 is a DC-DC converter (DC-DC CONV).
Sense resistor R1 for measuring the value of the current flowing from (ERR) to the load.

【0024】コンデンサC1は、センス抵抗R1から出
力される信号の交流成分を取り除く平滑用のコンデンサ
である。ZENERダイオードD2は、コンデンサC1
によって交流成分を取り除かれた電圧が規格電圧以下で
あるか否か、すなわち、コンデンサC1によって交流成
分を取り除かれた電圧が過電圧であるか否かを監視する
保護回路である。
The capacitor C1 is a smoothing capacitor for removing the AC component of the signal output from the sense resistor R1. The ZENER diode D2 is a capacitor C1.
The protection circuit monitors whether or not the voltage from which the AC component is removed is equal to or lower than the standard voltage, that is, whether or not the voltage from which the AC component is removed by the capacitor C1 is an overvoltage.

【0025】このZENERダイオードD2は、コンデ
ンサC1によって交流成分を除去された電圧が規格電圧
を超えると、オン状態になり直流−直流変換装置(DC
−DC CONVERTER)からの出力電圧を規格電
圧にクランプする。さらに、過電圧が大きくなると、Z
ENERダイオードD2は、焼損して、直流−直流変換
装置(DC−DC CONVERTER)と負荷との間
を短絡させる。
The ZENER diode D2 is turned on when the voltage of which the AC component is removed by the capacitor C1 exceeds the standard voltage, and is turned on.
Clamp the output voltage from DC CONVERTER) to the standard voltage. Furthermore, if the overvoltage increases, Z
The ENER diode D2 burns out and short-circuits between the DC-DC converter and the load.

【0026】制御回路CTLには、電池からの電圧、セ
ンス抵抗R1に入力される電圧CS、及び、センス抵抗
R1から出力される電圧FBが入力される。さらに、制
御回路CTLには、外部からのオン指令値もしくはオフ
指令値と、目標電圧Vrefとが入力される。
The voltage from the battery, the voltage CS input to the sense resistor R1 and the voltage FB output from the sense resistor R1 are input to the control circuit CTL. Furthermore, an ON command value or an OFF command value from the outside and a target voltage Vref are input to the control circuit CTL.

【0027】この制御回路CTLは、センス抵抗R1に
入力される電圧CSとセンス抵抗R1から出力される電
圧FBとの電位差を求め、直流−直流変換装置(DC−
DCCONVERTER)から出力される電流値を測定
する。
The control circuit CTL obtains the potential difference between the voltage CS input to the sense resistor R1 and the voltage FB output from the sense resistor R1, and determines the DC-DC converter (DC-
The current value output from DC CONVERTER) is measured.

【0028】また、制御回路CTLは、抵抗R1からの
出力電圧FBと外部からの目標電圧Vrefとを比較し
て、直流−直流変換装置(DC−DC CONVERT
ER)の出力電圧値が所定の電圧値となるように、メイ
ンスイッチングトランジスタTr1及び同期整流用トラ
ンジスタTr2のオンとオフとを切り換える。
Further, the control circuit CTL compares the output voltage FB from the resistor R1 with a target voltage Vref from the outside, and compares the output voltage FB with a target voltage Vref from the outside (DC-DC CONVERT).
The main switching transistor Tr1 and the synchronous rectification transistor Tr2 are switched on and off so that the output voltage value of (ER) becomes a predetermined voltage value.

【0029】上記の直流−直流変換装置(DC−DC
CONVERTER)が正常に動作している場合は、直
流−直流変換装置(DC−DC CONVERTER)
の出力電圧は、ZENERダイオードD2の規格電圧よ
り十分低いため、ZENERダイオードD2はオフ状態
になる。この場合、コンデンサC1によって交流成分を
除去された電圧がそのまま負荷に入力される。
The above DC-DC converter (DC-DC
If the CONVERTER) is operating normally, a DC-DC CONVERTER (DC-DC CONVERTER)
Output voltage is sufficiently lower than the standard voltage of the ZENER diode D2, the ZENER diode D2 is turned off. In this case, the voltage from which the AC component has been removed by the capacitor C1 is directly input to the load.

【0030】一方、直流−直流変換装置(DC−DC
CONVERTER)の出力電圧が過電圧になった場
合、直流−直流変換装置(DC−DC CONVERT
ER)の出力電圧値は、ZENERダイオードD2の規
格電圧値より高くなる。出力電圧が規格電圧より大きく
なると、ZENERダイオードD2がオン状態になる。
この場合、直流−直流変換装置(DC−DC CONV
ERTER)の出力電圧は、ZENERダイオードD2
の規格電圧にクランプされる。これにより、過電圧が負
荷に印加されることを防止することができる。
On the other hand, a DC-DC converter (DC-DC
When the output voltage of the CONVERTER becomes an overvoltage, a DC-DC CONVERT device (DC-DC CONVERT)
The output voltage value of (ER) becomes higher than the standard voltage value of the ZENER diode D2. When the output voltage becomes higher than the standard voltage, the ZENER diode D2 is turned on.
In this case, a DC-DC converter (DC-DC CONV
ERRTER) output voltage is ZENER diode D2
It is clamped to the standard voltage of. This can prevent overvoltage from being applied to the load.

【0031】さらに、上記の直流−直流変換装置(DC
−DC CONVERTER)は、ZENERダイオー
ドD2に流れる電流を制限する機構を持たないので、過
電圧が続くとZENERダイオードD2が焼損する。こ
の場合、直流−直流変換装置(DC−DC CONVE
RTER)と負荷との間は短絡状態になる。これによ
り、平滑用コンデンサC1には電流が流れなくなり、平
滑用コンデンサC1の焼損を防止することができる。
Further, the above DC-DC converter (DC
Since -DC CONVERTER does not have a mechanism for limiting the current flowing through the ZENER diode D2, the ZENER diode D2 burns out if the overvoltage continues. In this case, a DC-DC converter (DC-DC CONVE
(RTER) and the load are short-circuited. As a result, no current flows in the smoothing capacitor C1, and it is possible to prevent the smoothing capacitor C1 from burning.

【0032】また、直流−直流変換装置(DC−DC
CONVERTER)に過電圧状態が発生した場合に負
荷短絡を発生させる方法として、サイリスター(SC
R)を利用する方法もあるが、装置の部品点数が増加し
て回路の大型化を招くと共に、生産コストの上昇を招く
という問題があった。
Further, a DC-DC converter (DC-DC
As a method of causing a load short circuit when an overvoltage condition occurs in the CONVERTER, a thyristor (SC
Although there is also a method of using R), there is a problem that the number of parts of the device is increased and the size of the circuit is increased and the production cost is increased.

【0033】一方、直流−直流変換装置(DC−DC
CONVERTER)に過電圧を入力した場合は、制御
回路CTLは、メインスイッチングトランジスタをオフ
状態にする。この場合、直流−直流変換装置(DC−D
C CONVERTER)内には、電流が流れなくなる
ため、直流−直流変換装置(DC−DC CONVER
TER)の出力部の回路に影響を及ぼさないことにな
る。このため、直流−直流変換装置(DC−DC CO
NVERTER)は、入力側の過電圧に対する保護機構
を備えていない。
On the other hand, a DC-DC converter (DC-DC
When an overvoltage is input to (CONVERTER), the control circuit CTL turns off the main switching transistor. In this case, a DC-DC converter (DC-D
Since no current flows in the C CONVERTER, a DC-DC converter (DC-DC CONVERTER)
It does not affect the circuit of the output part of (TER). Therefore, a DC-DC converter (DC-DC CO
NVERTER) does not have a protection mechanism against an overvoltage on the input side.

【0034】[0034]

【発明が解決しようとする課題】ところで、コンデンサ
を保護するためにZENERダイオードを使用する場
合、ZENERダイオードがショートモードで故障すれ
ば保護回路としての機能を果たすが、オープンモードで
故障すると保護回路としての機能を果たさない。ZEN
ERダイオードがオープンモードで故障した場合には、
直流−直流変換装置(DC−DC CONVERTE
R)の出力部に設けられた有機コンデンサが焼損して発
煙もしくは発火の原因になるという問題がある。
By the way, when a Zener diode is used to protect a capacitor, it functions as a protection circuit if the Zener diode fails in a short mode, but as a protection circuit if it fails in an open mode. Does not function. ZEN
If the ER diode fails in open mode,
DC-DC CONVERTE
There is a problem that the organic capacitor provided at the output part of R) is burnt out and causes smoke or ignition.

【0035】さらに、ZENERダイオードがオープン
モードで故障するか、もしくは、ショートモードで故障
するかを特定することは不可能であるため、直流−直流
変換装置(DC−DC CONVERTER)の保護回
路としてZENERダイオードを利用することは不適切
である。
Furthermore, since it is impossible to specify whether the ZENER diode fails in the open mode or in the short mode, it is possible to use the ZENER diode as a protection circuit for the DC-DC converter. It is inappropriate to use a diode.

【0036】一方、過電圧による有機コンデンサの焼損
を防止するために、高耐圧の有機コンデンサを使用する
方法も考えられるが、高耐圧の有機コンデンサは容量が
小さくなるため、所望の容量を得るためには複数の有機
コンデンサが必要になる。このため、回路が大型化して
しまうという問題がある。さらに、高耐圧の有機コンデ
ンサは等価直列抵抗(ESR)の抵抗値が大きいため、
直流−直流変換装置(DC−DC CONVERTE
R)の変換効率を悪化させるという問題もある。
On the other hand, a method of using a high withstand voltage organic capacitor may be considered in order to prevent the organic capacitor from burning due to overvoltage. However, since the high withstand voltage organic capacitor has a small capacity, it is necessary to obtain a desired capacity. Requires multiple organic capacitors. Therefore, there is a problem that the circuit becomes large. Furthermore, since the high withstand voltage organic capacitor has a large equivalent series resistance (ESR),
DC-DC CONVERTE
There is also a problem that the conversion efficiency of R) is deteriorated.

【0037】これに対し、過電圧による有機コンデンサ
の焼損を防止するために、直流−直流変換装置(DC−
DC CONVERTER)に使用される有機コンデン
サのそれぞれに焼損防止用のフューズを設ける方法があ
る。しかし、この方法では、直流−直流変換装置(DC
−DC CONVERTER)の構成部品数が増加する
と同時に、直流−直流変換装置(DC−DC CONV
ERTER)の生産コストが増加するという問題があ
る。さらに、有機コンデンサ毎にフューズを設けた場
合、フューズの抵抗によって直流−直流変換装置(DC
−DC CONVERTER)の変換効率が低下すると
いう問題がある。
On the other hand, in order to prevent burning of the organic capacitor due to overvoltage, a DC-DC converter (DC-
There is a method of providing a fuse for preventing burnout to each of the organic capacitors used for DC CONVERTER). However, in this method, a DC-DC converter (DC
-At the same time that the number of components of the DC CONVERTER increases, a DC-DC CONV device (DC-DC CONV)
There is a problem that the production cost of ERTER) increases. Further, when a fuse is provided for each organic capacitor, a DC-DC converter (DC
There is a problem that the conversion efficiency of -DC CONVERTER) decreases.

【0038】また、直流−直流変換装置(DC−DC
CONVERTER)の入力部には、有機コンデンサが
使用されるようになってきているため、これらの有機コ
ンデンサを保護する必要もある。
A DC-DC converter (DC-DC)
Since organic capacitors have been used for the input part of the CONVERTER), it is also necessary to protect these organic capacitors.

【0039】そこで、本発明は、前記問題点に鑑みてな
されたものであり、同期整流方式の降圧型直流−直流変
換装置(DC−DC CONVERTER)において、
回路構成を複雑にすることなく、出力電圧の過電圧から
直流−直流変換装置(DC−DC CONVERTE
R)を保護する技術を提供することにより、過電圧によ
る発煙及び発火を防止することをはかることを課題とす
る。また、直流−直流変換装置(DC−DC CONV
ERTER)の小型化と変換効率の向上とを図ることを
課題とする。また、回路構成を複雑にすることなく、直
流−直流変換装置(DC−DC CONVERTER)
の負荷に過電圧が印加されることなくを防止することを
課題とする。また、本発明は、前記問題点に鑑みてなさ
れたものであり、同期整流方式の降圧型直流−直流変換
装置(DC−DC CONVERTER)において、回
路を複雑化することなく出力電圧の過電圧を防止させる
技術を提供し、装置の小型化及び信頼性の向上に寄与す
ることを課題とする。
Therefore, the present invention has been made in view of the above problems, and in a step-down DC-DC converter of the synchronous rectification type (DC-DC CONVERTER),
A DC-DC converter (DC-DC CONVERTE) can be used to convert an overvoltage of the output voltage without complicating the circuit configuration.
It is an object of the present invention to prevent smoke and ignition due to overvoltage by providing a technology for protecting R). In addition, a DC-DC converter (DC-DC CONV
It is an object to miniaturize ERTER and improve conversion efficiency. In addition, a DC-DC converter without complicating the circuit configuration.
It is an object of the present invention to prevent an overvoltage from being applied to the load. Further, the present invention has been made in view of the above problems, and in a step-down DC-DC converter of a synchronous rectification system (DC-DC CONVERTER), an overvoltage of an output voltage is prevented without complicating the circuit. It is an object of the present invention to provide a technology for making the device smaller and to contribute to the improvement of reliability.

【0040】[0040]

【課題を解決するための手段】本発明は、前記課題を解
決するために以下のような手段を採用した。まず、第1
の発明は、電源からの電力を蓄積する蓄積手段と、前記
電源と前記蓄積手段の接続と切断とを切り換える第1の
スイッチ素子と、前記蓄積手段とグランドとの間に設け
られ、前記蓄積手段とグランドの接続と切断とを切り換
える第2のスイッチ素子と、前記第1のスイッチ素子及
び第2のスイッチ素子の接続と切断とを制御して、前記
蓄積手段からの出力電圧が一定値を保つようにする制御
手段とを備えた同期整流方式の直流−直流変換装置であ
り、前記蓄積手段からの出力電圧を監視して、前記出力
電圧が所定の電圧値を超えたときに信号を出力する過電
圧検出手段と、前記過電圧検出手段からの信号を入力し
たときに、前記第1のスイッチ素子に対して切断状態に
するよう制御するとともに前記第2のスイッチ素子に対
して接続状態にするよう制御して、前記蓄積手段からの
出力電圧をグランドレベルにクランプするクランプ手段
とを備えた同期整流方式の直流−直流変換装置である。
The present invention adopts the following means in order to solve the above problems. First, the first
According to another aspect of the present invention, there is provided storage means for storing electric power from a power supply, a first switch element for switching connection and disconnection of the power supply and the storage means, and the storage means provided between the storage means and the ground. And a connection between the first switch element and the second switch element are controlled so that the output voltage from the storage means maintains a constant value. A DC-DC converter of the synchronous rectification system including a control unit configured to monitor the output voltage from the storage unit and output a signal when the output voltage exceeds a predetermined voltage value. When the signal from the overvoltage detecting means and the overvoltage detecting means is input, the first switch element is controlled to be in a disconnection state and the second switch element is in a connection state. A DC converter - such controls, DC synchronous rectification type that includes a clamping means for clamping the output voltage to the ground level from the storage means.

【0041】前記した過電圧検出手段は、基準電圧を発
生する基準電圧発生手段と、前記基準電圧と前記蓄積手
段からの出力電圧とを比較して、前記出力電圧が前記基
準電圧より大きくなったときに前記信号を出力する電圧
比較手段とを備えるようにしてもよい。
The above-mentioned overvoltage detecting means compares the reference voltage with the output voltage from the accumulating means by comparing the reference voltage generating means for generating a reference voltage, and when the output voltage becomes larger than the reference voltage. And a voltage comparing means for outputting the signal may be provided.

【0042】また、第1の発明に係る直流−直流変換装
置は、前記第1のスイッチ素子が短絡状態で故障したと
きに、前記第2のスイッチ素子を接続状態にして、前記
電源からの電圧を短絡させる短絡手段を更に備えるよう
にしてもよく、前記した短絡手段に加えて、短絡手段に
より短絡された電力によって電源からの入力を遮断する
遮断手段を更に備えるようにしてもよい。遮断手段とし
ては、短絡手段により短絡された電力によって溶断され
るフューズを例示することができる。
Also, in the DC-DC converter according to the first aspect of the present invention, when the first switch element fails in a short-circuited state, the second switch element is brought into the connected state and the voltage from the power source is applied. May be further provided with a short-circuit means for short-circuiting, and in addition to the above-mentioned short-circuit means, a cut-off means for shutting off the input from the power source by the power short-circuited by the short-circuit means may be further provided. As the breaking means, a fuse blown by the electric power short-circuited by the short-circuiting means can be exemplified.

【0043】また、第1の発明に係る直流−直流変換装
置は、電源と第1のスイッチ素子との間に設けられて、
電源からの入力を遮断する遮断手段を更に備えるように
してもよい。
The DC-DC converter according to the first invention is provided between the power supply and the first switch element,
You may make it further provide the interruption | blocking means which interrupt | blocks the input from a power supply.

【0044】その際、クランプ手段は、第1のスイッチ
素子が故障すると、第2のスイッチ素子を接続状態にす
ることにより電源からの電力を短絡させ、その短絡され
た電力によって遮断手段が電源からの入力を遮断するよ
うにしてもよい。
At this time, when the first switch element fails, the clamp means short-circuits the power from the power source by setting the second switch element in the connected state, and the short-circuited power causes the cut-off means to disconnect from the power source. The input of may be blocked.

【0045】次に、第2の発明は、電源からの電力を蓄
積する蓄積手段と、前記電源と前記蓄積手段の接続と切
断とを切り換える第1のスイッチと、前記蓄積手段とグ
ランドとの間に配置され、前記蓄積手段とグランドの接
続と切断とを切り換える第2スイッチと、前記第1及び
第2のスイッチの接続と切断とを制御して、前記蓄積手
段からの出力電圧が一定値を保つようにする制御手段
と、前記蓄積手段の出力電圧が所定の電圧値を越えたこ
とを検出する検出手段と、前記検出手段の検出に応じ
て、前記第1のスイッチに対して切断状態にするよう制
御するとともに、前記第2のスイッチに対して接続状態
にするよう制御するクランプ手段と、を備える同期整流
方式の直流−直流変換装置である。
Next, a second aspect of the invention is to connect a storage means for storing electric power from a power source, a first switch for switching between connection and disconnection of the power source and the storage means, and between the storage means and the ground. A second switch disposed between the storage means and the ground to switch between connection and disconnection, and connection and disconnection of the first and second switches to control the output voltage from the storage means to a constant value. Control means for keeping the voltage, detection means for detecting that the output voltage of the storage means exceeds a predetermined voltage value, and a disconnection state for the first switch in response to the detection by the detection means. And a clamp means for controlling the second switch so that the second switch is connected to the second switch.

【0046】前記した検出手段は、例えば、基準電圧を
発生する基準電圧発生手段と、基準電圧と蓄積手段の出
力電圧とを比較し、蓄積手段の出力電圧が基準電圧より
大きくなったときに信号を出力する電圧比較手段とを備
えるようにしてもよい。
The above-mentioned detecting means compares, for example, a reference voltage generating means for generating a reference voltage with the output voltage of the storage means, and outputs a signal when the output voltage of the storage means becomes larger than the reference voltage. May be provided.

【0047】また、第2の発明に係る直流−直流変換装
置は、第1のスイッチが短絡状態で故障したときに、第
2のスイッチを強制的に接続状態にすることにより、電
源からの電力を短絡させる短絡手段を更に備えるように
してもよく、前記した短絡手段に加え、電源からの入力
を遮断する遮断手段を更に備えるようにしてもよい。遮
断手段としては、フューズを例示することができる。
Further, in the DC-DC converter according to the second invention, when the first switch fails in the short-circuited state, the second switch is forcibly brought into the connected state so that the power from the power source is May be further provided with a short-circuiting means for short-circuiting, and in addition to the above-mentioned short-circuiting means, a shut-off means for shutting off the input from the power source may be further provided. A fuse can be exemplified as the blocking means.

【0048】また、第2の発明に係る直流−直流変換装
置は、電源と第1のスイッチ素子との間に設けられ、電
源からの入力を遮断する遮断手段を更に傭えるようにし
てもよい。その際、クランプ手段は、第1のスイッチが
故障すると、第2のスイッチを接続状態にすることによ
って電源からの電力を短絡させ、その短絡された電力を
利用して遮断手段が電源からの入力を遮断するようにし
てもよい。
The DC-DC converter according to the second aspect of the invention may be further provided with a shutoff means provided between the power source and the first switch element for shutting off the input from the power source. . At that time, when the first switch fails, the clamp means short-circuits the power from the power source by setting the second switch to the connected state, and the short-circuited power is used by the shut-off means to input the power from the power source. May be shut off.

【0049】次に、第3の発明は、電源からの電力を蓄
積する蓄積手段と、電源と蓄積手段の接続と切断とを切
り換える第1のスイッチ素子と、蓄積手段とグランドと
の間に設けられて蓄積手段とグランドの接続と切断とを
切り換える第2のスイッチ素子と、第1のスイッチ素子
及び第2のスイッチ素子の接続と切断とを制御して蓄積
手段からの出力電圧が一定値を保つようにする第1の制
御手段と、を備えた同期整流方式の直流−直流変換装置
のための制御回路であり、前記蓄積手段からの出力電圧
を監視して、前記出力電圧が所定電圧値を越えたことを
検出する過電圧検出手段と、前記過電圧検出手段が前記
出力電圧が所定電圧値を超えたことを検出した場合に、
前記第1のスイッチ素子に対して切断状態にするよう制
御するとともに前記第2のスイッチ素子に対して接続状
態にするよう制御して、前記蓄積手段からの出力電圧を
グランドレベルにする第2の制御手段と、を備える制御
回路である。
Next, a third aspect of the present invention is provided between the storage means for storing electric power from the power supply, the first switch element for switching between connection and disconnection of the power supply and the storage means, and the storage means and the ground. The output voltage from the storage means is controlled to a constant value by controlling the connection and disconnection of the second switch element and the first switch element and the second switch element which are connected to and disconnected from the storage means and the ground. A control circuit for a DC-DC converter of a synchronous rectification system, comprising: a first control means for maintaining the output voltage from the storage means, the output voltage being a predetermined voltage value. And an overvoltage detecting unit that detects that the output voltage exceeds a predetermined voltage value.
A second switch element is controlled to be in a disconnection state and a second switch element is to be in a connection state so that the output voltage from the storage means is set to the ground level. And a control circuit.

【0050】前記した過電圧検出手段は、基準電圧を発
生する基準電圧発生手段と、前記基準電圧と蓄積手段か
らの出力電圧とを比較して、前記蓄積手段からの出力電
圧が前記基準電圧より大きくなったときに信号を出力す
る電圧比較手段とを備えるようにしてもよい。
The above-mentioned overvoltage detecting means compares the reference voltage generating means for generating a reference voltage with the output voltage from the accumulating means, and the output voltage from the accumulating means is larger than the reference voltage. It may be provided with a voltage comparing means for outputting a signal when it becomes low.

【0051】次に、第4の発明は、電源からの電力を蓄
積する蓄積手段と、前記電源と前記蓄積手段の接続と切
断とを切り換える第1のスイッチ素子と、前記蓄積手段
とグランドとの間に設けられて前記蓄積手段とグランド
の接続と切断とを切り換える第2のスイッチ素子と、前
記第1のスイッチ素子及び前記第2のスイッチ素子の接
続と切断とを制御して前記蓄積手段からの出力電圧が一
定値を保つようにする第1の制御手段と、を備えた同期
整流方式の直流−直流変換装置のための制御回路であ
り、前記蓄積手段からの出力電圧を監視して、前記出力
電圧が所定電圧値を越えたことを検出する検出手段と、
前記検出手段の検出に応じて、前記第1のスイッチ素子
に対して切断状態にするよう制御するとともに前記第2
のスイッチ素子に対して接続状態にするよう制御する第
2の制御手段と、を備える制御回路である。
Next, a fourth aspect of the present invention comprises a storage means for storing electric power from a power supply, a first switch element for switching between connection and disconnection of the power supply and the storage means, the storage means and a ground. A second switch element which is provided between the storage means and the ground to switch between connection and disconnection, and a connection and disconnection of the first switch element and the second switch element are controlled to control the storage means from the storage means. Is a control circuit for a DC-DC converter of the synchronous rectification system, comprising: a first control unit for keeping the output voltage of the device at a constant value; and monitoring the output voltage from the storage unit, Detecting means for detecting that the output voltage exceeds a predetermined voltage value;
In response to the detection by the detection means, the first switch element is controlled to be in a disconnection state, and
And a second control means for controlling the switch element to be in a connected state.

【0052】前記した検出手段は、基準電圧を発生する
基準電圧発生手段と、前記基準電圧と蓄積手段からの出
力電圧とを比較して前記蓄積手段の出力電圧が前記基準
電圧より大きくなったときに信号を出力する電圧比較手
段とを備えるようにしてもよい。
When the output voltage of the storage means becomes larger than the reference voltage by comparing the reference voltage with the output voltage from the storage means, the detection means compares the reference voltage with the output voltage from the storage means. And a voltage comparison means for outputting a signal may be provided.

【0053】次に、第5の発明は、同期整流方式の直流
−直流変換装置において、メインスイッチと、同期整流
用スイッチと、前記直流−直流変換装置の出力電圧が過
電圧であることを検出する過電圧検出手段と、前記過電
圧検出手段が過電圧を検出したときに、前記メインスイ
ッチをオフにするための第1の制御信号及び前記同期整
流用スイッチをオンにするための第2の制御信号を出力
する制御手段と、を備える同期整流方式の直流−直流変
換装置である。
Next, a fifth aspect of the present invention is a synchronous rectification type DC-DC converter, which detects that the output voltage of the main switch, the synchronous rectification switch, and the DC-DC converter is an overvoltage. Outputs an overvoltage detection unit and a first control signal for turning off the main switch and a second control signal for turning on the synchronous rectification switch when the overvoltage detection unit detects an overvoltage. The DC-DC converter of the synchronous rectification system, which comprises:

【0054】また、第5の発明に係る直流−直流変換装
置は、メインスイッチに接続されたインダクターと、こ
のインダクターに接続され該インダクターからの出力電
圧を平滑するコンデンサとを更に備えるようにしても良
い。
The DC-DC converter according to the fifth aspect of the present invention may further include an inductor connected to the main switch and a capacitor connected to the inductor to smooth the output voltage from the inductor. good.

【0055】また、第5の発明に係る直流−直流変換装
置は、直流−直流変換装置の出力電圧を一定に保つべ
く、メインスイッチ及び同期整流用スイッチをフィード
バック制御するフィードバック手段を更に備えるように
してもよい。
The DC-DC converter according to the fifth aspect of the present invention further comprises feedback means for feedback controlling the main switch and the synchronous rectification switch so as to keep the output voltage of the DC-DC converter constant. May be.

【0056】また、第5の発明に係る直流−直流変換装
置は、メインスイッチと電源との間に設けられ、前記電
源からの入力を遮断する遮断手段を更に備えるようにし
てもよい。
The DC-DC converter according to the fifth aspect of the present invention may further include a shutoff means provided between the main switch and the power source for shutting off the input from the power source.

【0057】次に、第6の発明は、同期整流方式の直流
−直流変換装置において、メインスイッチと、同期整流
用スイッチと、前記直流−直流変換装置の出力電圧が過
電圧であることを検出する過電圧検出手段と、前記過電
圧検出手段が過電圧を検出したときに、前記メインスイ
ッチを強制的にオフにするよう制御するとともに、前記
同期整流用スイッチを強制的にオンにするよう制御する
制御手段と、を備える同期整流方式の直流−直流変換装
置である。
Next, a sixth aspect of the present invention is, in a synchronous rectification type DC-DC converter, detects that the output voltage of the main switch, the synchronous rectification switch, and the DC-DC converter is an overvoltage. An overvoltage detection means, and a control means for controlling to forcibly turn off the main switch and forcibly turn on the synchronous rectification switch when the overvoltage detection means detects an overvoltage. , A synchronous rectification type DC-DC converter.

【0058】第6の発明に係る直流−直流変換装置は、
メインスイッチに接続されたインダクターと、このイン
ダクターに接続され該インダクターからの出力電圧を平
滑するコンデンサとを更に備えるようにしても良い。
A DC-DC converter according to the sixth invention comprises:
An inductor connected to the main switch and a capacitor connected to the inductor for smoothing the output voltage from the inductor may be further provided.

【0059】第6の発明に係る直流−直流変換装置にお
いて、過電圧検出手段は、例えば、前記直流−直流変換
装置の出力電圧が過電圧であることを検出したときに、
検出信号を出力するようにしてもよい。
In the DC-DC converter according to the sixth aspect of the invention, the overvoltage detecting means detects, for example, that the output voltage of the DC-DC converter is an overvoltage,
You may make it output a detection signal.

【0060】これに対応して、制御手段は、過電圧検出
手段から検出信号が出力されると、その検出信号を記憶
するとともに、前記メインスイッチをオフにするための
第1の制御信号と同期整流用スイッチをオンにするため
の第2の制御信号とを出力するメモリ回路を備えるよう
にしてもよい。
Correspondingly, when the detection signal is output from the overvoltage detection means, the control means stores the detection signal and synchronously rectifies it with the first control signal for turning off the main switch. A memory circuit for outputting a second control signal for turning on the power switch may be provided.

【0061】そして、制御手段は、メインスイッチが短
絡状態で故障したときに、同期整流用スイッチをオンに
するために第2の制御信号を出力することにより、電源
からの入力を短絡させるようにしてもよい。
Then, the control means outputs a second control signal to turn on the synchronous rectification switch when the main switch fails in the short circuit state, thereby short-circuiting the input from the power supply. May be.

【0062】また、第6の発明に係る直流−直流変換装
置は、直流−直流変換装置の出力電圧を一定に保つべ
く、メインスイッチ及び同期整流用スイッチをフィード
バック制御するフィードバック手段を更に備えるように
してもよい。また、第6の発明に係る直流−直流変換装
置は、メインスイッチと電源との間に設けられ、前記電
源からの入力を遮断する遮断手段を更に備えるようにし
てもよい。
The DC-DC converter according to the sixth aspect of the present invention further comprises feedback means for feedback controlling the main switch and the synchronous rectification switch in order to keep the output voltage of the DC-DC converter constant. May be. Further, the DC-DC converter according to the sixth aspect of the present invention may further include a cutoff unit that is provided between the main switch and the power supply and that cuts off an input from the power supply.

【0063】次に、第7の発明は、メインスイッチと同
期整流用スイッチとを備えた同期整流方式の直流−直流
変換装置を制御するための制御回路であって、直流−直
流変換装置の出力電圧が過電圧であることを検出する過
電圧検出手段と、前記過電圧検出手段が過電圧を検出し
たときに、前記メインスイッチをオフにするための第1
の制御信号及び前記同期整流用スイッチをオンにするた
めの第2の制御信号を出力する制御手段と、を備える。
Next, a seventh aspect of the present invention is a control circuit for controlling a DC-DC converter of the synchronous rectification type which comprises a main switch and a switch for synchronous rectification, and which is an output of the DC-DC converter. An overvoltage detecting means for detecting that the voltage is an overvoltage, and a first for turning off the main switch when the overvoltage detecting means detects the overvoltage.
And a control means for outputting a second control signal for turning on the synchronous rectification switch.

【0064】また、第8の発明は、メインスイッチと、
同期整流用スイッチと、前記メインスイッチに接続され
たインダクターと、前記インダクターに接続され該イン
ダクターからの出力電圧を平滑するコンデンサと、を備
えた同期整流方式の直流−直流変換装置を制御するため
の制御回路であって、前記直流−直流変換装置の出力電
圧が過電圧であることを検出する過電圧検出手段と、前
記過電圧検出手段が過電圧を検出したときに、前記メイ
ンスイッチをオフにするための第1の制御信号及び前記
同期整流用スイッチをオンにするための第2の制御信号
を出力する制御手段と、を備える。
An eighth invention is that a main switch,
For controlling a synchronous rectification type DC-DC converter including a synchronous rectification switch, an inductor connected to the main switch, and a capacitor connected to the inductor for smoothing an output voltage from the inductor. A control circuit for detecting that the output voltage of the DC-DC converter is an overvoltage; and a first circuit for turning off the main switch when the overvoltage detection unit detects an overvoltage. Control means for outputting a control signal of No. 1 and a second control signal for turning on the switch for synchronous rectification.

【0065】また、第9の発明は、メインスイッチと同
期整流用スイッチとを備えた同期整流方式の直流−直流
変換装置を制御するための制御回路であって、前記直流
−直流変換装置の出力電圧が過電圧であることを検出す
る過電圧検出手段と、前記過電圧検出手段が過電圧を検
出したときに、前記メインスイッチを強制的にオフにす
るよう制御するとともに前記同期整流用スイッチを強制
的にオンにするよう制御する制御手段と、を備える。上
記した第7〜第9の発明に於いて、過電圧検出手段は、
直流−直流変換装置の出力電圧が過電圧であることを検
出したときに、検出信号を出力するようにしてもよい。
A ninth aspect of the present invention is a control circuit for controlling a synchronous rectification type DC-DC converter comprising a main switch and a synchronous rectification switch, wherein the output of the DC-DC converter is a control circuit. Overvoltage detection means for detecting that the voltage is an overvoltage, and when the overvoltage detection means detects an overvoltage, the main switch is forcibly turned off and the synchronous rectification switch is forcibly turned on. And a control means for controlling so that In the above seventh to ninth inventions, the overvoltage detecting means is
A detection signal may be output when it is detected that the output voltage of the DC-DC converter is an overvoltage.

【0066】これに対応して、制御手段は、過電圧検出
手段から検出信号が出力されると、その検出信号を記憶
するとともに、前記メインスイッチをオフにするための
第1の制御信号及び前記同期整流用スイッチをオンにす
るための第2の制御信号を出力するメモリ回路を備える
ようにしてもよい。更に、制御手段は、メインスイッチ
が故障したときには、同期整流用スイッチをオンにする
ための第2の制御信号を出力することにより前記電源か
らの入力を短絡させるようにするとよい。
Correspondingly, when the detection signal is output from the overvoltage detection means, the control means stores the detection signal, and the first control signal for turning off the main switch and the synchronization signal. A memory circuit that outputs a second control signal for turning on the rectifying switch may be provided. Further, the control means may short-circuit the input from the power source by outputting a second control signal for turning on the synchronous rectification switch when the main switch fails.

【0067】また、第10の発明は、メインスイッチ
と、同期整流用スイッチと、前記メインスイッチに接続
されたインダクターと、前記インダクターに接続され該
インダクターからの出力電圧を平滑するコンデンサと、
を備えた同期整流方式の直流−直流変換装置を制御する
ための制御回路であって、直流−直流変換装置の出力電
圧が過電圧であることを検出する過電圧検出手段と、前
記過電圧検出手段が過電圧を検出したときに、前記メイ
ンスイッチを強制的にオフにするよう制御するとともに
前記同期整流用スイッチを強制的にオンにするよう制御
する制御手段と、を備える。
A tenth aspect of the present invention is a main switch, a switch for synchronous rectification, an inductor connected to the main switch, a capacitor connected to the inductor for smoothing an output voltage from the inductor,
A control circuit for controlling a DC-DC converter of a synchronous rectification system comprising: an overvoltage detecting unit for detecting that the output voltage of the DC-DC converter is an overvoltage; and the overvoltage detecting unit is an overvoltage detector. And a control means for controlling the main switch to be forcibly turned off and the synchronous rectification switch to be forcibly turned on.

【0068】第10の発明に係る制御回路は、直流−直
流変換装置の出力電圧を一定値に保つべく、メインスイ
ッチ及び同期整流用スイッチをフィードバック制御する
フィードバック手段を更に備えるようにしてもよい。
The control circuit according to the tenth aspect of the present invention may further include feedback means for feedback controlling the main switch and the synchronous rectification switch so as to keep the output voltage of the DC-DC converter at a constant value.

【0069】次に、第11の発明は、メインスイッチと
同期整流用スイッチとを備えた同期整流方式の直流−直
流変換装置を制御するための制御回路であり、直流−直
流変換処理の停止要求信号を受信する受信手段と、前記
受信手段が前記停止要求信号を受信すると、前記メイン
スイッチをオフにするための第1の制御信号及び前記同
期整流用スイッチをオンにするための第2の制御信号を
出力する制御手段と、を備える。
The eleventh aspect of the present invention is a control circuit for controlling a DC-DC converter of the synchronous rectification type which comprises a main switch and a switch for synchronous rectification, and a request for stopping the DC-DC conversion process. Receiving means for receiving a signal, and a first control signal for turning off the main switch and a second control for turning on the synchronous rectification switch when the receiving means receives the stop request signal Control means for outputting a signal.

【0070】尚、制御手段は、メインスイッチが故障し
たときに、同期整流用スイッチをオンにするための第2
の制御信号を出力することにより、電源からの入力を短
絡させるようにしてもよい。
The control means is a second switch for turning on the synchronous rectification switch when the main switch fails.
The input from the power supply may be short-circuited by outputting the control signal.

【0071】また、第12の発明は、メインスイッチ
と、同期整流用スイッチと、前記メインスィツチに接続
されたインダクターと、前記インダクターに接続され、
前記インダクターからの出力電圧を平滑するコンデンサ
とを備えた同期整流方式の直流−直流変換装置を制御す
るための制御回路であり、直流−直流変換処理の停止要
求信号を受信する受信手段と、前記受信手段が停止要求
信号を受信すると、前記メインスイッチをオフにするた
めの第1の制御信号及び前記同期整流用スイッチをオン
にするための第2の制御信号を出力する制御手段と、を
備える。
A twelfth aspect of the invention is to connect a main switch, a synchronous rectification switch, an inductor connected to the main switch, and an inductor connected to the main switch,
A control circuit for controlling a DC-DC converter of a synchronous rectification system, which comprises a capacitor for smoothing an output voltage from the inductor, a receiving means for receiving a DC-DC conversion process stop request signal, and Control means for outputting a first control signal for turning off the main switch and a second control signal for turning on the synchronous rectification switch when the receiving means receives the stop request signal. .

【0072】尚、制御手段は、メインスイッチが故障し
たときに、同期整流用スイッチをオンにするための第2
の制御信号を出力することにより、電源からの入力を短
絡させるようにしてもよい。
The control means is a second switch for turning on the synchronous rectification switch when the main switch fails.
The input from the power supply may be short-circuited by outputting the control signal.

【0073】また、第13の発明は、メインスイッチと
同期整流用スイッチとを備えた同期整流方式の直流−直
流変襖装置を制御するための制御回路であり、直流−直
流変換処理の停止要求信号を受信する受信手段と、前記
受信手段が停止要求信号を受信すると、前記メインスイ
ッチを強制的にオフにするよう制御するとともに、前記
同期整流用スイッチを強制的にオンにするよう制御する
制御手段と、を備える。
The thirteenth aspect of the present invention is a control circuit for controlling a DC-DC converter of the synchronous rectification type which comprises a main switch and a switch for synchronous rectification, and a DC-DC conversion process stop request. Receiving means for receiving a signal, and control for forcibly turning off the main switch and forcibly turning on the synchronous rectification switch when the receiving means receives the stop request signal. And means.

【0074】また、第14の発明は、メインスイッチ
と、同期整流用スイッチと、前記メィンスイッチに接続
されたインダクターと、前記インダクターに接続され、
前記インダクターからの出力電圧を平滑するコンデンサ
とを備える同期整流方式の直流一直流変換装置を制御す
るための制御回路において、直流−直流変換処理の停止
要求信号を受信する受信手段と、前記受信手段が停止要
求信号を受信すると、前記メインスイッチを強制的にオ
フにするよう指示とともに、前記同期整流用スイッチを
強制的にオンにするよう制御する制御手段と、を備え
る。
The fourteenth aspect of the invention is to connect a main switch, a synchronous rectification switch, an inductor connected to the main switch, and an inductor to the main switch,
In a control circuit for controlling a DC / DC converter of a synchronous rectification system, which comprises a capacitor for smoothing an output voltage from the inductor, a receiving unit for receiving a DC / DC conversion process stop request signal, and the receiving unit. When the stop request signal is received, a control means for instructing to forcibly turn off the main switch and a control means for controlling to forcibly turn on the synchronous rectification switch are provided.

【0075】尚、上記した第11〜第14の発明に係る
停止要求信号は、直流−直流変換装置の出力電圧が過電
圧であることを示す信号であってもよい。また、上記し
た第11〜第14の発明に係る制御回路は、直流−直流
変換装置の出力電圧を一定値に保つべく、メインスイッ
チ及び同期整流用スイッチをフィードバック制御するフ
ィードバック手段を更に備えるようにしてもよい。
The stop request signal according to the above-mentioned first to fourteenth inventions may be a signal indicating that the output voltage of the DC-DC converter is an overvoltage. In addition, the control circuit according to the above-mentioned first to fourteenth aspects of the present invention further includes feedback means for feedback controlling the main switch and the synchronous rectification switch in order to maintain the output voltage of the DC-DC converter at a constant value. May be.

【0076】次に、第15の発明は、メインスイッチと
同期整流用スイッチとを備えた同期整流方式の直流−直
流変換装置を制御するための制御回路であり、直流−直
流変換処理の停止要求信号を受信する受信手段と、前記
受信手段が停止要求信号を受信すると、前記メインスイ
ッチをオフにするよう制御するとともに前記同期整流用
スイッチをオンにするよう制御することにより、前記直
流−直流変換装置の出力を停止する制御手段と、を備え
る。
Next, a fifteenth aspect of the present invention is a control circuit for controlling a DC-DC converter of the synchronous rectification system, which comprises a main switch and a switch for synchronous rectification, and a request for stopping the DC-DC conversion process. When the receiving means receives a signal and the stop request signal is received by the receiving means, the main switch is controlled to be turned off and the synchronous rectification switch is turned on to control the DC-DC conversion. Control means for stopping the output of the device.

【0077】次に、第16の発明は、メインスイッチと
同期整流用スイッチとを備えた同期整流方式の直流−直
流変換装置を制御するための制御回路であり、直流−直
流変換装置の出力電圧を入力する電圧入力端子と、電圧
入力端子に入力された電圧が所定電圧を超えていること
を検出したときに検出信号を出力する過電圧検出手段
と、前記過電圧検出手段が検出信号を出力すると、前記
メインスイッチをオフにするよう制御するとともに前記
同期整流用スイッチをオンにするよう制御することによ
り、前記直流−直流変換装置の出力をグランドレベルに
クランプするクランプ手段と、を備える。
A sixteenth aspect of the present invention is a control circuit for controlling a synchronous rectification type DC-DC converter comprising a main switch and a synchronous rectification switch, wherein the output voltage of the DC-DC converter is A voltage input terminal for inputting, and an overvoltage detection unit that outputs a detection signal when it is detected that the voltage input to the voltage input terminal exceeds a predetermined voltage, and the overvoltage detection unit outputs a detection signal, Clamping means for clamping the output of the DC-DC converter to the ground level by controlling the main switch to be turned off and the synchronous rectification switch to be turned on.

【0078】[0078]

【発明の実施の形態】本発明の実施の形態について図面
に基づいて説明する。 〈実施の形態1〉図1は、本発明の直流−直流変換装置
(DC−DC CONVERTER)の第1の実施の形
態を示す図である。尚、同図において、従来と同一の構
成要素については同一の名称及び符号を付加している。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described with reference to the drawings. <First Embodiment> FIG. 1 is a diagram showing a first embodiment of a DC-DC converter of the present invention. In the figure, the same names and reference numerals are added to the same components as the conventional ones.

【0079】直流−直流変換装置(DC−DC CON
VERTER)は、電源としての電池と負荷との間に設
けられる。(直流−直流変換装置(DC−DC CON
VERTER)の構成)本実施の形態にかかる直流−直
流変換装置(DC−DC CONVERTER)は、制
御回路CTL、メインスイッチングトランジスタTr
1、同期整流用トランジスタTr2、ダイオードD1、
チョークコイルL1、コンデンサC1、電圧比較器IC
2、及び、基準電圧e3を発生する電源e3を備えてい
る。
DC-DC converter (DC-DC CON
VERTER) is provided between a battery as a power source and a load. (DC-DC converter (DC-DC CON
Configuration of VERTER) The DC-DC converter according to the present embodiment includes a control circuit CTL and a main switching transistor Tr.
1, a transistor Tr2 for synchronous rectification, a diode D1,
Choke coil L1, capacitor C1, voltage comparator IC
2 and a power supply e3 that generates a reference voltage e3.

【0080】(直流−直流変換装置(DC−DC CO
NVERTER)を構成する回路の接続形態)先ず、上
記の構成要素の接続形態について述べる。
(DC-DC converter (DC-DC CO
NVERTER) Connection Form of Circuits) First, the connection form of the above-described components will be described.

【0081】メインスイッチングトランジスタTr1は
信号線14を介して電池と接続される。このメインスイ
ッチングトランジスタTr1は、信号線1を介してチョ
ークコイルL1と接続されるとともに、信号線24を介
して制御回路CTLと接続される。
The main switching transistor Tr1 is connected to the battery via the signal line 14. The main switching transistor Tr1 is connected to the choke coil L1 via the signal line 1 and is connected to the control circuit CTL via the signal line 24.

【0082】上記のメインスイッチングトランジスタT
r1は、例えば、ソース端子、ドレイン端子、及び、ゲ
ート端子の3つの端子を有するMOS−FET(Met
alOxide Semiconductor Fie
ld Effect Transistor)である。
この場合、上記の信号線14は、メインスイッチングト
ランジスタTr1のドレイン端子に接続される。また、
上記の信号線1は、メインスイッチングトランジスタT
r1のソース端子に接続される。さらに、上記の信号線
24は、メインスイッチングトランジスタTr1のゲー
ト端子に接続される。
The above main switching transistor T
r1 is, for example, a MOS-FET (Met) having three terminals of a source terminal, a drain terminal, and a gate terminal.
alOxide Semiconductor Fie
ld Effect Transistor).
In this case, the signal line 14 is connected to the drain terminal of the main switching transistor Tr1. Also,
The signal line 1 is the main switching transistor T
It is connected to the source terminal of r1. Further, the signal line 24 is connected to the gate terminal of the main switching transistor Tr1.

【0083】メインスイッチングトランジスタTr1と
信号線1を介して接続されたチョークコイルL1は、さ
らに信号線15を介して抵抗R1と接続される。抵抗R
1は、信号線16を介して負荷と接続される。
The choke coil L1 connected to the main switching transistor Tr1 via the signal line 1 is further connected to the resistor R1 via the signal line 15. Resistance R
1 is connected to a load via a signal line 16.

【0084】上記の信号線14の途中には、信号線19
が接続される。この信号線19は、制御回路CTLに接
続される。また、メインスイッチングトランジスタTr
1とチョークコイルL1とを接続する信号線1の途中に
は、2本の信号線2、3が接続される。
A signal line 19 is provided in the middle of the signal line 14.
Are connected. The signal line 19 is connected to the control circuit CTL. In addition, the main switching transistor Tr
Two signal lines 2 and 3 are connected in the middle of the signal line 1 that connects 1 and the choke coil L1.

【0085】上記の2本の信号線2、3のうちメインス
イッチングトランジスタTr1寄りの信号線2は、同期
整流用トランジスタTr2に接続される。この同期整流
用トランジスタTr2は、信号線25を介して制御回路
CTLと接続されるとともに、信号線26を介してグラ
ンドに接続される。
Of the above two signal lines 2 and 3, the signal line 2 near the main switching transistor Tr1 is connected to the synchronous rectification transistor Tr2. The synchronous rectification transistor Tr2 is connected to the control circuit CTL via the signal line 25 and is also connected to the ground via the signal line 26.

【0086】前記同期整流用トランジスタTr2は、例
えば、ドレイン端子、ソース端子、ゲート端子の3つの
端子を有するMOS−FET(Metal Oxide
Semiconductor FET)である。この
場合、上記の信号線2は、同期整流用トランジスタTr
2のドレイン端子に接続される。上記の信号線25は、
同期整流用トランジスタTr2のゲート端子に接続され
る。上記の信号線26は、同期整流用トランジスタTr
2のソース端子に接続される。
The synchronous rectification transistor Tr2 has, for example, a MOS-FET (Metal Oxide) having three terminals of a drain terminal, a source terminal and a gate terminal.
It is a semiconductor FET). In this case, the signal line 2 is connected to the synchronous rectification transistor Tr.
2 drain terminal. The signal line 25 is
It is connected to the gate terminal of the synchronous rectification transistor Tr2. The signal line 26 is a transistor for synchronous rectification Tr.
2 is connected to the source terminal.

【0087】上記の2本の信号線2、3のうちチョーク
コイルL1寄りの信号線3は、ダイオードD1のカソー
ド端子に接続される。このダイオードD1のアノード端
子は、信号線27を介してグランドに接続される。
Of the above two signal lines 2 and 3, the signal line 3 near the choke coil L1 is connected to the cathode terminal of the diode D1. The anode terminal of the diode D1 is connected to the ground via the signal line 27.

【0088】チョークコイルL1と抵抗R1とを接続す
る信号線15の途中には、1本の信号線20が接続され
る。この信号線20は、制御回路CTLと接続されてお
り、抵抗R1に入力される電圧値CSを制御回路CTL
に入力するための信号線である。
One signal line 20 is connected in the middle of the signal line 15 connecting the choke coil L1 and the resistor R1. The signal line 20 is connected to the control circuit CTL and controls the voltage value CS input to the resistor R1 to the control circuit CTL.
Is a signal line for input to.

【0089】前記抵抗R1と負荷とを接続する信号線1
6の途中には、3本の信号線4、5、21が接続され
る。上記3本の信号線4、5、21のうち、抵抗R1寄
りの信号線4は、制御回路CTLと接続される。この信
号線4は、直流−直流変換装置(DC−DC CONV
ERTER)から出力される電圧値FBを制御回路CT
Lにフィードバックするための信号線である。
Signal line 1 connecting the resistor R1 and the load
In the middle of 6, three signal lines 4, 5, 21 are connected. Of the three signal lines 4, 5, and 21, the signal line 4 near the resistor R1 is connected to the control circuit CTL. The signal line 4 is a DC-DC converter (DC-DC CONV).
The voltage value FB output from the control circuit CT
It is a signal line for feeding back to L.

【0090】上記3本の信号線4、5、21のうち、真
ん中の信号線5は、平滑用のコンデンサC1を介してグ
ランドに接続される。上記3本の信号線4、5、21の
うち、負荷寄りの信号線21は、電圧比較器IC2に接
続される。この電圧比較器IC2は、例えば、非反転入
力端子と反転入力端子と出力端子とを有する電圧比較器
である。
Of the three signal lines 4, 5, and 21, the middle signal line 5 is connected to the ground via the smoothing capacitor C1. Of the three signal lines 4, 5, and 21, the signal line 21 near the load is connected to the voltage comparator IC2. The voltage comparator IC2 is, for example, a voltage comparator having a non-inverting input terminal, an inverting input terminal, and an output terminal.

【0091】この場合、前記信号線21は、電圧比較器
IC2の非反転入力端子に接続される。前記電圧比較器
IC2の反転入力端子は、信号線28を介して電源e3
に接続される。前記電圧比較器IC2の出力端子は、信
号線29を介して制御回路CTLに接続される。
In this case, the signal line 21 is connected to the non-inverting input terminal of the voltage comparator IC2. The inverting input terminal of the voltage comparator IC2 is connected to the power source e3 via the signal line 28.
Connected to. The output terminal of the voltage comparator IC2 is connected to the control circuit CTL via a signal line 29.

【0092】(直流−直流変換装置(DC−DC CO
NVERTER)を構成する回路の機能)次に、上記の
各構成要素の機能について述べる。
(DC-DC converter (DC-DC CO
Function of Circuit Constituting NVERTER) Next, the function of each of the above components will be described.

【0093】(メインスイッチングトランジスタTr
1)メインスイッチングトランジスタTr1は、制御回
路CTLからの制御信号DHを入力し、入力した信号D
Hに従って信号線14と信号線1との間を接続または切
断する。
(Main switching transistor Tr
1) The main switching transistor Tr1 receives the control signal DH from the control circuit CTL, and the input signal D
According to H, the signal line 14 and the signal line 1 are connected or disconnected.

【0094】例えば、メインスイッチングトランジスタ
Tr1は、ゲート端子に制御回路CTLからの電圧が印
加されるとオン状態になり、ドレイン端子とソース端子
との間を接続して、信号線14と信号線1との間を接続
する。
For example, the main switching transistor Tr1 is turned on when a voltage from the control circuit CTL is applied to its gate terminal, connects the drain terminal and the source terminal, and connects the signal line 14 and the signal line 1 to each other. Connect between and.

【0095】また、メインスイッチングトランジスタT
r1は、ゲート端子に制御回路CTLからの電圧が印加
されていなければオフ状態になり、ドレイン端子とソー
ス端子との間を切断して、信号線14と信号線1との間
を切断する。
Further, the main switching transistor T
r1 is turned off unless the voltage from the control circuit CTL is applied to the gate terminal, disconnects the drain terminal and the source terminal, and disconnects the signal line 14 and the signal line 1.

【0096】(チョークコイルL1)チョークコイルL
1は、電圧変換用のコイルである。(抵抗R1)抵抗R
1は、直流−直流変換装置(DC−DC CONVER
TER)の出力電流値をセンスするセンス抵抗である。
(Choke coil L1) Choke coil L
Reference numeral 1 is a coil for voltage conversion. (Resistance R1) Resistance R
1 is a DC-DC converter
TER) is a sense resistor that senses the output current value.

【0097】(ダイオードD1)ダイオードD1は、メ
インスイッチングトランジスタTr1がオフ状態のとき
に、チョークコイルL1に蓄積されたエネルギーを出力
側へ放出させるフリーホイールダイオードである。
(Diode D1) The diode D1 is a free wheel diode for releasing the energy accumulated in the choke coil L1 to the output side when the main switching transistor Tr1 is in the off state.

【0098】(同期整流用トランジスタTr2)同期整
流用トランジスタTr2は、制御回路CTLからの信号
DLを入力し、入力した信号DLに従って信号線2と信
号線26との間を接続あるいは切断するスイッチ回路で
ある。
(Synchronous Rectification Transistor Tr2) The synchronous rectification transistor Tr2 receives the signal DL from the control circuit CTL and connects or disconnects the signal line 2 and the signal line 26 in accordance with the input signal DL. Is.

【0099】例えば、同期整流用トランジスタTr2
は、ゲート端子に制御回路CTLからの電圧が印加され
るとオン状態になり、ドレイン端子とソース端子との間
を接続して、信号線2と信号線26との間を接続する。
For example, the synchronous rectification transistor Tr2
Is turned on when a voltage from the control circuit CTL is applied to the gate terminal, connects the drain terminal and the source terminal, and connects the signal line 2 and the signal line 26.

【0100】同期整流用トランジスタTr2は、ゲート
端子に制御回路CTLからの電圧が印可されていなけれ
ばオフ状態になり、ドレイン端子とソース端子との間を
切断して、信号線2と信号線26との間を切断する。
The synchronous rectification transistor Tr2 is turned off unless the voltage from the control circuit CTL is applied to the gate terminal, disconnects the drain terminal and the source terminal, and connects the signal line 2 and the signal line 26. Disconnect between and.

【0101】本例において、同期整流用トランジスタT
r2は、メインスイッチングトランジスタTr1がオフ
状態のときにチョークコイルL1に蓄積されたエネルギ
ーを出力させるフリーホイール用のスイッチ回路であ
る。
In this example, the synchronous rectification transistor T
r2 is a switch circuit for a free wheel that outputs the energy accumulated in the choke coil L1 when the main switching transistor Tr1 is in the off state.

【0102】例えば、同期整流用トランジスタTr2
は、ダイオードD1に印加される電圧が順方向のときに
オン状態(信号線2と信号線26との間を接続した状
態)になり、ダイオードD1に印加される電圧が逆方向
のときにオフ状態(信号線2と信号線26との間を切断
した状態)になる。このとき、ダイオードD1の電圧降
下は、低減されることになる。
For example, the synchronous rectification transistor Tr2
Is in an ON state (a state in which the signal line 2 and the signal line 26 are connected) when the voltage applied to the diode D1 is in the forward direction, and is OFF when the voltage applied to the diode D1 is in the reverse direction. The state (the state in which the signal line 2 and the signal line 26 are disconnected) is set. At this time, the voltage drop of the diode D1 is reduced.

【0103】(コンデンサC1)コンデンサC1は、チ
ョークコイルL1から出力された電圧に含まれる脈動成
分を除去する平滑用のコンデンサである。
(Capacitor C1) The capacitor C1 is a smoothing capacitor for removing the pulsating component contained in the voltage output from the choke coil L1.

【0104】(電源e3)電源e3は、直流−直流変換
装置(DC−DC CONVERTER)から出力され
る電圧の基準電圧e3を発生する。
(Power Supply e3) The power supply e3 generates a reference voltage e3 which is a voltage output from the DC-DC converter (DC-DC CONVERTER).

【0105】(電圧比較器IC2)電圧比較器IC2
は、直流−直流変換装置(DC−DC CONVERT
ER)の出力電圧を信号線21を介して入力すると同時
に、電源e3からの基準電圧e3を入力する。そして、
電圧比較器IC2は、直流−直流変換装置(DC−DC
CONVERTER)の出力電圧と電源e3からの基
準電圧e3とを比較し、比較した結果を示す信号OVを
出力する。
(Voltage Comparator IC2) Voltage Comparator IC2
Is a DC-DC CONVERT device.
The output voltage of (ER) is input via the signal line 21, and at the same time, the reference voltage e3 from the power supply e3 is input. And
The voltage comparator IC2 is a DC-DC converter (DC-DC).
The output voltage of CONVERTER) is compared with the reference voltage e3 from the power supply e3, and the signal OV indicating the comparison result is output.

【0106】例えば、電圧比較器IC2は、直流−直流
変換装置(DC−DC CONVERTER)の出力電
圧から基準電圧e3を減算し、その減算結果が「0」以
下ならばLowレベルの信号を出力し、減算結果が正の
値ならばHighレベルの信号を出力する。
For example, the voltage comparator IC2 subtracts the reference voltage e3 from the output voltage of the DC-DC converter (DC-DC CONVERTER), and outputs a Low level signal if the subtraction result is "0" or less. , If the subtraction result is a positive value, a High level signal is output.

【0107】(制御回路CTL)制御回路CTLには、
前述した信号線19、24、25、4、20、29の他
に、外部からのオン指令値あるいはオフ指令値と、外部
からの目標電圧Vrefとが入力される。外部からの目
標電圧Vrefは、直流−直流変換装置(DC−DC
CONVERTER)が出力すべき電圧の基準電圧であ
る。
(Control Circuit CTL) The control circuit CTL includes
In addition to the signal lines 19, 24, 25, 4, 20, and 29 described above, an on command value or off command value from the outside and a target voltage Vref from the outside are input. The target voltage Vref from the outside is a DC-DC converter (DC-DC).
CONVERTER) is a reference voltage of a voltage to be output.

【0108】制御回路CTLは、電圧比較器IC2から
の信号OVと、信号線4を介して入力する電圧値FB
と、直流−直流変換装置(DC−DC CONVERT
ER)から出力すべき電圧の目標電圧Vrefとに従っ
て、メインスイッチングトランジスタTr1及び同期整
流用トランジスタTr2のオン状態とオフ状態とを切り
換える。
The control circuit CTL receives the signal OV from the voltage comparator IC2 and the voltage value FB input via the signal line 4.
And a DC-DC converter (DC-DC CONVERT
The main switching transistor Tr1 and the synchronous rectification transistor Tr2 are switched between the on state and the off state according to the target voltage Vref of the voltage to be output from (ER).

【0109】ここで、制御回路CTLの内部構成につい
て述べる。(制御回路CTLの構成)制御回路CTL
は、図2に示すように、パルス幅変調方式(PWM方
式)を採用する回路であり、電源7、三角波発振器8、
PWM比較器9、チャージポンプ回路12、同期整流制
御回路13、フリップフロップFF、ドライブ−1(1
0)、及び、ドライブ−2(11)を備えている。さら
に、制御回路CTLは、分割抵抗R2/R3、エラーア
ンプERA1、ERA2、論理積回路AND1、及び、
論理和回路OR1を備えている。
Here, the internal structure of the control circuit CTL will be described. (Configuration of control circuit CTL) Control circuit CTL
2 is a circuit that employs a pulse width modulation method (PWM method) as shown in FIG.
PWM comparator 9, charge pump circuit 12, synchronous rectification control circuit 13, flip-flop FF, drive-1 (1
0) and a drive-2 (11). Further, the control circuit CTL includes the dividing resistors R2 / R3, the error amplifiers ERA1 and ERA2, the logical product circuit AND1, and
The OR circuit OR1 is provided.

【0110】(電源7)電源7は、外部からのオン指令
値を入力したときに、制御回路CTLを構成する回路へ
動作電力を供給する。また、電源7は、外部からのオフ
指令値を入力したときに、制御回路CTLを構成する回
路に対する動作電力の供給を停止する。
(Power Supply 7) The power supply 7 supplies operating power to the circuits forming the control circuit CTL when an ON command value is input from the outside. Further, the power supply 7 stops the supply of operating power to the circuits forming the control circuit CTL when an OFF command value from the outside is input.

【0111】(三角波発振器8)三角波発振器8は、電
圧をパルス幅に変換するための変換用三角波を、一定の
周波数で発振する。この三角波発振器8から発振された
三角波は、PWM比較器9に入力される。
(Triangular Wave Oscillator 8) The triangular wave oscillator 8 oscillates a conversion triangular wave for converting a voltage into a pulse width at a constant frequency. The triangular wave oscillated from the triangular wave oscillator 8 is input to the PWM comparator 9.

【0112】(分割抵抗R2/R3)分割抵抗R2/R
3は、信号線4と接続されており、直流−直流変換装置
(DC−DC CONVERTER)の出力電圧FBを
入力するようになっている。この分割抵抗R2/R3
は、出力電圧FBの電圧値をセンスするセンス抵抗であ
る。
(Dividing resistor R2 / R3) Dividing resistor R2 / R
Reference numeral 3 is connected to the signal line 4 and is adapted to input the output voltage FB of the DC-DC converter (DC-DC CONVERTER). This dividing resistor R2 / R3
Is a sense resistor for sensing the voltage value of the output voltage FB.

【0113】分割抵抗R2/R3によってセンスされた
電圧値は、エラーアンプERA1に入力される。
The voltage value sensed by the dividing resistor R2 / R3 is input to the error amplifier ERA1.

【0114】(エラーアンプERA1)エラーアンプE
RA1は、分割抵抗R2/R3によってセンスされた電
圧値FBと、外部からの目標電圧Vrefとを入力し、
これら電圧値FBと目標電圧Vrefとの誤差を増幅す
る誤差増幅回路である。このエラーアンプERA1によ
って増幅された誤差は、PWM比較器9の非反転入力端
子に入力される。
(Error Amplifier ERA1) Error Amplifier E
RA1 inputs the voltage value FB sensed by the dividing resistors R2 / R3 and the target voltage Vref from the outside,
The error amplification circuit amplifies an error between the voltage value FB and the target voltage Vref. The error amplified by the error amplifier ERA1 is input to the non-inverting input terminal of the PWM comparator 9.

【0115】(PWM比較器9)PWM比較器9は、反
転入力端子と非反転入力端子とを有する電圧比較器であ
る。PWM比較器9の反転入力端子は、三角波発振器8
から出力された変換用三角波を入力する。PWM比較器
9の非反転入力端子は、エラーアンプERA1から出力
される信号を入力する。
(PWM Comparator 9) The PWM comparator 9 is a voltage comparator having an inverting input terminal and a non-inverting input terminal. The inverting input terminal of the PWM comparator 9 is the triangular wave oscillator 8
Input the conversion triangular wave output from. The signal output from the error amplifier ERA1 is input to the non-inverting input terminal of the PWM comparator 9.

【0116】前記PWM比較器9は、非反転入力端子に
入力された信号と反転入力端子に入力された信号とを比
較する。例えば、PWM比較器9は、非反転入力端子に
入力された信号から反転入力端子に入力された信号を減
算する。PWM比較器9は、減算して得られた値が負の
値を示す間(三角波発振器8から出力された信号がエラ
ーアンプERA1から出力された信号よりも大きい間)
は、Highレベルの信号を出力する。
The PWM comparator 9 compares the signal input to the non-inverting input terminal with the signal input to the inverting input terminal. For example, the PWM comparator 9 subtracts the signal input to the inverting input terminal from the signal input to the non-inverting input terminal. The PWM comparator 9 keeps the value obtained by subtraction showing a negative value (while the signal output from the triangular wave oscillator 8 is larger than the signal output from the error amplifier ERA1).
Outputs a high level signal.

【0117】一方、PWM比較器9は、減算して得られ
た値が正の値を示す間(三角波発振器8から出力された
信号がエラーアンプERA1から出力された信号よりも
小さい間)は、Lowレベルの信号を出力する。
On the other hand, the PWM comparator 9 maintains the value obtained by the subtraction while the value is positive (while the signal output from the triangular wave oscillator 8 is smaller than the signal output from the error amplifier ERA1). It outputs a low level signal.

【0118】このようにしてPWM比較器9から出力さ
れた信号は、論理積回路AND1と同期整流制御回路1
3とに入力される。
The signal output from the PWM comparator 9 in this manner is the AND circuit AND1 and the synchronous rectification control circuit 1
It is input to 3 and.

【0119】(エラーアンプERA2)エラーアンプE
RA2は、直流−直流変換装置(DC−DC CONV
ERTER)の出力電圧FBを信号線4を介して入力す
ると同時に、抵抗R1に入力される電圧値CSを信号線
20を介して入力する。
(Error Amplifier ERA2) Error Amplifier E
RA2 is a DC-DC converter (DC-DC CONV
The output voltage FB of (ERTER) is input via the signal line 4, and at the same time, the voltage value CS input to the resistor R1 is input via the signal line 20.

【0120】このエラーアンプERA2は、直流−直流
変換装置(DC−DC CONVERTER)の出力電
圧FBと電圧値CSとの電位差を求め、直流−直流変換
装置(DC−DC CONVERTER)から出力され
る電流値を測定する誤差増幅回路である。
The error amplifier ERA2 obtains the potential difference between the output voltage FB of the DC-DC converter (DC-DC CONVERTER) and the voltage value CS, and outputs the current output from the DC-DC converter (DC-DC CONVERTER). This is an error amplification circuit that measures a value.

【0121】エラーアンプERA2から出力された電圧
値は、同期整流制御回路13に入力される。
The voltage value output from the error amplifier ERA2 is input to the synchronous rectification control circuit 13.

【0122】(チャージポンプ回路12)チャージポン
プ回路12は、メインスイッチングトランジスタTr1
を駆動する電圧をドライブ−1(10)に供給し、同期
整流用トランジスタTr2を駆動する電圧をドライブ−
2(11)に供給する。
(Charge Pump Circuit 12) The charge pump circuit 12 includes the main switching transistor Tr1.
Is supplied to the drive-1 (10) and the voltage for driving the synchronous rectification transistor Tr2 is driven-
2 (11).

【0123】(同期整流制御回路13)同期整流制御回
路13は、PWM比較器9から出力された信号とエラー
アンプERA2から出力された信号とを入力する。そし
て、同期整流制御回路13は、PWM比較器9からの信
号とエラーアンプERA2からの信号とに従って同期整
流用トランジスタTr2のオン状態とオフ状態とを切り
換えることによって、同期整流を行う回路である。
(Synchronous Rectification Control Circuit 13) The synchronous rectification control circuit 13 inputs the signal output from the PWM comparator 9 and the signal output from the error amplifier ERA2. The synchronous rectification control circuit 13 is a circuit that performs synchronous rectification by switching the synchronous rectification transistor Tr2 between the on state and the off state according to the signal from the PWM comparator 9 and the signal from the error amplifier ERA2.

【0124】例えば、同期整流制御回路13は、PWM
比較器8からのLowレベルの信号を入力し、且つ、エ
ラーアンプERA2からの信号が一定値以下であるとき
に限り、Highレベルの信号を出力する。
For example, the synchronous rectification control circuit 13 uses the PWM
A High level signal is output only when the Low level signal from the comparator 8 is input and the signal from the error amplifier ERA2 is below a certain value.

【0125】この同期整流用制御回路13から出力され
た信号は、論理和回路OR1に入力される。
The signal output from the synchronous rectification control circuit 13 is input to the OR circuit OR1.

【0126】(フリップフロップFF)フリップフロッ
プFFは、セット端子とリセット端子との2つの入力端
子、及び、非反転出力端子Qと反転出力端子*Qとの2
つの出力端子を有している。
(Flip-Flop FF) The flip-flop FF has two input terminals, a set terminal and a reset terminal, and a non-inverting output terminal Q and an inverting output terminal * Q.
It has two output terminals.

【0127】フリップフロップFFのセット端子Sは、
電圧比較器IC2からの信号OVを入力する。このと
き、フリップフロップFFは、セット端子に入力した信
号を記憶する。
The set terminal S of the flip-flop FF is
The signal OV from the voltage comparator IC2 is input. At this time, the flip-flop FF stores the signal input to the set terminal.

【0128】フリップフロップFFのリセット端子R
は、外部からのオン指令値もしくはオフ指令値を入力す
る。リセット端子にオン指令値あるいはオフ指令値が入
力されると、フリップフロップFFに記憶されている信
号は、Lowレベルの信号にリセットされる。
Reset terminal R of flip-flop FF
Inputs an ON command value or an OFF command value from the outside. When the ON command value or the OFF command value is input to the reset terminal, the signal stored in the flip-flop FF is reset to the Low level signal.

【0129】フリップフロップFFの非反転出力端子Q
は、論理和回路OR1に接続される。この出力端子Q
は、フリップフロップFFが記憶している信号をそのま
ま出力する。
Non-inverting output terminal Q of flip-flop FF
Is connected to the OR circuit OR1. This output terminal Q
Outputs the signal stored in the flip-flop FF as it is.

【0130】例えば、直流−直流変換装置(DC−DC
CONVERTER)の出力電圧FBが基準電圧e3
以下である場合は、フリップフロップFFのセット端子
Sは、電圧比較器IC2からの信号OVとしてLowレ
ベルの信号を入力する。この場合、フリップフロップF
Fがセット端子Sに入力されたLowレベルの信号を記
憶することになり、非反転出力端子Qは、フリップフロ
ップFFが記憶しているLowレベルの信号を出力する
ことになる。
For example, a DC-DC converter (DC-DC
CONVERTER) output voltage FB is reference voltage e3
In the following cases, the set terminal S of the flip-flop FF inputs a Low level signal as the signal OV from the voltage comparator IC2. In this case, the flip-flop F
F stores the low-level signal input to the set terminal S, and the non-inverting output terminal Q outputs the low-level signal stored in the flip-flop FF.

【0131】また、直流−直流変換装置(DC−DC
CONVERTER)の出力電圧FBが基準電圧e3を
超えた場合(出力電圧FBが過電圧になった場合)は、
フリップフロップFFのセット端子Sは、電圧比較器I
C2からの信号OVとしてHighレベルの信号を入力
する。この場合、フリップフロップFFがセット端子S
に入力されたHighレベルの信号を記憶することにな
り、非反転出力端子Qは、フリップフロップFFが記憶
しているHighレベルの信号を出力することになる。
A DC-DC converter (DC-DC)
When the output voltage FB of CONVERTER) exceeds the reference voltage e3 (when the output voltage FB becomes an overvoltage),
The set terminal S of the flip-flop FF has a voltage comparator I
A high level signal is input as the signal OV from C2. In this case, the flip-flop FF has the set terminal S
The high-level signal input to is stored, and the non-inverting output terminal Q outputs the high-level signal stored in the flip-flop FF.

【0132】フリップフロップFFの反転出力端子*Q
は、論理積回路AND1に接続される。この反転出力端
子*Qは、フリップフロップFFが記憶している信号値
を反転した値、つまりLowレベルとHighレベルと
を反転した信号を出力する。
Inversion output terminal * Q of flip-flop FF
Is connected to the AND circuit AND1. The inverting output terminal * Q outputs a value obtained by inverting the signal value stored in the flip-flop FF, that is, a signal obtained by inverting the Low level and the High level.

【0133】例えば、反転出力端子*Qは、フリップフ
ロップFFが記憶している信号OVがLowレベルの信
号ならば(直流−直流変換装置(DC−DC CONV
ERTER)の出力電圧FBが基準電圧e3以下なら
ば)、Highレベルの信号を出力することになる。ま
た、反転出力端子*Qは、フリップフロップFFが記憶
している信号OVがHighレベルの信号ならば(直流
−直流変換装置(DC−DC CONVERTER)の
出力電圧FBが基準電圧e3を超えているならば)、L
owレベルの信号を出力することになる。
For example, if the signal OV stored in the flip-flop FF is a signal of low level, the inverting output terminal * Q is (DC-DC CONV
If the output voltage FB of ERRTER) is equal to or lower than the reference voltage e3), a high level signal is output. Further, if the signal OV stored in the flip-flop FF is a high level signal, the output voltage FB of the DC-DC converter (DC-DC CONVERTER) exceeds the reference voltage e3 at the inverting output terminal * Q. If), L
An ow level signal will be output.

【0134】(論理積回路AND1)論理積回路AND
1は、PWM比較器9から出力される信号とフリップフ
ロップFFの反転出力端子*Qから出力される信号とを
入力する。この論理積回路AND1は、PWM比較器9
からの信号とフリップフロップFFからの信号との論理
積を演算し、その演算結果を示す信号を出力する。論理
積回路AND1から出力された信号は、ドライブ−1
(10)に入力される。
(Logical product circuit AND1) logical product circuit AND
1 inputs the signal output from the PWM comparator 9 and the signal output from the inverting output terminal * Q of the flip-flop FF. This logical product circuit AND1 includes a PWM comparator 9
AND the signal from the flip-flop FF, and outputs a signal indicating the result of the operation. The signal output from the AND circuit AND1 is the drive-1
It is input in (10).

【0135】例えば、直流−直流変換装置(DC−DC
CONVERTER)の出力電圧FBが基準電圧e3
以下の場合は、論理積回路AND1は、フリップフロッ
プFFの反転出力端子*QからのHighレベルの信号
を入力することになる。この場合、論理積回路AND1
は、PWM比較器9からの信号をそのまま出力すること
になる。この結果、出力電圧FBが基準電圧e3以下の
場合は、ドライブ−1(10)は、PWM比較器9から
の信号に従って動作することになる。
For example, a DC-DC converter (DC-DC
CONVERTER) output voltage FB is reference voltage e3
In the following cases, the AND circuit AND1 inputs the high level signal from the inverting output terminal * Q of the flip-flop FF. In this case, the AND circuit AND1
Outputs the signal from the PWM comparator 9 as it is. As a result, when the output voltage FB is equal to or lower than the reference voltage e3, the drive-1 (10) operates according to the signal from the PWM comparator 9.

【0136】また、直流−直流変換装置(DC−DC
CONVERTER)の出力電圧FBが基準電圧e3よ
り大きくなった場合(出力電圧FBが過電圧になった場
合)は、論理積回路AND1は、フリップフロップFF
の反転出力端子*QからのLowレベルの信号を入力す
ることになる。この場合、論理積回路AND1は、PW
M比較器9からの信号に関わらず、Lowレベルの信号
を出力することになる。この結果、出力電圧FBが過電
圧になった場合は、ドライブ−1(10)は、PWM比
較器9からの信号に関わらず、フリップフロップFFか
らのLowレベルの信号に従って動作することになる。
In addition, a DC-DC converter (DC-DC
When the output voltage FB of the CONVERTER) becomes larger than the reference voltage e3 (when the output voltage FB becomes an overvoltage), the AND circuit AND1 operates the flip-flop FF.
A low level signal is input from the inverting output terminal * Q of. In this case, the AND circuit AND1
A low level signal is output regardless of the signal from the M comparator 9. As a result, when the output voltage FB becomes an overvoltage, the drive-1 (10) operates according to the low level signal from the flip-flop FF regardless of the signal from the PWM comparator 9.

【0137】(論理和回路OR1)論理和回路OR1
は、同期整流制御回路13から出力される信号と、フリ
ップフロップFFの非反転出力端子Qから出力される信
号とを入力する。この論理和回路OR1は、同期整流制
御回路13からの信号とフリップフロップFFからの信
号との論理和を演算し、その演算結果を示す信号を出力
する。論理和回路OR1から出力された信号は、ドライ
ブ−2(11)に入力される。
(OR circuit OR1) OR circuit OR1
Inputs the signal output from the synchronous rectification control circuit 13 and the signal output from the non-inverting output terminal Q of the flip-flop FF. The logical sum circuit OR1 calculates the logical sum of the signal from the synchronous rectification control circuit 13 and the signal from the flip-flop FF, and outputs a signal indicating the calculation result. The signal output from the OR circuit OR1 is input to the drive-2 (11).

【0138】例えば、直流−直流変換装置(DC−DC
CONVERTER)の出力電圧FBが基準電圧e3
以下の場合は、論理和回路OR1は、フリップフロップ
FFの非反転出力端子QからのLowレベルの信号を入
力することになる。この場合、論理和回路OR1は、同
期整流制御回路13からの信号をそのまま出力すること
になる。この結果、出力電圧FB基準電圧e3以下の場
合は、ドライブ−2(11)は、同期整流制御回路13
からの信号に従って動作することになる。
For example, a DC-DC converter (DC-DC
CONVERTER) output voltage FB is reference voltage e3
In the following cases, the OR circuit OR1 inputs the low level signal from the non-inverting output terminal Q of the flip-flop FF. In this case, the OR circuit OR1 outputs the signal from the synchronous rectification control circuit 13 as it is. As a result, when the output voltage FB reference voltage e3 or less, the drive-2 (11) determines that the synchronous rectification control circuit 13
It will operate according to the signal from.

【0139】また、直流−直流変換装置(DC−DC
CONVERTER)の出力電圧FBが基準電圧e3よ
り大きくなった場合(出力電圧FBが過電圧になった場
合)は、論理和回路OR1は、フリップフロップFFの
非反転出力端子QからのHighレベルの信号を入力す
ることになる。この場合、論理和回路OR1は、同期整
流制御回路13からの信号に関わらず、Highレベル
の信号を出力することになる。この結果、出力電圧FB
が過電圧になった場合は、ドライブ−2(11)は、同
期整流制御回路13からの信号に関わらず、フリップフ
ロップFFからのHighレベルの信号に従って動作す
ることになる。
In addition, a DC-DC converter (DC-DC
When the output voltage FB of CONVERTER) becomes larger than the reference voltage e3 (when the output voltage FB becomes an overvoltage), the OR circuit OR1 outputs the high level signal from the non-inverting output terminal Q of the flip-flop FF. Will be input. In this case, the OR circuit OR1 outputs a high level signal regardless of the signal from the synchronous rectification control circuit 13. As a result, the output voltage FB
Is overvoltage, the drive-2 (11) operates according to the high level signal from the flip-flop FF regardless of the signal from the synchronous rectification control circuit 13.

【0140】(ドライブ−1(10))ドライブ−1
(10)は、論理積回路AND1からの信号に応じて、
メインスイッチングトランジスタTr1のオン状態とオ
フ状態とを切り換える。
(Drive-1 (10)) Drive-1
(10) is in accordance with the signal from the AND circuit AND1
The main switching transistor Tr1 is switched between an on state and an off state.

【0141】例えば、ドライブ−1(10)は、論理積
回路AND1からのHighレベルの信号を入力したと
きに、チャージポンプ回路12から供給された電力をメ
インスイッチングトランジスタTr1に供給して、メイ
ンスイッチングトランジスタTr1をオン状態にする。
For example, the drive-1 (10) supplies the power supplied from the charge pump circuit 12 to the main switching transistor Tr1 when the high level signal from the AND circuit AND1 is input to the main switching transistor Tr1. The transistor Tr1 is turned on.

【0142】また、ドライブ−1(10)は、論理積回
路AND1からのLowレベルの信号を入力したとき
に、メインスイッチングトランジスタTr1に対する電
力供給を停止して、メインスイッチングトランジスタT
r1をオフ状態にする。
Further, the drive-1 (10) stops the power supply to the main switching transistor Tr1 when the low level signal from the AND circuit AND1 is inputted, and the main switching transistor T1 is turned off.
Turn off r1.

【0143】(ドライブ−2(11))ドライブ−2
(11)は、論理和回路OR1からの信号に応じて、同
期整流用トランジスタTr2のオン状態とオフ状態とを
切り換える。
(Drive-2 (11)) Drive-2
(11) switches the synchronous rectification transistor Tr2 between the on state and the off state according to the signal from the OR circuit OR1.

【0144】例えば、ドライブ−2(11)は、論理和
回路OR1からのHighレベルの信号を入力したとき
に、チャージポンプ回路12から供給された電力を同期
整流用トランジスタTr2に供給して、同期整流用トラ
ンジスタTr2をオン状態にする。
For example, the drive-2 (11) supplies the electric power supplied from the charge pump circuit 12 to the synchronous rectification transistor Tr2 when the high level signal from the OR circuit OR1 is input to the synchronous rectification transistor Tr2. The rectifying transistor Tr2 is turned on.

【0145】一方、ドライブ−2(11)は、論理和回
路OR1からのLowレベルの信号を入力したときに、
同期整流用トランジスタTr2に対する電力供給を停止
して、同期整流用トランジスタTr2をオフ状態にす
る。(実施の形態1の作用・効果)以下、本実施の形態
にかかる直流−直流変換装置(DC−DC CONVE
RTER)の作用・効果について述べる。
On the other hand, the drive-2 (11) receives the Low-level signal from the OR circuit OR1,
The power supply to the synchronous rectification transistor Tr2 is stopped and the synchronous rectification transistor Tr2 is turned off. (Operation / Effect of First Embodiment) Hereinafter, a DC-DC converter according to the present embodiment (DC-DC CONVE)
The action and effect of RTER will be described.

【0146】(1)直流−直流変換装置(DC−DC
CONVERTER)が正常に動作している場合直流−
直流変換装置(DC−DC CONVERTER)が正
常に動作している場合、すなわち、直流−直流変換装置
(DC−DC CONVERTER)の出力電圧FBが
正常な電圧値を示している場合は、出力電圧FBが基準
電圧e3よりも十分小さくなるので、電圧比較器IC2
は、Lowレベルの信号を出力することになる。
(1) DC-DC converter (DC-DC
CONVERTER) is operating normally DC-
When the direct current converter (DC-DC CONVERTER) is operating normally, that is, when the output voltage FB of the direct current-direct current converter (DC-DC CONVERTER) shows a normal voltage value, the output voltage FB Is sufficiently smaller than the reference voltage e3, the voltage comparator IC2
Outputs a low level signal.

【0147】電圧比較器IC2から出力されたLowレ
ベルの信号は、制御回路CTLのフリップフロップFF
のセット端子Sに入力される。そして、フリップフロッ
プFFは、入力したLowレベルの信号を記憶する。こ
のとき、フリップフロップFFの非反転出力端子Qは、
フリップフロップFFに記憶されているLowレベルの
信号を出力する。また、フリップフロップFFの反転出
力端子*Qは、Highレベルの信号を出力する。
The low-level signal output from the voltage comparator IC2 is the flip-flop FF of the control circuit CTL.
Is input to the set terminal S of. Then, the flip-flop FF stores the input low-level signal. At this time, the non-inverting output terminal Q of the flip-flop FF is
The low level signal stored in the flip-flop FF is output. The inverting output terminal * Q of the flip-flop FF outputs a high level signal.

【0148】フリップフロップFFの非反転出力端子Q
から出力されたLowレベルの信号は、論理和回路OR
1に入力される。この場合、論理和回路OR1は、同期
整流制御回路13からの信号(Lowレベルの信号、も
しくは、Highレベルの信号)をそのまま出力する。
論理和回路OR1から出力された信号は、ドライブ−2
(11)に入力される。
Non-inverting output terminal Q of flip-flop FF
The low-level signal output from the OR circuit OR
Input to 1. In this case, the OR circuit OR1 outputs the signal (Low-level signal or High-level signal) from the synchronous rectification control circuit 13 as it is.
The signal output from the OR circuit OR1 is the drive-2
It is input in (11).

【0149】ドライブ−2(11)は、論理和回路OR
1からの信号、すなわち、同期整流制御回路13からの
信号に従って同期整流用トランジスタTr2のオン状態
とオフ状態とを切り換える。この結果、ドライブ−2
(11)は、メインスイッチングトランジスタTr1が
オフ状態にあり、且つ、ダイオードD1がチョークコイ
ルL1に蓄積されたエネルギーを出力側へ放出している
期間、同期整流用トランジスタTr2をオン状態にする
ことができる。
The drive-2 (11) is an OR circuit OR.
The synchronous rectification transistor Tr2 is switched between the ON state and the OFF state in accordance with the signal from the signal 1, that is, the signal from the synchronous rectification control circuit 13. As a result, drive-2
(11) can turn on the synchronous rectification transistor Tr2 while the main switching transistor Tr1 is in the off state and the diode D1 is releasing the energy stored in the choke coil L1 to the output side. it can.

【0150】また、フリップフロップFFの反転出力端
子*Qから出力されたHighレベルの信号は、論理積
回路AND1に入力される。この場合、論理積回路AN
D1は、PWM比較器9からの信号(Lowレベルの信
号、もしくは、Highレベルの信号)をそのまま出力
する。この論理積回路AND1から出力された信号は、
ドライブ−1(10)に入力される。
The High level signal output from the inverting output terminal * Q of the flip-flop FF is input to the AND circuit AND1. In this case, the AND circuit AN
The D1 outputs the signal (Low level signal or High level signal) from the PWM comparator 9 as it is. The signal output from the AND circuit AND1 is
Input to drive-1 (10).

【0151】ドライブ−1(10)は、論理積回路AN
D1からの信号、すなわち、PWM比較器9からの信号
に従ってメインスイッチングトランジスタTr1のオン
状態とオフ状態とを切り換える。この結果、ドライブ−
1(10)は、三角波発振器8からの三角波がエラーア
ンプERA1からの電圧値よりも高いときにはメインス
イッチングトランジスタTr1をオン状態にし、三角波
発振器8からの三角波がエラーアンプERA1からの電
圧値よりも低いときにはメインスイッチングトランジス
タTr1をオフ状態にすることができる。
The drive-1 (10) is an AND circuit AN.
The main switching transistor Tr1 is switched between the on state and the off state according to the signal from D1, that is, the signal from the PWM comparator 9. As a result, drive-
1 (10) turns on the main switching transistor Tr1 when the triangular wave from the triangular wave oscillator 8 is higher than the voltage value from the error amplifier ERA1, and the triangular wave from the triangular wave oscillator 8 is lower than the voltage value from the error amplifier ERA1. At times, the main switching transistor Tr1 can be turned off.

【0152】(2)信号線4が断線状態になった場合信
号線4が断線状態になると、制御回路CTLは、直流−
直流変換装置(DC−DC CONVERTER)の出
力電圧FBを入力することができなくなる。このとき、
制御回路CTLの分割抵抗R2/R3には、電圧が印加
されなくなる。この結果、分割抵抗R2/R3から出力
される信号の値は目標電圧Vrefよりも小さくなる。
(2) When the signal line 4 is disconnected When the signal line 4 is disconnected, the control circuit CTL causes the DC-
It becomes impossible to input the output voltage FB of the DC converter (DC-DC CONVERTER). At this time,
No voltage is applied to the division resistors R2 / R3 of the control circuit CTL. As a result, the value of the signal output from the dividing resistors R2 / R3 becomes smaller than the target voltage Vref.

【0153】分割抵抗R2/R3から出力される信号値
が目標電圧Vrefよりも小さくなると、エラーアンプ
ERA1は、負の値を示す信号値を出力する。このと
き、エラーアンプERA1から出力される値は、三角波
発振器8から発振された三角波よりも小さくなる。
When the signal value output from the dividing resistors R2 / R3 becomes smaller than the target voltage Vref, the error amplifier ERA1 outputs a signal value indicating a negative value. At this time, the value output from the error amplifier ERA1 is smaller than the triangular wave oscillated from the triangular wave oscillator 8.

【0154】エラーアンプERA1からの信号値が三角
波発振器8からの三角波よりも小さくなると、PWM比
較器9は、Highレベルの信号を出力する。PWM比
較器9から出力されたHighレベルの信号は、論理積
回路AND1に入力される。
When the signal value from the error amplifier ERA1 becomes smaller than the triangular wave from the triangular wave oscillator 8, the PWM comparator 9 outputs a high level signal. The high level signal output from the PWM comparator 9 is input to the AND circuit AND1.

【0155】一方、直流−直流変換装置(DC−DC
CONVERTER)の出力電圧は、電源e3の基準電
圧e3よりも十分小さいので、電圧比較器IC2は、L
owレベルの信号を出力する。
On the other hand, a DC-DC converter (DC-DC
Since the output voltage of CONVERTER) is sufficiently smaller than the reference voltage e3 of the power supply e3, the voltage comparator IC2 is
Outputs an ow level signal.

【0156】電圧比較器IC2から出力されたLowレ
ベルの信号は、制御回路CTLのフリップフロップFF
のセット端子Sに入力される。このとき、電圧比較器I
C2の反転出力端子*Qは、Highレベルの信号を出
力する。フリップフロップFFの反転出力端子*Qから
出力されたHighレベルの信号は、論理積回路AND
1に入力される。
The low-level signal output from the voltage comparator IC2 is the flip-flop FF of the control circuit CTL.
Is input to the set terminal S of. At this time, the voltage comparator I
The inverting output terminal * Q of C2 outputs a high level signal. The high-level signal output from the inverting output terminal * Q of the flip-flop FF is the AND circuit AND
Input to 1.

【0157】このようにして、論理積回路AND1は、
PWM比較器9からのHighレベルの信号とフリップ
フロップFFからのHighレベルの信号とを入力する
ことになる。このとき、論理積回路AND1は、Hig
hレベルの信号を出力する。論理積回路AND1から出
力されたHighレベルの信号は、ドライブ−1(1
0)に入力される。
In this way, the AND circuit AND1
The high level signal from the PWM comparator 9 and the high level signal from the flip-flop FF are input. At this time, the AND circuit AND1 is
It outputs an h-level signal. The High level signal output from the AND circuit AND1 is the drive-1 (1
0) is input.

【0158】Highレベルの信号を入力したドライブ
−1(10)は、チャージポンプ回路12からの駆動電
力をメインスイッチングトランジスタTr1に供給し
て、メインスイッチングトランジスタTr1をオン状態
にする。
The drive-1 (10) to which the high level signal is input supplies the drive power from the charge pump circuit 12 to the main switching transistor Tr1 to turn on the main switching transistor Tr1.

【0159】ところで、信号線4が断線状態になってい
るため、制御回路CTLは、直流−直流変換装置(DC
−DC CONVERTER)の出力電圧FBを認識す
ることができないまま、上記したような出力電圧FBを
増加させる制御を続けることになる。この結果、直流−
直流変換装置(DC−DC CONVERTER)の実
際の出力電圧が大きくなっていき、過電圧状態が発生す
る虞がある。
By the way, since the signal line 4 is in a disconnected state, the control circuit CTL is operated by the DC-DC converter (DC).
The control for increasing the output voltage FB as described above is continued while the output voltage FB of (-DC CONVERTER) cannot be recognized. As a result, DC-
The actual output voltage of the DC converter (DC-DC CONVERTER) may increase and an overvoltage state may occur.

【0160】直流−直流変換装置(DC−DC CON
VERTER)の出力電圧が過電圧状態に陥ると、出力
電圧が基準電圧e3よりも大きくなるため、電圧比較器
IC2は、Highレベルの信号を出力することにな
る。電圧比較器IC2から出力されたHighレベルの
信号は、制御回路CTLのフリップフロップFFのセッ
ト端子Sに入力される。
DC-DC converter (DC-DC CON
When the output voltage of (VERTER) falls into the overvoltage state, the output voltage becomes higher than the reference voltage e3, so that the voltage comparator IC2 outputs a high level signal. The high-level signal output from the voltage comparator IC2 is input to the set terminal S of the flip-flop FF of the control circuit CTL.

【0161】フリップフロップFFは、セット端子Sに
入力されたHighレベルの信号を記憶する。このと
き、フリップフロップFFの非反転出力端子Qは、Hi
ghレベルの信号を出力し、反転出力端子*Qは、Lo
wレベルの信号を出力する。
The flip-flop FF stores the high-level signal input to the set terminal S. At this time, the non-inverting output terminal Q of the flip-flop FF is Hi
outputs a gh level signal, and the inverting output terminal * Q is Lo
It outputs a w-level signal.

【0162】フリップフロップFFの非反転出力端子Q
から出力されたHighレベルの信号は、論理和回路O
R1に入力される。このとき、論理和回路OR1は、同
期生流制御回路13からの信号にかかわらずHighレ
ベルの信号を出力することになる。論理和回路OR1か
ら出力されたHighレベルの信号は、ドライブ−2
(11)に入力される。
Non-inverting output terminal Q of flip-flop FF
The high level signal output from the OR circuit O
Input to R1. At this time, the OR circuit OR1 outputs a high level signal regardless of the signal from the synchronous live current control circuit 13. The high-level signal output from the OR circuit OR1 is the drive-2
It is input in (11).

【0163】Highレベルの信号を入力したドライブ
−2(11)は、チャージポンプ回路13からの駆動電
力を同期整流用トランジスタTr2に供給して、同期整
流用トランジスタTr2をオン状態にする。
The drive-2 (11) to which the high level signal is input supplies the drive power from the charge pump circuit 13 to the synchronous rectification transistor Tr2 to turn on the synchronous rectification transistor Tr2.

【0164】また、フリップフロップFFの反転出力端
子*Qから出力されたLowレベルの信号は、論理積回
路AND1に入力される。このとき、論理積回路AND
1は、PWM比較器9からの信号にかかわらずLowレ
ベルの信号を出力することになる。この論理積回路AN
D1から出力されたLowレベルの信号は、ドライブ−
1(10)に入力される。
The low level signal output from the inverting output terminal * Q of the flip-flop FF is input to the AND circuit AND1. At this time, the AND circuit AND
1 outputs a low level signal regardless of the signal from the PWM comparator 9. This AND circuit AN
The low level signal output from D1 is
1 (10) is input.

【0165】Lowレベルの信号を入力したドライブ−
1(10)は、メインスイッチングトランジスタTr1
に対する電力供給を停止して、メインスイッチングトラ
ンジスタTr1をオフ状態にする。
Drive inputting Low level signal
1 (10) is the main switching transistor Tr1
The power supply to the main switching transistor Tr1 is stopped and the main switching transistor Tr1 is turned off.

【0166】このように、直流−直流変換装置(DC−
DC CONVERTER)の出力電圧が過電圧状態に
なると、メインスイッチングトランジスタTr1が強制
的にオフ状態になると同時に、同期整流用トランジスタ
Tr2が強制的にオン状態になる。
As described above, the DC-DC converter (DC-
When the output voltage of DC CONVERTER) becomes an overvoltage state, the main switching transistor Tr1 is forcibly turned off, and at the same time, the synchronous rectification transistor Tr2 is forcibly turned on.

【0167】この結果、信号線26、同期整流用トラン
ジスタTr2、信号線2、信号線1、チョークコイルL
1、信号線15、抵抗R1、及び、信号線16が接続さ
れることになり、直流−直流変換装置(DC−DC C
ONVERTER)の出力電圧は、信号線26に接続さ
れたグランドの電圧(0V)にクランプされる。
As a result, the signal line 26, the synchronous rectification transistor Tr2, the signal line 2, the signal line 1, and the choke coil L.
1, the signal line 15, the resistor R1, and the signal line 16 are connected, and a DC-DC converter (DC-DC C
The output voltage of ONVERTER) is clamped to the voltage (0V) of the ground connected to the signal line 26.

【0168】従って、直流−直流変換装置(DC−DC
CONVERTER)の負荷に過電圧が印加されるこ
とを防止することができる。また、本実施の形態にかか
る直流−直流変換装置(DC−DC CONVERTE
R)によれば、平滑用のコンデンサC1として高耐圧の
有機コンデンサを使用する必要がない上、焼損防止用の
フューズが不要になり、構成部品数が削減される。
Therefore, a DC-DC converter (DC-DC)
It is possible to prevent an overvoltage from being applied to the load of the CONVERTER). Further, the DC-DC converter according to the present embodiment (DC-DC CONVERTE
According to R), it is not necessary to use an organic capacitor having a high withstand voltage as the smoothing capacitor C1, and a fuse for preventing burnout is unnecessary, and the number of constituent parts is reduced.

【0169】さらに、コンデンサC1の焼損防止用のフ
ューズが不要になったことにより、直流−直流変換装置
(DC−DC CONVERTER)内の抵抗が減少
し、直流−直流変換装置(DC−DC CONVERT
ER)の変換効率が向上する。
Further, since the fuse for preventing the capacitor C1 from being burnt out is no longer necessary, the resistance in the DC-DC converter (DC-DC CONVERTER) is reduced, and the DC-DC converter (DC-DC CONVERT) is reduced.
(ER) conversion efficiency is improved.

【0170】(3)メインスイッチングトランジスタT
r1が短絡故障を発生した場合メインスイッチングトラ
ンジスタTr1が短絡故障を起こした場合、信号線14
と信号線1とが接続した状態になるため、直流−直流変
換装置(DC−DCCONVERTER)の出力電圧が
過電圧状態に陥る虞がある。
(3) Main switching transistor T
When r1 has a short circuit failure When the main switching transistor Tr1 has a short circuit failure, the signal line 14
Since the signal line 1 is connected to the signal line 1, the output voltage of the DC-DC converter (DC-DCCONVERTER) may fall into an overvoltage state.

【0171】メインスイッチングトランジスタTr1の
短絡故障によって出力電圧が過電圧状態に陥ると、出力
電圧が基準電圧e3より大きくなるため、電圧比較器I
C2がHighレベルの信号を出力することになる。
When the output voltage falls into the overvoltage state due to the short-circuit failure of the main switching transistor Tr1, the output voltage becomes larger than the reference voltage e3, so that the voltage comparator I
C2 will output a high level signal.

【0172】このとき、制御回路CTLは、前述の
(2)で説明したように、同期整流用トランジスタTr
2を強制的にオン状態にし、直流−直流変換装置(DC
−DCCONVERTER)の出力電圧をグランドレベ
ルにクランプする。これにより、直流−直流変換装置
(DC−DC CONVERTER)の負荷に過電圧が
印加されることを防止することができる。
At this time, the control circuit CTL controls the synchronous rectification transistor Tr as described in (2) above.
2 is forcibly turned on, and the DC-DC converter (DC
-DC CONVERTER) output voltage clamped to ground level. Accordingly, it is possible to prevent the overvoltage from being applied to the load of the DC-DC converter (DC-DC CONVERTER).

【0173】さらに、電池とメインスイッチングトラン
ジスタTr1とを接続する信号線14の途中にフューズ
を設けておけば、直流−直流変換装置(DC−DC C
ONVERTER)に印加された電圧は、フューズ、信
号線14、メインスイッチングトランジスタTr1、信
号線1、信号線2、及び、同期整流用トランジスタTr
2を介して短絡される。このとき、フューズは、短絡電
流によって溶断される。
Furthermore, if a fuse is provided in the middle of the signal line 14 connecting the battery and the main switching transistor Tr1, a DC-DC converter (DC-DC C
ONVERTER) is applied to the fuse, the signal line 14, the main switching transistor Tr1, the signal line 1, the signal line 2, and the synchronous rectification transistor Tr.
Shorted via 2. At this time, the fuse is blown by the short circuit current.

【0174】この結果、直流−直流変換装置(DC−D
C CONVERTER)に印加される電圧が極短時間
のうちに遮断されることになり、直流−直流変換装置
(DC−DC CONVERTER)の負荷に過電圧が
印加されることを早期に防止することができる。
As a result, the DC-DC converter (DC-D
The voltage applied to C CONVERTER) is cut off in an extremely short time, and it is possible to prevent the overvoltage from being applied to the load of the DC-DC converter (DC-DC CONVERTER) at an early stage. .

【0175】従って、本実施の形態にかかる直流−直流
変換装置(DC−DC CONVERTER)によれ
ば、過電圧状態が発生したときに、直流−直流変換装置
(DC−DC CONVERTER)の回路、及び、負
荷を確実に保護することができる。
Therefore, according to the DC-DC converter (DC-DC CONVERTER) of this embodiment, when an overvoltage condition occurs, the circuit of the DC-DC converter (DC-DC CONVERTER), and The load can be reliably protected.

【0176】本実施の形態にかかる直流−直流変換装置
(DC−DC CONVERTER)によれば、平滑用
のコンデンサC1として高耐圧の有機コンデンサを使用
する必要がない上、焼損防止用のフューズが不要にな
り、構成部品数が削減される。
According to the DC-DC converter according to this embodiment, it is not necessary to use a high voltage organic capacitor as the smoothing capacitor C1, and a fuse for preventing burnout is unnecessary. Therefore, the number of constituent parts is reduced.

【0177】平滑用のコンデンサC1の焼損防止用のフ
ューズが不要になったことにより、直流−直流変換装置
(DC−DC CONVERTER)内の抵抗が減少
し、直流−直流変換装置(DC−DC CONVERT
ER)の変換効率が向上する。
Since the fuse for preventing the burn-out of the smoothing capacitor C1 is no longer necessary, the resistance in the DC-DC converter (DC-DC CONVERTER) is reduced, and the DC-DC converter (DC-DC CONVERT) is reduced.
(ER) conversion efficiency is improved.

【0178】〈直流−直流変換装置(DC−DC CO
NVERTER)の他の実施態様〉前述した第1の実施
の形態にかかる直流−直流変換装置(DC−DC CO
NVERTER)は、制御回路CTLとは別に電圧比較
器IC2及び電源e3を備えているが、これら電圧比較
器IC2及び電源e3を図3、図4に示すように制御回
路CTL内に内蔵するようにしてもよい。
<DC-DC converter (DC-DC CO
Other Embodiments of NVERTER> The DC-DC converter (DC-DC CO) according to the first embodiment described above.
NVERTER) includes a voltage comparator IC2 and a power supply e3 separately from the control circuit CTL. These voltage comparator IC2 and power supply e3 are incorporated in the control circuit CTL as shown in FIGS. 3 and 4. May be.

【0179】この場合、信号線21は、図3に示すよう
に、制御回路CTLと直接接続される。制御回路CTL
は、図4に示すように、信号線21に接続される分割抵
抗R6/R7と、この分割抵抗R6/R7と接続される
電圧比較器IC2と、この電圧比較器IC2に接続され
る電源e3とを備える。
In this case, the signal line 21 is directly connected to the control circuit CTL as shown in FIG. Control circuit CTL
4, the dividing resistor R6 / R7 connected to the signal line 21, the voltage comparator IC2 connected to the dividing resistor R6 / R7, and the power supply e3 connected to the voltage comparator IC2 are shown in FIG. With.

【0180】分割抵抗R6/R7は、信号線21を介し
て入力した電圧をセンスする抵抗である。この分割抵抗
R6/R7によってセンスされた電圧は、電圧比較器I
C2の非反転入力端子に入力される。
The dividing resistors R6 / R7 are resistors for sensing the voltage input via the signal line 21. The voltage sensed by the dividing resistor R6 / R7 is supplied to the voltage comparator I
It is input to the non-inverting input terminal of C2.

【0181】電圧比較器IC2の反転入力端子は、信号
線28を介して電源e3と接続される。電圧比較器IC
2の出力端子は、信号線29を介してフリップフロップ
FFのセット端子Sに接続される。
The inverting input terminal of the voltage comparator IC2 is connected to the power supply e3 via the signal line 28. Voltage comparator IC
The output terminal of 2 is connected to the set terminal S of the flip-flop FF via the signal line 29.

【0182】このように制御回路CTLを構成した場
合、直流−直流変換装置(DC−DCCONVERTE
R)の出力電圧が過電圧状態になると、過電圧状態の出
力電圧が制御回路CTLの分割抵抗R6/R7に入力さ
れる。
When the control circuit CTL is constructed in this way, a DC-DC converter (DC-DCCONVERTE)
When the output voltage of R) becomes the overvoltage state, the output voltage of the overvoltage state is input to the dividing resistors R6 / R7 of the control circuit CTL.

【0183】分割抵抗R6/R7は、過電圧状態の出力
電圧値をセンスする。この分割抵抗R6/R7によって
センスされた電圧値は、電圧比較器IC2の非反転入力
端子に入力される。
The split resistors R6 / R7 sense the output voltage value in the overvoltage state. The voltage value sensed by the dividing resistors R6 / R7 is input to the non-inverting input terminal of the voltage comparator IC2.

【0184】電圧比較器IC2は、分割抵抗R6/R7
からの電圧値から電源e3からの基準電圧e3を減算す
る。このとき、分割抵抗R6/R7からの電圧値が基準
電圧e3より大きくなるので、電圧比較器IC2は、H
ighレベルの信号を出力する。
The voltage comparator IC2 is composed of dividing resistors R6 / R7.
The reference voltage e3 from the power supply e3 is subtracted from the voltage value from At this time, since the voltage value from the dividing resistors R6 / R7 becomes larger than the reference voltage e3, the voltage comparator IC2 is
It outputs a high level signal.

【0185】電圧比較器IC2から出力されたHigh
レベルの信号は、フリップフロップFFのセット端子S
に入力される。この結果、制御回路CTLは、前述の第
1の実施の形態と同様の制御を行うことができる。
High output from the voltage comparator IC2
The level signal is the set terminal S of the flip-flop FF.
Entered in. As a result, the control circuit CTL can perform the same control as in the first embodiment described above.

【0186】従って、電圧比較器IC2と電源e3とを
制御回路CTLに内蔵しても、前述の第1の実施の形態
と同様の効果を得ることができる。
Therefore, even if the voltage comparator IC2 and the power supply e3 are incorporated in the control circuit CTL, the same effect as that of the first embodiment can be obtained.

【0187】〈実施の形態2〉図5は、本発明の直流−
直流変換装置(DC−DC CONVERTER)の第
2の実施の形態を示す図である。尚、同図において、前
述の第1の実施の形態と同一の構成要素については同一
の名称及び符号を付加している。
<Embodiment 2> FIG. 5 shows the DC of the present invention.
It is a figure which shows 2nd Embodiment of a direct-current converter (DC-DC CONVERTER). In the figure, the same names and reference numerals are added to the same components as those in the first embodiment.

【0188】直流−直流変換装置(DC−DC CON
VERTER)は、図示していない電源としての電池と
負荷との間に設けられ、電池からの電圧を定電圧化して
負荷へ供給する装置である。
DC-DC converter (DC-DC CON
VERTER) is a device which is provided between a battery (not shown) as a power source and a load and which supplies a constant voltage to the load.

【0189】(直流−直流変換装置(DC−DC CO
NVERTER)の構成)本実施の形態にかかる直流−
直流変換装置(DC−DC CONVERTER)は、
フューズF1、制御回路CTL、メインスイッチングト
ランジスタTr1、同期整流用トランジスタTr2、ダ
イオードD1、チョークコイルL1、コンデンサC1、
電圧比較器IC1、基準電圧e1を発生する電源e1、
コンデンサC2、及び、コンデンサC3を備えている。
(DC-DC converter (DC-DC CO
Configuration of NVERTER) DC according to the present embodiment
The DC converter (DC-DC CONVERTER) is
Fuse F1, control circuit CTL, main switching transistor Tr1, synchronous rectification transistor Tr2, diode D1, choke coil L1, capacitor C1,
A voltage comparator IC1, a power supply e1 for generating a reference voltage e1,
The capacitor C2 and the capacitor C3 are provided.

【0190】(直流−直流変換装置(DC−DC CO
NVERTER)を構成する回路の接続形態)ここで、
上記の構成要素の接続形態について述べる。
(DC-DC converter (DC-DC CO
NVERTER) circuit connection form) where:
The connection form of the above components will be described.

【0191】フューズF1は、電池とメインスイッチン
グトランジスタTr1とを接続する信号線14の途中に
設けられる。前記信号線14を介して電池と接続された
メインスイッチングトランジスタTr1は、信号線1を
介してチョークコイルL1と接続されるとともに、信号
線24を介して制御回路CTLと接続される。
The fuse F1 is provided in the middle of the signal line 14 connecting the battery and the main switching transistor Tr1. The main switching transistor Tr1 connected to the battery via the signal line 14 is connected to the choke coil L1 via the signal line 1 and also connected to the control circuit CTL via the signal line 24.

【0192】上記のメインスイッチングトランジスタT
r1は、例えば、ソース端子、ドレイン端子、及び、ゲ
ート端子の3つの端子を有するMOS−FET(Met
alOxide Semiconductor Fie
ld Effect Transistor)である。
この場合、上記の信号線14は、メインスイッチングト
ランジスタTr1のドレイン端子に接続される。また、
上記の信号線1は、メインスイッチングトランジスタT
r1のソース端子に接続される。さらに、上記の信号線
24は、メインスイッチングトランジスタTr1のゲー
ト端子に接続される。
The above main switching transistor T
r1 is, for example, a MOS-FET (Met) having three terminals of a source terminal, a drain terminal, and a gate terminal.
alOxide Semiconductor Fie
ld Effect Transistor).
In this case, the signal line 14 is connected to the drain terminal of the main switching transistor Tr1. Also,
The signal line 1 is the main switching transistor T
It is connected to the source terminal of r1. Further, the signal line 24 is connected to the gate terminal of the main switching transistor Tr1.

【0193】メインスイッチングトランジスタTr1と
信号線1を介して接続されたチョークコイルL1は、さ
らに信号線15を介して図示しない負荷と接続される。
上記のフューズF1とメインスイッチングトランジスタ
Tr1とを接続する信号線14の途中には、4本の信号
線31、17、18、19が接続される。
The choke coil L1 connected to the main switching transistor Tr1 via the signal line 1 is further connected to a load (not shown) via the signal line 15.
Four signal lines 31, 17, 18, and 19 are connected in the middle of the signal line 14 connecting the fuse F1 and the main switching transistor Tr1.

【0194】上記の4本の信号線31、17、18、1
9のうちのフューズF1寄りの信号線31は、コンデン
サC3を介してグランドに接続される。上記の4本の信
号線31、17、18、19のうちの信号線17は、電
圧比較器IC1に接続される。この電圧比較器IC1
は、例えば、非反転入力端子、反転入力端子、及び、出
力端子を有する。この場合、上記の信号線17は、電圧
比較器IC1の非反転入力端子に接続される。また、電
圧比較器IC1の反転入力端子は、信号線22を介して
電源e1と接続される。さらに、電圧比較器IC1の出
力端子は、信号線23を介して制御回路CTLに接続さ
れる。
The above four signal lines 31, 17, 18, 1
The signal line 31 of the 9 near the fuse F1 is connected to the ground via the capacitor C3. The signal line 17 of the four signal lines 31, 17, 18, and 19 is connected to the voltage comparator IC1. This voltage comparator IC1
Has a non-inverting input terminal, an inverting input terminal, and an output terminal, for example. In this case, the signal line 17 is connected to the non-inverting input terminal of the voltage comparator IC1. The inverting input terminal of the voltage comparator IC1 is connected to the power supply e1 via the signal line 22. Further, the output terminal of the voltage comparator IC1 is connected to the control circuit CTL via the signal line 23.

【0195】上記の4本の信号線31、17、18、1
9のうちの信号線18は、制御回路CTLに接続され
る。この信号線18の途中には、信号線18aが接続さ
れている。この信号線18aは、コンデンサC2を介し
てグランドに接続される。
The above four signal lines 31, 17, 18, 1
The signal line 18 of 9 is connected to the control circuit CTL. A signal line 18a is connected in the middle of the signal line 18. The signal line 18a is connected to the ground via the capacitor C2.

【0196】上記の4本の信号線31、17、18、1
9のうちのメインスイッチングトランジスタTr1寄り
の信号線19は、制御回路CTLに接続される。また、
メインスイッチングトランジスタTr1とチョークコイ
ルL1とを接続する信号線1の途中には、2本の信号線
2、3が接続される。
The above four signal lines 31, 17, 18, 1
A signal line 19 near the main switching transistor Tr1 of 9 is connected to the control circuit CTL. Also,
Two signal lines 2 and 3 are connected in the middle of the signal line 1 connecting the main switching transistor Tr1 and the choke coil L1.

【0197】上記の2本の信号線2、3のうちメインス
イッチングトランジスタTr1寄りの信号線2は、同期
整流用トランジスタTr2に接続される。この同期整流
用トランジスタTr2は、信号線25を介して制御回路
CTLと接続されるとともに、信号線26を介してグラ
ンドに接続される。
Of the above two signal lines 2 and 3, the signal line 2 near the main switching transistor Tr1 is connected to the synchronous rectification transistor Tr2. The synchronous rectification transistor Tr2 is connected to the control circuit CTL via the signal line 25 and is also connected to the ground via the signal line 26.

【0198】上記の同期整流用トランジスタTr2は、
例えば、ドレイン端子、ソース端子、ゲート端子の3つ
の端子を有するMOS−FET(Metal Oxid
eSemiconductor FET)である。この
場合、上記の信号線2は、同期整流用トランジスタTr
2のドレイン端子に接続される。また、上記の信号線2
5は、同期整流用トランジスタTr2のゲート端子に接
続される。さらに、上記の信号線26は、同期整流用ト
ランジスタTr2のソース端子に接続される。
The above-mentioned synchronous rectification transistor Tr2 is
For example, a MOS-FET (Metal Oxid) having three terminals of a drain terminal, a source terminal, and a gate terminal.
eSemiconductor FET). In this case, the signal line 2 is connected to the synchronous rectification transistor Tr.
2 drain terminal. In addition, the above-mentioned signal line 2
5 is connected to the gate terminal of the synchronous rectification transistor Tr2. Further, the signal line 26 is connected to the source terminal of the synchronous rectification transistor Tr2.

【0199】上記の2本の信号線2、3のうちチョーク
コイルL1寄りの信号線3は、ダイオードD1のカソー
ド端子に接続される。このダイオードD1のアノード端
子は、信号線27を介してグランドに接続される。
Of the above-mentioned two signal lines 2 and 3, the signal line 3 near the choke coil L1 is connected to the cathode terminal of the diode D1. The anode terminal of the diode D1 is connected to the ground via the signal line 27.

【0200】チョークコイルL1と負荷とを接続する信
号線15の途中には、2本の信号線4、5が接続され
る。上記の2本の信号線4、5のうち、チョークコイル
L1寄りの信号線4は、制御回路CTLに接続される。
この信号線4は、直流−直流変換装置(DC−DCCO
NVERTER)の出力電圧FBを制御回路CTLにフ
ィードバックするための信号線である。
Two signal lines 4 and 5 are connected in the middle of the signal line 15 connecting the choke coil L1 and the load. Of the above two signal lines 4 and 5, the signal line 4 near the choke coil L1 is connected to the control circuit CTL.
This signal line 4 is a DC-DC converter (DC-DCCO).
NVERTER) output voltage FB is a signal line for feeding back to the control circuit CTL.

【0201】上記の2本の信号線4、5のうち、負荷寄
りの信号線5は、コンデンサC1を介してグランドに接
続される。(直流−直流変換装置(DC−DC CON
VERTER)を構成する回路の機能)次に、上記の各
構成要素の機能について述べる。
Of the above two signal lines 4 and 5, the signal line 5 near the load is connected to the ground via the capacitor C1. (DC-DC converter (DC-DC CON
Functions of Circuits Constituting VERTER) Next, the functions of the above-described respective constituent elements will be described.

【0202】(コンデンサC3)コンデンサC3は、有
機コンデンサであり、直流−直流変換装置(DC−DC
CONVERTER)に入力される電圧に含まれる脈動
成分を除去する平滑用のコンデンサである。
(Capacitor C3) The capacitor C3 is an organic capacitor, and is a DC-DC converter (DC-DC).
This is a smoothing capacitor that removes the pulsating component contained in the voltage input to the CONVERTER).

【0203】(電源e1)電源e1は、直流−直流変換
装置(DC−DC CONVERTER)が入力すべき
電圧の基準電圧e1を発生する。
(Power Supply e1) The power supply e1 generates a reference voltage e1 which is a voltage to be input to the DC-DC converter.

【0204】(電圧比較器IC1)電圧比較器IC1
は、電池からの電圧Viと電源e1からの基準電圧e1
とを比較し、比較した結果を示す信号OVを出力する。
電圧比較器IC1から出力された信号OVは、信号線2
3を介して制御回路CTLに入力される。
(Voltage Comparator IC1) Voltage Comparator IC1
Is the voltage Vi from the battery and the reference voltage e1 from the power source e1.
Are compared, and a signal OV indicating the comparison result is output.
The signal OV output from the voltage comparator IC1 is supplied to the signal line 2
3 is input to the control circuit CTL.

【0205】例えば、電圧比較器IC1は、上記の電圧
Viから基準電圧e1を減算し、その減算結果が「0」
以下ならばLowレベルの信号を出力し、減算結果が正
の値ならばHighレベルの信号を出力する。
For example, the voltage comparator IC1 subtracts the reference voltage e1 from the above voltage Vi, and the subtraction result is "0".
In the following cases, a Low level signal is output, and when the subtraction result is a positive value, a High level signal is output.

【0206】(コンデンサC2)コンデンサC2は、メ
インスイッチングトランジスタTr1及び同期整流用ト
ランジスタTr2を非常時に駆動するための電力を蓄積
するものである。
(Capacitor C2) The capacitor C2 stores electric power for driving the main switching transistor Tr1 and the synchronous rectification transistor Tr2 in an emergency.

【0207】(メインスイッチングトランジスタTr
1)メインスイッチングトランジスタTr1は、制御回
路CTLからの制御信号DHを入力し、入力した信号D
Hに従って信号線14と信号線1との間を接続または切
断する。
(Main switching transistor Tr
1) The main switching transistor Tr1 receives the control signal DH from the control circuit CTL, and the input signal D
According to H, the signal line 14 and the signal line 1 are connected or disconnected.

【0208】例えば、メインスイッチングトランジスタ
Tr1は、ゲート端子に制御回路CTLからの電圧が印
加されるとオン状態になり、ドレイン端子とソース端子
との間を接続して、信号線14と信号線1との間を接続
する。
For example, the main switching transistor Tr1 is turned on when a voltage from the control circuit CTL is applied to its gate terminal, connects the drain terminal and the source terminal, and connects the signal line 14 and the signal line 1. Connect between and.

【0209】また、メインスイッチングトランジスタT
r1は、ゲート端子に制御回路CTLからの電圧が印加
されていなければオフ状態になり、ドレイン端子とソー
ス端子との間を切断して、信号線14と信号線1との間
を切断する。
Further, the main switching transistor T
r1 is turned off unless the voltage from the control circuit CTL is applied to the gate terminal, disconnects the drain terminal and the source terminal, and disconnects the signal line 14 and the signal line 1.

【0210】(チョークコイルL1)チョークコイルL
1は、電圧変換用のコイルである。(ダイオードD1)
ダイオードD1は、メインスイッチングトランジスタT
r1がオフ状態のときに、チョークコイルL1に蓄積さ
れたエネルギーを出力側へ放出させるフリーホイールダ
イオードである。
(Choke coil L1) Choke coil L
Reference numeral 1 is a coil for voltage conversion. (Diode D1)
The diode D1 is the main switching transistor T
It is a freewheel diode that releases the energy stored in the choke coil L1 to the output side when r1 is in the off state.

【0211】(同期整流用トランジスタTr2)同期整
流用トランジスタTr2は、制御回路CTLからの信号
DLを入力し、入力した信号DLに従って信号線2と信
号線26との間を接続あるいは切断するスイッチ回路で
ある。
(Synchronous Rectification Transistor Tr2) The synchronous rectification transistor Tr2 receives the signal DL from the control circuit CTL and connects or disconnects the signal line 2 and the signal line 26 in accordance with the input signal DL. Is.

【0212】例えば、同期整流用トランジスタTr2
は、ゲート端子に制御回路CTLからの電圧が印加され
るとオン状態になり、ドレイン端子とソース端子との間
を接続して、信号線2と信号線26との間を接続する。
For example, the synchronous rectification transistor Tr2
Is turned on when a voltage from the control circuit CTL is applied to the gate terminal, connects the drain terminal and the source terminal, and connects the signal line 2 and the signal line 26.

【0213】同期整流用トランジスタTr2は、ゲート
端子に制御回路CTLからの電圧が印可されていなけれ
ばオフ状態になり、ドレイン端子とソース端子との間を
切断して、信号線2と信号線26との間を切断する。
The synchronous rectification transistor Tr2 is turned off unless a voltage from the control circuit CTL is applied to the gate terminal, disconnects the drain terminal and the source terminal, and connects the signal line 2 and the signal line 26. Disconnect between and.

【0214】本例において、同期整流用トランジスタT
r2は、メインスイッチングトランジスタTr1がオフ
状態のときにチョークコイルL1に蓄積されたエネルギ
ーを出力させるフリーホイール用のスイッチ回路であ
る。
In this example, the synchronous rectification transistor T
r2 is a switch circuit for a free wheel that outputs the energy accumulated in the choke coil L1 when the main switching transistor Tr1 is in the off state.

【0215】例えば、同期整流用トランジスタTr2
は、ダイオードD1に印加される電圧が順方向のときに
オン状態(信号線2と信号線26との間を接続した状
態)になり、ダイオードD1に印加される電圧が逆方向
のときにオフ状態(信号線2と信号線26との間を切断
した状態)になる。このとき、ダイオードD1の電圧降
下は、低減されることになる。
For example, the synchronous rectification transistor Tr2
Is in an ON state (a state in which the signal line 2 and the signal line 26 are connected) when the voltage applied to the diode D1 is in the forward direction, and is OFF when the voltage applied to the diode D1 is in the reverse direction. The state (the state in which the signal line 2 and the signal line 26 are disconnected) is set. At this time, the voltage drop of the diode D1 is reduced.

【0216】(コンデンサC1)コンデンサC1は、チ
ョークコイルL1から出力された電圧に含まれる脈動成
分を除去する平滑用のコンデンサである。
(Capacitor C1) The capacitor C1 is a smoothing capacitor for removing the pulsating component contained in the voltage output from the choke coil L1.

【0217】(制御回路CTL)制御回路CTLには、
前述した信号線4、19、23、18、24、25の他
に、外部からのオン指令値あるいはオフ指令値と、外部
からの目標電圧Vrefとが入力される。外部からの目
標電圧Vrefは、直流−直流変換装置(DC−DC
CONVERTER)が出力すべき電圧の基準電圧であ
る。
(Control Circuit CTL) The control circuit CTL includes
In addition to the signal lines 4, 19, 23, 18, 24, 25 described above, an on command value or off command value from the outside and a target voltage Vref from the outside are input. The target voltage Vref from the outside is a DC-DC converter (DC-DC).
CONVERTER) is a reference voltage of a voltage to be output.

【0218】制御回路CTLは、電圧比較器IC1から
の信号OVと、信号線4を介して入力する出力電圧FB
と、外部からの目標電圧Vrefとに従って、メインス
イッチングトランジスタTr1及び同期整流用トランジ
スタTr2のオン状態とオフ状態とを切り換える。
The control circuit CTL receives the signal OV from the voltage comparator IC1 and the output voltage FB input via the signal line 4.
According to the target voltage Vref from the outside, the main switching transistor Tr1 and the synchronous rectification transistor Tr2 are switched between the ON state and the OFF state.

【0219】ここで、制御回路CTLの内部構成につい
て図6に基づいて説明する。 (制御回路CTLの構成)制御回路CTLは、図6に示
すように、パルス幅変調方式(PWM方式)を採用する
回路であり、電源7、三角波発振器8、PWM比較器
9、チャージポンプ回路12、同期整流制御回路13、
フリップフロップFF、ドライブ−1(10)、及び、
ドライブ−2(11)を備えている。さらに、制御回路
CTLは、分割抵抗R2/R3、エラーアンプERA
1、論理和回路OR1、論理和回路OR2を備えてい
る。
Here, the internal structure of the control circuit CTL will be described with reference to FIG. (Structure of Control Circuit CTL) As shown in FIG. 6, the control circuit CTL is a circuit that adopts a pulse width modulation method (PWM method), and includes a power supply 7, a triangular wave oscillator 8, a PWM comparator 9, and a charge pump circuit 12. , Synchronous rectification control circuit 13,
Flip-flop FF, drive-1 (10), and
A drive-2 (11) is provided. Further, the control circuit CTL includes the dividing resistors R2 / R3 and the error amplifier ERA.
1, an OR circuit OR1 and an OR circuit OR2.

【0220】(電源7)電源7は、外部からのオン指令
値を入力したときに、制御回路CTLを構成する回路へ
動作電力を供給する。また、電源7は、外部からのオフ
指令値を入力したときに、制御回路CTLを構成する回
路に対する動作電力の供給を停止する。
(Power Supply 7) The power supply 7 supplies operating power to the circuits forming the control circuit CTL when an ON command value is input from the outside. Further, the power supply 7 stops the supply of operating power to the circuits forming the control circuit CTL when an OFF command value from the outside is input.

【0221】(三角波発振器8)三角波発振器8は、電
圧をパルス幅に変換するための変換用三角波を、一定の
周波数で発振する。この三角波発振器8から発振された
三角波は、PWM比較器9に入力される。
(Triangular Wave Oscillator 8) The triangular wave oscillator 8 oscillates a converting triangular wave for converting a voltage into a pulse width at a constant frequency. The triangular wave oscillated from the triangular wave oscillator 8 is input to the PWM comparator 9.

【0222】(分割抵抗R2/R3)分割抵抗R2/R
3は、信号線4と接続されており、直流−直流変換装置
(DC−DC CONVERTER)の出力電圧FBを
入力するようになっている。この分割抵抗R2/R3
は、出力電圧FBの電圧値をセンスするセンス抵抗であ
る。
(Dividing resistor R2 / R3) Dividing resistor R2 / R
Reference numeral 3 is connected to the signal line 4 and is adapted to input the output voltage FB of the DC-DC converter (DC-DC CONVERTER). This dividing resistor R2 / R3
Is a sense resistor for sensing the voltage value of the output voltage FB.

【0223】分割抵抗R2/R3によってセンスされた
電圧値は、エラーアンプERA1に入力される。 (エラーアンプERA1)エラーアンプERA1は、分
割抵抗R2/R3によってセンスされた電圧値FBと、
外部からの目標電圧Vrefとを入力し、これら電圧値
FBと目標電圧Vrefとの誤差を増幅する誤差増幅回
路である。このエラーアンプERA1によって増幅され
た誤差は、PWM比較器9の非反転入力端子に入力され
る。
The voltage value sensed by the dividing resistor R2 / R3 is input to the error amplifier ERA1. (Error Amplifier ERA1) The error amplifier ERA1 has a voltage value FB sensed by the dividing resistors R2 / R3,
This is an error amplification circuit that inputs a target voltage Vref from the outside and amplifies an error between these voltage values FB and the target voltage Vref. The error amplified by the error amplifier ERA1 is input to the non-inverting input terminal of the PWM comparator 9.

【0224】(PWM比較器9)PWM比較器9は、反
転入力端子と非反転入力端子とを有する電圧比較器であ
る。PWM比較器9の反転入力端子は、三角波発振器8
から出力された変換用三角波を入力する。また、PWM
比較器9の非反転入力端子は、エラーアンプERAから
出力される信号を入力する。
(PWM Comparator 9) The PWM comparator 9 is a voltage comparator having an inverting input terminal and a non-inverting input terminal. The inverting input terminal of the PWM comparator 9 is the triangular wave oscillator 8
Input the conversion triangular wave output from. Also, PWM
The signal output from the error amplifier ERA is input to the non-inverting input terminal of the comparator 9.

【0225】PWM比較器9は、非反転入力端子に入力
された信号と反転入力端子に入力された信号とを比較す
る。例えば、PWM比較器9は、非反転入力端子に入力
された信号から反転入力端子に入力された信号を減算す
る。そして、PWM比較器9は、減算して得られた値が
負の値を示す間(三角波発振器8から出力された信号が
エラーアンプERA1から出力された信号よりも大きい
間)は、Highレベルの信号を出力する。
The PWM comparator 9 compares the signal input to the non-inverting input terminal with the signal input to the inverting input terminal. For example, the PWM comparator 9 subtracts the signal input to the inverting input terminal from the signal input to the non-inverting input terminal. The PWM comparator 9 keeps the High level while the value obtained by the subtraction shows a negative value (while the signal output from the triangular wave oscillator 8 is larger than the signal output from the error amplifier ERA1). Output a signal.

【0226】PWM比較器9は、減算して得られた値が
正の値を示す間(三角波発振器8から出力された信号が
エラーアンプERA1から出力された信号よりも小さい
間)は、Lowレベルの信号を出力する。
The PWM comparator 9 keeps the Low level while the value obtained by the subtraction shows a positive value (while the signal output from the triangular wave oscillator 8 is smaller than the signal output from the error amplifier ERA1). The signal of is output.

【0227】PWM比較器9から出力された信号(Hi
ghレベルの信号、もしくは、Lowレベルの信号)
は、論理和回路OR2と同期整流制御回路13とに入力
される。
The signal output from the PWM comparator 9 (Hi
gh level signal or Low level signal)
Is input to the OR circuit OR2 and the synchronous rectification control circuit 13.

【0228】(チャージポンプ回路12)チャージポン
プ回路12は、メインスイッチングトランジスタTr1
を駆動する電圧をドライブ−1(10)に供給し、同期
整流用トランジスタTr2を駆動する電圧をドライブ−
2(11)に供給する。
(Charge Pump Circuit 12) The charge pump circuit 12 includes the main switching transistor Tr1.
Is supplied to the drive-1 (10) and the voltage for driving the synchronous rectification transistor Tr2 is driven-
2 (11).

【0229】(同期整流制御回路13)同期整流制御回
路13は、PWM比較器9から出力される信号を入力す
る。同期整流制御回路13は、PWM比較器9からの信
号に従って、同期整流用トランジスタTr2のオン状態
とオフ状態とを切り換えて同期整流を行う。
(Synchronous Rectification Control Circuit 13) The synchronous rectification control circuit 13 inputs the signal output from the PWM comparator 9. The synchronous rectification control circuit 13 switches the synchronous rectification transistor Tr2 between an on state and an off state in accordance with a signal from the PWM comparator 9 to perform synchronous rectification.

【0230】例えば、同期整流制御回路13は、PWM
比較器8からのLowレベルの信号を入力したとき、H
ighレベルの信号を出力する。一方、同期整流制御回
路13は、PWM比較器8からのHighレベルの信号
を入力したとき、Lowレベルの信号を出力する。
For example, the synchronous rectification control circuit 13 uses the PWM
When the low level signal from the comparator 8 is input, H
It outputs a high level signal. On the other hand, the synchronous rectification control circuit 13 outputs a low level signal when the high level signal from the PWM comparator 8 is input.

【0231】同期整流用制御回路13から出力された信
号は、論理和回路OR1に入力される。 (フリップフロップFF)フリップフロップFFは、セ
ット端子Sとリセット端子Rとの2つの入力端子、及
び、出力端子Qを有している。フリップフロップFFの
セット端子Sは、電圧比較器IC1から出力された信号
OVを入力する。このとき、フリップフロップFFは、
セット端子Sに入力した信号を記憶する。
The signal output from the synchronous rectification control circuit 13 is input to the OR circuit OR1. (Flip-Flop FF) The flip-flop FF has two input terminals, a set terminal S and a reset terminal R, and an output terminal Q. The signal OV output from the voltage comparator IC1 is input to the set terminal S of the flip-flop FF. At this time, the flip-flop FF is
The signal input to the set terminal S is stored.

【0232】フリップフロップFFのリセット端子R
は、外部からのオン指令値もしくはオフ指令値を入力す
る。リセット端子Rにオン指令値あるいはオフ指令値が
入力されると、フリップフロップFFに記憶されている
信号は、Lowレベルの信号にリセットされる。
Reset terminal R of flip-flop FF
Inputs an ON command value or an OFF command value from the outside. When the ON command value or the OFF command value is input to the reset terminal R, the signal stored in the flip-flop FF is reset to the Low level signal.

【0233】フリップフロップFFの出力端子Qは、論
理和回路OR1、及び、論理和回路OR2に接続され
る。この出力端子Qは、フリップフロップFFが記憶し
ている信号を出力する。
The output terminal Q of the flip-flop FF is connected to the OR circuit OR1 and the OR circuit OR2. The output terminal Q outputs the signal stored in the flip-flop FF.

【0234】例えば、直流−直流変換装置(DC−DC
CONVERTER)の入力電圧Viが基準電圧e1
以下である場合は、フリップフロップFFのセット端子
Sは、電圧比較器IC1からの信号OVとしてLowレ
ベルの信号を入力する。この場合、フリップフロップF
Fがセット端子Sに入力されたLowレベルの信号を記
憶することになり、出力端子Qは、フリップフロップF
Fが記憶しているLowレベルの信号を出力することに
なる。
For example, a DC-DC converter (DC-DC
CONVERTER) input voltage Vi is reference voltage e1
In the following cases, the set terminal S of the flip-flop FF inputs a low level signal as the signal OV from the voltage comparator IC1. In this case, the flip-flop F
F stores the low-level signal input to the set terminal S, and the output terminal Q has a flip-flop F.
A low level signal stored in F will be output.

【0235】一方、直流−直流変換装置(DC−DC
CONVERTER)の入力電圧Viが基準電圧e1を
超えた場合(入力電圧Viが過電圧になった場合)は、
フリップフロップFFのセット端子Sは、電圧比較器I
C1からの信号OVとしてHighレベルの信号を入力
する。
On the other hand, a DC-DC converter (DC-DC
If the input voltage Vi of the CONVERTER exceeds the reference voltage e1 (if the input voltage Vi becomes an overvoltage),
The set terminal S of the flip-flop FF has a voltage comparator I
A high level signal is input as the signal OV from C1.

【0236】この場合、フリップフロップFFがセット
端子Sに入力されたHighレベルの信号を記憶するこ
とになり、出力端子Qは、フリップフロップFFが記憶
しているHighレベルの信号を出力することになる。
In this case, the flip-flop FF stores the high-level signal input to the set terminal S, and the output terminal Q outputs the high-level signal stored by the flip-flop FF. Become.

【0237】(論理和回路OR2)論理和回路OR2
は、PWM比較器9からの信号とフリップフロップFF
からの信号との論理和演算を行い、その演算結果を示す
信号をドライブ−1(10)に入力する。
(OR circuit OR2) OR circuit OR2
Is the signal from the PWM comparator 9 and the flip-flop FF
An OR operation is performed with the signal from and the signal indicating the operation result is input to the drive-1 (10).

【0238】例えば、直流−直流変換装置(DC−DC
CONVERTER)の入力電圧Viが基準電圧e1
以下である場合は、論理和回路OR2は、フリップフロ
ップFFの出力端子QからのLowレベルの信号を入力
することになる。この場合、論理和回路OR2は、PW
M比較器9からの信号をそのまま出力することになる。
For example, a DC-DC converter (DC-DC
CONVERTER) input voltage Vi is reference voltage e1
In the following cases, the OR circuit OR2 inputs the low level signal from the output terminal Q of the flip-flop FF. In this case, the OR circuit OR2
The signal from the M comparator 9 is output as it is.

【0239】この結果、直流−直流変換装置(DC−D
C CONVERTER)の入力電圧が基準電圧e1以
下の場合は、ドライブ−1(10)は、PWM比較器9
からの信号に従って動作することになる。
As a result, the DC-DC converter (DC-D
When the input voltage of C CONVERTER) is equal to or lower than the reference voltage e1, the drive-1 (10) outputs the PWM comparator 9
It will operate according to the signal from.

【0240】一方、直流−直流変換装置(DC−DC
CONVERTER)の入力電圧が基準電圧e1より大
きくなった場合(入力電圧が過電圧状態になった場合)
は、論理和回路OR2は、フリップフロップFFの出力
端子QからのHighレベルの信号を入力することにな
る。
On the other hand, a DC-DC converter (DC-DC
When the input voltage of CONVERTER) is higher than the reference voltage e1 (when the input voltage is in an overvoltage state)
Means that the OR circuit OR2 inputs the high level signal from the output terminal Q of the flip-flop FF.

【0241】この場合、論理和回路OR2は、PWM比
較器9からの信号に関係なく、Highレベルの信号を
出力することになる。この結果、直流−直流変換装置
(DC−DC CONVERTER)の入力電圧が過電
圧状態になった場合は、ドライブ−1(10)は、PW
M比較器9からの信号に関わらず、フリップフロップF
Fからの信号に従って動作することになる。
In this case, the OR circuit OR2 outputs a high level signal regardless of the signal from the PWM comparator 9. As a result, when the input voltage of the DC-DC converter (DC-DC CONVERTER) is in the overvoltage state, the drive-1 (10) outputs PW.
The flip-flop F regardless of the signal from the M comparator 9.
It operates according to the signal from F.

【0242】(論理和回路OR1)論理和回路OR1
は、同期整流制御回路13から出力される信号と、フリ
ップフロップFFから出力される信号との論理和演算を
行い、その演算結果を示す信号を出力する。この論理和
回路OR1から出力された信号は、ドライブ−2(1
1)に入力される。
(OR circuit OR1) OR circuit OR1
Performs a logical sum operation of the signal output from the synchronous rectification control circuit 13 and the signal output from the flip-flop FF, and outputs a signal indicating the operation result. The signal output from the OR circuit OR1 is the drive-2 (1
Input to 1).

【0243】例えば、直流−直流変換装置(DC−DC
CONVERTER)の入力電圧Viが基準電圧e1
以下の場合は、論理和回路OR1は、フリップフロップ
FFからのLowレベルの信号を入力することになる。
この場合、論理和回路OR1は、同期整流制御回路13
からの信号をそのまま出力することになる。この結果、
入力電圧Viが基準電圧e1以下の場合は、ドライブ−
1(10)は、同期整流制御回路13からの信号に従っ
て動作することになる。
For example, a DC-DC converter (DC-DC
CONVERTER) input voltage Vi is reference voltage e1
In the following cases, the OR circuit OR1 inputs the low level signal from the flip-flop FF.
In this case, the OR circuit OR1 is the synchronous rectification control circuit 13
The signal from will be output as it is. As a result,
When the input voltage Vi is equal to or lower than the reference voltage e1, the drive-
1 (10) operates according to the signal from the synchronous rectification control circuit 13.

【0244】一方、直流−直流変換装置(DC−DC
CONVERTER)の入力電圧Viが基準電圧e1よ
り大きくなった場合(入力電圧Viが過電圧になった場
合)は、論理和回路OR1は、フリップフロップFFか
らのHighレベルの信号を入力することになる。
On the other hand, a DC-DC converter (DC-DC
When the input voltage Vi of CONVERTER) becomes larger than the reference voltage e1 (when the input voltage Vi becomes an overvoltage), the OR circuit OR1 inputs the high-level signal from the flip-flop FF.

【0245】この場合、論理和回路OR1は、同期整流
制御回路13からの信号に関わらず、Highレベルの
信号を出力することになる。すなわち、直流−直流変換
装置(DC−DC CONVERTER)の入力電圧が
過電圧になった場合は、ドライブ−2(11)は、同期
整流制御回路13からの信号に関わらず、フリップフロ
ップFFからのHighレベルの信号に従って動作する
ことになる。
In this case, the OR circuit OR1 outputs a high level signal regardless of the signal from the synchronous rectification control circuit 13. That is, when the input voltage of the DC-DC converter (DC-DC CONVERTER) becomes an overvoltage, the drive-2 (11) outputs High from the flip-flop FF regardless of the signal from the synchronous rectification control circuit 13. It will operate according to the level signal.

【0246】(ドライブ−1(10))ドライブ−1
(10)は、論理和回路OR2からの信号に応じて、メ
インスイッチングトランジスタTr1のオン状態とオフ
状態とを切り換える。
(Drive-1 (10)) Drive-1
(10) switches the main switching transistor Tr1 between the on state and the off state according to the signal from the OR circuit OR2.

【0247】例えば、ドライブ−1(10)は、論理和
回路OR2からのHighレベルの信号を入力したとき
に、チャージポンプ回路12から供給された電力をメイ
ンスイッチングトランジスタTr1に供給して、メイン
スイッチングトランジスタTr1をオン状態にする。
For example, the drive-1 (10) supplies the electric power supplied from the charge pump circuit 12 to the main switching transistor Tr1 when the high level signal from the OR circuit OR2 is input to the main switching transistor Tr1. The transistor Tr1 is turned on.

【0248】一方、ドライブ−1(10)は、論理和回
路OR2からのLowレベルの信号を入力したときに、
メインスイッチングトランジスタTr1に対する電力供
給を停止して、メインスイッチングトランジスタTr1
をオフ状態にする。
On the other hand, the drive-1 (10) receives the Low level signal from the OR circuit OR2,
The power supply to the main switching transistor Tr1 is stopped and the main switching transistor Tr1
To turn off.

【0249】(ドライブ−2(11))ドライブ−2
(11)は、論理和回路OR1からの信号に応じて、同
期整流用トランジスタTr2のオン状態とオフ状態とを
切り換える。
(Drive-2 (11)) Drive-2
(11) switches the synchronous rectification transistor Tr2 between the on state and the off state according to the signal from the OR circuit OR1.

【0250】例えば、ドライブ−2(11)は、論理和
回路OR1からのHighレベルの信号を入力したとき
に、チャージポンプ回路12から供給された電力を同期
整流用トランジスタTr2に供給して、同期整流用トラ
ンジスタTr2をオン状態にする。
For example, the drive-2 (11) supplies the electric power supplied from the charge pump circuit 12 to the synchronous rectification transistor Tr2 when the high level signal from the OR circuit OR1 is input to the synchronous rectification transistor Tr2. The rectifying transistor Tr2 is turned on.

【0251】一方、ドライブ−2(11)は、論理和回
路OR1からのLowレベルの信号を入力したときに、
同期整流用トランジスタTr2に対する電力供給を停止
して、同期整流用トランジスタTr2をオフ状態にす
る。 (実施の形態2の作用・効果)以下、本実施の形態にか
かる直流−直流変換装置(DC−DC CONVERT
ER)の作用・効果について述べる。
On the other hand, the drive-2 (11), when the Low level signal from the OR circuit OR1 is input,
The power supply to the synchronous rectification transistor Tr2 is stopped and the synchronous rectification transistor Tr2 is turned off. (Operation / Effect of Second Embodiment) Hereinafter, the DC-DC converter according to the present embodiment (DC-DC CONVERT)
The action and effect of ER) will be described.

【0252】(1)直流−直流変換装置(DC−DC
CONVERTER)が正常に動作している場合直流−
直流変換装置(DC−DC CONVERTER)が正
常に動作している場合、すなわち、直流−直流変換装置
(DC−DC CONVERTER)の入力電圧Viが
正常な電圧値を示している場合は、入力電圧Viが基準
電圧e1よりも十分小さくなるので、電圧比較器IC1
からの信号OVは、Lowレベルを示す信号になる。
(1) DC-DC converter (DC-DC
CONVERTER) is operating normally DC-
When the direct-current converter (DC-DC CONVERTER) is operating normally, that is, when the input voltage Vi of the direct-current converter (DC-DC CONVERTER) shows a normal voltage value, the input voltage Vi Is sufficiently smaller than the reference voltage e1, the voltage comparator IC1
Signal OV from is a signal indicating a low level.

【0253】この場合、電圧比較器IC1から出力され
たLowレベルの信号は、制御回路CTLのフリップフ
ロップFFのセット端子Sに入力される。フリップフロ
ップFFは、入力したLowレベルの信号を記憶する。
In this case, the low-level signal output from the voltage comparator IC1 is input to the set terminal S of the flip-flop FF of the control circuit CTL. The flip-flop FF stores the input Low level signal.

【0254】フリップフロップFFがLowレベルの信
号を記憶すると、フリップフロップFFの出力端子Qか
らLowレベルの信号が出力されることになる。フリッ
プフロップFFの出力端子Qから出力されたLowレベ
ルの信号は、制御回路CTLの論理和回路OR2と論理
和回路OR1とに入力される。
When the flip-flop FF stores the low-level signal, the low-level signal is output from the output terminal Q of the flip-flop FF. The low-level signal output from the output terminal Q of the flip-flop FF is input to the OR circuit OR2 and the OR circuit OR1 of the control circuit CTL.

【0255】また、制御回路CTLの分割抵抗R2/R
3は、信号線4を介して、直流−直流変換装置(DC−
DC CONVERTER)の出力電圧FBを入力す
る。分割抵抗R2/R3は、入力した出力電圧FBをセ
ンスし、センスした電圧値をエラーアンプERA1に入
力する。
Further, the division resistor R2 / R of the control circuit CTL
3 is a DC-DC converter (DC-
Input the output voltage FB of DC CONVERTER. The dividing resistors R2 / R3 sense the input output voltage FB and input the sensed voltage value to the error amplifier ERA1.

【0256】分割抵抗R2/R3からの電圧値を入力し
たエラーアンプERA1は、分割抵抗R2/R3からの
電圧値と外部からの目標電圧Vrefとの誤差を増幅し
て出力する。エラーアンプERA1から出力された誤差
は、PWM比較器9に入力される。
The error amplifier ERA1 to which the voltage value from the dividing resistor R2 / R3 is input amplifies and outputs the error between the voltage value from the dividing resistor R2 / R3 and the external target voltage Vref. The error output from the error amplifier ERA1 is input to the PWM comparator 9.

【0257】PWM比較器9は、エラーアンプERA1
からの誤差を入力する一方で、三角波発振器8からの変
換用三角波を入力する。PWM比較器9は、エラーアン
プERA1からの誤差が三角波発振器8からの変換用三
角波よりも小さいと、Highレベルの信号を出力す
る。
The PWM comparator 9 includes the error amplifier ERA1.
While inputting the error from, the conversion triangular wave from the triangular wave oscillator 8 is input. When the error from the error amplifier ERA1 is smaller than the converting triangular wave from the triangular wave oscillator 8, the PWM comparator 9 outputs a high level signal.

【0258】一方、PWM比較器9は、エラーアンプE
RA1からの誤差が三角波発振器8からの変換用三角波
よりも大きいと、Lowレベルの信号を出力する。PW
M比較器9から出力された信号は、論理和回路OR2と
同期整流制御回路13とに入力される。
On the other hand, the PWM comparator 9 includes the error amplifier E
When the error from RA1 is larger than the conversion triangular wave from the triangular wave oscillator 8, a Low level signal is output. PW
The signal output from the M comparator 9 is input to the OR circuit OR2 and the synchronous rectification control circuit 13.

【0259】PWM比較器9からの信号を入力した同期
整流制御回路13は、PWM比較器9からの信号がHi
ghレベルの信号である場合はLowレベルの信号を出
力し、PWM比較器9からの信号がLowレベルの信号
である場合はHighレベルの信号を出力する。同期整
流制御回路13から出力された信号は、論理和回路OR
1に入力される。
In the synchronous rectification control circuit 13 to which the signal from the PWM comparator 9 is input, the signal from the PWM comparator 9 is Hi.
When it is a gh level signal, it outputs a low level signal, and when the signal from the PWM comparator 9 is a low level signal, it outputs a high level signal. The signal output from the synchronous rectification control circuit 13 is the OR circuit OR.
Input to 1.

【0260】このようにして、論理和回路OR2は、フ
リップフロップFFからのLowレベルの信号と、PW
M比較器9からの信号(Highレベルの信号、もしく
は、Lowレベルの信号)とを入力することになり、論
理和回路OR1は、フリップフロップFFからのLow
レベルの信号と、同期整流制御回路13からの信号(H
ighレベルの信号、もしくは、Lowレベルの信号)
とを入力することになる。
In this way, the OR circuit OR2 receives the low level signal from the flip-flop FF and PW.
The signal from the M comparator 9 (high level signal or low level signal) is input, and the OR circuit OR1 outputs the low signal from the flip-flop FF.
Level signal and the signal from the synchronous rectification control circuit 13 (H
high level signal or low level signal)
And will be entered.

【0261】論理和回路OR2は、フリップフロップF
FからのLowレベルの信号を入力しているので、PW
M比較器9からの信号をそのまま出力することになる。
例えば、論理和回路OR2は、PWM比較器9からのH
ighレベルの信号を入力すると、Highレベルの信
号を出力する。一方、論理和回路OR2は、PWM比較
器9からのLowレベルの信号を入力すると、Lowレ
ベルの信号を出力する。論理和回路OR2から出力され
た信号は、ドライブ−1(10)に入力される。
The OR circuit OR2 is a flip-flop F.
Since the low level signal from F is input, PW
The signal from the M comparator 9 is output as it is.
For example, the OR circuit OR2 is the H from the PWM comparator 9.
When a high level signal is input, a high level signal is output. On the other hand, the OR circuit OR2 outputs the low level signal when the low level signal from the PWM comparator 9 is input. The signal output from the OR circuit OR2 is input to the drive-1 (10).

【0262】論理和回路OR2からの信号を入力したド
ライブ−1(10)は、論理和回路OR2からの信号が
Lowレベルの信号であれば、メインスイッチングトラ
ンジスタTr1に対する電力供給を停止する。
The drive-1 (10) to which the signal from the OR circuit OR2 is input stops the power supply to the main switching transistor Tr1 if the signal from the OR circuit OR2 is a low level signal.

【0263】この場合、メインスイッチングトランジス
タTr1はオフ状態になり、信号線14と信号線1との
間が切断されることになる。一方、ドライブ−1(1
0)は、論理和回路OR2からの信号がHighレベル
の信号であれば、チャージポンプ回路12からの電力を
メインスイッチングトランジスタTr1に供給する。
In this case, the main switching transistor Tr1 is turned off and the signal line 14 and the signal line 1 are disconnected. On the other hand, drive-1 (1
0) supplies the power from the charge pump circuit 12 to the main switching transistor Tr1 if the signal from the OR circuit OR2 is a high level signal.

【0264】この場合、メインスイッチングトランジス
タTr1はオン状態になり、信号線14と信号線1との
間を接続する。フリップフロップFFからのLowレベ
ルの信号と同期整流制御回路13からの信号とを入力し
た論理和回路OR1は、同期整流制御回路13からの信
号(Highレベルの信号、もしくは、Lowレベルの
信号)をそのまま出力することになる。論理和回路OR
1から出力された信号は、ドライブ−2(11)に入力
される。
In this case, the main switching transistor Tr1 is turned on, and the signal line 14 and the signal line 1 are connected. The OR circuit OR1 to which the Low level signal from the flip-flop FF and the signal from the synchronous rectification control circuit 13 are input, receives the signal (High level signal or Low level signal) from the synchronous rectification control circuit 13. It will be output as is. OR circuit OR
The signal output from 1 is input to the drive-2 (11).

【0265】論理和回路OR1からの信号を入力したド
ライブ−2(11)は、論理和回路OR1からの信号が
Lowレベルの信号であれば、同期整流用トランジスタ
Tr2に対する電力供給を停止する。このとき、同期整
流用トランジスタTr2はオフ状態になり、信号線2と
信号線26との間が切断される。
The drive-2 (11) to which the signal from the OR circuit OR1 is input stops the power supply to the synchronous rectification transistor Tr2 if the signal from the OR circuit OR1 is a low level signal. At this time, the synchronous rectification transistor Tr2 is turned off, and the signal line 2 and the signal line 26 are disconnected.

【0266】一方、ドライブ−2(11)は、論理和回
路OR1からの信号がHighレベルの信号であれば、
チャージポンプ回路12からの電力を同期整流用トラン
ジスタTr2に供給する。このとき、同期整流用トラン
ジスタTr2はオン状態になり、信号線2と信号線26
との間が接続される。
On the other hand, in the drive-2 (11), if the signal from the OR circuit OR1 is a high level signal,
The power from the charge pump circuit 12 is supplied to the synchronous rectification transistor Tr2. At this time, the synchronous rectification transistor Tr2 is turned on, and the signal line 2 and the signal line 26 are
And are connected.

【0267】(2)直流−直流変換装置(DC−DC
CONVERTER)の入力電圧が過電圧状態になった
場合直流−直流変換装置(DC−DC CONVERT
ER)に入力される電圧が過電圧になった場合、入力電
圧Viが基準電圧e1よりも大きくなるので、電圧比較
器IC1からの信号OVは、Highレベルを示す信号
になる。
(2) DC-DC converter (DC-DC
When the input voltage of the CONVERTER goes into an overvoltage state DC-DC CONVERT
When the voltage input to (ER) becomes an overvoltage, the input voltage Vi becomes higher than the reference voltage e1, so the signal OV from the voltage comparator IC1 becomes a signal indicating a high level.

【0268】電圧比較器IC1から出力されたHigh
レベルの信号は、制御回路CTLのフリップフロップF
Fのセット端子Sに入力される。このとき、フリップフ
ロップFFは、セット端子Sに入力されたHighレベ
ルの信号を記憶する。そして、フリップフロップFF
は、記憶したHighレベルの信号を出力端子Qから出
力する。
High output from the voltage comparator IC1
The level signal is the flip-flop F of the control circuit CTL.
It is input to the set terminal S of F. At this time, the flip-flop FF stores the high-level signal input to the set terminal S. And the flip-flop FF
Outputs the stored high-level signal from the output terminal Q.

【0269】フリップフロップFFから出力されたHi
ghレベルの信号は、制御回路CTLの論理和回路OR
2と論理和回路OR1とに入力される。また、制御回路
CTLの分割抵抗R2/R3は、信号線4を介して、直
流−直流変換装置(DC−DC CONVERTER)
の出力電圧FBを入力する。そして、分割抵抗R2/R
3は、入力した出力電圧FBをセンスし、センスした電
圧値をエラーアンプERA1に入力する。
Hi output from the flip-flop FF
The gh level signal is the OR circuit OR of the control circuit CTL.
2 and the OR circuit OR1. Further, the dividing resistors R2 / R3 of the control circuit CTL are connected via the signal line 4 to a DC-DC converter (DC-DC CONVERTER).
Input the output voltage FB of. And the division resistance R2 / R
3 senses the input output voltage FB and inputs the sensed voltage value to the error amplifier ERA1.

【0270】分割抵抗R2/R3からの電圧値を入力し
たエラーアンプERA1は、分割抵抗R2/R3からの
電圧値と外部からの目標電圧Vrefとの誤差を増幅し
て出力する。エラーアンプERA1から出力された誤差
は、PWM比較器9に入力される。
The error amplifier ERA1 to which the voltage value from the dividing resistor R2 / R3 is input amplifies and outputs the error between the voltage value from the dividing resistor R2 / R3 and the target voltage Vref from the outside. The error output from the error amplifier ERA1 is input to the PWM comparator 9.

【0271】PWM比較器9は、エラーアンプERA1
からの誤差を入力する一方で、三角波発振器8からの変
換用三角波を入力する。その際、PWM比較器9は、エ
ラーアンプERA1からの誤差が三角波発振器8からの
変換用三角波よりも小さいと、Highレベルの信号を
出力する。
The PWM comparator 9 includes the error amplifier ERA1.
While inputting the error from, the conversion triangular wave from the triangular wave oscillator 8 is input. At that time, when the error from the error amplifier ERA1 is smaller than the converting triangular wave from the triangular wave oscillator 8, the PWM comparator 9 outputs a high level signal.

【0272】一方、PWM比較器9は、エラーアンプE
RA1からの誤差が三角波発振器8からの変換用三角波
よりも大きいと、Lowレベルの信号を出力する。PW
M比較器9から出力された信号は、論理和回路OR2と
同期整流制御回路13とに入力される。
On the other hand, the PWM comparator 9 uses the error amplifier E
When the error from RA1 is larger than the conversion triangular wave from the triangular wave oscillator 8, a Low level signal is output. PW
The signal output from the M comparator 9 is input to the OR circuit OR2 and the synchronous rectification control circuit 13.

【0273】PWM比較器9からの信号を入力した同期
整流制御回路13は、PWM比較器9からの信号がHi
ghレベルの信号であるときLowレベルの信号を出力
する。
In the synchronous rectification control circuit 13 to which the signal from the PWM comparator 9 is input, the signal from the PWM comparator 9 is Hi.
When it is a gh level signal, a Low level signal is output.

【0274】一方、PWM比較器9からの信号がLow
レベルの信号であるとき、同期整流制御回路13は、H
ighレベルの信号を出力する。この同期整流制御回路
13から出力された信号は、論理和回路OR1に入力さ
れる。
On the other hand, the signal from the PWM comparator 9 is Low.
When it is a level signal, the synchronous rectification control circuit 13
It outputs a high level signal. The signal output from the synchronous rectification control circuit 13 is input to the OR circuit OR1.

【0275】このようにして、論理和回路OR2は、フ
リップフロップFFからのHighレベルの信号とPW
M比較器9からの信号(Highレベルの信号、もしく
は、Lowレベルの信号)とを入力することになる。
In this way, the OR circuit OR2 receives the PW signal from the high level signal from the flip-flop FF.
The signal (high level signal or low level signal) from the M comparator 9 is input.

【0276】論理和回路OR1は、フリップフロップF
FからのHighレベルの信号と、同期整流制御回路1
3からの信号(Highレベルの信号、もしくは、Lo
wレベルの信号)とを入力することになる。
The OR circuit OR1 is a flip-flop F
High level signal from F and synchronous rectification control circuit 1
Signal from 3 (High level signal or Lo
w level signal).

【0277】この場合、論理和回路OR2は、フリップ
フロップFFからのHighレベルの信号を入力してい
るので、PWM比較器9からの信号に関係なくHigh
レベルの信号を出力する。
In this case, since the OR circuit OR2 inputs the high level signal from the flip-flop FF, it is high regardless of the signal from the PWM comparator 9.
Output level signal.

【0278】論理和回路OR2から出力されたHigh
レベルの信号は、ドライブ−1(10)に入力される。
論理和回路OR2からのHighレベルの信号を入力し
たドライブ−1(10)は、チャージポンプ回路12か
らの電力をメインスイッチングトランジスタTr1に供
給する。このとき、メインスイッチングトランジスタT
r1はオン状態になり、信号線14と信号線1との間が
接続される。
High output from the OR circuit OR2
The level signal is input to the drive-1 (10).
The drive-1 (10) to which the High level signal from the OR circuit OR2 is input supplies the power from the charge pump circuit 12 to the main switching transistor Tr1. At this time, the main switching transistor T
r1 is turned on, and the signal line 14 and the signal line 1 are connected.

【0279】一方、論理和回路OR1は、フリップフロ
ップFFからのHighレベルの信号を入力しているの
で、同期整流制御回路13からの信号(Highレベル
の信号、もしくは、Lowレベルの信号)に関係なくH
ighレベルの信号を出力することになる。
On the other hand, since the OR circuit OR1 inputs the high level signal from the flip-flop FF, it is related to the signal from the synchronous rectification control circuit 13 (high level signal or low level signal). Without H
A high level signal will be output.

【0280】論理和回路OR1から出力されたHigh
レベルの信号は、ドライブ−2(11)に入力される。
論理和回路OR1からのHighレベルの信号を入力し
たドライブ−2(11)は、チャージポンプ回路12か
らの電力を同期整流用トランジスタTr2に供給する。
このとき、同期整流用トランジスタTr2はオン状態に
なり、信号線2と信号線26との間が接続される。
High output from the OR circuit OR1
The level signal is input to the drive-2 (11).
The drive-2 (11) to which the high-level signal from the OR circuit OR1 is input supplies the power from the charge pump circuit 12 to the synchronous rectification transistor Tr2.
At this time, the synchronous rectification transistor Tr2 is turned on, and the signal line 2 and the signal line 26 are connected.

【0281】メインスイッチングトランジスタTr1と
同期整流用トランジスタTr2とがオン状態になると、
電池からの電流は、フューズF1、信号線14、メイン
スイッチングトランジスタTr1、信号線1、信号線
2、同期整流用トランジスタTr2、及び、信号線26
を通ってグランドに流れる。このとき、過大な電流がフ
ューズF1を流れることになり、フューズF1が溶断さ
れる。
When the main switching transistor Tr1 and the synchronous rectification transistor Tr2 are turned on,
The current from the battery is the fuse F1, the signal line 14, the main switching transistor Tr1, the signal line 1, the signal line 2, the synchronous rectification transistor Tr2, and the signal line 26.
Through to the ground. At this time, an excessive current flows through the fuse F1, and the fuse F1 is blown.

【0282】従って、フューズF1が溶断されることに
より、直流−直流変換装置(DC−DC CONVER
TER)の構成要素、特に、直流−直流変換装置(DC
−DC CONVERTER)の入力部に設けられたコ
ンデンサC3に過大な電圧が印加されることを防止する
ことができ、コンデンサC3の焼損を防止することがで
きる。
Therefore, since the fuse F1 is blown, the DC-DC CONVERTER (DC-DC CONVERTER).
TER) components, especially DC-DC converters (DC
It is possible to prevent an excessive voltage from being applied to the capacitor C3 provided in the input part of (-DC CONVERTER), and to prevent the capacitor C3 from burning.

【0283】また、本実施の形態にかかる直流−直流変
換装置(DC−DC CONVERTER)は、制御回
路CTLの電源がメインスイッチングトランジスタTr
1及び同期整流用トランジスタTr2の駆動電力を発生
できなくなった場合に、コンデンサC2に蓄積された電
力によってメインスイッチングトランジスタTr1と同
期整流用トランジスタTr2とを駆動する。これによ
り、直流−直流変換装置(DC−DC CONVERT
ER)は、フューズF1が溶断するまでの間、メインス
イッチングトランジスタTr1及び同期整流用トランジ
スタTr2の動作を保証することができる。
Further, in the DC-DC converter according to the present embodiment, the power source of the control circuit CTL is the main switching transistor Tr.
1 and the synchronous rectification transistor Tr2 cannot be generated, the main switching transistor Tr1 and the synchronous rectification transistor Tr2 are driven by the electric power accumulated in the capacitor C2. Thereby, a DC-DC converter (DC-DC CONVERT
ER) can guarantee the operation of the main switching transistor Tr1 and the synchronous rectification transistor Tr2 until the fuse F1 is blown.

【0284】尚、メインスイッチングトランジスタTr
1及び同期整流用トランジスタTr2の駆動電源は、コ
ンデンサC2に限定されないことは勿論である。また、
本実施の形態にかかる直流−直流変換装置(DC−DC
CONVERTER)によれば、コンデンサC3とし
て高耐圧の有機コンデンサを使用する必要がない上、焼
損防止用のフューズが不要になり、構成部品数が削減さ
れる。
The main switching transistor Tr
It goes without saying that the driving power supply for the 1 and the synchronous rectification transistor Tr2 is not limited to the capacitor C2. Also,
DC-DC converter according to the present embodiment (DC-DC
According to the CONVERTER), it is not necessary to use a high voltage organic capacitor as the capacitor C3, a fuse for preventing burnout is not required, and the number of components is reduced.

【0285】さらに、コンデンサC3の焼損防止用のフ
ューズが不要になったことにより、直流−直流変換装置
(DC−DC CONVERTER)内の抵抗が減少
し、直流−直流変換装置(DC−DC CONVERT
ER)の変換効率が向上する。
Further, since the fuse for preventing the capacitor C3 from being burnt out is unnecessary, the resistance in the DC-DC converter (DC-DC CONVERTER) is reduced, and the DC-DC converter (DC-DC CONVERT) is reduced.
(ER) conversion efficiency is improved.

【0286】〈直流−直流変換装置(DC−DC CO
NVERTER)の他の実施態様〉前述した第2の実施
の形態にかかる直流−直流変換装置(DC−DC CO
NVERTER)は、電圧比較器IC1及び電源e1を
制御回路CTLとは別に設けているが、図7、図8に示
すように、制御回路CTL内に電圧比較器IC1及び電
源e1を設けるようにしてもよい。
<DC-DC converter (DC-DC CO
Other Embodiment of NVERTER> DC-DC converter (DC-DC CO) according to the second embodiment described above.
NVERTER), the voltage comparator IC1 and the power supply e1 are provided separately from the control circuit CTL. However, as shown in FIGS. 7 and 8, the voltage comparator IC1 and the power supply e1 are provided in the control circuit CTL. Good.

【0287】この場合、信号線17は、制御回路CTL
と直接接続されることになる。そして、制御回路CTL
において、信号線17を介して入力した電圧Viは、分
割抵抗R4/R5に入力される。
In this case, the signal line 17 is connected to the control circuit CTL.
Will be directly connected with. Then, the control circuit CTL
In, the voltage Vi input via the signal line 17 is input to the dividing resistors R4 / R5.

【0288】分割抵抗R4/R5は、信号線17を介し
て入力した電圧Viをセンスする抵抗である。この分割
抵抗R4/R5によってセンスされた電圧Viは、電圧
比較器IC1の非反転入力端子に入力される。
The dividing resistors R4 / R5 are resistors for sensing the voltage Vi input via the signal line 17. The voltage Vi sensed by the dividing resistors R4 / R5 is input to the non-inverting input terminal of the voltage comparator IC1.

【0289】また、電圧比較器IC1の反転入力端子
は、信号線22を介して電源e1と接続される。さら
に、電圧比較器IC1の出力端子は、信号線23を介し
てフリップフロップFFのセット端子Sに接続される。
The inverting input terminal of the voltage comparator IC1 is connected to the power source e1 via the signal line 22. Further, the output terminal of the voltage comparator IC1 is connected to the set terminal S of the flip-flop FF via the signal line 23.

【0290】このように制御回路CTLを構成した場
合、電池からの電圧Viが過電圧状態になると、この過
電圧状態の電圧Viが制御回路CTLの分割抵抗R4/
R5に入力される。
In the case where the control circuit CTL is configured as described above, when the voltage Vi from the battery is in the overvoltage state, the voltage Vi in this overvoltage state causes the division resistance R4 / of the control circuit CTL.
Input to R5.

【0291】分割抵抗R4/R5は、過電圧状態の電圧
Viの電圧値をセンスする。この分割抵抗R4/R5に
よってセンスされた電圧値は、電圧比較器IC1の非反
転入力端子に入力される。
The dividing resistors R4 / R5 sense the voltage value of the voltage Vi in the overvoltage state. The voltage value sensed by the dividing resistors R4 / R5 is input to the non-inverting input terminal of the voltage comparator IC1.

【0292】電圧比較器IC1は、分割抵抗R4/R5
からの電圧値から電源e1からの基準電圧を減算する。
このとき、分割抵抗R4/R5からの電圧値が基準電圧
より大きくなるので、電圧比較器IC1は、Highレ
ベルの信号を出力する。
The voltage comparator IC1 is composed of dividing resistors R4 / R5.
The reference voltage from the power source e1 is subtracted from the voltage value from.
At this time, since the voltage value from the dividing resistors R4 / R5 becomes larger than the reference voltage, the voltage comparator IC1 outputs a high level signal.

【0293】この結果、電圧比較器IC1から出力され
たHighレベルの信号は、フリップフロップFFのセ
ット端子Sに入力される。このように、電圧比較器IC
1と電源e1とを制御回路CTLに内蔵しても、前述の
第2の実施の形態と同様の効果を得ることができる。
As a result, the High level signal output from the voltage comparator IC1 is input to the set terminal S of the flip-flop FF. In this way, the voltage comparator IC
1 and the power source e1 can be incorporated in the control circuit CTL, the same effect as that of the second embodiment can be obtained.

【0294】また、図7、図8に示した例では、制御回
路CTLは、目標電圧Vrefを発生する電源e2を内
蔵している。このように、図7、図8に示すような構成
を採用すれば、前述の第2の実施の形態と同様の効果が
得られるとともに、直流−直流変換装置(DC−DC
CONVERTER)の回路構成を簡略化することがで
きる。
Further, in the examples shown in FIGS. 7 and 8, the control circuit CTL has a built-in power source e2 for generating the target voltage Vref. As described above, if the configuration shown in FIGS. 7 and 8 is adopted, the same effect as that of the second embodiment described above can be obtained, and the DC-DC converter (DC-DC) can be obtained.
The circuit configuration of the CONVERTER) can be simplified.

【0295】〈実施の形態3〉図9は、本発明にかかる
直流−直流変換装置(DC−DC CONVERTE
R)の第3の実施の形態を示す図である。尚、同図にお
いて、前述の第1及び第2の実施の形態と同一の構成要
素には同一の名称及び符号を付している。
<Third Embodiment> FIG. 9 shows a DC-DC converter according to the present invention.
It is a figure which shows 3rd Embodiment of R). In the figure, the same components as those of the first and second embodiments described above are designated by the same names and reference numerals.

【0296】(直流−直流変換装置(DC−DC CO
NVERTER)の構成)直流−直流変換装置(DC−
DC CONVERTER)は、フューズF1、電圧比
較器IC1、電源e1、コンデンサC3、コンデンサC
2、論理和回路OR3、制御回路CTL、メインスイッ
チングトランジスタTr1、同期整流用トランジスタT
r2、ダイオードD1、チョークコイルL1、抵抗R
1、コンデンサC1、電圧比較器IC2、及び、電源e
3を備えている。
(DC-DC converter (DC-DC CO
Configuration of NVERTER) DC-DC converter (DC-
DC CONVERTER) is a fuse F1, a voltage comparator IC1, a power supply e1, a capacitor C3, a capacitor C
2, OR circuit OR3, control circuit CTL, main switching transistor Tr1, synchronous rectification transistor T
r2, diode D1, choke coil L1, resistance R
1, capacitor C1, voltage comparator IC2, and power supply e
Equipped with 3.

【0297】(直流−直流変換装置(DC−DC CO
NVERTER)を構成する回路の接続形態)ここで、
上記の構成要素の接続形態について述べる。
(DC-DC converter (DC-DC CO
NVERTER) circuit connection form) where:
The connection form of the above components will be described.

【0298】フューズF1は、電池とメインスイッチン
グトランジスタTr1とを接続する信号線14の途中に
設けられる。信号線14を介して電池と接続されたメイ
ンスイッチングトランジスタTr1は、信号線1を介し
てチョークコイルL1と接続されると同時に、信号線2
4を介して制御回路CTLと接続される。
The fuse F1 is provided in the middle of the signal line 14 connecting the battery and the main switching transistor Tr1. The main switching transistor Tr1 connected to the battery via the signal line 14 is connected to the choke coil L1 via the signal line 1 and, at the same time, connected to the signal line 2
4 is connected to the control circuit CTL.

【0299】メインスイッチングトランジスタTr1と
信号線1を介して接続されたチョークコイルL1は、さ
らに信号線15を介して抵抗R1と接続される。チョー
クコイルL1と信号線15を介して接続された抵抗R1
は、信号線16を介して負荷と接続される。
The choke coil L1 connected to the main switching transistor Tr1 via the signal line 1 is further connected to the resistor R1 via the signal line 15. Resistor R1 connected to choke coil L1 via signal line 15
Is connected to the load via the signal line 16.

【0300】また、上記のフューズF1とメインスイッ
チングトランジスタTr1とを接続する信号線14の途
中には、4本の信号線31、17、18、19が接続さ
れる。
Further, four signal lines 31, 17, 18, 19 are connected in the middle of the signal line 14 connecting the fuse F1 and the main switching transistor Tr1.

【0301】上記の4本の信号線31、17、18、1
9のうちのフューズF1寄りの信号線31は、コンデン
サC3を介してグランドに接続される。上記の4本の信
号線31、17、18、19のうちの信号線17は、電
圧比較器IC1に接続される。この電圧比較器IC1
は、例えば、非反転入力端子、反転入力端子、及び、出
力端子を有する。この場合、上記の信号線17は、電圧
比較器IC1の非反転入力端子に接続される。また、電
圧比較器IC1の反転入力端子は、信号線22を介して
電源e1と接続される。さらに、電圧比較器IC1の出
力端子は、信号線23を介して論理和回路OR3と接続
される。
The above-mentioned four signal lines 31, 17, 18, 1
The signal line 31 of the 9 near the fuse F1 is connected to the ground via the capacitor C3. The signal line 17 of the four signal lines 31, 17, 18, and 19 is connected to the voltage comparator IC1. This voltage comparator IC1
Has a non-inverting input terminal, an inverting input terminal, and an output terminal, for example. In this case, the signal line 17 is connected to the non-inverting input terminal of the voltage comparator IC1. The inverting input terminal of the voltage comparator IC1 is connected to the power supply e1 via the signal line 22. Further, the output terminal of the voltage comparator IC1 is connected to the OR circuit OR3 via the signal line 23.

【0302】上記の4本の信号線31、17、18、1
9のうちの信号線18は、制御回路CTLに接続され
る。この信号線18の途中には、信号線18aが接続さ
れている。この信号線18aは、コンデンサC2を介し
てグランドに接続される。
The above-mentioned four signal lines 31, 17, 18, 1
The signal line 18 of 9 is connected to the control circuit CTL. A signal line 18a is connected in the middle of the signal line 18. The signal line 18a is connected to the ground via the capacitor C2.

【0303】上記の4本の信号線31、17、18、1
9のうちのメインスイッチングトランジスタTr1寄り
の信号線19は、制御回路CTLに接続される。また、
メインスイッチングトランジスタTr1とチョークコイ
ルL1とを接続する信号線1の途中には、2本の信号線
2、3が接続される。
The above-mentioned four signal lines 31, 17, 18, 1
A signal line 19 near the main switching transistor Tr1 of 9 is connected to the control circuit CTL. Also,
Two signal lines 2 and 3 are connected in the middle of the signal line 1 connecting the main switching transistor Tr1 and the choke coil L1.

【0304】上記の2本の信号線2、3のうちメインス
イッチングトランジスタTr1寄りの信号線2は、同期
整流用トランジスタTr2に接続される。この同期整流
用トランジスタTr2は、信号線25を介して制御回路
CTLと接続されると同時に、信号線26を介してグラ
ンドに接続される。
Of the above two signal lines 2 and 3, the signal line 2 near the main switching transistor Tr1 is connected to the synchronous rectification transistor Tr2. The synchronous rectification transistor Tr2 is connected to the control circuit CTL via the signal line 25 and at the same time connected to the ground via the signal line 26.

【0305】上記の2本の信号線2、3のうちチョーク
コイルL1寄りの信号線3は、ダイオードD1のカソー
ド端子に接続される。このダイオードD1のアノード端
子は、信号線27を介してグランドに接続される。
Of the two signal lines 2 and 3 described above, the signal line 3 near the choke coil L1 is connected to the cathode terminal of the diode D1. The anode terminal of the diode D1 is connected to the ground via the signal line 27.

【0306】さらに、チョークコイルL1と抵抗R1と
を接続する信号線15の途中には、1本の信号線20が
接続される。上記の信号線20は、制御回路CTLと接
続されており、直流−直流変換装置(DC−DC CO
NVERTER)から出力される電圧値CSを制御回路
CTLに入力するための信号線である。
Further, one signal line 20 is connected in the middle of the signal line 15 connecting the choke coil L1 and the resistor R1. The signal line 20 is connected to the control circuit CTL, and is a DC-DC converter (DC-DC CO).
NVERTER) is a signal line for inputting the voltage value CS output from the control circuit CTL.

【0307】また、抵抗R1と負荷とを接続する信号線
16の途中には、3本の信号線4、5、21が接続され
る。上記3本の信号線4、5、21のうち、抵抗R1寄
りの信号線4は、制御回路CTLと接続される。この信
号線4は、直流−直流変換装置(DC−DC CONV
ERTER)から出力される電圧値FBを制御回路CT
Lにフィードバックするための信号線である。
Also, three signal lines 4, 5, 21 are connected in the middle of the signal line 16 connecting the resistor R1 and the load. Of the three signal lines 4, 5, and 21, the signal line 4 near the resistor R1 is connected to the control circuit CTL. The signal line 4 is a DC-DC converter (DC-DC CONV).
The voltage value FB output from the control circuit CT
It is a signal line for feeding back to L.

【0308】上記3本の信号線4、5、21のうち、真
ん中の信号線5は、平滑用のコンデンサC1を介してグ
ランドに接続される。上記3本の信号線4、5、21の
うち、負荷寄りの信号線21は、電圧比較器IC2に接
続される。この電圧比較器IC2は、例えば、非反転入
力端子と反転入力端子と出力端子とを有する電圧比較器
である。この場合、上記の信号線21は、電圧比較器I
C2の非反転入力端子に接続される。また、上記の電圧
比較器IC2の反転入力端子は、信号線28を介して電
源e3に接続される。さらに、上記の電圧比較器IC2
の出力端子は、信号線29を介して論理和回路OR3と
接続される。
Of the three signal lines 4, 5, and 21, the middle signal line 5 is connected to the ground via the smoothing capacitor C1. Of the three signal lines 4, 5, and 21, the signal line 21 near the load is connected to the voltage comparator IC2. The voltage comparator IC2 is, for example, a voltage comparator having a non-inverting input terminal, an inverting input terminal, and an output terminal. In this case, the signal line 21 is connected to the voltage comparator I
It is connected to the non-inverting input terminal of C2. The inverting input terminal of the voltage comparator IC2 is connected to the power supply e3 via the signal line 28. Furthermore, the above voltage comparator IC2
The output terminal of is connected to the OR circuit OR3 via the signal line 29.

【0309】さらに、論理和回路OR3は、上記したよ
うに、電圧比較器IC1と信号線23を介して接続され
ると同時に、電圧比較器IC2と信号線29を介して接
続される。この論理和回路OR3は、2つの入力端子と
1つの出力端子とを有する回路である。この場合、上記
の2つの入力端子には、上記の信号線23と信号線29
とが接続される。また、論理和回路OR3の出力端子
は、信号線30を介して制御回路CTLと接続される。
Further, as described above, the OR circuit OR3 is connected to the voltage comparator IC1 via the signal line 23 and at the same time connected to the voltage comparator IC2 via the signal line 29. The OR circuit OR3 is a circuit having two input terminals and one output terminal. In this case, the signal lines 23 and 29 are connected to the two input terminals.
And are connected. The output terminal of the OR circuit OR3 is connected to the control circuit CTL via the signal line 30.

【0310】また、制御回路CTLには、上記したよう
に、信号線30、18、19、24、25、20、4が
接続されていると同時に、外部からのオン指令値もしく
はオフ指令値と目標電圧Vrefとが入力されるように
なっている。
As described above, the control circuit CTL is connected to the signal lines 30, 18, 19, 24, 25, 20, and 4 and, at the same time, receives an ON command value or an OFF command value from the outside. The target voltage Vref is input.

【0311】(直流−直流変換装置(DC−DC CO
NVERTER)を構成する回路の機能)次に、上記の
各構成要素の機能について述べる。尚、前述の第1及び
第2の実施の形態で説明した構成要素については説明を
省略する。
(DC-DC converter (DC-DC CO
Function of Circuit Constituting NVERTER) Next, the function of each of the above components will be described. The description of the constituent elements described in the first and second embodiments will be omitted.

【0312】(論理和回路OR3)論理和回路OR3
は、電圧比較器IC1から出力される信号と電圧比較器
IC2から出力される信号とを入力する。そして、論理
和回路OR3は、電圧比較器IC1と電圧比較器IC2
との少なくとも一方からのHighレベルの信号を入力
したとき、すなわち、直流−直流変換装置(DC−DC
CONVERTER)の入力電圧が基準電圧e1より
大きくなったとき、もしくは、直流−直流変換装置(D
C−DC CONVERTER)の出力電圧が基準電圧
e3より大きくなったときに、過電圧状態が発生したこ
とを示すHighレベルの信号を出力する。
(OR circuit OR3) OR circuit OR3
Inputs the signal output from the voltage comparator IC1 and the signal output from the voltage comparator IC2. Then, the OR circuit OR3 includes the voltage comparator IC1 and the voltage comparator IC2.
And a High level signal from at least one of the two, namely, a DC-DC converter (DC-DC).
When the input voltage of the CONVERTER becomes larger than the reference voltage e1, or when the DC-DC converter (D
When the output voltage of (C-DC CONVERTER) becomes larger than the reference voltage e3, a high level signal indicating that an overvoltage state has occurred is output.

【0313】また、論理和回路OR3は、電圧比較器I
C1と電圧比較器IC2との双方の回路からLowレベ
ルの信号を入力したとき、すなわち、直流−直流変換装
置(DC−DC CONVERTER)の入力電圧が基
準電圧e1以下であり、且つ、直流−直流変換装置(D
C−DC CONVERTER)の出力電圧が基準電圧
e3以下であるときは、Lowレベルの信号を出力す
る。 (実施の形態3の作用・効果)以下、本実施の形態にか
かる直流−直流変換装置(DC−DC CONVERT
ER)の作用・効果について述べる。
Further, the OR circuit OR3 is provided with a voltage comparator I
When a Low level signal is input from both circuits of C1 and the voltage comparator IC2, that is, the input voltage of the DC-DC converter (DC-DC CONVERTER) is equal to or lower than the reference voltage e1, and the DC-DC. Converter (D
When the output voltage of (C-DC CONVERTER) is equal to or lower than the reference voltage e3, a Low level signal is output. (Operation / Effect of Third Embodiment) Hereinafter, the DC-DC converter according to the present embodiment (DC-DC CONVERT).
The action and effect of ER) will be described.

【0314】(1)直流−直流変換装置(DC−DC
CONVERTER)が正常に動作している場合直流−
直流変換装置(DC−DC CONVERTER)が正
常に動作している場合、すなわち、直流−直流変換装置
(DC−DC CONVERTER)の入力電圧が基準
電圧e1以下であり、且つ、直流−直流変換装置(DC
−DCCONVERTER)の出力電圧が基準電圧e3
以下である場合は、電圧比較器IC1と電圧比較器IC
2とはLowレベルの信号を出力することになる。
(1) DC-DC converter (DC-DC
CONVERTER) is operating normally DC-
When the direct current converter (DC-DC CONVERTER) is operating normally, that is, the input voltage of the direct current-direct current converter (DC-DC CONVERTER) is the reference voltage e1 or less, and the direct current-direct current converter ( DC
-DCCONVERTER) output voltage is reference voltage e3
In the following cases, the voltage comparator IC1 and the voltage comparator IC
2 means to output a low level signal.

【0315】電圧比較器IC1と電圧比較器ICとから
出力されたLowレベルの信号は、論理和回路OR3に
入力される。この場合、論理和回路OR3は、Lowレ
ベルの信号を出力する。
Low level signals output from the voltage comparators IC1 and IC are input to the OR circuit OR3. In this case, the OR circuit OR3 outputs a Low level signal.

【0316】論理和回路OR3から出力されたLowレ
ベルの信号は、制御回路CTLのフリップフロップFF
のセット端子Sに入力される。そして、フリップフロッ
プFFは、入力したLowレベルの信号を記憶する。こ
のとき、フリップフロップFFの出力端子Qは、フリッ
プフロップFFに記憶されているLowレベルの信号を
出力する。
The Low level signal output from the OR circuit OR3 is the flip-flop FF of the control circuit CTL.
Is input to the set terminal S of. Then, the flip-flop FF stores the input low-level signal. At this time, the output terminal Q of the flip-flop FF outputs the low-level signal stored in the flip-flop FF.

【0317】フリップフロップFFの出力端子Qから出
力されたLowレベルの信号は、論理和回路OR1と論
理和回路OR2とに入力される。フリップフロップFF
からのLowレベルの信号を入力した論理和回路OR1
は、同期整流制御回路13からの信号(Lowレベルの
信号、もしくは、Highレベルの信号)をそのまま出
力する。論理和回路OR1から出力された信号は、ドラ
イブ−2(11)に入力される。
The low-level signal output from the output terminal Q of the flip-flop FF is input to the OR circuit OR1 and the OR circuit OR2. Flip flop FF
OR circuit OR1 to which the Low level signal from
Outputs the signal (Low level signal or High level signal) from the synchronous rectification control circuit 13 as it is. The signal output from the OR circuit OR1 is input to the drive-2 (11).

【0318】ドライブ−2(11)は、論理和回路OR
1からの信号、すなわち、同期整流制御回路13からの
信号に従って同期整流用トランジスタTr2のオン状態
とオフ状態とを切り換える。この結果、ドライブ−2
(11)は、メインスイッチングトランジスタTr1が
オフ状態にあり、且つ、ダイオードD1がチョークコイ
ルL1に蓄積されたエネルギーを出力側へ放出している
期間、同期整流用トランジスタTr2をオン状態にする
ことができる。
Drive-2 (11) is an OR circuit OR
The synchronous rectification transistor Tr2 is switched between the ON state and the OFF state in accordance with the signal from the signal 1, that is, the signal from the synchronous rectification control circuit 13. As a result, drive-2
(11) can turn on the synchronous rectification transistor Tr2 while the main switching transistor Tr1 is in the off state and the diode D1 is releasing the energy stored in the choke coil L1 to the output side. it can.

【0319】また、フリップフロップFFからのLow
レベルの信号を入力した論理和回路OR2は、PWM比
較器9からの信号(Lowレベルの信号、もしくは、H
ighレベルの信号)をそのまま出力する。論理和回路
OR2から出力された信号は、ドライブ−1(10)に
入力される。
In addition, Low from the flip-flop FF
The OR circuit OR2 to which the level signal is input is the signal from the PWM comparator 9 (the signal of the Low level or the H level).
(high level signal) is output as it is. The signal output from the OR circuit OR2 is input to the drive-1 (10).

【0320】ドライブ−1(10)は、論理和回路OR
2からの信号、すなわわち、PWM比較器9からの信号
に従ってメインスイッチングトランジスタTr1のオン
状態とオフ状態とを切り換える。この結果、ドライブ−
1(10)は、三角波発振器8からの三角波がエラーア
ンプERA1からの電圧値よりも高いときに、メインス
イッチングトランジスタTr1をオン状態にし、三角波
発振器8からの三角波がエラーアンプERA1からの電
圧値よりも低いときにメインスイッチングトランジスタ
Tr1をオフ状態にすることができる。
Drive-1 (10) is an OR circuit OR
The main switching transistor Tr1 is switched between the on-state and the off-state according to the signal from 2, that is, the signal from the PWM comparator 9. As a result, drive-
1 (10) turns on the main switching transistor Tr1 when the triangular wave from the triangular wave oscillator 8 is higher than the voltage value from the error amplifier ERA1 so that the triangular wave from the triangular wave oscillator 8 is higher than the voltage value from the error amplifier ERA1. When it is low, the main switching transistor Tr1 can be turned off.

【0321】(2)直流−直流変換装置(DC−DC
CONVERTER)の入力電圧が過電圧状態に成った
場合直流−直流変換装置(DC−DC CONVERT
ER)に入力される電圧が過電圧になった場合、入力電
圧が基準電圧e1よりも大きくなるので、電圧比較器I
C1から出力される信号は、Highレベルを示す信号
になる。電圧比較器IC1から出力されたHighレベ
ルの信号は、論理和回路OR3に入力される。
(2) DC-DC converter (DC-DC
When the input voltage of the CONVERTER is in an overvoltage state DC-DC converter (DC-DC CONVERT)
When the voltage input to (ER) becomes an overvoltage, the input voltage becomes larger than the reference voltage e1. Therefore, the voltage comparator I
The signal output from C1 becomes a signal indicating a high level. The High level signal output from the voltage comparator IC1 is input to the OR circuit OR3.

【0322】一方、直流−直流変換装置(DC−DC
CONVERTER)の出力電圧は、基準電圧e3より
も小さいので、電圧比較器IC2から出力される信号
は、Lowレベルの信号になる。この電圧比較器IC2
から出力されたLowレベルの信号は、論理和回路OR
3に入力される。
On the other hand, a DC-DC converter (DC-DC
Since the output voltage of CONVERTER) is smaller than the reference voltage e3, the signal output from the voltage comparator IC2 becomes a low level signal. This voltage comparator IC2
The low-level signal output from the OR circuit OR
Input to 3.

【0323】このように、論理和回路OR3は、電圧比
較器IC1からのHighレベルの信号と、電圧比較器
IC2からのLowレベルの信号とを入力することにな
る。このとき、論理和回路OR3から出力される信号O
Vは、Highレベルの信号になる。論理和回路OR3
から出力されたHighレベルの信号は、制御回路CT
LのフリップフロップFFに入力される。
In this way, the OR circuit OR3 inputs the high level signal from the voltage comparator IC1 and the low level signal from the voltage comparator IC2. At this time, the signal O output from the OR circuit OR3
V becomes a high level signal. OR circuit OR3
The high level signal output from the control circuit CT
It is input to the L flip-flop FF.

【0324】論理和回路OR3からのHighレベルの
信号を入力したフリップフロップFFは、入力したHi
ghレベルの信号を記憶することになる。そして、フリ
ップフロップFFの出力端子Qは、フリップフロップF
Fに記憶されているHighレベルの信号を出力する。
The flip-flop FF to which the high-level signal from the OR circuit OR3 is input is
A gh level signal will be stored. The output terminal Q of the flip-flop FF is
The high level signal stored in F is output.

【0325】フリップフロップFFの出力端子Qから出
力されたHighレベルの信号は、論理和回路OR1及
び論理和回路OR2に入力される。フリップフロップF
FからのHighレベルの信号を入力した論理和回路O
R1は、同期整流制御回路13からの信号にかかわら
ず、Highレベルの信号を出力する。論理和回路OR
1からのHighレベルの信号を入力したドライブ−2
(11)は、チャージポンプ回路12からの電力を同期
整流用トランジスタTr2に供給する。このとき、同期
整流用トランジスタTr2は、オン状態になり、信号線
2と信号線26との間を接続する。
The High-level signal output from the output terminal Q of the flip-flop FF is input to the OR circuit OR1 and OR2. Flip flop F
OR circuit O to which a high level signal from F is input
R1 outputs a high-level signal regardless of the signal from the synchronous rectification control circuit 13. OR circuit OR
Drive that inputs High level signal from 1-2
(11) supplies the power from the charge pump circuit 12 to the synchronous rectification transistor Tr2. At this time, the synchronous rectification transistor Tr2 is turned on, and the signal line 2 and the signal line 26 are connected.

【0326】また、フリップフロップFFからのHig
hレベルの信号を入力した論理和回路OR2は、PWM
比較器9からの信号に関係なくHighレベルの信号を
出力する。
In addition, the high level from the flip-flop FF
The OR circuit OR2 to which the signal of the h level is input is PWM
A high-level signal is output regardless of the signal from the comparator 9.

【0327】論理和回路OR2から出力されたHigh
レベルの信号は、ドライブ−1(10)に入力される。
論理和回路OR2からのHighレベルの信号を入力し
たドライブ−1(10)は、チャージポンプ回路12か
らの電力をメインスイッチングトランジスタTr1に供
給する。このとき、メインスイッチングトランジスタT
r1はオン状態になり、信号線14と信号線1との間を
接続する。
High output from the OR circuit OR2
The level signal is input to the drive-1 (10).
The drive-1 (10) to which the High level signal from the OR circuit OR2 is input supplies the power from the charge pump circuit 12 to the main switching transistor Tr1. At this time, the main switching transistor T
r1 is turned on and connects between the signal line 14 and the signal line 1.

【0328】この結果、直流−直流変換装置(DC−D
C CONVERTER)に入力される電圧は、フュー
ズF1、信号線14、メインスイッチングトランジスタ
Tr1、信号線1、信号線2、同期整流用トランジスタ
Tr2、及び、信号線26を通ってグランドに印加され
る。このとき、過大な電流がフューズF1を流れること
になり、フューズF1が溶断される。
As a result, the DC-DC converter (DC-D
The voltage input to (C CONVERTER) is applied to the ground through the fuse F1, the signal line 14, the main switching transistor Tr1, the signal line 1, the signal line 2, the synchronous rectification transistor Tr2, and the signal line 26. At this time, an excessive current flows through the fuse F1, and the fuse F1 is blown.

【0329】従って、フューズF1が溶断されることに
より、直流−直流変換装置(DC−DC CONVER
TER)の構成要素、特に、直流−直流変換装置(DC
−DC CONVERTER)の入力部に設けられたコ
ンデンサC3に過大な電圧が印加されることを防止する
ことができ、コンデンサC3の焼損を防止することがで
きる。
Therefore, since the fuse F1 is blown, the DC-DC CONVERTER (DC-DC CONVERTER).
TER) components, especially DC-DC converters (DC
It is possible to prevent an excessive voltage from being applied to the capacitor C3 provided in the input part of (-DC CONVERTER), and to prevent the capacitor C3 from burning.

【0330】また、本実施の形態にかかる直流−直流変
換装置(DC−DC CONVERTER)によれば、
コンデンサC3として高耐圧の有機コンデンサを使用す
る必要がない上、焼損防止用のフューズが不要になり、
構成部品数が削減される。
Further, according to the DC-DC converter according to the present embodiment,
It is not necessary to use a high voltage organic capacitor as the capacitor C3, and a fuse for preventing burnout is unnecessary,
The number of components is reduced.

【0331】さらに、コンデンサC3の焼損防止用のフ
ューズが不要になったことにより、直流−直流変換装置
(DC−DC CONVERTER)内の抵抗が減少
し、直流−直流変換装置(DC−DC CONVERT
ER)の変換効率が向上する。
Furthermore, since the fuse for preventing the capacitor C3 from being burnt out is no longer needed, the resistance in the DC-DC converter (DC-DC CONVERTER) is reduced, and the DC-DC converter (DC-DC CONVERT) is reduced.
(ER) conversion efficiency is improved.

【0332】(3)直流−直流変換装置(DC−DC
CONVERTER)の出力電圧が過電圧状態になった
場合直流−直流変換装置(DC−DC CONVERT
ER)の出力電圧が過電圧状態になった場合、出力電圧
が基準電圧e3よりも大きくなるので、電圧比較器IC
2は、Highレベルの信号を出力することになる。電
圧比較器IC2から出力されたHighレベルの信号
は、信号線29を介して論理和回路OR3に入力され
る。
(3) DC-DC converter (DC-DC
When the output voltage of the CONVERTER goes into an overvoltage state DC-DC CONVERT
When the output voltage of (ER) becomes an overvoltage state, the output voltage becomes larger than the reference voltage e3, so the voltage comparator IC
2 outputs a high level signal. The high-level signal output from the voltage comparator IC2 is input to the logical sum circuit OR3 via the signal line 29.

【0333】一方、直流−直流変換装置(DC−DC
CONVERTER)の入力電圧は、基準電圧e1より
小さいので、電圧比較器IC1は、Lowレベルの信号
を出力することになる。電圧比較器IC1から出力され
たLowレベルの信号は、信号線23を介して論理和回
路OR3に入力される。
On the other hand, a DC-DC converter (DC-DC
Since the input voltage of CONVERTER) is smaller than the reference voltage e1, the voltage comparator IC1 outputs a low level signal. The low-level signal output from the voltage comparator IC1 is input to the OR circuit OR3 via the signal line 23.

【0334】電圧比較器IC1からのLowレベルの信
号と電圧比較器IC3からのHighレベルの信号とを
入力した論理和回路OR3は、Highレベルの信号を
出力する。この論理和回路OR3から出力されたHig
hレベルの信号は、制御回路CTLに入力される。
The OR circuit OR3 to which the low level signal from the voltage comparator IC1 and the high level signal from the voltage comparator IC3 are input outputs a high level signal. High output from the OR circuit OR3
The h-level signal is input to the control circuit CTL.

【0335】このとき、制御回路CTLは、前述の
(1)で説明したように、メインスイッチングトランジ
スタTr1と同期整流用トランジスタTr2とを強制的
にオン状態にし、直流−直流変換装置(DC−DC C
ONVERTER)の入力電圧を、フューズF1、信号
線14、メインスイッチングトランジスタTr1、信号
線1、信号線2、同期整流用トランジスタTr2、及
び、信号線26を介してグランドへ導通する。このと
き、過大な電流がフューズF1を流れることになり、フ
ューズF1が溶断される。
At this time, the control circuit CTL forcibly turns on the main switching transistor Tr1 and the synchronous rectification transistor Tr2 as described in (1) above, and the DC-DC converter (DC-DC). C
(ONVERTER) input voltage is conducted to the ground through the fuse F1, the signal line 14, the main switching transistor Tr1, the signal line 1, the signal line 2, the synchronous rectification transistor Tr2, and the signal line 26. At this time, an excessive current flows through the fuse F1, and the fuse F1 is blown.

【0336】この結果、直流−直流変換装置(DC−D
C CONVERTER)に入力される電圧が遮断され
ることになり、直流−直流変換装置(DC−DC CO
NVERTER)の負荷に過電圧が印加されることを防
止することができる。
As a result, the DC-DC converter (DC-D
The voltage input to the C CONVERTER is cut off, and the DC-DC converter (DC-DC CO)
It is possible to prevent an overvoltage from being applied to the load (NVERTER).

【0337】従って、本実施の形態にかかる直流−直流
変換装置(DC−DC CONVERTER)によれ
ば、直流−直流変換装置(DC−DC CONVERT
ER)の出力電圧が過電圧状態になった場合に、直流−
直流変換装置(DC−DC CONVERTER)の回
路、及び、負荷を確実に保護することができる。
Therefore, according to the DC-DC converter according to the present embodiment, the DC-DC converter (DC-DC CONVERT).
ER) output voltage becomes overvoltage, DC-
It is possible to reliably protect the circuit of the DC converter (DC-DC CONVERTER) and the load.

【0338】また、本実施の形態にかかる直流−直流変
換装置(DC−DC CONVERTER)によれば、
平滑用のコンデンサC1として高耐圧の有機コンデンサ
を使用する必要がない上、焼損防止用のフューズが不要
になり、構成部品数が削減される。
Further, according to the direct current-direct current converter (DC-DC CONVERTER) of the present embodiment,
It is not necessary to use a high withstand voltage organic capacitor as the smoothing capacitor C1, and a fuse for preventing burnout is unnecessary, and the number of constituent parts is reduced.

【0339】さらに、平滑用のコンデンサC1の焼損防
止用のフューズが不要になったことにより、直流−直流
変換装置(DC−DC CONVERTER)内の抵抗
が減少し、直流−直流変換装置(DC−DC CONV
ERTER)の変換効率が向上する。
Further, since the fuse for preventing the burning of the smoothing capacitor C1 is not necessary, the resistance in the DC-DC converter (DC-DC CONVERTER) is reduced, and the DC-DC converter (DC-DC) is reduced. DC CONV
ERTER) conversion efficiency is improved.

【0340】〈実施の形態4〉図10は、本発明にかか
る直流−直流変換装置(DC−DC CONVERTE
R)の第4の実施の形態を示す図である。尚、同図にお
いて、前述の第3の実施の形態と同一の構成要素には同
一の名称及び符号を付している。
<Fourth Embodiment> FIG. 10 shows a DC-DC converter according to the present invention.
It is a figure which shows 4th Embodiment of R). In the figure, the same components and elements as those of the third embodiment are designated by the same names and reference numerals.

【0341】(直流−直流変換装置(DC−DC CO
NVERTER)の構成)直流−直流変換装置(DC−
DC CONVERTER)は、フューズF1、電圧比
較器IC1、電源e1、コンデンサC3、コンデンサC
2、制御回路CTL、メインスイッチングトランジスタ
Tr1、同期整流用トランジスタTr2、ダイオードD
1、チョークコイルL1、抵抗R1、コンデンサC1、
電圧比較器IC2、及び、電源e3を備えている。
(DC-DC converter (DC-DC CO
Configuration of NVERTER) DC-DC converter (DC-
DC CONVERTER) is a fuse F1, a voltage comparator IC1, a power supply e1, a capacitor C3, a capacitor C
2, control circuit CTL, main switching transistor Tr1, synchronous rectification transistor Tr2, diode D
1, choke coil L1, resistor R1, capacitor C1,
It is provided with a voltage comparator IC2 and a power supply e3.

【0342】(直流−直流変換装置(DC−DC CO
NVERTER)を構成する回路の接続形態)ここで、
上記の構成要素の接続形態について述べる。尚、ここで
は、前述の第3の実施の形態と異なる接続形態について
のみ説明する。
(DC-DC converter (DC-DC CO
NVERTER) circuit connection form) where:
The connection form of the above components will be described. It should be noted that, here, only the connection form different from the third embodiment will be described.

【0343】電圧比較器IC1の出力端子は、信号線2
3を介して制御回路CTLと直接接続される。この場
合、電圧比較器IC1から出力される信号OV1は、信
号線23を介して制御回路CTLに入力される。
The output terminal of the voltage comparator IC1 is the signal line 2
3 is directly connected to the control circuit CTL. In this case, the signal OV1 output from the voltage comparator IC1 is input to the control circuit CTL via the signal line 23.

【0344】また、電圧比較器IC2の出力端子は、信
号線29を介して制御回路CTLと直接接続される。こ
の場合、電圧比較器IC2から出力される信号OV2
は、信号線29を介して制御回路CTLに入力される。
The output terminal of the voltage comparator IC2 is directly connected to the control circuit CTL via the signal line 29. In this case, the signal OV2 output from the voltage comparator IC2
Is input to the control circuit CTL via the signal line 29.

【0345】その他の接続形態は、前述の第3の実施の
形態と同一である。(直流−直流変換装置(DC−DC
CONVERTER)を構成する回路の機能)次に、
上記の各構成要素の機能について述べる。尚、前述の第
3の実施の形態と同一の構成要素については説明を省略
する。
The other connection forms are the same as those of the above-mentioned third embodiment. (DC-DC converter (DC-DC
CONVERTER) function of the circuits that make up)
The functions of the above components will be described. The description of the same components as those in the third embodiment will be omitted.

【0346】(制御回路CTL)制御回路CTLは、電
圧比較器IC1の出力端子と信号線23を介して接続さ
れており、電圧比較器IC1から出力される信号OV1
を入力する。
(Control Circuit CTL) The control circuit CTL is connected to the output terminal of the voltage comparator IC1 via the signal line 23 and outputs the signal OV1 output from the voltage comparator IC1.
Enter.

【0347】また、制御回路CTLは、電圧比較器IC
2の出力端子と信号線29を介して接続されており、電
圧比較器IC2から出力される信号OV2を入力する。
この場合、制御回路CTLは、電圧比較器IC1からの
信号OV1として、直流−直流変換装置(DC−DC
CONVERTER)の入力電圧が過電圧状態にあるこ
とを示す信号(Highレベルの信号)を入力すると、
メインスイッチングトランジスタTr1及び同期整流用
トランジスタTr2を強制的にオン状態にして、フュー
ズF1が溶断されるようにする。
Also, the control circuit CTL is a voltage comparator IC.
The signal OV2 output from the voltage comparator IC2 is input.
In this case, the control circuit CTL uses the DC-DC converter (DC-DC) as the signal OV1 from the voltage comparator IC1.
When a signal (high level signal) indicating that the input voltage of CONVERTER) is in an overvoltage state is input,
The main switching transistor Tr1 and the synchronous rectification transistor Tr2 are forcibly turned on so that the fuse F1 is blown.

【0348】また、制御回路CTLは、電圧比較器IC
2からの信号OV2として、直流−直流変換装置(DC
−DC CONVERTER)の出力電圧が過電圧状態
にあることを示す信号(Highレベルの信号)を入力
すると、メインスイッチングトランジスタTr1を強制
的にオフ状態にすると同時に、同期整流用トランジスタ
Tr2を強制的にオン状態にして、直流−直流変換装置
(DC−DC CONVERTER)の出力電圧がグラ
ンドレベルにクランプされるようにする。
Also, the control circuit CTL is a voltage comparator IC.
2 as a signal OV2 from the DC-DC converter (DC
-When a signal (high level signal) indicating that the output voltage of -DC CONVERTER is in an overvoltage state is input, the main switching transistor Tr1 is forcibly turned off and at the same time the synchronous rectification transistor Tr2 is forcibly turned on. The state is set so that the output voltage of the DC-DC CONVERTER is clamped to the ground level.

【0349】ここで、上記の機能を実現する制御回路C
TLの内部構成について述べる。 (制御回路CTLの構成)制御回路CTLは、図11に
示すように、電源7、三角波発振器8、PWM比較器
9、チャージポンプ回路12、同期整流制御回路13、
フリップフロップFF1、フリップフロップFF2、ド
ライブ−1(10)、ドライブ−2(11)、分割抵抗
R2/R3、エラーアンプERA1、ERA2、論理積
回路AND1、論理和回路OR1、論理和回路OR4、
及び、論理和回路OR5を備えている(フリップフロッ
プFF1)フリップフロップFF1は、セット端子Sと
リセット端子Rとの2つの入力端子、及び、出力端子Q
を有している。
Here, the control circuit C for realizing the above function
The internal structure of the TL will be described. (Structure of Control Circuit CTL) As shown in FIG. 11, the control circuit CTL includes a power supply 7, a triangular wave oscillator 8, a PWM comparator 9, a charge pump circuit 12, a synchronous rectification control circuit 13,
Flip-flop FF1, flip-flop FF2, drive-1 (10), drive-2 (11), dividing resistors R2 / R3, error amplifiers ERA1 and ERA2, logical product circuit AND1, logical sum circuit OR1, logical sum circuit OR4,
The flip-flop FF1 including the OR circuit OR5 (flip-flop FF1) has two input terminals, a set terminal S and a reset terminal R, and an output terminal Q.
have.

【0350】フリップフロップFF1のセット端子S
は、電圧比較器IC1からの信号OV1を入力する。こ
のセット端子Sに信号OV1が入力されると、フリップ
フロップFF1は、入力された信号OV1を記憶する。
Set terminal S of flip-flop FF1
Receives the signal OV1 from the voltage comparator IC1. When the signal OV1 is input to the set terminal S, the flip-flop FF1 stores the input signal OV1.

【0351】また、フリップフロップFF1のリセット
端子Rは、外部からのオン指令値もしくはオフ指令値を
入力する。このリセット端子Rにオン指令値あるいはオ
フ指令値が入力されると、フリップフロップFF1は、
記憶内容をリセットして、Lowレベルの信号を記憶す
る。
The reset terminal R of the flip-flop FF1 receives an on command value or an off command value from the outside. When an ON command value or an OFF command value is input to the reset terminal R, the flip-flop FF1
The stored contents are reset and the Low level signal is stored.

【0352】さらに、フリップフロップFF1の出力端
子Qは、論理和回路OR1、及び、論理和回路OR4と
接続される。この出力端子Qは、フリップフロップFF
1が記憶している信号を出力する。
Further, the output terminal Q of the flip-flop FF1 is connected to the OR circuit OR1 and the OR circuit OR4. This output terminal Q is a flip-flop FF
1 outputs the stored signal.

【0353】例えば、直流−直流変換装置(DC−DC
CONVERTER)の入力電圧が基準電圧e1以下
である場合は、フリップフロップFF1のセット端子S
は、電圧比較器IC1からの信号OV1としてLowレ
ベルの信号を入力する。この場合、フリップフロップF
F1は、セット端子Sに入力されたLowレベルの信号
を記憶することになる。そして、フリップフロップFF
1の出力端子Qは、フリップフロップFF1に記憶され
たLowレベルの信号を出力することになる。
For example, a DC-DC converter (DC-DC
CONVERTER) input voltage is equal to or lower than the reference voltage e1, the set terminal S of the flip-flop FF1.
Inputs a low-level signal as the signal OV1 from the voltage comparator IC1. In this case, the flip-flop F
The F1 stores the low-level signal input to the set terminal S. And the flip-flop FF
The output terminal Q of 1 outputs the low-level signal stored in the flip-flop FF1.

【0354】また、直流−直流変換装置(DC−DC
CONVERTER)の入力電圧が基準電圧e1を超え
た場合(入力電圧が過電圧になった場合)は、フリップ
フロップFF1のセット端子Sは、電圧比較器IC1か
らの信号OV1としてHighレベルの信号を入力す
る。この場合、フリップフロップFF1は、セット端子
Sに入力されたHighレベルの信号を記憶することに
なる。そして、フリップフロップFF1の出力端子Q
は、フリップフロップFF1に記憶されたHighレベ
ルの信号を出力することになる。
A DC-DC converter (DC-DC)
When the input voltage of CONVERTER) exceeds the reference voltage e1 (when the input voltage becomes an overvoltage), the set terminal S of the flip-flop FF1 inputs a high level signal as the signal OV1 from the voltage comparator IC1. . In this case, the flip-flop FF1 stores the High level signal input to the set terminal S. The output terminal Q of the flip-flop FF1
Outputs the high-level signal stored in the flip-flop FF1.

【0355】(フリップフロップFF2)フリップフロ
ップFF2は、セット端子とリセット端子との2つの入
力端子、及び、非反転出力端子Qと反転出力端子*Qと
の2つの出力端子を有している。
(Flip-Flop FF2) The flip-flop FF2 has two input terminals, a set terminal and a reset terminal, and two output terminals, a non-inverting output terminal Q and an inverting output terminal * Q.

【0356】フリップフロップFF2のセット端子S
は、電圧比較器IC2からの信号OV2を入力する。フ
リップフロップFF2のリセット端子Rは、外部からの
オン指令値もしくはオフ指令値を入力する。リセット端
子にオン指令値あるいはオフ指令値が入力されると、フ
リップフロップFF2に記憶されている信号は、Low
レベルの信号にリセットされる。
Set terminal S of flip-flop FF2
Receives the signal OV2 from the voltage comparator IC2. The reset terminal R of the flip-flop FF2 inputs an ON command value or an OFF command value from the outside. When the ON command value or the OFF command value is input to the reset terminal, the signal stored in the flip-flop FF2 becomes Low.
Reset to level signal.

【0357】フリップフロップFF2の非反転出力端子
Qは、論理和回路OR5に接続される。この出力端子Q
は、フリップフロップFF2が記憶している信号をその
まま出力する。
The non-inverting output terminal Q of the flip-flop FF2 is connected to the OR circuit OR5. This output terminal Q
Outputs the signal stored in the flip-flop FF2 as it is.

【0358】例えば、直流−直流変換装置(DC−DC
CONVERTER)の出力電圧が基準電圧e3以下
である場合は、フリップフロップFF2のセット端子S
は、電圧比較器IC2からの信号OV2としてLowレ
ベルの信号を入力する。この場合、フリップフロップF
F2がセット端子Sに入力されたLowレベルの信号を
記憶することになり、非反転出力端子Qは、フリップフ
ロップFF2が記憶しているLowレベルの信号を出力
することになる。
For example, a DC-DC converter (DC-DC
CONVERTER) output voltage is equal to or lower than the reference voltage e3, the set terminal S of the flip-flop FF2.
Inputs a low-level signal as the signal OV2 from the voltage comparator IC2. In this case, the flip-flop F
F2 will store the Low level signal input to the set terminal S, and the non-inverting output terminal Q will output the Low level signal stored by the flip-flop FF2.

【0359】また、直流−直流変換装置(DC−DC
CONVERTER)の出力電圧が基準電圧e3を超え
た場合(出力電圧が過電圧になった場合)は、フリップ
フロップFF2のセット端子Sは、電圧比較器IC2か
らの信号OV2としてHighレベルの信号を入力す
る。この場合、フリップフロップFF2がセット端子S
に入力されたHighレベルの信号を記憶することにな
り、非反転出力端子Qは、フリップフロップFF2が記
憶しているHighレベルの信号を出力することにな
る。
Further, a DC-DC converter (DC-DC
When the output voltage of CONVERTER exceeds the reference voltage e3 (when the output voltage becomes an overvoltage), the set terminal S of the flip-flop FF2 inputs a high-level signal as the signal OV2 from the voltage comparator IC2. . In this case, the flip-flop FF2 has the set terminal S
The high-level signal input to is stored, and the non-inverting output terminal Q outputs the high-level signal stored in the flip-flop FF2.

【0360】フリップフロップFF2の反転出力端子*
Qは、論理積回路AND1に接続される。この反転出力
端子*Qは、フリップフロップFF2が記憶している信
号値を反転した値、つまりLowレベルとHighレベ
ルとを反転した信号を出力する。
Inverted output terminal of flip-flop FF2 *
Q is connected to the AND circuit AND1. The inverting output terminal * Q outputs a value obtained by inverting the signal value stored in the flip-flop FF2, that is, a signal obtained by inverting the Low level and the High level.

【0361】例えば、反転出力端子*Qは、フリップフ
ロップFF2が記憶している信号OV2がLowレベル
の信号ならば(直流−直流変換装置(DC−DC CO
NVERTER)の出力電圧が基準電圧e3以下なら
ば)、Highレベルの信号を出力することになる。ま
た、反転出力端子*Qは、フリップフロップFF2が記
憶している信号OV2がHighレベルの信号ならば
(直流−直流変換装置(DC−DC CONVERTE
R)の出力電圧が基準電圧e3を超えているならば)、
Lowレベルの信号を出力することになる。
For example, if the signal OV2 stored in the flip-flop FF2 is a low level signal, the inverting output terminal * Q (DC-DC converter (DC-DC CO
If the output voltage of NVERTER) is equal to or lower than the reference voltage e3), a high level signal is output. If the signal OV2 stored in the flip-flop FF2 is a high level signal, the inverting output terminal * Q (DC-DC CONVERTE
If the output voltage of R) exceeds the reference voltage e3),
A low level signal will be output.

【0362】(論理積回路AND1)論理積回路AND
1は、PWM比較器9から出力される信号とフリップフ
ロップFF2の反転出力端子*Qから出力される信号と
を入力する。この論理積回路AND1は、PWM比較器
9からの信号とフリップフロップFF2からの信号との
論理積を演算し、その演算結果を示す信号を出力する。
論理積回路AND1から出力された信号は、論理和回路
OR4に入力される。
(Logical product circuit AND1) logical product circuit AND
1 inputs the signal output from the PWM comparator 9 and the signal output from the inverting output terminal * Q of the flip-flop FF2. The AND circuit AND1 calculates the logical product of the signal from the PWM comparator 9 and the signal from the flip-flop FF2, and outputs a signal indicating the calculation result.
The signal output from the AND circuit AND1 is input to the OR circuit OR4.

【0363】例えば、直流−直流変換装置(DC−DC
CONVERTER)の出力電圧が基準電圧e3以下
の場合は、論理積回路AND1は、PWM比較器9から
の信号と、フリップフロップFF2の反転出力端子*Q
からのHighレベルの信号とを入力する。この場合、
論理積回路AND1は、PWM比較器9からの信号をそ
のまま出力することになる。
For example, a DC-DC converter (DC-DC
If the output voltage of CONVERTER) is equal to or lower than the reference voltage e3, the AND circuit AND1 outputs the signal from the PWM comparator 9 and the inverting output terminal * Q of the flip-flop FF2.
And a high-level signal from. in this case,
The AND circuit AND1 outputs the signal from the PWM comparator 9 as it is.

【0364】また、直流−直流変換装置(DC−DC
CONVERTER)の出力電圧が基準電圧e3より大
きくなった場合(出力電圧が過電圧になった場合)は、
論理積回路AND1は、PWM比較器9からの信号と、
フリップフロップFF2の反転出力端子*QからのLo
wレベルの信号とを入力することになる。この場合、論
理積回路AND1は、PWM比較器9からの信号に関係
なく、Lowレベルの信号を出力する。
In addition, a DC-DC converter (DC-DC
If the output voltage of CONVERTER) becomes larger than the reference voltage e3 (if the output voltage becomes an overvoltage),
The AND circuit AND1 and the signal from the PWM comparator 9
Lo from the inverting output terminal * Q of the flip-flop FF2
The signal of w level is input. In this case, the AND circuit AND1 outputs a low-level signal regardless of the signal from the PWM comparator 9.

【0365】(論理和回路OR4)論理和回路OR4
は、論理積回路AND1から出力される信号と、フリッ
プフロップFF1の出力端子Qから出力される信号とを
入力する。この論理和回路OR4は、論理積回路AND
1からの信号とフリップフロップFF1の出力端子Qか
らの信号との論理和を演算し、その演算結果を示す信号
を出力する。論理和回路OR4から出力された信号は、
ドライブ−1(10)に入力される。
(OR circuit OR4) OR circuit OR4
Inputs the signal output from the AND circuit AND1 and the signal output from the output terminal Q of the flip-flop FF1. This logical sum circuit OR4 is a logical product circuit AND
The logical sum of the signal from 1 and the signal from the output terminal Q of the flip-flop FF1 is calculated, and a signal indicating the calculation result is output. The signal output from the OR circuit OR4 is
Input to drive-1 (10).

【0366】例えば、直流−直流変換装置(DC−DC
CONVERTER)の入力電圧が基準電圧e1以下
であり、且つ、出力電圧が基準電圧e3以下である場合
は、論理和回路OR4は、論理積回路AND1からの信
号(PWM比較器9から出力された信号と同一の信号)
と、フリップフロップFF1の出力端子QからのLow
レベルの信号とを入力することになる。この場合、論理
和回路OR4は、論理積回路AND1からの信号、すな
わち、PWM比較器9からの信号をそのまま出力する。
For example, a DC-DC converter (DC-DC
If the input voltage of CONVERTER is equal to or lower than the reference voltage e1 and the output voltage is equal to or lower than the reference voltage e3, the OR circuit OR4 outputs the signal from the AND circuit AND1 (the signal output from the PWM comparator 9). Same signal as)
And Low from the output terminal Q of the flip-flop FF1
Level signal and will be input. In this case, the OR circuit OR4 outputs the signal from the AND circuit AND1, that is, the signal from the PWM comparator 9 as it is.

【0367】直流−直流変換装置(DC−DC CON
VERTER)の入力電圧が基準電圧e1より大きくな
り、且つ、出力電圧が基準電圧e3以下である場合は、
論理和回路OR4は、論理積回路AND1からの信号
(PWM比較器9から出力された信号と同一の信号)
と、フリップフロップFF1の出力端子QからのHig
hレベルの信号とを入力することになる。この場合、論
理和回路OR4は、論理積回路AND1からの信号に関
係なく、Highレベルの信号を出力する。
DC-DC converter (DC-DC CON
VERTER) input voltage is greater than the reference voltage e1 and the output voltage is less than or equal to the reference voltage e3,
The OR circuit OR4 outputs the signal from the AND circuit AND1 (the same signal as the signal output from the PWM comparator 9).
And High from the output terminal Q of the flip-flop FF1
The signal of the h level is input. In this case, the OR circuit OR4 outputs a high level signal regardless of the signal from the AND circuit AND1.

【0368】直流−直流変換装置(DC−DC CON
VERTER)の入力電圧が基準電圧e1以下であり、
且つ、出力電圧が基準電圧e3より大きくなった場合
は、論理和回路OR4は、論理積回路AND1からのL
ow信号と、フリップフロップFF1からのLowレベ
ルの信号とを入力することになる。この場合、論理和回
路OR4は、Lowレベルの信号を出力する。
DC-DC converter (DC-DC CON
VERTER) input voltage is less than or equal to the reference voltage e1
When the output voltage becomes higher than the reference voltage e3, the OR circuit OR4 outputs L from the AND circuit AND1.
The ow signal and the low level signal from the flip-flop FF1 are input. In this case, the OR circuit OR4 outputs a Low level signal.

【0369】(論理和回路OR1)論理和回路OR1
は、同期整流制御回路13から出力される信号と、フリ
ップフロップFF1の出力端子Qから出力される信号と
を入力する。そして、論理和回路OR1は、同期整流制
御回路13からの信号とフリップフロップFF1からの
信号との論理和を演算し、その演算結果を示す信号を出
力する。論理和回路OR1から出力された信号は、論理
和回路OR5に入力される。
(OR circuit OR1) OR circuit OR1
Inputs the signal output from the synchronous rectification control circuit 13 and the signal output from the output terminal Q of the flip-flop FF1. Then, the logical sum circuit OR1 calculates the logical sum of the signal from the synchronous rectification control circuit 13 and the signal from the flip-flop FF1, and outputs a signal indicating the calculation result. The signal output from the OR circuit OR1 is input to the OR circuit OR5.

【0370】例えば、直流−直流変換装置(DC−DC
CONVERTER)の入力電圧が基準電圧e1以下
である場合は、論理和回路OR1は、同期整流制御回路
13からの信号と、フリップフロップFF1からのLo
wレベルの信号とを入力することになる。この場合、論
理和回路OR1は、同期整流制御回路13からの信号を
そのまま出力する。
For example, a DC-DC converter (DC-DC
If the input voltage of CONVERTER) is equal to or lower than the reference voltage e1, the OR circuit OR1 outputs the signal from the synchronous rectification control circuit 13 and the Lo from the flip-flop FF1.
The signal of w level is input. In this case, the OR circuit OR1 outputs the signal from the synchronous rectification control circuit 13 as it is.

【0371】直流−直流変換装置(DC−DC CON
VERTER)の入力電圧が基準電圧e1よりも大きく
なった場合は、論理和回路OR1は、同期整流制御回路
13からの信号と、フリップフロップFF1からのHi
ghレベルの信号とを入力することになる。この場合、
論理和回路OR1は、同期整流制御回路13からの信号
に関係なく、Highレベルの信号を出力する。
DC-DC converter (DC-DC CON
(VERTER) input voltage becomes higher than the reference voltage e1, the OR circuit OR1 outputs the signal from the synchronous rectification control circuit 13 and the Hi from the flip-flop FF1.
A gh level signal is input. in this case,
The OR circuit OR1 outputs a high-level signal regardless of the signal from the synchronous rectification control circuit 13.

【0372】(論理和回路OR5)論理和回路OR5
は、論理和回路OR1から出力された信号と、フリップ
フロップFF2の出力端子Qから出力された信号とを入
力する。そして、論理和回路OR5は、論理和回路OR
1からの信号と、フリップフロップFF2からの信号と
の論理和を演算し、その演算結果を出力する。この論理
和回路OR5から出力された信号は、ドライブ−2(1
1)に入力される。
(OR circuit OR5) OR circuit OR5
Inputs the signal output from the OR circuit OR1 and the signal output from the output terminal Q of the flip-flop FF2. The OR circuit OR5 is the OR circuit OR.
The logical sum of the signal from 1 and the signal from the flip-flop FF2 is calculated, and the calculation result is output. The signal output from the OR circuit OR5 is the drive-2 (1
Input to 1).

【0373】例えば、直流−直流変換装置(DC−DC
CONVERTER)の入力電圧が基準電圧e1以下
であり、且つ、出力電圧が基準電圧e3以下である場合
は、論理和回路OR5は、論理和回路OR1からのHi
ghレベルの信号と、フリップフロップFF2の出力端
子QからのLowレベルの信号とを入力することにな
る。この場合、論理和回路OR5は、Highレベルの
信号を出力する。
For example, a DC-DC converter (DC-DC
If the input voltage of CONVERTER) is equal to or lower than the reference voltage e1 and the output voltage is equal to or lower than the reference voltage e3, the OR circuit OR5 outputs Hi
The gh level signal and the Low level signal from the output terminal Q of the flip-flop FF2 are input. In this case, the OR circuit OR5 outputs a high level signal.

【0374】直流−直流変換装置(DC−DC CON
VERTER)の入力電圧が基準電圧e1より大きく、
且つ、出力電圧が基準電圧e3以下である場合は、論理
和回路OR5は、論理和回路OR1からのHighレベ
ルの信号と、フリップフロップFF2の出力端子Qから
のLowレベルの信号とを入力することになる。この場
合、論理和回路OR5は、Highレベルの信号を出力
する。
DC-DC converter (DC-DC CON
VERTER) input voltage is greater than the reference voltage e1
When the output voltage is equal to or lower than the reference voltage e3, the OR circuit OR5 inputs the high level signal from the OR circuit OR1 and the low level signal from the output terminal Q of the flip-flop FF2. become. In this case, the OR circuit OR5 outputs a high level signal.

【0375】直流−直流変換装置(DC−DC CON
VERTER)の入力電圧が基準電圧e1以下であり、
且つ、出力電圧が基準電圧e3よりも大きくなった場合
は、論理和回路OR1からの信号(同期整流制御回路1
3から出力された信号と同一の信号)と、フリップフロ
ップFF2からのHighレベルの信号とを入力するこ
とになる。この場合、論理和回路OR5は、論理和回路
OR1からの信号に関係なく、Highレベルの信号を
出力する。
DC-DC converter (DC-DC CON
VERTER) input voltage is less than or equal to the reference voltage e1
When the output voltage becomes higher than the reference voltage e3, the signal from the OR circuit OR1 (the synchronous rectification control circuit 1
3) and the High level signal from the flip-flop FF2. In this case, the OR circuit OR5 outputs a high level signal regardless of the signal from the OR circuit OR1.

【0376】(ドライブ−1(10))ドライブ−1
(10)は、論理和回路OR4からの信号に応じて、メ
インスイッチングトランジスタTr1のオン状態とオフ
状態とを切り換える。
(Drive-1 (10)) Drive-1
(10) switches the main switching transistor Tr1 between the on state and the off state according to the signal from the OR circuit OR4.

【0377】例えば、ドライブ−1(10)は、論理和
回路OR4からのHighレベルの信号を入力したとき
に、チャージポンプ回路12から供給された電力をメイ
ンスイッチングトランジスタTr1に供給して、メイン
スイッチングトランジスタTr1をオン状態にする。
For example, the drive-1 (10) supplies the power supplied from the charge pump circuit 12 to the main switching transistor Tr1 when the High level signal from the OR circuit OR4 is input to the main switching transistor Tr1. The transistor Tr1 is turned on.

【0378】また、ドライブ−1(10)は、論理積回
路AND1からのLowレベルの信号を入力したとき
に、メインスイッチングトランジスタTr1に対する電
力供給を停止して、メインスイッチングトランジスタT
r1をオフ状態にする。 (実施の形態4の作用・効果)以下、本実施の形態にか
かる直流−直流変換装置(DC−DC CONVERT
ER)の作用・効果について述べる。
Further, the drive-1 (10) stops the power supply to the main switching transistor Tr1 when the Low level signal from the AND circuit AND1 is inputted, and the main switching transistor T1.
Turn off r1. (Operation / Effect of Fourth Embodiment) Hereinafter, a DC-DC converter according to the present embodiment (DC-DC CONVERT).
The action and effect of ER) will be described.

【0379】(1)直流−直流変換装置(DC−DC
CONVERTER)が正常に動作している場合直流−
直流変換装置(DC−DC CONVERTER)が正
常に動作している場合、すなわち、直流−直流変換装置
(DC−DC CONVERTER)の入力電圧が基準
電圧e1以下であり、且つ、直流−直流変換装置(DC
−DCCONVERTER)の出力電圧が基準電圧e3
以下である場合は、電圧比較器IC1と電圧比較器IC
2とはLowレベルの信号を出力することになる。
(1) DC-DC converter (DC-DC
CONVERTER) is operating normally DC-
When the direct current converter (DC-DC CONVERTER) is operating normally, that is, the input voltage of the direct current-direct current converter (DC-DC CONVERTER) is the reference voltage e1 or less, and the direct current-direct current converter ( DC
-DCCONVERTER) output voltage is reference voltage e3
In the following cases, the voltage comparator IC1 and the voltage comparator IC
2 means to output a low level signal.

【0380】電圧比較器IC1から出力されたLowレ
ベルの信号は、制御回路CTLのフリップフロップFF
1のセット端子Sに入力される。また、電圧比較器IC
2から出力されたLowレベルの信号は、制御回路CT
LのフリップフロップFF2のセット端子Sに入力され
る。
The Low level signal output from the voltage comparator IC1 is the flip-flop FF of the control circuit CTL.
1 is input to the set terminal S. Also, voltage comparator IC
The low level signal output from the control circuit CT is
It is input to the set terminal S of the L flip-flop FF2.

【0381】電圧比較器IC1からのLowレベルの信
号を入力したフリップフロップFF1は、入力したLo
wレベルの信号を記憶する。そして、フリップフロップ
FF1の出力端子Qは、Lowレベルの信号を出力す
る。フリップフロップFF1の出力端子Qから出力され
たLowレベルの信号は、論理和回路OR4と論理和回
路OR1とに入力される。
The flip-flop FF1 to which the low level signal from the voltage comparator IC1 is input is input to the input Lo signal.
The w level signal is stored. Then, the output terminal Q of the flip-flop FF1 outputs a Low level signal. The low-level signal output from the output terminal Q of the flip-flop FF1 is input to the OR circuit OR4 and the OR circuit OR1.

【0382】また、電圧比較器IC2からのLowレベ
ルの信号を入力したフリップフロップFF2は、入力し
たLowレベルの信号を記憶する。そして、フリップフ
ロップFF2の出力端子Qは、Lowレベルの信号を出
力し、出力端子*Qは、Highレベルの信号を出力す
る。フリップフロップFF2の出力端子Qから出力され
たLowレベルの信号は、論理和回路OR5に入力さ
れ、出力端子*Qから出力されたHighレベルの信号
は、論理積回路AND1に入力される。
The flip-flop FF2 to which the Low level signal from the voltage comparator IC2 is input stores the input Low level signal. The output terminal Q of the flip-flop FF2 outputs a low level signal, and the output terminal * Q outputs a high level signal. The low level signal output from the output terminal Q of the flip-flop FF2 is input to the logical sum circuit OR5, and the high level signal output from the output terminal * Q is input to the logical product circuit AND1.

【0383】論理積回路AND1は、フリップフロップ
FF2の出力端子*QからのHighレベルの信号を入
力する一方で、PWM比較器9からの信号を入力する。
このとき、論理積回路AND1は、PWM比較器9から
の信号をそのまま出力することになる。論理積回路AN
D1から出力された信号は、論理和回路OR4に入力さ
れる。
The AND circuit AND1 inputs the signal from the PWM comparator 9 while inputting the high level signal from the output terminal * Q of the flip-flop FF2.
At this time, the AND circuit AND1 directly outputs the signal from the PWM comparator 9. AND circuit AN
The signal output from D1 is input to the OR circuit OR4.

【0384】論理和回路OR4は、上記したように、フ
リップフロップFF1の出力端子QからのLowレベル
の信号と、論理積回路AND1からの信号(PWM比較
器9からの信号と同一の信号)とを入力する。この場
合、論理和回路OR4は、論理積回路AND1からの信
号、すなわち、PWM比較器9からの信号をそのまま出
力することになる。
As described above, the OR circuit OR4 receives the low level signal from the output terminal Q of the flip-flop FF1 and the signal from the AND circuit AND1 (the same signal as the signal from the PWM comparator 9). Enter. In this case, the OR circuit OR4 outputs the signal from the AND circuit AND1, that is, the signal from the PWM comparator 9 as it is.

【0385】論理和回路OR4から出力された信号(P
WM比較器9から出力された信号と同一の信号)は、ド
ライブ−1(10)に入力される。この結果、ドライブ
−1(10)は、PWM比較器9からの信号に応じてメ
インスイッチングトランジスタTr1のオン状態とオフ
状態とを切り換えることができる。
The signal (P
The same signal as the signal output from the WM comparator 9) is input to the drive-1 (10). As a result, the drive-1 (10) can switch the main switching transistor Tr1 between the on state and the off state according to the signal from the PWM comparator 9.

【0386】また、フリップフロップFF1の出力端子
QからのLowレベルの信号を入力した論理和回路OR
1は、同期整流制御回路13からの信号も入力する。こ
の場合、論理和回路OR1は、同期整流制御回路13か
らの信号をそのまま出力する。論理和回路OR1から出
力された信号(同期整流制御回路13から出力された信
号と同一の信号)は、論理和回路OR5に入力される。
Further, a logical sum circuit OR to which a Low level signal is inputted from the output terminal Q of the flip-flop FF1
1 also receives a signal from the synchronous rectification control circuit 13. In this case, the OR circuit OR1 outputs the signal from the synchronous rectification control circuit 13 as it is. The signal output from the OR circuit OR1 (the same signal as the signal output from the synchronous rectification control circuit 13) is input to the OR circuit OR5.

【0387】論理和回路OR5は、上記したように、論
理和回路OR1からの信号(同期整流制御回路13から
出力された信号と同一の信号)と、フリップフロップF
F2の出力端子QからのLowレベルの信号とを入力す
る。このとき、論理和回路OR5は、論理和回路OR1
からの信号、すなわち、同期整流制御回路13から出力
された信号と同一の信号を出力することになる。論理和
回路OR5から出力された信号(同期整流制御回路13
から出力された信号と同一の信号)は、ドライブ−2
(11)に入力される。この結果、ドライブ−2(1
1)は、同期整流制御回路13からの信号に従って、同
期整流用トランジスタTr2のオン状態とオフ状態とを
切り換えることができる。
The OR circuit OR5, as described above, uses the signal from the OR circuit OR1 (the same signal as the signal output from the synchronous rectification control circuit 13) and the flip-flop F.
A low level signal from the output terminal Q of F2 is input. At this time, the OR circuit OR5 changes to the OR circuit OR1.
The same signal as the signal output from the synchronous rectification control circuit 13 is output. The signal output from the OR circuit OR5 (the synchronous rectification control circuit 13
Signal that is the same as the signal output from the drive-2
It is input in (11). As a result, drive-2 (1
In 1), according to a signal from the synchronous rectification control circuit 13, the synchronous rectification transistor Tr2 can be switched between an on state and an off state.

【0388】(2)直流−直流変換装置(DC−DC
CONVERTER)の入力電圧が過電圧状態になった
場合、直流−直流変換装置(DC−DC CONVER
TER)に入力される電圧が過電圧状態になった場合
は、電圧比較器IC1は、Highレベルの信号を出力
する。また、直流−直流変換装置(DC−DC CON
VERTER)の出力電圧は基準電圧e3以下であるか
ら、電圧比較器IC2は、Lowレベルの信号を出力す
る。
(2) DC-DC converter (DC-DC
When the input voltage of the CONVERTER becomes an overvoltage state, a DC-DC converter (DC-DC CONVERTER)
When the voltage input to (TER) is in the overvoltage state, the voltage comparator IC1 outputs a high level signal. In addition, a DC-DC converter (DC-DC CON
Since the output voltage of VERTER) is equal to or lower than the reference voltage e3, the voltage comparator IC2 outputs a low level signal.

【0389】電圧比較器IC1から出力されたHigh
レベルの信号は、制御回路CTLのフリップフロップF
F1のセット端子Sに入力される。また、電圧比較器I
C2から出力されたLowレベルの信号は、制御回路C
TLのフリップフロップFF2のセット端子Sに入力さ
れる。
High output from the voltage comparator IC1
The level signal is the flip-flop F of the control circuit CTL.
It is input to the set terminal S of F1. In addition, the voltage comparator I
The low-level signal output from C2 is the control circuit C
It is input to the set terminal S of the flip-flop FF2 of TL.

【0390】電圧比較器IC1からのHighレベルの
信号を入力したフリップフロップFF1は、入力したH
ighレベルの信号を記憶する。そして、フリップフロ
ップFF1の出力端子Qは、Highレベルの信号を出
力する。フリップフロップFF1の出力端子Qから出力
されたHighレベルの信号は、論理和回路OR4と論
理和回路OR1とに入力される。
The flip-flop FF1 to which the High level signal from the voltage comparator IC1 is input is
The high level signal is stored. The output terminal Q of the flip-flop FF1 outputs a high level signal. The high-level signal output from the output terminal Q of the flip-flop FF1 is input to the OR circuit OR4 and the OR circuit OR1.

【0391】また、電圧比較器IC2からのLowレベ
ルの信号を入力したフリップフロップFF2は、入力し
たLowレベルの信号を記憶する。そして、フリップフ
ロップFF2の出力端子QはLowレベルの信号を出力
し、出力端子*QはHighレベルの信号を出力する。
フリップフロップFF2の出力端子Qから出力されたL
owレベルの信号は論理和回路OR5に入力され、出力
端子*Qから出力されたHighレベルの信号は論理積
回路AND1に入力される。
The flip-flop FF2 to which the Low level signal from the voltage comparator IC2 is input stores the input Low level signal. The output terminal Q of the flip-flop FF2 outputs a low level signal, and the output terminal * Q outputs a high level signal.
L output from the output terminal Q of the flip-flop FF2
The ow level signal is input to the OR circuit OR5, and the High level signal output from the output terminal * Q is input to the AND circuit AND1.

【0392】論理積回路AND1は、フリップフロップ
FF2の出力端子*QからのHighレベルの信号を入
力する一方で、PWM比較器9からの信号を入力してい
る。この場合、論理積回路AND1は、PWM比較器9
からの信号をそのまま出力することになる。この論理積
回路AND1から出力された信号(PWM比較器9から
出力された信号と同一の信号)は、論理和回路OR4に
入力される。
The AND circuit AND1 inputs the signal from the PWM comparator 9 while inputting the high level signal from the output terminal * Q of the flip-flop FF2. In this case, the AND circuit AND1 operates in the PWM comparator 9
The signal from will be output as it is. The signal output from the AND circuit AND1 (the same signal as the signal output from the PWM comparator 9) is input to the OR circuit OR4.

【0393】論理和回路OR4は、上記したように、論
理積回路AND1からの信号(PWM比較器9から出力
された信号と同一の信号)と、フリップフロップFF1
の出力端子QからのHighレベルの信号とを入力す
る。この場合、論理和回路OR4は、論理積回路AND
1からの信号(PWM比較器9から出力された信号と同
一の信号)に関係なく、Highレベルの信号を出力す
ることになる。この結果、ドライブ−1(10)は、P
WM比較器9から出力される信号に関係なく、メインス
イッチングトランジスタTr1をオン状態にする。
The OR circuit OR4, as described above, outputs the signal from the AND circuit AND1 (the same signal as the signal output from the PWM comparator 9) and the flip-flop FF1.
And a high level signal from the output terminal Q of. In this case, the logical sum circuit OR4 is the logical product circuit AND
A high level signal is output regardless of the signal from 1 (the same signal as the signal output from the PWM comparator 9). As a result, drive-1 (10)
The main switching transistor Tr1 is turned on regardless of the signal output from the WM comparator 9.

【0394】また、論理和回路OR1は、フリップフロ
ップFF1の出力端子QからのHighレベルの信号を
入力する一方で、同期整流制御回路13からの信号を入
力する。この場合、論理和回路OR1は、同期整流制御
回路13からの信号に関係なく、Highレベルの信号
を出力する。この論理和回路OR1から出力されたHi
ghレベルの信号は、論理和回路OR5に入力される。
Further, the OR circuit OR1 inputs the high level signal from the output terminal Q of the flip-flop FF1 and inputs the signal from the synchronous rectification control circuit 13. In this case, the OR circuit OR1 outputs a high-level signal regardless of the signal from the synchronous rectification control circuit 13. Hi output from the OR circuit OR1
The gh level signal is input to the OR circuit OR5.

【0395】論理和回路OR5は、上記したように、フ
リップフロップFF2の出力端子QからのLowレベル
の信号と、論理和回路OR1からのHighレベルの信
号とを入力する。このとき、論理和回路OR5は、Hi
ghレベルの信号を出力する。この結果、ドライブ−2
(11)は、同期整流制御回路13からの信号に関係な
く、同期整流用トランジスタTr2をオン状態にする。
As described above, the OR circuit OR5 inputs the Low level signal from the output terminal Q of the flip-flop FF2 and the High level signal from the OR circuit OR1. At this time, the OR circuit OR5 changes to Hi.
It outputs a gh level signal. As a result, drive-2
(11) turns on the synchronous rectification transistor Tr2 regardless of the signal from the synchronous rectification control circuit 13.

【0396】このように、直流−直流変換装置(DC−
DC CONVERTER)の入力電圧が過電圧状態に
なると、メインスイッチングトランジスタTr1及び同
期整流用トランジスタTr2は、強制的にオン状態にな
る。
As described above, the DC-DC converter (DC-
When the input voltage of DC CONVERTER) becomes the overvoltage state, the main switching transistor Tr1 and the synchronous rectification transistor Tr2 are forced to be in the ON state.

【0397】この結果、直流−直流変換装置(DC−D
C CONVERTER)に入力される電圧は、フュー
ズF1、信号線14、メインスイッチングトランジスタ
Tr1、信号線1、信号線2、同期整流用トランジスタ
Tr2、及び、信号線26を通ってグランドに印加され
る。このとき、過大な電流がフューズF1を流れること
になり、フューズF1が溶断される。
As a result, the DC-DC converter (DC-D
The voltage input to (C CONVERTER) is applied to the ground through the fuse F1, the signal line 14, the main switching transistor Tr1, the signal line 1, the signal line 2, the synchronous rectification transistor Tr2, and the signal line 26. At this time, an excessive current flows through the fuse F1, and the fuse F1 is blown.

【0398】従って、フューズF1が溶断されることに
より、直流−直流変換装置(DC−DC CONVER
TER)の構成要素、特に、直流−直流変換装置(DC
−DC CONVERTER)の入力部に設けられたコ
ンデンサC3に過大な電圧が印加されることを防止する
ことができ、コンデンサC3の焼損を防止することがで
きる。
Therefore, the fuse F1 is blown out, whereby the DC-DC converter (DC-DC CONVERTER).
TER) components, especially DC-DC converters (DC
It is possible to prevent an excessive voltage from being applied to the capacitor C3 provided in the input part of (-DC CONVERTER), and to prevent the capacitor C3 from burning.

【0399】さらに、本実施の形態にかかる直流−直流
変換装置(DC−DC CONVERTER)によれ
ば、コンデンサC3の焼損防止用フューズが不要にな
り、構成部品数が削減される。
Further, according to the DC-DC converter according to the present embodiment, the fuse for preventing the capacitor C3 from burning is unnecessary, and the number of constituent parts is reduced.

【0400】また、コンデンサC3の焼損防止用のフュ
ーズが不要になったことにより、直流−直流変換装置
(DC−DC CONVERTER)内の抵抗が減少
し、直流−直流変換装置(DC−DC CONVERT
ER)の変換効率が向上する。
Further, since the fuse for preventing the capacitor C3 from being burnt out is unnecessary, the resistance in the DC-DC converter (DC-DC CONVERTER) is reduced, and the DC-DC converter (DC-DC CONVERT) is reduced.
(ER) conversion efficiency is improved.

【0401】(3)信号線4が断線状態になった場合信
号線4が断線状態になると、前述の第1の実施の形態で
説明したように、直流−直流変換装置(DC−DC C
ONVERTER)の出力電圧は、過電圧状態に陥る虞
がある。
(3) When the signal line 4 is in the disconnection state When the signal line 4 is in the disconnection state, the DC-DC converter (DC-DC C) is used as described in the first embodiment.
The output voltage of (ONVERTER) may fall into an overvoltage state.

【0402】直流−直流変換装置(DC−DC CON
VERTER)の出力電圧が過電圧状態に陥ると、出力
電圧が基準電圧e3よりも大きくなるため、電圧比較器
IC2は、Highレベルの信号を出力することにな
る。
DC-DC converter (DC-DC CON
When the output voltage of (VERTER) falls into the overvoltage state, the output voltage becomes higher than the reference voltage e3, so that the voltage comparator IC2 outputs a high level signal.

【0403】一方、直流−直流変換装置(DC−DC
CONVERTER)の入力電圧は基準電圧e1以下で
あるから、電圧比較器IC1は、Lowレベルの信号を
出力する。
On the other hand, a DC-DC converter (DC-DC
Since the input voltage of CONVERTER) is equal to or lower than the reference voltage e1, the voltage comparator IC1 outputs a low level signal.

【0404】電圧比較器IC1から出力されたLowレ
ベルの信号は、制御回路CTLのフリップフロップFF
1のセット端子Sに入力される。また、電圧比較器IC
2から出力されたHighレベルの信号は、制御回路C
TLのフリップフロップFF2のセット端子Sに入力さ
れる。
The Low level signal output from the voltage comparator IC1 is the flip-flop FF of the control circuit CTL.
1 is input to the set terminal S. Also, voltage comparator IC
The High level signal output from the control circuit C
It is input to the set terminal S of the flip-flop FF2 of TL.

【0405】電圧比較器IC1からのLowレベルの信
号を入力したフリップフロップFF1は、入力したLo
wレベルの信号を記憶する。そして、フリップフロップ
FF1の出力端子Qは、Lowレベルの信号を出力す
る。フリップフロップFF1の出力端子Qから出力され
たLowレベルの信号は、論理和回路OR4と論理和回
路OR1とに入力される。
The flip-flop FF1 to which the Low level signal from the voltage comparator IC1 is input is input to the input Lo signal.
The w level signal is stored. Then, the output terminal Q of the flip-flop FF1 outputs a Low level signal. The low-level signal output from the output terminal Q of the flip-flop FF1 is input to the OR circuit OR4 and the OR circuit OR1.

【0406】また、電圧比較器IC2からのHighレ
ベルの信号を入力したフリップフロップFF2は、入力
したHighレベルの信号を記憶する。そして、フリッ
プフロップFF2の出力端子QはHighレベルの信号
を出力し、出力端子*QはLowレベルの信号を出力す
る。フリップフロップFF2の出力端子Qから出力され
たHighレベルの信号は論理和回路OR5に入力さ
れ、出力端子*Qから出力されたLowレベルの信号は
論理積回路AND1に入力される。
Further, the flip-flop FF2 to which the High level signal from the voltage comparator IC2 is input stores the input High level signal. The output terminal Q of the flip-flop FF2 outputs a high level signal, and the output terminal * Q outputs a low level signal. The high level signal output from the output terminal Q of the flip-flop FF2 is input to the OR circuit OR5, and the low level signal output from the output terminal * Q is input to the AND circuit AND1.

【0407】論理積回路AND1は、フリップフロップ
FF2の出力端子*QからのLowレベルの信号を入力
する一方で、PWM比較器9からの信号を入力してい
る。この場合、論理積回路AND1は、PWM比較器9
からの信号に関係なく、Lowレベルの信号を出力する
ことになる。この論理積回路AND1から出力されたL
owレベルの信号は、論理和回路OR4に入力される。
The AND circuit AND1 inputs the signal from the PWM comparator 9 while inputting the Low level signal from the output terminal * Q of the flip-flop FF2. In this case, the AND circuit AND1 operates in the PWM comparator 9
A low-level signal is output regardless of the signal from. L output from the AND circuit AND1
The ow level signal is input to the OR circuit OR4.

【0408】論理和回路OR4は、上記したように、論
理積回路AND1からのLowレベルの信号と、フリッ
プフロップFF1の出力端子QからのLowレベルの信
号とを入力する。この場合、論理和回路OR4は、Lo
wレベルの信号を出力することになる。この結果、ドラ
イブ−1(10)は、PWM比較器9から出力される信
号に関係なく、メインスイッチングトランジスタTr1
をオフ状態にする。
As described above, the OR circuit OR4 inputs the low level signal from the AND circuit AND1 and the low level signal from the output terminal Q of the flip-flop FF1. In this case, the OR circuit OR4 is Lo
A w level signal will be output. As a result, the drive-1 (10) is irrespective of the signal output from the PWM comparator 9, and the main switching transistor Tr1
To turn off.

【0409】また、論理和回路OR1は、フリップフロ
ップFF1の出力端子QからのLowレベルの信号を入
力する一方で、同期整流制御回路13からの信号を入力
する。この場合、論理和回路OR1は、同期整流制御回
路13からの信号をそのまま出力することになる。この
論理和回路OR1から出力された信号(同期整流制御回
路13から出力された信号と同一の信号)は、論理和回
路OR5に入力される。
Further, the OR circuit OR1 inputs the signal of the Low level from the output terminal Q of the flip-flop FF1 and inputs the signal from the synchronous rectification control circuit 13. In this case, the OR circuit OR1 outputs the signal from the synchronous rectification control circuit 13 as it is. The signal output from the OR circuit OR1 (the same signal as the signal output from the synchronous rectification control circuit 13) is input to the OR circuit OR5.

【0410】論理和回路OR5は、上記したように、フ
リップフロップFF2の出力端子QからのHighレベ
ルの信号と、論理和回路OR1からの信号(同期整流制
御回路13から出力された信号と同一の信号)とを入力
する。このとき、論理和回路OR5は、論理和回路OR
1からの信号(同期整流制御回路13から出力された信
号と同一の信号)に関係なく、Highレベルの信号を
出力する。この結果、ドライブ−2(11)は、同期整
流制御回路13からの信号に関係なく、同期整流用トラ
ンジスタTr2をオン状態にする。
As described above, the OR circuit OR5 is the same as the high level signal from the output terminal Q of the flip-flop FF2 and the signal from the OR circuit OR1 (the same signal as the signal output from the synchronous rectification control circuit 13). Signal) and input. At this time, the OR circuit OR5 is the OR circuit OR.
The high level signal is output regardless of the signal from 1 (the same signal as the signal output from the synchronous rectification control circuit 13). As a result, the drive-2 (11) turns on the synchronous rectification transistor Tr2 regardless of the signal from the synchronous rectification control circuit 13.

【0411】このように、直流−直流変換装置(DC−
DC CONVERTER)の出力電圧が過電圧状態に
なると、メインスイッチングトランジスタTr1が強制
的にオフ状態になると同時に、同期整流用トランジスタ
Tr2が強制的にオン状態になる。
As described above, the DC-DC converter (DC-
When the output voltage of DC CONVERTER) becomes an overvoltage state, the main switching transistor Tr1 is forcibly turned off, and at the same time, the synchronous rectification transistor Tr2 is forcibly turned on.

【0412】この結果、信号線26、同期整流用トラン
ジスタTr2、信号線2、信号線1、チョークコイルL
1、信号線15、抵抗R1、及び、信号線16が接続さ
れることになり、直流−直流変換装置(DC−DC C
ONVERTER)の出力電圧は、信号線26に接続さ
れたグランドの電圧(0V)にクランプされる。
As a result, the signal line 26, the transistor Tr2 for synchronous rectification, the signal line 2, the signal line 1, the choke coil L
1, the signal line 15, the resistor R1, and the signal line 16 are connected, and a DC-DC converter (DC-DC C
The output voltage of ONVERTER) is clamped to the voltage (0V) of the ground connected to the signal line 26.

【0413】従って、直流−直流変換装置(DC−DC
CONVERTER)の負荷に過電圧が印加されるこ
とを防止することができると同時に、直流−直流変換装
置(DC−DC CONVERTER)の構成要素、特
に、平滑用のコンデンサC1に過電圧が印加されること
を防止することができる。
Therefore, a DC-DC converter (DC-DC)
It is possible to prevent the overvoltage from being applied to the load of the CONVERTER, and at the same time, to prevent the overvoltage from being applied to the constituent elements of the DC-DC converter (DC-DC CONVERTER), particularly the smoothing capacitor C1. Can be prevented.

【0414】また、本実施の形態にかかる直流−直流変
換装置(DC−DC CONVERTER)によれば、
平滑用のコンデンサC1として高耐圧の有機コンデンサ
を使用する必要がない上、焼損防止用のフューズが不要
になり、構成部品数が削減される。
Further, according to the direct current-direct current converter (DC-DC CONVERTER) of the present embodiment,
It is not necessary to use a high withstand voltage organic capacitor as the smoothing capacitor C1, and a fuse for preventing burnout is unnecessary, and the number of constituent parts is reduced.

【0415】また、コンデンサC1の焼損防止用のフュ
ーズが不要になったことにより、直流−直流変換装置
(DC−DC CONVERTER)内の抵抗が減少
し、直流−直流変換装置(DC−DC CONVERT
ER)の変換効率が向上する。
Further, since the fuse for preventing the capacitor C1 from being burnt out is unnecessary, the resistance in the DC-DC converter is reduced, and the DC-DC converter (DC-DC CONVERT) is reduced.
(ER) conversion efficiency is improved.

【0416】(4)メインスイッチングトランジスタT
r1が短絡故障を発生した場合メインスイッチングトラ
ンジスタTr1が短絡故障を起こした場合、信号線14
と信号線1とが接続した状態になるため、直流−直流変
換装置(DC−DCCONVERTER)の出力電圧が
過電圧状態に陥る虞がある。
(4) Main switching transistor T
When r1 has a short circuit failure When the main switching transistor Tr1 has a short circuit failure, the signal line 14
Since the signal line 1 is connected to the signal line 1, the output voltage of the DC-DC converter (DC-DCCONVERTER) may fall into an overvoltage state.

【0417】メインスイッチングトランジスタTr1の
短絡故障によって出力電圧が過電圧状態に陥ると、出力
電圧が基準電圧e3より大きくなるため、電圧比較器I
C2がHighレベルの信号を出力することになる。
When the output voltage falls into the overvoltage state due to the short-circuit failure of the main switching transistor Tr1, the output voltage becomes larger than the reference voltage e3, so that the voltage comparator I
C2 will output a high level signal.

【0418】一方、直流−直流変換装置(DC−DC
CONVERTER)の入力電圧は基準電圧e1以下で
あるから、電圧比較器IC1から出力される信号OV1
はLowレベルの信号になる。
On the other hand, a DC-DC converter (DC-DC
Since the input voltage of CONVERTER) is equal to or lower than the reference voltage e1, the signal OV1 output from the voltage comparator IC1
Becomes a low level signal.

【0419】このとき、制御回路CTLは、前述の
(2)で説明したように、メインスイッチングトランジ
スタTr1を強制的にオフ状態にすると同時に同期整流
用トランジスタTr2を強制的にオン状態にする制御を
行う。但し、メインスイッチングトランジスタTr1が
短絡故障しているので、直流−直流変換装置(DC−D
CCONVERTER)に印加された電圧は、フューズ
F1、信号線14、メインスイッチングトランジスタT
r1、信号線1、信号線2、及び、同期整流用トランジ
スタTr2を介して短絡される。このとき、フューズF
1は、短絡電流によって溶断される。
At this time, the control circuit CTL controls the main switching transistor Tr1 to be forcibly turned off and the synchronous rectification transistor Tr2 forcibly turned on at the same time as described in (2) above. To do. However, since the main switching transistor Tr1 has a short circuit failure, a DC-DC converter (DC-D
The voltage applied to the CCONVERTER) is applied to the fuse F1, the signal line 14, the main switching transistor T
It is short-circuited via r1, the signal line 1, the signal line 2, and the synchronous rectification transistor Tr2. At this time, fuse F
1 is melted by a short circuit current.

【0420】この結果、直流−直流変換装置(DC−D
C CONVERTER)に印加される電圧が極短時間
のうちに遮断されることになり、直流−直流変換装置
(DC−DC CONVERTER)の負荷に過電圧が
印加されることを防止することができると同時に、直流
−直流変換装置(DC−DC CONVERTER)の
構成要素に過電圧が印加されることを防止することがで
きる。
As a result, the DC-DC converter (DC-D
The voltage applied to C COVERTER is cut off in an extremely short time, and it is possible to prevent the overvoltage from being applied to the load of the DC-DC converter. It is possible to prevent an overvoltage from being applied to the constituent elements of the DC-DC converter.

【0421】また、本実施の形態にかかる直流−直流変
換装置(DC−DC CONVERTER)によれば、
平滑用のコンデンサC1として高耐圧の有機コンデンサ
を使用する必要がない上、焼損防止用のフューズが不要
になり、構成部品数が削減される。
Further, according to the direct current-direct current converter (DC-DC CONVERTER) of the present embodiment,
It is not necessary to use a high withstand voltage organic capacitor as the smoothing capacitor C1, and a fuse for preventing burnout is unnecessary, and the number of constituent parts is reduced.

【0422】さらに、平滑用のコンデンサC1の焼損防
止用のフューズが不要になったことにより、直流−直流
変換装置(DC−DC CONVERTER)内の抵抗
が減少し、直流−直流変換装置(DC−DC CONV
ERTER)の変換効率が向上する。
Further, since the fuse for preventing the burning of the smoothing capacitor C1 is not required, the resistance in the DC-DC converter (DC-DC CONVERTER) is reduced, and the DC-DC converter (DC-DC) is reduced. DC CONV
ERTER) conversion efficiency is improved.

【0423】[0423]

【発明の効果】本発明にかかる直流−直流変換装置(D
C−DC CONVERTER)によれば、直流−直流
変換装置の入出力電圧が過電圧状態になった場に第1の
スイッチ素子と第2のスイッチ素子(メインスイッチン
グトランジスタと同期整流用トランジスタ)とを過電圧
保護回路として使用することにより、回路構成を複雑に
することなく、直流−直流変換装置の構成要素、及び、
直流−直流変換装置の負荷に過電圧が印加されることを
防止することができる。
The DC-DC converter according to the present invention (D
According to C-DC CONVERTER, when the input / output voltage of the DC-DC converter is in the overvoltage state, the first switching element and the second switching element (main switching transistor and synchronous rectification transistor) are overvoltage-controlled. By using as a protection circuit, without complicating the circuit configuration, the components of the DC-DC converter, and,
It is possible to prevent an overvoltage from being applied to the load of the DC-DC converter.

【0424】この結果、直流−直流変換装置に使用され
る有機コンデンサ等の発煙及び発火を防止するととも
に、直流−直流変換装置(DC−DC CONVERT
ER)の小型化と変換効率の向上とを図ることができ
る。
As a result, it is possible to prevent smoking and ignition of the organic condenser used in the DC-DC converter, and to prevent the DC-DC CONVERT device (DC-DC CONVERT).
(ER) can be downsized and conversion efficiency can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明にかかる直流−直流変換装置(DC−D
C CONVERTER)の第1の実施の形態の構成を
示す図
FIG. 1 is a DC-DC converter (DC-D) according to the present invention.
A diagram showing the configuration of the first embodiment of C CONVERTER).

【図2】第1の実施の形態にかかる制御回路CTLの内
部構成を示す図
FIG. 2 is a diagram showing an internal configuration of a control circuit CTL according to the first embodiment.

【図3】第1の実施の形態にかかる直流−直流変換装置
(DC−DC CONVERTER)の他の実施態様を
示す図
FIG. 3 is a view showing another embodiment of the DC-DC converter according to the first embodiment (DC-DC CONVERTER).

【図4】図3の直流−直流変換装置(DC−DC CO
NVERTER)に対応する制御回路CTLの内部構成
を示す図
4 is a DC-DC converter of FIG. 3 (DC-DC CO
NVERTER) corresponding to the internal configuration of the control circuit CTL

【図5】本発明にかかる直流−直流変換装置(DC−D
C CONVERTER)の第2の実 施の形態の構成
を示す図
FIG. 5 is a DC-DC converter (DC-D) according to the present invention.
The figure which shows the structure of the 2nd implementation form of C CONVERTER).

【図6】第2の実施の形態にかかる制御回路CTLの内
部構成を示す図
FIG. 6 is a diagram showing an internal configuration of a control circuit CTL according to a second embodiment.

【図7】第2の実施の形態にかかる直流−直流変換装置
(DC−DC CONVERTER)の他の実施態様を
示す図
FIG. 7 is a view showing another embodiment of the DC-DC converter according to the second embodiment (DC-DC CONVERTER).

【図8】図7の直流−直流変換装置(DC−DC CO
NVERTER)に対応する制御回路CTLの内部構成
を示す図
8 is a DC-DC converter of FIG. 7 (DC-DC CO
NVERTER) corresponding to the internal configuration of the control circuit CTL

【図9】本発明にかかる直流−直流変換装置(DC−D
C CONVERTER)の第3の実施の形態の構成を
示す図
FIG. 9 is a DC-DC converter (DC-D) according to the present invention.
A diagram showing the configuration of the third embodiment of C CONVERTER).

【図10】本発明にかかる直流−直流変換装置(DC−
DC CONVERTER)の第4の実施の形態の構成
を示す図
FIG. 10 is a DC-DC converter according to the present invention (DC-
A diagram showing a configuration of a fourth embodiment of DC CONVERTER).

【図11】第4の実施の形態にかかる制御回路CTLの
内部構成を示す図
FIG. 11 is a diagram showing an internal configuration of a control circuit CTL according to a fourth embodiment.

【図12】従来の直流−直流変換装置(DC−DC C
ONVERTER)の構成を示す図
FIG. 12 is a conventional DC-DC converter (DC-DC C
ONVERTER) configuration diagram

【符号の説明】[Explanation of symbols]

1・・・・信号線 2・・・・信号線 14・・・信号線 FF・・・フリップフロップ Tr1・・メインスイッチングトランジスタ Tr2・・同期整流用トランジスタ IC1・・電圧比較器 IC2・・電圧比較器 CTL・・制御回路 L1・・・チョークコイル F1・・・フューズ e1・・・電源 e2・・・電源 C1・・・コンデンサ C2・・・コンデンサ 1 ... Signal line 2 ... Signal line 14 ... Signal line FF: flip-flop Tr1 ... Main switching transistor Tr2 · · Transistor for synchronous rectification IC1 ... Voltage comparator IC2 ... Voltage comparator CTL ... Control circuit L1 ... Choke coil F1 ... Fuse e1 ... power supply e2 ... power supply C1 ... Capacitor C2: Capacitor

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−199740(JP,A) 特開 平4−54864(JP,A) 特開 昭63−59763(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 3/155 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-5-199740 (JP, A) JP-A-4-54864 (JP, A) JP-A-63-59763 (JP, A) (58) Field (Int.Cl. 7 , DB name) H02M 3/155

Claims (43)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】電源からの電力を蓄積する蓄積手段と、 前記電源と前記蓄積手段の接続と切断とを切り換える第
1のスイッチ素子と、 前記蓄積手段とグランドとの間に設けられて前記蓄積手
段とグランドの接続と切断とを切り換える第2のスイッ
チ素子と、 前記第1のスイッチ素子と前記第2のスイッチ素子とを
交互に接続状態にして、前記蓄積手段からの出力電圧が
一定値を保つようにする制御手段とを備えた同期整流方
式の直流−直流変換装置であり、 前記蓄積手段からの出力電圧を監視して、前記出力電圧
が所定の電圧値を超えたときに信号を出力する過電圧検
出手段と、 前記過電圧検出手段からの信号を入力したときに、前記
第1のスイッチ素子に対して切断状態にするよう制御す
るとともに前記第2のスイッチ素子に対して接続状態に
するよう制御して、前記蓄積手段からの出力電圧をグラ
ンドレベルにクランプするクランプ手段と、を備える同
期整流方式の直流−直流変換装置。
1. A storage unit for storing electric power from a power source, a first switch element for switching connection and disconnection of the power source and the storage unit, and the storage unit provided between the storage unit and ground. The second switch element for switching between connecting and disconnecting the means and the ground, and the first switch element and the second switch element are alternately connected to each other, and the output voltage from the accumulating means has a constant value. A DC-DC converter of a synchronous rectification system having a control unit for keeping the output voltage, monitoring the output voltage from the storage unit, and outputting a signal when the output voltage exceeds a predetermined voltage value. And an overvoltage detection means for controlling the first switch element to be in a disconnection state and a connection to the second switch element when a signal from the overvoltage detection means is input. And controls so that the state, DC synchronous rectification comprising a clamping means, the clamping the output voltage from said storage means to the ground level - DC converter.
【請求項2】前記過電圧検出手段は、基準電圧を発生す
る基準電圧発生手段と、 前記基準電圧と前記蓄積手段からの出力電圧とを比較し
て、前記出力電圧が前記基準電圧より大きくなったとき
に前記信号を出力する電圧比較手段と、を備える請求項
1記載の直流−直流変換装置.
2. The overvoltage detecting means compares a reference voltage generating means for generating a reference voltage with the output voltage from the accumulating means, and the output voltage becomes larger than the reference voltage. The DC-DC converter according to claim 1, further comprising a voltage comparison unit that outputs the signal.
【請求項3】前記第1のスイッチ素子が短絡状態で故障
したときに、前記第2のスイッチ素子を接続状態にし
て、前記電源からの電圧を短絡させる短絡手段を更に備
える請求項1記載の同期整流方式の直流−直流変換装
置。
3. The circuit according to claim 1, further comprising short-circuiting means for short-circuiting the voltage from the power supply when the first switch element fails in a short-circuited state to bring the second switch element into a connected state. Synchronous rectification DC-DC converter.
【請求項4】前記短絡手段により短絡された電力によっ
て前記電源からの入力を遮断する遮断手段を更に備える
請求項3記載の同期整流方式の直流−直流変換装置。
4. The DC-DC converter of the synchronous rectification system according to claim 3, further comprising a cutoff unit that cuts off an input from the power source by the electric power short-circuited by the short-circuiting unit.
【請求項5】前記遮断手段は、前記短絡手段により短絡
された電力によって溶断されるフューズである請求項4
記載の同期整流方式の直流−直流変換装置。
5. The cutoff means is a fuse blown by the electric power short-circuited by the short-circuit means.
Synchronous rectification type DC-DC converter.
【請求項6】前記電源と前記第1のスイッチ素子との間
に設けられ、前記電源からの入力を遮断する遮断手段を
更に備える請求項1記載の同期整流方式の直流―直流変
換装置。
6. The synchronous rectification type DC-DC converter according to claim 1, further comprising a cutoff unit which is provided between the power supply and the first switch element and which cuts off an input from the power supply.
【請求項7】前記第1のスイッチ素子が故障したとき
に、 前記クランプ手段は、前記第2のスイッチ素子を接続状
態にすることにより前記電源からの電力を短絡させ、 前記遮断手段は、前記クランプ手段によって短絡された
電力を利用して前記電源からの入力を遮断する請求項6
に記載の同期整流方式の直流−直流変換装置。
7. When the first switch element fails, the clamp means short-circuits the electric power from the power source by putting the second switch element into a connected state, and the cutoff means comprises: 7. The input from the power supply is cut off by using the electric power short-circuited by the clamp means.
The DC-DC converter of the synchronous rectification method according to item 1.
【請求項8】電源からの電力を蓄積する蓄積手段と、 前記電源と前記蓄積手段の接続と切断とを切り換える第
1のスイッチと、 前記蓄積手段とグランドとの間に配置され、前記蓄積手
段とグランドの接続と切断とを切り換える第2スイッチ
と、 前記第1のスイッチ素子と前記第2のスイッチ素子とを
交互に接続状態にして、前記蓄積手段からの出力電圧が
一定値を保つようにする制御手段と、 前記蓄積手段の出力電圧が所定の電圧値を越えたことを
検出する検出手段と、 前記検出手段の検出に応じて、前記第1のスイッチに対
して切断状態にするよう制御するとともに、前記第2の
スイッチに対して接続状態にするよう制御するクランプ
手段と、を備える同期整流方式の直流−直流変換装置。
8. A storage unit for storing electric power from a power source, a first switch for switching connection and disconnection of the power source and the storage unit, and a storage unit arranged between the storage unit and the ground. A second switch for switching between connecting and disconnecting the ground and the ground, and the first switch element and the second switch element are alternately connected so that the output voltage from the storage means maintains a constant value. Control means, detecting means for detecting that the output voltage of the accumulating means exceeds a predetermined voltage value, and controlling the first switch to be in a disconnection state in response to the detection of the detecting means. And a clamp means for controlling the second switch to be in a connected state, and a synchronous rectification type DC-DC converter.
【請求項9】前記検出手段は、 基準電圧を発生する基準電圧発生手段と、 前記基準電圧と前記蓄積手段の出力電圧とを比較し、前
記蓄積手段の出力電圧が前記基準電圧より大きくなった
ときに信号を出力する電圧比較手段と、を備える請求項
8記載の同期整流方式の直流−直流変換装置。
9. The detecting means compares a reference voltage generating means for generating a reference voltage with the output voltage of the accumulating means, and the output voltage of the accumulating means is larger than the reference voltage. 9. The DC-DC converter of the synchronous rectification system according to claim 8, further comprising a voltage comparison unit that outputs a signal at times.
【請求項10】前記第1のスイッチが短絡状態で故障し
たときに、第2のスイッチを強制的に接続状態にするこ
とにより、電源からの電力を短絡させる短絡手段を更に
備える請求項8記載の同期整流方式の直流−直流変換装
置。
10. The short-circuit means for short-circuiting the power from the power supply by forcing the second switch into the connection state when the first switch fails in the short-circuit state. Synchronous rectification type DC-DC converter.
【請求項11】前記電源からの入力を遮断する遮断手段
を更に備える請求項10記載の同期整流方式の直流−直
流変換装置。
11. The DC-DC converter of the synchronous rectification system according to claim 10, further comprising a cutoff unit that cuts off an input from the power source.
【請求項12】前記遮断手段は、フューズである請求項
11記載の同期整流方式の直流−直流変換装置。
12. The DC-DC converter of the synchronous rectification system according to claim 11, wherein the breaking means is a fuse.
【請求項13】前記電源と前記第1のスイッチ素子との
間に設けられ、前記電源からの入力を遮断する遮断手段
を更に傭える請求項8記載の同期整流方式の直流−直流
変換装置。
13. The DC-DC converter of the synchronous rectification system according to claim 8, further comprising a shutoff means provided between the power source and the first switch element for shutting off an input from the power source.
【請求項14】前記第1のスイッチ素子が故障したとき
に、 前記クランプ手段は、前記第2のスイッチ素子を接続状
態にすることにより前記電源からの電力を短絡させ、 前記遮断手段は、前記クランプ手段によって短絡された
電力を利用して前記電源からの入力を遮断する請求項1
3に記載の同期整流方式の直流−直流変換装置。
14. When the first switch element fails, the clamp means short-circuits the electric power from the power source by putting the second switch element into a connected state, and the cutoff means comprises: The input from the power source is shut off by using the electric power short-circuited by the clamp means.
3. The synchronous rectification type DC-DC converter according to item 3.
【請求項15】電源からの電力を蓄積する蓄積手段と、 前記電源と前記蓄積手段の接続と切断とを切り換える第
1のスイッチ素子と、 前記蓄積手段とグランドとの間に設けられ、前記蓄積手
段とグランドの接続と切断とを切り換える第2のスイッ
チ素子と、 前記第1のスイッチ素子と前記第2のスイッチ素子とを
交互に接続状態にして、前記蓄積手段からの出力電圧が
一定値を保つようにする第1の制御手段と、を備えた同
期整流方式の直流−直流変換装置のための制御回路にお
いて、 前記蓄積手段からの出力電圧を監視して、前記出力電圧
が所定電圧値を超えたことを検出する過電圧検出手段
と、 前記過電圧検出手段が前記出力電圧が所定電圧値を超え
たことを検出した場合に、前記第1のスイッチ素子に対
して切断状態にするよう制御するとともに前記第2のス
イッチ素子に対して接続状態にするよう制御して、前記
蓄積手段からの出力電圧をグランドレベルにする第2の
制御手段と、を備える制御回路。
15. Storage means for storing electric power from a power supply, a first switch element for switching connection and disconnection of the power supply and the storage means, and the storage means provided between the storage means and the ground. The second switch element for switching between connecting and disconnecting the means and the ground, and the first switch element and the second switch element are alternately connected to each other, and the output voltage from the accumulating means has a constant value. A control circuit for a DC-DC converter of a synchronous rectification system, comprising: a first control means for keeping the output voltage from the storage means, and the output voltage has a predetermined voltage value. Overvoltage detection means for detecting that the output voltage exceeds the predetermined voltage value, and a control for disconnecting the first switch element when the overvoltage detection means detects that the output voltage exceeds a predetermined voltage value. The controlled to the connected state to the second switching element, a control circuit and a second control means for the output voltage from said storage means to the ground level while.
【請求項16】前記過電圧検出手段は、 基準電圧を発生する基準電圧発生手段と、 前記基準電圧と前記蓄積手段からの出力電圧とを比較し
て、前記出力電圧が前記基準電圧より大きくなったとき
に信号を出力する電圧比較手段と、を備える請求項15
記載の制御回路。
16. The overvoltage detection means compares a reference voltage generation means for generating a reference voltage with the output voltage from the storage means, and the output voltage becomes larger than the reference voltage. 16. A voltage comparison means for outputting a signal at times.
The described control circuit.
【請求項17】電源からの電力を蓄積する蓄積手段と、 前記電源と前記蓄積手段の接続と切断とを切り換える第
1のスイッチ素子と、 前記蓄積手段とグランドとの間に設けられ、前記蓄積手
段とグランドの接続と切断とを切り換える第2のスイッ
チ素子と、 前記第1のスイッチ素子と前記第2のスイッチ素子とを
交互に接続状態にして、前記蓄積手段からの出力電圧が
一定値を保つようにする第1の制御手段と、を備えた同
期整流方式の直流−直流変換装置のための制御回路にお
いて、 前記蓄積手段からの出力電圧を監視して、前記出力電圧
が所定電圧値を超えたことを検出する検出手段と、 前記検出手段の検出に応じて、前記第1のスイッチ素子
に対して切断状態にするよう制御するとともに前記第2
のスイッチ素子に対して接続状態にするよう制御する第
2の制御手段と、を備える制御回路。
17. A storage unit for storing electric power from a power supply, a first switch element for switching connection and disconnection of the power supply and the storage unit, and a storage unit provided between the storage unit and the ground. The second switch element for switching between connecting and disconnecting the means and the ground, and the first switch element and the second switch element are alternately connected to each other, and the output voltage from the accumulating means has a constant value. A control circuit for a DC-DC converter of a synchronous rectification system, comprising: a first control means for keeping the output voltage from the storage means, and the output voltage has a predetermined voltage value. Detecting means for detecting the exceeding, and controlling the first switch element to be in a disconnection state according to the detection of the detecting means and the second means.
Second control means for controlling the switching element to be brought into a connected state.
【請求項18】前記検出手段は、基準電圧を発生する基
準電圧発生手段と、 前記基準電圧と前記蓄積手段の出力電圧とを比較し、前
記蓄積手段の出力電圧が前記基準電圧より大きくなった
ときに信号を出力する電圧比較手段と、を備える請求項
17記載の制御回路。
18. The detecting means compares the reference voltage with a reference voltage generating means for generating a reference voltage, and the output voltage of the accumulating means is larger than the reference voltage. The control circuit according to claim 17, further comprising a voltage comparison unit that outputs a signal at times.
【請求項19】同期整流方式の直流−直流変換装置にお
いて、 メインスイッチと、 前記メインスイッチと交互に接続状態にされる同期整流
用スイッチと、 前記直流−直流変換装置の出力電圧が過電圧であること
を検出する過電圧検出手段と、 前記過電圧検出手段が過電圧を検出したときに、前記メ
インスイッチをオフにするための第1の制御信号及び前
記同期整流用スイッチをオンにするための第2の制御信
号を出力する制御手段と、を備える同期整流方式の直流
−直流変換装置。
19. A synchronous rectification type DC-DC converter, a main switch, a synchronous rectification switch that is alternately connected to the main switch, and an output voltage of the DC-DC converter is an overvoltage. A first control signal for turning off the main switch and a second control signal for turning on the synchronous rectification switch when the overvoltage detecting means detects an overvoltage. A synchronous rectification type DC-DC converter comprising: a control unit that outputs a control signal.
【請求項20】同期整流方式の直流−直流変換装置にお
いて、 メインスイッチと、 前記メインスイッチと交互に接続状態にされる同期整流
用スイッチと、 前記直流−直流変換装置の出力電圧が過電圧であること
を検出する過電圧検出手段と、 前記過電圧検出手段が過電圧を検出したときに、前記メ
インスイッチを強制的にオフにするよう制御するととも
に、前記同期整流用スイッチを強制的にオンにするよう
制御する制御手段と、を備える同期整流方式の直流−直
流変換装置。
20. In a synchronous rectification type DC-DC converter, a main switch, a switch for synchronous rectification that is alternately connected to the main switch, and an output voltage of the DC-DC converter is an overvoltage. And a control for forcibly turning off the main switch and forcibly turning on the synchronous rectification switch when the overvoltage detection means detects an overvoltage. A DC-DC converter of the synchronous rectification system, which comprises:
【請求項21】前記メインスイッチに接続されたインダ
クターと、 前記インダクターに接続され、前記インダクターからの
出力電圧を平滑するコンデンサと、を更に備える請求項
19又は20に記載の同期整流方式の直流−直流変換装
置。
21. The synchronous rectification type direct current-DC converter according to claim 19, further comprising: an inductor connected to the main switch; and a capacitor connected to the inductor for smoothing an output voltage from the inductor. DC converter.
【請求項22】前記過電圧検出手段は、前記直流−直流
変換装置の出力電圧が過電圧であることを検出したとき
に、検出信号を出力する請求項19記載の同期整流方式
の直流−直流変換装置。
22. The synchronous rectification type DC-DC converter according to claim 19, wherein said overvoltage detecting means outputs a detection signal when detecting that the output voltage of said DC-DC converter is an overvoltage. .
【請求項23】前記制御手段は、前記過電圧検出手段か
ら検出信号が出力されると、その検出信号を記憶すると
ともに、前記メインスイッチをオフにするための第1の
制御信号と同期整流用スイッチをオンにするための第2
の制御信号とを出力するメモリ回路を備える請求項22
記載の同期整流方式の直流−直流変換装置。
23. When the detection signal is output from the overvoltage detection means, the control means stores the detection signal, and a first control signal for turning off the main switch and a synchronous rectification switch. Second to turn on
23. A memory circuit for outputting the control signal of
Synchronous rectification type DC-DC converter.
【請求項24】前記直流−直流変換装置の出力電圧を一
定に保つべく、前記メインスイッチ及び前記同期整流用
スイッチをフィードバック制御するフィードバック手段
を更に備える請求項19又は20に記載の同期整流方式
の直流−直流変換装置。
24. The synchronous rectification system according to claim 19, further comprising feedback means for feedback controlling the main switch and the synchronous rectification switch in order to keep the output voltage of the DC-DC converter constant. DC-DC converter.
【請求項25】前記制御手段は、前記メインスイッチが
短絡状態で故障したとき、前記同期整流用スイッチをオ
ンにするために第2の制御信号を出力することにより、
電源からの入力を短絡させる請求項23記載の同期整流
方式の直流−直流変換装置。
25. The control means outputs a second control signal to turn on the synchronous rectification switch when the main switch fails in a short circuit state.
24. The synchronous rectification type DC-DC converter according to claim 23, wherein an input from a power source is short-circuited.
【請求項26】前記メインスイッチと前記電源との間に
設けられ、前記電源からの入力を遮断する遮断手段を更
に備える請求項19又は20記載の同期整流方式の直流
−直流変換装置。
26. The DC-DC converter of the synchronous rectification system according to claim 19, further comprising a cutoff unit that is provided between the main switch and the power supply and cuts off an input from the power supply.
【請求項27】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチと、を備
えた同期整流方式の直流−直流変換装置を制御するため
の制御回路において、 前記直流−直流変換装置の出力電圧が過電圧であること
を検出する過電圧検出手段と、 前記過電圧検出手段が過電圧を検出したときに、前記メ
インスイッチをオフにするための第1の制御信号及び前
記同期整流用スイッチをオンにするための第2の制御信
号を出力する制御手段と、を備える制御回路。
27. A control circuit for controlling a synchronous rectification type DC-DC converter comprising a main switch and a synchronous rectification switch which is alternately connected to the main switch, wherein the DC- Overvoltage detection means for detecting that the output voltage of the DC converter is an overvoltage; a first control signal for turning off the main switch when the overvoltage detection means detects an overvoltage; and the synchronous rectification A control circuit that outputs a second control signal for turning on the switch.
【請求項28】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチと、前記
メインスイッチに接続されたインダクターと、前記イン
ダクターに接続され該インダクターからの出力電圧を平
滑するコンデンサと、を備えた同期整流方式の直流−直
流変換装置を制御するための制御回路において、 前記直流−直流変換装置の出力電圧が過電圧であること
を検出する過電圧検出手段と、 前記過電圧検出手段が過電圧を検出したときに、前記メ
インスイッチをオフにするための第1の制御信号及び前
記同期整流用スイッチをオンにするための第2の制御信
号を出力する制御手段と、を備える制御回路。
28. A main switch, a switch for synchronous rectification that is alternately connected to the main switch, an inductor connected to the main switch, and an output voltage from the inductor connected to the inductor and smoothed. A control circuit for controlling a synchronous rectification type DC-DC converter comprising a capacitor, an overvoltage detecting unit for detecting that the output voltage of the DC-DC converter is an overvoltage, and the overvoltage detecting unit. Control circuit that outputs a first control signal for turning off the main switch and a second control signal for turning on the synchronous rectification switch when an overvoltage is detected by the control circuit. .
【請求項29】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチと、を備
えた同期整流方式の直流−直流変換装置を制御するため
の制御回路において、 前記直流−直流変換装置の出力電圧が過電圧であること
を検出する過電圧検出手段と、 前記過電圧検出手段が過電圧を検出したときに、前記メ
インスイッチを強制的にオフにするよう制御するととも
に前記同期整流用スイッチを強制的にオンにするよう制
御する制御手段と、を備える制御回路。
29. A control circuit for controlling a DC-DC converter of a synchronous rectification system, comprising: a main switch; and a synchronous rectification switch that is alternately connected to the main switch. An overvoltage detecting means for detecting that the output voltage of the DC converter is an overvoltage; and a control for forcibly turning off the main switch when the overvoltage detecting means detects an overvoltage and the synchronous rectification switch. And a control means for controlling to forcibly turn on.
【請求項30】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチと、前記
メインスイッチに接続されたインダクターと、前記イン
ダクターに接続され該インダクターからの出力電圧を平
滑するコンデンサと、を備えた同期整流方式の直流−直
流変換装置を制御するための制御回路において、 前記直流−直流変換装置の出力電圧が過電圧であること
を検出する過電圧検出手段と、 前記過電圧検出手段が過電圧を検出したときに、前記メ
インスイッチを強制的にオフにするよう制御するととも
に前記同期整流用スイッチを強制的にオンにするよう制
御する制御手段と、を備える制御回路。
30. A main switch, a switch for synchronous rectification that is alternately connected to the main switch, an inductor connected to the main switch, and an output voltage from the inductor connected to the inductor and smoothed. A control circuit for controlling a synchronous rectification type DC-DC converter comprising a capacitor, an overvoltage detector for detecting that the output voltage of the DC-DC converter is an overvoltage, and the overvoltage detector. Control circuit for controlling the main switch to be forcibly turned off and the synchronous rectification switch to be forcibly turned on when the overvoltage is detected by the control circuit.
【請求項31】前記過電圧検出手段は、前記直流−直流
変換装置の出力電圧が過電圧であることを検出したとき
に、検出信号を出力する請求項27から請求項29の何
れか一に記載の制御回路。
31. The overvoltage detection means outputs a detection signal when it detects that the output voltage of the DC-DC converter is an overvoltage, according to any one of claims 27 to 29. Control circuit.
【請求項32】前記制御手段は、前記過電圧検出手段か
ら検出信号が出力されると、その検出信号を記憶すると
ともに、前記メインスイッチをオフにするための第1の
制御信号と前記同期整流用スイッチをオンにするための
第2の制御信号とを出力するメモリ回路を備える請求項
31記載の制御回路。
32. When the detection signal is output from the overvoltage detection means, the control means stores the detection signal and also outputs a first control signal for turning off the main switch and the synchronous rectification. 32. The control circuit according to claim 31, further comprising a memory circuit which outputs a second control signal for turning on the switch.
【請求項33】前記制御手段は、前記メインスイッチが
故障したときに、前記同期整流用スイッチをオンにする
ための第2の制御信号を出力することにより前記電源か
らの入力を短絡させる請求項27から請求項29の何れ
か一に記載の制御回路。
33. The control means short-circuits the input from the power source by outputting a second control signal for turning on the synchronous rectification switch when the main switch fails. The control circuit according to any one of claims 27 to 29.
【請求項34】前記直流−直流変換装置の出力電圧を一
定値に保つべく、前記メインスイッチ及び前記同期整流
用スイッチをフィードバック制御するフィードバック手
段を更に備える請求項27乃至請求項30の何れか一に
記載の制御回路。
34. A feedback means for feedback controlling the main switch and the synchronous rectification switch in order to keep the output voltage of the DC-DC converter at a constant value. The control circuit described in.
【請求項35】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチと、を備
えた同期整流方式の直流−直流変換装置を制御するため
の制御回路において、 直流−直流変換処理の停止要求信号を受信する受信手段
と、 前記受信手段が前記停止要求信号を受信すると、前記メ
インスイッチをオフにするための第1の制御信号及び前
記同期整流用スイッチをオンにするための第2の制御信
号を出力する制御手段と、を備える制御回路。
35. A control circuit for controlling a synchronous rectification type DC-DC converter comprising a main switch and a synchronous rectification switch which is alternately connected to the main switch, wherein a DC-DC Receiving means for receiving a conversion request stop request signal, and for turning on the synchronous rectification switch and a first control signal for turning off the main switch when the receiving means receives the stop request signal And a control means for outputting the second control signal.
【請求項36】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチと、前記
メインスィツチに接続されたインダクターと、前記イン
ダクターに接続され、前記インダクターからの出力電圧
を平滑するコンデンサとを備えた同期整流方式の直流−
直流変換装置を制御するための制御回路において、 直流−直流変換処理の停止要求信号を受信する受信手段
と、 前記受信手段が停止要求信号を受信すると、前記メイン
スイッチをオフにするための第1の制御信号及び前記同
期整流用スイッチをオンにするための第2の制御信号を
出力する制御手段と、を備える制御回路。
36. A main switch, a switch for synchronous rectification that is alternately connected to the main switch, an inductor connected to the main switch, and an inductor connected to the inductor to smooth the output voltage from the inductor. DC of the synchronous rectification system with a capacitor
In a control circuit for controlling a DC converter, receiving means for receiving a stop request signal for DC-DC conversion processing; and a first means for turning off the main switch when the receiving means receives the stop request signal. Control signal for outputting a control signal for controlling the synchronous rectification switch and a second control signal for turning on the synchronous rectification switch.
【請求項37】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチと、を備
えた同期整流方式の直流−直流変襖装置を制御するため
の制御回路において、 直流−直流変換処理の停止要求信号を受信する受信手段
と、 前記受信手段が停止要求信号を受信すると、前記メイン
スイッチを強制的にオフにするよう制御するとともに、
前記同期整流用スイッチを強制的にオンにするよう制御
する制御手段と、を備える制御回路。
37. A control circuit for controlling a DC-DC converter of a synchronous rectification type, comprising: a main switch; and a synchronous rectification switch that is alternately connected to the main switch. Receiving means for receiving a stop request signal for DC conversion processing, and when the receiving means receives the stop request signal, while controlling to forcibly turn off the main switch,
A control unit for controlling the synchronous rectification switch to be forcibly turned on.
【請求項38】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチと、前記
メインスイッチに接続されたインダクターと、前記イン
ダクターに接続され、前記インダクターからの出力電圧
を平滑するコンデンサとを備える同期整流方式の直流一
直流変換装置を制御するための制御回路において、 直流−直流変換処理の停止要求信号を受信する受信手段
と、 前記受信手段が停止要求信号を受信すると、前記メイン
スイッチを強制的にオフにするよう指示するとともに、
前記同期整流用スイッチを強制的にオンにするよう制御
する制御手段と、を備える制御回路。
38. A main switch, a synchronous rectification switch that is alternately connected to the main switch, an inductor connected to the main switch, and an inductor connected to the inductor to smooth an output voltage from the inductor. In the control circuit for controlling the DC-DC converter of the synchronous rectification method comprising a capacitor, receiving means for receiving a stop request signal of the DC-DC conversion process, when the receiving means receives the stop request signal, While instructing to forcibly turn off the main switch,
A control unit for controlling the synchronous rectification switch to be forcibly turned on.
【請求項39】前記停止要求信号は、前記直流−直流変
換装置の出力電圧が過電圧であることを示す信号である
請求項35乃至38の何れか一に記載の制御回路。
39. The control circuit according to claim 35, wherein the stop request signal is a signal indicating that the output voltage of the DC-DC converter is an overvoltage.
【請求項40】前記直流−直流変換装置の出力電圧を一
定値に保つべく、前記メインスイッチ及び前記同期整流
用スイッチをフィードバック制御するフィードバック手
段を更に備える請求項35乃至38の何れか一に記載の
制御回路。
40. The feedback means for feedback controlling the main switch and the synchronous rectification switch in order to keep the output voltage of the DC-DC converter at a constant value. Control circuit.
【請求項41】前記制御手段は、前記メインスイッチが
故障したときに、前記同期整流用スイッチをオンにする
ための第2の制御信号を出力することにより、前記電源
からの入力を短絡させる請求項35又は請求項36に記
載の御御回路。
41. The control means short-circuits the input from the power supply by outputting a second control signal for turning on the switch for synchronous rectification when the main switch fails. The control circuit according to claim 35 or 36.
【請求項42】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチと、を備
えた同期整流方式の直流−直流変換装置を制御するため
の制御回路において、 直流−直流変換処理の停止要求信号を受信する受信手段
と、 前記受信手段が停止要求信号を受信すると、前記メイン
スイッチをオフにするよう制御するとともに前記同期整
流用スイッチをオンにするよう制御することにより、前
記直流−直流変換装置の出力を停止する制御手段と、を
備える制御回路。
42. A control circuit for controlling a synchronous rectification type DC-DC converter comprising a main switch and a synchronous rectification switch that is alternately connected to the main switch, wherein a DC-DC Receiving means for receiving a conversion request stop request signal, when the receiving means receives the stop request signal, by controlling to turn off the main switch and to turn on the synchronous rectification switch, Control means for stopping the output of the DC-DC converter.
【請求項43】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチと、を備
えた同期整流方式の直流−直流変換装置を制御するため
の制御回路において、 前記直流−直流変換装置の出力電圧を入力する電圧入力
端子と、 前記電圧入力端子に入力された電圧が所定電圧を超えて
いることを検出したときに、検出信号を出力する過電圧
検出手段と、 前記過電圧検出手段が検出信号を出力すると、前記メイ
ンスイッチをオフにするよう制御するとともに前記同期
整流用スイッチをオンにするよう制御することにより、
前記直流−直流変換装置の出力をグランドレベルにクラ
ンプするクランプ手段と、を備える制御回路。
43. A control circuit for controlling a DC-DC converter of a synchronous rectification system, comprising: a main switch; and a switch for synchronous rectification that is alternately connected to the main switch. A voltage input terminal for inputting the output voltage of the DC converter, and an overvoltage detection means for outputting a detection signal when detecting that the voltage input to the voltage input terminal exceeds a predetermined voltage, and the overvoltage detection When the means outputs the detection signal, by controlling the main switch to be turned off and the synchronous rectification switch to be turned on,
Clamping means for clamping the output of the DC-DC converter to the ground level.
JP2002350520A 1995-08-11 2002-12-02 DC-DC converter Expired - Fee Related JP3459245B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002350520A JP3459245B2 (en) 1995-08-11 2002-12-02 DC-DC converter

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP20593995 1995-08-11
JP20593895 1995-08-11
JP7-205939 1995-08-11
JP7-205938 1995-08-11
JP2002350520A JP3459245B2 (en) 1995-08-11 2002-12-02 DC-DC converter

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000054082A Division JP3401226B2 (en) 1995-08-11 2000-02-29 DC-DC converter

Publications (2)

Publication Number Publication Date
JP2003158870A JP2003158870A (en) 2003-05-30
JP3459245B2 true JP3459245B2 (en) 2003-10-20

Family

ID=27328567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002350520A Expired - Fee Related JP3459245B2 (en) 1995-08-11 2002-12-02 DC-DC converter

Country Status (1)

Country Link
JP (1) JP3459245B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007207708A (en) * 2006-02-06 2007-08-16 Nec Lighting Ltd Discharge lamp lighting circuit with life protection circuit
JP2008099395A (en) * 2006-10-10 2008-04-24 Toyota Industries Corp Dc-dc converter

Also Published As

Publication number Publication date
JP2003158870A (en) 2003-05-30

Similar Documents

Publication Publication Date Title
US6028755A (en) DC-to-DC converter capable of preventing overvoltages
JP3863273B2 (en) Power supply
US7071667B2 (en) DC—DC converter
US6420858B1 (en) DC-to-DC converter circuit having a power saving mode
JP2001186689A (en) Uninterruptible power supply device
JP3349897B2 (en) DC-DC converter
JP3401225B2 (en) DC-DC converter
JP3459245B2 (en) DC-DC converter
CN117277470A (en) Charging device and charging pile
JPH11150952A (en) Switching dc power supply equipment
JP3401226B2 (en) DC-DC converter
US5567996A (en) AC power supply unit
JP7272897B2 (en) Charge/discharge control device and battery and DC power supply system equipped with the same
JP2008035573A (en) Electricity accumulation device employing electric double layer capacitor
JPH09163730A (en) Insulating-type overcurrent protective circuit
JP3198991B2 (en) Driving method of DC-AC inverter and temperature protection circuit of DC-AC inverter
JP2825874B2 (en) Battery charging / discharging circuit for power supply unit
JP3527066B2 (en) Auxiliary power supply circuit for pulse width modulation control converter
CN215498723U (en) Power supply circuit and energy storage inverter
JPH10309078A (en) Switching dc power unit
JP3273572B2 (en) DC power supply
JP2545613B2 (en) Uninterruptible power system
JP2004320977A (en) Power converter circuit
JP2008289266A (en) Dc/dc power conversion device
JP2716290B2 (en) Power circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130808

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees