JP3349897B2 - DC-DC converter - Google Patents

DC-DC converter

Info

Publication number
JP3349897B2
JP3349897B2 JP20979296A JP20979296A JP3349897B2 JP 3349897 B2 JP3349897 B2 JP 3349897B2 JP 20979296 A JP20979296 A JP 20979296A JP 20979296 A JP20979296 A JP 20979296A JP 3349897 B2 JP3349897 B2 JP 3349897B2
Authority
JP
Japan
Prior art keywords
converter
signal
synchronous rectification
switch
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20979296A
Other languages
Japanese (ja)
Other versions
JPH09117131A (en
Inventor
充雄 佐伯
秀俊 矢野
秀清 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP20979296A priority Critical patent/JP3349897B2/en
Publication of JPH09117131A publication Critical patent/JPH09117131A/en
Application granted granted Critical
Publication of JP3349897B2 publication Critical patent/JP3349897B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、降圧型直流−直流
変換装置(DC-DC CONVERTER)を過電圧から保護する技
術、特に出力側の過電圧から直流−直流変換装置を保
護、又は出力側の過電圧を防止する技術に関する。又
は、直流−直流変換装置(DC-DC CONVERTER)の回路及
び負荷を、過電圧が発生したときに保護する技術に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technology for protecting a step-down DC-DC converter from overvoltage, and more particularly, to protecting a DC-DC converter from overvoltage on the output side or overvoltage on the output side. Related to the technology to prevent. Alternatively, the present invention relates to a technique for protecting a circuit and a load of a DC-DC converter (DC-DC converter) when an overvoltage occurs.

【0002】[0002]

【従来の技術】ノート型パーソナルコンピュータ等の携
帯型電子機器は、装置用の電源として電池を搭載してい
る。携帯型電子機器に搭載される電池は、装置の動作を
安定させるために、一定の電圧を供給することができる
ものが望ましい。
2. Description of the Related Art A portable electronic device such as a notebook personal computer is equipped with a battery as a power supply for the device. It is desirable that the battery mounted on the portable electronic device can supply a constant voltage in order to stabilize the operation of the device.

【0003】これに対し、一般の電池は、放電が進むに
つれて電圧が低下していく特性を有している。このた
め、携帯型電子機器は、電池の出力電圧を一定化する直
流−直流変換装置を備えている。
On the other hand, general batteries have a characteristic that the voltage decreases as the discharge proceeds. For this reason, the portable electronic device includes a DC-DC converter that stabilizes the output voltage of the battery.

【0004】また、携帯型電子機器の性能のひとつとし
て、電池によって有効に動作する時間(有効稼働時間)
が重要である。この有効稼働時間を長く保つためには、
携帯型電子機器の消費電力を減少させることは勿論のこ
と、直流−直流変換装置(DC-DC CONVERTER)の変換効
率を向上させることが必要になる。なぜならば、直流−
直流変換装置(DC-DC CONVERTER)の変換効率が、電池
の電力消費率に直接反映するからである。
[0004] One of the performances of a portable electronic device is a time period during which the battery operates effectively (effective operation time).
is important. In order to keep this effective working time long,
It is necessary not only to reduce the power consumption of the portable electronic device but also to improve the conversion efficiency of a DC-DC converter. Because DC-
This is because the conversion efficiency of the DC-DC converter is directly reflected on the power consumption rate of the battery.

【0005】直流−直流変換装置(DC-DC CONVERTER)
の変換効率を向上させる方法として、同期整流方式の直
流−直流変換装置(DC-DC CONVERTER)を利用する方法
が一般的である。この同期整流方式の直流−直流変換装
置(DC-DC CONVERTER)によれば、従来型の直流−直流
変換装置(DC-DC CONVERTER)に比べて、変換効率を約
10パーセント向上させることができる。
[0005] DC-DC converter
As a method of improving the conversion efficiency of a DC-DC converter, a method of using a DC-DC converter of a synchronous rectification system is generally used. According to the DC-DC converter of the synchronous rectification system, the conversion efficiency can be improved by about 10% as compared with a conventional DC-DC converter.

【0006】また、直流−直流変換装置(DC-DC CONVER
TER)の変換効率は、直流−直流変換装置(DC-DC CONVE
RTER)のコンデンサの性能にも影響される。例えば、最
近の直流−直流変換装置(DC-DC CONVERTER)は、変換
効率の向上と装置の小型化とを図るために、高い周波数
を発信するようになっている。このような直流−直流変
換装置(DC-DC CONVERTER)は、位相誤差を少なくする
ために、出力部に平滑用のコンデンサを必要とする。
A DC-DC converter (DC-DC converter)
TER) conversion efficiency is DC-DC converter (DC-DC CONVE
RTER) capacitor performance. For example, recent DC-DC converters (DC-DC converters) emit a high frequency in order to improve conversion efficiency and reduce the size of the device. Such a DC-DC converter requires a smoothing capacitor in an output part in order to reduce a phase error.

【0007】平滑用のコンデンサは、等価直列抵抗(E
SR)を備えており、この等価直列抵抗(ESR)の抵
抗値が大きいと直流−直流変換装置(DC-DC CONVERTE
R)の変換効率が悪化する。
The smoothing capacitor has an equivalent series resistance (E
SR), and when the resistance value of the equivalent series resistance (ESR) is large, the DC-DC converter (DC-DC CONVERTE
R) The conversion efficiency deteriorates.

【0008】そこで、直流−直流変換装置(DC-DC CONV
ERTER)の変換効率を向上させるために、等価直列抵抗
(ESR)の抵抗値が小さいコンデンサが必要になる。
等価直列抵抗(ESR)の抵抗値が小さいコンデンサと
しては、有機コンデンサがある。
Therefore, a DC-DC converter (DC-DC CONV
In order to improve the conversion efficiency of the ERTER, a capacitor having a small equivalent series resistance (ESR) is required.
An organic capacitor is known as a capacitor having a small equivalent series resistance (ESR).

【0009】平滑用のコンデンサとして有機コンデンサ
を用いた場合は、直流−直流変換装置(DC-DC CONVERTE
R)の変換効率が向上するため、大電流を流しても発熱
が少なくなる。このため、有機コンデンサを用いた直流
−直流変換装置(DC-DC CONVERTER)は、3アンペア〜
5アンペア程度の大電流対応の装置に用いられるように
なっている。
When an organic capacitor is used as a smoothing capacitor, a DC-DC converter (DC-DC converter) is used.
Since the conversion efficiency of R) is improved, heat generation is reduced even when a large current flows. For this reason, a DC-DC converter using an organic capacitor (DC-DC converter) is 3 amps or less.
It is designed to be used in devices capable of handling large currents of about 5 amps.

【0010】平滑用のコンデンサとして有機コンデンサ
を用いた直流−直流変換装置(DC-DC CONVERTER)を大
電流対応の装置に用いた場合、直流−直流変換装置(DC
-DC CONVERTER)には大電流が入力されることになり、
直流−直流変換装置(DC-DC CONVERTER)の入力部に使
用されるコンデンサも、許容リプルが大きい有機コンデ
ンサを使用することが好ましい。
When a DC-DC converter using an organic capacitor as a smoothing capacitor is used in a device corresponding to a large current, a DC-DC converter (DC-DC converter) is used.
-DC CONVERTER) will receive a large current.
It is preferable to use an organic capacitor having a large allowable ripple also for a capacitor used for an input section of a DC-DC converter.

【0011】ところで、有機コンデンサは、前述したよ
うに高周波特性と温度特性とに優れるという利点を有し
ているが、過電圧によって破壊されやすく、発煙発火の
原因になるという欠点を有している。
As described above, the organic capacitor has the advantage of being excellent in high frequency characteristics and temperature characteristics, but has the disadvantage that it is easily broken by an overvoltage and causes smoke and ignition.

【0012】このため、直流−直流変換装置(DC-DC CO
NVERTER)に有機コンデンサを用いる場合は、過電圧か
ら有機コンデンサを保護する機構が必要になる。直流−
直流変換装置(DC-DC CONVERTER)に過電圧が発生する
要因は、直流−直流変換装置(DC-DC CONVERTER)内の
回路故障等によって出力部に過電圧が発生する場合と、
電池や充電器の故障、もしくは、不適当な電池や充電器
の使用等によって直流−直流変換装置(DC-DC CONVERTE
R)に過電圧が入力される場合とが考えられる。
For this reason, a DC-DC converter (DC-DC CO
When using an organic capacitor for NVERTER), a mechanism is needed to protect the organic capacitor from overvoltage. DC-
The causes of overvoltage in the DC-DC converter include the case where an overvoltage occurs in the output section due to a circuit failure in the DC-DC converter,
DC-DC converter (DC-DC converter) due to failure of battery or charger, or use of inappropriate battery or charger.
It is considered that an overvoltage is input to R).

【0013】まず、直流−直流変換装置(DC-DC CONVER
TER)の出力部に過電圧が発生した場合は、直流−直流
変換装置(DC-DC CONVERTER)の出力部に設けられた平
滑用のコンデンサを保護する必要がある。
First, a DC-DC converter (DC-DC converter)
If an overvoltage occurs at the output of the DC-DC converter, it is necessary to protect the smoothing capacitor provided at the output of the DC-DC converter.

【0014】平滑用のコンデンサを保護する方法とし
て、直流−直流変換装置(DC-DC CONVERTER)の出力部
にZENERダイオードを設ける方法がある。この方法
において、直流−直流変換装置(DC-DC CONVERTER)か
ら出力される電圧がZENERダイオードの規格電圧を
超えると、ZENERダイオードが焼損し、直流−直流
変換装置(DC-DC CONVERTER)と負荷との間が短絡され
る。
As a method of protecting the smoothing capacitor, there is a method of providing a ZENER diode at the output of a DC-DC converter. In this method, when the voltage output from the DC-DC converter exceeds the standard voltage of the Zener diode, the Zener diode is burned, and the DC-DC converter and the load are connected. Is short-circuited.

【0015】この場合、直流−直流変換装置(DC-DC CO
NVERTER)と負荷との間が短絡されることにより電流の
流れが停止するので、有機コンデンサに過電圧が印加さ
れるのを防止することができる。
In this case, a DC-DC converter (DC-DC CO
NVERTER) and the load are short-circuited to stop the flow of current, so that an overvoltage can be prevented from being applied to the organic capacitor.

【0016】また、直流−直流変換装置(DC-DC CONVER
TER)が過電圧を入力した場合は、直流−直流変換装置
(DC-DC CONVERTER)の入力部に設けられたコンデンサ
を保護する必要がある。
A DC-DC converter (DC-DC converter)
TER) inputs an overvoltage, it is necessary to protect the capacitor provided at the input of the DC-DC converter (DC-DC converter).

【0017】しかし、従来では、直流−直流変換装置
(DC-DC CONVERTER)の入力部に設けられたコンデンサ
の保護は重要視されていない。なぜならば、直流−直流
変換装置(DC-DC CONVERTER)は、入力した電圧の経路
を切断する機構を有しているため、直流−直流変換装置
(DC-DC CONVERTER)の出力部に設けられた回路に直接
の影響を及ぼさないためである。
However, conventionally, protection of a capacitor provided at an input portion of a DC-DC converter has not been regarded as important. Because the DC-DC converter has a mechanism for cutting the path of the input voltage, the DC-DC converter is provided at the output of the DC-DC converter. This is because it does not directly affect the circuit.

【0018】ここで、直流−直流変換装置(DC-DC CONV
ERTER)の具体例について図12に基づいて説明する。
図12には示していないが、直流−直流変換装置(DC-D
C CONVERTER)は、電池と負荷との間に設けられてい
る。この直流−直流変換装置(DC-DC CONVERTER)は、
メインスイッチングトランジスタTr1、同期整流用ト
ランジスタTr2、ダイオードD1、抵抗R1、コンデ
ンサC1、チョークコイルL1,及び制御回路CTLを
備えている。さらに、直流−直流変換装置(DC-DC CONV
ERTER)の出力部分には、ZENERダイオードD2が
設けられている。
Here, a DC-DC converter (DC-DC CONV
A specific example of (ERTER) will be described with reference to FIG.
Although not shown in FIG. 12, a DC-DC converter (DC-D
C CONVERTER) is provided between the battery and the load. This DC-DC converter (DC-DC converter)
It includes a main switching transistor Tr1, a synchronous rectification transistor Tr2, a diode D1, a resistor R1, a capacitor C1, a choke coil L1, and a control circuit CTL. Furthermore, a DC-DC converter (DC-DC CONV
ERTER) is provided with a ZENER diode D2 at the output portion.

【0019】メインスイッチングトランジスタTr1
は、電界効果トランジスタ(FET)であり、制御回路
CTLからの信号DHによってオンとオフとが切り換え
られる。
Main switching transistor Tr1
Is a field effect transistor (FET), which is turned on and off by a signal DH from the control circuit CTL.

【0020】チョークコイルL1は、電圧変換用のコイ
ルである。ダイオードD1は、メインスイッチングトラ
ンジスタTr1がオフ状態の間にチョークコイルL1に
蓄積されたエネルギーを出力側へ放出させるためのフリ
ーホイールダイオードである。
The choke coil L1 is a voltage conversion coil. The diode D1 is a freewheel diode for releasing the energy stored in the choke coil L1 to the output side while the main switching transistor Tr1 is off.

【0021】同期整流用トランジスタTr2は、ダイオ
ードD1と同様に、メインスイッチングトランジスタT
r1がオフ状態の間にチョークコイルL1に蓄積された
エネルギーを出力側へ放出させるフリーホイール用のス
イッチ回路である。この同期制御用トランジスタTr2
は、制御回路CTLからの信号DLによってオンとオフ
とが切り替えれる電界効果トランジスタ(FET)であ
る。
The synchronous rectification transistor Tr2 is, like the diode D1, a main switching transistor T2.
This is a freewheel switch circuit that releases energy stored in the choke coil L1 to the output side while r1 is in the off state. This synchronous control transistor Tr2
Is a field effect transistor (FET) that is turned on and off by a signal DL from the control circuit CTL.

【0022】例えば、同期整流用トランジスタTr2
は、ダイオードD1に引加される電圧が順方向のときに
オン状態となり、逆方向のときにはオフ状態になる。抵
抗R1は、直流−直流変換装置(DC-DC CONVERTER)か
ら負荷へ流れる電流値を測定するためのセンス抵抗R1
である。
For example, the synchronous rectification transistor Tr2
Turns on when the voltage applied to the diode D1 is in the forward direction, and turns off when the voltage is in the reverse direction. The resistor R1 is a sense resistor R1 for measuring a current value flowing from a DC-DC converter to a load.
It is.

【0023】コンデンサC1は、センス抵抗R1から出
力される信号の交流成分を取り除く平滑用のコンデンサ
である。ZENERダイオードD2は、コンデンサC1
によって交流成分を取り除かれた電圧が規格電圧以下で
あるか否か、すなわち、コンデンサC1によって交流成
分を取り除かれた電圧が過電圧であるか否かを監視する
保護回路である。
The capacitor C1 is a smoothing capacitor for removing an AC component of a signal output from the sense resistor R1. The ZENER diode D2 is connected to the capacitor C1
The protection circuit monitors whether or not the voltage from which the AC component has been removed by the capacitor C1 is equal to or lower than the standard voltage, that is, whether or not the voltage from which the AC component has been removed by the capacitor C1 is an overvoltage.

【0024】このZENERダイオードD2は、コンデ
ンサC1によって交流成分を除去された電圧が規格電圧
を超えると、オン状態になり直流−直流変換装置(DC-D
C CONVERTER)からの出力電圧を規格電圧にクランプす
る。さらに、過電圧が大きくなると、ZENERダイオ
ードD2は、焼損して、直流−直流変換装置(DC-DCCON
VERTER)と負荷との間を短絡させる。
When the voltage from which the AC component has been removed by the capacitor C1 exceeds the specified voltage, the Zener diode D2 is turned on, and the DC-DC converter (DC-D
Clamp the output voltage from C CONVERTER to the specified voltage. Further, when the overvoltage increases, the ZENER diode D2 burns out and a DC-DC converter (DC-DCCON
VERTER) and the load.

【0025】制御回路CTLには、電池からの電圧、セ
ンス抵抗R1に入力される電圧CS、及び、センス抵抗
R1から出力される電圧FBが入力される。さらに、制
御回路CTLには、外部からのオン指令値もしくはオフ
指令値と、目標電圧Vrefとが入力される。
The voltage from the battery, the voltage CS input to the sense resistor R1, and the voltage FB output from the sense resistor R1 are input to the control circuit CTL. Further, an external ON command value or OFF command value and a target voltage Vref are input to the control circuit CTL.

【0026】この制御回路CTLは、センス抵抗R1に
入力される電圧CSとセンス抵抗R1から出力される電
圧FBとの電位差を求め、直流−直流変換装置(DC-DC
CONVERTER)から出力される電流値を測定する。
The control circuit CTL calculates the potential difference between the voltage CS input to the sense resistor R1 and the voltage FB output from the sense resistor R1, and obtains a DC-DC converter (DC-DC).
Measure the current value output from CONVERTER).

【0027】また、制御回路CTLは、抵抗R1からの
出力電圧FBと外部からの目標電圧Vrefとを比較し
て、直流−直流変換装置(DC-DC CONVERTER)の出力電
圧値が所定の電圧値となるように、メインスイッチング
トランジスタTr1及び同期整流用トランジスタTr2
のオンとオフとを切り換える。
The control circuit CTL compares the output voltage FB from the resistor R1 with a target voltage Vref from the outside and determines that the output voltage of the DC-DC converter is a predetermined voltage value. The main switching transistor Tr1 and the synchronous rectification transistor Tr2
Switch on and off.

【0028】上記の直流−直流変換装置(DC-DC CONVER
TER)が正常に動作している場合は、直流−直流変換装
置(DC-DC CONVERTER)の出力電圧は、ZENERダイ
オードD2の規格電圧より十分低いため、ZENERダ
イオードD2はオフ状態になる。この場合、コンデンサ
C1によって交流成分を除去された電圧がそのまま負荷
に入力される。
The above DC-DC converter (DC-DC CONVER
When the TER) is operating normally, the output voltage of the DC-DC converter is sufficiently lower than the standard voltage of the Zener diode D2, so that the Zener diode D2 is turned off. In this case, the voltage from which the AC component has been removed by the capacitor C1 is directly input to the load.

【0029】一方、直流−直流変換装置(DC-DC CONVER
TER)の出力電圧が過電圧になった場合、直流−直流変
換装置(DC-DC CONVERTER)の出力電圧値は、ZENE
RダイオードD2の規格電圧値より高くなる。出力電圧
が規格電圧より大きくなると、ZENERダイオードD
2がオン状態になる。この場合、直流−直流変換装置
(DC-DC CONVERTER)の出力電圧は、ZENERダイオ
ードD2の規格電圧にクランプされる。これにより、過
電圧が負荷に印加されることを防止することができる。
On the other hand, a DC-DC converter (DC-DC converter)
TER) is overvoltage, the output voltage of the DC-DC converter (DC-DC converter) will be ZENE
It becomes higher than the standard voltage value of the R diode D2. When the output voltage exceeds the standard voltage, the ZENER diode D
2 is turned on. In this case, the output voltage of the DC-DC converter is clamped to the standard voltage of the Zener diode D2. Thereby, it is possible to prevent an overvoltage from being applied to the load.

【0030】さらに、上記の直流−直流変換装置(DC-D
C CONVERTER)は、ZENERダイオードD2に流れる
電流を制限する機構を持たないので、過電圧が続くとZ
ENERダイオードD2が焼損する。この場合、直流−
直流変換装置(DC-DC CONVERTER)と負荷との間は短絡
状態になる。これにより、平滑用コンデンサC1には電
流が流れなくなり、平滑用コンデンサC1の焼損を防止
することができる。
Further, the DC-DC converter (DC-D
C CONVERTER) does not have a mechanism to limit the current flowing through the Zener diode D2.
The ENER diode D2 burns out. In this case, the DC
A short circuit occurs between the DC converter and the load. As a result, no current flows through the smoothing capacitor C1, and burning of the smoothing capacitor C1 can be prevented.

【0031】また、直流−直流変換装置(DC-DC CONVER
TER)に過電圧状態が発生した場合に負荷短絡を発生さ
せる方法として、サイリスター(SCR)を利用する方
法もあるが、装置の部品点数が増加して回路の大型化を
招くと共に、生産コストの上昇を招くという問題があっ
た。
A DC-DC converter (DC-DC converter)
There is also a method of using a thyristor (SCR) as a method of generating a load short circuit when an overvoltage condition occurs in the TER). There was a problem of inviting.

【0032】一方、直流−直流変換装置(DC-DC CONVER
TER)に過電圧を入力した場合は、制御回路CTLは、
メインスイッチングトランジスタをオフ状態にする。こ
の場合、直流−直流変換装置(DC-DC CONVERTER)内に
は、電流が流れなくなるため、直流−直流変換装置(DC
-DC CONVERTER)の出力部の回路に影響を及ぼさないこ
とになる。このため、直流−直流変換装置(DC-DC CONV
ERTER)は、入力側の過電圧に対する保護機構を備えて
いない。
On the other hand, a DC-DC converter (DC-DC converter)
TER), when an overvoltage is input to the control circuit CTL,
Turn off the main switching transistor. In this case, no current flows in the DC-DC converter, so that the DC-DC converter
-DC CONVERTER) does not affect the output circuit. For this reason, DC-DC converter (DC-DC CONV
ERTER) has no protection mechanism against input overvoltage.

【0033】[0033]

【発明が解決しようとする課題】ところで、コンデンサ
を保護するためにZENERダイオードを使用する場
合、ZENERダイオードがショートモードで故障すれ
ば保護回路としての機能を果たすが、オープンモードで
故障すると保護回路としての機能を果たさない。ZEN
ERダイオードがオープンモードで故障した場合には、
直流−直流変換装置(DC-DC CONVERTER)の出力部に設
けられた有機コンデンサが焼損して発煙もしくは発火の
原因になるという問題がある。
When a ZENER diode is used to protect a capacitor, it functions as a protection circuit if the ZENER diode fails in a short mode. Does not function. ZEN
If the ER diode fails in open mode,
There is a problem that an organic capacitor provided in an output part of a DC-DC converter is burned and causes smoke or ignition.

【0034】さらに、ZENERダイオードがオープン
モードで故障するか、もしくは、ショートモードで故障
するかを特定することは不可能であるため、直流−直流
変換装置(DC-DC CONVERTER)の保護回路としてZEN
ERダイオードを利用することは不適切である。
Further, since it is impossible to specify whether the ZENER diode fails in the open mode or the short mode, the ZENER diode is used as a protection circuit for the DC-DC converter.
Utilizing an ER diode is inappropriate.

【0035】一方、過電圧による有機コンデンサの焼損
を防止するために、高耐圧の有機コンデンサを使用する
方法も考えられるが、高耐圧の有機コンデンサは容量が
小さくなるため、所望の容量を得るためには複数の有機
コンデンサが必要になる。このため、回路が大型化して
しまうという問題がある。さらに、高耐圧の有機コンデ
ンサは等価直列抵抗(ESR)の抵抗値が大きいため、
直流−直流変換装置(DC-DC CONVERTER)の変換効率を
悪化させるという問題もある。
On the other hand, in order to prevent burning of the organic capacitor due to overvoltage, a method of using an organic capacitor having a high withstand voltage is conceivable. Requires multiple organic capacitors. For this reason, there is a problem that the circuit becomes large. Furthermore, since the high withstand voltage organic capacitor has a large equivalent series resistance (ESR) resistance value,
There is also a problem that the conversion efficiency of the DC-DC converter is deteriorated.

【0036】これに対し、過電圧による有機コンデンサ
の焼損を防止するために、直流−直流変換装置(DC-DC
CONVERTER)に使用される有機コンデンサのそれぞれに
焼損防止用のフューズを設ける方法がある。しかし、こ
の方法では、直流−直流変換装置(DC-DC CONVERTER)
の構成部品数が増加すると同時に、直流−直流変換装置
(DC-DC CONVERTER)の生産コストが増加するという問
題がある。さらに、有機コンデンサ毎にフューズを設け
た場合、フューズの抵抗によって直流−直流変換装置
(DC-DC CONVERTER)の変換効率が低下するという問題
がある。
On the other hand, in order to prevent burning of the organic capacitor due to overvoltage, a DC-DC converter (DC-DC converter) is used.
There is a method of providing a fuse for preventing burnout in each of the organic capacitors used for the converter. However, in this method, a DC-DC converter is used.
However, there is a problem that the number of components increases and the production cost of the DC-DC converter increases. Further, when a fuse is provided for each organic capacitor, there is a problem that the conversion efficiency of a DC-DC converter is reduced due to the resistance of the fuse.

【0037】また、直流−直流変換装置(DC-DC CONVER
TER)の入力部には、有機コンデンサが使用されるよう
になってきているため、これらの有機コンデンサを保護
する必要もある。
A DC-DC converter (DC-DC converter)
Since organic capacitors are being used at the input of TER), it is also necessary to protect these organic capacitors.

【0038】そこで、本発明は、前記問題点に鑑みてな
されたものであり、同期整流方式の降圧型直流−直流変
換装置(DC-DC CONVERTER)において、回路構成を複雑
にすることなく、出力電圧の過電圧から直流−直流変換
装置(DC-DC CONVERTER)を保護する技術を提供するこ
とにより、過電圧による発煙及び発火を防止することを
図ることを課題とする。また、直流−直流変換装置(DC
-DC CONVERTER)の小型化と変換効率の向上とを図るこ
とを課題とする。また、回路構成を複雑にすることな
く、直流−直流変換装置(DC-DC CONVERTER)の負荷に
過電圧が印加されることを防止することを課題とする。
また、本発明は、前記問題点に鑑みてなされたものであ
り、同期整流方式の降圧型直流−直流変換装置(DC-DC
CONVERTER)において、回路を複雑化することなく出力
電圧の過電圧を防止させる技術を提供し、装置の小型化
及び信頼性の向上に寄与することを課題とする。
Accordingly, the present invention has been made in view of the above problems, and has been made in a synchronous rectification type step-down DC-DC converter without complicating the circuit configuration. An object of the present invention is to provide a technique for protecting a DC-DC converter from a voltage overvoltage, thereby preventing smoke and ignition due to the overvoltage. In addition, DC-DC converter (DC
-DC CONVERTER) and improve the conversion efficiency. It is another object of the present invention to prevent an overvoltage from being applied to a load of a DC-DC converter without complicating a circuit configuration.
Further, the present invention has been made in view of the above-mentioned problems, and a step-down DC-DC converter (DC-DC) of a synchronous rectification system.
CONVERTER), to provide a technique for preventing an overvoltage of an output voltage without complicating a circuit, and to contribute to miniaturization and improvement of reliability of a device.

【0039】[0039]

【課題を解決するための手段】本発明は、前記課題を解
決するために以下のような手段を採用した。先ず、第1
の発明は、電源からの電力を蓄積する蓄積手段と、前記
電源と前記蓄積手段の接続と切断とを切り換える第1の
スイッチ素子と、前記蓄積手段とグランドとの間に設け
られ、前記蓄積手段とグランドの接続と切断とを切り換
える第2のスイッチ素子と、前記第1のスイッチ素子及
び第2のスイッチ素子の接続と切断とを制御して、前記
蓄積手段からの出力電圧が一定値を保つようにする制御
手段とを備えた同期整流方式の直流−直流変換装置であ
り、前記蓄積手段からの出力電圧を監視して、前記出力
電圧が所定の電圧値を超えたときに信号を出力する過電
圧検出手段と、前記過電圧検出手段からの信号を入力し
たときに、前記第1のスイッチ素子を切断状態にすると
ともに前記第2のスイッチ素子を接続状態にして、前記
蓄積手段からの出力電圧をグランドレベルにクランプす
るクランプ手段とを備えた同期整流方式の直流−直流変
換装置である。前記した過電圧検出手段は、基準電圧を
発生する基準電圧発生手段と、前記基準電圧と前記蓄積
手段からの出力電圧とを比較して、前記出力電圧が前記
基準電圧より大きくなったときに前記信号を出力する電
圧比較手段とを備えるようにしてもよい。また、第1の
発明に係る直流−直流変換装置は、前記第1のスイッチ
素子が短絡状態で故障したときに、前記第2のスイッチ
素子を接続状態にして、前記電源からの電圧を短絡させ
る短絡手段を更に備えるようにしてもよく、前記した短
絡手段に加えて、短絡手段により短絡された電力によっ
て電源からの入力を遮断する遮断手段を更に備えるよう
にしてもよい。遮断手段としては、短絡手段により短絡
された電力によって溶断されるフューズを例示すること
ができる。また、第1の発明に係る直流−直流変換装置
は、電源と第1のスイッチ素子との間に設けられて、電
源からの入力を遮断する遮断手段を更に備えるようにし
てもよい。その際、クランプ手段は、第1のスイッチ素
子が故障すると、第2のスイッチ素子を接続状態にする
ことにより電源からの電力を短絡させ、その短絡された
電力によって遮断手段が電源からの入力を遮断するよう
にしてもよい。
The present invention employs the following means in order to solve the above-mentioned problems. First, first
The invention is characterized in that a storage means for storing power from a power supply, a first switch element for switching between connection and disconnection of the power supply and the storage means, and a storage means provided between the storage means and ground, A second switch element for switching connection and disconnection between the first switch element and the ground, and controlling connection and disconnection of the first switch element and the second switch element to maintain a constant output voltage from the storage means. A DC-DC converter of a synchronous rectification type, comprising: a control unit configured to monitor an output voltage from the storage unit and output a signal when the output voltage exceeds a predetermined voltage value. Overvoltage detection means, and when a signal from the overvoltage detection means is input, the first switch element is turned off and the second switch element is turned on to output the signal from the storage means. DC synchronous rectification type that includes a clamping means for clamping the voltage to a ground level - a DC converter. The above-mentioned overvoltage detection means compares the reference voltage with an output voltage from the storage means, and outputs the signal when the output voltage becomes larger than the reference voltage. And a voltage comparing means for outputting the same. In the DC-DC converter according to the first invention, when the first switch element fails in a short-circuit state, the second switch element is connected to short-circuit the voltage from the power supply. A short-circuiting means may be further provided, and in addition to the above-described short-circuiting means, an interrupting means for interrupting an input from a power supply by electric power short-circuited by the short-circuiting means may be further provided. As the interrupting means, a fuse blown by the power short-circuited by the short-circuiting means can be exemplified. In addition, the DC-DC converter according to the first invention may further include a cutoff unit provided between the power supply and the first switch element, for cutting off an input from the power supply. At this time, when the first switch element fails, the clamp means short-circuits the power from the power supply by connecting the second switch element, and the cut-off means cuts off the input from the power supply by the short-circuited power. You may make it cut off.

【0040】次に、第2の発明は、電源からの電力を蓄
積する蓄積手段と、前記電源と前記蓄積手段の接続と切
断とを切り換える第1のスイッチと、前記蓄積手段とグ
ランドとの間に配置され、前記蓄積手段とグランドの接
続と切断とを切り換える第2スイッチと、前記第1及び
第2のスイッチの接続と切断とを制御して、前記蓄積手
段からの出力電圧が一定値を保つようにする制御手段
と、前記蓄積手段の出力電圧が所定の電圧値を越えたこ
とを検出する検出手段と、前記検出手段の検出に応じ
て、前記第1のスイッチを切断状態にするとともに、前
記第2のスイッチを接続状態にするクランプ手段と、を
備える同期整流方式の直流−直流変換装置である。前記
した検出手段は、例えば、基準電圧を発生する基準電圧
発生手段と、基準電圧と蓄積手段の出力電圧とを比較
し、蓄積手段の出力電圧が基準電圧より大きくなったと
きに信号を出力する電圧比較手段とを備えるようにして
もよい。また、第2の発明に係る直流−直流変換装置
は、第1のスイッチが短絡状態で故障したときに、第2
のスイッチを強制的に接続状態にすることにより、電源
からの電力を短絡させる短絡手段を更に備えるようにし
てもよく、前記した短絡手段に加え、電源からの入力を
遮断する遮断手段を更に備えるようにしてもよい。遮断
手段としては、フューズを例示することができる。ま
た、第2の発明に係る直流−直流変換装置は、電源と第
1のスイッチ素子との間に設けられ、電源からの入力を
遮断する遮断手段を更に傭えるようにしてもよい。その
際、クランプ手段は、第1のスイッチが故障すると、第
2のスイッチを接続状態にすることによって電源からの
電力を短絡させ、その短絡された電力を利用して遮断手
段が電源からの入力を遮断するようにしてもよい。
Next, a second invention provides a storage means for storing power from a power supply, a first switch for switching connection and disconnection of the power supply and the storage means, and a switch between the storage means and ground. A second switch for switching between connection and disconnection of the storage means and the ground, and controlling connection and disconnection of the first and second switches so that the output voltage from the storage means has a constant value. Control means for keeping the output voltage of the storage means, detection means for detecting that the output voltage of the storage means has exceeded a predetermined voltage value, and disconnection of the first switch according to the detection of the detection means And a clamp means for connecting the second switch to a connected state. The above-mentioned detecting means compares, for example, a reference voltage generating means for generating a reference voltage with the reference voltage and the output voltage of the accumulating means, and outputs a signal when the output voltage of the accumulating means becomes larger than the reference voltage. Voltage comparing means may be provided. Further, the DC-DC converter according to the second aspect of the present invention, when the first switch fails in a short-circuit state,
May be further provided with a short-circuit means for short-circuiting the power from the power supply by forcibly setting the switch to a connected state. You may do so. A fuse can be exemplified as the blocking means. Further, the DC-DC converter according to the second aspect of the present invention may further include a cutoff unit provided between the power supply and the first switch element, for cutting off an input from the power supply. At this time, when the first switch fails, the clamp means short-circuits the power from the power supply by setting the second switch to the connected state, and uses the short-circuited power to cause the cut-off means to operate the input from the power supply. May be blocked.

【0041】次に、第3の発明は、電源からの電力を蓄
積する蓄積手段と、電源と蓄積手段の接続と切断とを切
り換える第1のスイッチ素子と、蓄積手段とグランドと
の間に設けられて蓄積手段とグランドの接続と切断とを
切り換える第2のスイッチ素子と、第1のスイッチ素子
及び第2のスイッチ素子の接続と切断とを制御して蓄積
手段からの出力電圧が一定値を保つようにする第1の制
御手段と、を備えた同期整流方式の直流−直流変換装置
のための制御回路であり、前記蓄積手段からの出力電圧
を監視して、前記出力電圧が所定電圧値を越えたことを
検出する過電圧検出手段と、前記過電圧検出手段によっ
て前記蓄積手段からの出力電圧が所定電圧値を越えたこ
とが検出された場合に、前記第1のスイッチ素子を切断
状態にするとともに前記第2のスイッチ素子を接続状態
にして、前記蓄積手段からの出力電圧をグランドレベル
にする第2の制御手段と、を備える制御回路である。前
記した過電圧検出手段は、基準電圧を発生する基準電圧
発生手段と、前記基準電圧と蓄積手段からの出力電圧と
を比較して、前記蓄積手段からの出力電圧が前記基準電
圧より大きくなったときに信号を出力する電圧比較手段
とを備えるようにしてもよい。
Next, a third invention provides a storage means for storing power from a power supply, a first switch element for switching connection and disconnection of the power supply and the storage means, and a storage means provided between the storage means and the ground. A second switch element for switching connection and disconnection of the storage means and the ground, and controlling connection and disconnection of the first switch element and the second switch element so that the output voltage from the storage means becomes a constant value. A control circuit for a synchronous rectification type DC-DC converter, comprising: a first control means for maintaining the output voltage from the storage means; and Overvoltage detection means for detecting that the output voltage exceeds the predetermined voltage value, and when the output voltage from the storage means exceeds a predetermined voltage value, the first switch element is turned off. With And said second switching element in the connected state, a control circuit and a second control means for a ground level output voltage from said storage means. The above-mentioned overvoltage detecting means compares a reference voltage generating means for generating a reference voltage with the reference voltage and an output voltage from an accumulating means, and when an output voltage from the accumulating means becomes larger than the reference voltage. And a voltage comparing means for outputting a signal.

【0042】次に、第4の発明は、電源からの電力を蓄
積する蓄積手段と、前記電源と前記蓄積手段の接続と切
断とを切り換える第1のスイッチ素子と、前記蓄積手段
とグランドとの間に設けられて前記蓄積手段とグランド
の接続と切断とを切り換える第2のスイッチ素子と、前
記第1のスイッチ素子及び前記第2のスイッチ素子の接
続と切断とを制御して前記蓄積手段からの出力電圧が一
定値を保つようにする第1の制御手段と、を備えた同期
整流方式の直流−直流変換装置のための制御回路であ
り、前記蓄積手段からの出力電圧を監視して、前記出力
電圧が所定電圧値を越えたことを検出する検出手段と、
検出手段の検出に応じて前記第1のスイッチ素子を切断
状態にするとともに前記第2のスイッチ素子を接続状態
にして、前記蓄積手段からの出力電圧をグランドレベル
にする第2の制御手段と、を備える制御回路である。前
記した検出手段は、基準電圧を発生する基準電圧発生手
段と、前記基準電圧と蓄積手段からの出力電圧とを比較
して前記蓄積手段の出力電圧が前記基準電圧より大きく
なったときに信号を出力する電圧比較手段とを備えるよ
うにしてもよい。
Next, a fourth invention provides a storage means for storing power from a power supply, a first switch element for switching between connection and disconnection of the power supply and the storage means, and a connection between the storage means and ground. A second switch element that is provided between the storage means and switches connection and disconnection of the ground from the storage means, and controls connection and disconnection of the first switch element and the second switch element to control the connection and disconnection from the storage means. A control circuit for a DC-DC converter of a synchronous rectification system, comprising: a first control means for keeping an output voltage of a constant value, and monitoring an output voltage from the storage means. Detecting means for detecting that the output voltage has exceeded a predetermined voltage value;
A second control unit for setting the output voltage from the storage unit to the ground level by setting the first switch element to a disconnected state and setting the second switch element to a connected state in response to detection by the detection unit; It is a control circuit provided with. The detection means compares a reference voltage with an output voltage from a storage means, and outputs a signal when the output voltage of the storage means becomes larger than the reference voltage. And a voltage comparing means for outputting.

【0043】次に、第5の発明は、同期整流方式の直流
−直流変換装置において、メインスイッチと、同期整流
用スイッチと、前記直流−直流変換装置の出力電圧が過
電圧であることを検出する過電圧検出手段と、前記過電
圧検出手段が過電圧を検出したときに前記メインスイッ
チをオフにするための第1の制御信号及び前記同期生流
用スイッチをオンにするための第2の制御信号を出力す
る制御手段と、を備える同期整流方式の直流−直流変換
装置である。また、第5の発明に係る直流−直流変換装
置は、メインスイッチに接続されたインダクターと、こ
のインダクターに接続され該インダクターからの出力電
圧を平滑するコンデンサとを更に備えるようにしても良
い。また、第5の発明に係る直流−直流変換装置は、直
流−直流変換装置の出力電圧を一定に保つべく、メイン
スイッチ及び同期整流用スイッチをフィードバック制御
するフィードバック手段を更に備えるようにしてもよ
い。また、第5の発明に係る直流−直流変換装置は、メ
インスイッチと電源との間に設けられ、前記電源からの
入力を遮断する遮断手段を更に備えるようにしてもよ
い。
According to a fifth aspect of the present invention, in a DC-DC converter of a synchronous rectification system, a main switch, a switch for synchronous rectification, and detecting that an output voltage of the DC-DC converter is an overvoltage. Overvoltage detection means, and control for outputting a first control signal for turning off the main switch and a second control signal for turning on the synchronous live flow switch when the overvoltage detection means detects an overvoltage. And a DC-DC converter of a synchronous rectification system comprising: Further, the DC-DC converter according to the fifth invention may further include an inductor connected to the main switch, and a capacitor connected to the inductor and smoothing an output voltage from the inductor. Further, the DC-DC converter according to the fifth invention may further include feedback means for performing feedback control of the main switch and the synchronous rectification switch in order to keep the output voltage of the DC-DC converter constant. . Further, the DC-DC converter according to the fifth aspect of the present invention may further include a cutoff unit provided between the main switch and the power supply, for cutting off an input from the power supply.

【0044】次に、第6の発明は、同期整流方式の直流
−直流変換装置において、メインスイッチと、同期整流
用スイッチと、前記直流−直流変換装置の出力電圧が過
電圧であることを検出する過電圧検出手段と、前記過電
圧検出手段が過電圧を検出したときに前記メインスイッ
チを強制的にオフにするとともに前記同期生流用スイッ
チを強制的にオンにする制御手段と、を備える同期整流
方式の直流−直流変換装置である。第6の発明に係る直
流−直流変換装置は、メインスイッチに接続されたイン
ダクターと、このインダクターに接続され該インダクタ
ーからの出力電圧を平滑するコンデンサとを更に備える
ようにしても良い。第6の発明に係る直流−直流変換装
置において、過電圧検出手段は、例えば、前記直流−直
流変換装置の出力電圧が過電圧であることを検出したと
きに、検出信号を出力するようにしてもよい。これに対
応して、制御手段は、過電圧検出手段から検出信号が出
力されると、その検出信号を記憶するとともに、前記メ
インスイッチをオフにするための第1の制御信号と同期
整流用スイッチをオンにするための第2の制御信号とを
出力するメモリ回路を備えるようにしてもよい。そし
て、制御手段は、メインスイッチが短絡状態で故障した
ときに、同期整流用スイッチをオンにするために第2の
制御信号を出力することにより、電源からの入力を短絡
させるようにしてもよい。また、第6の発明に係る直流
−直流変換装置は、直流−直流変換装置の出力電圧を一
定に保つべく、メインスイッチ及び同期整流用スイッチ
をフィードバック制御するフィードバック手段を更に備
えるようにしてもよい。また、第6の発明に係る直流−
直流変換装置は、メインスイッチと電源との間に設けら
れ、前記電源からの入力を遮断する遮断手段を更に備え
るようにしてもよい。
According to a sixth aspect of the present invention, in a synchronous rectification type DC-DC converter, a main switch, a synchronous rectification switch, and detecting that an output voltage of the DC-DC converter is an overvoltage. An overvoltage detecting means, and a control means for forcibly turning off the main switch and forcibly turning on the synchronous live current switch when the overvoltage detecting means detects an overvoltage. It is a DC converter. The DC-DC converter according to the sixth invention may further include an inductor connected to the main switch, and a capacitor connected to the inductor and smoothing an output voltage from the inductor. In the DC-DC converter according to the sixth invention, the overvoltage detection means may output a detection signal when detecting that the output voltage of the DC-DC converter is an overvoltage, for example. . In response to this, when the detection signal is output from the overvoltage detection means, the control means stores the detection signal, and sets a first control signal for turning off the main switch and a synchronous rectification switch. A memory circuit for outputting a second control signal for turning on the memory may be provided. Then, when the main switch fails in the short-circuit state, the control unit may output the second control signal to turn on the synchronous rectification switch, thereby causing the input from the power supply to be short-circuited. . The DC-DC converter according to the sixth invention may further include feedback means for performing feedback control of the main switch and the synchronous rectification switch in order to keep the output voltage of the DC-DC converter constant. . In addition, the DC-
The DC converter may further include a cutoff unit provided between the main switch and the power supply, for cutting off an input from the power supply.

【0045】次に、第7の発明は、メインスイッチと同
期整流用スイッチとを備えた同期整流方式の直流−直流
変換装置を制御するための制御回路であって、直流−直
流変換装置の出力電圧が過電圧であることを検出する過
電圧検出手段と、過電圧検出手段が過電圧を検出したと
きに、メインスイッチをオフにするための第1の制御信
号及び同期整流用スイッチをオンにするための第2の制
御信号を出力する制御手段と、を備えるようにしてもよ
い。また、第8の発明は、メインスイッチと、同期整流
用スイッチと、前記メインスイッチに接続されたインダ
クターと、前記インダクターに接続され該インダクター
からの出力電圧を平滑するコンデンサと、を備えた同期
整流方式の直流−直流変換装置を制御するための制御回
路であって、前記直流−直流変換装置の出力電圧が過電
圧であることを検出する過電圧検出手段と、前記過電圧
検出手段が過電圧を検出したときに、前記メインスイッ
チをオフにするための第1の制御信号及び前記同期整流
用スイッチをオンにするための第2の制御信号を出力す
る制御手段と、を備えるようにしてもよい。また、第9
の発明は、メインスイッチと同期整流用スイッチとを備
えた同期整流方式の直流−直流変換装置を制御するため
の制御回路であって、前記直流−直流変換装置の出力電
圧が過電圧であることを検出する過電圧検出手段と、前
記過電圧検出手段が過電圧を検出したときに、前記メイ
ンスイッチを強制的にオフにするとともに前記同期整流
用スイッチを強制的にオンにする制御手段と、を備える
ようにしてもよい。上記した第7〜第9の発明に於い
て、過電圧検出手段は、直流−直流変換装置の出力電圧
が過電圧であることを検出したときに、検出信号を出力
するようにしてもよい。これに対応して、制御手段は、
過電圧検出手段から検出信号が出力されると、その検出
信号を記憶するとともに、前記メインスイッチをオフに
するための第1の制御信号及び前記同期整流用スイッチ
をオンにするための第2の制御信号を出力するメモリ回
路を備えるようにしてもよい。更に、制御手段は、メイ
ンスイッチが故障したときには、同期整流用スイッチを
オンにするための第2の制御信号を出力することにより
前記電源からの入力を短絡させるようにするとよい。
Next, a seventh invention is a control circuit for controlling a synchronous rectification type DC-DC converter provided with a main switch and a synchronous rectification switch. An overvoltage detecting means for detecting that the voltage is an overvoltage; a first control signal for turning off the main switch and a second control signal for turning on the synchronous rectifying switch when the overvoltage detecting means detects the overvoltage. And control means for outputting the second control signal. According to an eighth aspect of the present invention, there is provided a synchronous rectifier comprising: a main switch; a synchronous rectifying switch; an inductor connected to the main switch; and a capacitor connected to the inductor and smoothing an output voltage from the inductor. A control circuit for controlling a DC-DC converter of a system, wherein an overvoltage detecting means for detecting that an output voltage of the DC-DC converter is an overvoltage, and when the overvoltage detecting means detects an overvoltage. And control means for outputting a first control signal for turning off the main switch and a second control signal for turning on the synchronous rectification switch. The ninth
The present invention is a control circuit for controlling a DC-DC converter of a synchronous rectification system including a main switch and a switch for synchronous rectification, wherein an output voltage of the DC-DC converter is an overvoltage. Overvoltage detection means for detecting, and control means for forcibly turning off the main switch and forcibly turning on the synchronous rectification switch when the overvoltage detection means detects an overvoltage. You may. In the seventh to ninth aspects of the present invention, the overvoltage detection means may output a detection signal when detecting that the output voltage of the DC-DC converter is an overvoltage. In response, the control means:
When a detection signal is output from the overvoltage detection means, the detection signal is stored, a first control signal for turning off the main switch, and a second control signal for turning on the synchronous rectification switch. A memory circuit for outputting a signal may be provided. Further, when the main switch fails, the control means may output a second control signal for turning on the synchronous rectification switch, thereby short-circuiting the input from the power supply.

【0046】また、第10の発明は、メインスイッチ
と、同期整流用スイッチと、前記メインスイッチに接続
されたインダクターと、前記インダクターに接続され該
インダクターからの出力電圧を平滑するコンデンサと、
を備えた同期整流方式の直流−直流変換装置を制御する
ための制御回路であって、直流−直流変換装置の出力電
圧が過電圧であることを検出する過電圧検出手段と、前
記過電圧検出手段が過電圧を検出したときに、前記メイ
ンスイッチを強制的にオフにするとともに前記同期整流
用スイッチを強制的にオンにする制御手段と、を備える
ようにしてもよい。第10の発明に係る制御回路は、直
流−直流変換装置の出力電圧を一定値に保つべく、メイ
ンスイッチ及び同期整流用スイッチをフィードバック制
御するフィードバック手段を更に備えるようにしてもよ
い。
In a tenth aspect, the present invention provides a main switch, a switch for synchronous rectification, an inductor connected to the main switch, and a capacitor connected to the inductor for smoothing an output voltage from the inductor.
A control circuit for controlling a DC-DC converter of a synchronous rectification system comprising: an overvoltage detection unit for detecting that an output voltage of the DC-DC converter is an overvoltage; and Control means for forcibly turning off the main switch and forcibly turning on the synchronous rectification switch when the switch is detected. The control circuit according to the tenth aspect may further include feedback means for performing feedback control of the main switch and the synchronous rectification switch in order to keep the output voltage of the DC-DC converter at a constant value.

【0047】次に、第11の発明は、メインスイッチと
同期整流用スイッチとを備えた同期整流方式の直流−直
流変換装置を制御するための制御回路であり、直流−直
流変換処理の停止要求信号を受信する受信手段と、前記
受信手段が前記停止要求信号を受信すると、前記メイン
スイッチをオフにするための第1の制御信号及び前記同
期整流用スイッチをオンにするための第2の制御信号を
出力する制御手段と、を備えるようにしてもよい。尚、
制御手段は、メインスイッチが故障したときに、同期整
流用スイッチをオンにするための第2の制御信号を出力
することにより、電源からの入力を短絡させるようにし
てもよい。また、第12の発明は、メインスイッチと、
同期整流用スイッチと、前記メインスィツチに接続され
たインダクターと、前記インダクターに接続され、前記
インダクターからの出力電圧を平滑するコンデンサとを
備えた同期整流方式の直流−直流変換装置を制御するた
めの制御回路であり、直流−直流変換処理の停止要求信
号を受信する受信手段と、前記受信手段が停止要求信号
を受信すると、訪記メインスイッチをオフにするための
第1の制御信号及び前記同期整流用スイッチをオンにす
るための第2の制御信号を出力する制御手段と、を備え
るようにしてもよい。尚、制御手段は、メインスイッチ
が故障したときに、同期整流用スイッチをオンにするた
めの第2の制御信号を出力することにより、電源からの
入力を短絡させるようにしてもよい。また、第13の発
明は、メインスイッチと同期整流用スイッチとを備えた
同期整流方式の直流−直流変襖装置を制御するための制
御回路であり、直流−直流変換処理の停止要求信号を受
信する受信手段と、前記受信手段が停止要求信号を受信
すると、前記メインスイッチを強制的にオフにするとと
もに、前記同期整流用スイッチを強制的にオンにする制
御手段と、を備えるようにしてもよい。また、第14の
発明は、メインスイッチと、同期整流用スイッチと、前
記メィンスイッチに接続されたインダクターと、前記イ
ンダクターに接続され、前記インダクターからの出力電
圧を平滑するコンデンサとを備える同期整流方式の直流
一直流変換装置を制御するための制御回路において、直
流−直流変換処理の停止要求信号を受信する受信手段
と、前記受信手段が停止要求信号を受信すると、前記メ
インスイッチを強制的にオフにするとともに、前記同期
整流用スイッチを強制的にオンにする制御手段と、を備
えるようにしてもよい。
Next, an eleventh invention is a control circuit for controlling a DC-DC converter of a synchronous rectification system including a main switch and a switch for synchronous rectification. Receiving means for receiving a signal, a first control signal for turning off the main switch and a second control for turning on the synchronous rectifying switch when the receiving means receives the stop request signal; Control means for outputting a signal. still,
The control means may output the second control signal for turning on the synchronous rectification switch when the main switch fails, thereby causing the input from the power supply to be short-circuited. In a twelfth aspect, a main switch includes:
A synchronous rectification type DC-DC converter comprising a synchronous rectification switch, an inductor connected to the main switch, and a capacitor connected to the inductor and smoothing an output voltage from the inductor. A control circuit for receiving a stop request signal for DC-DC conversion processing; a first control signal for turning off a visit main switch when the receiving means receives the stop request signal; Control means for outputting a second control signal for turning on the rectifying switch. The control means may output the second control signal for turning on the synchronous rectification switch when the main switch fails, thereby causing the input from the power supply to be short-circuited. A thirteenth invention is a control circuit for controlling a synchronous rectification type DC-DC sliding door device including a main switch and a synchronous rectification switch, which receives a stop request signal for DC-DC conversion processing. And a control unit for forcibly turning off the main switch and forcibly turning on the synchronous rectification switch when the receiving unit receives the stop request signal. Good. A fourteenth invention is a synchronous rectification system including a main switch, a synchronous rectification switch, an inductor connected to the main switch, and a capacitor connected to the inductor and smoothing an output voltage from the inductor. In a control circuit for controlling the DC-DC converter, receiving means for receiving a stop request signal for DC-DC conversion processing, and when the receiving means receives the stop request signal, the main switch is forcibly turned off. Control means for forcibly turning on the synchronous rectification switch.

【0048】尚、上記した第11〜第14の発明に係る
停止要求信号は、直流−直流変換装置の出力電圧が過電
圧であることを示す信号であってもよい。また、上記し
た第11〜第14の発明に係る制御回路は、直流−直流
変換装置の出力電圧を一定値に保つべく、メインスイッ
チ及び同期整流用スイッチをフィードバック制御するフ
ィードバック手段を更に備えるようにしてもよい。
[0048] Incidentally, <br/> stop request signal according to the eleventh fourteenth invention described above, the DC - may be a signal indicating that the output voltage of the DC converter is overvoltage. Further, the control circuit according to the eleventh to fourteenth aspects further includes feedback means for performing feedback control of the main switch and the synchronous rectification switch in order to keep the output voltage of the DC-DC converter at a constant value. You may.

【0049】次に、第15の発明は、メインスイッチと
同期整流用スイッチとを備えた同期整流方式の直流−直
流変換装置を制御するための制御回路であり、直流−直
流変換処理の停止要求信号を受信する受信手段と、前記
受信手段が停止要求信号を受信すると、前記メインスイ
ッチをオフにするとともに前記同期整流用スイッチをオ
ンにすることにより、前記直流−直流変換装置の出力を
停止する制御手段と、を備えるようにしても良い。
Next, a fifteenth invention is a control circuit for controlling a synchronous rectification type DC-DC converter provided with a main switch and a synchronous rectification switch. A receiving unit for receiving a signal, and when the receiving unit receives a stop request signal, turning off the main switch and turning on the synchronous rectification switch to stop the output of the DC-DC converter. Control means may be provided.

【0050】次に、第16の発明は、メインスイッチと
同期整流用スイッチとを備えた同期整流方式の直流−直
流変換装置を制御するための制御回路であり、直流−直
流変換装置の出力電圧を入力する電圧入力端子と、電圧
入力端子に入力された電圧が所定電圧を超えていること
を検出したときに検出信号を出力する過電圧検出手段
と、過電圧検出手段が検出信号を出力すると、前記メイ
ンスイッチをオフにするとともに前記同期整流用スイッ
チをオンにすることにより前記直流−直流変換装置の出
力をグランドレベルにクランプするクランプ手段と、を
備えるようにしてもよい。
Next, a sixteenth invention is a control circuit for controlling a DC-DC converter of a synchronous rectification system comprising a main switch and a switch for synchronous rectification. A voltage input terminal for inputting a voltage, an overvoltage detection unit that outputs a detection signal when detecting that a voltage input to the voltage input terminal exceeds a predetermined voltage, and when the overvoltage detection unit outputs a detection signal, Clamping means for turning off the main switch and turning on the synchronous rectification switch to clamp the output of the DC-DC converter to a ground level may be provided.

【0051】[0051]

【発明の実施の形態】本発明の実施の形態について図面
に基づいて説明する。 〈実施の形態1〉図1は、本発明の直流−直流変換装置
(DC-DC CONVERTER)の第1の実施の形態を示す図であ
る。尚、同図において、従来と同一の構成要素について
は同一の名称及び符号を付加している。
Embodiments of the present invention will be described with reference to the drawings. <First Embodiment> FIG. 1 is a diagram showing a first embodiment of a DC-DC converter according to the present invention. In the figure, the same components and components as those in the related art are given the same names and reference numerals.

【0052】直流−直流変換装置(DC-DC CONVERTER)
は、図示していない電源としての電池と負荷との間に設
けられ、電池からの電圧を定電圧化して負荷へ供給する
装置である。
DC-DC converter
Is a device that is provided between a battery (not shown) as a power supply and a load and that supplies a constant voltage from the battery to the load.

【0053】(直流−直流変換装置(DC-DC CONVERTE
R)の構成)本実施の形態1にかかる直流−直流変換装
置(DC-DC CONVERTER)は、フューズF1、制御回路C
TL、メインスイッチングトランジスタTr1、同期整
流用トランジスタTr2、ダイオードD1、チョークコ
イルL1、コンデンサC1、電圧比較器IC1、基準電
圧e1を発生する電源e1、コンデンサC2、及び、コ
ンデンサC3を備えている。
(DC-DC CONVERTE
R) Configuration) The DC-DC converter according to the first embodiment includes a fuse F1 and a control circuit C.
TL, a main switching transistor Tr1, a synchronous rectification transistor Tr2, a diode D1, a choke coil L1, a capacitor C1, a voltage comparator IC1, a power source e1, a capacitor C2, and a capacitor C3 for generating a reference voltage e1.

【0054】(直流−直流変換装置(DC-DC CONVERTE
R)を構成する回路の接続形態)ここで、上記の構成要
素の接続形態について述べる。フューズF1は、電池と
メインスイッチングトランジスタTr1とを接続する信
号線14の途中に設けられる。
(DC-DC converter)
R) Connection of Circuits Constituting R) Here, the connection of the above components will be described. The fuse F1 is provided in the signal line 14 connecting the battery and the main switching transistor Tr1.

【0055】信号線14を介して電池と接続されたメイ
ンスイッチングトランジスタTr1は、信号線1を介し
てチョークコイルL1と接続されるとともに、信号線2
4を介して制御回路CTLと接続される。
The main switching transistor Tr1 connected to the battery via the signal line 14 is connected to the choke coil L1 via the signal line 1 and to the signal line 2
4 and connected to the control circuit CTL.

【0056】上記のメインスイッチングトランジスタT
r1は、例えば、ソース端子、ドレイン端子、及び、ゲ
ート端子の3つの端子を有するMOS−FET(Metal
Oxide Semiconductor Field Effect Transistor)であ
る。この場合、上記の信号線14は、メインスイッチン
グトランジスタTr1のドレイン端子に接続される。ま
た、上記の信号線1は、メインスイッチングトランジス
タTr1のソース端子に接続される。さらに、上記の信
号線24は、メインスイッチングトランジスタTr1の
ゲート端子に接続される。
The above main switching transistor T
r1 is, for example, a MOS-FET (Metal-type) having three terminals of a source terminal, a drain terminal, and a gate terminal.
Oxide Semiconductor Field Effect Transistor). In this case, the signal line 14 is connected to the drain terminal of the main switching transistor Tr1. The signal line 1 is connected to the source terminal of the main switching transistor Tr1. Further, the signal line 24 is connected to the gate terminal of the main switching transistor Tr1.

【0057】メインスイッチングトランジスタTr1と
信号線1を介して接続されたチョークコイルL1は、さ
らに信号線15を介して図示しない負荷と接続される。
上記のフューズF1とメインスイッチングトランジスタ
Tr1とを接続する信号線14の途中には、4本の信号
線31、17、18、19が接続される。
The choke coil L1 connected to the main switching transistor Tr1 via the signal line 1 is further connected to a load (not shown) via the signal line 15.
Four signal lines 31, 17, 18, and 19 are connected in the middle of the signal line 14 connecting the fuse F1 and the main switching transistor Tr1.

【0058】上記の4本の信号線31、17、18、1
9のうちのフューズF1寄りの信号線31は、コンデン
サC3を介してグランドに接続される。上記の4本の信
号線31、17、18、19のうちの信号線17は、電
圧比較器IC1に接続される。この電圧比較器IC1
は、例えば、非反転入力端子、反転入力端子、及び、出
力端子を有する。この場合、上記の信号線17は、電圧
比較器IC1の非反転入力端子に接続される。また、電
圧比較器IC1の反転入力端子は、信号線22を介して
電源e1と接続される。さらに、電圧比較器IC1の出
力端子は、信号線23を介して制御回路CTLに接続さ
れる。
The above four signal lines 31, 17, 18, 1
Among 9, the signal line 31 near the fuse F1 is connected to the ground via the capacitor C3. The signal line 17 among the four signal lines 31, 17, 18, and 19 is connected to the voltage comparator IC1. This voltage comparator IC1
Has, for example, a non-inverting input terminal, an inverting input terminal, and an output terminal. In this case, the signal line 17 is connected to the non-inverting input terminal of the voltage comparator IC1. The inverting input terminal of the voltage comparator IC1 is connected to the power supply e1 via the signal line 22. Further, the output terminal of the voltage comparator IC1 is connected to the control circuit CTL via the signal line 23.

【0059】上記の4本の信号線31、17、18、1
9のうちの信号線18は、制御回路CTLに接続され
る。この信号線18の途中には、信号線18aが接続さ
れている。この信号線18aは、コンデンサC2を介し
てグランドに接続される。
The above four signal lines 31, 17, 18, 1
9 are connected to the control circuit CTL. A signal line 18a is connected in the middle of the signal line 18. This signal line 18a is connected to the ground via the capacitor C2.

【0060】上記の4本の信号線31、17、18、1
9のうちのメインスイッチングトランジスタTr1寄り
の信号線19は、制御回路CTLに接続される。また、
メインスイッチングトランジスタTr1とチョークコイ
ルL1とを接続する信号線1の途中には、2本の信号線
2、3が接続される。
The above four signal lines 31, 17, 18, 1
The signal line 19 near the main switching transistor Tr1 out of 9 is connected to the control circuit CTL. Also,
Two signal lines 2 and 3 are connected in the middle of the signal line 1 connecting the main switching transistor Tr1 and the choke coil L1.

【0061】上記の2本の信号線2、3のうちメインス
イッチングトランジスタTr1寄りの信号線2は、同期
整流用トランジスタTr2に接続される。この同期整流
用トランジスタTr2は、信号線25を介して制御回路
CTLと接続されるとともに、信号線26を介してグラ
ンドに接続される。
The signal line 2 near the main switching transistor Tr1 of the two signal lines 2, 3 is connected to the synchronous rectification transistor Tr2. The synchronous rectification transistor Tr2 is connected to the control circuit CTL via a signal line 25 and to the ground via a signal line 26.

【0062】上記の同期整流用トランジスタTr2は、
例えば、ドレイン端子、ソース端子、ゲート端子の3つ
の端子を有するMOS−FET(Metal Oxide Semicond
uctor FET)である。この場合、上記の信号線2は、同
期整流用トランジスタTr2のドレイン端子に接続され
る。また、上記の信号線25は、同期整流用トランジス
タTr2のゲート端子に接続される。さらに、上記の信
号線26は、同期整流用トランジスタTr2のソース端
子に接続される。
The transistor Tr2 for synchronous rectification is
For example, a MOS-FET (Metal Oxide Semiconductor) having three terminals of a drain terminal, a source terminal, and a gate terminal
uctor FET). In this case, the signal line 2 is connected to the drain terminal of the synchronous rectification transistor Tr2. The signal line 25 is connected to the gate terminal of the synchronous rectification transistor Tr2. Further, the signal line 26 is connected to the source terminal of the synchronous rectification transistor Tr2.

【0063】また、上記の2本の信号線2、3のうちチ
ョークコイルL1寄りの信号線3は、ダイオードD1の
カソード端子に接続される。このダイオードD1のアノ
ード端子は、信号線27を介してグランドに接続され
る。
The signal line 3 near the choke coil L1 among the two signal lines 2 and 3 is connected to the cathode terminal of the diode D1. The anode terminal of the diode D1 is connected to the ground via the signal line 27.

【0064】さらに、チョークコイルL1と負荷とを接
続する信号線15の途中には、2本の信号線4、5が接
続される。上記の2本の信号線4、5のうち、チョーク
コイルL1寄りの信号線4は、制御回路CTLに接続さ
れる。この信号線4は、直流−直流変換装置(DC-DC CO
NVERTER)の出力電圧FBを制御回路CTLにフィード
バックするための信号線である。
Further, two signal lines 4 and 5 are connected in the middle of the signal line 15 connecting the choke coil L1 and the load. Among the two signal lines 4, 5, the signal line 4 near the choke coil L1 is connected to the control circuit CTL. This signal line 4 is connected to a DC-DC converter (DC-DC CO
NVERTER) is a signal line for feeding back the output voltage FB to the control circuit CTL.

【0065】上記の2本の信号線4、5のうち、負荷寄
りの信号線5は、コンデンサC1を介してグランドに接
続される。 (直流−直流変換装置(DC-DC CONVERTER)を構成する
回路の機能)次に、上記の各構成要素の機能について述
べる。
Of the two signal lines 4 and 5, the signal line 5 near the load is connected to the ground via the capacitor C1. (Function of Circuit Constituting DC-DC Converter) Next, the function of each of the above-described components will be described.

【0066】(コンデンサC3)コンデンサC3は、有
機コンデンサであり、直流−直流変換装置(DC-DC CONV
ERTER)に入力される電圧に含まれる脈動成分を除去す
る平滑用のコンデンサである。
(Capacitor C3) The capacitor C3 is an organic capacitor, and is a DC-DC converter (DC-DC CONV
ERTER) is a smoothing capacitor that removes pulsating components contained in the voltage input to the ERTER.

【0067】(電源e1)電源e1は、直流−直流変換
装置(DC-DC CONVERTER)が入力すべき電圧の基準電圧
e1を発生する。
(Power source e1) The power source e1 generates a reference voltage e1 of a voltage to be input to a DC-DC converter.

【0068】(電圧比較器IC1)電圧比較器IC1
は、電池からの電圧Viと電源e1からの基準電圧e1
とを比較し、比較した結果を示す信号OVを出力する。
電圧比較器IC1から出力された信号OVは、信号線2
3を介して制御回路CTLに入力される。
(Voltage comparator IC1) Voltage comparator IC1
Is the voltage Vi from the battery and the reference voltage e1 from the power source e1.
And outputs a signal OV indicating the result of the comparison.
The signal OV output from the voltage comparator IC1 is connected to the signal line 2
3 to the control circuit CTL.

【0069】例えば、電圧比較器IC1は、上記の電圧
Viから基準電圧e1を減算し、その減算結果が「0」
以下ならばLowレベルの信号を出力し、減算結果が正
の値ならばHighレベルの信号を出力する。
For example, the voltage comparator IC1 subtracts the reference voltage e1 from the voltage Vi, and the result of the subtraction is "0".
If it is below, a low-level signal is output, and if the subtraction result is a positive value, a high-level signal is output.

【0070】(コンデンサC2)コンデンサC2は、メ
インスイッチングトランジスタTr1及び同期整流用ト
ランジスタTr2を非常時に駆動するための電力を蓄積
するものである。
(Capacitor C2) The capacitor C2 stores power for driving the main switching transistor Tr1 and the synchronous rectification transistor Tr2 in an emergency.

【0071】(メインスイッチングトランジスタTr
1)メインスイッチングトランジスタTr1は、制御回
路CTLからの制御信号DHを入力し、入力した信号D
Hに従って信号線14と信号線1との間を接続または切
断する。
(Main Switching Transistor Tr
1) The main switching transistor Tr1 receives the control signal DH from the control circuit CTL and receives the input signal D
According to H, the signal line 14 and the signal line 1 are connected or disconnected.

【0072】例えば、メインスイッチングトランジスタ
Tr1は、ゲート端子に制御回路CTLからの電圧が印
加されるとオン状態になり、ドレイン端子とソース端子
との間を接続して、信号線14と信号線1との間を接続
する。
For example, the main switching transistor Tr1 is turned on when a voltage from the control circuit CTL is applied to the gate terminal, connects the drain terminal and the source terminal, and connects the signal line 14 and the signal line 1 to each other. Connect between

【0073】また、メインスイッチングトランジスタT
r1は、ゲート端子に制御回路CTLからの電圧が印加
されていなければオフ状態になり、ドレイン端子とソー
ス端子との間を切断して、信号線14と信号線1との間
を切断する。
The main switching transistor T
r1 is turned off unless a voltage from the control circuit CTL is applied to the gate terminal, disconnects the drain terminal and the source terminal, and disconnects the signal line 14 and the signal line 1.

【0074】(チョークコイルL1)チョークコイルL
1は、電圧変換用のコイルである。 (ダイオードD1)ダイオードD1は、メインスイッチ
ングトランジスタTr1がオフ状態のときに、チョーク
コイルL1に蓄積されたエネルギーを出力側へ放出させ
るフリーホイールダイオードである。
(Choke coil L1) Choke coil L
Reference numeral 1 denotes a voltage conversion coil. (Diode D1) The diode D1 is a freewheel diode that releases the energy stored in the choke coil L1 to the output side when the main switching transistor Tr1 is off.

【0075】(同期整流用トランジスタTr2)同期整
流用トランジスタTr2は、制御回路CTLからの信号
DLを入力し、入力した信号DLに従って信号線2と信
号線26との間を接続あるいは切断するスイッチ回路で
ある。
(Synchronous Rectification Transistor Tr2) The synchronous rectification transistor Tr2 receives the signal DL from the control circuit CTL and connects or disconnects the signal line 2 and the signal line 26 according to the input signal DL. It is.

【0076】例えば、同期整流用トランジスタTr2
は、ゲート端子に制御回路CTLからの電圧が印加され
るとオン状態になり、ドレイン端子とソース端子との間
を接続して、信号線2と信号線26との間を接続する。
For example, the synchronous rectification transistor Tr2
Is turned on when a voltage from the control circuit CTL is applied to the gate terminal, connects between the drain terminal and the source terminal, and connects between the signal line 2 and the signal line 26.

【0077】また、同期整流用トランジスタTr2は、
ゲート端子に制御回路CTLからの電圧が印可されてい
なければオフ状態になり、ドレイン端子とソース端子と
の間を切断して、信号線2と信号線26との間を切断す
る。
The synchronous rectification transistor Tr2 is
If the voltage from the control circuit CTL is not applied to the gate terminal, the gate terminal is turned off, the connection between the drain terminal and the source terminal is cut off, and the connection between the signal line 2 and the signal line 26 is cut off.

【0078】本例において、同期整流用トランジスタT
r2は、メインスイッチングトランジスタTr1がオフ
状態のときにチョークコイルL1に蓄積されたエネルギ
ーを出力させるフリーホイール用のスイッチ回路であ
る。
In this example, the synchronous rectification transistor T
r2 is a freewheel switch circuit for outputting the energy stored in the choke coil L1 when the main switching transistor Tr1 is off.

【0079】例えば、同期整流用トランジスタTr2
は、ダイオードD1に印加される電圧が順方向のときに
オン状態(信号線2と信号線26との間を接続した状
態)になり、ダイオードD1に印加される電圧が逆方向
のときにオフ状態(信号線2と信号線26との間を切断
した状態)になる。このとき、ダイオードD1の電圧降
下は、低減されることになる。
For example, the synchronous rectification transistor Tr2
Turns on when the voltage applied to the diode D1 is in the forward direction (a state in which the signal line 2 is connected to the signal line 26), and turns off when the voltage applied to the diode D1 is in the reverse direction. This is the state (the state where the signal line 2 and the signal line 26 are disconnected). At this time, the voltage drop of the diode D1 is reduced.

【0080】(コンデンサC1)コンデンサC1は、チ
ョークコイルL1から出力された電圧に含まれる脈動成
分を除去する平滑用のコンデンサである。
(Capacitor C1) The capacitor C1 is a smoothing capacitor for removing a pulsating component contained in the voltage output from the choke coil L1.

【0081】(制御回路CTL)制御回路CTLには、
前述した信号線4、19、23、18、24、25の他
に、外部からのオン指令値あるいはオフ指令値と、外部
からの目標電圧Vrefとが入力される。外部からの目
標電圧Vrefは、直流−直流変換装置(DC-DCCONVERT
ER)が出力すべき電圧の基準電圧である。
(Control Circuit CTL) The control circuit CTL includes:
In addition to the above-mentioned signal lines 4, 19, 23, 18, 24 and 25, an external ON command value or an OFF command value and an external target voltage Vref are input. The target voltage Vref from the outside is obtained by a DC-DC converter (DC-DCCONVERT
ER) is a reference voltage of a voltage to be output.

【0082】そして、制御回路CTLは、電圧比較器I
C1からの信号OVと、信号線4を介して入力する出力
電圧FBと、外部からの目標電圧Vrefとに従って、
メインスイッチングトランジスタTr1及び同期整流用
トランジスタTr2のオン状態とオフ状態とを切り換え
る。
The control circuit CTL includes a voltage comparator I
According to signal OV from C1, output voltage FB input via signal line 4, and target voltage Vref from the outside,
The on / off state of the main switching transistor Tr1 and the synchronous rectification transistor Tr2 is switched.

【0083】ここで、制御回路CTLの内部構成につい
て図2に基づいて説明する。 (制御回路CTLの構成)制御回路CTLは、図2に示
すように、パルス幅変調方式(PWM方式)を採用する
回路であり、電源7、三角波発振器8、PWM比較器
9、チャージポンプ回路12、同期整流制御回路13、
フリップフロップFF、ドライブ−1(10)、及び、
ドライブ−2(11)を備えている。さらに、制御回路
CTLは、分割抵抗R2/R3、エラーアンプERA
1、論理和回路OR1、論理和回路OR2を備えてい
る。
Here, the internal configuration of the control circuit CTL will be described with reference to FIG. (Configuration of Control Circuit CTL) As shown in FIG. 2, the control circuit CTL employs a pulse width modulation method (PWM method), and includes a power supply 7, a triangular wave oscillator 8, a PWM comparator 9, a charge pump circuit 12 , Synchronous rectification control circuit 13,
Flip-flop FF, drive-1 (10), and
Drive-2 (11) is provided. Further, the control circuit CTL includes a dividing resistor R2 / R3, an error amplifier ERA
1, an OR circuit OR1 and an OR circuit OR2.

【0084】(電源7)電源7は、外部からのオン指令
値を入力したときに、制御回路CTLを構成する回路へ
動作電力を供給する。また、電源7は、外部からのオフ
指令値を入力したときに、制御回路CTLを構成する回
路に対する動作電力の供給を停止する。
(Power Supply 7) The power supply 7 supplies operating power to a circuit constituting the control circuit CTL when an external ON command value is input. In addition, the power supply 7 stops supplying the operating power to the circuit configuring the control circuit CTL when an off command value is input from the outside.

【0085】(三角波発振器8)三角波発振器8は、電
圧をパルス幅に変換するための変換用三角波を、一定の
周波数で発振する。この三角波発振器8から発振された
三角波は、PWM比較器9に入力される。
(Triangular Wave Oscillator 8) The triangular wave oscillator 8 oscillates a converting triangular wave for converting a voltage into a pulse width at a constant frequency. The triangular wave oscillated from the triangular wave oscillator 8 is input to the PWM comparator 9.

【0086】(分割抵抗R2/R3)分割抵抗R2/R
3は、信号線4と接続されており、直流−直流変換装置
(DC-DC CONVERTER)の出力電圧FBを入力するように
なっている。この分割抵抗R2/R3は、出力電圧FB
の電圧値をセンスするセンス抵抗である。
(Division resistance R2 / R3) Division resistance R2 / R
Reference numeral 3 is connected to the signal line 4 so that an output voltage FB of a DC-DC converter is input. This dividing resistor R2 / R3 is connected to the output voltage FB
Is a sense resistor for sensing the voltage value of

【0087】分割抵抗R2/R3によってセンスされた
電圧値は、エラーアンプERA1に入力される。 (エラーアンプERA1)エラーアンプERA1は、分
割抵抗R2/R3によってセンスされた電圧値FBと、
外部からの目標電圧Vrefとを入力し、これら電圧値
FBと目標電圧Vrefとの誤差を増幅する誤差増幅回
路である。このエラーアンプERA1によって増幅され
た誤差は、PWM比較器9の非反転入力端子に入力され
る。
The voltage value sensed by the dividing resistors R2 / R3 is input to the error amplifier ERA1. (Error Amplifier ERA1) The error amplifier ERA1 has a voltage value FB sensed by the dividing resistors R2 / R3,
An error amplifier circuit that receives an external target voltage Vref and amplifies an error between the voltage value FB and the target voltage Vref. The error amplified by the error amplifier ERA1 is input to the non-inverting input terminal of the PWM comparator 9.

【0088】(PWM比較器9)PWM比較器9は、反
転入力端子と非反転入力端子とを有する電圧比較器であ
る。PWM比較器9の反転入力端子は、三角波発振器8
から出力された変換用三角波を入力する。また、PWM
比較器9の非反転入力端子は、エラーアンプERAから
出力される信号を入力する。
(PWM Comparator 9) The PWM comparator 9 is a voltage comparator having an inverting input terminal and a non-inverting input terminal. The inverting input terminal of the PWM comparator 9 is connected to the triangular wave oscillator 8
The conversion triangle wave output from is input. In addition, PWM
The non-inverting input terminal of the comparator 9 inputs a signal output from the error amplifier ERA.

【0089】そして、PWM比較器9は、非反転入力端
子に入力された信号と反転入力端子に入力された信号と
を比較する。例えば、PWM比較器9は、非反転入力端
子に入力された信号から反転入力端子に入力された信号
を減算する。そして、PWM比較器9は、減算して得ら
れた値が負の値を示す間(三角波発振器8から出力され
た信号がエラーアンプERA1から出力された信号より
も大きい間)は、Highレベルの信号を出力する。
Then, the PWM comparator 9 compares the signal input to the non-inverting input terminal with the signal input to the inverting input terminal. For example, the PWM comparator 9 subtracts the signal input to the inverting input terminal from the signal input to the non-inverting input terminal. Then, while the value obtained by the subtraction indicates a negative value (while the signal output from the triangular wave oscillator 8 is larger than the signal output from the error amplifier ERA1), the PWM comparator 9 keeps the High level. Output a signal.

【0090】また、PWM比較器9は、減算して得られ
た値が正の値を示す間(三角波発振器8から出力された
信号がエラーアンプERA1から出力された信号よりも
小さい間)は、Lowレベルの信号を出力する。
While the value obtained by the subtraction indicates a positive value (while the signal output from the triangular wave oscillator 8 is smaller than the signal output from the error amplifier ERA1), the PWM comparator 9 A low-level signal is output.

【0091】PWM比較器9から出力された信号(Hi
ghレベルの信号、もしくは、Lowレベルの信号)
は、論理和回路OR2と同期整流制御回路13とに入力
される。
The signal (Hi) output from the PWM comparator 9
gh level signal or Low level signal)
Is input to the OR circuit OR2 and the synchronous rectification control circuit 13.

【0092】(チャージポンプ回路12)チャージポン
プ回路12は、メインスイッチングトランジスタTr1
を駆動する電圧をドライブ−1(10)に供給し、同期
整流用トランジスタTr2を駆動する電圧をドライブ−
2(11)に供給する。
(Charge Pump Circuit 12) The charge pump circuit 12 includes a main switching transistor Tr1
Is supplied to the drive-1 (10), and the voltage for driving the synchronous rectification transistor Tr2 is supplied to the drive-1 (10).
2 (11).

【0093】(同期整流制御回路13)同期整流制御回
路13は、PWM比較器9から出力される信号を入力す
る。そして、同期整流制御回路13は、PWM比較器9
からの信号に従って、同期整流用トランジスタTr2の
オン状態とオフ状態とを切り換えて同期整流を行う。
(Synchronous rectification control circuit 13) The synchronous rectification control circuit 13 receives a signal output from the PWM comparator 9. Then, the synchronous rectification control circuit 13 controls the PWM comparator 9
, The synchronous rectification is performed by switching between the ON state and the OFF state of the synchronous rectification transistor Tr2.

【0094】例えば、同期整流制御回路13は、PWM
比較器8からのLowレベルの信号を入力したとき、H
ighレベルの信号を出力する。また、同期整流制御回
路13は、PWM比較器8からのHighレベルの信号
を入力したとき、Lowレベルの信号を出力する。
For example, the synchronous rectification control circuit 13 has a PWM
When a low-level signal from the comparator 8 is input, H
It outputs a high-level signal. Further, the synchronous rectification control circuit 13 outputs a Low level signal when receiving a High level signal from the PWM comparator 8.

【0095】同期整流用制御回路13から出力された信
号は、論理和回路OR1に入力される。 (フリップフロップFF)フリップフロップFFは、セ
ット端子Sとリセット端子Rとの2つの入力端子、及
び、出力端子Qを有している。フリップフロップFFの
セット端子Sは、電圧比較器IC1から出力された信号
OVを入力する。このとき、フリップフロップFFは、
セット端子Sに入力した信号を記憶する。
The signal output from the synchronous rectification control circuit 13 is input to the OR circuit OR1. (Flip-flop FF) The flip-flop FF has two input terminals, a set terminal S and a reset terminal R, and an output terminal Q. The set terminal S of the flip-flop FF receives the signal OV output from the voltage comparator IC1. At this time, the flip-flop FF
The signal input to the set terminal S is stored.

【0096】また、フリップフロップFFのリセット端
子Rは、外部からのオン指令値もしくはオフ指令値を入
力する。リセット端子Rにオン指令値あるいはオフ指令
値が入力されると、フリップフロップFFに記憶されて
いる信号は、Lowレベルの信号にリセットされる。
A reset terminal R of the flip-flop FF receives an external ON command value or an external OFF command value. When an ON command value or an OFF command value is input to the reset terminal R, the signal stored in the flip-flop FF is reset to a Low level signal.

【0097】さらに、フリップフロップFFの出力端子
Qは、論理和回路OR1、及び、論理和回路OR2に接
続される。この出力端子Qは、フリップフロップFFが
記憶している信号を出力する。
Further, the output terminal Q of the flip-flop FF is connected to the OR circuit OR1 and the OR circuit OR2. The output terminal Q outputs a signal stored in the flip-flop FF.

【0098】例えば、直流−直流変換装置(DC-DC CONV
ERTER)の入力電圧Viが基準電圧e1以下である場合
は、フリップフロップFFのセット端子Sは、電圧比較
器IC1からの信号OVとしてLowレベルの信号を入
力する。この場合、フリップフロップFFがセット端子
Sに入力されたLowレベルの信号を記憶することにな
り、出力端子Qは、フリップフロップFFが記憶してい
るLowレベルの信号を出力することになる。
For example, a DC-DC converter (DC-DC CONV
When the input voltage Vi of the ERTER is equal to or lower than the reference voltage e1, the set terminal S of the flip-flop FF inputs a low-level signal as the signal OV from the voltage comparator IC1. In this case, the flip-flop FF stores the low-level signal input to the set terminal S, and the output terminal Q outputs the low-level signal stored in the flip-flop FF.

【0099】また、直流−直流変換装置(DC-DC CONVER
TER)の入力電圧Viが基準電圧e1を超えた場合(入
力電圧Viが過電圧になった場合)は、フリップフロッ
プFFのセット端子Sは、電圧比較器IC1からの信号
OVとしてHighレベルの信号を入力する。この場
合、フリップフロップFFがセット端子Sに入力された
Highレベルの信号を記憶することになり、出力端子
Qは、フリップフロップFFが記憶しているHighレ
ベルの信号を出力することになる。
Further, a DC-DC converter (DC-DC converter)
When the input voltage Vi of the TER) exceeds the reference voltage e1 (when the input voltage Vi becomes overvoltage), the set terminal S of the flip-flop FF outputs a High-level signal as the signal OV from the voltage comparator IC1. input. In this case, the flip-flop FF stores the high-level signal input to the set terminal S, and the output terminal Q outputs the high-level signal stored in the flip-flop FF.

【0100】(論理和回路OR2)論理和回路OR2
は、PWM比較器9からの信号とフリップフロップFF
からの信号との論理和演算を行い、その演算結果を示す
信号をドライブ−1(10)に入力する。
(OR circuit OR2) OR circuit OR2
Is the signal from the PWM comparator 9 and the flip-flop FF
And a signal indicating the result of the logical sum is input to the drive-1 (10).

【0101】例えば、直流−直流変換装置(DC-DC CONV
ERTER)の入力電圧Viが基準電圧e1以下である場合
は、論理和回路OR2は、フリップフロップFFの出力
端子QからのLowレベルの信号を入力することにな
る。この場合、論理和回路OR2は、PWM比較器9か
らの信号をそのまま出力することになる。この結果、直
流−直流変換装置(DC-DC CONVERTER)の入力電圧が基
準電圧e1以下の場合は、ドライブ−1(10)は、P
WM比較器9からの信号に従って動作することになる。
For example, a DC-DC converter (DC-DC CONV
When the input voltage Vi of (ERTER) is equal to or lower than the reference voltage e1, the OR circuit OR2 receives a low-level signal from the output terminal Q of the flip-flop FF. In this case, the OR circuit OR2 outputs the signal from the PWM comparator 9 as it is. As a result, when the input voltage of the DC-DC converter is equal to or lower than the reference voltage e1, the drive-1 (10)
It operates according to the signal from the WM comparator 9.

【0102】また、直流−直流変換装置(DC-DC CONVER
TER)の入力電圧が基準電圧e1より大きくなった場合
(入力電圧が過電圧状態になった場合)は、論理和回路
OR2は、フリップフロップFFの出力端子QからのH
ighレベルの信号を入力することになる。この場合、
論理和回路OR2は、PWM比較器9からの信号に関係
なく、Highレベルの信号を出力することになる。こ
の結果、直流−直流変換装置(DC-DC CONVERTER)の入
力電圧が過電圧状態になった場合は、ドライブ−1(1
0)は、PWM比較器9からの信号に関わらず、フリッ
プフロップFFからの信号に従って動作することにな
る。
A DC-DC converter (DC-DC CONVER
When the input voltage of the flip-flop FF is higher than the reference voltage e1 (when the input voltage is in an overvoltage state), the OR circuit OR2 outputs the H signal from the output terminal Q of the flip-flop FF.
A high-level signal is input. in this case,
The OR circuit OR2 outputs a high-level signal regardless of the signal from the PWM comparator 9. As a result, if the input voltage of the DC-DC converter (DC-DC converter) is in an overvoltage state, drive-1 (1
0) operates according to the signal from the flip-flop FF regardless of the signal from the PWM comparator 9.

【0103】(論理和回路OR1)論理和回路OR1
は、同期整流制御回路13から出力される信号と、フリ
ップフロップFFから出力される信号との論理和演算を
行い、その演算結果を示す信号を出力する。この論理和
回路OR1から出力された信号は、ドライブ−2(1
1)に入力される。
(OR circuit OR1) OR circuit OR1
Performs a logical OR operation of a signal output from the synchronous rectification control circuit 13 and a signal output from the flip-flop FF, and outputs a signal indicating the operation result. The signal output from the OR circuit OR1 is the drive-2 (1
Input to 1).

【0104】例えば、直流−直流変換装置(DC-DC CONV
ERTER)の入力電圧Viが基準電圧e1以下の場合は、
論理和回路OR1は、フリップフロップFFからのLo
wレベルの信号を入力することになる。この場合、論理
和回路OR1は、同期整流制御回路13からの信号をそ
のまま出力することになる。この結果、入力電圧Viが
基準電圧e1以下の場合は、ドライブ−1(10)は、
同期整流制御回路13からの信号に従って動作すること
になる。
For example, a DC-DC converter (DC-DC CONV
ERTER) is equal to or less than the reference voltage e1,
The OR circuit OR1 outputs Lo from the flip-flop FF.
A w-level signal is input. In this case, the OR circuit OR1 outputs the signal from the synchronous rectification control circuit 13 as it is. As a result, when the input voltage Vi is equal to or less than the reference voltage e1, the drive-1 (10)
It operates according to the signal from the synchronous rectification control circuit 13.

【0105】また、直流−直流変換装置(DC-DC CONVER
TER)の入力電圧Viが基準電圧e1より大きくなった
場合(入力電圧Viが過電圧になった場合)は、論理和
回路OR1は、フリップフロップFFからのHighレ
ベルの信号を入力することになる。この場合、論理和回
路OR1は、同期整流制御回路13からの信号に関わら
ず、Highレベルの信号を出力することになる。この
結果、直流−直流変換装置(DC-DC CONVERTER)の入力
電圧が過電圧になった場合は、ドライブ−2(11)
は、同期整流制御回路13からの信号に関わらず、フリ
ップフロップFFからのHighレベルの信号に従って
動作することになる。
A DC-DC converter (DC-DC converter)
When the input voltage Vi of (TER) becomes higher than the reference voltage e1 (when the input voltage Vi becomes an overvoltage), the OR circuit OR1 inputs a High-level signal from the flip-flop FF. In this case, the OR circuit OR1 outputs a high-level signal regardless of the signal from the synchronous rectification control circuit 13. As a result, if the input voltage of the DC-DC converter becomes overvoltage, drive-2 (11)
Operates according to the High-level signal from the flip-flop FF regardless of the signal from the synchronous rectification control circuit 13.

【0106】(ドライブ−1(10))ドライブ−1
(10)は、論理和回路OR2からの信号に応じて、メ
インスイッチングトランジスタTr1のオン状態とオフ
状態とを切り換える。
(Drive-1 (10)) Drive-1
(10) switches between the ON state and the OFF state of the main switching transistor Tr1 according to the signal from the OR circuit OR2.

【0107】例えば、ドライブ−1(10)は、論理和
回路OR2からのHighレベルの信号を入力したとき
に、チャージポンプ回路12から供給された電力をメイ
ンスイッチングトランジスタTr1に供給して、メイン
スイッチングトランジスタTr1をオン状態にする。
For example, when a high-level signal is input from the OR circuit OR2, the drive-1 (10) supplies the power supplied from the charge pump circuit 12 to the main switching transistor Tr1 to perform main switching. The transistor Tr1 is turned on.

【0108】また、ドライブ−1(10)は、論理和回
路OR2からのLowレベルの信号を入力したときに、
メインスイッチングトランジスタTr1に対する電力供
給を停止して、メインスイッチングトランジスタTr1
をオフ状態にする。
When the drive-1 (10) receives a Low-level signal from the OR circuit OR2,
The power supply to the main switching transistor Tr1 is stopped, and the main switching transistor Tr1 is turned off.
To the off state.

【0109】(ドライブ−2(11))ドライブ−2
(11)は、論理和回路OR1からの信号に応じて、同
期整流用トランジスタTr2のオン状態とオフ状態とを
切り換える。
(Drive-2 (11)) Drive-2
(11) switches between the ON state and the OFF state of the synchronous rectification transistor Tr2 according to the signal from the OR circuit OR1.

【0110】例えば、ドライブ−2(11)は、論理和
回路OR1からのHighレベルの信号を入力したとき
に、チャージポンプ回路12から供給された電力を同期
整流用トランジスタTr2に供給して、同期整流用トラ
ンジスタTr2をオン状態にする。
For example, when a High level signal is input from the OR circuit OR1, the drive-2 (11) supplies the power supplied from the charge pump circuit 12 to the synchronous rectification transistor Tr2, and The rectifying transistor Tr2 is turned on.

【0111】また、ドライブ−2(11)は、論理和回
路OR1からのLowレベルの信号を入力したときに、
同期整流用トランジスタTr2に対する電力供給を停止
して、同期整流用トランジスタTr2をオフ状態にす
る。
When the drive-2 (11) receives a Low-level signal from the OR circuit OR1, the drive-2 (11) outputs
The power supply to the synchronous rectification transistor Tr2 is stopped, and the synchronous rectification transistor Tr2 is turned off.

【0112】(実施の形態1の作用・効果)以下、本実
施の形態にかかる直流−直流変換装置(DC-DC CONVERTE
R)の作用・効果について述べる。
(Operation / Effect of First Embodiment) Hereinafter, a DC-DC converter (DC-DC CONVERTE) according to the present embodiment will be described.
The function and effect of R) will be described.

【0113】(1)直流−直流変換装置(DC-DC CONVER
TER)が正常に動作している場合 直流−直流変換装置(DC-DC CONVERTER)が正常に動作
している場合、すなわち、直流−直流変換装置(DC-DC
CONVERTER)の入力電圧Viが正常な電圧値を示してい
る場合は、入力電圧Viが基準電圧e1よりも十分小さ
くなるので、電圧比較器IC1からの信号OVは、Lo
wレベルを示す信号になる。
(1) DC-DC converter
When the DC-DC converter is operating normally, that is, when the DC-DC converter is operating normally,
When the input voltage Vi of the (CONVERTER) indicates a normal voltage value, the input voltage Vi becomes sufficiently smaller than the reference voltage e1, and the signal OV from the voltage comparator IC1 is Lo.
The signal indicates the w level.

【0114】この場合、電圧比較器IC1から出力され
たLowレベルの信号は、制御回路CTLのフリップフ
ロップFFのセット端子Sに入力される。そして、フリ
ップフロップFFは、入力したLowレベルの信号を記
憶する。
In this case, the Low-level signal output from the voltage comparator IC1 is input to the set terminal S of the flip-flop FF of the control circuit CTL. Then, the flip-flop FF stores the input Low-level signal.

【0115】フリップフロップFFがLowレベルの信
号を記憶すると、フリップフロップFFの出力端子Q
は、Lowレベルの信号を出力することになる。フリッ
プフロップFFの出力端子Qから出力されたLowレベ
ルの信号は、制御回路CTLの論理和回路OR2と論理
和回路OR1とに入力される。
When the flip-flop FF stores the Low level signal, the output terminal Q of the flip-flop FF
Outputs a low-level signal. The Low-level signal output from the output terminal Q of the flip-flop FF is input to the OR circuit OR2 and the OR circuit OR1 of the control circuit CTL.

【0116】また、制御回路CTLの分割抵抗R2/R
3は、信号線4を介して、直流−直流変換装置(DC-DC
CONVERTER)の出力電圧FBを入力する。そして、分割
抵抗R2/R3は、入力した出力電圧FBをセンスし、
センスした電圧値をエラーアンプERA1に入力する。
Also, the dividing resistor R2 / R of the control circuit CTL
3 is a DC-DC converter (DC-DC converter) via a signal line 4.
CONVERTER) output voltage FB. The divided resistors R2 / R3 sense the input output voltage FB,
The sensed voltage value is input to the error amplifier ERA1.

【0117】分割抵抗R2/R3からの電圧値を入力し
たエラーアンプERA1は、分割抵抗R2/R3からの
電圧値と外部からの目標電圧Vrefとの誤差を増幅し
て出力する。エラーアンプERA1から出力された誤差
は、PWM比較器9に入力される。
The error amplifier ERA1 to which the voltage value from the division resistors R2 / R3 is input amplifies and outputs an error between the voltage value from the division resistors R2 / R3 and the external target voltage Vref. The error output from the error amplifier ERA1 is input to the PWM comparator 9.

【0118】PWM比較器9は、エラーアンプERA1
からの誤差を入力する一方で、三角波発振器8からの変
換用三角波を入力する。そして、PWM比較器9は、エ
ラーアンプERA1からの誤差が三角波発振器8からの
変換用三角波よりも小さいと、Highレベルの信号を
出力する。
The PWM comparator 9 has an error amplifier ERA1
, While the conversion triangle wave from the triangle wave oscillator 8 is input. When the error from the error amplifier ERA1 is smaller than the conversion triangular wave from the triangular wave oscillator 8, the PWM comparator 9 outputs a high-level signal.

【0119】また、PWM比較器9は、エラーアンプE
RA1からの誤差が三角波発振器8からの変換用三角波
よりも大きいと、Lowレベルの信号を出力する。PW
M比較器9から出力された信号は、論理和回路OR2と
同期整流制御回路13とに入力される。
The PWM comparator 9 has an error amplifier E
If the error from RA1 is larger than the conversion triangle wave from the triangle wave oscillator 8, a low-level signal is output. PW
The signal output from the M comparator 9 is input to the OR circuit OR2 and the synchronous rectification control circuit 13.

【0120】PWM比較器9からの信号を入力した同期
整流制御回路13は、PWM比較器9からの信号がHi
ghレベルの信号であるときLowレベルの信号を出力
する。一方、同期整流制御回路13は、PWM比較器9
からの信号がLowレベルの信号であるときHighレ
ベルの信号を出力する。この同期整流制御回路13から
出力された信号は、論理和回路OR1に入力される。
The synchronous rectification control circuit 13 to which the signal from the PWM comparator 9 has been input, outputs the signal from the PWM comparator 9 to Hi.
When the signal is a gh level signal, a low level signal is output. On the other hand, the synchronous rectification control circuit 13 includes the PWM comparator 9
Is a low level signal, a high level signal is output. The signal output from the synchronous rectification control circuit 13 is input to the OR circuit OR1.

【0121】このようにして、論理和回路OR2は、フ
リップフロップFFからのLowレベルの信号と、PW
M比較器9からの信号(Highレベルの信号、もしく
は、Lowレベルの信号)とを入力することになり、論
理和回路OR1は、フリップフロップFFからのLow
レベルの信号と、同期整流制御回路13からの信号(H
ighレベルの信号、もしくは、Lowレベルの信号)
とを入力することになる。
As described above, the OR circuit OR2 outputs the Low level signal from the flip-flop FF and the PW
The signal (high-level signal or low-level signal) from the M comparator 9 is input, and the OR circuit OR1 outputs the low-level signal from the flip-flop FF.
Signal from the synchronous rectification control circuit 13 (H
(High level signal or Low level signal)
Will be entered.

【0122】論理和回路OR2は、フリップフロップF
FからのLowレベルの信号を入力しているので、PW
M比較器9からの信号をそのまま出力することになる。
例えば、論理和回路OR2は、PWM比較器9からのH
ighレベルの信号を入力すると、Highレベルの信
号を出力する。また、論理和回路OR2は、PWM比較
器9からのLowレベルの信号を入力すると、Lowレ
ベルの信号を出力する。
The OR circuit OR2 has a flip-flop F
Since the Low level signal from F is input, PW
The signal from the M comparator 9 is output as it is.
For example, the OR circuit OR2 outputs the H signal from the PWM comparator 9.
When a high-level signal is input, a high-level signal is output. The OR circuit OR2 outputs a low-level signal when receiving a low-level signal from the PWM comparator 9.

【0123】論理和回路OR2から出力された信号は、
ドライブ−1(10)に入力される。論理和回路OR2
からの信号を入力したドライブ−1(10)は、論理和
回路OR2からの信号がLowレベルの信号であれば、
メインスイッチングトランジスタTr1に対する電力供
給を停止する。このとき、メインスイッチングトランジ
スタTr1はオフ状態になり、信号線14と信号線1と
の間を切断する。
The signal output from the OR circuit OR2 is
Drive-1 (10) is input. OR circuit OR2
Drive-1 (10) to which the signal from the OR gate OR is input, if the signal from the OR circuit OR2 is a Low-level signal,
The power supply to the main switching transistor Tr1 is stopped. At this time, the main switching transistor Tr1 is turned off and disconnects the signal line 14 and the signal line 1.

【0124】また、ドライブ−1(10)は、論理和回
路OR2からの信号がHighレベルの信号であれば、
チャージポンプ回路12からの電力をメインスイッチン
グトランジスタTr1に供給する。このとき、メインス
イッチングトランジスタTr1はオン状態になり、信号
線14と信号線1との間を接続する。
The drive-1 (10) operates as follows if the signal from the OR circuit OR2 is a High level signal.
The power from the charge pump circuit 12 is supplied to the main switching transistor Tr1. At this time, the main switching transistor Tr1 is turned on, and connects between the signal line 14 and the signal line 1.

【0125】フリップフロップFFからのLowレベル
の信号と同期整流制御回路13からの信号とを入力した
論理和回路OR1は、同期整流制御回路13からの信号
(Highレベルの信号、もしくは、Lowレベルの信
号)をそのまま出力することになる。
The OR circuit OR1 to which the Low-level signal from the flip-flop FF and the signal from the synchronous rectification control circuit 13 are input is used to output the signal (High-level signal or Low-level signal) from the synchronous rectification control circuit 13. Signal) as it is.

【0126】論理和回路OR1から出力された信号は、
ドライブ−2(11)に入力される。論理和回路OR1
からの信号を入力したドライブ−2(11)は、論理和
回路OR1からの信号がLowレベルの信号であれば、
同期整流用トランジスタTr2に対する電力供給を停止
する。このとき、同期整流用トランジスタTr2はオフ
状態になり、信号線2と信号線26との間を切断する。
The signal output from the OR circuit OR1 is
Drive-2 (11) is input. OR circuit OR1
Drive-2 (11), which has received the signal from the OR gate OR1, if the signal from the OR circuit OR1 is a low-level signal,
The power supply to the synchronous rectification transistor Tr2 is stopped. At this time, the synchronous rectification transistor Tr2 is turned off, and disconnects the signal line 2 and the signal line 26.

【0127】また、ドライブ−2(11)は、論理和回
路OR1からの信号がHighレベルの信号であれば、
チャージポンプ回路12からの電力を同期整流用トラン
ジスタTr2に供給する。このとき、同期整流用トラン
ジスタTr2はオン状態になり、信号線2と信号線26
との間を接続する。
The drive-2 (11) outputs the signal from the OR circuit OR1 if it is a High level signal.
The power from the charge pump circuit 12 is supplied to the transistor for synchronous rectification Tr2. At this time, the synchronous rectification transistor Tr2 is turned on, and the signal lines 2 and 26
Connect between

【0128】(2)直流−直流変換装置(DC-DC CONVER
TER)の入力電圧が過電圧状態になった場合 直流−直流変換装置(DC-DC CONVERTER)に入力される
電圧が過電圧になった場合、入力電圧Viが基準電圧e
1よりも大きくなるので、電圧比較器IC1からの信号
OVは、Highレベルを示す信号になる。
(2) DC-DC converter
TER) When the input voltage of the DC-DC converter becomes overvoltage, the input voltage Vi becomes the reference voltage e.
Since it becomes larger than 1, the signal OV from the voltage comparator IC1 becomes a signal indicating a High level.

【0129】電圧比較器IC1から出力されたHigh
レベルの信号は、制御回路CTLのフリップフロップF
Fのセット端子Sに入力される。このとき、フリップフ
ロップFFは、セット端子Sに入力されたHighレベ
ルの信号を記憶する。そして、フリップフロップFF
は、記憶したHighレベルの信号を出力端子Qから出
力する。
High output from voltage comparator IC1
The level signal is supplied to the flip-flop F of the control circuit CTL.
Input to the set terminal S of F. At this time, the flip-flop FF stores the High-level signal input to the set terminal S. And flip-flop FF
Outputs the stored high-level signal from the output terminal Q.

【0130】フリップフロップFFから出力されたHi
ghレベルの信号は、制御回路CTLの論理和回路OR
2と論理和回路OR1とに入力される。また、制御回路
CTLの分割抵抗R2/R3は、信号線4を介して、直
流−直流変換装置(DC-DC CONVERTER)の出力電圧FB
を入力する。そして、分割抵抗R2/R3は、入力した
出力電圧FBをセンスし、センスした電圧値をエラーア
ンプERA1に入力する。
Hi output from flip-flop FF
The gh level signal is obtained by the OR circuit OR of the control circuit CTL.
2 and the OR circuit OR1. Further, the division resistance R2 / R3 of the control circuit CTL is connected to the output voltage FB of the DC-DC converter via the signal line 4.
Enter Then, the divided resistors R2 / R3 sense the input output voltage FB and input the sensed voltage value to the error amplifier ERA1.

【0131】分割抵抗R2/R3からの電圧値を入力し
たエラーアンプERA1は、分割抵抗R2/R3からの
電圧値と外部からの目標電圧Vrefとの誤差を増幅し
て出力する。エラーアンプERA1から出力された誤差
は、PWM比較器9に入力される。
The error amplifier ERA1 to which the voltage value from the divided resistors R2 / R3 is input amplifies and outputs an error between the voltage value from the divided resistors R2 / R3 and an external target voltage Vref. The error output from the error amplifier ERA1 is input to the PWM comparator 9.

【0132】PWM比較器9は、エラーアンプERA1
からの誤差を入力する一方で、三角波発振器8からの変
換用三角波を入力する。そして、PWM比較器9は、エ
ラーアンプERA1からの誤差が三角波発振器8からの
変換用三角波よりも小さいと、Highレベルの信号を
出力する。
The PWM comparator 9 has an error amplifier ERA1
, While the conversion triangle wave from the triangle wave oscillator 8 is input. When the error from the error amplifier ERA1 is smaller than the conversion triangular wave from the triangular wave oscillator 8, the PWM comparator 9 outputs a high-level signal.

【0133】また、PWM比較器9は、エラーアンプE
RA1からの誤差が三角波発振器8からの変換用三角波
よりも大きいと、Lowレベルの信号を出力する。PW
M比較器9から出力された信号は、論理和回路OR2と
同期整流制御回路13とに入力される。
The PWM comparator 9 has an error amplifier E
If the error from RA1 is larger than the conversion triangle wave from the triangle wave oscillator 8, a low-level signal is output. PW
The signal output from the M comparator 9 is input to the OR circuit OR2 and the synchronous rectification control circuit 13.

【0134】PWM比較器9からの信号を入力した同期
整流制御回路13は、PWM比較器9からの信号がHi
ghレベルの信号であるときLowレベルの信号を出力
する。一方、PWM比較器9からの信号がLowレベル
の信号であるとき、同期整流制御回路13は、High
レベルの信号を出力する。この同期整流制御回路13か
ら出力された信号は、論理和回路OR1に入力される。
The synchronous rectification control circuit 13 which has received the signal from the PWM comparator 9 outputs the signal from the PWM comparator 9 to Hi.
When the signal is a gh level signal, a low level signal is output. On the other hand, when the signal from the PWM comparator 9 is a low-level signal, the synchronous rectification control circuit 13
Output level signal. The signal output from the synchronous rectification control circuit 13 is input to the OR circuit OR1.

【0135】このようにして、論理和回路OR2は、フ
リップフロップFFからのHighレベルの信号とPW
M比較器9からの信号(Highレベルの信号、もしく
は、Lowレベルの信号)とを入力することになる。ま
た、論理和回路OR1は、フリップフロップFFからの
Highレベルの信号と、同期整流制御回路13からの
信号(Highレベルの信号、もしくは、Lowレベル
の信号)とを入力することになる。
As described above, the OR circuit OR2 outputs the high-level signal from the flip-flop FF and the PW
A signal (high-level signal or low-level signal) from the M comparator 9 is input. Further, the OR circuit OR1 receives the High-level signal from the flip-flop FF and the signal (High-level signal or Low-level signal) from the synchronous rectification control circuit 13.

【0136】この場合、論理和回路OR2は、フリップ
フロップFFからのHighレベルの信号を入力してい
るので、PWM比較器9からの信号に関係なくHigh
レベルの信号を出力する。
In this case, since the OR circuit OR2 receives the High-level signal from the flip-flop FF, the OR circuit OR2 is High regardless of the signal from the PWM comparator 9.
Output level signal.

【0137】論理和回路OR2から出力されたHigh
レベルの信号は、ドライブ−1(10)に入力される。
論理和回路OR2からのHighレベルの信号を入力し
たドライブ−1(10)は、チャージポンプ回路12か
らの電力をメインスイッチングトランジスタTr1に供
給する。このとき、メインスイッチングトランジスタT
r1はオン状態になり、信号線14と信号線1との間を
接続する。
High output from OR circuit OR2
The level signal is input to drive-1 (10).
Drive-1 (10), which has received the High-level signal from the OR circuit OR2, supplies the power from the charge pump circuit 12 to the main switching transistor Tr1. At this time, the main switching transistor T
r1 is turned on, and connects between the signal line 14 and the signal line 1.

【0138】また、論理和回路OR1は、フリップフロ
ップFFからのHighレベルの信号を入力しているの
で、同期整流制御回路13からの信号(Highレベル
の信号、もしくは、Lowレベルの信号)に関係なくH
ighレベルの信号を出力することになる。
Since the OR circuit OR1 receives the High-level signal from the flip-flop FF, it is related to the signal (High-level signal or Low-level signal) from the synchronous rectification control circuit 13. No H
This outputs a high-level signal.

【0139】論理和回路OR1から出力されたHigh
レベルの信号は、ドライブ−2(11)に入力される。
論理和回路OR1からのHighレベルの信号を入力し
たドライブ−2(11)は、チャージポンプ回路12か
らの電力を同期整流用トランジスタTr2に供給する。
このとき、同期整流用トランジスタTr2はオン状態に
なり、信号線2と信号線26との間を接続する。
High output from OR circuit OR1
The level signal is input to the drive-2 (11).
Drive-2 (11) that has received the High-level signal from the OR circuit OR1 supplies the power from the charge pump circuit 12 to the synchronous rectification transistor Tr2.
At this time, the synchronous rectification transistor Tr2 is turned on, and connects between the signal line 2 and the signal line 26.

【0140】メインスイッチングトランジスタTr1と
同期整流用トランジスタTr2とがオン状態になると、
電池からの電流は、フューズF1、信号線14、メイン
スイッチングトランジスタTr1、信号線1、信号線
2、同期整流用トランジスタTr2、及び、信号線26
を通ってグランドに流れる。このとき、過大な電流がフ
ューズF1を流れることになり、フューズF1が溶断さ
れる。
When the main switching transistor Tr1 and the synchronous rectification transistor Tr2 are turned on,
The current from the battery is supplied to the fuse F1, the signal line 14, the main switching transistor Tr1, the signal line 1, the signal line 2, the synchronous rectification transistor Tr2, and the signal line 26.
Through to ground. At this time, an excessive current flows through the fuse F1, and the fuse F1 is blown.

【0141】従って、フューズF1が溶断されることに
より、直流−直流変換装置(DC-DCCONVERTER)の構成要
素、特に、直流−直流変換装置(DC-DC CONVERTER)の
入力部に設けられたコンデンサC3に過大な電圧が印加
されることを防止することができ、コンデンサC3の焼
損を防止することができる。
Therefore, when the fuse F1 is blown, the components of the DC-DC converter (DC-DC converter), in particular, the capacitor C3 provided at the input of the DC-DC converter are provided. Can be prevented from being applied with an excessive voltage, and burning of the capacitor C3 can be prevented.

【0142】また、本実施の形態にかかる直流−直流変
換装置(DC-DC CONVERTER)は、制御回路CTLの電源
がメインスイッチングトランジスタTr1及び同期整流
用トランジスタTr2の駆動電力を発生できなくなった
場合に、コンデンサC2に蓄積された電力によってメイ
ンスイッチングトランジスタTr1と同期整流用トラン
ジスタTr2とを駆動する。これにより、直流−直流変
換装置(DC-DC CONVERTER)は、フューズF1が溶断す
るまでの間、メインスイッチングトランジスタTr1及
び同期整流用トランジスタTr2の動作を保証すること
ができる。
Further, the DC-DC converter according to the present embodiment is used when the power supply of the control circuit CTL cannot generate driving power for the main switching transistor Tr1 and the synchronous rectification transistor Tr2. The main switching transistor Tr1 and the synchronous rectification transistor Tr2 are driven by the power stored in the capacitor C2. Thus, the DC-DC converter can guarantee the operation of the main switching transistor Tr1 and the synchronous rectification transistor Tr2 until the fuse F1 is blown.

【0143】尚、メインスイッチングトランジスタTr
1及び同期整流用トランジスタTr2の駆動電源は、コ
ンデンサC2に限定されないことは勿論である。また、
本実施の形態にかかる直流−直流変換装置(DC-DC CONV
ERTER)によれば、コンデンサC3として高耐圧の有機
コンデンサを使用する必要がない上、焼損防止用のフュ
ーズが不要になり、構成部品数が削減される。
Incidentally, the main switching transistor Tr
Of course, the drive power supply for the first and synchronous rectification transistor Tr2 is not limited to the capacitor C2. Also,
The DC-DC converter according to the present embodiment (DC-DC CONV
According to ERTER), it is not necessary to use an organic capacitor having a high withstand voltage as the capacitor C3, and a fuse for preventing burning is not required, and the number of components is reduced.

【0144】さらに、コンデンサC3の焼損防止用のフ
ューズが不要になったことにより、直流−直流変換装置
(DC-DC CONVERTER)内の抵抗が減少し、直流−直流変
換装置(DC-DC CONVERTER)の変換効率が向上する。
Further, since the fuse for preventing the capacitor C3 from burning is not required, the resistance in the DC-DC converter is reduced, and the DC-DC converter is reduced. Conversion efficiency is improved.

【0145】〈直流−直流変換装置(DC-DC CONVERTE
R)の他の実施の形態〉実施の形態1にかかる直流−直
流変換装置(DC-DC CONVERTER)は、電圧比較器IC1
及び電源e1を制御回路CTLとは別に設けているが、
図3、4に示すように、制御回路CTL内に電圧比較器
IC1及び電源e1を設けるようにしてもよい。
<DC-DC CONVERTE
R) Other Embodiments> A DC-DC converter according to the first embodiment includes a voltage comparator IC1.
And the power supply e1 are provided separately from the control circuit CTL.
As shown in FIGS. 3 and 4, the voltage comparator IC1 and the power supply e1 may be provided in the control circuit CTL.

【0146】この場合、信号線17は、制御回路CTL
と直接接続されることになる。そして、制御回路CTL
において、信号線17を介して入力した電圧Viは、分
割抵抗R4/R5に入力される。
In this case, the signal line 17 is connected to the control circuit CTL
Will be connected directly. And the control circuit CTL
, The voltage Vi input via the signal line 17 is input to the division resistors R4 / R5.

【0147】分割抵抗R4/R5は、信号線17を介し
て入力した電圧Viをセンスする抵抗である。この分割
抵抗R4/R5によってセンスされた電圧Viは、電圧
比較器IC1の非反転入力端子に入力される。
The division resistors R4 / R5 sense the voltage Vi input via the signal line 17. The voltage Vi sensed by the dividing resistors R4 / R5 is input to the non-inverting input terminal of the voltage comparator IC1.

【0148】また、電圧比較器IC1の反転入力端子
は、信号線22を介して電源e1と接続される。さら
に、電圧比較器IC1の出力端子は、信号線23を介し
てフリップフロップFFのセット端子Sに接続される。
The inverting input terminal of the voltage comparator IC1 is connected to the power supply e1 via the signal line 22. Further, the output terminal of the voltage comparator IC1 is connected to the set terminal S of the flip-flop FF via the signal line 23.

【0149】このように制御回路CTLを構成した場
合、電池からの電圧Viが過電圧状態になると、この過
電圧状態の電圧Viが制御回路CTLの分割抵抗R4/
R5に入力される。
In the case where the control circuit CTL is configured as described above, when the voltage Vi from the battery becomes an overvoltage state, the voltage Vi in the overvoltage state becomes the divided resistance R4 / of the control circuit CTL.
Input to R5.

【0150】分割抵抗R4/R5は、過電圧状態の電圧
Viの電圧値をセンスする。この分割抵抗R4/R5に
よってセンスされた電圧値は、電圧比較器IC1の非反
転入力端子に入力される。
The dividing resistors R4 / R5 sense the voltage value of the voltage Vi in the overvoltage state. The voltage value sensed by the dividing resistors R4 / R5 is input to the non-inverting input terminal of the voltage comparator IC1.

【0151】電圧比較器IC1は、分割抵抗R4/R5
からの電圧値から電源e1からの基準電圧を減算する。
このとき、分割抵抗R4/R5からの電圧値が基準電圧
より大きくなるので、電圧比較器IC1は、Highレ
ベルの信号を出力する。
The voltage comparator IC1 has a divided resistor R4 / R5
The reference voltage from the power supply e1 is subtracted from the voltage value from.
At this time, since the voltage value from the division resistors R4 / R5 becomes larger than the reference voltage, the voltage comparator IC1 outputs a High level signal.

【0152】この結果、電圧比較器IC1から出力され
たHighレベルの信号は、フリップフロップFFのセ
ット端子Sに入力される。このように、電圧比較器IC
1と電源e1とを制御回路CTLに内蔵しても、前述の
実施の形態1と同様の効果を得ることができる。
As a result, the high-level signal output from the voltage comparator IC1 is input to the set terminal S of the flip-flop FF. Thus, the voltage comparator IC
1 and the power supply e1 can be provided in the control circuit CTL to obtain the same effect as in the first embodiment.

【0153】また、図3、4の例では、制御回路CTL
は、目標電圧Vrefを発生する電源e2を内蔵してい
る。このように、図3、4に示すような構成を採用すれ
ば、前述の実施の形態1と同様の効果が得られるととも
に、直流−直流変換装置(DC-DC CONVERTER)の回路構
成を簡略化することができる。 〈実施の形態2〉図5は、本発明の直流−直流変換装置
(DC-DC CONVERTER)の第2の実施の形態を示す図であ
る。尚、同図において、前述の実施の形態1と同一の構
成要素については同一の名称及び符号を付加している。
In the example of FIGS. 3 and 4, the control circuit CTL
Has a built-in power supply e2 for generating the target voltage Vref. Thus, by adopting the configuration as shown in FIGS. 3 and 4, the same effect as that of the first embodiment can be obtained, and the circuit configuration of the DC-DC converter is simplified. can do. <Embodiment 2> FIG. 5 is a diagram showing a DC-DC converter according to a second embodiment of the present invention. In the figure, the same components and components as those in the first embodiment are given the same names and reference numerals.

【0154】直流−直流変換装置(DC-DC CONVERTER)
は、電源としての電池と負荷との間に設けられる。 (直流−直流変換装置(DC-DC CONVERTER)の構成)本
実施の形態1にかかる直流−直流変換装置(DC-DC CONV
ERTER)は、制御回路CTL、メインスイッチングトラ
ンジスタTr1、同期整流用トランジスタTr2、ダイ
オードD1、チョークコイルL1、コンデンサC1、電
圧比較器IC2、及び、基準電圧e3を発生する電源e
3を備えている。
DC-DC converter (DC-DC converter)
Is provided between a battery as a power supply and a load. (Configuration of DC-DC Converter) The DC-DC converter according to the first embodiment (DC-DC converter)
ERTER) includes a control circuit CTL, a main switching transistor Tr1, a transistor for synchronous rectification Tr2, a diode D1, a choke coil L1, a capacitor C1, a voltage comparator IC2, and a power supply e for generating a reference voltage e3.
3 is provided.

【0155】(直流−直流変換装置(DC-DC CONVERTE
R)を構成する回路の接続形態)先ず、上記の構成要素
の接続形態について述べる。メインスイッチングトラン
ジスタTr1は信号線14を介して電池と接続される。
このメインスイッチングトランジスタTr1は、信号線
1を介してチョークコイルL1と接続されるとともに、
信号線24を介して制御回路CTLと接続される。
(DC-DC converter)
R) Connection Configuration of Circuits Constituting) First, the connection configuration of the above components will be described. The main switching transistor Tr1 is connected to the battery via the signal line 14.
The main switching transistor Tr1 is connected to the choke coil L1 via the signal line 1, and
Connected to control circuit CTL via signal line 24.

【0156】メインスイッチングトランジスタTr1と
信号線1を介して接続されたチョークコイルL1は、さ
らに信号線15を介して抵抗R1と接続される。抵抗R
1は、信号線16を介して負荷と接続される。
The choke coil L1 connected to the main switching transistor Tr1 via the signal line 1 is further connected to the resistor R1 via the signal line 15. Resistance R
1 is connected to a load via a signal line 16.

【0157】また、上記の信号線14の途中には、信号
線19が接続される。この信号線19は、制御回路CT
Lに接続される。また、メインスイッチングトランジス
タTr1とチョークコイルL1とを接続する信号線1の
途中には、2本の信号線2、3が接続される。
A signal line 19 is connected in the middle of the signal line 14. This signal line 19 is connected to the control circuit CT
L. Two signal lines 2 and 3 are connected in the middle of the signal line 1 connecting the main switching transistor Tr1 and the choke coil L1.

【0158】上記の2本の信号線2、3のうちメインス
イッチングトランジスタTr1寄りの信号線2は、同期
整流用トランジスタTr2に接続される。この同期整流
用トランジスタTr2は、信号線25を介して制御回路
CTLと接続されるとともに、信号線26を介してグラ
ンドに接続される。
Of the two signal lines 2 and 3, the signal line 2 near the main switching transistor Tr1 is connected to the synchronous rectification transistor Tr2. The synchronous rectification transistor Tr2 is connected to the control circuit CTL via a signal line 25 and to the ground via a signal line 26.

【0159】上記の2本の信号線2、3のうちチョーク
コイルL1寄りの信号線3は、ダイオードD1のカソー
ド端子に接続される。このダイオードD1のアノード端
子は、信号線27を介してグランドに接続される。
Of the two signal lines 2 and 3, the signal line 3 near the choke coil L1 is connected to the cathode terminal of the diode D1. The anode terminal of the diode D1 is connected to the ground via the signal line 27.

【0160】さらに、チョークコイルL1と抵抗R1と
を接続する信号線15の途中には、1本の信号線20が
接続される。上記の信号線20は、制御回路CTLと接
続されており、抵抗R1に入力される電圧値CSを制御
回路CTLに入力するための信号線である。
Further, one signal line 20 is connected in the middle of the signal line 15 connecting the choke coil L1 and the resistor R1. The signal line 20 is connected to the control circuit CTL, and is a signal line for inputting the voltage value CS input to the resistor R1 to the control circuit CTL.

【0161】また、抵抗R1と負荷とを接続する信号線
16の途中には、3本の信号線4、5、21が接続され
る。上記3本の信号線4、5、21のうち、抵抗R1寄
りの信号線4は、制御回路CTLと接続される。この信
号線4は、直流−直流変換装置(DC-DC CONVERTER)か
ら出力される電圧値FBを制御回路CTLにフィードバ
ックするための信号線である。
Also, three signal lines 4, 5, and 21 are connected in the middle of the signal line 16 connecting the resistor R1 and the load. Of the three signal lines 4, 5, and 21, the signal line 4 near the resistor R1 is connected to the control circuit CTL. This signal line 4 is a signal line for feeding back the voltage value FB output from the DC-DC converter (DC-DC converter) to the control circuit CTL.

【0162】上記3本の信号線4、5、21のうち、真
ん中の信号線5は、平滑用のコンデンサC1を介してグ
ランドに接続される。上記3本の信号線4、5、21の
うち、負荷寄りの信号線21は、電圧比較器IC2に接
続される。この電圧比較器IC2は、例えば、非反転入
力端子と反転入力端子と出力端子とを有する電圧比較器
である。この場合、上記の信号線21は、電圧比較器I
C2の非反転入力端子に接続される。また、上記の電圧
比較器IC2の反転入力端子は、信号線28を介して電
源e3に接続される。さらに、上記の電圧比較器IC2
の出力端子は、信号線29を介して制御回路CTLに接
続される。
The middle signal line 5 among the three signal lines 4, 5, 21 is connected to ground via a smoothing capacitor C1. Of the three signal lines 4, 5, and 21, the signal line 21 near the load is connected to the voltage comparator IC2. The voltage comparator IC2 is, for example, a voltage comparator having a non-inverting input terminal, an inverting input terminal, and an output terminal. In this case, the signal line 21 is connected to the voltage comparator I
Connected to the non-inverting input terminal of C2. The inverting input terminal of the voltage comparator IC2 is connected to a power supply e3 via a signal line 28. Further, the above-described voltage comparator IC2
Is connected to the control circuit CTL via the signal line 29.

【0163】(直流−直流変換装置(DC-DC CONVERTE
R)を構成する回路の機能)次に、上記の各構成要素の
機能について述べる。尚、前述の実施の形態1と同一の
構成要素については説明を省略する。
(DC-DC converter)
R) Functions of the Circuits Constituting) Next, the functions of each of the above components will be described. The description of the same components as those in the first embodiment is omitted.

【0164】(抵抗R1)抵抗R1は、直流−直流変換
装置(DC-DC CONVERTER)の出力電流値をセンスするセ
ンス抵抗である。
(Resistance R1) The resistance R1 is a sense resistor for sensing an output current value of a DC-DC converter.

【0165】(電源e3)電源e3は、直流−直流変換
装置(DC-DC CONVERTER)から出力される電圧の基準電
圧e3を発生する。
(Power source e3) The power source e3 generates a reference voltage e3 of the voltage output from the DC-DC converter.

【0166】(電圧比較器IC2)電圧比較器IC2
は、直流−直流変換装置(DC-DC CONVERTER)の出力電
圧を信号線21を介して入力すると同時に、電源e3か
らの基準電圧e3を入力する。そして、電圧比較器IC
2は、直流−直流変換装置(DC-DC CONVERTER)の出力
電圧と電源e3からの基準電圧e3とを比較し、比較し
た結果を示す信号OVを出力する。
(Voltage comparator IC2) Voltage comparator IC2
Inputs the output voltage of the DC-DC converter (DC-DC converter) via the signal line 21 and simultaneously inputs the reference voltage e3 from the power supply e3. And a voltage comparator IC
Reference numeral 2 compares an output voltage of a DC-DC converter and a reference voltage e3 from a power supply e3, and outputs a signal OV indicating a result of the comparison.

【0167】例えば、電圧比較器IC2は、直流−直流
変換装置(DC-DC CONVERTER)の出力電圧から基準電圧
e3を減算し、その減算結果が「0」以下ならばLow
レベルの信号を出力し、減算結果が正の値ならばHig
hレベルの信号を出力する。
For example, the voltage comparator IC2 subtracts the reference voltage e3 from the output voltage of the DC-DC converter (DC-DC converter), and if the result of the subtraction is "0" or less, it is Low.
A level signal is output, and if the subtraction result is a positive value, Hig is output.
An h-level signal is output.

【0168】(制御回路CTL)制御回路CTLには、
前述した信号線19、24、25、4、20、29の他
に、外部からのオン指令値あるいはオフ指令値と、外部
からの目標電圧Vrefとが入力される。外部からの目
標電圧Vrefは、直流−直流変換装置(DC-DCCONVERT
ER)が出力すべき電圧の基準電圧である。
(Control Circuit CTL) The control circuit CTL includes:
In addition to the above-described signal lines 19, 24, 25, 4, 20, and 29, an external ON command value or external command value and an external target voltage Vref are input. The target voltage Vref from the outside is obtained by a DC-DC converter (DC-DCCONVERT
ER) is a reference voltage of a voltage to be output.

【0169】そして、制御回路CTLは、電圧比較器I
C2からの信号OVと、信号線4を介して入力する電圧
値FBと、直流−直流変換装置(DC-DC CONVERTER)か
ら出力すべき電圧の目標電圧Vrefとに従って、メイ
ンスイッチングトランジスタTr1及び同期整流用トラ
ンジスタTr2のオン状態とオフ状態とを切り換える。
The control circuit CTL includes a voltage comparator I
The main switching transistor Tr1 and the synchronous rectification according to the signal OV from C2, the voltage value FB input via the signal line 4, and the target voltage Vref of the voltage to be output from the DC-DC converter. The on / off state of the transistor for use Tr2 is switched.

【0170】ここで、制御回路CTLの内部構成につい
て述べる。 (制御回路CTLの構成)制御回路CTLは、図6に示
すように、パルス幅変調方式(PWM方式)を採用する
回路であり、電源7、三角波発振器8、PWM比較器
9、チャージポンプ回路12、同期整流制御回路13、
フリップフロップFF、ドライブ−1(10)、及び、
ドライブ−2(11)を備えている。さらに、制御回路
CTLは、分割抵抗R2/R3、エラーアンプERA
1、ERA2、論理積回路AND1、及び、論理和回路
OR1を備えている。
Here, the internal configuration of the control circuit CTL will be described. (Configuration of Control Circuit CTL) As shown in FIG. 6, the control circuit CTL employs a pulse width modulation method (PWM method), and includes a power supply 7, a triangular wave oscillator 8, a PWM comparator 9, a charge pump circuit 12, and the like. , Synchronous rectification control circuit 13,
Flip-flop FF, drive-1 (10), and
Drive-2 (11) is provided. Further, the control circuit CTL includes a dividing resistor R2 / R3, an error amplifier ERA
1, ERA2, AND circuit AND1, and OR circuit OR1.

【0171】(PWM比較器9)PWM比較器9は、反
転入力端子と非反転入力端子とを有する電圧比較器であ
る。PWM比較器9の反転入力端子は、三角波発振器8
から出力された変換用三角波を入力する。また、PWM
比較器9の非反転入力端子は、エラーアンプERA1か
ら出力される信号を入力する。
(PWM Comparator 9) The PWM comparator 9 is a voltage comparator having an inverting input terminal and a non-inverting input terminal. The inverting input terminal of the PWM comparator 9 is connected to the triangular wave oscillator 8
The conversion triangle wave output from is input. In addition, PWM
The non-inverting input terminal of the comparator 9 inputs a signal output from the error amplifier ERA1.

【0172】そして、PWM比較器9は、非反転入力端
子に入力された信号と反転入力端子に入力された信号と
を比較する。例えば、PWM比較器9は、非反転入力端
子に入力された信号から反転入力端子に入力された信号
を減算する。そして、PWM比較器9は、減算して得ら
れた値が負の値を示す間(三角波発振器8から出力され
た信号がエラーアンプERA1から出力された信号より
も大きい間)は、Highレベルの信号を出力する。
Then, the PWM comparator 9 compares the signal input to the non-inverting input terminal with the signal input to the inverting input terminal. For example, the PWM comparator 9 subtracts the signal input to the inverting input terminal from the signal input to the non-inverting input terminal. Then, while the value obtained by the subtraction indicates a negative value (while the signal output from the triangular wave oscillator 8 is larger than the signal output from the error amplifier ERA1), the PWM comparator 9 keeps the High level. Output a signal.

【0173】また、PWM比較器9は、減算して得られ
た値が正の値を示す間(三角波発振器8から出力された
信号がエラーアンプERA1から出力された信号よりも
小さい間)は、Lowレベルの信号を出力する。
Further, while the value obtained by subtraction indicates a positive value (while the signal output from the triangular wave oscillator 8 is smaller than the signal output from the error amplifier ERA1), the PWM comparator 9 A low-level signal is output.

【0174】このPWM比較器9から出力された信号
は、論理積回路AND1と同期整流制御回路13とに入
力される。 (エラーアンプERA2)エラーアンプERA2は、直
流−直流変換装置(DC-DC CONVERTER)の出力電圧FB
を信号線4を介して入力すると同時に、抵抗R1に入力
される電圧値CSを信号線20を介して入力する。
The signal output from the PWM comparator 9 is input to the AND circuit AND1 and the synchronous rectification control circuit 13. (Error amplifier ERA2) The error amplifier ERA2 is provided with an output voltage FB of a DC-DC converter.
Is input via the signal line 4, and at the same time, the voltage value CS input to the resistor R 1 is input via the signal line 20.

【0175】このエラーアンプERA2は、直流−直流
変換装置(DC-DC CONVERTER)の出力電圧FBと電圧値
CSとの電位差を求め、直流−直流変換装置(DC-DC CO
NVERTER)から出力される電流値を測定する誤差増幅回
路である。
The error amplifier ERA2 obtains the potential difference between the output voltage FB of the DC-DC converter (DC-DC converter) and the voltage value CS, and obtains the DC-DC converter (DC-DC CO).
NVERTER) is an error amplifying circuit that measures the current value output from the NVERTER.

【0176】エラーアンプERA2から出力された電圧
値は、同期整流制御回路13に入力される。 (同期整流制御回路13)同期整流制御回路13は、P
WM比較器9から出力された信号とエラーアンプERA
2から出力された信号とを入力する。そして、同期整流
制御回路13は、PWM比較器9からの信号とエラーア
ンプERA2からの信号とに従って同期整流用トランジ
スタTr2のオン状態とオフ状態とを切り換えることに
よって、同期整流を行う回路である。
The voltage value output from error amplifier ERA 2 is input to synchronous rectification control circuit 13. (Synchronous rectification control circuit 13) The synchronous rectification control circuit 13
The signal output from the WM comparator 9 and the error amplifier ERA
2 and the signal output from the second input. The synchronous rectification control circuit 13 is a circuit that performs synchronous rectification by switching between the ON state and the OFF state of the synchronous rectification transistor Tr2 according to the signal from the PWM comparator 9 and the signal from the error amplifier ERA2.

【0177】例えば、同期整流制御回路13は、PWM
比較器8からのLowレベルの信号を入力し、且つ、エ
ラーアンプERA2からの信号が一定値以下であるとき
に限り、Highレベルの信号を出力する。
For example, the synchronous rectification control circuit 13 has a PWM
A high-level signal is output only when a low-level signal from the comparator 8 is input and the signal from the error amplifier ERA2 is equal to or less than a predetermined value.

【0178】この同期整流用制御回路13から出力され
た信号は、論理和回路OR1に入力される。 (フリップフロップFF)フリップフロップFFは、セ
ット端子とリセット端子との2つの入力端子、及び、非
反転出力端子Qと反転出力端子*Qとの2つの出力端子
を有している。
The signal output from the synchronous rectification control circuit 13 is input to the OR circuit OR1. (Flip-flop FF) The flip-flop FF has two input terminals, a set terminal and a reset terminal, and two output terminals, a non-inverted output terminal Q and an inverted output terminal * Q.

【0179】フリップフロップFFのセット端子Sは、
電圧比較器IC2からの信号OVを入力する。このと
き、フリップフロップFFは、セット端子に入力した信
号を記憶する。
The set terminal S of the flip-flop FF is
The signal OV from the voltage comparator IC2 is input. At this time, the flip-flop FF stores the signal input to the set terminal.

【0180】フリップフロップFFのリセット端子R
は、外部からのオン指令値もしくはオフ指令値を入力す
る。リセット端子にオン指令値あるいはオフ指令値が入
力されると、フリップフロップFFに記憶されている信
号は、Lowレベルの信号にリセットされる。
Reset terminal R of flip-flop FF
Inputs an on command value or an off command value from the outside. When an ON command value or an OFF command value is input to the reset terminal, the signal stored in the flip-flop FF is reset to a Low level signal.

【0181】フリップフロップFFの非反転出力端子Q
は、論理和回路OR1に接続される。この出力端子Q
は、フリップフロップFFが記憶している信号をそのま
ま出力する。
Non-inverting output terminal Q of flip-flop FF
Is connected to the OR circuit OR1. This output terminal Q
Outputs the signal stored in the flip-flop FF as it is.

【0182】例えば、直流−直流変換装置(DC-DC CONV
ERTER)の出力電圧FBが基準電圧e3以下である場合
は、フリップフロップFFのセット端子Sは、電圧比較
器IC2からの信号OVとしてLowレベルの信号を入
力する。この場合、フリップフロップFFがセット端子
Sに入力されたLowレベルの信号を記憶することにな
り、非反転出力端子Qは、フリップフロップFFが記憶
しているLowレベルの信号を出力することになる。
For example, a DC-DC converter (DC-DC CONV
When the output voltage FB is lower than the reference voltage e3, the set terminal S of the flip-flop FF inputs a low-level signal as the signal OV from the voltage comparator IC2. In this case, the flip-flop FF stores the low-level signal input to the set terminal S, and the non-inverting output terminal Q outputs the low-level signal stored in the flip-flop FF. .

【0183】また、直流−直流変換装置(DC-DC CONVER
TER)の出力電圧FBが基準電圧e3を超えた場合(出
力電圧FBが過電圧になった場合)は、フリップフロッ
プFFのセット端子Sは、電圧比較器IC2からの信号
OVとしてHighレベルの信号を入力する。この場
合、フリップフロップFFがセット端子Sに入力された
Highレベルの信号を記憶することになり、非反転出
力端子Qは、フリップフロップFFが記憶しているHi
ghレベルの信号を出力することになる。
A DC-DC converter (DC-DC CONVER
When the output voltage FB of the TER) exceeds the reference voltage e3 (when the output voltage FB becomes overvoltage), the set terminal S of the flip-flop FF outputs a High-level signal as the signal OV from the voltage comparator IC2. input. In this case, the flip-flop FF stores the High-level signal input to the set terminal S, and the non-inverted output terminal Q outputs the Hi-level signal stored in the flip-flop FF.
gh level signals are output.

【0184】フリップフロップFFの反転出力端子*Q
は、論理積回路AND1に接続される。この反転出力端
子*Qは、フリップフロップFFが記憶している信号値
を反転した値、つまりLowレベルとHighレベルと
を反転した信号を出力する。
Inverting output terminal of flip-flop FF * Q
Are connected to an AND circuit AND1. The inverted output terminal * Q outputs a value obtained by inverting the signal value stored in the flip-flop FF, that is, a signal obtained by inverting the Low level and the High level.

【0185】例えば、反転出力端子*Qは、フリップフ
ロップFFが記憶している信号OVがLowレベルの信
号ならば(直流−直流変換装置(DC-DC CONVERTER)の
出力電圧FBが基準電圧e3以下ならば)、Highレ
ベルの信号を出力することになる。また、反転出力端子
*Qは、フリップフロップFFが記憶している信号OV
がHighレベルの信号ならば(直流−直流変換装置
(DC-DC CONVERTER)の出力電圧FBが基準電圧e3を
超えているならば)、Lowレベルの信号を出力するこ
とになる。
For example, if the signal OV stored in the flip-flop FF is a low-level signal, the output terminal FB of the inverting output terminal * Q is equal to or lower than the reference voltage e3 of the DC-DC converter. Then, a High level signal is output. The inverted output terminal * Q is connected to the signal OV stored in the flip-flop FF.
Is a high-level signal (if the output voltage FB of the DC-DC converter exceeds the reference voltage e3), a low-level signal is output.

【0186】(論理積回路AND1)論理積回路AND
1は、PWM比較器9から出力される信号とフリップフ
ロップFFの反転出力端子*Qから出力される信号とを
入力する。この論理積回路AND1は、PWM比較器9
からの信号とフリップフロップFFからの信号との論理
積を演算し、その演算結果を示す信号を出力する。論理
積回路AND1から出力された信号は、ドライブ−1
(10)に入力される。
(AND circuit AND1) AND circuit AND
1 receives the signal output from the PWM comparator 9 and the signal output from the inverted output terminal * Q of the flip-flop FF. The AND circuit AND1 is connected to the PWM comparator 9
And a signal from the flip-flop FF, and outputs a signal indicating the result of the operation. The signal output from the AND circuit AND1 is the drive-1
Input to (10).

【0187】例えば、直流−直流変換装置(DC-DC CONV
ERTER)の出力電圧FBが基準電圧e3以下の場合は、
論理積回路AND1は、フリップフロップFFの反転出
力端子*QからのHighレベルの信号を入力すること
になる。この場合、論理積回路AND1は、PWM比較
器9からの信号をそのまま出力することになる。この結
果、出力電圧FBが基準電圧e3以下の場合は、ドライ
ブ−1(10)は、PWM比較器9からの信号に従って
動作することになる。
For example, a DC-DC converter (DC-DC CONV
ERTER) is equal to or lower than the reference voltage e3,
The AND circuit AND1 receives a High-level signal from the inverted output terminal * Q of the flip-flop FF. In this case, the AND circuit AND1 outputs the signal from the PWM comparator 9 as it is. As a result, when the output voltage FB is equal to or lower than the reference voltage e3, the drive-1 (10) operates according to the signal from the PWM comparator 9.

【0188】また、直流−直流変換装置(DC-DC CONVER
TER)の出力電圧FBが基準電圧e3より大きくなった
場合(出力電圧FBが過電圧になった場合)は、論理積
回路AND1は、フリップフロップFFの反転出力端子
*QからのLowレベルの信号を入力することになる。
この場合、論理積回路AND1は、PWM比較器9から
の信号に関わらず、Lowレベルの信号を出力すること
になる。この結果、出力電圧FBが過電圧になった場合
は、ドライブ−1(10)は、PWM比較器9からの信
号に関わらず、フリップフロップFFからのLowレベ
ルの信号に従って動作することになる。
A DC-DC converter (DC-DC converter)
When the output voltage FB of the TER) becomes higher than the reference voltage e3 (when the output voltage FB becomes an overvoltage), the AND circuit AND1 outputs a low-level signal from the inverted output terminal * Q of the flip-flop FF. Will be entered.
In this case, the AND circuit AND1 outputs a Low-level signal regardless of the signal from the PWM comparator 9. As a result, when the output voltage FB becomes overvoltage, the drive-1 (10) operates according to the Low level signal from the flip-flop FF regardless of the signal from the PWM comparator 9.

【0189】(論理和回路OR1)論理和回路OR1
は、同期整流制御回路13から出力される信号と、フリ
ップフロップFFの非反転出力端子Qから出力される信
号とを入力する。この論理和回路OR1は、同期整流制
御回路13からの信号とフリップフロップFFからの信
号との論理和を演算し、その演算結果を示す信号を出力
する。論理和回路OR1から出力された信号は、ドライ
ブ−2(11)に入力される。
(OR circuit OR1) OR circuit OR1
Inputs a signal output from the synchronous rectification control circuit 13 and a signal output from the non-inverting output terminal Q of the flip-flop FF. The OR circuit OR1 calculates the logical sum of the signal from the synchronous rectification control circuit 13 and the signal from the flip-flop FF, and outputs a signal indicating the calculation result. The signal output from the OR circuit OR1 is input to the drive-2 (11).

【0190】例えば、直流−直流変換装置(DC-DC CONV
ERTER)の出力電圧FBが基準電圧e3以下の場合は、
論理和回路OR1は、フリップフロップFFの非反転出
力端子QからのLowレベルの信号を入力することにな
る。この場合、論理和回路OR1は、同期整流制御回路
13からの信号をそのまま出力することになる。この結
果、出力電圧FBが基準電圧e3以下の場合は、ドライ
ブ−2(11)は、同期整流制御回路13からの信号に
従って動作することになる。
For example, a DC-DC converter (DC-DC CONV
ERTER) is equal to or lower than the reference voltage e3,
The OR circuit OR1 receives a Low-level signal from the non-inverting output terminal Q of the flip-flop FF. In this case, the OR circuit OR1 outputs the signal from the synchronous rectification control circuit 13 as it is. As a result, when the output voltage FB is equal to or lower than the reference voltage e3, the drive-2 (11) operates according to the signal from the synchronous rectification control circuit 13.

【0191】また、直流−直流変換装置(DC-DC CONVER
TER)の出力電圧FBが基準電圧e3より大きくなった
場合(出力電圧FBが過電圧になった場合)は、論理和
回路OR1は、フリップフロップFFの非反転出力端子
QからのHighレベルの信号を入力することになる。
この場合、論理和回路OR1は、同期整流制御回路13
からの信号に関わらず、Highレベルの信号を出力す
ることになる。この結果、出力電圧FBが過電圧になっ
た場合は、ドライブ−2(11)は、同期整流制御回路
13からの信号に関わらず、フリップフロップFFから
のHighレベルの信号に従って動作することになる。
A DC-DC converter (DC-DC CONVER
When the output voltage FB of the TER) becomes higher than the reference voltage e3 (when the output voltage FB becomes overvoltage), the OR circuit OR1 outputs a High-level signal from the non-inverting output terminal Q of the flip-flop FF. Will be entered.
In this case, the OR circuit OR1 is connected to the synchronous rectification control circuit 13
Will output a high-level signal regardless of the signal from. As a result, when the output voltage FB becomes overvoltage, the drive-2 (11) operates according to the high-level signal from the flip-flop FF regardless of the signal from the synchronous rectification control circuit 13.

【0192】(ドライブ−1(10))ドライブ−1
(10)は、論理積回路AND1からの信号に応じて、
メインスイッチングトランジスタTr1のオン状態とオ
フ状態とを切り換える。
(Drive-1 (10)) Drive-1
(10) corresponds to a signal from the AND circuit AND1,
The on / off state of the main switching transistor Tr1 is switched.

【0193】例えば、ドライブ−1(10)は、論理積
回路AND1からのHighレベルの信号を入力したと
きに、チャージポンプ回路12から供給された電力をメ
インスイッチングトランジスタTr1に供給して、メイ
ンスイッチングトランジスタTr1をオン状態にする。
For example, when a High level signal is input from the AND circuit AND1, the drive-1 (10) supplies the power supplied from the charge pump circuit 12 to the main switching transistor Tr1 to perform main switching. The transistor Tr1 is turned on.

【0194】また、ドライブ−1(10)は、論理積回
路AND1からのLowレベルの信号を入力したとき
に、メインスイッチングトランジスタTr1に対する電
力供給を停止して、メインスイッチングトランジスタT
r1をオフ状態にする。
When the drive-1 (10) receives a Low-level signal from the AND circuit AND1, the drive-1 (10) stops supplying power to the main switching transistor Tr1, and turns off the main switching transistor T1.
r1 is turned off.

【0195】(実施の形態2の作用・効果)以下、本実
施の形態にかかる直流−直流変換装置(DC-DC CONVERTE
R)の作用・効果について述べる。
(Operation and Effect of Second Embodiment) Hereinafter, a DC-DC converter according to the present embodiment (DC-DC CONVERTE
The function and effect of R) will be described.

【0196】(1)直流−直流変換装置(DC-DC CONVER
TER)が正常に動作している場合 直流−直流変換装置(DC-DC CONVERTER)が正常に動作
している場合、すなわち、直流−直流変換装置(DC-DC
CONVERTER)の出力電圧FBが正常な電圧値を示してい
る場合は、出力電圧FBが基準電圧e3よりも十分小さ
くなるので、電圧比較器IC2は、Lowレベルの信号
を出力することになる。
(1) DC-DC converter
When the DC-DC converter is operating normally, that is, when the DC-DC converter is operating normally,
When the output voltage FB of CONVERTER indicates a normal voltage value, the output voltage FB becomes sufficiently smaller than the reference voltage e3, and the voltage comparator IC2 outputs a low-level signal.

【0197】電圧比較器IC2から出力されたLowレ
ベルの信号は、制御回路CTLのフリップフロップFF
のセット端子Sに入力される。そして、フリップフロッ
プFFは、入力したLowレベルの信号を記憶する。こ
のとき、フリップフロップFFの非反転出力端子Qは、
フリップフロップFFに記憶されているLowレベルの
信号を出力する。また、フリップフロップFFの反転出
力端子*Qは、Highレベルの信号を出力する。
The Low-level signal output from the voltage comparator IC2 is connected to the flip-flop FF of the control circuit CTL.
Is input to the set terminal S. Then, the flip-flop FF stores the input Low-level signal. At this time, the non-inverting output terminal Q of the flip-flop FF is
The low-level signal stored in the flip-flop FF is output. The inverted output terminal * Q of the flip-flop FF outputs a High level signal.

【0198】フリップフロップFFの非反転出力端子Q
から出力されたLowレベルの信号は、論理和回路OR
1に入力される。この場合、論理和回路OR1は、同期
整流制御回路13からの信号(Lowレベルの信号、も
しくは、Highレベルの信号)をそのまま出力する。
論理和回路OR1から出力された信号は、ドライブ−2
(11)に入力される。
Non-inverting output terminal Q of flip-flop FF
Is output from the OR circuit OR
1 is input. In this case, the OR circuit OR1 outputs the signal (Low-level signal or High-level signal) from the synchronous rectification control circuit 13 as it is.
The signal output from the OR circuit OR1 is the drive-2 signal.
Input to (11).

【0199】ドライブ−2(11)は、論理和回路OR
1からの信号、すなわち、同期整流制御回路13からの
信号に従って同期整流用トランジスタTr2のオン状態
とオフ状態とを切り換える。この結果、ドライブ−2
(11)は、メインスイッチングトランジスタTr1が
オフ状態にあり、且つ、ダイオードD1がチョークコイ
ルL1に蓄積されたエネルギーを出力側へ放出している
期間、同期整流用トランジスタTr2をオン状態にする
ことができる。
Drive-2 (11) is provided with an OR circuit OR
The synchronous rectification transistor Tr2 is switched between an on state and an off state in accordance with a signal from the synchronous rectification control circuit 13; As a result, drive-2
(11) The synchronous rectification transistor Tr2 may be turned on while the main switching transistor Tr1 is off and the diode D1 is discharging the energy accumulated in the choke coil L1 to the output side. it can.

【0200】また、フリップフロップFFの反転出力端
子*Qから出力されたHighレベルの信号は、論理積
回路AND1に入力される。この場合、論理積回路AN
D1は、PWM比較器9からの信号(Lowレベルの信
号、もしくは、Highレベルの信号)をそのまま出力
する。この論理積回路AND1から出力された信号は、
ドライブ−1(10)に入力される。
The High-level signal output from the inverted output terminal * Q of the flip-flop FF is input to the AND circuit AND1. In this case, the AND circuit AN
D1 outputs the signal (Low-level signal or High-level signal) from the PWM comparator 9 as it is. The signal output from the AND circuit AND1 is
Drive-1 (10) is input.

【0201】ドライブ−1(10)は、論理積回路AN
D1からの信号、すなわち、PWM比較器9からの信号
に従ってメインスイッチングトランジスタTr1のオン
状態とオフ状態とを切り換える。この結果、ドライブ−
1(10)は、三角波発振器8からの三角波がエラーア
ンプERA1からの電圧値よりも高いときにはメインス
イッチングトランジスタTr1をオン状態にし、三角波
発振器8からの三角波がエラーアンプERA1からの電
圧値よりも低いときにはメインスイッチングトランジス
タTr1をオフ状態にすることができる。
Drive-1 (10) is a logical product circuit AN
The on / off state of the main switching transistor Tr1 is switched according to a signal from D1, that is, a signal from the PWM comparator 9. As a result, the drive
1 (10) turns on the main switching transistor Tr1 when the triangular wave from the triangular wave oscillator 8 is higher than the voltage value from the error amplifier ERA1, and the triangular wave from the triangular wave oscillator 8 is lower than the voltage value from the error amplifier ERA1. At times, the main switching transistor Tr1 can be turned off.

【0202】(2)信号線4が断線状態になった場合 信号線4が断線状態になると、制御回路CTLは、直流
−直流変換装置(DC-DC CONVERTER)の出力電圧FBを
入力することができなくなる。このとき、制御回路CT
Lの分割抵抗R2/R3には、電圧が印加されなくな
る。この結果、分割抵抗R2/R3から出力される信号
の値は目標電圧Vrefよりも小さくなる。
(2) When the Signal Line 4 is Disconnected When the signal line 4 is disconnected, the control circuit CTL may input the output voltage FB of the DC-DC converter. become unable. At this time, the control circuit CT
No voltage is applied to the L divided resistors R2 / R3. As a result, the value of the signal output from the division resistors R2 / R3 becomes smaller than the target voltage Vref.

【0203】分割抵抗R2/R3から出力される信号値
が目標電圧Vrefよりも小さくなると、エラーアンプ
ERA1は、負の値を示す信号値を出力する。このと
き、エラーアンプERA1から出力される値は、三角波
発振器8から発振された三角波よりも小さくなる。
When the signal value output from the dividing resistors R2 / R3 becomes smaller than the target voltage Vref, the error amplifier ERA1 outputs a signal value indicating a negative value. At this time, the value output from the error amplifier ERA1 is smaller than the triangular wave oscillated from the triangular wave oscillator 8.

【0204】エラーアンプERA1からの信号値が三角
波発振器8からの三角波よりも小さくなると、PWM比
較器9は、Highレベルの信号を出力する。PWM比
較器9から出力されたHighレベルの信号は、論理積
回路AND1に入力される。一方、直流−直流変換装置
(DC-DC CONVERTER)の出力電圧は、電源e3の基準電
圧e3よりも十分小さいので、電圧比較器IC2は、L
owレベルの信号を出力する。
When the signal value from error amplifier ERA1 becomes smaller than the triangular wave from triangular wave oscillator 8, PWM comparator 9 outputs a High level signal. The High-level signal output from the PWM comparator 9 is input to the AND circuit AND1. On the other hand, since the output voltage of the DC-DC converter is sufficiently lower than the reference voltage e3 of the power supply e3, the voltage comparator IC2 is set to L
It outputs an ow level signal.

【0205】電圧比較器IC2から出力されたLowレ
ベルの信号は、制御回路CTLのフリップフロップFF
のセット端子Sに入力される。このとき、電圧比較器I
C2の反転出力端子*Qは、Highレベルの信号を出
力する。フリップフロップFFの反転出力端子*Qから
出力されたHighレベルの信号は、論理積回路AND
1に入力される。
The Low-level signal output from the voltage comparator IC2 is connected to the flip-flop FF of the control circuit CTL.
Is input to the set terminal S. At this time, the voltage comparator I
The inverted output terminal * Q of C2 outputs a High level signal. The high-level signal output from the inverted output terminal * Q of the flip-flop FF is connected to the AND circuit AND.
1 is input.

【0206】このようにして、論理積回路AND1は、
PWM比較器9からのHighレベルの信号とフリップ
フロップFFからのHighレベルの信号とを入力する
ことになる。このとき、論理積回路AND1は、Hig
hレベルの信号を出力する。論理積回路AND1から出
力されたHighレベルの信号は、ドライブ−1(1
0)に入力される。
As described above, the AND circuit AND1 is
The high-level signal from the PWM comparator 9 and the high-level signal from the flip-flop FF are input. At this time, the logical product circuit AND1 is set to Hig.
An h-level signal is output. The high-level signal output from the AND circuit AND1 is the drive-1 (1
0).

【0207】Highレベルの信号を入力したドライブ
−1(10)は、チャージポンプ回路12からの駆動電
力をメインスイッチングトランジスタTr1に供給し
て、メインスイッチングトランジスタTr1をオン状態
にする。
The drive-1 (10) to which the High-level signal is input supplies the drive power from the charge pump circuit 12 to the main switching transistor Tr1, and turns on the main switching transistor Tr1.

【0208】ところで、信号線4が断線状態になってい
るため、制御回路CTLは、直流−直流変換装置(DC-D
C CONVERTER)の出力電圧FBを認識することができな
いまま、上記したような出力電圧FBを増加させる制御
を続けることになる。この結果、直流−直流変換装置
(DC-DC CONVERTER)の実際の出力電圧が大きくなって
いき、過電圧状態が発生する虞がある。
By the way, since the signal line 4 is disconnected, the control circuit CTL uses the DC-DC converter (DC-D
The control for increasing the output voltage FB as described above is continued without being able to recognize the output voltage FB of C CONVERTER). As a result, the actual output voltage of the DC-DC converter increases, and an overvoltage state may occur.

【0209】直流−直流変換装置(DC-DC CONVERTER)
の出力電圧が過電圧状態に陥ると、出力電圧が基準電圧
e3よりも大きくなるため、電圧比較器IC2は、Hi
ghレベルの信号を出力することになる。電圧比較器I
C2から出力されたHighレベルの信号は、制御回路
CTLのフリップフロップFFのセット端子Sに入力さ
れる。
[0209] DC-DC converter
When the output voltage falls into an overvoltage state, the output voltage becomes higher than the reference voltage e3.
gh level signals are output. Voltage comparator I
The high-level signal output from C2 is input to the set terminal S of the flip-flop FF of the control circuit CTL.

【0210】フリップフロップFFは、セット端子Sに
入力されたHighレベルの信号を記憶する。このと
き、フリップフロップFFの非反転出力端子Qは、Hi
ghレベルの信号を出力し、反転出力端子*Qは、Lo
wレベルの信号を出力する。
The flip-flop FF stores a high-level signal input to the set terminal S. At this time, the non-inverting output terminal Q of the flip-flop FF is Hi.
gh level signal and the inverted output terminal * Q is Lo
A w-level signal is output.

【0211】フリップフロップFFの非反転出力端子Q
から出力されたHighレベルの信号は、論理和回路O
R1に入力される。このとき、論理和回路OR1は、同
期生流制御回路13からの信号にかかわらずHighレ
ベルの信号を出力することになる。論理和回路OR1か
ら出力されたHighレベルの信号は、ドライブ−2
(11)に入力される。
The non-inverting output terminal Q of the flip-flop FF
Is output from the OR circuit O.
Input to R1. At this time, the OR circuit OR1 outputs a High level signal regardless of the signal from the synchronous live stream control circuit 13. The high-level signal output from the OR circuit OR1 is the drive-2 signal.
Input to (11).

【0212】Highレベルの信号を入力したドライブ
−2(11)は、チャージポンプ回路13からの駆動電
力を同期整流用トランジスタTr2に供給して、同期整
流用トランジスタTr2をオン状態にする。
The drive-2 (11) to which the high-level signal is input supplies the drive power from the charge pump circuit 13 to the synchronous rectification transistor Tr2 to turn on the synchronous rectification transistor Tr2.

【0213】また、フリップフロップFFの反転出力端
子*Qから出力されたLowレベルの信号は、論理積回
路AND1に入力される。このとき、論理積回路AND
1は、PWM比較器9からの信号にかかわらずLowレ
ベルの信号を出力することになる。この論理積回路AN
D1から出力されたLowレベルの信号は、ドライブ−
1(10)に入力される。
The Low-level signal output from the inverted output terminal * Q of the flip-flop FF is input to the AND circuit AND1. At this time, the AND circuit AND
1 outputs a low-level signal irrespective of the signal from the PWM comparator 9. This AND circuit AN
The low-level signal output from D1 is
1 (10) is input.

【0214】Lowレベルの信号を入力したドライブ−
1(10)は、メインスイッチングトランジスタTr1
に対する電力供給を停止して、メインスイッチングトラ
ンジスタTr1をオフ状態にする。
Drive to which Low-level signal is input
1 (10) is the main switching transistor Tr1
Is stopped, and the main switching transistor Tr1 is turned off.

【0215】このように、直流−直流変換装置(DC-DC
CONVERTER)の出力電圧が過電圧状態になると、メイン
スイッチングトランジスタTr1が強制的にオフ状態に
なると同時に、同期整流用トランジスタTr2が強制的
にオン状態になる。
As described above, the DC-DC converter (DC-DC converter)
When the output voltage of the CONVERTER is in an overvoltage state, the main switching transistor Tr1 is forcibly turned off and the synchronous rectification transistor Tr2 is forcibly turned on.

【0216】この結果、信号線26、同期整流用トラン
ジスタTr2、信号線2、信号線1、チョークコイルL
1、信号線15、抵抗R1、及び、信号線16が接続さ
れることになり、直流−直流変換装置(DC-DC CONVERTE
R)の出力電圧は、信号線26に接続されたグランドの
電圧(0V)にクランプされる。
As a result, the signal line 26, the transistor Tr2 for synchronous rectification, the signal line 2, the signal line 1, the choke coil L
1, the signal line 15, the resistor R1, and the signal line 16 are connected, and a DC-DC converter (DC-DC CONVERTE
The output voltage R) is clamped to the ground voltage (0 V) connected to the signal line 26.

【0217】従って、直流−直流変換装置(DC-DC CONV
ERTER)の負荷に過電圧が印加されることを防止するこ
とができる。また、本実施の形態にかかる直流−直流変
換装置(DC-DC CONVERTER)によれば、平滑用のコンデ
ンサC1として高耐圧の有機コンデンサを使用する必要
がない上、焼損防止用のフューズが不要になり、構成部
品数が削減される。
Therefore, a DC-DC converter (DC-DC CONV
ERTER) can be prevented from being applied to a load. Further, according to the DC-DC converter according to the present embodiment, it is not necessary to use a high-withstand voltage organic capacitor as the smoothing capacitor C1, and it is not necessary to use a fuse for preventing burnout. Thus, the number of components is reduced.

【0218】さらに、コンデンサC1の焼損防止用のフ
ューズが不要になったことにより、直流−直流変換装置
(DC-DC CONVERTER)内の抵抗が減少し、直流−直流変
換装置(DC-DC CONVERTER)の変換効率が向上する。
Further, since the fuse for preventing the capacitor C1 from burning is not required, the resistance in the DC-DC converter is reduced, and the DC-DC converter is reduced. Conversion efficiency is improved.

【0219】(3)メインスイッチングトランジスタT
r1が短絡故障を発生した場合 メインスイッチングトランジスタTr1が短絡故障を起
こした場合、信号線14と信号線1とが接続した状態に
なるため、直流−直流変換装置(DC-DC CONVERTER)の
出力電圧が過電圧状態に陥る虞がある。
(3) Main Switching Transistor T
When a short-circuit fault occurs in r1 When a short-circuit fault occurs in the main switching transistor Tr1, the signal line 14 and the signal line 1 are connected, so that the output voltage of the DC-DC converter is obtained. May fall into an overvoltage state.

【0220】メインスイッチングトランジスタTr1の
短絡故障によって出力電圧が過電圧状態に陥ると、出力
電圧が基準電圧e3より大きくなるため、電圧比較器I
C2がHighレベルの信号を出力することになる。
When the output voltage falls into an overvoltage state due to a short-circuit failure of the main switching transistor Tr1, the output voltage becomes higher than the reference voltage e3, and the voltage comparator I
C2 will output a High level signal.

【0221】このとき、制御回路CTLは、前述の
(2)で説明したように、同期整流用トランジスタTr
2を強制的にオン状態にし、直流−直流変換装置(DC-D
C CONVERTER)の出力電圧をグランドレベルにクランプ
する。これにより、直流−直流変換装置(DC-DC CONVER
TER)の負荷に過電圧が印加されることを防止すること
ができる。
At this time, as described in the above (2), the control circuit CTL controls the synchronous rectification transistor Tr.
2 is forcibly turned on, and the DC-DC converter (DC-D
Clamp the output voltage of C CONVERTER to ground level. With this, DC-DC converter (DC-DC CONVER
TER) can be prevented from being applied to the load.

【0222】さらに、前述の実施の形態1に示しよう
に、信号線14の途中にフューズを設けておけば、直流
−直流変換装置(DC-DC CONVERTER)に印加された電圧
は、フューズ、信号線14、メインスイッチングトラン
ジスタTr1、信号線1、信号線2、及び、同期整流用
トランジスタTr2を介して短絡される。このとき、フ
ューズは、短絡電流によって溶断される。
Furthermore, as described in the first embodiment, if a fuse is provided in the middle of the signal line 14, the voltage applied to the DC-DC converter (DC-DC converter) will The circuit is short-circuited via the line 14, the main switching transistor Tr1, the signal line 1, the signal line 2, and the synchronous rectification transistor Tr2. At this time, the fuse is blown by the short-circuit current.

【0223】この結果、直流−直流変換装置(DC-DC CO
NVERTER)に印加される電圧が極短時間のうちに遮断さ
れることになり、直流−直流変換装置(DC-DC CONVERTE
R)の負荷に過電圧が印加されることを早期に防止する
ことができる。
As a result, the DC-DC converter (DC-DC CO
The voltage applied to the NVERTER is cut off in a very short time, and the DC-DC converter (DC-DC CONVERTE
R) can be prevented from being applied to the load at an early stage.

【0224】従って、本実施の形態にかかる直流−直流
変換装置(DC-DC CONVERTER)によれば、過電圧状態が
発生したときに、直流−直流変換装置(DC-DC CONVERTE
R)の回路、及び、負荷を確実に保護することができ
る。
Therefore, according to the DC-DC converter according to the present embodiment, when an overvoltage condition occurs, the DC-DC converter (DC-DC converter) is activated.
R) The circuit and the load can be reliably protected.

【0225】また、本実施の形態にかかる直流−直流変
換装置(DC-DC CONVERTER)によれば、平滑用のコンデ
ンサC1として高耐圧の有機コンデンサを使用する必要
がない上、焼損防止用のフューズが不要になり、構成部
品数が削減される。
Further, according to the DC-DC converter according to the present embodiment, it is not necessary to use an organic capacitor having a high withstand voltage as the smoothing capacitor C1, and a fuse for preventing burnout. Is unnecessary, and the number of components is reduced.

【0226】さらに、平滑用のコンデンサC1の焼損防
止用のフューズが不要になったことにより、直流−直流
変換装置(DC-DC CONVERTER)内の抵抗が減少し、直流
−直流変換装置(DC-DC CONVERTER)の変換効率が向上
する。
Further, since the fuse for preventing the smoothing capacitor C1 from burning is not required, the resistance in the DC-DC converter is reduced, and the DC-DC converter (DC-DC converter) is reduced. DC CONVERTER) conversion efficiency is improved.

【0227】〈直流−直流変換装置(DC-DC CONVERTE
R)の他の実施の形態〉本実施の形態にかかる直流−直
流変換装置(DC-DC CONVERTER)は、制御回路CTLと
は別に電圧比較器IC2及び電源e3を備えているが、
これら電圧比較器IC2及び電源e3を図7、8に示す
ように制御回路CTL内に内蔵するようにしてもよい。
<DC-DC CONVERTE
R) Other Embodiments> A DC-DC converter according to the present embodiment includes a voltage comparator IC2 and a power supply e3 separately from the control circuit CTL.
The voltage comparator IC2 and the power supply e3 may be built in the control circuit CTL as shown in FIGS.

【0228】この場合、信号線21は、図7に示すよう
に、制御回路CTLと直接接続される。さらに、制御回
路CTLは、図8に示すように、信号線21に接続され
る分割抵抗R6/R7と、この分割抵抗R6/R7と接
続される電圧比較器IC2と、この電圧比較器IC2に
接続される電源e3とを備える。
In this case, signal line 21 is directly connected to control circuit CTL as shown in FIG. Further, as shown in FIG. 8, the control circuit CTL includes a dividing resistor R6 / R7 connected to the signal line 21, a voltage comparator IC2 connected to the dividing resistor R6 / R7, and a voltage comparator IC2. And a power supply e3 to be connected.

【0229】分割抵抗R6/R7は、信号線21を介し
て入力した電圧をセンスする抵抗である。この分割抵抗
R6/R7によってセンスされた電圧は、電圧比較器I
C2の非反転入力端子に入力される。
The division resistors R6 / R7 are resistors for sensing a voltage input via the signal line 21. The voltage sensed by the dividing resistors R6 / R7 is applied to a voltage comparator I
It is input to the non-inverting input terminal of C2.

【0230】また、電圧比較器IC2の反転入力端子
は、信号線28を介して電源e3と接続される。さら
に、電圧比較器IC2の出力端子は、信号線29を介し
てフリップフロップFFのセット端子Sに接続される。
[0230] The inverting input terminal of the voltage comparator IC2 is connected to the power supply e3 via the signal line 28. Further, the output terminal of the voltage comparator IC2 is connected to the set terminal S of the flip-flop FF via the signal line 29.

【0231】このように制御回路CTLを構成した場
合、直流−直流変換装置(DC-DC CONVERTER)の出力電
圧が過電圧状態になると、過電圧状態の出力電圧が制御
回路CTLの分割抵抗R6/R7に入力される。
In the case where the control circuit CTL is configured as described above, when the output voltage of the DC-DC converter becomes an overvoltage state, the output voltage in the overvoltage state is applied to the dividing resistors R6 / R7 of the control circuit CTL. Is entered.

【0232】分割抵抗R6/R7は、過電圧状態の出力
電圧値をセンスする。この分割抵抗R6/R7によって
センスされた電圧値は、電圧比較器IC2の非反転入力
端子に入力される。
The dividing resistors R6 / R7 sense an output voltage value in an overvoltage state. The voltage value sensed by the dividing resistors R6 / R7 is input to the non-inverting input terminal of the voltage comparator IC2.

【0233】電圧比較器IC2は、分割抵抗R6/R7
からの電圧値から電源e3からの基準電圧e3を減算す
る。このとき、分割抵抗R6/R7からの電圧値が基準
電圧e3より大きくなるので、電圧比較器IC2は、H
ighレベルの信号を出力する。
The voltage comparator IC2 has a divided resistor R6 / R7.
The reference voltage e3 from the power supply e3 is subtracted from the voltage value from. At this time, since the voltage value from the dividing resistors R6 / R7 becomes larger than the reference voltage e3, the voltage comparator IC2
It outputs a high-level signal.

【0234】電圧比較器IC2から出力されたHigh
レベルの信号は、フリップフロップFFのセット端子S
に入力される。この結果、制御回路CTLは、前述の実
施の形態と同様の制御を行うことができる。
High output from voltage comparator IC2
The level signal is supplied to the set terminal S of the flip-flop FF.
Is input to As a result, the control circuit CTL can perform the same control as in the above-described embodiment.

【0235】従って、電圧比較器IC2と電源e3とを
制御回路CTLに内蔵しても、前述の実施の形態2と同
様の効果を得ることができる。 〈実施の形態3〉図9は、本発明にかかる直流−直流変
換装置(DC-DC CONVERTER)の第3の実施の形態を示す
図である。尚、同図において、前述の実施の形態1及び
実施の形態2と同一の構成要素には同一の名称及び符号
を付している。
Therefore, even if the voltage comparator IC2 and the power supply e3 are incorporated in the control circuit CTL, the same effects as in the second embodiment can be obtained. <Third Embodiment> FIG. 9 is a diagram showing a third embodiment of the DC-DC converter according to the present invention. In the figure, the same components as those in the first and second embodiments are given the same names and reference numerals.

【0236】(直流−直流変換装置(DC-DC CONVERTE
R)の構成)直流−直流変換装置(DC-DC CONVERTER)
は、フューズF1、電圧比較器IC1、電源e1、コン
デンサC3、コンデンサC2、論理和回路OR3、制御
回路CTL、メインスイッチングトランジスタTr1、
同期整流用トランジスタTr2、ダイオードD1、チョ
ークコイルL1、抵抗R1、コンデンサC1、電圧比較
器IC2、及び、電源e3を備えている。
(DC-DC CONVERTE
R) Configuration) DC-DC converter
Are a fuse F1, a voltage comparator IC1, a power supply e1, a capacitor C3, a capacitor C2, an OR circuit OR3, a control circuit CTL, a main switching transistor Tr1,
It includes a transistor for synchronous rectification Tr2, a diode D1, a choke coil L1, a resistor R1, a capacitor C1, a voltage comparator IC2, and a power supply e3.

【0237】(直流−直流変換装置(DC-DC CONVERTE
R)を構成する回路の接続形態)ここで、上記の構成要
素の接続形態について述べる。フューズF1は、電池と
メインスイッチングトランジスタTr1とを接続する信
号線14の途中に設けられる。
(DC-DC CONVERTE
R) Connection of Circuits Constituting R) Here, the connection of the above components will be described. The fuse F1 is provided in the signal line 14 connecting the battery and the main switching transistor Tr1.

【0238】信号線14を介して電池と接続されたメイ
ンスイッチングトランジスタTr1は、信号線1を介し
てチョークコイルL1と接続されると同時に、信号線2
4を介して制御回路CTLと接続される。
The main switching transistor Tr 1 connected to the battery via the signal line 14 is connected to the choke coil L 1 via the signal line 1 and
4 and connected to the control circuit CTL.

【0239】メインスイッチングトランジスタTr1と
信号線1を介して接続されたチョークコイルL1は、さ
らに信号線15を介して抵抗R1と接続される。チョー
クコイルL1と信号線15を介して接続された抵抗R1
は、信号線16を介して負荷と接続される。
The choke coil L1 connected to the main switching transistor Tr1 via the signal line 1 is further connected to the resistor R1 via the signal line 15. A resistor R1 connected to the choke coil L1 via the signal line 15
Is connected to a load via a signal line 16.

【0240】また、上記のフューズF1とメインスイッ
チングトランジスタTr1とを接続する信号線14の途
中には、4本の信号線31、17、18、19が接続さ
れる。
In the middle of the signal line 14 connecting the fuse F1 and the main switching transistor Tr1, four signal lines 31, 17, 18, and 19 are connected.

【0241】上記の4本の信号線31、17、18、1
9のうちのフューズF1寄りの信号線31は、コンデン
サC3を介してグランドに接続される。上記の4本の信
号線31、17、18、19のうちの信号線17は、電
圧比較器IC1に接続される。この電圧比較器IC1
は、例えば、非反転入力端子、反転入力端子、及び、出
力端子を有する。この場合、上記の信号線17は、電圧
比較器IC1の非反転入力端子に接続される。また、電
圧比較器IC1の反転入力端子は、信号線22を介して
電源e1と接続される。さらに、電圧比較器IC1の出
力端子は、信号線23を介して論理和回路OR3と接続
される。
The above four signal lines 31, 17, 18, 1
Among 9, the signal line 31 near the fuse F1 is connected to the ground via the capacitor C3. The signal line 17 among the four signal lines 31, 17, 18, and 19 is connected to the voltage comparator IC1. This voltage comparator IC1
Has, for example, a non-inverting input terminal, an inverting input terminal, and an output terminal. In this case, the signal line 17 is connected to the non-inverting input terminal of the voltage comparator IC1. The inverting input terminal of the voltage comparator IC1 is connected to the power supply e1 via the signal line 22. Further, the output terminal of the voltage comparator IC1 is connected to the OR circuit OR3 via the signal line 23.

【0242】上記の4本の信号線31、17、18、1
9のうちの信号線18は、制御回路CTLに接続され
る。この信号線18の途中には、信号線18aが接続さ
れている。この信号線18aは、コンデンサC2を介し
てグランドに接続される。
The above four signal lines 31, 17, 18, 1
9 are connected to the control circuit CTL. A signal line 18a is connected in the middle of the signal line 18. This signal line 18a is connected to the ground via the capacitor C2.

【0243】上記の4本の信号線31、17、18、1
9のうちのメインスイッチングトランジスタTr1寄り
の信号線19は、制御回路CTLに接続される。また、
メインスイッチングトランジスタTr1とチョークコイ
ルL1とを接続する信号線1の途中には、2本の信号線
2、3が接続される。
The above four signal lines 31, 17, 18, 1
The signal line 19 near the main switching transistor Tr1 out of 9 is connected to the control circuit CTL. Also,
Two signal lines 2 and 3 are connected in the middle of the signal line 1 connecting the main switching transistor Tr1 and the choke coil L1.

【0244】上記の2本の信号線2、3のうちメインス
イッチングトランジスタTr1寄りの信号線2は、同期
整流用トランジスタTr2に接続される。この同期整流
用トランジスタTr2は、信号線25を介して制御回路
CTLと接続されると同時に、信号線26を介してグラ
ンドに接続される。
The signal line 2 near the main switching transistor Tr1 of the two signal lines 2 and 3 is connected to the synchronous rectification transistor Tr2. The synchronous rectification transistor Tr2 is connected to the control circuit CTL via the signal line 25 and to the ground via the signal line 26 at the same time.

【0245】上記の2本の信号線2、3のうちチョーク
コイルL1寄りの信号線3は、ダイオードD1のカソー
ド端子に接続される。このダイオードD1のアノード端
子は、信号線27を介してグランドに接続される。
The signal line 3 near the choke coil L1 among the two signal lines 2 and 3 is connected to the cathode terminal of the diode D1. The anode terminal of the diode D1 is connected to the ground via the signal line 27.

【0246】さらに、チョークコイルL1と抵抗R1と
を接続する信号線15の途中には、1本の信号線20が
接続される。上記の信号線20は、制御回路CTLと接
続されており、直流−直流変換装置(DC-DC CONVERTE
R)から出力される電圧値CSを制御回路CTLに入力
するための信号線である。
Furthermore, one signal line 20 is connected in the middle of the signal line 15 connecting the choke coil L1 and the resistor R1. The signal line 20 is connected to the control circuit CTL, and is connected to a DC-DC converter (DC-DC CONVERTE
R) is a signal line for inputting the voltage value CS output from R) to the control circuit CTL.

【0247】また、抵抗R1と負荷とを接続する信号線
16の途中には、3本の信号線4、5、21が接続され
る。上記3本の信号線4、5、21のうち、抵抗R1寄
りの信号線4は、制御回路CTLと接続される。この信
号線4は、直流−直流変換装置(DC-DC CONVERTER)か
ら出力される電圧値FBを制御回路CTLにフィードバ
ックするための信号線である。
In the middle of the signal line 16 connecting the resistor R1 and the load, three signal lines 4, 5, 21 are connected. Of the three signal lines 4, 5, and 21, the signal line 4 near the resistor R1 is connected to the control circuit CTL. This signal line 4 is a signal line for feeding back the voltage value FB output from the DC-DC converter (DC-DC converter) to the control circuit CTL.

【0248】上記3本の信号線4、5、21のうち、真
ん中の信号線5は、平滑用のコンデンサC1を介してグ
ランドに接続される。上記3本の信号線4、5、21の
うち、負荷寄りの信号線21は、電圧比較器IC2に接
続される。この電圧比較器IC2は、例えば、非反転入
力端子と反転入力端子と出力端子とを有する電圧比較器
である。この場合、上記の信号線21は、電圧比較器I
C2の非反転入力端子に接続される。また、上記の電圧
比較器IC2の反転入力端子は、信号線28を介して電
源e3に接続される。さらに、上記の電圧比較器IC2
の出力端子は、信号線29を介して論理和回路OR3と
接続される。
The middle signal line 5 among the three signal lines 4, 5, 21 is connected to the ground via a smoothing capacitor C1. Of the three signal lines 4, 5, and 21, the signal line 21 near the load is connected to the voltage comparator IC2. The voltage comparator IC2 is, for example, a voltage comparator having a non-inverting input terminal, an inverting input terminal, and an output terminal. In this case, the signal line 21 is connected to the voltage comparator I
Connected to the non-inverting input terminal of C2. The inverting input terminal of the voltage comparator IC2 is connected to a power supply e3 via a signal line. Further, the above-described voltage comparator IC2
Is connected to the OR circuit OR3 via the signal line 29.

【0249】さらに、論理和回路OR3は、上記したよ
うに、電圧比較器IC1と信号線23を介して接続され
ると同時に、電圧比較器IC2と信号線29を介して接
続される。この論理和回路OR3は、2つの入力端子と
1つの出力端子とを有する回路である。この場合、上記
の2つの入力端子には、上記の信号線23と信号線29
とが接続される。また、論理和回路OR3の出力端子
は、信号線30を介して制御回路CTLと接続される。
Further, as described above, the OR circuit OR3 is connected to the voltage comparator IC1 via the signal line 23 and at the same time is connected to the voltage comparator IC2 via the signal line 29. This OR circuit OR3 is a circuit having two input terminals and one output terminal. In this case, the two input terminals are connected to the signal line 23 and the signal line 29, respectively.
And are connected. The output terminal of the OR circuit OR3 is connected to the control circuit CTL via the signal line 30.

【0250】また、制御回路CTLには、上記したよう
に、信号線30、18、19、24、25、20、4が
接続されていると同時に、外部からのオン指令値もしく
はオフ指令値と目標電圧Vrefとが入力されるように
なっている。
As described above, the control circuit CTL is connected to the signal lines 30, 18, 19, 24, 25, 20, 4 and simultaneously receives an external ON command value or OFF command value. The target voltage Vref is input.

【0251】(直流−直流変換装置(DC-DC CONVERTE
R)を構成する回路の機能)次に、上記の各構成要素の
機能について述べる。尚、前述の実施の形態1及び実施
の形態2で説明した構成要素については説明を省略す
る。
(DC-DC CONVERTE
R) Functions of the Circuits Constituting) Next, the functions of each of the above components will be described. The description of the components described in the first and second embodiments will be omitted.

【0252】(論理和回路OR3)論理和回路OR3
は、電圧比較器IC1から出力される信号と電圧比較器
IC2から出力される信号とを入力する。そして、論理
和回路OR3は、電圧比較器IC1と電圧比較器IC2
との少なくとも一方からのHighレベルの信号を入力
したとき、すなわち、直流−直流変換装置(DC-DC CONV
ERTER)の入力電圧が基準電圧e1より大きくなったと
き、もしくは、直流−直流変換装置(DC-DC CONVERTE
R)の出力電圧が基準電圧e3より大きくなったとき
に、過電圧状態が発生したことを示すHighレベルの
信号を出力する。
(OR circuit OR3) OR circuit OR3
Inputs a signal output from the voltage comparator IC1 and a signal output from the voltage comparator IC2. The OR circuit OR3 is composed of a voltage comparator IC1 and a voltage comparator IC2.
When a high-level signal is input from at least one of the DC-DC converters (DC-DC CONV
When the input voltage of the ERTER is higher than the reference voltage e1, or when a DC-DC converter (DC-DC CONVERTE
When the output voltage of R) becomes higher than the reference voltage e3, a high-level signal indicating that an overvoltage state has occurred is output.

【0253】また、論理和回路OR3は、電圧比較器I
C1と電圧比較器IC2との双方の回路からLowレベ
ルの信号を入力したとき、すなわち、直流−直流変換装
置(DC-DC CONVERTER)の入力電圧が基準電圧e1以下
であり、且つ、直流−直流変換装置(DC-DC CONVERTE
R)の出力電圧が基準電圧e3以下であるときは、Lo
wレベルの信号を出力する。
The OR circuit OR3 is connected to the voltage comparator I
When a low-level signal is input from both the circuit of C1 and the voltage comparator IC2, that is, the input voltage of the DC-DC converter is equal to or less than the reference voltage e1 and the DC-DC Converter (DC-DC CONVERTE
When the output voltage of R) is equal to or lower than the reference voltage e3, Lo
A w-level signal is output.

【0254】(実施の形態3の作用・効果)以下、本実
施の形態にかかる直流−直流変換装置(DC-DC CONVERTE
R)の作用・効果について述べる。
(Operation and Effect of Third Embodiment) Hereinafter, a DC-DC converter (DC-DC CONVERTE) according to the third embodiment will be described.
The function and effect of R) will be described.

【0255】(1)直流−直流変換装置(DC-DC CONVER
TER)が正常に動作している場合 直流−直流変換装置(DC-DC CONVERTER)が正常に動作
している場合、すなわち、直流−直流変換装置(DC-DC
CONVERTER)の入力電圧が基準電圧e1以下であり、且
つ、直流−直流変換装置(DC-DC CONVERTER)の出力電
圧が基準電圧e3以下である場合は、電圧比較器IC1
と電圧比較器IC2とはLowレベルの信号を出力する
ことになる。
(1) DC-DC converter
When the DC-DC converter is operating normally, that is, when the DC-DC converter is operating normally,
When the input voltage of the DC-DC converter is equal to or less than the reference voltage e1 and the output voltage of the DC-DC converter is equal to or less than the reference voltage e3, the voltage comparator IC1
And the voltage comparator IC2 will output a low level signal.

【0256】電圧比較器IC1と電圧比較器ICとから
出力されたLowレベルの信号は、論理和回路OR3に
入力される。この場合、論理和回路OR3は、Lowレ
ベルの信号を出力する。
The low level signals output from the voltage comparators IC1 and IC are input to the OR circuit OR3. In this case, the OR circuit OR3 outputs a low-level signal.

【0257】論理和回路OR3から出力されたLowレ
ベルの信号は、制御回路CTLのフリップフロップFF
のセット端子Sに入力される。そして、フリップフロッ
プFFは、入力したLowレベルの信号を記憶する。こ
のとき、フリップフロップFFの出力端子Qは、フリッ
プフロップFFに記憶されているLowレベルの信号を
出力する。
The Low-level signal output from the OR circuit OR3 is connected to the flip-flop FF of the control circuit CTL.
Is input to the set terminal S. Then, the flip-flop FF stores the input Low-level signal. At this time, the output terminal Q of the flip-flop FF outputs a Low-level signal stored in the flip-flop FF.

【0258】フリップフロップFFの出力端子Qから出
力されたLowレベルの信号は、論理和回路OR1と論
理和回路OR2とに入力される。フリップフロップFF
からのLowレベルの信号を入力した論理和回路OR1
は、同期整流制御回路13からの信号(Lowレベルの
信号、もしくは、Highレベルの信号)をそのまま出
力する。論理和回路OR1から出力された信号は、ドラ
イブ−2(11)に入力される。
The Low-level signal output from the output terminal Q of the flip-flop FF is input to the OR circuit OR1 and the OR circuit OR2. Flip-flop FF
OR circuit OR1 to which a low level signal is input from
Outputs the signal (Low level signal or High level signal) from the synchronous rectification control circuit 13 as it is. The signal output from the OR circuit OR1 is input to the drive-2 (11).

【0259】ドライブ−2(11)は、論理和回路OR
1からの信号、すなわち、同期整流制御回路13からの
信号に従って同期整流用トランジスタTr2のオン状態
とオフ状態とを切り換える。この結果、ドライブ−2
(11)は、メインスイッチングトランジスタTr1が
オフ状態にあり、且つ、ダイオードD1がチョークコイ
ルL1に蓄積されたエネルギーを出力側へ放出している
期間、同期整流用トランジスタTr2をオン状態にする
ことができる。
Drive-2 (11) is provided with an OR circuit OR
The synchronous rectification transistor Tr2 is switched between an on state and an off state in accordance with a signal from the synchronous rectification control circuit 13; As a result, drive-2
(11) The synchronous rectification transistor Tr2 may be turned on while the main switching transistor Tr1 is off and the diode D1 is discharging the energy accumulated in the choke coil L1 to the output side. it can.

【0260】また、フリップフロップFFからのLow
レベルの信号を入力した論理和回路OR2は、PWM比
較器9からの信号(Lowレベルの信号、もしくは、H
ighレベルの信号)をそのまま出力する。論理和回路
OR2から出力された信号は、ドライブ−1(10)に
入力される。
Also, the Low from the flip-flop FF
The OR circuit OR2 to which the signal of the level has been input receives the signal from the PWM comparator 9 (the signal of the low level or the signal of the H level).
high level signal) as it is. The signal output from the OR circuit OR2 is input to the drive-1 (10).

【0261】ドライブ−1(10)は、論理和回路OR
2からの信号、すなわわち、PWM比較器9からの信号
に従ってメインスイッチングトランジスタTr1のオン
状態とオフ状態とを切り換える。この結果、ドライブ−
1(10)は、三角波発振器8からの三角波がエラーア
ンプERA1からの電圧値よりも高いときに、メインス
イッチングトランジスタTr1をオン状態にし、三角波
発振器8からの三角波がエラーアンプERA1からの電
圧値よりも低いときにメインスイッチングトランジスタ
Tr1をオフ状態にすることができる。
Drive-1 (10) is provided with an OR circuit OR
The main switching transistor Tr1 is switched between an on state and an off state in accordance with a signal from the second switching transistor Tr1, that is, a signal from the PWM comparator 9. As a result, the drive
1 (10) turns on the main switching transistor Tr1 when the triangular wave from the triangular wave oscillator 8 is higher than the voltage value from the error amplifier ERA1, and the triangular wave from the triangular wave oscillator 8 changes from the voltage value from the error amplifier ERA1. The main switching transistor Tr1 can be turned off when the voltage is low.

【0262】(2)直流−直流変換装置(DC-DC CONVER
TER)の入力電圧が過電圧状態に成った場合 直流−直流変換装置(DC-DC CONVERTER)に入力される
電圧が過電圧になった場合、入力電圧が基準電圧e1よ
りも大きくなるので、電圧比較器IC1から出力される
信号は、Highレベルを示す信号になる。電圧比較器
IC1から出力されたHighレベルの信号は、論理和
回路OR3に入力される。
(2) DC-DC converter
TER) When the input voltage of the DC-DC converter becomes an overvoltage state When the voltage input to the DC-DC converter becomes an overvoltage, the input voltage becomes larger than the reference voltage e1. The signal output from IC1 is a signal indicating a High level. The High-level signal output from the voltage comparator IC1 is input to the OR circuit OR3.

【0263】一方、直流−直流変換装置(DC-DC CONVER
TER)の出力電圧は、基準電圧e3よりも小さいので、
電圧比較器IC2から出力される信号は、Lowレベル
の信号になる。この電圧比較器IC2から出力されたL
owレベルの信号は、論理和回路OR3に入力される。
On the other hand, a DC-DC converter (DC-DC CONVER
TER) is smaller than the reference voltage e3.
The signal output from the voltage comparator IC2 is a Low level signal. L output from the voltage comparator IC2
The low level signal is input to the OR circuit OR3.

【0264】このように、論理和回路OR3は、電圧比
較器IC1からのHighレベルの信号と、電圧比較器
IC2からのLowレベルの信号とを入力することにな
る。このとき、論理和回路OR3から出力される信号O
Vは、Highレベルの信号になる。論理和回路OR3
から出力されたHighレベルの信号は、制御回路CT
LのフリップフロップFFに入力される。
As described above, the OR circuit OR3 receives the High-level signal from the voltage comparator IC1 and the Low-level signal from the voltage comparator IC2. At this time, the signal O output from the OR circuit OR3
V is a High level signal. OR circuit OR3
Is output from the control circuit CT.
It is input to the L flip-flop FF.

【0265】論理和回路OR3からのHighレベルの
信号を入力したフリップフロップFFは、入力したHi
ghレベルの信号を記憶することになる。そして、フリ
ップフロップFFの出力端子Qは、フリップフロップF
Fに記憶されているHighレベルの信号を出力する。
The flip-flop FF to which the High-level signal from the OR circuit OR3 is input is connected to the input Hi.
gh level signals will be stored. The output terminal Q of the flip-flop FF is connected to the flip-flop F
The high-level signal stored in F is output.

【0266】フリップフロップFFの出力端子Qから出
力されたHighレベルの信号は、論理和回路OR1及
び論理和回路OR2に入力される。フリップフロップF
FからのHighレベルの信号を入力した論理和回路O
R1は、同期整流制御回路13からの信号にかかわら
ず、Highレベルの信号を出力する。論理和回路OR
1からのHighレベルの信号を入力したドライブ−2
(11)は、チャージポンプ回路12からの電力を同期
整流用トランジスタTr2に供給する。このとき、同期
整流用トランジスタTr2は、オン状態になり、信号線
2と信号線26との間を接続する。
The High-level signal output from the output terminal Q of the flip-flop FF is input to the OR circuit OR1 and the OR circuit OR2. Flip-flop F
OR circuit O to which a high-level signal from F is input
R1 outputs a high-level signal regardless of the signal from the synchronous rectification control circuit 13. OR circuit OR
Drive-2 which has input the High level signal from 1
(11) supplies the power from the charge pump circuit 12 to the synchronous rectification transistor Tr2. At this time, the synchronous rectification transistor Tr2 is turned on, and connects between the signal line 2 and the signal line 26.

【0267】また、フリップフロップFFからのHig
hレベルの信号を入力した論理和回路OR2は、PWM
比較器9からの信号に関係なくHighレベルの信号を
出力する。
Also, Hig from flip-flop FF is output.
The OR circuit OR2 to which the signal of the h level has been input has the PWM
A high level signal is output irrespective of the signal from the comparator 9.

【0268】論理和回路OR2から出力されたHigh
レベルの信号は、ドライブ−1(10)に入力される。
論理和回路OR2からのHighレベルの信号を入力し
たドライブ−1(10)は、チャージポンプ回路12か
らの電力をメインスイッチングトランジスタTr1に供
給する。このとき、メインスイッチングトランジスタT
r1はオン状態になり、信号線14と信号線1との間を
接続する。
High output from OR circuit OR2
The level signal is input to drive-1 (10).
Drive-1 (10), which has received the High-level signal from the OR circuit OR2, supplies the power from the charge pump circuit 12 to the main switching transistor Tr1. At this time, the main switching transistor T
r1 is turned on, and connects between the signal line 14 and the signal line 1.

【0269】この結果、直流−直流変換装置(DC-DC CO
NVERTER)に入力される電圧は、フューズF1、信号線
14、メインスイッチングトランジスタTr1、信号線
1、信号線2、同期整流用トランジスタTr2、及び、
信号線26を通ってグランドに印加される。このとき、
過大な電流がフューズF1を流れることになり、フュー
ズF1が溶断される。
As a result, a DC-DC converter (DC-DC CO
NVERTER), the fuse F1, the signal line 14, the main switching transistor Tr1, the signal line 1, the signal line 2, the synchronous rectification transistor Tr2,
The signal is applied to the ground through the signal line 26. At this time,
An excessive current flows through the fuse F1, and the fuse F1 is blown.

【0270】従って、フューズF1が溶断されることに
より、直流−直流変換装置(DC-DCCONVERTER)の構成要
素、特に、直流−直流変換装置(DC-DC CONVERTER)の
入力部に設けられたコンデンサC3に過大な電圧が印加
されることを防止することができ、コンデンサC3の焼
損を防止することができる。
Therefore, the fuse F1 is blown, so that the components of the DC-DC converter (DC-DC converter), in particular, the capacitor C3 provided at the input portion of the DC-DC converter are provided. Can be prevented from being applied with an excessive voltage, and burning of the capacitor C3 can be prevented.

【0271】また、本実施の形態にかかる直流−直流変
換装置(DC-DC CONVERTER)によれば、コンデンサC3
として高耐圧の有機コンデンサを使用する必要がない
上、焼損防止用のフューズが不要になり、構成部品数が
削減される。
According to the DC-DC converter according to the present embodiment, the capacitor C3
It is not necessary to use an organic capacitor having a high withstand voltage, and a fuse for preventing burning is not required, and the number of components is reduced.

【0272】さらに、コンデンサC3の焼損防止用のフ
ューズが不要になったことにより、直流−直流変換装置
(DC-DC CONVERTER)内の抵抗が減少し、直流−直流変
換装置(DC-DC CONVERTER)の変換効率が向上する。
Further, since the fuse for preventing burning of the capacitor C3 is not required, the resistance in the DC-DC converter is reduced, and the DC-DC converter is reduced. Conversion efficiency is improved.

【0273】(3)直流−直流変換装置(DC-DC CONVER
TER)の出力電圧が過電圧状態になった場合 直流−直流変換装置(DC-DC CONVERTER)の出力電圧が
過電圧状態になった場合、出力電圧が基準電圧e3より
も大きくなるので、電圧比較器IC2は、Highレベ
ルの信号を出力することになる。電圧比較器IC2から
出力されたHighレベルの信号は、信号線29を介し
て論理和回路OR3に入力される。
(3) DC-DC converter (DC-DC CONVER
If the output voltage of the DC-DC converter is in an overvoltage state, the output voltage is higher than the reference voltage e3. Outputs a high-level signal. The high-level signal output from the voltage comparator IC2 is input to the OR circuit OR3 via the signal line 29.

【0274】一方、直流−直流変換装置(DC-DC CONVER
TER)の入力電圧は、基準電圧e1より小さいので、電
圧比較器IC1は、Lowレベルの信号を出力すること
になる。電圧比較器IC1から出力されたLowレベル
の信号は、信号線23を介して論理和回路OR3に入力
される。
On the other hand, a DC-DC converter (DC-DC CONVER
Since the input voltage of TER) is lower than the reference voltage e1, the voltage comparator IC1 outputs a Low level signal. The Low-level signal output from the voltage comparator IC1 is input to the OR circuit OR3 via the signal line 23.

【0275】電圧比較器IC1からのLowレベルの信
号と電圧比較器IC3からのHighレベルの信号とを
入力した論理和回路OR3は、Highレベルの信号を
出力する。この論理和回路OR3から出力されたHig
hレベルの信号は、制御回路CTLに入力される。
The OR circuit OR3, to which the low-level signal from the voltage comparator IC1 and the high-level signal from the voltage comparator IC3 are input, outputs a high-level signal. Hig output from this OR circuit OR3
The h-level signal is input to the control circuit CTL.

【0276】このとき、制御回路CTLは、前述の
(1)で説明したように、メインスイッチングトランジ
スタTr1と同期整流用トランジスタTr2とを強制的
にオン状態にし、直流−直流変換装置(DC-DC CONVERTE
R)の入力電圧を、フューズF1、信号線14、メイン
スイッチングトランジスタTr1、信号線1、信号線
2、同期整流用トランジスタTr2、及び、信号線26
を介してグランドへ導通する。このとき、過大な電流が
フューズF1を流れることになり、フューズF1が溶断
される。
At this time, as described in the above (1), the control circuit CTL forcibly turns on the main switching transistor Tr1 and the transistor for synchronous rectification Tr2, and turns on the DC-DC converter (DC-DC converter). CONVERTE
R), the fuse F1, the signal line 14, the main switching transistor Tr1, the signal line 1, the signal line 2, the synchronous rectification transistor Tr2, and the signal line 26
Through to the ground. At this time, an excessive current flows through the fuse F1, and the fuse F1 is blown.

【0277】この結果、直流−直流変換装置(DC-DC CO
NVERTER)に入力される電圧が遮断されることになり、
直流−直流変換装置(DC-DC CONVERTER)の負荷に過電
圧が印加されることを防止することができる。
As a result, a DC-DC converter (DC-DC CO
NVERTER) is cut off,
It is possible to prevent an overvoltage from being applied to a load of a DC-DC converter.

【0278】従って、本実施の形態にかかる直流−直流
変換装置(DC-DC CONVERTER)によれば、直流−直流変
換装置(DC-DC CONVERTER)の出力電圧が過電圧状態に
なった場合に、直流−直流変換装置(DC-DC CONVERTE
R)の回路、及び、負荷を確実に保護することができ
る。
Therefore, according to the DC-DC converter according to the present embodiment, when the output voltage of the DC-DC converter becomes an overvoltage state, the DC-DC converter -DC converter (DC-DC CONVERTE
R) The circuit and the load can be reliably protected.

【0279】また、本実施の形態にかかる直流−直流変
換装置(DC-DC CONVERTER)によれば、平滑用のコンデ
ンサC1として高耐圧の有機コンデンサを使用する必要
がない上、焼損防止用のフューズが不要になり、構成部
品数が削減される。
Further, according to the DC-DC converter according to the present embodiment, it is not necessary to use a high withstand voltage organic capacitor as the smoothing capacitor C1, and the fuse for preventing burnout is used. Is unnecessary, and the number of components is reduced.

【0280】さらに、平滑用のコンデンサC1の焼損防
止用のフューズが不要になったことにより、直流−直流
変換装置(DC-DC CONVERTER)内の抵抗が減少し、直流
−直流変換装置(DC-DC CONVERTER)の変換効率が向上
する。 〈実施の形態4〉図10は、本発明にかかる直流−直流
変換装置(DC-DC CONVERTER)の第4の実施の形態を示
す図である。尚、同図において、前述の実施の形態3と
同一の構成要素には同一の名称及び符号を付している。
Further, since the fuse for preventing burning of the smoothing capacitor C1 is not required, the resistance in the DC-DC converter is reduced, and the DC-DC converter (DC-DC converter) is reduced. DC CONVERTER) conversion efficiency is improved. <Embodiment 4> FIG. 10 is a diagram showing a fourth embodiment of a DC-DC converter according to the present invention. In the figure, the same components as those in the third embodiment are given the same names and reference numerals.

【0281】(直流−直流変換装置(DC-DC CONVERTE
R)の構成)直流−直流変換装置(DC-DC CONVERTER)
は、フューズF1、電圧比較器IC1、電源e1、コン
デンサC3、コンデンサC2、制御回路CTL、メイン
スイッチングトランジスタTr1、同期整流用トランジ
スタTr2、ダイオードD1、チョークコイルL1、抵
抗R1、コンデンサC1、電圧比較器IC2、及び、電
源e3を備えている。
(DC-DC CONVERTE device)
R) Configuration) DC-DC converter
Is a fuse F1, a voltage comparator IC1, a power supply e1, a capacitor C3, a capacitor C2, a control circuit CTL, a main switching transistor Tr1, a synchronous rectification transistor Tr2, a diode D1, a choke coil L1, a resistor R1, a capacitor C1, and a voltage comparator. It has an IC2 and a power supply e3.

【0282】(直流−直流変換装置(DC-DC CONVERTE
R)を構成する回路の接続形態)ここで、上記の構成要
素の接続形態について述べる。尚、ここでは、前述の実
施の形態3と異なる接続形態についてのみ説明する。
(DC-DC CONVERTE device)
R) Connection of Circuits Constituting R) Here, the connection of the above components will be described. Here, only a connection mode different from the above-described third embodiment will be described.

【0283】電圧比較器IC1の出力端子は、信号線2
3を介して制御回路CTLと直接接続される。この場
合、電圧比較器IC1から出力される信号OV1は、信
号線23を介して制御回路CTLに入力される。
The output terminal of the voltage comparator IC1 is connected to the signal line 2
3 and is directly connected to the control circuit CTL. In this case, the signal OV1 output from the voltage comparator IC1 is input to the control circuit CTL via the signal line 23.

【0284】また、電圧比較器IC2の出力端子は、信
号線29を介して制御回路CTLと直接接続される。こ
の場合、電圧比較器IC2から出力される信号OV2
は、信号線29を介して制御回路CTLに入力される。
The output terminal of the voltage comparator IC2 is directly connected to the control circuit CTL via the signal line 29. In this case, the signal OV2 output from the voltage comparator IC2
Is input to the control circuit CTL via the signal line 29.

【0285】その他の接続形態は、前述の実施の形態3
と同一である。 (直流−直流変換装置(DC-DC CONVERTER)を構成する
回路の機能)次に、上記の各構成要素の機能について述
べる。尚、前述の実施の形態3と同一の構成要素につい
ては説明を省略する。
[0285] Other connection modes are the same as those in the third embodiment.
Is the same as (Function of Circuit Constituting DC-DC Converter) Next, the function of each of the above-described components will be described. The description of the same components as those in the third embodiment is omitted.

【0286】(制御回路CTL)制御回路CTLは、電
圧比較器IC1の出力端子と信号線23を介して接続さ
れており、電圧比較器IC1から出力される信号OV1
を入力する。
(Control Circuit CTL) The control circuit CTL is connected to the output terminal of the voltage comparator IC1 via the signal line 23, and outputs the signal OV1 output from the voltage comparator IC1.
Enter

【0287】また、制御回路CTLは、電圧比較器IC
2の出力端子と信号線29を介して接続されており、電
圧比較器IC2から出力される信号OV2を入力する。
この場合、制御回路CTLは、電圧比較器IC1からの
信号OV1として、直流−直流変換装置(DC-DC CONVER
TER)の入力電圧が過電圧状態にあることを示す信号
(Highレベルの信号)を入力すると、メインスイッ
チングトランジスタTr1及び同期整流用トランジスタ
Tr2を強制的にオン状態にして、フューズF1が溶断
されるようにする。
The control circuit CTL includes a voltage comparator IC
2 and is connected via a signal line 29, and receives the signal OV2 output from the voltage comparator IC2.
In this case, the control circuit CTL uses the DC-DC converter (DC-DC converter) as the signal OV1 from the voltage comparator IC1.
When a signal (high-level signal) indicating that the input voltage of the TER) is in an overvoltage state is input, the main switching transistor Tr1 and the synchronous rectification transistor Tr2 are forcibly turned on so that the fuse F1 is blown. To

【0288】また、制御回路CTLは、電圧比較器IC
2からの信号OV2として、直流−直流変換装置(DC-D
C CONVERTER)の出力電圧が過電圧状態にあることを示
す信号(Highレベルの信号)を入力すると、メイン
スイッチングトランジスタTr1を強制的にオフ状態に
すると同時に、同期整流用トランジスタTr2を強制的
にオン状態にして、直流−直流変換装置(DC-DC CONVER
TER)の出力電圧がグランドレベルにクランプされるよ
うにする。
The control circuit CTL includes a voltage comparator IC
As a signal OV2 from the DC-DC converter (DC-D
When a signal (High level signal) indicating that the output voltage of the C CONVERTER is in an overvoltage state is input, the main switching transistor Tr1 is forcibly turned off and the synchronous rectification transistor Tr2 is forcibly turned on. And a DC-DC converter
TER) output voltage is clamped to ground level.

【0289】ここで、上記の機能を実現する制御回路C
TLの内部構成について述べる。 (制御回路CTLの構成)制御回路CTLは、図11に
示すように、電源7、三角波発振器8、PWM比較器
9、チャージポンプ回路12、同期整流制御回路13、
フリップフロップFF1、フリップフロップFF2、ド
ライブ−1(10)、ドライブ−2(11)、分割抵抗
R2/R3、エラーアンプERA1、ERA2、論理積
回路AND1、論理和回路OR1、論理和回路OR4、
及び、論理和回路OR5を備えている (フリップフロップFF1)フリップフロップFF1
は、セット端子Sとリセット端子Rとの2つの入力端
子、及び、出力端子Qを有している。
Here, the control circuit C for realizing the above functions
The internal configuration of the TL will be described. (Configuration of Control Circuit CTL) As shown in FIG. 11, the control circuit CTL includes a power supply 7, a triangular wave oscillator 8, a PWM comparator 9, a charge pump circuit 12, a synchronous rectification control circuit 13,
Flip-flop FF1, flip-flop FF2, drive-1 (10), drive-2 (11), division resistance R2 / R3, error amplifiers ERA1, ERA2, AND circuit AND1, OR circuit OR1, OR circuit OR4,
And an OR circuit OR5 (flip-flop FF1) flip-flop FF1
Has two input terminals, a set terminal S and a reset terminal R, and an output terminal Q.

【0290】フリップフロップFF1のセット端子S
は、電圧比較器IC1からの信号OV1を入力する。こ
のセット端子Sに信号OV1が入力されると、フリップ
フロップFF1は、入力された信号OV1を記憶する。
Set terminal S of flip-flop FF1
Receives the signal OV1 from the voltage comparator IC1. When the signal OV1 is input to the set terminal S, the flip-flop FF1 stores the input signal OV1.

【0291】また、フリップフロップFF1のリセット
端子Rは、外部からのオン指令値もしくはオフ指令値を
入力する。このリセット端子Rにオン指令値あるいはオ
フ指令値が入力されると、フリップフロップFF1は、
記憶内容をリセットして、Lowレベルの信号を記憶す
る。
The reset terminal R of the flip-flop FF1 receives an external ON command value or external OFF command value. When an ON command value or an OFF command value is input to the reset terminal R, the flip-flop FF1
The stored content is reset to store a Low level signal.

【0292】さらに、フリップフロップFF1の出力端
子Qは、論理和回路OR1、及び、論理和回路OR4と
接続される。この出力端子Qは、フリップフロップFF
1が記憶している信号を出力する。
Further, the output terminal Q of the flip-flop FF1 is connected to the OR circuit OR1 and the OR circuit OR4. This output terminal Q is connected to a flip-flop FF
1 outputs the stored signal.

【0293】例えば、直流−直流変換装置(DC-DC CONV
ERTER)の入力電圧が基準電圧e1以下である場合は、
フリップフロップFF1のセット端子Sは、電圧比較器
IC1からの信号OV1としてLowレベルの信号を入
力する。この場合、フリップフロップFF1は、セット
端子Sに入力されたLowレベルの信号を記憶すること
になる。そして、フリップフロップFF1の出力端子Q
は、フリップフロップFF1に記憶されたLowレベル
の信号を出力することになる。
For example, a DC-DC converter (DC-DC CONV
ERTER) is less than or equal to the reference voltage e1,
The set terminal S of the flip-flop FF1 inputs a low-level signal as the signal OV1 from the voltage comparator IC1. In this case, the flip-flop FF1 stores the Low-level signal input to the set terminal S. Then, the output terminal Q of the flip-flop FF1
Outputs the low-level signal stored in the flip-flop FF1.

【0294】また、直流−直流変換装置(DC-DC CONVER
TER)の入力電圧が基準電圧e1を超えた場合(入力電
圧が過電圧になった場合)は、フリップフロップFF1
のセット端子Sは、電圧比較器IC1からの信号OV1
としてHighレベルの信号を入力する。この場合、フ
リップフロップFF1は、セット端子Sに入力されたH
ighレベルの信号を記憶することになる。そして、フ
リップフロップFF1の出力端子Qは、フリップフロッ
プFF1に記憶されたHighレベルの信号を出力する
ことになる。
Also, a DC-DC converter (DC-DC CONVER
TER) exceeds the reference voltage e1 (when the input voltage becomes overvoltage), the flip-flop FF1
Is set to a signal OV1 from the voltage comparator IC1.
, A high level signal is input. In this case, the flip-flop FF1 is connected to the H input to the set terminal S.
The high level signal is stored. Then, the output terminal Q of the flip-flop FF1 outputs a High-level signal stored in the flip-flop FF1.

【0295】(フリップフロップFF2)フリップフロ
ップFF2は、セット端子とリセット端子との2つの入
力端子、及び、非反転出力端子Qと反転出力端子*Qと
の2つの出力端子を有している。
(Flip-flop FF2) The flip-flop FF2 has two input terminals, a set terminal and a reset terminal, and two output terminals, a non-inverted output terminal Q and an inverted output terminal * Q.

【0296】フリップフロップFF2のセット端子S
は、電圧比較器IC2からの信号OV2を入力する。フ
リップフロップFF2のリセット端子Rは、外部からの
オン指令値もしくはオフ指令値を入力する。リセット端
子にオン指令値あるいはオフ指令値が入力されると、フ
リップフロップFF2に記憶されている信号は、Low
レベルの信号にリセットされる。
A set terminal S of the flip-flop FF2
Inputs the signal OV2 from the voltage comparator IC2. A reset terminal R of the flip-flop FF2 receives an external ON command value or an OFF command value. When an ON command value or an OFF command value is input to the reset terminal, the signal stored in the flip-flop FF2 becomes Low.
It is reset to the level signal.

【0297】フリップフロップFF2の非反転出力端子
Qは、論理和回路OR5に接続される。この出力端子Q
は、フリップフロップFF2が記憶している信号をその
まま出力する。
The non-inverting output terminal Q of the flip-flop FF2 is connected to the OR circuit OR5. This output terminal Q
Outputs the signal stored in the flip-flop FF2 as it is.

【0298】例えば、直流−直流変換装置(DC-DC CONV
ERTER)の出力電圧が基準電圧e3以下である場合は、
フリップフロップFF2のセット端子Sは、電圧比較器
IC2からの信号OV2としてLowレベルの信号を入
力する。この場合、フリップフロップFF2がセット端
子Sに入力されたLowレベルの信号を記憶することに
なり、非反転出力端子Qは、フリップフロップFF2が
記憶しているLowレベルの信号を出力することにな
る。
For example, a DC-DC converter (DC-DC CONV
ERTER) is less than or equal to the reference voltage e3,
The set terminal S of the flip-flop FF2 inputs a Low level signal as the signal OV2 from the voltage comparator IC2. In this case, the flip-flop FF2 stores the low-level signal input to the set terminal S, and the non-inverting output terminal Q outputs the low-level signal stored in the flip-flop FF2. .

【0299】また、直流−直流変換装置(DC-DC CONVER
TER)の出力電圧が基準電圧e3を超えた場合(出力電
圧が過電圧になった場合)は、フリップフロップFF2
のセット端子Sは、電圧比較器IC2からの信号OV2
としてHighレベルの信号を入力する。この場合、フ
リップフロップFF2がセット端子Sに入力されたHi
ghレベルの信号を記憶することになり、非反転出力端
子Qは、フリップフロップFF2が記憶しているHig
hレベルの信号を出力することになる。
A DC-DC converter (DC-DC CONVER
TER) exceeds the reference voltage e3 (when the output voltage becomes overvoltage), the flip-flop FF2
Is set to a signal OV2 from the voltage comparator IC2.
, A high level signal is input. In this case, the flip-flop FF2 is connected to the Hi terminal input to the set terminal S.
gh-level signal, and the non-inverted output terminal Q is connected to the High-level signal stored in the flip-flop FF2.
An h-level signal is output.

【0300】フリップフロップFF2の反転出力端子*
Qは、論理積回路AND1に接続される。この反転出力
端子*Qは、フリップフロップFF2が記憶している信
号値を反転した値、つまりLowレベルとHighレベ
ルとを反転した信号を出力する。
The inverted output terminal of flip-flop FF2 *
Q is connected to the AND circuit AND1. The inverted output terminal * Q outputs a value obtained by inverting the signal value stored in the flip-flop FF2, that is, a signal obtained by inverting the Low level and the High level.

【0301】例えば、反転出力端子*Qは、フリップフ
ロップFF2が記憶している信号OV2がLowレベル
の信号ならば(直流−直流変換装置(DC-DC CONVERTE
R)の出力電圧が基準電圧e3以下ならば)、High
レベルの信号を出力することになる。また、反転出力端
子*Qは、フリップフロップFF2が記憶している信号
OV2がHighレベルの信号ならば(直流−直流変換
装置(DC-DC CONVERTER)の出力電圧が基準電圧e3を
超えているならば)、Lowレベルの信号を出力するこ
とになる。
For example, if the signal OV2 stored in the flip-flop FF2 is a Low-level signal, the inverting output terminal * Q is connected to a DC-DC converter (DC-DC converter).
R) if the output voltage is less than or equal to the reference voltage e3), High
A level signal will be output. Also, the inverted output terminal * Q is connected to the output terminal of the flip-flop FF2 if the signal OV2 is a high-level signal (if the output voltage of the DC-DC converter exceeds the reference voltage e3). ), A Low level signal is output.

【0302】(論理積回路AND1)論理積回路AND
1は、PWM比較器9から出力される信号とフリップフ
ロップFF2の反転出力端子*Qから出力される信号と
を入力する。この論理積回路AND1は、PWM比較器
9からの信号とフリップフロップFF2からの信号との
論理積を演算し、その演算結果を示す信号を出力する。
論理積回路AND1から出力された信号は、論理和回路
OR4に入力される。
(AND circuit AND1) AND circuit AND
1 inputs the signal output from the PWM comparator 9 and the signal output from the inverted output terminal * Q of the flip-flop FF2. The AND circuit AND1 calculates the logical product of the signal from the PWM comparator 9 and the signal from the flip-flop FF2, and outputs a signal indicating the result of the calculation.
The signal output from the AND circuit AND1 is input to the OR circuit OR4.

【0303】例えば、直流−直流変換装置(DC-DC CONV
ERTER)の出力電圧が基準電圧e3以下の場合は、論理
積回路AND1は、PWM比較器9からの信号と、フリ
ップフロップFF2の反転出力端子*QからのHigh
レベルの信号とを入力する。この場合、論理積回路AN
D1は、PWM比較器9からの信号をそのまま出力する
ことになる。
For example, a DC-DC converter (DC-DC CONV
When the output voltage of the ERTER) is equal to or lower than the reference voltage e3, the AND circuit AND1 outputs the signal from the PWM comparator 9 and the High from the inverted output terminal * Q of the flip-flop FF2.
And level signal. In this case, the AND circuit AN
D1 outputs the signal from the PWM comparator 9 as it is.

【0304】また、直流−直流変換装置(DC-DC CONVER
TER)の出力電圧が基準電圧e3より大きくなった場合
(出力電圧が過電圧になった場合)は、論理積回路AN
D1は、PWM比較器9からの信号と、フリップフロッ
プFF2の反転出力端子*QからのLowレベルの信号
とを入力することになる。この場合、論理積回路AND
1は、PWM比較器9からの信号に関係なく、Lowレ
ベルの信号を出力する。
Also, a DC-DC converter (DC-DC CONVER
TER) becomes higher than the reference voltage e3 (when the output voltage becomes overvoltage), the AND circuit AN
D1 receives the signal from the PWM comparator 9 and the Low-level signal from the inverted output terminal * Q of the flip-flop FF2. In this case, the AND circuit AND
1 outputs a low-level signal irrespective of the signal from the PWM comparator 9.

【0305】(論理和回路OR4)論理和回路OR4
は、論理積回路AND1から出力される信号と、フリッ
プフロップFF1の出力端子Qから出力される信号とを
入力する。この論理和回路OR4は、論理積回路AND
1からの信号とフリップフロップFF1の出力端子Qか
らの信号との論理和を演算し、その演算結果を示す信号
を出力する。論理和回路OR4から出力された信号は、
ドライブ−1(10)に入力される。
(OR circuit OR4) OR circuit OR4
Inputs a signal output from the AND circuit AND1 and a signal output from the output terminal Q of the flip-flop FF1. This OR circuit OR4 is provided with an AND circuit AND4.
The logical sum of the signal from the output terminal 1 and the signal from the output terminal Q of the flip-flop FF1 is calculated, and a signal indicating the calculation result is output. The signal output from the OR circuit OR4 is
Drive-1 (10) is input.

【0306】例えば、直流−直流変換装置(DC-DC CONV
ERTER)の入力電圧が基準電圧e1以下であり、且つ、
出力電圧が基準電圧e3以下である場合は、論理和回路
OR4は、論理積回路AND1からの信号(PWM比較
器9から出力された信号と同一の信号)と、フリップフ
ロップFF1の出力端子QからのLowレベルの信号と
を入力することになる。この場合、論理和回路OR4
は、論理積回路AND1からの信号、すなわち、PWM
比較器9からの信号をそのまま出力する。
For example, a DC-DC converter (DC-DC CONV
ERTER) is equal to or lower than the reference voltage e1, and
When the output voltage is equal to or lower than the reference voltage e3, the OR circuit OR4 outputs the signal from the AND circuit AND1 (the same signal as the signal output from the PWM comparator 9) and the output terminal Q of the flip-flop FF1. Is input. In this case, the OR circuit OR4
Is a signal from the AND circuit AND1, that is, PWM.
The signal from the comparator 9 is output as it is.

【0307】直流−直流変換装置(DC-DC CONVERTER)
の入力電圧が基準電圧e1より大きくなり、且つ、出力
電圧が基準電圧e3以下である場合は、論理和回路OR
4は、論理積回路AND1からの信号(PWM比較器9
から出力された信号と同一の信号)と、フリップフロッ
プFF1の出力端子QからのHighレベルの信号とを
入力することになる。この場合、論理和回路OR4は、
論理積回路AND1からの信号に関係なく、Highレ
ベルの信号を出力する。
[0307] DC-DC converter
Is higher than the reference voltage e1 and the output voltage is equal to or lower than the reference voltage e3, the OR circuit OR
4 is a signal from the AND circuit AND1 (PWM comparator 9).
And the High level signal from the output terminal Q of the flip-flop FF1. In this case, the OR circuit OR4
A high-level signal is output regardless of the signal from the AND circuit AND1.

【0308】直流−直流変換装置(DC-DC CONVERTER)
の入力電圧が基準電圧e1以下であり、且つ、出力電圧
が基準電圧e3より大きくなった場合は、論理和回路O
R4は、論理積回路AND1からのLow信号と、フリ
ップフロップFF1からのLowレベルの信号とを入力
することになる。この場合、論理和回路OR4は、Lo
wレベルの信号を出力する。
[0308] DC-DC CONVERTER
Is equal to or lower than the reference voltage e1 and the output voltage is higher than the reference voltage e3, the OR circuit O
R4 receives the Low signal from the AND circuit AND1 and the Low-level signal from the flip-flop FF1. In this case, the OR circuit OR4 outputs Lo
A w-level signal is output.

【0309】(論理和回路OR1)論理和回路OR1
は、同期整流制御回路13から出力される信号と、フリ
ップフロップFF1の出力端子Qから出力される信号と
を入力する。そして、論理和回路OR1は、同期整流制
御回路13からの信号とフリップフロップFF1からの
信号との論理和を演算し、その演算結果を示す信号を出
力する。論理和回路OR1から出力された信号は、論理
和回路OR5に入力される。
(OR circuit OR1) OR circuit OR1
Inputs a signal output from the synchronous rectification control circuit 13 and a signal output from the output terminal Q of the flip-flop FF1. Then, the OR circuit OR1 calculates the logical sum of the signal from the synchronous rectification control circuit 13 and the signal from the flip-flop FF1, and outputs a signal indicating the calculation result. The signal output from the OR circuit OR1 is input to the OR circuit OR5.

【0310】例えば、直流−直流変換装置(DC-DC CONV
ERTER)の入力電圧が基準電圧e1以下である場合は、
論理和回路OR1は、同期整流制御回路13からの信号
と、フリップフロップFF1からのLowレベルの信号
とを入力することになる。この場合、論理和回路OR1
は、同期整流制御回路13からの信号をそのまま出力す
る。
For example, a DC-DC converter (DC-DC CONV
ERTER) is less than or equal to the reference voltage e1,
The OR circuit OR1 receives the signal from the synchronous rectification control circuit 13 and the Low-level signal from the flip-flop FF1. In this case, the OR circuit OR1
Outputs the signal from the synchronous rectification control circuit 13 as it is.

【0311】直流−直流変換装置(DC-DC CONVERTER)
の入力電圧が基準電圧e1よりも大きくなった場合は、
論理和回路OR1は、同期整流制御回路13からの信号
と、フリップフロップFF1からのHighレベルの信
号とを入力することになる。この場合、論理和回路OR
1は、同期整流制御回路13からの信号に関係なく、H
ighレベルの信号を出力する。
[0311] DC-DC CONVERTER
Is larger than the reference voltage e1,
The OR circuit OR1 receives the signal from the synchronous rectification control circuit 13 and the high-level signal from the flip-flop FF1. In this case, the OR circuit OR
1 is H regardless of the signal from the synchronous rectification control circuit 13.
It outputs a high-level signal.

【0312】(論理和回路OR5)論理和回路OR5
は、論理和回路OR1から出力された信号と、フリップ
フロップFF2の出力端子Qから出力された信号とを入
力する。そして、論理和回路OR5は、論理和回路OR
1からの信号と、フリップフロップFF2からの信号と
の論理和を演算し、その演算結果を出力する。この論理
和回路OR5から出力された信号は、ドライブ−2(1
1)に入力される。
(OR circuit OR5) OR circuit OR5
Inputs the signal output from the OR circuit OR1 and the signal output from the output terminal Q of the flip-flop FF2. The OR circuit OR5 is connected to the OR circuit OR5.
The logical sum of the signal from 1 and the signal from the flip-flop FF2 is calculated, and the calculation result is output. The signal output from the OR circuit OR5 is the drive-2 (1
Input to 1).

【0313】例えば、直流−直流変換装置(DC-DC CONV
ERTER)の入力電圧が基準電圧e1以下であり、且つ、
出力電圧が基準電圧e3以下である場合は、論理和回路
OR5は、論理和回路OR1からのHighレベルの信
号と、フリップフロップFF2の出力端子QからのLo
wレベルの信号とを入力することになる。この場合、論
理和回路OR5は、Highレベルの信号を出力する。
For example, a DC-DC converter (DC-DC CONV
ERTER) is equal to or lower than the reference voltage e1, and
When the output voltage is equal to or lower than the reference voltage e3, the OR circuit OR5 outputs a High-level signal from the OR circuit OR1 and Lo from the output terminal Q of the flip-flop FF2.
and a w-level signal. In this case, the OR circuit OR5 outputs a High level signal.

【0314】直流−直流変換装置(DC-DC CONVERTER)
の入力電圧が基準電圧e1より大きく、且つ、出力電圧
が基準電圧e3以下である場合は、論理和回路OR5
は、論理和回路OR1からのHighレベルの信号と、
フリップフロップFF2の出力端子QからのLowレベ
ルの信号とを入力することになる。この場合、論理和回
路OR5は、Highレベルの信号を出力する。
[0314] DC-DC converter
Is higher than the reference voltage e1 and the output voltage is equal to or lower than the reference voltage e3, the OR circuit OR5
Is a High level signal from the OR circuit OR1,
A low-level signal from the output terminal Q of the flip-flop FF2 is input. In this case, the OR circuit OR5 outputs a High level signal.

【0315】直流−直流変換装置(DC-DC CONVERTER)
の入力電圧が基準電圧e1以下であり、且つ、出力電圧
が基準電圧e3よりも大きくなった場合は、論理和回路
OR1からの信号(同期整流制御回路13から出力され
た信号と同一の信号)と、フリップフロップFF2から
のHighレベルの信号とを入力することになる。この
場合、論理和回路OR5は、論理和回路OR1からの信
号に関係なく、Highレベルの信号を出力する。
[0315] DC-DC converter
Is equal to or lower than the reference voltage e1 and the output voltage is higher than the reference voltage e3, the signal from the OR circuit OR1 (the same signal as the signal output from the synchronous rectification control circuit 13) And a High-level signal from the flip-flop FF2. In this case, the OR circuit OR5 outputs a high-level signal regardless of the signal from the OR circuit OR1.

【0316】(ドライブ−1(10))ドライブ−1
(10)は、論理和回路OR4からの信号に応じて、メ
インスイッチングトランジスタTr1のオン状態とオフ
状態とを切り換える。
(Drive-1 (10)) Drive-1
(10) switches between the ON state and the OFF state of the main switching transistor Tr1 according to the signal from the OR circuit OR4.

【0317】例えば、ドライブ−1(10)は、論理和
回路OR4からのHighレベルの信号を入力したとき
に、チャージポンプ回路12から供給された電力をメイ
ンスイッチングトランジスタTr1に供給して、メイン
スイッチングトランジスタTr1をオン状態にする。
For example, when a High-level signal is input from the OR circuit OR4, the drive-1 (10) supplies the power supplied from the charge pump circuit 12 to the main switching transistor Tr1 to perform main switching. The transistor Tr1 is turned on.

【0318】また、ドライブ−1(10)は、論理積回
路AND1からのLowレベルの信号を入力したとき
に、メインスイッチングトランジスタTr1に対する電
力供給を停止して、メインスイッチングトランジスタT
r1をオフ状態にする。
When the drive-1 (10) receives a Low-level signal from the AND circuit AND1, the drive-1 (10) stops supplying power to the main switching transistor Tr1, and turns off the main switching transistor T1.
r1 is turned off.

【0319】(実施の形態4の作用・効果)以下、本実
施の形態にかかる直流−直流変換装置(DC-DC CONVERTE
R)の作用・効果について述べる。
(Operation and Effect of Fourth Embodiment) Hereinafter, a DC-DC converter according to the present embodiment (DC-DC CONVERTE
The function and effect of R) will be described.

【0320】(1)直流−直流変換装置(DC-DC CONVER
TER)が正常に動作している場合 直流−直流変換装置(DC-DC CONVERTER)が正常に動作
している場合、すなわち、直流−直流変換装置(DC-DC
CONVERTER)の入力電圧が基準電圧e1以下であり、且
つ、直流−直流変換装置(DC-DC CONVERTER)の出力電
圧が基準電圧e3以下である場合は、電圧比較器IC1
と電圧比較器IC2とはLowレベルの信号を出力する
ことになる。
(1) DC-DC converter
When the DC-DC converter is operating normally, that is, when the DC-DC converter (DC-DC converter) is operating normally,
When the input voltage of the DC-DC converter is equal to or less than the reference voltage e1 and the output voltage of the DC-DC converter is equal to or less than the reference voltage e3, the voltage comparator IC1
And the voltage comparator IC2 will output a low level signal.

【0321】電圧比較器IC1から出力されたLowレ
ベルの信号は、制御回路CTLのフリップフロップFF
1のセット端子Sに入力される。また、電圧比較器IC
2から出力されたLowレベルの信号は、制御回路CT
LのフリップフロップFF2のセット端子Sに入力され
る。
The Low-level signal output from the voltage comparator IC1 is connected to the flip-flop FF of the control circuit CTL.
1 is input to the set terminal S. Also, a voltage comparator IC
2 is output from the control circuit CT
It is input to the set terminal S of the L flip-flop FF2.

【0322】電圧比較器IC1からのLowレベルの信
号を入力したフリップフロップFF1は、入力したLo
wレベルの信号を記憶する。そして、フリップフロップ
FF1の出力端子Qは、Lowレベルの信号を出力す
る。フリップフロップFF1の出力端子Qから出力され
たLowレベルの信号は、論理和回路OR4と論理和回
路OR1とに入力される。
The flip-flop FF1 to which the Low-level signal from the voltage comparator IC1 is input is connected to the input Low.
The w-level signal is stored. The output terminal Q of the flip-flop FF1 outputs a Low level signal. The Low-level signal output from the output terminal Q of the flip-flop FF1 is input to the OR circuit OR4 and the OR circuit OR1.

【0323】また、電圧比較器IC2からのLowレベ
ルの信号を入力したフリップフロップFF2は、入力し
たLowレベルの信号を記憶する。そして、フリップフ
ロップFF2の出力端子Qは、Lowレベルの信号を出
力し、出力端子*Qは、Highレベルの信号を出力す
る。フリップフロップFF2の出力端子Qから出力され
たLowレベルの信号は、論理和回路OR5に入力さ
れ、出力端子*Qから出力されたHighレベルの信号
は、論理積回路AND1に入力される。
The flip-flop FF2 which has received the Low level signal from the voltage comparator IC2 stores the input Low level signal. The output terminal Q of the flip-flop FF2 outputs a low-level signal, and the output terminal * Q outputs a high-level signal. The Low-level signal output from the output terminal Q of the flip-flop FF2 is input to the OR circuit OR5, and the High-level signal output from the output terminal * Q is input to the AND circuit AND1.

【0324】論理積回路AND1は、フリップフロップ
FF2の出力端子*QからのHighレベルの信号を入
力する一方で、PWM比較器9からの信号を入力する。
このとき、論理積回路AND1は、PWM比較器9から
の信号をそのまま出力することになる。論理積回路AN
D1から出力された信号は、論理和回路OR4に入力さ
れる。
The AND circuit AND1 receives the signal from the PWM comparator 9 while receiving the High level signal from the output terminal * Q of the flip-flop FF2.
At this time, the AND circuit AND1 outputs the signal from the PWM comparator 9 as it is. AND circuit AN
The signal output from D1 is input to the OR circuit OR4.

【0325】論理和回路OR4は、上記したように、フ
リップフロップFF1の出力端子QからのLowレベル
の信号と、論理積回路AND1からの信号(PWM比較
器9からの信号と同一の信号)とを入力する。この場
合、論理和回路OR4は、論理積回路AND1からの信
号、すなわち、PWM比較器9からの信号をそのまま出
力することになる。
As described above, the OR circuit OR4 outputs the Low level signal from the output terminal Q of the flip-flop FF1 and the signal from the AND circuit AND1 (the same signal as the signal from the PWM comparator 9). Enter In this case, the OR circuit OR4 outputs the signal from the AND circuit AND1, that is, the signal from the PWM comparator 9 as it is.

【0326】論理和回路OR4から出力された信号(P
WM比較器9から出力された信号と同一の信号)は、ド
ライブ−1(10)に入力される。この結果、ドライブ
−1(10)は、PWM比較器9からの信号に応じてメ
インスイッチングトランジスタTr1のオン状態とオフ
状態とを切り換えることができる。
The signal (P) output from the OR circuit OR4
The same signal as the signal output from the WM comparator 9) is input to the drive-1 (10). As a result, the drive-1 (10) can switch between the ON state and the OFF state of the main switching transistor Tr1 according to the signal from the PWM comparator 9.

【0327】また、フリップフロップFF1の出力端子
QからのLowレベルの信号を入力した論理和回路OR
1は、同期整流制御回路13からの信号も入力する。こ
の場合、論理和回路OR1は、同期整流制御回路13か
らの信号をそのまま出力する。論理和回路OR1から出
力された信号(同期整流制御回路13から出力された信
号と同一の信号)は、論理和回路OR5に入力される。
Also, a logical sum circuit OR to which a Low level signal is input from the output terminal Q of the flip-flop FF1
1 also receives a signal from the synchronous rectification control circuit 13. In this case, the OR circuit OR1 outputs the signal from the synchronous rectification control circuit 13 as it is. The signal output from the OR circuit OR1 (the same signal as the signal output from the synchronous rectification control circuit 13) is input to the OR circuit OR5.

【0328】論理和回路OR5は、上記したように、論
理和回路OR1からの信号(同期整流制御回路13から
出力された信号と同一の信号)と、フリップフロップF
F2の出力端子QからのLowレベルの信号とを入力す
る。このとき、論理和回路OR5は、論理和回路OR1
からの信号、すなわち、同期整流制御回路13から出力
された信号と同一の信号を出力することになる。論理和
回路OR5から出力された信号(同期整流制御回路13
から出力された信号と同一の信号)は、ドライブ−2
(11)に入力される。この結果、ドライブ−2(1
1)は、同期整流制御回路13からの信号に従って、同
期整流用トランジスタTr2のオン状態とオフ状態とを
切り換えることができる。
As described above, the OR circuit OR5 outputs the signal from the OR circuit OR1 (the same signal as the signal output from the synchronous rectification control circuit 13) and the flip-flop F
A low-level signal from the output terminal Q of F2 is input. At this time, the OR circuit OR5 is connected to the OR circuit OR1.
, That is, the same signal as the signal output from the synchronous rectification control circuit 13. The signal output from the OR circuit OR5 (the synchronous rectification control circuit 13
Is the same signal as the signal output from drive-2)
Input to (11). As a result, drive-2 (1
In 1), the on / off state of the synchronous rectification transistor Tr2 can be switched according to a signal from the synchronous rectification control circuit 13.

【0329】(2)直流−直流変換装置(DC-DC CONVER
TER)の入力電圧が過電圧状態になった場合、 直流−直流変換装置(DC-DC CONVERTER)に入力される
電圧が過電圧状態になった場合は、電圧比較器IC1
は、Highレベルの信号を出力する。また、直流−直
流変換装置(DC-DC CONVERTER)の出力電圧は基準電圧
e3以下であるから、電圧比較器IC2は、Lowレベ
ルの信号を出力する。
(2) DC-DC converter (DC-DC CONVER
TER), the voltage input to the DC-DC converter (DC-DC converter) is overvoltage, the voltage comparator IC1
Outputs a high-level signal. Further, since the output voltage of the DC-DC converter is equal to or lower than the reference voltage e3, the voltage comparator IC2 outputs a Low-level signal.

【0330】電圧比較器IC1から出力されたHigh
レベルの信号は、制御回路CTLのフリップフロップF
F1のセット端子Sに入力される。また、電圧比較器I
C2から出力されたLowレベルの信号は、制御回路C
TLのフリップフロップFF2のセット端子Sに入力さ
れる。
High output from voltage comparator IC1
The level signal is supplied to the flip-flop F of the control circuit CTL.
It is input to the set terminal S of F1. Further, the voltage comparator I
The low-level signal output from C2 is connected to the control circuit C
It is input to the set terminal S of the flip-flop FF2 of the TL.

【0331】電圧比較器IC1からのHighレベルの
信号を入力したフリップフロップFF1は、入力したH
ighレベルの信号を記憶する。そして、フリップフロ
ップFF1の出力端子Qは、Highレベルの信号を出
力する。フリップフロップFF1の出力端子Qから出力
されたHighレベルの信号は、論理和回路OR4と論
理和回路OR1とに入力される。
The flip-flop FF1 to which the high-level signal from the voltage comparator IC1 has been input is input to the flip-flop FF1.
The high-level signal is stored. Then, the output terminal Q of the flip-flop FF1 outputs a high-level signal. The High-level signal output from the output terminal Q of the flip-flop FF1 is input to the OR circuit OR4 and the OR circuit OR1.

【0332】また、電圧比較器IC2からのLowレベ
ルの信号を入力したフリップフロップFF2は、入力し
たLowレベルの信号を記憶する。そして、フリップフ
ロップFF2の出力端子QはLowレベルの信号を出力
し、出力端子*QはHighレベルの信号を出力する。
フリップフロップFF2の出力端子Qから出力されたL
owレベルの信号は論理和回路OR5に入力され、出力
端子*Qから出力されたHighレベルの信号は論理積
回路AND1に入力される。
The flip-flop FF2 which has received the Low level signal from the voltage comparator IC2 stores the input Low level signal. The output terminal Q of the flip-flop FF2 outputs a low-level signal, and the output terminal * Q outputs a high-level signal.
L output from the output terminal Q of the flip-flop FF2
The low-level signal is input to the OR circuit OR5, and the high-level signal output from the output terminal * Q is input to the logical product circuit AND1.

【0333】論理積回路AND1は、フリップフロップ
FF2の出力端子*QからのHighレベルの信号を入
力する一方で、PWM比較器9からの信号を入力してい
る。この場合、論理積回路AND1は、PWM比較器9
からの信号をそのまま出力することになる。この論理積
回路AND1から出力された信号(PWM比較器9から
出力された信号と同一の信号)は、論理和回路OR4に
入力される。
The AND circuit AND1 receives the signal from the PWM comparator 9 while receiving the High level signal from the output terminal * Q of the flip-flop FF2. In this case, the AND circuit AND1 is connected to the PWM comparator 9
Will be output as it is. The signal output from the AND circuit AND1 (the same signal as the signal output from the PWM comparator 9) is input to the OR circuit OR4.

【0334】論理和回路OR4は、上記したように、論
理積回路AND1からの信号(PWM比較器9から出力
された信号と同一の信号)と、フリップフロップFF1
の出力端子QからのHighレベルの信号とを入力す
る。この場合、論理和回路OR4は、論理積回路AND
1からの信号(PWM比較器9から出力された信号と同
一の信号)に関係なく、Highレベルの信号を出力す
ることになる。この結果、ドライブ−1(10)は、P
WM比較器9から出力される信号に関係なく、メインス
イッチングトランジスタTr1をオン状態にする。
As described above, the OR circuit OR4 is connected to the signal from the AND circuit AND1 (the same signal as the signal output from the PWM comparator 9) and the flip-flop FF1
And a High-level signal from the output terminal Q of the input terminal. In this case, the OR circuit OR4 is connected to the AND circuit AND4.
Thus, a high-level signal is output regardless of the signal from the signal 1 (the same signal as the signal output from the PWM comparator 9). As a result, drive-1 (10)
The main switching transistor Tr1 is turned on regardless of the signal output from the WM comparator 9.

【0335】また、論理和回路OR1は、フリップフロ
ップFF1の出力端子QからのHighレベルの信号を
入力する一方で、同期整流制御回路13からの信号を入
力する。この場合、論理和回路OR1は、同期整流制御
回路13からの信号に関係なく、Highレベルの信号
を出力する。この論理和回路OR1から出力されたHi
ghレベルの信号は、論理和回路OR5に入力される。
The OR circuit OR1 receives a High-level signal from the output terminal Q of the flip-flop FF1, and receives a signal from the synchronous rectification control circuit 13. In this case, the OR circuit OR1 outputs a high-level signal regardless of the signal from the synchronous rectification control circuit 13. Hi output from the OR circuit OR1
The gh level signal is input to the OR circuit OR5.

【0336】論理和回路OR5は、上記したように、フ
リップフロップFF2の出力端子QからのLowレベル
の信号と、論理和回路OR1からのHighレベルの信
号とを入力する。このとき、論理和回路OR5は、Hi
ghレベルの信号を出力する。この結果、ドライブ−2
(11)は、同期整流制御回路13からの信号に関係な
く、同期整流用トランジスタTr2をオン状態にする。
As described above, the OR circuit OR5 inputs the Low-level signal from the output terminal Q of the flip-flop FF2 and the High-level signal from the OR circuit OR1. At this time, the OR circuit OR5 outputs Hi
gh level signal is output. As a result, drive-2
(11) turns on the synchronous rectification transistor Tr2 regardless of the signal from the synchronous rectification control circuit 13.

【0337】このように、直流−直流変換装置(DC-DC
CONVERTER)の入力電圧が過電圧状態になると、メイン
スイッチングトランジスタTr1及び同期整流用トラン
ジスタTr2は、強制的にオン状態になる。
As described above, the DC-DC converter (DC-DC converter)
When the input voltage of the CONVERTER is in an overvoltage state, the main switching transistor Tr1 and the synchronous rectification transistor Tr2 are forcibly turned on.

【0338】この結果、直流−直流変換装置(DC-DC CO
NVERTER)に入力される電圧は、フューズF1、信号線
14、メインスイッチングトランジスタTr1、信号線
1、信号線2、同期整流用トランジスタTr2、及び、
信号線26を通ってグランドに印加される。このとき、
過大な電流がフューズF1を流れることになり、フュー
ズF1が溶断される。
As a result, the DC-DC converter (DC-DC CO
NVERTER), the fuse F1, the signal line 14, the main switching transistor Tr1, the signal line 1, the signal line 2, the synchronous rectification transistor Tr2,
The signal is applied to the ground through the signal line 26. At this time,
An excessive current flows through the fuse F1, and the fuse F1 is blown.

【0339】従って、フューズF1が溶断されることに
より、直流−直流変換装置(DC-DCCONVERTER)の構成要
素、特に、直流−直流変換装置(DC-DC CONVERTER)の
入力部に設けられたコンデンサC3に過大な電圧が印加
されることを防止することができ、コンデンサC3の焼
損を防止することができる。
Therefore, the fuse F1 is blown, so that the components of the DC-DC converter (DC-DC converter), in particular, the capacitor C3 provided at the input of the DC-DC converter (DC-DC converter). Can be prevented from being applied with an excessive voltage, and burning of the capacitor C3 can be prevented.

【0340】さらに、本実施の形態にかかる直流−直流
変換装置(DC-DC CONVERTER)によれば、コンデンサC
3の焼損防止用フューズが不要になり、構成部品数が削
減される。
Furthermore, according to the DC-DC converter according to the present embodiment, the capacitor C
The burnout prevention fuse 3 is unnecessary, and the number of components is reduced.

【0341】また、コンデンサC3の焼損防止用のフュ
ーズが不要になったことにより、直流−直流変換装置
(DC-DC CONVERTER)内の抵抗が減少し、直流−直流変
換装置(DC-DC CONVERTER)の変換効率が向上する。
In addition, since the fuse for preventing the capacitor C3 from burning is not required, the resistance in the DC-DC converter is reduced, and the DC-DC converter is reduced. Conversion efficiency is improved.

【0342】(3)信号線4が断線状態になった場合 信号線4が断線状態になると、前述の実施の形態2で説
明したように、直流−直流変換装置(DC-DC CONVERTE
R)の出力電圧は、過電圧状態に陥る虞がある。
(3) When the Signal Line 4 is Disconnected When the signal line 4 is disconnected, the DC-DC converter (DC-DC CONVERTE) is used as described in the second embodiment.
The output voltage of R) may fall into an overvoltage state.

【0343】直流−直流変換装置(DC-DC CONVERTER)
の出力電圧が過電圧状態に陥ると、出力電圧が基準電圧
e3よりも大きくなるため、電圧比較器IC2は、Hi
ghレベルの信号を出力することになる。
[0343] DC-DC converter
When the output voltage falls into an overvoltage state, the output voltage becomes higher than the reference voltage e3.
gh level signals are output.

【0344】一方、直流−直流変換装置(DC-DC CONVER
TER)の入力電圧は基準電圧e1以下であるから、電圧
比較器IC1は、Lowレベルの信号を出力する。電圧
比較器IC1から出力されたLowレベルの信号は、制
御回路CTLのフリップフロップFF1のセット端子S
に入力される。また、電圧比較器IC2から出力された
Highレベルの信号は、制御回路CTLのフリップフ
ロップFF2のセット端子Sに入力される。
On the other hand, a DC-DC converter (DC-DC CONVER
Since the input voltage of TER) is equal to or lower than the reference voltage e1, the voltage comparator IC1 outputs a Low level signal. The low-level signal output from the voltage comparator IC1 is connected to the set terminal S of the flip-flop FF1 of the control circuit CTL.
Is input to The high-level signal output from the voltage comparator IC2 is input to the set terminal S of the flip-flop FF2 of the control circuit CTL.

【0345】電圧比較器IC1からのLowレベルの信
号を入力したフリップフロップFF1は、入力したLo
wレベルの信号を記憶する。そして、フリップフロップ
FF1の出力端子Qは、Lowレベルの信号を出力す
る。フリップフロップFF1の出力端子Qから出力され
たLowレベルの信号は、論理和回路OR4と論理和回
路OR1とに入力される。
The flip-flop FF1 to which the Low-level signal from the voltage comparator IC1 has been input is connected to the input Low.
The w-level signal is stored. The output terminal Q of the flip-flop FF1 outputs a Low level signal. The Low-level signal output from the output terminal Q of the flip-flop FF1 is input to the OR circuit OR4 and the OR circuit OR1.

【0346】また、電圧比較器IC2からのHighレ
ベルの信号を入力したフリップフロップFF2は、入力
したHighレベルの信号を記憶する。そして、フリッ
プフロップFF2の出力端子QはHighレベルの信号
を出力し、出力端子*QはLowレベルの信号を出力す
る。フリップフロップFF2の出力端子Qから出力され
たHighレベルの信号は論理和回路OR5に入力さ
れ、出力端子*Qから出力されたLowレベルの信号は
論理積回路AND1に入力される。
The flip-flop FF2 that has received the High-level signal from the voltage comparator IC2 stores the input High-level signal. The output terminal Q of the flip-flop FF2 outputs a high-level signal, and the output terminal * Q outputs a low-level signal. The high-level signal output from the output terminal Q of the flip-flop FF2 is input to the OR circuit OR5, and the low-level signal output from the output terminal * Q is input to the AND circuit AND1.

【0347】論理積回路AND1は、フリップフロップ
FF2の出力端子*QからのLowレベルの信号を入力
する一方で、PWM比較器9からの信号を入力してい
る。この場合、論理積回路AND1は、PWM比較器9
からの信号に関係なく、Lowレベルの信号を出力する
ことになる。この論理積回路AND1から出力されたL
owレベルの信号は、論理和回路OR4に入力される。
The AND circuit AND1 receives a low-level signal from the output terminal * Q of the flip-flop FF2 and receives a signal from the PWM comparator 9. In this case, the AND circuit AND1 is connected to the PWM comparator 9
Will output a low-level signal regardless of the signal from. L output from the AND circuit AND1
The low level signal is input to the OR circuit OR4.

【0348】論理和回路OR4は、上記したように、論
理積回路AND1からのLowレベルの信号と、フリッ
プフロップFF1の出力端子QからのLowレベルの信
号とを入力する。この場合、論理和回路OR4は、Lo
wレベルの信号を出力することになる。この結果、ドラ
イブ−1(10)は、PWM比較器9から出力される信
号に関係なく、メインスイッチングトランジスタTr1
をオフ状態にする。
As described above, the OR circuit OR4 inputs the low-level signal from the AND circuit AND1 and the low-level signal from the output terminal Q of the flip-flop FF1. In this case, the OR circuit OR4 outputs Lo
It outputs a signal of w level. As a result, the drive-1 (10) operates the main switching transistor Tr1 regardless of the signal output from the PWM comparator 9.
To the off state.

【0349】また、論理和回路OR1は、フリップフロ
ップFF1の出力端子QからのLowレベルの信号を入
力する一方で、同期整流制御回路13からの信号を入力
する。この場合、論理和回路OR1は、同期整流制御回
路13からの信号をそのまま出力することになる。この
論理和回路OR1から出力された信号(同期整流制御回
路13から出力された信号と同一の信号)は、論理和回
路OR5に入力される。
The OR circuit OR1 receives a low-level signal from the output terminal Q of the flip-flop FF1, and receives a signal from the synchronous rectification control circuit 13. In this case, the OR circuit OR1 outputs the signal from the synchronous rectification control circuit 13 as it is. The signal output from the OR circuit OR1 (the same signal as the signal output from the synchronous rectification control circuit 13) is input to the OR circuit OR5.

【0350】論理和回路OR5は、上記したように、フ
リップフロップFF2の出力端子QからのHighレベ
ルの信号と、論理和回路OR1からの信号(同期整流制
御回路13から出力された信号と同一の信号)とを入力
する。このとき、論理和回路OR5は、論理和回路OR
1からの信号(同期整流制御回路13から出力された信
号と同一の信号)に関係なく、Highレベルの信号を
出力する。この結果、ドライブ−2(11)は、同期整
流制御回路13からの信号に関係なく、同期整流用トラ
ンジスタTr2をオン状態にする。
As described above, the OR circuit OR5 outputs the High level signal from the output terminal Q of the flip-flop FF2 and the signal from the OR circuit OR1 (the same signal as the signal output from the synchronous rectification control circuit 13). Signal). At this time, the OR circuit OR5 becomes the OR circuit OR5.
A high-level signal is output irrespective of the signal from 1 (the same signal as the signal output from the synchronous rectification control circuit 13). As a result, the drive-2 (11) turns on the synchronous rectification transistor Tr2 regardless of the signal from the synchronous rectification control circuit 13.

【0351】このように、直流−直流変換装置(DC-DC
CONVERTER)の出力電圧が過電圧状態になると、メイン
スイッチングトランジスタTr1が強制的にオフ状態に
なると同時に、同期整流用トランジスタTr2が強制的
にオン状態になる。
As described above, the DC-DC converter (DC-DC
When the output voltage of the CONVERTER is in an overvoltage state, the main switching transistor Tr1 is forcibly turned off and the synchronous rectification transistor Tr2 is forcibly turned on.

【0352】この結果、信号線26、同期整流用トラン
ジスタTr2、信号線2、信号線1、チョークコイルL
1、信号線15、抵抗R1、及び、信号線16が接続さ
れることになり、直流−直流変換装置(DC-DC CONVERTE
R)の出力電圧は、信号線26に接続されたグランドの
電圧(0V)にクランプされる。
As a result, the signal line 26, the transistor Tr2 for synchronous rectification, the signal line 2, the signal line 1, the choke coil L
1, the signal line 15, the resistor R1, and the signal line 16 are connected, and a DC-DC converter (DC-DC CONVERTE
The output voltage R) is clamped to the ground voltage (0 V) connected to the signal line 26.

【0353】従って、直流−直流変換装置(DC-DC CONV
ERTER)の負荷に過電圧が印加されることを防止するこ
とができると同時に、直流−直流変換装置(DC-DC CONV
ERTER)の構成要素、特に、平滑用のコンデンサC1に
過電圧が印加されることを防止することができる。
Therefore, a DC-DC converter (DC-DC CONV
ERTER) can be prevented from being applied with an overvoltage to the load, and at the same time, a DC-DC converter (DC-DC CONV
ERTER), in particular, an overvoltage can be prevented from being applied to the smoothing capacitor C1.

【0354】また、本実施の形態にかかる直流−直流変
換装置(DC-DC CONVERTER)によれば、平滑用のコンデ
ンサC1として高耐圧の有機コンデンサを使用する必要
がない上、焼損防止用のフューズが不要になり、構成部
品数が削減される。
Further, according to the DC-DC converter according to the present embodiment, it is not necessary to use an organic capacitor having a high withstand voltage as the smoothing capacitor C1, and a fuse for preventing burnout. Is unnecessary, and the number of components is reduced.

【0355】また、コンデンサC1の焼損防止用のフュ
ーズが不要になったことにより、直流−直流変換装置
(DC-DC CONVERTER)内の抵抗が減少し、直流−直流変
換装置(DC-DC CONVERTER)の変換効率が向上する。
Further, since the fuse for preventing the capacitor C1 from burning is not required, the resistance in the DC-DC converter is reduced, and the DC-DC converter is reduced. Conversion efficiency is improved.

【0356】(4)メインスイッチングトランジスタT
r1が短絡故障を発生した場合 メインスイッチングトランジスタTr1が短絡故障を起
こした場合、信号線14と信号線1とが接続した状態に
なるため、直流−直流変換装置(DC-DC CONVERTER)の
出力電圧が過電圧状態に陥る虞がある。
(4) Main Switching Transistor T
When r1 causes a short-circuit fault When the main switching transistor Tr1 causes a short-circuit fault, the signal line 14 and the signal line 1 are connected, so that the output voltage of the DC-DC converter is obtained. May fall into an overvoltage state.

【0357】メインスイッチングトランジスタTr1の
短絡故障によって出力電圧が過電圧状態に陥ると、出力
電圧が基準電圧e3より大きくなるため、電圧比較器I
C2がHighレベルの信号を出力することになる。
When the output voltage falls into an overvoltage state due to a short-circuit failure of the main switching transistor Tr1, the output voltage becomes higher than the reference voltage e3.
C2 will output a High level signal.

【0358】一方、直流−直流変換装置(DC-DC CONVER
TER)の入力電圧は基準電圧e1以下であるから、電圧
比較器IC1から出力される信号OV1はLowレベル
の信号になる。
On the other hand, a DC-DC converter (DC-DC CONVER
Since the input voltage of TER) is equal to or lower than the reference voltage e1, the signal OV1 output from the voltage comparator IC1 is a Low level signal.

【0359】このとき、制御回路CTLは、前述の
(2)で説明したように、メインスイッチングトランジ
スタTr1を強制的にオフ状態にすると同時に同期整流
用トランジスタTr2を強制的にオン状態にする制御を
行う。但し、メインスイッチングトランジスタTr1が
短絡故障しているので、直流−直流変換装置(DC-DC CO
NVERTER)に印加された電圧は、フューズF1、信号線
14、メインスイッチングトランジスタTr1、信号線
1、信号線2、及び、同期整流用トランジスタTr2を
介して短絡される。このとき、フューズF1は、短絡電
流によって溶断される。
At this time, the control circuit CTL forcibly turns off the main switching transistor Tr1 and simultaneously turns on the synchronous rectification transistor Tr2 at the same time as described in the above (2). Do. However, since the main switching transistor Tr1 has a short-circuit fault, the DC-DC converter (DC-DC CO
NVERTER) is short-circuited via the fuse F1, the signal line 14, the main switching transistor Tr1, the signal line 1, the signal line 2, and the synchronous rectification transistor Tr2. At this time, the fuse F1 is blown by the short-circuit current.

【0360】この結果、直流−直流変換装置(DC-DC CO
NVERTER)に印加される電圧が極短時間のうちに遮断さ
れることになり、直流−直流変換装置(DC-DC CONVERTE
R)の負荷に過電圧が印加されることを防止することが
できると同時に、直流−直流変換装置(DC-DC CONVERTE
R)の構成要素に過電圧が印加されることを防止するこ
とができる。
As a result, a DC-DC converter (DC-DC CO
The voltage applied to the NVERTER is cut off in a very short time, and the DC-DC converter (DC-DC CONVERTE
R) can prevent the overvoltage from being applied to the load, and at the same time, the DC-DC converter (DC-DC CONVERTE
Overvoltage can be prevented from being applied to the components of R).

【0361】また、本実施の形態にかかる直流−直流変
換装置(DC-DC CONVERTER)によれば、平滑用のコンデ
ンサC1として高耐圧の有機コンデンサを使用する必要
がない上、焼損防止用のフューズが不要になり、構成部
品数が削減される。
Further, according to the DC-DC converter according to the present embodiment, it is not necessary to use a high withstand voltage organic capacitor as the smoothing capacitor C1, and the fuse for preventing burnout is used. Is unnecessary, and the number of components is reduced.

【0362】さらに、平滑用のコンデンサC1の焼損防
止用のフューズが不要になったことにより、直流−直流
変換装置(DC-DC CONVERTER)内の抵抗が減少し、直流
−直流変換装置(DC-DC CONVERTER)の変換効率が向上
する。
Further, since the fuse for preventing burning of the smoothing capacitor C1 is not required, the resistance in the DC-DC converter is reduced, and the DC-DC converter (DC-DC converter) is reduced. DC CONVERTER) conversion efficiency is improved.

【0363】[0363]

【発明の効果】本発明にかかる直流−直流変換装置(DC
-DC CONVERTER)によれば、直流−直流変換装置の出力
電圧が過電圧状態になった場合に、第1のスイッチ素子
と第2のスイッチ素子(メインスイッチングトランジス
タと同期整流用トランジスタ)とを過電圧保護回路とし
て使用することにより、回路構成を複雑にすることな
く、直流−直流変換装置の構成要素、又は、直流−直流
変換装置の負荷に過電圧が印加されることを防止するこ
とが出来る。この結果、直流−直流変換装置に使用され
る有機コンデンサ等の発煙及び発火を防止するととも
に、回路を複雑化することなく出力電圧の過電圧を防止
させる技術を提供し、装置の小型化及び信頼性の向上さ
せることができる。
The DC-DC converter (DC) according to the present invention
According to -DC CONVERTER), when the output voltage of the DC-DC converter is in an overvoltage state, the first switch element and the second switch element (main switching transistor and synchronous rectification transistor) are overvoltage protected. By using as a circuit, it is possible to prevent an overvoltage from being applied to the components of the DC-DC converter or the load of the DC-DC converter without complicating the circuit configuration. As a result, it is possible to provide a technique for preventing smoke and ignition of an organic capacitor used in a DC-DC converter, preventing overvoltage of an output voltage without complicating a circuit, and reducing the size and reliability of the apparatus. Can be improved.

【0364】この結果、直流−直流変換装置に使用され
る有機コンデンサの発煙及び発火を防止するとともに、
直流−直流変換装置(DC-DC CONVERTER)の小型化と変
換効率の向上とを図ることができる。
As a result, smoke and ignition of the organic capacitor used in the DC-DC converter can be prevented,
It is possible to reduce the size of a DC-DC converter and improve conversion efficiency.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明にかかる直流−直流変換装置(DC-DC CO
NVERTER)の実施の形態1の構成を示す図
FIG. 1 shows a DC-DC converter (DC-DC CO) according to the present invention.
FIG. 2 is a diagram showing a configuration of Embodiment 1 of the present invention.

【図2】実施の形態1にかかる制御回路CTLの内部構
成を示す図
FIG. 2 is a diagram illustrating an internal configuration of a control circuit CTL according to the first embodiment;

【図3】本発明にかかる直流−直流変換装置(DC-DC CO
NVERTER)の他の実施の形態の構成を示す図
FIG. 3 shows a DC-DC converter (DC-DC CO) according to the present invention.
NVERTER) is a diagram showing the configuration of another embodiment.

【図4】図3の直流−直流変換装置(DC-DC CONVERTE
R)に対応する制御回路CTLの内部構成を示す図
FIG. 4 shows a DC-DC converter of FIG.
(R) is a diagram showing an internal configuration of a control circuit CTL corresponding to (R).

【図5】本発明にかかる直流−直流変換装置(DC-DC CO
NVERTER)の実施の形態2の構成を示す図
FIG. 5 shows a DC-DC converter (DC-DC CO) according to the present invention.
NVERTER) diagram showing the configuration of Embodiment 2

【図6】実施の形態2にかかる制御回路CTLの内部構
成を示す図
FIG. 6 is a diagram illustrating an internal configuration of a control circuit CTL according to the second embodiment;

【図7】本発明にかかる直流−直流変換装置(DC-DC CO
NVERTER)の他の実施の形態の構成を示す図
FIG. 7 shows a DC-DC converter according to the present invention.
NVERTER) is a diagram showing the configuration of another embodiment.

【図8】図7の直流−直流変換装置(DC-DC CONVERTE
R)に対応する制御回路CTLの内部構成を示す図
8 is a DC-DC converter shown in FIG.
(R) is a diagram showing an internal configuration of a control circuit CTL corresponding to (R).

【図9】本発明にかかる直流−直流変換装置(DC-DC CO
NVERTER)の実施の形態3の構成を示す図
FIG. 9 shows a DC-DC converter (DC-DC CO) according to the present invention.
NVERTER) diagram showing the configuration of Embodiment 3

【図10】本発明にかかる直流−直流変換装置(DC-DC CO
NVERTER)の実施の形態4の構成を示す図
FIG. 10 shows a DC-DC converter according to the present invention (DC-DC CO
NVERTER) is a diagram showing the configuration of the fourth embodiment.

【図11】実施の形態4にかかる制御回路CTLの内部構
成を示す図
FIG. 11 is a diagram illustrating an internal configuration of a control circuit CTL according to the fourth embodiment;

【図12】従来の直流−直流変換装置(DC-DC CONVERTE
R)の構成を示す図
FIG. 12 shows a conventional DC-DC converter (DC-DC CONVERTE
Diagram showing the configuration of R)

【符号の説明】[Explanation of symbols]

1・・・・信号線 2・・・・信号線 14・・・信号線 FF・・・フリップフロップ Tr1・・メインスイッチングトランジスタ Tr2・・同期整流用トランジスタ IC1・・電圧比較器 IC2・・電圧比較器 CTL・・制御回路 L1・・・チョークコイル F1・・・フューズ e1・・・電源 e2・・・電源 C1・・・コンデンサ C2・・・コンデンサ 1 ... signal line 2 ... signal line 14 ... signal line FF ... flip-flop Tr1 ... main switching transistor Tr2 ... transistor for synchronous rectification IC1 ... voltage comparator IC2 ... voltage comparison CTL Control circuit L1 Choke coil F1 Fuse e1 Power supply e2 Power supply C1 Capacitor C2 Capacitor

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−59763(JP,A) 特開 平4−54864(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 3/155 H02H 3/20 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-63-59763 (JP, A) JP-A-4-54864 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H02M 3/155 H02H 3/20

Claims (43)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】電源からの電力を蓄積する蓄積手段と、 前記電源と前記蓄積手段の接続と切断とを切り換える第
1のスイッチ素子と、 前記蓄積手段とグランドとの間に設けられて前記蓄積手
段とグランドの接続と切断とを切り換える第2のスイッ
チ素子と、前記第1のスイッチ素子と前記第2のスイッチ素子とを
交互に接続状態にし て、前記蓄積手段からの出力電圧が
一定値を保つようにする制御手段とを備えた同期整流方
式の直流−直流変換装置であり、 前記蓄積手段からの出力電圧を監視して、前記出力電圧
が所定の電圧値を超えたときに信号を出力する過電圧検
出手段と、 前記過電圧検出手段からの信号を入力したときに、前記
第1のスイッチ素子を切断状態に維持するとともに前記
第2のスイッチ素子を接続状態にして、前記蓄積手段か
らの出力電圧をグランドレベルにクランプするクランプ
手段と、 を備える同期整流方式の直流−直流変換装置。
An accumulator for accumulating electric power from a power supply; a first switch element for switching connection and disconnection of the power supply and the accumulator; and an accumulator provided between the accumulator and a ground. A second switch element for switching between connection and disconnection of the means and the ground; and the first switch element and the second switch element.
A synchronously rectifying type DC-DC converter, comprising: a control unit that alternately connects the battery and keeps the output voltage from the storage unit at a constant value, and monitors the output voltage from the storage unit. An overvoltage detection unit that outputs a signal when the output voltage exceeds a predetermined voltage value; and when the signal from the overvoltage detection unit is input, the first switch element is maintained in a disconnected state. A synchronous rectification type DC-DC converter, comprising: a clamp unit for connecting the second switch element to a connection state and clamping an output voltage from the storage unit to a ground level.
【請求項2】前記過電圧検出手段は、 基準電圧を発生する基準電圧発生手段と、 前記基準電圧と前記蓄積手段からの出力電圧とを比較し
て、前記出力電圧が前記基準電圧より大きくなったとき
に前記信号を出力する電圧比較手段と、 を備える請求項1記載の直流−直流変換装置.
Wherein said overvoltage detection means compares the reference voltage generating means for generating a reference voltage, a pre Kimoto reference voltage and the output voltage from said storage means, said output voltage is greater than the reference voltage When it gets old
2. The DC-DC converter according to claim 1 , further comprising: a voltage comparison unit that outputs the signal.
【請求項3】前記第1のスイッチ素子が短絡状態で故障
したときに、前記第2のスイッチ素子を接続状態にし
て、前記電源からの電圧を短絡させる短絡手段を更に備
える請求項1記載の同期整流方式の直流−直流変換装
置。
3. A failure of the first switch element in a short-circuit state.
Then, the second switch element is brought into a connected state.
Means for short-circuiting the voltage from the power supply.
DC synchronous rectification according to claim 1, wherein obtaining - DC converter.
【請求項4】前記短絡手段により短絡された電力によっ
て前記電源からの入力を遮断する遮断手段を更に備える
請求項3記載の同期整流方式の直流−直流変換装置。
4. The DC-DC converter of a synchronous rectification system according to claim 3, further comprising a cut-off means for cutting off an input from said power supply by the power short-circuited by said short-circuit means.
【請求項5】前記遮断手段は、前記短絡手段により短絡
された電力によって溶断されるフューズである請求項4
記載の同期整流方式の直流−直流変換装置。
5. The fuse according to claim 4, wherein said shut-off means is a fuse which is blown by electric power short-circuited by said short-circuit means.
The DC-DC converter of the synchronous rectification system described in the above.
【請求項6】前記電源と前記第1のスイッチ素子との間
に設けられ、前記電源からの入力を遮断する遮断手段を
更に備える請求項1記載の同期整流方式の直流―直流変
換装置。
6. The synchronous rectification type DC-DC converter according to claim 1, further comprising a cut-off means provided between said power supply and said first switch element to cut off an input from said power supply.
【請求項7】前記第1のスイッチ素子が故障したとき
に、 前記クランプ手段は、前記第2のスイッチ素子を接続状
態にすることにより前記電源からの電力を短絡させ、 前記遮断手段は、前記クランプ手段によって短絡された
電力を利用して前記電源からの入力を遮断する請求項6
に記載の同期整流方式の直流−直流変換装置。
7. When the first switch element fails, the clamp means short-circuits the power from the power supply by bringing the second switch element into a connection state. 7. An input from said power source is cut off using power short-circuited by a clamp means.
The DC-DC converter of the synchronous rectification system according to the above.
【請求項8】電源からの電力を蓄積する蓄積手段と、 前記電源と前記蓄積手段の接続と切断とを切り換える第
1のスイッチと、 前記蓄積手段とグランドとの間に配置され、前記蓄積手
段とグランドの接続と切断とを切り換える第2スイッチ
と、前記第1のスイッチ素子と前記第2のスイッチ素子とを
交互に接続状態にし て、前記蓄積手段からの出力電圧が
一定値を保つようにする制御手段と、 前記蓄積手段の出力電圧が所定の電圧値を越えたことを
検出する検出手段と、 前記検出手段の検出に応じて、前記第1のスイッチを切
断状態に維持するとともに、前記第2のスイッチを接続
状態にするクランプ手段と、 を備える同期整流方式の直流−直流変換装置。
8. A storage means for storing power from a power supply, a first switch for switching connection and disconnection of the power supply and the storage means, and a storage means disposed between the storage means and ground, A second switch for switching between connection and disconnection between the first switch element and the ground, and the first switch element and the second switch element.
Control means for alternately connecting to keep the output voltage from the storage means at a constant value; detection means for detecting that the output voltage of the storage means exceeds a predetermined voltage value; A synchronous rectification type DC-DC converter, comprising: clamp means for maintaining the first switch in a disconnected state and connecting the second switch in response to detection of the means.
【請求項9】前記検出手段は、 基準電圧を発生する基準電圧発生手段と、 前記基準電圧と前記蓄積手段の出力電圧とを比較し、前
記蓄積手段の出力電圧が前記基準電圧より大きくなった
ときに信号を出力する電圧比較手段と、を備える請求項
8記載の同期整流方式の直流−直流変換装置。
9. The detecting means compares a reference voltage generating means for generating a reference voltage with an output voltage of the accumulating means, and an output voltage of the accumulating means is larger than the reference voltage. 9. The DC-DC converter of the synchronous rectification system according to claim 8, further comprising: a voltage comparison unit that outputs a signal when necessary.
【請求項10】前記第1のスイッチが短絡状態で故障し
たときに、第2のスイッチを強制的に接続状態にするこ
とにより、電源からの電力を短絡させる短絡手段を更に
備える請求項8記載の同期整流方式の直流−直流変換装
置。
10. A short-circuit means for short-circuiting power from a power supply by forcibly bringing a second switch into a connected state when the first switch fails in a short-circuit state. DC-DC converter of synchronous rectification system.
【請求項11】前記電源からの入力を遮断する遮断手段
を更に備える請求項10記載の同期整流方式の直流−直
流変換装置。
11. The synchronous rectification type DC-DC converter according to claim 10, further comprising a cut-off means for cutting off an input from said power supply.
【請求項12】前記遮断手段は、フューズである請求項
11記載の同期整流方式の直流−直流変換装置。
12. The DC-DC converter according to claim 11, wherein said cutoff means is a fuse.
【請求項13】前記電源と前記第1のスイッチ素子との
間に設けられ、前記電源からの入力を遮断する遮断手段
を更に傭える請求項8記載の同期整流方式の直流−直流
変換装置。
13. A synchronous rectification type DC-DC converter according to claim 8, further comprising a cut-off means provided between said power supply and said first switch element for cutting off an input from said power supply.
【請求項14】 前記第1のスイッチ素子が故障したとき
に、 前記クランプ手段は、前記第2のスイッチ素子を接続状
態にすることにより前記電源からの電力を短絡させ、 前記遮断手段は、前記クランプ手段によって短絡された
電力を利用して前記電源からの入力を遮断する請求項1
3に記載の同期整流方式の直流−直流変換装置。
14. When the first switch element fails, the clamp means short-circuits the power from the power supply by bringing the second switch element into a connection state. 2. An input from said power source is cut off using power short-circuited by a clamp means.
3. The DC-DC converter of the synchronous rectification method according to 3.
【請求項15】電源からの電力を蓄積する蓄積手段と、 前記電源と前記蓄積手段の接続と切断とを切り換える第
1のスイッチ素子と、 前記蓄積手段とグランドとの間に設けられ、前記蓄積手
段とグランドの接続と切断とを切り換える第2のスイッ
チ素子と、前記第1のスイッチ素子と前記第2のスイッチ素子とを
交互に接続状態にし て、前記蓄積手段からの出力電圧が
一定値を保つようにする第1の制御手段とを備えた同
期整流方式の直流−直流変換装置のための制御回路にお
いて、 前記蓄積手段からの出力電圧を監視して、前記出力電圧
が所定電圧値を超えたことを検出する過電圧検出手段
と、 前記過電圧検出手段が前記出力電圧が所定電圧値を超え
たことを検出した場合に、前記第1のスイッチ素子を切
断状態に維持するとともに前記第2のスイッチ素子を接
続状態にして、前記蓄積手段からの出力電圧をグランド
レベルにする第2の制御手段と を備える制御回路。
15. A storage means for storing power from a power supply, a first switch element for switching between connection and disconnection of said power supply and said storage means, and said storage means provided between said storage means and ground. A second switch element for switching connection and disconnection of the means and the ground, and the first switch element and the second switch element.
Alternately in the connected state, the DC of the first control means and the synchronous rectification method having the output voltage from said storage means to maintain a constant value - in the control circuit for a DC converter, the storage Monitoring an output voltage from the means to detect that the output voltage has exceeded a predetermined voltage value; anda detecting that the overvoltage detection means has detected that the output voltage has exceeded a predetermined voltage value. the with the first switching element is maintained in the disconnected state and the second switching element to the connection state, the control circuit comprising a second control means, a to the output voltage to the ground level from the storage means.
【請求項16】前記過電圧検出手段は、 基準電圧を発生する基準電圧発生手段と、 前記基準電圧と前記蓄積手段からの出力電圧とを比較し
て、前記出力電圧が前記基準電圧より大きくなったとき
に信号を出力する電圧比較手段と、 を備える請求項15記載の制御回路。
16. An overvoltage detecting means, comprising: a reference voltage generating means for generating a reference voltage; and comparing the reference voltage with an output voltage from the storage means, wherein the output voltage is larger than the reference voltage. 16. The control circuit according to claim 15, further comprising: a voltage comparison unit that outputs a signal.
【請求項17】電源からの電力を蓄積する蓄積手段と、 前記電源と前記蓄積手段の接続と切断とを切り換える第
1のスイッチ素子と、 前記蓄積手段とグランドとの間に設けられ、前記蓄積手
段とグランドの接続と切断とを切り換える第2のスイッ
チ素子と、前記第1のスイッチ素子と前記第2のスイッチ素子とを
交互に接続状態にし て、前記蓄積手段からの出力電圧が
一定値を保つようにする第1の制御手段とを備えた同
期整流方式の直流−直流変換装置のための制御回路にお
いて、 前記蓄積手段からの出力電圧を監視して、前記出力電圧
が所定電圧値を超えたことを検出する検出手段と、 前記検出手段の検出に応じて、前記第1のスイッチ素子
を切断状態に維持するとともに前記第2のスイッチ素子
を接続状態する第2の制御手段と を備える制御回路。
17. A storage means for storing power from a power supply, a first switch element for switching connection and disconnection of the power supply and the storage means, and a storage means provided between the storage means and ground, A second switch element for switching connection and disconnection of the means and the ground, and the first switch element and the second switch element.
Alternately in the connected state, the DC of the first control means and the synchronous rectification method having the output voltage from said storage means to maintain a constant value - in the control circuit for a DC converter, the storage Detecting means for monitoring the output voltage from the means to detect that the output voltage has exceeded a predetermined voltage value; and maintaining the first switch element in a disconnected state in response to the detection by the detecting means. a control circuit and a second control means for said second switching element connected.
【請求項18】前記検出手段は、基準電圧を発生する基
準電圧発生手段と、 前記基準電圧と前記蓄積手段の出力電圧とを比較し、前
記蓄積手段の出力電圧が前記基準電圧より大きくなった
ときに信号を出力する電圧比較手段と、を備える請求項
17記載の制御回路。
18. The detecting means for comparing a reference voltage generating means for generating a reference voltage with an output voltage of the accumulating means, wherein an output voltage of the accumulating means is larger than the reference voltage. 18. The control circuit according to claim 17, further comprising: a voltage comparison unit that outputs a signal.
【請求項19】同期整流方式の直流−直流変換装置にお
いて、 メインスイッチと、前記メインスイッチと交互に接続状態にされる 同期整流
用スイッチと、 前記直流−直流変換装置の出力電圧が過電圧であること
を検出する過電圧検出手段と、 前記過電圧検出手段が過電圧を検出したときに、前記メ
インスイッチをオフに維持するための第1の制御信号及
び前記同期整流用スイッチをオンにするための第2の制
御信号を出力する制御手段と、 を備える同期整流方式の直流−直流変換装置。
19. A DC-DC converter of a synchronous rectification system, wherein a main switch, a switch for synchronous rectification alternately connected to the main switch, and an output voltage of the DC-DC converter is an overvoltage. An overvoltage detecting means for detecting that an overvoltage has been detected, a first control signal for keeping the main switch off and a second control signal for turning on the synchronous rectifying switch when the overvoltage detecting means detects an overvoltage. And a control means for outputting the control signal of the synchronous rectification type DC-DC converter.
【請求項20】同期整流方式の直流−直流変換装置にお
いて、 メインスイッチと、前記メインスイッチと交互に接続状態にされる 同期整流
用スイッチと、 前記直流−直流変換装置の出力電圧が過電圧であること
を検出する過電圧検出手段と、 前記過電圧検出手段が過電圧を検出したときに、前記メ
インスイッチを強制的にオフに維持するとともに、前記
同期整流用スイッチを強制的にオンにする制御手段と、 を備える同期整流方式の直流−直流変換装置。
20. A DC-DC converter of a synchronous rectification system, wherein a main switch, a switch for synchronous rectification alternately connected to the main switch, and an output voltage of the DC-DC converter is an overvoltage. Overvoltage detection means for detecting that, when the overvoltage detection means detects overvoltage, while forcibly maintaining the main switch off, control means for forcibly turning on the synchronous rectification switch, DC-DC converter of a synchronous rectification system comprising:
【請求項21】前記メインスイッチに接続されたインダ
クターと、 前記インダクターに接続され、前記インダクターからの
出力電圧を平滑するコンデンサと、を更に備える請求項
19又は20に記載の同期整流方式の直流−直流変換装
置。
21. The synchronous rectification type DC-DC converter according to claim 19, further comprising: an inductor connected to the main switch; and a capacitor connected to the inductor and smoothing an output voltage from the inductor. DC converter.
【請求項22】前記過電圧検出手段は、前記直流−直流
変換装置の出力電圧が過電圧であることを検出したとき
に、検出信号を出力する請求項19記載の同期整流方式
の直流−直流変換装置。
22. The synchronous rectification type DC-DC converter according to claim 19, wherein said overvoltage detecting means outputs a detection signal when detecting that the output voltage of said DC-DC converter is an overvoltage. .
【請求項23】前記制御手段は、前記過電圧検出手段か
ら検出信号が出力されると、その検出信号を記憶すると
ともに、前記メインスイッチをオフにするための第1の
制御信号と同期整流用スイッチをオンにするための第2
の制御信号とを出力するメモリ回路を備える請求項22
記載の同期整流方式の直流−直流変換装置。
23. When the detection signal is output from the overvoltage detection means, the control means stores the detection signal, and outputs a first control signal for turning off the main switch and a synchronous rectification switch. Second to turn on
23. A memory circuit for outputting a control signal of
The DC-DC converter of the synchronous rectification system described in the above.
【請求項24】前記直流−直流変換装置の出力電圧を一
定に保つべく、前記メインスイッチ及び前記同期整流用
スイッチオフィードバック制御するフィードバック手段
を更に備える請求項19又は20に記載の同期整流方式
の直流−直流変換装置。
24. The synchronous rectification system according to claim 19, further comprising feedback means for performing feedback control of said main switch and said synchronous rectification switch so as to keep the output voltage of said DC-DC converter constant. DC-DC converter.
【請求項25】前記制御手段は、前記メインスイッチが
短絡状態で故障したとき、前記同期整流用スイッチをオ
ンにするために第2の制御信号を出力することにより、
電源からの入力を短絡させる請求項23記載の同期整流
方式の直流−直流変換装置。
25. The control means, wherein when the main switch fails in a short-circuit state, by outputting a second control signal to turn on the synchronous rectification switch,
24. The DC-DC converter according to claim 23, wherein an input from a power supply is short-circuited.
【請求項26】前記メインスイッチと前記電源との間に
設けられ、前記電源からの入力を遮断する遮断手段を更
に備える請求項19又は20記載の同期整流方式の直流
−直流変換装置。
26. The DC-DC converter of the synchronous rectification system according to claim 19, further comprising a cut-off means provided between said main switch and said power supply for cutting off an input from said power supply.
【請求項27】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチとを備
えた同期整流方式の直流−直流変換装置を制御するため
の制御回路において、 前記直流−直流変換装置の出力電圧が過電圧であること
を検出する過電圧検出手段と、 前記過電圧検出手段が過電圧を検出したときに、前記メ
インスイッチをオフに維持するための第1の制御信号及
び前記同期整流用スイッチをオンにするための第2の制
御信号を出力する制御手段と、 を備える制御回路。
27. A main switch, and said main switch
DC synchronous rectification scheme and a synchronous rectification switch which is alternately connected state with - in the control circuit for controlling a DC converter, the DC - the output voltage of the DC converter is overvoltage Overvoltage detection means for detecting, and a first control signal for keeping the main switch off and a second control for turning on the synchronous rectification switch when the overvoltage detection means detects an overvoltage. Control means for outputting a signal;
【請求項28】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチと、前記
メインスイッチに接続されたインダクターと、前記イン
ダクターに接続され該インダクターからの出力電圧を平
滑するコンデンサと、を備えた同期整流方式の直流−直
流変換装置を制御するための制御回路において、 前記直流−直流変換装置の出力電圧が過電圧であること
を検出する過電圧検出手段と、 前記過電圧検出手段が過電圧を検出したときに、前記メ
インスイッチをオフに維持するための第1の制御信号及
び前記同期整流用スイッチをオンにするための第2の制
御信号を出力する制御手段と、 を備える制御回路。
28. A main switch, and said main switch
A synchronous rectification type DC-DC switch comprising: a synchronous rectification switch alternately connected to the main switch; an inductor connected to the main switch; and a capacitor connected to the inductor and smoothing an output voltage from the inductor. In a control circuit for controlling the DC converter, an overvoltage detection unit that detects that the output voltage of the DC-DC converter is an overvoltage, and when the overvoltage detection unit detects an overvoltage, the main switch Control means for outputting a first control signal for keeping the switch off and a second control signal for turning on the synchronous rectification switch.
【請求項29】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチとを備
えた同期整流方式の直流−直流変換装置を制御するため
の制御回路において、 前記直流−直流変換装置の出力電圧が過電圧であること
を検出する過電圧検出手段と、 前記過電圧検出手段が過電圧を検出したときに、前記メ
インスイッチを強制的にオフに維持するとともに前記同
期整流用スイッチを強制的にオンにする制御手段と、を
備える制御回路。
29. A main switch, and said main switch
DC synchronous rectification scheme and a synchronous rectification switch which is alternately connected state with - in the control circuit for controlling a DC converter, the DC - the output voltage of the DC converter is overvoltage A control comprising: an overvoltage detecting means for detecting; and a control means for forcibly turning on the synchronous rectification switch while forcibly maintaining the main switch off when the overvoltage detecting means detects an overvoltage. circuit.
【請求項30】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチと、前記
メインスイッチに接続されたインダクターと、前記イン
ダクターに接続され該インダクターからの出力電圧を平
滑するコンデンサと、を備えた同期整流方式の直流−直
流変換装置を制御するための制御回路において、 前記直流−直流変換装置の出力電圧が過電圧であること
を検出する過電圧検出手段と、 前記過電圧検出手段が過電圧を検出したときに、前記メ
インスイッチを強制的にオフに維持するとともに前記同
期整流用スイッチを強制的にオンにする制御手段と、 を備える制御回路。
30. A main switch, and the main switch
A synchronous rectification type DC-DC switch comprising: a synchronous rectification switch alternately connected to the main switch; an inductor connected to the main switch; and a capacitor connected to the inductor and smoothing an output voltage from the inductor. In a control circuit for controlling the DC converter, an overvoltage detection unit that detects that the output voltage of the DC-DC converter is an overvoltage, and when the overvoltage detection unit detects an overvoltage, the main switch Control means for forcibly keeping the switch off and forcibly turning on the synchronous rectification switch.
【請求項31】前記過電圧検出手段は、前記直流−直流
変換装置の出力電圧が過電圧であることを検出したとき
に、検出信号を出力する請求項27から請求項29の何
れか一に記載の制御回路。
31. The apparatus according to claim 27, wherein said overvoltage detecting means outputs a detection signal when detecting that the output voltage of said DC-DC converter is an overvoltage. Control circuit.
【請求項32】前記制御手段は、前記過電圧検出手段か
ら検出信号が出力されると、その検出信号を記憶すると
ともに、前記メインスイッチをオフにするための第1の
制御信号と前記同期整流用スイッチをオンにするための
第2の制御信号とを出力するメモリ回路を備える請求項
31記載の制御回路。
32. When the detection signal is output from the overvoltage detection means, the control means stores the detection signal, and outputs a first control signal for turning off the main switch and the synchronous rectification signal. The control circuit according to claim 31, further comprising a memory circuit that outputs a second control signal for turning on the switch.
【請求項33】前記制御手段は、前記メインスイッチが
故障したときに、前記同期整流用スイッチをオンにする
ための第2の制御信号を出力することにより前記電源か
らの入力を短絡させる請求項27から請求項29の何れ
か一に記載の制御回路。
33. The control circuit according to claim 31, wherein when the main switch fails, the control circuit outputs a second control signal for turning on the synchronous rectification switch to short-circuit the input from the power supply. The control circuit according to any one of claims 27 to 29.
【請求項34】前記直流−直流変換装置の出力電圧を一
定値に保つべく、前記メインスイッチ及び前記同期整流
用スイッチをフィードバック制御するフィードバック手
段を更に備える請求項27乃至請求項30の何れか一に
記載の制御回路。
34. The apparatus according to claim 27, further comprising feedback means for performing feedback control of said main switch and said synchronous rectification switch so as to maintain the output voltage of said DC-DC converter at a constant value. 3. The control circuit according to 1.
【請求項35】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチとを備
えた同期整流方式の直流−直流変換装置を制御するため
の制御回路において、 直流−直流変換処理の停止要求信号を受信する受信手段
と、 前記受信手段が前記停止要求信号を受信すると、前記メ
インスイッチをオフに維持するための第1の制御信号及
び前記同期整流用スイッチをオンにするための第2の制
御信号を出力する制御手段と、を備える制御回路。
35. A main switch, and said main switch
In the control circuit for controlling a DC converter, DC - - a DC synchronous rectification scheme and a synchronous rectification switch, which is in connection state alternately receiving means for receiving a stop request signal of the DC conversion process Control means for outputting a first control signal for keeping the main switch off and a second control signal for turning on the synchronous rectification switch when the receiving means receives the stop request signal; And a control circuit comprising:
【請求項36】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチと、前記
メインスィツチに接続されたインダクターと、前記イン
ダクターに接続され、前記インダクターからの出力電圧
を平滑するコンデンサとを備えた同期整流方式の直流−
直流変換装置を制御するための制御回路において、 直流−直流変換処理の停止要求信号を受信する受信手段
と、 前記受信手段が停止要求信号を受信すると、前記メイン
スイッチをオフに維持するための第1の制御信号及び前
記同期整流用スイッチをオンにするための第2の制御信
号を出力する制御手段と、を備える制御回路。
36. A main switch, and said main switch
A synchronous rectification type switch comprising: a synchronous rectification switch alternately connected to the main switch; an inductor connected to the main switch; and a capacitor connected to the inductor and smoothing an output voltage from the inductor.
In a control circuit for controlling the DC converter, receiving means for receiving a stop request signal for DC-DC conversion processing, and a second circuit for keeping the main switch off when the receiving means receives the stop request signal. Control means for outputting a first control signal and a second control signal for turning on the synchronous rectification switch.
【請求項37】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチとを備
えた同期整流方式の直流−直流変襖装置を制御するため
の制御回路において、 直流−直流変換処理の停止要求信号を受信する受信手段
と、 前記受信手段が停止要求信号を受信すると、前記メイン
スイッチを強制的にオフに維持するとともに、前記同期
整流用スイッチを強制的にオンにする制御手段と、 を備える制御回路。
37. A main switch, and said main switch
DC synchronous rectification scheme and a synchronous rectification switch which is in a connected state alternately and - in the control circuit for controlling the DC Henfusuma device, DC - receiving means for receiving a stop request signal of the DC conversion process And a control means for forcibly maintaining the main switch off when the receiving means receives the stop request signal and forcibly turning on the synchronous rectification switch.
【請求項38】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチと、前記
メインスイッチに接続されたインダクターと、前記イン
ダクターに接続され、前記インダクターからの出力電圧
を平滑するコンデンサとを備える同期整流方式の直流一
直流変換装置を制御するための制御回路において、 直流−直流変換処理の停止要求信号を受信する受信手段
と、 前記受信手段が停止要求信号を受信すると、前記メイン
スイッチを強制的にオフに維持するとともに、前記同期
整流用スイッチを強制的にオンにする制御手段と、 を備える制御回路。
38. A main switch, and said main switch
A synchronous rectification type DC-DC comprising a synchronous rectification switch alternately connected to the main switch, an inductor connected to the main switch, and a capacitor connected to the inductor and smoothing an output voltage from the inductor. In a control circuit for controlling the converter, receiving means for receiving a stop request signal for DC-DC conversion processing, and when the receiving means receives the stop request signal, the main switch is forcibly kept off and And control means for forcibly turning on the synchronous rectification switch.
【請求項39】前記停止要求信号は、前記直流−直流変
換装置の出力電圧が過電圧であることを示す信号である
請求項35乃至38の何れか一に記載の制御回路。
39. The control circuit according to claim 35, wherein the stop request signal is a signal indicating that an output voltage of the DC-DC converter is an overvoltage.
【請求項40】前記直流−直流変換装置の出力電圧を一
定値に保つべく、前記メインスイッチ及び前記同期整流
用スイッチをフィードバック制御するフィードバック手
段を更に備える請求項35乃至38の何れか一に記載の
制御回路。
40. The apparatus according to claim 35, further comprising feedback means for performing feedback control of said main switch and said synchronous rectification switch so as to maintain the output voltage of said DC-DC converter at a constant value. Control circuit.
【請求項41】前記制御手段は、前記メインスイッチが
故障したときに、前記同期整流用スイッチをオンにする
ための第2の制御信号を出力することにより、前記電源
からの入力を短絡させる請求項35又は請求項36に記
載の御御回路。
41. The control means for short-circuiting an input from the power supply by outputting a second control signal for turning on the synchronous rectification switch when the main switch fails. The control circuit according to claim 35 or 36.
【請求項42】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチとを備
えた同期整流方式の直流−直流変換装置を制御するため
の制御回路において、 直流−直流変換処理の停止要求信号を受信する受信手段
と、 前記受信手段が停止要求信号を受信すると、前記メイン
スイッチをオフに維持するとともに前記同期整流用スイ
ッチをオンにすることにより、前記直流−直流変換装置
の出力を停止する制御手段と、 を備える制御回路。
42. A main switch, and said main switch
In the control circuit for controlling a DC converter, DC - - a DC synchronous rectification scheme and a synchronous rectification switch, which is in connection state alternately receiving means for receiving a stop request signal of the DC conversion process Control means for stopping the output of the DC-DC converter by maintaining the main switch off and turning on the synchronous rectification switch when the receiving means receives the stop request signal. Control circuit.
【請求項43】メインスイッチと、前記メインスイッチ
と交互に接続状態にされる同期整流用スイッチとを備
えた同期整流方式の直流−直流変換装置を制御するため
の制御回路において、 前記直流−直流変換装置の出力電圧を入力する電圧入力
端子と、 前記電圧入力端子に入力された電圧が所定電圧を超えて
いることを検出したときに、検出信号を出力する過電圧
検出手段と、 前記過電圧検出手段が検出信号を出力すると、前記メイ
ンスイッチをオフに維持するとともに前記同期整流用ス
イッチをオンにすることにより、前記直流−直流変換装
置の出力をグランドレベルにクランプするクランプ手段
と、を備える制御回路。
43. A main switch, and said main switch
DC synchronous rectification scheme and a synchronous rectification switch which is alternately connected state with - in the control circuit for controlling a DC converter, the DC - voltage input terminal for inputting the output voltage of the DC converter When detecting that the voltage input to the voltage input terminal exceeds a predetermined voltage, an overvoltage detection unit that outputs a detection signal, and when the overvoltage detection unit outputs a detection signal, the main switch is turned on. A control means for clamping the output of the DC-DC converter to a ground level by keeping the switch off and turning on the synchronous rectification switch.
JP20979296A 1995-08-11 1996-08-08 DC-DC converter Expired - Fee Related JP3349897B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20979296A JP3349897B2 (en) 1995-08-11 1996-08-08 DC-DC converter

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP20593895 1995-08-11
JP7-205939 1995-08-11
JP7-205938 1995-08-11
JP20593995 1995-08-11
JP20979296A JP3349897B2 (en) 1995-08-11 1996-08-08 DC-DC converter

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2000054082A Division JP3401226B2 (en) 1995-08-11 2000-02-29 DC-DC converter
JP2000054066A Division JP3401225B2 (en) 1995-08-11 2000-02-29 DC-DC converter

Publications (2)

Publication Number Publication Date
JPH09117131A JPH09117131A (en) 1997-05-02
JP3349897B2 true JP3349897B2 (en) 2002-11-25

Family

ID=27328564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20979296A Expired - Fee Related JP3349897B2 (en) 1995-08-11 1996-08-08 DC-DC converter

Country Status (1)

Country Link
JP (1) JP3349897B2 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3405871B2 (en) * 1995-11-28 2003-05-12 富士通株式会社 DC-DC conversion control circuit and DC-DC converter
ES2119701B1 (en) * 1996-10-04 1999-05-16 Alcatel Standard Electrica POWER SUPPLY WITH SYNCHRONOUS RECTIFICATION.
JP2002027737A (en) 2000-07-03 2002-01-25 Fujitsu Ltd Dc-dc converter, control circuit, monitor circuit and electronic apparatus therefor and monitoring method thereof
JP3670653B2 (en) 2003-04-21 2005-07-13 株式会社東芝 DC-DC converter control circuit and DC-DC converter
US7514911B2 (en) 2004-05-13 2009-04-07 Marvell World Trade Ltd. Voltage regulator feedback protection method and apparatus
JP2008022642A (en) * 2006-07-13 2008-01-31 Fujitsu Ltd Dc-dc converter
JP4923891B2 (en) * 2006-09-14 2012-04-25 パナソニック株式会社 Power supply
JP5086030B2 (en) * 2007-10-22 2012-11-28 ローム株式会社 Overvoltage protection circuit and electronic device using the same
JP2011507477A (en) * 2007-12-21 2011-03-03 エスティー‐エリクソン、ソシエテ、アノニム Integrated circuit having a DC-DC converter
JP5089462B2 (en) * 2008-04-01 2012-12-05 シャープ株式会社 Switching power supply circuit and electronic device using the same
JP5589467B2 (en) 2010-03-17 2014-09-17 株式会社リコー Switching regulator
JP5958067B2 (en) * 2012-05-11 2016-07-27 ソニー株式会社 Power supply device, power supply control method, and electric vehicle
CN105977939B (en) * 2016-06-17 2018-10-02 阳光电源股份有限公司 A kind of direct current electrical source protecting equipment and method

Also Published As

Publication number Publication date
JPH09117131A (en) 1997-05-02

Similar Documents

Publication Publication Date Title
US6046896A (en) DC-to-DC converter capable of preventing overvoltage
JP3863273B2 (en) Power supply
JP3747381B2 (en) Power supply control circuit for electronic devices with built-in batteries
JP3349897B2 (en) DC-DC converter
US7649281B2 (en) Low power loss uninterruptible power supply
US6420858B1 (en) DC-to-DC converter circuit having a power saving mode
US20080068870A1 (en) Power Unit
JP2001186689A (en) Uninterruptible power supply device
TW200929770A (en) Power management systems, electronic systems with current sensors and method for managing power
JP3230434B2 (en) AC / DC conversion circuit
EP0794607B1 (en) Switching power source apparatus
US12119754B1 (en) Isolated DC/DC converter topology structure for fuel cell system
US6801023B2 (en) DC/DC boost converter and control method therefor
US6166932A (en) DC-to-AC converter with over-current protection
JP3401225B2 (en) DC-DC converter
JP3542344B2 (en) Power storage system
JPH11150952A (en) Switching dc power supply equipment
JP3459245B2 (en) DC-DC converter
JP3401226B2 (en) DC-DC converter
JP2008035573A (en) Electricity accumulation device employing electric double layer capacitor
US5567996A (en) AC power supply unit
JP3526262B2 (en) Power converter for power storage device
JP4138497B2 (en) Power factor improvement method for power supply system, power supply system, switching power supply device and uninterruptible power supply device
JP2001253653A (en) Elevator system
JP3188258B2 (en) Switching power supply

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020827

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080913

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080913

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090913

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090913

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100913

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100913

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110913

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120913

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120913

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130913

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees