JP3456163B2 - Ａｔｍセル伝送システム及びａｔｍセルスイッチング装置並びにそれに用いるａｔｍセル切替方法 - Google Patents
Ａｔｍセル伝送システム及びａｔｍセルスイッチング装置並びにそれに用いるａｔｍセル切替方法Info
- Publication number
- JP3456163B2 JP3456163B2 JP12099299A JP12099299A JP3456163B2 JP 3456163 B2 JP3456163 B2 JP 3456163B2 JP 12099299 A JP12099299 A JP 12099299A JP 12099299 A JP12099299 A JP 12099299A JP 3456163 B2 JP3456163 B2 JP 3456163B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- output
- cell data
- atm
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＡＴＭセル伝送シス
テム及びＡＴＭセルスイッチング装置並びにそれに用い
るＡＴＭセル切替方法に関し、特にＡＴＭ（Ａｓｙｎｃ
ｈｒｏｎｏｕｓＴｒａｎｓｆｅｒ Ｍｏｄｅ：非同期転
送モード）セルスイッチング装置におけるＡＴＭセルの
ヘッダに記載されているＶＰＩ（Ｖｉｒｔｕａｌ Ｐａ
ｔｈ Ｉｄｅｎｔｉｆｉｅｒ：仮想パス識別子）／ＶＣ
Ｉ（Ｖｉｒｔｕａｌ Ｃｈａｎｎｅｌ Ｉｄｅｎｔｉｆ
ｉｅｒ：仮想チャネル識別子）値の書換え方法に関す
る。
テム及びＡＴＭセルスイッチング装置並びにそれに用い
るＡＴＭセル切替方法に関し、特にＡＴＭ（Ａｓｙｎｃ
ｈｒｏｎｏｕｓＴｒａｎｓｆｅｒ Ｍｏｄｅ：非同期転
送モード）セルスイッチング装置におけるＡＴＭセルの
ヘッダに記載されているＶＰＩ（Ｖｉｒｔｕａｌ Ｐａ
ｔｈ Ｉｄｅｎｔｉｆｉｅｒ：仮想パス識別子）／ＶＣ
Ｉ（Ｖｉｒｔｕａｌ Ｃｈａｎｎｅｌ Ｉｄｅｎｔｉｆ
ｉｅｒ：仮想チャネル識別子）値の書換え方法に関す
る。
【０００２】
【従来の技術】ＡＴＭセルスイッチング装置はＡＴＭセ
ルを伝送する有線伝送路にて用いられるＡＴＭセル用交
換器である。ＡＴＭセルスイッチング装置では複数の伝
送路入力回線と複数の伝送路出力回線との接続を切替え
る働きをしており、ある入力回線番号ｍ番から入力され
たＡＴＭセルは出力回線番号１番〜ｎ番のうちのいずれ
へも出力することができる。
ルを伝送する有線伝送路にて用いられるＡＴＭセル用交
換器である。ＡＴＭセルスイッチング装置では複数の伝
送路入力回線と複数の伝送路出力回線との接続を切替え
る働きをしており、ある入力回線番号ｍ番から入力され
たＡＴＭセルは出力回線番号１番〜ｎ番のうちのいずれ
へも出力することができる。
【０００３】また、ＡＴＭセルスイッチング装置では入
力されるＡＴＭセルヘッダに記載されているＶＰＩ／Ｖ
ＣＩ値に応じて出力する時のＡＴＭセルヘッダ記載のＶ
ＰＩ／ＶＣＩ値を書換える機能も有している。
力されるＡＴＭセルヘッダに記載されているＶＰＩ／Ｖ
ＣＩ値に応じて出力する時のＡＴＭセルヘッダ記載のＶ
ＰＩ／ＶＣＩ値を書換える機能も有している。
【０００４】これらの機能を実現するため、ＡＴＭセル
スイッチング装置では「入力回線番号と入力ＡＴＭセル
のＶＰＩ／ＶＣＩ」と「出力回線番号と出力ＡＴＭセル
のＶＰＩ／ＶＣＩ」との変換管理テーブルを保持する。
その変換管理テーブルの構成例を図１１に示す。
スイッチング装置では「入力回線番号と入力ＡＴＭセル
のＶＰＩ／ＶＣＩ」と「出力回線番号と出力ＡＴＭセル
のＶＰＩ／ＶＣＩ」との変換管理テーブルを保持する。
その変換管理テーブルの構成例を図１１に示す。
【０００５】まず、一般的なＡＴＭセルスイッチング装
置の動作を説明する。まず、図１０を用いてＡＴＭセル
の構成を説明する。ＡＴＭセルはヘッダ情報（Ｈｅａｄ
ｅｒ）とそれに続くペイロード部分（Ｐａｙｌｏａｄ）
とから構成されている。
置の動作を説明する。まず、図１０を用いてＡＴＭセル
の構成を説明する。ＡＴＭセルはヘッダ情報（Ｈｅａｄ
ｅｒ）とそれに続くペイロード部分（Ｐａｙｌｏａｄ）
とから構成されている。
【０００６】ヘッダ情報はＧＦＣ（Ｇｅｎｅｒｉｃ Ｆ
ｌｏｗ Ｃｏｎｔｒｏｌ）、ＶＰＩ、ＶＣＩ、ＰＴＩ
（Ｐａｙｌｏａｄ Ｔｙｐｅ Ｉｄｅｎｔｉｆｉｅ
ｒ）、ＣＬＰ（Ｃｅｌｌ Ｌｏｓｓ Ｐｒｉｏｒｉｔ
ｙ）、ＨＥＣ（Ｈｅａｄｅｒ Ｅｒｒｏｒ Ｃｏｎｔｒ
ｏｌ）のように更に細かく分けられるが、ＡＴＭスイッ
チング動作における参照情報は通常ＶＰＩ／ＶＣＩ値で
ある。
ｌｏｗ Ｃｏｎｔｒｏｌ）、ＶＰＩ、ＶＣＩ、ＰＴＩ
（Ｐａｙｌｏａｄ Ｔｙｐｅ Ｉｄｅｎｔｉｆｉｅ
ｒ）、ＣＬＰ（Ｃｅｌｌ Ｌｏｓｓ Ｐｒｉｏｒｉｔ
ｙ）、ＨＥＣ（Ｈｅａｄｅｒ Ｅｒｒｏｒ Ｃｏｎｔｒ
ｏｌ）のように更に細かく分けられるが、ＡＴＭスイッ
チング動作における参照情報は通常ＶＰＩ／ＶＣＩ値で
ある。
【０００７】次に、一般的なＡＴＭセルスイッチング装
置の動作を説明する。ＡＴＭセルスイッチング装置では
ＶＰＩ／ＶＣＩ値並びに入力回線番号に基づいて出力す
るＡＴＭセルヘッダのＶＰＩ／ＶＣＩ値を書換え、所定
の出力回線番号のＰＨＹ（Ｐｈｙｓｉｃａｌ Ｌａｙｅ
ｒ Ｐｒｏｔｏｃｏｌ：物理層プロトコル）へ出力す
る。
置の動作を説明する。ＡＴＭセルスイッチング装置では
ＶＰＩ／ＶＣＩ値並びに入力回線番号に基づいて出力す
るＡＴＭセルヘッダのＶＰＩ／ＶＣＩ値を書換え、所定
の出力回線番号のＰＨＹ（Ｐｈｙｓｉｃａｌ Ｌａｙｅ
ｒ Ｐｒｏｔｏｃｏｌ：物理層プロトコル）へ出力す
る。
【０００８】この動作を図１２に示す例にて説明する。
図１２に示す例は入力回線番号１番のＶＰＩ／ＶＣＩ＝
０／７０と出力回線番号ｎ番のＶＰＩ／ＶＣＩ＝１／８
０を表わしている。
図１２に示す例は入力回線番号１番のＶＰＩ／ＶＣＩ＝
０／７０と出力回線番号ｎ番のＶＰＩ／ＶＣＩ＝１／８
０を表わしている。
【０００９】入力回線番号１番から到来したＶＰＩ／Ｖ
ＣＩ＝０／７０のＡＴＭセルの出力先が出力回線番号ｎ
番でＶＰＩ／ＶＣＩ＝１／８０の場合、汎用ＡＴＭセル
スイッチング装置４内の変換管理テーブル（図１１参
照）では「入力回線番号１番、ＶＰＩ／ＶＣＩ＝０／７
０のＡＴＭセルの出力先は出力回線番号＝ｎ、ＡＴＭヘ
ッダはＶＰＩ／ＶＣＩ＝１／８０」と記述されている。
ＣＩ＝０／７０のＡＴＭセルの出力先が出力回線番号ｎ
番でＶＰＩ／ＶＣＩ＝１／８０の場合、汎用ＡＴＭセル
スイッチング装置４内の変換管理テーブル（図１１参
照）では「入力回線番号１番、ＶＰＩ／ＶＣＩ＝０／７
０のＡＴＭセルの出力先は出力回線番号＝ｎ、ＡＴＭヘ
ッダはＶＰＩ／ＶＣＩ＝１／８０」と記述されている。
【００１０】したがって、入力回線数やＶＰＩ／ＶＣＩ
の種類が増えてくると、変換管理テーブルの容量には膨
大な量が必要となる。変換管理テーブルがこの膨大な量
になるのを避けながら対応入力回線数並びに多くのＶＰ
Ｉ／ＶＣＩの種類に対応する構成としては、図１３に示
すように、複数のＡＴＭセルスイッチ２１〜２４の並列
及び縦列接続が挙げられる。
の種類が増えてくると、変換管理テーブルの容量には膨
大な量が必要となる。変換管理テーブルがこの膨大な量
になるのを避けながら対応入力回線数並びに多くのＶＰ
Ｉ／ＶＣＩの種類に対応する構成としては、図１３に示
すように、複数のＡＴＭセルスイッチ２１〜２４の並列
及び縦列接続が挙げられる。
【００１１】この構成によって、個々のＡＴＭセルスイ
ッチ内の変換管理テーブルの容量を抑えながら、対応入
力回線数及び多くのＶＰＩ／ＶＣＩの種類のスイッチン
グ機能を実現することができる。上記の構成については
トラフィック理論の書籍に必ず記載されている程有名で
あり、古くから交換機にて用いられている。
ッチ内の変換管理テーブルの容量を抑えながら、対応入
力回線数及び多くのＶＰＩ／ＶＣＩの種類のスイッチン
グ機能を実現することができる。上記の構成については
トラフィック理論の書籍に必ず記載されている程有名で
あり、古くから交換機にて用いられている。
【００１２】
【発明が解決しようとする課題】上述した従来のＡＴＭ
セルスイッチング装置では、一般的に、より多くの入力
信号線本数及びより多くのＶＰＩ／ＶＣＩ参照ビット数
に対応すればする程、この変換テーブルの容量として大
きいものが必要となる。そのため、１装置にて対応可能
な入力回線数及びＶＰＩ／ＶＣＩの参照ビット数には自
ずと限度がある。
セルスイッチング装置では、一般的に、より多くの入力
信号線本数及びより多くのＶＰＩ／ＶＣＩ参照ビット数
に対応すればする程、この変換テーブルの容量として大
きいものが必要となる。そのため、１装置にて対応可能
な入力回線数及びＶＰＩ／ＶＣＩの参照ビット数には自
ずと限度がある。
【００１３】この限度を克服し、より多くの信号線本数
及びより多くのＶＰＩ／ＶＣＩ参照ビット数に対応する
手段としては、複数のＡＴＭセルスイッチング装置を並
列及び縦列に接続する構成が従来用いられている。
及びより多くのＶＰＩ／ＶＣＩ参照ビット数に対応する
手段としては、複数のＡＴＭセルスイッチング装置を並
列及び縦列に接続する構成が従来用いられている。
【００１４】しかしながら、複数のＡＴＭセルスイッチ
ング装置を用いることによって、「より多くの入力回線
数及びより多くのＶＰＩ／ＶＣＩ参照ビット数に対応す
る」という目的を達成することができるが、この構成の
場合には高機能で高価なＡＴＭセルスイッチング装置が
複数必要となる。
ング装置を用いることによって、「より多くの入力回線
数及びより多くのＶＰＩ／ＶＣＩ参照ビット数に対応す
る」という目的を達成することができるが、この構成の
場合には高機能で高価なＡＴＭセルスイッチング装置が
複数必要となる。
【００１５】そこで、本発明の目的は上記の問題点を解
消し、簡易に実現することができ、所要の入力回線数並
びにＶＰＩ／ＶＣＩ参照ビット数に対応することができ
るＡＴＭセル伝送システム及びＡＴＭセルスイッチング
装置並びにそれに用いるＡＴＭセル切替方法を提供する
ことにある。
消し、簡易に実現することができ、所要の入力回線数並
びにＶＰＩ／ＶＣＩ参照ビット数に対応することができ
るＡＴＭセル伝送システム及びＡＴＭセルスイッチング
装置並びにそれに用いるＡＴＭセル切替方法を提供する
ことにある。
【００１６】
【課題を解決するための手段】本発明によるＡＴＭセル
伝送システムは、非同期転送モードにてセルデータを伝
送する有線回線と、システム内に搭載されかつ各種処理
を行うとともに無線回線を介して外部端末にデータを伝
送する複数のカードと、前記非同期転送モードにて用い
られるセルデータのスイッチングを行う際に前記セルデ
ータに付加されたヘッダ情報の仮想パス識別子及び仮想
チャネル識別子の書換えを行うセルスイッチとを含むＡ
ＴＭセル伝送システムであって、入力されたセルデータ
を蓄積しかつ当該セルデータを蓄積順に出力する出力セ
ルバッファと、前記入力されたセルデータを前記セルス
イッチ及び前記出力セルバッファのうちの一方に出力す
る切替手段と、前記セルスイッチから出力されるセルデ
ータを前記有線回線側に選択的に出力する第１の出力選
択手段と、前記出力セルバッファから出力されるセルデ
ータを前記複数のカード側に選択的に出力する第２の出
力選択手段とを備えている。
伝送システムは、非同期転送モードにてセルデータを伝
送する有線回線と、システム内に搭載されかつ各種処理
を行うとともに無線回線を介して外部端末にデータを伝
送する複数のカードと、前記非同期転送モードにて用い
られるセルデータのスイッチングを行う際に前記セルデ
ータに付加されたヘッダ情報の仮想パス識別子及び仮想
チャネル識別子の書換えを行うセルスイッチとを含むＡ
ＴＭセル伝送システムであって、入力されたセルデータ
を蓄積しかつ当該セルデータを蓄積順に出力する出力セ
ルバッファと、前記入力されたセルデータを前記セルス
イッチ及び前記出力セルバッファのうちの一方に出力す
る切替手段と、前記セルスイッチから出力されるセルデ
ータを前記有線回線側に選択的に出力する第１の出力選
択手段と、前記出力セルバッファから出力されるセルデ
ータを前記複数のカード側に選択的に出力する第２の出
力選択手段とを備えている。
【００１７】本発明によるＡＴＭセルスイッチング装置
は、非同期転送モードにて用いられるセルデータのスイ
ッチングを行う際に、前記セルデータに付加されたヘッ
ダ情報の仮想パス識別子及び仮想チャネル識別子の書換
えを行うセルスイッチを含むＡＴＭセルスイッチング装
置であって、入力されたセルデータを蓄積しかつ当該セ
ルデータを蓄積順に出力する出力セルバッファと、前記
入力されたセルデータを前記セルスイッチ及び前記出力
セルバッファのうちの一方に出力する切替手段と、前記
セルスイッチから出力されるセルデータを装置外側に選
択的に出力する第１の出力選択手段と、前記出力セルバ
ッファから出力されるセルデータを装置内側に選択的に
出力する第２の出力選択手段とを備えている。
は、非同期転送モードにて用いられるセルデータのスイ
ッチングを行う際に、前記セルデータに付加されたヘッ
ダ情報の仮想パス識別子及び仮想チャネル識別子の書換
えを行うセルスイッチを含むＡＴＭセルスイッチング装
置であって、入力されたセルデータを蓄積しかつ当該セ
ルデータを蓄積順に出力する出力セルバッファと、前記
入力されたセルデータを前記セルスイッチ及び前記出力
セルバッファのうちの一方に出力する切替手段と、前記
セルスイッチから出力されるセルデータを装置外側に選
択的に出力する第１の出力選択手段と、前記出力セルバ
ッファから出力されるセルデータを装置内側に選択的に
出力する第２の出力選択手段とを備えている。
【００１８】本発明によるＡＴＭセルスイッチング装置
のＡＴＭセル切替方法は、非同期転送モードにて用いら
れるセルデータのスイッチングを行う際に、前記セルデ
ータに付加されたヘッダ情報の仮想パス識別子及び仮想
チャネル識別子の書換えを行うセルスイッチを含むＡＴ
Ｍセルスイッチング装置のＡＴＭセル切替方法であっ
て、入力されたセルデータを前記セルスイッチ及び前記
入力されたセルデータを蓄積しかつ当該セルデータを蓄
積順に出力する出力セルバッファのうちの一方に切替え
て出力する第１のステップと、前記セルスイッチから出
力されるセルデータを装置外側に選択的に出力する第２
のステップと、前記出力セルバッファから出力されるセ
ルデータを装置内側に選択的に出力する第３のステップ
とを備えている。
のＡＴＭセル切替方法は、非同期転送モードにて用いら
れるセルデータのスイッチングを行う際に、前記セルデ
ータに付加されたヘッダ情報の仮想パス識別子及び仮想
チャネル識別子の書換えを行うセルスイッチを含むＡＴ
Ｍセルスイッチング装置のＡＴＭセル切替方法であっ
て、入力されたセルデータを前記セルスイッチ及び前記
入力されたセルデータを蓄積しかつ当該セルデータを蓄
積順に出力する出力セルバッファのうちの一方に切替え
て出力する第１のステップと、前記セルスイッチから出
力されるセルデータを装置外側に選択的に出力する第２
のステップと、前記出力セルバッファから出力されるセ
ルデータを装置内側に選択的に出力する第３のステップ
とを備えている。
【００１９】すなわち、本発明のＡＴＭセルスイッチン
グ装置は、入力回線本数並びに変換管理テーブルに使用
するＶＰＩ／ＶＣＩの参照ビット数が多い時に、複数の
ＡＴＭセルスイッチング装置を使用する代わりにバッフ
ァを使用している。
グ装置は、入力回線本数並びに変換管理テーブルに使用
するＶＰＩ／ＶＣＩの参照ビット数が多い時に、複数の
ＡＴＭセルスイッチング装置を使用する代わりにバッフ
ァを使用している。
【００２０】この構成をとることで、ＡＴＭセルのＶＰ
Ｉ／ＶＣＩ値の書換えが必要なセルに対してはＡＴＭセ
ルスイッチング装置を通してＶＰＩ／ＶＣＩの書換えを
実施することが可能となり、また、ＡＴＭセルのＶＰＩ
／ＶＣＩ値の書換えが不要なセルに対してはＡＴＭセル
スイッチング装置の代わりにバッファに一度集めて再度
分配器によって出力信号線を選定するだけとなる。よっ
て、ＡＴＭセルのスイッチングに際しては必要な機能に
応じてＡＴＭセルスイッチング装置とバッファとを切替
えることが可能となる。
Ｉ／ＶＣＩ値の書換えが必要なセルに対してはＡＴＭセ
ルスイッチング装置を通してＶＰＩ／ＶＣＩの書換えを
実施することが可能となり、また、ＡＴＭセルのＶＰＩ
／ＶＣＩ値の書換えが不要なセルに対してはＡＴＭセル
スイッチング装置の代わりにバッファに一度集めて再度
分配器によって出力信号線を選定するだけとなる。よっ
て、ＡＴＭセルのスイッチングに際しては必要な機能に
応じてＡＴＭセルスイッチング装置とバッファとを切替
えることが可能となる。
【００２１】したがって、本発明のＡＴＭセルスイッチ
ング装置では高価かつ高機能であるＡＴＭスイッチを複
数使用することなく、対応する信号線の本数を増やし、
参照ビット幅の制約にも対応した機能を実現することが
可能となる。特に、装置の内外を問わずにＡＴＭセルの
送受を行う構成の場合に有効である。
ング装置では高価かつ高機能であるＡＴＭスイッチを複
数使用することなく、対応する信号線の本数を増やし、
参照ビット幅の制約にも対応した機能を実現することが
可能となる。特に、装置の内外を問わずにＡＴＭセルの
送受を行う構成の場合に有効である。
【００２２】
【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図１は本発明の一実施例によ
るＡＴＭセルスイッチ装置の構成を示すブロック図であ
る。図１において、ＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ
Ｔｒａｎｓｆｅｒ Ｍｏｄｅ：非同期転送モード）セ
ルスイッチング装置１は入力選択器１１と、汎用ＡＴＭ
スイッチ１２と、出力選択器１３，１５と、出力セルバ
ッファ１４とから構成されている。
図面を参照して説明する。図１は本発明の一実施例によ
るＡＴＭセルスイッチ装置の構成を示すブロック図であ
る。図１において、ＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ
Ｔｒａｎｓｆｅｒ Ｍｏｄｅ：非同期転送モード）セ
ルスイッチング装置１は入力選択器１１と、汎用ＡＴＭ
スイッチ１２と、出力選択器１３，１５と、出力セルバ
ッファ１４とから構成されている。
【００２３】入力選択器１１は入力側のＰＨＹ（Ｐｈｙ
ｓｉｃａｌ Ｌａｙｅｒ Ｐｒｏｔｏｃｏｌ：物理層プ
ロトコル）２−１〜２−ｋに接続され、出力選択器１３
は出力側（装置外側）のＰＨＹ３−１〜３−ｍに接続さ
れ、出力選択器１５は出力側（装置内側）のＰＨＹ３−
（ｍ＋１）〜３−ｎに接続されている。尚、入力側のＰ
ＨＹ２−１〜２−ｋはそれぞれ回線番号＃１〜＃ｋに対
応し、出力側のＰＨＹ３−１〜３−ｎはそれぞれ回線番
号＃１〜＃ｎに対応している。
ｓｉｃａｌ Ｌａｙｅｒ Ｐｒｏｔｏｃｏｌ：物理層プ
ロトコル）２−１〜２−ｋに接続され、出力選択器１３
は出力側（装置外側）のＰＨＹ３−１〜３−ｍに接続さ
れ、出力選択器１５は出力側（装置内側）のＰＨＹ３−
（ｍ＋１）〜３−ｎに接続されている。尚、入力側のＰ
ＨＹ２−１〜２−ｋはそれぞれ回線番号＃１〜＃ｋに対
応し、出力側のＰＨＹ３−１〜３−ｎはそれぞれ回線番
号＃１〜＃ｎに対応している。
【００２４】入力側のＰＨＹ２−１〜２−ｋから入力選
択器１１に入力されたＡＴＭセルはそのヘッダが参照さ
れ、ＶＰＩ（Ｖｉｒｔｕａｌ Ｐａｔｈ Ｉｄｅｎｔｉ
ｆｉｅｒ：仮想パス識別子）／ＶＣＩ（Ｖｉｒｔｕａｌ
Ｃｈａｎｎｅｌ Ｉｄｅｎｔｉｆｉｅｒ：仮想チャネ
ル識別子）値の書換えが必要か否かが判定される。
択器１１に入力されたＡＴＭセルはそのヘッダが参照さ
れ、ＶＰＩ（Ｖｉｒｔｕａｌ Ｐａｔｈ Ｉｄｅｎｔｉ
ｆｉｅｒ：仮想パス識別子）／ＶＣＩ（Ｖｉｒｔｕａｌ
Ｃｈａｎｎｅｌ Ｉｄｅｎｔｉｆｉｅｒ：仮想チャネ
ル識別子）値の書換えが必要か否かが判定される。
【００２５】その結果、ＶＰＩ／ＶＣＩ値の書換えが必
要と判定されたＡＴＭセルは汎用ＡＴＭスイッチ１２に
送られ、汎用ＡＴＭスイッチ１２でＶＰＩ／ＶＣＩ値の
書換えが行われた後に出力選択器１３から出力側（装置
外側）のＰＨＹ３−１〜３−ｍに出力される。
要と判定されたＡＴＭセルは汎用ＡＴＭスイッチ１２に
送られ、汎用ＡＴＭスイッチ１２でＶＰＩ／ＶＣＩ値の
書換えが行われた後に出力選択器１３から出力側（装置
外側）のＰＨＹ３−１〜３−ｍに出力される。
【００２６】また、ＶＰＩ／ＶＣＩ値の書換えが不要と
判定されたＡＴＭセルは出力セルバッファ１４に送ら
れ、出力セルバッファ１４に蓄積された後に出力選択器
１５から出力側（装置内側）のＰＨＹ３−（ｍ＋１）〜
３−ｎに順次出力される。
判定されたＡＴＭセルは出力セルバッファ１４に送ら
れ、出力セルバッファ１４に蓄積された後に出力選択器
１５から出力側（装置内側）のＰＨＹ３−（ｍ＋１）〜
３−ｎに順次出力される。
【００２７】図２は図１の入力選択器１１の構成例を示
すブロック図である。図２において、入力選択器１１は
伝送制御回路１１ａと、受信回路１１ｂと、一時蓄積回
路１１ｃと、ヘッダ抽出／切替回路制御部１１ｄと、切
替回路１１ｅとから構成されている。
すブロック図である。図２において、入力選択器１１は
伝送制御回路１１ａと、受信回路１１ｂと、一時蓄積回
路１１ｃと、ヘッダ抽出／切替回路制御部１１ｄと、切
替回路１１ｅとから構成されている。
【００２８】伝送制御回路１１ａは入力側のＰＨＹ２−
１〜２−ｋに対してＡＴＭセルの送出可能状態にあるか
どうかを問合せ（例えば、ポーリング等の実施によ
る）、受信回路１１ｂは伝送制御回路１１ａからの問合
せに対して送信可能とする入力側のＰＨＹ２−１〜２−
ｋから送られてきたＡＴＭセルを受信する。
１〜２−ｋに対してＡＴＭセルの送出可能状態にあるか
どうかを問合せ（例えば、ポーリング等の実施によ
る）、受信回路１１ｂは伝送制御回路１１ａからの問合
せに対して送信可能とする入力側のＰＨＹ２−１〜２−
ｋから送られてきたＡＴＭセルを受信する。
【００２９】一時蓄積回路１１ｃは受信回路１１ｂで受
信した入力側のＰＨＹ２−１〜２−ｋからのＡＴＭセル
を一時蓄積し、ヘッダ抽出／切替回路制御部１１ｄは受
信回路１１ｂで受信した入力側のＰＨＹ２−１〜２−ｋ
からのＡＴＭセルのヘッダを抽出し、そのヘッダを参照
してそのＡＴＭセルのＶＰＩ／ＶＣＩ値の書換えが必要
か否かを判定する。
信した入力側のＰＨＹ２−１〜２−ｋからのＡＴＭセル
を一時蓄積し、ヘッダ抽出／切替回路制御部１１ｄは受
信回路１１ｂで受信した入力側のＰＨＹ２−１〜２−ｋ
からのＡＴＭセルのヘッダを抽出し、そのヘッダを参照
してそのＡＴＭセルのＶＰＩ／ＶＣＩ値の書換えが必要
か否かを判定する。
【００３０】切替回路１１ｅは一時蓄積回路１１ｃに一
時蓄積されているＡＴＭセルをヘッダ抽出／切替回路制
御部１１ｄからの切替指示に応じて汎用ＡＴＭスイッチ
１２または出力セルバッファ１４に出力する。
時蓄積されているＡＴＭセルをヘッダ抽出／切替回路制
御部１１ｄからの切替指示に応じて汎用ＡＴＭスイッチ
１２または出力セルバッファ１４に出力する。
【００３１】すなわち、切替回路１１ｅはヘッダ抽出／
切替回路制御部１１ｄでＶＰＩ／ＶＣＩ値の書換えが必
要と判定されると一時蓄積回路１１ｃからのＡＴＭセル
を汎用ＡＴＭスイッチ１２に送出し、ヘッダ抽出／切替
回路制御部１１ｄでＶＰＩ／ＶＣＩ値の書換えが不要と
判定されると一時蓄積回路１１ｃからのＡＴＭセルを出
力セルバッファ１４に送出する。
切替回路制御部１１ｄでＶＰＩ／ＶＣＩ値の書換えが必
要と判定されると一時蓄積回路１１ｃからのＡＴＭセル
を汎用ＡＴＭスイッチ１２に送出し、ヘッダ抽出／切替
回路制御部１１ｄでＶＰＩ／ＶＣＩ値の書換えが不要と
判定されると一時蓄積回路１１ｃからのＡＴＭセルを出
力セルバッファ１４に送出する。
【００３２】図３は図１の出力選択器１３の構成例を示
すブロック図である。図３において、出力選択器１３は
伝送制御回路１３ａと、切替回路１３ｂとから構成され
ている。
すブロック図である。図３において、出力選択器１３は
伝送制御回路１３ａと、切替回路１３ｂとから構成され
ている。
【００３３】伝送制御回路１３ａは出力側（装置外側）
のＰＨＹ３−１〜３−ｍに対してＡＴＭセルの受信可能
状態にあるかどうかを問合せ（例えば、ポーリング等の
実施による）、切替回路１３ｂは伝送制御回路１３ａか
らの問合せに対して受信可能とする出力側（装置外側）
のＰＨＹ３−１〜３−ｍに対してＡＴＭセルを送信す
る。つまり、切替回路１３ｂは送出すべきＡＴＭセルの
送出先が受信可能であればそのＡＴＭセルを送信し、受
信可能でなければそのＡＴＭセルの送信を待ち合わせ
る。
のＰＨＹ３−１〜３−ｍに対してＡＴＭセルの受信可能
状態にあるかどうかを問合せ（例えば、ポーリング等の
実施による）、切替回路１３ｂは伝送制御回路１３ａか
らの問合せに対して受信可能とする出力側（装置外側）
のＰＨＹ３−１〜３−ｍに対してＡＴＭセルを送信す
る。つまり、切替回路１３ｂは送出すべきＡＴＭセルの
送出先が受信可能であればそのＡＴＭセルを送信し、受
信可能でなければそのＡＴＭセルの送信を待ち合わせ
る。
【００３４】図４は図１の出力選択器１５の構成例を示
すブロック図である。図４において、出力選択器１５は
伝送制御回路１５ａと、切替回路１５ｂとから構成され
ている。
すブロック図である。図４において、出力選択器１５は
伝送制御回路１５ａと、切替回路１５ｂとから構成され
ている。
【００３５】伝送制御回路１５ａは出力側（装置内側）
のＰＨＹ３−（ｍ＋１）〜３−ｎに対してＡＴＭセルの
受信可能状態にあるかどうかを問合せ（例えば、ポーリ
ング等の実施による）、切替回路１５ｂは伝送制御回路
１５ａからの問合せに対して受信可能とする出力側（装
置内側）のＰＨＹ３−（ｍ＋１）〜３−ｎに対してＡＴ
Ｍセルを送信する。つまり、切替回路１５ｂは送出すべ
きＡＴＭセルの送出先が受信可能であればそのＡＴＭセ
ルを送信し、受信可能でなければそのＡＴＭセルの送信
を待ち合わせる。
のＰＨＹ３−（ｍ＋１）〜３−ｎに対してＡＴＭセルの
受信可能状態にあるかどうかを問合せ（例えば、ポーリ
ング等の実施による）、切替回路１５ｂは伝送制御回路
１５ａからの問合せに対して受信可能とする出力側（装
置内側）のＰＨＹ３−（ｍ＋１）〜３−ｎに対してＡＴ
Ｍセルを送信する。つまり、切替回路１５ｂは送出すべ
きＡＴＭセルの送出先が受信可能であればそのＡＴＭセ
ルを送信し、受信可能でなければそのＡＴＭセルの送信
を待ち合わせる。
【００３６】図５は本発明の一実施例で用いるＡＴＭセ
ルの構成を示す図である。図５において、ＡＴＭセルは
ヘッダ情報（Ｈｅａｄｅｒ）とそれに続くペイロード部
分（Ｐａｙｌｏａｄ）とから構成されている。
ルの構成を示す図である。図５において、ＡＴＭセルは
ヘッダ情報（Ｈｅａｄｅｒ）とそれに続くペイロード部
分（Ｐａｙｌｏａｄ）とから構成されている。
【００３７】ヘッダ情報はＧＦＣ（Ｇｅｎｅｒｉｃ Ｆ
ｌｏｗ Ｃｏｎｔｒｏｌ）と、ＶＰＩと、ＶＣＩと、Ｐ
ＴＩ（Ｐａｙｌｏａｄ Ｔｙｐｅ Ｉｄｅｎｔｉｆｉｅ
ｒ）と、ＣＬＰ（Ｃｅｌｌ Ｌｏｓｓ Ｐｒｉｏｒｉｔ
ｙ）と、ＨＥＣ（Ｈｅａｄｅｒ Ｅｒｒｏｒ Ｃｏｎｔ
ｒｏｌ）とからなる。
ｌｏｗ Ｃｏｎｔｒｏｌ）と、ＶＰＩと、ＶＣＩと、Ｐ
ＴＩ（Ｐａｙｌｏａｄ Ｔｙｐｅ Ｉｄｅｎｔｉｆｉｅ
ｒ）と、ＣＬＰ（Ｃｅｌｌ Ｌｏｓｓ Ｐｒｉｏｒｉｔ
ｙ）と、ＨＥＣ（Ｈｅａｄｅｒ Ｅｒｒｏｒ Ｃｏｎｔ
ｒｏｌ）とからなる。
【００３８】本発明の一実施例ではＧＦＣにＡＴＭセル
ヘッダ内のＶＰＩ／ＶＣＩ値の書換えが必要かどうかを
表わす書換え情報と、ＶＰＩ／ＶＣＩ値の書換えが不要
な場合の送出回線情報とが書込まれている。尚、書換え
情報及び送出回線情報はヘッダ情報の他のバイトに書込
んで用いる（例えば、ＶＰＩやＶＣＩを固定値とする
等）ことも可能である。
ヘッダ内のＶＰＩ／ＶＣＩ値の書換えが必要かどうかを
表わす書換え情報と、ＶＰＩ／ＶＣＩ値の書換えが不要
な場合の送出回線情報とが書込まれている。尚、書換え
情報及び送出回線情報はヘッダ情報の他のバイトに書込
んで用いる（例えば、ＶＰＩやＶＣＩを固定値とする
等）ことも可能である。
【００３９】図６は本発明の一実施例によるＡＴＭセル
の切替処理を示すフローチャートである。これら図１〜
図６を参照して本発明の一実施例によるＡＴＭセルの切
替処理について説明する。
の切替処理を示すフローチャートである。これら図１〜
図６を参照して本発明の一実施例によるＡＴＭセルの切
替処理について説明する。
【００４０】ＡＴＭセルの切替処理を行う場合、入力選
択器１１のポーリング回路１１ａが入力側のＰＨＹ２−
１〜２−ｋに対してポーリングを実施する（図６ステッ
プＳ１）。
択器１１のポーリング回路１１ａが入力側のＰＨＹ２−
１〜２−ｋに対してポーリングを実施する（図６ステッ
プＳ１）。
【００４１】入力側のＰＨＹ２−１〜２−ｋはポーリン
グが入力された時、出力すべきＡＴＭセルがあればその
ＡＴＭセルをＡＴＭセルスイッチ装置１に出力するの
で、入力選択器１１の受信回路１１ｂは入力側のＰＨＹ
２−１〜２−ｋからＡＴＭセルを取込む（図６ステップ
Ｓ２）。
グが入力された時、出力すべきＡＴＭセルがあればその
ＡＴＭセルをＡＴＭセルスイッチ装置１に出力するの
で、入力選択器１１の受信回路１１ｂは入力側のＰＨＹ
２−１〜２−ｋからＡＴＭセルを取込む（図６ステップ
Ｓ２）。
【００４２】受信回路１１ｂは入力側のＰＨＹ２−１〜
２−ｋから取込んだＡＴＭセルを一時蓄積回路１１ｃ及
びヘッダ抽出／切替回路制御部１１ｄに出力する。一時
蓄積回路１１ｃは受信回路１１ｂが入力側のＰＨＹ２−
１〜２−ｋから取込んだＡＴＭセルを一時蓄積し、ヘッ
ダ抽出／切替回路制御部１１ｄは受信回路１１ｂが入力
側のＰＨＹ２−１〜２−ｋから取込んだＡＴＭセルのヘ
ッダを抽出する（図６ステップＳ３）。
２−ｋから取込んだＡＴＭセルを一時蓄積回路１１ｃ及
びヘッダ抽出／切替回路制御部１１ｄに出力する。一時
蓄積回路１１ｃは受信回路１１ｂが入力側のＰＨＹ２−
１〜２−ｋから取込んだＡＴＭセルを一時蓄積し、ヘッ
ダ抽出／切替回路制御部１１ｄは受信回路１１ｂが入力
側のＰＨＹ２−１〜２−ｋから取込んだＡＴＭセルのヘ
ッダを抽出する（図６ステップＳ３）。
【００４３】ヘッダ抽出／切替回路制御部１１ｄは抽出
したヘッダをチェックし（図６ステップＳ４）、そのＡ
ＴＭセルのＶＰＩ／ＶＣＩ値の書換えが必要か否かを判
定する（図６ステップＳ５）。つまり、ヘッダ抽出／切
替回路制御部１１ｄではヘッダ情報のＧＦＣに基づいて
ヘッダ情報のＶＰＩ／ＶＣＩ値の書換えが必要なＡＴＭ
セルと、不要なＡＴＭセルとを区別する。
したヘッダをチェックし（図６ステップＳ４）、そのＡ
ＴＭセルのＶＰＩ／ＶＣＩ値の書換えが必要か否かを判
定する（図６ステップＳ５）。つまり、ヘッダ抽出／切
替回路制御部１１ｄではヘッダ情報のＧＦＣに基づいて
ヘッダ情報のＶＰＩ／ＶＣＩ値の書換えが必要なＡＴＭ
セルと、不要なＡＴＭセルとを区別する。
【００４４】ヘッダ抽出／切替回路制御部１１ｄはＶＰ
Ｉ／ＶＣＩ値の書換えが必要なＡＴＭセルと判定する
と、そのＡＴＭセルを汎用ＡＴＭスイッチ１２に送出す
るよう切替回路１１ｅに指示する。切替回路１１ｅはヘ
ッダ抽出／切替回路制御部１１ｄからの切替指示によっ
て、ＶＰＩ／ＶＣＩ値の書換えが必要と判定されたＡＴ
Ｍセルを汎用ＡＴＭスイッチ１２に送出する。
Ｉ／ＶＣＩ値の書換えが必要なＡＴＭセルと判定する
と、そのＡＴＭセルを汎用ＡＴＭスイッチ１２に送出す
るよう切替回路１１ｅに指示する。切替回路１１ｅはヘ
ッダ抽出／切替回路制御部１１ｄからの切替指示によっ
て、ＶＰＩ／ＶＣＩ値の書換えが必要と判定されたＡＴ
Ｍセルを汎用ＡＴＭスイッチ１２に送出する。
【００４５】汎用ＡＴＭスイッチ１２は切替回路１１ｅ
から送られてきたＡＴＭセルのヘッダ情報のＶＰＩ／Ｖ
ＣＩ値の書換えを行い（図６ステップＳ６）、その後に
ＶＰＩ／ＶＣＩ値を書換えたＡＴＭセルを出力選択器１
３に出力する（図６ステップＳ７）。
から送られてきたＡＴＭセルのヘッダ情報のＶＰＩ／Ｖ
ＣＩ値の書換えを行い（図６ステップＳ６）、その後に
ＶＰＩ／ＶＣＩ値を書換えたＡＴＭセルを出力選択器１
３に出力する（図６ステップＳ７）。
【００４６】出力選択器１３の切替回路１３ｂは伝送制
御回路１３ａからの問合せに対して受信可能とする出力
側（装置外側）のＰＨＹ３−１〜３−ｍに対してＡＴＭ
セルを送信する。つまり、切替回路１３ｂは送出すべき
ＡＴＭセルの送出先が受信可能であればそのＡＴＭセル
を送信し、受信可能でなければそのＡＴＭセルの送信を
待ち合わせる。
御回路１３ａからの問合せに対して受信可能とする出力
側（装置外側）のＰＨＹ３−１〜３−ｍに対してＡＴＭ
セルを送信する。つまり、切替回路１３ｂは送出すべき
ＡＴＭセルの送出先が受信可能であればそのＡＴＭセル
を送信し、受信可能でなければそのＡＴＭセルの送信を
待ち合わせる。
【００４７】また、ヘッダ抽出／切替回路制御部１１ｄ
はＶＰＩ／ＶＣＩ値の書換えが不要なＡＴＭセルと判定
すると、そのＡＴＭセルを出力セルバッファ１４に送出
するよう切替回路１１ｅに指示する。切替回路１１ｅは
ヘッダ抽出／切替回路制御部１１ｄからの切替指示によ
って、ＶＰＩ／ＶＣＩ値の書換えが不要と判定されたＡ
ＴＭセルを出力セルバッファ１４に送出する。
はＶＰＩ／ＶＣＩ値の書換えが不要なＡＴＭセルと判定
すると、そのＡＴＭセルを出力セルバッファ１４に送出
するよう切替回路１１ｅに指示する。切替回路１１ｅは
ヘッダ抽出／切替回路制御部１１ｄからの切替指示によ
って、ＶＰＩ／ＶＣＩ値の書換えが不要と判定されたＡ
ＴＭセルを出力セルバッファ１４に送出する。
【００４８】出力セルバッファ１４は切替回路１１ｅか
ら送られてきたＡＴＭセルを蓄積し（図６ステップＳ
８）、出力選択器１５は出力セルバッファ１４をポーリ
ングし、出力セルバッファ１４から受取ったＡＴＭセル
をそのヘッダ情報の送出回線情報にしたがって出力側
（装置内側）のＰＨＹ３−（ｍ＋１）〜３−ｎ宛に順次
出力する（図６ステップＳ９）。
ら送られてきたＡＴＭセルを蓄積し（図６ステップＳ
８）、出力選択器１５は出力セルバッファ１４をポーリ
ングし、出力セルバッファ１４から受取ったＡＴＭセル
をそのヘッダ情報の送出回線情報にしたがって出力側
（装置内側）のＰＨＹ３−（ｍ＋１）〜３−ｎ宛に順次
出力する（図６ステップＳ９）。
【００４９】すなわち、出力選択器１５の切替回路１５
ｂは伝送制御回路１５ａからの問合せに対して受信可能
とする出力側（装置内側）のＰＨＹ３−（ｍ＋１）〜３
−ｎに対してＡＴＭセルを送信する。つまり、切替回路
１５ｂは送出すべきＡＴＭセルの送出先が受信可能であ
ればそのＡＴＭセルを送信し、受信可能でなければその
ＡＴＭセルの送信を待ち合わせる。
ｂは伝送制御回路１５ａからの問合せに対して受信可能
とする出力側（装置内側）のＰＨＹ３−（ｍ＋１）〜３
−ｎに対してＡＴＭセルを送信する。つまり、切替回路
１５ｂは送出すべきＡＴＭセルの送出先が受信可能であ
ればそのＡＴＭセルを送信し、受信可能でなければその
ＡＴＭセルの送信を待ち合わせる。
【００５０】図７は本発明の一実施例によるＡＴＭセル
伝送システムの構成例を示すブロック図である。図７に
おいて、本発明の一実施例によるＡＴＭセル伝送システ
ムはＡＴＭセルスイッチ装置１と、図示せぬ有線伝送路
（ＡＴＭ伝送路等）に接続されたＰＨＹ３−１〜３−ｍ
と、システム内のＰＨＹ４−１〜４−Ｍと、システム
（装置）内に搭載されかつ各種処理を行うカード（ＣＡ
ＲＤ）５−１〜５−Ｍと、結合／分離装置（ＣＯＭＢ／
ＤＩＶ：Ｃｏｍｂｉｎｅｒ／Ｄｉｖｉｎｅｒ）６と、ア
ンテナ（ＡＮＴ）７とから構成されている。
伝送システムの構成例を示すブロック図である。図７に
おいて、本発明の一実施例によるＡＴＭセル伝送システ
ムはＡＴＭセルスイッチ装置１と、図示せぬ有線伝送路
（ＡＴＭ伝送路等）に接続されたＰＨＹ３−１〜３−ｍ
と、システム内のＰＨＹ４−１〜４−Ｍと、システム
（装置）内に搭載されかつ各種処理を行うカード（ＣＡ
ＲＤ）５−１〜５−Ｍと、結合／分離装置（ＣＯＭＢ／
ＤＩＶ：Ｃｏｍｂｉｎｅｒ／Ｄｉｖｉｎｅｒ）６と、ア
ンテナ（ＡＮＴ）７とから構成されている。
【００５１】カード５−１〜５−Ｍ各々はＰＨＹ５１−
１〜５１−Ｍと、セル分割／組立て回路（ＳＡＲ：Ｓｅ
ｇｍｅｎｔａｔｉｏｎ ａｎｄ Ｒｅａｓｓｅｍｂｌ
ｙ）５２−１〜５２−Ｍと、ＣＰＵ（中央処理装置）５
３−１〜５３−Ｍと、モデム（ＭＯＤＥＭ）＃１−１〜
＃１−Ｎ，＃２−１〜＃２−Ｎ，……，＃Ｍ−１〜＃Ｍ
−Ｎとから構成されている。
１〜５１−Ｍと、セル分割／組立て回路（ＳＡＲ：Ｓｅ
ｇｍｅｎｔａｔｉｏｎ ａｎｄ Ｒｅａｓｓｅｍｂｌ
ｙ）５２−１〜５２−Ｍと、ＣＰＵ（中央処理装置）５
３−１〜５３−Ｍと、モデム（ＭＯＤＥＭ）＃１−１〜
＃１−Ｎ，＃２−１〜＃２−Ｎ，……，＃Ｍ−１〜＃Ｍ
−Ｎとから構成されている。
【００５２】また、カード５−１〜５−Ｍ各々は無線に
よるデータの送受信を、モデム＃１−１〜＃１−Ｎ，＃
２−１〜＃２−Ｎ，……，＃Ｍ−１〜＃Ｍと結合／分離
装置６とアンテナ７とを介して外部との間で行い、有線
によるデータの送受信を、ＡＴＭセルスイッチ装置１と
ＰＨＹ３−１〜３−ｍ，４−１〜４−Ｍ，５１−１〜５
１−Ｍとセル分割／組立て回路５２−１〜５２−Ｍとを
介してシステム内及び有線伝送路との間で行う。
よるデータの送受信を、モデム＃１−１〜＃１−Ｎ，＃
２−１〜＃２−Ｎ，……，＃Ｍ−１〜＃Ｍと結合／分離
装置６とアンテナ７とを介して外部との間で行い、有線
によるデータの送受信を、ＡＴＭセルスイッチ装置１と
ＰＨＹ３−１〜３−ｍ，４−１〜４−Ｍ，５１−１〜５
１−Ｍとセル分割／組立て回路５２−１〜５２−Ｍとを
介してシステム内及び有線伝送路との間で行う。
【００５３】図８は本発明の一実施例によるＡＴＭセル
伝送システムにおけるＡＴＭセルの送信動作を示すフロ
ーチャートである。これら図７及び図８を用いて本発明
の一実施例によるＡＴＭセル伝送システムにおけるＡＴ
Ｍセルの送信動作について説明する。
伝送システムにおけるＡＴＭセルの送信動作を示すフロ
ーチャートである。これら図７及び図８を用いて本発明
の一実施例によるＡＴＭセル伝送システムにおけるＡＴ
Ｍセルの送信動作について説明する。
【００５４】カード５−１〜５−Ｍ各々のＣＰＵ５３−
１〜５３−ＭはＡＴＭセルを送出する場合（図８ステッ
プＳ１１）、ＡＴＭセルの送出先がシステム（装置）内
かどうかを判定する（図８ステップＳ１２）。
１〜５３−ＭはＡＴＭセルを送出する場合（図８ステッ
プＳ１１）、ＡＴＭセルの送出先がシステム（装置）内
かどうかを判定する（図８ステップＳ１２）。
【００５５】ＣＰＵ５３−１〜５３−ＭはＡＴＭセルの
送出先がシステム（装置）外であれば、ＶＰＩ／ＶＣＩ
値の書換えを不要とするためのＶＰＩ／ＶＣＩ書換え情
報及び回線情報をＡＴＭセルのＧＦＣに書込まず（図８
ステップＳ１３）、自装置内のメモリ（図示せず）に蓄
積する（図８ステップＳ１５）。
送出先がシステム（装置）外であれば、ＶＰＩ／ＶＣＩ
値の書換えを不要とするためのＶＰＩ／ＶＣＩ書換え情
報及び回線情報をＡＴＭセルのＧＦＣに書込まず（図８
ステップＳ１３）、自装置内のメモリ（図示せず）に蓄
積する（図８ステップＳ１５）。
【００５６】また、ＣＰＵ５３−１〜５３−ＭはＡＴＭ
セルの送出先がシステム（装置）内であれば、ＶＰＩ／
ＶＣＩ値の書換えを不要とするためのＶＰＩ／ＶＣＩ書
換え情報及び回線情報をＡＴＭセルのＧＦＣに書込み
（図８ステップＳ１４）、自装置内のメモリに蓄積する
（図８ステップＳ１５）。
セルの送出先がシステム（装置）内であれば、ＶＰＩ／
ＶＣＩ値の書換えを不要とするためのＶＰＩ／ＶＣＩ書
換え情報及び回線情報をＡＴＭセルのＧＦＣに書込み
（図８ステップＳ１４）、自装置内のメモリに蓄積する
（図８ステップＳ１５）。
【００５７】ＣＰＵ５３−１〜５３−ＭはＡＴＭセルス
イッチ装置１からのポーリングが入力されると（図８ス
テップＳ１６）、自装置がＡＴＭセル送出可能な状態で
なければ（図８ステップＳ１７）、ポーリング応答の送
出を抑止する（図８ステップＳ１８）。
イッチ装置１からのポーリングが入力されると（図８ス
テップＳ１６）、自装置がＡＴＭセル送出可能な状態で
なければ（図８ステップＳ１７）、ポーリング応答の送
出を抑止する（図８ステップＳ１８）。
【００５８】ＣＰＵ５３−１〜５３−Ｍは自装置がＡＴ
Ｍセル送出可能な状態であれば（図８ステップＳ１
７）、ポーリング応答をＡＴＭセルスイッチ装置１に返
す（図８ステップＳ１９）。その後、ＣＰＵ５３−１〜
５３−ＭはＡＴＭセルスイッチ装置１から送出許可信号
がくると（図８ステップＳ２０）、蓄積しているＡＴＭ
セルをＡＴＭセルスイッチ装置１に送出する（図８ステ
ップＳ２１）。
Ｍセル送出可能な状態であれば（図８ステップＳ１
７）、ポーリング応答をＡＴＭセルスイッチ装置１に返
す（図８ステップＳ１９）。その後、ＣＰＵ５３−１〜
５３−ＭはＡＴＭセルスイッチ装置１から送出許可信号
がくると（図８ステップＳ２０）、蓄積しているＡＴＭ
セルをＡＴＭセルスイッチ装置１に送出する（図８ステ
ップＳ２１）。
【００５９】ＡＴＭセルスイッチ装置１は上述したよう
に、ＰＨＹ４−１〜４−Ｍから取込んだＡＴＭセルのヘ
ッダを抽出してそのヘッダをチェックし、そのＡＴＭセ
ルのＶＰＩ／ＶＣＩ値の書換えが必要か否かを判定す
る。
に、ＰＨＹ４−１〜４−Ｍから取込んだＡＴＭセルのヘ
ッダを抽出してそのヘッダをチェックし、そのＡＴＭセ
ルのＶＰＩ／ＶＣＩ値の書換えが必要か否かを判定す
る。
【００６０】ＡＴＭセルスイッチ装置１はＶＰＩ／ＶＣ
Ｉ値の書換えが必要と判定されたＡＴＭセルを、汎用Ａ
ＴＭスイッチ１２及び出力選択器１３を介して有線伝送
路に接続されたＰＨＹ３−１〜３−ｍに送出し、ＶＰＩ
／ＶＣＩ値の書換えが不要と判定されたＡＴＭセルを、
出力セルバッファ１４を介して送出先に対応するＰＨＹ
４−１〜４−Ｍに送出する。
Ｉ値の書換えが必要と判定されたＡＴＭセルを、汎用Ａ
ＴＭスイッチ１２及び出力選択器１３を介して有線伝送
路に接続されたＰＨＹ３−１〜３−ｍに送出し、ＶＰＩ
／ＶＣＩ値の書換えが不要と判定されたＡＴＭセルを、
出力セルバッファ１４を介して送出先に対応するＰＨＹ
４−１〜４−Ｍに送出する。
【００６１】図９は本発明の他の実施例による入力選択
器の構成例を示すブロック図である。図９において、入
力選択器１６は伝送制御回路１６ａと、受信回路１６ｂ
と、ヘッダ抽出／切替回路制御部１６ｃと、切替回路１
６ｄとから構成されている。
器の構成例を示すブロック図である。図９において、入
力選択器１６は伝送制御回路１６ａと、受信回路１６ｂ
と、ヘッダ抽出／切替回路制御部１６ｃと、切替回路１
６ｄとから構成されている。
【００６２】伝送制御回路１６ａは入力側のＰＨＹ２−
１〜２−ｋに対してＡＴＭセルの送出可能状態にあるか
どうかを問合せ（例えば、ポーリング等の実施によ
る）、受信回路１６ｂは伝送制御回路１６ａからの問合
せに対して送信可能とする入力側のＰＨＹ２−１〜２−
ｋから送られてきたバイト単位のＡＴＭセルを受信す
る。
１〜２−ｋに対してＡＴＭセルの送出可能状態にあるか
どうかを問合せ（例えば、ポーリング等の実施によ
る）、受信回路１６ｂは伝送制御回路１６ａからの問合
せに対して送信可能とする入力側のＰＨＹ２−１〜２−
ｋから送られてきたバイト単位のＡＴＭセルを受信す
る。
【００６３】ヘッダ抽出／切替回路制御部１６ｃは受信
回路１６ｂで受信した入力側のＰＨＹ２−１〜２−ｋか
らのバイト単位のＡＴＭセルのヘッダを抽出し、そのヘ
ッダを参照してそのＡＴＭセルのＶＰＩ／ＶＣＩ値の書
換えが必要か否かを判定する。
回路１６ｂで受信した入力側のＰＨＹ２−１〜２−ｋか
らのバイト単位のＡＴＭセルのヘッダを抽出し、そのヘ
ッダを参照してそのＡＴＭセルのＶＰＩ／ＶＣＩ値の書
換えが必要か否かを判定する。
【００６４】切替回路１６ｄは受信回路１６ｂで受信し
た入力側のＰＨＹ２−１〜２−ｋからのバイト単位のＡ
ＴＭセルをヘッダ抽出／切替回路制御部１６ｃからの切
替指示に応じて汎用ＡＴＭスイッチ１２または出力セル
バッファ１４に出力する。
た入力側のＰＨＹ２−１〜２−ｋからのバイト単位のＡ
ＴＭセルをヘッダ抽出／切替回路制御部１６ｃからの切
替指示に応じて汎用ＡＴＭスイッチ１２または出力セル
バッファ１４に出力する。
【００６５】すなわち、切替回路１６ｄはヘッダ抽出／
切替回路制御部１６ｃでＶＰＩ／ＶＣＩ値の書換えが必
要と判定されると、バイト単位のＡＴＭセルを汎用ＡＴ
Ｍスイッチ１２に送出し、ヘッダ抽出／切替回路制御部
１６ｃでＶＰＩ／ＶＣＩ値の書換えが不要と判定される
と、バイト単位のＡＴＭセルを出力セルバッファ１４に
送出する。
切替回路制御部１６ｃでＶＰＩ／ＶＣＩ値の書換えが必
要と判定されると、バイト単位のＡＴＭセルを汎用ＡＴ
Ｍスイッチ１２に送出し、ヘッダ抽出／切替回路制御部
１６ｃでＶＰＩ／ＶＣＩ値の書換えが不要と判定される
と、バイト単位のＡＴＭセルを出力セルバッファ１４に
送出する。
【００６６】この場合、バイト単位のＡＴＭセルのヘッ
ダの先頭の情報であるＧＦＣがオール０であれば汎用Ａ
ＴＭスイッチ１２に送出し、ＧＦＣがオール０以外であ
れば出力セルバッファ１４に送出するようにすれば、Ａ
ＴＭセルを一時蓄積することなく、ＡＴＭセルの入力時
に汎用ＡＴＭスイッチ１２または出力セルバッファ１４
への切替えを即座に行うことができる。
ダの先頭の情報であるＧＦＣがオール０であれば汎用Ａ
ＴＭスイッチ１２に送出し、ＧＦＣがオール０以外であ
れば出力セルバッファ１４に送出するようにすれば、Ａ
ＴＭセルを一時蓄積することなく、ＡＴＭセルの入力時
に汎用ＡＴＭスイッチ１２または出力セルバッファ１４
への切替えを即座に行うことができる。
【００６７】このように、本発明のＡＴＭセルスイッチ
ング装置では特定のＡＴＭセルヘッダ割当て法を適用す
ることによって、ＡＴＭセルスイッチング装置でなく、
単にバッファを使用してスイッチング動作を実現するこ
とができる。このバッファを用いることによって、ＡＴ
Ｍセルスイッチング装置にて必要となるヘッダ情報のＶ
ＰＩ／ＶＣＩ値の書換え用の変換管理テーブルも不要と
なるので、管理不要となるメリットも大きい。
ング装置では特定のＡＴＭセルヘッダ割当て法を適用す
ることによって、ＡＴＭセルスイッチング装置でなく、
単にバッファを使用してスイッチング動作を実現するこ
とができる。このバッファを用いることによって、ＡＴ
Ｍセルスイッチング装置にて必要となるヘッダ情報のＶ
ＰＩ／ＶＣＩ値の書換え用の変換管理テーブルも不要と
なるので、管理不要となるメリットも大きい。
【００６８】尚、本発明のＡＴＭセルスイッチング装置
を適用する場合、ＡＴＭセルヘッダ情報は通常規定され
ている各情報の使用方法とは異なる使用が前提である。
本発明では通常とは異なるＡＴＭセルヘッダの付け方を
するため、一般回線への適用は困難であるが、特定装置
内のＡＴＭセル伝送等の限定された範囲では十分に実用
可能である。特に、装置の内外を問わずにＡＴＭセルの
送受を行う構成の場合に有効である。
を適用する場合、ＡＴＭセルヘッダ情報は通常規定され
ている各情報の使用方法とは異なる使用が前提である。
本発明では通常とは異なるＡＴＭセルヘッダの付け方を
するため、一般回線への適用は困難であるが、特定装置
内のＡＴＭセル伝送等の限定された範囲では十分に実用
可能である。特に、装置の内外を問わずにＡＴＭセルの
送受を行う構成の場合に有効である。
【００６９】
【発明の効果】以上説明したように本発明によれば、非
同期転送モードにて用いられるセルデータのスイッチン
グを行う際に、セルデータに付加されたヘッダ情報の仮
想パス識別子及び仮想チャネル識別子の書換えを行うセ
ルスイッチを含むＡＴＭセル伝送システムにおいて、入
力されたセルデータを、セルスイッチ及び入力されたセ
ルデータを蓄積しかつ当該セルデータを蓄積順に出力す
る出力セルバッファとのうちの一方に切替えて出力する
ことによって、簡易に実現することができ、所要の入力
回線数並びに仮想パス識別子及び仮想チャネル識別子の
参照ビット数に対応することができるという効果があ
る。
同期転送モードにて用いられるセルデータのスイッチン
グを行う際に、セルデータに付加されたヘッダ情報の仮
想パス識別子及び仮想チャネル識別子の書換えを行うセ
ルスイッチを含むＡＴＭセル伝送システムにおいて、入
力されたセルデータを、セルスイッチ及び入力されたセ
ルデータを蓄積しかつ当該セルデータを蓄積順に出力す
る出力セルバッファとのうちの一方に切替えて出力する
ことによって、簡易に実現することができ、所要の入力
回線数並びに仮想パス識別子及び仮想チャネル識別子の
参照ビット数に対応することができるという効果があ
る。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】図１の入力選択器の構成例を示すブロック図で
ある。
ある。
【図３】図１の出力選択器の構成例を示すブロック図で
ある。
ある。
【図４】図１の出力選択器の構成例を示すブロック図で
ある。
ある。
【図５】本発明の一実施例で用いるＡＴＭセルの構成を
示す図である。
示す図である。
【図６】本発明の一実施例によるＡＴＭセルの切替処理
を示すフローチャートである。
を示すフローチャートである。
【図７】本発明の一実施例によるＡＴＭセル伝送システ
ムの構成例を示すブロック図である。
ムの構成例を示すブロック図である。
【図８】本発明の一実施例によるＡＴＭセル伝送システ
ムにおけるＡＴＭセルの送信動作を示すフローチャート
である。
ムにおけるＡＴＭセルの送信動作を示すフローチャート
である。
【図９】本発明の他の実施例による入力選択器の構成例
を示すブロック図である。
を示すブロック図である。
【図１０】従来のＡＴＭセルの構成を示す図である。
【図１１】従来の変換管理テーブルの構成例を示す図で
ある。
ある。
【図１２】従来のＡＴＭセルスイッチ装置の動作を示す
図である。
図である。
【図１３】従来のＡＴＭセルスイッチ装置の構成例を示
す図である。
す図である。
１ ＡＴＭセルスイッチング装置
２−１〜２−ｋ 入力側のＰＨＹ
３−１〜３−ｎ 出力側のＰＨＹ
４−１〜４−Ｍ，５１−１〜５１−Ｍ ＰＨＹ
５−１〜５−Ｍ カード
６ 結合／分離装置
１１，１６ 入力選択器
１１ａ，１３ａ，１５ａ，１６ａ 伝送制御回路
１１ｂ，１６ｂ 受信回路
１１ｃ 一時蓄積回路
１１ｄ，１６ｃ ヘッダ抽出／切替回路制御部
１１ｅ，１３ｂ，１５ｂ，１６ｄ 切替回路
１２ 汎用ＡＴＭスイッチ
１３，１５ 出力選択器
１４ 出力セルバッファ
５２−１〜５２−Ｍ セル分割／組立て回路
５３−１〜５３−Ｍ ＣＰＵ
＃１−１〜＃１−Ｎ，
＃２−１〜＃２−Ｎ，
……，
＃Ｍ−１〜＃Ｍ−Ｎ モデム
Claims (26)
- 【請求項１】 非同期転送モードにてセルデータを伝送
する有線回線と、システム内に搭載されかつ各種処理を
行うとともに無線回線を介して外部端末にデータを伝送
する複数のカードと、前記非同期転送モードにて用いら
れるセルデータのスイッチングを行う際に前記セルデー
タに付加されたヘッダ情報の仮想パス識別子及び仮想チ
ャネル識別子の書換えを行うセルスイッチとを含むＡＴ
Ｍセル伝送システムであって、入力されたセルデータを
蓄積しかつ当該セルデータを蓄積順に出力する出力セル
バッファと、前記入力されたセルデータを前記セルスイ
ッチ及び前記出力セルバッファのうちの一方に出力する
切替手段と、前記セルスイッチから出力されるセルデー
タを前記有線回線側に選択的に出力する第１の出力選択
手段と、前記出力セルバッファから出力されるセルデー
タを前記複数のカード側に選択的に出力する第２の出力
選択手段とを有することを特徴とするＡＴＭセル伝送シ
ステム。 - 【請求項２】 前記入力されたセルデータのヘッダ情報
を基に前記仮想パス識別子及び前記仮想チャネル識別子
の書換えが必要か否かを判定しかつ前記仮想パス識別子
及び前記仮想チャネル識別子の書換えが不要と判定した
時に前記入力されたセルデータを前記出力セルバッファ
に出力するよう前記切替手段を制御する制御手段を含む
ことを特徴とする請求項１記載のＡＴＭセル伝送システ
ム。 - 【請求項３】 前記制御手段は、前記ヘッダ情報に予め
書込まれた前記仮想パス識別子及び前記仮想チャネル識
別子の書換えの要不要を示す情報を基に前記仮想パス識
別子及び前記仮想チャネル識別子の書換えが必要か否か
を判定することを特徴とする請求項２記載のＡＴＭセル
伝送システム。 - 【請求項４】 前記入力されたセルデータを一時記憶す
る一時記憶手段を含み、前記制御手段は前記入力された
セルデータが一時記憶手段に一時記憶されている間に前
記仮想パス識別子及び前記仮想チャネル識別子の書換え
の要不要を示す情報を基に前記仮想パス識別子及び前記
仮想チャネル識別子の書換えが必要か否かを判定するこ
とを特徴とする請求項３記載のＡＴＭセル伝送システ
ム。 - 【請求項５】 前記制御手段は前記ヘッダ情報のバイト
単位毎に前記仮想パス識別子及び前記仮想チャネル識別
子の書換えが必要か否かを判定することを特徴とする請
求項３記載のＡＴＭセル伝送システム。 - 【請求項６】 入力側に接続された装置から前記セルデ
ータをポーリングによって取込むことを特徴とする請求
項１から請求項５のいずれか記載のＡＴＭセル伝送シス
テム。 - 【請求項７】 前記第１の出力選択手段は、前記セルス
イッチに対応して設けられかつ前記セルスイッチからの
セルデータをその送出回線情報に応じた出力先に送出
し、 前記第２の出力選択手段は、 前記出力セルバッファに対
応して設けられかつ前記出力セルバッファからのセルデ
ータをその送出回線情報に応じた出力先に送出すること
を特徴とする請求項１から請求項６のいずれか記載のＡ
ＴＭセル伝送システム。 - 【請求項８】 前記第２の出力選択手段は、前記出力セ
ルバッファからのセルデータを当該セルデータのヘッダ
情報に予め付加された送出回線情報に応じた出力先に送
出することを特徴とする請求項７記載のＡＴＭセル伝送
システム。 - 【請求項９】 前記セルデータの送出先が前記複数のカ
ードのいずれかである時に前記仮想パス識別子及び前記
仮想チャネル識別子の書換えの不要を示す情報を前記ヘ
ッダ情報に付与しかつ前記セルデータの送出先が前記有
線回線である時に前記仮想パス識別子及び前記仮想チャ
ネル識別子の書換えの要を示す情報を前記ヘッダ情報に
付与する手段を含むことを特徴とする請求項１から請求
項８のいずれか記載のＡＴＭセル伝送システム。 - 【請求項１０】 非同期転送モードにて用いられるセル
データのスイッチングを行う際に、前記セルデータに付
加されたヘッダ情報の仮想パス識別子及び仮想チャネル
識別子の書換えを行うセルスイッチを含むＡＴＭセルス
イッチング装置であって、 入力されたセルデータを蓄積しかつ当該セルデータを蓄
積順に出力する出力セルバッファと、前記入力されたセ
ルデータを前記セルスイッチ及び前記出力セルバッファ
のうちの一方に出力する切替手段と、前記セルスイッチ
から出力されるセルデータを装置外側に選択的に出力す
る第１の出力選択手段と、前記出力セルバッファから出
力されるセルデータを装置内側に選択的に出力する第２
の出力選 択手段とを有することを特徴とするＡＴＭセル
スイッチング装置。 - 【請求項１１】 前記入力されたセルデータのヘッダ情
報を基に前記仮想パス識別子及び前記仮想チャネル識別
子の書換えが必要か否かを判定しかつ前記仮想パス識別
子及び前記仮想チャネル識別子の書換えが不要と判定し
た時に前記入力されたセルデータを前記出力セルバッフ
ァに出力するよう前記切替手段を制御する制御手段を含
むことを特徴とする請求項１０記載のＡＴＭセルスイッ
チング装置。 - 【請求項１２】 前記制御手段は、前記ヘッダ情報に予
め書込まれた前記仮想パス識別子及び前記仮想チャネル
識別子の書換えの要不要を示す情報を基に前記仮想パス
識別子及び前記仮想チャネル識別子の書換えが必要か否
かを判定することを特徴とする請求項１１記載のＡＴＭ
セルスイッチング装置。 - 【請求項１３】 前記入力されたセルデータを一時記憶
する一時記憶手段を含み、前記制御手段は前記入力され
たセルデータが一時記憶手段に一時記憶されている間に
前記仮想パス識別子及び前記仮想チャネル識別子の書換
えの要不要を示す情報を基に前記仮想パス識別子及び前
記仮想チャネル識別子の書換えが必要か否かを判定する
ことを特徴とする請求項１２記載のＡＴＭセルスイッチ
ング装置。 - 【請求項１４】 前記制御手段は前記ヘッダ情報のバイ
ト単位毎に前記仮想パス識別子及び前記仮想チャネル識
別子の書換えが必要か否かを判定することを特徴とする
請求項１２記載のＡＴＭセルスイッチング装置。 - 【請求項１５】 入力側に接続された装置から前記セル
データをポーリングによって取込むことを特徴とする請
求項１０から請求項１４のいずれか記載のＡＴＭセルス
イッチング装置。 - 【請求項１６】 前記第１の出力選択手段は、前記セル
スイッチに対応して設けられかつ前記セルスイッチから
のセルデータをその送出回線情報に応じた出力先に送出
し、 前記第２の出力選択手段は、 前記出力セルバッファに対
応して設けられかつ前記出力セルバッファからのセルデ
ータをその送出回線情報に応じた出力先に送出すること
を特徴とする請求項１０から請求項１５のいずれか記載
のＡＴＭセルスイッチング装置。 - 【請求項１７】 前記第２の出力選択手段は、前記出力
セルバッファからのセルデータを当該セルデータのヘッ
ダ情報に予め付加された送出回線情報に応じた出力先に
送出することを特徴とする請求項１６記載のＡＴＭセル
スイッチング装置。 - 【請求項１８】 非同期転送モードにて用いられるセル
データのスイッチングを行う際に、前記セルデータに付
加されたヘッダ情報の仮想パス識別子及び仮想チャネル
識別子の書換えを行うセルスイッチを含むＡＴＭセルス
イッチング装置のＡＴＭセル切替方法であって、 入力されたセルデータを前記セルスイッチ及び前記入力
されたセルデータを蓄積しかつ当該セルデータを蓄積順
に出力する出力セルバッファのうちの一方に切替えて出
力する第１のステップと、前記セルスイッチから出力さ
れるセルデータを装置外側に選択的に出力する第２のス
テップと、前記出力セルバッファから出力されるセルデ
ータを装置内側に選択的に出力する第３のステップとを
有することを特徴とするＡＴＭセル切替方法。 - 【請求項１９】 前記入力されたセルデータのヘッダ情
報を基に前記仮想パス識別子及び前記仮想チャネル識別
子の書換えが必要か否かを判定しかつ前記仮想パス識別
子及び前記仮想チャネル識別子の書換えが不要と判定し
た時に前記入力されたセルデータを前記出力セルバッフ
ァに出力するよう制御するステップを含むことを特徴と
する請求項１８記載のＡＴＭセル切替方法。 - 【請求項２０】 前記出力セルバッファの出力先を制御
するステップは、前記ヘッダ情報に予め書込まれた前記
仮想パス識別子及び前記仮想チャネル識別子の書換えの
要不要を示す情報を基に前記仮想パス識別子及び前記仮
想チャネル識別子の書換えが必要か否かを判定すること
を特徴とする請求項１９記載のＡＴＭセル切替方法。 - 【請求項２１】 前記入力されたセルデータを一時記憶
手段に一時記憶し、前記出力セルバッファの出力先を制
御するステップは、前記入力されたセルデータが一時記
憶手段に一時記憶されている間に前記仮想パス識別子及
び前記仮想チャネル識別子の書換えの要不要を示す情報
を基に前記仮想パス識別子及び前記仮想チャネル識別子
の書換えが必要か否かを判定することを特徴とする請求
項２０記載のＡＴＭセル切替方法。 - 【請求項２２】 前記出力セルバッファの出力先を制御
するステップは、前記ヘッダ情報のバイト単位毎に前記
仮想パス識別子及び前記仮想チャネル識別子の書換えが
必要か否かを判定することを特徴とする請求項２０記載
のＡＴＭセル切替方法。 - 【請求項２３】 入力側に接続された装置から前記セル
データをポーリングによって取込むことを特徴とする請
求項１８から請求項２２のいずれか記載のＡＴＭセル切
替方法。 - 【請求項２４】 前記第２のステップは、前記セルスイ
ッチからのセルデータをその送出回線情報に応じた出力
先に送出し、前記第３のステップは、前記出力セルバッ
ファからのセルデータをその送出回線情報に応じた出力
先に送出することを特徴とする請求項１８から請求項２
３のいずれか記載のＡＴＭセル切替方法。 - 【請求項２５】 前記第３のステップは、前記出力セル
バッファからのセルデータを当該セルデータのヘッダ情
報に予め付加された送出回線情報に応じた出力先に送出
することを特徴とする請求項２４記載のＡＴＭセル切替
方法。 - 【請求項２６】 前記セルデータの送出先が自システム
内である時に前記仮想パス識別子及び前記仮想チャネル
識別子の書換えの不要を示す情報を前記ヘッダ情報に付
与しかつ前記セルデータの送出先が自システム外である
時に前記仮想パス識別子及び前記仮想チャネル識別子の
書換えの要を示す情報を前記ヘッダ情報に付与するステ
ップを含むことを特徴とする請求項１８から請求項２４
のいずれか記載のＡＴＭセル切替方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12099299A JP3456163B2 (ja) | 1999-04-28 | 1999-04-28 | Ａｔｍセル伝送システム及びａｔｍセルスイッチング装置並びにそれに用いるａｔｍセル切替方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12099299A JP3456163B2 (ja) | 1999-04-28 | 1999-04-28 | Ａｔｍセル伝送システム及びａｔｍセルスイッチング装置並びにそれに用いるａｔｍセル切替方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000312209A JP2000312209A (ja) | 2000-11-07 |
| JP3456163B2 true JP3456163B2 (ja) | 2003-10-14 |
Family
ID=14800109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12099299A Expired - Fee Related JP3456163B2 (ja) | 1999-04-28 | 1999-04-28 | Ａｔｍセル伝送システム及びａｔｍセルスイッチング装置並びにそれに用いるａｔｍセル切替方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3456163B2 (ja) |
-
1999
- 1999-04-28 JP JP12099299A patent/JP3456163B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000312209A (ja) | 2000-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3109591B2 (ja) | Ａｔｍ交換機 | |
| US6724767B1 (en) | Two-dimensional queuing/de-queuing methods and systems for implementing the same | |
| US7400638B2 (en) | Apparatus and methods for managing packets in a broadband data stream | |
| CA2052349C (en) | Communication control system using an asynchronous transfer mode network. | |
| AU647267B2 (en) | Switching node in label multiplexing type switching network | |
| US5101404A (en) | Signalling apparatus for use in an ATM switching system | |
| JP3819484B2 (ja) | Ｍｐｅｇパケットをパケット化およびセグメント化する装置および方法 | |
| JP3129244B2 (ja) | 通信制御装置 | |
| US7782849B2 (en) | Data switch and switch fabric | |
| US5303236A (en) | Signalling apparatus for use in an ATM switching system | |
| JPH10224379A (ja) | Ａｔｍ再構成コントローラおよび再構成方法 | |
| US7023849B2 (en) | Packet switching apparatus, method of transmitting multicast packet at packet switching apparatus, and setup method of packet switching apparatus | |
| US6307860B1 (en) | Systems and methods for data transformation and transfer in networks | |
| US6788700B1 (en) | Interfacing between a network interface and a bus | |
| WO1995014269A1 (en) | A high-performance host interface for networks carrying connectionless traffic | |
| JP3456163B2 (ja) | Ａｔｍセル伝送システム及びａｔｍセルスイッチング装置並びにそれに用いるａｔｍセル切替方法 | |
| US5999515A (en) | Method and apparatus for shaping processing in which discard of ATM cell effectively performed | |
| JPH07221762A (ja) | パケット処理方法および通信インターフェイス装置 | |
| US6185223B1 (en) | Apparatus and method for providing fire wall protection for systems in communication with an a synchronous transfer mode system | |
| JP2770909B2 (ja) | Ａｔｍ交換機におけるセル順序保存制御装置 | |
| US6301259B1 (en) | Switch and switching method | |
| JP2000261438A (ja) | フレームデータ交換装置及び方法 | |
| JP2526483B2 (ja) | セル交換方式および装置 | |
| JPH10327175A (ja) | スイッチ及びスイッチング方法 | |
| KR100323762B1 (ko) | 비동기전송모드셀의사르장치및사르방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |