JP3453325B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP3453325B2 JP3453325B2 JP17462199A JP17462199A JP3453325B2 JP 3453325 B2 JP3453325 B2 JP 3453325B2 JP 17462199 A JP17462199 A JP 17462199A JP 17462199 A JP17462199 A JP 17462199A JP 3453325 B2 JP3453325 B2 JP 3453325B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon
- diode
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【0001】[0001]
【発明が属する技術分野】本発明は、ショットキー接合
を有する半導体装置、および該半導体装置の製造方法に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a Schottky junction and a method for manufacturing the semiconductor device.
【0002】[0002]
【従来の技術】現在、集積回路(IC)および大規模集
積回路(LSI)等の構成部品である半導体装置の1つ
として、ショットキーダイオードが用いられている。シ
ョットキーダイオードは、ショットキー接合を利用した
半導体装置の1種類であり、半導体材料から成る半導体
層と電極とがショットキー接触して形成されている。シ
リコン基板上のショットキーダイオードにおいて、半導
体層と電極とがショットキー接合している部分の構成
は、様々な問題を解決するための改良が加えられつつ、
今日に至っている。2. Description of the Related Art At present, a Schottky diode is used as one of semiconductor devices which are components of integrated circuits (ICs) and large scale integrated circuits (LSIs). A Schottky diode is one type of semiconductor device using a Schottky junction, and is formed by making a semiconductor layer made of a semiconductor material and an electrode in Schottky contact. In the Schottky diode on the silicon substrate, the configuration of the portion where the semiconductor layer and the electrode are in Schottky junction is improved while various problems are solved,
It has reached today.
【0003】半導体層とのショットキー接合用の電極
は、従来では、蒸着法を用いて成膜されたアルミニウム
の薄膜をパターン形成することによって、作成されてい
る。近年、集積回路の高集積化に伴うデザインルールの
縮小に起因して、スパッタリング法を用いて成膜された
アルミニウムの薄膜をパターン形成して、ショットキー
接合用電極を作成する方法が、主流になりつつある。ス
パッタリング法を用いて作成された電極は、他の方法を
用いて形成された電極よりも、段差被膜性、膜厚の均一
性、および膜質の均一性に優れている。An electrode for Schottky junction with a semiconductor layer is conventionally formed by patterning an aluminum thin film formed by an evaporation method. In recent years, due to the reduction in design rules accompanying the high integration of integrated circuits, a method of forming a Schottky junction electrode by patterning a thin film of aluminum formed by a sputtering method has become mainstream. It is becoming. The electrode formed by using the sputtering method is superior to the electrode formed by using another method in the step coverage, the film thickness uniformity, and the film quality uniformity.
【0004】特開平5−243556号公報は、半導体
基板の一平面上に陽極電極および陰極電極を配した構成
のショットキーダイオードを開示している。陽極電極お
よび陰極電極は、半導体基板およびショットキー接合用
の電極と外部配線等との間に介在される。陽極電極と半
導体基板との間には、ショットキー接合用の電極であり
半導体基板とショットキー接合する金属層が介在され
る。陰極電極は、従来であれば、半導体基板に直接オー
ミック接合していた。特開平5−243556号公報の
ショットキーダイオードでは、陰極電極と半導体基板と
の間に、半導体基板とショットキー接合する金属層が介
在される。ショットキーダイオードの動作時には、陰極
電極と半導体基板との間の金属層は僅かな抵抗値を有す
る抵抗と等価になるので、陰極電極と半導体基板とはオ
ーミック接触する。特開平5−243556号公報のシ
ョットキーダイオードは、半導体基板に直接オーミック
接合してもよい陰極電極と半導体装置との間にショット
キー接合用の金属層が介在されているので、ショットキ
ーダイオードの部品点数が増加している。Japanese Unexamined Patent Publication (Kokai) No. 5-243556 discloses a Schottky diode in which an anode electrode and a cathode electrode are arranged on one plane of a semiconductor substrate. The anode electrode and the cathode electrode are interposed between the semiconductor substrate and the electrode for Schottky junction and external wiring or the like. Between the anode electrode and the semiconductor substrate, an electrode for Schottky junction, which is a metal layer for Schottky junction with the semiconductor substrate, is interposed. Conventionally, the cathode electrode has been in direct ohmic contact with the semiconductor substrate. In the Schottky diode disclosed in JP-A-5-243556, a metal layer that makes a Schottky junction with the semiconductor substrate is interposed between the cathode electrode and the semiconductor substrate. During operation of the Schottky diode, the metal layer between the cathode electrode and the semiconductor substrate becomes equivalent to a resistor having a small resistance value, so that the cathode electrode and the semiconductor substrate make ohmic contact. The Schottky diode disclosed in Japanese Patent Laid-Open No. 5-243556 has a metal layer for Schottky junction interposed between the cathode electrode which may be directly ohmic-joined to the semiconductor substrate and the semiconductor device. The number of parts is increasing.
【0005】集積回路および大規模集積回路において、
ショットキーダイオードの半導体層は、ショットキーダ
イオードと配線との接続用の電極、または配線自体と、
オーミック接触している。ショットキー接合用電極の材
料であるアルミニウムは、接続用電極および配線の材料
としても使用される。一般的には、回路の製造工程にお
いて、ショットキー接合用電極と配線とは同時に形成さ
れる。ショットキー接合用電極と配線とが同時に形成さ
れる場合、ショットキー接合用電極と半導体層とがショ
ットキー接合する部分だけでなく、配線と半導体層とが
オーミック接合する部分においても、シリコンの吸上げ
に起因するアルミスパイク等の問題が生じている。この
ような問題を解決するために、配線および電極の材料と
して、0.1%〜9%または数重量%のシリコンを含有
するアルミニウムの合金(以後「Al−Si」と記す)
が多用されている。In integrated circuits and large scale integrated circuits,
The semiconductor layer of the Schottky diode is an electrode for connecting the Schottky diode and the wiring, or the wiring itself,
Ohmic contact. Aluminum, which is the material of the Schottky junction electrode, is also used as the material of the connecting electrode and wiring. Generally, in the process of manufacturing a circuit, the Schottky junction electrode and the wiring are formed at the same time. In the case where the Schottky junction electrode and the wiring are formed at the same time, not only the portion where the Schottky junction electrode and the semiconductor layer form the Schottky junction but also the portion where the wiring and the semiconductor layer form the ohmic junction, silicon absorption There are problems such as aluminum spikes caused by the increase. In order to solve such a problem, an aluminum alloy containing 0.1% to 9% or several weight% of silicon (hereinafter referred to as "Al-Si") is used as a material for wiring and electrodes.
Is often used.
【0006】[0006]
【発明が解決しようとする課題】半導体装置の製造工程
において、スパッタリング工程の成膜条件は、成膜され
る薄膜の使用用途に合わせて、設定されている。従来の
成膜条件に基づいて成膜されたAl−Siの薄膜をパタ
ーン形成することによってショットキー接合用の電極が
作成されている場合、該電極を備えたショットキーダイ
オードの電気的特性にばらつきが生じる。特に単一の集
積回路の基板上に複数のショットキーダイオードが設け
られる場合、ショットキーダイオードの順方向電圧の基
板面内分布が、集積回路において許容される分布よりも
悪くなる。このためにAl−Siから成る電極を備えた
ショットキーダイオードの電気的特性のばらつきの改善
が、望まれている。特開平5−243556号公報で
は、ショットキーダイオードの電気的特性のばらつき改
善は、述べられていない。In the manufacturing process of a semiconductor device, the film forming conditions in the sputtering process are set according to the intended use of the thin film to be formed. When an electrode for Schottky junction is formed by patterning an Al-Si thin film formed based on the conventional film forming conditions, the electrical characteristics of the Schottky diode including the electrode vary. Occurs. In particular, when a plurality of Schottky diodes are provided on the substrate of a single integrated circuit, the distribution of the forward voltage of the Schottky diodes in the substrate plane becomes worse than the distribution allowed in the integrated circuit. Therefore, it is desired to improve the variation in the electrical characteristics of the Schottky diode provided with the electrode made of Al-Si. Japanese Patent Laid-Open No. 5-243556 does not describe improvement of variations in electrical characteristics of Schottky diodes.
【0007】本発明の目的は、電気的特性のばらつきを
改善することができる半導体装置およびその製造方法を
提供することである。An object of the present invention is to provide a semiconductor device and its manufacturing method capable of improving the variation in electrical characteristics.
【0008】[0008]
【課題を解決するための手段】本発明は、シリコンを含
む半導体材料から成る半導体層と、シリコンを含有する
導電性材料から成り、半導体層とショットキー接合する
ショットキー接合用部品とを含み、前記ショットキー接
合用部品は、シリコンを含有する導電性材料の薄膜を半
導体層表面に成膜する第1工程と、成膜された薄膜の一
部分を除去する第2工程とによって形成され、前記薄膜
は、半導体層表面の薄膜が除去された領域にシリコン粒
が均一に残るように、シリコン粒を含有していることを
特徴とする半導体装置である。The present invention includes a semiconductor layer made of a semiconductor material containing silicon, and a Schottky junction part made of a conductive material containing silicon and making a Schottky junction with the semiconductor layer. The Schottky junction component is formed by a first step of forming a thin film of a conductive material containing silicon on a surface of a semiconductor layer and a second step of removing a part of the formed thin film. Is a semiconductor device containing silicon particles so that the silicon particles remain uniformly in a region of the surface of the semiconductor layer where the thin film has been removed.
【0009】本発明に従えば、ショットキー接合を有す
る半導体装置において、ショットキー接合用部品は、シ
リコンを含有する導電性材料からなる薄膜の形成工程と
該薄膜のパターニング工程とによって形成されている。
本明細書では、薄膜内のシリコン粒の含有状態を示し指
標として、該薄膜の一部分を除去した場合に半導体層表
面に残るシリコン粒、すなわちシリコン残渣の分布状態
を用いている。ショットキー接合用部品の元となる薄膜
は、半導体層表面内のショットキー接合用の部品がない
領域にシリコン残渣が均一に残るように、シリコン粒を
含有している。シリコン残渣が均一に残るようにシリコ
ン粒を含有した薄膜からショットキー接合用部品が形成
される場合、1枚の半導体ウエハ上に同時に製造される
複数の半導体装置の電気的特性のばらつきが抑えられ
る。この場合、不均一なシリコン残渣が残されるように
シリコン粒を含有した薄膜から形成されたショットキー
接合部品を有する従来技術の半導体装置よりも、本発明
の半導体装置の電気的特性の再現性が向上する。According to the present invention, in the semiconductor device having the Schottky junction, the Schottky junction component is formed by the step of forming a thin film made of a conductive material containing silicon and the step of patterning the thin film. .
In this specification, the distribution state of silicon particles, that is, silicon residues remaining on the surface of the semiconductor layer when a part of the thin film is removed is used as an index indicating the content state of silicon particles in the thin film. The thin film that is the source of the Schottky junction component contains silicon grains so that the silicon residue remains uniformly in the region of the surface of the semiconductor layer where there is no Schottky junction component. When a Schottky junction component is formed from a thin film containing silicon particles so that silicon residues remain uniformly, variation in electrical characteristics of a plurality of semiconductor devices manufactured simultaneously on one semiconductor wafer can be suppressed. . In this case, the reproducibility of the electrical characteristics of the semiconductor device of the present invention is more reproducible than that of the semiconductor device of the prior art having a Schottky junction component formed of a thin film containing silicon grains so that non-uniform silicon residues are left. improves.
【0010】また本発明の半導体装置は、前記薄膜に含
有されるシリコン粒は、前記半導体層表面の薄膜が除去
された領域にシリコン粒が鎖状に残るように、分布して
いることを特徴とする。Further, in the semiconductor device of the present invention, the silicon particles contained in the thin film are distributed such that the silicon particles remain in a chain shape in a region of the surface of the semiconductor layer where the thin film is removed. And
【0011】本発明に従えば、ショットキー接合を有す
る半導体装置において、ショットキー接合用の部品の元
となる薄膜は、シリコン残渣が鎖状に分布するように、
シリコン粒を含有している。これによって、1枚の半導
体ウエハ上に同時に製造される複数の半導体装置の電気
的特性のばらつきがさらに抑えられる。この場合、不均
一なシリコン残渣が残されるようにシリコン粒を含有し
た薄膜から形成されたショットキー接合部品を有する従
来技術の半導体装置よりも、本発明の半導体装置の電気
的特性の再現性がさらに向上する。According to the present invention, in a semiconductor device having a Schottky junction, in a thin film which is a source of a component for the Schottky junction, silicon residues are distributed in chains.
Contains silicon grains. As a result, variations in electrical characteristics of a plurality of semiconductor devices manufactured simultaneously on one semiconductor wafer can be further suppressed. In this case, the reproducibility of the electrical characteristics of the semiconductor device of the present invention is more reproducible than that of the semiconductor device of the prior art having a Schottky junction component formed of a thin film containing silicon grains so that a non-uniform silicon residue is left. Further improve.
【0012】また本発明の半導体装置は、前記薄膜は、
前記半導体層表面の薄膜が除去された領域に残るシリコ
ン粒の単位面積当たりの占有面積が単位面積の5%以上
10%以下の面積に選ばれるように、シリコン粒を含有
していることを特徴とする。In the semiconductor device of the present invention, the thin film is
Silicon particles are contained such that the occupied area per unit area of the silicon particles remaining in the region where the thin film on the surface of the semiconductor layer is removed is selected to be 5% or more and 10% or less of the unit area. And
【0013】本発明に従えば、ショットキー接合を有す
る半導体装置において、ショットキー接合用の部品の元
となる薄膜は、シリコン残渣の単位面積当たりの占有面
積が単位面積の5%以上10%以下の面積になるよう
に、シリコン粒を含有している。これによって、1枚の
半導体ウエハ上に同時に製造される複数の半導体装置の
電気的特性のばらつきがさらに抑えられ、かつ半導体装
置の電気的特性の再現性がさらに向上する。半導体装置
がショットキーダイオードである場合、シリコン残渣の
単位面積当たりの占有面積が単位面積の5%以上10%
以下になるように、薄膜がシリコン粒を含有していれ
ば、ショットキーダイオードの順方向電圧が、従来技術
のショットキーダイオードの順方向電圧よりも低くな
る。According to the present invention, in a semiconductor device having a Schottky junction, a thin film which is a source of a component for the Schottky junction has an occupied area of silicon residue per unit area of 5% or more and 10% or less of the unit area. The silicon particles are included so that the area becomes. As a result, variations in electrical characteristics of a plurality of semiconductor devices simultaneously manufactured on one semiconductor wafer are further suppressed, and reproducibility of electrical characteristics of the semiconductor devices is further improved. When the semiconductor device is a Schottky diode, the occupied area of silicon residue per unit area is 5% or more and 10% or more of the unit area.
As described below, if the thin film contains silicon grains, the forward voltage of the Schottky diode will be lower than the forward voltage of the prior art Schottky diode.
【0014】また本発明の半導体装置は、前記薄膜は、
前記半導体層表面の薄膜が除去された領域に残るシリコ
ン粒の占有厚さが薄膜の膜厚の5%以上10%以下の厚
さに選ばれるように、シリコン粒を含有していることを
特徴とする。In the semiconductor device of the present invention, the thin film is
Silicon particles are contained such that the occupied thickness of the silicon particles remaining in the region where the thin film on the surface of the semiconductor layer is removed is selected to be 5% or more and 10% or less of the film thickness of the thin film. And
【0015】本発明に従えば、ショットキー接合を有す
る半導体装置において、ショットキー接合用の部品の元
となる薄膜は、シリコン残渣の占有厚さが薄膜の膜厚の
5%以上10%以下の厚さになるように、シリコン粒を
含有している。これによって、1枚の半導体ウエハ上に
同時に製造される複数の半導体装置の電気的特性のばら
つきがさらに抑えられ、かつ半導体装置の電気的特性の
再現性がさらに向上する。半導体装置がショットキーダ
イオードである場合、シリコン残渣の占有厚さが薄膜の
膜厚の5%以上10%以下になるように薄膜がシリコン
粒を含有していれば、ショットキーダイオードの順方向
電圧が、従来技術のショットキーダイオードの順方向電
圧よりも低くなる。According to the present invention, in a semiconductor device having a Schottky junction, a thin film which is a source of a component for the Schottky junction has an occupied thickness of silicon residue of 5% or more and 10% or less of the film thickness of the thin film. It contains silicon grains so as to have a thickness. As a result, variations in electrical characteristics of a plurality of semiconductor devices simultaneously manufactured on one semiconductor wafer are further suppressed, and reproducibility of electrical characteristics of the semiconductor devices is further improved. When the semiconductor device is a Schottky diode, the forward voltage of the Schottky diode is required if the thin film contains silicon grains so that the occupied thickness of the silicon residue is 5% or more and 10% or less of the film thickness of the thin film. However, it is lower than the forward voltage of the prior art Schottky diode.
【0016】また本発明は、ショットキー接合を有する
半導体装置の製造方法において、シリコンを含む半導体
材料からなる半導体層の表面に、シリコンを含有する導
電性材料の薄膜を、マグネトロンスパッタ装置を用いて
成膜する第1工程と、成膜された薄膜の一部分を除去し
て、半導体層とショットキー接合するショットキー接合
用部品を半導体層上に残す第2工程とを含み、マグネト
ロンスパッタ装置の磁場の状態は、半導体層表面の薄膜
が除去された領域上にシリコン粒が均一に残るように、
成膜される薄膜にシリコン粒を含有させる状態に設定さ
れていることを特徴とする半導体装置の製造方法であ
る。Further, according to the present invention, in a method of manufacturing a semiconductor device having a Schottky junction, a thin film of a conductive material containing silicon is formed on the surface of a semiconductor layer made of a semiconductor material containing silicon by using a magnetron sputtering device. A magnetic field of a magnetron sputtering apparatus including a first step of forming a film and a second step of removing a part of the formed thin film and leaving a Schottky junction component for Schottky junction with the semiconductor layer on the semiconductor layer. The state is that the silicon particles remain uniformly on the region where the thin film on the surface of the semiconductor layer is removed,
A method of manufacturing a semiconductor device is characterized in that a thin film to be formed is set to contain silicon grains.
【0017】本発明に従えば、ショットキー接合を有す
る半導体装置の製造方法において、ショットキー接合用
の部品の元となる薄膜に含有されるシリコン粒の含有状
態が、薄膜の成膜時のマグネトロンスパッタ装置の磁場
の状態によって制御されている。マグネトロンスパッタ
装置の磁場の状態は、半導体層表面内の薄膜が除去され
た領域にシリコン粒が均一に残留可能になるように、シ
リコン粒を成膜される薄膜に含有させる状態に設定され
ている。半導体層表面内の薄膜が除去された領域上にシ
リコン粒を均一に残すには、たとえば、成膜される薄膜
がシリコン粒を均一に含有するように、磁場の状態が設
定されていればよい。このような状態の磁場の中で成膜
された薄膜の一部分の導電性材料をエッチング処理によ
って除去した場合、該薄膜の一部分が除去された領域
に、薄膜に含まれていたシリコン粒が、シリコン残渣と
して均一に残る。シリコン残渣が均一に残るように成膜
された薄膜からショットキー接合用部品が形成されてい
る場合、1枚の半導体ウエハ上に同時に製造される複数
の半導体装置の電気的特性のばらつきは、従来技術の製
造方法が用いられる場合よりも抑えられる。またシリコ
ン残渣が均一に残るようにショットキー接合用部品がシ
リコン粒を含有する場合、半導体装置の電気的特性の再
現性が、従来技術の製造方法を用いて製造された半導体
装置よりも向上する。According to the present invention, in the method of manufacturing a semiconductor device having a Schottky junction, the state of inclusion of silicon grains contained in the thin film which is the source of the component for the Schottky junction is such that the magnetron at the time of film formation of the thin film. It is controlled by the state of the magnetic field of the sputtering device. The state of the magnetic field of the magnetron sputtering apparatus is set so that the silicon particles are contained in the thin film to be formed so that the silicon particles can remain uniformly in the region where the thin film is removed in the surface of the semiconductor layer. . In order to uniformly leave the silicon particles on the region of the semiconductor layer surface where the thin film is removed, for example, the state of the magnetic field may be set so that the thin film to be formed contains silicon particles uniformly. . When the conductive material of a part of the thin film formed in the magnetic field in such a state is removed by etching treatment, the silicon particles contained in the thin film are converted into silicon in the region where the part of the thin film is removed. It remains uniformly as a residue. When a Schottky junction component is formed from a thin film formed so that silicon residues remain uniformly, variations in the electrical characteristics of a plurality of semiconductor devices manufactured simultaneously on one semiconductor wafer are It is less than if technology manufacturing methods were used. When the Schottky junction component contains silicon particles so that the silicon residue remains uniformly, the reproducibility of the electrical characteristics of the semiconductor device is improved as compared with the semiconductor device manufactured by using the conventional manufacturing method. .
【0018】また本発明の半導体装置の製造方法は、マ
グネトロンスパッタ装置の磁場の強度は、スパッタが行
われる間、予め定める強度に常に保持されることを特徴
とする。The semiconductor device manufacturing method of the present invention is characterized in that the strength of the magnetic field of the magnetron sputtering apparatus is always maintained at a predetermined strength during the sputtering.
【0019】本発明に従えば、ショットキー接合を有す
る半導体装置の製造方法において、スパッタが実行され
ている間の磁場の強度が、所定の強度に常に保たれてい
る。このような磁場の状態の元で成膜された薄膜は、シ
リコン残渣が均一に残る用に、シリコン粒を確実に含有
する。このような製造方法を用いて1枚の半導体ウエハ
上に複数の半導体装置が同時に製造される場合、半導体
装置の電気的特性のばらつきをさらに抑えることができ
る。またこの場合、半導体装置の電気的特性の再現性を
さらに向上させることができる。According to the present invention, in the method of manufacturing a semiconductor device having a Schottky junction, the strength of the magnetic field during sputtering is always maintained at a predetermined strength. The thin film formed under the condition of such a magnetic field surely contains silicon grains so that the silicon residue remains uniformly. When a plurality of semiconductor devices are simultaneously manufactured on one semiconductor wafer by using such a manufacturing method, it is possible to further suppress variations in the electrical characteristics of the semiconductor devices. Further, in this case, the reproducibility of the electrical characteristics of the semiconductor device can be further improved.
【0020】[0020]
【発明の実施の形態】図1は、本発明のショットキー接
合を用いた半導体装置22の拡大断面図である。図1の
例では、ショットキー接合を用いた半導体装置がショッ
トキーダイオード(以後「ダイオード」と略称する)2
2で実現され、ダイオード22は集積回路21の構成部
品の1つになっている。ダイオード22は、概略的に
は、シリコンを含む半導体材料から成る半導体層23
と、シリコンを含有する導電性材料から成るショットキ
ー接合用部品である電極28とを含む。半導体層23と
電極28とは、ショットキー接合している。半導体層2
3の表面内の電極28がない領域29を、以後「除去領
域29」と称する。1 is an enlarged sectional view of a semiconductor device 22 using a Schottky junction according to the present invention. In the example of FIG. 1, a semiconductor device using a Schottky junction is a Schottky diode (hereinafter abbreviated as “diode”) 2.
2, the diode 22 is one of the components of the integrated circuit 21. The diode 22 is generally a semiconductor layer 23 made of a semiconductor material containing silicon.
And an electrode 28 which is a Schottky junction component made of a conductive material containing silicon. The semiconductor layer 23 and the electrode 28 form a Schottky junction. Semiconductor layer 2
The region 29 in the surface of No. 3 where the electrode 28 is absent is hereinafter referred to as "removed region 29".
【0021】ショットキー接合用の電極28は、シリコ
ンを含有する導電性材料の薄膜を半導体層23の表面に
成膜する第1工程と、成膜された薄膜の一部分を除去
し、電極28を半導体層23上に残す第2工程とによっ
て形成されている。除去領域29は、第2工程におい
て、第1工程で成膜された薄膜が除去された領域に相当
する。ショットキー接合用の電極28は、シリコン粒を
含有している。The electrode 28 for Schottky junction is formed by a first step of forming a thin film of a conductive material containing silicon on the surface of the semiconductor layer 23, and removing a part of the formed thin film to form the electrode 28. It is formed by a second process that is left on the semiconductor layer 23. The removed region 29 corresponds to the region where the thin film formed in the first step is removed in the second step. The electrode 28 for Schottky junction contains silicon grains.
【0022】ダイオード22の電気的特性の改善、特に
順方向電圧の改善には、ショットキー接合用の電極28
に含有されるシリコン粒が寄与する。電極28のシリコ
ン粒の含有状態とシリコン残渣30の分布状態とには相
関があるので、シリコン残渣の分布状態と半導体装置2
2の電気的特性とには相関がある。シリコン残渣30と
は、シリコンを含有する導電性材料から成る薄膜の一部
分を導電性材料を除くようにエッチングした場合、薄膜
が除去された領域に残留するシリコン粒を意味する。本
明細書では、電極28および、および該電極28の元と
なる薄膜(以後「元薄膜」と称する)内のシリコン粒の
含有状態を示す指標として、電極28の形成後に除去領
域29に残るシリコン残渣30の分布状態を用いる。In order to improve the electrical characteristics of the diode 22, especially the forward voltage, the electrode 28 for Schottky junction is used.
The silicon particles contained in contribute. Since there is a correlation between the silicon particle content state of the electrode 28 and the distribution state of the silicon residue 30, the distribution state of the silicon residue and the semiconductor device 2
There is a correlation with the electrical characteristics of 2. The silicon residue 30 means silicon particles remaining in a region where the thin film is removed when a part of the thin film made of a conductive material containing silicon is etched so as to remove the conductive material. In the present specification, the silicon remaining in the removal region 29 after the electrode 28 is formed is used as an index indicating the content state of silicon particles in the electrode 28 and the thin film (hereinafter referred to as “original thin film”) that is the source of the electrode 28. The distribution state of the residue 30 is used.
【0023】電極28、すなわち元薄膜は、シリコン残
渣30が除去領域29に均一に残るように、シリコン粒
を含有している。元薄膜は、除去領域29上に残るシリ
コン残渣30が鎖状に分布するように、シリコン粒を含
有していることが好ましい。シリコン残渣30が均一に
かつ鎖状に残るようにするために、好ましくは、シリコ
ン残渣の単位面積当たりの占有面積が単位面積の5%以
上10%以下の範囲内の面積になるように、元薄膜はシ
リコン粒を含有している。また好ましくは、シリコン残
渣30が均一にかつ鎖状に残るようにするために、シリ
コン残渣の占有厚さが元薄膜の除去された部分の厚さの
5%以上10%以下の範囲内の厚さになるように、元薄
膜はシリコン粒を含有している。最も好ましくは、占有
面積が単位面積の5%以上10%以下になり、かつ占有
厚さが元薄膜の除去された部分の厚さの5%以上10%
以下になるように、元薄膜はシリコン粒を含有してい
る。The electrode 28, that is, the original thin film, contains silicon particles so that the silicon residue 30 remains uniformly in the removal region 29. The original thin film preferably contains silicon particles so that the silicon residue 30 remaining on the removed region 29 is distributed in a chain shape. In order for the silicon residue 30 to remain uniformly and in a chain shape, it is preferable that the area occupied by the silicon residue per unit area is within the range of 5% to 10% of the unit area. The thin film contains silicon grains. Further, preferably, in order for the silicon residue 30 to remain uniformly and in a chain shape, the occupied thickness of the silicon residue is within a range of 5% to 10% of the thickness of the removed portion of the original thin film. As described above, the original thin film contains silicon grains. Most preferably, the occupied area is 5% or more and 10% or less of the unit area, and the occupied thickness is 5% or more and 10% of the thickness of the removed portion of the original thin film.
As described below, the original thin film contains silicon grains.
【0024】本実施の形態は、ショットキー接合用電極
28を形成する導電性材料が、シリコンを含有するアル
ミニウム合金(以後「Al−Si」と記す)で実現され
ている場合の例になっている。ショットキー接合用電極
28がAl−Siで形成される場合、半導体層23表面
内の、電極28とショットキー接合する領域以外の領
域、特に導電性の他の部品とオーミック接合する領域に
おいて、シリコンの吸上げに起因するアルミスパイク等
の発生が防止される。This embodiment is an example in which the conductive material forming the Schottky junction electrode 28 is realized by an aluminum alloy containing silicon (hereinafter referred to as “Al—Si”). There is. When the Schottky junction electrode 28 is formed of Al-Si, silicon is formed in the surface of the semiconductor layer 23 other than the region where the Schottky junction is formed with the electrode 28, particularly in the region where ohmic junction is formed with another conductive component. It prevents the generation of aluminum spikes and the like due to the sucking of aluminum.
【0025】集積回路21は、ダイオード22の他に、
絶縁層24を有する。集積回路21内のダイオード22
の具体的構成は、以下のとおりである。半導体層23
は、N型の半導体基板25にN型エピタキシャル層26
を重ねて構成されている。半導体基板25は、集積回路
21の基板を兼ねている。絶縁層24はN型エピタキシ
ャル層26に積層されている。絶縁層24は、たとえば
酸化シリコンの薄膜で実現される。絶縁層24には、コ
ンタクト開口部27が設けられている。ダイオード22
のショットキー接合用の電極28の少なくとも1部分
は、コンタクト開口部27を介してN型エピタキシャル
層26に接触している。電極28の残余の部分は、絶縁
層24に積層される。電極28と半導体層23とが直接
接触している部分が、ダイオード22として機能する。The integrated circuit 21 includes, in addition to the diode 22,
It has an insulating layer 24. Diode 22 in integrated circuit 21
The specific configuration of is as follows. Semiconductor layer 23
Is an N-type semiconductor layer 25 and an N-type epitaxial layer 26 on the N-type semiconductor substrate 25.
It is composed by stacking. The semiconductor substrate 25 also serves as the substrate of the integrated circuit 21. The insulating layer 24 is laminated on the N-type epitaxial layer 26. The insulating layer 24 is realized by, for example, a thin film of silicon oxide. Contact openings 27 are provided in the insulating layer 24. Diode 22
At least a portion of the Schottky junction electrode 28 is in contact with the N-type epitaxial layer 26 through the contact opening 27. The remaining portion of the electrode 28 is laminated on the insulating layer 24. The portion where the electrode 28 and the semiconductor layer 23 are in direct contact functions as the diode 22.
【0026】ダイオード22の電極28の元薄膜は、好
ましくは、マグネトロンスパッタ装置31を用いたスパ
ッタリング法を用いて、成膜されている。図2は、マグ
ネトロンスパッタ装置31の断面図である。マグネトロ
ンスパッタ装置31は、ターゲット33と、収納容器3
4と、電力源35と、磁力源36とを少なくとも含む。
ターゲット33は、被成膜物である半導体ウエハ38の
表面に成膜するべき薄膜の材料から形成されている。収
納容器34は、プラズマの原料である気体と、ターゲッ
ト33と、半導体ウエハ38とを収納する。電力源35
は、ターゲット33と半導体ウエハ38との間に電場を
生じさせる。磁力源36は、ターゲット33と半導体ウ
エハ38との間の電場と直交する磁場を生じさせる。マ
グネトロンスパッタ装置31は、半導体ウエハ38を予
め定める温度に加熱するための加熱機構39を、さらに
有している構成であることが好ましい。加熱機構39の
加熱方式はどのような方式であってもよく、たとえばラ
ンプ加熱方式またはガス加熱方式が用いられる。本実施
の形態のマグネトロンスパッタ装置31は、ランプ加熱
方式を用いている。The original thin film of the electrode 28 of the diode 22 is preferably formed by a sputtering method using a magnetron sputtering device 31. FIG. 2 is a sectional view of the magnetron sputtering apparatus 31. The magnetron sputtering device 31 includes a target 33 and a storage container 3.
4, a power source 35, and a magnetic force source 36.
The target 33 is formed of a thin film material to be formed on the surface of the semiconductor wafer 38 which is the film formation target. The storage container 34 stores the gas that is the raw material of the plasma, the target 33, and the semiconductor wafer 38. Power source 35
Generate an electric field between the target 33 and the semiconductor wafer 38. The magnetic force source 36 generates a magnetic field orthogonal to the electric field between the target 33 and the semiconductor wafer 38. It is preferable that the magnetron sputtering apparatus 31 further has a heating mechanism 39 for heating the semiconductor wafer 38 to a predetermined temperature. The heating mechanism 39 may have any heating method, for example, a lamp heating method or a gas heating method is used. The magnetron sputtering device 31 of the present embodiment uses a lamp heating system.
【0027】磁力源36は、2重磁極型電磁石41とコ
イル電源42とを有する。ターゲット33は、2重磁極
型電磁石41と半導体ウエハ38との間に配置される。
2重磁極型電磁石41は、同心円状に配置された円筒状
の2つの電磁石コイル43,44から構成される。コイ
ル電源42は、各電磁石コイル43,44に、電力をそ
れぞれ供給する。以後、2重磁極電磁石41の内側の電
磁石コイル43に流れる電流を「インサイド電流Ii」
と称し、2重磁極電磁石41の外側の電磁石コイル44
に流れる電流を「アウトサイド電流Io」と称する。The magnetic force source 36 has a double magnetic pole type electromagnet 41 and a coil power source 42. The target 33 is arranged between the double magnetic pole type electromagnet 41 and the semiconductor wafer 38.
The double magnetic pole type electromagnet 41 is composed of two cylindrical electromagnet coils 43 and 44 arranged concentrically. The coil power supply 42 supplies electric power to the electromagnet coils 43 and 44, respectively. Hereinafter, the current flowing through the electromagnet coil 43 inside the double magnetic pole electromagnet 41 is referred to as “inside current Ii”.
And an electromagnet coil 44 outside the double-pole electromagnet 41.
The current flowing through is called "outside current Io".
【0028】マグネトロンスパッタ装置31は、ショッ
トキー接合を用いた半導体装置22の製造工程におい
て、半導体装置22が有するショットキー接合用の電極
28の元薄膜の形成工程で、用いられる。このために、
被成膜物である半導体ウエハ38は、具体的にはシリコ
ンのウエハで実現されている。ターゲット33は、ショ
ットキー接合用電極28の材料、本実施の形態ではAl
−Siから形成されている。また本実施の形態では、プ
ラズマの原料となる気体として、たとえばアルゴンガス
が用いられる。The magnetron sputtering apparatus 31 is used in the process of manufacturing the semiconductor device 22 using the Schottky junction and in the process of forming the original thin film of the electrode 28 for the Schottky junction included in the semiconductor device 22. For this,
The semiconductor wafer 38, which is the film formation target, is specifically realized by a silicon wafer. The target 33 is made of the material of the Schottky junction electrode 28, Al in the present embodiment.
-Si is formed. Further, in the present embodiment, for example, argon gas is used as a gas that is a raw material of plasma.
【0029】さらに本実施の形態では、電力源35は、
2重磁極型電磁石41を陰極に用い、半導体ウエハ38
を陽極に用いている。この場合2重磁極型電磁石41
は、スパッタ時に、スパッタカソードになる。電磁石コ
イル43,44に電流が流れる間、スパッタカソード4
1は磁場を作出し、磁場の中に放電物質であるアルゴン
ガスを集め、効率良く放電を行っている。2重磁極型電
磁石41は、スパッタ実行時に、電力源35の陰極(カ
ソード)と磁力源36とを兼ねている。半導体ウエハ3
8が接地されているならば、電力源35とコイル電源4
2とが一体化されて、電力源35が2つの電磁石コイル
43,44に電力を供給してもよい。Further, in the present embodiment, the power source 35 is
The double-pole electromagnet 41 is used as the cathode, and the semiconductor wafer 38
Is used for the anode. In this case, the double magnetic pole type electromagnet 41
Becomes a sputter cathode during sputtering. While the current flows through the electromagnet coils 43 and 44, the sputtering cathode 4
In No. 1, a magnetic field is created, and argon gas, which is a discharge substance, is collected in the magnetic field for efficient discharge. The double magnetic pole type electromagnet 41 also serves as the cathode (cathode) of the power source 35 and the magnetic force source 36 during execution of sputtering. Semiconductor wafer 3
If 8 is grounded, power source 35 and coil power source 4
2 may be integrated, and the power source 35 may supply power to the two electromagnet coils 43 and 44.
【0030】本実施の形態では、スパッタ時に形成され
る磁場は、ターゲット33の表面において磁場が垂直成
分と水平成分とを有しており、かつ垂直成分が零である
領域において最も強く放電集中するような条件下で、形
成されたものである。マグネトロン放電は、磁場が形成
された空間において、磁場の垂直成分が零である領域
で、最も強く放電集中する。磁場の垂直成分が零である
領域では、磁場の水平成分が最大になっている。なお本
明細書では、円板状の半導体ウエハ38の表面に平行な
方向を「水平方向」とし、ウエハ38の表面に垂直な方
向を「垂直方向」としている。なお図2の2点鎖線LL
は、2重磁極型電磁石41によって発生する磁場の任意
の磁力線を示している。In the present embodiment, the magnetic field formed during sputtering has the strongest discharge concentration in the region where the magnetic field has a vertical component and a horizontal component on the surface of the target 33 and the vertical component is zero. It is formed under such conditions. The magnetron discharge concentrates most strongly in the region where the vertical component of the magnetic field is zero in the space where the magnetic field is formed. In the region where the vertical component of the magnetic field is zero, the horizontal component of the magnetic field is maximum. In this specification, the direction parallel to the surface of the disk-shaped semiconductor wafer 38 is referred to as “horizontal direction”, and the direction perpendicular to the surface of the wafer 38 is referred to as “vertical direction”. The two-dot chain line LL in FIG.
Indicates an arbitrary magnetic force line of the magnetic field generated by the double magnetic pole type electromagnet 41.
【0031】図2のマグネトロンスパッタ装置31を用
いて、半導体ウエハ38上にAl−Siの薄膜を成膜す
る工程は、概略的には以下のとおりである。ターゲット
33は、収納容器34内に予め収納されている。最初
に、半導体ウエハ38とプラズマの原料気体とが収納容
器34内に封入され、かつ収納容器34内の圧力が規定
の圧力に調整される。半導体ウエハ38の中心と磁場の
中心軸とが一致するように、半導体ウエハ38の収納容
器34内の位置が調整される。封入されたウエハ38
は、加熱機構39によって予め定める温度に加熱され、
加熱後の温度が保たれる。次いで、電力源35が2重磁
極型電磁石41と半導体ウエハ38との間に電場を生じ
させ、磁力源36が該電場と直交する磁場を生じさせ
る。この結果、陰極から放出された電子は、電場と磁場
が生じている空間にトラップされつつ、原料気体を電離
するので、ターゲット33の表面近傍に高密度のプラズ
マが形成される。形成されたプラズマがターゲット33
表面をスパッタするので、半導体ウエハ38の表面に、
ターゲットの材質からなる薄膜が、成膜される。The steps of forming a thin film of Al--Si on the semiconductor wafer 38 using the magnetron sputtering apparatus 31 of FIG. 2 are roughly as follows. The target 33 is stored in the storage container 34 in advance. First, the semiconductor wafer 38 and the plasma source gas are sealed in the storage container 34, and the pressure in the storage container 34 is adjusted to a prescribed pressure. The position of the semiconductor wafer 38 in the storage container 34 is adjusted so that the center of the semiconductor wafer 38 and the center axis of the magnetic field coincide with each other. Enclosed wafer 38
Is heated to a predetermined temperature by the heating mechanism 39,
The temperature after heating is maintained. Then, the electric power source 35 produces an electric field between the double magnetic pole type electromagnet 41 and the semiconductor wafer 38, and the magnetic force source 36 produces a magnetic field orthogonal to the electric field. As a result, the electrons emitted from the cathode ionize the raw material gas while being trapped in the space where the electric field and the magnetic field are generated, so that high density plasma is formed near the surface of the target 33. The formed plasma is the target 33.
Since the surface is sputtered, the surface of the semiconductor wafer 38 is
A thin film made of the target material is formed.
【0032】このように成膜されたAl−Siの薄膜
は、ダイオード22の電極28に加工される。Al−S
i薄膜がマグネトロンスパッタ装置を用いた従来技術の
薄膜製造方法で成膜されている場合、ダイオード22の
電気的特性、特に順方向電圧は、Al−Si薄膜内のど
の部分を電極28として用いたかに応じて変化する。A
l−Si薄膜内のどの部分を電極28として用いたかに
基づくダイオード22の電気的特性のばらつきを、以後
「面内ばらつき」と称する。ダイオード22の製造工程
では、1枚のAl−Si薄膜を加工して、複数のダイオ
ードの電極28を形成する。従来技術の薄膜製造方法を
用いた半導体装置の製造工程では、複数のダイオード2
2に電気的特性の面内ばらつきが生じるので、ダイオー
ド22の信頼性が低下し、ダイオード22の再現性が低
下している。The Al—Si thin film thus formed is processed into the electrode 28 of the diode 22. Al-S
When the i thin film is formed by the conventional thin film manufacturing method using the magnetron sputtering apparatus, which part of the Al—Si thin film is used as the electrode 28 for the electrical characteristics of the diode 22, especially the forward voltage? Change according to. A
The variation in the electrical characteristics of the diode 22 based on which part of the l-Si thin film is used as the electrode 28 is hereinafter referred to as "in-plane variation". In the manufacturing process of the diode 22, one Al—Si thin film is processed to form the electrodes 28 of the plurality of diodes. In the semiconductor device manufacturing process using the conventional thin film manufacturing method, a plurality of diodes 2
2 causes in-plane variations in electrical characteristics, the reliability of the diode 22 is reduced, and the reproducibility of the diode 22 is reduced.
【0033】本実施の形態では、ダイオード22の完成
時に半導体層23の除去領域29上にシリコン残渣30
が均一に残るように、電極28の元薄膜が成膜されてい
る。シリコン残渣30の発生状態は、Al−Si薄膜の
成膜条件に関係がある。Al−Si薄膜がマグネトロン
スパッタ装置31を用いて成膜される場合、シリコン残
渣30の分布状態と、Al−Si薄膜の成膜時の磁場の
設定条件との間に、最も密接な因果関係がある。スパッ
タ時の磁場の強弱の変化に応じて、シリコン残渣30の
発生度合いが変化する。均一に分布するシリコン残渣3
0を発生させるために、Al−Siのスパッタリング工
程が行われている間、所定の状態の磁場が常に保持され
ることが好ましい。これによって、極めて均一なシリコ
ン残渣30が除去領域29に残るような薄膜を成膜する
ことが、可能になる。In this embodiment, when the diode 22 is completed, the silicon residue 30 is left on the removal region 29 of the semiconductor layer 23.
The original thin film of the electrode 28 is formed so as to remain uniformly. The generation state of the silicon residue 30 is related to the film forming conditions of the Al-Si thin film. When the Al-Si thin film is formed by using the magnetron sputtering apparatus 31, the closest causal relationship between the distribution state of the silicon residue 30 and the setting condition of the magnetic field at the time of forming the Al-Si thin film. is there. The generation degree of the silicon residue 30 changes according to the change in the strength of the magnetic field during sputtering. Uniformly distributed silicon residue 3
In order to generate 0, it is preferable that the magnetic field in a predetermined state is always maintained during the Al-Si sputtering process. This makes it possible to form a thin film in which a very uniform silicon residue 30 remains in the removal region 29.
【0034】スパッタ法を用いた薄膜の成膜条件のう
ち、スパッタ時の半導体ウエハ38の温度の条件も、シ
リコン残渣30の発生を促す条件に成得る。半導体ウエ
ハ38の温度の増減に応じてシリコン残渣30の発生度
合いは変化するが、スパッタ時の半導体ウエハ38の温
度を従来よりも増加させた場合、完成したダイオード2
2の順方向電圧の面内ばらつきはほとんど改善されな
い。このように、シリコン残渣30の発生を促す条件の
最適化のうち、磁場の設定条件の最適化だけに、ダイオ
ード22の電気的特性の面内ばらつきの改善の効果が認
められる。Among the thin film forming conditions using the sputtering method, the temperature condition of the semiconductor wafer 38 at the time of sputtering can be a condition for promoting the generation of the silicon residue 30. The generation degree of the silicon residue 30 changes according to the increase and decrease in the temperature of the semiconductor wafer 38. However, when the temperature of the semiconductor wafer 38 during sputtering is increased more than before, the completed diode 2
The in-plane variation of the forward voltage of 2 is hardly improved. As described above, among the optimization of the conditions for promoting the generation of the silicon residue 30, only the optimization of the setting condition of the magnetic field has the effect of improving the in-plane variation of the electric characteristics of the diode 22.
【0035】シリコン残渣30が除去領域29に均一に
残るように電極28の元薄膜を成膜するために、元薄膜
が成膜される間、マグネトロンスパッタ装置31の磁場
は、予め定める強度に保たれ続ける。シリコン残渣30
が均一にかつ鎖状に残るように元薄膜を成膜する場合、
単位面積当たり該単位面積の5%以上10%以下の占有
厚さでシリコン残渣30が残るように元薄膜を形成する
場合、および元薄膜の膜厚の5%以上10%以下の占有
厚さでシリコン残渣30が残るように元薄膜を形成する
場合の3つの各場合には、マグネトロンスパッタ装置3
1の磁場は、以下に説明する磁場条件のうちの少なくと
も1つを満たす。In order to form the original thin film of the electrode 28 so that the silicon residue 30 remains uniformly in the removed region 29, the magnetic field of the magnetron sputtering apparatus 31 is maintained at a predetermined strength while the original thin film is formed. Continue to drip. Silicon residue 30
When forming the original thin film so that
When the original thin film is formed so that the silicon residue 30 remains with an occupied thickness of 5% or more and 10% or less of the unit area per unit area, and with an occupied thickness of 5% or more and 10% or less of the film thickness of the original thin film. In each of the three cases of forming the original thin film so that the silicon residue 30 remains, the magnetron sputtering apparatus 3 is used.
The one magnetic field satisfies at least one of the magnetic field conditions described below.
【0036】元薄膜内のシリコン粒の含有状態の改善に
は、スパッタ時の磁場の強さおよび磁場の形状が最も重
要であり、かつ所定の状態の磁場は、スパッタが実行さ
れる間、常に保持されることが好ましい。つまりスパッ
タが行われる間、磁場は、可変されることなく、常に所
定の強さおよび形状を保持していることが重要である。
スパッタ時の磁場の条件として、具体的には、エロージ
ョン径φBと、磁場の偏心状態と、磁場の保持状態と、
磁場の強さとが用いられている。In order to improve the content of silicon grains in the original thin film, the strength of the magnetic field and the shape of the magnetic field at the time of sputtering are the most important, and the magnetic field in a predetermined state is always maintained during the sputtering. It is preferably retained. In other words, it is important that the magnetic field does not change during sputtering and always maintains a predetermined strength and shape.
As the conditions of the magnetic field at the time of sputtering, specifically, the erosion diameter φB, the eccentric state of the magnetic field, the holding state of the magnetic field,
The strength of the magnetic field is used.
【0037】エロージョン径φBは、磁場が形成されて
いる空間内のエロージョン領域の直径である。エロージ
ョン領域は、前記空間内において、垂直成分が0であり
水平成分が最大になっている領域である。磁場の形状を
規定するエロージョン径φBは、インサイド電流Iiと
アウトサイド電流Ioとの比率(以後「マグネット電流
比Ii/Io」と称する)によって定められる。マグネ
ット電流比Ii/Ioが等しくかつ2つの電流Ii,I
oの大きさが異なる複数通りの電流の組合わせがある場
合、各組合わせによって規定されるエロージョン径φB
は相互に等しい。たとえばインサイド電流Iiおよびア
ウトサイド電流Ioがどちらも2Aである組合わせと、
インサイド電流Iiおよびアウトサイド電流Ioがどち
らも4Aである組合わせとを比較した場合、これら2つ
の各組合わせによって規定されるエロージョン径φBは
相互に等しい。The erosion diameter φB is the diameter of the erosion region in the space where the magnetic field is formed. The erosion area is an area in which the vertical component is 0 and the horizontal component is maximum in the space. The erosion diameter φB that defines the shape of the magnetic field is determined by the ratio of the inside current Ii and the outside current Io (hereinafter referred to as “magnet current ratio Ii / Io”). Magnet current ratio Ii / Io is equal and two currents Ii, I
When there are a plurality of combinations of currents having different o values, the erosion diameter φB defined by each combination
Are equal to each other. For example, a combination in which both the inside current Ii and the outside current Io are 2A,
When comparing a combination in which both the inside current Ii and the outside current Io are 4 A, the erosion diameters φB defined by each of these two combinations are equal to each other.
【0038】磁場の放電形状径RBは、エロージョン径
φBの半分の値である。スパッタが行われる間、磁場の
放電形状径RBは、被成膜物の端から磁場の中心軸まで
の最大距離(以後「配置中心径」と称する)RWの等倍
以上でありかつ配置中心径RWの1.5倍以下の許容範
囲内の値に選ばれている。磁場の放電形状径RBは、好
ましくは、配置中心径RWの1.2倍以上でありかつ該
配置中心径RWの1.3倍以下の最適範囲内の値に選ば
れている。本実施の形態では、磁場の中心軸は被成膜物
である半導体ウエハ38の中心を貫いているので、配置
中心径RWは半導体ウエハ38の半径と等しい。The discharge shape diameter RB of the magnetic field is half the erosion diameter φB. While the sputtering is performed, the discharge shape diameter RB of the magnetic field is equal to or larger than the maximum distance (hereinafter referred to as “arrangement center diameter”) RW from the edge of the film formation object to the center axis of the magnetic field and the arrangement center diameter. It is selected as a value within an allowable range of 1.5 times or less of RW. The discharge shape diameter RB of the magnetic field is preferably selected to be a value within an optimum range of 1.2 times or more the arrangement center diameter RW and 1.3 times or less the arrangement center diameter RW. In the present embodiment, the central axis of the magnetic field penetrates the center of the semiconductor wafer 38 that is the film-forming target, so the arrangement center diameter RW is equal to the radius of the semiconductor wafer 38.
【0039】磁場の偏心状態は、インサイド電流Iiと
アウトサイド電流Ioとの組合わせによって定められ
る。インサイド電流Iiおよびアウトサイド電流Io
は、偏心のない予め定める強さの磁場を2重磁極電磁石
41が発生するように、それぞれ設定されている。The eccentricity of the magnetic field is determined by the combination of the inside current Ii and the outside current Io. Inside current Ii and outside current Io
Are set so that the double magnetic pole electromagnet 41 generates a magnetic field having a predetermined strength without eccentricity.
【0040】磁場の強さは、インサイド電流Iiの大き
さおよびアウトサイド電流Ioの大きさによって定めら
れる。インサイド電流Iiおよびアウトサイド電流Io
の大きさが大きいほど、これら2つの電流Ii,Ioの
組合わせによって規定される磁場が強くなる。たとえば
インサイド電流Iiおよびアウトサイド電流Ioがどち
らも2Aである組合わせと、インサイド電流Iiおよび
アウトサイド電流Ioがどちらも4Aである組合わせと
を比較した場合、前者の組合わせによって規定される磁
場の強さは、後者の組合わせによって規定される磁場の
強さよりも弱い。スパッタ時の磁場の強さが弱いほど、
ダイオード22の電気的特性の面内ばらつきが小さくな
る。インサイド電流Iiおよびアウトサイド電流Io
は、0A以上2A以下の許容範囲内の大きさにそれぞれ
選ばれている。The strength of the magnetic field is determined by the magnitude of the inside current Ii and the magnitude of the outside current Io. Inside current Ii and outside current Io
The larger the magnitude of, the stronger the magnetic field defined by the combination of these two currents Ii, Io. For example, when comparing a combination in which both the inside current Ii and the outside current Io are 2A and a combination in which both the inside current Ii and the outside current Io are 4A, the magnetic field defined by the former combination is compared. Is weaker than the strength of the magnetic field defined by the latter combination. The weaker the magnetic field strength during sputtering,
The in-plane variation in the electrical characteristics of the diode 22 is reduced. Inside current Ii and outside current Io
Are selected within the allowable range of 0 A or more and 2 A or less.
【0041】以上説明したように、磁場の形状、偏心状
態、および強さは、インサイド電流Iiとアウトサイド
電流Ioとの組合わせによって定められる。元薄膜のシ
リコン粒の含有状態を改善するには、スパッタが行われ
る間、磁場を変化させることなく、所定の状態に保持す
る必要がある。スパッタが行われる間、磁場を偏心なく
かつ所定の強さに保持するために、インサイド電流Ii
とアウトサイド電流Ioとは、スパッタ実行中に変化さ
れることなく、各電流Ii,Io毎に定められた値にそ
れぞれ常に保たれる。As described above, the shape, eccentricity, and strength of the magnetic field are determined by the combination of the inside current Ii and the outside current Io. In order to improve the state of inclusion of silicon grains in the original thin film, it is necessary to maintain a predetermined state without changing the magnetic field during the sputtering. In order to keep the magnetic field eccentric and at a predetermined strength during the sputtering, the inside current Ii
The outside current Io and the outside current Io are not changed during the execution of the sputtering and are always maintained at the values determined for the respective currents Ii and Io.
【0042】本実施の形態では、スパッタ実行中の磁場
の条件として、磁場の放電形状径と磁場の保持状態と磁
場の偏心状態と磁場の強さとの4つが挙げられている。
マグネトロンスパッタ装置31は、これら4つの磁場条
件のうち、少なくとも1つを満たすように磁場を発生さ
せればよい。磁場条件を多く満たすほど、ショットキー
ダイオードの電気的特性の面内ばらつきをより抑えるこ
とができる。4つの磁場条件をすべて満たすように磁場
が発生されている場合が最も好ましく、ショットキーダ
イオードの電気的特性の面内ばらつきを最も抑えること
ができる。In the present embodiment, there are four conditions of the magnetic field during the execution of sputtering, that is, the discharge shape diameter of the magnetic field, the magnetic field holding state, the magnetic field eccentricity state, and the magnetic field strength.
The magnetron sputtering device 31 may generate a magnetic field so as to satisfy at least one of these four magnetic field conditions. The more the magnetic field conditions are satisfied, the more the in-plane variation in the electrical characteristics of the Schottky diode can be suppressed. It is most preferable that the magnetic field is generated so as to satisfy all four magnetic field conditions, and the in-plane variation of the electrical characteristics of the Schottky diode can be suppressed most.
【0043】本実施の形態では、インサイド電流Iiが
2Aであり、アウトサイド電流Ioが2Aに設定されて
いるので、マグネット電流比Ii/Ioは、2A/2A
=1になっている。これによって、シリコン残渣30が
半導体層23の全表面において均一に分布可能になるの
で、ダイオード22の電気的特性が改善されるのと同時
に、ダイオード22の面内ばらつきが最小に抑制され
る。後述する図7に示すように、シリコン残渣30の占
有厚さが増加するほど、ダイオード22の順方向電圧が
減少する。上述した説明とは逆に、前述した元薄膜成膜
時のマグネトロンスパッタ装置31の磁場形成条件を可
変にした場合、1枚のウエハ38上に形成されるダイオ
ード22の面内ばらつきが大きくなるので、1枚のウエ
ハ38を用いて、相互に順方向電圧が異なる複数のダイ
オード22を得ることができる。In this embodiment, the inside current Ii is 2A and the outside current Io is set to 2A, so the magnet current ratio Ii / Io is 2A / 2A.
= 1. As a result, the silicon residue 30 can be uniformly distributed on the entire surface of the semiconductor layer 23, so that the electrical characteristics of the diode 22 are improved and, at the same time, the in-plane variation of the diode 22 is suppressed to the minimum. As shown in FIG. 7 described later, the forward voltage of the diode 22 decreases as the occupied thickness of the silicon residue 30 increases. Contrary to the above description, when the magnetic field forming conditions of the magnetron sputtering apparatus 31 at the time of forming the original thin film are changed, the in-plane variation of the diode 22 formed on one wafer 38 becomes large. By using one wafer 38, a plurality of diodes 22 having different forward voltages can be obtained.
【0044】図3は、図1の集積回路21のダイオード
22の製造工程を説明するための概略的な工程図であ
る。なお図3の工程図では、N型エピタキシャル層が一
方面に形成された半導体ウエハ38の一部分が半導体層
23に相当する。FIG. 3 is a schematic process diagram for explaining the manufacturing process of the diode 22 of the integrated circuit 21 of FIG. In the process diagram of FIG. 3, a part of the semiconductor wafer 38 having the N-type epitaxial layer formed on one surface corresponds to the semiconductor layer 23.
【0045】最初に、ステップA1で、半導体ウエハ3
8のN型エピタキシャル層26の表面が、絶縁性材料の
薄膜によって被膜される。絶縁性材料が酸化シリコンで
ある場合、絶縁性材料薄膜は、N型エピタキシャル層2
6の表面を酸化することによって得られる。ステップA
2で、成膜された絶縁性材料の薄膜内の所定位置の一部
分が除去され、この結果コンタクト開口部27が形成さ
れる。コンタクト開口部27の形成処理には、ホトレジ
ストを用いたエッチング処理が用いられる。これによっ
て絶縁層24が半導体ウエハ38上に形成される。ステ
ップA3で、絶縁層形成後の半導体ウエハ38に、元薄
膜形成のための前処理が施される。前処理は、たとえば
プラズマを用いて行われる。First, in step A1, the semiconductor wafer 3
The surface of the N-type epitaxial layer 26 of No. 8 is coated with a thin film of an insulating material. When the insulating material is silicon oxide, the insulating material thin film is the N-type epitaxial layer 2
It is obtained by oxidizing the surface of 6. Step A
In step 2, a part of the predetermined position in the formed thin film of the insulating material is removed, so that the contact opening 27 is formed. An etching process using a photoresist is used for forming the contact openings 27. As a result, the insulating layer 24 is formed on the semiconductor wafer 38. In step A3, the semiconductor wafer 38 on which the insulating layer has been formed is subjected to pretreatment for forming the original thin film. The pretreatment is performed using plasma, for example.
【0046】ステップA4で、前処理後の半導体ウエハ
38は、マグネトロンスパッタ装置31の収納容器34
内に搬入され、予め定める温度に加熱される。半導体ウ
エハ搬入後、収納容器34の真空引きが行われる。ステ
ップA5で、マグネトロンスパッタ装置31は、元薄膜
であるAi−Siの薄膜を、前処理後の半導体ウエハ3
8の絶縁層24に重ねて成膜する。マグネトロンスパッ
タ装置31が発生させる磁場の強度は、Al−Siのス
パッタが行われる間、所定の強度に常に保たれる。ステ
ップA6で、成膜されたAi−Si薄膜がパターニング
される。Al−Si薄膜のパターニングには、たとえば
フォトリソグラフィ法を用いたエッチング工程が用いら
れる。これによってダイオードの電極28が半導体ウエ
ハ38上に形成されるので、ダイオード22が完成す
る。In step A4, the preprocessed semiconductor wafer 38 is stored in the container 34 of the magnetron sputtering apparatus 31.
It is carried in and heated to a predetermined temperature. After the semiconductor wafer is loaded, the storage container 34 is evacuated. In step A5, the magnetron sputtering apparatus 31 uses the original thin film of Ai-Si for the preprocessed semiconductor wafer 3
8 is deposited on the insulating layer 24. The strength of the magnetic field generated by the magnetron sputtering apparatus 31 is always maintained at a predetermined strength during the Al-Si sputtering. In step A6, the formed Ai-Si thin film is patterned. For patterning the Al-Si thin film, an etching process using, for example, a photolithography method is used. As a result, the electrode 28 of the diode is formed on the semiconductor wafer 38, so that the diode 22 is completed.
【0047】ステップA6のパターニング時には、Al
−Si薄膜内のダイオードのショットキー接合用電極2
8となる部分を残すだけでなく、集積回路21の他の構
成部品、たとえば配線や他の電極となる部分も残すよう
にしてもよい。これによって、電極28と共に、集積回
路1の他の構成部品が得られる。集積回路21の他の構
成部品がAl−Si薄膜から形成される場合、ダイオー
ド完成後の半導体ウエハ38に対して、水素雰囲気中で
シンタリングが行われる。半導体ウエハ38上に集積回
路21の全構成部品が形成された後、半導体ウエハ38
の該全構成部品が配置された部分が切出される。これに
よって集積回路21が完成する。At the time of patterning in step A6, Al is used.
-Electrode 2 for Schottky junction of diode in Si thin film
In addition to leaving the portion to be 8 as well, other constituent parts of the integrated circuit 21, for example, portions to be wiring and other electrodes may be left. This provides the electrode 28 as well as other components of the integrated circuit 1. When another component of the integrated circuit 21 is formed of an Al—Si thin film, sintering is performed on the semiconductor wafer 38 after completion of the diode in a hydrogen atmosphere. After all the components of the integrated circuit 21 are formed on the semiconductor wafer 38, the semiconductor wafer 38
The portion in which all the components are arranged is cut out. As a result, the integrated circuit 21 is completed.
【0048】ダイオード22の製造工程における具体的
な条件の最適例の1つは、以下の通りである。ショット
キー接合用の電極28の材料は、シリコンを1重量%含
有するAl−Siである。スパッタ工程中に2重磁極型
電磁石41に与えられるインサイド電流およびアウトサ
イド電流の電流値はどちらも2Aであり、両電流の直流
成分の電圧は500Vである。真空引き後の収納容器3
4内の真空度は0.6Paである。加熱機構39による
基板の加熱温度は、100℃である。Al−Si薄膜の
パターニングは、一般的なフォトエッチング技術を用い
て行われる。シンタリング時の加熱温度は約420℃で
あり、加熱時間は1時間である。シンタリングは、水素
雰囲気中で行われる。One of the optimum examples of specific conditions in the manufacturing process of the diode 22 is as follows. The material of the electrode 28 for Schottky junction is Al-Si containing 1% by weight of silicon. Both the inside current and the outside current given to the double magnetic pole type electromagnet 41 during the sputtering process have a current value of 2 A, and the DC component voltage of both currents is 500V. Storage container 3 after vacuuming
The degree of vacuum in 4 is 0.6 Pa. The heating temperature of the substrate by the heating mechanism 39 is 100 ° C. Patterning of the Al-Si thin film is performed using a general photoetching technique. The heating temperature during sintering is about 420 ° C., and the heating time is 1 hour. Sintering is performed in a hydrogen atmosphere.
【0049】本実施の形態のダイオード22の評価のた
めに、以下に説明する第1および第2の実験を行った。
第1の実験は以下の通りである。第1の実験では、図3
で説明した半導体装置の製造工程内の薄膜形成工程に基
づき、複数の各半導体ウエハ38表面にAl−Si薄膜
を形成し、形成されたAl−Si薄膜をそれぞれ加工し
て、加工後のAl−Si薄膜に基づき、ダイオードの電
気的特性に関わる物性を測定している。Al−Si薄膜
の製造工程における成膜条件としては、従来技術の薄膜
製造方法に基づいて設定された成膜条件と、本実施の形
態の薄膜製造方法に基づいて設定された成膜条件とがそ
れぞれ用いられ、2通りの各条件下で少なくとも1枚の
半導体ウエハ38にAl−Si薄膜がそれぞれ成膜され
ている。In order to evaluate the diode 22 of this embodiment, first and second experiments described below were conducted.
The first experiment is as follows. In the first experiment, FIG.
The Al-Si thin film is formed on the surface of each of the plurality of semiconductor wafers 38 based on the thin film forming step in the manufacturing process of the semiconductor device described above, and the formed Al-Si thin films are respectively processed, and the processed Al- The physical properties related to the electrical characteristics of the diode are measured based on the Si thin film. As the film forming conditions in the manufacturing process of the Al-Si thin film, there are film forming conditions set based on the conventional thin film manufacturing method and film forming conditions set based on the thin film manufacturing method of the present embodiment. The Al-Si thin films are formed on at least one semiconductor wafer 38 under each of the two conditions.
【0050】[0050]
【表1】 [Table 1]
【0051】表1は、従来技術の薄膜製造方法に基づい
て設定された成膜条件と、本実施の形態の薄膜製造方法
に基づいて設定された成膜条件とを示す。表1に示す成
膜条件以外のダイオード22の形成条件のうち、Al−
Siのターゲット33のシリコン含有率は1重量%であ
り、ターゲット33とウエハ38との距離Dは55mm
に設定され、シンタリング温度は420℃に設定されて
いる。半導体ウエハ38は4インチのシリコンウエハで
あり、直径は100mmである。Table 1 shows film forming conditions set based on the conventional thin film manufacturing method and film forming conditions set based on the thin film manufacturing method of the present embodiment. Of the forming conditions of the diode 22 other than the film forming conditions shown in Table 1, Al-
The silicon content of the Si target 33 is 1% by weight, and the distance D between the target 33 and the wafer 38 is 55 mm.
And the sintering temperature is set to 420 ° C. The semiconductor wafer 38 is a 4-inch silicon wafer and has a diameter of 100 mm.
【0052】第1の実験では、従来技術および本実施の
形態の成膜条件にそれぞれ基づいて各半導体ウエハ38
表面に生成されたAl−Si薄膜をさらに加工して、各
半導体ウエハ38毎に複数のダイオード22を形成し、
形成された各ダイオード22の順方向電圧が測定されて
いる。ダイオード22の順方向電圧は、該ダイオード2
2に10μAの電流を順方向に流した場合の電圧値によ
って、規定されている。ダイオード22の電極の面積
は、10μm×10μmである。In the first experiment, each semiconductor wafer 38 was formed based on the film forming conditions of the conventional technique and this embodiment.
The Al-Si thin film formed on the surface is further processed to form a plurality of diodes 22 for each semiconductor wafer 38,
The forward voltage of each diode 22 formed is measured. The forward voltage of the diode 22 is
2 is defined by the voltage value when a current of 10 μA is applied in the forward direction. The area of the electrode of the diode 22 is 10 μm × 10 μm.
【0053】さらに第1の実験では、ダイオード形成時
にAl−Si薄膜の一部分を部分的に剥離した時点で、
除去領域29上に残るシリコン残渣30の厚みおよび面
積が測定されている。除去領域29上のシリコン残渣3
0の厚みは、段差測定器を用いて測定される。なお第1
の実験におけるAl−Si薄膜の膜厚は、約1.4μm
である。除去領域29上のシリコン残渣30の占有面積
は、除去領域29上のシリコン残渣30の発生状況を、
光学顕微鏡および走査型電子顕微鏡によって観察して測
定される。予め定める単位面積に対するシリコン残渣3
0の占有面積の割合は、倍率が10000倍の場合の走
査型電子顕微鏡の視野の面積に対する測定されたシリコ
ン残渣30の面積の割合によって規定されている。Further, in the first experiment, at the time when a part of the Al-Si thin film was partially peeled during the formation of the diode,
The thickness and area of the silicon residue 30 remaining on the removed region 29 are measured. Silicon residue 3 on the removal area 29
The thickness of 0 is measured using a step measuring device. The first
The thickness of the Al-Si thin film in the experiment of about 1.4 μm
Is. The occupying area of the silicon residue 30 on the removal region 29 indicates the generation status of the silicon residue 30 on the removal region 29.
It is observed and measured by an optical microscope and a scanning electron microscope. Silicon residue for a predetermined unit area 3
The ratio of the occupied area of 0 is defined by the ratio of the measured area of the silicon residue 30 to the area of the visual field of the scanning electron microscope when the magnification is 10,000 times.
【0054】1枚の半導体ウエハ38において、測定対
象のダイオード22は、ウエハ38の先端部、ウエハ3
8の中央部、およびウエハ38のファセット部の3つの
測定部内に、それぞれ形成されている。このために、シ
リコン残渣30の測定対象となる除去領域29も、ウエ
ハ38の先端部、ウエハ38の中央部、およびウエハ3
8のファセット部の3つの測定部内にそれぞれある。ウ
エハの先端部51、ウエハの中央部52、およびウエハ
のファセット部53は、図4に示すように、ウエハ38
の中心線55にほぼ平行に並んでいる。中央部52はウ
エハ38の中心近傍に位置し、先端部51およびファセ
ット部53は、ウエハ38の端と中心線45との交点近
傍にそれぞれ位置する。In one semiconductor wafer 38, the diode 22 to be measured is the tip portion of the wafer 38, the wafer 3
8 and a facet portion of the wafer 38 in the three measuring portions. For this reason, the removal region 29 of the silicon residue 30 that is to be measured also includes the tip portion of the wafer 38, the central portion of the wafer 38, and the wafer 3.
It is in each of the three measuring parts of the eight facet parts. As shown in FIG. 4, the wafer tip 51, the wafer center 52, and the wafer facet 53 are located on the wafer 38.
Are arranged substantially parallel to the center line 55 of the. The central portion 52 is located near the center of the wafer 38, and the tip portion 51 and the facet portion 53 are located near the intersection of the edge of the wafer 38 and the center line 45.
【0055】図5(A)〜(C)は、第1実験におい
て、表1の改善条件に基づいて成膜されたAl−Si薄
膜の一部分が除去された後の半導体ウエハ38内の除去
領域29の拡大図である。図5(A)は、光学顕微鏡に
よって、除去領域29を500倍の倍率で観察した状態
を示す。図5(B)は、走査電子顕微鏡(SEM)によ
って、除去領域29を2000倍の倍率で観察した状態
を示す。図5(C)は走査電子顕微鏡によって、除去領
域29を10000倍の倍率で観察した状態を示す。図
6(A)〜(C)は、第1実験において、表1の従来技
術条件に基づいて成膜されたAl−Si薄膜の一部分が
除去された後の半導体ウエハ内の除去領域の拡大図であ
る。図6(A)は、光学顕微鏡によって、除去領域を5
00倍の倍率で観察した状態を示す。図6(B)および
図6(C)は、走査電子顕微鏡によって、除去領域を2
000倍および10000倍の倍率で観察した状態を示
す。FIGS. 5A to 5C show the removed region in the semiconductor wafer 38 after a part of the Al-Si thin film formed based on the improvement conditions in Table 1 is removed in the first experiment. FIG. 29 is an enlarged view of 29. FIG. 5A shows a state in which the removed region 29 is observed at a magnification of 500 times with an optical microscope. FIG. 5B shows a state in which the removed region 29 is observed at a magnification of 2000 times with a scanning electron microscope (SEM). FIG. 5C shows a state in which the removed region 29 is observed at a magnification of 10,000 times with a scanning electron microscope. 6A to 6C are enlarged views of the removed region in the semiconductor wafer after a part of the Al-Si thin film formed based on the conventional condition of Table 1 is removed in the first experiment. Is. In FIG. 6 (A), the removal area is 5
The state observed at a magnification of 00 is shown. 6 (B) and 6 (C) show that the removal area is 2 by a scanning electron microscope.
The state observed at magnifications of 000 and 10000 is shown.
【0056】除去領域29内の単位面積当たりのシリコ
ン残渣30の占有面積の単位面積に対する割合(以後
「占有面積比」と称する)は、図5(A)〜(C)およ
び図6(A)〜(C)を根拠に算出されている。図5に
示す改善条件に基づいて成膜されたAl−Si薄膜の除
去領域29におけるシリコン残渣の占有面積比は、8.
30%である。図6に示す従来技術条件に基づいて成膜
されたAl−Si薄膜の除去領域におけるシリコン残渣
の占有面積比は、4.10%である。The ratio of the occupied area of the silicon residue 30 per unit area in the removal region 29 to the unit area (hereinafter referred to as "occupied area ratio") is shown in FIGS. 5 (A) to 5 (C) and FIG. 6 (A). Calculated based on (C). The occupied area ratio of the silicon residue in the removed region 29 of the Al—Si thin film formed based on the improvement conditions shown in FIG.
30%. The occupied area ratio of the silicon residue in the removed region of the Al—Si thin film formed based on the conventional technology condition shown in FIG. 6 is 4.10%.
【0057】図6を参照すると、従来技術条件で成膜さ
れたAl−Si薄膜の除去領域では、シリコン残渣30
は粒子状に分布していることが分かる。図5を参照する
と、改善条件で成膜されたAl−Si薄膜の除去領域2
9では、シリコン残渣30は鎖状に分布していることが
分かる。図5と図6とを比較すると、従来技術条件で成
膜されたAl−Si薄膜の除去領域内のシリコン残渣の
占有面積比よりも、改善条件で成膜されたAl−Si薄
膜の除去領域内のシリコン残渣の占有面積比のほうが、
シリコン残渣の占有面積比が少ない。Referring to FIG. 6, in the removed region of the Al--Si thin film formed under the conventional technique, the silicon residue 30 is removed.
It can be seen that are distributed in the form of particles. Referring to FIG. 5, the removal region 2 of the Al-Si thin film formed under the improved condition
In No. 9, it can be seen that the silicon residue 30 is distributed in a chain. Comparing FIG. 5 and FIG. 6, the removal area of the Al—Si thin film formed under the improved condition is higher than the occupied area ratio of the silicon residue in the removal area of the Al—Si thin film formed under the conventional technology condition. The ratio of the occupied area of silicon residues in
Occupied area ratio of silicon residue is small.
【0058】[0058]
【表2】 [Table 2]
【0059】表2は、第1の実験において測定された3
カ所の測定部51〜53内のダイオード22の順方向電
圧VF、シリコン残渣の厚さ、およびAl−Si薄膜の
膜厚に対するシリコン残渣の厚さの割合(以後「占有膜
厚比」と称する)を示す。なお表2は、従来技術条件を
用いて成膜された薄膜の両側端部56、57に形成され
たダイオード22の測定結果も合わせて示す。Table 2 shows the 3 measured in the first experiment.
The forward voltage VF of the diode 22 in each of the measurement units 51 to 53, the thickness of the silicon residue, and the ratio of the thickness of the silicon residue to the film thickness of the Al—Si thin film (hereinafter referred to as “occupied film thickness ratio”). Indicates. In addition, Table 2 also shows the measurement results of the diode 22 formed at both side end portions 56 and 57 of the thin film formed using the conventional technology conditions.
【0060】表2から分かるように、本実施の形態の薄
膜成膜条件が用いられた場合のダイオード22の順方向
電圧の面内ばらつきは、従来技術の薄膜成膜条件が用い
られた場合のダイオードの順方向電圧の面内ばらつきよ
りも充分に小さい。前者の場合の面内ばらつきは、後者
の場合の面内ばらつきの5分の2以上7分の2以下に、
おおよそなっている。このように本実施の形態の薄膜成
膜条件が用いられる場合、従来技術の薄膜成膜条件が用
いられる場合よりも、順方向電圧の面内ばらつきを充分
抑えることができる。As can be seen from Table 2, the in-plane variation of the forward voltage of the diode 22 when the thin film forming condition of the present embodiment is used is in the case where the conventional thin film forming condition is used. It is sufficiently smaller than the in-plane variation of the forward voltage of the diode. The in-plane variation in the former case is 2/5 or more and 2/7 or less of the in-plane variation in the latter case.
It is approximate. As described above, when the thin film deposition conditions of the present embodiment are used, in-plane variation of the forward voltage can be sufficiently suppressed as compared with the case where the conventional thin film deposition conditions are used.
【0061】また表2から分かるように、本実施の形態
の薄膜成膜条件が用いられる場合のダイオード22の順
方向電圧は、ウエハ内のどの位置でも、従来技術の薄膜
成膜条件が用いられた場合のダイオードの順方向電圧よ
りも小さい。ゆえに本実施の形態の薄膜成膜条件が用い
られた場合のダイオード22の順方向電圧は、ウエハ内
のどの位置でも、従来技術の薄膜成膜条件が用いられた
場合のダイオードの順方向電圧よりも小さい。これらの
理由に基づき、本実施の形態の薄膜成膜条件のほうが、
従来技術の薄膜成膜条件よりも好ましい。As can be seen from Table 2, the forward voltage of the diode 22 when the thin film forming conditions of this embodiment are used is the same as the conventional thin film forming condition at any position in the wafer. It is smaller than the forward voltage of the diode. Therefore, the forward voltage of the diode 22 when the thin film deposition condition of the present embodiment is used is higher than the forward voltage of the diode when the conventional thin film deposition condition is used at any position in the wafer. Is also small. Based on these reasons, the thin film deposition conditions of the present embodiment are
It is preferable to the conventional thin film deposition conditions.
【0062】さらにまた表2から分かるように、本実施
の形態の薄膜成膜条件が用いられた場合のシリコン残渣
30の厚さの面内ばらつきは、従来技術の薄膜成膜条件
が用いられた場合のシリコン残渣30の厚さの面内ばら
つきよりも充分に小さい。このように本実施の形態の薄
膜成膜条件が用いられる場合、従来技術の薄膜成膜条件
が用いられる場合よりも、シリコン残渣30の厚さの面
内ばらつきを充分抑えることができる。ゆえに本実施の
形態の薄膜成膜条件のほうが、従来技術の薄膜成膜条件
よりも好ましい。Furthermore, as can be seen from Table 2, the in-plane variation in the thickness of the silicon residue 30 when the thin film forming conditions of the present embodiment are used is based on the conventional thin film forming condition. In this case, it is sufficiently smaller than the in-plane variation in the thickness of the silicon residue 30. As described above, when the thin film deposition conditions of the present embodiment are used, the in-plane variation in the thickness of the silicon residue 30 can be sufficiently suppressed as compared with the case where the conventional thin film deposition conditions are used. Therefore, the thin film deposition conditions of this embodiment are preferable to the thin film deposition conditions of the prior art.
【0063】第1の実験結果を総合して考えると、本実
施の形態の製造方法で製造されたダイオード22のよう
に、除去領域29内にシリコン残渣30が均一かつ規則
的に発生しているダイオードのほうが、従来技術の製造
方法で製造されたダイオードよりも順方向電圧が低く、
かつ順方向電圧の面内ばらつきも減少している。ゆえ
に、従来技術のダイオードの製造方法よりも、本実施の
形態のダイオードの製造方法のほうが好ましい。Considering comprehensively the results of the first experiment, like the diode 22 manufactured by the manufacturing method of the present embodiment, the silicon residues 30 are uniformly and regularly generated in the removal region 29. The diode has a lower forward voltage than the diode manufactured by the conventional manufacturing method,
Moreover, the in-plane variation of the forward voltage is also reduced. Therefore, the diode manufacturing method according to the present embodiment is preferable to the diode manufacturing method according to the related art.
【0064】図7は、表2で示した8点の測定結果に基
づき、ダイオード22の順方向電圧に対するシリコン残
渣厚さの関係を示すグラフである。プロットされた8つ
の黒丸が測定された順方向電圧VFに対する測定された
シリコン残渣厚さを示す。グラフL1は、順方向電圧に
対するシリコン残渣厚さの分布状態を近似するグラフで
あり、8点の測定結果を用いかつ最小二乗法を用いて得
られている。図7を参照すると、シリコン残渣厚さは、
ダイオード22の順方向電圧VFに比例して減少するこ
とが分かる。FIG. 7 is a graph showing the relationship between the forward voltage of the diode 22 and the thickness of the silicon residue, based on the measurement results at eight points shown in Table 2. The eight black circles plotted show the measured silicon residue thickness against the measured forward voltage VF. The graph L1 is a graph that approximates the distribution state of the silicon residue thickness with respect to the forward voltage, and is obtained by using the measurement results at eight points and by using the least squares method. Referring to FIG. 7, the silicon residue thickness is
It can be seen that it decreases in proportion to the forward voltage VF of the diode 22.
【0065】電極面積が10μm×10μmであるダイ
オード22において必要とされている順方向電圧VFの
上限値は380mVであり、該ダイオード22における
現状での順方向電圧VFの下限の実効値は約280mV
である。図7を参照すると、280mV以上380mV
以下の順方向電圧VFのダイオード22を得るには、シ
リコン残渣30の占有膜厚比が5%以上10%以下で良
いことが分かる。このように、Al−Si薄膜の製造方
法に関わらず、ダイオード22の順方向電圧を所定の範
囲内の値にするためには、ダイオード22の電極28の
元となる薄膜の膜厚に対する該薄膜内のシリコン粒の含
有厚さは、元薄膜の膜厚の5%以上10%以下の膜厚で
あることが好ましい。The upper limit value of the forward voltage VF required in the diode 22 having an electrode area of 10 μm × 10 μm is 380 mV, and the effective lower limit value of the forward voltage VF of the diode 22 is about 280 mV.
Is. Referring to FIG. 7, 280 mV or more and 380 mV
In order to obtain the diode 22 having the following forward voltage VF, it is understood that the occupied film thickness ratio of the silicon residue 30 should be 5% or more and 10% or less. Thus, regardless of the method of manufacturing the Al-Si thin film, in order to set the forward voltage of the diode 22 within a predetermined range, the thin film with respect to the film thickness of the thin film which is the source of the electrode 28 of the diode 22 is formed. It is preferable that the content thickness of the silicon grains in the film is 5% or more and 10% or less of the thickness of the original thin film.
【0066】図8(A)〜(C)は、従来技術条件を用
いて成膜されたAl−Si薄膜の一部分が除去された後
の半導体ウエハ38内の除去領域29の拡大図である。
図8の除去領域は、従来技術条件で成膜されたAl−S
i薄膜内の位置が、図6で示した除去領域と異なる。図
8(A)は、光学顕微鏡によって、除去領域を500倍
の倍率で観察した状態を示す。図8(B)および図8
(C)は、走査電子顕微鏡によって、除去領域を200
0倍および10000倍の倍率で観察した状態を示す。
図8に示すAl−Si薄膜の除去領域におけるシリコン
残渣の占有面積比は、11.4%である。図8を参照す
ると、図8に示す除去領域29では、シリコン残渣30
は鎖状に分布していることが分かる。図5と図8とを比
較すると、シリコン残渣の占有面積比、すなわちシリコ
ン残渣の発生量が増加するほど、シリコン粒の鎖状の分
布が明確になる。FIGS. 8A to 8C are enlarged views of the removed region 29 in the semiconductor wafer 38 after a part of the Al--Si thin film formed using the conventional technique conditions is removed.
The removed region of FIG. 8 is formed by Al-S formed under the conventional technology conditions.
The position in the i thin film differs from the removal region shown in FIG. FIG. 8A shows a state in which the removed region is observed at a magnification of 500 times with an optical microscope. 8B and 8B.
(C) shows the removal area of 200 by scanning electron microscope.
The state observed at 0 and 10000 times magnification is shown.
The occupied area ratio of the silicon residue in the removed region of the Al—Si thin film shown in FIG. 8 is 11.4%. Referring to FIG. 8, in the removal region 29 shown in FIG.
It can be seen that are distributed in a chain. Comparing FIG. 5 with FIG. 8, the chain-like distribution of silicon grains becomes clearer as the occupied area ratio of silicon residues, that is, the amount of silicon residues generated increases.
【0067】[0067]
【表3】 [Table 3]
【0068】表3は、第1実験において測定されたシリ
コン残渣30の占有面積の単位面積に対する割合と、該
シリコン残渣が残る除去領域近傍のダイオード22の順
方向電圧とを示す。シリコン残渣の占有面積比が8.3
0%である場合、順方向電圧は、Al−Siから成る電
極28を有するダイオード22に必要とされている順方
向電圧の範囲、すなわち280mV以上380mV以下
の範囲に含まれており、かつダイオード22の量産が充
分に可能であることが確認されている。シリコン残渣の
占有面積比が4.10%である場合、順方向電圧はダイ
オード22に必要とされている順方向電圧の範囲を越え
ているので、ダイオード22の量産に不適であると判断
されている。シリコン残渣の占有面積比が11.4%で
ある場合、ダイオード22を用いた集積回路の製造工程
におけるチップ認識テストにおいて不良が発生したこと
が確認されているので、ダイオード22の量産に不適で
あると判断されている。このように、ダイオードの順方
向電圧を所定の範囲内の値にしてかつ量産を可能にする
ためには、Al−Si薄膜の製造方法に関わらず、ダイ
オード22の電極の元となる薄膜の単位面積当たりのシ
リコン粒の含有面積は、単位面積の5%以上10%以下
の膜厚であることが好ましい。Table 3 shows the ratio of the occupied area of the silicon residue 30 to the unit area measured in the first experiment and the forward voltage of the diode 22 near the removal region where the silicon residue remains. Occupied area ratio of silicon residue is 8.3
When it is 0%, the forward voltage is included in the range of the forward voltage required for the diode 22 having the electrode 28 made of Al—Si, that is, in the range of 280 mV or more and 380 mV or less, and the diode 22. It has been confirmed that the mass production of is possible. When the occupied area ratio of the silicon residue is 4.10%, the forward voltage exceeds the range of the forward voltage required for the diode 22, and thus it is determined that the diode 22 is not suitable for mass production. There is. When the occupied area ratio of the silicon residue is 11.4%, it has been confirmed that a defect has occurred in the chip recognition test in the manufacturing process of the integrated circuit using the diode 22, which is not suitable for mass production of the diode 22. Has been determined. As described above, in order to set the forward voltage of the diode within a predetermined range and enable mass production, the unit of the thin film which is the source of the electrode of the diode 22 is irrespective of the manufacturing method of the Al—Si thin film. The area containing silicon particles per area is preferably 5% or more and 10% or less of the unit area.
【0069】第2の実験は以下の通りである。第2の実
験では、第1の実験において従来技術条件に基づいて成
膜された1枚のAl−Si薄膜から製造された複数の各
ダイオード22の順方向電圧を測定し、かつ該各ダイオ
ード22内の電極28中に含有されるシリコンの量を測
定している。各ダイオードの順方向電圧の測定手順は、
第1の実験と等しい。Al−Si薄膜中の含有シリコン
量は、電子プローブマイクロアナリスト分析法を用いた
元素同定を用いて行っている。電子プローブマイクロア
ナリスト分析法では、半導体ウエハ上に堆積したAl−
Si薄膜の表面に、電子線を照射している。電子線のエ
ネルギは7keVであり、測定時間は100秒である。The second experiment is as follows. In the second experiment, the forward voltage of each of the plurality of diodes 22 manufactured from one Al—Si thin film formed on the basis of the prior art conditions in the first experiment was measured, and each diode 22 was measured. The amount of silicon contained in the inner electrode 28 is measured. The measurement procedure of the forward voltage of each diode is
Equivalent to the first experiment. The amount of silicon contained in the Al-Si thin film is determined by elemental identification using an electron probe microanalyst analysis method. In the electron probe microanalyst analysis method, Al- deposited on a semiconductor wafer is used.
The surface of the Si thin film is irradiated with an electron beam. The energy of the electron beam is 7 keV and the measurement time is 100 seconds.
【0070】[0070]
【表4】 [Table 4]
【0071】[0071]
【表5】 [Table 5]
【0072】[0072]
【表6】 [Table 6]
【0073】図9は、順方向電圧VFが327mVであ
るダイオード22の製造に用いられた1番目のAl−S
i薄膜のスペクトラムである。表4は、1番目のAl−
Si薄膜の元素同定結果を示す。図10は、順方向電圧
VFが389mVであるダイオード22の製造に用いら
れた2番目のAl−Si薄膜のスペクトラムである。表
5は、2番目のAl−Si薄膜の元素同定結果を示す。
図11は、順方向電圧VFが482mVであるダイオー
ド22の製造に用いられた3番目のAl−Si薄膜のス
ペクトラムである。表6は、3番目のAl−Si薄膜の
元素同定結果を示す。図9〜図11において、縦軸は、
検出元素のカウント数であって対数表示されており、横
軸はエネルギである。表4〜表6において、[〇]が付
されている元素は、Al−Si薄膜内に存在する可能性
が高いと分析されたものである。FIG. 9 shows the first Al-S used for manufacturing the diode 22 having a forward voltage VF of 327 mV.
This is the spectrum of the i thin film. Table 4 shows the first Al-
The element identification result of a Si thin film is shown. FIG. 10 is a spectrum of the second Al—Si thin film used for manufacturing the diode 22 having the forward voltage VF of 389 mV. Table 5 shows the element identification results of the second Al-Si thin film.
FIG. 11 is a spectrum of the third Al—Si thin film used for manufacturing the diode 22 having the forward voltage VF of 482 mV. Table 6 shows the element identification results of the third Al-Si thin film. 9 to 11, the vertical axis represents
It is the count number of the detected element and is displayed logarithmically, and the horizontal axis is energy. In Tables 4 to 6, elements with [◯] are analyzed as having a high possibility of existing in the Al—Si thin film.
【0074】[0074]
【表7】 [Table 7]
【0075】表7は、Al−Si薄膜中のシリコンの含
有比率[%]と、該Al−Si薄膜から形成されたショッ
トキー接合用電極28を有するダイオード22の順方向
電圧VFとの関係を示す。Al−Si膜中のシリコンの
含有比率は、アルミニウム(Al)のカウント数に対す
るシリコン(Si)のカウント数の比である。Table 7 shows the relationship between the content ratio [%] of silicon in the Al-Si thin film and the forward voltage VF of the diode 22 having the Schottky junction electrode 28 formed from the Al-Si thin film. Show. The content ratio of silicon in the Al-Si film is the ratio of the count number of silicon (Si) to the count number of aluminum (Al).
【0076】図8〜図11および表4〜表7に示すよう
に、ダイオード22の順方向電圧が低いほど、該ダイオ
ード22内のショットキー結合用の電極28を形成する
Al−Si薄膜のシリコンの含有比率が増加する傾向を
示す。ダイオード22の順方向電圧が低いほど、スパッ
タリングによって成膜されたAl−Si薄膜内のシリコ
ンは、Al−Si薄膜の界面近傍に集中するので、Al
−Si薄膜は、エピタキシャル成長によって成膜された
導電性薄膜に似た挙動を示す。As shown in FIGS. 8 to 11 and Tables 4 to 7, the lower the forward voltage of the diode 22, the lower the forward voltage of the diode 22, the silicon of the Al--Si thin film forming the electrode 28 for Schottky coupling in the diode 22. Shows a tendency for the content ratio of to increase. As the forward voltage of the diode 22 is lower, the silicon in the Al-Si thin film formed by sputtering is concentrated near the interface of the Al-Si thin film.
The -Si thin film behaves like a conductive thin film formed by epitaxial growth.
【0077】図5〜図11で説明した実験結果に基づ
き、ダイオード22において、単位面積に対するシリコ
ン残渣30の占有面積の割合、およびAl−Si薄膜の
膜厚に対するシリコン残渣30の厚さの割合は、半導体
装置の製造方法に関わらず、5%以上10%未満である
ことが好ましいことが分かる。これは上記の実験結果
と、以下の理由とに基づく。Based on the experimental results described in FIGS. 5 to 11, in the diode 22, the ratio of the occupied area of the silicon residue 30 to the unit area and the ratio of the thickness of the silicon residue 30 to the film thickness of the Al—Si thin film are It is understood that the content is preferably 5% or more and less than 10% regardless of the manufacturing method of the semiconductor device. This is based on the above experimental results and the following reasons.
【0078】電極28内のシリコン粒は、ダイオード2
2の順方向電圧の面内ばらつきを改善するだけでなく、
半導体層23と電極28とがショットキー接合する部分
における漏れ電流にも寄与する。シリコン残渣30が多
くなるほど、漏れ電流が増加する。ダイオード22にお
いて、除去領域29上のシリコン残渣30の割合が10
%を越えると、シリコン粒が鎖状に電極28内に分布し
なくなり、代わりに面全体を占有するようになる。これ
によって、シリコン粒に起因するダイオード22の順方
向電圧の面内ばらつきの改善効果よりも、シリコン粒に
起因するダイオード22内のショットキー接合部の漏れ
電流の増加の影響のほうが強く現れるので、ダイオード
22のデバイスとしての信頼性が損なわれる。除去領域
29上のシリコン残渣30の割合が10%を越える場
合、シリコン残渣30の影響に基づき、ダイオード22
の製造工程または集積回路21の製造工程内のダイボン
ド工程において、半導体チップの認識不良が発生しやす
くなる。The silicon particles in the electrode 28 are
In addition to improving the in-plane variation of the forward voltage of 2,
It also contributes to the leakage current at the portion where the semiconductor layer 23 and the electrode 28 make a Schottky junction. The leakage current increases as the amount of the silicon residue 30 increases. In the diode 22, the ratio of the silicon residue 30 on the removed region 29 is 10%.
When it exceeds%, the silicon particles are not distributed in a chain in the electrode 28 and instead occupy the entire surface. As a result, the effect of increasing the leakage current of the Schottky junction in the diode 22 due to the silicon particles appears more strongly than the effect of improving the in-plane variation of the forward voltage of the diode 22 due to the silicon particles. The reliability of the diode 22 as a device is impaired. When the ratio of the silicon residue 30 on the removal region 29 exceeds 10%, the diode 22 is affected by the influence of the silicon residue 30.
In the manufacturing process of 1 or the die bonding process in the manufacturing process of the integrated circuit 21, the recognition failure of the semiconductor chip is likely to occur.
【0079】シリコン残渣30の割合が5%未満になる
場合、除去領域29上のシリコン残渣30が鎖状に分布
しなくなり、鎖が切れた状態で分布する。この場合、除
去領域29上のシリコン残渣20の鎖状の部分の数も減
少する。このような状態では、ダイオード22の順方向
電圧が、デバイスとして許容される最大の順方向電圧よ
りも高くなる。またシリコン残渣30の割合が5%未満
になる場合、ダイオード22の電気的特性の面内ばらつ
きが、製造上許容される最大の面内ばらつきよりも増大
する。以上の理由に基づき、除去領域29上のシリコン
残渣30の面積および厚さの割合は、どちらも、5%以
上10%未満であることが好ましい。When the ratio of the silicon residue 30 is less than 5%, the silicon residue 30 on the removal region 29 is not distributed like a chain and is distributed in a broken state. In this case, the number of chain-like portions of the silicon residue 20 on the removed region 29 also decreases. In such a state, the forward voltage of the diode 22 becomes higher than the maximum forward voltage allowed for the device. When the ratio of the silicon residue 30 is less than 5%, the in-plane variation of the electrical characteristics of the diode 22 is larger than the maximum in-plane variation allowed in manufacturing. Based on the above reason, both the area ratio and the thickness ratio of the silicon residue 30 on the removal region 29 are preferably 5% or more and less than 10%.
【0080】以上説明した半導体装置およびその製造方
法は、本発明の半導体装置およびその製造方法の例示で
あり、主要な構成が等しければ、他の様々な形で実行す
ることができる。特に、半導体装置およびその製造方法
の詳細な処理は、ショットキー接合用の部品の元となる
薄膜が上述説明のようにシリコン粒を含有するならば、
本実施の形態の説明の構成に限らず、他の構成によって
実現されてもよい。The semiconductor device and the method for manufacturing the same described above are examples of the semiconductor device and the method for manufacturing the same according to the present invention, and can be implemented in various other forms as long as the main structures are the same. Particularly, the detailed processing of the semiconductor device and the manufacturing method thereof is performed if the thin film which is the source of the component for the Schottky junction contains silicon grains as described above.
The configuration is not limited to the configuration described in the present embodiment, and may be realized by other configurations.
【0081】マグネトロンスパッタ装置の詳細な構成
は、磁場が上述の説明の条件を満たすように形成される
ならば、図2の構成に限らず他の構成によって実現され
てもよい。磁力源は、磁場の放電形状径を所定範囲内の
径にすることができる構成であれば、2重磁極型電磁石
を備えた構成以外の他の構成、たとえば永久磁石を用い
た構成であってもよい。被成膜物8の形状が可変である
ならば、磁力源は、磁場の強さおよび磁場の形状を可変
可能である構成であることが好ましい。被成膜物8の形
状は、略円板状の板に限らず他の形状でもよく、被成膜
物の材質もシリコンに限らない。プラズマの原料気体
は、アルゴンガスに限らない。The detailed structure of the magnetron sputtering apparatus is not limited to the structure shown in FIG. 2 and may be realized by another structure as long as the magnetic field is formed so as to satisfy the above-mentioned conditions. The magnetic force source may have a configuration other than the configuration including the double magnetic pole type electromagnet, for example, a configuration using a permanent magnet, as long as the discharge shape diameter of the magnetic field can be set within a predetermined range. Good. If the shape of the film-forming target 8 is variable, it is preferable that the magnetic force source has a configuration capable of changing the strength of the magnetic field and the shape of the magnetic field. The shape of the film-forming target 8 is not limited to a substantially disk-shaped plate, and may be another shape, and the material of the film-forming target is not limited to silicon. The source gas for plasma is not limited to argon gas.
【0082】ターゲットの材質、すなわち半導体装置2
2のショットキー接合用の電極28の材質は、電極の材
料となり、かつ良好なオーミックコンタクトをとること
が可能な金属材料であるならば、Al−Siに限らず他
の物質であってもよい。本実施の形態で説明した磁場の
条件は、Al−Siに対して最も有効である。ダイオー
ド22の電極28がスパッタ法を用いて成膜されたAl
−Si薄膜から形成される場合、該電極が他の材質から
形成される場合および該電極が他の薄膜形成方法を用い
て成膜された薄膜から形成される場合よりも、電極の段
差被膜性、電極の膜厚の均一性、および電極の膜質の均
一性が優れているので、好ましい。Target material, that is, semiconductor device 2
The material of the electrode 28 for Schottky junction No. 2 is not limited to Al-Si and may be another material as long as it is a metal material that can be a material of the electrode and can make good ohmic contact. . The magnetic field conditions described in this embodiment are most effective for Al-Si. The electrode 28 of the diode 22 is formed by sputtering using Al.
-When it is formed from a Si thin film, the step coverage of the electrode is higher than when the electrode is formed from another material and when the electrode is formed from a thin film formed by another thin film forming method. Since the uniformity of the electrode film thickness and the uniformity of the electrode film quality are excellent, it is preferable.
【0083】上述の製造方法によって成膜された導電性
材料の薄膜は、ショットキーダイオードの電極に限ら
ず、他の部品、たとえば集積回路内の配線や電極に加工
されてもよい。また上述の製造方法を用いて製造される
ショットキー接合を有する半導体装置は、ショットキー
ダイオードに限らず、他の構成の半導体装置でもよい。The thin film of the conductive material formed by the above-mentioned manufacturing method is not limited to the electrodes of the Schottky diode, but may be processed into other parts such as wirings and electrodes in the integrated circuit. The semiconductor device having the Schottky junction manufactured by using the above-described manufacturing method is not limited to the Schottky diode and may be a semiconductor device having another configuration.
【0084】[0084]
【発明の効果】本発明によれば、ショットキー接合を有
する半導体装置において、ショットキー接合用部品は、
シリコンを含有する導電性材料からなる薄膜の形成工程
と該薄膜のパターニング工程とを経て形成されており、
前記薄膜は、半導体層表面内のショットキー接合用の部
品がない領域にシリコン残渣が均一に残るように、シリ
コン粒を含有している。これによって、1枚の半導体ウ
エハ上に同時に製造される複数の半導体装置の電気的特
性のばらつきが抑えられ、かつ半導体装置の電気的特性
の再現性が向上される。さらに半導体装置がショットキ
ーダイオードである場合、該ダイオードの順方向電圧
が、ショットキーダイオードに要求されている順方向電
圧の範囲内の電圧に確実になる。According to the present invention, in a semiconductor device having a Schottky junction, the Schottky junction component is
It is formed through a step of forming a thin film made of a conductive material containing silicon and a patterning step of the thin film,
The thin film contains silicon grains so that the silicon residue is uniformly left in the region where there are no Schottky junction components on the surface of the semiconductor layer. As a result, variations in the electrical characteristics of a plurality of semiconductor devices manufactured simultaneously on one semiconductor wafer are suppressed, and the reproducibility of the electrical characteristics of the semiconductor devices is improved. Furthermore, when the semiconductor device is a Schottky diode, the forward voltage of the diode is ensured to be within the range of the forward voltage required for the Schottky diode.
【0085】また本発明によれば、ショットキー接合を
有する半導体装置において、ショットキー接合用の部品
の元となる薄膜は、シリコン残渣が鎖状に分布するよう
に、シリコン粒を含有している。さらにまた本発明によ
れば、ショットキー接合用の部品の元となる薄膜は、シ
リコン残渣の単位面積当たりの占有面積が単位面積の5
%以上10%以下の面積になるように、シリコン粒を含
有している。また本発明によれば、ショットキー接合用
の部品の元となる薄膜は、シリコン残渣の占有厚さが、
薄膜の膜厚の5%以上10%以下の厚さになるように、
シリコン粒を含有している。これらのっかう発明によっ
て、1枚の半導体ウエハ上に同時に製造される複数の半
導体装置の電気的特性のばらつきがさらに抑えられ、か
つ半導体装置の電気的特性の再現性がさらに向上され
る。Further, according to the present invention, in the semiconductor device having the Schottky junction, the thin film which is the source of the component for the Schottky junction contains the silicon particles so that the silicon residue is distributed in a chain shape. . Furthermore, according to the present invention, in the thin film which is the source of the component for Schottky bonding, the occupied area per unit area of the silicon residue is 5 unit area.
%, And silicon particles are contained so as to have an area of 10% or more. Further, according to the present invention, the thin film which is a source of the component for the Schottky junction has a thickness occupied by the silicon residue,
The thickness should be 5% or more and 10% or less of the thickness of the thin film,
Contains silicon grains. According to these inventions, variations in the electrical characteristics of a plurality of semiconductor devices manufactured simultaneously on one semiconductor wafer can be further suppressed, and reproducibility of the electrical characteristics of the semiconductor devices can be further improved.
【0086】また以上のように本発明によれば、ショッ
トキー接合を有する半導体装置の製造方法において、シ
ョットキー接合用の部品の元となる薄膜の成膜時に、薄
膜に含有されるシリコン粒の含有状態を、マグネトロン
スパッタ装置の磁場の状態によって制御している。マグ
ネトロンスパッタ装置の磁場の状態は、半導体層表面内
の薄膜が除去された領域上にシリコン粒が均一に残留可
能になるように、シリコン粒を成膜される薄膜に含有さ
せる状態に設定されている。これによって、1枚の半導
体ウエハ上に同時に製造される複数の半導体装置の電気
的特性のばらつきが抑えられ、かつ半導体装置の電気的
特性の再現性が向上させることができる。また本発明に
よれば、スパッタが実行されている間の磁場の強度は、
所定の強度に常に保たれている。これによって半導体装
置の電気的特性のばらつきがさらに抑えられ、かつ半導
体装置の電気的特性の再現性がさらに向上される。As described above, according to the present invention, in the method of manufacturing a semiconductor device having a Schottky junction, the silicon grains contained in the thin film are formed at the time of forming the thin film which is the source of the component for the Schottky junction. The content state is controlled by the state of the magnetic field of the magnetron sputtering device. The state of the magnetic field of the magnetron sputtering apparatus is set so that the silicon particles are contained in the thin film to be formed so that the silicon particles can uniformly remain on the region where the thin film is removed in the semiconductor layer surface. There is. As a result, it is possible to suppress variations in the electrical characteristics of a plurality of semiconductor devices manufactured simultaneously on one semiconductor wafer and to improve the reproducibility of the electrical characteristics of the semiconductor devices. According to the invention, the strength of the magnetic field during the sputter is
It is always kept at a predetermined strength. As a result, variations in electrical characteristics of the semiconductor device are further suppressed, and reproducibility of electrical characteristics of the semiconductor device is further improved.
【図1】本発明の実施の一形態のショットキー接合を有
する半導体装置であるショットキーダイオード22の断
面図である。FIG. 1 is a cross-sectional view of a Schottky diode 22 which is a semiconductor device having a Schottky junction according to an embodiment of the present invention.
【図2】図1のショットキーダイオードの製造に用いら
れるマグネトロンスパッタ装置1の断面図である。FIG. 2 is a cross-sectional view of a magnetron sputtering apparatus 1 used for manufacturing the Schottky diode shown in FIG.
【図3】図2のマグネトロンスパッタ装置を使用して図
1のショットキーダイオード22を製造する工程を示す
工程図である。FIG. 3 is a process diagram showing a process of manufacturing the Schottky diode 22 of FIG. 1 using the magnetron sputtering apparatus of FIG.
【図4】単一の半導体ウエハ8において、順方向電圧V
Fが測定されたショットキーダイオード22の位置を示
すための、半導体ウエハ8の平面図である。FIG. 4 shows a forward voltage V in a single semiconductor wafer 8.
FIG. 6 is a plan view of the semiconductor wafer 8 for showing the position of the Schottky diode 22 where F is measured.
【図5】本発明の製造方法に基づいて製造されたショッ
トキーダイオード22の半導体層23表面内のショット
キー接合用電極28が無い領域29を顕微鏡で観察した
状態を示す図である。FIG. 5 is a diagram showing a state where a region 29 without a Schottky junction electrode 28 in a surface of a semiconductor layer 23 of a Schottky diode 22 manufactured by a manufacturing method of the present invention is observed by a microscope.
【図6】従来技術の製造方法に基づいて製造されたショ
ットキーダイオードの半導体層表面内のショットキー接
合用電極が無い領域を顕微鏡で観察した状態を示す図で
ある。FIG. 6 is a diagram showing a state in which a region without a Schottky junction electrode in a surface of a semiconductor layer of a Schottky diode manufactured according to a conventional manufacturing method is observed by a microscope.
【図7】ショットキーダイオード22の順方向電圧VF
とシリコン残渣30の厚さとの関係を示すグラフであ
る。FIG. 7 is a forward voltage VF of the Schottky diode 22.
5 is a graph showing the relationship between the thickness of the silicon residue 30 and.
【図8】従来技術の製造方法に基づいて製造されたショ
ットキーダイオードの半導体層表面内のショットキー接
合用電極が無い領域を顕微鏡で観察した状態を示す図で
ある。FIG. 8 is a diagram showing a state in which a region without a Schottky junction electrode in a surface of a semiconductor layer of a Schottky diode manufactured according to a conventional manufacturing method is observed with a microscope.
【図9】本発明の製造方法に基づいて製造され、順方向
電圧が327mVであるショットキーダイオード22の
ショットキー接合用電極28の電子プローブマイクロア
ナリシス分析の結果を示すスペクトラムである。FIG. 9 is a spectrum showing a result of electron probe microanalysis analysis of the Schottky junction electrode 28 of the Schottky diode 22 having a forward voltage of 327 mV, which is manufactured by the manufacturing method of the present invention.
【図10】本発明の製造方法に基づいて製造され、順方
向電圧が389mVであるショットキーダイオード22
のショットキー接合用電極28の電子プローブマイクロ
アナリシス分析の結果を示すスペクトラムである。FIG. 10 is a Schottky diode 22 manufactured according to the manufacturing method of the present invention and having a forward voltage of 389 mV.
3 is a spectrum showing a result of electron probe microanalysis analysis of the Schottky junction electrode 28 of FIG.
【図11】本発明の製造方法に基づいて製造され、順方
向電圧が482mVであるショットキーダイオード22
のショットキー接合用電極28の電子プローブマイクロ
アナリシス分析の結果を示すスペクトラムである。FIG. 11 is a Schottky diode 22 manufactured according to the manufacturing method of the present invention and having a forward voltage of 482 mV.
3 is a spectrum showing a result of electron probe microanalysis analysis of the Schottky junction electrode 28 of FIG.
22 ショットキーダイオード 23 半導体層 28 電極 29 除去領域 30 シリコン残渣 31 マグネトロンスパッタ装置 33 ターゲット 34 収納容器 35 電力源 36 磁力源 38 半導体ウエハ 41 2重磁極型電磁石 43,44 電磁石コイル 22 Schottky diode 23 Semiconductor layer 28 electrodes 29 removal area 30 Silicon residue 31 magnetron sputtering equipment 33 Target 34 Storage container 35 power source 36 Magnetic source 38 Semiconductor wafer 41 double pole type electromagnet 43,44 Electromagnetic coil
フロントページの続き (51)Int.Cl.7 識別記号 FI // C23C 14/35 Continuation of front page (51) Int.Cl. 7 Identification code FI // C23C 14/35
Claims (6)
体層と、シリコンを含有する導電性材料から成り、半導
体層とショットキー接合するショットキー接合用部品と
を含み、前記ショットキー接合用部品は、シリコンを含
有する導電性材料の薄膜を半導体層表面に成膜する第1
工程と、成膜された薄膜の一部分を除去する第2工程と
によって形成され、前記薄膜は、半導体層表面の薄膜が
除去された領域にシリコン粒が均一に残るように、シリ
コン粒を含有していることを特徴とする半導体装置。1. A semiconductor layer made of a semiconductor material containing silicon, and a Schottky junction part made of a conductive material containing silicon and forming a Schottky junction with the semiconductor layer, wherein the Schottky part is provided. First, a thin film of a conductive material containing silicon is formed on the surface of a semiconductor layer.
Formed by a step and a second step of removing a portion of the formed thin film, the thin film containing silicon particles so that the silicon particles remain uniformly in a region of the surface of the semiconductor layer where the thin film is removed. A semiconductor device characterized in that.
記半導体層表面の薄膜が除去された領域にシリコン粒が
鎖状に残るように、分布していることを特徴とする請求
項1記載の半導体装置。2. The silicon particles contained in the thin film are distributed so that the silicon particles remain in a chain shape in a region of the surface of the semiconductor layer where the thin film has been removed. Semiconductor device.
除去された領域に残るシリコン粒の単位面積当たりの占
有面積が単位面積の5%以上10%以下の面積に選ばれ
るように、シリコン粒を含有していることを特徴とする
請求項2記載の半導体装置。3. The thin film is made of silicon so that the area occupied by the silicon particles remaining in the region where the thin film on the surface of the semiconductor layer is removed is 5% or more and 10% or less of the unit area. The semiconductor device according to claim 2, wherein the semiconductor device contains grains.
除去された領域に残るシリコン粒の占有厚さが薄膜の膜
厚の5%以上10%以下の厚さに選ばれるように、シリ
コン粒を含有していることを特徴とする請求項2記載の
半導体装置。4. The thin film is made of silicon so that the occupied thickness of silicon grains remaining in the region of the surface of the semiconductor layer where the thin film is removed is selected to be 5% or more and 10% or less of the film thickness of the thin film. The semiconductor device according to claim 2, wherein the semiconductor device contains grains.
製造方法において、シリコンを含む半導体材料からなる
半導体層の表面に、シリコンを含有する導電性材料の薄
膜を、マグネトロンスパッタ装置を用いて成膜する第1
工程と、成膜された薄膜の一部分を除去して、半導体層
とショットキー接合するショットキー接合用部品を半導
体層上に残す第2工程とを含み、マグネトロンスパッタ
装置の磁場の状態は、半導体層表面の薄膜が除去された
領域上にシリコン粒が均一に残るように、成膜される薄
膜にシリコン粒を含有させる状態に設定されていること
を特徴とする半導体装置の製造方法。5. A method of manufacturing a semiconductor device having a Schottky junction, wherein a thin film of a conductive material containing silicon is formed on a surface of a semiconductor layer made of a semiconductor material containing silicon by using a magnetron sputtering device. First
And a second step of removing a part of the formed thin film and leaving a Schottky junction component for Schottky junction with the semiconductor layer on the semiconductor layer. A method for manufacturing a semiconductor device, characterized in that the thin film to be formed is set to contain silicon particles so that the silicon particles remain uniformly on the region where the thin film on the layer surface is removed.
は、スパッタが行われる間、予め定める強度に常に保持
されることを特徴とする請求項5記載の半導体装置の製
造方法。6. The method of manufacturing a semiconductor device according to claim 5, wherein the strength of the magnetic field of the magnetron sputtering apparatus is always maintained at a predetermined strength while the sputtering is performed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17462199A JP3453325B2 (en) | 1999-06-21 | 1999-06-21 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17462199A JP3453325B2 (en) | 1999-06-21 | 1999-06-21 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001007351A JP2001007351A (en) | 2001-01-12 |
JP3453325B2 true JP3453325B2 (en) | 2003-10-06 |
Family
ID=15981804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17462199A Expired - Fee Related JP3453325B2 (en) | 1999-06-21 | 1999-06-21 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3453325B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002343980A (en) * | 2001-05-21 | 2002-11-29 | Rohm Co Ltd | Variable capacity diode and method of manufacturing the same |
JP2015216200A (en) | 2014-05-09 | 2015-12-03 | 株式会社豊田中央研究所 | Semiconductor device |
JP6819174B2 (en) * | 2016-09-16 | 2021-01-27 | 株式会社デンソー | How to make a diode |
JP6773577B2 (en) * | 2017-02-01 | 2020-10-21 | トヨタ自動車株式会社 | Semiconductor device |
-
1999
- 1999-06-21 JP JP17462199A patent/JP3453325B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001007351A (en) | 2001-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5861707A (en) | Field emitter with wide band gap emission areas and method of using | |
US5583344A (en) | Process method and apparatus using focused ion beam generating means | |
US6930313B2 (en) | Emission source having carbon nanotube, electron microscope using this emission source, and electron beam drawing device | |
US5272417A (en) | Device for plasma process | |
US20060148247A1 (en) | Method of metal sputtering for integrated circuit metal routing | |
EP0353120A1 (en) | A method of forming a barrier layer between a silicon substrate and an aluminium electrode of a semiconductor device | |
US3844924A (en) | Sputtering apparatus for forming ohmic contacts for semiconductor devices | |
JP3564717B2 (en) | Processing method and apparatus using focused ion beam generating means | |
US3616401A (en) | Sputtered multilayer ohmic molygold contacts for semiconductor devices | |
KR20010075333A (en) | Tantalum films and methods for their deposition | |
JP3453325B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH05267237A (en) | Plasma damage reduction and plasma processor | |
Günther et al. | Uniformity and stability of field emission from bare and metal coated Si tip arrays | |
EP2263248B1 (en) | Gas field ion source with coated tip | |
EP0626722A1 (en) | Semiconductor device and its manufacture | |
JPH06342638A (en) | Inspection and device therefor | |
US3667005A (en) | Ohmic contacts for semiconductors devices | |
JP3423640B2 (en) | Method for manufacturing thin film, method for manufacturing semiconductor device, and magnetron sputtering device | |
US20060219546A1 (en) | Concentration-graded alloy sputtering target | |
KR100252059B1 (en) | Sputtering mehtod using ionized metal for forming a layer | |
JP4631004B2 (en) | Manufacturing method of nanogap electrode | |
TWI817119B (en) | Apparatus and method of manufacturing semiconductor device | |
JP2005166820A (en) | Static electricity chuck | |
JP3422226B2 (en) | Aperture and manufacturing method thereof | |
JP4093997B2 (en) | Anodizing method for improving electron emission in electronic devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100718 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110718 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110718 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120718 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120718 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20130718 |
|
LAPS | Cancellation because of no payment of annual fees |