JP3450769B2 - Duty measuring device and duty measuring method - Google Patents
Duty measuring device and duty measuring methodInfo
- Publication number
- JP3450769B2 JP3450769B2 JP33583399A JP33583399A JP3450769B2 JP 3450769 B2 JP3450769 B2 JP 3450769B2 JP 33583399 A JP33583399 A JP 33583399A JP 33583399 A JP33583399 A JP 33583399A JP 3450769 B2 JP3450769 B2 JP 3450769B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- duty
- selection switch
- output buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、被測定信号のデュ
ーティを測定するデューティ測定装置、及びデューティ
測定方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a duty measuring device and a duty measuring method for measuring the duty of a signal under measurement.
【０００２】[0002]
【従来の技術】被測定信号のデューティＤｕとは、下記
の式で表わされるものである。
Ｄｕ＝Ｔ1／Ｔ
ただし、Ｔは被測定信号の時間周期であり、Ｔ1はその
１周期のＨＩＧＨ時間である。2. Description of the Related Art The duty Du of a signal under measurement is expressed by the following equation. Du = T 1 / T where T is the time period of the signal under measurement and T 1 is the HIGH time of the one period.
【０００３】従来、デューティを測定するには、オシロ
スコープを用いて被測定信号の波形を観察し、その波形
から被測定信号の時間周期、及びその１周期のＨＩＧＨ
時間を測定し、これらの値を上記の式に代入することで
デューティを測定していたが、オシロスコープは高価で
あるという問題があった。そこで、比較器を用いたデュ
ーティ測定装置が提案されている。Conventionally, in order to measure the duty, the waveform of the signal under measurement is observed using an oscilloscope, and the time period of the signal under measurement and the HIGH of one period thereof are observed from the waveform.
The duty is measured by measuring the time and substituting these values into the above equation, but there is a problem that the oscilloscope is expensive. Therefore, a duty measuring device using a comparator has been proposed.
【０００４】このデューティ測定装置は、比較器を用い
て被測定信号が閾値よりも大きいか小さいか、すなわち
波形の“ＨＩＧＨ”及び“ＬＯＷ”を判別し、この判別
結果、及び比較器の周波数特性から被測定信号の時間周
期、及びその１周期のＨＩＧＨ時間を測定し、これらの
値を上記の式に代入することで、被測定信号のデューテ
ィを測定するものである。This duty measuring apparatus uses a comparator to determine whether the signal under measurement is larger or smaller than a threshold value, that is, "HIGH" and "LOW" of the waveform, and the result of this determination and the frequency characteristic of the comparator. To measure the time period of the signal under measurement and the HIGH time of one period thereof, and substitute these values into the above equation to measure the duty of the signal under measurement.
【０００５】[0005]
【発明が解決しようとする課題】しかし、上述のように
従来のデューティ測定装置は、被測定信号が閾値よりも
大きいか小さいか、すなわち被測定信号の“ＨＩＧＨ”
及び“ＬＯＷ”を判別する比較器を用いて、被測定信号
の時間周期、及びその１周期のＨＩＧＨ時間を測定し、
これらに基づいて被測定信号のデューティを測定するの
で、被測定信号の“ＨＩＧＨ”及び“ＬＯＷ”を判別す
るための閾値や比較器の周波数特性を考慮して設計しな
ければならないという問題があった。However, as described above, in the conventional duty measuring apparatus, whether the measured signal is larger or smaller than the threshold value, that is, "HIGH" of the measured signal.
And a comparator for discriminating between "LOW" are used to measure the time period of the signal under measurement and the HIGH time of one period thereof,
Since the duty of the signal under measurement is measured based on these, there is a problem that it must be designed in consideration of the threshold value for distinguishing "HIGH" and "LOW" of the signal under measurement and the frequency characteristic of the comparator. It was
【０００６】本発明は、上記のような問題を解決するた
めになされたものであり、被測定信号の時間周期、及び
その１周期のＨＩＧＨ時間を測定することなく、被測定
信号のデューティを測定することのできるデューティ測
定装置、及びデューティ測定方法を提供することを目的
とする。The present invention has been made to solve the above problems, and measures the duty of a signal under measurement without measuring the time period of the signal under measurement and the HIGH time of one period thereof. An object of the present invention is to provide a duty measuring device and a duty measuring method that can perform the above.
【０００７】[0007]
【課題を解決するための手段】本発明の請求項１に係る
デューティ測定装置は、電源とグランドとに接続され、
被測定信号を出力する出力バッファと、上記出力バッフ
ァの出力側に設けられ、該出力バッファ内部のＨＩＧＨ
側の出力インピーダンス、及びＬＯＷ側の出力インピー
ダンスの変動による出力信号の変動を抑える抵抗と、上
記抵抗の一端側端子からの電圧を平滑化する容量と、上
記出力バッファの被測定信号が出力される端子と上記抵
抗の他端側端子との間に設けられた被測定信号選択スイ
ッチと、上記電源と上記抵抗の他端側端子との間に設け
られた電源側選択スイッチと、上記グランドと上記抵抗
の他端側端子との間に設けられたグランド側選択スイッ
チとを備えたものである。A duty measuring device according to claim 1 of the present invention is connected to a power source and a ground,
An output buffer that outputs a signal under measurement and a HIGH inside the output buffer that is provided on the output side of the output buffer.
Output impedance of the side, and a resistor to suppress the variation of the output signal due to variations in the output impedance of the LOW side, and the capacitor for smoothing the voltage from one end terminal of the resistor, the upper
The output buffer terminal to which the measured signal is output and the
Of the measured signal selection switch installed between the other end of the
Switch between the power source and the other end of the resistor.
Power source side selection switch, above ground and above resistance
The ground side selection switch provided between the
It is equipped with a chi .
【０００８】[0008]
【０００９】[0009]
【００１０】本発明の請求項２に係るデューティ測定方
法は、請求項１に記載のデューティ測定装置を用いたデ
ューティ測定方法において、上記３つのスイッチのうち
上記被測定信号選択スイッチのみをＯＮにしたときの上
記容量の両端の電圧であるデューティ被測定信号外部出
力電圧を測定し、上記３つのスイッチのうち上記電源側
選択スイッチのみをＯＮにしたときの上記容量の両端の
電圧である電源側出力バッファ駆動電圧外部出力電圧を
測定し、上記３つのスイッチのうち上記グランド側選択
スイッチのみをＯＮにしたときの上記容量の両端の電圧
であるグランド側出力バッファ駆動電圧外部出力電圧を
測定し、上記デューティ被測定信号外部出力電圧と、上
記電源側出力バッファ駆動電圧外部出力電圧と、上記グ
ランド側出力バッファ駆動電圧外部出力電圧とに基づい
て、上記被測定信号のデューティを算出するものであ
る。According to a second aspect of the present invention, there is provided a duty measuring method using the duty measuring device according to the first aspect , wherein only the signal selection switch to be measured among the three switches is turned on. The output voltage on the power supply side, which is the voltage across the capacitance when the duty measured signal external output voltage, which is the voltage across the capacitance, is measured and only the power supply side selection switch of the three switches is turned on. The buffer drive voltage external output voltage is measured, and the ground side output buffer drive voltage external output voltage, which is the voltage across the capacitance when only the ground side selection switch of the three switches is turned on, is measured. Duty signal under test External output voltage, power supply side output buffer drive voltage External output voltage, ground side output buffer On the basis of the § drive voltage externally output voltage, and calculates the duty of the signal to be measured.
【００１１】[0011]
【発明の実施の形態】実施の形態１．図１は、本発明の
実施の形態１によるデューティ測定装置のブロック図で
ある。本実施の形態１によるデューティ測定装置１００
は、出力バッファ１０３、ＬＳＩ内部抵抗１０７、及び
外部出力端子１０８を有するＬＳＩ内部回路１０１と、
平滑化容量１０９を有するＬＳＩ外部回路１０２とから
構成されている。出力バッファ１０３は、ＬＳＩ内部か
らの信号Ｓ１０３を外部へ出力するものであり、この出
力バッファ１０３を駆動するには、ＬＳＩ内部の共通電
源、及び共通ＧＮＤを使用する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiment 1. 1 is a block diagram of a duty measuring device according to a first embodiment of the present invention. Duty measuring apparatus 100 according to the first embodiment
Is an LSI internal circuit 101 having an output buffer 103, an LSI internal resistor 107, and an external output terminal 108,
It is composed of an LSI external circuit 102 having a smoothing capacitor 109. The output buffer 103 outputs the signal S103 from the inside of the LSI to the outside. To drive this output buffer 103, a common power supply inside the LSI and a common GND are used.
【００１２】ＬＳＩ内部抵抗１０７は、出力バッファ１
０３の内部出力インピーダンスよりも充分大きな値に設
定されている抵抗である。通常、出力バッファ１０３の
ＨＩＧＨ側の出力インピーダンスと、ＬＯＷ側の出力イ
ンピーダンスとは等しくなるように設計されているが、
これらは製造ばらつきやＬＳＩ内部の寄生負荷容量によ
り変動してしまうため、出力バッファ１０３の内部出力
インピーダンスよりも充分大きな値に設定して、その影
響を抑えている。The LSI internal resistance 107 is the output buffer 1
The resistor is set to a value sufficiently larger than the internal output impedance of 03. Normally, the HIGH-side output impedance of the output buffer 103 and the LOW-side output impedance are designed to be equal,
Since these values fluctuate due to manufacturing variations and parasitic load capacitance inside the LSI, they are set to a value sufficiently larger than the internal output impedance of the output buffer 103 to suppress the influence.
【００１３】外部出力端子１０８は、ＬＳＩ内部回路１
０１から信号を外部に出力するための端子である。平滑
化容量１０９は、外部出力端子１０８が出力する電圧を
平滑化するものである。The external output terminal 108 is the LSI internal circuit 1
01 is a terminal for outputting a signal to the outside. The smoothing capacitor 109 is for smoothing the voltage output from the external output terminal 108.
【００１４】以下に、上記のように構成されるデューテ
ィ測定装置を用いたデューティ測定方法を説明する。ま
ず、共通電源電圧Ｖ1、共通ＧＮＤ電圧Ｖ2、及び平滑化
容量１０９の両端のデューティ被測定信号外部出力電圧
Ｖ3を測定する。A duty measuring method using the duty measuring device having the above-mentioned structure will be described below. First, the common power supply voltage V 1 , the common GND voltage V 2 , and the duty measured signal external output voltage V 3 at both ends of the smoothing capacitor 109 are measured.
【００１５】そして、被測定信号のデューティをＤｕと
し、下記のように定義する。
Ｄｕ＝Ｔ1／Ｔ ・・・（１）
ただし、Ｔは被測定信号の時間周期であり、Ｔ1は１周
期のＨＩＧＨ時間である。The duty of the signal under measurement is Du and is defined as follows. Du = T 1 / T (1) However, T is the time period of the signal under measurement, and T 1 is the HIGH time of one period.
【００１６】ここで、外部出力端子１０８における波形
の立ち上がり時間、及び立ち下り時間は、出力バッファ
１０３の内部出力インピーダンスと、内部抵抗１０７の
抵抗値との和に依存するが、本実施の形態１によるデュ
ーティ測定装置の回路構成では、出力バッファ１０３の
内部出力インピーダンスに比べ、ＬＳＩ内部抵抗１０７
を充分大きな値に設定しているため、出力バッファ１０
３のＨＩＧＨ側、及びＬＯＷ側の出力インピーダンス
が、製造ばらつきやＬＳＩ内部の寄生負荷容量により変
動することで生じる、外部出力端子１０８における波形
の立ち上がり時間の差、及び立ち下がり時間の差を無視
することができる。Here, the rising time and the falling time of the waveform at the external output terminal 108 depend on the sum of the internal output impedance of the output buffer 103 and the resistance value of the internal resistor 107. In the circuit configuration of the duty measuring device according to the above, the LSI internal resistance 107 is larger than the internal output impedance of the output buffer 103.
Is set to a sufficiently large value, the output buffer 10
The difference between the rise time and the fall time of the waveform at the external output terminal 108, which is caused by the output impedances on the HIGH side and the LOW side of No. 3, which vary due to manufacturing variations and parasitic load capacitance inside the LSI, are ignored. be able to.
【００１７】そして、外部出力端子１０８における波形
の立ち上がり時間の差、及び立ち下がり時間の差がない
とすると、以下の（２）式が成り立つ。
Ｖ3×Ｔ＝Ｖ1×Ｔ1＋Ｖ2×（Ｔ−Ｔ1） ・・・（２）
（２）式を変形すると
Ｔ1／Ｔ＝（Ｖ3―Ｖ2）／（Ｖ1―Ｖ2） ・・・（３）
となり（１）式より
Ｄｕ＝（Ｖ3―Ｖ2）／（Ｖ1―Ｖ2） ・・・（４）
となる。If there is no difference between the rising time and the falling time of the waveform at the external output terminal 108, the following equation (2) is established. V 3 × T = V 1 × T 1 + V 2 × (T−T 1 ) ... (2) When the equation (2) is transformed, T 1 / T = (V 3 −V 2 ) / (V 1 −V 2) (3) and (1) from equation Du = (V 3 -V 2) / (V 1 -V 2) becomes (4).
【００１８】したがって、この（４）式に、共通電源電
圧Ｖ1、共通ＧＮＤ電圧Ｖ2、及びデューティ被測定信号
外部出力電圧Ｖ3をそれぞれ代入することにより、被測
定信号のデューティＤｕが求まる。Therefore, by substituting the common power supply voltage V 1 , the common GND voltage V 2 , and the duty measured signal external output voltage V 3 into the equation (4), the duty Du of the measured signal can be obtained.
【００１９】このように、本実施の形態１によるデュー
ティ測定装置は、出力バッファと、ＬＳＩ内部抵抗と、
平滑化容量とを備えたので、被測定信号の時間周期、及
びその１周期のＨＩＧＨ時間を測定することなく、共通
電源電圧と、共通ＧＮＤ電圧と、デューティ被測定信号
外部出力電圧とに基づいて、被測定信号のデューティを
測定することができ、この結果、被測定信号の“ＨＩＧ
Ｈ”及び“ＬＯＷ”を判別するための閾値やその周波数
特性を考慮して設計しなければならない比較器が必要な
くなり、簡単に設計することができる。As described above, the duty measuring device according to the first embodiment includes the output buffer, the LSI internal resistance,
Since the smoothing capacitor is provided, it is based on the common power supply voltage, the common GND voltage, and the duty measured signal external output voltage without measuring the time period of the measured signal and the HIGH time of one period thereof. , The duty of the signal under measurement can be measured, and as a result, the “HIG
A comparator for designing in consideration of the threshold value for distinguishing between "H" and "LOW" and its frequency characteristic is not required, and the design can be easily performed.
【００２０】実施の形態２．図２は、本発明の実施の形
態２によるデューティ測定装置のブロック図である。本
実施の形態２によるデューティ測定装置２００は、出力
バッファ２０３、被測定信号選択スイッチ２０４、電源
側選択スイッチ２０５、グランド（ＧＮＤ）側選択スイ
ッチ２０６、ＬＳＩ内部抵抗２０７、及び外部出力端子
２０８を有するＬＳＩ内部回路２０１と、平滑化容量２
０９を有するＬＳＩ外部回路２０２とから構成されてい
る。Embodiment 2. FIG. 2 is a block diagram of a duty measuring device according to a second embodiment of the present invention. The duty measuring apparatus 200 according to the second embodiment includes an output buffer 203, a signal under measurement selection switch 204, a power source side selection switch 205, a ground (GND) side selection switch 206, an LSI internal resistance 207, and an external output terminal 208. LSI internal circuit 201 and smoothing capacitor 2
09, and an LSI external circuit 202 having a 09.
【００２１】出力バッファ２０３は、ＬＳＩ内部からの
信号Ｓ２０３を外部へ出力するものである。通常、出力
バッファを駆動するには、ＬＳＩ内部の共通電源、及び
共通ＧＮＤを使用するが、ＬＳＩ内部の配線と、これを
流れる電流とにより電圧降下が発生するため、実際に出
力バッファを駆動している電圧は、共通電源、及び共通
ＧＮＤの電圧とは異なる。The output buffer 203 outputs the signal S203 from the inside of the LSI to the outside. Normally, a common power supply and a common GND inside the LSI are used to drive the output buffer. However, since a voltage drop occurs due to the wiring inside the LSI and the current flowing through the LSI, the output buffer is actually driven. Voltage is different from the voltage of the common power supply and the common GND.
【００２２】被測定信号選択スイッチ２０４は、出力バ
ッファ２０３の被測定信号が出力される端子と、ＬＳＩ
内部抵抗２０７の一端側端子との間に設けられ、出力バ
ッファ２０３の出力を外部出力端子２０８に出力すると
きに使用するものであり、ＬＳＩ内部又は外部からくる
出力制御信号Ｓ２０４により制御されるものである。The signal under measurement selection switch 204 includes a terminal for outputting the signal under measurement of the output buffer 203 and an LSI.
It is provided between one end side terminal of the internal resistor 207 and is used when outputting the output of the output buffer 203 to the external output terminal 208, and is controlled by the output control signal S204 coming from inside or outside the LSI. Is.
【００２３】電源側選択スイッチ２０５は、出力バッフ
ァ２０３の電源側の端子と、ＬＳＩ内部抵抗２０７の一
端側端子との間に設けられ、実際に出力バッファ２０３
を駆動している電源側の電圧を外部出力端子２０８に出
力するときに使用するものであり、ＬＳＩ内部又は外部
からくる出力制御信号Ｓ２０５により制御されるもので
ある。The power source side selection switch 205 is provided between the power source side terminal of the output buffer 203 and the one end side terminal of the LSI internal resistor 207, and actually the output buffer 203.
It is used when the voltage on the power supply side that drives the IC is output to the external output terminal 208, and is controlled by the output control signal S205 coming from inside or outside the LSI.
【００２４】ＧＮＤ側選択スイッチ２０６は、出力バッ
ファ２０３のＧＮＤ側の端子と、ＬＳＩ内部抵抗２０７
の一端側端子との間に設けられ、実際に出力バッファ２
０３を駆動しているＧＮＤ側の電圧を外部出力端子２０
８に出力するときに使用するものであり、ＬＳＩ内部又
は外部からくる出力制御信号Ｓ２０６により制御される
ものである。The GND side selection switch 206 is connected to the GND side terminal of the output buffer 203 and the LSI internal resistor 207.
Is provided between the one end side terminal of the
The voltage on the GND side driving 03 is output to the external output terminal 20.
The output control signal S206 is used when the data is output to the LSI 8 and is controlled by the output control signal S206 from inside or outside the LSI.
【００２５】ＬＳＩ内部抵抗２０７は、出力バッファ２
０３の内部出力インピーダンスよりも充分大きな値に設
定されている抵抗である。通常、出力バッファ２０３の
ＨＩＧＨ側の出力インピーダンスと、ＬＯＷ側の出力イ
ンピーダンスとは等しくなるように設計されているが、
これらは製造ばらつきやＬＳＩ内部の寄生負荷容量によ
り変動してしまうため、出力バッファ２０３の内部出力
インピーダンスよりも充分大きな値に設定して、その影
響を抑えている。The LSI internal resistor 207 is connected to the output buffer 2
The resistor is set to a value sufficiently larger than the internal output impedance of 03. Normally, the HIGH-side output impedance of the output buffer 203 and the LOW-side output impedance are designed to be equal,
Since these values fluctuate due to manufacturing variations and parasitic load capacitance inside the LSI, they are set to a value sufficiently larger than the internal output impedance of the output buffer 203 to suppress the influence.
【００２６】外部出力端子２０８は、ＬＳＩ内部回路２
０１から信号を外部に出力するための端子である。平滑
化容量２０９は、外部出力端子２０８が出力する電圧を
平滑化するものである。The external output terminal 208 is used for the LSI internal circuit 2
01 is a terminal for outputting a signal to the outside. The smoothing capacitor 209 smoothes the voltage output from the external output terminal 208.
【００２７】以下に、上記のように構成されるデューテ
ィ測定装置を用いたデューティ測定方法を説明する。ま
ず、出力制御信号Ｓ２０５を制御することで電源側選択
スイッチ２０５のみをＯＮにして平滑化容量２０９の両
端の出力バッファ駆動電圧（電源側）外部出力電圧Ｖ4
を測定し、出力制御信号Ｓ２０６を制御することでＧＮ
Ｄ側選択スイッチ２０６のみをＯＮにして平滑化容量２
０９の両端の出力バッファ駆動電圧（ＧＮＤ側）外部出
力電圧Ｖ5を測定し、出力制御信号Ｓ２０４を制御する
ことで被測定信号選択スイッチ２０４のみをＯＮにして
平滑化容量２０９の両端のデューティ被測定信号外部出
力電圧Ｖ6を測定する。Hereinafter, a duty measuring method using the duty measuring device having the above structure will be described. First, by controlling the output control signal S205, only the power supply side selection switch 205 is turned on, and the output buffer drive voltage (power supply side) external output voltage V 4 at both ends of the smoothing capacitor 209.
Is measured and the output control signal S206 is controlled to
Only the D side selection switch 206 is turned on and the smoothing capacitance 2
Output buffer drive voltage (on the GND side) external output voltage V 5 at both ends of 09, and by controlling the output control signal S204, only the measured signal selection switch 204 is turned on and the duty control at both ends of the smoothing capacitor 209 is performed. The measurement signal external output voltage V 6 is measured.
【００２８】そして、被測定信号のデューティをＤｕと
し、下記のように定義する。
Ｄｕ＝Ｔ1／Ｔ ・・・（５）
ただし、Ｔは被測定信号の時間周期であり、Ｔ1は１周
期のＨＩＧＨ時間である。ここで、外部出力端子２０８
における波形の立ち上がり時間、及び立ち下り時間は、
出力バッファ２０３の内部出力インピーダンスと、内部
抵抗２０７の抵抗値と、被測定信号選択スイッチ２０
４、電源側選択スイッチ２０５、及びＧＮＤ側選択スイ
ッチ２０６のうち、そのときに使用されているスイッチ
の抵抗値との和に依存するが、本実施の形態２によるデ
ューティ測定装置の回路構成では、出力バッファ２０３
の内部出力インピーダンスに比べ、ＬＳＩ内部抵抗２０
７を充分大きな値に設定しているため、出力バッファ２
０３のＨＩＧＨ側、及びＬＯＷ側の出力インピーダンス
が、製造ばらつきやＬＳＩ内部の寄生負荷容量により変
動することで生じる、外部出力端子２０８における波形
の立ち上がり時間の差、及び立ち下がり時間の差を無視
することができる。The duty of the signal under measurement is Du and is defined as follows. Du = T 1 / T (5) Here, T is the time period of the signal under measurement, and T 1 is the HIGH time of one period. Here, the external output terminal 208
The rise time and fall time of the waveform at
The internal output impedance of the output buffer 203, the resistance value of the internal resistance 207, and the measured signal selection switch 20.
4, among the power source side selection switch 205 and the GND side selection switch 206, the circuit configuration of the duty measuring device according to the second embodiment depends on the sum with the resistance value of the switch used at that time. Output buffer 203
Compared to the internal output impedance of
Since 7 is set to a sufficiently large value, output buffer 2
The difference between the rise time and the fall time of the waveform at the external output terminal 208, which is caused by the variation of the output impedance on the HIGH side and the LOW side of No. 03, which is caused by the manufacturing variation and the parasitic load capacitance inside the LSI, is ignored. be able to.
【００２９】そして、外部出力端子２０８における波形
の立ち上がり時間の差、及び立ち下がり時間の差がない
とすると、以下の（６）式が成り立つ。
Ｖ6×Ｔ＝Ｖ4×Ｔ1＋Ｖ5×（Ｔ−Ｔ1） ・・・（６）
（６）式を変形すると
Ｔ1／Ｔ＝（Ｖ6―Ｖ5）／（Ｖ4―Ｖ5） ・・・（７）
となり（４）式より
Ｄｕ＝（Ｖ6―Ｖ5）／（Ｖ4―Ｖ5） ・・・（８）
となる。If there is no difference between the rising time and the falling time of the waveform at the external output terminal 208, the following equation (6) is established. V 6 × T = V 4 × T 1 + V 5 × (T−T 1 ) ... (6) When the formula (6) is transformed, T 1 / T = (V 6 −V 5 ) / (V 4 −V 5 ) ... (7), and from the equation (4), Du = (V 6 -V 5 ) / (V 4- V 5 ) ... (8).
【００３０】したがって、この（８）式に、出力バッフ
ァ駆動電圧（電源側）外部出力電圧Ｖ4、出力バッファ
駆動電圧（ＧＮＤ側）外部出力電圧Ｖ5、及びデューテ
ィ被測定信号外部出力電圧Ｖ6をそれぞれ代入すること
により、被測定信号のデューティＤｕが求まる。Therefore, in the equation (8), the output buffer drive voltage (power supply side) external output voltage V 4 , the output buffer drive voltage (GND side) external output voltage V 5 , and the duty measured signal external output voltage V 6 The duty Du of the signal under measurement can be obtained by substituting each of
【００３１】このように、本実施の形態２によるデュー
ティ測定装置は、出力バッファと、ＬＳＩ内部抵抗と、
被測定信号選択スイッチと、電源側選択スイッチと、Ｇ
ＮＤ側選択スイッチと、平滑化容量とを備えたので、被
測定信号の“ＨＩＧＨ”及び“ＬＯＷ”を判別すること
なく、３つのスイッチのうち被測定信号選択スイッチの
みをＯＮにしたときの容量の両端の電圧と、３つのスイ
ッチのうち上記電源側選択スイッチのみをＯＮにしたと
きの容量の両端の電圧と、３つのスイッチのうちグラン
ド側選択スイッチのみをＯＮにしたときの容量の両端の
電圧とに基づいて、被測定信号の、より正確なデューテ
ィを測定することができ、この結果、被測定信号の“Ｈ
ＩＧＨ”及び“ＬＯＷ”を判別するための閾値やその周
波数特性を考慮して設計しなければならない比較器が必
要なくなり、簡単に設計することができる。As described above, the duty measuring device according to the second embodiment includes the output buffer, the LSI internal resistance,
Signal to be measured selection switch, power supply side selection switch, G
Since the ND side selection switch and the smoothing capacitor are provided, the capacitance when only the signal under measurement selection switch of the three switches is turned on without discriminating between "HIGH" and "LOW" of the signal under measurement. Of the voltage across both ends of the capacitor, and the voltage across both ends of the capacitance when only the power source side selection switch of the three switches is turned on, and between the both ends of the capacitance when only the ground side selection switch of the three switches is turned on. The more accurate duty of the signal under measurement can be measured based on the voltage, and as a result, "H" of the signal under measurement can be measured.
A comparator for designing in consideration of the threshold value for distinguishing between "IGH" and "LOW" and its frequency characteristic is not required, and the design can be simplified.
【００３２】なお、上記実施の形態１、及び上記実施の
形態２では、ＬＳＩ外部回路が容量１個で構成されるも
のとした場合について説明したが、これは、多次のＲＣ
フィルタや、ローパスフィルタ等から構成されるものと
してもよい。In the above-described first and second embodiments, the case where the LSI external circuit is composed of one capacitor has been described, but this is a multi-order RC.
It may be configured by a filter, a low-pass filter, or the like.
【００３３】[0033]
【発明の効果】本発明の請求項１に係るデューティ測定
装置によれば、電源とグランドとに接続され、被測定信
号を出力する出力バッファと、上記出力バッファの出力
側に設けられ、該出力バッファ内部のＨＩＧＨ側の出力
インピーダンス、及びＬＯＷ側の出力インピーダンスの
変動による出力信号の変動を抑える抵抗と、上記抵抗の
一端側端子からの電圧を平滑化する容量と、上記出力バ
ッファの被測定信号が出力される端子と上記抵抗の他端
側端子との間に設けられた被測定信号選択スイッチと、
上記電源と上記抵抗の他端側端子との間に設けられた電
源側選択スイッチと、上記グランドと上記抵抗の他端側
端子との間に設けられたグランド側選択スイッチとを備
えたので、被測定信号の“ＨＩＧＨ”及び“ＬＯＷ”を
判別することなく、３つのスイッチのうち被測定信号選
択スイッチのみをＯＮにしたときの容量の両端の電圧
と、３つのスイッチのうち上記電源側選択スイッチのみ
をＯＮにしたときの容量の両端の電圧と、３つのスイッ
チのうちグランド側選択スイッチのみをＯＮにしたとき
の容量の両端の電圧とに基づいて、被測定信号のデュー
ティを測定することができ、この結果、被測定信号の
“ＨＩＧＨ”及び“ＬＯＷ”を判別するための閾値やそ
の周波数特性を考慮して設計しなければならない比較器
が必要なくなり、簡単に設計することができるという効
果がある。According to the duty measuring device of the first aspect of the present invention, the output buffer connected to the power supply and the ground and outputting the signal under measurement, and the output buffer provided on the output side of the output buffer, a resistor to suppress the variation of the output signal due to variations in the output impedance of the buffer inside the HIGH side of the output impedance, and the LOW side, and the capacitor for smoothing the voltage from one end terminal of the resistor, the output bus
Output terminal of the buffer and the other end of the resistor
A signal under measurement selection switch provided between the side terminal and
The power supply provided between the power supply and the other end of the resistor
Source side selection switch, the other side of the ground and the resistor
Equipped with a ground side selection switch provided between the terminals
Since it was obtained, the "HIGH" and "LOW" of the measured signal
Select the signal under test from the three switches without making a distinction.
Voltage across the capacity when only the selection switch is turned on
And only the above-mentioned power supply side selection switch among the three switches
When the switch is turned on, the voltage across the capacitor and the three switches
When only the ground side selection switch is turned on
It is possible to measure the duty of the signal under measurement based on the voltage across the capacitance of, and as a result, consider the threshold and its frequency characteristic for distinguishing "HIGH" and "LOW" of the signal under measurement. There is no need for a comparator that has to be designed in advance, and it is possible to easily design.
【００３４】[0034]
【００３５】本発明の請求項２に係るデューティ測定方
法によれば、請求項１に記載のデューティ測定装置を用
いたデューティ測定方法において、上記３つのスイッチ
のうち上記被測定信号選択スイッチのみをＯＮにしたと
きの上記容量の両端の電圧であるデューティ被測定信号
外部出力電圧を測定し、上記３つのスイッチのうち上記
電源側選択スイッチのみをＯＮにしたときの上記容量の
両端の電圧である電源側出力バッファ駆動電圧外部出力
電圧を測定し、上記３つのスイッチのうち上記グランド
側選択スイッチのみをＯＮにしたときの上記容量の両端
の電圧であるグランド側出力バッファ駆動電圧外部出力
電圧を測定し、上記デューティ被測定信号外部出力電圧
と、上記電源側出力バッファ駆動電圧外部出力電圧と、
上記グランド側出力バッファ駆動電圧外部出力電圧とに
基づいて、上記被測定信号のデューティを算出するの
で、被測定信号の“ＨＩＧＨ”及び“ＬＯＷ”を判別す
ることなく、被測定信号のデューティを測定することが
できるという効果がある。According to a second aspect of the present invention, there is provided a duty measuring method using the duty measuring apparatus according to the first aspect, wherein the three switches are provided.
Of the above, only the signal under measurement selection switch is turned on.
Signal to be measured, which is the voltage across the capacitor
Measure the external output voltage and select one of the three switches
Of the above capacity when only the power supply side selection switch is turned on
Power supply side output buffer drive voltage that is the voltage between both ends External output
Measure the voltage and select one of the three switches above ground
Both ends of the above capacity when only the side selection switch is turned on
Ground side output buffer drive voltage which is the voltage of the external output
Measure the voltage and measure the above duty measured signal external output voltage
And the power supply side output buffer drive voltage external output voltage,
Since the duty of the signal under measurement is calculated based on the ground side output buffer drive voltage external output voltage, the duty of the signal under measurement is measured without discriminating between "HIGH" and "LOW" of the signal under measurement. There is an effect that can be done.
【００３６】[0036]
【図１】本発明の実施の形態１によるデューティ測定装
置のブロック図である。FIG. 1 is a block diagram of a duty measuring device according to a first embodiment of the present invention.
【図２】本発明の実施の形態２によるデューティ測定装
置のブロック図である。FIG. 2 is a block diagram of a duty measuring device according to a second embodiment of the present invention.
１００，２００ デューティ測定装置 １０１，２０１ ＬＳＩ内部回路 １０２，２０２ ＬＳＩ外部回路 １０３，２０３ 出力バッファ １０７，２０７ ＬＳＩ内部抵抗 １０８，２０８ 外部出力端子 １０９，２０９ 平滑化容量 ２０４ 被測定信号選択スイッチ ２０５ 電源側選択スイッチ ２０６ ＧＮＤ側選択スイッチ 100,200 duty measurement device 101, 201 LSI internal circuit 102, 202 LSI external circuit 103,203 output buffer 107, 207 LSI internal resistance 108, 208 External output terminal 109,209 Smoothing capacity 204 Measured signal selection switch 205 Power supply side selection switch 206 GND side selection switch
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 29/02 G01R 31/28 - 31/3193 G11C 11/34 Front page continued (58) Fields surveyed (Int.Cl. 7 , DB name) G01R 29/02 G01R 31/28-31/3193 G11C 11/34
Claims (2)
号を出力する出力バッファと、 上記出力バッファの出力側に設けられ、該出力バッファ
内部のＨＩＧＨ側の出力インピーダンス、及びＬＯＷ側
の出力インピーダンスの変動による出力信号の変動を抑
える抵抗と、 上記抵抗の一端側端子からの電圧を平滑化する容量と、 上記出力バッファの被測定信号が出力される端子と上記
抵抗の他端側端子との間に設けられた被測定信号選択ス
イッチと、 上記電源と上記抵抗の他端側端子との間に設けられた電
源側選択スイッチと、 上記グランドと上記抵抗の他端側端子との間に設けられ
たグランド側選択スイッチと を備えた、 ことを特徴とするデューティ測定装置。1. An output buffer, which is connected to a power supply and a ground and outputs a signal under measurement, and a high-side output impedance and a low-side output impedance which are provided on the output side of the output buffer and which are provided inside the output buffer. a resistor to suppress the variation of the output signal due to variations in the capacity for smoothing the voltage from one end terminal of the resistor, the terminal and the signal to be measured of the output buffer is output
The signal under measurement selection switch provided between the resistor and the other end side terminal
Switch and the power supply provided between the power supply and the other end of the resistor.
It is provided between the source side selection switch and the ground and the other end side terminal of the resistor.
And a ground side selection switch , the duty measuring device.
用いたデューティ測定方法において、上記３つのスイッチのうち上記被測定信号選択スイッチ
のみをＯＮにしたときの上記容量の両端の電圧であるデ
ューティ被測定信号外部出力電圧を測定し、 上記３つのスイッチのうち上記電源側選択スイッチのみ
をＯＮにしたときの上記容量の両端の電圧である電源側
出力バッファ駆動電圧外部出力電圧を測定し、 上記３つのスイッチのうち上記グランド側選択スイッチ
のみをＯＮにしたときの上記容量の両端の電圧であるグ
ランド側出力バッファ駆動電圧外部出力電圧を測定し、 上記デューティ被測定信号外部出力電圧と、上記電源側
出力バッファ駆動電圧外部出力電圧と、上記グランド側
出力バッファ駆動電圧外部出力電圧とに基づいて、上記
被測定信号のデューティを算出する、 ことを特徴とするデューティ測定方法。2. The duty measuring device according to claim 1.
In the duty measuring method used, the measured signal selection switch among the three switches
Is the voltage across the capacitor when only the
Uti Measured signal external output voltage is measured, and only the power source side selection switch is selected from the above three switches.
The power supply side, which is the voltage across the above capacity when the power is turned on
Output buffer drive voltage Measure the external output voltage and select the ground side selection switch from the above three switches
Is the voltage across the capacitor when only
Land side output buffer drive voltage Measures the external output voltage, and measures the duty measured signal external output voltage and the power supply side
Output buffer drive voltage External output voltage and above ground side
Based on the output buffer drive voltage and external output voltage,
A duty measuring method comprising: calculating a duty of a signal under measurement .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33583399A JP3450769B2 (en) | 1999-11-26 | 1999-11-26 | Duty measuring device and duty measuring method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33583399A JP3450769B2 (en) | 1999-11-26 | 1999-11-26 | Duty measuring device and duty measuring method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001153905A JP2001153905A (en) | 2001-06-08 |
| JP3450769B2 true JP3450769B2 (en) | 2003-09-29 |
Family
ID=18292925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33583399A Expired - Fee Related JP3450769B2 (en) | 1999-11-26 | 1999-11-26 | Duty measuring device and duty measuring method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3450769B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7260491B2 (en) * | 2005-10-27 | 2007-08-21 | International Business Machines Corporation | Duty cycle measurement apparatus and method |
-
1999
- 1999-11-26 JP JP33583399A patent/JP3450769B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001153905A (en) | 2001-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7019547B2 (en) | Pin driver for AC and DC semiconductor device testing | |
| JP3783633B2 (en) | Ground fault detection device for vehicles | |
| JP3450769B2 (en) | Duty measuring device and duty measuring method | |
| KR20060003118A (en) | Power source device, test device, and power source voltage stabilizing device | |
| CN214041597U (en) | Power-on and power-off test system | |
| JP3882690B2 (en) | Electronic volume and electronic volume testing method | |
| JP4674005B2 (en) | Power supply device and test device | |
| JP2991065B2 (en) | Variable delay circuit and delay time inspection method | |
| JP2796076B2 (en) | Amplifier circuit | |
| JP3450303B2 (en) | Apparatus and method for detecting waveform disturbance of electric signal | |
| JP3493270B2 (en) | Measurement circuit for diode reverse recovery time | |
| CN118033483B (en) | Short circuit detection method and circuit based on fractional order gate current | |
| US11955957B2 (en) | Smart electronic switch | |
| JP2010204058A (en) | Device and method for testing circuit component | |
| JP2978656B2 (en) | Semiconductor integrated circuit test apparatus and test method thereof | |
| CN115112957A (en) | Intelligent power module with capacity value self-checking function | |
| JP2723688B2 (en) | Apparatus for measuring frequency characteristics of semiconductor integrated circuits | |
| JP3481402B2 (en) | Test equipment for logic integrated circuits | |
| JP3430513B2 (en) | Current mode logic circuit test apparatus and test method | |
| JP4697579B2 (en) | Power converter and phase loss detection method | |
| JP2535751Y2 (en) | IC test equipment | |
| CN117783934A (en) | Test method and device for evaluating MOSFET short circuit capability | |
| JPH05297039A (en) | Method and apparatus for detecting variation of capacitance using computer | |
| JP2653016B2 (en) | DC power protection circuit | |
| JPH0660930B2 (en) | Integrated circuit characteristics test method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |