JP3441929B2 - Light receiving element - Google Patents
Light receiving elementInfo
- Publication number
- JP3441929B2 JP3441929B2 JP19958297A JP19958297A JP3441929B2 JP 3441929 B2 JP3441929 B2 JP 3441929B2 JP 19958297 A JP19958297 A JP 19958297A JP 19958297 A JP19958297 A JP 19958297A JP 3441929 B2 JP3441929 B2 JP 3441929B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- receiving element
- electrode
- anode
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【発明の属する技術分野】本発明は光センサや、光結合
装置等に用いられる受光素子に関するものであり、特に
その静電耐圧を向上させるための技術に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light receiving element used in an optical sensor, an optical coupling device and the like, and more particularly to a technique for improving its electrostatic withstand voltage.
【０００２】[0002]
【従来の技術】図４はＮ型半導体基板を使用した従来例
の受光素子を示す図であり、図４（ａ）はその上面図で
あり、図４（ｂ）は図４（ａ）に示される矩形の点線部
分を側面から見た拡大略断面図である。2. Description of the Related Art FIG. 4 is a diagram showing a conventional light receiving element using an N-type semiconductor substrate, FIG. 4 (a) is a top view thereof, and FIG. 4 (b) is shown in FIG. 4 (a). It is an expansion schematic sectional view which looked at the dotted line part of the rectangle shown from the side.
【０００３】図４に示される受光素子５０において、５
３は受光部であり、Ｎ-型シリコン半導体（Ｎ型不純物
濃度が１×１０12ａｔｏｍｓ／ｃｍ3〜１×１０13ａｔ
ｏｍｓ／ｃｍ3程度の半導体）のＮ型半導体基板５４上
にＰ型不純物をある定量拡散してＰ型アノード層５５を
作成し、その上を透明なＳｉＯ2の酸化膜５６で覆うこ
とにより形成される。５１はアノード電極であり、Ｐ型
アノード層５５と直接接触している。Ｎ型半導体基板５
４の裏面はＮ型半導体基板５４よりも高い濃度のＮ+型
層５４ａが形成されている。この受光素子５０はＰＩＮ
フォトダイオードと呼ばれている。In the light receiving element 50 shown in FIG.
Reference numeral 3 denotes a light receiving portion, which is an N − type silicon semiconductor (N type impurity concentration is 1 × 10 12 atoms / cm 3 to 1 × 10 13 at).
(Semiconductor of about oms / cm 3 ) is formed by diffusing a certain amount of P-type impurities on an N-type semiconductor substrate 54 to form a P-type anode layer 55, and covering it with a transparent SiO 2 oxide film 56. To be done. An anode electrode 51 is in direct contact with the P-type anode layer 55. N-type semiconductor substrate 5
On the back surface of No. 4, an N + type layer 54a having a higher concentration than that of the N type semiconductor substrate 54 is formed. This light receiving element 50 is a PIN
It is called a photodiode.
【０００４】アノード電極５１はワイヤー等の結線部材
が取付けられるアノード電極本体５１ａとガードリング
５１ｂからなっている。ガードリング５１ｂは受光部５
３の外周部に形成され、Ｐ型アノード層の周囲を覆うよ
うにリング状に形成されている。一般的に、Ｎ型半導体
基板とＰ型アノード層の接合部分は低濃度であり、表面
のＳｉＯ2膜に徐々に蓄積するＮａ+等の正電荷の影響で
負に帯電し、Ｎ型反転しやすくなる。すると、逆バイア
ス印加時に空乏層の曲率が大きくなり、耐圧不良等が発
生する。そのため、ガードリングをアノード電極と同電
位になるように設置し、逆バイアス印加時にＳｉＯ2膜
に蓄積している正電荷をガードリング側に引きつけ、Ｓ
ｉＯ2とＰ型アノード層の界面の反転を防ぐ必要があ
る。すなわち、ガードリング５１ｂはＮ型半導体基板５
４とＰ型アノード層５５の接合部分を保護する働きがあ
る。また、ガードリング５１ｂは、アノード電極本体５
１ａと接続されており、同じ電位である。The anode electrode 51 comprises an anode electrode body 51a to which a wire connecting member is attached and a guard ring 51b. The guard ring 51b is the light receiving unit 5
3 is formed on the outer peripheral portion of the No. 3 and is formed in a ring shape so as to cover the periphery of the P-type anode layer. Generally, the junction between the N-type semiconductor substrate and the P-type anode layer has a low concentration, and is negatively charged due to the positive charge such as Na + that gradually accumulates on the SiO 2 film on the surface, so that the N-type inversion occurs. It will be easier. Then, the curvature of the depletion layer becomes large at the time of applying the reverse bias, and a breakdown voltage defect or the like occurs. Therefore, the guard ring is installed so as to have the same potential as the anode electrode, and the positive charge accumulated in the SiO 2 film is attracted to the guard ring side when the reverse bias is applied.
It is necessary to prevent inversion of the interface between iO 2 and the P-type anode layer. That is, the guard ring 51b is the N-type semiconductor substrate 5
4 has a function of protecting the joint portion between the P-type anode layer 55 and the P-type anode layer 55. In addition, the guard ring 51b is used for the anode electrode body 5
It is connected to 1a and has the same potential.
【０００５】ガードリング５１ｂの下面の一部はＰ型ア
ノード層５５と直接接触している。それは、応答速度を
上げるためであり、ガードリングがＰ型アノード層と接
触していないとアノード電極から遠いところで受光し、
発生したキャリアはアノードパッドまで到達するのに時
間がかかり、応答が遅くなるからである。A part of the lower surface of the guard ring 51b is in direct contact with the P-type anode layer 55. This is to increase the response speed, and if the guard ring is not in contact with the P-type anode layer, light is received at a distance from the anode electrode,
This is because it takes time for the generated carriers to reach the anode pad and the response is delayed.
【０００６】５８はＮ型チャンネルストッパであり、Ｎ
型基板５４に高濃度のＮ型不純物を拡散することによっ
て形成される。Ｎ型チャンネルストッパ５８はＰ型アノ
ード層５５の外側を取り囲むように形成されている。Ｎ
型チャンネルストッパ５８は逆バイアス印加時に表面で
の空乏層領域が広がるのを抑制する機能がある。Reference numeral 58 is an N-type channel stopper,
It is formed by diffusing high-concentration N-type impurities into the mold substrate 54. The N-type channel stopper 58 is formed so as to surround the outside of the P-type anode layer 55. N
The mold channel stopper 58 has a function of suppressing expansion of the depletion layer region on the surface when a reverse bias is applied.
【０００７】５２はカソード電極であり、Ｎ型半導体基
板５４上に形成されている。カソード電極５２とアノー
ド電極本体５１ａとは受光素子５０のほぼ対角上に配置
されている。A cathode electrode 52 is formed on the N-type semiconductor substrate 54. The cathode electrode 52 and the anode electrode body 51a are arranged substantially diagonally of the light receiving element 50.
【０００８】アノード電極５１およびカソード電極５２
の電極形成部分以外の受光素子５０の表面はＳｉＯ2の
酸化膜５６または５７で覆われている。Anode electrode 51 and cathode electrode 52
The surface of the light receiving element 50 other than the electrode forming portion is covered with the oxide film 56 or 57 of SiO 2 .
【０００９】上述のようにして形成された受光素子５０
は、リードフレーム等に設置され、アノード電極５１ま
たはカソード電極５２をワイヤーボンディングによって
リードフレーム等と電気的に接続することによって、受
光装置等として使用される。The light receiving element 50 formed as described above.
Is installed in a lead frame or the like, and is used as a light receiving device or the like by electrically connecting the anode electrode 51 or the cathode electrode 52 to the lead frame or the like by wire bonding.
【００１０】[0010]
【発明が解決しようとする課題】ところが、上述の受光
素子は、例えば、電極へのワイヤーボンディングの工程
等で、カソード側に瞬間的に高バイアス電圧がかかり、
チャージアップされたとき、Ｐ型アノード層とＮ型半導
体基板の間の電圧上昇速度に対して、ＰＮ接合部の静電
気がぬける速度が追随できず、アノード電極のガードリ
ングとカソード電極の間の受光素子表面で放電がおこる
ことがあった。この放電は、受光素子の耐圧特性の劣化
やチップの破壊の原因となる。However, in the above-described light receiving element, for example, a high bias voltage is momentarily applied to the cathode side in the process of wire bonding to an electrode,
When charged up, the speed at which the static electricity at the PN junction is removed cannot keep up with the rate of voltage rise between the P-type anode layer and the N-type semiconductor substrate, and the light reception between the guard ring of the anode electrode and the cathode electrode Discharge sometimes occurred on the element surface. This discharge causes deterioration of the withstand voltage characteristic of the light receiving element and destruction of the chip.
【００１１】これを防ぐにはガードリングとカソード電
極の距離を大きくして静電耐圧を高める必要があるが、
受光素子のサイズが大きくなるという問題点がある。To prevent this, it is necessary to increase the distance between the guard ring and the cathode electrode to increase the electrostatic breakdown voltage.
There is a problem that the size of the light receiving element becomes large.
【００１２】本発明は上述の問題点を鑑みてなされたも
のであり、受光素子の大きさを大きくせずに静電耐圧の
高い受光素子を提供することを目的とする。The present invention has been made in view of the above problems, and an object thereof is to provide a light receiving element having a high electrostatic breakdown voltage without increasing the size of the light receiving element.
【００１３】本発明の請求項１記載の受光素子は、半導
体基板と、該半導体基板に不純物を拡散して形成したア
ノード層と、該アノード層上に形成したアノード電極
と、前記半導体基板上に形成したカソード電極を有し、
前記アノード電極とカソード電極が同一面上にある受光
素子において、前記アノード電極にエミッタとベースと
を短絡させ、前記カソード電極と前記アノードとの間で
放電を防止するトランジスタを形成したことを特徴とす
るものである。According to a first aspect of the present invention, there is provided a light receiving element, a semiconductor substrate, an anode layer formed by diffusing impurities in the semiconductor substrate , an anode electrode formed on the anode layer, and the semiconductor substrate on the semiconductor substrate. possess the formed cathode electrode,
In the anode electrode and the cathode electrode is on a same plane light-receiving element, thereby short-circuiting the emitter and base to said anode electrode, between the anode and the cathode electrode
It is characterized in that a transistor for preventing discharge is formed.
【００１４】また、本発明の請求項２記載の受光素子
は、前記アノード電極は受光部の外周部に形成されたガ
ードリングを備え、前記トランジスタを前記カソード電
極近傍に形成したことを特徴とするものである。According to a second aspect of the present invention, in the light receiving element, the anode electrode is formed on the outer peripheral portion of the light receiving portion.
It is characterized in that a drain is provided and the transistor is formed in the vicinity of the cathode electrode.
【００１５】また、本発明の請求項３記載の受光素子
は、前記アノード電極の一部分であるトランジスタ電極
部の下方に不純物を拡散して前記トランジスタのエミッ
タに対応する拡散領域を形成し、前記トランジスタのベ
ースは前記アノード層と共有してなることを特徴とする
ものである。 また、本発明の請求項４記載の受光素子
は、前記トランジスタはそのベースの短絡部分がそのエ
ミッタの短絡部分よりも前記カソード電極から遠い側に
あることを特徴とするものである。The light receiving element according to claim 3 of the present invention is a transistor electrode which is a part of the anode electrode.
The impurities are diffused to the lower part of the transistor,
A diffusion region corresponding to the
The anode is shared with the anode layer.
It is a thing. Further, the light receiving element according to claim 4 of the present invention.
Is characterized in that the short-circuited portion of the base of the transistor is farther from the cathode electrode than the short-circuited portion of the emitter thereof.
【００１６】[0016]
【発明の実施の形態】図１は本発明一実施の形態である
受光素子を示す図であり、図１（ａ）はその上面図であ
り、図１（ｂ）は図１（ａ）の矩形の点線部分を側面か
ら見た拡大略断面図である。FIG. 1 is a diagram showing a light receiving element according to an embodiment of the present invention, FIG. 1 (a) is a top view thereof, and FIG. 1 (b) is a diagram of FIG. 1 (a). It is an expanded schematic sectional view which looked at the dotted line part of a rectangle from the side surface.
【００１７】受光素子１０の上面にある１３は受光部で
あり、Ｎ-型シリコン半導体で構成されたＮ型半導体基
板１４上にＰ型不純物をある定量拡散してＰ型アノード
層１５を作成し、その上を透明なＳｉＯ2の酸化膜１６
で覆うことにより形成されてる。１１はアノード電極で
あり、Ｐ型アノード層１５と直接接触している。アノー
ド電極１１はアノード電極本体１１ａ、ガードリング１
１ｂ、トランジスタ電極部１１ｃからなっている。ガー
ドリング１１ｂは、受光部１３の外周部に形成されてい
る。Ｎ型半導体基板１４の裏面はＮ型半導体基板１４よ
りも高い濃度のＮ+型層１４ａが形成されている。Reference numeral 13 on the upper surface of the light-receiving element 10 is a light-receiving portion, and a P-type impurity is quantitatively diffused on an N-type semiconductor substrate 14 made of an N - type silicon semiconductor to form a P-type anode layer 15. , A transparent SiO 2 oxide film 16
It is formed by covering with. An anode electrode 11 is in direct contact with the P-type anode layer 15. The anode electrode 11 is an anode electrode body 11a, a guard ring 1
1b and a transistor electrode portion 11c. The guard ring 11b is formed on the outer peripheral portion of the light receiving unit 13. An N + type layer 14 a having a higher concentration than that of the N type semiconductor substrate 14 is formed on the back surface of the N type semiconductor substrate 14.
【００１８】１８はＮ型チャンネルストッパであり、Ｎ
型半導体基板に高濃度のＮ型不純物を拡散することによ
って形成される。Ｎ型チャンネルストッパ１８はＰ型ア
ノード層１５の外側を取り囲むようにＮ型半導体基板１
４形成されている。２０はＰ型アノード層１５の内部抵
抗を表している。Reference numeral 18 is an N-type channel stopper,
It is formed by diffusing high-concentration N-type impurities into the type semiconductor substrate. The N-type channel stopper 18 surrounds the outside of the P-type anode layer 15 so as to surround the N-type semiconductor substrate 1.
4 are formed. Reference numeral 20 represents the internal resistance of the P-type anode layer 15.
【００１９】１２はカソード電極であり、Ｎ型基板１４
上に形成されている。カソード電極１２とアノード電極
本体１１ａとは受光素子１０のほぼ対角上に配置されて
いる。Reference numeral 12 denotes a cathode electrode, which is an N-type substrate 14
Formed on. The cathode electrode 12 and the anode electrode main body 11a are arranged substantially on the diagonal of the light receiving element 10.
【００２０】カソード電極１２近傍にアノード電極１１
の一部分であるトランジスタ電極部１１ｃが部分的に大
きく形成されている。このトランジスタ電極部１１ｃの
下側に高濃度のＮ型不純物を拡散したＮ型拡散領域１９
が形成されている。このＮ型拡散領域１９はＰ型アノー
ド層１５とともにトランジスタ電極部１１ｃに接続され
ている。すなわち、トランジスタ電極部１１ｃの下方に
はエミッタ、ベースを短絡したＮＰＮ型のトランジスタ
が形成されている。このトランジスタはカソード電極１
２近傍のＰ型アノード層１５にベースを有している。す
なわち、フォトダイオードとアノードとトランジスタの
ベースとが同じＰ型アノード層１５に共有している。こ
のため、製造工程で余分な工程を付加せずにトランジス
タを形成でき、コストダウンが実現できる。The anode electrode 11 is provided in the vicinity of the cathode electrode 12.
The transistor electrode portion 11c, which is a part of, is partially formed large. An N-type diffusion region 19 in which a high-concentration N-type impurity is diffused is formed below the transistor electrode portion 11c.
Are formed. The N type diffusion region 19 is connected to the transistor electrode portion 11c together with the P type anode layer 15. That is, an NPN type transistor in which the emitter and the base are short-circuited is formed below the transistor electrode portion 11c. This transistor has a cathode electrode 1
The P-type anode layer 15 near 2 has a base. That is, the photodiode, the anode, and the base of the transistor are shared by the same P-type anode layer 15. Therefore, the transistor can be formed without adding extra steps in the manufacturing process, and the cost can be reduced.
【００２１】また、カソード電極１２とトランジスタ電
極部１１ｃとの間は絶縁膜１７で覆われており、また、
Ｎ型拡散領域１９およびＰ型アノード層１５のカソード
電極１２に近い側は、絶縁膜１７に覆われている。ま
た、トランジスタのエミッタ電極に対応するＮ型拡散領
域１９とトランジスタ電極部１１ｃの接触面１９ａより
もトランジスタのベース電極に対応するＰ型アノード層
１５とトランジスタ電極部１１ｃの接触面１５ａはカソ
ード電極１２から遠い側に形成されている。接触面１５
ａを接触面１９ａよりもカソード電極１２に対して遠い
側に設定することにより、トランジスタを確実に動作さ
せることができ、チップ表面での放電を防ぐことができ
る。The space between the cathode electrode 12 and the transistor electrode portion 11c is covered with an insulating film 17, and
The side of the N-type diffusion region 19 and the P-type anode layer 15 near the cathode electrode 12 is covered with an insulating film 17. Further, the contact surface 15a between the P-type anode layer 15 and the transistor electrode portion 11c corresponding to the base electrode of the transistor and the contact surface 15a between the transistor electrode portion 11c and the N-type diffusion region 19 corresponding to the emitter electrode of the transistor is less than the contact surface 19a of the transistor electrode portion 11c. It is formed on the side far from. Contact surface 15
By setting a on the side farther from the contact surface 19a with respect to the cathode electrode 12, the transistor can be operated reliably and discharge on the chip surface can be prevented.
【００２２】上述のようにして形成された受光素子１０
は、図２に示される回路図で表現される。図２は図１の
受光素子の等価回路図である。ＴｒはＮ型拡散領域１９
とＰ型アノード層１５とＮ型半導体基板１４からなるＮ
ＰＮ型のトランジスタに対応し、また、ピンチ抵抗Ｒは
Ｐ型アノード層１５の内部抵抗２０に対応している。Light receiving element 10 formed as described above.
Is represented by the circuit diagram shown in FIG. FIG. 2 is an equivalent circuit diagram of the light receiving element of FIG. Tr is an N-type diffusion region 19
N consisting of the P-type anode layer 15 and the N-type semiconductor substrate 14
The pinch resistor R corresponds to the PN transistor, and the pinch resistor R corresponds to the internal resistor 20 of the P type anode layer 15.
【００２３】いま、カソード側に多量の静電気が発生し
て高電圧がかかった場合Ｐ型アノード層の不純物に起因
する微小なピンチ抵抗Ｒが無視できなくなり、Ｐ型アノ
ード層１４にベース電流ＩBが発生し、トランジスタＴ
ｒがＯＮ状態になり、カソード側からアノード側に電流
が流れる。この結果、カソード電極１２とアノード電極
１１との間で放電がおこることはない。Now, when a large amount of static electricity is generated on the cathode side and a high voltage is applied, a minute pinch resistance R caused by impurities in the P-type anode layer cannot be ignored, and a base current I B is applied to the P-type anode layer 14. Occurs, the transistor T
r is turned on, and a current flows from the cathode side to the anode side. As a result, no discharge occurs between the cathode electrode 12 and the anode electrode 11.
【００２４】通常動作においては、カソード側に、異常
に高い電圧はかからないのでピンチ抵抗Ｒは無視されト
ランジスタＴｒは動作しない。In normal operation, since an abnormally high voltage is not applied to the cathode side, the pinch resistor R is ignored and the transistor Tr does not operate.
【００２５】したがって、多量の静電気が発生して、カ
ソード側電極に高電圧がかかった時のみトランジスタＴ
ｒは作動する。Therefore, only when a large amount of static electricity is generated and a high voltage is applied to the cathode side electrode, the transistor T
r works.
【００２６】図３は本実施例のトランジスタを内蔵した
受光素子Ａと従来例の受光素子Ｂとのカソードの印加電
圧とカソード−アノード間の耐圧との関係を示すグラフ
である。なお、グラフは片対数の目盛をふってある。値
は相対値である。なお受光素子Ａは受光素子Ｂよりも
７．５％チップ上面の面積が小さくなっている。FIG. 3 is a graph showing the relationship between the voltage applied to the cathode and the breakdown voltage between the cathode and the anode of the light receiving element A incorporating the transistor of this embodiment and the light receiving element B of the conventional example. The graph has a semi-log scale. The values are relative values. The area of the upper surface of the light receiving element A is 7.5% smaller than that of the light receiving element B.
【００２７】受光素子Ｂにおいては印加電圧が１より大
きくなるとチップの耐圧が大きく低下しているが、受光
素子Ａにおいては印加電圧が５よりも大きくなるとチッ
プの耐圧が大きく低下している。つまり、トランジスタ
を内蔵した受光素子Ａはチップ上面の面積が小さくなっ
ているにもかかわらず、受光素子Ｂよりも５倍の耐圧特
性を示していることがわかる。In the light receiving element B, when the applied voltage is higher than 1, the withstand voltage of the chip is greatly lowered, but in the light receiving element A, when the applied voltage is higher than 5, the withstand voltage of the chip is greatly lowered. In other words, it can be seen that the light receiving element A having a built-in transistor has a breakdown voltage characteristic five times higher than that of the light receiving element B, although the area of the upper surface of the chip is small.
【００２８】すなわち、受光素子にトランジスタを内蔵
することにより静電耐圧特性が向上し、静電破壊による
受光素子の不良がなくすことができる。また、ガードリ
ングとカソード電極の間の間隔を小さくすることがで
き、受光素子の小型化を図ることができる。That is, by incorporating a transistor in the light receiving element, the electrostatic breakdown voltage characteristic is improved, and the defect of the light receiving element due to electrostatic breakdown can be eliminated. Further, the distance between the guard ring and the cathode electrode can be reduced, and the light receiving element can be downsized.
【００２９】本発明の請求項１記載の受光素子は、半導
体基板と、該半導体基板に不純物を拡散して形成したア
ノード層と、該アノード層上に形成したアノード電極
と、前記半導体基板上に形成したカソード電極を有し、
前記アノード電極とカソード電極が同一面上にある受光
素子であって、前記アノード電極にエミッタとベースと
を短絡させて前記カソード電極と前記アノードとの間で
放電を防止するトランジスタを形成したことを特徴とす
るものであり、アノード電極とカソード電極との間に高
電圧が印加された時トランジスタがオン状態になって、
カソード電極からの電気を逃がすことができるので、静
電耐圧特性が向上し、静電破壊による受光素子の不良が
なくすことができる。The light receiving element according to claim 1 of the present invention is a semiconductor substrate, an anode layer formed by diffusing impurities in the semiconductor substrate, an anode electrode formed on the anode layer, and the semiconductor substrate on the semiconductor substrate. possess the formed cathode electrode,
Wherein the anode electrode and the cathode electrode a light-receiving element Ru near the same plane, said anode electrode by shorting the emitter and the base between the anode and the cathode electrode
It is characterized by forming a transistor for preventing discharge, the transistor is turned on when a high voltage is applied between the anode electrode and the cathode electrode,
Since electricity can be released from the cathode electrode, electrostatic withstand voltage characteristics are improved, and defects of the light receiving element due to electrostatic breakdown can be eliminated.
【００３０】また、本発明の請求項２記載の受光素子
は、前記アノード電極は受光部の外周部に形成されたガ
ードリングを備え、前記トランジスタを前記カソード電
極近傍に形成したことを特徴とするものであり、応答速
度を上げる事が出来ると共に、ガードフォトダイオード
のアノード層をトランジスタのベースとして利用するこ
とにより、コストダウンを図ることができる。Further, in the light receiving element according to claim 2 of the present invention, the anode electrode is formed on the outer peripheral portion of the light receiving portion.
Comprising a Doringu, the transistor which is characterized in that formed in the vicinity of the cathode electrode, it is possible to increase the response speed, by utilizing the anode layer of the guard photo diode as the base of the transistor, cost Can be achieved.
【００３１】また、本発明の請求項３記載の受光素子
は、前記アノード電極の一部分であるトランジスタ電極
部の下方に不純物を拡散して前記トランジスタのエミッ
タに対応する拡散領域を形成し、前記トランジスタのベ
ースは前記アノード層と共有してなることを特徴とする
ものである。 また、本発明の請求項４記載の受光素子
は、前記トランジスタはそのベースの短絡部分がそのエ
ミッタの短絡部分よりも前記カソード電極から遠い側に
あることを特徴とするものであり、トランジスタを確実
に動作させてチップ表面での放電を防ぐことができる。The light receiving element according to claim 3 of the present invention is a transistor electrode which is a part of the anode electrode.
The impurities are diffused to the lower part of the transistor,
A diffusion region corresponding to the
The anode is shared with the anode layer.
It is a thing. Further, the light receiving element according to claim 4 of the present invention.
Is characterized in that the short-circuited part of the base of the transistor is on the side farther from the cathode electrode than the short-circuited part of the emitter of the transistor, and the transistor is reliably operated to prevent discharge on the chip surface. You can
【図１】本発明の一実施の形態である受光素子を示す図
であり、（ａ）はその上面図であり、（ｂ）はその拡大
略断面図である。FIG. 1 is a diagram showing a light receiving element according to an embodiment of the present invention, in which (a) is a top view thereof and (b) is an enlarged schematic sectional view thereof.
【図２】図１に示す受光素子の等価回路図である。FIG. 2 is an equivalent circuit diagram of the light receiving element shown in FIG.
【図３】受光素子の印加電圧と耐圧をとの関係を示すグ
ラフである。FIG. 3 is a graph showing the relationship between the applied voltage and the breakdown voltage of the light receiving element.
【図４】従来例の受光素子を示す図であり、（ａ）はそ
の上面図であり、（ｂ）はその拡大略断面図である。FIG. 4 is a diagram showing a light receiving element of a conventional example, (a) is a top view thereof, and (b) is an enlarged schematic sectional view thereof.
１０ 受光素子 １１ アノード電極 １１ａ （アノード電極の）アノード電極本体 １１ｂ （アノード電極の）ガードリング １１ｃ （アノード電極の）トランジスタ電極部 １２ カソード電極 １３ 受光面 １４ Ｎ型半導体基板 １５ Ｐ型アノード層 １５ａ 接触面 １６、１７ 酸化膜 １８ チャンネルストッパ １９ Ｎ型拡散領域 １９ａ 接触面 ２０（Ｐ型アノード層の）内部抵抗 10 Light receiving element 11 Anode electrode 11a Anode electrode body (of anode electrode) 11b Guard ring (of the anode electrode) 11c Transistor electrode part (of anode electrode) 12 Cathode electrode 13 Light receiving surface 14 N-type semiconductor substrate 15 P-type anode layer 15a contact surface 16, 17 Oxide film 18 channel stopper 19 N-type diffusion region 19a contact surface 20 Internal resistance (of P type anode layer)
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−86629（ＪＰ，Ａ) 特開 昭59−124740（ＪＰ，Ａ) 特開 平８−51188（ＪＰ，Ａ) 特開 昭59−177964（ＪＰ，Ａ) 特開 平２−87683（ＪＰ，Ａ) 特開 昭55−143081（ＪＰ，Ａ) 実開 平５−85056（ＪＰ，Ｕ) 実開 平１−139459（ＪＰ，Ｕ) 実開 昭61−69855（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/10 - 31/119 H01L 23/00 - 23/10 ─────────────────────────────────────────────────── ─── Continued Front Page (56) References JP-A-7-86629 (JP, A) JP-A-59-124740 (JP, A) JP-A-8-51188 (JP, A) JP-A-59- 177964 (JP, A) JP-A-2-87683 (JP, A) JP-A-55-143081 (JP, A) Actual opening 5-85056 (JP, U) Actual opening 1-139459 (JP, U) Actual Development Sho 61-69855 (JP, U) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 31/10-31/119 H01L 23/00-23/10
Claims (4)
拡散して形成したアノード層と、該アノード層上に形成
したアノード電極と、前記半導体基板上に形成したカソ
ード電極を有し、前記アノード電極とカソード電極が同
一面上にある受光素子において、前記アノード電極にエ
ミッタとベースとを短絡させて前記カソード電極と前記
アノードとの間で放電を防止するトランジスタを形成し
たことを特徴とする受光素子。And 1. A semiconductor substrate, it possesses an anode layer formed by diffusing an impurity into the semiconductor substrate, an anode electrode formed on said anode layer, a cathode electrode formed on the semiconductor substrate, the anode Electrode and cathode electrode are the same
In the light receiving elements Ru on a surface near the and the cathode electrode are short-circuited and the emitter and base to said anode electrode
A light-receiving element characterized in that a transistor for preventing discharge is formed between the anode and the anode .
アノード電極は受光部の外周部に形成されたガードリン
グを備え、前記トランジスタを前記カソード電極近傍に
形成したことを特徴とする受光素子。2. The light receiving element according to claim 1, wherein the anode electrode is a guard ring formed on an outer peripheral portion of the light receiving portion.
And a transistor in the vicinity of the cathode electrode .
A light receiving element characterized by being formed .
て、前記アノード電極の一部分であるトランジスタ電極
部の下方に不純物を拡散して前記トランジスタのエミッ
タに対応する拡散領域を形成し、前記トランジスタのベ
ースは前記アノード層と共有してなることを特徴とする
受光素子。3. The light receiving element according to claim 1 , wherein the transistor electrode is a part of the anode electrode.
The impurities are diffused to the lower part of the transistor,
A diffusion region corresponding to the
The light receiving element is characterized in that the source is shared with the anode layer .
トランジスタはそのベースの短絡部分がそのエミッタの
短絡部分よりも前記カソード電極から遠い側にあること
を特徴とする受光素子。 4. The light receiving element according to claim 3, wherein
A transistor has its base shorted at its emitter
Be on the side farther from the cathode electrode than the short-circuited part
A light receiving element characterized by.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19958297A JP3441929B2 (en) | 1997-07-25 | 1997-07-25 | Light receiving element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19958297A JP3441929B2 (en) | 1997-07-25 | 1997-07-25 | Light receiving element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1146009A JPH1146009A (en) | 1999-02-16 |
| JP3441929B2 true JP3441929B2 (en) | 2003-09-02 |
Family
ID=16410253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19958297A Expired - Fee Related JP3441929B2 (en) | 1997-07-25 | 1997-07-25 | Light receiving element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3441929B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3400613A4 (en) * | 2016-05-02 | 2019-01-16 | Huawei Technologies Co., Ltd. | Electrostatic discharge guard structure |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007317686A (en) * | 2006-05-23 | 2007-12-06 | Seiko Epson Corp | Light element chip, and optical module and manufacturing method thereof |
-
1997
- 1997-07-25 JP JP19958297A patent/JP3441929B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3400613A4 (en) * | 2016-05-02 | 2019-01-16 | Huawei Technologies Co., Ltd. | Electrostatic discharge guard structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1146009A (en) | 1999-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4309574B2 (en) | Photodiode and sensor array | |
| US5646433A (en) | Pad protection diode structure | |
| JP3418436B2 (en) | Power transistor | |
| JP3135433B2 (en) | Semiconductor protection circuit and its device | |
| US20050236674A1 (en) | Electrostatic protection device | |
| EP0543745A1 (en) | MOS transistor with integrated zener diode protection | |
| JP3441929B2 (en) | Light receiving element | |
| JPH0936357A (en) | Semiconductor device | |
| JP2017212432A (en) | Semiconductor device | |
| JPH05129572A (en) | Solid-state image sensor | |
| JPH08330605A (en) | Semiconductor device | |
| JP3459532B2 (en) | Semiconductor integrated circuit and method of manufacturing the same | |
| JP2006179632A (en) | Semiconductor device and its manufacturing method | |
| JP3425574B2 (en) | I / O protection device for semiconductor integrated circuit | |
| JPH01191472A (en) | Electrostatic breakdown preventive element | |
| JP2852222B2 (en) | Optical semiconductor integrated circuit device | |
| US6538290B1 (en) | Static protection device | |
| JPH0478018B2 (en) | ||
| JP3290792B2 (en) | Charge-coupled device | |
| JPH0430194B2 (en) | ||
| JP2596312B2 (en) | Semiconductor device | |
| JP2663851B2 (en) | Optical semiconductor device | |
| JP3128958B2 (en) | Semiconductor integrated circuit | |
| JP2022084984A (en) | Semiconductor device | |
| KR100240684B1 (en) | Esd protection circuit of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |