JPH08330605A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH08330605A
JPH08330605A JP7133671A JP13367195A JPH08330605A JP H08330605 A JPH08330605 A JP H08330605A JP 7133671 A JP7133671 A JP 7133671A JP 13367195 A JP13367195 A JP 13367195A JP H08330605 A JPH08330605 A JP H08330605A
Authority
JP
Japan
Prior art keywords
region
type
semiconductor
electrode
protection diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7133671A
Other languages
Japanese (ja)
Inventor
Saburou Yanase
三郎 簗瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP7133671A priority Critical patent/JPH08330605A/en
Priority to KR1019960018329A priority patent/KR960043304A/en
Priority to TW085106538A priority patent/TW308732B/zh
Priority to CN96106697A priority patent/CN1140335A/en
Publication of JPH08330605A publication Critical patent/JPH08330605A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE: To reduce defects a semiconductor device due to the leakage current of its protective diode by forming it such that a potential pick up electrode formed on a base region and electrode formed on an emitter region are shorted and a collector electrode formed at the pick up region from a second conductivity type buried region forms other terminal. CONSTITUTION: A GND electrode 12 for electrically connecting a P-type base region 6 to an N<+> -type emitter region 11 is formed and connected to a ground potential Vss. A terminal 13 for electrically connecting to an N<+> -type collector contact region 10 is formed. Wiring from PAD is connected to the terminal electrode 13. When a semiconductor substrate 1 is set at the ground potential, P-N junction diode composed of the substrate 1 and N-type buried layer is also forward biased to allow substantially same quantity of current as conventional to flow. P-base contact region contg. high-concn. impurities disappears to result in reduction of defects due to the leakage current from a protective diode.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置に関し、特
に半導体装置の入力保護ダイオードの構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a structure of an input protection diode of the semiconductor device.

【0002】[0002]

【従来の技術】半導体基板上に形成する半導体装置の半
導体集積回路は、種々の半導体素子で構成される。そし
て、外部から瞬間的にかかる高い電圧たとえば静電気に
よる高電圧による半導体素子の破壊を防止するために、
外部端子となる半導体基板上のパッド(PAD)からの
配線と半導体素子との間に保護素子が設けられる。この
保護素子として代表的なものには、例えば半導体基板に
設けるP−N接合を用いた保護ダイオードがある。
2. Description of the Related Art A semiconductor integrated circuit of a semiconductor device formed on a semiconductor substrate is composed of various semiconductor elements. Then, in order to prevent the destruction of the semiconductor element due to a high voltage instantaneously applied from the outside, for example, a high voltage due to static electricity,
A protective element is provided between a semiconductor element and a wiring from a pad (PAD) on the semiconductor substrate that serves as an external terminal. A typical example of this protective element is a protective diode using a P-N junction provided on a semiconductor substrate.

【0003】図7および図8でこのような従来の保護ダ
イオードについて説明する。図7に示すように、導電型
がP型の半導体基体21の表面にN型埋込層22が選択
的に形成され、このN型埋込層22を含む半導体基体2
1上にN- 型エピタキシャル層23が形成される。そし
て、このN- 型エピタキシャル23の表面にLOCOS
(Local Oxidation of Silic
on)法によりフィールド酸化膜24が形成される。次
に、所定の領域すなわちフィールド酸化膜24に囲われ
た領域にN+ 型コレクタ拡散領域25が形成される。ま
た、N- 型エピタキシャル層23の表面部に深さが0.
5μm以下の浅接合のP型ベース領域26が形成され、
このP型ベース領域26の一部領域にP+ 型ベースコン
タクト領域27が形成される。
Such a conventional protection diode will be described with reference to FIGS. 7 and 8. As shown in FIG. 7, an N-type embedded layer 22 is selectively formed on the surface of a semiconductor substrate 21 having a P-type conductivity, and the semiconductor substrate 2 including the N-type embedded layer 22.
An N type epitaxial layer 23 is formed on the first layer 1. Then, LOCOS is formed on the surface of the N type epitaxial layer 23.
(Local Oxidation of Silic
on) method, the field oxide film 24 is formed. Next, an N + type collector diffusion region 25 is formed in a predetermined region, that is, a region surrounded by the field oxide film 24. The depth of the surface portion of the N type epitaxial layer 23 is 0.
A shallow junction P-type base region 26 of 5 μm or less is formed,
A P + type base contact region 27 is formed in a part of the P type base region 26.

【0004】さらに、N- 型エピタキシャル層23およ
びフィールド酸化膜24上には絶縁薄膜28が形成され
る。この絶縁薄膜28はN+ 型コレクタ拡散領域25上
およびP型ベース領域26上で選択的に除去され、この
除去された領域にN+ 型多結晶シリコン膜29が形成さ
れる。そして、N+ 型コレクタ拡散領域25およびP型
ベース領域26の表面にN+ 型コレクタコンタクト領域
30およびN+ 型エミッタ領域31がそれぞれ形成され
る。
Further, an insulating thin film 28 is formed on the N type epitaxial layer 23 and the field oxide film 24. The insulating thin film 28 is selectively removed on the N + type collector diffusion region 25 and the P type base region 26, and the N + type polycrystalline silicon film 29 is formed on the removed region. Then, N + -type collector contact region 30 and the N + -type emitter region 31 on the surface of the N + type collector diffusion region 25 and the P-type base region 26 are formed.

【0005】そして、P+ 型ベースコンタクト領域27
とN+ エミッタ領域31とに接続するGND電極32が
形成され、接地電位Vssに接続される。また、N+
レクタコンタクト領域30上のN+ 型多結晶シリコン膜
29に接続する端子電極33が形成される。
Then, the P + type base contact region 27 is formed.
And the N + emitter region 31 are connected to the GND electrode 32, which is connected to the ground potential Vss. Further, a terminal electrode 33 connected to the N + type polycrystalline silicon film 29 on the N + collector contact region 30 is formed.

【0006】このような保護ダイオードにおいて、PA
Dからの配線は先述した端子電極33に接続される。こ
のパッドからの配線には、電源配線、半導体素子のベー
ス(B)あるいはエミッタ(E)に電気接続される配線
等がある。
In such a protection diode, the PA
The wiring from D is connected to the above-mentioned terminal electrode 33. The wiring from this pad includes a power wiring, a wiring electrically connected to the base (B) or the emitter (E) of the semiconductor element, and the like.

【0007】この従来の技術で示した保護ダイオード
は、半導体集積回路の内部で用いられる半導体素子と同
一構造になっている。そして、その寸法は内部の半導体
素子の10倍程度になるように設計される。これは、保
護ダイオードの保護能力を確保するためには必須であ
る。
The protection diode shown in this prior art has the same structure as a semiconductor element used inside a semiconductor integrated circuit. The size is designed to be about 10 times that of the internal semiconductor element. This is essential for ensuring the protection capability of the protection diode.

【0008】[0008]

【発明が解決しようとする課題】しかし、上述した従来
の保護ダイオードにおいては、ベース−エミッタあるい
はベース−コレクタ等のPN接合の近傍にLOCOS法
による膜厚の厚いフィールド酸化膜24が存在する。さ
らに、1×1018原子/cm3 以上の高濃度のボロン不
純物を含有するP+ 型ベースコンタクト領域27が存在
する。そして、先述したように、これらの半導体素子の
寸法は大きくその面積も広い。
However, in the above-mentioned conventional protection diode, the thick field oxide film 24 by the LOCOS method exists near the PN junction such as the base-emitter or the base-collector. Further, there is a P + type base contact region 27 containing a high concentration of boron impurities of 1 × 10 18 atoms / cm 3 or more. Then, as described above, the size of these semiconductor elements is large and the area thereof is wide.

【0009】このような構造のために、N- 型エピタキ
シャル層23の表面部、特にエミッタあるいはベース領
域の結晶歪みは非常に大きくなる。そして、この領域で
結晶欠陥の発生する頻度が増大する。このような欠陥発
生の例について図8で説明する。ここで、図8は図7の
ベース、エミッタ領域を拡大した断面図である。
Due to such a structure, the crystal strain of the surface portion of the N type epitaxial layer 23, especially the emitter or base region becomes very large. Then, the frequency of occurrence of crystal defects increases in this region. An example of such a defect occurrence will be described with reference to FIG. Here, FIG. 8 is an enlarged sectional view of the base and emitter regions of FIG.

【0010】図8に示すように、接合の深さが0.4μ
m程度の浅接合のP型ベース領域26に転位が発生しそ
の後N+ 型エミッタ領域31が形成されると、この転位
に沿って不純物の異常拡散が生じパイプ状の拡散領域3
1aが形成されるようになる。そして、エミッタ−コレ
クタ間でのリーク電流が増大し、半導体集積回路の歩留
りが低下するようになる。ここで、図8に示された図7
と同一な符号は図7で説明したものと同一物を示してお
り、その説明は省略する。
As shown in FIG. 8, the junction depth is 0.4 μm.
When dislocations are generated in the shallow junction P-type base region 26 of about m and then the N + -type emitter region 31 is formed, abnormal diffusion of impurities occurs along the dislocations and the pipe-shaped diffusion region 3 is formed.
1a is formed. Then, the leak current between the emitter and the collector increases, and the yield of the semiconductor integrated circuit decreases. Here, FIG. 7 shown in FIG.
The same reference numerals as those used in FIG. 7 indicate the same things as those described with reference to FIG.

【0011】本発明の目的は、このような問題を解決す
る方法を提供し、先述した保護ダイオードのリーク電流
の発生頻度を低減して半導体集積回路の歩留りを向上さ
せることにある。
An object of the present invention is to provide a method for solving such a problem, to reduce the frequency of occurrence of the above-mentioned leakage current of the protection diode and improve the yield of the semiconductor integrated circuit.

【0012】[0012]

【課題を解決するための手段】このために本発明の半導
体装置は、第1導電型の半導体基体上に第2導電型埋込
層を介して半導体エピタキシャル層が形成され、前記半
導体エピタキシャル層の表面に選択的に形成される半導
体酸化膜により互いに電気的に離間する島領域が形成さ
れ、これらの島領域に半導体素子が形成される半導体装
置であって、高濃度不純物を含む層を有しないベース領
域に形成される電位取出し電極とエミッタ領域に形成さ
れる電極とが短絡され一方の端子を構成し且つ接地電位
に固定され前記第2導電型埋込層からの取出し領域に設
けられるコレクタ電極が他方の端子となる保護ダイオー
ドを有する。
To this end, in the semiconductor device of the present invention, a semiconductor epitaxial layer is formed on a semiconductor substrate of the first conductivity type via a buried layer of the second conductivity type. A semiconductor device in which island regions electrically separated from each other are formed by a semiconductor oxide film selectively formed on a surface and a semiconductor element is formed in these island regions, and does not have a layer containing a high concentration impurity. A collector electrode provided in the extraction region from the second conductivity type buried layer, wherein the potential extraction electrode formed in the base region and the electrode formed in the emitter region are short-circuited to form one terminal and fixed to the ground potential. Has a protection diode serving as the other terminal.

【0013】ここで、前記ベース領域を構成する拡散層
および前記エミッタ領域を構成する拡散層が共に浅接合
を形成する。
Here, the diffusion layer forming the base region and the diffusion layer forming the emitter region together form a shallow junction.

【0014】あるいは、前記エミッタ領域を構成する拡
散層が前記選択的に形成された半導体酸化膜から離間し
た領域に形成される。
Alternatively, a diffusion layer forming the emitter region is formed in a region separated from the selectively formed semiconductor oxide film.

【0015】本発明は、バイポーラ・トランジスタの保
護ダイオードにおいて、高濃度の不純物を含有する前述
のP+ ベースコンタクト領域がなくなると保護ダイオー
ドのリーク電流による不良が大幅に低減するという発明
者の新知見に基づくものである。
According to the present invention, in the protection diode of the bipolar transistor, when the above-mentioned P + base contact region containing a high concentration of impurities is eliminated, defects due to the leak current of the protection diode are significantly reduced. It is based on.

【0016】[0016]

【実施例】次に、本発明を図面に基づいて説明する。図
1は本発明の保護ダイオードを示す断面図である。図1
に示すように、不純物濃度が1014〜1015原子/cm
3で導電型がP型の半導体基体1の表面にN型埋込層2
が選択的に形成され、このN型埋込層2を含む半導体基
体1上に不純物濃度が1015原子/cm3 程度のN-
エピタキシャル層3が形成される。ここで、このN-
ピタキシャル層3の膜厚は4μm程度である。そして、
このN- 型エピタキシャル3の表面にLOCOS法によ
りフィールド酸化膜4が形成される。ここで、フィール
ド酸化膜4の膜厚は1.5〜2μmである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. FIG. 1 is a sectional view showing a protection diode of the present invention. FIG.
, The impurity concentration is 10 14 to 10 15 atoms / cm 3.
The N type buried layer 2 is formed on the surface of the semiconductor substrate 1 whose conductivity type is P type 3
There are selectively formed, the N type buried layer impurity concentration on the semiconductor substrate 1 including two of about 10 15 atoms / cm 3 N - -type epitaxial layer 3 is formed. Here, the film thickness of the N epitaxial layer 3 is about 4 μm. And
A field oxide film 4 is formed on the surface of the N type epitaxial layer 3 by the LOCOS method. Here, the film thickness of the field oxide film 4 is 1.5 to 2 μm.

【0017】次に、濃度が1018〜1019原子/cm3
のリン不純物を含有するN+ 型コレクタ拡散領域5が形
成される。そして、N- 型エピタキシャル層3の表面部
に深さが0.4μm以下の浅接合のP型ベース領域6が
形成される。ここで、このP型ベース領域6に含まれる
ボロンの濃度は1017〜1018原子/cm3 に設定され
る。そしてこの場合には、従来の技術で述べたようなP
+ ベースコンタクト領域は設けられない。
Next, the concentration is 10 18 to 10 19 atoms / cm 3.
N + -type collector diffusion region 5 containing the phosphorus impurity is formed. Then, a shallow junction P-type base region 6 having a depth of 0.4 μm or less is formed on the surface portion of the N -type epitaxial layer 3. Here, the concentration of boron contained in the P-type base region 6 is set to 10 17 to 10 18 atoms / cm 3 . In this case, P as described in the related art is used.
+ No base contact area is provided.

【0018】次に、N- 型エピタキシャル層3およびフ
ィールド酸化膜4上に絶縁薄膜8が形成され、N+ 型コ
レクタ拡散領域5上およびP型ベース領域6上で選択的
に除去され、この除去された領域にN+ 型多結晶シリコ
ン膜9が形成される。そして、N+ 型コレクタ拡散領域
5およびP型ベース領域6の表面にそれぞれN+ 型コレ
クタコンタクト領域10およびN+ 型エミッタ領域11
が形成される。ここで、N+ 型多結晶シリコン膜には、
ヒ素不純物が含有されている。そして、N+ 型エミッタ
領域11の深さは0.2μm程度に設定される。
Next, an insulating thin film 8 is formed on the N type epitaxial layer 3 and the field oxide film 4 and selectively removed on the N + type collector diffusion region 5 and the P type base region 6, and this removal is performed. An N + type polycrystalline silicon film 9 is formed in the formed region. The N + type collector contact region 10 and the N + type emitter region 11 are formed on the surfaces of the N + type collector diffusion region 5 and the P type base region 6, respectively.
Is formed. Here, in the N + type polycrystalline silicon film,
Contains arsenic impurities. The depth of the N + type emitter region 11 is set to about 0.2 μm.

【0019】次に、P型ベース領域6とN+ 型エミッタ
領域11とを電気接続するGND電極12が形成され
る。そして、このGND電極12は接地電位Vssに接
続される。また、N+ 型コレクタコンタクト領域10と
電気接続する端子電極13が形成される。そして、PA
Dからの配線は、図1に示すように前述の端子電極13
に接続される。
Next, a GND electrode 12 that electrically connects the P type base region 6 and the N + type emitter region 11 is formed. The GND electrode 12 is connected to the ground potential Vss. Further, the terminal electrode 13 electrically connected to the N + type collector contact region 10 is formed. And PA
The wiring from D is the above-mentioned terminal electrode 13 as shown in FIG.
Connected to.

【0020】一般的に、ベース領域内のP+ 型ベースコ
ンタクト領域の形成は、ベース抵抗を低下させることを
目的にし半導体集積回路の内部の半導体素子の構造では
必須になる。これは、半導体集積回路の高周波特性ある
いは雑音特性の向上のために不可欠となるからである。
これに対し、保護ダイオードにおいては、主に静電破壊
防止機能が要求される。実際、保護ダイオードのベース
抵抗が上昇しても大きな問題とならない。
Generally, the formation of the P + type base contact region in the base region is essential in the structure of the semiconductor element inside the semiconductor integrated circuit for the purpose of reducing the base resistance. This is because it is indispensable for improving the high frequency characteristics or noise characteristics of the semiconductor integrated circuit.
On the other hand, the protection diode is mainly required to have an electrostatic breakdown preventing function. In fact, even if the base resistance of the protection diode increases, it does not cause a big problem.

【0021】図2にこのような保護ダイオードの順方向
特性を従来の場合との比較で示す。ここで、従来の場合
では、保護ダーダイオードにP+ ベースコンタクト領域
が形成されている。本発明の場合には、大電流の領域で
従来の場合より電流量は下る。しかし、保護ダイオード
が順方向に動作するのは端子電極13に負の電圧が印加
される場合である。そこで、半導体基体1を接地電位に
しておけば半導体基体とN型埋込層とで構成されるP−
N接合ダイオードも順方向になり、この方向にも電流が
流れて電流量は従来の場合とそれほど変らなくなる。す
なわち、順方向になる時の駆動能力において、従来に比
較し低下することはない。
FIG. 2 shows the forward characteristic of such a protection diode in comparison with the conventional case. Here, in the conventional case, the P + base contact region is formed in the protection diode. In the case of the present invention, the amount of current is lower in the large current region than in the conventional case. However, the protection diode operates in the forward direction when a negative voltage is applied to the terminal electrode 13. Therefore, if the semiconductor substrate 1 is set to the ground potential, P- composed of the semiconductor substrate and the N-type buried layer is formed.
The N-junction diode also moves in the forward direction, and a current also flows in this direction, so that the amount of current does not change much from the conventional case. That is, the driving ability in the forward direction does not decrease as compared with the conventional one.

【0022】次に、本発明の保護ダイオード構造の逆方
向電圧印加でのリーク不良率について従来の場合と比較
し図3で説明する。図3に示すリーク不良率は100個
の保護ダイオードの測定結果である。図3から判るよう
に、従来の保護ダイオード構造の場合にはそのリーク不
良率が10%程度であったものが、本発明の保護ダイオ
ード構造では1.5%程度と大幅に低減する。
Next, the leakage defect rate of the protective diode structure of the present invention when a reverse voltage is applied will be described with reference to FIG. 3 in comparison with the conventional case. The leak defect rate shown in FIG. 3 is a measurement result of 100 protection diodes. As can be seen from FIG. 3, in the case of the conventional protection diode structure, the leak defect rate is about 10%, but in the protection diode structure of the present invention, it is significantly reduced to about 1.5%.

【0023】このリーク不良率は、フィールド酸化膜と
+ 型エミッタ領域との離間距離を大きくすると更に低
減する。次に、これについて図4に基づいて説明する。
図4は本発明の第2の実施例の保護ダイオードの断面図
である。ここで、第1の実施例で説明した図1と同一物
は同一符号で示される。この場合の保護ダイイオード構
造は第1の実施例とほとんど同じであり次のようであ
る。
The leak defect rate is further reduced by increasing the distance between the field oxide film and the N + type emitter region. Next, this will be described with reference to FIG.
FIG. 4 is a sectional view of a protection diode according to the second embodiment of the present invention. Here, the same components as those in FIG. 1 described in the first embodiment are designated by the same reference numerals. The protective diode structure in this case is almost the same as that of the first embodiment and is as follows.

【0024】導電型がP型の半導体基体1の表面にN型
埋込層2が選択的に形成され、このN型埋込層2を含む
半導体基体1上にN- 型エピタキシャル層3が形成され
る。ここで、このN- エピタキシャル層3の膜厚は4μ
m程度である。そして、このN- 型エピタキシャル3の
表面にフィールド酸化膜4,4aが形成される。
An N type buried layer 2 is selectively formed on the surface of a semiconductor substrate 1 having a P type conductivity, and an N type epitaxial layer 3 is formed on the semiconductor substrate 1 including the N type buried layer 2. To be done. Here, the film thickness of the N epitaxial layer 3 is 4 μm.
m. Then, field oxide films 4 and 4a are formed on the surface of the N type epitaxial layer 3.

【0025】次に、リン不純物を含有するN+ 型コレク
タ拡散領域5が形成される。そして、N- 型エピタキシ
ャル層3の表面部に浅接合のP型ベース領域6が形成さ
れる。この場合にもP+ ベースコンタクト領域は設けら
れない。
Next, an N + type collector diffusion region 5 containing phosphorus impurities is formed. Then, a shallow junction P-type base region 6 is formed on the surface of the N -type epitaxial layer 3. Also in this case, the P + base contact region is not provided.

【0026】次に、N- 型エピタキシャル層3およびフ
ィールド酸化膜4,4a上に絶縁薄膜8が形成され、N
+ 型コレクタ拡散領域5上およびP型ベース領域6上で
選択的に除去され、この除去された領域にN+ 型多結晶
シリコン膜9が形成される。そして、N+ 型コレクタ拡
散領域5およびP型ベース領域6の表面にN+ 型コレク
タコンタクト領域10およびN+ 型エミッタ領域11a
が形成される。ここで、N+ 型多結晶シリコン膜には、
ヒ素不純物が含有されている。また、このN+型ミッタ
領域11aはフィールド酸化膜4aから離れた領域に形
成される。
Next, an insulating thin film 8 is formed on the N -- type epitaxial layer 3 and the field oxide films 4 and 4a.
The + type collector diffusion region 5 and the P type base region 6 are selectively removed, and the N + type polycrystalline silicon film 9 is formed in the removed region. The N + type collector contact region 10 and the N + type emitter region 11a are formed on the surfaces of the N + type collector diffusion region 5 and the P type base region 6.
Is formed. Here, in the N + type polycrystalline silicon film,
Contains arsenic impurities. The N + type miter region 11a is formed in a region apart from the field oxide film 4a.

【0027】次に、P型ベース領域6とN+ 型エミッタ
領域11aとを電気接続するGND電極12が形成され
接地電位Vssに接続される。また、N+ 型コレクタコ
ンタクト領域10と電気接続する端子電極13が形成さ
れる。そして、PADからの配線は、図4に示すように
前述の端子電極13に接続される。
Next, a GND electrode 12 for electrically connecting the P-type base region 6 and the N + -type emitter region 11a is formed and connected to the ground potential Vss. Further, the terminal electrode 13 electrically connected to the N + type collector contact region 10 is formed. The wiring from the PAD is connected to the above-mentioned terminal electrode 13 as shown in FIG.

【0028】図5に基づいて本実施例の場合の効果を説
明する。図5は先述したリーク不良率とフィールド酸化
膜−エミッタ間の離間距離の関係を示す。ここで、この
離間距離は図4に示したLで表される。図5から判るよ
うに、この離間距離が10μm以上あれば先述したリー
ク不良率は0.5%以下に低減する。このように離間距
離Lを大きくすると保護ダイオードの面積は増加する
が、元々保護ダイオードの面積は大きく本実施例の構造
で増加する面積は10〜20%で大きな問題にはならな
い。
The effect of this embodiment will be described with reference to FIG. FIG. 5 shows the relationship between the leak defect rate and the separation distance between the field oxide film and the emitter described above. Here, this separation distance is represented by L shown in FIG. As can be seen from FIG. 5, if the separation distance is 10 μm or more, the leak defect rate described above is reduced to 0.5% or less. Although the area of the protection diode increases when the separation distance L is increased in this way, the area of the protection diode is originally large and the area increased by the structure of this embodiment is 10 to 20%, which is not a big problem.

【0029】次に、図6に基づいて本発明の第3の実施
例を説明する。この場合は、先述したコレクタ拡散領域
とベース領域間にフィールド酸化膜を形成しない場合で
ある。この場合も図1で説明したとほぼ同様の保護ダイ
オード構造を有する。すなわち、導電型がP型の半導体
基体1の表面にN型埋込層2が選択的に形成され、この
N型埋込層2を含む半導体基体1上にN- 型エピタキシ
ャル層3が形成される。そして、このN- 型エピタキシ
ャル3の表面にフィールド酸化膜4が形成される。
Next, a third embodiment of the present invention will be described with reference to FIG. In this case, the field oxide film is not formed between the collector diffusion region and the base region described above. Also in this case, the protection diode structure is similar to that described in FIG. That is, the N-type buried layer 2 is selectively formed on the surface of the semiconductor substrate 1 having a P-type conductivity, and the N -type epitaxial layer 3 is formed on the semiconductor substrate 1 including the N-type buried layer 2. It Then, a field oxide film 4 is formed on the surface of the N type epitaxial layer 3.

【0030】次に、リン不純物を含有するN+ 型コレク
タ拡散領域5が形成される。そして、N- 型エピタキシ
ャル層3の表面部に浅接合のP型ベース領域6が形成さ
れる。この場合もP+ ベースコンタクト領域は設けられ
ない。
Next, an N + type collector diffusion region 5 containing phosphorus impurities is formed. Then, a shallow junction P-type base region 6 is formed on the surface of the N -type epitaxial layer 3. Also in this case, the P + base contact region is not provided.

【0031】次に、N- 型エピタキシャル層3およびフ
ィールド酸化膜4上に絶縁薄膜8が形成され、N+ 型コ
レクタ拡散領域5上およびP型ベース領域6上で選択的
に除去され、この除去された領域にN+ 型多結晶シリコ
ン膜9が形成される。そして、N+ 型コレクタ拡散領域
5およびP型ベース領域6の表面にN+ 型コレクタコン
タクト領域10およびN+ 型エミッタ領域11が形成さ
れる。ここで、N+ 型多結晶シリコン膜には、ヒ素不純
物が含有されている。
Next, an insulating thin film 8 is formed on the N type epitaxial layer 3 and the field oxide film 4 and selectively removed on the N + type collector diffusion region 5 and the P type base region 6, and this removal is performed. An N + type polycrystalline silicon film 9 is formed in the formed region. Then, N + -type collector contact region 10 and N + -type emitter region 11 on the surface of the N + type collector diffusion region 5 and the P-type base region 6 is formed. Here, the N + type polycrystalline silicon film contains arsenic impurities.

【0032】次に、P型ベース領域6とN+ 型エミッタ
領域11とを電気接続するGND電極12が形成され
る。そして、このGND電極12は接地電位Vssに接
続される。また、N+ 型コレクタコンタクト領域10と
電気接続する端子電極13が形成される。そして、PA
Dからの配線は、図3に示すように前述の端子電極13
に接続される。
Next, a GND electrode 12 that electrically connects the P-type base region 6 and the N + -type emitter region 11 is formed. The GND electrode 12 is connected to the ground potential Vss. Further, the terminal electrode 13 electrically connected to the N + type collector contact region 10 is formed. And PA
The wiring from D is the above-mentioned terminal electrode 13 as shown in FIG.
Connected to.

【0033】この実施例の場合には、N+ 型コレクタ拡
散領域5とP型ベース領域6との間にフィールド酸化膜
は形成されない。このため、N- 型エピタキシャル層3
の表面の結晶歪みは大幅に低減する。そして、結晶欠陥
の発生も低減する。この場合には、保護ダイオードの面
積が第1あるいは第2の実施例の場合より減少するとい
う効果がある。但し、使用できる電圧が低下する。
In the case of this embodiment, no field oxide film is formed between the N + type collector diffusion region 5 and the P type base region 6. Therefore, the N type epitaxial layer 3
The crystal strain on the surface of is greatly reduced. Then, the occurrence of crystal defects is also reduced. In this case, there is an effect that the area of the protection diode is reduced as compared with the case of the first or second embodiment. However, the usable voltage is reduced.

【0034】以上の実施例では、NPN型のバイポーラ
・トランジスタで構成される保護ダイオードの場合につ
いて説明した。この保護ダイオードがPNP型のバイポ
ーラ・トランジスタの場合でも同様の効果のあることに
言及しておく。
In the above embodiments, the case of the protection diode composed of the NPN type bipolar transistor has been described. It should be noted that the same effect can be obtained when the protection diode is a PNP type bipolar transistor.

【0035】[0035]

【発明の効果】このように本発明では、バイポーラ・ト
ランジスタ構造の保護ダイオードにおいてP+ 型ベース
コンタクト領域は削除される。さらに、エミッタ領域は
素子分離絶縁膜であるフィールド酸化膜の形成領域から
離間した領域に形成される。そして、保護ダイオードを
構成するエミッタおよびベース領域は共に接地電位に固
定され、外部電圧印加のためのPADからの配線はこの
保護ダイオードのコレクタ電極に接続される。
As described above, in the present invention, the P + type base contact region is eliminated in the protection diode having the bipolar transistor structure. Further, the emitter region is formed in a region separated from the formation region of the field oxide film which is an element isolation insulating film. Then, both the emitter and the base region forming the protection diode are fixed to the ground potential, and the wiring from the PAD for applying an external voltage is connected to the collector electrode of this protection diode.

【0036】このような構造にすることで、保護ダイオ
ードの形成される領域の結晶欠陥は大幅に減少し、保護
ダイオードのリーク不良率は従来の技術の場合の1/1
0〜1/20と大幅に低減する。そして、半導体集積回
路の歩留りが大幅に向上するようになる。
By adopting such a structure, the crystal defects in the region where the protection diode is formed are significantly reduced, and the leak defect rate of the protection diode is 1/1 as compared with the conventional technique.
Significantly reduced to 0 to 1/20. Then, the yield of the semiconductor integrated circuit is significantly improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を説明する保護ダイオー
ドの断面図である。
FIG. 1 is a sectional view of a protection diode illustrating a first embodiment of the present invention.

【図2】本発明を説明するための保護ダイオードの順方
向特性のグラフである。
FIG. 2 is a graph of forward characteristics of a protection diode for explaining the present invention.

【図3】本発明の第1の実施例の効果を示すグラフであ
る。
FIG. 3 is a graph showing the effect of the first embodiment of the present invention.

【図4】本発明の第2の実施例を説明する保護ダイオー
ドの断面図である。
FIG. 4 is a sectional view of a protection diode for explaining a second embodiment of the present invention.

【図5】本発明の第2の実施例の効果を示すグラフであ
る。
FIG. 5 is a graph showing the effect of the second embodiment of the present invention.

【図6】本発明の第3の実施例を説明する保護ダイオー
ドの断面図である。
FIG. 6 is a sectional view of a protection diode for explaining a third embodiment of the present invention.

【図7】従来の技術を説明する保護ダイオードの断面図
である。
FIG. 7 is a sectional view of a protection diode for explaining a conventional technique.

【図8】従来の技術の課題を説明する保護ダイオードの
断面図である。
FIG. 8 is a sectional view of a protection diode for explaining the problems of the conventional technique.

【符号の説明】[Explanation of symbols]

1,21 半導体基体 2,22 N型埋込層 3,23 N- 型エピタキシャル層 4,4a,24 フィールド酸化膜 5,25 N+ 型コレクタ拡散領域 6,26 P型ベース領域 8,28 絶縁薄膜 9,29 N+ 型多結晶シリコン膜 10,30 N+ 型コレクタコンタクト領域 11,11a,31 N+ 型エミッタ領域 12,32 GND電極 13,33 端子電極 27 P+ 型ベースコンタクト領域 31a パイプ状の拡散領域1, 21 semiconductor substrate 2, 22 N type buried layer 3, 23 N type epitaxial layer 4, 4 a, 24 field oxide film 5, 25 N + type collector diffusion region 6, 26 P type base region 8, 28 insulating thin film 9, 29 N + type polycrystalline silicon film 10, 30 N + type collector contact region 11, 11a, 31 N + type emitter region 12, 32 GND electrode 13, 33 terminal electrode 27 P + type base contact region 31a Pipe-shaped Diffusion area

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/73 H01L 29/90 D // H01L 29/866 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H01L 29/73 H01L 29/90 D // H01L 29/866

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 第1導電型の半導体基体上に第2導電型
埋込層を介して半導体エピタキシャル層が形成され、前
記半導体エピタキシャル層の表面に選択的に形成される
半導体酸化膜により互いに電気的に離間する島領域が形
成され、これらの島領域に半導体素子が形成される半導
体装置であって、高濃度不純物を含む層を有しないベー
ス領域に形成される電位取出し電極とエミッタ領域に形
成される電極とが短絡され且つ接地電位に固定されて一
方の端子を構成し、前記第2導電型埋込層からの取出し
領域に設けられるコレクタ電極が他方の端子を構成して
なる保護ダイオードを有することを特徴とする半導体装
置。
1. A semiconductor epitaxial layer is formed on a semiconductor substrate of the first conductivity type via a buried layer of the second conductivity type, and a semiconductor oxide film selectively formed on a surface of the semiconductor epitaxial layer electrically connects to each other. A semiconductor device in which island regions that are spaced apart from each other are formed, and a semiconductor element is formed in these island regions, wherein a potential extraction electrode and an emitter region are formed in a base region that does not have a layer containing high-concentration impurities. A protective diode short-circuited with the electrode to be fixed and fixed to the ground potential to form one terminal, and the collector electrode provided in the extraction region from the second conductivity type buried layer constitutes the other terminal. A semiconductor device having.
【請求項2】 前記ベース領域を構成する拡散層および
前記エミッタ領域を構成する拡散層が共に浅接合を形成
していることを特徴とする請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the diffusion layer forming the base region and the diffusion layer forming the emitter region both form a shallow junction.
【請求項3】 前記エミッタ領域を構成する拡散層が前
記選択的に形成された半導体酸化膜から離間した領域に
形成されていることを特徴とする請求項1または請求項
2記載の半導体装置。
3. The semiconductor device according to claim 1, wherein the diffusion layer forming the emitter region is formed in a region separated from the selectively formed semiconductor oxide film.
JP7133671A 1995-05-31 1995-05-31 Semiconductor device Pending JPH08330605A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7133671A JPH08330605A (en) 1995-05-31 1995-05-31 Semiconductor device
KR1019960018329A KR960043304A (en) 1995-05-31 1996-05-28 Protection diodes protect semiconductor devices from destruction by static electricity
TW085106538A TW308732B (en) 1995-05-31 1996-05-30
CN96106697A CN1140335A (en) 1995-05-31 1996-05-31 Protecting diode for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7133671A JPH08330605A (en) 1995-05-31 1995-05-31 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH08330605A true JPH08330605A (en) 1996-12-13

Family

ID=15110189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7133671A Pending JPH08330605A (en) 1995-05-31 1995-05-31 Semiconductor device

Country Status (4)

Country Link
JP (1) JPH08330605A (en)
KR (1) KR960043304A (en)
CN (1) CN1140335A (en)
TW (1) TW308732B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282892A (en) * 2002-03-08 2003-10-03 Internatl Business Mach Corp <Ibm> Method and structure of low-capacitance esd-resistant diode
JP2010267923A (en) * 2009-05-18 2010-11-25 Sharp Corp Semiconductor device
JP2016046419A (en) * 2014-08-25 2016-04-04 ルネサスエレクトロニクス株式会社 Semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100359705C (en) * 2004-03-30 2008-01-02 深圳市蓝科电子有限公司 Method of mfg. white light LED
CN100454582C (en) * 2005-03-30 2009-01-21 三洋电机株式会社 Semiconductor device
JP5337470B2 (en) * 2008-04-21 2013-11-06 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー Insulated gate semiconductor device
CN102437155B (en) * 2011-12-09 2013-07-10 杭州士兰集成电路有限公司 High working voltage light emitting diode (LED) protection diode and structure thereof and corresponding manufacturing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50139677A (en) * 1974-04-23 1975-11-08
JPS5851556A (en) * 1981-09-24 1983-03-26 Hitachi Ltd Semiconductor integrated circuit device
JPH05121670A (en) * 1991-10-25 1993-05-18 Nec Corp Semiconductor input protective device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50139677A (en) * 1974-04-23 1975-11-08
JPS5851556A (en) * 1981-09-24 1983-03-26 Hitachi Ltd Semiconductor integrated circuit device
JPH05121670A (en) * 1991-10-25 1993-05-18 Nec Corp Semiconductor input protective device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282892A (en) * 2002-03-08 2003-10-03 Internatl Business Mach Corp <Ibm> Method and structure of low-capacitance esd-resistant diode
JP2010267923A (en) * 2009-05-18 2010-11-25 Sharp Corp Semiconductor device
JP2016046419A (en) * 2014-08-25 2016-04-04 ルネサスエレクトロニクス株式会社 Semiconductor device

Also Published As

Publication number Publication date
CN1140335A (en) 1997-01-15
TW308732B (en) 1997-06-21
KR960043304A (en) 1996-12-23

Similar Documents

Publication Publication Date Title
US5646433A (en) Pad protection diode structure
US6590273B2 (en) Semiconductor integrated circuit device and manufacturing method thereof
JPS6358380B2 (en)
EP0103306B1 (en) Semiconductor protective device
JPH09129741A (en) Semiconductor integrated circuit and manufacture thereof
JPH08330605A (en) Semiconductor device
JP3404036B2 (en) PISO electrostatic discharge protection device
US6815799B2 (en) Semiconductor integrated circuit device
US4443808A (en) Semiconductor device
JP3459532B2 (en) Semiconductor integrated circuit and method of manufacturing the same
JPH11289050A (en) Semiconductor device
US20040120085A1 (en) Semiconductor device with surge protection circuit
JP3396125B2 (en) Constant voltage diode
US6538290B1 (en) Static protection device
JPH11168181A (en) Protection circuit for static discharge, transistor having circuit thereof, and semiconductor element
JPS6230703B2 (en)
JPH0236558A (en) Semiconductor device
JPH0478018B2 (en)
JPH0475660B2 (en)
JP2833913B2 (en) Bipolar integrated circuit device
JPH05160349A (en) Semiconductor device having input protective circuit
JPS60254651A (en) Input protection circuit for cmos circuit
RU2024995C1 (en) Integrated transistor resistant to back secondary puncture
JPH06120412A (en) Protecting device of semiconductor
JPH02154464A (en) Schottky barrier diode

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970930