JP3439638B2 - Plasma addressed liquid crystal display - Google Patents

Plasma addressed liquid crystal display

Info

Publication number
JP3439638B2
JP3439638B2 JP27170497A JP27170497A JP3439638B2 JP 3439638 B2 JP3439638 B2 JP 3439638B2 JP 27170497 A JP27170497 A JP 27170497A JP 27170497 A JP27170497 A JP 27170497A JP 3439638 B2 JP3439638 B2 JP 3439638B2
Authority
JP
Japan
Prior art keywords
liquid crystal
dielectric
crystal display
substrate
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27170497A
Other languages
Japanese (ja)
Other versions
JPH11109322A (en
Inventor
亘 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP27170497A priority Critical patent/JP3439638B2/en
Priority to US09/121,904 priority patent/US6226056B1/en
Publication of JPH11109322A publication Critical patent/JPH11109322A/en
Application granted granted Critical
Publication of JP3439638B2 publication Critical patent/JP3439638B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】フラット表示装置の構造およ
び、その製造方法に関し、特にプラズマアドレス液晶表
示装置の構造、その製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a flat display device and a manufacturing method thereof, and more particularly to a structure of a plasma addressed liquid crystal display device and a manufacturing method thereof.

【0002】[0002]

【従来の技術】従来のプラズマアドレス液晶表示装置
(PALC)の構成を、図18を用いて説明する。以
下、プラズマアドレス液晶表示装置を基本的にはPAL
Cと称する。
2. Description of the Related Art The structure of a conventional plasma addressed liquid crystal display device (PALC) will be described with reference to FIG. Hereinafter, the plasma addressed liquid crystal display device is basically a PAL.
Called C.

【0003】図18に示されるPALCは、アノード電
極121と、カソード電極122と、プラズマ基板12
3と、隔壁124と、誘電体層125と、液晶132
と、信号電極134と、基板136と、導電体142と
を備えている。
The PALC shown in FIG. 18 has an anode electrode 121, a cathode electrode 122 and a plasma substrate 12.
3, the partition wall 124, the dielectric layer 125, and the liquid crystal 132.
A signal electrode 134, a substrate 136, and a conductor 142.

【0004】プラズマ基板側に設置されたバックライト
(図示されず)の光が、液晶の調光作用を受けることに
より、情報などがPALCに表示される。このため、バ
ックライトと液晶との間に介在する誘電体層は、可視光
を良く透過しなければならない。また、プラズマ走査方
向のクロストーク等の問題を防止するために、誘起され
るプラズマチャネル行間は絶縁されていなければならな
い。それらの条件を満足する材質としてはガラスが最適
であった。
Information from a backlight (not shown) installed on the side of the plasma substrate is displayed on the PALC by the dimming action of the liquid crystal. For this reason, the dielectric layer interposed between the backlight and the liquid crystal must transmit visible light well. In addition, the induced plasma channel rows must be insulated from each other in order to prevent problems such as crosstalk in the plasma scanning direction. Glass was the most suitable material for satisfying those conditions.

【0005】特開平4−313788号公報は、図18
に示されるPALCを開示している。
Japanese Unexamined Patent Publication No. 4-313788 discloses a method shown in FIG.
Discloses the PALC shown in FIG.

【0006】特開平4−313788号公報に示される
PALCは、画素と対応するように、導電体142を誘
電体層125に埋め込み、液晶132と接する、誘電体
層125の面に画素単位に透明電極のパターンを形成す
る。
In the PALC disclosed in Japanese Unexamined Patent Publication No. 4-313788, a conductor 142 is embedded in a dielectric layer 125 so as to correspond to a pixel, and the surface of the dielectric layer 125, which is in contact with the liquid crystal 132, is transparent for each pixel. Form a pattern of electrodes.

【0007】[0007]

【発明が解決しようとする課題】特開平4−31378
8号公報に示されるPALCには、下記1〜4に示す問
題点がある。
[Patent Document 1] Japanese Patent Application Laid-Open No. 4-31378
The PALC disclosed in Japanese Patent No. 8 has the following problems 1 to 4.

【0008】1.仮想電極の面安定性 プラズマ放電の時のプラズマ室内の電荷分布は、空間的
に不均一である。このため、誘電体層125の下面(室
内側)表面の電荷分布は不均一になる。同様に仮想電極
の電荷分布も面的に不安定になる。
1. The charge distribution in the plasma chamber during surface discharge plasma discharge of the virtual electrode is spatially non-uniform. Therefore, the charge distribution on the lower surface (inside the room) of the dielectric layer 125 becomes uneven. Similarly, the charge distribution of the virtual electrode becomes unstable in terms of area.

【0009】2.開口率 誘電体層125に埋め込まれる導電体142の位置が、
画素に対応しているため、導電体142の断面積の分だ
け、画素の開口率が低下する。
2. The position of the conductor 142 embedded in the aperture ratio dielectric layer 125 is
Since it corresponds to a pixel, the aperture ratio of the pixel is reduced by the cross-sectional area of the conductor 142.

【0010】3.液晶に印加される電圧 液晶132に印加される電圧VLCは、プラズマ側の誘電
体層125を介して、アノード電極121とカラーフィ
ルタ部側の信号電極134との間に印加される電圧であ
る。液晶にかかる電圧VLCを容量結合モデルで表すと、
以下のようになる。
3. The voltage V LC applied to the liquid crystal 132 is the voltage applied between the anode electrode 121 and the signal electrode 134 on the color filter unit side via the dielectric layer 125 on the plasma side. . When the voltage V LC applied to the liquid crystal is expressed by a capacitive coupling model,
It looks like this:

【0011】 VLC=V・εG・dLC/(εG・dLC+εLC・dG) ただし、信号電圧をVとし、液晶の誘電率をεLCとし、
厚みをdLCとし、誘電体層の誘電率をεGとし、厚みを
Gとする。
[0011] V LC = V · ε G · d LC / (ε G · d LC + ε LC · d G) However, the signal voltage is V, the dielectric constant of the liquid crystal and epsilon LC,
The thickness is d LC , the dielectric constant of the dielectric layer is ε G , and the thickness is d G.

【0012】一般的な液晶の誘電率εLC=6.7、その
液晶の厚みdLC=6μm、一般的な薄板ガラスの誘電率
εG=5.8、その薄板ガラスの厚みdG=50μmを上
式に代入すると、液晶に印加される電圧VLC=0.09
4Vとなる。
Dielectric constant ε LC of general liquid crystal = 6.7, thickness d LC = 6 μm of liquid crystal thereof, dielectric constant ε G = 5.8 of general thin glass plate, thickness d G = 50 μm of thin glass plate Is substituted into the above equation, the voltage V LC applied to the liquid crystal is V LC = 0.09.
It becomes 4V.

【0013】しかしながら、液晶に印加される電圧によ
って液晶の誘電率が変化するため、液晶に印加される電
圧VLCは0.094Vとはならない。
However, since the dielectric constant of the liquid crystal changes depending on the voltage applied to the liquid crystal, the voltage V LC applied to the liquid crystal does not become 0.094V.

【0014】4.データドライバ 通常、液晶を駆動するためには、約5Vの電圧が必要で
ある。上記3に示されるモデルでは、信号電極に印加さ
れるデータ電圧として、53Vの電圧が必要になる。こ
のため、ドライバの消費電力が大きくなる。また、その
ようなドライバを製造するためには、耐圧の高い半導体
プロセスが必要になる。
4. Data Driver Normally, a voltage of about 5V is required to drive the liquid crystal. In the model shown in the above 3, a voltage of 53V is required as the data voltage applied to the signal electrode. Therefore, the power consumption of the driver increases. Further, in order to manufacture such a driver, a semiconductor process having a high breakdown voltage is required.

【0015】本発明は、上記問題点を鑑み、開口率を低
下させることなく、充分な強度を有する誘電体層を備え
たPALCおよび、その誘電体層の製造方法を提供する
ことにある。
In view of the above problems, it is an object of the present invention to provide a PALC having a dielectric layer having sufficient strength without lowering the aperture ratio, and a method for manufacturing the dielectric layer.

【0016】[0016]

【課題を解決するための手段】本発明のプラズマアドレ
ス液晶表示装置は、基板と、前記基板の上に形成される
複数のアノード電極および複数のカソード電極と、前記
複数のカソード電極のうちの1つを隣接するカソード電
極と隔離するために、前記基板の上に形成される複数の
隔壁と、第1の面と、前記第1の面に対向する第2の面
と、前記第1の面と前記第2の面との間の導体とを有
し、前記基板と前記複数の隔壁と前記第2の面と共に空
間領域を形成する誘電体と、を備え、前記誘電体の前記
第1の面に、導電性を有する第1領域が形成され、前記
第1領域が、前記第1の面と前記第2の面との間の前記
導体と電気的に接続され、前記複数の隔壁の少なくとも
1つが切り欠け部を有し、前記第1の面と前記第2の面
との間の前記導体が前記切り欠け部の上に位置し、その
ことにより上記目的を達成する。
A plasma address according to the present invention.
The liquid crystal display device is formed on a substrate and the substrate.
A plurality of anode electrodes and a plurality of cathode electrodes;
One of the plurality of cathode electrodes is connected to an adjacent cathode electrode.
A plurality of electrodes formed on the substrate to isolate the poles.
Partition wall, first surface, and second surface opposite to the first surface
And a conductor between the first surface and the second surface.
And the substrate, the plurality of partition walls, and the second surface are vacant.
And a dielectric forming an inter-region.
A first region having conductivity is formed on the first surface, and
The first region is the area between the first surface and the second surface.
At least one of the plurality of partition walls is electrically connected to a conductor.
One has a notch, and the first surface and the second surface
The conductor between is located above the notch, and
By doing so, the above object is achieved.

【0017】[0017]

【0018】[0018]

【0019】前記切り欠け部は、前記複数の隔壁の所定
の部分をマスクし、サンドブラストにより削られてもよ
い。
The notch may be ground by sandblasting while masking predetermined portions of the plurality of partition walls.

【0020】前記プラズマアドレス液晶表示装置および
/または前記他のプラズマアドレス液晶表示装置が、カ
ラーフィルタ基板と液晶層をさらに備え、前記液晶層が
前記誘電体と前記カラーフィルタ基板に挟まれてもよ
い。
The plasma addressed liquid crystal display device and / or the other plasma addressed liquid crystal display device may further include a color filter substrate and a liquid crystal layer, and the liquid crystal layer may be sandwiched between the dielectric and the color filter substrate. .

【0021】前記プラズマアドレス液晶表示装置および
/または前記他のプラズマアドレス液晶表示装置が、第
1および第2の偏光板をさらに備え、前記カラーフィル
タ基板および前記基板が前記第1および第2の偏光板に
より挟まれてもよい。
The plasma addressed liquid crystal display device and / or the other plasma addressed liquid crystal display device further comprises first and second polarizing plates, and the color filter substrate and the substrate are the first and second polarized lights. It may be sandwiched between plates.

【0022】前記プラズマアドレス液晶表示装置および
/または前記他のプラズマアドレス液晶表示装置が、前
記第1の偏光板と前記カラーフィルタ基板の間、また
は、前記第2の偏光板と前記基板の間に位相差板が設置
されてもよい。
The plasma addressed liquid crystal display device and / or the other plasma addressed liquid crystal display device may be arranged between the first polarizing plate and the color filter substrate or between the second polarizing plate and the substrate. A retardation plate may be installed.

【0023】前記プラズマアドレス液晶表示装置および
/または前記他のプラズマアドレス液晶表示装置が、バ
ックライトをさらに備えてもよい。
The plasma addressed liquid crystal display device and / or the other plasma addressed liquid crystal display device may further include a backlight.

【0024】前記プラズマアドレス液晶表示装置誘電
体が、ガラス板をその溶融温度以上に熱する工程と、規
則的に並べられた複数の金属線を前記ガラス板の厚み方
向に貫通させる工程と、前記複数の金属線を切断する工
程と、前記ガラス板の表面を平滑にするために、前記ガ
ラス板の表面を研磨する工程とを包含する方法により製
造されてもよい。
A step of heating a glass plate to a temperature above its melting temperature by a dielectric of the plasma addressed liquid crystal display device; and a step of penetrating a plurality of regularly arranged metal wires in the thickness direction of the glass plate. It may be manufactured by a method including a step of cutting the plurality of metal wires and a step of polishing the surface of the glass plate to smooth the surface of the glass plate.

【0025】前記プラズマアドレス液晶表示装置誘電
体が、複数の金属粒子を規則的に並べる工程と、前記複
数の金属粒子間隙にガラス粉を充填する工程と、前記ガ
ラス粉をその溶融温度以上に熱し、圧力をかける工程と
を包含する方法により製造されてもよい。
The dielectric of the plasma addressed liquid crystal display device comprises a step of regularly arranging a plurality of metal particles, a step of filling a space between the plurality of metal particles with glass powder, and a step of bringing the glass powder to a melting temperature or higher. Heating and applying pressure.

【0026】前記プラズマアドレス液晶表示装置誘電
体が、ガラス板をその溶融温度以上に熱する工程と、複
数の金属粒子を前記ガラス板にライン状に規則的に打ち
込む工程とを包含する方法により製造されてもよい。
According to a method, the dielectric of the plasma addressed liquid crystal display device includes the steps of heating a glass plate to a temperature above its melting temperature and regularly implanting a plurality of metal particles into the glass plate in a line. It may be manufactured.

【0027】前記プラズマアドレス液晶表示装置誘電
体が、ガラス板をその溶融温度以上に熱する工程と、ラ
イン状の金属電極をガラス板の第1の面に設置する工程
と、ライン状の電極を、前記ガラス板の前記第1の面と
は対向する第2の面に設置する工程と、前記ガラス板の
厚み方向に前記金属のマイグレーションを起こさせるた
めに、前記金属電極にプラスの高電圧を印加する工程と
を包含する方法により製造されてもよい。
The dielectric of the plasma addressed liquid crystal display device heats the glass plate to its melting temperature or higher, the step of installing a linear metal electrode on the first surface of the glass plate, and the linear electrode. Is installed on a second surface of the glass plate opposite to the first surface, and a positive high voltage is applied to the metal electrode to cause migration of the metal in the thickness direction of the glass plate. May be applied.

【0028】以下に作用を説明する。The operation will be described below.

【0029】厚み方向に導電性を有し、それと直角方向
に導電性を有する領域と絶縁性を有する領域が規則的に
並んだ構造の板状または棒状の誘電体で、導電部は抵抗
値が低くなければならない。導電部の材料として通常透
光性のない金属材料が選ばれる。この導電部が隔壁に対
応するように位置され、画素に対応する透明電極に接続
される。つまり、この導電部が非開口部に配置される。
このため、開口率が低下しない。なお、誘電体として、
異方性導電性ガラスを使うことができる。プラズマアド
レス液晶表示装置が、反射型である場合は、画素部の電
極は、透明でなくともよい。
A plate-shaped or rod-shaped dielectric having a structure in which a region having conductivity in the thickness direction, a region having conductivity in the direction perpendicular to the thickness direction, and a region having insulation properties are regularly arranged, and the conductive portion has a resistance value of Must be low. As a material for the conductive portion, a metal material having no light transmissivity is usually selected. The conductive portion is located so as to correspond to the partition wall and is connected to the transparent electrode corresponding to the pixel. That is, this conductive portion is arranged in the non-opening portion.
Therefore, the aperture ratio does not decrease. As a dielectric,
Anisotropic conductive glass can be used. When the plasma addressed liquid crystal display device is of a reflective type, the electrodes of the pixel portion may not be transparent.

【0030】誘電体の厚み方向の導電部をプラズマ室内
に露出するために隔壁の対応する部分に切り欠きが形成
されてもよい。
A notch may be formed in a corresponding portion of the partition wall so as to expose the conductive portion in the thickness direction of the dielectric to the inside of the plasma chamber.

【0031】さらに、厚み方向に導電性を有し、その方
向と直角な方向に導電性を有する領域と絶縁性を有する
領域を規則的に配置した構造の板状または棒状の誘電体
であり、その誘電体の両面に電極が導電性を有する領域
と対応してパターン化することもできる。このため、仮
想電極の電荷分布が均一になり、画素に対応する液晶に
面的に均一なデータ電圧が印加される。PALCの輝度
の不均一な分布が無くなり、コントラストが十分にでる
ようになる。
Further, it is a plate-like or rod-like dielectric having a structure having conductivity in the thickness direction, and regularly arranging a region having conductivity and a region having insulation in a direction perpendicular to the direction, The electrodes can also be patterned to correspond to areas where the electrodes are conductive on both sides of the dielectric. For this reason, the charge distribution of the virtual electrodes becomes uniform, and a planarly uniform data voltage is applied to the liquid crystals corresponding to the pixels. The uneven distribution of the brightness of PALC is eliminated, and the contrast becomes sufficient.

【0032】[0032]

【発明の実施の形態】図面を用いて本発明を説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described with reference to the drawings.

【0033】(第1の実施形態)図1は、本発明の第1
実施形態におけるPALC10の断面を示す図である。
PALC10は、プラズマスイッチ部20とカラーフィ
ルタ部30とを有する。図2は、図1のPALC10の
プラズマスイッチ部20の断面を示す図であり、図3
は、図2のプラズマスイッチ部20の一部を上から見た
図である。プラズマスイッチ部20は、アノード電極2
1と、カソード電極22と、プラズマ基板23と、隔壁
24と、誘電体基板25とを備えている。
(First Embodiment) FIG. 1 shows a first embodiment of the present invention.
It is a figure which shows the cross section of PALC10 in embodiment.
The PALC 10 has a plasma switch unit 20 and a color filter unit 30. 2 is a diagram showing a cross section of the plasma switch unit 20 of the PALC 10 of FIG.
[Fig. 3] is a view of a part of the plasma switch unit 20 of Fig. 2 seen from above. The plasma switch unit 20 includes the anode electrode 2
1, a cathode electrode 22, a plasma substrate 23, a partition wall 24, and a dielectric substrate 25.

【0034】プラズマ基板23の上には、アノード電極
21およカソード電極22がストライプ状に配置され
る。アノード電極21の上には、隔壁24が配置され
る。カソード電極22は、隔壁24によって、隣接する
カソード電極22と隔離される。誘電体基板25、プラ
ズマ基板23および隔壁24によって囲まれる領域に、
プラズマ発生領域26が形成される。プラズマ発生領域
26は、真空にされた後、希ガスが充填される。プラズ
マ発生領域26で、プラズマ放電をさせるためである。
プラズマ基板23は、プラズマ発生領域の空気を真空に
するための排気用の穴を少なくとも1つ有する。なお、
プラズマスイッチ部20は、偏光板27と、面発光する
バックライト28をさらに備えていてもよい。
Anode electrodes 21 and cathode electrodes 22 are arranged in stripes on the plasma substrate 23. A partition wall 24 is arranged on the anode electrode 21. The cathode electrode 22 is separated from the adjacent cathode electrode 22 by the partition wall 24. In a region surrounded by the dielectric substrate 25, the plasma substrate 23 and the partition wall 24,
A plasma generation region 26 is formed. The plasma generation region 26 is evacuated and then filled with a rare gas. This is for causing plasma discharge in the plasma generation region 26.
The plasma substrate 23 has at least one exhaust hole for making the air in the plasma generation region a vacuum. In addition,
The plasma switch unit 20 may further include a polarizing plate 27 and a backlight 28 that emits surface light.

【0035】以下に、誘電体基板25の構成を説明す
る。
The structure of the dielectric substrate 25 will be described below.

【0036】誘電体基板25は、第1の面と第1の面に
対向する第2の面とを有している。誘電体基板25を貫
通するように、第1の面と第2の面との間に金属などの
導体42が形成される。導体42は、各画素に対応す
る。
The dielectric substrate 25 has a first surface and a second surface facing the first surface. A conductor 42 such as a metal is formed between the first surface and the second surface so as to penetrate the dielectric substrate 25. The conductor 42 corresponds to each pixel.

【0037】誘電体基板25の第2の面には透明な電極
41が形成される。電極41は、第2の面にITOを蒸
着させ、蒸着したITOをパターンニングすることによ
り、第2の面に形成される。第2の面に形成された電極
41は、各画素に対応する。第2の面に形成された電極
41は、導体42と電気的に接続されている。なお、後
述するように、誘電体基板40の第1の面の上には配向
膜が形成される。
A transparent electrode 41 is formed on the second surface of the dielectric substrate 25. The electrode 41 is formed on the second surface by depositing ITO on the second surface and patterning the deposited ITO. The electrode 41 formed on the second surface corresponds to each pixel. The electrode 41 formed on the second surface is electrically connected to the conductor 42. An alignment film is formed on the first surface of the dielectric substrate 40, as will be described later.

【0038】本実施形態では、プラズマ基板23はガラ
ス基板であり、その厚みは、約2mmである。また、誘
電体基板25は、ガラス基板である。誘電体基板25
は、異方性導電性ガラスであることが好ましい。
In this embodiment, the plasma substrate 23 is a glass substrate and its thickness is about 2 mm. The dielectric substrate 25 is a glass substrate. Dielectric substrate 25
Is preferably anisotropic conductive glass.

【0039】カラーフィルタ部30は、液晶32と、信
号電極34と、カラーフィルタ35と、基板36と、偏
光板37とを備えている。
The color filter section 30 includes a liquid crystal 32, a signal electrode 34, a color filter 35, a substrate 36, and a polarizing plate 37.

【0040】基板36の上には、ブラックマトリックス
(図示されず)とカラーフィルタ35が配置される。カ
ラーフィルタ35の上には、信号電極34が配置され
る。信号電極34はITOからできている。液晶32
は、信号電極34とプラズマスイッチ部20の誘電体基
板25との間に、充填されている。
A black matrix (not shown) and a color filter 35 are arranged on the substrate 36. The signal electrode 34 is disposed on the color filter 35. The signal electrode 34 is made of ITO. Liquid crystal 32
Are filled between the signal electrode 34 and the dielectric substrate 25 of the plasma switch section 20.

【0041】以下に、プラズマスイッチ部20の製造方
法を説明する。
A method of manufacturing the plasma switch section 20 will be described below.

【0042】プラズマ基板23の上には、アノード電極
21およびカソード電極22が形成される。アノード電
極21およびカソード電極22は、プラズマ基板23に
Niペーストを塗布し、その後、塗布されたものを焼成
することにより、形成される。Niペーストを塗布する
方法として、スクリーン印刷が用いられてもよい。
An anode electrode 21 and a cathode electrode 22 are formed on the plasma substrate 23. The anode electrode 21 and the cathode electrode 22 are formed by applying the Ni paste to the plasma substrate 23 and then firing the applied paste. Screen printing may be used as a method of applying the Ni paste.

【0043】隔壁24は、アノード電極上に、ガラスペ
ーストを数回スクリーン印刷し、それを焼成することに
より、形成される。隔壁24の高さは、約200μmで
ある。
The partition wall 24 is formed by screen-printing a glass paste on the anode electrode several times and firing it. The height of the partition wall 24 is about 200 μm.

【0044】形成された隔壁2の高さを均一にするため
に、隔壁24が研磨される。
In order to make the height of the formed partition walls 2 uniform, the partition walls 24 are polished.

【0045】隔壁24と誘電体基板25とを接続するた
めに、ガラスフリットが誘電体基板25の周辺部に線状
に塗布される。誘電体基板25の遮光部分となる導体4
2が、隔壁24の上に位置するように、隔壁24と誘電
体基板25とが接続される。接続されたものは焼成さ
れ、排気口から、空気が10-6Torr程度に排気さ
れ、数10Torrまで希ガスが封入される。その後、
排気口が閉じられる。
In order to connect the partition wall 24 and the dielectric substrate 25, glass frit is linearly applied to the peripheral portion of the dielectric substrate 25. The conductor 4 which becomes the light shielding portion of the dielectric substrate 25
The partition wall 24 and the dielectric substrate 25 are connected so that the partition wall 2 is located above the partition wall 24. The connected ones are fired, air is exhausted to about 10 −6 Torr from the exhaust port, and a rare gas is filled up to several tens Torr. afterwards,
The exhaust port is closed.

【0046】以下に、カラーフィルタ部30の製造方法
を説明する。
The method of manufacturing the color filter section 30 will be described below.

【0047】基板36の上には、ブラックマトリックス
(図示されず)とカラーフィルタ35が形成され、さら
に、カラーフィルタ35の上には、 RGB各画素に対
応するストライプ状の信号電極34が形成される。信号
電極34が形成される方向は、プラズマスイッチ部20
とカラーフィルタ部30とが組み合わされたときに、隔
壁24が形成される方向とほぼ直交する方向である。
A black matrix (not shown) and a color filter 35 are formed on a substrate 36, and a stripe-shaped signal electrode 34 corresponding to each pixel of RGB is formed on the color filter 35. It The direction in which the signal electrode 34 is formed depends on the plasma switch unit 20.
This is a direction substantially orthogonal to the direction in which the partition wall 24 is formed when the and the color filter section 30 are combined.

【0048】信号電極34とプラズマスイッチ部20の
誘電体基板25とには、配向膜が塗布され、配向膜が焼
成される。その後、焼成された配向膜がラビングされ
る。液晶を注入する際に空気を排気するための穴が基板
36に少なくとも2つ開けられる。液晶を注入するため
の穴は、CF基板の非表示部分となる部分に開けられ
る。それぞれのラビング方向が直交するように、プラズ
マスイッチ部20とカラーフィルタ部30が配置され、
カラーフィルタ部30の信号電極34とプラズマスイッ
チ部20の誘電体基板25との間が一定のギャップを維
持するように、スペーサが信号電極34と誘電体基板2
5との間に配置される。その後、液晶32が、信号電極
34とプラズマスイッチ部20の誘電体基板25との間
に、充填される。その後、封止材料により、液晶32が
封止され、液晶を再配向するために、液晶32が加熱さ
れる。
An alignment film is applied to the signal electrode 34 and the dielectric substrate 25 of the plasma switch section 20, and the alignment film is baked. Then, the baked alignment film is rubbed. At least two holes are formed in the substrate 36 to exhaust air when injecting the liquid crystal. A hole for injecting liquid crystal is formed in a portion which is a non-display portion of the CF substrate. The plasma switch unit 20 and the color filter unit 30 are arranged so that the rubbing directions are orthogonal to each other.
A spacer is provided between the signal electrode 34 and the dielectric substrate 2 so that a constant gap is maintained between the signal electrode 34 of the color filter unit 30 and the dielectric substrate 25 of the plasma switch unit 20.
It is arranged between 5 and 5. After that, the liquid crystal 32 is filled between the signal electrode 34 and the dielectric substrate 25 of the plasma switch section 20. Then, the liquid crystal 32 is sealed by the sealing material, and the liquid crystal 32 is heated in order to realign the liquid crystal.

【0049】誘電体基板25は、第1の面と第1の面に
対向する第2の面とを有している。第1の面の上には上
述した配向膜が形成され、第2の面には透明な電極41
が形成される。第2の面にITOを蒸着させ、蒸着した
ITOをパターンニングすることにより、電極41が第
2の面に形成される。第2の面に形成された電極41
は、各画素に対応する。誘電体基板25は、さらに導体
42を有する。その導体42は、第2の面に形成された
電極41と電気的に接続されている。
The dielectric substrate 25 has a first surface and a second surface facing the first surface. The alignment film described above is formed on the first surface, and the transparent electrode 41 is formed on the second surface.
Is formed. The electrode 41 is formed on the second surface by depositing ITO on the second surface and patterning the deposited ITO. Electrode 41 formed on the second surface
Corresponds to each pixel. The dielectric substrate 25 further has a conductor 42. The conductor 42 is electrically connected to the electrode 41 formed on the second surface.

【0050】以下に、データ電圧と透過率について、第
1の実施形態のPALC10とPALC−100との比
較実験を行った。
In the following, a comparative experiment was conducted on the data voltage and the transmittance between the PALC10 and PALC-100 of the first embodiment.

【0051】以下に、比較実験を行うために作成したP
ALC−100の構成を説明する。
Below, P prepared for conducting a comparative experiment was prepared.
The configuration of ALC-100 will be described.

【0052】プラズマ基板は、一個所に排気用の穴が開
けられた厚み約2mmの基板である。
The plasma substrate is a substrate having a thickness of about 2 mm in which a hole for exhaust is formed.

【0053】アノード電極とカソード電極は、スクリー
ン印刷によって塗布され、その後、焼成される。そのよ
うな方法により、アノード電極とカソード電極はスライ
プ状に形成される。アノード電極上にガラスペーストが
数回スクリーン印刷され、その後焼成される。そのよう
な方法により、約200μmの高さの隔壁が形成され
る。隔壁の高さを均一するために、隔壁が研磨される。
50μmの厚みの薄板ガラスの周辺部にガラスフリット
が線状に塗布され、薄板ガラスが隔壁の上に貼り合され
る。その後、貼り合されたものが焼成され、排気口か
ら、空気が10-6Torr程度に排気され、数10To
rrまで希ガスが封入され、その薄板ガラスに配向膜が
塗布され、焼成され、ラビングが行われる。
The anode electrode and the cathode electrode are applied by screen printing and then fired. By such a method, the anode electrode and the cathode electrode are formed in a slip shape. The glass paste is screen printed several times on the anode electrode and then fired. By such a method, a partition wall having a height of about 200 μm is formed. In order to make the height of the partition uniform, the partition is polished.
A glass frit is linearly applied to the peripheral portion of a thin glass sheet having a thickness of 50 μm, and the thin glass sheet is bonded onto the partition wall. After that, the bonded ones are fired, and the air is exhausted to about 10 −6 Torr from the exhaust port, and the air is exhausted for several tens of To.
A rare gas is filled up to rr, an alignment film is applied to the thin glass plate, baked, and rubbed.

【0054】PALC−100のカラーフィルタ部の構
成は、第1の実施形態のカラーフィルタ部30の構成と
同じであるため、説明を省略する。
The structure of the color filter unit of the PALC-100 is the same as the structure of the color filter unit 30 of the first embodiment, and the description thereof will be omitted.

【0055】第1の実施形態のPALC10とPALC
−100とについて、明るさの飽和電圧と閾値電圧を大
塚電子製の測定器LCD−5100を用いて、測定し
た。以下にその結果を示す。
PALC 10 and PALC of the first embodiment
With respect to −100, the saturation voltage of brightness and the threshold voltage were measured using a measuring instrument LCD-5100 manufactured by Otsuka Electronics. The results are shown below.

【0056】[0056]

【表1】 [Table 1]

【0057】なお、PALC−100は、上記比較実験
を行うために、発明者が新たに設計し、新たに作成され
たものである。
The PALC-100 was newly designed and newly created by the inventor in order to carry out the comparative experiment.

【0058】厚み方向にのみ導電性を有する誘電体基板
25が液晶部分とプラズマが発生する部分の境界に用い
られることにより、液晶層の一端がグランド電位になる
ため、液晶層にデータ電圧が直接印加される。この結
果、液晶の駆動が数Vで行えるようになる。従って、第
1の実施形態のPALC10は、 PALC−100に
比べて消費電力を小さくすることができる。このため、
信号電極34に電圧を印加するドライバは、数Vの電圧
に耐えればよい。第1の実施形態では、耐圧の低いドラ
イバを用いることができる。そのようなドライバは、特
別な高耐圧半導体プロセスを必要としない。
Since the dielectric substrate 25 having conductivity only in the thickness direction is used at the boundary between the liquid crystal part and the part where plasma is generated, one end of the liquid crystal layer becomes the ground potential, so that the data voltage is directly applied to the liquid crystal layer. Is applied. As a result, the liquid crystal can be driven at several volts. Therefore, the PALC 10 of the first embodiment can reduce power consumption as compared with the PALC-100. For this reason,
The driver that applies a voltage to the signal electrode 34 may withstand a voltage of several volts. In the first embodiment, a driver having a low breakdown voltage can be used. Such a driver does not require a special high breakdown voltage semiconductor process.

【0059】誘電体基板25が導体42および電極41
を有するため、誘電体基板25を薄くする必要がない。
このため、誘電体基板25がたわまないような、十分な
厚みを誘電体基板25に持たすことができる。このた
め、セル厚、リターゼーションの設計値からのずれがな
くなる。さらに、誘電体基板25のたわみに起因する液
晶の配向不良がなくなる。誘電体基板が有する導体が、
隔壁の上に位置するため、開口率が下がらない。
The dielectric substrate 25 includes the conductor 42 and the electrode 41.
Therefore, it is not necessary to thin the dielectric substrate 25.
Therefore, the dielectric substrate 25 can have a sufficient thickness so that the dielectric substrate 25 does not bend. Therefore, there is no deviation from the designed values of the cell thickness and the retardation. Further, the alignment failure of the liquid crystal due to the bending of the dielectric substrate 25 is eliminated. The conductor of the dielectric substrate is
Since it is located on the partition wall, the aperture ratio does not decrease.

【0060】(第2の実施形態)本発明の第2実施形態
におけるPALCの構成は、プラズマスイッチ部20の
誘電体基板50の構成を除き、第1実施形態におけるP
ALC10の構成と同じである。
(Second Embodiment) The PALC structure according to the second embodiment of the present invention is the same as that of the first embodiment except for the structure of the dielectric substrate 50 of the plasma switch section 20.
The configuration is the same as that of the ALC 10.

【0061】以下に、誘電体基板50の構成を説明す
る。図4は第2実施形態におけるPALCのプラズマス
イッチ部20の断面を示す図であり、図5は図4の誘電
体基板50の一部を上から見た図である。第1実施形態
の構成と同じ構成には、同じ参照番号を付け、その説明
を省略する。
The structure of the dielectric substrate 50 will be described below. FIG. 4 is a view showing a cross section of the plasma switch part 20 of the PALC in the second embodiment, and FIG. 5 is a view of a part of the dielectric substrate 50 of FIG. 4 seen from above. The same components as those of the first embodiment are designated by the same reference numerals and the description thereof will be omitted.

【0062】誘電体基板50は、第1の面と第1の面に
対向する第2の面とを有している。誘電体基板50を貫
通するように、第1の面と第2の面との間に金属などの
導体52が形成される。導体52の形状は棒状であり、
導体52は画素に対応するように、カソード方向に点在
する。
The dielectric substrate 50 has a first surface and a second surface facing the first surface. A conductor 52 such as a metal is formed between the first surface and the second surface so as to penetrate the dielectric substrate 50. The conductor 52 has a rod shape,
The conductors 52 are scattered in the cathode direction so as to correspond to the pixels.

【0063】誘電体基板50の第2の面には透明な電極
51が形成される。電極51は、第2の面にITOを蒸
着させ、蒸着したITOをパターンニングすることによ
り、第2の面に形成される。第2の面に形成された電極
51は、各画素に対応する。第2の面に形成された電極
51は、導体52と電気的に接続されている。なお、第
1の実施形態と同様に、誘電体基板50の第1の面の上
には配向膜が形成される。
A transparent electrode 51 is formed on the second surface of the dielectric substrate 50. The electrode 51 is formed on the second surface by depositing ITO on the second surface and patterning the deposited ITO. The electrode 51 formed on the second surface corresponds to each pixel. The electrode 51 formed on the second surface is electrically connected to the conductor 52. An alignment film is formed on the first surface of the dielectric substrate 50, as in the first embodiment.

【0064】第2の実施形態は、上述した構成により、
第1の実施形態と同様の効果を有する。
The second embodiment has the above-mentioned configuration.
It has the same effect as that of the first embodiment.

【0065】(第3の実施形態)本発明の第3実施形態
におけるPALCの構成は、プラズマスイッチ部20の
誘電体基板60の構成を除き、第1実施形態におけるP
ALC10の構成と同じである。
(Third Embodiment) The PALC structure according to the third embodiment of the present invention is the same as the PLC structure according to the first embodiment except for the structure of the dielectric substrate 60 of the plasma switch section 20.
The configuration is the same as that of the ALC 10.

【0066】以下に、誘電体基板60の構成を説明す
る。図6は第3実施形態におけるPALCのプラズマス
イッチ部20の断面を示す図であり、図7は図6の誘電
体基板60の一部を上から見た図である。第1実施形態
の構成と同じ構成には、同じ参照番号を付け、その説明
を省略する。
The structure of the dielectric substrate 60 will be described below. FIG. 6 is a view showing a cross section of the plasma switch unit 20 of the PALC in the third embodiment, and FIG. 7 is a view of a part of the dielectric substrate 60 of FIG. 6 seen from above. The same components as those of the first embodiment are designated by the same reference numerals and the description thereof will be omitted.

【0067】誘電体基板60は、第1の面と第1の面に
対向する第2の面とを有している。誘電体基板60を貫
通するように、第1の面と第2の面との間に金属などの
導体62が形成される。導体62は、各画素に対応す
る。
The dielectric substrate 60 has a first surface and a second surface facing the first surface. A conductor 62 such as a metal is formed between the first surface and the second surface so as to penetrate the dielectric substrate 60. The conductor 62 corresponds to each pixel.

【0068】誘電体基板60の第1の面および第2の面
には透明な電極63および61が形成される。電極63
および61は、第1の面および第2の面にITOを蒸着
させ、蒸着したITOをパターンニングすることによ
り、第1の面および第2の面に形成される。第1の面お
よび第2の面に形成された電極63および61は、各画
素に対応する。第1の面に形成された電極63は、第2
の面に形成された電極61と導体62を介して電気的に
接続されている。なお、第1の実施形態と同様に、電極
63を有する誘電体基板60の上には配向膜が形成され
る。また、上記パターンニングは、フォトリソグラフに
よって行われてもよい。
Transparent electrodes 63 and 61 are formed on the first and second surfaces of the dielectric substrate 60. Electrode 63
And 61 are formed on the first surface and the second surface by depositing ITO on the first surface and the second surface and patterning the deposited ITO. The electrodes 63 and 61 formed on the first surface and the second surface correspond to each pixel. The electrode 63 formed on the first surface is
Are electrically connected to each other via an electrode 61 and a conductor 62 formed on the surface. An alignment film is formed on the dielectric substrate 60 having the electrodes 63, as in the first embodiment. Further, the patterning may be performed by photolithography.

【0069】第3の実施形態は、上述した構成により、
第1の実施形態と同様の効果を有する。
The third embodiment has the above structure.
It has the same effect as that of the first embodiment.

【0070】(第4の実施形態)本発明の第4実施形態
におけるPALCの構成は、プラズマスイッチ部20の
誘電体基板70の構成を除き、第1実施形態におけるP
ALC10の構成と同じである。
(Fourth Embodiment) The PALC structure according to the fourth embodiment of the present invention is the same as that of the first embodiment except for the structure of the dielectric substrate 70 of the plasma switch section 20.
The configuration is the same as that of the ALC 10.

【0071】以下に、誘電体基板70の構成を説明す
る。図8は第4実施形態におけるPALCのプラズマス
イッチ部20の断面を示す図であり、図9は図8の誘電
体基板70の一部を上から見た図である。第1実施形態
の構成と同じ構成には、同じ参照番号を付け、その説明
を省略する。
The structure of the dielectric substrate 70 will be described below. FIG. 8 is a view showing a cross section of the plasma switch unit 20 of the PALC in the fourth embodiment, and FIG. 9 is a view of a part of the dielectric substrate 70 of FIG. 8 seen from above. The same components as those of the first embodiment are designated by the same reference numerals and the description thereof will be omitted.

【0072】誘電体基板70は、第1の面と第1の面に
対向する第2の面とを有している。誘電体基板70を貫
通するように、第1の面と第2の面との間に金属などの
導体72が形成される。導体72の形状は棒状であり、
導体72は画素に対応するように、カソード方向に点在
する。
The dielectric substrate 70 has a first surface and a second surface facing the first surface. A conductor 72 such as a metal is formed between the first surface and the second surface so as to penetrate the dielectric substrate 70. The conductor 72 has a rod shape,
The conductors 72 are scattered in the cathode direction so as to correspond to the pixels.

【0073】誘電体基板70の第1の面および第2の面
には透明な電極73および71が形成される。電極73
および71は、第1の面および第2の面にITOを蒸着
させ、蒸着したITOをパターンニングすることによ
り、第1の面および第2の面に形成される。第1の面お
よび第2の面に形成された電極73および71は、各画
素に対応する。第1の面に形成された電極73は、第2
の面に形成された電極71と導体72を介して電気的に
接続されている。なお、第1の実施形態と同様に、電極
73を有する誘電体基板70の上には配向膜が形成され
る。また、上記パターンニングは、フォトリソグラフに
よって行われてもよい。
Transparent electrodes 73 and 71 are formed on the first surface and the second surface of the dielectric substrate 70. Electrode 73
And 71 are formed on the first surface and the second surface by depositing ITO on the first surface and the second surface and patterning the deposited ITO. The electrodes 73 and 71 formed on the first surface and the second surface correspond to each pixel. The electrode 73 formed on the first surface is
Are electrically connected to each other via an electrode 71 and a conductor 72 formed on the surface. An alignment film is formed on the dielectric substrate 70 having the electrodes 73, as in the first embodiment. Further, the patterning may be performed by photolithography.

【0074】第4の実施形態は、上述した構成により、
第1の実施形態と同様の効果を有する。
The fourth embodiment has the above-mentioned configuration.
It has the same effect as that of the first embodiment.

【0075】(第5の実施形態)本発明の第5実施形態
におけるPALCの構成は、プラズマスイッチ部20の
誘電体基板80および隔壁84の構成を除き、第1実施
形態におけるPALC10の構成と同じである。
(Fifth Embodiment) The structure of the PALC in the fifth embodiment of the present invention is the same as the structure of the PALC 10 in the first embodiment except the structures of the dielectric substrate 80 and the partition wall 84 of the plasma switch section 20. Is.

【0076】以下に、誘電体基板80および隔壁84の
構成を説明する。図10は第5実施形態におけるPAL
Cのプラズマスイッチ部20の断面を示す図であり、図
11は図10の誘電体基板80の一部を上から見た図で
ある。第1実施形態の構成と同じ構成には、同じ参照番
号を付け、その説明を省略する。
The structures of the dielectric substrate 80 and the partition wall 84 will be described below. FIG. 10 shows PAL in the fifth embodiment.
It is a figure which shows the cross section of the plasma switch part 20 of C, and FIG. 11 is a figure which looked at a part of dielectric substrate 80 of FIG. The same components as those of the first embodiment are designated by the same reference numerals and the description thereof will be omitted.

【0077】誘電体基板80は、第1の面と第1の面に
対向する第2の面とを有している。誘電体基板80を貫
通するように、第1の面と第2の面との間に金属などの
導体82が形成される。導体82は、各画素に対応す
る。
The dielectric substrate 80 has a first surface and a second surface facing the first surface. A conductor 82 such as a metal is formed between the first surface and the second surface so as to penetrate the dielectric substrate 80. The conductor 82 corresponds to each pixel.

【0078】誘電体基板80の第1の面には透明な電極
83が形成される。電極83は、第1の面にITOを蒸
着させ、蒸着したITOをパターンニングすることによ
り、第1の面に形成される。第1の面に形成された電極
83は、各画素に対応する。第1の面に形成された電極
83は、導体82と電気的に接続されている。
A transparent electrode 83 is formed on the first surface of the dielectric substrate 80. The electrode 83 is formed on the first surface by depositing ITO on the first surface and patterning the deposited ITO. The electrode 83 formed on the first surface corresponds to each pixel. The electrode 83 formed on the first surface is electrically connected to the conductor 82.

【0079】第1の実施形態と同様に、プラズマ基板2
3の上には、アノード電極21およカソード電極22が
ストライプ状に配置される。アノード電極21の上に
は、隔壁84が配置される。カソード電極22は、隔壁
24によって、隣接するカソード電極22と隔離され
る。プラズマ基板23の上のa部分とb部分がマスキン
グされ、その後、サンドブラストによって切り欠き部が
形成される。誘電体基板80の導体82が切り欠き部の
上に配置されるように、誘電体基板80が隔壁84に接
続され、プラズマ発生領域26が形成される。プラズマ
発生領域26が真空にされた後、希ガスが充填される。
誘電体基板80の導体82が切り欠き部の上に配置され
るため、誘電体基板80の第2の面に、電極を設ける必
要がない。なお、第1の実施形態と同様に、電極83を
有する誘電体基板80の第1の面の上には配向膜が形成
される。
Similar to the first embodiment, the plasma substrate 2
An anode electrode 21 and a cathode electrode 22 are arranged in stripes on the upper part of 3. A partition wall 84 is arranged on the anode electrode 21. The cathode electrode 22 is separated from the adjacent cathode electrode 22 by the partition wall 24. The portions a and b on the plasma substrate 23 are masked, and thereafter, the cutout portion is formed by sandblasting. The dielectric substrate 80 is connected to the partition wall 84 so that the conductor 82 of the dielectric substrate 80 is arranged above the cutout portion, and the plasma generation region 26 is formed. After the plasma generation region 26 is evacuated, it is filled with a rare gas.
Since the conductor 82 of the dielectric substrate 80 is arranged on the cutout portion, it is not necessary to provide an electrode on the second surface of the dielectric substrate 80. An alignment film is formed on the first surface of the dielectric substrate 80 having the electrodes 83, as in the first embodiment.

【0080】第5の実施形態は、上述した構成により、
第1の実施形態と同様の効果を有する。
The fifth embodiment has the above-mentioned configuration.
It has the same effect as that of the first embodiment.

【0081】(第6の実施形態)本発明の第6実施形態
におけるPALCの構成は、プラズマスイッチ部20の
誘電体基板90の構成を除き、第5実施形態におけるP
ALC10の構成と同じである。
(Sixth Embodiment) The structure of the PALC in the sixth embodiment of the present invention is the same as in the fifth embodiment except for the structure of the dielectric substrate 90 of the plasma switch section 20.
The configuration is the same as that of the ALC 10.

【0082】以下に、誘電体基板90の構成を説明す
る。図12は第6実施形態におけるPALCのプラズマ
スイッチ部20の断面を示す図であり、図13は図12
の誘電体基板90の一部を上から見た図である。第5実
施形態の構成と同じ構成には、同じ参照番号を付け、そ
の説明を省略する。
The structure of the dielectric substrate 90 will be described below. 12 is a diagram showing a cross section of the plasma switch portion 20 of the PALC in the sixth embodiment, and FIG.
It is the figure which looked at some dielectric substrates 90 from above. The same components as those of the fifth embodiment are designated by the same reference numerals, and the description thereof will be omitted.

【0083】誘電体基板90は、第1の面と第1の面に
対向する第2の面とを有している。誘電体基板90を貫
通するように、第1の面と第2の面との間に金属などの
導体92が形成される。導体92の形状は棒状であり、
導体92は画素に対応するように、カソード方向に点在
する。
The dielectric substrate 90 has a first surface and a second surface facing the first surface. A conductor 92 such as a metal is formed between the first surface and the second surface so as to penetrate the dielectric substrate 90. The conductor 92 has a rod shape,
The conductors 92 are scattered in the cathode direction so as to correspond to the pixels.

【0084】誘電体基板90の第1の面には透明な電極
93が形成される。電極93は、第5の実施形態の電極
83と同様の方法で形成され、電極93は導体92と電
気的に接続される。
A transparent electrode 93 is formed on the first surface of the dielectric substrate 90. The electrode 93 is formed by the same method as the electrode 83 of the fifth embodiment, and the electrode 93 is electrically connected to the conductor 92.

【0085】第6の実施形態は、上述した構成により、
第5の実施形態と同様の効果を有する。
The sixth embodiment has the above-mentioned configuration.
It has the same effect as that of the fifth embodiment.

【0086】(第7の実施形態)以下に、誘電体基板5
0、70および90の製造方法の一例を図14を用いて
説明する。
(Seventh Embodiment) Hereinafter, the dielectric substrate 5 will be described.
An example of the manufacturing method of 0, 70 and 90 will be described with reference to FIG.

【0087】図14(a)は、金属線と誘電体を示す図
である。プラズマスイッチ部20が形成されたときに、
少なくとも1つの金属線が1つの隔壁と対応するよう
に、複数の金属線が隔壁と同じ間隔で配置され、適当な
治具で固定される。誘電体が、溶融状態になるように加
熱され、固定された複数の金属線が加熱された誘電体に
貫通するように、複数の金属線および/または誘電体を
移動させる。その後、図14(b)に示すように、誘電
体からはみ出している金属線がカットされる。誘電体の
両面を平坦にするために、誘電体の両面が表面研磨さ
れ、誘電体基板が生成される。図14(c)は、生成さ
れた誘電体基板を上から見た図である。
FIG. 14A shows a metal wire and a dielectric. When the plasma switch unit 20 is formed,
A plurality of metal wires are arranged at the same intervals as the partition walls so that at least one metal wire corresponds to one partition wall, and are fixed by an appropriate jig. The dielectric is heated to a molten state and the plurality of metal wires and / or the dielectric is moved such that the plurality of fixed metal wires penetrates the heated dielectric. After that, as shown in FIG. 14B, the metal wire protruding from the dielectric is cut. To flatten both sides of the dielectric, both sides of the dielectric are surface polished to produce a dielectric substrate. FIG. 14C is a view of the produced dielectric substrate as seen from above.

【0088】(第8の実施形態)以下に、誘電体基板2
5、50、60、70、80および90の製造方法の一
例を図15を用いて説明する。
(Eighth Embodiment) Hereinafter, the dielectric substrate 2 will be described.
An example of the manufacturing method of 5, 50, 60, 70, 80 and 90 will be described with reference to FIG.

【0089】図15は、金属粒子を有する誘電体を示す
図である。プラズマスイッチ部20が形成されたとき
に、少なくとも1つの金属粒子が1つの隔壁と対応する
ように、複数の金属粒子が隔壁と同じ間隔で配置され、
固定される。金属粒子と金属粒子との間には、ガラス粉
が充填される。金属粒子とガラス粉を高温状態で加圧
し、所望の厚みの誘電体基板が生成される。
FIG. 15 is a diagram showing a dielectric having metal particles. When the plasma switch unit 20 is formed, a plurality of metal particles are arranged at the same intervals as the partition walls so that at least one metal particle corresponds to one partition wall.
Fixed. Glass powder is filled between the metal particles. The metal particles and the glass powder are pressed at a high temperature to produce a dielectric substrate having a desired thickness.

【0090】(第9の実施形態)以下に、誘電体基板5
0、70および90の製造方法の一例を図16を用いて
説明する。
(Ninth Embodiment) The dielectric substrate 5 will be described below.
An example of the manufacturing method of 0, 70 and 90 will be described with reference to FIG.

【0091】図16(a)は、マスクと誘電体を示す図
である。マスクには、画素サイズよりも十分小さな穴が
規則的に配列されている。エッチングなどにより、その
マスクは生成される。マスクと誘電体の位置を合わせ
る。なお、誘電体は溶融状態に加熱されている。金属粒
子が筒から発射され、マスクの穴を通過した金属粒子が
誘電体に打ち込まれ、誘電体基板が生成される。図16
(b)は生成された誘電体の断面図であり、基板図16
(c)は生成された誘電体基板を上から見た図である。
FIG. 16A is a diagram showing a mask and a dielectric. Holes that are sufficiently smaller than the pixel size are regularly arranged in the mask. The mask is generated by etching or the like. Align the mask with the dielectric. The dielectric is heated in a molten state. The metal particles are ejected from the cylinder, and the metal particles that have passed through the holes in the mask are driven into the dielectric to form a dielectric substrate. FIG.
FIG. 16B is a cross-sectional view of the produced dielectric material, and FIG.
(C) is a view of the produced dielectric substrate as seen from above.

【0092】(第10の実施形態)以下に、誘電体基板
25、60および80の製造方法の一例を図17を用い
て説明する。
(Tenth Embodiment) An example of a method of manufacturing the dielectric substrates 25, 60 and 80 will be described below with reference to FIG.

【0093】図17(a)は金属電極とカーボンなどの
電極で挟まれた溶融状態の誘電体を示す図であり、図1
7(b)は生成された誘電体基板を上から見た図であ
る。金属電極にはプラスの高電圧が印加され、カーボン
電極にはマイナスの高電圧が印加される。プラス側の金
属電極から金属イオンがマイナス電極に引かれて移動
し、誘電体は厚み方向の導電性を有する。上述した方法
により、誘電体基板が生成される。
FIG. 17 (a) is a diagram showing a molten dielectric material sandwiched between a metal electrode and an electrode such as carbon.
FIG. 7B is a view of the produced dielectric substrate as seen from above. A high positive voltage is applied to the metal electrode, and a high negative voltage is applied to the carbon electrode. Metal ions are attracted and moved from the positive side metal electrode to the negative electrode, and the dielectric has conductivity in the thickness direction. A dielectric substrate is produced by the method described above.

【0094】[0094]

【発明の効果】本発明のプラズマアドレス液晶表示装置
は、第1の面と、第1の面に対向する第2の面と、第1
の面と第2の面との間の導体とを有し、基板と複数の隔
壁と第2の面と共に空間領域を形成する誘電体を備えて
いる。空間領域が形成される誘電体の第2の面に、導電
性を有する第1領域が形成される。第1領域が、第1の
面と第2の面との間の導体と電気的に接続される。第1
の面と第2の面との間の導体が複数の隔壁のうちの1つ
の上に位置する。
The plasma addressed liquid crystal display device of the present invention has a first surface, a second surface facing the first surface, and a first surface.
And a conductor between the first surface and the second surface, and the substrate, the plurality of partition walls, and the second surface are provided with a dielectric that forms a space region. A first region having conductivity is formed on the second surface of the dielectric in which the space region is formed. The first region is electrically connected to the conductor between the first surface and the second surface. First
And a conductor between the second surface and the second surface is on one of the plurality of partitions.

【0095】このことにより、本発明のプラズマアドレ
ス液晶表示装置は、開口率を低下させることなく、充分
な強度を有する誘電体を有することができる。
As a result, the plasma addressed liquid crystal display device of the present invention can have a dielectric having a sufficient strength without lowering the aperture ratio.

【0096】本発明の他のプラズマアドレス液晶表示装
置は、第1の面と、第1の面に対向する第2の面と、第
1の面と第2の面との間の導体とを有し、基板と複数の
隔壁と第2の面と共に空間領域を形成する誘電体を備え
ている。誘電体の第1の面に、導電性を有する第1領域
が形成される。第1領域が、第1の面と第2の面との間
の導体と電気的に接続される。複数の隔壁の少なくとも
1つが切り欠け部を有し、第1の面と第2の面との間の
導体が切り欠け部の上に位置する。
Another plasma addressed liquid crystal display device of the present invention comprises a first surface, a second surface facing the first surface, and a conductor between the first surface and the second surface. And a dielectric that forms a space region together with the substrate, the plurality of partition walls, and the second surface. A first region having conductivity is formed on the first surface of the dielectric. The first region is electrically connected to the conductor between the first surface and the second surface. At least one of the plurality of partition walls has a cutout, and the conductor between the first surface and the second surface is located on the cutout.

【0097】このことにより、本発明の他のプラズマア
ドレス液晶表示装置は、開口率を低下させることなく、
充分な強度を有する誘電体を有することができる。
As a result, the other plasma addressed liquid crystal display device of the present invention does not decrease the aperture ratio,
It can have a dielectric with sufficient strength.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施形態におけるPALC10の
断面を示す図である。
FIG. 1 is a diagram showing a cross section of a PALC 10 according to a first embodiment of the present invention.

【図2】図1のPALC10のプラズマスイッチ部20
の断面を示す図である。
FIG. 2 is a plasma switch unit 20 of the PALC 10 shown in FIG.
It is a figure which shows the cross section of.

【図3】図2のプラズマスイッチ部20の一部を上から
見た図である。
FIG. 3 is a view of a part of the plasma switch unit 20 of FIG. 2 viewed from above.

【図4】第2実施形態におけるPALCのプラズマスイ
ッチ部20の断面を示す図である。
FIG. 4 is a view showing a cross section of a plasma switch unit 20 of PALC in the second embodiment.

【図5】図4の誘電体基板50の一部を上から見た図で
ある。
5 is a view of a part of the dielectric substrate 50 of FIG. 4 viewed from above.

【図6】第3実施形態におけるPALCのプラズマスイ
ッチ部20の断面を示す図である。
FIG. 6 is a view showing a cross section of a plasma switch unit 20 of PALC in a third embodiment.

【図7】図6の誘電体基板60の一部を上から見た図で
ある。
7 is a view of a part of the dielectric substrate 60 of FIG. 6 viewed from above.

【図8】第4実施形態におけるPALCのプラズマスイ
ッチ部20の断面を示す図である。
FIG. 8 is a view showing a cross section of a plasma switch unit 20 of PALC in a fourth embodiment.

【図9】図8の誘電体基板70の一部を上から見た図で
ある。
9 is a view of a part of the dielectric substrate 70 of FIG. 8 viewed from above.

【図10】第5実施形態におけるPALCのプラズマス
イッチ部20の断面を示す図である。
FIG. 10 is a diagram showing a cross section of a plasma switch unit 20 of PALC in a fifth embodiment.

【図11】図10の誘電体基板80の一部を上から見た
図である。
11 is a view of a part of the dielectric substrate 80 of FIG. 10 as seen from above.

【図12】第6実施形態におけるPALCのプラズマス
イッチ部20の断面を示す図である。
FIG. 12 is a view showing a cross section of a plasma switch part 20 of PALC in a sixth embodiment.

【図13】図12の誘電体基板90の一部を上から見た
図である。
FIG. 13 is a view of a part of the dielectric substrate 90 of FIG. 12 viewed from above.

【図14】(a)は金属線と誘電体を示す図であり、
(b)は誘電体からはみ出している金属線を示す図であ
り、(c)は生成された誘電体基板を上から見た図であ
る。
FIG. 14A is a diagram showing a metal wire and a dielectric,
(B) is a figure which shows the metal wire which protrudes from a dielectric material, (c) is the figure which looked at the produced dielectric substrate from the top.

【図15】金属粒子を有する誘電体を示す図である。FIG. 15 is a diagram showing a dielectric having metal particles.

【図16】(a)はマスクと誘電体を示す図であり、
(b)は生成された誘電体の断面図であり、(c)は生
成された誘電体基板を上から見た図である。
16A is a diagram showing a mask and a dielectric, FIG.
(B) is a sectional view of the produced dielectric, and (c) is a view of the produced dielectric substrate as seen from above.

【図17】(a)は金属電極とカーボンなどの電極で挟
まれた溶融状態の誘電体を示す図であり、(b)は生成
された誘電体基板を上から見た図である。
FIG. 17A is a diagram showing a molten dielectric body sandwiched between a metal electrode and an electrode such as carbon, and FIG. 17B is a diagram of the produced dielectric substrate as viewed from above.

【図18】従来のPALCの構成を示す図である。FIG. 18 is a diagram showing a configuration of a conventional PALC.

【符号の説明】[Explanation of symbols]

10 PALC 20 プラズマスイッチ部 21 アノード電極 22 カソード電極 23 プラズマ基板 24 隔壁 25 誘電体基板 26 プラズマ発生領域 27 偏光板 28 バックライト 30 カラーフィルタ部 32 液晶 34 信号電極 35 カラーフィルタ 36 基板 37 偏光板 41 電極 42 導体 10 PALC 20 Plasma switch 21 Anode electrode 22 Cathode electrode 23 Plasma substrate 24 partitions 25 Dielectric substrate 26 Plasma generation area 27 Polarizer 28 Backlight 30 color filter 32 liquid crystal 34 signal electrode 35 color filter 36 board 37 Polarizer 41 electrodes 42 conductor

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G02F 1/13 - 1/141 Front page continuation (58) Fields surveyed (Int.Cl. 7 , DB name) G02F 1/13-1/141

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板と、 該基板の上に形成される複数のアノード電極および複数
のカソード電極と、 該複数のカソード電極のうちの1つを隣接するカソード
電極と隔離するために、該基板の上に形成される複数の
隔壁と、 第1の面と、該第1の面に対向する第2の面と、該第1
の面と該第2の面との間の導体とを有し、該基板と該複
数の隔壁と該第2の面と共に空間領域を形成する誘電体
と、を備え、 該誘電体の該第1の面に、導電性を有する第1領域が形
成され、 該第1領域が、該第1の面と該第2の面との間の該導体
と電気的に接続され、 該複数の隔壁の少なくとも1つが切り欠け部を有し、 該第1の面と該第2の面との間の該導体が該切り欠け部
の上に位置するプラズマアドレス液晶表示装置。
1. A substrate, a plurality of anode electrodes and a plurality of cathode electrodes formed on the substrate, and the substrate for isolating one of the plurality of cathode electrodes from an adjacent cathode electrode. A plurality of partition walls formed on the first surface, a first surface, a second surface facing the first surface, and the first surface.
A conductor between the first surface and the second surface, the substrate, the plurality of partition walls, and a dielectric that forms a space region together with the second surface. A first region having electrical conductivity is formed on the first surface, the first region is electrically connected to the conductor between the first surface and the second surface, and the plurality of partition walls At least one of which has a cutout, and the conductor between the first surface and the second surface is located on the cutout.
【請求項2】 前記切り欠け部は、前記複数の隔壁の所
定の部分をマスクし、サンドブラストにより削られる
求項1に記載のプラズマアドレス液晶表示装置。
2. The contracted part is a mask that masks predetermined parts of the plurality of partition walls and is sandblasted.
Plasma addressed liquid crystal display device according to Motomeko 1.
【請求項3】 前記プラズマアドレス液晶表示装置が、
カラーフィルタ基板と液晶層をさらに備え、 該液晶層が前記誘電体と該カラーフィルタ基板に挟まれ
請求項1〜2のうちの1つに記載のプラズマアドレス
液晶表示装置。
3. The plasma addressed liquid crystal display device,
3. The plasma addressed liquid crystal display device according to claim 1 , further comprising a color filter substrate and a liquid crystal layer, wherein the liquid crystal layer is sandwiched between the dielectric and the color filter substrate.
【請求項4】 前記プラズマアドレス液晶表示装置が、
第1および第2の偏光板をさらに備え、 前記カラーフィルタ基板および前記基板が該第1および
第2の偏光板により挟まれる請求項3に記載のプラズマ
アドレス液晶表示装置。
Wherein said plasma addressed liquid crystal display device,
The plasma addressed liquid crystal display device according to claim 3 , further comprising first and second polarizing plates, wherein the color filter substrate and the substrate are sandwiched between the first and second polarizing plates.
【請求項5】 前記第1の偏光板と前記カラーフィルタ
基板の間、または前記第2の偏光板と前記基板の間に位
相差板が設置される請求項4に記載のプラズマアドレス
液晶表示装置。
5. A plasma addressed liquid crystal display device according to claim 4, wherein the first between the polarizing plate wherein the color filter substrate or a retardation plate between the substrate and the second polarizing plate, is placed .
【請求項6】 バックライトをさらに備えた請求項1〜
のうちの1つに記載のプラズマアドレス液晶表示装
置。
6. The method according to claim 1 , further comprising a backlight .
3. A plasma addressed liquid crystal display device according to one of 2 .
【請求項7】 前記誘電体は、 ガラス板をその溶融温度以上に熱する工程と、 規則的に並べられた複数の金属線を該ガラス板の厚み方
向に貫通させる工程と、 該複数の金属線を切断する工程と、 該ガラス板の表面を平滑にするために、該ガラス板の表
面を研磨する工程と、 を包含する方法により製造される、請求項1に記載のプ
ラズマアドレス液晶表示装置
7. The dielectric comprises a step of heating a glass plate to a melting temperature or higher thereof, a step of penetrating a plurality of regularly arranged metal wires in a thickness direction of the glass plate, and a plurality of the metal pieces. The process according to claim 1, which is manufactured by a method including a step of cutting a wire and a step of polishing the surface of the glass plate to make the surface of the glass plate smooth.
Plasma address liquid crystal display device .
【請求項8】 前記誘電体は、 複数の金属粒子を規則的に並べる工程と、 該複数の金属粒子間隙にガラス粉を充填する工程と、 該ガラス粉をその溶融温度以上に熱し、圧力をかける工
程と、 を包含する方法により製造される、請求項1に記載のプ
ラズマアドレス液晶表示装置
Wherein said dielectric comprises the steps of arranging a plurality of metal particles regularly, and filling the glass powder to the metal particle gap plurality of, heating the glass powder above its melting temperature, the pressure The process according to claim 1, which is manufactured by a method including the step of applying.
Plasma address liquid crystal display device .
【請求項9】 前記誘電体は、 ガラス板をその溶融温度以上に熱する工程と、 複数の金属粒子を該ガラス板にライン状に規則的に打ち
込む工程と、 を包含する方法により製造される、請求項1に記載のプ
ラズマアドレス液晶表示装置
9. The dielectric is produced by a method including the steps of heating a glass plate to a temperature above its melting temperature and regularly implanting a plurality of metal particles into the glass plate in a line shape. The process according to claim 1,
Plasma address liquid crystal display device .
【請求項10】 前記誘電体は、 ガラス板をその溶融温度以上に熱する工程と、 ライン状の金属電極をガラス板の第1の面に設置する工
程と、 ライン状の電極を、該ガラス板の該第1の面とは対向す
る第2の面に設置する工程と、 該ガラス板の厚み方向に該金属のマイグレーションを起
こさせるために、該金属電極にプラスの高電圧を印加す
る工程と、 を包含する方法により製造される、請求項1に記載のプ
ラズマアドレス液晶表示装置
Wherein said dielectric body includes a step heats the glass sheet above its melting temperature, the steps of the line-shaped metal electrode is placed on a first surface of a glass plate, a line-shaped electrodes, the glass Installing on a second surface of the plate opposite to the first surface, and applying a positive high voltage to the metal electrode to cause migration of the metal in the thickness direction of the glass plate The process according to claim 1, which is manufactured by a method including:
Plasma address liquid crystal display device .
JP27170497A 1997-07-28 1997-10-03 Plasma addressed liquid crystal display Expired - Fee Related JP3439638B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27170497A JP3439638B2 (en) 1997-10-03 1997-10-03 Plasma addressed liquid crystal display
US09/121,904 US6226056B1 (en) 1997-07-28 1998-07-24 Plasma addressed liquid crystal display device having conductor through dielectric sheet attached to conductive layer centrally located in discharge channel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27170497A JP3439638B2 (en) 1997-10-03 1997-10-03 Plasma addressed liquid crystal display

Publications (2)

Publication Number Publication Date
JPH11109322A JPH11109322A (en) 1999-04-23
JP3439638B2 true JP3439638B2 (en) 2003-08-25

Family

ID=17503691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27170497A Expired - Fee Related JP3439638B2 (en) 1997-07-28 1997-10-03 Plasma addressed liquid crystal display

Country Status (1)

Country Link
JP (1) JP3439638B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010028632A (en) * 1999-09-22 2001-04-06 구자홍 Plasma address liquid crystal display device and method of driving the same

Also Published As

Publication number Publication date
JPH11109322A (en) 1999-04-23

Similar Documents

Publication Publication Date Title
EP0811220B1 (en) Channel plate assembled from bonded elements for a plasma addressed flat display device and method for making such a plate
EP2079098B1 (en) Light emission device and display device using the same as light source
JP3439638B2 (en) Plasma addressed liquid crystal display
US5725406A (en) Plasma addressed display device
KR20100064330A (en) Light emission device and display device using the light emission device as a light source
US6002456A (en) Plasma addressed liquid crystal display apparatus
US7259511B2 (en) Flat panel display device with surfaces of cathodes and control electrodes lying in the same flat plane
JP2002075227A (en) Gas discharge display device, plasma address liquid crystal display device and manufacturing method for the same
JP2964716B2 (en) Gas discharge display board
JPH1010560A (en) Address structural body and production of electrode structural body
US20080180019A1 (en) Image display device
JPH1116494A (en) Manufacture of spacer for flat panel display screen
EP1918962A2 (en) Light emission device and display device
KR100252068B1 (en) Field emission device and image display device using the same
JPH1144875A (en) Dielectric plate and its production as well as plasma address liquid crystal display device using this dielectric plate
JP3321995B2 (en) Plasma addressed liquid crystal display
US6226056B1 (en) Plasma addressed liquid crystal display device having conductor through dielectric sheet attached to conductive layer centrally located in discharge channel
JP3663171B2 (en) FED panel and manufacturing method thereof
JPH08304790A (en) Production of plasma address display device
JPH04277443A (en) Plasma display panel
KR100459909B1 (en) Field emitter and its manufacturing method
JP3807645B2 (en) Plasma address information display element and manufacturing method thereof
KR950006430B1 (en) Flat form display device and method thereof
JP2000251682A (en) Wiring forming method, matrix wiring forming method, manufacture of multi-electron beam source, and recording medium
KR100477722B1 (en) Surface Emission Field Emission Display

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030603

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees