JP3439030B2 - Amplifier circuit - Google Patents

Amplifier circuit

Info

Publication number
JP3439030B2
JP3439030B2 JP17028596A JP17028596A JP3439030B2 JP 3439030 B2 JP3439030 B2 JP 3439030B2 JP 17028596 A JP17028596 A JP 17028596A JP 17028596 A JP17028596 A JP 17028596A JP 3439030 B2 JP3439030 B2 JP 3439030B2
Authority
JP
Japan
Prior art keywords
signal
voltage
amplifier
power supply
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17028596A
Other languages
Japanese (ja)
Other versions
JPH1022740A (en
Inventor
幸直 佐久間
栄寿 前原
憲一 小久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP17028596A priority Critical patent/JP3439030B2/en
Publication of JPH1022740A publication Critical patent/JPH1022740A/en
Application granted granted Critical
Publication of JP3439030B2 publication Critical patent/JP3439030B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は増幅回路に関し、更
に詳しく言えば、オーディオアンプなどに用いられ、ス
イッチング電源を備えた増幅回路のスイッチングノイズ
による悪影響の低減を目的とする。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifier circuit, and more specifically, an object thereof is to reduce adverse effects due to switching noise of an amplifier circuit used in an audio amplifier or the like and provided with a switching power supply.

【0002】[0002]

【従来の技術】以下で従来例に係るオーディオアンプに
搭載される増幅回路について説明する。従来、一定電圧
を電源電圧としていたオーディオアンプにおいては、常
時最大出力を取り出せる程度の高電圧を電源電圧とし
て、アンプを駆動していた。
2. Description of the Related Art An amplifier circuit mounted on an audio amplifier according to a conventional example will be described below. Conventionally, in an audio amplifier that uses a constant voltage as a power supply voltage, the amplifier is driven by using a high voltage that can always obtain the maximum output as a power supply voltage.

【0003】このような回路では、出力が小レベルであ
ったような場合においても、常時最大出力を取り出せる
程度の高電圧を電源電圧としているので、アンプ内での
消費電力は必要以上に大きくなり、アンプの効率は低か
った。そこで、アンプの高効率化を図るために、以下に
示すような増幅回路が提案されている。これは、増幅信
号(ZS)に一定電圧を上乗した電圧を電源電圧とし
て、増幅信号(ZS)の増減に応じて電源電圧を変動さ
せながら駆動するというものである。
In such a circuit, even if the output is at a low level, the power supply voltage is high enough to always take out the maximum output, so that the power consumption in the amplifier becomes unnecessarily large. , The efficiency of the amplifier was low. Therefore, in order to improve the efficiency of the amplifier, the following amplifier circuit has been proposed. In this technique, a voltage obtained by multiplying the amplified signal (ZS) by a constant voltage is used as a power supply voltage, and the power supply voltage is changed while the power supply voltage is changed according to the increase or decrease of the amplified signal (ZS).

【0004】この回路は具体的には図17に示すような
回路であって、アンプ(1)と、補助電源部(2)とを
有する。なお、アンプ(1)の負側には、補助電源部
(2)と同様の構成を有する電源が接続されているが、
これは正側と同様なので説明を省略する。上記の回路に
よれば、電源が投入されると補助電源部(2)に、一定
の電源電圧(±Vcc)が印加される。
Specifically, this circuit is a circuit as shown in FIG. 17, and has an amplifier (1) and an auxiliary power supply section (2). A power source having the same configuration as the auxiliary power source unit (2) is connected to the negative side of the amplifier (1),
Since this is the same as the positive side, the description is omitted. According to the above circuit, when the power is turned on, a constant power supply voltage (± Vcc) is applied to the auxiliary power supply unit (2).

【0005】次いで入力信号(AS)がアンプ(1)に
よって増幅されて増幅信号(ZS)が生成されて不図示
のスピーカに出力され、同時に補助電源部(2)にも出
力される。するとオフセット電圧生成回路(4)によっ
て増幅信号(ZS)に一定電圧が上乗されてコンパレー
タ(7)の反転入力部(−)に入力される。一方、コン
パレータ(7)の非反転入力部(+)にはチョッパ電源
(8)から出力される電源電圧(+Vc)が入力されて
おり、常に電源電圧(+Vc)と一定電圧が上乗された
増幅信号(ZS)とは比較されている。
Next, the input signal (AS) is amplified by the amplifier (1) to generate an amplified signal (ZS), which is output to a speaker (not shown) and simultaneously output to the auxiliary power supply section (2). Then, a constant voltage is added to the amplified signal (ZS) by the offset voltage generation circuit (4), and the amplified signal (ZS) is input to the inverting input unit (-) of the comparator (7). On the other hand, the power supply voltage (+ Vc) output from the chopper power supply (8) is input to the non-inverting input portion (+) of the comparator (7), and the power supply voltage (+ Vc) and a constant voltage are always added. It is compared with the amplified signal (ZS).

【0006】コンパレータ(7)の出力はチョッパ電源
(8)のスイッチング素子(SW)に接続されており、
一定電圧が上乗された増幅信号(ZS)を電源電圧(+
Vc)が下回るとコンパレータ(7)の出力がローレベ
ル(以下“L”と称する)になってスイッチング素子
(SW)がONされて電源電圧(+Vc)が上昇し、逆
に一定電圧が上乗された増幅信号(ZS)を電源電圧
(+Vc)が上回るとコンパレータ(7)の出力がハイ
レベル(以下“H”と称する)になってスイッチング素
子(SW)がOFFされて電源電圧(+Vc)が上昇す
る。
The output of the comparator (7) is connected to the switching element (SW) of the chopper power supply (8),
The amplified signal (ZS) with a constant voltage added is used as the power supply voltage (+
When Vc) falls, the output of the comparator (7) becomes low level (hereinafter referred to as “L”), the switching element (SW) is turned on, the power supply voltage (+ Vc) rises, and on the contrary, the constant voltage rises. When the power supply voltage (+ Vc) exceeds the amplified signal (ZS) generated, the output of the comparator (7) becomes a high level (hereinafter referred to as “H”), the switching element (SW) is turned off, and the power supply voltage (+ Vc). Rises.

【0007】以上の動作により、電源電圧(+Vc)は
図18に示すように増幅信号(ZS)に一定電圧が上乗
された電圧に追従するように変化しながらアンプ(1)
に供給される。この電源電圧(+Vc)を用いて、アン
プ(1)によって入力信号(AS)が増幅されて増幅信
号(ZS)がスピーカに出力される。このようにして増
幅信号(ZS)の大小に応じて電源電圧(±Vc)を変
動させることにより、常時最大出力を取り出せる高電圧
を電源電圧としてアンプを駆動するような場合に比し
て、特に小レベルの出力時における消費電力のロスを軽
減し、高効率化をはかっていた。
As a result of the above operation, the power supply voltage (+ Vc) changes while following the voltage obtained by multiplying the amplified signal (ZS) by a constant voltage as shown in FIG.
Is supplied to. The input signal (AS) is amplified by the amplifier (1) using this power supply voltage (+ Vc), and the amplified signal (ZS) is output to the speaker. By varying the power supply voltage (± Vc) according to the magnitude of the amplified signal (ZS) in this way, compared with the case where the amplifier is driven with a high voltage that can always obtain the maximum output as the power supply voltage, We were trying to improve efficiency by reducing the loss of power consumption when outputting at a small level.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上記従
来の増幅回路ではチョッパ電源(8)を用いており、こ
のスイッチング素子(SW)のスイッチング周波数は、
約200kHz〜500kHz程度である。これは、アンプ
の周波数特性を可聴帯の上限である20kHzまで得てな
おかつ、出力波形の追従性の確保やリップル成分の抑制
を図るためである。
However, the above conventional amplifier circuit uses the chopper power source (8), and the switching frequency of this switching element (SW) is
It is about 200 kHz to 500 kHz. This is to obtain the frequency characteristic of the amplifier up to 20 kHz which is the upper limit of the audible band, and at the same time, to secure the followability of the output waveform and suppress the ripple component.

【0009】スイッチング素子(SW)のノイズの周波
数は、基本周波数の200kHzと、2次〜5次の高調波
すなわち400kHz〜1MHzである。このノイズは、A
Mラジオの周波数帯である200kHz〜2MHzの範囲に
入ってしまうので、この増幅回路の近くにAMラジオが
あった場合には、AMラジオからノイズが出力されてし
まうという問題が生じていた。
The frequency of noise of the switching element (SW) is 200 kHz of the fundamental frequency and the second to fifth harmonics, that is, 400 kHz to 1 MHz. This noise is A
Since it falls within the range of 200 kHz to 2 MHz which is the frequency band of the M radio, there is a problem that noise is output from the AM radio when the AM radio is located near this amplifier circuit.

【0010】特に車載用の用途では、AMやFMのラジ
オチューナーとオーディオアンプが一緒に搭載されたも
のが用いられるので、この問題は無視出来ない大きな問
題となっていた。
Particularly for in-vehicle applications, since a radio tuner of AM or FM and an audio amplifier are used together, this problem has been a serious problem that cannot be ignored.

【0011】[0011]

【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、図1に示すように、入力信号を
増幅して増幅信号として出力する信号増幅部と、前記増
幅信号に基づいてスイッチング動作し、前記増幅信号に
追従する電源電圧を生成するスイッチング素子を備えた
スイッチング電源とを有し、かつ前記スイッチング電源
は、当該増幅回路の近くでラジオが動作している期間
中、前記スイッチング素子のスイッチング動作を停止さ
せて一定電圧を前記信号増幅部に供給することを特徴と
する増幅回路により、上記課題を解決するものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned drawbacks of the prior art. As shown in FIG. 1, a signal amplifier for amplifying an input signal and outputting the amplified signal, and the amplified signal. And a switching power supply including a switching element that generates a power supply voltage that follows the amplified signal, and the switching power supply is in operation while the radio is operating near the amplification circuit. The above problem is solved by an amplification circuit characterized by stopping the switching operation of the switching element and supplying a constant voltage to the signal amplification section.

【0012】[0012]

【発明の実施の形態】以下で本発明の実施形態について
図面を参照しながら説明する。 (1)第1の実施形態 以下で、本発明の第1の実施形態に係る増幅回路につい
て図面を参照しながら説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. (1) First Embodiment Hereinafter, an amplifier circuit according to a first embodiment of the present invention will be described with reference to the drawings.

【0013】この増幅回路は具体的には図1に示すよう
な回路であって、チューナ内蔵のオーディオアンプなど
に用いられ、信号増幅部の一例であるアンプ(11)
と、補助電源部(12)とを有する。なお、アンプ(1
1)の負側には、図1に示す補助電源部(12)と同様
の構成を有する電源が接続されているが、これは正の電
源電圧(+Vc)を生成する補助電源部(12)と構成
は同一であって、負の電源電圧(−Vc)を生成する点
だけが異なるので図示せず、また説明も省略する。
Specifically, this amplifier circuit is a circuit as shown in FIG. 1, and is used as an audio amplifier having a built-in tuner, and is an example of a signal amplifier section (11).
And an auxiliary power supply section (12). The amplifier (1
A power source having the same configuration as the auxiliary power source unit (12) shown in FIG. 1 is connected to the negative side of 1), which is an auxiliary power source unit (12) that generates a positive power source voltage (+ Vc). The configuration is the same as that of the above, except that a negative power supply voltage (-Vc) is generated, and therefore it is not shown and the description is omitted.

【0014】アンプ(11)は、信号増幅部の一例であ
って、後述の電源電圧(+Vc)を用いて、入力信号
(AS)を増幅して増幅信号(ZS)を出力するもので
ある。これはそれぞれ入力信号(AS)を電圧増幅する
電圧増幅部と、電圧増幅部の出力を電流増幅する電流増
幅部を有するが、特に図示はしていない。補助電源部
(12)はオフセット電圧生成回路(14)と、コンパ
レータ(17B)と、チョッパ電源(18)とを有する
回路であって、一定の直流電圧(+Vcc)を増幅信号
(ZS)の増減に応じて変化させてアンプ(11)に供
給するものである。具体的には、増幅信号(ZS)に、
オフセット電圧生成回路(14)によって生成されるオ
フセット電圧を上乗し、この電圧に追従するように変化
する正の電源電圧(+Vc)を供給している。
The amplifier (11) is an example of a signal amplifier, and amplifies the input signal (AS) by using a power supply voltage (+ Vc) described later and outputs an amplified signal (ZS). Each of them has a voltage amplifying unit for amplifying the voltage of the input signal (AS) and a current amplifying unit for amplifying the output of the voltage amplifying unit by current, but they are not particularly shown. The auxiliary power supply unit (12) is a circuit having an offset voltage generation circuit (14), a comparator (17B), and a chopper power supply (18), and increases or decreases the amplification signal (ZS) of a constant DC voltage (+ Vcc). And is supplied to the amplifier (11). Specifically, for the amplified signal (ZS),
An offset voltage generated by the offset voltage generation circuit (14) is added, and a positive power supply voltage (+ Vc) that changes so as to follow this voltage is supplied.

【0015】オフセット電圧生成部(14)は、増幅信
号(ZS)に一定電圧を上乗するものである。コンパレ
ータ(17B)は信号生成部の一例であって、一定電圧
が上乗された増幅信号(ZS)と正の電源電圧(+V
c)とを比較して、その比較結果をスイッチング素子
(SW)に出力するものである。
The offset voltage generator (14) is for multiplying the amplified signal (ZS) by a constant voltage. The comparator (17B) is an example of a signal generator, and includes an amplified signal (ZS) on which a constant voltage is added and a positive power supply voltage (+ V).
c), and the comparison result is output to the switching element (SW).

【0016】スイッチング素子(SW)はそのゲートが
コンパレータ(17B)の出力に接続され、ソースが一
定の直流電圧(+Vcc)に接続され、ドレインがチョ
ッパ電源(18)のローパスフィルタを構成するダイオ
ード(D),チョークコイル(L)に接続されるMOS
FETからなり、コンパレータ(17B)の出力に応じ
てON/OFF動作し、一定の直流電圧(+Vcc)を
増減させながらアンプ(11)に供給するものである。
The switching element (SW) has its gate connected to the output of the comparator (17B), its source connected to a constant DC voltage (+ Vcc), and its drain constituting a low-pass filter of the chopper power supply (18) ( D), MOS connected to choke coil (L)
It is composed of a FET, which is turned on / off according to the output of the comparator (17B), and supplies a constant DC voltage (+ Vcc) to the amplifier (11) while increasing or decreasing it.

【0017】また、スイッチング回路(SC)は、スイ
ッチング素子(SW)と一定電圧(Vz)との間に接続
され、ラジオ動作信号(AM)が入力されたときにON
して、スイッチング素子(SW)のゲート電位を、スイ
ッチング素子(SW)がONする電圧である一定電圧
(Vz)に強制的に引き下げ、これをONせしめる回路
である。
The switching circuit (SC) is connected between the switching element (SW) and a constant voltage (Vz) and is turned on when the radio operation signal (AM) is input.
Then, the gate potential of the switching element (SW) is forcibly lowered to a constant voltage (Vz) which is a voltage at which the switching element (SW) is turned on, and is turned on.

【0018】以下で上記の増幅回路の動作について説明
する。まず補助電源部(12)に、一定の電源電圧(±
Vcc)が印加される。次いで入力信号(AS)がアン
プ(11)によって増幅されて増幅信号(ZS)が生成
されて不図示のスピーカに出力され、同時に補助電源部
(12)にも出力される。
The operation of the above amplifier circuit will be described below. First, a constant power supply voltage (±
Vcc) is applied. Next, the input signal (AS) is amplified by the amplifier (11) to generate an amplified signal (ZS), which is output to a speaker (not shown) and simultaneously output to the auxiliary power supply unit (12).

【0019】するとオフセット電圧生成回路(14)に
よって増幅信号(ZS)に一定電圧が上乗されてコンパ
レータ(17B)の反転入力部(−)に入力される。一
方、コンパレータ(17B)の非反転入力部(+)には
チョッパ電源(18)から出力される電源電圧(+V
c)が入力されており、常に電源電圧(+Vc)と一定
電圧が上乗された増幅信号(ZS)とは比較されてい
る。
Then, a constant voltage is added to the amplified signal (ZS) by the offset voltage generation circuit (14), and the amplified signal (ZS) is input to the inverting input section (-) of the comparator (17B). On the other hand, the power supply voltage (+ V) output from the chopper power supply (18) is applied to the non-inverting input portion (+) of the comparator (17B).
c) is input, and the power supply voltage (+ Vc) is constantly compared with the amplified signal (ZS) on which a constant voltage is added.

【0020】コンパレータ(17B)によるこの比較結
果はスイッチング素子(SW)に出力される。このと
き、一定電圧が上乗された増幅信号(ZS)を電源電圧
(+Vc)が上回るとコンパレータ(17B)の出力が
ハイレベル(以下“H”と称する)になってスイッチン
グ素子(SW)がOFFして電源電圧(+Vc)が下降
し、逆に一定電圧が上乗された増幅信号(ZS)を電源
電圧(+Vc)が下回るとコンパレータ(17B)の出
力がローレベル(以下“L”と称する)になってスイッ
チング素子(SW)がONして電源電圧(+Vc)が上
昇する。
The comparison result by the comparator (17B) is output to the switching element (SW). At this time, when the power supply voltage (+ Vc) exceeds the amplified signal (ZS) on which the constant voltage is added, the output of the comparator (17B) becomes a high level (hereinafter referred to as “H”), and the switching element (SW) becomes When the power supply voltage (+ Vc) is turned off and the amplified power supply voltage (+ Vc) falls below the amplified signal (ZS) on which a constant voltage is added, the output of the comparator (17B) is at a low level (hereinafter referred to as "L"). The switching element (SW) is turned on and the power supply voltage (+ Vc) rises.

【0021】このようにしてスイッチング素子(SW)
はON/OFF動作を繰り返す。このときのスイッチン
グ周波数は200〜500kHzである。以上の動作に
より、電源電圧(+Vc)は図2に示すように増幅信号
(ZS)に一定電圧が上乗された電圧に追従するように
変化しながらアンプ(11)に供給される。この電源電
圧(+Vc)を用いて、アンプ(11)によって入力信
号(AS)が増幅されて増幅信号(ZS)がスピーカに
出力されるので、一定電圧を電源電圧とした場合に比べ
て、効率がよくなる。
In this way, the switching element (SW)
Repeats ON / OFF operation. The switching frequency at this time is 200 to 500 kHz. By the above operation, the power supply voltage (+ Vc) is supplied to the amplifier (11) while changing so as to follow the voltage obtained by adding a constant voltage to the amplified signal (ZS) as shown in FIG. The input signal (AS) is amplified by the amplifier (11) using this power supply voltage (+ Vc), and the amplified signal (ZS) is output to the speaker. Therefore, the efficiency is higher than that when a constant voltage is used as the power supply voltage. Will get better.

【0022】以下で、本実施形態の特徴的な動作である
AMラジオがONしている場合の動作について説明す
る。この場合、AMラジオをオンした場合、同時に例え
ばマイコンよりVHの信号がスイッチング回路(SC)
に入力する。すると、スイッチング回路(SC)ONし
てスイッチング素子(SW)のゲートに一定電圧(V
z)が印加されるので、スイッチング素子(SW)は他
の回路の動作に関らずマイコンよりVHの信号がが入力
されている期間中、ONしつづけてON/OFF動作を
しない。従って、この間アンプ(11)には一定の電源
電圧(±Vcc)が印加され、通常のAB級アンプと同
様の動作をする。
The operation that is a characteristic operation of this embodiment when the AM radio is ON will be described below. In this case, when the AM radio is turned on, at the same time, for example, the VH signal from the microcomputer is output to the switching circuit (SC)
To enter. Then, the switching circuit (SC) is turned on and the constant voltage (V) is applied to the gate of the switching element (SW).
z) is applied, the switching element (SW) continues to be turned ON and does not perform ON / OFF operation during the period when the VH signal is input from the microcomputer regardless of the operation of other circuits. Therefore, during this period, a constant power supply voltage (± Vcc) is applied to the amplifier (11), and the same operation as that of a normal class AB amplifier is performed.

【0023】このように、本実施形態に係る増幅回路に
よれば、AMラジオが近くで動作しているときにはスイ
ッチング素子(SW)のスイッチング動作を停止してい
るので、従来スイッチング動作により生じていたスイッ
チングノイズの高調波成分が、AMラジオの周波数帯で
ある200kHz〜2MHzの範囲に入り、近くにAMラジ
オがあった場合など、このAMラジオからノイズが出力
されてしまうという問題を極力抑止することが可能にな
る。
As described above, according to the amplifier circuit of this embodiment, the switching operation of the switching element (SW) is stopped when the AM radio is operating in the vicinity, so that the conventional switching operation occurs. The harmonic component of switching noise falls within the range of 200 kHz to 2 MHz, which is the frequency band of AM radio, and when AM radio is nearby, the problem that noise is output from this AM radio should be suppressed as much as possible. Will be possible.

【0024】特にAMやFMのラジオチューナーが搭載
されたオーディオアンプには、特に有効である。なお、
本実施形態では図1に示すような回路構成の増幅回路に
ついて説明しているが、本発明はこれに限らず、増幅信
号(ZS)に一定電圧が上乗された電圧に追従するよう
に変化する電源電圧によって動作し、スイッチング回路
を備えたチョッパ電源を有する増幅回路であれば、どの
ような回路であっても、同様の効果を奏する。
This is especially effective for an audio amplifier equipped with an AM or FM radio tuner. In addition,
In the present embodiment, the amplifier circuit having the circuit configuration as shown in FIG. 1 has been described, but the present invention is not limited to this, and changes so as to follow the voltage obtained by adding a constant voltage to the amplified signal (ZS). The same effect can be obtained with any circuit as long as it is an amplifier circuit that operates with a power supply voltage and has a chopper power supply including a switching circuit.

【0025】(2)第2の実施形態 以下で、本発明の第2の実施形態に係る増幅回路につい
て説明する前に、なぜ本実施形態で下記のような構成を
とったかという理由について簡単に説明する。第1の実
施形態の回路構成による増幅回路は、図4に示すように
その立上がりが急峻な増幅信号(ZS)が生成された時
には補助電源部がその急峻な変化に追従しきれずに、図
4に示すように、本来常に増幅信号(ZS)を上回って
いるべき電源電圧(+Vc)が増幅信号(ZS)を下回
ってしまい、増幅信号(ZS)が歪んでしまうという欠
点が有るので、本実施形態に係る増幅回路でこの欠点の
改善を図ったわけである。
(2) Second Embodiment Before describing the amplifier circuit according to the second embodiment of the present invention below, it will be briefly explained why the following configuration is adopted in the present embodiment. explain. In the amplifier circuit according to the circuit configuration of the first embodiment, when the amplified signal (ZS) having a sharp rise is generated as shown in FIG. 4, the auxiliary power supply unit cannot follow the abrupt change, and As shown in, the power supply voltage (+ Vc), which should originally be higher than the amplified signal (ZS), is lower than the amplified signal (ZS), and the amplified signal (ZS) is distorted. This problem is solved by the amplifier circuit according to the embodiment.

【0026】以下で、本発明の第2の実施形態について
図面を参照しながら説明する。なお、第1の実施形態と
共通する事項については、重複を避けるため説明を省略
する。この回路が第1の実施形態と異なる点は、単に増
幅信号(ZS)に一定電圧を上乗して、これに電源電圧
が追従するように動作するのではなく、勾配検出部(7
1)によって増幅信号(ZS)の勾配を検出し、その検
出結果と一定電圧との和を増幅信号(ZS)に上乗する
という点である。
A second embodiment of the present invention will be described below with reference to the drawings. Note that description of items common to the first embodiment will be omitted to avoid duplication. The difference of this circuit from the first embodiment is not that the amplified signal (ZS) is simply superposed with a constant voltage and the power supply voltage follows it, but the slope detection section (7
1) The gradient of the amplified signal (ZS) is detected, and the sum of the detection result and the constant voltage is added to the amplified signal (ZS).

【0027】本実施形態に係る増幅回路は、チューナ内
蔵のオーディオアンプなどに用いられ、図3に示すよう
に、勾配検出部(71)、オフセット電圧生成部(7
2)、チョッパ電源(74),第1,第2のコンパレー
タ(73A,73B)及びスイッチング回路(SC)を
有する補助電源部(77)と、プリアンプ(75A),
パワーアンプ(75B)からなる増幅部(75)を有す
る回路である。
The amplifier circuit according to the present embodiment is used for an audio amplifier having a built-in tuner, and as shown in FIG. 3, a gradient detector (71) and an offset voltage generator (7).
2), a chopper power source (74), an auxiliary power source section (77) having a first and second comparator (73A, 73B) and a switching circuit (SC), a preamplifier (75A),
It is a circuit having an amplification section (75) including a power amplifier (75B).

【0028】勾配検出部(71)は微分回路を有し、増
幅信号(ZS)の微分を求める回路である。オフセット
電圧生成部(72)は、増幅信号(ZS)に一定電圧を
上乗するオフセット部(72A)と加算回路(72B)
とを有し、増幅信号(ZS)の微分と、一定電圧と、増
幅信号の加算結果であるオフセット電圧(Va)を生成
する回路である。
The gradient detecting section (71) is a circuit that has a differentiating circuit and finds the differential of the amplified signal (ZS). The offset voltage generation unit (72) includes an offset unit (72A) for adding a constant voltage to the amplified signal (ZS) and an addition circuit (72B).
And a constant voltage and an offset voltage (Va) which is a result of addition of the amplified signal.

【0029】第1のコンパレータ(73A)、第2のコ
ンパレータ(73B)は信号生成部の一例を構成するも
のであって、スイッチング素子(SW)のゲート電極に
電圧を印加してこのON/OFF状態を制御する回路で
ある。第2のコンパレータ(73B)は動作の安定化の
ために設けたものである。チョッパ電源(74)はスイ
ッチング素子(SW)を有する。このスイッチング素子
(SW)は、ソースが一定の電源電圧(+Vcc)に接
続され、ドレインがダイオード(D150)及びコンデ
ンサ(C151)に接続され、ゲートが第2のコンパレ
ータ(73B)に接続されるMOSFETであって、O
N/OFFして一定の電源電圧(+Vcc)を降圧して
電源電圧(+Vc)を生成する。
The first comparator (73A) and the second comparator (73B) constitute an example of a signal generator, and a voltage is applied to the gate electrode of the switching element (SW) to turn it on / off. It is a circuit that controls the state. The second comparator (73B) is provided for stabilizing the operation. The chopper power source (74) has a switching element (SW). The switching element (SW) has a source connected to a constant power supply voltage (+ Vcc), a drain connected to a diode (D150) and a capacitor (C151), and a gate connected to a second comparator (73B). And O
N / OFF is performed to step down a constant power supply voltage (+ Vcc) to generate a power supply voltage (+ Vc).

【0030】また、スイッチング回路(SC2)は、ス
イッチング素子(SW)と一定電圧(Vz)との間に接
続され、ラジオ動作信号(AM)が入力されたときにO
Nして、スイッチング素子(SW)のゲート電位を強制
的に引き上げ、これをONせしめる回路である。本実施
形態に係る増幅回路の動作について以下で説明する。
Further, the switching circuit (SC2) is connected between the switching element (SW) and a constant voltage (Vz), and is turned on when the radio operation signal (AM) is input.
It is a circuit for turning on the gate potential of the switching element (SW) by forcibly raising the gate potential. The operation of the amplifier circuit according to this embodiment will be described below.

【0031】まずパワーアンプ(75B)から出力され
る増幅信号(ZS)が、微分回路である勾配検出部(7
1)によって微分される。一方オフセット電圧生成部
(72)によって増幅信号(ZS)には一定電圧が上乗
せされ、加算回路によって増幅信号(ZS)の微分と一
定電圧が上乗せされた増幅信号(ZS)との加算結果で
ある電圧(以下でこれをオフセット電圧(Va)と称す
る)が生成される。
First, the amplified signal (ZS) output from the power amplifier (75B) is a gradient detecting section (7) which is a differentiating circuit.
Differentiated by 1). On the other hand, a constant voltage is added to the amplified signal (ZS) by the offset voltage generator (72), and the addition result of the differential of the amplified signal (ZS) and the amplified signal (ZS) added with the constant voltage is added by the addition circuit. A voltage (hereinafter referred to as offset voltage (Va)) is generated.

【0032】次いで、第1のコンパレータ(73A)に
よってチョッパ電源(74)の出力である電源電圧(+
Vc)とオフセット電圧(Va)とが比較処理され、第
2のコンパレータ(73B)の反転入力側に出力され、
第2のコンパレータ(73B)の非反転入力の基準電圧
と比較された出力結果がスイッチング素子(SW)に出
力され、200〜500kHzのスイッチング周波数でス
イッチング素子(SW)がON/OFF動作をする。
Then, the first comparator (73A) outputs the power supply voltage (+) which is the output of the chopper power supply (74).
Vc) and the offset voltage (Va) are compared and output to the inverting input side of the second comparator (73B),
The output result compared with the reference voltage of the non-inverting input of the second comparator (73B) is output to the switching element (SW), and the switching element (SW) is turned on / off at the switching frequency of 200 to 500 kHz.

【0033】すなわち、オフセット電圧(Va)を電源
電圧(+Vc)が下回ると第1のコンパレータ(73
A)の出力が“L”になり、第2のコンパレータ(73
B)の非反転入力(−)にこの“L”が入力される。す
ると第2のコンパレータ(73B)の出力は“H”にな
り、チョッパ電源(74)のスイッチング素子(SW)
がONして電源電圧(+Vc)が上昇する。
That is, when the power supply voltage (+ Vc) falls below the offset voltage (Va), the first comparator (73)
The output of A) becomes "L", and the second comparator (73
This "L" is input to the non-inverting input (-) of B). Then, the output of the second comparator (73B) becomes "H", and the switching element (SW) of the chopper power supply (74).
Turns on and the power supply voltage (+ Vc) rises.

【0034】逆にオフセット電圧(Va)を電源電圧
(+Vc)が上回ると第1のコンパレータ(73A)の
出力が“H”になり、第2のコンパレータ(73B)の
非反転入力(−)にこの“H”が入力される。すると第
2のコンパレータ(73B)の出力は“L”になり、チ
ョッパ電源(74)のスイッチング素子(SW)がOF
Fして電源電圧(+Vc)が下降する。
On the contrary, when the power supply voltage (+ Vc) exceeds the offset voltage (Va), the output of the first comparator (73A) becomes "H" and the non-inverting input (-) of the second comparator (73B). This "H" is input. Then, the output of the second comparator (73B) becomes "L", and the switching element (SW) of the chopper power supply (74) becomes OF.
Then, the power source voltage (+ Vc) drops.

【0035】以上の動作の結果、電源電圧(+Vc)は
オフセット電圧(Va)に追従するように動作すること
になる。このようにして、上記の増幅回路は常に増幅信
号(ZS)に一定電圧が上乗せされた電圧と増幅信号
(ZS)の微分の和であるオフセット電圧(Va)に、
パワーアンプ(75B)の最終段のトランジスタ(TR
11)のコレクタに印加される電源電圧(+Vc)が追
従するように動作している。
As a result of the above operation, the power supply voltage (+ Vc) operates so as to follow the offset voltage (Va). In this way, the above-mentioned amplifier circuit always produces an offset voltage (Va) that is the sum of the differential of the amplified signal (ZS) and the voltage obtained by adding a constant voltage to the amplified signal (ZS),
The final stage transistor (TR of the power amplifier (75B)
The power supply voltage (+ Vc) applied to the collector of 11) operates so as to follow.

【0036】ここで第1の実施形態の増幅回路で歪みが
生じていた、図4に示すような立ち上がりが急峻な増幅
信号(ZS)について考えると、その増幅信号(ZS)
に一定値を上乗せし(図5)、同時に図6に示すような
増幅信号(ZS)の微分をとり、一定値が上乗せされた
増幅信号と増幅信号(ZS)の微分との和をとって、図
7に示すようなオフセット電圧(Va)を生成し、電源
電圧(+Vc)がこのオフセット電圧(Va)に追従す
るように変化して生成されていることになる。
Here, considering an amplified signal (ZS) having a steep rise as shown in FIG. 4 in which distortion has occurred in the amplifier circuit of the first embodiment, the amplified signal (ZS).
Is added with a constant value (FIG. 5), at the same time, the differential of the amplified signal (ZS) as shown in FIG. 6 is taken, and the sum of the amplified signal with the fixed value added and the differential of the amplified signal (ZS) is taken. The offset voltage (Va) as shown in FIG. 7 is generated, and the power supply voltage (+ Vc) is changed and generated so as to follow the offset voltage (Va).

【0037】よって、増幅信号(ZS)の変化が急峻な
場合にはその微分が増大し、増大した増幅信号(ZS)
の微分が上乗せされたオフセット電圧(Va)に追従す
るように電源電圧(+Vc)が供給されるので、急峻な
信号の変化があったときにも常に図7に示すように電源
電圧が増幅信号を下回ることはないので、増幅信号(Z
S)の変化に電源電圧(+Vc)が余裕をもって追従で
き、第1の実施形態の増幅回路で生じていたアンプの出
力の歪みを抑止することが可能となる。
Therefore, when the change of the amplified signal (ZS) is steep, the differential increases, and the increased amplified signal (ZS)
Since the power supply voltage (+ Vc) is supplied so as to follow the offset voltage (Va) added with the differential of, the power supply voltage is always an amplified signal as shown in FIG. 7 even when there is a sharp signal change. Since it does not fall below, the amplified signal (Z
The power supply voltage (+ Vc) can follow the change in (S) with a margin, and it is possible to suppress the distortion of the output of the amplifier, which has occurred in the amplifier circuit of the first embodiment.

【0038】以下で、本発明の特徴となるAMラジオが
動作している場合の動作について説明する。この場合、
AMラジオをオンした場合、同時にマイコンよりVHの
信号がスイッチング回路(SC2)に入力する。する
と、スイッチング素子(SW)のゲートに一定電圧(V
z)が印加され、スイッチング素子(SW)は他の回路
の動作に関らずON/OFF動作をやめ、マイコンより
VHの信号が入力されている期間中、ONしつづける。
従って、この間パワーアンプ(75B)の最終段の出力
のトランジスタ(TR11)のコレクタには一定の電源
電圧(±Vcc)が印加され、通常のAB級アンプと同
様の動作をする。
The operation when the AM radio which is a feature of the present invention is operating will be described below. in this case,
When the AM radio is turned on, a VH signal is simultaneously input to the switching circuit (SC2) from the microcomputer. Then, a constant voltage (V
z) is applied, the switching element (SW) stops the ON / OFF operation regardless of the operation of other circuits, and keeps ON while the VH signal is input from the microcomputer.
Therefore, during this period, a constant power supply voltage (± Vcc) is applied to the collector of the transistor (TR11) at the final stage of the power amplifier (75B), and the same operation as a normal class AB amplifier is performed.

【0039】このように、本実施形態に係る増幅回路に
よれば、AMラジオが近くで動作しているときにはスイ
ッチング素子(SW)のスイッチング動作を停止してい
るので、従来スイッチング動作により生じていたスイッ
チングノイズが、AMラジオの周波数帯である200k
Hz〜2MHzの範囲に入り、近くにAMラジオがあった場
合など、このAMラジオからノイズが出力されてしまう
という問題を極力抑止することが可能になる。
As described above, according to the amplifier circuit of this embodiment, the switching operation of the switching element (SW) is stopped when the AM radio is operating in the vicinity, so that the conventional switching operation occurs. Switching noise is 200k, which is the frequency band of AM radio
It becomes possible to suppress the problem that noise is output from this AM radio when it is in the range of Hz to 2 MHz and there is an AM radio nearby.

【0040】特にAMやFMのラジオチューナーとオー
ディオアンプが一緒に搭載されたものには、多大な効果
を奏する。なお、本実施形態では図3に示すような回路
構成の増幅回路について説明したが本発明はこれに限ら
ず、増幅信号(ZS)の微分と増幅信号(ZS)との加
算結果にさらに一定電圧を上乗して生成された電圧に追
従して変化する電源電圧で動作する回路であれば、凡そ
どのような回路構成をとっても同様の効果を奏する。
Particularly, a radio tuner of AM or FM and an audio amplifier mounted together have a great effect. Although the amplifier circuit having the circuit configuration as shown in FIG. 3 has been described in the present embodiment, the present invention is not limited to this, and the addition result of the differential of the amplified signal (ZS) and the amplified signal (ZS) is further fixed. As long as the circuit operates with a power supply voltage that changes following the voltage generated by multiplying by, the same effect can be obtained with almost any circuit configuration.

【0041】以下で、上記回路の適用例について図8を
参照しながら説明する。図8は、上記の回路を実際のハ
イブリッドICに適用した場合の例を示す回路である。
図8に示すように、この回路はLチャンネル用アンプ
(81),Rチャンネル用アンプ(82),制御用IC
(83),正側のコンパレータ(84),負側のコンパ
レータ(85),ノイズカット回路(86),正側のプ
リドライバ(87),負側のプリドライバ(88),正
側のスイッチング素子(M1),負側のスイッチング素
子(M2)を有し、L,R両チャンネルのオーディオア
ンプと、これに電源電圧を供給する電源回路とを備えて
いる。
An application example of the above circuit will be described below with reference to FIG. FIG. 8 is a circuit showing an example in which the above circuit is applied to an actual hybrid IC.
As shown in FIG. 8, this circuit includes an L channel amplifier (81), an R channel amplifier (82), and a control IC.
(83), positive side comparator (84), negative side comparator (85), noise cut circuit (86), positive side pre-driver (87), negative side pre-driver (88), positive side switching element (M1), a switching element (M2) on the negative side, and is provided with an audio amplifier for both L and R channels, and a power supply circuit for supplying a power supply voltage thereto.

【0042】この回路は、図8に示す回路の適用例の一
つなので、図8の回路と共通する点については説明を省
略する。Lチャンネル用アンプ(81),Rチャンネル
用アンプ(82)は図3の回路のプリアンプ(75
A),パワーアンプ(75B)に相当するアンプであっ
て、図3の最終段の出力トランジスタ(Q3,Q4,Q
7,Q8)は図3のトランジスタ(TR11,TR1
2)に相当する。
Since this circuit is one of the application examples of the circuit shown in FIG. 8, description of the points common to the circuit of FIG. 8 will be omitted. The L channel amplifier (81) and the R channel amplifier (82) are preamplifiers (75
A), an amplifier corresponding to the power amplifier (75B), which includes the output transistors (Q3, Q4, Q) at the final stage of FIG.
7, Q8) are the transistors (TR11, TR1) of FIG.
It corresponds to 2).

【0043】制御用IC(83)は、図3の勾配検出部
(71),加算部(72),第1のコンパレータ(73
A)を搭載したICである。正側,負側のコンパレータ
(84,85)は図3の第2のコンパレータ(73B)
に相当する回路である。ノイズカット回路(86)はト
ランジスタ(Q61,Q62)を備えた回路であって、
図8の1番の外部端子からラジオ動作信号(AM)が入
力されたときにこれらのトランジスタ(Q61,Q6
2)が同時にONして、正側,負側のプリドライバ(8
7,88)を介して正側のスイッチング素子(M1),
負側のスイッチング素子(M2)を同時にONさせる回
路である。図3の回路ではスイッチング回路(SC2)
に該当する。
The control IC (83) includes a gradient detecting section (71), an adding section (72) and a first comparator (73) shown in FIG.
It is an IC equipped with A). The positive side and negative side comparators (84, 85) are the second comparators (73B) in FIG.
Is a circuit corresponding to. The noise cut circuit (86) is a circuit including transistors (Q61, Q62),
When a radio operation signal (AM) is input from the external terminal No. 1 in FIG. 8, these transistors (Q61, Q6
2) are turned on at the same time, and the positive side and negative side pre-drivers (8
7,88) via the positive side switching element (M1),
It is a circuit that simultaneously turns on the negative side switching element (M2). In the circuit of FIG. 3, a switching circuit (SC2)
Corresponds to.

【0044】この回路によれば、Lチャンネル,Rチャ
ンネルの入力信号(AS1,AS2)がそれぞれ18
番,22番の外部端子に入力され、L,Rチャンネル用
アンプ(81,82)でそれぞれ増幅されて13番と1
4番の端子からそれぞれL,Rチャンネルの増幅信号
(ZL,ZR)が不図示のスピーカに出力される。この
増幅信号(ZL,ZR)はそれぞれ制御用IC(83)
に帰還され、同時に電源電圧(±Vc)が帰還される。
この電源電圧(±Vc)は、2番,9番の外部端子から
印加される一定電圧(+Vcc,−Vcc)が正側,負
側のスイッチング素子(M1,M2)によって降圧され
て生成される。
According to this circuit, the input signals (AS1, AS2) of the L channel and the R channel are respectively 18
Nos. 1 and 22 are input to the external terminals and amplified by the L and R channel amplifiers (81, 82), respectively, and the 13th and 1st
The amplified signals (ZL, ZR) of the L and R channels are output to the speaker (not shown) from the fourth terminal. The amplified signals (ZL, ZR) are respectively supplied to the control IC (83).
And the power supply voltage (± Vc) is fed back at the same time.
The power supply voltage (± Vc) is generated by lowering the constant voltage (+ Vcc, −Vcc) applied from the second and ninth external terminals by the positive and negative switching elements (M1, M2). .

【0045】この回路において、AMラジオが動作して
いるときには、ラジオ動作信号(AM)が1番の外部端
子から入力されて、ノイズカット回路(86)のトラン
ジスタ(Q61,Q62)が同時にONし、正側,負側
のプリドライバ(87,88)を介して正側のスイッチ
ング素子(M1),負側のスイッチング素子(M2)を
同時にONさせる。するとそれまでスイッチング動作し
ていたこれらのスイッチング素子(M1,M2)はON
しつづけるので、通常のAB級アンプと同様の動作を
し、仮に近くでAMラジオが動作していても、スイッチ
ングノイズがAMラジオに悪影響を与えない。
In this circuit, when the AM radio is operating, the radio operating signal (AM) is input from the first external terminal, and the transistors (Q61, Q62) of the noise cut circuit (86) are turned on at the same time. , The positive side switching element (M1) and the negative side switching element (M2) are simultaneously turned on via the positive side and negative side pre-drivers (87, 88). Then, these switching elements (M1, M2) that had been switching until then are turned on.
Since it continues, the same operation as a normal class AB amplifier is performed, and even if the AM radio is operating nearby, the switching noise does not adversely affect the AM radio.

【0046】(3)第3の実施形態 以下で本発明の第3の実施形態について図面を参照しな
がら説明する。本発明の発明者などにより、第1,第2
の実施形態と異なる方式で消費電力を低減するアンプが
提案されている(特願平5−167864)。このアン
プは、BTL(Balanced Transformerless)回路を用い
た回路である。通常このBTLには4個のトランジスタ
が必要で、これを駆動するスイッチングレギュレータも
また4個必要であったが、本発明の発明者などによりス
イッチングレギュレータを1個に低減する事が実現され
た。以下でこの方式を用いてノイズ低減を図る方法につ
いて説明する。
(3) Third Embodiment A third embodiment of the present invention will be described below with reference to the drawings. The first and second
An amplifier that reduces power consumption by a method different from that of the above embodiment has been proposed (Japanese Patent Application No. 5-167864). This amplifier is a circuit using a BTL (Balanced Transformerless) circuit. Normally, this BTL requires four transistors and four switching regulators for driving the same, but the inventors of the present invention realized that the number of switching regulators could be reduced to one. A method for reducing noise using this method will be described below.

【0047】図9は、本発明の一実施形態を示す回路図
で、(17)は、正負の2つの入力端子(18)及び
(19)と、出力信号の直流レベルを設定する共通端子
(70)と、正負2つの出力端子(21)及び(22)とを
備え、一方の入力端子からの入力信号を抵抗R1及びR
2の比で定まる利得により、増幅する第1の差動増幅器
である。
FIG. 9 is a circuit diagram showing an embodiment of the present invention. (17) shows two input terminals (18) and (19) of positive and negative, and a common terminal () for setting the DC level of the output signal. 70) and two positive and negative output terminals (21) and (22). Input signals from one input terminal are connected to resistors R1 and R2.
This is a first differential amplifier that amplifies with a gain determined by the ratio of 2.

【0048】(23)及び(24)は、前記第1の差動増幅
器(17)の互いに逆相の2つの出力信号が印加されるバ
イアス回路であり、(25)は第1SEPP OCL(sil
ngle-ended push-pull output capacitor less)(26)
と第2SEPP OCL(27)とにより構成され負荷
(28)を駆動するBTL増幅器である。また、(29)
は、前記負荷(28)の両端に発生する2つの出力信号の
レベルが所定値以下では加算動作を行ない、所定値以上
では入出力端子間がクランプ動作を行なう非線型加算回
路であり、(30)は、前記負荷(28)の両端に発生する
2つの出力信号の加算を行なう加算回路である。(31)
は、前記非線型加算回路(29)の出力信号と基準電源
(32)の基準電圧との差に応じた比較出力信号を前記第
1の差動増幅器(17)の前記共通端子(20)に印加する
第2の差動増幅器であり、(33)は、前記加算回路(3
0)の出力信号レベルに応じてしベルが変化する電源電
圧を前記BTL増幅器(25)に印加するスイッチング電
源である。
Numerals (23) and (24) are bias circuits to which two output signals of the first differential amplifier (17) having mutually opposite phases are applied, and numeral (25) is the first SEPP OCL (sil).
ngle-ended push-pull output capacitor less) (26)
And the second SEPP OCL (27)
It is a BTL amplifier that drives (28). Also, (29)
Is a non-linear adder circuit that performs an adding operation when the levels of two output signals generated at both ends of the load (28) are below a predetermined value and performs a clamping operation between the input and output terminals when the level is above the predetermined value. ) Is an adder circuit for adding two output signals generated at both ends of the load (28). (31)
Is the output signal of the non-linear adder circuit (29) and the reference power source.
The second differential amplifier applies a comparison output signal according to the difference from the reference voltage of (32) to the common terminal (20) of the first differential amplifier (17), and (33) is The adder circuit (3
0) is a switching power supply for applying a power supply voltage whose bell changes according to the output signal level of 0) to the BTL amplifier (25).

【0049】このような構成の回路に、図9に示すよう
にスイッチングトランジスタ(SC3)が加えられてい
る。このスイッチングトランジスタ(SC3)は、本発
明の特徴となる点であり、トランジスタスイッチ(5
0)のベースに接続されAMラジオがこの近傍で動作し
ている時には、ラジオ動作信号(AM)の入力によりO
Nして、ラジオ動作信号(AM)が入力されている期間
中ずっとトランジスタスイッチ(50)をONせしめる
スイッチングトランジスタである。
A switching transistor (SC3) is added to the circuit having such a structure as shown in FIG. This switching transistor (SC3) is a feature of the present invention, and the transistor switch (5
0) When connected to the base of AM radio and the AM radio is operating in this vicinity, the radio operation signal (AM) inputs
N is a switching transistor that keeps the transistor switch (50) ON during the period when the radio operation signal (AM) is input.

【0050】以下で上記回路の動作について、(A)A
Mラジオが当該増幅回路のそばで動作していない場合、
(B)AMラジオが当該増幅回路のそばで動作している
場合、の2つの場合に分けて説明する。 (A)AMラジオが当該増幅回路のそばで動作していな
い場合 この場合にはAMラジオが動作していないので、ラジオ
動作信号(AM)はスイッチングトランジスタ(AM)
に入力されず、したがってこれもONしない。そこでス
イッチングトランジスタ(AM)がないものと扱ってよ
い。
The operation of the above circuit will be described below (A) A
If the M radio is not operating near the amplifier circuit,
(B) The case where the AM radio operates near the amplifier circuit will be described separately in two cases. (A) When the AM radio is not operating near the amplifying circuit Since the AM radio is not operating in this case, the radio operating signal (AM) is the switching transistor (AM).
Is not input to, and therefore this also does not turn on. Therefore, it may be treated as having no switching transistor (AM).

【0051】図9の信号源(34)からの入力信号は、第
1の差動増幅器(17)の反転入力端子(19)に印加され
増幅された互いに逆相の2つの出力信号が出力端子(2
1)及び(22)に発生する。そして、前記2つの出力信
号は、各々バイアス回路(23)及び(24)を介して第1
及び第2SEPP OCL(26)及び(27)に印加され
る。
The input signal from the signal source (34) in FIG. 9 is applied to the inverting input terminal (19) of the first differential amplifier (17), and two amplified output signals having opposite phases are output terminals. (2
It occurs in 1) and (22). Then, the two output signals are respectively supplied to the first via the bias circuits (23) and (24).
And a second SEPP OCL (26) and (27).

【0052】前記第1及び第2SEPP OCL(26)
及び(27)を構成するトランジスタの動作は、第1及び
第2トランジスタ(35)及び(36)が共にオンしている
時は、第3及び第4トランジスタ(37)及び(38)が共
にオンする。逆に、第3及び第4トランジスタ(37)及
び(38)が共にオンすると第1及び第2トランジスタ
(26)及び(27)は共にオフする。
The first and second SEPP OCLs (26)
The operation of the transistors forming (27) and (27) is such that when both the first and second transistors (35) and (36) are on, both the third and fourth transistors (37) and (38) are on. To do. Conversely, when the third and fourth transistors (37) and (38) are both turned on, the first and second transistors are turned on.
Both (26) and (27) are turned off.

【0053】図15は、図1の第1の差動増幅器(17)
とバイアス回路(23)及び(24)とBTL増幅器(25)
との具体回路図を示すものである。図15において、図
9と同一の回路素子については、同一の符号を付す。次
に端子(39)及び(40)の直流電圧の定まり方について
説明する。端子 (39)及び(40)の直流電圧は、非線
型加算回路(29)、第2の差動増幅器(31)による帰還
ループにより定まる。
FIG. 15 shows the first differential amplifier (17) of FIG.
And bias circuits (23) and (24) and BTL amplifier (25)
FIG. 15, the same circuit elements as those in FIG. 9 are designated by the same reference numerals. Next, how to determine the DC voltage of the terminals (39) and (40) will be described. The DC voltage at the terminals (39) and (40) is determined by the feedback loop of the non-linear adder circuit (29) and the second differential amplifier (31).

【0054】ここで非線型加算回路(29)の具体回路を
図16に示す。図16の第2の差動増幅器(31)の出力
信号は、図15の可変電流源(41)の電流値を制御す
る。前記可変電流源(41)の電流値を変化させると、ト
ランジスタ(42)及び(43)のエミッタ・コレクタ路を
流れる直流電流が変化し、バイアス回路(23)及び(2
4)に内蔵されるトランジスタ(44)及び(45)のべー
ス電圧が変化する。その結果、第1乃至第4トランジス
タ(35)乃至(38)のべース電圧が変化し、端子(39)
及び(40)の直流電圧が等しく変化する。
FIG. 16 shows a specific circuit of the nonlinear adder circuit (29). The output signal of the second differential amplifier (31) in FIG. 16 controls the current value of the variable current source (41) in FIG. When the current value of the variable current source (41) is changed, the direct current flowing through the emitter-collector paths of the transistors (42) and (43) is changed, and the bias circuits (23) and (2
The base voltages of the transistors (44) and (45) incorporated in 4) change. As a result, the base voltages of the first to fourth transistors (35) to (38) change, and the terminals (39)
And the DC voltage of (40) changes equally.

【0055】図16の第2の差動増幅器(31)は、2つ
の入力信号のレベルが等しくなるように帰還動作を行な
うので、電圧Vcは電圧VBCと等しくなり、同時に電圧V
olとVo2も電圧VBCと等しくなる。図16の抵抗(46)
及び(47)の働きにより、前述の帰還動作が達成され
る。図16のダイオード(48)及び(49)は、端子(3
9)及び(40)の電圧Vol及びVo2が電圧VBCよりダイオ
ードの順方向電圧VF以下に低下するのを防止する役目で
ある。図16の回路の入出力特性を図10に示す。図1
0から明らかなように、図16の回路は、電圧Vol及び
Vo2とが近い値(2VF以下)の時は、加算器として動作
するが、それ以上となるとクランプ回路として働く。
Since the second differential amplifier (31) of FIG. 16 performs the feedback operation so that the levels of the two input signals become equal to each other, the voltage Vc becomes equal to the voltage VBC, and at the same time the voltage Vc becomes equal.
ol and Vo2 are also equal to the voltage VBC. 16 resistance (46)
By the actions of (47) and (47), the above-described feedback operation is achieved. The diodes (48) and (49) in FIG.
It serves to prevent the voltages Vol and Vo2 in 9) and (40) from dropping below the voltage VBC below the forward voltage VF of the diode. The input / output characteristics of the circuit of FIG. 16 are shown in FIG. Figure 1
As is clear from 0, the circuit of FIG. 16 operates as an adder when the voltages Vol and Vo2 are close to each other (2 VF or less), but when the voltage is more than that, it functions as a clamp circuit.

【0056】従って、図9の端子(39)及び(40)の直
流電圧は、基準電源(32)に応じて任意に定めることが
できる。本発明は、負荷(28)を半波信号で駆動するこ
とを特徴とする。その為、前記基準電源(32)の値は、
図11の(a)及び(b)に示す如くアースレベルに近い低い
値に設定される。この状態で、前述の如く第1及び第2
トランジスタ(35)及び(36)が共にオンしたとする。
すると、端子(39)から端子(40)に電流が流れ、端子
(39)の電圧は、直流電圧VBCから上昇し、端子(4
0)の電圧は、直流電圧VBCから低下する。しかしなが
ら、端子(40)の電圧は、非線型加算回路(29)のクラ
ンプ動作に応じて電圧(VBCc-VF)以下には低下しな
い。
Therefore, the DC voltage at the terminals (39) and (40) in FIG. 9 can be arbitrarily determined according to the reference power source (32). The invention is characterized in that the load (28) is driven by a half-wave signal. Therefore, the value of the reference power source (32) is
As shown in (a) and (b) of FIG. 11, it is set to a low value close to the earth level. In this state, as described above, the first and second
It is assumed that the transistors (35) and (36) are both turned on.
Then, the current flows from the terminal (39) to the terminal (40),
The voltage of (39) rises from the DC voltage VBC,
The voltage of 0) drops from the DC voltage VBC. However, the voltage of the terminal (40) does not drop below the voltage (VBCc-VF) according to the clamping operation of the nonlinear adder circuit (29).

【0057】又、端子(39)の電圧は、信号レベルに応
じて上昇する。その様子を図11(a)及び (b)の期間t
1に示す。図11(a)は、端子(39)の電圧レベルを示
し、期間t1では信号の半サイクル分が発生する。又、
図11(b)は、端子(40)の電圧レベルを示し、期間t
1では、本来負の半サイクルが生ずる期間、クランプさ
れて電圧VBCから電圧VF分、低下したしベルとなる。
The voltage of the terminal (39) rises according to the signal level. The situation is shown in the period t of FIGS. 11 (a) and 11 (b).
Shown in 1. FIG. 11A shows the voltage level of the terminal 39, and a half cycle of the signal is generated in the period t1. or,
FIG. 11B shows the voltage level of the terminal (40) during the period t.
In the case of 1, the voltage is clamped and dropped from the voltage VBC by the voltage VF during the period in which the negative half cycle originally occurs, and becomes a bell.

【0058】図11(a)及び(b)の期間t1から明らかな
ように、負荷は、B級動作を行なう第1及び第2トラン
ジスタ(35)及び(36)により駆動される。次に、図1
1の期間t2になったとすると、今度は第3及び第4ト
ランジスタ(37)及び(38)が共にオンし、端子(40)
から端子(39)へ電流が流れる。この場合の動作も、前
述と同様であり、図11(a)にはクランプされた電圧が
図11(b)には信号が発生する。
As is apparent from the period t1 in FIGS. 11A and 11B, the load is driven by the first and second transistors (35) and (36) performing class B operation. Next, FIG.
If the period t2 of 1 is reached, then the third and fourth transistors (37) and (38) are both turned on, and the terminal (40) is turned on.
Current flows from the terminal to the terminal (39). The operation in this case is also the same as that described above, and a clamped voltage is generated in FIG. 11A and a signal is generated in FIG. 11B.

【0059】従って、負荷(28)は、正弦波信号ではな
く、両端から半彼信号で駆動されることが明らかであ
る。負荷(28)に発生する出力信号は、端子(39)と端
子(40)との両端間に発生する交流分であるので、電圧
Volから電圧Vo2を引いた図11(c)との交流信号が出
力となる。図16の回路について更に詳しく説明する。
It is therefore clear that the load (28) is driven with a half-he signal from both ends rather than a sinusoidal signal. The output signal generated in the load (28) is an AC component generated between both ends of the terminal (39) and the terminal (40), and therefore the AC signal of FIG. 11C obtained by subtracting the voltage Vo2 from the voltage Vol. Is the output. The circuit of FIG. 16 will be described in more detail.

【0060】今、図14(a)及び(b)に示す如き互いに逆
極性の正弦波が図1の端子(39)及び(40)に発生して
いたとする。図14に実線で示す交流分は、図16の抵
抗(46)及び(47)の働きによりキャンセルされ、図1
4の一点鎖線で示す直流分が加算されて図1 4(c)の如
くなり、図14(c)の電圧が直流電圧VBCと等しくな
る。この時、図9のダイオード(48)及び(49)は動作
しない。
It is assumed that sine waves of opposite polarities as shown in FIGS. 14 (a) and 14 (b) are generated at the terminals (39) and (40) in FIG. The AC component shown by the solid line in FIG. 14 is canceled by the action of the resistors (46) and (47) in FIG.
The DC component shown by the alternate long and short dash line 4 is added to obtain the state shown in FIG. 14C, and the voltage shown in FIG. 14C becomes equal to the DC voltage VBC. At this time, the diodes 48 and 49 of FIG. 9 do not operate.

【0061】次に図16のダイオード(48)及び(49)
が存在しないとし、その状態で図11(a)及び(b)に示す
如き直流レベルが偏位している信号が図9の端子(39)
及び(40)に発生したとする。すると、ダイオード(4
8)及び(49)が存在しないとすると、図11(e)の電
圧Vxの如き電圧が図9の第2の差動増幅器(31)に加
わる。
Next, the diodes (48) and (49) shown in FIG.
Is not present, and in that state, the signal whose DC level is deviated as shown in FIGS. 11 (a) and 11 (b) is the terminal (39) of FIG.
And (40). Then, the diode (4
Assuming that 8) and (49) do not exist, a voltage such as the voltage Vx in FIG. 11 (e) is applied to the second differential amplifier (31) in FIG.

【0062】ところが、第2の差動増幅器(31)は、前
記電圧Vxが前記直流電圧VBCと等しくなるように制御
するので、第1の差動増幅器(17)の出力直流電圧が安
定に定まらなくなってしまう。そこで、本発明では図1
6のダイオード(48)及び(49)を設け、該ダイオード
(48)及び(49)のクリップ作用を用いて直流電圧を定
めている。
However, since the second differential amplifier (31) controls the voltage Vx to be equal to the DC voltage VBC, the output DC voltage of the first differential amplifier (17) can be stably determined. It's gone. Therefore, in the present invention, FIG.
6 diodes (48) and (49) are provided
The DC voltage is determined by using the clipping action of (48) and (49).

【0063】図16の実施例におけるダイオード(48)
及び(49)は、そのカソードとアノードを逆方向にして
も良い。但し、その場合は、図11(a)及び(b)に示す無
信号レベルVBCが電源電圧(+Vcc)レベルに近い場合
となる。尚、図16のダイオード(48)及び(49)の働
きは、図9の第1及び第2の差動増幅器(17)及び(3
1)に対して有効であり、その場合の電源は、スイッチ
ング電源である必要はない。
Diode (48) in the embodiment of FIG.
In (49), the cathode and the anode may be reversed. However, in that case, the no-signal level VBC shown in FIGS. 11A and 11B is close to the power supply voltage (+ Vcc) level. The functions of the diodes (48) and (49) in FIG. 16 are the same as those of the first and second differential amplifiers (17) and (3) in FIG.
It is effective for 1), and the power supply in that case does not need to be a switching power supply.

【0064】図9の回路で電力消費を減らすためには、
入力信号に応じて電圧VCEが大きく変化するトランジス
タのコレクタ・エミツタ路に、入力信号に対して相似の
電源電圧を加えれば良い。そこで、本発明では、負荷
(28)の両端に発生する電圧Vol及びVo2を加算回
路(30)で検出及び加算し、加算した信号(Vo1+Vo
2)でスイッチング電源(33)のトランジスタスイッチ
(50)をオンオフさせる。すると、スイッチング電源
(33)の出力端には、図11(d)の電圧Vxが生ずる。
図11(d)の電圧Vxは、負荷(28)の両端に発生する
電圧に基づいて作成されているので、確実に出力信号レ
ベルに応答した値の電源電圧値を発生させることができ
安定に消費電力の削減につながる。尚、ツェナーダイオ
ード(51)は、レベルシフト用である。図11(d)から
明らかなように信号電圧Vo1と相似の電圧Vxが第1
トランジスタ(35)のコレクタに加わることになり、第
1トランジスタ(35)のコレクタ損失がわすか(Vx-V
o1)であることが明らかである。
To reduce power consumption in the circuit of FIG.
It suffices to apply a similar power supply voltage to the input signal to the collector-emitter path of the transistor in which the voltage VCE greatly changes according to the input signal. Therefore, in the present invention, the load
The voltages Vo1 and Vo2 generated at both ends of (28) are detected and added by the adder circuit (30), and the added signal (Vo1 + Vo) is added.
2) Transistor switch of switching power supply (33)
Turn on (50). Then the switching power supply
The voltage Vx shown in FIG. 11D is generated at the output terminal of (33).
Since the voltage Vx of FIG. 11 (d) is created based on the voltage generated across the load (28), it is possible to reliably generate the power supply voltage value that is responsive to the output signal level and to stabilize the voltage. It leads to reduction of power consumption. The Zener diode (51) is for level shifting. As is apparent from FIG. 11D, the voltage Vx that is similar to the signal voltage Vo1 is the first
The collector loss of the first transistor (35) will be added to the collector of the transistor (35) (Vx-V
It is clear that it is o1).

【0065】図11(e)は、図11(b)の信号に対する電
源電圧の変化を示しており、電源電圧Vxの変化が全て
有効に利用されていることが明らかである。従って、図
9の回路に依れば単一電源で消費電力の少ない電力増幅
装置が得られる。一般にスイッチング電源は、その応答
性が必らずしも高くなく、急激に変化する信号(オンオ
フ信号)に追随できない場合があり、その様な場合には
第1及び第3トランジスタ(35)及び(37)が飽和して
しまう恐れがある。そこで、本発明では、トランジスタ
(52)を設け、第1及び第3トランジスタ(35)及び
(37)のコレクタ電圧が低下するのを防止している。
FIG. 11 (e) shows changes in the power supply voltage with respect to the signal in FIG. 11 (b), and it is clear that all the changes in the power supply voltage Vx are effectively used. Therefore, according to the circuit of FIG. 9, a power amplifier with a single power source and low power consumption can be obtained. In general, the switching power supply does not necessarily have high responsiveness and may not be able to follow a rapidly changing signal (on / off signal). In such a case, the first and third transistors (35) and ( 37) may be saturated. Therefore, in the present invention, the transistor
(52) is provided, and the first and third transistors (35) and
This prevents the collector voltage of (37) from decreasing.

【0066】図12は、加算回路(30)の具体回路例を
示すもので、入力端子(53)及び(54)に印加された信
号の内、正極性の信号が出力端子(55)に加算して得ら
れる。ところで、図9の負荷(28)をドライブする方法
としては、図9の如きBTLドライブ以外に図13の如
き方法でも良い。図13において、入力端子(56)に正
極性の半波信号が印加されたとすると、第1スイッチ
(57)をオフ、第2スイッチ(58)をオンさせる。する
と、第1トランジスタ(59)のエミッタから第2スイッ
チ(58)に電流が流れる。逆に、入力端子(60)に正極
性の半波信号が印加されると、第1スイッチ(57)をオ
ン、第2スイッチ(58)をオフさせ、第2トランジスタ
(61)から負荷(62)に逆方向の電流を流す。この様に
して、負荷(62)を半波の信号でドライブしても良い。
FIG. 12 shows a specific circuit example of the adder circuit (30). Among the signals applied to the input terminals (53) and (54), the positive signal is added to the output terminal (55). Obtained. By the way, as a method of driving the load (28) of FIG. 9, a method of FIG. 13 may be used in addition to the BTL drive of FIG. In FIG. 13, assuming that a positive half-wave signal is applied to the input terminal (56), the first switch
(57) is turned off and the second switch (58) is turned on. Then, a current flows from the emitter of the first transistor 59 to the second switch 58. On the contrary, when a positive half-wave signal is applied to the input terminal (60), the first switch (57) is turned on and the second switch (58) is turned off to turn on the second transistor.
A current in the opposite direction is passed from (61) to the load (62). In this way, the load (62) may be driven with a half-wave signal.

【0067】(B)AMラジオが当該増幅回路のそばで
動作している場合 この場合の動作が、本発明の特徴となる動作である。こ
の場合にはAMラジオが動作しているので、図9におい
て、ラジオ動作信号(AM)はスイッチングトランジス
タ(SC3)に入力され、スイッチングトランジスタ
(SC3)がONする。すると、スイッチングトランジ
スタ(SC)がONしてトランジスタスイッチ(50)
のベース電位を接地電位(GND)まで引き下げるの
で、このトランジスタスイッチ(50)は他の回路部の
動作に関らず、ラジオ動作信号(AM)が入力されてい
る期間だけONし、スイッチング動作をしない。
(B) When the AM radio is operating near the amplifier circuit The operation in this case is a characteristic operation of the present invention. In this case, since the AM radio is operating, the radio operating signal (AM) is input to the switching transistor (SC3) in FIG. 9, and the switching transistor (SC3) is turned on. Then, the switching transistor (SC) turns on and the transistor switch (50)
Since the base potential of is reduced to the ground potential (GND), the transistor switch (50) is turned on only during the period when the radio operation signal (AM) is input regardless of the operation of other circuit parts, and the switching operation is performed. do not do.

【0068】このため、AMラジオが近くで動作してい
る時にはトランジスタスイッチ(50)がスイッチング
動作をしないことで、このスイッチングノイズがAMラ
ジオに飛び込んで、ノイズとなってラジオから出力され
るという事態を極力抑止する事が可能になる。
Therefore, when the AM radio is operating nearby, the transistor switch (50) does not perform the switching operation, so that this switching noise jumps into the AM radio and is output as noise from the radio. Can be suppressed as much as possible.

【0069】[0069]

【発明の効果】以上説明したように、本発明に係る増幅
回路によれば、AMラジオが近くで動作している期間だ
けスイッチング電源のスイッチング動作を停止させてい
るので、このスイッチングノイズがAMラジオに飛び込
むなどの悪影響を防止する事が可能となる。
As described above, according to the amplifier circuit of the present invention, since the switching operation of the switching power supply is stopped only while the AM radio is operating nearby, this switching noise causes the AM radio. It is possible to prevent adverse effects such as jumping in.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施形態に係る増幅回路の回路
図である。
FIG. 1 is a circuit diagram of an amplifier circuit according to a first embodiment of the present invention.

【図2】本発明の第1の実施形態に係る増幅回路の動作
を説明する図である。
FIG. 2 is a diagram illustrating an operation of the amplifier circuit according to the first embodiment of the present invention.

【図3】本発明の第2の実施形態に係る増幅回路の回路
図である。
FIG. 3 is a circuit diagram of an amplifier circuit according to a second embodiment of the present invention.

【図4】本発明の第2の実施形態に係る増幅回路の利点
を説明する図である。
FIG. 4 is a diagram illustrating advantages of the amplifier circuit according to the second embodiment of the present invention.

【図5】本発明の第2の実施形態に係る増幅回路の動作
を説明する第1の図である。
FIG. 5 is a first diagram illustrating the operation of the amplifier circuit according to the second embodiment of the present invention.

【図6】本発明の第2の実施形態に係る増幅回路の動作
を説明する第2の図である。
FIG. 6 is a second diagram illustrating the operation of the amplifier circuit according to the second embodiment of the present invention.

【図7】本発明の第2の実施形態に係る増幅回路の動作
を説明する第3の図である。
FIG. 7 is a third diagram illustrating the operation of the amplifier circuit according to the second embodiment of the present invention.

【図8】本発明の第2の実施形態に係る増幅回路の適用
例を示す回路図である。
FIG. 8 is a circuit diagram showing an application example of an amplifier circuit according to a second embodiment of the present invention.

【図9】本発明の第3の実施形態に係る増幅回路を説明
する回路図である。
FIG. 9 is a circuit diagram illustrating an amplifier circuit according to a third embodiment of the present invention.

【図10】本発明の第3の実施形態に係る非線形加算回
路の入出力特性を示す図である。
FIG. 10 is a diagram showing input / output characteristics of a nonlinear adder circuit according to a third embodiment of the present invention.

【図11】本発明の第3の実施形態に係る増幅回路の負
荷に供給される電圧の波形図である。
FIG. 11 is a waveform diagram of the voltage supplied to the load of the amplifier circuit according to the third embodiment of the present invention.

【図12】本発明の第3の実施形態に係る加算回路の回
路図である。
FIG. 12 is a circuit diagram of an adder circuit according to a third embodiment of the present invention.

【図13】本発明の第3の実施形態に係る増幅回路の別
法を説明する構成図である。
FIG. 13 is a configuration diagram illustrating another method of the amplifier circuit according to the third embodiment of the present invention.

【図14】本発明の第3の実施形態に係る増幅回路の動
作を説明する波形図である。
FIG. 14 is a waveform diagram illustrating the operation of the amplifier circuit according to the third embodiment of the present invention.

【図15】本発明の第3の実施形態に係る差動増幅回
路、バイアス回路及びBTL増幅器の一例を示す回路図
である。
FIG. 15 is a circuit diagram showing an example of a differential amplifier circuit, a bias circuit, and a BTL amplifier according to a third embodiment of the present invention.

【図16】本発明の第3の実施形態に係る非線形加算回
路の一例を示す回路図である。
FIG. 16 is a circuit diagram showing an example of a nonlinear addition circuit according to a third embodiment of the present invention.

【図17】従来例に係る増幅回路の回路図である。FIG. 17 is a circuit diagram of an amplifier circuit according to a conventional example.

【図18】従来例に係る増幅回路の動作を説明する図で
ある。
FIG. 18 is a diagram illustrating an operation of an amplifier circuit according to a conventional example.

【符号の説明】 (11) アンプ(信号増幅部) (12) 補助電源部 (14) オフセット電圧生成回路 (17B) コンパレータ (18) チョッパ電源 (19) 信号生成部 (AM) ラジオ動作信号 (AS) 入力信号 (ZS) 増幅信号 (SW) スイッチング素子 (SC) スイッチング回路 (71) 勾配検出部 (72) オフセット電圧生成部 (73A) 第1のコンパレータ (73B) 第2のコンパレータ (74) チョッパ電源回路 (75) 信号増幅部 (75A) プリアンプ (75B) パワーアンプ (77) 補助電源部 (Va) オフセット電圧 (Vb) 定電圧 (SC2) スイッチング回路 (81) Lチャンネル用アンプ (82) Rチャンネル用アンプ (83) 制御用IC (84) 正側のコンパレータ (85) 負側のコンパレータ (86) ノイズカット回路 (87) 正側のプリドライバ (88) 負側のプリドライバ (M1) 正側のスイッチング素子, (M2) 負側のスイッチング素子 (17) 第1の差動増幅器 (25) BTL増幅器 (28) 非線形加算回路 (30) 加算回路 (31) 第2の差動増幅器 (50) トランジスタスイッチ (SC3) スイッチングトランジスタ[Explanation of symbols] (11) Amplifier (Signal amplifier) (12) Auxiliary power supply (14) Offset voltage generation circuit (17B) Comparator (18) Chopper power supply (19) Signal generator (AM) Radio operation signal (AS) Input signal (ZS) Amplified signal (SW) Switching element (SC) Switching circuit (71) Gradient detector (72) Offset voltage generator (73A) First comparator (73B) Second comparator (74) Chopper power supply circuit (75) Signal amplifier (75A) Preamplifier (75B) Power amplifier (77) Auxiliary power supply (Va) Offset voltage (Vb) constant voltage (SC2) Switching circuit (81) L channel amplifier (82) R channel amplifier (83) Control IC (84) Positive side comparator (85) Negative side comparator (86) Noise cut circuit (87) Positive side pre-driver (88) Negative side pre-driver (M1) Positive side switching element, (M2) Negative side switching element (17) First differential amplifier (25) BTL amplifier (28) Non-linear addition circuit (30) Adder circuit (31) Second differential amplifier (50) Transistor switch (SC3) Switching transistor

フロントページの続き (56)参考文献 特開 平7−221558(JP,A) 特開 平7−221557(JP,A) 特開 平7−15248(JP,A) 特公 昭62−8973(JP,B1) (58)調査した分野(Int.Cl.7,DB名) H03F 1/26 H02M 3/155 Continuation of the front page (56) Reference JP-A-7-221558 (JP, A) JP-A-7-221557 (JP, A) JP-A-7-15248 (JP, A) JP-B-62-8973 (JP , B1) (58) Fields investigated (Int.Cl. 7 , DB name) H03F 1/26 H02M 3/155

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力信号を増幅して増幅信号として出力
する信号増幅部と、前記信号増幅部で増幅された増幅信号と前記信号増幅部
に供給される電源電圧とを比較し スイッチング動作し、
前記増幅信号に追従する電源電圧を生成するスイッチン
グ素子を備えたスイッチング電源を有し、当該信号増幅部の近くでラジオが動作している期間中、
AMラジオが動作させることにより発生する信号を前記
スイッチング素子に加え、該スイッチング素子のスイッ
チング動作を強制的に停止させて 一定電圧を前記信号増
幅部に供給することを特徴とする増幅回路。
1. A signal amplifier for amplifying an input signal and outputting the amplified signal as an amplified signal, an amplified signal amplified by the signal amplifier, and the signal amplifier.
Compared with the power supply voltage supplied to
Having a switching power supply having a switching element that generates a power supply voltage that follows the amplified signal, during a period when the radio is operating near the signal amplification unit,
The signal generated by operating the AM radio is described above.
In addition to the switching element, the switching element
An amplifier circuit characterized in that the teaching operation is forcibly stopped and a constant voltage is supplied to the signal amplifier section.
【請求項2】 前記スイッチング電源は、 前記増幅信号に一定電圧を上乗してオフセット電圧を生
成するオフセット電圧生成部と、 前記オフセット電圧と前記信号増幅部に供給される電源
電圧とを比較し所定のスイッチング周波数を有する駆動
信号を生成する信号生成部と、 前記スイッチング周波数でスイッチング動作するスイッ
チング素子を備え、前記オフセット電圧に追従する電圧
を前記信号増幅部に電源電圧として供給するチョッパ部
とを有することを特徴とする請求項1記載の増幅回路。
2. The switching power supply includes: an offset voltage generation unit that adds a constant voltage to the amplified signal to generate an offset voltage; and a power supply supplied to the offset voltage and the signal amplification unit.
A signal generation unit that compares a voltage and generates a drive signal having a predetermined switching frequency, and a switching element that performs a switching operation at the switching frequency, and supplies a voltage that follows the offset voltage to the signal amplification unit as a power supply voltage. The amplifier circuit according to claim 1, further comprising:
【請求項3】 前記スイッチング電源は、 前記増幅信号の勾配を検出してオフセット電圧生成部に
出力する勾配検出部と、 前記増幅信号と、前記増幅信号の勾配とに基づいてオフ
セット電圧を生成し、チョッパ電源に出力するオフセッ
ト電圧生成部と、前記オフセット電圧及び勾配検出部で検出された増幅信
号の勾配信号が加算された信号と前記信号増幅部に供給
される電源電圧とを比較し 所定のスイッチング周波数を
有する駆動信号を生成する信号生成部と、 前記スイッチング周波数でスイッチング動作するスイッ
チング素子を備え、前記オフセット電圧に追従する電圧
を前記信号増幅部に電源電圧として供給するチョッパ部
とを有することを特徴とする請求項1記載の増幅回路。
3. The switching power supply detects a gradient of the amplified signal and outputs it to an offset voltage generating section, a gradient detection section that generates an offset voltage based on the amplified signal and a gradient of the amplified signal. , An offset voltage generator for outputting to the chopper power supply, and an amplification signal detected by the offset voltage and slope detector.
Signal to which the gradient signal of the No. signal is added and the signal amplification unit is supplied.
And a switching element that performs a switching operation at the switching frequency, and supplies a voltage that follows the offset voltage to the signal amplification section. 2. The amplifier circuit according to claim 1, further comprising a chopper portion that supplies the voltage as a voltage.
【請求項4】 第1及び第2入力端子と、第1及び第2
出力端子と、該第1及び第2出力端子の直流レベルを定
める共通入力端子とを備え一方の入力端子からの入力信
号を増幅する第1の差動増幅器と、 該第1の差動増幅器の2つの出力信号に応じて負荷を増
幅するBTL増幅器と、 前記第1入力端子と前記第1出力端子との間及び前記第
2入力端子と前記第2出力端子との間に互いに等しい大
きさの負帰還を施す負帰還回路と、 前記2つの出力端子に発生する2つの出力信号の加算を
行う加算部と、該加算部の加算出力レベルを基準として
前記2つの出力端子のレベルをクランプする非線形加算
回路と、 前記非線形加算回路の出力信号と基準電源の基準電圧と
の差に応じた比較出力信号を前記第1の差動増幅器の前
記共通端子に印加する第2の差動増幅器と、 前記負荷の両端に発生する2つの出力信号の加算を行う
加算回路と、 前記加算回路の出力信号レベルに応じてレベルが変化す
る電源電圧を前記BTL増幅器に印加するスイッチング
電源とを備え、当該BTL増幅器の近くでAMラジオが動作している期
間中、AMラジオが動作させることにより発生する信号
を前記スイッチング素子に加え、該スイッチング素子の
スイッチング動作を強制的に停止させて 一定電圧を前記
BTL増幅器に供給することを特徴とする増幅回路。
4. The first and second input terminals, and the first and second input terminals.
A first differential amplifier having an output terminal and a common input terminal for defining a direct current level of the first and second output terminals for amplifying an input signal from one of the input terminals; A BTL amplifier that amplifies a load according to two output signals; and a BTL amplifier having the same size between the first input terminal and the first output terminal and between the second input terminal and the second output terminal. A negative feedback circuit that performs negative feedback, an adder that adds two output signals generated at the two output terminals, and a non-linear that clamps the levels of the two output terminals with reference to the added output level of the adder. An adder circuit; a second differential amplifier that applies a comparison output signal corresponding to a difference between an output signal of the nonlinear adder circuit and a reference voltage of a reference power source to the common terminal of the first differential amplifier; Two generated at both ends of load An adder circuit for adding the output signal, the power supply voltage the level of which changes according to the output signal level of the summing circuit and a switching power supply to be applied to the BTL amplifier, AM radio operates near the BTL amplifier Period
Signal generated by operating AM radio all the time
In addition to the switching element,
An amplifying circuit characterized in that a switching operation is forcibly stopped and a constant voltage is supplied to the BTL amplifier.
JP17028596A 1996-06-28 1996-06-28 Amplifier circuit Expired - Fee Related JP3439030B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17028596A JP3439030B2 (en) 1996-06-28 1996-06-28 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17028596A JP3439030B2 (en) 1996-06-28 1996-06-28 Amplifier circuit

Publications (2)

Publication Number Publication Date
JPH1022740A JPH1022740A (en) 1998-01-23
JP3439030B2 true JP3439030B2 (en) 2003-08-25

Family

ID=15902121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17028596A Expired - Fee Related JP3439030B2 (en) 1996-06-28 1996-06-28 Amplifier circuit

Country Status (1)

Country Link
JP (1) JP3439030B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4604396B2 (en) * 2001-05-30 2011-01-05 パナソニック株式会社 Audio output control circuit

Also Published As

Publication number Publication date
JPH1022740A (en) 1998-01-23

Similar Documents

Publication Publication Date Title
EP0618673B1 (en) A differential amplification circuit wherein a DC level at an output terminal is automatically adjusted
US6091292A (en) High efficiency power amplifying apparatus
US5834977A (en) Amplifying circuit with power supply switching circuit
US7142050B2 (en) Recovery from clipping events in a class D amplifier
US20060109049A1 (en) Low noise audio amplifier
US4115739A (en) Power amplifier
US6998911B2 (en) Gate control circuit with soft start/stop function
US5200711A (en) Pulse-width modulated, linear audio-power amplifier
US11831286B2 (en) Audio amplifier with embedded buck controller for class-G application
US7205834B2 (en) Power amplifier
WO2001001554A1 (en) Boost bridge amplifier
KR0166112B1 (en) Power circuit amplifier circuit and hybrid integrated circuit apparatus
JP3439030B2 (en) Amplifier circuit
JPH11346120A (en) High efficiency power amplifier
KR100528107B1 (en) Power amplifying apparatus
JP3124179B2 (en) Pulse width modulation circuit
JP2004128639A (en) Class d amplifier
JP3281798B2 (en) Power amplifier circuit
JPH0661753A (en) High efficiency low fault power amplifier
JPH09294033A (en) Power amplifier
JPH06260858A (en) Power amplifier
JPS61171209A (en) Pwm system power amplifier
JP2000049542A (en) Amplifier circuit
JP2002208822A (en) Electronic circuit and sound output device
JPH0570018U (en) Pulse width modulation power amplifier

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080613

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees