JP3432744B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP3432744B2 JP3432744B2 JP16383198A JP16383198A JP3432744B2 JP 3432744 B2 JP3432744 B2 JP 3432744B2 JP 16383198 A JP16383198 A JP 16383198A JP 16383198 A JP16383198 A JP 16383198A JP 3432744 B2 JP3432744 B2 JP 3432744B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- etching
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特にホール（穴）やトレンチ
（溝）等のエッチング加工パターンを有する酸化絶縁層
構造とその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to an oxide insulating layer structure having an etching pattern such as holes and trenches and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】デバイスに対する小型化、高密度化の要
請から、配線ルールはより一層の微細化が求められてい
る。特に、ロジック回路或いはＤＲＡＭを混載したロジ
ック回路においては、配線ルールの細線化は、コンタク
トホール等の径の微細化を伴い、デザインルールの制約
から両者の合わせ幅の余裕（フリンジ）が殆どとれない
状況となってきている。2. Description of the Related Art Due to the demand for miniaturization and high density of devices, further miniaturization of wiring rules is required. In particular, in a logic circuit or a logic circuit in which a DRAM is mixedly mounted, a finer wiring rule accompanies a finer diameter of a contact hole or the like, and a margin (fringe) of the matching width between the two can hardly be taken due to design rule restrictions. The situation is becoming.
【０００３】例えば、現状のロジック回路では、配線幅
が０．３５μｍであるのに対し、コンタクトホールの径
は０．３０μｍであり、そのフリンジは０．０５μｍし
かない。また、今後、配線ルールが０．２５μｍとなれ
ば、設計上コンタクトホールの径は０．２２μｍとなり
さらにフリンジは狭小とならざるをえない。For example, in the current logic circuit, the wiring width is 0.35 μm, whereas the diameter of the contact hole is 0.30 μm, and the fringe is only 0.05 μm. Further, in the future, if the wiring rule becomes 0.25 μm, the diameter of the contact hole will be 0.22 μm by design, and the fringe must be narrower.
【０００４】[0004]
【発明が解決しようとする課題】コンタクトホールの径
およびフリンジ幅の狭小化は、コンタクトホール形成の
際のパターンの合わせ（アライメント）を困難とするた
め、いわゆる「合わせずれ」が発生し易くなる。この
「合わせずれ」が発生すると、コンタクトホールの埋め
込み（ビアの形成）の際、埋め込み不良によるボイドの
発生が起こり易くなることが指摘されている。The narrowing of the diameter and fringe width of the contact hole makes it difficult to align the patterns when forming the contact hole, so that so-called "misalignment" is likely to occur. It has been pointed out that when this "misalignment" occurs, voids are more likely to occur due to defective filling during filling of contact holes (formation of vias).
【０００５】図８（ａ）〜図８（ｃ）は、従来のビア形
成工程、即ちコンタクトホール埋め込み工程を示すもの
である。従来の工程においては、例えば図８（ａ）に示
すように、まず絶縁膜を表面に有する基板１１０上にコ
ンタクトをとるべき所定の配線１２０が形成される。ま
た、この配線１２０の上下面には通常バリアメタル１３
０も形成され、さらにこの配線１２０およびバリアメタ
ル１３０の上部およびその周囲に、例えばプラズマＣＶ
Ｄあるいは有機ＳＯＧからなるＳｉＯ2を主成分とする
絶縁層が形成される。この絶縁層は上記絶縁層と連続
し、いわゆる層間絶縁層１４０となる。FIGS. 8A to 8C show a conventional via forming process, that is, a contact hole filling process. In the conventional process, for example, as shown in FIG. 8A, first, a predetermined wiring 120 to be contacted is formed on a substrate 110 having an insulating film on its surface. Further, the barrier metal 13 is usually formed on the upper and lower surfaces of the wiring 120.
0 is also formed, and further, for example, a plasma CV is formed on and around the wiring 120 and the barrier metal 130.
An insulating layer containing SiO 2 composed of D or organic SOG as a main component is formed. This insulating layer is continuous with the above-mentioned insulating layer and becomes a so-called interlayer insulating layer 140.
【０００６】さらにこの層間絶縁層１４０上にコンタク
トホール形成のためのエッチングマスク１５０がレジス
トで形成される。同図に示すように、上述する「合わせ
ずれ」は、配線層１２０およびバリアメタル１３０のパ
ターンとエッチングマスク１５０のパターンとの間で発
生する。例えばここには、幅△Ｌの「合わせずれ」が発
生した場合を図示している。Further, an etching mask 150 for forming a contact hole is formed of a resist on the interlayer insulating layer 140. As shown in the figure, the above-mentioned “misalignment” occurs between the pattern of the wiring layer 120 and the barrier metal 130 and the pattern of the etching mask 150. For example, here, a case where a "misalignment" having a width ΔL occurs is illustrated.
【０００７】図８（ｂ）に示すように、エッチングマス
ク１５０を用い、層間絶縁層１４０をドライエッチング
し、コンタクトホール１６０が形成される。このときの
ドライエッチング条件としては、層間絶縁層１４０を選
択的にエッチングし、バリアメタル１３０および配線１
２０自身はほとんどエッチングしない条件が用いられ
る。よって、層間絶縁層１４０のエッチングが進行し、
エッチング部底部にバリアメタル１３０面が露出する
と、ここでエッチングの進行はほぼストップする。通
常、バリアメタル１３０面が完全に露出できるよう、や
やオーバエッチング気味に層間絶縁層１４０のエッチン
グを行う。As shown in FIG. 8B, the interlayer insulating layer 140 is dry-etched using the etching mask 150 to form a contact hole 160. As the dry etching conditions at this time, the interlayer insulating layer 140 is selectively etched, and the barrier metal 130 and the wiring 1
20 itself is used under the condition that it is hardly etched. Therefore, the etching of the interlayer insulating layer 140 proceeds,
When the surface of the barrier metal 130 is exposed at the bottom of the etched portion, the progress of etching is almost stopped here. Usually, the interlayer insulating layer 140 is etched with a slight overetching so that the surface of the barrier metal 130 can be completely exposed.
【０００８】しかし、同図に示すように、エッチングマ
スク１５０のパターンと配線１２０のパターンとの間に
「合わせずれ」が存在すると、配線１２０のパターン端
に隣接し、コンタクトホール開口底面に層間絶縁層１４
０が一部露出する。オーバエッチングを行った分、エッ
チングがそこだけ進行し、「合わせずれ」の幅を持つ細
い穴が形成されてしまう。このように、「合わせずれ」
箇所（破線で囲む領域β）ではいわゆるボーダレスなエ
ッチングが進行してしまう。However, as shown in the figure, if there is a "misalignment" between the pattern of the etching mask 150 and the pattern of the wiring 120, the interlayer insulation is provided adjacent to the pattern end of the wiring 120 and on the bottom surface of the contact hole opening. Layer 14
Part of 0 is exposed. The amount of over-etching progresses only that much, resulting in the formation of thin holes with a "misalignment" width. In this way, "misalignment"
So-called borderless etching progresses at a portion (a region β surrounded by a broken line).
【０００９】さらに、図８（ｃ）に示すように、エッチ
ングマスク１５０を除去し、コンタクトホール１６０を
メタルで埋め込み、ＣＭＰ（化学機械研磨）工程により
表面を平坦化すれば、ビア１７０が形成される。しか
し、「合わせずれ」によるボーダレスなエッチングで形
成された細い溝内のメタルの埋め込みは困難であるた
め、溝はボイドとして残ってしまい易い。このようなボ
イドの存在は、デバイスの信頼性、特に長期的な特性の
安定性を劣化させる要因となる。Further, as shown in FIG. 8C, the via 170 is formed by removing the etching mask 150, filling the contact hole 160 with metal, and planarizing the surface by a CMP (chemical mechanical polishing) process. It However, since it is difficult to embed metal in a thin groove formed by borderless etching due to “misalignment”, the groove is likely to remain as a void. The presence of such voids is a factor that deteriorates the reliability of the device, particularly the stability of long-term characteristics.
【００１０】本発明は,上述する課題に鑑みてなされる
ものであり、第１の目的は、層間絶縁層等に利用される
酸化絶縁層の必要箇所のみを選択的にエッチングするこ
とが可能な層構造を有する半導体装置とその製造方法を
提供することである。The present invention has been made in view of the above-mentioned problems, and a first object thereof is to selectively etch only a necessary portion of an oxide insulating layer used as an interlayer insulating layer or the like. A semiconductor device having a layered structure and a method for manufacturing the same are provided.
【００１１】本発明の第２の目的は、ビア形成工程にお
いて、ボーダレスエッチングの発生を抑制できる半導体
装置の構造とその製造方法を提供することである。A second object of the present invention is to provide a structure of a semiconductor device capable of suppressing the occurrence of borderless etching in a via forming process, and a manufacturing method thereof.
【００１２】[0012]
【００１３】[0013]
【００１４】[0014]
【００１５】[0015]
【００１６】[0016]
【００１７】[0017]
【００１８】[0018]
【００１９】[0019]
【００２０】[0020]
【００２１】[0021]
【００２２】[0022]
【００２３】[0023]
【課題を解決するための手段】本発明の半導体装置の特
徴は、配線層と、配線層の横方向および厚み方向の絶縁
性を確保するために、配線層を覆うように形成された層
間絶縁層と、層間絶縁層に形成され、開口底面に前記配
線層が露出する加工パターンと、加工パターンを埋める
導電性のビアとを有する半導体装置において、上記層間
絶縁層が、ＳｉＯ２を主成分とする下層酸化膜と、下層
酸化膜上に形成されるＳｉＯ２を主成分とする上層酸化
膜とを有し、下層酸化膜は、配線層と同一層に略同一高
さに平坦化され延在しており、上層酸化膜は、加工パタ
ーンを形成するために行うドライエッチング条件下で、
下層酸化膜よりエッチング速度が早いことである。 The features of the semiconductor device of the present invention are as follows.
The feature is that the wiring layer is formed on the interlayer insulating layer and the interlayer insulating layer so as to cover the wiring layer in order to secure the insulation in the lateral direction and the thickness direction of the wiring layer, and the wiring is formed on the bottom surface of the opening. In a semiconductor device having a processed pattern in which a layer is exposed and a conductive via that fills the processed pattern, the interlayer insulating layer includes a lower oxide film containing SiO2 as a main component and SiO2 formed on the lower oxide film. It has an upper layer oxide film as a main component, and the lower layer oxide film is in the same layer as the wiring layer and has substantially the same height.
Is extended and flattened, and the upper oxide film is formed under dry etching conditions for forming a processing pattern.
The etching rate is higher than that of the lower oxide film.
【００２４】上記本発明の半導体装置の特徴によれば、
層間絶縁層が、上層酸化膜と下層酸化膜とを有し、上層
酸化膜のエッチング速度が下層酸化膜のそれより早いた
め、上層酸化膜のみの選択的なエッチングが可能とな
る。特に、微細な加工パターンの形状効果により、実質
的にはより高いエッチング選択比を得ることができる。
このため、仮に加工パターンの位置と配線層のパターン
の「合わせずれ」が発生し、加工パターンの開口底面
に、配線層とともに下層酸化膜表面が一部露出する場合
であっても、上層酸化膜が下層酸化膜に対し、選択的に
エッチングされる条件下であるため、下層酸化膜のボー
ダレスなエッチングは進行しにくく、加工パターン底面
に局部的な凹部を形成することがない。よって、続く導
電性ビアの埋め込み工程において、ボイドの発生のない
良好な埋め込みを行うことが可能となる。また、上記本
発明の特徴によれば、下層酸化膜は配線層と同一層に略
同一高さに平坦化され延在しているため、下層酸化膜と
上層酸化膜とは連続に形成でき、下層酸化膜に対し、エ
ッチング等の加工を必要としないものなので、プロセス
上の負担も少ない。 According to the characteristics of the semiconductor device of the present invention,
Since the interlayer insulating layer has the upper layer oxide film and the lower layer oxide film, and the etching rate of the upper layer oxide film is faster than that of the lower layer oxide film, only the upper layer oxide film can be selectively etched. In particular, due to the shape effect of the fine processing pattern, a substantially higher etching selection ratio can be obtained.
Therefore, even if the position of the processing pattern and the pattern of the wiring layer are “misaligned” and the lower surface of the lower oxide film is partially exposed together with the wiring layer on the bottom surface of the opening of the processing pattern, the upper oxide film is not exposed. Is under the condition of being selectively etched with respect to the lower oxide film, the borderless etching of the lower oxide film is difficult to proceed, and a local recess is not formed on the bottom surface of the processing pattern. Therefore, in the subsequent conductive via filling step, it is possible to perform good filling without generation of voids. Also, the above book
According to a feature of the invention, the lower oxide film is formed in the same layer as the wiring layer.
Since it is flattened to the same height and extends, it is
It can be formed continuously with the upper oxide film, and the
Since it does not require machining such as
The burden on the top is also small.
【００２５】上記本発明の半導体装置の特徴において、
上記上層酸化膜が有機ＳＯＧ膜であり、上記下層酸化膜
がＣＶＤ法もしくはＰＶＤ法で作製されるＳｉＯ２膜で
あってもよい。In the above characteristics of the semiconductor device of the present invention,
The upper oxide film may be an organic SOG film, and the lower oxide film may be a SiO 2 film formed by a CVD method or a PVD method.
【００２６】上記本発明の半導体装置の特徴において、
上層酸化膜が有機ＳＯＧ膜であり、上記下層酸化膜が無
機ＳＯＧ膜であってもよい。In the above-mentioned characteristics of the semiconductor device of the present invention,
Upper oxide film is an organic SOG film, the lower oxide film may be an inorganic SOG film.
【００２７】上記本発明の半導体装置の特徴において、
上層酸化膜が、一の有機ＳＯＧ膜であり、下層酸化膜が
他の有機ＳＯＧ膜であってもよい。In the above characteristics of the semiconductor device of the present invention,
The upper oxide film may be one organic SOG film and the lower oxide film may be another organic SOG film.
【００２８】なお、有機、無機のＳＯＧ膜は、その作製
工程が簡便であり、特に有機ＳＯＧ膜は、膜中に有する
ＣＨ3基に起因し、これを含まない膜と比較し誘電率が
低く、寄生容量の発生を抑制する効果ももたらす。The organic and inorganic SOG films have a simple manufacturing process, and in particular, the organic SOG film has a low dielectric constant as compared with a film that does not contain CH 3 groups contained in the film. Also, the effect of suppressing the generation of parasitic capacitance is brought about.
【００２９】上記本発明の半導体装置の特徴において、
上層酸化膜が無機ＳＯＧ膜であり、下層酸化膜がＣＶＤ
法もしくはＰＶＤ法で作製されるＳｉＯ２膜であっても
よい。In the above-mentioned characteristics of the semiconductor device of the present invention,
The upper oxide film is an inorganic SOG film, and the lower oxide film is CVD
It may be a SiO2 film manufactured by the PVD method or the PVD method.
【００３０】本発明の半導体装置の製造方法の特徴は、
絶縁層上に配線層を形成する工程と、配線層が形成され
た絶縁層上に、配線層と同一層に、配線層と略同一高さ
に平坦化され延在するように、ＳｉＯ２を主成分とする
下層酸化膜を形成する工程と、下層酸化膜の形成後、連
続して、下層酸化膜および配線層を覆うように、ＳｉＯ
２を主成分とする上層酸化膜を形成する工程と、下層酸
化膜と前記上層酸化膜とからなる層間絶縁層の所定領域
をドライエッチングし、開口底面に前記配線層が露出す
る加工パターンを形成する工程と、加工パターンを埋め
る導電性のビアを形成する工程とを有し、加工パターン
を形成する工程において行うドライエッチングが、エッ
チングガスとして、少なくともＣおよびＦを含有する反
応ガスにＯ２ガスを加えた混合ガスを用い、Ｏ２ガスの
流量条件が、下層酸化膜のエッチング速度より前記上層
酸化膜のエッチング速度が早くなるように定められるこ
とである。 The features of the semiconductor device manufacturing method of the present invention are as follows:
The step of forming a wiring layer on the insulating layer, and the same layer as the wiring layer on the insulating layer where the wiring layer is formed , and at substantially the same height as the wiring layer.
SiO2 as a main component so as to be flattened and extend to
The process of forming the lower oxide film and the continuous process after forming the lower oxide film
Next , SiO 2 is formed so as to cover the lower oxide film and the wiring layer.
Forming an upper layer oxide film containing 2 as a main component, and dry etching a predetermined region of an interlayer insulating layer composed of the lower layer oxide film and the upper layer oxide film to form a processing pattern exposing the wiring layer on the bottom surface of the opening. And a step of forming a conductive via that fills the processing pattern, and the dry etching performed in the step of forming the processing pattern uses O 2 gas as the etching gas in the reaction gas containing at least C and F. Using the added mixed gas, the flow rate condition of O 2 gas is determined so that the etching rate of the upper oxide film is faster than the etching rate of the lower oxide film.
【００３１】上記本発明の半導体装置の製造方法の特徴
によれば、上層酸化膜のエッチング速度を下層酸化膜の
エッチング速度より早く調整するため、上層酸化膜のみ
の選択的なエッチングが可能であるが、特に、エッチン
グガス中に加えるＯ２ガスは、上層酸化膜および下層酸
化膜がそれぞれ膜中に含むＳｉＯ２以外のＣＨ３やＨの
有無や量に影響される各酸化膜特有のエッチング速度の
変化をもたらすため、上層酸化膜のエッチング速度を下
層酸化膜のエッチング速度より早く設定することも容易
となり、上層酸化膜のみの選択的なエッチングをより容
易にできる。この結果、仮に加工パターンの位置と配線
層のパターンの「合わせずれ」が発生し、加工パターン
の開口底面に、配線層とともに下層酸化膜表面が一部露
出する場合であっても、上層酸化膜が下層酸化膜に対
し、選択的にエッチングされる条件下であるため、下層
酸化膜のボーダレスなエッチングは進行せず、加工パタ
ーン底面に局部的な凹部を形成することがない。よっ
て、続く導電性ビアの埋め込み工程において、ボイドの
発生のない良好な埋め込みを行うことが可能となる。ま
た、上記本発明の半導体装置の製造方法の特徴によれ
ば、下層酸化膜は配線層と同一層に略同一高さに平坦化
され延在するように形成され、上層酸化膜と下層酸化膜
とは連続に形成されるので、下層酸化膜に対し、エッチ
ング等の加工を必要とせず、プロセス上の負担が少な
い。 Features of the method for manufacturing a semiconductor device of the present invention
According to the method, since the etching rate of the upper oxide film is adjusted to be faster than that of the lower oxide film, selective etching of only the upper oxide film is possible. In particular, the O2 gas added to the etching gas is Since the oxide film and the lower oxide film change the etching rate peculiar to each oxide film, which is affected by the presence and amount of CH3 and H other than SiO2 contained in the film, the etching rate of the upper oxide film is changed to that of the lower oxide film. It is easy to set the etching rate faster than the etching rate, and selective etching of only the upper oxide film can be facilitated. As a result, even if the position of the processing pattern and the pattern of the wiring layer are “misaligned” and the wiring layer and the lower oxide film surface are partially exposed at the opening bottom surface of the processing pattern, the upper oxide film is not exposed. Is under the condition of being selectively etched with respect to the lower oxide film, borderless etching of the lower oxide film does not proceed, and a local recess is not formed on the bottom surface of the processing pattern. Therefore, in the subsequent conductive via filling step, it is possible to perform good filling without generation of voids. Well
Further, according to the characteristics of the method for manufacturing a semiconductor device of the present invention,
For example, the lower oxide film should be flattened on the same layer as the wiring layer at approximately the same height.
Formed to extend and extend, upper oxide film and lower oxide film
Is formed continuously, so the lower oxide film can be etched.
It does not require processing such as stamping, and the burden on the process is small.
Yes.
【００３２】上記本発明の半導体装置の製造方法におい
て、上層酸化膜を形成する工程が、有機ＳＯＧ膜を形成
する工程であり、下層酸化膜を形成する工程が、ＳｉＯ
２膜をＣＶＤ法もしくはＰＶＤ法で、形成する工程、無
機ＳＯＧ膜を形成する工程、または他の有機ＳＯＧ膜を
形成する工程であってもよい。In the method of manufacturing a semiconductor device according to the present invention,
The step of forming the upper layer oxide film is the step of forming the organic SOG film, and the step of forming the lower layer oxide film is SiO.
It may be a step of forming the two films by a CVD method or a PVD method, a step of forming an inorganic SOG film, or a step of forming another organic SOG film.
【００３３】上記本発明の半導体装置の製造方法におい
て、上層酸化膜を形成する工程が、無機ＳＯＧ膜を形成
する工程であり、下層酸化膜を形成する工程が、ＳｉＯ
２膜をＣＶＤ法もしくはＰＶＤ法で、形成する工程、ま
たは他の無機ＳＯＧ膜を形成する工程であってもよい。
なお、他の無機ＳＯＧ膜とは、前記無機ＳＯＧ膜とＨ含
有量等が異なる無機ＳＯＧ膜をいう。In the method for manufacturing a semiconductor device of the present invention,
Then, the step of forming the upper oxide film is the step of forming the inorganic SOG film, and the step of forming the lower oxide film is SiO.
It may be a step of forming the two films by a CVD method or a PVD method, or a step of forming another inorganic SOG film.
The other inorganic SOG film is an inorganic SOG film having a H content different from that of the inorganic SOG film.
【００３４】上記本発明の半導体装置の製造方法におい
て、加工パターンを形成する工程におけるドライエッチ
ングが、ハードマスクをエッチングマスクとして用いて
もよい。ここで、ハードマスクとは、メタル材や、酸化
物、炭化物、窒化物を含むセラミックス材等で形成され
る少なくとも耐酸化性を有する不揮発性のマスクをい
う。In the method of manufacturing a semiconductor device according to the present invention,
Te, dry etching in the step of forming a processing pattern, and have use of the hard mask as an etching mask
Good. Here, the hard mask refers to a non-volatile mask having at least oxidation resistance formed of a metal material, a ceramic material containing oxide, carbide, or nitride.
【００３５】上述のようにエッチングマスクとしてハー
ドマスクを用いれば、ドライエッチング中、エッチング
マスク表面はＯ２プラズマに晒されるが、ハードマスク
の耐酸化性により、マスクの消失を抑制できる。また、
硬質膜を用いれば、埋め込み工程後に行うＣＭＰ（化学
機械研磨）工程において、研磨に対するストッパとして
活かし、研磨オーバーを防止できる。 As described above, the mask is used as an etching mask.
When the dry mask is used, the surface of the etching mask is exposed to O 2 plasma during dry etching, but the oxidation resistance of the hard mask can suppress the disappearance of the mask. Also,
If a hard film is used, it can be used as a stopper for polishing in the CMP (chemical mechanical polishing) step performed after the embedding step, and overpolishing can be prevented.
【００３６】さらに、エッチングマスクは、可視域で透
明な膜であってもよい。 Further, the etching mask may be a film transparent in the visible region.
【００３７】上記埋め込み層の上にさらに別な配線層等
を形成し、パターニングを必要とする場合において、エ
ッチングマスクが透明であれば、当該エッチングマスク
を介して既に形成している配線層等のパターンとのアラ
イメントが可能なため、エッチングの除去が不要とな
り、工程を大幅に削減できる。When another wiring layer or the like is formed on the embedded layer and patterning is required, if the etching mask is transparent, the wiring layer or the like already formed through the etching mask can be used. Since alignment with the pattern is possible, it is not necessary to remove etching, and the number of steps can be significantly reduced.
【００３８】さらに、ハードマスクが、ＣＶＤ法、ＰＶ
Ｄ法若しく塗布法により成膜するものであってもよい。Further, the hard mask is formed by the CVD method, PV
The film may be formed by the D method or the coating method.
【００３９】なお、加工パターンを該エッチングにより
形成する際、ハードマスクをエッチングマスクとして用
いても、同様な作用を得ることができる。When a processed pattern is formed by the etching, the same effect can be obtained by using a hard mask as an etching mask.
【００４０】[0040]
【発明の実施の形態】以下、図１〜図６を参照し、本発
明の実施の形態について説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to FIGS.
【００４１】（第１の実施の形態）まず、図１から図３
を参照し、本発明の第１の実施の形態について説明す
る。(First Embodiment) First, FIG. 1 to FIG.
The first embodiment of the present invention will be described with reference to FIG.
【００４２】図１（ａ）は、第１の実施の形態に係る層
構造を示す断面図である。同図に示すように、当該層構
造は、基板１０上にＳｉＯ2を主成分とする下層酸化膜
２０とやはりＳｉＯ2を主成分とする上層酸化膜３０と
を積層形成した構造を有する。FIG. 1A is a sectional view showing the layer structure according to the first embodiment. As shown in the figure, the layer structure has a structure in which the upper oxide film 30 is laminated as a main component also of SiO 2 and the lower oxide film 20 composed mainly of SiO 2 on the substrate 10.
【００４３】ここでは、下層酸化膜２０として、プラズ
マＣＶＤ法で形成されたＳｉＯ2膜（以下、「Ｐ−Ｓｉ
Ｏ2膜」と表する）を用い、上層酸化膜３０として有機
ＳＯＧ膜を用いる例を示す。Here, as the lower oxide film 20, a SiO 2 film (hereinafter referred to as “P-Si” formed by a plasma CVD method is used.
(Referred to as “O 2 film”) and an organic SOG film is used as the upper oxide film 30.
【００４４】有機ＳＯＧ膜は、例えば市販の日立化成
（株）製のＳＯＧ材料（商品名：Ｒ−７）を用いて形成
することができる。即ち、この塗布剤をスピンコートで
基板上に回転塗布した後約２００℃で乾燥し、さらに１
気圧のＮ2中で、約４５０℃に加熱し、このまま約３０
分程度アニールをすることにより膜を得る。アニール後
の有機ＳＯＧ膜（Ｒー７）には、通常約１０％程度のＣ
Ｈ3（メチル基）が残留している。The organic SOG film can be formed using, for example, a commercially available SOG material (trade name: R-7) manufactured by Hitachi Chemical Co., Ltd. That is, this coating agent was spin-coated on a substrate by spin coating and then dried at about 200 ° C.
In N 2 at atmospheric pressure, heated to about 450 ℃, about 30 as it is
A film is obtained by annealing for about a minute. After annealing, the organic SOG film (R-7) usually has about 10% C.
H 3 (methyl group) remains.
【００４５】次に、この層構造上にメタル膜をスパッ
タ、ＣＶＤ等で形成し、通常のフォトリソグラフィ工程
を用いて、エッチングマスク４０を形成する。これらの
メタルマスクは、一般に使用されるレジストマスクと区
別して、「ハードマスク」と呼ばれる。Next, a metal film is formed on this layer structure by sputtering, CVD or the like, and an etching mask 40 is formed by using a normal photolithography process. These metal masks are called "hard masks" to distinguish them from commonly used resist masks.
【００４６】ハードマスクに用いられるメタル材料とし
ては、例えばＡｌ（アルミニウム）、ＡｌＣｕ（アルミ
銅）、Ｔｉ（チタン）、Ｗ（タングステン）、Ｎｉ（ニ
ッケル）、Ｓｉ（シリコン）、Ｎｂ（ニオブ）等を挙げ
ることができる。また、ＮｂＯx（酸化ニオブ）、Ｔｉ
Ｎ（窒化チタン）、ＴｉＯ2（酸化チタン）、Ａｌ2Ｏ3
（酸化アルミニウム）、ＡｌＮ（窒化アルミニウム）、
ＷＯ3（酸化タングステン）等の酸化物、窒化物等を含
むセラミックス材料でハードマスクを形成することもで
きる。なお、セラミックス材料およびメタル材料を用い
る場合、ＣＶＤやＰＶＤといった一般的な薄膜作製方法
に加えより簡易な塗布法を用いて膜形成を行うこともで
きる。The metal material used for the hard mask is, for example, Al (aluminum), AlCu (aluminum copper), Ti (titanium), W (tungsten), Ni (nickel), Si (silicon), Nb (niobium), or the like. Can be mentioned. In addition, NbO x (niobium oxide), Ti
N (titanium nitride), TiO 2 (titanium oxide), Al 2 O 3
(Aluminum oxide), AlN (aluminum nitride),
The hard mask can also be formed of a ceramic material containing an oxide such as WO 3 (tungsten oxide) or a nitride. When a ceramic material or a metal material is used, a film can be formed by using a simple coating method in addition to a general thin film forming method such as CVD or PVD.
【００４７】ハードマスク（エッチングマスク４０）を
形成したら、マグネトロンＲＩＥ（Reactive Ion Etc
hing）装置を用いて上層酸化膜２０のドライエッチング
を行う。After forming the hard mask (etching mask 40), magnetron RIE (Reactive Ion Etc)
Hing) device is used to dry-etch the upper oxide film 20.
【００４８】図２は、ここで用いるマグネトロンＲＩＥ
装置の構成を示す図である。真空チャンバ１内には、温
度調節機構を有する載置台２が設けられており、この載
置台２上に基板３が載置される。載置台２は下部電極を
兼ねており、コンデンサを介して１３．５６ＭＨｚの高
周波電源に接続されている。一方、真空チャンバ１内の
上層には、載置台２に対向する面に上部電極４が備えら
れている。また、上下電極（２、４）間の真空チャンバ
外周囲にはマグネットコイル５が設けられている。FIG. 2 shows the magnetron RIE used here.
It is a figure which shows the structure of an apparatus. A mounting table 2 having a temperature adjusting mechanism is provided in the vacuum chamber 1, and a substrate 3 is mounted on the mounting table 2. The mounting table 2 also serves as a lower electrode, and is connected to a 13.56 MHz high frequency power source via a capacitor. On the other hand, in the upper layer of the vacuum chamber 1, the upper electrode 4 is provided on the surface facing the mounting table 2. A magnet coil 5 is provided around the outer periphery of the vacuum chamber between the upper and lower electrodes (2, 4).
【００４９】上下電極間に高周波電圧が印加されるとプ
ラズマが発生するが、外周囲に設けられたマグネットコ
イル５による磁界の作用により、上下電極間には、高い
イオン密度が形成される。また、上下電極間には直流的
な電位差も生じているため、イオン化された反応分子
は、基板３の表面に向かって引き寄せられ、異方性の高
いエッチングが可能である。Plasma is generated when a high-frequency voltage is applied between the upper and lower electrodes, but a high ion density is formed between the upper and lower electrodes due to the action of the magnetic field by the magnet coil 5 provided on the outer periphery. Further, since a direct-current potential difference is also generated between the upper and lower electrodes, the ionized reaction molecules are attracted toward the surface of the substrate 3, and highly anisotropic etching is possible.
【００５０】具体的なエッチング条件としては、例え
ば、マグネトロンＲＩＥ装置の出力を１７００ｗ、基板
温度を２０℃、反応容器内の圧力を４０ｍＴｏｒｒと
し、エッチングガスとして、Ｃ4Ｆ8、ＣＯを主反応ガス
とし、これにキャリヤガスであるＡｒ、さらに適量のＯ
2を加えた混合ガスを用いる。各ガスの流量は、例えば
Ｃ4Ｆ8を１０ｓｃｃｍ、ＣＯを５０ｓｃｃｍ、Ａｒを２
００ｓｃｃｍ、Ｏ2を８ｓｃｃｍ以上、好ましくは１０
ｓｃｃｍ以上とする。As concrete etching conditions, for example, the output of the magnetron RIE apparatus is 1700 w, the substrate temperature is 20 ° C., the pressure in the reaction vessel is 40 mTorr, the etching gas is C 4 F 8 and CO is the main reaction gas. And a carrier gas of Ar and an appropriate amount of O
A mixed gas containing 2 is used. The flow rate of each gas is, for example, 10 sccm for C 4 F 8 , 50 sccm for CO, and 2 for Ar.
00 sccm, O 2 is 8 sccm or more, preferably 10
sccm or more.
【００５１】図１（ｂ）は、ハードマスク４０をエッチ
ングマスクとして上層酸化膜３０である有機ＳＯＧ（Ｒ
−７）に上記エッチング条件でホールを形成した場合の
エッチング後の断面図である。同図に示すように、上記
エッチング条件下においては上層酸化膜３０、下層酸化
膜２０ともにＳｉＯ2を主成分とするほぼ同一の組成か
らなる膜であるが、上層の有機ＳＯＧ膜（Ｒ−７）のみ
を選択的にエッチングすることが可能となる。以下、上
層の有機ＳＯＧ膜（Ｒ−７）の選択的エッチングが可能
な理由について説明する。FIG. 1B shows the organic SOG (R) which is the upper oxide film 30 using the hard mask 40 as an etching mask.
FIG. 7C is a cross-sectional view after etching in the case where holes are formed in (7) under the above etching conditions. As shown in the figure, under the above etching conditions, both the upper oxide film 30 and the lower oxide film 20 are films having substantially the same composition containing SiO 2 as a main component, but the upper organic SOG film (R-7). ) Can be selectively etched. The reason why the upper organic SOG film (R-7) can be selectively etched will be described below.
【００５２】図３は、上層酸化膜３０として用いた有機
ＳＯＧ膜（Ｒ−７）と、下層酸化膜２０として用いたＰ
−ＳｉＯ2膜のエッチング速度とＯ2ガス流量との関係を
示すグラフである。縦軸にエッチング速度、横軸にＯ2
流量を示す。Ｏ2ガス以外のエッチングガス条件は上述
の条件で固定されているものとする。FIG. 3 shows the organic SOG film (R-7) used as the upper oxide film 30 and the P film used as the lower oxide film 20.
7 is a graph showing the relationship between the etching rate of a SiO 2 film and the flow rate of O 2 gas. The vertical axis is the etching rate and the horizontal axis is O 2.
Indicates the flow rate. Etching gas conditions other than O 2 gas are fixed under the above conditions.
【００５３】同グラフ中に示す各膜のエッチング速度
は、基板上に形成した単一層の有機ＳＯＧ若しくはＰ−
ＳｉＯ2をそれぞれ面状にエッチングを行った際のエッ
チング速度の値である。即ち、ここに示すエッチング速
度は、エッチング形状の影響（ホールのアスペクト比等
の影響）を受けない条件下での値である。The etching rate of each film shown in the graph is the same as that of a single layer of organic SOG or P- formed on the substrate.
It is the value of the etching rate when the surface of SiO 2 is etched. That is, the etching rate shown here is a value under the condition that it is not affected by the etching shape (influence of the aspect ratio of holes, etc.).
【００５４】図３に示すように、Ｐ−ＳｉＯ2膜のエッ
チング速度は、Ｏ2流量がゼロのときは３５００Å／ｍ
ｉｎであるが、Ｏ2流量の増加に伴い、そのエッチング
速度はほぼリニアに下がっていく。As shown in FIG. 3, the etching rate of the P-SiO 2 film is 3500Å / m when the O 2 flow rate is zero.
However, the etching rate decreases almost linearly as the O 2 flow rate increases.
【００５５】一方、有機ＳＯＧ膜（Ｒ−７）のエッチン
グ速度は、Ｏ2流量がゼロのときは、６００〜７００Å
／ｍｉｎと極めて遅いが、Ｏ2流量を上げていくと、ま
ずＯ2流量の増加に伴いエッチング速度が急激に増加
し、途中Ｏ2流量が８ｓｃｃｍを越えたところで、Ｐ−
ＳｉＯ2膜のエッチング速度より早くなる。Ｏ2流量が１
０ｓｃｃｍに達したところで、エッチング速度の上昇は
止まり、以後は、Ｐ−ＳｉＯ2膜の場合とほぼ同じ傾斜
をもって、エッチング速度が低下していく。On the other hand, the etching rate of the organic SOG film (R-7) is 600 to 700Å when the O 2 flow rate is zero.
/ Very slow and min, but when we increased the flow rate of O 2, O 2 flow rate etch rate with increasing suddenly increases initially, where the O 2 flow rate exceeds 8sccm way, P-
It becomes faster than the etching rate of the SiO 2 film. O 2 flow rate is 1
When reaching 0 sccm, the etching rate stops increasing, and thereafter, the etching rate decreases with almost the same inclination as in the case of the P-SiO 2 film.
【００５６】この結果からわかるように、Ｃ4Ｆ8を１０
ｓｃｃｍ、ＣＯを５０ｓｃｃｍ、Ａｒを２００ｓｃｃｍ
とする上述の条件下において、エッチングガス中に８ｓ
ｃｃｍ以上のＯ2を混合すれば、即ち全エッチングガス
流量に対するＯ2ガス流量比を３％以上とすれば、上層
酸化膜３０である有機ＳＯＧ膜のエッチング速度を下層
酸化膜２０であるＰ−ＳｉＯ2膜より早くすることがで
きる。即ち、有機ＳＯＧ膜とＰ−ＳｉＯ2膜とのエッチ
ング速度の選択比を１以上とでき、Ｏ2ガス流量を１０
ｓｃｃｍ以上とすれば、該エッチング速度の選択比を
１．３以上にすることができる。このとき、エッチング
に寄与する原子ＣとＯ2分子の比率（Ｃ／Ｏ2）は５以
下、エッチングに寄与する原子ＦとＯ2分子の比率（Ｆ
／Ｏ2）は１０以下である。As can be seen from these results, C 4 F 8 is 10
sccm, CO 50 sccm, Ar 200 sccm
Under the above conditions, 8s in the etching gas
If O 2 of ccm or more is mixed, that is, if the ratio of the O 2 gas flow rate to the total etching gas flow rate is 3% or more, the etching rate of the organic SOG film which is the upper oxide film 30 is P- which is the lower oxide film 20. It can be faster than the SiO 2 film. That is, the selection ratio of the etching rates of the organic SOG film and the P-SiO 2 film can be set to 1 or more, and the O 2 gas flow rate can be set to 10%.
If it is sccm or more, the selectivity of the etching rate can be 1.3 or more. At this time, the ratio of the atoms C and O 2 molecules that contribute to etching (C / O 2 ) is 5 or less, and the ratio of the atoms F and O 2 molecules that contribute to etching (F / F 2
/ O 2 ) is 10 or less.
【００５７】一方、実際に図１（ｂ）に示す二層構造で
エッチングによるホール形成加工等を行う場合は、エッ
チングが進行するほどエッチング形状等の影響を受け、
エッチング速度が減速する傾向が見られる。よって、実
際に得られる下層酸化膜２０と上層酸化膜３０のエッチ
ング速度選択比は、図３に示す面状エッチングの速度比
より高くなる。このため、面状エッチング速度で、上層
酸化膜と下層酸化膜のエッチング速度の選択比が１より
大きく、好ましくは１．３以上であれば、実際のエッチ
ングでは、その形状により数倍あるいはそれ以上の選択
比が得られ、図１（ｂ）に示すように、有機ＳＯＧ膜か
らなる上層酸化膜３０のみの選択的なエッチングを行う
ことが可能となる。On the other hand, in the case of actually performing the hole forming processing by etching in the two-layer structure shown in FIG. 1B, the etching shape and the like are affected as the etching progresses.
The etching rate tends to decrease. Therefore, the etching rate selectivity of the actually obtained lower oxide film 20 and upper oxide film 30 becomes higher than the planar etching rate ratio shown in FIG. Therefore, in the planar etching rate, if the etching rate selection ratio between the upper oxide film and the lower oxide film is larger than 1, preferably 1.3 or more, in actual etching, several times or more depending on the shape, 1B, it becomes possible to selectively etch only the upper oxide film 30 made of the organic SOG film, as shown in FIG. 1B.
【００５８】なお、通常のデバイス形成の際必要となる
ようなサブμｍ〜数十μｍ径のエッチングパターンの形
成においてはそのパターン形状がホールやトレンチであ
る場合のみならず種々の形状においても同様にエッチン
グ選択比の向上効果が期待できる。In forming an etching pattern with a diameter of sub-μm to several tens of μm, which is necessary for normal device formation, not only when the pattern shape is a hole or trench, but also in various shapes. The effect of improving the etching selectivity can be expected.
【００５９】なお、１０ｓｃｃｍ以上のＯ2ガス流量条
件において、有機ＳＯＧ膜のエッチング速度は、Ｏ2ガ
スを用いない場合の有機ＳＯＧ膜、Ｐ−ＳｉＯ2膜のエ
ッチング速度に較べ大幅に加速されているため、上述の
選択的エッチングはより短時間で効率良く行うことが可
能となる。Under the O 2 gas flow rate condition of 10 sccm or more, the etching rate of the organic SOG film is significantly accelerated as compared with the etching rates of the organic SOG film and the P-SiO 2 film when O 2 gas is not used. Therefore, the selective etching described above can be efficiently performed in a shorter time.
【００６０】Ｏ2ガス流量変化に対する有機ＳＯＧ膜お
よびＰ−ＳｉＯ2膜のエッチング速度変化については以
下のように考えられる。The change in the etching rate of the organic SOG film and the P-SiO 2 film with respect to the change in the O 2 gas flow rate can be considered as follows.
【００６１】一般に、Ｃ4Ｆ8およびＣＯガスをエッチン
グガスとして用いる場合、主にＣ4Ｆ8がプラズマにより
分解され、Ｆ*ラジカル、Ｃ*ラジカルあるいはＣxＦ
y（ＣＦ、ＣＦ2、ＣＦ3、Ｆ）等の活性種を生む。これ
らの活性種が酸化膜中のＳｉＯ2成分と反応し、揮発成
分を生成する過程で酸化膜のエッチングが進行する。例
えば、ＣxＦyイオンは、ＳｉＯ2膜との間で次式（１
ａ）〜（１ｄ）のような反応を起こし、エッチングを進
行させる。Generally, when C 4 F 8 and CO gas are used as etching gas, C 4 F 8 is mainly decomposed by plasma, and F * radicals, C * radicals or C x F 2
It produces active species such as y (CF, CF 2 , CF 3 , F). These active species react with the SiO 2 component in the oxide film, and the etching of the oxide film proceeds in the process of generating volatile components. For example, the C x F y ion is expressed by the following formula (1) between the C x F y ion and the SiO 2 film.
Reactions such as a) to (1d) are caused to proceed with etching.
【００６２】
ＳｉＯ2 ＋ ４ＣＦ → ＳｉＦ4↑ ＋ ２ＣＯ↑ ＋２Ｃ （１ａ）
ＳｉＯ2 ＋ ２ＣＦ2 → ＳｉＦ4↑ ＋ ２ＣＯ↑ （１ｂ）
ＳｉＯ2 ＋ ４ＣＦ3 → ３ＳｉＦ4↑ ＋ ４ＣＯ↑ ＋Ｏ2↑ （１ｃ）
ＳｉＯ2 ＋ ４Ｆ → ＳｉＦ4↑ ＋ Ｏ2↑ （１ｄ）
しかし、エッチングガス中にＯ2ガスが混合されると、
エッチング反応に寄与すべきＣＦイオンやＣ*ラジカル
が、ＳｉＯ2膜との反応より先に、Ｏ2ガスとの次式
（２）（３）に示すような反応で消費されやすくなる傾
向があると考えられる。SiO 2 + 4CF → SiF 4 ↑ + 2CO ↑ + 2C (1a) SiO 2 + 2CF 2 → SiF 4 ↑ + 2CO ↑ (1b) SiO 2 + 4CF 3 → 3SiF 4 ↑ + 4CO ↑ + O 2 ↑ (1c ) SiO 2 + 4F → SiF 4 ↑ + O 2 ↑ (1d) However, when O 2 gas is mixed in the etching gas,
CF ions and C * radicals that should contribute to the etching reaction tend to be easily consumed by the reaction with O 2 gas as shown by the following equations (2) and (3) before the reaction with the SiO 2 film. it is conceivable that.
【００６３】（以下の各反応式において、ｅ〜ｒは係数
を示す。）
ｅＣxＦy ＋ ｆＯ2 → ｇＣＯ↑ ＋ ｈＦ2↑ （２）
iＣ* ＋ ｊＯ2 → ｋＣＯ↑ （３）
この結果、実質的にＳｉＯ2膜のエッチングに寄与でき
るＣxＦyイオンやＣ*ラジカル等の活性種の濃度が低下
する。Ｐ−ＳｉＯ2膜のエッチング速度がＯ2流量の増加
に伴いほぼリニアに減少していく理由は主にこのためと
解される。(In each reaction formula below, e to r represent coefficients.) EC x F y + fO 2 → gCO ↑ + hF 2 ↑ (2) iC * + jO 2 → kCO ↑ (3) This result However, the concentration of active species such as C x F y ions and C * radicals that can substantially contribute to the etching of the SiO 2 film decreases. This is mainly the reason why the etching rate of the P-SiO 2 film decreases almost linearly as the O 2 flow rate increases.
【００６４】一方、有機ＳＯＧ膜をエッチングする条件
下においては、エッチングガス中にＯ2ガスが添加され
ると、上述（２）、（３）式の反応とともに、膜中に残
留しているＣＨ3基とＯ2ガスとの間の式（４）に示す反
応が優先的に起こり、ＣＨ3基が脱離すると考えられ
る。On the other hand, under the conditions for etching the organic SOG film, when O 2 gas is added to the etching gas, CH that remains in the film is caused along with the reactions of the above formulas (2) and (3). It is considered that the reaction represented by the formula (4) between the three groups and the O 2 gas occurs preferentially and the CH 3 group is eliminated.
【００６５】
ｌＯ2 ＋ ｍＣＨ3＋ → ｎＣＯ↑ ＋ ｏＨ2Ｏ↑ （４）
このＣＨ3基の脱離反応は、有機ＳＯＧ膜自体のエッチ
ング反応を促進するため、Ｏ2ガスの添加が有機ＳＯＧ
膜の実質的なエッチング速度を上げることになる。[0065] lO 2 + mCH 3 + → nCO ↑ + oH 2 O ↑ (4) elimination reaction of the CH 3 groups, to promote the etching reaction of the organic SOG film itself, added organic SOG of O 2 gas
This will increase the effective etching rate of the film.
【００６６】図３のグラフ中、Ｏ2ガスの流量が０〜１
０ｓｃｃｍの範囲で有機ＳＯＧ膜のエッチング速度が急
激に上昇するのは、上記（４）式の反応が支配的に進行
するためと考えられる。一方、Ｏ2流量が１０ｓｃｃｍ
を越えると、（２）式の反応により、Ｏ2ガスによる本
来のエッチングガス成分ＣxＦy の減少が支配的となる
ため、エッチング速度が徐々に減少すると考えられる。In the graph of FIG. 3, the flow rate of O 2 gas is 0 to 1
The rapid increase in the etching rate of the organic SOG film in the range of 0 sccm is considered to be because the reaction of the above formula (4) proceeds predominantly. On the other hand, the O 2 flow rate is 10 sccm
When the temperature exceeds, the reduction of the original etching gas component C x F y due to the O 2 gas becomes dominant due to the reaction of the equation (2), and it is considered that the etching rate gradually decreases.
【００６７】このように、エッチングガス中に一定量を
限度とするＯ2ガスを加えると、有機ＳＯＧ膜のよう
に、膜中にＣＨ3基を含む膜については、エッチング速
度を加速させることが可能である。なお、一定流量を越
えるとエッチング速度の加速が止まり逆に緩やかにエッ
チング速度が減速していく。よって、エッチング速度の
転換点である条件、例えば図３のグラフ中では、Ｏ2流
量を１０ｓｃｃｍとする条件下で有機ＳＯＧ膜のエッチ
ングを行うようにすれば、エッチング速度が最も高い条
件となり効率的にエッチング工程を行うことができる。As described above, when a certain amount of O 2 gas is added to the etching gas, the etching rate can be accelerated for a film containing CH 3 groups in the film such as an organic SOG film. It is possible. When the flow rate exceeds a certain level, the etching rate stops accelerating and conversely the etching rate gradually slows down. Therefore, if the organic SOG film is etched under a condition that is a turning point of the etching rate, for example, in the graph of FIG. 3, the O 2 flow rate is set to 10 sccm, the etching rate becomes the highest and the efficiency is improved. The etching process can be performed.
【００６８】なお、Ｏ2ガスを添加した条件下でのドラ
イエッチングを行うと、通常用いられるレジストマスク
は消失し易いが、上述するように、メタル等からなるハ
ードマスクを用いれば、十分な耐酸化性を有するととも
に、エッチングガスとして用いられるフッ化物に対して
も高い耐性を有するため、エッチングの際に消失するこ
とがない。When dry etching is carried out under the condition of adding O 2 gas, the resist mask which is usually used is apt to disappear, but as described above, the use of a hard mask made of metal or the like provides sufficient acid resistance. In addition to having chemical properties, it also has high resistance to the fluoride used as an etching gas, so that it does not disappear during etching.
【００６９】上述するように、上層酸化膜にホール形成
加工を実際に行うと、加工形状の影響が加わり、面状エ
ッチングによる選択比（図３）より、より高い選択比で
上層酸化膜のみのエッチング加工が可能となる。また、
加工ホールのアスペクト比が高く成る程選択比も高くな
る傾向が見られる。このような傾向は、ホール加工を行
う場合のみならず、トレンチ（溝）形状やその他のエッ
チング加工形状を形成する際も加工形状が微細に成る程
選択比が上がる傾向を示す。このことは、面状エッチン
グにおいてわずかなエッチング選択比が存在すれば、エ
ッチング加工を行う上で実用的には十分なエッチング選
択比が得られることを示唆する。As described above, when the hole forming process is actually performed on the upper oxide film, the effect of the processed shape is added, and only the upper oxide film has a higher selection ratio than the selection ratio (FIG. 3) by the planar etching. Etching becomes possible. Also,
It can be seen that the higher the aspect ratio of the processed hole, the higher the selection ratio. Such a tendency shows that the selection ratio tends to increase as the processed shape becomes finer not only when the hole processing is performed but also when the trench (groove) shape and other etching processed shapes are formed. This suggests that if there is a slight etching selection ratio in the planar etching, a practically sufficient etching selection ratio can be obtained in performing the etching process.
【００７０】（第２の実施の形態）第２の実施の形態
は、図１（ａ）に示すようなＳｉＯ2を主成分とする上
層酸化膜３０と下層酸化膜２０とを有する積層構造にお
いて、上層酸化膜３０として有機ＳＯＧ膜を用い、下層
酸化膜２０として無機ＳＯＧ膜を用いたものである。(Second Embodiment) The second embodiment is a laminated structure having an upper oxide film 30 and a lower oxide film 20 containing SiO 2 as a main component as shown in FIG. An organic SOG film is used as the upper oxide film 30, and an inorganic SOG film is used as the lower oxide film 20.
【００７１】有機ＳＯＧ膜は、第１の実施の形態と同様
な方法で形成できる。また、無機ＳＯＧ膜も有機ＳＯＧ
膜の場合と同様に、市販の塗布材料を用い同様な工程で
製造できる。The organic SOG film can be formed by the same method as in the first embodiment. In addition, the inorganic SOG film is also an organic SOG.
As in the case of the film, a commercially available coating material can be used for the production in the same steps.
【００７２】この場合も、上述した第１の実施の形態の
場合と同様に、上層酸化膜３０上にハードマスクによる
エッチングマスク４０を形成し、マグネトロンＲＩＥ
（Reactive Ion Etching）装置を用いて上層酸化膜３
０のドライエッチングを行う。Also in this case, as in the case of the first embodiment described above, an etching mask 40 of a hard mask is formed on the upper oxide film 30 and the magnetron RIE is performed.
(Reactive Ion Etching) device is used to form the upper oxide film 3
Dry etching of 0 is performed.
【００７３】マグネトロンＲＩＥ装置の出力を１７００
ｗ、基板温度を２０℃、反応容器内の圧力を４０ｍＴｏ
ｒｒとし、エッチングガスとしては、Ｃ4Ｆ8、ＣＯを主
反応ガスとして用い、これにキャリヤガスであるＡｒ、
さらに適量のＯ2を加えた混合ガスを用いる。各ガスの
流量は、例えばＣ4Ｆ8を１０ｓｃｃｍ、ＣＯを５０ｓｃ
ｃｍ、Ａｒを２００ｓｃｃｍ、Ｏ2を９ｓｃｃｍ以上好
ましくは１０ｓｃｃｍ以上とする。Output of magnetron RIE device 1700
w, substrate temperature 20 ° C., pressure in reaction vessel 40 mTo
rr, C 4 F 8 and CO are used as the main reaction gas as an etching gas, and Ar, which is a carrier gas,
Further, a mixed gas containing an appropriate amount of O 2 is used. The flow rate of each gas is, for example, 10 sccm for C 4 F 8 and 50 sc for CO.
cm, Ar is 200 sccm, O 2 is 9 sccm or more, preferably 10 sccm or more.
【００７４】このエッチング条件下において、図１
（ｂ）に示すように、第１の実施の形態と同様に、上層
酸化膜３０即ち有機ＳＯＧ膜のみの選択的なエッチング
が可能となる。Under these etching conditions, FIG.
As shown in (b), it is possible to selectively etch only the upper oxide film 30, that is, the organic SOG film, as in the first embodiment.
【００７５】この理由について、図４に示すグラフを参
照しながら説明する。図４に示すグラフは、図３と同様
に、有機ＳＯＧ膜および無機ＳＯＧ膜のエッチング速度
とエッチングガス中のＯ2ガス流量との関係を示すグラ
フである。The reason for this will be described with reference to the graph shown in FIG. Similar to FIG. 3, the graph shown in FIG. 4 is a graph showing the relationship between the etching rate of the organic SOG film and the inorganic SOG film and the O 2 gas flow rate in the etching gas.
【００７６】図４に示すように、Ｏ2流量がゼロのと
き、無機ＳＯＧ膜のエッチング速度は１２００Å／ｍｉ
ｎ程度であり、有機ＳＯＧ膜のエッチング速度よりその
レートは早い。Ｏ2流量が０〜５ｓｃｃｍに変化する間
は、Ｏ2流量の増加に伴い無機ＳＯＧ膜のエッチング速
度は急激に増加するが、Ｏ2流量が５ｓｃｃｍを越える
と、逆にエッチング速度の上昇はわずかとなり、Ｏ2流
量が２０ｓｃｃｍを越えると、そのエッチング速度は徐
々に減速する。Ｏ2流量が９ｓｃｃｍを越えたところ
で、有機ＳＯＧ膜のエッチング速度が無機ＳＯＧ膜のそ
れを追い抜き、Ｏ2流量が１０ｓｃｃｍを越えると、両
者のエッチング選択比は１．２となる。As shown in FIG. 4, when the O 2 flow rate is zero, the etching rate of the inorganic SOG film is 1200 Å / mi.
It is about n, which is faster than the etching rate of the organic SOG film. O while the 2 flow rate changes in 0～5Sccm, O 2 flow rate etching rate of the inorganic SOG film with increasing rapidly increases, but when O 2 flow rate exceeds 5 sccm, slight increase in etch rate conversely When the O 2 flow rate exceeds 20 sccm, the etching rate gradually decreases. When the O 2 flow rate exceeds 9 sccm, the etching rate of the organic SOG film surpasses that of the inorganic SOG film, and when the O 2 flow rate exceeds 10 sccm, the etching selection ratio of both becomes 1.2.
【００７７】この結果からわかるように、Ｃ4Ｆ8を１０
ｓｃｃｍ、ＣＯを５０ｓｃｃｍ、Ａｒを２００ｓｃｃｍ
とする上述のベースガス条件下において、エッチングガ
ス中に９ｓｃｃｍ以上のＯ2を混合すれば、即ちエッチ
ングガス総流量に対するＯ2ガスの流量比を３．３％以
上とすれば、上層酸化膜３０である有機ＳＯＧ膜のエッ
チング速度を下層酸化膜２０である無機ＳＯＧ膜より早
くすることができる。なお、このとき、エッチングに寄
与する原子ＣとＯ2分子の比率（Ｃ／Ｏ2）は４．５以
下、エッチングに寄与する原子ＦとＯ2分子の比率（Ｆ
／Ｏ2）は８．９以下である。As can be seen from these results, C 4 F 8 is 10
sccm, CO 50 sccm, Ar 200 sccm
Under the above-mentioned base gas conditions, if O 2 of 9 sccm or more is mixed in the etching gas, that is, if the flow rate ratio of O 2 gas to the total etching gas flow rate is 3.3% or more, the upper oxide film 30 It is possible to increase the etching rate of the organic SOG film, which is the above, than that of the inorganic SOG film, which is the lower oxide film 20. At this time, the ratio of the atoms C and O 2 molecules contributing to etching (C / O 2 ) is 4.5 or less, and the ratio of the atoms F and O 2 molecules contributing to etching (F / F 2
/ O 2 ) is 8.9 or less.
【００７８】また、Ｏ2ガス流量を１０ｓｃｃｍ以上と
すれば、安定的に有機ＳＯＧ膜と無機ＳＯＧ膜とのエッ
チング速度の選択比を約１．２とすることができる。こ
の条件下で、上層酸化膜３０である有機ＳＯＧ膜のエッ
チングを行うと、第１の実施の形態において指摘したよ
うに、実際のエッチング速度の選択比はより顕著な差と
して表れ、下層酸化膜２０である無機ＳＯＧ膜に達した
ところで、エッチング速度が急激に落ちる。よって、図
１（ｂ）に示すように、有機ＳＯＧ膜からなる上層酸化
膜３０のみの選択的なエッチングを行うことが可能とな
る。When the O 2 gas flow rate is 10 sccm or more, the selective ratio of the etching rates of the organic SOG film and the inorganic SOG film can be stably set to about 1.2. When the organic SOG film that is the upper oxide film 30 is etched under this condition, the actual etching rate selectivity appears as a more remarkable difference, as pointed out in the first embodiment. When reaching the inorganic SOG film of 20, the etching rate drops sharply. Therefore, as shown in FIG. 1B, only the upper oxide film 30 made of the organic SOG film can be selectively etched.
【００７９】なお、有機ＳＯＧ膜のエッチング速度の変
化については、すでに説明したので、ここでは無機ＳＯ
Ｇ膜のエッチング速度とＯ2ガス流量との関係について
触れておく。Since the change in the etching rate of the organic SOG film has already been explained, here, the inorganic SO is used.
The relationship between the etching rate of the G film and the O 2 gas flow rate will be touched upon.
【００８０】無機ＳＯＧ膜は、有機ＳＯＧ膜と異なり、
膜中にＣＨ3基は含まれていないが、代わりにＳｉＯ2構
造の終端にＨ基が残留していることが多い。このＨ基
は、Ｏ2ガスがエッチングガス中に添加されると、この
Ｏ2と反応しＨ2Ｏ（水）を生成する反応で引き抜かれ
る。この引き抜き反応に伴い無機ＳＯＧ膜のエッチング
が促進される傾向にある。Unlike the organic SOG film, the inorganic SOG film is different from the organic SOG film.
CH 3 groups are not contained in the film, but H groups often remain at the end of the SiO 2 structure instead. When H 2 gas is added to the etching gas, this H group is extracted by a reaction that reacts with this O 2 to generate H 2 O (water). With this extraction reaction, the etching of the inorganic SOG film tends to be promoted.
【００８１】
ｐＯ2 ＋ ｑＨ+ → ｒＨ2Ｏ↑ （５）
よって、Ｏ2ガスの流量が０〜５ｓｃｃｍの範囲では、
上記（５）の反応が支配的に起こるため、有機ＳＯＧ膜
のエッチング速度が急激に上昇するが、Ｏ2流量がさら
に増加すると、第１の実施の形態において説明したよう
に式（２）、（３）に示す反応により本来のエッチング
ガス成分ＣxＦyの減少が支配的となるため、エッチング
速度が徐々に減少すると考えられる。PO 2 + qH + → rH 2 O ↑ (5) Therefore, when the flow rate of O 2 gas is in the range of 0 to 5 sccm,
Since the reaction of the above (5) occurs predominantly, the etching rate of the organic SOG film sharply increases. However, when the O 2 flow rate further increases, as described in the first embodiment, the equation (2), Since the reaction shown in (3) causes the decrease of the original etching gas component C x F y to be dominant, it is considered that the etching rate gradually decreases.
【００８２】以上、第１、第２の実施の形態において述
べた積層構造は、いずれもＳｉＯ2を主成分とする上層
酸化膜と下層酸化膜とからなる積層構造を有し、下層酸
化膜に対する上層酸化膜のエッチング速度が高い。上述
の例では、上層酸化膜３０として有機ＳＯＧ膜（Ｒ−
７）を用いた例を示しているが、勿論これ以外の材料を
上層酸化膜３０に用いることができる。As described above, each of the laminated structures described in the first and second embodiments has a laminated structure composed of an upper layer oxide film and a lower layer oxide film containing SiO 2 as a main component. The etching rate of the upper oxide film is high. In the above example, the organic SOG film (R-
Although the example using 7) is shown, it goes without saying that a material other than this can be used for the upper oxide film 30.
【００８３】図５は、各種ＳｉＯ2を主成分とする膜の
エッチング速度を示したものである。ここでは、上述し
た有機ＳＯＧ膜（Ｒ−７）、無機ＳＯＧ膜およびＰ−Ｓ
ｉＯ2膜に加え、さらに市販の２種の有機ＳＯＧ膜、即
ち東京応化工業製の商品名ＡＳ４１８と、日本合成ゴム
社製の商品名ＪＳＲの値を同一グラフ上に示している。FIG. 5 shows the etching rates of various SiO 2 -based films. Here, the organic SOG film (R-7), the inorganic SOG film, and the PS described above are used.
In addition to the iO 2 film, two commercially available organic SOG films, that is, the product name AS418 manufactured by Tokyo Ohka Kogyo Co., Ltd. and the product name JSR manufactured by Japan Synthetic Rubber Co., Ltd. are shown on the same graph.
【００８４】例えば、同じ有機ＳＯＧ膜であっても、Ｒ
−７ではＯ2流量０〜１０ｓｃｃｍの範囲でＯ2流量増加
に伴うエッチング速度の上昇が見られ、Ｏ2流量１０ｓ
ｃｃｍにおいてエッチング速度が最大となるが、ＪＳＲ
ではＯ2流量０〜２０ｓｃｃｍの範囲でＯ2流量増加に伴
うエッチング速度の上昇が見られ、Ｏ2流量２０ｓｃｃ
ｍにおいてエッチング速度が最大となる。この最大エッ
チング速度は６７００Å／ｍｉｎに達し、Ｒ−７より高
い値を示す。また、ＡＳ４１８もＪＳＲと同様にＯ2流
量２０ｓｃｃｍにおいて最大エッチング速度を示し、そ
の値はＲ−７より高い。For example, even if the same organic SOG film is used, R
Increase in the etch rate due to the O 2 flow rate increases in a range of -7 in the O 2 flow 0~10sccm were seen, O 2 flow rate 10s
The etching rate is maximum at ccm, but JSR
In increase in etch rate due to the O 2 flow rate increases in a range of O 2 flow 0~20sccm it is seen, the O 2 flow 20scc
The etching rate becomes maximum at m. This maximum etching rate reaches 6700Å / min, which is higher than that of R-7. Further, AS418 also shows the maximum etching rate at an O 2 flow rate of 20 sccm, similar to JSR, and the value is higher than that of R-7.
【００８５】同じ有機ＳＯＧ膜間におけるこのエッチン
グ速度の差は、膜中に残留するＣＨ3の量の相違等に起
因しているものと予想される。例えば、ＡＳ４１８で
は、Ｒ−７の約２倍のＣＨ3が含まれている。また、Ｊ
ＳＲでは、ＣＨ3とともに材料作製過程で触媒として用
いられるＴｉＯ2も膜中に残留している。It is expected that this difference in etching rate between the same organic SOG films is due to the difference in the amount of CH 3 remaining in the films. For example, in AS418, it contains about twice CH 3 of R-7. Also, J
In SR, TiO 2 used as a catalyst in the material manufacturing process also remains in the film together with CH 3 .
【００８６】このように、同じように「有機ＳＯＧ膜」
と呼ばれる膜でも、商品よってその膜組成は微妙に異な
っており、これに伴い実際に得られるエッチング速度も
異なってくる。よって、エッチングガス中に添加するＯ
2ガス量を調整し、エッチング速度に差を与えるような
条件を選択すれば、図１（ａ）に示す積層構造において
上層酸化膜３０と下層酸化膜２０のいずれをも有機ＳＯ
Ｇ膜で構成することが可能である。In this way, in the same manner, "organic SOG film"
The film composition of the so-called film also varies slightly depending on the product, and the etching rate actually obtained also varies accordingly. Therefore, O added to the etching gas
2 By adjusting the amount of gas and selecting conditions that give a difference in etching rate, both the upper oxide film 30 and the lower oxide film 20 in the laminated structure shown in FIG.
It can be composed of a G film.
【００８７】例えば、上層酸化膜３０としてＡＳ４１８
を用いた場合、Ｏ2流量を約２０Ｓｃｃｍ以上とする条
件下において、下層絶縁膜２０としてＲ−７を用いるこ
とができる。また、上層酸化膜３０としてＪＳＲを用い
た場合は、Ｏ2添加流量を２０ｓｃｃｍ以上の条件下に
おいて、下層絶縁膜２０としてＲ−７、或いＡＳ４１８
を用いることもできる。For example, AS418 is used as the upper oxide film 30.
When using, R-7 can be used as the lower insulating film 20 under the condition that the O 2 flow rate is about 20 Sccm or more. When JSR is used as the upper oxide film 30, R-7 or AS418 is used as the lower insulating film 20 under the condition that the O 2 addition flow rate is 20 sccm or more.
Can also be used.
【００８８】即ち、上層酸化膜をエッチングする条件に
おいて、上層酸化膜が下層酸化膜より高いエッチング速
度を示すように各酸化膜材料を選択すれば、図１（ｂ）
に示すような選択エッチングが可能であるから、第１、
第２の実施の形態に示した上層酸化膜と下層酸化膜の組
み合わせ以外にも種々の組み合わせが考えられる。例え
ば上層酸化膜として無機ＳＯＧを用い、下層酸化膜とし
てＰ−ＳｉＯ2膜を形成することもできる。That is, if each oxide film material is selected so that the upper oxide film has a higher etching rate than the lower oxide film under the condition of etching the upper oxide film, FIG.
Since the selective etching as shown in FIG.
Various combinations other than the combination of the upper oxide film and the lower oxide film shown in the second embodiment are possible. For example an inorganic SOG is used as the upper oxide film, it is also possible to form the P-SiO 2 film as a lower oxide film.
【００８９】なお、上述する例においては、図５に示す
条件下において、Ｏ2流量を１０ｓｃｃｍ以上とした場
合を中心に述べているが、上層酸化膜の選択的エッチン
グをするためには、必ずしもＯ2流量を１０ｓｃｃｍ以
上にする必要はなく、例えばＯ2流量をゼロとする場合
においても、下層に有機ＳＯＧ膜を形成し、上層にこの
条件下においてエッチング速度がより早いＰ−ＳｉＯ2
膜を形成すれば、上層酸化膜の選択的エッチングは可能
である。In the above example, the case where the O 2 flow rate is set to 10 sccm or more under the conditions shown in FIG. 5 is mainly described, but in order to selectively etch the upper oxide film, it is not always necessary. O 2 flow rate need not be more than 10sccm, for example O 2 even when the flow rate to zero, the organic SOG film is formed in a lower layer, faster etch rate in this condition the upper P-SiO 2
If the film is formed, the upper oxide film can be selectively etched.
【００９０】（第３の実施の形態）次に、第３の実施の
形態について説明する。第３の実施の形態は、上述した
第１、第２の実施の形態に係る上層酸化膜および下層酸
化膜からなる積層構造を、ＤＲＡＭ及びロジック混載回
路等で形成されるビア形成部分の構造に応用したもので
ある。(Third Embodiment) Next, a third embodiment will be described. In the third embodiment, the laminated structure including the upper layer oxide film and the lower layer oxide film according to the first and second embodiments described above is applied to a structure of a via formation portion formed by a DRAM and a logic mixed circuit. It is an application.
【００９１】まず、ビア形成部分の構造について、ビア
の形成工程を示す図６（ａ）〜図７（ｆ）を参照し、そ
の作製工程を追いながら順次説明する。なおここでは、
実施の形態に係る効果を理解するため、ビア形成部分で
の配線パターンとコンタクトホールパターンとの間で
「合わせずれ」が発生した場合を例にして説明する。First, the structure of the via formation portion will be described sequentially with reference to FIGS. 6A to 7F showing the formation process of the via and following the production process thereof. Here,
In order to understand the effects according to the embodiment, a case where “misalignment” occurs between the wiring pattern and the contact hole pattern in the via formation portion will be described as an example.
【００９２】まず、図６（ａ）に示すように、例えばＳ
ｉ基板１１上に絶縁膜を形成し、この上にスパッタ法等
で配線５０に用いるＡｌ層を約４０００Å形成する。続
けて、通常の場合と同様にこのＡｌ層上にＴｉＮ／Ｔｉ
層で構成されるバリアメタル層をやはりスパッタ法等を
用いて約４００〜５００Å形成する。フォトリソグラフ
ィ法を用いて、その二層を所望のパターンにエッチング
し、配線５０と同パターンのバリアメタル５５を形成す
る。配線５０の幅は例えば約０．３５μｍとする。な
お、図示するように、必要に応じてバリアメタル５５
は、Ａｌ層の上面のみならず、下面にも形成してもよ
い。また、特に図示していないが、配線５０の下層に、
既に複数の配線や絶縁層を備えるものであってもよい。First, as shown in FIG. 6A, for example, S
An insulating film is formed on the i-substrate 11, and an Al layer used for the wiring 50 is formed on the i-substrate 11 by a sputtering method or the like with a thickness of about 4000Å. Then, as usual, TiN / Ti is deposited on this Al layer.
A barrier metal layer composed of layers is formed by a sputtering method or the like to have a thickness of about 400 to 500 Å. The two layers are etched into a desired pattern by photolithography to form a barrier metal 55 having the same pattern as the wiring 50. The width of the wiring 50 is, eg, about 0.35 μm. In addition, as shown in the drawing, the barrier metal 55 is used as necessary.
May be formed not only on the upper surface of the Al layer but also on the lower surface. Further, although not particularly shown, in the lower layer of the wiring 50,
It may already have a plurality of wirings or insulating layers.
【００９３】次に、図６（ｂ）に示すように、配線５０
およびバリアメタル５５が形成されている基板表面１１
上にスピンコートを用いて無機ＳＯＧ材料液を回転塗布
する。塗布後、２００℃のホットプレート上で乾燥さ
せ、さらに大気圧のＮ2中、約４５０℃で３０分間アニ
ール処理する。無機ＳＯＧ膜は、アニール処理される過
程で、表面が平坦化される。このとき同図に示すよう
に、平坦化された表面をほぼバリアメタル５５表面と同
じ高さにすることが望ましい。こうして、無機ＳＯＧ膜
からなる下層酸化膜２１が配線５０とほぼ同じ高さ、即
ち同一層に形成される。なお、配線５０の下層に予め形
成される絶縁膜も無機ＳＯＧで形成すれば、図示するよ
うな連続する下層酸化膜２１となる。Next, as shown in FIG. 6B, the wiring 50
And the substrate surface 11 on which the barrier metal 55 is formed
The inorganic SOG material liquid is spin-coated on top by spin coating. After coating, it is dried on a hot plate at 200 ° C. and further annealed at about 450 ° C. for 30 minutes in N 2 at atmospheric pressure. The surface of the inorganic SOG film is flattened during the annealing process. At this time, as shown in the figure, it is desirable that the flattened surface be substantially level with the surface of the barrier metal 55. Thus, the lower oxide film 21 made of the inorganic SOG film is formed at substantially the same height as the wiring 50, that is, in the same layer. If the insulating film previously formed in the lower layer of the wiring 50 is also made of inorganic SOG, the continuous lower oxide film 21 shown in the figure is obtained.
【００９４】次に、図６（ｃ）に示すように、バリアメ
タル５５および下層酸化膜２１上に有機ＳＯＧ膜からな
る上層酸化膜３１を形成する。回転塗布、乾燥、アニー
ルの工程を経て約８０００Åの有機ＳＯＧ膜よりなる上
層酸化膜３１を形成する。各工程の条件としては上述し
た無機ＳＯＧ膜の場合とほぼ同様の条件を用いることが
できる。有機ＳＯＧ膜の表面は、アニール処理工程にお
いて平坦化される。Next, as shown in FIG. 6C, an upper oxide film 31 made of an organic SOG film is formed on the barrier metal 55 and the lower oxide film 21. An upper oxide film 31 of an organic SOG film of about 8000 Å is formed through the steps of spin coating, drying and annealing. As conditions for each step, conditions similar to those for the above-described inorganic SOG film can be used. The surface of the organic SOG film is flattened in the annealing process.
【００９５】このように、本実施の形態におけるビア形
成部は、従来単一の層で形成されていた層間絶縁層（図
８参照）を下層酸化膜２１とその上の上層酸化膜３１か
らなる二層の酸化膜で形成し、しかも下層酸化膜２１の
高さを、バリアメタル５５と配線５０とを合わせた高さ
とほぼ同じとしている。また、後述するビア形成の際の
エッチング条件において、下層酸化膜２１は上層酸化膜
３１よりエッチング速度が早いといった特徴を有してい
る。As described above, the via formation portion in the present embodiment comprises the lower layer oxide film 21 and the upper layer oxide film 31 on the interlayer insulating layer (see FIG. 8) which is conventionally formed of a single layer. It is formed of a two-layer oxide film, and the height of the lower oxide film 21 is substantially the same as the height of the barrier metal 55 and the wiring 50 combined. The lower oxide film 21 has a characteristic that the etching rate is higher than that of the upper oxide film 31 under the etching condition for forming a via described later.
【００９６】次に、図６（ｄ）に示すように、コンタク
トホールを形成するため、エッチングマスクパターンを
上層酸化膜３１上に形成する。通常のフォトリソグラフ
ィでは、エッチングマスクとしてレジスト膜が使用され
ることが多いが、ここではエッチングマスクとして例え
ば耐エッチング性が高く、硬質の材料であるＮｂ（ニオ
ブ）を用いたハードマスク６０を形成する。Next, as shown in FIG. 6D, an etching mask pattern is formed on the upper oxide film 31 to form a contact hole. In ordinary photolithography, a resist film is often used as an etching mask, but here, a hard mask 60 using Nb (niobium), which is a hard material having a high etching resistance, is formed as an etching mask. .
【００９７】このハードマスク６０自体は、スパッタで
上層酸化膜３１上に膜厚約１０００〜２０００ÅのＮｂ
膜を形成した後、通常のフォトリソグラフィ工程を用い
たパターニングにより形成する。The hard mask 60 itself is formed by sputtering on the upper oxide film 31 with a film thickness of Nb of about 1000 to 2000Å.
After forming the film, it is formed by patterning using a normal photolithography process.
【００９８】なお、ハードマスク６０として用いる材料
は、Ｎｂのみならず、既に第１の実施の形態において述
べたようにＷ、Ｔｉ、Ｓｉ、Ａｌ、等のメタル材料の
他、ＮｂＯx、ＴｉＯ2、ＴｉＮ、Ａｌ2Ｏ3等のセラミッ
クス材料を用いることもできる。The material used for the hard mask 60 is not only Nb, but also metal materials such as W, Ti, Si, Al, etc., as well as NbO x , TiO 2 as already described in the first embodiment. Ceramic materials such as TiN, TiN, and Al 2 O 3 can also be used.
【００９９】本来ハードマスク６０のコンタクトホール
用開口部は、配線５０の幅に合わせて、配線５０の内側
に形成されるべきである。しかし、配線５０の幅が０．
３５μｍであるのに対し、コンタクトホール開口径が約
０．３μｍであり両者の幅の差、即ちフリンジにはほと
んど余裕がないため、図６（ｄ）に示すように、パター
ンの「合わせずれ」が発生し易い。Originally, the contact hole opening of the hard mask 60 should be formed inside the wiring 50 in accordance with the width of the wiring 50. However, the width of the wiring 50 is 0.
In contrast to 35 μm, the contact hole opening diameter is about 0.3 μm, and there is almost no margin in the difference between the two widths, that is, the fringes. Therefore, as shown in FIG. Is likely to occur.
【０１００】本実施例におけるビア形成部の構造は、こ
のような「合わせずれ」が発生した場合においても、以
下に説明するように、ボーダレスエッチング（図８）の
発生を抑制することが可能なものである。The structure of the via formation portion in this embodiment can suppress the occurrence of borderless etching (FIG. 8), as will be described below, even when such "misalignment" occurs. It is a thing.
【０１０１】図７（ｅ）に示すように、ハードマスク６
０を用いてコンタクトホール形成のため上層酸化膜３１
のエッチングを行う。エッチング条件は、例えば図２に
示すマグネトロンＲＩＥ装置を用い、反応室内真空度４
０ｍＴｏｒｒ、基板温度は室温のまま、エッチングガス
としてＣ4Ｆ8、ＣＯおよびＡｒの混合ガスに、Ｏ2を添
加して用いる。各流量は、例えばＣ4Ｆ8を１０ｓｃｃ
ｍ、ＣＯを５０ｓｃｃｍ、Ａｒを２００ｓｃｃｍ、Ｏ2
を２０ｓｃｃｍとする。As shown in FIG. 7E, the hard mask 6
0 is used to form a contact hole for forming an upper oxide film 31.
Etching is performed. The etching conditions are, for example, the magnetron RIE apparatus shown in FIG.
O 2 was added to a mixed gas of C 4 F 8 , CO and Ar as an etching gas with 0 mTorr and the substrate temperature kept at room temperature. Each flow rate is, for example, 10 scc of C 4 F 8 .
m, CO 50 sccm, Ar 200 sccm, O 2
Is 20 sccm.
【０１０２】なお、上記エッチング条件では、Ｏ2ガス
の添加を行うため、通常のレジストマスクでは、エッチ
ング中に消失してしまう畏れがあるが、本実施の形態に
おいてはハードマスクを用いるため、マスクの消失の畏
れはない。Under the above etching conditions, since O 2 gas is added, there is a fear that a normal resist mask may disappear during etching. However, since a hard mask is used in this embodiment, a mask is used. There is no fear of disappearing.
【０１０３】コンタクトホール形成のための上層酸化膜
３１のエッチングには、バリアメタル５５の十分な露出
面を確保する必要があるため、ややオーバエッチング気
味に行うことが好ましい。このとき図７（ｅ）に示すよ
うに、上述する「パターンずれ」に起因して、配線に隣
接する領域（破線で囲む領域α）に下層酸化膜２１がコ
ンタクトホール底面に露出する。The upper oxide film 31 for forming the contact hole is preferably slightly overetched because it is necessary to secure a sufficiently exposed surface of the barrier metal 55. At this time, as shown in FIG. 7E, the lower oxide film 21 is exposed on the bottom surface of the contact hole in the region adjacent to the wiring (region α surrounded by the broken line) due to the above-mentioned “pattern shift”.
【０１０４】上記エッチング条件において、図３に示す
グラフから読みとれるように、上層酸化膜３１である有
機ＳＯＧ膜は、下層酸化膜２１である無機ＳＯＧ膜より
エッチング速度が早く、両者のエッチング速度の選択比
は１．３である。第１および第２の実施の形態において
も既に説明したように、実際にエッチング加工を行う際
のエッチング選択比は、図３に示すエッチング速度選択
比より高くなる。特に、第３の実施の形態においてはコ
ンタクトホールの開口径が約０．３μｍであり、形成さ
れるコンタクトホールの深さが約０．８μｍと微細な形
状であるため、形状による効果も大きい。本願発明者等
の経験によれば、実際には約６倍程度のエッチング選択
比が得られている。Under the above etching conditions, as can be seen from the graph shown in FIG. 3, the organic SOG film which is the upper oxide film 31 has a higher etching rate than the inorganic SOG film which is the lower oxide film 21. The selection ratio is 1.3. As already described in the first and second embodiments, the etching selectivity when actually performing etching processing is higher than the etching rate selectivity shown in FIG. Particularly, in the third embodiment, the opening diameter of the contact hole is about 0.3 μm, and the depth of the formed contact hole is about 0.8 μm, which is a fine shape, and therefore the shape has a great effect. According to the experience of the present inventors, an etching selection ratio of about 6 times is actually obtained.
【０１０５】よって、多少オーバエッチを行っても、図
７（ｅ）に示すように、コンタクトホール開口部底面に
露出した下層酸化膜２１である無機ＳＯＧ膜の表面層は
ほとんどエッチングされない。結果的に、従来単一層に
より形成されていた層間絶縁層において発生していたよ
うなボーダレスなエッチングの発生を抑制できるため、
細い溝部がコンタクトホール開口底面に形成されること
はない（図７（ｅ）α部参照）。Therefore, even if some over-etching is performed, as shown in FIG. 7E, the surface layer of the inorganic SOG film, which is the lower oxide film 21 exposed at the bottom surface of the contact hole opening, is hardly etched. As a result, it is possible to suppress the occurrence of borderless etching which has been conventionally generated in the interlayer insulating layer formed by a single layer,
No thin groove portion is formed on the bottom surface of the contact hole opening (see α portion in FIG. 7E).
【０１０６】なお、形成するコンタクトホールのアスペ
クト比がさらに高くなれば、上層酸化膜３１と下層酸化
膜２１の実質的な選択比は、さらに高くなり、よりボー
ダレスエッチングの発生が効果的に抑制される傾向が強
くなる。また、コンタクトホールを形成する場合のみな
らず、トレンチ（溝）を形成する場合や、その他のエッ
チング加工を行う場合にも同様な傾向が見られる。If the aspect ratio of the contact hole to be formed becomes higher, the substantial selection ratio between the upper oxide film 31 and the lower oxide film 21 becomes higher, and the occurrence of borderless etching is effectively suppressed. The tendency to become stronger. The same tendency is observed not only when forming a contact hole, but also when forming a trench (groove) or when performing other etching processes.
【０１０７】なお、このような微細なホール下部でのエ
ッチング速度の減速の要因は明らかではないが、例え
ば、狭小なエッチング領域に拡散できる活性分子の種類
がその寿命により限定されることによる影響や、これに
起因するフロロカーボン（ＣＦ）のエッチング面への堆
積等が考えられている。Although the cause of the slowing down of the etching rate in the lower portion of such a fine hole is not clear, for example, the effect that the type of active molecules that can diffuse into a narrow etching region is limited by its life, and The deposition of fluorocarbon (CF) on the etching surface due to this is considered.
【０１０８】図７（ｆ）に示すように、コンタクトホー
ル７０が形成された基板表面に、スパッタリングを用い
てタングステン（Ｗ）膜を形成し、コンタクトホール７
０内をＷで埋め込みビアを形成する。コンタクトホール
の底部はほぼ平坦であり、従来のようなボーダレスエッ
チングによる細い溝等が形成されていないため、埋め込
み工程において、ボイド等の発生はなく、良好な埋め込
みを行うことができる。なお、ビアとなる埋め込み膜
は、Ｗの他、Ｃｕ（銅）、Ａｌ−Ｃｕ（アルミ銅）等の
膜を用いてもよい。As shown in FIG. 7F, a tungsten (W) film is formed by sputtering on the surface of the substrate in which the contact holes 70 are formed, and the contact holes 7 are formed.
A buried via is formed with W in 0. Since the bottom portion of the contact hole is almost flat and a thin groove or the like is not formed by borderless etching as in the conventional case, voids and the like are not generated in the filling step, and good filling can be performed. In addition to W, a film of Cu (copper), Al—Cu (aluminum copper), or the like may be used as the embedded film to be the via.
【０１０９】この後、ＣＭＰ工程により、基板表面を平
坦化する。この際、上述のように、硬質膜であるＮｂ膜
をハードマスク材として用いた場合には、ＣＭＰの研削
の進行が硬質膜であるハードマスク表面で停止でき、表
面高さを正確に制御できる。さらにエッチングなどで基
板表面に残ったＷ膜を除去すれば、図７（ｆ）に示すよ
うな平坦な基板表面を得ることができる。Thereafter, the substrate surface is flattened by the CMP process. At this time, as described above, when the Nb film which is a hard film is used as the hard mask material, the progress of CMP grinding can be stopped at the hard mask surface which is the hard film, and the surface height can be accurately controlled. . Further, if the W film remaining on the substrate surface is removed by etching or the like, a flat substrate surface as shown in FIG. 7F can be obtained.
【０１１０】なお、上述のＣＭＰ工程後、ハードマスク
６０を残したまま、さらに上層に別の配線や絶縁層のパ
ターンを形成することもできる。この場合は、メタル製
のハードマスクの代わりに、Ａｌ2Ｏ3、ＢＮ等の透明な
セラッミクス製ハードマスクの使用が望ましい。透明で
あれば、ハードマスクより下層にすでに形成されている
配線パターンやマスク合わせのために形成されるアライ
メント用のパターンをハードマスク越しに確認できる。
上層に形成する膜のパターニングのためのみにハードマ
スクのエッチング除去を必要とすることがないため、無
駄な工程を省くことができる。After the CMP process described above, another wiring or insulating layer pattern may be formed on the upper layer while leaving the hard mask 60. In this case, it is preferable to use a transparent hard mask made of ceramics such as Al 2 O 3 or BN instead of the hard mask made of metal. If it is transparent, the wiring pattern already formed in the layer below the hard mask and the alignment pattern formed for mask alignment can be confirmed through the hard mask.
Since it is not necessary to remove the hard mask by etching only for patterning the film formed in the upper layer, it is possible to omit useless steps.
【０１１１】以上、説明するように、第３の実施の形態
においては、コンタクトホール形成部の層間絶縁層を第
１もしくは第２の実施の形態における構造のように、下
層酸化膜２１と上層酸化膜３１の２層で形成し、上層酸
化膜３１のエッチング速度が下層酸化膜２１のエッチン
グ速度より早くなるように、各層の材料およびエッチン
グガス条件を設定している。上述の第３の実施の形態に
おいては、上層酸化膜３１として有機ＳＯＧ膜を用い、
下層酸化膜２１として無機ＳＯＧ膜を用いた場合を例示
しているが、第１の実施の形態において示したように、
上層酸化膜として有機ＳＯＧ膜を用い、下層酸化膜とし
てプラズマＣＶＤで形成したＰ−ＳｉＯ2膜を用いても
よい。また、上層酸化膜として無機ＳＯＧ膜を用い、下
層酸化膜としてＰ−ＳｉＯ2膜やあるいは含有Ｈ量が異
なる別の無機ＳＯＧ膜を用いてもよい。さらに、エッチ
ング速度の異なる有機ＳＯＧ膜を上層酸化膜、下層酸化
膜に用いてもよい。なお、上記Ｐ−ＳｉＯ2膜の代わり
に他の化学気相法を用いてあるいは蒸着スパッタ等の物
理的薄膜形成方法（ＰＶＤ等）を用いたＳｉＯ2膜を用
いてもよい。As described above, in the third embodiment, the interlayer insulating layer in the contact hole forming portion is provided with the lower oxide film 21 and the upper oxide film as in the structure of the first or second embodiment. The material and etching gas conditions for each layer are set so that the upper layer oxide film 31 is formed of two layers and the etching rate of the upper layer oxide film 31 is higher than that of the lower layer oxide film 21. In the third embodiment described above, an organic SOG film is used as the upper oxide film 31,
The case where an inorganic SOG film is used as the lower oxide film 21 is illustrated, but as shown in the first embodiment,
An organic SOG film may be used as the upper oxide film, and a P-SiO 2 film formed by plasma CVD may be used as the lower oxide film. Further, an inorganic SOG film may be used as the upper oxide film, and a P-SiO 2 film or another inorganic SOG film having a different H content may be used as the lower oxide film. Further, organic SOG films having different etching rates may be used as the upper layer oxide film and the lower layer oxide film. It is also possible to use a SiO 2 film using a physical thin film forming method or deposition sputtering using other chemical vapor deposition instead of the P-SiO 2 film (PVD, etc.).
【０１１２】有機、無機のＳＯＧ膜を用いる場合には、
その製膜工程が簡便であるためプロセスにかかる負担を
低減できるメリットがある。また、有機ＳＯＧ膜を用い
る場合には、膜中に残留するＣＨ3基に起因して、無機
ＳＯＧ膜を用いる場合は膜中に残留するＨ基に起因し
て、いずれの膜も通常のＳｉＯ2膜より誘電率が小さい
ため、寄生容量を小さくすることができるというメリッ
トがある。When an organic or inorganic SOG film is used,
Since the film forming process is simple, there is an advantage that the burden on the process can be reduced. When an organic SOG film is used, the CH 3 group remains in the film, and when an inorganic SOG film is used, the H group remains in the film. Since the dielectric constant is smaller than that of the two films, there is an advantage that the parasitic capacitance can be reduced.
【０１１３】エッチングガス中へのＯ2ガスの添加は、
有機ＳＯＧ膜、無機ＳＯＧ膜のエッチング速度を上げる
効果とともに、Ｏ2ガスの流量を調整することにより、
上層酸化膜と下層酸化膜の各膜のエッチング速度をより
調整し易くできる。The addition of O 2 gas into the etching gas is
By adjusting the flow rate of O 2 gas as well as the effect of increasing the etching rate of the organic SOG film and the inorganic SOG film,
The etching rates of the upper oxide film and the lower oxide film can be adjusted more easily.
【０１１４】以上、実施の形態に沿って本発明を説明し
たが、本発明は、これらに制限されるものではない。例
えば、上述の実施の形態においては、マグネトロンＲＩ
Ｅ装置を用いて酸化膜層のエッチングを行っているが、
これ以外にも、ＥＣＲ、ヘリコン、誘導結合型プラズマ
等の各種ドライエッチング装置を用いることもできる。
この他種々の変更、改良、組み合わせ等が可能なことは
当業者に自明であろう。Although the present invention has been described above with reference to the embodiments, the present invention is not limited to these. For example, in the above embodiment, the magnetron RI is used.
Although the oxide film layer is etched using the E device,
Other than this, various dry etching apparatuses such as ECR, helicon, and inductively coupled plasma can also be used.
It will be apparent to those skilled in the art that other various modifications, improvements, combinations and the like can be made.
【０１１５】[0115]
【０１１６】[0116]
【０１１７】本発明の半導体装置およびその製造方法の
特徴は、下層酸化膜と下層酸化膜よりエッチング速度が
速い上層酸化膜とからなる絶縁層構造をビア形成部を有
する半導体装置の層間絶縁層に形成していることであ
る。また、この際、下層酸化膜をコンタクトホール開口
部底面に露出させる配線と同一層に、配線層と略同一高
さに平坦化され延在するように形成する。層間絶縁層
が、上層酸化膜と下層酸化膜とを有し、上層酸化膜のエ
ッチング速度が下層酸化膜のそれより早いため、上層酸
化膜のみの選択的なエッチングが可能となる。このた
め、仮にコンタクトホールの位置と配線のパターンの
「合わせずれ」が発生し、コンタクトホールの開口底面
に、配線とともに下層酸化膜表面が露出する場合であっ
ても、上層酸化膜が下層酸化膜に対し、選択的にエッチ
ングされる条件下であるため、下層酸化膜のボーダレス
なエッチングの進行は抑制され、コンタクトホール底面
に局部的な凹部を形成することがない。よって、続く導
電性ビアの埋め込み工程において、ボイドの発生のない
良好な埋め込みを行うことが可能となる。 The semiconductor device of the present invention and the manufacturing method thereof
The feature is that the etching rate is lower than the lower oxide film and the lower oxide film.
That is, an insulating layer structure including a fast upper oxide film is formed in an interlayer insulating layer of a semiconductor device having a via formation portion. At this time, the lower oxide film should be on the same layer as the wiring that exposes the bottom surface of the contact hole opening, and should be on the same level as the wiring layer.
It is formed so as to be flattened and extend . Since the interlayer insulating layer has the upper layer oxide film and the lower layer oxide film, and the etching rate of the upper layer oxide film is faster than that of the lower layer oxide film, only the upper layer oxide film can be selectively etched. Therefore, even if the position of the contact hole and the wiring pattern are “misaligned” and the lower oxide film surface is exposed together with the wiring on the bottom surface of the opening of the contact hole, the upper oxide film is not covered by the lower oxide film. On the other hand, since the etching is performed under the selective etching condition, the progress of borderless etching of the lower oxide film is suppressed, and a local recess is not formed on the bottom surface of the contact hole. Therefore, in the subsequent conductive via filling step, it is possible to perform good filling without generation of voids.
【図１】本発明の第１の実施の形態に係る絶縁層を示す
断面図である。FIG. 1 is a cross-sectional view showing an insulating layer according to a first embodiment of the present invention.
【図２】本発明の第１〜第３の実施の形態に係る絶縁層
のエッチングに用いるマグネトロンＲＩＥ装置の構成図
である。FIG. 2 is a configuration diagram of a magnetron RIE apparatus used for etching an insulating layer according to first to third embodiments of the present invention.
【図３】本発明の第１の実施の形態に係る有機ＳＯＧ膜
およびＰ−ＳｉＯ2膜におけるエッチング時のＯ2ガス流
量とエッチング速度の関係を示すグラフである。FIG. 3 is a graph showing a relationship between an O 2 gas flow rate and an etching rate during etching in the organic SOG film and the P-SiO 2 film according to the first embodiment of the present invention.
【図４】本発明の第２の実施の形態に係る有機ＳＯＧ膜
および無機ＳＯＧ膜におけるエッチング時のＯ2ガス流
量とエッチング速度との関係を示すグラフである。FIG. 4 is a graph showing a relationship between an O 2 gas flow rate and an etching rate during etching in an organic SOG film and an inorganic SOG film according to a second embodiment of the present invention.
【図５】本発明の第２の実施の形態に係る種々の酸化膜
におけるＯ2ガス流量とエッチング速度との関係を示す
グラフである。FIG. 5 is a graph showing the relationship between the O 2 gas flow rate and the etching rate in various oxide films according to the second embodiment of the present invention.
【図６】本発明の第３実施の形態に係る半導体装置にお
けるビア形成方法を示す工程図である。FIG. 6 is a process chart showing a via forming method in a semiconductor device according to a third embodiment of the present invention.
【図７】本発明の第３実施の形態に係る半導体装置にお
けるビア形成方法を示す工程図である。FIG. 7 is a process drawing showing a via forming method in a semiconductor device according to a third embodiment of the present invention.
【図８】従来の半導体装置におけるビア形成方法を示す
工程図である。FIG. 8 is a process chart showing a method of forming a via in a conventional semiconductor device.
１０、１１・・・半導体基板 ２０、２１・・・下層酸化膜 ３０、３１・・・上層酸化膜 ４０、６０・・・ハードマスク ５０・・・配線 ５５・・・バリヤメタル ７０・・・コンタクトホール ８０・・・埋め込み層 10, 11 ... Semiconductor substrate 20, 21 ... Lower oxide film 30, 31 ... Upper oxide film 40, 60 ... Hard mask 50 ... Wiring 55 ... Barrier metal 70 ... Contact hole 80 ... Embedded layer
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−213800（ＪＰ，Ａ) 特開 昭63−73537（ＪＰ，Ａ) 特開 平３−99437（ＪＰ，Ａ) 特開 昭63−289937（ＪＰ，Ａ) 特開 平６−237136（ＪＰ，Ａ) 特開 平５−251430（ＪＰ，Ａ) 特開 平６−45457（ＪＰ，Ａ) 特開 平７−176527（ＪＰ，Ａ) 特開 平８−153796（ＪＰ，Ａ) 特開 平10−12616（ＪＰ，Ａ) 特開 平７−263409（ＪＰ，Ａ) 特開 平６−291090（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/312 H01L 21/314 H01L 21/316 H01L 21/318 H01L 21/3065 ─────────────────────────────────────────────────── --- Continuation of the front page (56) References JP-A-9-213800 (JP, A) JP-A-63-73537 (JP, A) JP-A-3-99437 (JP, A) JP-A 63- 289937 (JP, A) JP-A-6-237136 (JP, A) JP-A-5-251430 (JP, A) JP-A-6-45457 (JP, A) JP-A-7-176527 (JP, A) JP-A-8-153796 (JP, A) JP-A-10-12616 (JP, A) JP-A-7-263409 (JP, A) JP-A-6-291090 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/312 H01L 21/314 H01L 21/316 H01L 21/318 H01L 21/3065
Claims (11)
ために、前記配線層を覆うように形成された層間絶縁層
と、 前記層間絶縁層に形成され、開口底面に前記配線層が露
出する加工パターンと、 前記加工パターンを埋める導電性のビアとを有する半導
体装置において、 前記層間絶縁層が、 ＳｉＯ２を主成分とする下層酸化膜と、前記下層酸化膜
上に形成されるＳｉＯ２を主成分とする上層酸化膜とを
有し、 前記下層酸化膜は、前記配線層と同一層に略同一高さに
平坦化され延在しており、 前記上層酸化膜は、前記加工パターンを形成するために
行うドライエッチング条件下で、前記下層酸化膜よりエ
ッチング速度が早いことを特徴とする半導体装置。1. A wiring layer, an interlayer insulating layer formed to cover the wiring layer in order to secure insulation in the lateral direction and the thickness direction of the wiring layer, and formed on the interlayer insulating layer, In a semiconductor device having a processing pattern in which the wiring layer is exposed on the bottom surface of an opening and a conductive via that fills the processing pattern, the interlayer insulating layer includes a lower oxide film containing SiO2 as a main component, and the lower oxide film. And an upper oxide film containing SiO 2 as a main component, the lower oxide film being in the same layer as the wiring layer and having substantially the same height.
A semiconductor device , which is flattened and extended, and the upper oxide film has an etching rate faster than that of the lower oxide film under dry etching conditions for forming the processing pattern.
るＳｉＯ２膜であることを特徴とする請求項１に記載の
半導体装置。2. The semiconductor device according to claim 1 , wherein the upper oxide film is an organic SOG film, and the lower oxide film is a SiO 2 film formed by a CVD method or a PVD method.
請求項１に記載の半導体装置。3. The semiconductor device according to claim 1 , wherein the upper oxide film is an organic SOG film, and the lower oxide film is an inorganic SOG film.
り、 前記下層酸化膜が他の有機ＳＯＧ膜であることを特徴と
する請求項１に記載の半導体装置。4. The semiconductor device according to claim 1 , wherein the upper oxide film is one organic SOG film, and the lower oxide film is another organic SOG film.
るＳｉＯ２膜であることを特徴とする請求項１に記載の
半導体装置。5. The semiconductor device according to claim 1 , wherein the upper oxide film is an inorganic SOG film, and the lower oxide film is a SiO 2 film formed by a CVD method or a PVD method.
同一層に略同一高さに平坦化され延在するように、Ｓｉ
Ｏ２を主成分とする下層酸化膜を形成する工程と、 前記下層酸化膜の形成後、連続して、前記下層酸化膜お
よび前記配線層を覆うように、ＳｉＯ２を主成分とする
上層酸化膜を形成する工程と、 前記下層酸化膜と前記上層酸化膜とからなる層間絶縁層
の 所定領域をドライエッチングし、開口底面に前記配線
層が露出する加工パターンを形成する工程と、 前記加工パターンを埋める導電性のビアを形成する工程
とを有し、 前記加工パターンを形成する工程において行うドライエ
ッチングが、 エッチングガスとして、少なくともＣおよびＦを含有す
る反応ガスにＯ２ガスを加えた混合ガスを用い、 前記Ｏ２ガスの流量条件が、前記下層酸化膜のエッチン
グ速度より前記上層酸化膜のエッチング速度が早くなる
ように定められることを特徴とする半導体装置の製造方
法。 6. A step of forming a wiring layer on an insulating layer, and a step of forming the wiring layer on the insulating layer on which the wiring layer is formed.
Si is formed so as to be flattened and extended to the same layer at substantially the same height.
A step of forming a lower layer oxide film containing O2 as a main component and a step of forming the lower layer oxide film and then the lower layer oxide film are successively performed.
And SiO2 as a main component so as to cover the wiring layer
A step of forming an upper oxide film, and an interlayer insulating layer composed of the lower oxide film and the upper oxide film
Step of the predetermined region is dry-etched, has a step of the wiring layer in the opening bottom surface to form a processed pattern exposing, and forming a conductive via fill the processing pattern, to form the processed pattern The dry etching performed in step 1 uses a mixed gas obtained by adding O 2 gas to a reaction gas containing at least C and F as an etching gas, and the O 2 gas flow rate condition is such that the etching rate of the lower oxide film is higher than that of the upper oxide film. The method for manufacturing a semiconductor device is characterized in that the etching rate is set to be high.
ＳＯＧ膜を形成する工程であり、 前記下層酸化膜を形成する工程が、ＳｉＯ２膜をＣＶＤ
法もしくはＰＶＤ法で形成する工程、無機ＳＯＧ膜を形
成する工程、または他の有機ＳＯＧ膜を形成する工程の
いずれかである請求項６に記載の半導体装置の製造方
法。7. The step of forming the upper oxide film is a step of forming an organic SOG film, and the step of forming the lower oxide film is CVD of a SiO 2 film.
7. The method for manufacturing a semiconductor device according to claim 6 , which is one of a step of forming by a PVD method or a PVD method, a step of forming an inorganic SOG film, and a step of forming another organic SOG film.
ＳＯＧ膜を形成する工程であり、 前記下層酸化膜を形成する工程が、ＳｉＯ２膜をＣＶＤ
法もしくはＰＶＤ法で形成する工程、または他の無機Ｓ
ＯＧ膜を形成する工程である請求項６に記載の半導体装
置の製造方法。8. The step of forming the upper oxide film is a step of forming an inorganic SOG film, and the step of forming the lower oxide film is CVD of a SiO 2 film.
Process by PVD method or PVD method, or other inorganic S
The method for manufacturing a semiconductor device according to claim 6 , which is a step of forming an OG film.
るドライエッチングが、 ハードマスクをエッチングマスクとして用いることを特
徴とする請求項６に記載の半導体装置の製造方法。9. The method of manufacturing a semiconductor device according to claim 6 , wherein the dry etching in the step of forming the processing pattern uses a hard mask as an etching mask.
載の半導体装置の製造方法。10. The method of manufacturing a semiconductor device according to claim 9 , wherein the hard mask is a transparent film in a visible region.
を特徴とする請求項９に記載の半導体装置の製造方法。11. The method of manufacturing a semiconductor device according to claim 9 , wherein the hard mask is formed by a CVD method, a PVD method, or a coating method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16383198A JP3432744B2 (en) | 1998-06-11 | 1998-06-11 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16383198A JP3432744B2 (en) | 1998-06-11 | 1998-06-11 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11354517A JPH11354517A (en) | 1999-12-24 |
| JP3432744B2 true JP3432744B2 (en) | 2003-08-04 |
Family
ID=15781582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16383198A Expired - Fee Related JP3432744B2 (en) | 1998-06-11 | 1998-06-11 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3432744B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100797202B1 (en) * | 2000-06-23 | 2008-01-23 | 허니웰 인터내셔널 인코포레이티드 | A method of imparting hydrophobic properties to a damaged silica dielectric film and a method of treating a damaged silica dielectric film |
| GB201112548D0 (en) * | 2011-07-21 | 2011-08-31 | Cambridge Display Tech Ltd | Method of forming a top-gate transistor |
| JP7402715B2 (en) * | 2020-03-06 | 2023-12-21 | 東京エレクトロン株式会社 | How to process wafers |
-
1998
- 1998-06-11 JP JP16383198A patent/JP3432744B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11354517A (en) | 1999-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100768363B1 (en) | Production method for semiconductor integrated circuit device and semiconductor integrated circuit device | |
| US6479380B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6821884B2 (en) | Method of fabricating a semiconductor device | |
| KR100416596B1 (en) | Method of manufacturing interconnection wire in semiconductor device | |
| US6913994B2 (en) | Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects | |
| US5658425A (en) | Method of etching contact openings with reduced removal rate of underlying electrically conductive titanium silicide layer | |
| TWI528454B (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2001196455A (en) | Method of manufacturing semiconductor element | |
| JP2002525840A (en) | In situ integrated oxide etching process especially useful for copper dual damascene | |
| KR20080033300A (en) | Dry etchback of interconnect contacts | |
| US20020094695A1 (en) | Method of dry etching organic SOG film | |
| JP2003324102A (en) | Manufacturing method of semiconductor device | |
| JP2003179136A (en) | Mask layer and interconnection structure for manufacturing dual damascene semiconductor | |
| US7646096B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3312604B2 (en) | Method for manufacturing semiconductor device | |
| JP4108310B2 (en) | Method for manufacturing semiconductor device having silicon-containing insulating film | |
| US20020142582A1 (en) | Method for forming copper lines for semiconductor devices | |
| JP3432744B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3803528B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| KR20030050951A (en) | Method for forming metal wiring of semiconductor device | |
| US5763324A (en) | Method of manufacturing a semiconductor device with improved uniformity of buried conductor in contact holes | |
| KR20040058955A (en) | Method of forming a dual damascene pattern | |
| KR100582414B1 (en) | Method of forming a contact hole in a semiconductor device | |
| JP2001332510A (en) | Semiconductor and its manufacturing method | |
| KR100367852B1 (en) | Method for Etching With High Selectivity To Photoresist |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |