JP3429492B2 - 非同期転送モード（ａｔｍ）交換装置および操作方法 - Google Patents
非同期転送モード（ａｔｍ）交換装置および操作方法Info
- Publication number
- JP3429492B2 JP3429492B2 JP2000502604A JP2000502604A JP3429492B2 JP 3429492 B2 JP3429492 B2 JP 3429492B2 JP 2000502604 A JP2000502604 A JP 2000502604A JP 2000502604 A JP2000502604 A JP 2000502604A JP 3429492 B2 JP3429492 B2 JP 3429492B2
- Authority
- JP
- Japan
- Prior art keywords
- merge
- queue
- cells
- cell
- queues
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 7
- OWZPCEFYPSAJFR-UHFFFAOYSA-N 2-(butan-2-yl)-4,6-dinitrophenol Chemical compound CCC(C)C1=CC([N+]([O-])=O)=CC([N+]([O-])=O)=C1O OWZPCEFYPSAJFR-UHFFFAOYSA-N 0.000 claims description 64
- 238000010586 diagram Methods 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000007616 round robin method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3027—Output queuing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
Description
【０００１】（ＡＴＭスイッチのＶＣマージング）本出願は下記の出願（全てが本開示の一部としてここに
組み入れられている）に関連している、１９９７年７月
１１日出願の米国特許出願第０８／８９１，２３２号
（アトーニードケット：１４１０−３２２）“ＡＢＲ
ＳＥＲＶＥＲ”、１９９７年７月１１日出願の米国特許
出願第０８／８９０，７５８号（アトーニードケット：
１４１０−３２３）“ＨＡＮＤＬＩＮＧ ＡＴＭ ＭＵ
ＬＴＩＣＡＳＴ ＣＥＬＬＳ”、１９９７年７月１１日
出願の米国特許出願第０８／８９３，５７６号（アトー
ニードケット：１４１０−３２４）“Ａ ＤＡＴＡ Ｓ
ＨＡＰＥＲ ＦＯＲ ＡＴＭ ＴＲＡＦＦＩＣ”、１９
９７年７月１１日出願の米国特許出願第０８／８９３，
４７９号（アトーニードケット：１４１０−３２６）
“ＶＰ／ＶＣ ＬＯＯＫ−ＵＰ ＦＵＮＣＴＩＯＮ”。 （背景） １．（発明の分野） 本発明は電気通信に関し、特に非同期転送モードで動作
する電気通信網の交換ノードにおけるセルのハンドリン
グに関する。
組み入れられている）に関連している、１９９７年７月
１１日出願の米国特許出願第０８／８９１，２３２号
（アトーニードケット：１４１０−３２２）“ＡＢＲ
ＳＥＲＶＥＲ”、１９９７年７月１１日出願の米国特許
出願第０８／８９０，７５８号（アトーニードケット：
１４１０−３２３）“ＨＡＮＤＬＩＮＧ ＡＴＭ ＭＵ
ＬＴＩＣＡＳＴ ＣＥＬＬＳ”、１９９７年７月１１日
出願の米国特許出願第０８／８９３，５７６号（アトー
ニードケット：１４１０−３２４）“Ａ ＤＡＴＡ Ｓ
ＨＡＰＥＲ ＦＯＲ ＡＴＭ ＴＲＡＦＦＩＣ”、１９
９７年７月１１日出願の米国特許出願第０８／８９３，
４７９号（アトーニードケット：１４１０−３２６）
“ＶＰ／ＶＣ ＬＯＯＫ−ＵＰ ＦＵＮＣＴＩＯＮ”。 （背景） １．（発明の分野） 本発明は電気通信に関し、特に非同期転送モードで動作
する電気通信網の交換ノードにおけるセルのハンドリン
グに関する。
【０００２】２．（関連技術および他の考慮すべき事
柄） マルチメディア応用、ビデオオンデマンド、ビデオ電
話、および電話会議等のハイバンドサービスに対する関
心の高まりがＢｒｏａｄｂａｎｄ Ｉｎｔｅｇｒａｔｅ
ｄ Ｓｅｒｖｉｃｅ Ｄｉｇｉｔａｌ Ｎｅｔｗｏｒｋ
（Ｂ−ＩＳＤＮ）の開発を刺激している。Ｂ−ＩＳＤＮ
はＡｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏ
ｄｅ（ＡＴＭ）として知られる技術に基づいており、電
気通信能力の著しい拡張を提供する。
柄） マルチメディア応用、ビデオオンデマンド、ビデオ電
話、および電話会議等のハイバンドサービスに対する関
心の高まりがＢｒｏａｄｂａｎｄ Ｉｎｔｅｇｒａｔｅ
ｄ Ｓｅｒｖｉｃｅ Ｄｉｇｉｔａｌ Ｎｅｔｗｏｒｋ
（Ｂ−ＩＳＤＮ）の開発を刺激している。Ｂ−ＩＳＤＮ
はＡｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏ
ｄｅ（ＡＴＭ）として知られる技術に基づいており、電
気通信能力の著しい拡張を提供する。
【０００３】ＡＴＭは非同期時分割多重化技術を使用す
るパケット指向転送モードである。パケットはセルと呼
ばれ固定サイズを有する。ＡＴＭセルは５３オクテット
からなり、そのうちの５つがヘッダーを形成し４８が
“ペイロード”すなわちセルの情報部を構成する。ＡＴ
Ｍセルのヘッダーはセルが伝わるＡＴＭ網内の接続を識
別するのに使用される２つの量、特にＶＰＩ（Ｖｉｒｔ
ｕａｌ Ｐａｔｈ Ｉｄｅｎｔｉｆｉｅｒ）およびＶＣ
Ｉ（Ｖｉｒｔｕａｌ Ｃｈａｎｎｅｌ Ｉｄｅｎｔｉｆ
ｉｅｒ）、を含んでいる。一般的に、バーチャルはネッ
トワークの２つの交換ノード間に規定される主要パスで
あり、バーチャルチャネルは各主要パス上の１つの特定
接続である。
るパケット指向転送モードである。パケットはセルと呼
ばれ固定サイズを有する。ＡＴＭセルは５３オクテット
からなり、そのうちの５つがヘッダーを形成し４８が
“ペイロード”すなわちセルの情報部を構成する。ＡＴ
Ｍセルのヘッダーはセルが伝わるＡＴＭ網内の接続を識
別するのに使用される２つの量、特にＶＰＩ（Ｖｉｒｔ
ｕａｌ Ｐａｔｈ Ｉｄｅｎｔｉｆｉｅｒ）およびＶＣ
Ｉ（Ｖｉｒｔｕａｌ Ｃｈａｎｎｅｌ Ｉｄｅｎｔｉｆ
ｉｅｒ）、を含んでいる。一般的に、バーチャルはネッ
トワークの２つの交換ノード間に規定される主要パスで
あり、バーチャルチャネルは各主要パス上の１つの特定
接続である。
【０００４】その終端点において、ＡＴＭ網は端末装
置、例えばＡＴＭ網ユーザ、に接続されている。ＡＴＭ
網終端点間には物理的伝送パスすなわちリンクにより一
緒に接続されるポートを有する複数の交換ノードがあ
る。発信端末装置から受信端末装置へ伝わる時に、メッ
セージを形成するＡＴＭセルはいくつかの交換ノードを
通過する。
置、例えばＡＴＭ網ユーザ、に接続されている。ＡＴＭ
網終端点間には物理的伝送パスすなわちリンクにより一
緒に接続されるポートを有する複数の交換ノードがあ
る。発信端末装置から受信端末装置へ伝わる時に、メッ
セージを形成するＡＴＭセルはいくつかの交換ノードを
通過する。
【０００５】交換ノードは複数のポートを有し、各々が
リンク回路およびリンクを介して別のノードに接続され
ている。リンク回路はリンク上で使用する特定のプロト
コルに従ってセルのパッケージングを行う。交換ノード
に着信するセルは第１のポートにおいて交換ノードに入
り第２のポートからリンク回路を介して別のノードに接
続されたリンク上へ出てゆくことができる。各リンクは
複数の接続に対するセルを運ぶことができ、接続は発呼
加入者すなわち発呼者と被呼加入者すなわち被呼者間の
伝送である。
リンク回路およびリンクを介して別のノードに接続され
ている。リンク回路はリンク上で使用する特定のプロト
コルに従ってセルのパッケージングを行う。交換ノード
に着信するセルは第１のポートにおいて交換ノードに入
り第２のポートからリンク回路を介して別のノードに接
続されたリンク上へ出てゆくことができる。各リンクは
複数の接続に対するセルを運ぶことができ、接続は発呼
加入者すなわち発呼者と被呼加入者すなわち被呼者間の
伝送である。
【０００６】各交換ノードは典型的にいくつかの機能部
を有し、最重要なのはスイッチコアである。スイッチコ
アは本質的にスイッチのポート間のクロスコネクトのよ
うに機能する。スイッチ内部のパスはスイッチの特定の
ポートが一緒に接続されてメッセージは最終的にスイッ
チの入口側からスイッチの出口側へ伝わり、最終的に発
信端末装置から受信端末装置へ伝わることができるよう
に選択的に制御される。米国特許第５，４１８，７８１
号において、スイッチコアのローカルバッファにおいて
受信されスイッチコア内のグローバルバッファへ通され
るパケットのマルチキャストセルはスイッチコアのマル
チキャストポートグループの残りのポートへ転送され
る。
を有し、最重要なのはスイッチコアである。スイッチコ
アは本質的にスイッチのポート間のクロスコネクトのよ
うに機能する。スイッチ内部のパスはスイッチの特定の
ポートが一緒に接続されてメッセージは最終的にスイッ
チの入口側からスイッチの出口側へ伝わり、最終的に発
信端末装置から受信端末装置へ伝わることができるよう
に選択的に制御される。米国特許第５，４１８，７８１
号において、スイッチコアのローカルバッファにおいて
受信されスイッチコア内のグローバルバッファへ通され
るパケットのマルチキャストセルはスイッチコアのマル
チキャストポートグループの残りのポートへ転送され
る。
【０００７】図１はスイッチコア２、複数の入口ポート
１４（１）−１４（３）、および典型的な出口ポート１
６を有する従来技術のＡＴＭ交換装置１０を示す。図１
は３つのチャネル、特にポート１４（１）への第１のチ
ャネルＶＣ−１、ポート１４（２）への第２のチャネル
ＶＣ−２、およびポート１４（３）への第３のチャネル
ＶＣ−３、を介してスイッチ１０へ着信するセルを破線
で示している。同じチャネル上の全セルが同じＶＣもし
くはＶＣＩを有し、例えば、第１のチャネル上のセルは
全てＶＣ−１として示す第１のＶＣを有している。
１４（１）−１４（３）、および典型的な出口ポート１
６を有する従来技術のＡＴＭ交換装置１０を示す。図１
は３つのチャネル、特にポート１４（１）への第１のチ
ャネルＶＣ−１、ポート１４（２）への第２のチャネル
ＶＣ−２、およびポート１４（３）への第３のチャネル
ＶＣ−３、を介してスイッチ１０へ着信するセルを破線
で示している。同じチャネル上の全セルが同じＶＣもし
くはＶＣＩを有し、例えば、第１のチャネル上のセルは
全てＶＣ−１として示す第１のＶＣを有している。
【０００８】図１の実施例では、全てのチャネルＶＣ−
１からＶＣ−３を介した着信セルがスイッチコア１２を
介して同じ出口ポート１６へ切り替えられ最後にチャネ
ルＶＣ−４へ出力される。出口ポート１６において、セ
ルは全て新しいＶＰＩ／ＶＣＩコードを割り当てられ
る。いくつかの着信ＶＣチャネルの同じ発信ＶＣチャネ
ルへの交換は“ＶＣマージング”と呼ばれる。ＶＣマー
ジングの目的は、各送り手および受け手間で別々のＶＣ
を使用するのではなく、同じ受け手に送るべきパケット
を単一のバーチャルチャネル内へ集めることである。そ
れにより、ＡＴＭ網内の所要バーチャルチャネル数が低
減される。
１からＶＣ−３を介した着信セルがスイッチコア１２を
介して同じ出口ポート１６へ切り替えられ最後にチャネ
ルＶＣ−４へ出力される。出口ポート１６において、セ
ルは全て新しいＶＰＩ／ＶＣＩコードを割り当てられ
る。いくつかの着信ＶＣチャネルの同じ発信ＶＣチャネ
ルへの交換は“ＶＣマージング”と呼ばれる。ＶＣマー
ジングの目的は、各送り手および受け手間で別々のＶＣ
を使用するのではなく、同じ受け手に送るべきパケット
を単一のバーチャルチャネル内へ集めることである。そ
れにより、ＡＴＭ網内の所要バーチャルチャネル数が低
減される。
【０００９】セルが全てスイッチコア１２に到着する順
序で送出される場合には、チャネルＶＣ−４の端点にお
いてそれらを分離する方法がない。そのため、ＶＣマー
ジングは出口ポートにおいて完全なパケットを格納して
パケット毎に送出する、すなわち、パケットレベルで多
重化が行われる、ことによりＡＡＬ−５パケットを運ぶ
チャネルにしか有効に作用することができない。
序で送出される場合には、チャネルＶＣ−４の端点にお
いてそれらを分離する方法がない。そのため、ＶＣマー
ジングは出口ポートにおいて完全なパケットを格納して
パケット毎に送出する、すなわち、パケットレベルで多
重化が行われる、ことによりＡＡＬ−５パケットを運ぶ
チャネルにしか有効に作用することができない。
【００１０】したがって、ＶＣマージング操作を効率的
に実施する方法および装置が必要とされており、それが
本発明の目的である。
に実施する方法および装置が必要とされており、それが
本発明の目的である。
【００１１】（概要）
非同期転送モード（ＡＴＭ）交換装置は複数の着信ＶＣ
チャネルに接続されたスイッチコアおよびスイッチコア
からセルを受信するように接続された出口ポートを有し
ている。出口ポートは複数のプリマージＶＣキューおよ
び複数のマージＶＣキューの両方を有している。スイッ
チコアから受信されたセルはそれらの着信ＶＣチャネル
に従って複数のプリマージＶＣキューの中の１つに格納
される。プリマージＶＣキューの１つが完全なセルのパ
ケットを有する時をマージコントローラが決定して、セ
ルのパケットをマージＶＣキューの適切な１つに入れ
る。
チャネルに接続されたスイッチコアおよびスイッチコア
からセルを受信するように接続された出口ポートを有し
ている。出口ポートは複数のプリマージＶＣキューおよ
び複数のマージＶＣキューの両方を有している。スイッ
チコアから受信されたセルはそれらの着信ＶＣチャネル
に従って複数のプリマージＶＣキューの中の１つに格納
される。プリマージＶＣキューの１つが完全なセルのパ
ケットを有する時をマージコントローラが決定して、セ
ルのパケットをマージＶＣキューの適切な１つに入れ
る。
【００１２】一実施例において、複数のプリマージＶＣ
キューおよびマージＶＣキューは各々が別々に結合され
たリストとして共通メモリ内に格納される。マージコン
トローラはパケットを格納するプリマージリンクリスト
をマージＶＣキューを形成するリンクリストに結合する
ことによりセルの完全なパケットを適切なマージＶＣキ
ュー内へ入れる。
キューおよびマージＶＣキューは各々が別々に結合され
たリストとして共通メモリ内に格納される。マージコン
トローラはパケットを格納するプリマージリンクリスト
をマージＶＣキューを形成するリンクリストに結合する
ことによりセルの完全なパケットを適切なマージＶＣキ
ュー内へ入れる。
【００１３】（図面の詳細な説明）
以下の説明では、限定はしないが説明の目的で、本発明
を完全に理解するために特定のアーキテクチュア、イン
ターフェイス、技術等の特定の詳細について説明する。
しかしながら、当業者ならば本発明はこれらの特定の詳
細から逸脱する他の実施例でも実施できることがお判り
であろう。また、不要な詳細により本発明の説明が判り
にくくならないように、既知の装置、回路、および方法
の詳細な説明は省かれている。
を完全に理解するために特定のアーキテクチュア、イン
ターフェイス、技術等の特定の詳細について説明する。
しかしながら、当業者ならば本発明はこれらの特定の詳
細から逸脱する他の実施例でも実施できることがお判り
であろう。また、不要な詳細により本発明の説明が判り
にくくならないように、既知の装置、回路、および方法
の詳細な説明は省かれている。
【００１４】図２は、単にＡＴＭスイッチとも呼ばれ
る、本発明の実施例に従ったＡＴＭ交換装置１００の略
図である。ＡＴＭスイッチは複数の入口ポート１１４
（１）−１１４（３）および出口ポート１１６が接続さ
れるスイッチコア１１２を有する。説明を簡単にするた
めに、３つの入口ポート１１４および１つの出口ポート
１１６しか示されていないが、実際には多くの入口ポー
トおよび出口ポートがあることをお判り願いたい。
る、本発明の実施例に従ったＡＴＭ交換装置１００の略
図である。ＡＴＭスイッチは複数の入口ポート１１４
（１）−１１４（３）および出口ポート１１６が接続さ
れるスイッチコア１１２を有する。説明を簡単にするた
めに、３つの入口ポート１１４および１つの出口ポート
１１６しか示されていないが、実際には多くの入口ポー
トおよび出口ポートがあることをお判り願いたい。
【００１５】図１と同様に、図２には３つのチャネル、
特にポート１１４（１）への第１のチャネルＶＣ−１、
ポート１１４（２）への第２のチャネルＶＣ−２、およ
びポートＶＣ−３への第３のチャネルＶＣ−３、を介し
てスイッチ１００へ着信するセルが破線で示されてい
る。同じチャネル上の全セルが同じＶＣもしくはＶＣＩ
を有し、例えば、第１のチャネル上のセルは全てＶＣ−
１として示す第１のＶＣを有している。
特にポート１１４（１）への第１のチャネルＶＣ−１、
ポート１１４（２）への第２のチャネルＶＣ−２、およ
びポートＶＣ−３への第３のチャネルＶＣ−３、を介し
てスイッチ１００へ着信するセルが破線で示されてい
る。同じチャネル上の全セルが同じＶＣもしくはＶＣＩ
を有し、例えば、第１のチャネル上のセルは全てＶＣ−
１として示す第１のＶＣを有している。
【００１６】スイッチコア１１２は多くの出口ポートへ
セルを送り、その中の出口ポート１１６が一例として図
示されている。出口ポート１１６は図示せぬリンクイン
ターフェイス回路を介して発信リンク１２０に接続され
ている。図２に示す特定の実施例では、出口ポート１１
６はメモリ１３０およびマージコントローラ１３２を含
んでいる。メモリ１３０はランダムアクセスメモリ（Ｒ
ＡＭ）等の任意適切な記憶手段とすることができる。図
２の例では、マージコントローラ１３２はマイクロプロ
セッサである。
セルを送り、その中の出口ポート１１６が一例として図
示されている。出口ポート１１６は図示せぬリンクイン
ターフェイス回路を介して発信リンク１２０に接続され
ている。図２に示す特定の実施例では、出口ポート１１
６はメモリ１３０およびマージコントローラ１３２を含
んでいる。メモリ１３０はランダムアクセスメモリ（Ｒ
ＡＭ）等の任意適切な記憶手段とすることができる。図
２の例では、マージコントローラ１３２はマイクロプロ
セッサである。
【００１７】出口ポート１１６のメモリ１３０は複数の
ＶＣマージキューおよび複数のプリマージＶＣキューを
含んでいる。簡単にするために、１つのＶＣマージキュ
ー１４０と３つのプリマージＶＣキュー１４４（１）か
ら１４４（３）しか図示されていない。各プリマージＶ
Ｃキュー１４４は対とされた着信ＶＣチャネルに対応す
る。セルがスイッチコア１１２から出口ポート１１６に
より受信されると、マージコントローラ１３２はセルを
その着信ＶＣに従ってプリマージＶＣマージキュー１４
４（１）から１４４（３）の１つへ向ける。例えば、チ
ャネルＶＣ−１を介して受信されるセルはマージコント
ローラ１３２によりプリマージＶＣキュー１４４（１）
へ向けられ、チャネルＶＣ−２を介して受信されるセル
はマージコントローラ１３２によりプリマージＶＣキュ
ー１４４（２）へ向けられ、以下同様である。
ＶＣマージキューおよび複数のプリマージＶＣキューを
含んでいる。簡単にするために、１つのＶＣマージキュ
ー１４０と３つのプリマージＶＣキュー１４４（１）か
ら１４４（３）しか図示されていない。各プリマージＶ
Ｃキュー１４４は対とされた着信ＶＣチャネルに対応す
る。セルがスイッチコア１１２から出口ポート１１６に
より受信されると、マージコントローラ１３２はセルを
その着信ＶＣに従ってプリマージＶＣマージキュー１４
４（１）から１４４（３）の１つへ向ける。例えば、チ
ャネルＶＣ−１を介して受信されるセルはマージコント
ローラ１３２によりプリマージＶＣキュー１４４（１）
へ向けられ、チャネルＶＣ−２を介して受信されるセル
はマージコントローラ１３２によりプリマージＶＣキュ
ー１４４（２）へ向けられ、以下同様である。
【００１８】マージコントローラ１３２はスイッチコア
１１２から出口ポート１１６へ出力されるセルの着信Ｖ
Ｃチャネルを知っている。各セルはチャネル識別子、例
えば、実際のＡＴＭセルにプリペンド（ｐｒｅｐｅｎ
ｄ）されている１６ビットを運ぶ。この点について、入
口ポートは各セルをルーティング情報（例えば、スイッ
チコア内でどの出口ポートへセルを交換しなければなら
ないか）および出口ポートがセルを識別するのに使用す
るチャネル識別子でプリペンドする。チャネル識別子は
着信セルのＶＰＩおよびＶＣＩフィールドから引き出さ
れる。
１１２から出口ポート１１６へ出力されるセルの着信Ｖ
Ｃチャネルを知っている。各セルはチャネル識別子、例
えば、実際のＡＴＭセルにプリペンド（ｐｒｅｐｅｎ
ｄ）されている１６ビットを運ぶ。この点について、入
口ポートは各セルをルーティング情報（例えば、スイッ
チコア内でどの出口ポートへセルを交換しなければなら
ないか）および出口ポートがセルを識別するのに使用す
るチャネル識別子でプリペンドする。チャネル識別子は
着信セルのＶＰＩおよびＶＣＩフィールドから引き出さ
れる。
【００１９】全体パケットがプリマージキュー１４４内
で組み立てられていることをマージコントローラ１３２
が確認するまで、各プリマージキュー１４４内にセルが
集められる。プリマージキュー１４４内で完全なパケッ
トが組み立てられていると、完全なパケットはマージＶ
Ｃキュー１４０内へ移される。
で組み立てられていることをマージコントローラ１３２
が確認するまで、各プリマージキュー１４４内にセルが
集められる。プリマージキュー１４４内で完全なパケッ
トが組み立てられていると、完全なパケットはマージＶ
Ｃキュー１４０内へ移される。
【００２０】図５Ａ−図５Ｆについて後述するように、
マージＶＣキュー１４０はメモリ１３０内のリンクリス
トであり複数のプリマージＶＣキューは各々がメモリ１
３０内の別々のリンクリストである。マージコントロー
ラ１３２はプリマージＶＣキュー１４４の選択された１
つのリンクリストをＶＣキュー１４０を形成するリンク
リストと結合することにより、プリマージＶＣキュー１
４４の選択された１つの中のセルの完全なパケットをマ
ージＶＣキュー１４０へ入れる。
マージＶＣキュー１４０はメモリ１３０内のリンクリス
トであり複数のプリマージＶＣキューは各々がメモリ１
３０内の別々のリンクリストである。マージコントロー
ラ１３２はプリマージＶＣキュー１４４の選択された１
つのリンクリストをＶＣキュー１４０を形成するリンク
リストと結合することにより、プリマージＶＣキュー１
４４の選択された１つの中のセルの完全なパケットをマ
ージＶＣキュー１４０へ入れる。
【００２１】各プリマージＶＣキュー１４４およびＶＣ
キュー１４０がそれに関連する１組の制御語を有する。
図２に示すように、これらの制御語もメモリ１３０内に
格納される。例えば、マージＶＣキュー１４０は制御語
のセット１５０を有しプリマージＶＣキュー１４４
（１）−１４４（３）は制御語の対応するセット１５４
（１）−１５４（３）を有する。各プリマージＶＣキュ
ー１４４に対してセット１５４内に含まれる制御語が表
１により説明される。マージＶＣキュー１４０に対して
セット１５０に含まれる制御語は表１により説明され
る。
キュー１４０がそれに関連する１組の制御語を有する。
図２に示すように、これらの制御語もメモリ１３０内に
格納される。例えば、マージＶＣキュー１４０は制御語
のセット１５０を有しプリマージＶＣキュー１４４
（１）−１４４（３）は制御語の対応するセット１５４
（１）−１５４（３）を有する。各プリマージＶＣキュ
ー１４４に対してセット１５４内に含まれる制御語が表
１により説明される。マージＶＣキュー１４０に対して
セット１５０に含まれる制御語は表１により説明され
る。
【００２２】
【表１】
【００２３】
【表２】
【００２４】プリマージキュー１４４およびマージＶＣ
キュー１４０内の各セルがそれに関連するポインタ“Ｎ
ｅｘｔ”を有している。ポインタ“Ｎｅｘｔ”は対応す
るキュー内のセルに続く次のセルのアドレスであるかあ
るいはそれを指示する。
キュー１４０内の各セルがそれに関連するポインタ“Ｎ
ｅｘｔ”を有している。ポインタ“Ｎｅｘｔ”は対応す
るキュー内のセルに続く次のセルのアドレスであるかあ
るいはそれを指示する。
【００２５】前記したことに関して、図５Ａ−図５Ｆは
本発明の操作シナリオの例に従ったメモリ１３０の一部
の異なる時間におけるコンテンツを示している。図５Ａ
−図５Ｆの各図において、メモリ１３０は第１の記憶場
所Ｌ０、第２の記憶場所Ｌ１、等のセル記憶場所にセグ
メント化されて示されている。各記憶場所はその右下隅
に関連する“Ｎｅｘｔ”ポインタを有するものとして示
されている。図５Ａにおいて、参照文字Ｎは場所Ｌ２に
格納されるセルＣ１に対する“Ｎｅｘｔ”ポインタを示
すのに利用されている。セルＣ１に対する“Ｎｅｘｔ”
ポインタはリンクリストにおいてセルＣ１には場所Ｌ４
を有するセル、すなわちセルＣ２、が続くことを示して
いる。
本発明の操作シナリオの例に従ったメモリ１３０の一部
の異なる時間におけるコンテンツを示している。図５Ａ
−図５Ｆの各図において、メモリ１３０は第１の記憶場
所Ｌ０、第２の記憶場所Ｌ１、等のセル記憶場所にセグ
メント化されて示されている。各記憶場所はその右下隅
に関連する“Ｎｅｘｔ”ポインタを有するものとして示
されている。図５Ａにおいて、参照文字Ｎは場所Ｌ２に
格納されるセルＣ１に対する“Ｎｅｘｔ”ポインタを示
すのに利用されている。セルＣ１に対する“Ｎｅｘｔ”
ポインタはリンクリストにおいてセルＣ１には場所Ｌ４
を有するセル、すなわちセルＣ２、が続くことを示して
いる。
【００２６】図３Ａおよび図３Ｂは本発明に従って出口
ポート１１６により実施される基本ステップを示す。ス
テップ３−１はスイッチコア１１２からセルを得る出口
ポート１１６を示す。スイッチコア１１２からセルが得
られる場合、セルはその着信チャネル番号（例えば、Ｖ
Ｃ−１，ＶＣ−２，等であるか）およびパケットの最後
のセルであるかの表示も含んでいる。着信チャネル番号
に基づいて、ステップ３−２においてマージコントロー
ラ１３２は適切なプリマージＶＣキュー１４４を選択す
る。
ポート１１６により実施される基本ステップを示す。ス
テップ３−１はスイッチコア１１２からセルを得る出口
ポート１１６を示す。スイッチコア１１２からセルが得
られる場合、セルはその着信チャネル番号（例えば、Ｖ
Ｃ−１，ＶＣ−２，等であるか）およびパケットの最後
のセルであるかの表示も含んでいる。着信チャネル番号
に基づいて、ステップ３−２においてマージコントロー
ラ１３２は適切なプリマージＶＣキュー１４４を選択す
る。
【００２７】プリマージＶＣキュー１４４の適切な１つ
がステップ３−２で選択されておれば、ステップ３−３
においてセルを書き込むことができるメモリ１３０内の
空き場所が決定される。メモリ１３０は全てのキューに
共通であり、全ての未使用位置がアイドルキュー内へ結
合される。セルは到着すると、このアイドルキュー内の
第１のバッファ内に配置され、次に右プリマージＶＣキ
ューへ結合される（かつアイドルキューから結合解除さ
れる）。
がステップ３−２で選択されておれば、ステップ３−３
においてセルを書き込むことができるメモリ１３０内の
空き場所が決定される。メモリ１３０は全てのキューに
共通であり、全ての未使用位置がアイドルキュー内へ結
合される。セルは到着すると、このアイドルキュー内の
第１のバッファ内に配置され、次に右プリマージＶＣキ
ューへ結合される（かつアイドルキューから結合解除さ
れる）。
【００２８】ステップ３−４において、メモリ１３０内
の空き場所へ書き込まれたばかりのセルが選択されたプ
リマージキュー１４４に結合される。ステップ３−５に
おいて、書き込んだばかりのセルの場所がＴａｉｌ ｉ
ｎポインタにより表示される。
の空き場所へ書き込まれたばかりのセルが選択されたプ
リマージキュー１４４に結合される。ステップ３−５に
おいて、書き込んだばかりのセルの場所がＴａｉｌ ｉ
ｎポインタにより表示される。
【００２９】ステップ３−６において、マージコントロ
ーラ１３２は選択されたプリマージＶＣキュー１４４が
前に空きであったか（すなわち、書き込んだばかりのセ
ルの書き込みに対して空きであったか）を確認する。そ
れはＣｏｕｎｔ ｉｎ値を読み出して行われる。ステッ
プ３−６における確認が肯定的であれば、ステップ３−
７においてマージコントローラ１３２は選択されたプリ
マージキュー１４４のＨｅａｄ ｉｎポインタ（図２の
セット１５４の制御語参照）を書き込んだばかりのセル
の位置（例えば、場所）にセットする。したがって、ス
テップ３−７は本質的に選択されたプリマージＶＣキュ
ーの開始を書き込んだばかりのセルにより占有される場
所にセットする。
ーラ１３２は選択されたプリマージＶＣキュー１４４が
前に空きであったか（すなわち、書き込んだばかりのセ
ルの書き込みに対して空きであったか）を確認する。そ
れはＣｏｕｎｔ ｉｎ値を読み出して行われる。ステッ
プ３−６における確認が肯定的であれば、ステップ３−
７においてマージコントローラ１３２は選択されたプリ
マージキュー１４４のＨｅａｄ ｉｎポインタ（図２の
セット１５４の制御語参照）を書き込んだばかりのセル
の位置（例えば、場所）にセットする。したがって、ス
テップ３−７は本質的に選択されたプリマージＶＣキュ
ーの開始を書き込んだばかりのセルにより占有される場
所にセットする。
【００３０】選択されたプリマージＶＣキュー１４４が
予め空でなければ（カウンタ値＝０で示される）、ステ
ップ３−８においてマージコントローラ１３２は書き込
んだばかりのセルがパケット内の最後のセルであるかど
うかを確認する。各パケットの最後のセルは００１もし
くは０１１に符号化されたそのＰＴＩ−フィールドを有
する。ＰＩフィールドはＡＴＭセルヘッダービット１−
８番の第４オクテット内のビット２−４であり、ビット
８が最初に伝送される。
予め空でなければ（カウンタ値＝０で示される）、ステ
ップ３−８においてマージコントローラ１３２は書き込
んだばかりのセルがパケット内の最後のセルであるかど
うかを確認する。各パケットの最後のセルは００１もし
くは０１１に符号化されたそのＰＴＩ−フィールドを有
する。ＰＩフィールドはＡＴＭセルヘッダービット１−
８番の第４オクテット内のビット２−４であり、ビット
８が最初に伝送される。
【００３１】書き込んだばかりのセルがパケットを完成
させない場合には、ステップ３−９および３−１０が実
行された後でマージコントローラ１３２はステップ３−
１において別のセルの受信を待機する。ステップ３−９
において、マージコントローラ１３２は選択されたプリ
マージＶＣキューに対するＴａｉｌ ｉｎポインタを書
き込んだばかりのセルの場所にセットする。ステップ３
−１０において、選択されたプリマージＶＣキューに対
するセルカウンタＣｏｕｎｔ ｉｎが増分されて書き込
んだばかりのセルの包含を考慮にいれる。
させない場合には、ステップ３−９および３−１０が実
行された後でマージコントローラ１３２はステップ３−
１において別のセルの受信を待機する。ステップ３−９
において、マージコントローラ１３２は選択されたプリ
マージＶＣキューに対するＴａｉｌ ｉｎポインタを書
き込んだばかりのセルの場所にセットする。ステップ３
−１０において、選択されたプリマージＶＣキューに対
するセルカウンタＣｏｕｎｔ ｉｎが増分されて書き込
んだばかりのセルの包含を考慮にいれる。
【００３２】図３Ｂのステップは選択されたプリマージ
ＶＣキュー１４４内でパケットが完全に組み立てられて
いることをマージコントローラ１３２が確認している時
に実行される。ステップ３−１１において、選択された
プリマージＶＣキュー１４４に対してマージコントロー
ラ１３２はＯｕｔ ＶＣポインタ値を使用して複数のＶ
Ｃマージキューのどれに新しいパケットを結合すべきか
を決定する。この点について、１つのＶＣマージキュー
１４０しか図示されていないが、実際上このようなＶＣ
マージキューは沢山ある。特定のプリマージＶＣキュー
に対するＯｕｔ ＶＣポインタの値は複数のＶＣマージキ
ューのどれにパケットが向けられるかを決定する。
ＶＣキュー１４４内でパケットが完全に組み立てられて
いることをマージコントローラ１３２が確認している時
に実行される。ステップ３−１１において、選択された
プリマージＶＣキュー１４４に対してマージコントロー
ラ１３２はＯｕｔ ＶＣポインタ値を使用して複数のＶ
Ｃマージキューのどれに新しいパケットを結合すべきか
を決定する。この点について、１つのＶＣマージキュー
１４０しか図示されていないが、実際上このようなＶＣ
マージキューは沢山ある。特定のプリマージＶＣキュー
に対するＯｕｔ ＶＣポインタの値は複数のＶＣマージキ
ューのどれにパケットが向けられるかを決定する。
【００３３】ステップ３−１２において、マージコント
ローラ１３２はマージＶＣキュー１４０の長さがゼロで
あるかどうかを確認する。それはセット１５０内の制御
語長の値を調べて達成される（図２参照）。ステップ３
−１２の確認が肯定的であれば、ステップ３−１３にお
いてマージコントローラ１３２はマージＶＣキュー１４
０のＨｅａｄ Ｏｕｔポインタを選択されたプリマージ
ＶＣキュー１４４のＨｅａｄ ｉｎポインタに等しくセ
ットする。
ローラ１３２はマージＶＣキュー１４０の長さがゼロで
あるかどうかを確認する。それはセット１５０内の制御
語長の値を調べて達成される（図２参照）。ステップ３
−１２の確認が肯定的であれば、ステップ３−１３にお
いてマージコントローラ１３２はマージＶＣキュー１４
０のＨｅａｄ Ｏｕｔポインタを選択されたプリマージ
ＶＣキュー１４４のＨｅａｄ ｉｎポインタに等しくセ
ットする。
【００３４】マージＶＣキュー１４０が空ではないと仮
定すると、ステップ３−１４においてマージコントロー
ラ１３２は現在マージＶＣキュー１４０内の最後のセル
であるセルに対する“Ｎｅｘｔ”ポインタをプリマージ
ＶＣキュー１４４に対するＨｅａｄ ｉｎポインタの値
に等しくセットする。現在最後のセルはＴａｉｌ ｏｕ
ｔポインタの値を読み出して見つけ出される。ステップ
３−１４は前にマージＶＣキュー１４０内の最後のセル
であったセルの“Ｎｅｘｔ”ポインタに選択されたプリ
マージＶＣキュー１４４内の完全なパケットの最初のセ
ルを指示させることにより、プリマージＶＣキュー内の
完全なパケットをマージＶＣキューに有効に結合する。
定すると、ステップ３−１４においてマージコントロー
ラ１３２は現在マージＶＣキュー１４０内の最後のセル
であるセルに対する“Ｎｅｘｔ”ポインタをプリマージ
ＶＣキュー１４４に対するＨｅａｄ ｉｎポインタの値
に等しくセットする。現在最後のセルはＴａｉｌ ｏｕ
ｔポインタの値を読み出して見つけ出される。ステップ
３−１４は前にマージＶＣキュー１４０内の最後のセル
であったセルの“Ｎｅｘｔ”ポインタに選択されたプリ
マージＶＣキュー１４４内の完全なパケットの最初のセ
ルを指示させることにより、プリマージＶＣキュー内の
完全なパケットをマージＶＣキューに有効に結合する。
【００３５】ステップ３−１４もしくはステップ３−１
３が完了すると、ステップ３−１５においてマージコン
トローラ１３２はマージＶＣキュー１４０のＴａｉｌ
ｏｕｔポインタを選択されたプリマージＶＣキュー１４
４内の書き込んだばかりのセルの場所にセットする。ス
テップ３−１５はマージＶＣキュー１４０の終りが現在
選択されたプリマージＶＣキュー１４４の終りであるこ
とを有効に示す。
３が完了すると、ステップ３−１５においてマージコン
トローラ１３２はマージＶＣキュー１４０のＴａｉｌ
ｏｕｔポインタを選択されたプリマージＶＣキュー１４
４内の書き込んだばかりのセルの場所にセットする。ス
テップ３−１５はマージＶＣキュー１４０の終りが現在
選択されたプリマージＶＣキュー１４４の終りであるこ
とを有効に示す。
【００３６】ステップ３−１６において、マージコント
ローラ１３２は選択されたプリマージＶＣキュー１４４
に対するセルカウンタ（Ｃｏｕｎｔ ｉｎ）をマージＶ
Ｃキュー１４０に対する長さカウンタ（Ｌｅｎｇｔｈ）
に加え、マージＶＣキュー１４０に対して長さカウンタ
（Ｌｅｎｇｔｈ）を更新する。次に、ステップ３−１７
において、選択されたプリマージＶＣキュー１４４から
の完全なパケットの読出しにより選択されたプリマージ
ＶＣキュー１４４が空となるため、マージコントローラ
１３２は選択されたプリマージＶＣキュー１４４に対し
てセルカウンタ（Ｃｏｕｎｔ ｉｎ）をクリヤする。完
全なパケットがこのようにマージＶＣキュー１４０内へ
マージされていると、ステップ３−１８においてマージ
コントローラ１３２はスイッチコア１１２からのその後
のセルを待機する。
ローラ１３２は選択されたプリマージＶＣキュー１４４
に対するセルカウンタ（Ｃｏｕｎｔ ｉｎ）をマージＶ
Ｃキュー１４０に対する長さカウンタ（Ｌｅｎｇｔｈ）
に加え、マージＶＣキュー１４０に対して長さカウンタ
（Ｌｅｎｇｔｈ）を更新する。次に、ステップ３−１７
において、選択されたプリマージＶＣキュー１４４から
の完全なパケットの読出しにより選択されたプリマージ
ＶＣキュー１４４が空となるため、マージコントローラ
１３２は選択されたプリマージＶＣキュー１４４に対し
てセルカウンタ（Ｃｏｕｎｔ ｉｎ）をクリヤする。完
全なパケットがこのようにマージＶＣキュー１４０内へ
マージされていると、ステップ３−１８においてマージ
コントローラ１３２はスイッチコア１１２からのその後
のセルを待機する。
【００３７】図３Ａおよび／もしくは図３Ｂのステップ
はスイッチコア１１２から得られる各セルに対してマー
ジコントローラ１３２により実施されるのが適切であ
る。図３Ａおよび図３Ｂのステップが実行される任意特
定のセルに対する“選択された”プリマージＶＣキュー
１４４はどのプリマージＶＣキュー１４４であるかは、
前記したように、そのセルに対する着信ＶＣチャネルに
よって決まる。
はスイッチコア１１２から得られる各セルに対してマー
ジコントローラ１３２により実施されるのが適切であ
る。図３Ａおよび図３Ｂのステップが実行される任意特
定のセルに対する“選択された”プリマージＶＣキュー
１４４はどのプリマージＶＣキュー１４４であるかは、
前記したように、そのセルに対する着信ＶＣチャネルに
よって決まる。
【００３８】図４Ａ−図４Ｆは前記した図３Ａおよび図
３Ｂのステップに従った本発明のＡＴＭスイッチ１１０
の動作シナリオの例を示す。出口ポート１１６の一部を
示す図４Ａ−図４Ｆは出口ポート１１６のメモリ１３０
の一部を示す図５Ａ−図５Ｆにそれぞれ相関されてい
る。図４Ａおよび図５Ａに示す最初の時間に、マージＶ
Ｃキュー１４０は内部に格納されたセルＣ１およびＣ２
を有し、プリマージＶＣキュー１４４（２）および１４
４（３）は、それぞれ、内部に格納されたセルＣ３およ
びＣ４を有する。前記したように、セルＣ１の“Ｎｅｘ
ｔ”ポインタＮはセルＣ２の場所、すなわち、セルＣ２
のセルＣ１との結合によりマージＶＣキュー１４０が形
成される場所Ｌ４を指示する。
３Ｂのステップに従った本発明のＡＴＭスイッチ１１０
の動作シナリオの例を示す。出口ポート１１６の一部を
示す図４Ａ−図４Ｆは出口ポート１１６のメモリ１３０
の一部を示す図５Ａ−図５Ｆにそれぞれ相関されてい
る。図４Ａおよび図５Ａに示す最初の時間に、マージＶ
Ｃキュー１４０は内部に格納されたセルＣ１およびＣ２
を有し、プリマージＶＣキュー１４４（２）および１４
４（３）は、それぞれ、内部に格納されたセルＣ３およ
びＣ４を有する。前記したように、セルＣ１の“Ｎｅｘ
ｔ”ポインタＮはセルＣ２の場所、すなわち、セルＣ２
のセルＣ１との結合によりマージＶＣキュー１４０が形
成される場所Ｌ４を指示する。
【００３９】図４Ｂおよび図５Ｂはスイッチコア１１２
から入るセルＣ５を示し、その着信ＶＣのためにプリマ
ージＶＣキュー１４４（１）内に格納される。たまたま
メモリ１３０内の空リストポインタは場所Ｌ０を指示
し、その結果セルＣ５がメモリ１３０の場所Ｌ０に格納
されるにすぎない。
から入るセルＣ５を示し、その着信ＶＣのためにプリマ
ージＶＣキュー１４４（１）内に格納される。たまたま
メモリ１３０内の空リストポインタは場所Ｌ０を指示
し、その結果セルＣ５がメモリ１３０の場所Ｌ０に格納
されるにすぎない。
【００４０】図４Ｃおよび図５Ｃはその後のセルＣ６の
受信およびプリマージＶＣキュー１４４（１）内への格
納を示す。セルＣ６はメモリ１３０内の次の空場所、す
なわち、場所Ｌ１に格納される。セルＣ６がプリマージ
ＶＣキュー１４４（１）内に結合されるように、図３Ａ
のステップ３−５に従ってセルＣ５に対する“Ｎｅｘ
ｔ”ポインタにセルＣ６の場所、すなわち、場所Ｌ１が
ロードされる。
受信およびプリマージＶＣキュー１４４（１）内への格
納を示す。セルＣ６はメモリ１３０内の次の空場所、す
なわち、場所Ｌ１に格納される。セルＣ６がプリマージ
ＶＣキュー１４４（１）内に結合されるように、図３Ａ
のステップ３−５に従ってセルＣ５に対する“Ｎｅｘ
ｔ”ポインタにセルＣ６の場所、すなわち、場所Ｌ１が
ロードされる。
【００４１】図４Ｄおよび図５Ｄはその後のセルＣ７の
受信およびプリマージＶＣキュー１４４（２）内への格
納を示す。セルＣ７はメモリ１３０内の空場所、すなわ
ち、場所Ｌ３に格納され、空場所はアイドルリストに従
って決定される。セルＣ７はＶＣチャネルＶＣ−２に対
応する着信ＶＣを有するためプリマージＶＣキュー１４
４（２）内に格納されていた。したがって、スイッチコ
ア１１２から受信するセルは必ずしも全てが同じプリマ
ージＶＣキュー１４４内に連続して格納はされないこと
がお判りであろう。セルＣ７がプリマージＶＣキュー１
４４（２）内に結合されるよう、セルＣ３に対する“Ｎ
ｅｘｔ”ポインタにセルＣ７の場所、すなわち、場所Ｌ
３がロードされる。
受信およびプリマージＶＣキュー１４４（２）内への格
納を示す。セルＣ７はメモリ１３０内の空場所、すなわ
ち、場所Ｌ３に格納され、空場所はアイドルリストに従
って決定される。セルＣ７はＶＣチャネルＶＣ−２に対
応する着信ＶＣを有するためプリマージＶＣキュー１４
４（２）内に格納されていた。したがって、スイッチコ
ア１１２から受信するセルは必ずしも全てが同じプリマ
ージＶＣキュー１４４内に連続して格納はされないこと
がお判りであろう。セルＣ７がプリマージＶＣキュー１
４４（２）内に結合されるよう、セルＣ３に対する“Ｎ
ｅｘｔ”ポインタにセルＣ７の場所、すなわち、場所Ｌ
３がロードされる。
【００４２】図４Ｅおよび図５Ｅはその後のセルＣ８の
受信およびプリマージＶＣキュー１４４（１）内への格
納を示す。セルＣ８はメモリ１３０内の次の空場所、す
なわち、場所Ｌ５に格納される。セルＣ８がプリマージ
ＶＣキュー１４４（１）内に結合されるように、セルＣ
６に対する“Ｎｅｘｔ”ポインタにセルＣ８の場所、す
なわち、場所Ｌ５がロードされる。
受信およびプリマージＶＣキュー１４４（１）内への格
納を示す。セルＣ８はメモリ１３０内の次の空場所、す
なわち、場所Ｌ５に格納される。セルＣ８がプリマージ
ＶＣキュー１４４（１）内に結合されるように、セルＣ
６に対する“Ｎｅｘｔ”ポインタにセルＣ８の場所、す
なわち、場所Ｌ５がロードされる。
【００４３】図４Ｅに示すように、セルＣ５，Ｃ６およ
びＣ８からなる全体パケットＰがプリマージＶＣキュー
１４４（１）内に組み立てられていることがマージコン
トローラ１３２により確認される。したがって、図４Ｆ
および図５Ｆに示すように、マージコントローラ１３２
はプリマージＶＣキュー１４４（１）をマージＶＣキュ
ー１４０に結合する。
びＣ８からなる全体パケットＰがプリマージＶＣキュー
１４４（１）内に組み立てられていることがマージコン
トローラ１３２により確認される。したがって、図４Ｆ
および図５Ｆに示すように、マージコントローラ１３２
はプリマージＶＣキュー１４４（１）をマージＶＣキュ
ー１４０に結合する。
【００４４】マージＶＣキュー１４０内にセルＣ５，Ｃ
６およびＣ８を包含することにより図４Ｆにプリマージ
ＶＣキュー１４４（１）のマージＶＣキュー１４０との
結合を示し、また例えばキュー１４４（１）内の第１の
セルの場所、すなわち、場所Ｌ０を前にキュー１４０内
の最後のセルであったセル、すなわち、セルＣ２、の
“Ｎｅｘｔ”ポインタ内へロードすることにより図５Ｆ
に示す。
６およびＣ８を包含することにより図４Ｆにプリマージ
ＶＣキュー１４４（１）のマージＶＣキュー１４０との
結合を示し、また例えばキュー１４４（１）内の第１の
セルの場所、すなわち、場所Ｌ０を前にキュー１４０内
の最後のセルであったセル、すなわち、セルＣ２、の
“Ｎｅｘｔ”ポインタ内へロードすることにより図５Ｆ
に示す。
【００４５】複数のマージＶＣキューの中の正しいマー
ジＶＣキュー、例えば、本例におけるＶＣマージキュー
１４０、内にセルが格納された後で、スケジューラすな
わちセレクタが各マージキューＶＣキューから一時に１
つのセルを取り出して（例えば、ラウンドロビン法で）
発信リンク上へ送出することができる。そうする場合に
は、新しいＶＰＩ／ＶＣＩ値がセルへ割り当てられ、特
定のマージＶＣキューからの全てのセルに対して同じ値
が割り当てられる。あるいは、入口ポートにより新しい
ＶＰＩ／ＶＣＯ値を供給してそれが出口ポートに到着す
る時に既にセル内へ挿入されているようにすることがで
きる。セルが送出されておれば、メモリ１３０内の対応
する位置がアイドルキューへ戻される、すなわち、アイ
ドルキュー内の前の最後のセルのＮｅｘｔポインタをそ
れを指示するようにセットする。
ジＶＣキュー、例えば、本例におけるＶＣマージキュー
１４０、内にセルが格納された後で、スケジューラすな
わちセレクタが各マージキューＶＣキューから一時に１
つのセルを取り出して（例えば、ラウンドロビン法で）
発信リンク上へ送出することができる。そうする場合に
は、新しいＶＰＩ／ＶＣＩ値がセルへ割り当てられ、特
定のマージＶＣキューからの全てのセルに対して同じ値
が割り当てられる。あるいは、入口ポートにより新しい
ＶＰＩ／ＶＣＯ値を供給してそれが出口ポートに到着す
る時に既にセル内へ挿入されているようにすることがで
きる。セルが送出されておれば、メモリ１３０内の対応
する位置がアイドルキューへ戻される、すなわち、アイ
ドルキュー内の前の最後のセルのＮｅｘｔポインタをそ
れを指示するようにセットする。
【００４６】本発明に従って、スイッチコア１１２から
到着するセルはその着信内部チャネル番号（ＶＣ）に基
づいて複数のプリマージＶＣキュー１４４の１つへ入れ
られる。セルヘッダー内の指定ビットにより表示される
ように、パケットの最後のセルがプリマージＶＣキュー
１４４内に受信されている場合には、マージコントロー
ラ１３２は完全なパケットを出口ポート１１６から出力
するためにマージＶＣキュー１４０へ移す。各発信チャ
ネルに対して１つのマージＶＣキュー１４０があり、任
意の発信チャネルに対してセルはそのチャネルに対して
マージＶＣキュー１４０内に格納される順序で送出され
るようにされる、すなわち、一時に１つの完全なパケッ
トが送出される。
到着するセルはその着信内部チャネル番号（ＶＣ）に基
づいて複数のプリマージＶＣキュー１４４の１つへ入れ
られる。セルヘッダー内の指定ビットにより表示される
ように、パケットの最後のセルがプリマージＶＣキュー
１４４内に受信されている場合には、マージコントロー
ラ１３２は完全なパケットを出口ポート１１６から出力
するためにマージＶＣキュー１４０へ移す。各発信チャ
ネルに対して１つのマージＶＣキュー１４０があり、任
意の発信チャネルに対してセルはそのチャネルに対して
マージＶＣキュー１４０内に格納される順序で送出され
るようにされる、すなわち、一時に１つの完全なパケッ
トが送出される。
【００４７】好ましい実施例について本発明を詳細に図
示し説明してきたが、当業者ならば発明の範囲を逸脱す
ることなく形式および詳細をさまざまに変更できること
がお判りであろう。 ［図面の簡単な説明］ 本発明の前記および他の目的、特徴、および利点はさま
ざまな図面を通して参照文字は同じ部品を表す添付図に
示す好ましい実施例の下記のより詳細な説明から明らか
となる。図面は必ずしも縮尺どおりではなく、本発明の
原理を例示するために強調されている。
示し説明してきたが、当業者ならば発明の範囲を逸脱す
ることなく形式および詳細をさまざまに変更できること
がお判りであろう。 ［図面の簡単な説明］ 本発明の前記および他の目的、特徴、および利点はさま
ざまな図面を通して参照文字は同じ部品を表す添付図に
示す好ましい実施例の下記のより詳細な説明から明らか
となる。図面は必ずしも縮尺どおりではなく、本発明の
原理を例示するために強調されている。
【図１】従来技術のＡＴＭ交換装置の略図。
【図２】本発明の実施例に従ったＡＴＭ交換装置の略
図。
図。
【図３】図３Ａおよび図３Ｂの関係を示す略線図。
【図３Ａ】プリマージキューに関して図２のＡＴＭ交換
装置の出口ポートで実施される操作を示すフロー図。
装置の出口ポートで実施される操作を示すフロー図。
【図３Ｂ】プリマージキューに関して図２のＡＴＭ交換
装置の出口ポートで実施される操作を示すフロー図。
装置の出口ポートで実施される操作を示すフロー図。
【図４Ａ】典型的なシナリオに従ったポストマージキュ
ーおよびプリマージキューのセル母集団を示す図２のＡ
ＴＭ交換装置の出口ポートの略図。
ーおよびプリマージキューのセル母集団を示す図２のＡ
ＴＭ交換装置の出口ポートの略図。
【図４Ｂ】典型的なシナリオに従ったポストマージキュ
ーおよびプリマージキューのセル母集団を示す図２のＡ
ＴＭ交換装置の出口ポートの略図。
ーおよびプリマージキューのセル母集団を示す図２のＡ
ＴＭ交換装置の出口ポートの略図。
【図４Ｃ】典型的なシナリオに従ったポストマージキュ
ーおよびプリマージキューのセル母集団を示す図２のＡ
ＴＭ交換装置の出口ポートの略図。
ーおよびプリマージキューのセル母集団を示す図２のＡ
ＴＭ交換装置の出口ポートの略図。
【図４Ｄ】典型的なシナリオに従ったポストマージキュ
ーおよびプリマージキューのセル母集団を示す図２のＡ
ＴＭ交換装置の出口ポートの略図。
ーおよびプリマージキューのセル母集団を示す図２のＡ
ＴＭ交換装置の出口ポートの略図。
【図４Ｅ】典型的なシナリオに従ったポストマージキュ
ーおよびプリマージキューのセル母集団を示す図２のＡ
ＴＭ交換装置の出口ポートの略図。
ーおよびプリマージキューのセル母集団を示す図２のＡ
ＴＭ交換装置の出口ポートの略図。
【図４Ｆ】典型的なシナリオに従ったポストマージキュ
ーおよびプリマージキューのセル母集団を示す図２のＡ
ＴＭ交換装置の出口ポートの略図。
ーおよびプリマージキューのセル母集団を示す図２のＡ
ＴＭ交換装置の出口ポートの略図。
【図５Ａ】対応する図４Ａ−図４Ｆにより示される典型
的なシナリオに従ったセル母集団を示す図２のＡＴＭ交
換装置の出口ポートのメモリの略図。
的なシナリオに従ったセル母集団を示す図２のＡＴＭ交
換装置の出口ポートのメモリの略図。
【図５Ｂ】対応する図４Ａ−図４Ｆにより示される典型
的なシナリオに従ったセル母集団を示す図２のＡＴＭ交
換装置の出口ポートのメモリの略図。
的なシナリオに従ったセル母集団を示す図２のＡＴＭ交
換装置の出口ポートのメモリの略図。
【図５Ｃ】対応する図４Ａ−図４Ｆにより示される典型
的なシナリオに従ったセル母集団を示す図２のＡＴＭ交
換装置の出口ポートのメモリの略図。
的なシナリオに従ったセル母集団を示す図２のＡＴＭ交
換装置の出口ポートのメモリの略図。
【図５Ｄ】対応する図４Ａ−図４Ｆにより示される典型
的なシナリオに従ったセル母集団を示す図２のＡＴＭ交
換装置の出口ポートのメモリの略図。
的なシナリオに従ったセル母集団を示す図２のＡＴＭ交
換装置の出口ポートのメモリの略図。
【図５Ｅ】対応する図４Ａ−図４Ｆにより示される典型
的なシナリオに従ったセル母集団を示す図２のＡＴＭ交
換装置の出口ポートのメモリの略図。
的なシナリオに従ったセル母集団を示す図２のＡＴＭ交
換装置の出口ポートのメモリの略図。
【図５Ｆ】対応する図４Ａ−図４Ｆにより示される典型
的なシナリオに従ったセル母集団を示す図２のＡＴＭ交
換装置の出口ポートのメモリの略図。
的なシナリオに従ったセル母集団を示す図２のＡＴＭ交
換装置の出口ポートのメモリの略図。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 12/56
H04L 12/28
Claims (3)
- 【請求項１】 複数の着信ＶＣチャネル（ＶＣ−１，Ｖ
Ｃ−２，ＶＣ−３）に接続されたスイッチコア（１１
２）を有する非同期転送モード（ＡＴＭ）交換装置（１
００）であって、該交換装置は、 スイッチコアからセルを受信するように接続された出口
ポート（１１６）であって、 スイッチコアから受信されるセルがそれらの着信ＶＣチ
ャネルに従って格納される複数のプリマージＶＣキュー
（１４４（１），１４４（２），１４４（３））と、 マージＶＣキュー（１４０）と、 １つのプリマージＶＣキューがその中にセルの完全なパ
ケットを有する時を決定して、複数のプリマージＶＣキ
ュー内のセルの完全なパケットがマージＶＣキューに接
続された単一の発信リンク（１２０）内へマージされる
ように、セルのパケットをマージＶＣキュー内に入れる
マージコントローラ（１３２）と、 を含む出口ポート（１１６）を特徴とし、 該交換装置が、第１マージＶＣキューと第２マージＶＣ
キューを有し、前記マージコントローラが、前記第１マ
ージＶＣキューと前記第２マージＶＣキューのどちらが
前記完全なパケットを中に入れるか決定することを特徴
とする該交換装置。 - 【請求項２】 複数の着信ＶＣチャネル（ＶＣ−１，Ｖ
Ｃ−２，ＶＣ−３）に接続されたスイッチコア（１１
２）を有する非同期転送モード（ＡＴＭ）交換装置（１
００）であって、該交換装置は、 スイッチコアからセルを受信するように接続された出口
ポート（１１６）であって、 スイッチコアから受信されるセルがそれらの着信ＶＣチ
ャネルに従って格納される複数のプリマージＶＣキュー
（１４４（１），１４４（２），１４４（３））と、 マージＶＣキュー（１４０）と、 １つのプリマージＶＣキューがその中にセルの完全なパ
ケットを有する時を決定して、複数のプリマージＶＣキ
ュー内のセルの完全なパケットがマージＶＣキューに接
続された単一の発信リンク（１２０）内へマージされる
ように、セルのパケットをマージＶＣキュー内に入れる
マージコントローラ（１３２）と、 を含む出口ポート（１１６）を特徴とし、 複数のプリマージＶＣキューおよびマージＶＣキューは
メモリ（１３０）内に格納され、マージＶＣキューはメ
モリ内にマージリンクリストを含み複数のプリマージＶ
Ｃキューの中の選択された１つはメモリ内に選択された
プリマージリンクリストを含み、マージコントローラは
選択されたプリマージリンクリストをメモリ内のマージ
リンクリストに結合することによりセルのパケットをマ
ージＶＣキュー内に入れる該交換装置。 - 【請求項３】 複数の着信ＶＣチャネル（ＶＣ−１，Ｖ
Ｃ−２，ＶＣ−３）からスイッチコア（１１２）へ着信
セルが加えられる非同期転送モード（ＡＴＭ）交換装置
（１００）の操作方法であって、 スイッチコアからセルを受信するように接続された出口
ポート（１１６）において、 着信セルをそれらの着信ＶＣチャネルに従って複数のプ
リマージＶＣキュー（１４４（１），１４４（２），１
４４（３））内に格納するステップと、 プリマージＶＣキューの１つがその中にセルの完全なパ
ケットを有する時を決定するステップと、決定に従っ
て、 セルのパケットをマージＶＣキュー（１４０）内に入れ
るステップと、 マージＶＣキューからのセルの完全なパケットをそこに
接続された単一の発信リンク（１２０）へ加えるステッ
プとを含み 該方法が、さらに、 複数のプリマージＶＣキューおよびマージＶＣキューを
メモリ（１３０）内に確立するステップと、 マージＶＣキューをマージリンクリストとしてメモリ内
に形成するステップと、 複数のプリマージＶＣキューの中の選択された１つのキ
ューを選択されたプリマージリンクリストとしてメモリ
内に形成するステップと、 選択されたプリマージリンクリストをメモリ内のマージ
リンクリストに結合することによりセルのパケットをマ
ージＶＣキュー内に入れるステップと、を含むことを特
徴とする該方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/893,391 | 1997-07-11 | ||
| US08/893,391 US6185209B1 (en) | 1997-07-11 | 1997-07-11 | VC merging for ATM switch |
| PCT/SE1998/001244 WO1999003235A1 (en) | 1997-07-11 | 1998-06-25 | Vc merging for atm switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001510301A JP2001510301A (ja) | 2001-07-31 |
| JP3429492B2 true JP3429492B2 (ja) | 2003-07-22 |
Family
ID=25401492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000502604A Expired - Lifetime JP3429492B2 (ja) | 1997-07-11 | 1998-06-25 | 非同期転送モード（ａｔｍ）交換装置および操作方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6185209B1 (ja) |
| EP (1) | EP0995290B1 (ja) |
| JP (1) | JP3429492B2 (ja) |
| CN (1) | CN1201530C (ja) |
| AU (1) | AU8361398A (ja) |
| WO (1) | WO1999003235A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6097726A (en) * | 1997-09-18 | 2000-08-01 | Ascend Communications, Inc. | Virtual path merging in a multipoint-to-point network tunneling protocol |
| US6396834B1 (en) * | 1997-11-24 | 2002-05-28 | Riverstone Networks, Inc. | Flexible scheduler in an asynchronous transfer mode (ATM) switch |
| JP3451424B2 (ja) * | 1998-03-13 | 2003-09-29 | 富士通株式会社 | 共通バッファメモリ制御装置 |
| CA2284360A1 (en) * | 1998-10-01 | 2000-04-01 | Nortel Networks Corporation | Method and apparatus for providing a connectionless cell scheduler |
| US6512744B1 (en) * | 1999-06-25 | 2003-01-28 | Cisco Technology, Inc. | Virtual-channel merging |
| US6876659B2 (en) * | 2000-01-06 | 2005-04-05 | International Business Machines Corporation | Enqueuing apparatus for asynchronous transfer mode (ATM) virtual circuit merging |
| US6381242B1 (en) * | 2000-08-29 | 2002-04-30 | Netrake Corporation | Content processor |
| KR100364747B1 (ko) * | 2000-12-30 | 2002-12-16 | 엘지전자 주식회사 | Ａａｌ2/ａａｌ5 변환 장치 및 방법 |
| US7006438B2 (en) * | 2001-05-31 | 2006-02-28 | Turin Networks | Distributed control of data flow in a network switch |
| US7349406B1 (en) * | 2001-10-18 | 2008-03-25 | Network Equipment Technologies Inc. | Method and apparatus for virtual network connection merging |
| CN1217543C (zh) * | 2002-06-28 | 2005-08-31 | 国际商业机器公司 | 对等视频点播系统中的设备和方法 |
| DE102004003833B4 (de) * | 2004-01-26 | 2007-09-27 | Infineon Technologies Ag | Transceiver |
| US7620071B2 (en) * | 2004-11-16 | 2009-11-17 | Intel Corporation | Packet coalescing |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5285445A (en) | 1987-12-17 | 1994-02-08 | U.S. Philips Corporation | Switching network and switching network control for a switching node in a wideband transmission system |
| DE69129851T2 (de) | 1991-09-13 | 1999-03-25 | Ibm | Konfigurierbare gigabit/s Vermittlunganpassungseinrichtung |
| JPH05122240A (ja) | 1991-10-24 | 1993-05-18 | Fujitsu Ltd | Ａｔｍ伝送におけるｖｐｉ，ｖｃｉ割り当て方式 |
| ES2164042T3 (es) | 1991-12-23 | 2002-02-16 | Cit Alcatel | Procedimiento para reducir el numero de bits de una palabra binaria que representa una serie de direcciones. |
| US5367520A (en) | 1992-11-25 | 1994-11-22 | Bell Communcations Research, Inc. | Method and system for routing cells in an ATM switch |
| JPH0744545B2 (ja) | 1993-01-21 | 1995-05-15 | 日本電気株式会社 | Ａｔｍセル分解／組立てシステム |
| US5420858A (en) | 1993-05-05 | 1995-05-30 | Synoptics Communications, Inc. | Method and apparatus for communications from a non-ATM communication medium to an ATM communication medium |
| US5418781A (en) * | 1993-07-23 | 1995-05-23 | Digital Equipment Corporation | Architecture for maintaining the sequence of packet cells transmitted over a multicast, cell-switched network |
| JP3044983B2 (ja) | 1993-08-25 | 2000-05-22 | 株式会社日立製作所 | Ａｔｍスイッチングシステムのセル制御方法 |
| US5467349A (en) | 1993-12-21 | 1995-11-14 | Trw Inc. | Address handler for an asynchronous transfer mode switch |
| US5504743A (en) | 1993-12-23 | 1996-04-02 | British Telecommunications Public Limited Company | Message routing |
| JP3159351B2 (ja) | 1994-03-03 | 2001-04-23 | 日本電気エンジニアリング株式会社 | 交換機のスイッチ制御情報管理方式 |
| GB2288096B (en) * | 1994-03-23 | 1999-04-28 | Roke Manor Research | Apparatus and method of processing bandwidth requirements in an ATM switch |
| EP0676878A1 (en) | 1994-04-07 | 1995-10-11 | International Business Machines Corporation | Efficient point to point and multi point routing mechanism for programmable packet switching nodes in high speed data transmission networks |
| DE69428267D1 (de) | 1994-04-28 | 2001-10-18 | Hewlett Packard Co | Erzeugung von Kanalsidentifizierer |
| DE69428186T2 (de) * | 1994-04-28 | 2002-03-28 | Hewlett Packard Co | Mehrfachsendeeinrichtung |
| US5455825A (en) | 1994-04-28 | 1995-10-03 | Mitsubishi Electric Research Laboratories | Tag-based scheduling system for digital communication switch |
| US5418786A (en) | 1994-06-17 | 1995-05-23 | Motorola, Inc. | Asynchronous transfer mode (ATM) method and apparatus for communicating status bytes in a manner compatible with the utopia protocol |
| US5483526A (en) | 1994-07-20 | 1996-01-09 | Digital Equipment Corporation | Resynchronization method and apparatus for local memory buffers management for an ATM adapter implementing credit based flow control |
| US5414701A (en) | 1994-07-22 | 1995-05-09 | Motorola, Inc. | Method and data structure for performing address compression in an asynchronous transfer mode (ATM) system |
| US5515359A (en) | 1994-08-26 | 1996-05-07 | Mitsubishi Electric Research Laboratories, Inc. | Credit enhanced proportional rate control system |
| US5530806A (en) | 1994-12-15 | 1996-06-25 | At&T Corp. | Method and apparatus for storing and retrieving routing information in a network node |
| US5815737A (en) | 1995-06-05 | 1998-09-29 | Pmc-Sierra, Inc. | Approach for identifying a subset of asynchronous transfer mode (ATM) VPI/VCI values in the complete VPI/VCI range |
| US5546377A (en) | 1995-10-31 | 1996-08-13 | Digital Equipment Corporation | Efficient distributed method for computing max-min fair rates of a limited resource in ATM networks |
| US5689505A (en) * | 1996-01-16 | 1997-11-18 | Lucent Technologies Inc. | Buffering of multicast cells in switching networks |
| US5838681A (en) * | 1996-01-24 | 1998-11-17 | Bonomi; Flavio | Dynamic allocation of port bandwidth in high speed packet-switched digital switching systems |
-
1997
- 1997-07-11 US US08/893,391 patent/US6185209B1/en not_active Expired - Lifetime
-
1998
- 1998-06-25 JP JP2000502604A patent/JP3429492B2/ja not_active Expired - Lifetime
- 1998-06-25 CN CN98809078.3A patent/CN1201530C/zh not_active Expired - Lifetime
- 1998-06-25 WO PCT/SE1998/001244 patent/WO1999003235A1/en active IP Right Grant
- 1998-06-25 AU AU83613/98A patent/AU8361398A/en not_active Abandoned
- 1998-06-25 EP EP98934004A patent/EP0995290B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0995290B1 (en) | 2005-08-24 |
| EP0995290A1 (en) | 2000-04-26 |
| CN1201530C (zh) | 2005-05-11 |
| US6185209B1 (en) | 2001-02-06 |
| CN1270727A (zh) | 2000-10-18 |
| AU8361398A (en) | 1999-02-08 |
| WO1999003235A1 (en) | 1999-01-21 |
| JP2001510301A (ja) | 2001-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2217090C (en) | System and method for performing switching in multipoint-to-multipoint multicasting | |
| US5936967A (en) | Multi-channel broadband adaptation processing | |
| US5602853A (en) | Method and apparatus for segmentation and reassembly of ATM packets using only dynamic ram as local memory for the reassembly process | |
| US6201813B1 (en) | Method and apparatus for using ATM queues for segmentation and reassembly of data frames | |
| US5345558A (en) | Topology independent broadcast of cells in an ATM network or the like | |
| US5870384A (en) | Method and equipment for prioritizing traffic in an ATM network | |
| US6633569B2 (en) | System and method for routing data cells through an ATM architecture using quality of service data in a service control point | |
| JP3429492B2 (ja) | 非同期転送モード（ａｔｍ）交換装置および操作方法 | |
| EP0906711B1 (en) | Atm partial cut-through | |
| US6032272A (en) | Method and apparatus for performing packet based policing | |
| WO2000056113A1 (en) | Internet protocol switch and method | |
| EP1073239A2 (en) | Communications channel synchronous micro-cell system for integrating circuit and packet data transmissions | |
| US6781996B1 (en) | System and method in an ATM switch for dynamically routing data cells using quality of service data | |
| US5444699A (en) | Call and connection set up system in transmission network | |
| US6470015B1 (en) | System and device for preventing wiretap | |
| EP0794685A1 (en) | Maniplulation of header field in AMT cell | |
| US20020141445A1 (en) | Method and system for handling a loop back connection using a priority unspecified bit rate in ADSL interface | |
| US7505467B1 (en) | Method and apparatus for dynamic bandwidth management for voice traffic in a digital communications network | |
| EP0982967A2 (en) | Device and method of multiplexing atm cells | |
| JP2001510303A (ja) | バッファリング・データによるａｔｍセルの増強 | |
| US7079543B1 (en) | Method and system for transmitting traffic having disparate rate components | |
| US7359385B2 (en) | ATM switching apparatus and method | |
| EP0781008A1 (en) | Method and system for combining connections over ATM network | |
| WO1998008356A1 (en) | System for low-cost connection of devices to an atm network | |
| Grant | Wan Issues and ATM |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |