JP3429182B2

JP3429182B2 - Ｐｌｌ周波数シンセサイザ

Info

Publication number: JP3429182B2
Application number: JP02239998A
Authority: JP
Inventors: 有豊岡
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1998-02-03
Filing date: 1998-02-03
Publication date: 2003-07-22
Anticipated expiration: 2018-02-03
Also published as: JPH11220387A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、携帯電話やコード
レス電話等に用いられるＰＬＬ（ＰｈａｓｅＬｏｃｋ
Ｌｏｏｐ：位相同期ループ）周波数シンセサイザに関
する。

【０００２】

【従来の技術】近年、携帯電話やコードレス電話等の普
及に伴い、これらの通信機器で利用されるＰＬＬ周波数
シンセサイザに対して、高速で周波数の切り替えが可能
であること、及び位相雑音が除去されていることが要求
されている。

【０００３】ＰＬＬ周波数シンセサイザは、複数の所望
する出力周波数を基準周波数から作り出すシステムであ
るが、その周波数切り替えの速度や位相雑音の有無等に
ついては、後述する位相比較器及びチャージポンプの不
感帯（デッドゾーン）の大きさ（幅）が関係している。
そこで、出荷前にこの不感帯の幅をテストして、市場に
不良品が出荷されるのを防ぐ必要がある。

【０００４】図５に、一般的なＰＬＬ周波数シンセサイ
ザにおける不感帯テスト回路を示す。

【０００５】このＰＬＬ周波数シンセサイザ２５は、入
力信号ＴＣＸＯ_-ＩＮを任意の周波数に分周するリファ
レンスカウンタ２０、入力信号ＶＣＯ_-ＩＮを任意の周
波数に分周するプログラマブルカウンタ２１、位相比較
器２２、チャージポンプ２３及びチャージポンプからの
掃きだし（ｓｏｕｒｃｅ）電流又は引き込み（ｓｉｎ
ｋ）電流を電圧に変換する抵抗２４を備えている。この
抵抗２４の一方の端はチャージポンプ２３の出力ｃｐｏ
に接続され、他方の端は電源電圧の１／２の電位に接続
されている。

【０００６】図６に、このＰＬＬ周波数シンセサイザ２
５における、位相比較器２２及びチャージポンプ２３の
一般的な回路図を示す。

【０００７】この位相比較器２２は、ハイレベル（Ｈｉ
ｇｈｌｅｖｅｌ）の信号がＲ端子に入力されたときに
リセットされるＤ型フリップフロップ（以下、ＤＦＦと
称する）２６と２７、２入力ＡＮＤ回路２８及びインバ
ータ２９を備えている。また、チャージポンプ２３は、
Ｐチャネルトランジスタ３０及びＮチャネルトランジス
タ３１を備えている。

【０００８】この図５及び図６のＰＬＬ周波数シンセサ
イザ２５における不感帯テスト回路の動作について、図
７のタイミングチャートを用いて説明する。

【０００９】図７（ａ）及び（ｃ）に示すように入力信
号ＴＣＸＯ_-ＩＮ及び入力信号ＶＣＯ_-ＩＮは、ある周波
数（例えば１００ＭＨｚ）を同位相で有している。入力
信号ＴＣＸＯ_-ＩＮはリファレンスカウンタ２０により
分周されて図７（ｂ）に示すようなパルス信号ｆｒが得
られ、入力信号ＶＣＯ_-ＩＮはプログラマブルカウンタ
２１により分周されて図７（ｄ）に示すようなパルス信
号ｆｐが得られる。

【００１０】この例では、リファレンスカウンタ２０及
びプログラマブルカウンタ２１の分周比を６としてい
る。また、プログラマブルカウンタ２１の出力信号ｆｐ
はリファレンスカウンタ２０の出力信号ｆｒに対して１
クロック遅れた状態、即ち、両者の位相差がτ１となる
ように設定しておく。

【００１１】このようにして得られた信号ｆｒ、ｆｐ
は、各々、位相比較器２２内のＤＦＦ２６、２７のｃｋ
端子にクロックとして入力される。ここで、ＤＦＦ２
６、２７のデータ入力Ｄが電源ＶＤＤに接続されている
ので、ＤＦＦ２６、２７のデータ出力端子Ｑから出力さ
れる信号ｆｒ_-ｄ、ｆｐ_-ｄは、信号ｆｒ、ｆｐの立ち上
がりにより図７（ｅ）及び（ｆ）に示すようになる。

【００１２】一方の信号ｆｒ_-ｄはインバータ回路２９
を介して反転されてＰチャネルトランジスタ３０のゲー
トに入力され、他方の信号ｆｐ_-ｄはＮチャネルトラン
ジスタ３１のゲートに入力される。

【００１３】よって、信号ｆｒ_-ｄがハイレベルで信号
ｆｐ_-ｄがローレベル（Ｌｏｗｌｅｖｅｌ）であれ
ば、Ｐチャネルトランジスタ３０がオン（Ｏｎ）状態で
Ｎチャネルトランジスタ３１がオフ（ＯＦＦ）状態とな
り、その結果、チャージポンプ２３から幅τ１でハイレ
ベルの出力信号ｃｐｏが得られる。

【００１４】このτ１は入力信号ＴＣＸＯ_-ＩＮ及び入
力信号ＶＣＯ_-ＩＮの１クロック分の周期に相当するの
で、例えば、これらの入力信号の周波数が１００ＭＨｚ
である場合にはτ１＝１０ｎｓである。

【００１５】ここで、信号ｆｒと信号ｆｐとの位相差が
小さい場合には信号ｆｒ_-ｄ、ｆｐ_-ｄのパルス幅が狭く
なって、トランジスタ３０、３１の特性によってはチャ
ージポンプ２３からの出力信号ｃｐｏが消滅することが
ある。これが所謂不感帯である。この不感帯の範囲で
は、入力信号ＴＣＸＯ_-ＩＮ及び入力信号ＶＣＯ_-ＩＮの
位相差に対応した誤差信号（補正信号）がチャージポン
プ２３から出力されず、外付けされるＶＣＯ（Ｖｏｌｔ
ａｇｅ−Ｃｏｎｔｒｏｌ−Ｏｓｃｉｌｌａｔｏｒ）（図
示せず）からの信号が外乱によって揺さぶられるため、
ＰＬＬ周波数シンセサイザのクリーンアップオシレータ
としての効果が小さくなってしまう。

【００１６】この不感帯の幅は例え数ｎｓであっても有
害であるため、トランジスタの特性バラツキにより生じ
る不感帯の幅が大きいものは、出荷テストにおいて確実
に除去する必要がある。

【００１７】しかしながら、出荷テストで使用されるテ
スターにより出力可能なクロック周波数は、現在、せい
ぜい１００ＭＨｚまでである。従って、上記図７におけ
る信号ｆｒと信号ｆｐとの位相差τ１は最低でも１０ｎ
ｓ程度までしか検出できず、この値では、通常、不感帯
の領域には含まれない。

【００１８】そこで、図８に示すように、例えば入力信
号ＴＣＸＯ_-ＩＮを時間Ｔだけ遅らせることにより、信
号ｆｒと信号ｆｐとの位相差τ２を小さくする。この方
法によれば、許容可能な不感帯の幅より大きい値のτ２
においてチャージポンプの出力信号ｃｐｏが出力されな
いものを検出することができる。

【００１９】

【発明が解決しようとする課題】しかしながら、上述の
ＰＬＬ周波数シンセサイザでは、許容できる不感帯の幅
をチャージポンプ２３の出力信号ｃｐｏから検出する必
要があり、テスターを用いて検出することは困難であっ
た。

【００２０】その理由は、許容できる不感帯の幅は使用
するシステムによって異なるものの一般的に１ｎｓ以下
であるため、そのように狭い幅の不感帯の有無を検出す
ることは難かしいからである。

【００２１】また、テスターで測定するために引き回す
配線の容量等により、出力信号ｃｐｏの波形がなまって
誤った信号を検出するおそれもあった。

【００２２】さらに、図９に示すように、入力信号ＴＣ
ＸＯ_-ＩＮから信号ｆｒへの遅延ΔＲと、入力信号ＶＣ
Ｏ_-ＩＮから信号ｆｐへの遅延ΔＰとが各々異なるた
め、入力信号ＴＣＸＯ_-ＩＮ及び入力信号ＶＣＯ_-ＩＮの
周期ＺからＴを引いた値であるＺ−Ｔが信号ｆｒと信号
ｆｐとの位相差であると厳密には言えず、入力信号ＴＣ
ＸＯ_-ＩＮを遅延させる遅延時間Ｔの値そのものがかな
りあいまいであるという問題があった。

【００２３】本発明は、このような従来技術の課題を解
決すべくなされたものであり、不感帯の幅を容易に検出
することができるＰＬＬ周波数シンセサイザを提供する
ことを目的とする。

【００２４】

【課題を解決するための手段】本発明のＰＬＬ周波数シ
ンセサイザは、入力された第１の信号のパルス数をカウ
ントし、カウント値が設定数になる毎に第１のパルス信
号を出力する第１の分周器と、入力された第２の信号の
パルス数をカウントし、カウント値が設定数になる毎に
第２のパルス信号を出力する第２の分周器と、該第１の
パルス信号及び該第２のパルス信号が各々入力され、該
第１のパルス信号及び該第２のパルス信号の位相差を検
出する位相比較器と、該位相比較器により検出された該
第１のパルス信号及び該第２のパルス信号の位相差に対
応する第３のパルス信号を出力するチャージポンプとを
備えたＰＬＬ周波数シンセサイザにおいて、該第１のパ
ルス信号又は該第２のパルス信号が入力され、入力され
たパルス信号を遅延させて出力する遅延手段と、該遅延
手段からの出力信号と、該第２のパルス信号又は該第１
のパルス信号が入力され、外部から入力される制御信号
により入力された信号の一方を選択する選択手段と、該
第１のパルス信号又は該第２のパルス信号、及び該選択
手段で選択された信号が該位相比較器を介して与えられ
る該チャージポンプからの出力信号がクロック入力さ
れ、クロック入力があったときにカウント値を増減させ
るカウンタとを備え、該カウンタのカウント値が増減し
ないときに、該遅延手段による遅延幅を、該チャージポ
ンプから第３のパルス信号が出力されない不感帯幅とし
て検出し、そのことにより上記目的が達成される。

【００２５】前記チャージポンプの出力側に電流電圧変
換手段が設けられていてもよい。

【００２６】前記遅延手段の遅延幅が任意に設定可能と
してもよい。

【００２７】以下、本発明の作用について説明する。

【００２８】本発明にあっては、第１の分周器及び第２
の分周器と位相比較器との間に、一方の分周器から出力
されたパルス信号を遅延させる遅延手段と、遅延手段か
らの出力信号と他方の分周器から出力されたパルス信号
との一方を選択する選択手段とを備えているので、この
遅延手段の遅延幅を適切に設定することにより、位相比
較器に入力される２つの信号の位相差を、不感帯の幅を
検出するのに適切な位相差とすることができる。

【００２９】そして、チャージポンプからの出力信号が
クロック入力されたときにカウント値を増減させるカウ
ンタを備えているので、そのカウント値の増減が無いと
きに、遅延手段による遅延幅を不感帯幅として検出する
ことができる。

【００３０】従って、チャージポンプの出力信号から不
感帯の幅を検出する従来の回路では検出が困難であっ
た、１ｎｓ以下の不感帯の幅も容易に検出することがで
きる。さらに、テスターで測定するための引き回し用配
線の容量等に起因する誤った信号を検出することも無
い。

【００３１】また、チャージポンプの出力部とＧＮＤ
（接地電位）との間に、電流電圧変換手段として抵抗を
設けた場合、第１のパルス信号と遅延手段により遅延さ
せた第１のパルス信号とを位相比較器を介してチャージ
ポンプに与えることにより、チャージポンプの掃きだし
動作における不感帯幅を検出することができる。また、
チャージポンプの出力部とＶＤＤ（電源電位）との間に
抵抗を設けた場合、第２のパルス信号と遅延手段により
遅延させた第２のパルス信号とを位相比較器を介してチ
ャージポンプに与えることにより、チャージポンプの引
き込み動作における不感帯幅を検出することができる。

【００３２】許容可能な不感帯の幅は、予めシミュレー
ション等により調べることができるので、遅延手段の遅
延幅を許容可能な不感帯の幅にしたときにカウント値が
増減しなければ、そのＰＬＬ周波数シンセサイザを不良
品として選別することが可能である。また、この遅延幅
を任意の値に設定可能にしておくと、許容可能な不感帯
の幅が不明な場合でも、いくつかのＰＬＬ周波数シンセ
サイザを比較することにより不良品の選別が可能とな
る。

【００３３】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。

【００３４】（実施形態１）本実施形態１では、チャー
ジポンプの掃きだし側特性について不感帯幅のテストを
行う例について説明する。

【００３５】図１は実施形態１のＰＬＬ周波数シンセサ
イザにおける不感帯テスト回路を示す。

【００３６】このＰＬＬ周波数シンセサイザ１８は、入
力される入力信号ＴＣＸＯ_-ＩＮを任意の周波数に分周
してパルス信号ｆｒを得るリファレンスカウンタ１０、
及び入力信号ＶＣＯ_-ＩＮを任意の周波数に分周してパ
ルス信号ｆｐを得るプログラマブルカウンタ１１を有す
る。このリファレンスカウンタ１０及びプログラマブル
カウンタ１１は、入力された信号のパルス数を数えて設
定数毎にパルス信号を出力するものであり、ここでは６
分周に設定されている。

【００３７】リファレンスカウンタ１０の出力側には、
リファレンスカウンタ１０からの出力信号ｆｒを遅延さ
せる遅延回路１２が設けられている。

【００３８】プログラマブルカウンタ１１の出力側に
は、入力信号ＴＥＳＴ_-ＳＥＬにより遅延回路１２から
の出力信号（遅延信号）とプログラマブルカウンタ１１
からの出力信号とを選択して出力信号ｆｓを得る２入力
セレクタ１３が設けられている。

【００３９】２入力セレクタ１３の出力側には、リファ
レンスカウンタ１０からの出力信号ｆｒと２入力セレク
タ１３からの出力信号ｆｓとが入力される位相比較器１
４を有する。この位相比較器１４としては、図６と同様
の構成のものを用いることができる。

【００４０】位相比較器１４の出力側にはチャージポン
プ１５が設けられ、チャージポンプ１５の出力側には掃
きだし（ｓｏｕｒｃｅ）電流値を電圧に変換する抵抗１
６を備えている。

【００４１】この抵抗１６の一方の端はチャージポンプ
１５の出力側に接続され、他方の端は接地（ＧＮＤ）さ
れている。

【００４２】また、チャージポンプ１５の出力側にはそ
の出力信号ＣＰＯをクロックとして入力するテスト用カ
ウンタ１７が設けられている。テスト用カウンタ１７
は、例えばシフトレジスタ等で構成され、その出力ＴＥ
ＳＴ_-ＯＵＴは例えば２ビットで構成されている。

【００４３】このＰＬＬ周波数シンセサイザ１８におけ
る不感帯テスト回路の動作について、図２のタイミング
チャートを用いて説明する。

【００４４】図２（ａ）に示すようなある周波数を有す
る入力信号ＴＣＸＯ_-ＩＮがリファレンスカウンタ１０
により分周されて、図２（ｂ）に示すようなパルス信号
ｆｒが得られる。ここでは、６分周とする。

【００４５】このパルス信号ｆｒは遅延回路１２により
遅延され、２入力セレクタ１３を経て信号ｆｓとなる。
ここで、２入力セレクタ１３は、通常動作時にはプログ
ラマブルカウンタ１１から出力されるパルス信号ｆｐを
選択するが、ＴＥＳＴ_-ＳＥＬにより遅延回路１２で遅
延された信号を選択して図２（ｃ）に示すような信号ｆ
ｓを出力するようになっている。

【００４６】従って、図２（ｂ）及び図２（ｃ）に示す
信号ｆｒ及び信号ｆｓは、遅延回路１２及び２入力セレ
クタ１３により、図２に示す位相差τを有する。この位
相差τを有する信号ｆｒ及び信号ｆｓが位相比較器１４
において図２（ｄ）及び図２（ｅ）に示すような信号ｆ
ｒ_-ｄ及び信号ｆｓ_-ｄとなり、チャージポンプ１５を経
て図２（ｆ）に示すような出力信号ＣＰＯが得られる。

【００４７】この位相比較器１４及びチャージポンプ１
５は従来技術と同様に動作するので詳細な説明を省略す
るが、信号ｆｒが信号ｆｓよりも位相差τだけ進んでい
るので、チャージポンプ１５のＰチャネルトランジスタ
（図６のＰチャネルトランジスタ３０に相当）がオン状
態となり、その結果、Ｐチャネルトランジスタのソース
側電位ＶＤＤからＰチャネルトランジスタ及び抵抗１６
を介して接地電位に電流が流れる。この動作が所謂チャ
ージポンプ１５の掃きだし動作であり、チャージポンプ
１５の出力信号ＣＰＯは、図２（ｆ）に示すような幅τ
のＨｉｇｈ期間を有するＬｏｗ信号となる。

【００４８】この出力信号ＣＰＯは、外部に出力される
と共に、テスト用カウンタ１７にクロック信号として入
力される。そして、例えば出力信号ＣＰＯが狭いＨｉｇ
ｈパルスを出力する度に、テスト用カウンタ１７がカウ
ントアップを行い、そのカウント値が図２（ｇ）に示す
出力信号ＴＥＳＴ_-ＯＵＴに出力される。

【００４９】ここで、τを許容できる不感帯の幅とすれ
ば、出力信号ＴＥＳＴ_-ＯＵＴがカウントアップされな
いＰＬＬ周波数シンセサイザは不良品と判断することが
できる。このように出力信号ＣＰＯがＨｉｇｈにならな
い原因としては、例えば製造プロセスのバラツキ等によ
る回路の伝播特性や遅延特性のバラツキ等が考えられ
る。

【００５０】ここで、位相差τは遅延回路１２及び２入
力セレクタ１３による遅延であり、許容可能な不感帯の
幅として、例えば１ｎｓ以下の位相差に設定することも
可能である。

【００５１】また、許容可能な不感帯の幅はシミュレー
ションにより事前に調べることができるので、位相差τ
を容易に許容可能な不感帯の幅に設定することができ
る。

【００５２】また、遅延回路１２に制御信号１９を入力
することにより遅延値を可変にしておけば、許容可能な
不感帯の幅が不明な場合でもいくつかのＰＬＬ周波数シ
ンセサイザとの比較により不良品の選別が可能である。

【００５３】さらに、チャージポンプ１５の出力をテス
タにより検出するのではなく、テスト用カウンタ１７の
カウント値を外部に出力するので、不感帯の幅の検出が
容易である。

【００５４】従って、本実施形態１によれば、チャージ
ポンプの掃きだし側特性において、許容可能な不感帯の
幅の位相差に対して反応しない位相比較器及びチャージ
ポンプを有する、不良品のＰＬＬ周波数シンセサイザを
容易に選別することができる。

【００５５】（実施形態２）本実施形態２では、チャー
ジポンプの引き込み側特性について不感帯幅のテストを
行う例について説明する。

【００５６】図３は実施形態２のＰＬＬ周波数シンセサ
イザにおける不感帯テスト回路を示す。

【００５７】このＰＬＬ周波数シンセサイザ１８ａは、
入力信号ＴＣＸＯ_-ＩＮを任意の周波数に分周してパル
ス信号ｆｒを得るリファレンスカウンタ１０、入力信号
ＶＣＯ_-ＩＮを任意の周波数に分周してパルス信号ｆｐ
を得るプログラマブルカウンタ１１、プログラマブルカ
ウンタ１１からの出力信号ｆｐを遅延させる遅延回路１
２ａ、入力信号ＴＥＳＴ_-ＳＥＬにより遅延回路１２ａ
からの出力信号（遅延信号）とリファレンスカウンタ１
０からの出力信号ｆｒとを選択して信号ｆｓを出力する
２入力セレクタ１３ａ、プログラマブルカウンタ１１か
らの出力信号ｆｐと２入力セレクタ１３ａからの出力信
号ｆｓとが入力される位相比較器１４、位相比較器１４
の出力が入力されるチャージポンプ１５、及びチャージ
ポンプへの引き込み（ｓｉｎｋ）電流値を電圧に変換す
る抵抗１６ａを備えている。この抵抗１６ａの一方の端
はチャージポンプ１５の出力側に接続され、他方の端は
電源ＶＤＤに接続されている。また、チャージポンプ１
５の出力側にはその出力信号ＣＰＯをクロックとして入
力するテスト用カウンタ１７が設けられ、その出力ＴＥ
ＳＴ_-ＯＵＴは例えば２ビットで構成されている。

【００５８】このＰＬＬ周波数シンセサイザ１８ａにお
ける不感帯テスト回路の動作について、図４のタイミン
グチャートを用いて説明する。

【００５９】図４（ａ）に示すようなある周波数を有す
る入力信号ＶＣＯ_-ＩＮがプログラマブルカウンタ１１
により分周されて、図４（ｂ）に示すようなパルス信号
ｆｐが得られる。ここでは、６分周とする。

【００６０】このパルス信号ｆｐは遅延回路１２ａによ
り遅延され、２入力セレクタ１３ａを経て信号ｆｓとな
る。ここで、２入力セレクタ１３ａは通常動作時にはリ
ファレンスカウンタ１０から出力されたパルス信号ｆｒ
を選択するが、ＴＥＳＴ_-ＳＥＬにより遅延回路１２ａ
から出力される遅延信号を選択して図４（ｃ）に示すよ
うな信号ｆｓを出力するようになっている。

【００６１】従って、図４（ｂ）及び図４（ｃ）に示す
信号ｆｐ及び信号ｆｓは、遅延回路１２ａ及び２入力セ
レクタ１３ａにより、図４に示すように位相差τを有す
る。この位相差τを有する信号ｆｐと信号ｆｒとが位相
比較器１４において図４（ｄ）及び図４（ｅ）に示すよ
うな信号ｆｐ_-ｄ、ｆｓ_-ｄとなり、チャージポンプ１５
を経て図４（ｆ）に示すような出力信号ＣＰＯが得られ
る。

【００６２】この位相比較器１４及びチャージポンプ１
５は従来技術と同様に動作するので詳細な説明を省略す
るが、信号ｆｐが信号ｆｓよりも位相τだけ進んでいる
ので、チャージポンプ１５のＮチャネルトランジスタ
（図６のＮチャネルトランジスタ３１に相当）がオン状
態となり、その結果、電源ＶＤＤからＰチャネルトラン
ジスタ及び抵抗１６ａを介してＮチャネルトランジスタ
のソース側電位ＧＮＤへ電流が流れる。この動作が所謂
チャージポンプ１５の引き込み動作であり、チャージポ
ンプ１５の出力信号ＣＰＯは、図４（ｆ）に示すような
幅τのＬｏｗ期間を有するＨｉｇｈ信号となる。

【００６３】この出力信号ＣＰＯは、外部に出力される
と共に、テスト用カウンタ１７にクロック信号として入
力される。そして、例えば出力信号ＣＰＯが狭いＬｏｗ
パルスを出力する度に、テスト用カウンタ１７がカウン
トアップを行い、そのカウント値が図４（ｉ）に示す出
力信号ＴＥＳＴ_-ＯＵＴに出力される。

【００６４】ここで、τを許容できる不感帯の幅とすれ
ば、出力信号ＴＥＳＴ_-ＯＵＴがカウントアップされな
いＰＬＬ周波数シンセサイザは不良品と判断することが
できる。このように出力信号ＣＰＯがＬｏｗにならない
原因としては、例えば製造プロセスのバラツキ等による
回路の伝播特性や遅延特性のバラツキ等が考えられる。

【００６５】ここで、位相差τは遅延回路１２ａ及び２
入力セレクタ１３ａによる遅延であり、許容可能な不感
帯の幅として、例えば１ｎｓ以下の位相差に設定するこ
とも可能である。この許容可能な不感帯の幅はシミュレ
ーションにより事前に調べることができるので、位相差
τを容易に許容可能な不感帯の幅に設定することができ
る。

【００６６】また、遅延回路１２ａに制御信号１９を入
力することにより遅延値を可変にしておけば、許容可能
な不感帯の幅が不明な場合でもいくつかのＰＬＬ周波数
シンセサイザとの比較により不良品の選別が可能であ
る。

【００６７】さらに、チャージポンプ１５の出力をテス
タにより検出するのではなく、テスト用カウンタ１７の
カウント値を外部に出力するので、不感帯の幅の検出が
容易である。

【００６８】従って、本実施形態２によれば、チャージ
ポンプの引き込み側特性において、許容可能な不感帯の
幅の位相差に対して反応しない位相比較器及びチャージ
ポンプを有する、不良品のＰＬＬ周波数シンセサイザを
容易に選別することができる。

【００６９】なお、上記実施形態１及び実施形態２にお
いては、テスト用カウンタのカウント値を直接外部に出
力しているが、このカウント値をデコードすることによ
り出力ビット数を減らすことも可能である。また、テス
ト用カウンタとしてアップカウンタではなくダウンカウ
ンタを使用しても同様の効果が得られることは明らかで
ある。

【００７０】

【発明の効果】以上詳述したように、本発明による場合
には、２つの分周器と位相比較器との間に、一方の分周
器からの出力信号を遅延させる遅延手段と、遅延手段か
らの遅延信号と他方の分周器からの出力信号とのうちの
一方を選択する選択手段とを設けることにより、適切な
位相差を有する信号を位相比較器に入力させることがで
きる。

【００７１】また、チャージポンプからの出力信号をク
ロックとしてカウンタに入力し、カウント値を外部に出
力することにより、１ｎｓ以下の位相差に対してもチャ
ージポンプの出力信号を検出することができる。従っ
て、容易にＰＬＬ周波数シンセサイザにおける不感帯の
幅の適否を判定して、不良品が市場に出荷されないよう
にすることができる。

【００７２】また、チャージポンプの出力側とＧＮＤと
の間に抵抗を設けた場合、第１のパルス信号と遅延手段
により遅延させた第１のパルス信号とを位相比較器を介
してチャージポンプに与えることにより、チャージポン
プの掃きだし動作における不感帯幅を検出することがで
きる。また、チャージポンプの出力部とＶＤＤとの間に
抵抗を設けた場合、第２のパルス信号と遅延手段により
遅延させた第２のパルス信号とを位相比較器を介してチ
ャージポンプに与えることにより、チャージポンプの引
き込み動作における不感帯幅を検出することができる。

【００７３】さらに、遅延手段の遅延幅を任意の値に設
定できるようにしておくことにより、不感帯の幅を所定
のレベル別に区分してＰＬＬ周波数シンセサイザを選別
することができる。

【図面の簡単な説明】

【図１】実施形態１のＰＬＬ周波数シンセサイザにおけ
る不感帯テスト回路を示す回路図である。

【図２】実施形態１のＰＬＬ周波数シンセサイザにおけ
る不感帯テスト回路の動作を示すタイミングチャートで
ある。

【図３】実施形態２のＰＬＬ周波数シンセサイザにおけ
る不感帯テスト回路を示す回路図である。

【図４】実施形態２のＰＬＬ周波数シンセサイザにおけ
る不感帯テスト回路の動作を示すタイミングチャートで
ある。

【図５】従来のＰＬＬ周波数シンセサイザにおける不感
帯テスト回路を示す回路図である。

【図６】従来のＰＬＬ周波数シンセサイザにおける位相
比較器及びチャージポンプを示す回路図である。

【図７】従来のＰＬＬ周波数シンセサイザにおける不感
帯テスト回路の動作を示すタイミングチャートである。

【図８】従来のＰＬＬ周波数シンセサイザにおける不感
帯テスト回路の動作を示すタイミングチャートである。

【図９】従来のＰＬＬ周波数シンセサイザにおける不感
帯テスト回路の問題点を説明するためのタイミングチャ
ートである。

【符号の説明】

１０リファレンスカウンタ１１プログラマブルカウンタ１２、１２ａ遅延回路１３、１３ａ２入力セレクタ１４位相比較器１５チャージポンプ１６、１６ａ抵抗１８、１８ａＰＬＬ周波数シンセサイザ１９制御信号

Claims

(57)【特許請求の範囲】

【請求項１】入力された第１の信号のパルス数をカウ
ントし、カウント値が設定数になる毎に第１のパルス信
号を出力する第１の分周器と、入力された第２の信号のパルス数をカウントし、カウン
ト値が設定数になる毎に第２のパルス信号を出力する第
２の分周器と、該第１のパルス信号及び該第２のパルス信号が各々入力
され、該第１のパルス信号及び該第２のパルス信号の位
相差を検出する位相比較器と、該位相比較器により検出された該第１のパルス信号及び
該第２のパルス信号の位相差に対応する第３のパルス信
号を出力するチャージポンプとを備えたＰＬＬ周波数シ
ンセサイザにおいて、該第１のパルス信号又は該第２のパルス信号が入力さ
れ、入力されたパルス信号を遅延させて出力する遅延手
段と、該遅延手段からの出力信号と、該第２のパルス信号又は
該第１のパルス信号が入力され、外部から入力される制
御信号により入力された信号の一方を選択する選択手段
と、該第１のパルス信号又は該第２のパルス信号、及び該選
択手段で選択された信号が該位相比較器を介して与えら
れる該チャージポンプからの出力信号がクロック入力さ
れ、クロック入力があったときにカウント値を増減させ
るカウンタとを備え、該カウンタのカウント値が増減しないときに、該遅延手
段による遅延幅を、該チャージポンプから第３のパルス
信号が出力されない不感帯幅として検出するＰＬＬ周波
数シンセサイザ。
【請求項２】前記チャージポンプの出力側に電流電圧
変換手段が設けられている請求項１に記載のＰＬＬ周波
数シンセサイザ。
【請求項３】前記遅延手段の遅延幅が任意に設定可能
である請求項１又は請求項２に記載のＰＬＬ周波数シン
セサイザ。