JP3425065B2 - Multilayer dielectric filter - Google Patents
Multilayer dielectric filterInfo
- Publication number
- JP3425065B2 JP3425065B2 JP15799597A JP15799597A JP3425065B2 JP 3425065 B2 JP3425065 B2 JP 3425065B2 JP 15799597 A JP15799597 A JP 15799597A JP 15799597 A JP15799597 A JP 15799597A JP 3425065 B2 JP3425065 B2 JP 3425065B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- stripline
- layer
- ground
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は移動体通信機の高周
波回路フィルタやアンテナデュプレクサ等に使用するた
めの積層型誘電体フィルタに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laminated dielectric filter for use in a high frequency circuit filter of a mobile communication device, an antenna duplexer or the like.
【０００２】[0002]
【従来の技術】携帯電話等の移動体通信機等に使用する
ための従来の積層型誘電体フィルタ１は、図１に示すよ
うに６面体形状の誘電体２に埋設されたストリップライ
ン導体層３、結合コンデンサ導体層（図示せず）、及び
グランド導体層（図示せず）と、誘電体１の外周面に設
けられた第１及び第２の入出力端子導体層４、５、及び
第１及び第２のグランド端子導体層６、７を備えてい
る。積層型誘電体フィルタ１の積層方向は誘電体フィル
タ支持体としての回路基板８の主面に対して垂直な方向
であるので、点線で示すストリップライン導体層３、及
び図示が省略されているグランド導体層は回路基板８の
主面に平行に延びている。2. Description of the Related Art A conventional laminated dielectric filter 1 for use in a mobile communication device such as a mobile phone is a stripline conductor layer embedded in a hexahedral dielectric 2 as shown in FIG. 3, a coupling capacitor conductor layer (not shown), a ground conductor layer (not shown), first and second input / output terminal conductor layers 4, 5 provided on the outer peripheral surface of the dielectric 1, and The first and second ground terminal conductor layers 6 and 7 are provided. Since the stacking direction of the multilayer dielectric filter 1 is a direction perpendicular to the main surface of the circuit board 8 serving as a dielectric filter support, the stripline conductor layer 3 shown by the dotted line and the ground (not shown) are shown. The conductor layer extends parallel to the main surface of the circuit board 8.
【０００３】[0003]
【発明が解決しようとする課題】ところで、積層型誘電
体フィルタの低背化の要求に応えるために、ストリップ
ライン導体層３とグランド導体層との間隔を狭くする
と、導体損失が増加し、Ｑ特性が悪くなり、挿入損失が
大きくなる。By the way, if the distance between the stripline conductor layer 3 and the ground conductor layer is narrowed in order to meet the demand for the reduction in height of the laminated dielectric filter, the conductor loss increases, and Q The characteristics deteriorate and the insertion loss increases.
【０００４】そこで、本発明の目的は、ストリップライ
ン導体層とグランド導体層との間隔を広くしても低背化
を維持することができる積層型誘電体フィルタを提供す
ることにある。Therefore, an object of the present invention is to provide a laminated dielectric filter which can maintain a low profile even if the distance between the stripline conductor layer and the ground conductor layer is widened.
【０００５】[0005]
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、互いに対向する第１及
び第２の主面と第１、第２、第３及び第４の側面とを有
する６面体形状の誘電体の中に直線状に延びるストリッ
プライン導体層が埋設され、このストリップライン導体
層に対向するグランド導体層が設けられ、前記ストリッ
プライン導体層及び前記グランド導体層が取付面に対し
て垂直方向に延びるように配置され、前記ストリップラ
イン導体層に結合された一対の入出力端子導体層が設け
られている積層型誘電体フィルタであって、前記一対の
入出力端子導体層が、前記ストリップライン導体層と前
記グランド導体層との積層方向に直交する方向に所定の
間隔を有して配置されていることを特徴とする積層型誘
電体フィルタに係わるものである。なお、請求項２に示
すように、少なくとも第１及び第２のストリップライン
導体層を設け、これ等を前記積層方向に直交する方向に
おいて互いに並置することが望ましい。また、請求項３
に示すように、少なくとも第１及び第２のストリップラ
イン導体層と、グランド導体層と、第１及び第２の入出
力容量導体層と、共振器間容量導体層とを設けることが
望ましい。また、請求項４に示すように、第１及び第２
のストリップライン導体層を互いに相互誘導結合させる
ことが望ましい。また、請求項５に示すように、共振器
間結合容量導体層を省き、第１及び第２のストリップ導
体層を相互誘導結合させることができる。また、請求項
６に示すように、ストリップライン導体層を挟むように
第１及び第２のグランド導体層を設けることが望まし
い。また、請求項７に示すように、第３のストリップラ
イン導体層を設けることができる。また、請求項８に示
すように、第１及び第２の端子導体層を又は更に多くの
ストリップライン導体層を第１及び第２の側面において
第１の主面から第２の主面に向って延びるように帯状に
形成することが望ましい。また、請求項９に示すよう
に、グランド端子導体層を第１の主面において第３の側
面から第４の側面に向って延びるように帯状に形成する
ことが望ましい。また、請求項１０〜１３に示すよう
に、積層型誘電体フィルタを構成することが望ましい。 SUMMARY OF THE INVENTION The present invention for solving the above problems and achieving the above objects includes a first and a second main surface and a first, a second, a third and a fourth main surface which are opposed to each other. stripline conductor layer extending in a straight line is embedded in the dielectric hexahedron shape having a side surface, the ground conductor layer is provided opposite to the stripline conductor layer, the strip
The plane conductor layer and the ground conductor layer are attached to the mounting surface.
It is arranged so as to extend in the vertical direction Te, the stripline
Providing a pair of input / output terminal conductor layers coupled to the in-conductor layer
A yet that laminated dielectric filter is, the pair
The input / output terminal conductor layer is in front of the stripline conductor layer.
Prescribed in a direction perpendicular to the stacking direction with the ground conductor layer.
The present invention relates to a laminated dielectric filter characterized by being arranged with a space . As described in claim 2, at least the first and second strip lines
A conductor layer is provided, and these are arranged in a direction orthogonal to the stacking direction.
It is desirable to place them next to each other. Further, claim 3
As shown in, it is desirable to provide at least the first and second stripline conductor layers, the ground conductor layer, the first and second input / output capacitance conductor layers, and the inter-resonator capacitance conductor layer. In addition, as described in claim 4 , the first and second
It is desirable to mutually inductively couple the stripline conductor layers. Further, as described in claim 5, it is possible to omit the inter-resonator coupling capacitance conductor layer and mutually inductively couple the first and second strip conductor layers. Also, the claims
As shown in FIG. 6 , it is desirable to provide the first and second ground conductor layers so as to sandwich the stripline conductor layer. Further, as described in claim 7 , a third stripline conductor layer can be provided. Further, as described in claim 8 , the first and second terminal conductor layers or more stripline conductor layers are provided on the first and second side faces from the first main surface toward the second main surface. It is desirable to form it in a strip shape so as to extend. Moreover, as shown in claim 9.
In addition, it is preferable that the ground terminal conductor layer is formed in a band shape so as to extend from the third side surface to the fourth side surface on the first main surface. Moreover, as shown in Claims 10-13.
Moreover, it is desirable to construct a laminated dielectric filter.
【０００６】[0006]
【発明の作用及び効果】請求項１の発明によれば、スト
リップライン導体層及びグランド導体層が取付面に対し
て垂直な方向に延びるように配置されているので、スト
リップライン導体層とグランド導体層との距離の大小が
取付面からの積層型誘電体フィルタの高さに無関係にな
る。また、一対の入出力端子導体層が、ストリップライ
ン導体層とグランド導体層との積層方向に直交する方向
に所定の間隔を有して配置されている。この結果、スト
リップライン導体層とグランド導体層との間の距離を長
くしてＱ特性の向上即ち導体損失の低減を図っても積層
型誘電体フィルタの高さが高くならず、低背化を維持す
ることができる。なお、請求項３〜１３の発明によれ
ば、支持体（例えば回路基板）に対して表面実装するの
に適した積層型誘電体フィルタを提供することができ
る。According to the invention of claim 1, since the stripline conductor layer and the ground conductor layer are arranged so as to extend in the direction perpendicular to the mounting surface, the stripline conductor layer and the ground conductor are arranged. The magnitude of the distance from the layer becomes independent of the height of the laminated dielectric filter from the mounting surface. The pair of input / output terminal conductor layers are
Direction perpendicular to the stacking direction of the conductor layer and ground conductor layer
Are arranged at predetermined intervals. As a result, even if the distance between the stripline conductor layer and the ground conductor layer is increased to improve the Q characteristic, that is, the conductor loss is reduced, the height of the laminated dielectric filter is not increased and the height is reduced. Can be maintained. According to the inventions of claims 3 to 13 , it is possible to provide a laminated dielectric filter suitable for surface mounting on a support (for example, a circuit board).
【０００７】[0007]
【実施例】次に、本発明の実施形態を示す実施例を図２
〜図９を参照して説明する。なお、各図面において導体
層は厚みが省略され示され且つ他の領域と区別するため
に点を伴なって示されている。図に示すように本実施例
の積層型誘電体フィルタ１０は、積層された誘電体１１
を有する。誘電体１１は底面側の第１の主面１２と上面
側の第２の主面１３と、第１、第２、第３及び第４の側
面１４、１５、１６、１７とを有し、全体として６面体
（直方体）に形成されている。図２〜図４に示すように
第１の主面１２と第３及び第４の側面１６、１７には第
１のグランド端子導体層１８が帯状に設けられている。
また、第２の主面１３と第３及び第４の側面１６、１７
には第２のグランド端子導体層１９が帯状に設けられて
いる。第１及び第２のグランド端子導体層１８、１９は
第１及び第２の主面１２、１３のほぼ中央において第３
の側面１６から第４の側面１７に向うように直線状に延
びている。第１の側面１４と第１及び第２の主面１２、
１３には第１の入出力端子導体層２０が帯状に設けら
れ、第２の側面１５と第１及び第２の主面１２、１３に
は第２の入出力端子導体層２１が帯状に設けられてい
る。第１及び第２の入出力端子導体層２０、２１は図２
及び図５から明らかなように第１及び第２の側面１４、
１５のほぼ中央において第１の主面１２から第２の主面
１３に向うように直線状に延びるように配置されてい
る。EXAMPLE Next, an example showing an embodiment of the present invention is shown in FIG.
~ It demonstrates with reference to FIG. In each drawing, the thickness of the conductor layer is omitted and is shown with dots to distinguish it from other regions. As shown in the figure, the laminated dielectric filter 10 according to the present embodiment has a laminated dielectric 11
Have. The dielectric 11 has a first main surface 12 on the bottom surface side, a second main surface 13 on the upper surface side, and first, second, third, and fourth side surfaces 14, 15, 16, 17, It is formed into a hexahedron (a rectangular parallelepiped) as a whole. As shown in FIGS. 2 to 4, a first ground terminal conductor layer 18 is provided in a strip shape on the first main surface 12 and the third and fourth side surfaces 16 and 17.
In addition, the second main surface 13 and the third and fourth side surfaces 16, 17
The second ground terminal conductor layer 19 is provided in a strip shape. The first and second ground terminal conductor layers 18 and 19 are formed in the third and substantially third portions at the centers of the first and second main surfaces 12 and 13.
Linearly extending from the side surface 16 toward the fourth side surface 17. A first side surface 14 and first and second major surfaces 12,
The first input / output terminal conductor layer 20 is provided in a strip shape on the reference numeral 13, and the second input / output terminal conductor layer 21 is provided in a strip shape on the second side surface 15 and the first and second main surfaces 12 and 13. Has been. The first and second input / output terminal conductor layers 20 and 21 are shown in FIG.
And the first and second sides 14, as is clear from FIG.
It is arranged so as to extend linearly from the first main surface 12 toward the second main surface 13 at approximately the center of 15.
【０００８】図２から明らかなようにこの積層型誘電体
フィルタ１０は、第１の主面１２をフィルタ支持体とし
ての回路基板２２の主面２３に対向配置させるように構
成されている。回路基板２２にはグランド導体層２４と
第１の信号線導体層２５と第２の信号線導体層（図示せ
ず）とが設けられており、これ等には積層型誘電体フィ
ルタ１０のグランド端子導体層１８、第１及び第２の入
出力端子導体層２０、２１が半田等の導電性接合材で接
合される。As is apparent from FIG. 2, the laminated dielectric filter 10 is constructed such that the first main surface 12 is arranged to face the main surface 23 of the circuit board 22 as a filter support. The circuit board 22 is provided with a ground conductor layer 24, a first signal line conductor layer 25, and a second signal line conductor layer (not shown), and these are connected to the ground of the multilayer dielectric filter 10. The terminal conductor layer 18 and the first and second input / output terminal conductor layers 20 and 21 are joined by a conductive joining material such as solder.
【０００９】本実施例の積層型誘電体フィルタ１０は図
９に示す等価回路が得られるように形成されている。図
９において入力端子Ｔ1 は入力結合コンデンサＣ1 を介
して第１のストリップラインＬ1 に接続され、第１のス
トリップラインＬ1 にコンデンサＣ5 、Ｃ6 によって容
量結合され且つＭで示すように誘導結合された第２のス
トリップラインＬ2 は結合コンデンサＣ2 を介して出力
端子Ｔ2 に接続されている。第１及び第２のストリップ
ラインＬ1 、Ｌ2 の一端はグランドに接続され、他端は
波長短縮容量を得るためのコンデンサＣ3 、Ｃ4 を介し
てグランドに接続されている。図９の入力端子Ｔ1 、出
力端子Ｔ2 、及びグランドは図２の第１の入出力端子導
体層２０、第２の入出力端子導体層２１、グランド端子
導体層１８に対応する。The laminated dielectric filter 10 of this embodiment is formed so as to obtain the equivalent circuit shown in FIG. In FIG. 9, the input terminal T1 is connected to the first stripline L1 via the input coupling capacitor C1, and is capacitively coupled to the first stripline L1 by capacitors C5 and C6 and inductively coupled as shown by M. The two strip lines L2 are connected to the output terminal T2 via a coupling capacitor C2. One ends of the first and second strip lines L1 and L2 are connected to the ground, and the other ends thereof are connected to the ground via capacitors C3 and C4 for obtaining a wavelength shortening capacity. The input terminal T1, the output terminal T2, and the ground in FIG. 9 correspond to the first input / output terminal conductor layer 20, the second input / output terminal conductor layer 21, and the ground terminal conductor layer 18 in FIG.
【００１０】図９の回路を得るために誘電体１１の中に
は図６〜図８に示すように多数の導体層が埋設されてい
る。誘電体１１はセラミックのグリーンシート（磁器生
シート）に導電性ペースト（例えば銀ペースト）を図６
〜図８に示す所定パターンに印刷し、これ等を積層して
焼成したものである。グリーンシートは焼成後に相互に
一体化されるが、図６〜図８では説明の都合上誘電体１
１が第１、第２、第３、第４、第５、第６、第７、第８
及び第９の誘電体層１１ａ、１１ｂ、１１ｃ、１１ｄ、
１１ｅ、１１ｆ、１１ｇ、１１ｈ、１１ｉに分割されて
いる。なお、図６の各誘電体層１１ａ〜１１ｉは積層前
のグリーンシートの配置に対応している。但し、積層型
誘電体フィルタ１０を量産する時には、各層のグリーン
シートを複数の素子を得ることができるように大面積に
形成し、これ等の積層体をカットすることによって複数
素子を得る。In order to obtain the circuit of FIG. 9, a large number of conductor layers are embedded in the dielectric 11 as shown in FIGS. For the dielectric 11, a ceramic green sheet (porcelain green sheet) and a conductive paste (eg, silver paste) are used as shown in FIG.
8 to 8 are printed in a predetermined pattern shown in FIG. 8, which are laminated and fired. The green sheets are integrated with each other after firing, but in FIG. 6 to FIG.
1 is the first, second, third, fourth, fifth, sixth, seventh, eighth
And the ninth dielectric layers 11a, 11b, 11c, 11d,
It is divided into 11e, 11f, 11g, 11h, and 11i. Each of the dielectric layers 11a to 11i in FIG. 6 corresponds to the arrangement of green sheets before lamination. However, when the laminated dielectric filter 10 is mass-produced, a green sheet of each layer is formed in a large area so that a plurality of elements can be obtained, and these laminated bodies are cut to obtain a plurality of elements.
【００１１】次に、各層を説明する。図６の左端の第１
の誘電体層１１ａは第４の側面１６を得るためのカバー
用であって、積層前に導体層が形成されないものであ
る。積層後にはこの下面及び上面と左側主面に図２〜図
４に示す第１及び第２のグランド端子導体層１８、１９
が形成される。Next, each layer will be described. The first on the left side of FIG.
The dielectric layer 11a is for a cover for obtaining the fourth side surface 16, and the conductor layer is not formed before lamination. After lamination, the lower and upper surfaces and the left main surface have the first and second ground terminal conductor layers 18 and 19 shown in FIGS.
Is formed.
【００１２】第２の誘電体層１１ｂは、その一方の主面
に第１のグランド導体層２６を有する。第１のグランド
導体層２６は内部のシールド作用及びストリップライン
作用を得るために設けられたものであって、第２の誘電
体層１１ｂの主面の下端から上端に至るように形成され
ている。即ち、第１のグランド導体層２６は図２の誘電
体１１の第１及び第２の主面１２、１３にその一部が露
出されるように形成され、第１及び第２のグランド端子
導体層１８、１９に接続されている。The second dielectric layer 11b has a first ground conductor layer 26 on one main surface thereof. The first ground conductor layer 26 is provided to obtain an internal shield action and a stripline action, and is formed so as to extend from the lower end to the upper end of the main surface of the second dielectric layer 11b. . That is, the first ground conductor layer 26 is formed so that a part of the first ground conductor layer 26 is exposed on the first and second main surfaces 12 and 13 of the dielectric 11 of FIG. Connected to layers 18 and 19.
【００１３】第３の誘電体層１１ｃは、導体損失を低減
させてフィルタのＱ特性を向上させるためのものであ
り、両主面に導体層を有さない。The third dielectric layer 11c is for reducing the conductor loss and improving the Q characteristic of the filter, and has no conductor layer on both main surfaces.
【００１４】第４の誘電体層１１ｄは、その一方の主面
に帯状の波長短縮導体層２７、２８を有する。この波長
短縮導体層２７、２８は図９のコンデンサＣ3 、Ｃ4 の
容量を得るものであって、誘電体層１１ｄの主面の上端
から下方に向って延びており、第５の誘電体層１１ｅの
第１及び第２のストリップライン導体層２９、３０の上
端領域に対向している。なお、波長短縮導体層２７、２
８は図２の誘電体１１の第２の主面（上面）１３にその
一部が露出するように形成され、第２のグランド端子導
体層１９に接続されている。また、積層後において第４
の誘電体層１１ｄの両側面及び上面と下面の一部に第１
及び第２の入出力端子導体層２０、２１が設けられる。The fourth dielectric layer 11d has band-shaped wavelength shortening conductor layers 27 and 28 on one main surface thereof. The wavelength shortening conductor layers 27 and 28 are for obtaining the capacitance of the capacitors C3 and C4 of FIG. 9, and extend downward from the upper end of the main surface of the dielectric layer 11d, and the fifth dielectric layer 11e. Of the first and second stripline conductor layers 29 and 30 are opposed to the upper end regions thereof. The wavelength shortening conductor layers 27, 2
8 is formed so that a part thereof is exposed on the second main surface (upper surface) 13 of the dielectric 11 of FIG. 2, and is connected to the second ground terminal conductor layer 19. Also, after stacking, the fourth
On both side surfaces and a part of the upper and lower surfaces of the dielectric layer 11d of
And second input / output terminal conductor layers 20 and 21 are provided.
【００１５】第５の誘電体層１１ｅは、その一方の主面
に帯状の第１及び第２のストリップライン導体層２９、
３０を有する。1/4 波長型のＴＥＭモード共振器を構成
するための第１及び第２のストリップライン導体層２
９、３０は第５の誘電体層１１ｅの主面の下端から上端
に向って直線状に延び、且つ互いに相互誘導結合される
ように並置されている。即ち、第１及び第２のストリッ
プライン導体層２９、３０は図２、図６及び図７から明
らかなように本発明に従って、誘電体１１の第１の主面
（下面）１２に対して垂直に配置されている。この第１
及び第２のストリップライン導体層２９、３０は図９の
第１及び第２のストリップラインＬ1 、Ｌ2 を得るもの
であり、一端が図２の誘電体１１の第１の主面（下面）
に露出し、第１のグランド端子導体層１８に接続され、
他端が開放されている。また、第１及び第２のストリッ
プライン導体層２９、３０は誘電体層１１ｃ、１１ｄを
介して第１のグランド導体層２６に対向するように配置
されている。積層後には第５の誘電体層１１ｅの外周面
に第１及び第２のグランド端子導体層１８、１９と第１
及び第２の入出力端子導体層２０、２１が設けられる。The fifth dielectric layer 11e has strip-shaped first and second stripline conductor layers 29 on one main surface thereof.
Have 30. First and second stripline conductor layers 2 for constructing a quarter-wavelength TEM mode resonator
The reference numerals 9 and 30 extend linearly from the lower end to the upper end of the main surface of the fifth dielectric layer 11e and are juxtaposed so as to be mutually inductively coupled to each other. That is, the first and second stripline conductor layers 29, 30 are perpendicular to the first main surface (lower surface) 12 of the dielectric 11 according to the present invention as is apparent from FIGS. 2, 6 and 7. It is located in. This first
The second and second stripline conductor layers 29 and 30 are for obtaining the first and second striplines L1 and L2 of FIG. 9, and one end thereof is the first main surface (lower surface) of the dielectric 11 of FIG.
Exposed to and connected to the first ground terminal conductor layer 18,
The other end is open. The first and second stripline conductor layers 29 and 30 are arranged so as to face the first ground conductor layer 26 with the dielectric layers 11c and 11d interposed therebetween. After the lamination, the first and second ground terminal conductor layers 18 and 19 and the first and second ground terminal conductor layers 18 and 19 are formed on the outer peripheral surface of the fifth dielectric layer 11e.
And second input / output terminal conductor layers 20 and 21 are provided.
【００１６】第６の誘電体層１１ｆの主面には第１及び
第２の入出力容量導体層３１、３２と相互結合導体層３
３が設けられている。第１及び第２の入出力容量導体層
３１、３２は、図８から明らかなように第６の誘電体層
１１ｆの主面側から見てこの誘電体層１１ｆを介して第
１及び第２のストリップライン導体層２９、３０の一部
に重なるように配置され、図９の入出力結合用コンデン
サＣ1 、Ｃ2 を提供する。相互結合導体層３３は第６の
誘電体層１１ｆの主面側から見てこの誘電体層１１ｆを
介して第１及び第２のストリップライン導体層２９、３
０の一部に重なるように配置され、図９の相互結合用コ
ンデンサＣ5 、Ｃ6 を提供する。積層後において第６の
誘電体層１１ｆの外周面には第１及び第２のグランド端
子導体層１８、１９と第１及び第２の入出力端子導体層
２０、２１とが設けられている。第１及び第２の入出力
容量導体層３１、３２の端部は誘電体１１の第１及び第
２の側面１４、１５に露出し、ここに第１及び第２の入
出力端子導体層２０、２１が接続されている。On the main surface of the sixth dielectric layer 11f, the first and second input / output capacitance conductor layers 31 and 32 and the mutual coupling conductor layer 3 are formed.
3 is provided. As is apparent from FIG. 8, the first and second input / output capacitance conductor layers 31 and 32 have the first and second dielectric layers 11f with the dielectric layer 11f interposed therebetween when viewed from the main surface side of the sixth dielectric layer 11f. Of the stripline conductor layers 29 and 30 are provided so as to provide the input / output coupling capacitors C1 and C2 of FIG. The mutual coupling conductor layer 33 includes the first and second stripline conductor layers 29, 3 via the dielectric layer 11f when viewed from the main surface side of the sixth dielectric layer 11f.
0 to provide a mutual coupling capacitor C5, C6 of FIG. After the lamination, the outer peripheral surface of the sixth dielectric layer 11f is provided with the first and second ground terminal conductor layers 18 and 19 and the first and second input / output terminal conductor layers 20 and 21. The ends of the first and second input / output capacitance conductor layers 31 and 32 are exposed at the first and second side faces 14 and 15 of the dielectric 11, and here, the first and second input / output terminal conductor layers 20. , 21 are connected.
【００１７】第７の誘電体層１１ｇは第３の誘電体層１
１ｃと同様に導体損失を低減して誘電体フィルタのＱ特
性を向上させるものであり、この主面には導体層が設け
られていない。The seventh dielectric layer 11g is the third dielectric layer 1
Like 1c, the conductor loss is reduced to improve the Q characteristic of the dielectric filter, and no conductor layer is provided on this main surface.
【００１８】第８の誘電体層１１ｈの主面には第２の誘
電体層１１ｂと同様な第２のグランド導体層３４が設け
られている。第２のグランド導体層３４は内部のシール
ド作用及びストリップライン作用を得るためのものであ
り、誘電体層１１ｈの主面の下端から上端に至るように
形成され、この誘電体層１１ｈの主面側から見て第１及
び第２のストリップライン導体層２９、３０に重なるよ
うに配置されている。なお、積層後において第２のグラ
ンド導体層３４は誘電体１１の第１及び第２の主面１
２、１３にその一部が露出し、ここに第１及び第２のグ
ランド端子導体層１８、１９が接続されている。A second ground conductor layer 34 similar to the second dielectric layer 11b is provided on the main surface of the eighth dielectric layer 11h. The second ground conductor layer 34 is for obtaining an internal shielding action and a stripline action, and is formed from the lower end to the upper end of the main surface of the dielectric layer 11h. It is arranged so as to overlap the first and second stripline conductor layers 29 and 30 when viewed from the side. It should be noted that after the lamination, the second ground conductor layer 34 has the first and second main surfaces 1 of the dielectric 11.
Part of it is exposed at 2 and 13, and the first and second ground terminal conductor layers 18 and 19 are connected thereto.
【００１９】第８の誘電体層１１ｉは第１の誘電体層１
１ａと同様にカバー層であって、積層前には導体層が設
けられず、積層後に第１及び第２のグランド導体層１
８、１９が設けられるものである。The eighth dielectric layer 11i is the first dielectric layer 1
1a is a cover layer, a conductor layer is not provided before lamination, and the first and second ground conductor layers 1 are formed after lamination.
8 and 19 are provided.
【００２０】誘電体１１の外周面に設けられた第１及び
第２のグランド端子導体層１８、１９と第１及び第２の
入出力端子導体層２０、２１は誘電体１１の外周面に内
部の導体層２６〜３４よりも高い融点を有するものであ
って、導体ペーストを塗布して焼付けることによって形
成されている。The first and second ground terminal conductor layers 18 and 19 and the first and second input / output terminal conductor layers 20 and 21 provided on the outer peripheral surface of the dielectric 11 are internally formed on the outer peripheral surface of the dielectric 11. Which has a higher melting point than the conductor layers 26 to 34, and is formed by applying and baking a conductor paste.
【００２１】本実施例の積層型誘電体フィルタ１０にお
いて、第１及び第２のグランド端子導体層１８、１９は
内部の第１及び第２のグランド導体層２６、３４によっ
て相互に接続されている。従って、図２の回路基板２２
のグランド導体層２４に第１及び第２のグランド端子導
体層１８、１９のいずれを接続しても差し支えない。ま
た、誘電体１１の内部の各導体層２６〜３４は図６の各
誘電体層１１ｂ、１１ｅ、１１ｆ、１１ｈにおいて左右
対称に配置されている。従って、第１及び第２の入出力
容量導体層３１、３２のいずれか一方を入力結合コンデ
ンサＣ1 として使用し、他方を出力結合用コンデンサＣ
2 とすることができる。即ち、一対の導体層３１、３２
のそれぞれが入力又は出力側の容量結合に使用可能であ
る。なお、一方の導体層３１を例えば入力容量導体層、
他方の導体層３２を出力容量導体層とすることも勿論可
能である。また、第１及び第２の入出力端子導体層２
０、２１のいずれか一方を入力端子、他方を出力端子と
することができる。即ち、一方の導体層２０を入力又は
出力端子として使用し、他方の導体層２１も入力又は出
力端子として使用することができる。In the laminated dielectric filter 10 of the present embodiment, the first and second ground terminal conductor layers 18 and 19 are connected to each other by the first and second ground conductor layers 26 and 34 inside. . Therefore, the circuit board 22 of FIG.
Any of the first and second ground terminal conductor layers 18 and 19 may be connected to the ground conductor layer 24 of FIG. In addition, the conductor layers 26 to 34 inside the dielectric 11 are arranged symmetrically in the dielectric layers 11b, 11e, 11f, and 11h in FIG. Therefore, one of the first and second input / output capacitance conductor layers 31 and 32 is used as the input coupling capacitor C1, and the other is used as the output coupling capacitor C1.
It can be 2. That is, the pair of conductor layers 31, 32
Can be used for capacitive coupling on the input or output side. Note that one conductor layer 31 is, for example, an input capacitance conductor layer,
Of course, the other conductor layer 32 can be used as the output capacitance conductor layer. In addition, the first and second input / output terminal conductor layers 2
Either one of 0 and 21 can be an input terminal and the other can be an output terminal. That is, one conductor layer 20 can be used as an input or output terminal, and the other conductor layer 21 can also be used as an input or output terminal.
【００２２】図６から明らかなように第１及び第２のス
トリップライン導体層２９、３０及びその他の導体層２
６、２７、２８、３１、３２、３３、３４が図２の回路
基板２２の主面２３即ち誘電体１１の第１の主面（下
面）１２に垂直な平面内に配置されている。従って、誘
電体１１の回路基板２２上での高さが誘電体１１の積層
数又は積層体の各層の厚さに無関係である。このため、
ストリップライン導体層２９、３０と第１及び第２のグ
ランド導体層２６、３４とのそれぞれの間隔を大きくし
て導体損失を低減し、誘電体フィルタ１０のＱ特性を向
上させても、誘電体１１の高さが増大せず、低背化を達
成することができる。また、本実施例では、第１及び第
２のストリップライン導体層２９、３０が回路基板２２
に対向する第１の主面１２側のグランド端子導体層１８
に直接に接続されているので、グランドインダクタンス
（寄生インダクタンス）を低減することができる。即ち
従来の積層型誘電体フィルタでは、ストリップライン導
体層の端部と回路基板上のグランドとを接続するための
導体層が存在するために、これに基づくインダクタンス
（グランドインダクタンス）がストリップラインに直列
に接続されたが、本実施例ではこの種のグランドインダ
クタンスを無視することができる。また本実施例では第
１及び第２のストリップライン導体層２９、３０が第５
の誘電体層１１ｅの主面上で相互に接続されていない。
従ってこれによってもグランドインダクタンス（寄生イ
ンダクタンス）を低減させることができる。即ち、従来
の積層型誘電体フィルタにおいては複数のストリップラ
イン導体層の相互接続導体をストリップライン導体層と
同一の主面に設けたので、これとグランドとの間にイン
ダクタンス（グランドインダクタンス）が生じたが、本
実施例ではこの種のグランドインダクタンスが実質的に
生じない。As is apparent from FIG. 6, the first and second stripline conductor layers 29 and 30 and the other conductor layer 2
6, 27, 28, 31, 32, 33, 34 are arranged in a plane perpendicular to the main surface 23 of the circuit board 22 shown in FIG. 2, that is, the first main surface (lower surface) 12 of the dielectric 11. Therefore, the height of the dielectric 11 on the circuit board 22 is independent of the number of stacked dielectrics 11 or the thickness of each layer of the stacked body. For this reason,
Even if the spacing between the stripline conductor layers 29 and 30 and the first and second ground conductor layers 26 and 34 is increased to reduce the conductor loss and improve the Q characteristic of the dielectric filter 10, The height of 11 does not increase and a low profile can be achieved. Further, in this embodiment, the first and second stripline conductor layers 29 and 30 are the circuit board 22.
The ground terminal conductor layer 18 on the first main surface 12 side facing the
Since it is directly connected to, the ground inductance (parasitic inductance) can be reduced. That is, in the conventional multilayer dielectric filter, since there is a conductor layer for connecting the end of the stripline conductor layer and the ground on the circuit board, an inductance (ground inductance) based on this exists in series with the stripline. However, in this embodiment, this type of ground inductance can be ignored. Further, in this embodiment, the first and second stripline conductor layers 29 and 30 are the fifth
Are not connected to each other on the main surface of the dielectric layer 11e.
Therefore, also by this, the ground inductance (parasitic inductance) can be reduced. That is, in the conventional multilayer dielectric filter, since the interconnection conductors of a plurality of stripline conductor layers are provided on the same main surface as the stripline conductor layer, an inductance (ground inductance) is generated between this and the ground. However, in this embodiment, this type of ground inductance does not substantially occur.
【００２３】[0023]
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。
（１） 図９でＭで示す相互誘導結合を持たないように
構成することができる。また、コンデンサＣ5 、Ｃ6 の
結合を省き、相互誘導結合ＭのみでストリップラインＬ
1 、Ｌ2 を結合してもよい。
（２） 第１及び第２のストリップライン導体層２９、
３０との間に第３のストリップライン導体層及び更に多
くのストリップライン導体層を配置することができる。
（３） 第１及び第２のストリップライン導体層２９、
３０の一端を誘電体層１１ｅの主面内で相互に接続して
くし歯状にすることができる。
（４） 実施例では、ストリップライン導体層２９、３
０がコムライン（comb−line）形（くし状）に配置され
ているが、インタディジタル（interdigital）形に配置
することができる。
（５） 図６において、第１及び第２のストリップライ
ンに導体層２９、３０の上端を第２のグランド端子導体
層１９に接続し、第１及び第２のストリップライン導体
層２９、３０の下端を第１のグランド端子導体層１８か
ら離間させて開放端とすることができる。
（６） 図３から明らかなように、実施例の誘電体１１
は平面的に見て第１及び第２のグランド導体層１８、１
９が延びる方向の辺の長さがこれに直交する方向の辺の
長さより短いが、逆に第１及び第２のクランド端子導体
層１８、１９の延びる方向の辺をこれに直交する方向の
辺よりも長くすることができる。
（７） 第１及び第２の入出力容量導体層３１、３２の
位置を図８において上方又は下方に自由にシフトするこ
とができる。
（８） 実施例では第１及び第２のグランド端子導体層
１８、１９が実質的に同一パタ−ンに形成されている
が、例えば第１のグランド端子導体層１８の幅を第１の
主面１２の中央のおいて狭くすることができる。また、
第２のグランド端子導体層１９を第２の主面１３の実質
的に全体に設けること、またこれを第３及び第４の側面
１６、１７の実質的全部に設け、第１のグランド端子導
体層１８に連続させることができる。この場合には、第
１及び第２の入出力端子導体層２０、２１を第１及び第
２の側面１４、１５の上側に設けないで、第２のグラン
ド端子導体層から離間させる。
（９） 第３及び第４の側面１６、１７において第１及
び第２のグランド端子導体層１８、１９を相互に接続す
ることができる。また、図１０に示すように第３及び第
４の側面１６、１７の全部にグランド端子導体層４０を
設けることができる。なお、この場合には誘電体１１の
内部のグランド導体層２６、３４を省き、誘電体１１の
第３及び第４の側面のグランド端子導体層４０をグラン
ド導体層２６、３４と同様に使用することができる。
（１０） デュプレクサに本発明を適用することができ
る。MODIFICATION The present invention is not limited to the above-mentioned embodiments, and the following modifications are possible. (1) It can be configured so as not to have the mutual inductive coupling shown by M in FIG. Further, the coupling of the capacitors C5 and C6 is omitted, and only the mutual inductive coupling M is used for the strip line L.
1 and L2 may be combined. (2) First and second stripline conductor layers 29,
A third stripline conductor layer and more stripline conductor layers can be arranged between the third stripline conductor layer and more stripline conductor layers. (3) First and second stripline conductor layers 29,
One ends of 30 can be connected to each other in the main surface of the dielectric layer 11e to form a comb-like shape. (4) In the embodiment, the stripline conductor layers 29, 3
0s are arranged in a comb-line shape (comb shape), but can be arranged in an interdigital shape. (5) In FIG. 6, the upper ends of the conductor layers 29, 30 are connected to the second ground terminal conductor layer 19 in the first and second strip lines, and the first and second strip line conductor layers 29, 30 are connected. The lower end can be separated from the first ground terminal conductor layer 18 to form an open end. (6) As is clear from FIG. 3, the dielectric 11 of the example.
Are the first and second ground conductor layers 18 and 1 when viewed in plan.
Although the length of the side in the extending direction of 9 is shorter than the length of the side in the direction orthogonal thereto, conversely, the side in the extending direction of the first and second ground terminal conductor layers 18 and 19 in the direction orthogonal to this is opposite. It can be longer than the sides. (7) The positions of the first and second input / output capacitance conductor layers 31 and 32 can be freely shifted upward or downward in FIG. (8) In the embodiment, the first and second ground terminal conductor layers 18 and 19 are formed in substantially the same pattern. For example, the width of the first ground terminal conductor layer 18 is set to the first main It can be narrowed at the center of the face 12. Also,
The second ground terminal conductor layer 19 is provided on substantially the entire second main surface 13, and is provided on substantially all of the third and fourth side surfaces 16 and 17, and the first ground terminal conductor is provided. It can be continuous with layer 18. In this case, the first and second input / output terminal conductor layers 20 and 21 are not provided on the upper side of the first and second side surfaces 14 and 15 and are separated from the second ground terminal conductor layer. (9) The first and second ground terminal conductor layers 18 and 19 can be connected to each other on the third and fourth side surfaces 16 and 17. Further, as shown in FIG. 10, the ground terminal conductor layer 40 can be provided on all of the third and fourth side surfaces 16 and 17. In this case, the ground conductor layers 26 and 34 inside the dielectric 11 are omitted, and the ground terminal conductor layers 40 on the third and fourth side surfaces of the dielectric 11 are used similarly to the ground conductor layers 26 and 34. be able to. (10) The present invention can be applied to a duplexer.
【図１】従来の積層型誘電体フィルタ及び回路基板を示
す斜視図である。FIG. 1 is a perspective view showing a conventional laminated dielectric filter and a circuit board.
【図２】本発明の実施例の積層型誘電体フィルタ及び回
路基板を示す斜視図である。FIG. 2 is a perspective view showing a laminated dielectric filter and a circuit board according to an embodiment of the present invention.
【図３】図２の積層型誘電体フィルタの底面図である。FIG. 3 is a bottom view of the multilayer dielectric filter of FIG.
【図４】図２の積層型誘電体フィルタの左側面図であ
る。FIG. 4 is a left side view of the multilayer dielectric filter of FIG.
【図５】図２の積層型誘電体フィルタの背面図である。5 is a rear view of the multilayer dielectric filter of FIG.
【図６】図２の積層型誘電体フィルタの分解斜視図であ
る。FIG. 6 is an exploded perspective view of the multilayer dielectric filter of FIG.
【図７】図６の第５の誘電体層の主面を示す平面図であ
る。FIG. 7 is a plan view showing a main surface of a fifth dielectric layer of FIG.
【図８】図６の第６の誘電体層の主面を示す平面図であ
る。FIG. 8 is a plan view showing a main surface of a sixth dielectric layer of FIG.
【図９】図２の積層型誘電体フィルタの等価回路図であ
る。9 is an equivalent circuit diagram of the laminated dielectric filter of FIG.
【図１０】変形例の積層型誘電体フィルタ及び回路基板
を示す斜視図である。FIG. 10 is a perspective view showing a laminated dielectric filter and a circuit board of a modified example.
１１ 誘電体 １８、１９ 第１及び第２のグランド端子導体層 ２０、２１ 第１及び第２の入出力端子導体層 ２９、３０ ストリップライン導体層 11 Dielectric 18, 19 First and second ground terminal conductor layers 20, 21 First and second input / output terminal conductor layers 29, 30 Stripline conductor layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 和吉 東京都台東区上野６丁目16番20号 太陽 誘電株式会社内 (56)参考文献 特開 平８−228101（ＪＰ，Ａ) 特開 平５−259704（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01P 1/20 - 1/219 H01P 7/00 - 7/10 H01P 5/08 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kazuyoshi Sato 6-16-20 Ueno, Taito-ku, Tokyo Within Taiyo Yuden Co., Ltd. (56) Reference JP-A-8-228101 (JP, A) JP-A 5-259704 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01P 1/20-1/219 H01P 7/ 00-7/10 H01P 5/08
Claims (13)
１、第２、第３及び第４の側面とを有する６面体形状の
誘電体の中に直線状に延びるストリップライン導体層が
埋設され、このストリップライン導体層に対向するグラ
ンド導体層が設けられ、前記ストリップライン導体層及
び前記グランド導体層が取付面に対して垂直方向に延び
るように配置され、前記ストリップライン導体層に結合
された一対の入出力端子導体層が設けられている積層型
誘電体フィルタであって、前記一対の入出力端子導体層が、前記ストリップライン
導体層と前記グランド導体層との積層方向に直交する方
向に所定の間隔を有して 配置されていることを特徴とす
る積層型誘電体フィルタ。1. A stripline conductor layer linearly extending in a hexahedral dielectric having first and second main surfaces and first, second, third and fourth side surfaces facing each other. There are buried, the ground conductor layer is provided opposite to the stripline conductor layer, the strip line conductor layer及
And the ground conductor layer extend in the direction perpendicular to the mounting surface.
Arranged to be coupled to the stripline conductor layer
A laminated dielectric filter pair of input and output terminal conductor layer that are provided with the said pair of input terminals conductor layer, the strip line
One orthogonal to the stacking direction of the conductor layer and the ground conductor layer
A multi- layered dielectric filter, characterized in that it is arranged with a predetermined gap in between .
２つ設けられ、該各ストリップライン導体層は前記積層
方向に直交する方向において互いに並置されていること
を特徴とする請求項１記載の積層型誘電体フィルタ。 2. The stripline conductor layer is at least
Two stripline conductor layers are provided for each of the laminated layers.
Be juxtaposed to each other in the direction orthogonal to the direction
The laminated dielectric filter according to claim 1, wherein:
１、第２、第３及び第４の側面とを有する６面体形状の
誘電体の中に少なくともグランド導体層と第１及び第２
のストリップライン導体層と第１及び第２の入出力容量
導体層と共振器結合容量導体層とが設けられている積層
型誘電体フィルタであって、誘電体フィルタ支持体に対
して前記第１の主面を対向させるように形成されている
積層型誘電体フィルタにおいて、 前記第１及び第２のストリップライン導体層が前記第１
の主面に対して垂直に延びるように配置され、 前記第１及び第２のストリップライン導体層は誘電体層
を介して前記グランド導体層にそれぞれ対向し、前記第
１の入出力容量導体層は誘電体層を介して前記第１のス
トリップライン導体層に対向し、前記第２の入出力容量
導体層は誘電体層を介して前記第２のストリップライン
導体層に対向し、前記共振器間結合容量導体層は誘電体
層を介して前記第１及び第２のストリッフプライン導体
層に対向し、前記第１の入出力容量導体層はその一部が
前記第１の側面に露出するように配置され、前記第２の
入出力容量導体層はその一部が前記第１の側面に対向す
る第２の側面に露出するように配置され、前記グランド
導体層はその一部が少なくとも前記第１の主面に露出す
るように配置され、前記第１の側面に前記第１の入出力
容量導体層に接続された第１の入出力端子導体層が設け
られ、前記第２の側面に前記第２の入出力容量導体層に
接続された第２の入出力端子導体層が設けられ、前記第
１及び第２の主面の少なくとも一方にグランド端子導体
層が設けられ、前記グランド端子導体層が前記グランド
導体層に接続されていると共に前記第１及び第２のスト
リップライン導体層の一端に接続されていることを特徴
とする積層型誘電体フィルタ。3. A hexahedral dielectric having first and second main surfaces and first, second, third and fourth side surfaces facing each other and at least a ground conductor layer, a first and a second conductor. Second
Of the stripline conductor layer, the first and second input / output capacitance conductor layers, and the resonator coupling capacitance conductor layer, wherein the first dielectric layer filter is provided with respect to the dielectric filter support. Of the first and second stripline conductor layers, wherein the first and second stripline conductor layers are formed to face each other.
Are arranged so as to extend perpendicularly to the main surface of the first and second stripline conductor layers, and the first and second stripline conductor layers face the ground conductor layer via a dielectric layer, respectively, and the first input / output capacitance conductor layer Is opposed to the first stripline conductor layer via a dielectric layer, the second input / output capacitance conductor layer is opposed to the second stripline conductor layer via a dielectric layer, and the resonator is provided. The inter-coupling capacitance conductor layer faces the first and second stripline conductor layers via a dielectric layer, and a part of the first input / output capacitance conductor layer is exposed on the first side surface. And the second input / output capacitance conductor layer is arranged so that a part thereof is exposed at a second side surface facing the first side surface, and the ground conductor layer has at least a part thereof. It is arranged so as to be exposed on the first main surface, and A first input / output terminal conductor layer connected to the first input / output capacitance conductor layer is provided on one side surface, and a second input / output capacitance conductor layer connected to the second input / output capacitance conductor layer is provided on the second side surface. An input / output terminal conductor layer is provided, a ground terminal conductor layer is provided on at least one of the first and second main surfaces, the ground terminal conductor layer is connected to the ground conductor layer, and the first And a multilayer dielectric filter connected to one end of the second stripline conductor layer.
体層は互いに相互誘導結合するように並置されているこ
とを特徴とする請求項３記載の積層型誘電体フィルタ。4. The multilayer dielectric filter according to claim 3, wherein the first and second stripline conductor layers are juxtaposed so as to mutually inductively couple with each other.
構成を有することを特徴とする請求項４記載の積層型誘
電体フィルタ。5. The laminated dielectric filter according to claim 4, wherein the inter-resonator coupling capacitance conductor layer is omitted.
３の側面と前記第１及び第２のストリップライン導体層
との間に配置された第１のグランド導体層と、前記誘電
体の第４の側面と前記第１及び第２のストリップライン
導体層及び前記共振器間結合容量導体層との間に配置さ
れた第２のグランド導体層とから成ることを特徴とする
請求項３又は４又は５記載の積層型誘電体フィルタ。6. The ground conductor layer includes a first ground conductor layer disposed between a third side surface of the dielectric body and the first and second stripline conductor layers, and the dielectric body. 4. A second ground conductor layer disposed between a fourth side surface and the first and second stripline conductor layers and the inter-resonator coupling capacitance conductor layer. 4. The laminated dielectric filter according to 4 or 5 .
体層の相互間に少なくとも第３のストリップライン導体
層が配置されていることを特徴とする請求項３又は４又
は５又は６記載の積層型誘電体フィルタ。7. The laminate according to claim 3, 4 or 5 or 6 , wherein at least a third stripline conductor layer is arranged between the first and second stripline conductor layers. Type dielectric filter.
１及び第２の側面において前記第１の主面から前記第２
の主面に向って延びるように帯状に形成されていること
を特徴とする請求項３又は４又は５又は６又は７記載の
積層型誘電体フィルタ。8. The first and second terminal conductor layers are formed from the first main surface to the second main surface on the first and second side surfaces.
Claim 3 or 4 or 5 or 6 or 7 laminated dielectric filter according to, characterized in that the formed in a band shape so as to extend toward the main surface.
主面において前記第３の側面から前記第４の側面に向っ
て延びるように帯状に形成されていることを特徴とする
請求項３乃至８のいずれかに記載された積層型誘電体フ
ィルタ。Wherein said ground terminal conductor layer, claim 3, characterized in that it is formed in a band shape so as to extend toward the third side face in the first main surface to said fourth side 8. The laminated dielectric filter described in any one of 8 to 8 .
ップライン導体層に対向して設けられたグランド導体層
とを具備し、前記ストリップライン導体層を 伴なった誘
電体層と前記グランド導体層を伴なった誘電体層とが誘
電体の取付側の面に対して垂直に起立する形で積層配置
された積層型誘電体フィルタであって、 前記ストリップライン導体層の一端が前記取付側の面に
露出していることを特徴とする積層型誘電体フィルタ。 10. A stripline conductor layer and said strip
Ground conductor layer provided opposite to the line conductor layer
Comprising the door, it entailed the stripline conductor layer derivative
The dielectric layer including the electric conductor layer and the ground conductor layer is
Stacked so that it stands upright with respect to the mounting side of the electric body
In the laminated dielectric filter, one end of the stripline conductor layer is attached to the mounting side surface.
A laminated dielectric filter characterized by being exposed.
側の面に露出していることを特徴とする請求項１０記載
の積層型誘電体フィルタ。 11. The attachment of one end of the ground conductor layer to the attachment
11. It is exposed on the surface on the side.
Multilayer dielectric filter.
第１、第２、第３及び第４の側面とを有する６面体形状
の誘電体の中にストリップライン導体層が埋設され、こ
のストリップライン導体層に対向するグランド導体層が
設けられ、前記ストリップライン導体層を伴なった誘電
体層と前記グランド導体層を伴なった誘電体層とが誘電
体の取付側の面に対して垂直に起立する形で積層配置さ
れた積層型誘電体フィルタであって、 前記第１の主面が前記取付側の面であり、前記第１の主
面にグランド端子導体層が形成され、前記ストリップラ
イン導体層の一端が前記グランド端子導体層に接続され
ていることを特徴とす る積層型誘電体フィルタ。12. A first and a second main surface facing each other
Hexahedral shape having first, second, third and fourth side surfaces
The stripline conductor layer is embedded in the
The ground conductor layer facing the stripline conductor layer of
Dielectric provided with said stripline conductor layer
The body layer and the dielectric layer with the ground conductor layer
Stacked so that it stands upright to the mounting side of the body.
And a first main surface is the surface of the mounting side,
The ground terminal conductor layer is formed on the
One end of the in conductor layer is connected to the ground terminal conductor layer.
The laminated dielectric filter is characterized in that
の主面に露出していることを特徴とする請求項１２記載
の誘電体フィルタ。 13. One end of the ground conductor layer is the first
13. It is exposed to the main surface of the.
Dielectric filter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15799597A JP3425065B2 (en) | 1997-05-30 | 1997-05-30 | Multilayer dielectric filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15799597A JP3425065B2 (en) | 1997-05-30 | 1997-05-30 | Multilayer dielectric filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335905A JPH10335905A (en) | 1998-12-18 |
| JP3425065B2 true JP3425065B2 (en) | 2003-07-07 |
Family
ID=15661950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15799597A Expired - Fee Related JP3425065B2 (en) | 1997-05-30 | 1997-05-30 | Multilayer dielectric filter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3425065B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4873273B2 (en) * | 2009-03-31 | 2012-02-08 | Ｔｄｋ株式会社 | Multilayer electronic components |
| JP4873274B2 (en) * | 2009-03-31 | 2012-02-08 | Ｔｄｋ株式会社 | Multilayer electronic components |
-
1997
- 1997-05-30 JP JP15799597A patent/JP3425065B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10335905A (en) | 1998-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0917232B1 (en) | Laminated dielectric filter | |
| JPH07106815A (en) | Strip line resonator | |
| JP2957573B1 (en) | Multilayer filter | |
| JP3422914B2 (en) | Multilayer dielectric filter | |
| JP3067612B2 (en) | Stacked bandpass filter | |
| JP3425065B2 (en) | Multilayer dielectric filter | |
| JP2957051B2 (en) | Multilayer dielectric filter | |
| JPH07226602A (en) | Laminated dielectric filter | |
| JP2721626B2 (en) | Multilayer dielectric filter | |
| JP2860010B2 (en) | Multilayer dielectric filter | |
| JP2710904B2 (en) | Multilayer dielectric filter | |
| JP2860011B2 (en) | Multilayer dielectric filter | |
| JP3259738B2 (en) | Transversal filter | |
| JP3473893B2 (en) | High frequency laminated circuit components | |
| JP3173230B2 (en) | Manufacturing method of filter | |
| JPH05283906A (en) | Laminated dielectric filter | |
| CN217956101U (en) | Miniaturized laminated sheet type 3dB coupler | |
| JP3161211B2 (en) | Multilayer dielectric filter | |
| JP3515697B2 (en) | Stacked dielectric resonator | |
| JP2860015B2 (en) | Multilayer dielectric filter | |
| JP3381956B2 (en) | Multilayer dielectric filter | |
| JPH11186808A (en) | Lamination filter | |
| JPH10224108A (en) | Layered dielectric filter | |
| JPH11136001A (en) | Laminated stripline filter improved in frequency characteristic | |
| JPH05191103A (en) | Laminated dielectric filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030416 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |