JP3419448B2 - Three-phase AC-DC converter - Google Patents

Three-phase AC-DC converter

Info

Publication number
JP3419448B2
JP3419448B2 JP2000393220A JP2000393220A JP3419448B2 JP 3419448 B2 JP3419448 B2 JP 3419448B2 JP 2000393220 A JP2000393220 A JP 2000393220A JP 2000393220 A JP2000393220 A JP 2000393220A JP 3419448 B2 JP3419448 B2 JP 3419448B2
Authority
JP
Japan
Prior art keywords
converter
sawtooth wave
voltage
converters
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000393220A
Other languages
Japanese (ja)
Other versions
JP2002199731A (en
Inventor
伸二 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2000393220A priority Critical patent/JP3419448B2/en
Publication of JP2002199731A publication Critical patent/JP2002199731A/en
Application granted granted Critical
Publication of JP3419448B2 publication Critical patent/JP3419448B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、スイッチング回路
と絶縁トランスとを有して3相交流電力を直流電力に変
換する3相交流−直流変換装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a three-phase AC-DC converter having a switching circuit and an insulation transformer for converting three-phase AC power into DC power.

【0002】[0002]

【従来の技術】バッテリー充電器等に使用するための絶
縁型整流器を構成する場合に商用周波数側に絶縁トラン
スを設け、トランスの2次側に整流回路及び電圧調整用
のPWMスイッチング回路を設けると、トランスが大き
くなる。この問題を解決するために、3相交流電源にP
WM整流器即ち交流−直流コンバータを接続し、このコ
ンバータの出力端子間に直流リンクコンデンサを接続
し、直流リンクコンデンサの出力段にトランスを有する
インバータを接続し、インバータの出力段に整流平滑回
路を設けることがある。この場合には、トランスを損失
の小さい高周波トランスとなるので、小型化を図ること
ができる。
2. Description of the Related Art When an insulating rectifier for use in a battery charger or the like is constructed, an insulating transformer is provided on the commercial frequency side, and a rectifying circuit and a PWM switching circuit for voltage adjustment are provided on the secondary side of the transformer. , The transformer gets bigger. In order to solve this problem, P is added to the three-phase AC power supply.
A WM rectifier, that is, an AC-DC converter is connected, a DC link capacitor is connected between the output terminals of this converter, an inverter having a transformer is connected to the output stage of the DC link capacitor, and a rectifying / smoothing circuit is provided at the output stage of the inverter. Sometimes. In this case, since the transformer is a high-frequency transformer with small loss, the size can be reduced.

【0003】[0003]

【発明が解決しようとする課題】しかし、コンバータ、
直流リンクコンデンサ、インバータ、トランス、整流平
滑回路が必要になるので、トランス以外の部分が大きく
なり、且つそれぞれの回路で損失が生じ、総合効率を高
めることが困難になる。
However, the converter,
Since a DC link capacitor, an inverter, a transformer, and a rectifying / smoothing circuit are required, a portion other than the transformer becomes large, and a loss occurs in each circuit, which makes it difficult to improve the overall efficiency.

【0004】そこで、本発明の目的は、絶縁トランスと
スイッチング回路とを有する3相交流−直流変換装置の
小型化を図ることにある。
Therefore, an object of the present invention is to reduce the size of a three-phase AC-DC converter having an insulation transformer and a switching circuit.

【0005】[0005]

【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、3相交流電源に接続さ
れる第1、第2及び第3の交流入力端子と、前記第1及
び第2の交流入力端子に接続された第1の交流−直流コ
ンバータと、前記第2及び第3の交流入力端子に接続さ
れた第2の交流−直流コンバータと、前記第1及び第3
の交流入力端子に接続された第3の交流−直流コンバー
タと、前記第1、第2及び第3の交流−直流コンバータ
の制御回路と、前記第1、第2及び第3の交流−直流コ
ンバータの直流出力端子に接続された共通の平滑用コン
デンサとを具備し、前記第1、第2及び第3の交流−直
流コンバータのそれぞれは、1次巻線及び2次巻線を有す
トランスと、前記トランスの前記1次巻線に前記3相
交流電源の交流電圧を断続して印加するための交流スイ
ッチング回路と、前記トランスの前記2次巻線の電圧を
整流する全波整流回路とを備えた絶縁型コンバータであ
り、前記制御回路は、前記第1、第2及び第3の交流入
力端子における3相交流電力の力率を改善するように前
交流スイッチング回路を制御するものであることを特
徴とする3相交流−直流変換装置に係るものである。
The present invention for solving the above problems and achieving the above objects includes a first, a second and a third AC input terminal connected to a three-phase AC power supply, and the first and second AC input terminals. A first AC-DC converter connected to the first and second AC input terminals, a second AC-DC converter connected to the second and third AC input terminals, and the first and third
AC third connected to the AC input terminals of - a DC converter, the first, second and third exchanges - a control circuit for a DC converter, the first, second and third exchanges - DC converter Common smoothing capacitor connected to the DC output terminal of
A capacitor and each of the first, second and third AC-DC converters has a primary winding and a secondary winding.
A transformer that, the three-phase to the primary winding of the transformer
An AC Sui <br/> etching circuit for applying intermittently an AC voltage of the AC power source, an insulated converter and a full-wave rectifier circuit for rectifying a voltage of the secondary winding of the transformer, The control circuit controls the AC switching circuit so as to improve the power factor of the 3-phase AC power at the first, second and third AC input terminals. The present invention relates to a DC converter.

【0006】なお、請求項2に示すように、前記第1、
第2及び第3の交流入力端子の第1、第2及び第3の線
間電圧を検出するための電圧検出回路を有し、前記制御
回路は、前記第1、第2及び第3の交流−直流コンバー
タの内で、最も低い線間電圧が入力する1台を選択的に
休止させる手段を有していることが望ましい。また、請
求項3に示すように、前記制御回路は、前記第1、第2
及び第3の交流−直流コンバータの内で動作する2台の
交流−直流コンバ−タの前記交流スイッチング回路のス
イッチングタイミングをずらす手段を有していることが
望ましい。また、請求項4に示すように、前記制御回路
は、前記第1、第2及び第3の交流−直流コンバ−タの
前記交流スイッチング回路の通電率を示す第1、第2及
び第3の通電率指令値を発生する第1、第2及び第3の
通電率指令発生器と、立上り傾斜の第1の鋸波と立下り
傾斜の第2の鋸波とを選択的に発生する鋸波発生手段
と、前記第1、第2及び第3の通電率指令値と前記第1
又は第2の鋸波とを比較して第1、第2及び第3のPW
M制御信号を形成して前記第1、第2及び第3の交流−
直流コンバ−タの前記交流スイッチング回路に供給する
第1、第2及び第3の比較器と、前記第1、第2及び第
3の交流−直流コンバ−タの内で動作する2台の内の一
方のための前記比較器に前記第1の鋸波を供給し、前記
2台の内の他方のための前記比較器に前記第2の鋸波を
供給するように前記鋸波発生手段を制御する手段とを有
していることが望ましい。また、請求項5に示すよう
に、前記制御回路は、前記第1、第2及び第3の交流−
直流コンバ−タの前記交流スイッチング回路の通電率を
示す第1、第2及び第3の通電率指令値を発生する第
1、第2及び第3の通電率指令値発生器と、互いに位相
が180度異なる第1及び及び第2の鋸波を選択的に発
生する鋸波発生手段と、前記第1、第2及び第3の通電
率指令値と前記第1又は第2の鋸波とを比較して第1、
第2及び第3のPWM制御信号を形成して前記第1、第
2及び第3の交流−直流コンバ−タの前記交流スイッチ
ング回路に供給する第1、第2及び第3の比較器と、前
記第1、第2及び第3の交流−直流コンバ−タの内で動
作する2台の内の一方のための前記比較器に前記第1の
鋸波を供給し、前記2台の内の他方のための前記比較器
に前記第2の鋸波を供給するように前記鋸波発生手段を
制御する手段とを有していることが望ましい。
As described in claim 2, the first,
First second and third AC input terminals, having a voltage detection circuit for detecting a voltage between the second and third lines, the control circuit, the first, second and third exchanges -It is desirable to have means for selectively suspending one of the DC converters to which the lowest line voltage is input. Further, according to a third aspect of the present invention, the control circuit includes the first and second control circuits.
And a means for shifting the switching timing of the AC switching circuits of the two AC-DC converters operating in the third AC-DC converter. Further, as shown in claim 4, wherein the control circuit, the first, second and third exchanges - DC converter - the data
A first, a second and a third duty ratio command generator for generating first, second and third duty ratio command values indicating the duty ratio of the AC switching circuit; and a first sawtooth wave having a rising slope. Sawtooth wave generating means for selectively generating a second sawtooth wave having a falling slope, the first, second and third duty ratio command values and the first
Or comparing the second sawtooth wave with the first, second and third PW
Forming an M control signal to generate the first, second and third AC-
First, second and third comparators for supplying to the AC switching circuit of the DC converter, and two of the first, second and third AC-DC converters operating within The sawtooth generator for supplying the first sawtooth wave to the comparator for one of the two and the second sawtooth wave to the comparator for the other of the two units. It is desirable to have means for controlling. Further, as shown in claim 5, wherein the control circuit, the first, second and third alternating current -
The first, second, and third duty ratio command value generators that generate the first, second, and third duty ratio command values indicating the duty ratio of the AC switching circuit of the DC converter are in phase with each other. A sawtooth wave generating means for selectively generating first and second sawtooth waves different by 180 degrees, the first, second and third duty ratio command values and the first or second sawtooth wave First by comparison,
First, second and third PWM control signals are formed and supplied to the AC switching circuits of the first, second and third AC-DC converters. And the comparator for one of the two operating in the first, second and third AC-DC converters, the first sawtooth wave being supplied to the comparator. Means for controlling the sawtooth wave generating means to supply the second sawtooth wave to the comparator for the other of the two.

【0007】[0007]

【発明の効果】各請求項の発明によれば、絶縁トランス
の1次側の交流スイッチング回路で交流電圧を断続し、
2次巻線の出力を整流平滑するのみで、交流−直流変換
を行うことができるので、交流−直流変換装置が全体と
して簡単な構成になり且つ効率が向上する。また、3相
交流の各線間電圧を第1、第2及び第3の交流−直流コ
ンバータで直流に変換し、これ等の出力端子を共通の平
滑用コンデンサに接続するので、各線間電圧の変化を互
いに補うような直流出力を得ることができ、平滑性が向
上する。また、入力力率を改善することができる。
た、請求項2の発明によれば、3相の線間電圧の内で最
も低い線間電圧が入力するコンバータが休止するので、
効率向上を図ることができる。即ち、入力電圧の低いコ
ンバータは効率が悪く、入力電圧の高いコンバータは効
率が良い。この請求項2の発明では効率の良い2台を選
択して動作させるので、全体の効率も高くなる。また、
入力電圧が低い領域でコンバータが動作することが不要
になるので、コンバータの入力電圧範囲を狭くすること
ができる。また、請求項3〜5の発明によれば、PWM
制御信号によるスイッチングのタイミングがずれること
により、平滑性が向上し、負荷へ電力が供給される時に
生じる電力リップルを軽減することができる。
According to the inventions of the respective claims, the alternating voltage is interrupted by the alternating- current switching circuit on the primary side of the insulating transformer,
Since the AC-DC conversion can be performed only by rectifying and smoothing the output of the secondary winding, the AC-DC converter has a simple structure as a whole and the efficiency is improved. In addition, each line voltage of the three-phase AC is converted into DC by the first, second, and third AC-DC converters, and the output terminals of these are converted into a common voltage.
Since it is connected to the smoothing capacitor , it is possible to obtain a DC output that compensates for changes in the line voltage, and smoothness is improved. Also, the input power factor can be improved. Further, according to the invention of claim 2, since the converter to which the lowest line voltage among the three-phase line voltages is input is stopped,
It is possible to improve efficiency. That is, a converter with a low input voltage is inefficient, and a converter with a high input voltage is efficient. According to the second aspect of the present invention, since two highly efficient units are selected and operated, the overall efficiency is also increased. Also,
Since it is not necessary for the converter to operate in a region where the input voltage is low, the input voltage range of the converter can be narrowed. According to the invention of claims 3 to 5, the PWM
By shifting the timing of switching by the control signal, smoothness can be improved and power ripples generated when power is supplied to the load can be reduced.

【0008】[0008]

【実施形態】次に、図面を参照して本発明の実施形態を
説明する。
Embodiments of the present invention will now be described with reference to the drawings.

【0009】[0009]

【第1の実施形態】図1に示す第1の実施形態の交流−
直流変換装置は、第1、第2及び第3の交流入力端子1
r、1s、1tと、第1、第2及び第3のコンバータ
2,3、4と、共通の制御回路5と、共通の平滑用コン
デンサ6と、対の直流出力端子7a、7bと、入力電圧
検出回路8と、出力電圧検出回路9と、電流検出器1
0、11、12と、高周波成分除去用のリアクトル1
3、14、15とから成る。
[First Embodiment] The alternating current of the first embodiment shown in FIG.
The DC converter includes first, second and third AC input terminals 1
r, 1s, 1t, first, second and third converters 2, 3, 4, a common control circuit 5, a common smoothing capacitor 6, a pair of DC output terminals 7a, 7b, and an input. Voltage detection circuit 8, output voltage detection circuit 9, and current detector 1
0, 11, 12 and reactor 1 for removing high frequency components
It consists of 3, 14, and 15.

【0010】第1、第2及び第3の交流入力端子1r、
1s、1tは商用周波数(50Hz又は60Hz)の3相交
流のR相、S相、T相電圧を入力させるものである。
First, second and third AC input terminals 1r,
1s and 1t are for inputting R-phase, S-phase, and T-phase voltages of three-phase alternating current having a commercial frequency (50 Hz or 60 Hz).

【0011】第1、第2及び第3のコンバータ2、3、
4は、PWMスイッチング回路と絶縁トランスと整流回
路とをそれぞれ有するPWM絶縁型コンバータである。
第1のコンバータ2の入力ライン16、17はリアクト
ル13、14を介して第1及び第2の交流入力端子1
r、1sに接続されており、R相とS相との間の第1の
線間電圧Vrsを直流電圧に変換する。第2のコンバータ
3の入力ライン18、19はリアクトル14、15を介
して第2及び第3の交流入力端子1s、1tに接続され
ており、S相とT相との間の第2の線間電圧Vstを直流
電圧に変換する。第3のコンバータ4の入力ライン2
0、21はリアクトル13、15を介して第1及び第3
の交流入力端子1r、1tに接続されており、T相とR
相との間の第3の線間電圧Vtrを直流電圧に変換する。
第1のコンバータ2の直流出力ライン22、23と第2
のコンバータの直流出力ライン24、25と第3のコン
バータ4の直流出力ライン26、27は互いに並列に接
続され且つ平滑用コンデンサ6に接続されている。平滑
用コンデンサ6は対の直流出力端子7a、7bに接続さ
れている。出力端子7a、7b間の負荷7には平滑用コ
ンデンサ6を介して電力が供給される。図1には1対の
直流出力端子7a、7bと1つの負荷7とが示されてい
るが、複数の直流出力端子を設けて複数の負荷を接続す
ることもできる。
The first, second and third converters 2, 3,
Reference numeral 4 is a PWM insulation type converter having a PWM switching circuit, an insulation transformer, and a rectification circuit, respectively.
The input lines 16 and 17 of the first converter 2 are connected to the first and second AC input terminals 1 via the reactors 13 and 14.
It is connected to r and 1s and converts the first line voltage Vrs between the R phase and the S phase into a DC voltage. The input lines 18 and 19 of the second converter 3 are connected to the second and third AC input terminals 1s and 1t via the reactors 14 and 15, respectively, and the second line between the S phase and the T phase is connected. The inter-voltage Vst is converted into a DC voltage. Input line 2 of third converter 4
0 and 21 are the first and third via the reactors 13 and 15.
Connected to the AC input terminals 1r and 1t of the T phase and R
The third line voltage Vtr between the phases is converted into a DC voltage.
The DC output lines 22, 23 of the first converter 2 and the second
The DC output lines 24 and 25 of the converter and the DC output lines 26 and 27 of the third converter 4 are connected in parallel to each other and to the smoothing capacitor 6. The smoothing capacitor 6 is connected to the pair of DC output terminals 7a and 7b. Electric power is supplied to the load 7 between the output terminals 7a and 7b through the smoothing capacitor 6. Although FIG. 1 shows a pair of DC output terminals 7a and 7b and one load 7, a plurality of DC output terminals can be provided to connect a plurality of loads.

【0012】第1、第2及び第3の交流入力端子1r、
1s、1tに接続された入力電圧検出回路8は3相交流
電圧のR、S及びT相電圧Vr 、Vs 、Vt を検出し、
これをライン28、29、30で制御回路5に送る。な
お、説明を容易にするために、入力電圧検出回路8の入
力と出力とを同一の記号で示す。
First, second and third AC input terminals 1r,
The input voltage detection circuit 8 connected to 1s and 1t detects the R, S and T phase voltages Vr, Vs and Vt of the three-phase AC voltage,
This is sent to the control circuit 5 on lines 28, 29 and 30. For ease of explanation, the input and output of the input voltage detection circuit 8 are indicated by the same symbols.

【0013】対の直流出力端子7a、7bに接続された
出力電圧検出回路9は出力端子7a、7b間の出力電圧
V0 を検出し、これをライン31によって制御回路5に
送る。なお、説明を容易にするために、出力電圧検出回
路9の入力と出力とを同一の記号で示す。
The output voltage detection circuit 9 connected to the pair of DC output terminals 7a and 7b detects the output voltage V0 between the output terminals 7a and 7b and sends it to the control circuit 5 through the line 31. For ease of explanation, the input and output of the output voltage detection circuit 9 are indicated by the same symbols.

【0014】第1、第2及び第3の電流検出器10、1
1、12は第1、第2及び第3のコンバータ2、3、4
に内蔵され、各コンバータ入力電流Irs、Ist、Itrを
検出してライン32、33、34で制御回路5に送る。
なお、説明を容易にするために電流検出器10、11、
12の入力と出力とを同一の記号で示す。
First, second and third current detectors 10, 1
1, 12 are the first, second and third converters 2, 3, 4
The converter input currents Irs, Ist, and Itr are detected and sent to the control circuit 5 through lines 32, 33, and 34.
Note that the current detectors 10, 11, and
Twelve inputs and outputs are shown with the same symbols.

【0015】制御回路5は、3相交流入力端子1r、1
s、1tにおける力率を1に近づけるように第1、第2
及び第3のコンバータ2、3、4に含まれているスイッ
チング回路を制御するためのPWM制御信号を形成し、
ライン35、36、37によってコンバータ2、3、4
に送る。
The control circuit 5 includes three-phase AC input terminals 1r, 1
1st, 2nd so that the power factor in s and 1t approaches 1
And a PWM control signal for controlling a switching circuit included in the third converter 2, 3, 4.
Converters 2, 3, 4 by lines 35, 36, 37
Send to.

【0016】図2は、図1の第1、第2及び第3のコン
バータ2、3、4の詳細を示す。第1、第2及び第3の
コンバータ2、3、4は同一の回路構成を有するので、
同一の回路素子には同一の参照数字を付し、添字a、
b、cによって第1、第2及び第3のコンバータ2、
3、4を区別する。また、第1のコンバータ2の構成を
説明し、第2及び第3のコンバータ3、4の説明を省略
する。第1のコンバータ2は、1次巻線41aと2次巻
線42aとを有する絶縁トランス40aと、電界効果ト
ランジスタから成る第1及び第2のスイッチ43a、4
4aと、第1及び第2の1次側ダイオード45a、46
aと、第1及び第2の2次側ダイオード47a、48a
と、交流コンデンサ49aとから成る。1次巻線41a
と第1及び第2のスイッチ43a、44aとの直列回路
はR相入力ライン16とS相入力ライン17との間に接
続されている。第1及び第2のスイッチ43a、44a
は互いに逆極性に接続されている。第1及び第2の1次
側ダイオード45a、46aは第1及び第2のスイッチ
43a、44aに逆方向並列に接続されている。第1及
び第2の1次側ダイオード45a、46aはFETから
成る第1及び第2のスイッチ43a、44aの内蔵ダイ
オード又は寄生ダイオードとすることもできる。第1及
び第2のスイッチ43a、44aと第1及び第2の1次
側ダイオード45a、46aとの組み合せは交流スイッ
チ回路を構成しており、交流の正方向半波と負方向半波
との両方をオン・オフすることができるものである。交
流コンデンサ49aは対の交流入力ライン16、17間
に接続されており、第1及び第2のスイッチ43a、4
4aのオン・オフによって生じる高周波数成分を除去す
る。2次巻線42aはセンタタップを有し、センタタッ
プが負側の直流出力ライン23に接続されている。第1
及び第2の2次側ダイオード47a、48aは2次巻線
42aの一端及び他端と正側出力ライン22との間に接
続されている。従って、第1及び第2の2次側ダイオー
ド47a、48aは全波整流回路を構成している。
FIG. 2 shows the details of the first, second and third converters 2, 3, 4 of FIG. Since the first, second and third converters 2, 3 and 4 have the same circuit configuration,
The same circuit elements are designated by the same reference numerals, and the subscript a,
b, c depending on the first, second and third converters 2,
Distinguish between 3 and 4. Further, the configuration of the first converter 2 will be described, and the description of the second and third converters 3 and 4 will be omitted. The first converter 2 includes an insulating transformer 40a having a primary winding 41a and a secondary winding 42a, and first and second switches 43a and 4a each including a field effect transistor.
4a and the first and second primary side diodes 45a, 46
a and the first and second secondary side diodes 47a and 48a
And an AC capacitor 49a. Primary winding 41a
A series circuit of the first and second switches 43a and 44a is connected between the R-phase input line 16 and the S-phase input line 17. First and second switches 43a, 44a
Are connected in opposite polarities. The first and second primary side diodes 45a and 46a are connected in reverse directional parallel to the first and second switches 43a and 44a. The first and second primary side diodes 45a and 46a may be built-in diodes or parasitic diodes of the first and second switches 43a and 44a formed of FETs. The combination of the first and second switches 43a and 44a and the first and second primary side diodes 45a and 46a constitutes an AC switch circuit, and is composed of an AC positive direction half-wave and a negative direction half-wave. Both can be turned on and off. The AC capacitor 49a is connected between the pair of AC input lines 16 and 17, and includes the first and second switches 43a and 4a.
The high frequency component generated by turning on / off 4a is removed. The secondary winding 42a has a center tap, and the center tap is connected to the DC output line 23 on the negative side. First
The second secondary side diodes 47a and 48a are connected between one end and the other end of the secondary winding 42a and the positive side output line 22. Therefore, the first and second secondary diodes 47a and 48a form a full-wave rectifier circuit.

【0017】第1及び第2のスイッチ43a、44aは
入力交流電圧の周波数よりも十分に高い周波数でオン・
オフする。入力交流電圧の正の半波の期間において第1
のスイッチ43aがオンしている時には、ライン16、
1次巻線41a、第1のスイッチ43a、第2の1次側
ダイオード46a、ライン17の経路で電流が流れ、2
次側においては第1の2次側ダイオード47aが導通す
る。交流電圧の負の半波の期間において第2のスイッチ
44aがオンしている時には、ライン17、第2のスイ
ッチ44a、第1の1次側ダイオード45a、1次巻線
41a、ライン16の経路で電流が流れ、2次側におい
ては第2の2次側ダイオード48aが導通する。第2及
び第3のコンバータ3、4も第1のコンバータ2と同様
に動作する。但し、第1、第2及び第3のコンバータ
2、3、4の入力電圧即ち第1、第2及び第3の線間電
圧Vrs、Vst、Vtrは、異なる位相を有するので、第
1、第2及び第3のコンバータ2、3、4からの電力供
給が時間と共に変化する。
The first and second switches 43a and 44a are turned on at a frequency sufficiently higher than the frequency of the input AC voltage.
Turn off. First during the positive half-wave of the input AC voltage
When the switch 43a is turned on, the line 16,
A current flows through the path of the primary winding 41a, the first switch 43a, the second primary side diode 46a, and the line 17, and
On the secondary side, the first secondary side diode 47a conducts. When the second switch 44a is turned on during the negative half-wave of the AC voltage, the path of the line 17, the second switch 44a, the first primary side diode 45a, the primary winding 41a, and the line 16 A current flows through the second secondary side diode 48a on the secondary side. The second and third converters 3 and 4 operate similarly to the first converter 2. However, since the input voltages of the first, second and third converters 2, 3, and 4, that is, the first, second and third line voltages Vrs, Vst, Vtr have different phases, the first, second The power supply from the second and third converters 2, 3, 4 changes with time.

【0018】図3は図1の制御回路5を詳しく示す。こ
の制御回路5は、(1) 出力電圧V0 を一定に制御す
る機能、(2) 入力力率を1に制御する機能、(3)
第1、第2及び第3のコンバータ2、3、4を選択的
に駆動する機能を有する。
FIG. 3 shows the control circuit 5 of FIG. 1 in detail. The control circuit 5 has (1) a function for controlling the output voltage V0 to be constant, (2) a function for controlling the input power factor to 1, (3)
It has a function of selectively driving the first, second, and third converters 2, 3, and 4.

【0019】定電圧制御を実行するために基準電圧発生
器50と電圧変動検出用減算器51と電流振幅指令演算
器52とが設けられている。減算器51は基準電圧発生
器50の基準電圧V01からライン31の直流出力電圧V
0 を減算する。減算器51の出力に基づいて電流振幅指
令演算器52は出力電圧V0 を一定にするための電流振
幅指令値I0 を発生する。なお、電流振幅指令値I0 を
出力電圧制御指令値と呼ぶこともできる。この実施形態
では、直流出力電圧を交流側の電流制御によって達成し
ているので、I0 が電流振幅指令値と呼ばれている。
A reference voltage generator 50, a voltage fluctuation detecting subtracter 51, and a current amplitude command calculator 52 are provided for executing the constant voltage control. The subtracter 51 outputs the DC output voltage V0 of the line 31 from the reference voltage V01 of the reference voltage generator 50.
Subtract 0. Based on the output of the subtracter 51, the current amplitude command calculator 52 generates a current amplitude command value I0 for keeping the output voltage V0 constant. The current amplitude command value I0 can also be called an output voltage control command value. In this embodiment, since the DC output voltage is achieved by controlling the current on the AC side, I0 is called the current amplitude command value.

【0020】共通の電流振幅指令値I0 によって第1、
第2及び第3のコンバータ2、3、4を制御するため
に、第1、第2及び第3の乗算器53、54、55が設
けられている。第1、第2及び第3の乗算器53、5
4,55は、ライン28、29、30から供給される図
4(A)に示す正弦波から成るR、S、T相電圧Vr 、
Vs 、Vt に電流振幅指令値I0 を乗算して図4(C)
に示す第1、第2及び第3の相電流指令値I0r、I0s,
I0tを出力する。この相電流指令値I0r、I0s、I0t
は、交流入力電流を正弦波に近似させ且つ力率を1にし
且つ出力電圧V0 を目標値にするための目標電流指令値
に相当する3相交流信号である。
According to the common current amplitude command value I0, the first,
First, second and third multipliers 53, 54, 55 are provided for controlling the second and third converters 2, 3, 4. First, second and third multipliers 53, 5
4, 55 are R, S, and T-phase voltages Vr, which are supplied from lines 28, 29, and 30 and are composed of the sine wave shown in FIG.
By multiplying Vs and Vt by the current amplitude command value I0, FIG.
The first, second and third phase current command values I0r, I0s,
Output I0t. This phase current command value I0r, I0s, I0t
Is a three-phase AC signal corresponding to the target current command value for approximating the AC input current to a sine wave, setting the power factor to 1, and setting the output voltage V0 to the target value.

【0021】演算器56は、R、S、T相電流指令値I
0r、I0s、I0tに対応する第1、第2及び第3のコンバ
ータ電流指令値Ia 、Ib 、Ic を求めるものである。
この演算器56で使用される制御信号としてのフラグを
作成するために、第1、第2及び第3の減算器57、5
8、59と比較演算器60とが設けられている。第1の
減算器57はライン28のR相電圧Vr からライン29
のS相電圧Vs を減算してRS間電圧即ち第1の線間電
圧Vrsを求める。第2の減算器28は、ライン29のS
相電圧Vs からライン30のT相電圧Vt を減算してS
T間電圧即ち第2の線間電圧Vstを求める。第3の減算
器59はライン30のT相電圧Vt からライン28のR
相電圧Vr を減算してTR間電圧即ち第3の線間電圧V
trを求める。図4(B)は第1、第2及び第3の線間電
圧Vrs、Vst、Vtrを示す。
The computing unit 56 uses the R, S, and T phase current command values I
The first, second and third converter current command values Ia, Ib and Ic corresponding to 0r, I0s and I0t are obtained.
In order to create a flag as a control signal used in the calculator 56, the first, second and third subtractors 57, 5
8, 59 and a comparison calculator 60 are provided. The first subtractor 57 converts the R-phase voltage Vr on the line 28 to the line 29.
Is subtracted from the S-phase voltage Vs to obtain the RS voltage, that is, the first line voltage Vrs. The second subtractor 28 uses S on line 29
Subtract T-phase voltage Vt of line 30 from phase voltage Vs to obtain S
The voltage between T, that is, the second line voltage Vst is obtained. The third subtracter 59 converts the T-phase voltage Vt on the line 30 to the R-phase on the line 28.
The voltage between TRs, that is, the third line voltage V by subtracting the phase voltage Vr
ask for tr. FIG. 4B shows the first, second and third line voltages Vrs, Vst and Vtr.

【0022】フラグ作成手段としての比較演算器60
は、第1、第2及び第3の減算器57、58、59から
得られた第1、第2及び第3の線間電圧Vrs、Vst、V
trの絶対値を相互に比較し、第1の線間電圧Vrsが最も
低い時に第1のフラグ1を発生し、第2の線間電圧Vst
が最も低い時に第2のフラグ2を発生し、第3の線間電
圧Vtrが最も低い時に第3のフラグ3を発生する。図4
(D)は比較演算器60から得られるフラグを示す。こ
れから明らかなようにt0 〜t1 区間(0゜〜60゜)
及びt3 〜t4 区間(180゜〜240゜)において第
1のフラグ1が得られ、t1 〜t2 区間(60゜〜12
0゜)及びt4 〜t5 区間(240゜〜300゜)にお
いて第2のフラグ2が得られ、t2 〜t3 区間(120
゜〜180゜)及びt5 〜T6 区間(300゜〜360
゜)において第3のフラグ3が得られる。即ち、第1、
第2及び第3の線間電圧Vrs、Vst、Vtrとフラグとの
関係は次の(1)式で示すことができる。 Vst<Vrs<Vtr又はVst>Vrs>Vtrの時にフラグ=1 Vrs<Vst<Vtr又はVrs>Vst>Vtrの時にフラグ=2 Vrs<Vtr<Vst又はVrs>Vtr>Vstの時にフラグ=3…(1)
A comparison calculator 60 as a flag creating means.
Is the first, second and third line voltages Vrs, Vst, V obtained from the first, second and third subtractors 57, 58, 59.
The absolute values of tr are compared with each other, the first flag 1 is generated when the first line voltage Vrs is the lowest, and the second line voltage Vst is generated.
The second flag 2 is generated when is the lowest, and the third flag 3 is generated when the third line voltage Vtr is the lowest. Figure 4
(D) shows a flag obtained from the comparison calculator 60. As is clear from this, t0 to t1 section (0 ° to 60 °)
And the first flag 1 is obtained in the interval t3 to t4 (180 ° to 240 °) and the interval t1 to t2 (60 ° to 12).
0 °) and t4 to t5 interval (240 ° to 300 °), the second flag 2 is obtained, and t2 to t3 interval (120 °).
(° -180 °) and t5-T6 section (300 ° -360)
The third flag 3 is obtained in (). That is, the first,
The relationship between the second and third line voltages Vrs, Vst, Vtr and the flag can be expressed by the following equation (1). When Vst <Vrs <Vtr or Vst>Vrs> Vtr, flag = 1. When Vrs <Vst <Vtr or Vrs>Vst> Vtr, flag = 2. When Vrs <Vtr <Vst or Vrs>Vtr> Vst, flag = 3 ... ( 1)

【0023】演算器56は図4(C)に示す第1、第2
及び第3の相電流指令値I0r、I0s、I0tと図4(D)
のフラグに基づいて次の演算処理を実行し、図4(E)
に示す第1、第2及び第3のコンバータ電流指令値Ia
、Ib 、Ic を出力する。フラグが1の時には、 Ia =0 Ib =I0s Ic =−I0r フラグが2の時には、 Ia =−I0s Ib =0 Ic =I0t フラグが3の時には、 Ia =I0r Ib =−I0t Ic =0 ・・・・・・ (2)
The computing unit 56 is the first and second units shown in FIG.
And the third phase current command values I0r, I0s, I0t and FIG.
The following arithmetic processing is executed based on the flag of FIG.
The first, second and third converter current command values Ia shown in
, Ib, Ic are output. When the flag is 1, Ia = 0 Ib = I0s Ic = -I0r When the flag is 2, Ia = -I0s Ib = 0 Ic = I0t When the flag is 3, Ia = I0r Ib = -I0t Ic = 0 ... ... (2)

【0024】上記(2)式において、コンバータ電流指
令値Ia 、Ib 、Ic が零の時には、これに対応するコ
ンバータ2、3、4が休止制御される。
In the above equation (2), when the converter current command values Ia, Ib, Ic are zero, the converters 2, 3, 4 corresponding to these are controlled to stop.

【0025】演算器56に接続された絶対値演算器6
1、62、63は第1、第2及び第3のインバータ電流
指令値Ia 、Ib 、Ic の絶対値Ia ′、Ib ′、Ic
′を求めるものである。
Absolute value calculator 6 connected to calculator 56
1, 62, 63 are absolute values Ia ', Ib', Ic of the first, second and third inverter current command values Ia, Ib, Ic.
′ Is to be obtained.

【0026】力率1の制御を実行するために、第1、第
2及び第3のコンバータ電流検出信号ライン32、3
3、34に第1、第2及び第3のローパスフィルタ6
4、65、66が接続されている。ローパスフィルタ6
4、65、66は第1、第2及び第3のコンバータ電流
Irs、Ist、Itrに含まれているスイッチングに起因す
る高周波リップルを除去する。第1、第2及び第3のロ
ーパスフィルタ64、65、66に接続された第1、第
2及び第3の絶対値演算器67、68、69は、高周波
成分が除去された第1、第2及び第3のコンバータ電流
Irs、Ist、Itrの絶対値Irs′、Ist′、Itr′を求
めるものである。
In order to implement the unity power factor control, the first, second and third converter current detection signal lines 32, 3 are provided.
The first, second, and third low-pass filters 6 are provided at 3, 34.
4, 65, 66 are connected. Low pass filter 6
Reference numerals 4, 65 and 66 remove high frequency ripples due to switching contained in the first, second and third converter currents Irs, Ist and Itr. The first, second and third absolute value calculators 67, 68 and 69 connected to the first, second and third low pass filters 64, 65 and 66 are the first and the first high frequency components removed. The absolute values Irs', Ist ', Itr' of the second and third converter currents Irs, Ist, Itr are obtained.

【0027】第4、第5及び第6の減算器70、71、
72は、一方の側の絶対値演算器61、62、63から
得られた第1、第2及び第3のコンバータ電流指令値I
a 、Ib 、Ic の絶対値Ia ′、Ib ′、Ic ′から他
方の側の絶対値演算器67、68,69から得られた第
1、第2及び第3のコンバータ電流Irs、Ist、Itrの
絶対値Irs′、Ist′、Itr′を減算して誤差信号Id
a、Idb、Idcを得るものである。即ち、第4、第5及
び第6の減算器70、71,72は、 Ia ′−Irs′=Ida Ib ′−Ist′=Idb Ic ′−Itr′=Idc を演算する誤差信号形成演算器である。
The fourth, fifth and sixth subtractors 70, 71,
72 is the first, second, and third converter current command values I obtained from the absolute value calculators 61, 62, 63 on one side.
First, second and third converter currents Irs, Ist, Itr obtained from absolute value calculators 67, 68, 69 on the other side from absolute values Ia ', Ib', Ic 'of a, Ib, Ic. Of the error signal Id by subtracting the absolute values Irs', Ist 'and Itr' of
to obtain a, Idb, and Idc. That is, the fourth, fifth and sixth subtractors 70, 71 and 72 are error signal forming calculators for calculating Ia'-Irs' = Ida Ib'-Ist '= Idb Ic'-Itr' = Idc. is there.

【0028】第4、第5及び第6の減算器70、71、
72に接続された第1、第2及び第3の通電率指令発生
器73、74、75は、第1、第2及び第3の誤差信号
Ida、Idb、Idcを増幅又は演算して第1、第2及び第
3のコンバータ2、3、4のスイッチ43a、44a、
43b、44b、43c、44cの通電率指令値Pa、
Pb 、Pc を求めるものである。第1、第2及び第3の
通電率指令値Pa 、Pb 、Pc は第1、第2及び第3の
誤差信号Ida、Idb、Idcに比例した値を有する。但
し、第1、第2及び第3の通電率指令発生器73、7
4、75は、フラグ発生器としての比較演算器60の出
力によって制御され、フラグが1の時には第1の通電率
指令値Pa は零になり、フラグが2の時には第2の通電
率指令値Pbが零になり、フラグが3の時には第3の通
電率指令値Pc が零になる。通電率指令値が零の時には
コンバータ2、3、4がオフ制御される。
The fourth, fifth and sixth subtractors 70, 71,
The first, second, and third duty ratio command generators 73, 74, and 75 connected to 72 amplify or calculate the first, second, and third error signals Ida, Idb, and Idc to perform the first operation. , Switches 43a, 44a of the second and third converters 2, 3, 4
The duty ratio command values Pa of 43b, 44b, 43c and 44c,
It is for obtaining Pb and Pc. The first, second and third duty ratio command values Pa, Pb and Pc have values proportional to the first, second and third error signals Ida, Idb and Idc. However, the first, second and third duty ratio command generators 73, 7
4, 75 are controlled by the output of the comparison calculator 60 as a flag generator. When the flag is 1, the first duty factor command value Pa becomes zero, and when the flag is 2, the second duty factor command value Pa. When Pb becomes zero and the flag is 3, the third duty ratio command value Pc becomes zero. When the duty ratio command value is zero, converters 2, 3, 4 are turned off.

【0029】鋸波発生器76は、PWMパルスを形成す
るための鋸波Va を図5(A)に概略的に示すように入
力交流電圧Vr 、Vs 、Vt よりも十分高い周波数(例
えば20〜150kHz )で発生する。図5(A)では鋸
波Va の最低が零に設定され、最大が通電率指令値Pa
,Pb 、Pc よりも大きく設定されている。
The sawtooth wave generator 76 has a frequency of a sawtooth wave Va for forming a PWM pulse, which is sufficiently higher than the input AC voltages Vr, Vs and Vt (for example, 20 to 20), as schematically shown in FIG. 5A. It occurs at 150kHz). In FIG. 5A, the lowest saw wave Va is set to zero, and the highest saw wave command value Pa.
, Pb, Pc are set larger.

【0030】第1、第2及び第3のPWM用比較器7
7、78、79は、第1、第2及び第3の通電率指令発
生器73、74、75から得られた指令値Pa 、Pb 、
Pc と鋸波発生器76の鋸波Va とを図5(A)に示す
ように比較し、図5(B)(C)(D)に示すPWM制
御信号Ga 、Gb 、Gc を形成し、これ等をライン3
5、36、37によって図2のスイッチ43a、44
a、43b、44b、43c、44cの制御端子に送
る。この実施形態では、Pa 、Pb 、Pc が鋸波Va よ
りも大きい時にスイッチ43a、44a等をオンにする
ための高レベルのPWMパルスが発生する。第1のPW
M制御信号Ga はライン35によって第1のコンバータ
2の第1及び第2のスイッチ43a、44aの両方の制
御端子に供給される。第2のPWM制御信号Gb はライ
ン36によって第2のコンバータ3の第1及び第2のス
イッチ43b、44bの両方の制御端子に供給される。
第3のPWM制御信号Gc はライン37によって第3の
コンバータ4の第1及び第2のスイッチ43c、44c
の両方の制御端子に供給される。なお、ライン35、3
6、37は図示されていない周知のスイッチ駆動回路を
介してスイッチ43a〜44cに接続される。
First, second and third PWM comparators 7
7, 78, 79 are command values Pa, Pb obtained from the first, second and third duty factor generators 73, 74, 75,
Pc and the sawtooth wave Va of the sawtooth wave generator 76 are compared as shown in FIG. 5A to form the PWM control signals Ga, Gb and Gc shown in FIGS. 5B, 5C and 5D. Line these 3
The switches 43a, 44 of FIG.
a, 43b, 44b, 43c, 44c. In this embodiment, a high level PWM pulse for turning on the switches 43a, 44a, etc. is generated when Pa, Pb, Pc are larger than the sawtooth wave Va. First PW
The M control signal Ga is supplied by the line 35 to the control terminals of both the first and second switches 43a, 44a of the first converter 2. The second PWM control signal Gb is supplied by line 36 to the control terminals of both the first and second switches 43b, 44b of the second converter 3.
The third PWM control signal Gc is supplied to the first and second switches 43c and 44c of the third converter 4 via the line 37.
Is supplied to both control terminals. Lines 35 and 3
Reference numerals 6 and 37 are connected to the switches 43a to 44c via a well-known switch driving circuit (not shown).

【0031】R相を基準にして、0゜〜60゜区間及び
180゜〜240゜区間では、第1のコンバータ2のP
WM制御信号Ga は零に保たれるので、スイッチ43
a、44aはオン制御されない。同様に、60゜〜12
0゜区間及び240゜〜300゜区間では第2のコンバ
ータ3のPWM制御信号Gb が零に保たれ、スイッチ4
3b、44bがオン制御されない。また、120゜〜1
80゜区間及び300゜〜360゜区間では第3のコン
バータ4のPWM制御信号Gc が零に保たれ、スイッチ
43c、44cがオン制御されない。第1、第2及び第
3のコンバータ2、3、4の休止区間はいずれもこれ等
の入力電圧が動作中のコンバータの入力電圧よりも低い
区間であるので、コンバータ2、3、4の休止は直流電
力の供給性能の低下を招かない。動作中の2台のコンバ
ータの中の入力電圧の高い方のコンバータは、低い方の
コンバータよりも高い直流電圧を発生するので、スイッ
チが同時にオンしている時には、平滑用コンデンサ6及
び負荷7に対する電流の供給は高い方のコンバータから
なされる。第1、第2及び第3のコンバータ2、3、4
は交流入力電圧の正の半波と負の半波とのいずれにおい
ても交流−直流変換するので、第1、第2及び第3のコ
ンバータ2、3、4の合成出力は3相全波整流波形と同
様にリップルの小さい波形となる。
With respect to the R phase, the P of the first converter 2 is in the 0 ° -60 ° section and the 180 ° -240 ° section.
Since the WM control signal Ga is kept at zero, the switch 43
a and 44a are not ON-controlled. Similarly, 60 ° to 12
In the 0 ° section and the 240 ° -300 ° section, the PWM control signal Gb of the second converter 3 is maintained at zero and the switch 4
3b and 44b are not turned on. Also, 120 ° to 1
In the 80 ° section and the 300 ° to 360 ° section, the PWM control signal Gc of the third converter 4 is kept at zero and the switches 43c and 44c are not turned on. Since the input periods of the first, second and third converters 2, 3, 4 are all lower than the input voltage of the operating converter, the idle periods of the converters 2, 3, 4 are stopped. Does not deteriorate the supply performance of DC power. The converter with the higher input voltage of the two converters in operation generates a higher DC voltage than the converter with the lower input voltage. Therefore, when the switches are turned on at the same time, the smoothing capacitor 6 and the load 7 are connected to each other. The current supply is from the higher converter. First, second and third converters 2, 3, 4
Performs AC-DC conversion in both the positive half-wave and the negative half-wave of the AC input voltage, so the combined output of the first, second and third converters 2, 3, 4 is a three-phase full-wave rectifier. Similar to the waveform, it has a small ripple.

【0032】コンバータ2、3、4の入力電流Irs、I
st、Itrは、コンバータ2、3、4の正弦波入力電圧波
形Vr、Vs、Vtと同相の正弦波のコンバータ電流指
令値Ia 、Ib 、Ic に追従するように制御される。従
って、各コンバータ2、3、4の入力力率及び全体の入
力端子1r、1s、1tにおける力率が1に近づくよう
に制御され、且つ入力電流波形が高調波成分の少ない近
似正弦波になる。
Input currents Irs, I of the converters 2, 3, 4
The st and Itr are controlled so as to follow the sine wave converter current command values Ia, Ib, and Ic of the same phase as the sine wave input voltage waveforms Vr, Vs, and Vt of the converters 2, 3, and 4. Therefore, the input power factor of each converter 2, 3, 4 and the power factor at the entire input terminals 1r, 1s, 1t are controlled so as to approach 1, and the input current waveform becomes an approximate sine wave with few harmonic components. .

【0033】直流出力電圧V0 が例えば目標値V01より
も高くなると、出力電圧制御用減算器51の出力が低く
なり、電流振幅指令値I0 が低下し、この結果として通
電率指令値Pa 、Pb 、Pc も低下し、PWMパルスの
幅が狭くなり、コンバータ2、3、4の出力電圧が低下
し、直流出力端子7a、7bの電圧V0 が目標値に戻さ
れる。出力電圧V0 が目標値V01よりも低くなった時に
は、上記の高くなった時と逆の動作になる。
When the DC output voltage V0 becomes higher than the target value V01, for example , the output of the output voltage control subtractor 51 becomes low and the current amplitude command value I0 decreases, which results in the duty factor command values Pa and Pb. Pc is also reduced, the width of the PWM pulse is narrowed, the output voltage of the converters 2, 3, 4 is reduced, and the voltage V0 of the DC output terminals 7a, 7b is returned to the target value. When the output voltage V0 becomes lower than the target value V01, the operation reverse to that when it becomes high is performed.

【0034】本実施形態は次の利点を有する。 (1) 第1、第2及び第3のコンバータ2、3、4の
高周波トランス40a、40b、40cによって交流側
と直流側とを電気的に絶縁するので、トランス40a、
40b、40cを低周波トランスに比べて小型化するこ
とができる。 (2) 第1、第2及び第3のコンバータ2、3、4
相交流入力端子1r、1s、1tの各線間に分散して
接続し、これ等の直流出力端子は互いに並列接続したの
で、第1、第2及び第3の線間電圧Vrs、Vst、Vtrの
変化に応じて第1、第2及び第3のコンバータ2、3、
4から順次に直流電力を供給することができる。結果と
して、1台のコンバータの電力容量の3倍の電力を供給
することができる。従って、電力容量の比較的小さい小
型のコンバータを3台用意し、1個のコンバータの3倍
の電力を供給することができる。例えば、3KWの交流
−直流変換装置を従来方式に従って構成する場合には、
3KWの3相コンバータと3KWの絶縁型3相又は単相
インバータと3KWの整流回路とが必要になり、全体と
して大型になった。これに対して本実施形態では、1K
Wの絶縁型コンバータ3台で3KWの直流電力を供給す
ることができるので、全体として小型化及び低コスト化
を図ることができる。 (3) 第1、第2及び第3のコンバータ2、3、4
は、交流電圧の正の半波と負の半波との両方をスイッチ
ングするように構成され、且つトランス40a、40
b、40cの2次側に全波整流回路が設けられているの
で、1台のコンバータで整流とPWM制御との両方を実
行することができ、交流−直流変換装置の全体の構成を
大幅に単純化及び小型化することができる。 (4) 第1、第2及び第3のコンバータ2、3、4を
正弦波入力交流電圧の60度間隔で順次に休止制御する
ので、電力損失を低減することができる。
This embodiment has the following advantages. (1) Since the AC side and the DC side are electrically insulated by the high frequency transformers 40a, 40b, 40c of the first, second and third converters 2, 3, 4, the transformer 40a,
The sizes of 40b and 40c can be reduced as compared with the low frequency transformer. (2) Connect the first, second and third converters 2 , 3, 4
The three- phase AC input terminals 1r, 1s, and 1t are dispersedly connected to each other, and these DC output terminals are connected in parallel to each other. Therefore, the first, second, and third line voltages Vrs, Vst, and Vtr are connected. Of the first, second and third converters 2, 3,
DC power can be sequentially supplied from No. 4. As a result, it is possible to supply electric power that is three times the electric power capacity of one converter. Therefore, it is possible to prepare three compact converters having a relatively small power capacity and supply three times as much power as one converter. For example, when configuring a 3 kW AC-DC converter according to the conventional method,
A 3KW three-phase converter, a 3KW insulated three-phase or single-phase inverter, and a 3KW rectifier circuit are required, and the overall size becomes large. On the other hand, in this embodiment, 1K
Since 3 KW of DC power can be supplied by three W insulating converters, the overall size and cost can be reduced. (3) First, second and third converters 2, 3, 4
Are configured to switch both positive and negative half-waves of the alternating voltage, and transformers 40a, 40
Since the full-wave rectification circuit is provided on the secondary side of b and 40c, it is possible to perform both rectification and PWM control with one converter, and the overall configuration of the AC-DC converter is significantly increased. It can be simplified and miniaturized. (4) Since the first, second, and third converters 2, 3, and 4 are sequentially paused at intervals of 60 degrees of the sine wave input AC voltage, power loss can be reduced.

【0035】[0035]

【第2の実施形態】次に、図6及び図4を参照して第2
の実施形態の交流−直流変換装置を説明する。但し、図
6及び図7及び後述する別の実施形態を示す図8〜図1
8において図1〜図5と同一の部分又は相互に同一の部
分には同一の符号を付してその説明を省略する。また、
第2及びこれよりも後の実施形態においても共通する部
分は図1〜図5を参照する。
[Second Embodiment] Next, referring to FIG. 6 and FIG.
The AC-DC converter of the embodiment will be described. However, FIGS. 6 and 7 and FIGS. 8 to 1 showing another embodiment described later.
8, the same parts as those in FIGS. 1 to 5 or parts that are the same as each other are designated by the same reference numerals and the description thereof will be omitted. Also,
For common parts in the second and subsequent embodiments, refer to FIGS.

【0036】図6の交流−直流変換装置は、図1におい
て第1、第2及び第3のコンバータ2、3、4の入力ラ
インに設けられていた第1、第2及び第3の電流検出器
10、11、12を、第1、第2及び第3の交流入力端
子1r、1s、1tに接続されたR、S、T相の主電源
ラインに移動し、変形された制御回路5aを設け、この
他は図1と同一に形成したものである。
The AC-DC converter of FIG. 6 detects the first, second and third currents provided in the input lines of the first, second and third converters 2, 3 and 4 in FIG. The reactors 10, 11, and 12 to the main power supply lines of R, S, and T phases connected to the first, second, and third AC input terminals 1r, 1s, and 1t, and the modified control circuit 5a is connected. The structure is the same as that of FIG. 1 except for the above.

【0037】図6において第1、第2及び第3の電流検
出器10、11,12は第1、第2及び第3の交流入力
端子1r、1s、1tを通るR、S、T相電流Ir 、I
s 、It を検出してライン32、33、34によって制
御回路5aに送る。なお、図面を簡略化するために図6
ではライン32、33,34が分断されている。
In FIG. 6, the first, second and third current detectors 10, 11 and 12 are R, S and T phase currents passing through the first, second and third AC input terminals 1r, 1s and 1t. Ir, I
s, It are detected and sent to the control circuit 5a by lines 32, 33 and 34. In order to simplify the drawing, FIG.
In, the lines 32, 33 and 34 are divided.

【0038】制御回路5aは、図7に詳しく示すよう
に、図3のローパスフィルタ64、65、66の代りに
第1、第2及び第3のコンバータ電流Irs、Ist、Itr
を得るための第1、第2及び第3のコンバータ電流演算
器64′、65′、66′を有し、この他は図3と同一
に構成されている。第1のコンバータ電流演算器64′
はライン32及び33に接続され、第2のコンバータ電
流演算器65′はライン33及び35に接続され、第3
のコンバータ電流演算器66′はライン32及び35に
接続されている。また、図4(D)と同一のフラグに基
づいて電流検出信号を選択的に得るために、第1、第2
及び第3のコンバータ電流演算器64′、65′、6
6′にフラグ発生用の比較演算器60が接続されてい
る。
As shown in detail in FIG. 7, the control circuit 5a includes first, second and third converter currents Irs, Ist, Itr instead of the low pass filters 64, 65, 66 of FIG.
To obtain the first, second and third converter current calculators 64 ', 65' and 66 ', and other components are the same as those in FIG. First converter current calculator 64 '
Is connected to the lines 32 and 33, the second converter current calculator 65 'is connected to the lines 33 and 35, and the third converter current calculator 65' is connected to the lines 33 and 35.
Converter current calculator 66 'is connected to lines 32 and 35. Further, in order to selectively obtain the current detection signal based on the same flag as in FIG.
And third converter current calculators 64 ', 65', 6
A comparison calculator 60 for flag generation is connected to 6 '.

【0039】第1のコンバータ電流演算器64′はフラ
グの値に応じて次に示す第1のコンバータ電流Irsを出
力する。即ち、演算器64′は、フラグ=1の時にIrs
=0、フラグ=2の時にIrs=−Is 、フラグ=3の時
にIrs=Irを出力する。
The first converter current calculator 64 'outputs the following first converter current Irs according to the value of the flag. That is, the arithmetic unit 64 'has Irs when the flag = 1.
= 0, flag = 2, Irs = -Is, and flag = 3, Irs = Ir.

【0040】第2のコンバータ電流演算器65′は、フ
ラグの値に応じて次に示す第2のコンバータ電流Istを
出力する。即ち、演算器65′は、フラグ=1の時にI
st=Is 、フラグ=2の時にIst=0、フラグ=3の時
にIst=−Itを出力する。
The second converter current calculator 65 'outputs the second converter current Ist shown below according to the value of the flag. That is, the computing unit 65 'outputs I when the flag = 1.
When st = Is and flag = 2, Ist = 0 and when flag = 3, Ist = -It is output.

【0041】第3のコンバータ電流演算器66′は、フ
ラグの値に応じて次に示す第3のコンバータ電流Itrを
出力する。即ち、演算器66′は、フラグ=1の時にI
tr=−Ir 、フラグ=2の時にItr=It 、フラグ=3
の時にItr=0を出力する。
The third converter current calculator 66 'outputs the following third converter current Itr according to the value of the flag. That is, the computing unit 66 'outputs I when the flag = 1.
When tr = -Ir and flag = 2, Itr = It and flag = 3
At the time of, Itr = 0 is output.

【0042】演算器64′、65′、66′から得られ
た第1、第2及び第3のコンバータ電流Irs、Ist、I
trは図3と同一の絶対値演算器67、68、69に送ら
れる。これにより、図7の第2の実施形態の制御回路5
aは、図3の第1の実施形態の制御回路5と同様な制御
を行うことが可能になる。この結果、第2の実施形態に
よっても第1の実施形態と同一の効果を得ることができ
る。
The first, second and third converter currents Irs, Ist, I obtained from the arithmetic units 64 ', 65', 66 '.
tr is sent to the same absolute value calculators 67, 68, 69 as in FIG. Thereby, the control circuit 5 of the second embodiment of FIG.
a can perform the same control as the control circuit 5 of the first embodiment of FIG. As a result, the same effects as those of the first embodiment can be obtained by the second embodiment.

【0043】[0043]

【第3の実施形態】第3の実施形態の交流−直流変換装
置は、図1に示す第1の実施形態の交流−直流変換装置
の制御回路5を図8示す制御回路5bに変形し、この他
は図1と同一に構成したものである。
[Third Embodiment] In the AC-DC converter of the third embodiment, the control circuit 5 of the AC-DC converter of the first embodiment shown in FIG. 1 is modified into a control circuit 5b shown in FIG. Other than this, the configuration is the same as that of FIG.

【0044】図8の制御回路5bは、図3の制御回路5
に第1、第2及び第3の鋸波補正器81、82、83を
付加し、この他は図3と同一に構成したものである。鋸
波発生手段の一部として機能する第1、第2及び第3の
鋸波補正器81、82、83は鋸波発生器76と第1、
第2及び第3の比較器77、78、79との間に接続さ
れている。また、フラグ発生手段としての比較演算器6
0が第1、第2及び第3の鋸波補正器81、82、83
に接続されている。
The control circuit 5b of FIG. 8 corresponds to the control circuit 5 of FIG.
The first, second, and third sawtooth wave correctors 81, 82, and 83 are added to the above, and the other configurations are the same as those in FIG. The first, second, and third sawtooth wave correctors 81, 82, and 83, which function as a part of the sawtooth wave generator, are provided with the sawtooth wave generator 76 and the first,
It is connected between the second and third comparators 77, 78 and 79. Further, the comparison calculator 6 as a flag generating means.
0 is the first, second, and third sawtooth wave correctors 81, 82, 83
It is connected to the.

【0045】第1の鋸波補正器81は、図4(D)に示
すフラグが1となるt0 〜t1 (0゜〜60゜)区間及
びt3 〜t4 (180゜〜240゜)区間で鋸波Va の
発生を中止し、フラグが2となるt1 〜t2 (60゜〜
120゜)区間及びt4 〜t5 (240゜〜300゜)
区間で図9(A)に示す立上り傾斜の鋸波Va を発生
し、フラグが3となるt2 〜t3 (120゜〜180
゜)区間及びt5 〜t6 (300゜〜360゜)区間で
図9(C)に示す立下り傾斜の鋸波Vb を発生する。第
2の鋸波補正器82は、フラグが1となるt0 〜t1 区
間及びt3 〜t4 区間で図9(C)の立下り傾斜の鋸波
Vb を発生し、フラグが2となるt1 〜t2区間及びt4
〜t5 区間で鋸波の発生を中止し、フラグが3となる
t2 〜t3 区間及びt5 〜t6 区間で立上り傾斜の鋸波
Va を発生する。第3の鋸波補正器83は、フラグが1
となるt0 〜t1 区間及びt3 〜t4 区間で立上り傾斜
の鋸波Va を発生し、フラグが2となるt1 〜t2 区間
及びt4〜t5 区間で立下り傾斜の鋸波Vb を発生し、
フラグが3となるt2 〜t3 区間及びt5 〜t6 区間で
鋸波の発生を中止する。第1、第2及び第3の鋸波補正
器81、82、83の出力H1 、H2 、H3 と各区間の
鋸波との関係は次の通りである。フラグ1のt0 〜t1
及びt3 〜t4 区間 H1 =0 H2 =Vb H3 =Va フラグ2のt1 〜t2 及びt4 〜t5 区間 H1 =Va H2 =0 H3 =Vb フラグ3のt2 〜t3 及びt5 〜t6 区間 H1 =Vb H2 =Va H3 =0 なお、Va とVb はVb =−Va の関係を有する。ま
た、鋸波補正器81、82、83の出力H1 、H2 、H
3 を零とする代りに、鋸波Va 又はVb を発生するよう
に変形することができる。出力H1 、H2 、H3 の零は
コンバータの休止を意味するが、これに同期して通電率
指令値Pa 、Pb 、Pc も零になっているので、比較器
77、78、79からPWM制御パルスが発生しない。
The first sawtooth wave corrector 81 saws at the t0 to t1 (0 ° to 60 °) interval and the t3 to t4 (180 ° to 240 °) interval in which the flag shown in FIG. The generation of the wave Va is stopped, and the flag becomes 2. t1 to t2 (60 ° to
120 °) section and t4 to t5 (240 ° to 300 °)
In the section, a sawtooth wave Va having a rising slope shown in FIG. 9 (A) is generated and the flag becomes 3 t2 to t3 (120 ° to 180)
.Degree.) And t5 to t6 (300.degree. To 360.degree.), A sawtooth wave Vb having a falling slope shown in FIG. 9C is generated. The second sawtooth wave corrector 82 generates a sawtooth wave Vb having a falling slope in FIG. 9C in the sections t0 to t1 and the sections t3 to t4 in which the flag is 1, and the flags are t1 to t2 in which the flag is 2. Section and t4
The generation of the sawtooth wave is stopped in the section up to t5, and the sawtooth wave Va having the rising slope is generated in the sections t2 to t3 and t5 to t6 where the flag is 3. The flag of the third sawtooth wave corrector 83 is 1
A sawtooth wave Va having a rising slope is generated in the sections t0 to t1 and t3 to t4, and a sawtooth wave Vb having a falling slope is generated in the sections t1 to t2 and t4 to t5 where the flag is 2.
The generation of the sawtooth wave is stopped in the t2 to t3 section and the t5 to t6 section where the flag is 3. The relationship between the outputs H1, H2 and H3 of the first, second and third sawtooth wave correctors 81, 82 and 83 and the sawtooth wave in each section is as follows. Flag 1 t0 to t1
And t3 to t4 section H1 = 0 H2 = Vb H3 = Va flag 2 t1 to t2 and t4 to t5 section H1 = Va H2 = 0 H3 = Vb flag 3 t2 to t3 and t5 to t6 section H1 = Vb H2 = Va H3 = 0 Note that Va and Vb have a relationship of Vb = -Va. Also, the outputs H1, H2, H of the sawtooth wave correctors 81, 82, 83
Instead of making 3 zero, it can be modified to generate a sawtooth wave Va or Vb. Zero of the outputs H1, H2, H3 means the suspension of the converter, but in synchronization with this, the duty factor command values Pa, Pb, Pc also become zero, so that the PWM control pulse is output from the comparators 77, 78, 79. Does not occur.

【0046】図8の比較器77、78、79は図3のこ
れ等と同様に動作し、ライン35、36、37にPWM
制御信号を送出する。図9は図4のt1 〜t2 (60゜
〜120゜)区間の一部における第1及び第3の比較器
77、79の入力及び出力を示す。図9(A)に示す立
上り傾斜の鋸波Va と図9(C)に示す立下り傾斜の鋸
波Vb とは同期して発生し、互いに逆の傾きを有する。
各比較器77、78、79は通電率指令値Pa 、Pb ,
Pc が鋸波Va 又はVb よりも高い時に正パルスを発生
するように形成されている。従って、図9(A)の立上
り傾斜の鋸波Va の場合には図9(B)に示すように傾
斜電圧の立上りに同期したt1 、t3 、t5 等でPWM
パルスの発生が開始し、図9(C)に示す立下り傾斜の
鋸波Vbの場合には図9(D)に示すように立下り傾斜
の途中のt2 、t4 等からPWMパルスの発生を開始
し、傾斜の終了に同期したt3 、t5 等でPWMパルス
が終了する。図9(B)と図9(D)との比較から明ら
かなように一方の比較器77の出力パルスと他方の比較
器79の出力パルスとの重複期間がなくなるか又は減少
する。PWMパルスの発生期間はコンバータ2、3、4
の電力供給期間に対応するので、図1の平滑用コンデン
サ6に対する電力供給を分散させることができ、第1の
実施形態に比べてリップルが小さくなる。即ち、第1の
実施形態では、第1、第2及び第3の比較器77、7
8、79に同一の立上り傾斜の鋸波Va が入力していた
ので、第1、第2及び第3のPWM制御信号Ga 、Gb
,Gc のパルスが同期して立上り、PWMパルスの重
なりが大きくなり、平滑用コンデンサ6の電圧のリップ
ルが大きくなる。これに対して、第3の実施形態では、
図9(B)(D)から明らかなようにPWM制御パルス
の時間軸上の重なりが抑制され、平滑用コンデンサ6へ
の電力供給が休止期間の少ない状態で行われ、リップル
が少なくなる。図9に示す図4のt1 〜t2 区間とは別
の区間においてもt1 〜t2 区間と同様な効果を得るこ
とができる。また、第3の実施形態によっても第1の実
施形態と同一の効果も得ることができる。
The comparators 77, 78, 79 of FIG. 8 operate similarly to those of FIG. 3, and PWM the lines 35, 36, 37.
Send a control signal. FIG. 9 shows inputs and outputs of the first and third comparators 77 and 79 in a part of the interval t1 to t2 (60 ° to 120 °) of FIG. The sawtooth wave Va having the rising slope shown in FIG. 9A and the sawtooth wave Vb having the falling slope shown in FIG. 9C are generated in synchronization with each other and have opposite slopes.
Each of the comparators 77, 78, 79 has a duty ratio command value Pa, Pb,
It is formed so as to generate a positive pulse when Pc is higher than the sawtooth wave Va or Vb. Therefore, in the case of the sawtooth wave Va having a rising slope in FIG. 9A, PWM is performed at t1, t3, t5, etc. synchronized with the rising of the slope voltage as shown in FIG. 9B.
When the pulse generation starts and the sawtooth wave Vb has a falling slope shown in FIG. 9C, the PWM pulse is generated from t2, t4, etc. in the middle of the falling slope as shown in FIG. 9D. The PWM pulse ends at t3, t5, etc. which are started and synchronized with the end of the inclination. As is clear from the comparison between FIG. 9B and FIG. 9D, the overlap period between the output pulse of the one comparator 77 and the output pulse of the other comparator 79 is eliminated or reduced. The PWM pulse generation period is converters 2, 3, 4
Power supply period, the power supply to the smoothing capacitor 6 in FIG. 1 can be dispersed, and the ripple becomes smaller than that in the first embodiment. That is, in the first embodiment, the first, second and third comparators 77, 7
Since the sawtooth wave Va having the same rising slope is input to 8 and 79, the first, second and third PWM control signals Ga and Gb are input.
, Gc pulses rise synchronously, the overlap of PWM pulses increases, and the ripple of the voltage of the smoothing capacitor 6 increases. On the other hand, in the third embodiment,
As is apparent from FIGS. 9B and 9D, overlapping of the PWM control pulses on the time axis is suppressed, power is supplied to the smoothing capacitor 6 in a state where the rest period is short, and ripples are reduced. The same effect as the t1 to t2 section can be obtained in a section other than the t1 to t2 section of FIG. 4 shown in FIG. Also, the same effect as that of the first embodiment can be obtained by the third embodiment.

【0047】[0047]

【第4の実施形態】第3の実施形態の交流−直流変換装
置は、図1に示す第1の実施形態の交流−直流変換装置
の制御回路5を図10に示す制御回路5cに変形し、こ
の他は図1と同一に構成したものである。
[Fourth Embodiment] In the AC-DC converter of the third embodiment, the control circuit 5 of the AC-DC converter of the first embodiment shown in FIG. 1 is modified into a control circuit 5c shown in FIG. Other than that, the configuration is the same as that of FIG.

【0048】図10の制御回路5cは、図3の制御回路
5に第1、第2及び第3の鋸波選択器81′、82′、
83′を付加し、この他は図3と同一に構成したもので
ある。第1、第2及び第3の鋸波選択器81′、8
2′、83′は、第1及び第2の鋸波発生器76及び7
6aと第1、第2及び第3の比較器77、78、79と
の間に接続されている。また、フラグ発生手段としての
比較演算器60が第1、第2及び第3の鋸波選択器8
1′、82′、83′に接続されている。
The control circuit 5c shown in FIG. 10 differs from the control circuit 5 shown in FIG. 3 in that the first, second and third sawtooth wave selectors 81 ', 82',
83 'is added and the other structure is the same as that of FIG. First, second and third sawtooth wave selectors 81 ', 8
2'and 83 'denote first and second sawtooth wave generators 76 and 7
6a and the first, second and third comparators 77, 78, 79. Further, the comparison calculator 60 as a flag generating means is provided with the first, second and third sawtooth wave selectors 8.
1 ', 82', 83 '.

【0049】第1の鋸波発生器76は、第1〜第3の実
施形態と同様に図11(A)に示す第1の鋸波Va を発
生する。第2の鋸波発生器76aは、図11(C)に示
す第2の鋸波Vb ′を発生する。この第2の鋸波Vb ′
は第1の鋸波Va を180度位相シフトしたものに相当
する。
The first sawtooth wave generator 76 generates the first sawtooth wave Va shown in FIG. 11A as in the first to third embodiments. The second sawtooth wave generator 76a generates the second sawtooth wave Vb 'shown in FIG. 11 (C). This second sawtooth wave Vb '
Corresponds to the first sawtooth wave Va phase-shifted by 180 degrees.

【0050】第1、第2及び第3の鋸波選択器81′、
82′、83′は比較演算器60から供給される図4
(D)に示すフラグに応答して第1及び第2の鋸波Va
、Vb′を選択する。図4(D)のフラグと第1及び第
2の鋸波Va 、Vb ′との関係は次の通りである。フラ
グが1となるt0 〜t1 、及びt3 〜t4 区間では、第
1の鋸波選択器81′が零を出力するか又は第1及び第
2の鋸波Va 、Vb ′のいずれかを選択し、第2の鋸波
選択器82′が第2の鋸波Vb ′を選択し、第3の鋸波
選択器83′が第1の鋸波Va を選択する。フラグが2
となるt1 〜t2 及びt4 〜t5 区間では、第1の鋸波
選択器82′が第1の鋸波Va を選択し、第2の鋸波選
択器82′が零を出力するか又は第1及び第2の鋸波V
a 、Vb ′のいずれかを選択し、第3の鋸波選択器8
3′が第2の鋸波Vb ′を選択する。フラグが3となる
t2 〜t3 及びt5 〜t6 区間では、第1の鋸波選択器
81′が第2の鋸波Vb ′を選択し、第2の鋸波選択器
82′が第1の鋸波Va を選択し、第3の鋸波選択器8
3′が零を出力するか又は第1及び第2の鋸波Va 、V
b ′のいずれかを選択する。
The first, second and third sawtooth wave selectors 81 ',
Reference numerals 82 ′ and 83 ′ are supplied from the comparison calculator 60.
In response to the flag shown in (D), the first and second sawtooth waves Va
, Vb '. The relationship between the flag of FIG. 4D and the first and second sawtooth waves Va and Vb 'is as follows. In the sections t0 to t1 and t3 to t4 in which the flag is 1, the first sawtooth wave selector 81 'outputs zero or selects one of the first and second sawtooth waves Va and Vb'. , The second sawtooth wave selector 82 'selects the second sawtooth wave Vb' and the third sawtooth wave selector 83 'selects the first sawtooth wave Va. Flag is 2
In the intervals t1 to t2 and t4 to t5, the first sawtooth wave selector 82 'selects the first sawtooth wave Va and the second sawtooth wave selector 82' outputs zero or the first sawtooth wave Va. And the second sawtooth wave V
Either a or Vb 'is selected and the third sawtooth wave selector 8 is selected.
3'selects the second sawtooth wave Vb '. In the sections t2 to t3 and t5 to t6 where the flag is 3, the first sawtooth wave selector 81 'selects the second sawtooth wave Vb' and the second sawtooth wave selector 82 'to the first sawtooth wave selector. Select the wave Va and select the third sawtooth wave selector 8
3'outputs zero or the first and second sawtooth waves Va, V
Select one of b '.

【0051】図11は図4のt1 〜t2 区間の一部にお
ける第1及び第3の比較器77、79の入力及び出力を
示す。第1の比較器77は、図11(A)に示すように
第1の鋸波Va と第1の通電率指令値Pa とを比較して
図11(B)の第1のPWM制御信号Ga を出力する。
第3の比較器79は図11(C)に示すように第2の鋸
波Vb ′と第3の通電率指令値Pc とを比較し、図11
(D)に示す第3のPWM制御信号Gc を出力する。第
1のPWM制御信号Ga のパルスは第1の鋸波Va に同
期してt1 、t4 等で立上り、第2のPWM制御信号G
b のパルスは第2の鋸波Vb ′に同期してt3 、t5 等
で立上る。従って、第4の実施形態においても第3の実
施形態と同様に複数のPWM制御信号間におけるPWM
パルスのずれが生じ、第3の実施形態と同様に出力電圧
V0 のリップル低減効果を得ることができる。勿論、第
4の実施形態は第1の実施形態と同一の効果も有する。
FIG. 11 shows inputs and outputs of the first and third comparators 77 and 79 in a part of the section t1 to t2 of FIG. The first comparator 77 compares the first sawtooth wave Va and the first duty ratio command value Pa as shown in FIG. 11A, and compares the first PWM control signal Ga with the first PWM control signal Ga in FIG. 11B. Is output.
The third comparator 79 compares the second sawtooth wave Vb 'with the third duty ratio command value Pc as shown in FIG.
The third PWM control signal Gc shown in (D) is output. The pulse of the first PWM control signal Ga rises at t1, t4, etc. in synchronization with the first sawtooth wave Va, and the second PWM control signal G
The pulse of b rises at t3, t5, etc. in synchronization with the second sawtooth wave Vb '. Therefore, in the fourth embodiment as well as in the third embodiment, PWM between a plurality of PWM control signals is performed.
A pulse shift occurs, and the ripple reduction effect of the output voltage V0 can be obtained as in the third embodiment. Of course, the fourth embodiment also has the same effect as the first embodiment.

【0052】[0052]

【第5の実施形態】第5の実施形態の交流−直流変換装
置は、図1に示す第1の実施形態の交流−直流変換装置
の制御回路5を図12に示す制御回路5dに変形し、こ
の他は図1と同一に構成したものである。
[Fifth Embodiment] In the AC-DC converter of the fifth embodiment, the control circuit 5 of the AC-DC converter of the first embodiment shown in FIG. 1 is modified into a control circuit 5d shown in FIG. Other than that, the configuration is the same as that of FIG.

【0053】図12の制御回路5dは、図3の制御回路
5に第1、第2及び第3の鋸波補正器81、82、83
を付加し、この他は図3と同一に構成したものである。
図12の第1、第2及び第3の鋸波補正器81、82、
83は鋸波発生器76と第1、第2及び第3の比較器7
7、78、79との間に接続されている。また、第1、
第2及び第3の線間電圧Vrs、Vst、Vtrを得るための
第1、第2及び第3の減算器57、58、59が第1、
第2及び第3の鋸波補正器81、82、83に接続され
ている。
The control circuit 5d of FIG. 12 is similar to the control circuit 5 of FIG. 3 in that the first, second and third sawtooth wave correctors 81, 82 and 83 are provided.
Is added, and the other components are the same as those in FIG.
The first, second and third sawtooth wave correctors 81, 82 of FIG.
83 is a sawtooth wave generator 76 and the first, second and third comparators 7
It is connected between 7, 78 and 79. Also, the first
The first, second and third subtractors 57, 58 and 59 for obtaining the second and third line voltages Vrs, Vst and Vtr are
It is connected to the second and third sawtooth wave correctors 81, 82 and 83.

【0054】第1、第2及び第3の鋸波補正器81、8
2、83は、第3の実施形態を示す図8で同一の符号で
示すものと同様に立下り傾斜鋸波Vb を選択的に送出す
る。しかし、図12の第1、第2及び第3の鋸波補正器
81、82、83はフラグを使用しないで、第1、第2
及び第3の減算器57、58、59から得られる第1、
第2及び第3の線間電圧Vrs、Vst、Vtrを使用して立
上り傾斜及び立下り傾斜の鋸波Va 、Vb の選択を決定
する。
First, second and third sawtooth wave correctors 81, 8
Reference numerals 2 and 83 selectively send out the falling slope sawtooth wave Vb in the same manner as shown by the same reference numerals in FIG. 8 showing the third embodiment. However, the first, second and third sawtooth wave correctors 81, 82 and 83 shown in FIG.
And the first, obtained from the third subtractors 57, 58, 59,
The second and third line voltages Vrs, Vst, Vtr are used to determine the selection of rising and falling sawtooth waves Va, Vb.

【0055】図13は第1、第2及び第3の鋸波補正器
81、82、83による立上り傾斜及び立下り傾斜鋸波
Va 、Vb の選択を説明するものである。図13(A)
〜(F)は図4(A)〜(F)と同一であり、図13
(G)(H)(I)が第1、第2及び第3の鋸波補正器
81、82、83の出力H1 、H2 、H3 を示す。第1
の鋸波補正器81は、図13(G)に示すように、第1
の線間電圧Vrsが正の半波において第2及び第3の線間
電圧Vst、Vtrよりも高い期間t1 〜t3(60゜〜1
80゜)で立上り傾斜鋸波Va を発生し、第1の線間電
圧Vrsが負の半波においてその絶対値が第2及び第3の
線間電圧Vst、Vtrの絶対値よりも高い期間t4 〜t6
(240゜〜360゜)で立下り傾斜鋸波Vb を発生す
る。第2の鋸波補正器82は、図13(H)示すよう
に、第2の線間電圧Vstが正の半波において第1及び第
3の線間電圧Vrs、Vtrよりも高い期間t0 〜t2 (0
゜〜60゜)及びt5 〜t6 (300゜〜360゜)で
立上り傾斜鋸波Vaを発生し、第2の線間電圧Vrsが負
の半波においてその絶対値が第1及び第3の線間電圧V
rs、Vtrの絶対値よりも高い期間t2 〜t4 (120゜
〜240゜)で立下り傾斜鋸波Vb を発生する。第3の
鋸波補正器83は、図13(I)に示すように、第3の
線間電圧Vtsが正の半波において第1及び第2の線間電
圧Vrs、Vstよりも高い期間t3 〜t5(180゜〜3
00゜)で立上り傾斜鋸波Va を発生し、第3の線間電
圧Vtrが負の半波においてその絶対値が第1及び第2の
線間電圧Vrs、Vstの絶対値よりも高い期間t0 〜t2
(0゜〜120゜)で立下り傾斜鋸波Vb を発生する。
第5の実施形態の立上り傾斜鋸波Va は図9(A)に示
すものと同一であり、立下り傾斜鋸波Vb は図9(C)
に示すものと同一である。
FIG. 13 illustrates the selection of the rising slope and falling slope saw waves Va and Vb by the first, second and third saw wave correctors 81, 82 and 83. FIG. 13 (A)
-(F) are the same as FIGS. 4 (A)-(F), and FIG.
(G), (H) and (I) represent outputs H1, H2 and H3 of the first, second and third sawtooth wave correctors 81, 82 and 83, respectively. First
The sawtooth wave corrector 81 of the first embodiment, as shown in FIG.
Is higher than the second and third line voltages Vst and Vtr in the positive half-wave, the period t1 to t3 (60 ° to 1).
A rising slope sawtooth wave Va is generated at 80 °), and the absolute value of the first line voltage Vrs in the negative half-wave is higher than the absolute values of the second and third line voltages Vst and Vtr during the period t4. ~ T6
A falling slope sawtooth wave Vb is generated at (240 ° to 360 °). As shown in FIG. 13 (H), the second sawtooth wave corrector 82 has a period t0 between the first and third line voltages Vrs, Vtr in the positive half-wave of the second line voltage Vst. t2 (0
.Degree..about.60.degree.) And t5.about.t6 (300.degree. To 360.degree.), A rising slope sawtooth wave Va is generated, and the absolute value of the second line voltage Vrs in the negative half wave is the first and third lines. Voltage V
A falling slope sawtooth wave Vb is generated in a period t2 to t4 (120 ° to 240 °) higher than the absolute values of rs and Vtr. As shown in FIG. 13I, the third sawtooth wave corrector 83 has a period t3 in which the third line voltage Vts is higher than the first and second line voltages Vrs, Vst in the positive half-wave. ~ T5 (180 ° ~ 3
(00 °), a rising ramp saw wave Va is generated, and the absolute value of the third line voltage Vtr in the negative half-wave is higher than the absolute value of the first and second line voltages Vrs, Vst t0. ~ T2
A falling slope sawtooth wave Vb is generated at (0 ° to 120 °).
The rising slope saw wave Va of the fifth embodiment is the same as that shown in FIG. 9 (A), and the falling slope saw wave Vb is shown in FIG. 9 (C).
Is the same as that shown in.

【0056】第5の実施形態によっても2つの鋸波Va
、Vb を使用するので、図9と同様にPWMパルスの
重なりが抑制され、出力電圧V0 のリップルを低減する
ことができる。また、第5の実施形態は第1の実施形態
と同一の効果も有する。
Also according to the fifth embodiment, two sawtooth waves Va
, Vb are used, the overlapping of PWM pulses is suppressed as in FIG. 9, and the ripple of the output voltage V0 can be reduced. The fifth embodiment also has the same effect as the first embodiment.

【0057】[0057]

【第6の実施形態】第6の実施形態の交流−直流変換装
置は、図1の第1、第2及び第3のコンバータ2、3、
4を図14の第1、第2及び第3のコンバータ2a、3
a、4aに変形し、図1及び図3の制御回路5を図15
の制御回路5eに変形し、この他は図1に示す第1の実
施形態と同一に形成したものである。
[Sixth Embodiment] An AC-DC converter according to a sixth embodiment is constructed such that the first, second and third converters 2, 3 shown in FIG.
4 is the first, second and third converters 2a, 3 of FIG.
a and 4a, and the control circuit 5 of FIG. 1 and FIG.
The control circuit 5e is modified to the same as that of the first embodiment shown in FIG.

【0058】図14の第1、第2及び第3のコンバータ
2a、3a、4aはプッシュプルコンバータである。第
1のコンバータ2aを例にとって説明すると、第1のコ
ンバータ2aは、トランス40a′の1次巻線はセンタ
タップを有し、巻線41aと巻線41a′とに分割され
ている。プッシュプル回路の一方の半分を構成する巻線
41aと第1及び第2のスイッチ43a、44aと第1
及び第2のダイオード45a、46aとは図2で同一符
号で示すものと同様に形成され、コンバータ入力ライン
16、17間に図2と同様に接続されている。プッシュ
プル回路の他方の半分を構成する巻線41a′と第3及
び第4のスイッチ43a′、44a′と第3及び第4の
ダイオード45a′、46a′とから成る回路も一方の
半分と同様に形成され、入力ライン16、17間に接続
されている。第1及び第2のスイッチ43a、44aと
第3及び第4のスイッチ43a′、44a′とは交互に
オン・オフ制御される。入力ライン16、17間に第1
の線間電圧Vrsの正の半波が入力している時に、第1及
び第2のスイッチ43a、44aがオン制御されると、
ライン16、第2のスイッチ44a、第1のダイオード
45a、巻線41a、ライン17の経路に電流が流れ、
2次巻線42aにはダイオード47aが導通する方向の
電圧が発生する。上記正の半波期間で第3及び第4のス
イッチ43a′、44a′がオン制御されると、ライン
16、第4のスイッチ44a′、第3のダイオード45
a′、巻線41a′、ライン17の経路に電流が流れ、
2次巻線42aにはダイオード48aが導通する方向の
電圧が発生する。入力電圧Vrsの負の半波の期間には2
次巻線42aに上記の正の半波の時と逆の向きの電圧が
発生する。トランス40a′の2次側は、平滑用のリア
クトル80aを有する他は図2と同一に構成されてい
る。第2及び第3のコンバータ3a、4aは第1のコン
バータ2aと同一に形成されている。
The first, second and third converters 2a, 3a and 4a in FIG. 14 are push-pull converters. Taking the first converter 2a as an example, in the first converter 2a, the primary winding of the transformer 40a 'has a center tap and is divided into a winding 41a and a winding 41a'. The winding 41a and the first and second switches 43a and 44a that form one half of the push-pull circuit and the first
2 and the second diodes 45a and 46a are formed in the same manner as those indicated by the same reference numerals in FIG. 2, and are connected between the converter input lines 16 and 17 in the same manner as in FIG. The circuit including the winding 41a ', the third and fourth switches 43a' and 44a ', and the third and fourth diodes 45a' and 46a ', which form the other half of the push-pull circuit, is similar to the one half. And is connected between the input lines 16 and 17. The first and second switches 43a and 44a and the third and fourth switches 43a 'and 44a' are alternately on / off controlled. First between the input lines 16 and 17
When the positive half wave of the line voltage Vrs is input to the first and second switches 43a and 44a,
Current flows in the path of the line 16, the second switch 44a, the first diode 45a, the winding 41a, and the line 17,
A voltage in the direction in which the diode 47a conducts is generated in the secondary winding 42a. When the third and fourth switches 43a 'and 44a' are turned on in the positive half-wave period, the line 16, the fourth switch 44a ', and the third diode 45 are turned on.
current flows in the path of a ', winding 41a', and line 17,
A voltage in the direction in which the diode 48a conducts is generated in the secondary winding 42a. 2 during the negative half-wave period of the input voltage Vrs
A voltage in the opposite direction to that at the time of the positive half-wave is generated in the next winding 42a. The secondary side of the transformer 40a 'has the same configuration as that of FIG. 2 except that it has a smoothing reactor 80a. The second and third converters 3a and 4a are formed in the same manner as the first converter 2a.

【0059】プッシュプル回路を制御するための制御回
路5eは、図15に示すように新たに第2の鋸波発生器
76aと第4、第5及び第6の比較器77′、78′、
79′を設け、この他は図3と実質的に同一に形成した
ものである。但し、図15の第1の鋸波発生器76は図
5(A)に示す鋸波Va の奇数番目の鋸波に相当する第
1の鋸波Va ′を図16(A)に示すように発生し、図
15の第2の鋸波発生器76aは図5の鋸波Va の偶数
番目の鋸波に相当する第2の鋸波Vb ′を発生するよう
に形成されている。第1、第2及び第3の比較器77、
78、79は、第1、第2及び第3の通電率指令値Pa
、Pb 、Pc と第1の鋸波Va ′とを比較して第1、
第2及び第3のコンバータ2a、3a、4aの第1及び
第2のスイッチ43a、44a、43b、44b、43
c、44cを制御するためのPWM制御信号Ga 、Gb
、Gcを発生する。第4、第5及び第6の比較器7
7′、78′、79′は、第1、第2及び第3の通電率
指令発生器73、74、75と第2の鋸波発生器76a
とに接続され、第1、第2及び第3の通電率指令値Pa
、Pb 、Pc と第2の鋸波Vb ′とを比較して第1、
第2及び第3のコンバータ2a、3a、4aの第3及び
第4のスイッチ43a′、44a′、43b′、44
b′、43c′、44c′を制御するためのPWM制御
信号Ga′、Gb ′、Gc ′を発生する。図16には図
15の第1及び第4の比較器77、77′の入力及び出
力が示されているが、この他の比較器も同様に動作す
る。
As shown in FIG. 15, the control circuit 5e for controlling the push-pull circuit newly includes a second sawtooth wave generator 76a and fourth, fifth and sixth comparators 77 ', 78'.
79 'is provided, and the rest is substantially the same as that of FIG. However, the first sawtooth wave generator 76 of FIG. 15 outputs the first sawtooth wave Va ′ corresponding to the odd sawtooth wave of the sawtooth wave Va shown in FIG. 5A as shown in FIG. 16A. The second sawtooth wave generator 76a of FIG. 15 is formed so as to generate a second sawtooth wave Vb 'corresponding to the even sawtooth wave of the sawtooth wave Va of FIG. First, second and third comparators 77,
78 and 79 are the first, second and third duty ratio command values Pa
, Pb, Pc and the first sawtooth wave Va 'are compared,
First and second switches 43a, 44a, 43b, 44b, 43 of the second and third converters 2a, 3a, 4a.
c, 44c for controlling PWM control signals Ga, Gb
, Gc are generated. Fourth, fifth and sixth comparators 7
Reference numerals 7 ', 78' and 79 'denote first, second and third duty ratio command generators 73, 74 and 75 and a second sawtooth wave generator 76a.
Connected to the first, second and third duty ratio command values Pa
, Pb, Pc and the second sawtooth wave Vb 'are compared to obtain the first,
Third and fourth switches 43a ', 44a', 43b ', 44 of the second and third converters 2a, 3a, 4a.
PWM control signals Ga ', Gb', Gc 'for controlling b', 43c ', 44c' are generated. Although FIG. 16 shows the inputs and outputs of the first and fourth comparators 77, 77 'of FIG. 15, other comparators operate similarly.

【0060】図14〜図16示すように第1、第2及び
第3のコンバータ2a、3a、4aをプッシュプル型コ
ンバータとする第6の実施形態によっても第1の実施形
態と同様な効果を得ることができる。
As shown in FIGS. 14 to 16, the sixth, fourth, and third embodiments in which the first, second, and third converters 2a, 3a, and 4a are push-pull converters have the same effects as those of the first embodiment. Obtainable.

【0061】[0061]

【第7の実施形態】第7の実施形態の交流−直流変換装
置は、図1の第1、第2及び第3のコンバータ2、3、
4を図17の第1、第2及び第3のコンバータ2b、3
b、4bに変形し、且つ変形された制御回路5fを設
け、この他は図1に示す第1の実施形態と同一に形成し
たものである。
[Seventh Embodiment] An AC-DC converter according to a seventh embodiment is configured so that the first, second and third converters 2, 3 shown in FIG.
4 is the first, second and third converters 2b, 3 of FIG.
b and 4b, and a modified control circuit 5f is provided, and the rest is the same as that of the first embodiment shown in FIG.

【0062】図17の第1、第2及び第3のコンバータ
2b、3b、4bはハーフブリッジ型コンバータであ
る。第1のコンバータ2bを例にとって説明すると、第
1のコンバータ2bはトランス40aの1次巻線41a
の一端は、第1及び第2のスイッチ43a、44aと第
1及び第2のダイオード45a、46aとから成る一方
の交流スイッチ回路を介して一方の入力ライン16に接
続されていると共に第3及び第4のスイッチ43a′、
44a′と第3及び第4のダイオード45a′、46
a′とから成る他方の交流スイッチ回路を介して他方の
入力ライン17に接続されている。1次巻線41aの他
端は一方の共振用の第1のコンデンサ81aを介して一
方の入力ライン16に接続されていると共に共振用の第
2のコンデンサ82aを介して他方の入力ライン17に
接続されている。トランス41aの2次側は図2と同一
である。入力交流電圧の正の半波期間において第1及び
第2のスイッチ43a、44aがオン制御されると、第
1のコンデンサ81a、第1のスイッチ43a、第1の
ダイオード46a、1次巻線41aの経路に第1の方向
の電流が流れる。また、正の半波期間において第3及び
第4のスイッチ43a′、44a′がオン制御される
と、第2のコンデンサ82a、1次巻線41a、第3の
スイッチ43a′、第4のダイオード46a′の経路に
第2の方向の電流が流れる。入力交流電圧の負の半波期
間において第1及び第2のスイッチ43a、44aがオ
ン制御されると、第1のコンデンサ81a、1次巻線4
1a、第2のスイッチ44a、第1のダイオード45a
の経路に第2の方向の電流が流れる。また、負の半波期
間に第3及び第4のスイッチ43a′、44a′がオン
制御されると、第2のコンデンサ82a、第4のスイッ
チ44a′、第3のダイオード45a′、1次巻線41
aの経路に第1の方向の電流が流れる。従って、入力交
流電圧の正の半波と負の半波との両方において2次巻線
42aに電圧を得ることができる。第2及び第3のコン
バータ3b、4bも第1のコンバータ2bと同様に動作
する。
The first, second and third converters 2b, 3b and 4b in FIG. 17 are half bridge type converters. Taking the first converter 2b as an example, the first converter 2b includes a primary winding 41a of a transformer 40a.
Has one end connected to one input line 16 via one AC switch circuit composed of the first and second switches 43a and 44a and the first and second diodes 45a and 46a, and the third and The fourth switch 43a ',
44a 'and third and fourth diodes 45a', 46
It is connected to the other input line 17 through the other AC switch circuit composed of a '. The other end of the primary winding 41a is connected to one input line 16 via one resonance first capacitor 81a and to the other input line 17 via a resonance second capacitor 82a. It is connected. The secondary side of the transformer 41a is the same as in FIG. When the first and second switches 43a and 44a are on-controlled in the positive half-wave period of the input AC voltage, the first capacitor 81a, the first switch 43a, the first diode 46a, and the primary winding 41a. The current in the first direction flows through the path. When the third and fourth switches 43a 'and 44a' are turned on in the positive half-wave period, the second capacitor 82a, the primary winding 41a, the third switch 43a ', and the fourth diode are turned on. A current in the second direction flows through the path 46a '. When the first and second switches 43a and 44a are ON-controlled in the negative half-wave period of the input AC voltage, the first capacitor 81a and the primary winding 4
1a, a second switch 44a, a first diode 45a
The current in the second direction flows in the path of. When the third and fourth switches 43a 'and 44a' are turned on during the negative half-wave period, the second capacitor 82a, the fourth switch 44a ', the third diode 45a', and the primary winding Line 41
A current in the first direction flows in the path a. Therefore, the voltage can be obtained in the secondary winding 42a in both the positive half wave and the negative half wave of the input AC voltage. The second and third converters 3b and 4b operate similarly to the first converter 2b.

【0063】図18の制御回路5fは、図3の制御回路
5の通電率指令演算器73、74、75を周波数指令演
算器73′、74′、75′に変形し、この出力段に第
1、第2及び第3のゲート信号発生器91、92、93
を設け、更にNOT回路94、95、96を設け、この
他は図3と同一に構成したものである。図17の第1、
第2及び第3のコンバータ2b、3b、4bは、1次巻
線41a〜41cのインダクタンスとコンデンサ81a
〜81c、82a〜82cとの共振を使用した共振型コ
ンバータであるので、第1〜第4のスイッチのデューテ
ィ比が50%一定に保たれていてもスイッチング周波数
を変えることによって2次巻線側に供給する電力量が変
化する。従って、直流出力電圧V0 の制御をスイッチン
グ周波数の制御によって達成することができる。また、
コンバータ入力電流の大きさをスイッチング周波数の制
御によって達成することができる。周波数制御を実行す
るための周波数指令演算器73′、74′、75′は図
3の通電率指令演算器73、74、75と同様に前段の
減算器70、71、72の出力に基づいて周波数指令値
Fa 、Fb 、Fc を作成する。第1、第2及び第3のゲ
ート信号発生器91、92、93は周波数指令値Fa、
Fb 、Fc で指定された周波数でデューティ比50%の
制御パルスを発生する。制御パルスの繰返し周波数は例
えば20〜150kHz である。制御パルスを含む第1、
第2及び第3の制御信号Ga 、Gb 、Gc は図17の第
1、第2及び第3のコンバータ2b、3b、4bの第1
及び第2のスイッチ43a、44a、43b、44b、
43c、44cのゲートに供給される。ゲート信号発生
器91、92、93に接続された第1、第2及び第3の
NOT回路94、95、96は第1、第2及び第3の制
御信号Ga 、Gb 、Gc の位相反転信号Ga ′、Gb
′、Gc ′を形成し、第1〜第3のコンバータ2b、
3b、4bの第3及び第4のスイッチ43a′、44
a′、43b′、44b′、43c′、44c′のゲー
トに供給する。
The control circuit 5f of FIG. 18 transforms the duty factor command calculators 73, 74, 75 of the control circuit 5 of FIG. 3 into frequency command calculators 73 ', 74', 75 ', and the output stage has a third circuit. First, second and third gate signal generators 91, 92, 93
And NOT circuits 94, 95, and 96, and the other configurations are the same as those in FIG. First of FIG. 17,
The second and third converters 2b, 3b, 4b include the inductances of the primary windings 41a to 41c and the capacitor 81a.
To 81c, 82a to 82c are resonance type converters, and therefore, even if the duty ratios of the first to fourth switches are kept constant at 50%, the secondary winding side can be changed by changing the switching frequency. The amount of power supplied to the Therefore, control of the DC output voltage V0 can be achieved by controlling the switching frequency. Also,
The magnitude of the converter input current can be achieved by controlling the switching frequency. The frequency command calculators 73 ', 74', 75 'for executing frequency control are based on the outputs of the subtractors 70, 71, 72 in the previous stage, like the duty factor command calculators 73, 74, 75 in FIG. The frequency command values Fa, Fb, Fc are created. The first, second, and third gate signal generators 91, 92, 93 have frequency command values Fa,
A control pulse having a duty ratio of 50% is generated at a frequency designated by Fb and Fc. The repetition frequency of the control pulse is, for example, 20 to 150 kHz. First including a control pulse,
The second and third control signals Ga, Gb, Gc are the first, second and third converters 2b, 3b, 4b of FIG.
And the second switches 43a, 44a, 43b, 44b,
It is supplied to the gates 43c and 44c. The first, second and third NOT circuits 94, 95 and 96 connected to the gate signal generators 91, 92 and 93 are phase inversion signals of the first, second and third control signals Ga, Gb and Gc. Ga ', Gb
', Gc' are formed, and the first to third converters 2b,
3b and 4b third and fourth switches 43a ', 44
It is supplied to the gates of a ', 43b', 44b ', 43c' and 44c '.

【0064】第7の実施形態によっても第1の実施形態
と同一の効果を得ることができる。
The same effects as those of the first embodiment can be obtained by the seventh embodiment.

【0065】[0065]

【変形例】本発明は上述の実施形態に限定されるもので
なく、例えば次の変形が可能なものである。 (1) 第1、第2及び第3のコンバータ2、3、4、
2a、3a、4a、2b、3b、4b以外の型式のコン
バータを使用することができる。例えば、図17の第1
及び第2のコンデンサ81a〜81c、82a〜82c
を電圧分割用コンデンサとし、第1〜第4のスイッチ4
3a〜44a′43b〜44b′、43c〜44c′を
PWM制御することができる。また、第1及び第2のコ
ンデンサ81a、82aの位置に第1〜第4のスイッチ
と同様な対の交流スイッチを接続し、ブリッジ型コンバ
ータとすることができる。 (2) 図14のプッシュプル型コンバータ2a、3
a、4a及び図17のハーフブリッジ型コンバータ2
b、3b、4bにおいても、電流検出を図6と同様に
R、S、T相電流検出とし、図7と同様に制御回路側で
コンバータ電流に変換することができる。 (3) 図14のプッシュプル型コンバータ2a、3
a、4aにおいても、図8と同様に立上り傾斜の鋸波と
立下り傾斜の鋸波とをを組み合せてPWM制御信号を作
成することができる。 (4) 図14のプッシュプル型コンバータ2a、3
a、4aにおいても図10に示すように位相の異なる2
つの鋸波を使用してPWM信号を形成することができ
る。また、図17の共振型コンバータ2b、3b、4b
又はブリッジ型コンバータにおいても、R、S、T相の
スイッチングの位相をずらすことができる。 (5) 制御回路5〜5fの入力段にアナログ・ディジ
タル変換器(ADC)を設け、制御回路をディジタル回
路構成とすることができる。
[Modification] The present invention is not limited to the above-described embodiment, and the following modifications are possible. (1) First, second and third converters 2, 3, 4,
Converter types other than 2a, 3a, 4a, 2b, 3b, 4b can be used. For example, the first in FIG.
And second capacitors 81a to 81c, 82a to 82c
Is a capacitor for voltage division, and the first to fourth switches 4
PWM control of 3a-44a '43b-44b' and 43c-44c 'is possible. Further, a pair of AC switches similar to the first to fourth switches can be connected to the positions of the first and second capacitors 81a and 82a to form a bridge converter. (2) Push-pull converters 2a and 3 in FIG.
a, 4a and the half-bridge converter 2 of FIG.
Also in b, 3b, and 4b, the current detection can be the R, S, and T phase current detection as in FIG. 6, and the control circuit side can convert to the converter current as in FIG. 7. (3) Push-pull converters 2a and 3 in FIG.
Also in a and 4a, the PWM control signal can be created by combining the rising and falling sawtooth waves in the same manner as in FIG. (4) Push-pull converters 2a, 3 in FIG.
Also in a and 4a, as shown in FIG.
Two sawtooth waves can be used to form the PWM signal. In addition, the resonant converters 2b, 3b, 4b of FIG.
Alternatively, also in the bridge converter, the switching phases of the R, S, and T phases can be shifted. (5) An analog-to-digital converter (ADC) may be provided at the input stage of the control circuits 5 to 5f so that the control circuit has a digital circuit configuration.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1の実施形態の交流−直流変換装置を示す回
路図である。
FIG. 1 is a circuit diagram showing an AC-DC converter according to a first embodiment.

【図2】図1の第1、第2及び第3のコンバータを詳し
く示す回路図である。
FIG. 2 is a circuit diagram showing in detail the first, second and third converters of FIG.

【図3】図1の制御回路を詳しく示す回路図である。FIG. 3 is a circuit diagram showing the control circuit of FIG. 1 in detail.

【図4】図3の各部の状態を示す波形図である。FIG. 4 is a waveform diagram showing a state of each part of FIG.

【図5】図3の比較器の入力及び出力を概略的に示す波
形図である。
5 is a waveform diagram schematically showing the input and output of the comparator of FIG.

【図6】第2の実施形態の交流−直流変換装置を示す回
路図である。
FIG. 6 is a circuit diagram showing an AC-DC converter according to a second embodiment.

【図7】図6の制御回路を示す回路図である。FIG. 7 is a circuit diagram showing a control circuit of FIG.

【図8】第3の実施形態の制御回路を示す回路図であ
る。
FIG. 8 is a circuit diagram showing a control circuit of a third embodiment.

【図9】図8の比較器の入力及び出力を概略的に示す波
形図である。
9 is a waveform diagram schematically showing the input and output of the comparator of FIG.

【図10】第4の実施形態の制御回路を示す回路図であ
る。
FIG. 10 is a circuit diagram showing a control circuit according to a fourth embodiment.

【図11】図10の比較器の入力及び出力を概略的に示
す波形図である。
11 is a waveform diagram schematically showing the input and output of the comparator of FIG.

【図12】第5の実施形態の制御回路を示す回路図であ
る。
FIG. 12 is a circuit diagram showing a control circuit according to a fifth embodiment.

【図13】図12の各部の状態を示す波形図である。13 is a waveform diagram showing a state of each part of FIG.

【図14】第6の実施形態の交流−直流変換装置を示す
回路図である。
FIG. 14 is a circuit diagram showing an AC-DC converter of a sixth embodiment.

【図15】図14の制御回路を詳しく示す回路図であ
る。
FIG. 15 is a circuit diagram showing the control circuit of FIG. 14 in detail.

【図16】図15の比較器の入力及び出力を概略的に示
す波形図である。
16 is a waveform diagram schematically showing the input and output of the comparator of FIG.

【図17】第7の実施形態の交流−直流変換装置を示す
回路図である。
FIG. 17 is a circuit diagram showing an AC-DC converter according to a seventh embodiment.

【図18】図17の制御回路を詳しく示す回路図であ
る。
FIG. 18 is a circuit diagram showing the control circuit of FIG. 17 in detail.

【符号の説明】[Explanation of symbols]

1r、1s、1t 3相交流入力端子 2〜2b、3〜3b、4〜4b 第1、第2及び第3の
コンバータ 5〜5f 制御回路 6 平滑用コンデンサ
1r, 1s, 1t Three-phase AC input terminals 2 to 2b, 3 to 3b, 4 to 4b First, second and third converters 5 to 5f Control circuit 6 Smoothing capacitor

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 3相交流電源に接続される第1、第2及
び第3の交流入力端子と、 前記第1及び第2の交流入力端子に接続された第1の交
流−直流コンバータと、 前記第2及び第3の交流入力端子に接続された第2の交
流−直流コンバータと、 前記第1及び第3の交流入力端子に接続された第3の交
流−直流コンバータと、 前記第1、第2及び第3の交流−直流コンバータの制御
回路と、 前記第1、第2及び第3の交流−直流コンバータの直流
出力端子に接続された共通の平滑用コンデンサとを具備
し、 前記第1、第2及び第3の交流−直流コンバータのそれ
ぞれは、1次巻線及び2次巻線を有する トランスと、 前記トランスの前記1次巻線に前記3相交流電源の交流
電圧を断続して印加するための交流スイッチング回路
と、 前記トランスの前記2次巻線の電圧を整流する全波整流
回路とを備えた絶縁型コンバータであり、 前記制御回路は、前記第1、第2及び第3の交流入力端
子における3相交流電力の力率を改善するように前記
スイッチング回路を制御するものであることを特徴と
する3相交流−直流変換装置。
1. A first, second, and third AC input terminal connected to a three-phase AC power supply, and a first AC-DC converter connected to the first and second AC input terminals, A second AC-DC converter connected to the second and third AC input terminals; a third AC-DC converter connected to the first and third AC input terminals; second and third exchanges - a control circuit for a DC converter, the first, second and third exchanges -; and a common smoothing capacitor connected to the DC output terminal of the DC converter, wherein the first , second and third exchanges - each DC converter, intermittently a transformer having a primary winding and a secondary winding, an AC voltage of the three-phase AC power source to the primary winding of the transformer An AC switching circuit for applying the voltage; and the transformer Wherein an insulating converter that includes a full-wave rectifier circuit for rectifying a voltage of the secondary winding, the control circuit, the force of the first, three-phase AC power in the second and third AC input terminals The exchange to improve the rate
A three-phase AC-DC converter that controls a flow switching circuit.
【請求項2】 前記第1、第2及び第3の交流入力端子
の第1、第2及び第3の線間電圧を検出するための電圧
検出回路を有し、前記制御回路は、前記第1、第2及び
第3の交流−直流コンバータの内で、最も低い線間電圧
が入力する1台を選択的に休止させる手段を有している
ことを特徴とする請求項1記載の3相交流−直流変換装
置。
Wherein said first, first second and third AC input terminals, having a voltage detection circuit for detecting a voltage between the second and third lines, said control circuit, said first The three-phase according to claim 1, further comprising means for selectively suspending one of the first, second and third AC-DC converters to which the lowest line voltage is input. AC-DC converter.
【請求項3】 前記制御回路は、前記第1、第2及び第
3の交流−直流コンバータの内で動作する2台の交流−
直流コンバ−タの前記交流スイッチング回路のスイッチ
ングタイミングをずらす手段を有していることを特徴と
する請求項2記載の3相交流−直流変換装置。
3. The control circuit comprises two AC-DC converters operating in the first, second and third AC-DC converters.
The three-phase AC-DC converter according to claim 2, further comprising means for shifting a switching timing of the AC switching circuit of the DC converter.
【請求項4】 前記制御回路は、前記第1、第2及び第
3の交流−直流コンバ−タの前記交流スイッチング回路
の通電率を示す第1、第2及び第3の通電率指令値を発
生する第1、第2及び第3の通電率指令値発生器と、 立上り傾斜の第1の鋸波と立下り傾斜の第2の鋸波とを
選択的に発生する鋸波発生手段と、 前記第1、第2及び第3の通電率指令値と前記第1又は
第2の鋸波とを比較して第1、第2及び第3のPWM制
御信号を形成して前記第1、第2及び第3の交流−直流
コンバ−タの前記交流スイッチング回路に供給する第
1、第2及び第3の比較器と、 前記第1、第2及び第3の交流−直流コンバ−タの内で
動作する2台の内の一方のための前記比較器に前記第1
の鋸波を供給し、前記2台の内の他方のための前記比較
器に前記第2の鋸波を供給するように前記鋸波発生手段
を制御する手段とを有していることを特徴とする請求項
2記載の3相交流−直流変換装置。
Wherein said control circuit, said first, second and third exchanges - DC converter - first indicating the duty ratio of the AC switching circuit of data, the second and third duty ratio command value First, second and third duty factor command value generators, and sawtooth wave generating means for selectively generating a first sawtooth wave having a rising slope and a second sawtooth wave having a falling slope, The first, second, and third duty ratio command values are compared with the first or second sawtooth wave to form first, second, and third PWM control signals, and the first, second and third PWM control signals are formed. First, second and third comparators for supplying the AC switching circuits of the second and third AC-DC converters, and among the first, second and third AC-DC converters The comparator for one of the two operating at
For controlling the sawtooth wave generating means so as to supply the second sawtooth wave to the comparator for the other of the two units. The three-phase AC-DC converter according to claim 2.
【請求項5】 前記制御回路は、前記第1、第2及び第
3の交流−直流コンバ−タの前記交流スイッチング回路
の通電率を示す第1、第2及び第3の通電率指令値を発
生する第1、第2及び第3の通電率指令値発生器と、 互いに位相が180度異なる第1及び及び第2の鋸波を
選択的に発生する鋸波発生手段と、 前記第1、第2及び第3の通電率指令値と前記第1又は
第2の鋸波とを比較して第1、第2及び第3のPWM制
御信号を形成して前記第1、第2及び第3の交流−直流
コンバ−タの前記交流スイッチング回路に供給する第
1、第2及び第3の比較器と、 前記第1、第2及び第3の交流−直流コンバ−タの内で
動作する2台の内の一方のための前記比較器に前記第1
の鋸波を供給し、前記2台の内の他方のための前記比較
器に前記第2の鋸波を供給するように前記鋸波発生手段
を制御する手段とを有していることを特徴とする請求項
2記載の3相交流−直流変換装置。
Wherein said control circuit, said first, second and third exchanges - DC converter - first indicating the duty ratio of the AC switching circuit of data, the second and third duty ratio command value First, second and third duty ratio command value generators to be generated, sawtooth wave generating means for selectively generating first and second sawtooth waves having phases different from each other by 180 degrees, the first, The first, second and third PWM control signals are formed by comparing the second and third duty ratio command values with the first or second sawtooth wave to form the first, second and third PWM control signals. First, second and third comparators for supplying the alternating current switching circuit of the alternating current-direct current converter, and operating in the first, second and third alternating current-direct current converters 2. The first to the comparator for one of the pedestals
For controlling the sawtooth wave generating means so as to supply the second sawtooth wave to the comparator for the other of the two units. The three-phase AC-DC converter according to claim 2.
JP2000393220A 2000-12-25 2000-12-25 Three-phase AC-DC converter Expired - Fee Related JP3419448B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000393220A JP3419448B2 (en) 2000-12-25 2000-12-25 Three-phase AC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000393220A JP3419448B2 (en) 2000-12-25 2000-12-25 Three-phase AC-DC converter

Publications (2)

Publication Number Publication Date
JP2002199731A JP2002199731A (en) 2002-07-12
JP3419448B2 true JP3419448B2 (en) 2003-06-23

Family

ID=18859071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000393220A Expired - Fee Related JP3419448B2 (en) 2000-12-25 2000-12-25 Three-phase AC-DC converter

Country Status (1)

Country Link
JP (1) JP3419448B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005124988A1 (en) * 2004-06-21 2005-12-29 Toshiba Carrier Corporation Air conditioner
JP6817894B2 (en) * 2017-05-19 2021-01-20 Ntn株式会社 Insulated switching power supply for three-phase AC
JP6800098B2 (en) * 2017-06-23 2020-12-16 Ntn株式会社 Insulated switching power supply for three-phase AC

Also Published As

Publication number Publication date
JP2002199731A (en) 2002-07-12

Similar Documents

Publication Publication Date Title
US11056979B2 (en) Power conversion apparatus
CN108306543B (en) Multifunctional AC/DC conversion circuit and control method thereof
RU2007102294A (en) MULTI-PHASE CONVERSION CIRCUIT WITH SMALL CONTENT OF HIGH HARMONICS
JPWO2020115800A1 (en) Power converter
JPWO2015174123A1 (en) Power converter
CN108575106B (en) Power conversion device
JP2010068552A (en) Ac-dc converter, control method for the ac-dc converter, heat pump water heater, and air conditioner
JP3200283B2 (en) Inverter control method and inverter control device
Rehlaender et al. Dual interleaved 3.6 kW LLC converter operating in half-bridge, full-bridge and phase-shift mode as a single-stage architecture of an automotive on-board DC-DC converter
JP3419448B2 (en) Three-phase AC-DC converter
JPH1155950A (en) Voltage controlled power converting circuit
JP2002345258A5 (en)
JPH01231662A (en) Dc power supply
JP5446804B2 (en) Half-bridge power converter
JP3580089B2 (en) Diode rectifier circuit
RU2124263C1 (en) Valve-type converter
JP4150883B2 (en) Three-phase power converter
JP6795734B2 (en) DC / AC inverter
JPH0530680A (en) Rectifier power source
JP2003230279A (en) Ac-dc power converter
JP4678100B2 (en) Three-phase AC-DC power converter
JP3414719B2 (en) Three-phase AC-DC converter
TW398110B (en) Adjustable 3-phase voltage buck-and-boost AC/DC converter
JPH11215824A (en) Power unit
JP2003204678A (en) Three-phase ac-dc converter

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees