JP3419312B2 - Light receiving element and light receiving element module - Google Patents
Light receiving element and light receiving element moduleInfo
- Publication number
- JP3419312B2 JP3419312B2 JP20506798A JP20506798A JP3419312B2 JP 3419312 B2 JP3419312 B2 JP 3419312B2 JP 20506798 A JP20506798 A JP 20506798A JP 20506798 A JP20506798 A JP 20506798A JP 3419312 B2 JP3419312 B2 JP 3419312B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- light
- layer
- electrode
- conduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Optical Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
【0001】[0001]
【発明の属する技術分野】この発明は、光ファイバに2
つの異なる波長λ1 、λ2 の光信号を一方向或いは双方
向に通し、基地局と加入者の間で情報を伝送する光双方
向通信において、受信器として用いる受光素子に関す
る。或いは受光素子と発光素子を一体化した光送受信モ
ジュールに関する。TECHNICAL FIELD The present invention relates to an optical fiber.
The present invention relates to a light receiving element used as a receiver in optical two-way communication in which optical signals of three different wavelengths λ 1 and λ 2 are passed in one direction or two directions and information is transmitted between a base station and a subscriber. Alternatively, the present invention relates to an optical transceiver module in which a light receiving element and a light emitting element are integrated.
【0002】[0002]
【従来の技術】二つの波長の光を用いる波長多重光通信
においては、λ1とλ2の光を波長分波器によって分離
し、何れの波長にも感度を持つ受光素子によって受信し
ていた。λ1とλ2に光を分ける波長分波器は光ファイ
バ、光導波路、誘電体ミラーなどを用いたものが提案さ
れている。しかし何れも波長選択性が不十分で消光比が
不足する。また異なる波長の光を別異の光路に分けるの
で嵩高い装置になる。波長分波器自体高価な素子であっ
て光通信のコストを押し上げる。2. Description of the Related Art In wavelength division multiplexing optical communication using lights of two wavelengths, lights of λ 1 and λ 2 are separated by a wavelength demultiplexer and received by a light receiving element sensitive to any wavelength. . A wavelength demultiplexer that splits light into λ 1 and λ 2 is proposed using an optical fiber, an optical waveguide, a dielectric mirror, or the like. However, in both cases, the wavelength selectivity is insufficient and the extinction ratio is insufficient. In addition, since light of different wavelengths is divided into different optical paths, the device becomes bulky. The wavelength demultiplexer itself is an expensive element and increases the cost of optical communication.
【0003】光通信に使われる光の波長は石英ファイバ
の損失の波長依存性からいくつかに決まっている。1.
3μm、1.55μmなどである。例えばλ1が1.3
μm、λ2が1.55μmというふうに二つの波長が決
まる。受光素子は、表面入射型、裏面入射型の2種類が
ある。The wavelength of light used for optical communication is determined by the wavelength dependence of the loss of the quartz fiber. 1.
3 μm, 1.55 μm, etc. For example, λ 1 is 1.3
Two wavelengths are determined such that μm and λ 2 are 1.55 μm. There are two types of light receiving elements, a front-illuminated type and a back-illuminated type.
【0004】図1は従来例にかかる表面入射型受光素子
(PD)の断面図である。n+−InP基板1の上に、
n−InPバッファ層2、n−−InGaAs受光層
3、n−InP窓層4がエピタキシャル成長してある。
n−InP窓層、受光層の中央部にZn拡散によってp
領域5が形成される。その上面の一部にp電極6が形成
される。pn接合を保護するため周辺部にはパッシベー
ション膜7が形成される。中央部は開口になっており透
明の反射防止膜8によって覆われる。入射光が表面側か
ら入りpn接合を挟む空乏層で正孔電子対ができる。光
電流が流れるので光を検出できる。FIG. 1 is a cross-sectional view of a surface incident light receiving element (PD) according to a conventional example. On the n + -InP substrate 1,
An n-InP buffer layer 2, an n - InGaAs light receiving layer 3, and an n-InP window layer 4 are epitaxially grown.
The n-InP window layer and the light-receiving layer have a p-type due to Zn diffusion in the central portion.
Region 5 is formed. The p-electrode 6 is formed on a part of the upper surface thereof. A passivation film 7 is formed in the peripheral portion to protect the pn junction. The central portion is an opening and is covered with a transparent antireflection film 8. The incident light enters from the surface side, and hole-electron pairs are formed in the depletion layers that sandwich the pn junction. Since photocurrent flows, light can be detected.
【0005】図2は従来例にかかる裏面入射型受光素子
の断面図である。n+−InP基板1の上に、n−In
Pバッファ層2、n−−InGaAs受光層3、n−I
nP窓層4がエピタキシャル成長してある。n−InP
窓層、受光層の中央部にZn拡散によってp領域5が形
成される。表面から光を入れないから、p領域5のほぼ
全面をp電極16が覆う。パッシベーション膜17と境
を接する。基板1の裏面の周辺部はn電極19となる。
中央部が開口になる。ここに反射防止膜20をつける。
裏面開口から入射光が入る。これは基板、バッファ層、
受光層を通って空乏層に至りここで電子正孔対を作る。FIG. 2 is a sectional view of a back illuminated type light receiving element according to a conventional example. On the n + -InP substrate 1, n-In
P buffer layer 2, n -- InGaAs light receiving layer 3, n--I
The nP window layer 4 is epitaxially grown. n-InP
The p region 5 is formed in the central portion of the window layer and the light receiving layer by Zn diffusion. Since no light enters from the surface, the p electrode 16 covers almost the entire surface of the p region 5. The boundary is in contact with the passivation film 17. The peripheral portion of the back surface of the substrate 1 becomes the n-electrode 19.
The central part becomes an opening. The antireflection film 20 is attached here.
Incident light enters through the back opening. This is the substrate, the buffer layer,
It passes through the light-receiving layer to reach the depletion layer, where electron-hole pairs are formed.
【0006】どの波長の光を受信できるか?というのは
受光層の結晶組成によって決まる。InGaAs受光層
は1.3μmも1.55μmも受光できる。従来はこの
ような広範囲の波長範囲に感度をもつ受光素子が使われ
てきた。Which wavelength of light can be received? Because, it depends on the crystal composition of the absorption layer. The InGaAs light receiving layer can receive light of 1.3 μm and 1.55 μm. Conventionally, a light receiving element having sensitivity in such a wide wavelength range has been used.
【0007】このようなPDチップが適当なパッケージ
に収容されるとフォトダイオードとなる。パッケージに
光ファイバの先端を取り付けるとPDモジュールとな
る。PDチップは発光素子であるLDモジュールに使用
されることもある。LDの背後に設けられLDの発光量
を監視するモニタPDとしてである。When such a PD chip is housed in an appropriate package, it becomes a photodiode. A PD module is obtained by attaching the tip of the optical fiber to the package. The PD chip may be used in an LD module that is a light emitting device. The monitor PD is provided behind the LD and monitors the light emission amount of the LD.
【0008】図3は従来例にかかる同軸型のPDモジュ
ールの一例を示す斜視図である。ここでは表面入射型の
PDチップ22を使っている。PDチップ22をサブマ
ウント23にダイボンドし、サブマウント23は金属製
の円形パッケージ24の中央部に固定する。サブマウン
ト23を入れるのはパッケージ(ケース)電位から、P
Dカソード電位を浮かせる必要があるためである。パッ
ケージ24にはアノードピン25、カソードピン26、
ケースピン27が取り付けられる。パッケージ24の周
囲にスリーブ28を入れて固定する。FIG. 3 is a perspective view showing an example of a coaxial type PD module according to a conventional example. Here, the front incidence type PD chip 22 is used. The PD chip 22 is die-bonded to the submount 23, and the submount 23 is fixed to the central portion of a circular package 24 made of metal. Insert the submount 23 from the package (case) potential, P
This is because it is necessary to float the D cathode potential. The package 24 includes an anode pin 25, a cathode pin 26,
The case pin 27 is attached. A sleeve 28 is put around the package 24 and fixed.
【0009】パッケージ24の上面には円筒形のキャッ
プ28が固定される。キャップ28の中央には球レンズ
29がある。スリーブ28には円筒形のフェルールホル
ダ−30が固定される。光ファイバ32の先端に固定し
たフェルール33はフェルールホルダ−30の中心軸穴
に挿入され調芯して固定される。光ファイバ32の先に
波長分波器があって、λ1とλ2を分離して何れかの波
長の光のみをこのPDモジュールに導く。このようなP
Dモジュールは三次元的な構成であって部品点数が多く
調芯点も多くて自動化ラインに乗せることができない。
コスト削減がむずかしい。波長分波器を省く事これが一
つの課題である。A cylindrical cap 28 is fixed to the upper surface of the package 24. At the center of the cap 28 is a spherical lens 29. A cylindrical ferrule holder-30 is fixed to the sleeve 28. The ferrule 33 fixed to the tip of the optical fiber 32 is inserted into the center axis hole of the ferrule holder-30 and aligned and fixed. There is a wavelength demultiplexer at the end of the optical fiber 32, which separates λ 1 and λ 2 and guides only the light of any wavelength to this PD module. Such P
Since the D module has a three-dimensional structure and has many parts and many alignment points, it cannot be placed on the automation line.
Cost reduction is difficult. Eliminating the wavelength demultiplexer This is one issue.
【0010】まだ問題がある。最近では、フラットパッ
ケージに、表面実装によって光デバイスも実装すること
が要求されるようになってきている。このようにデバイ
スの全体がフラットになると、モジュールが小型で薄
く、コンパクトになる。その上一般の電子部品と同じよ
うに、光部品(PDモジュール、LDモジュール)もプ
リント基板に半田リフローによって実装できるようにな
る。そうなると光部品も自動化ラインに乗せることがで
きる。表面実装するためには図3のように光ファイバを
パッケージ面に垂直にしているようではいけない。光フ
ァイバはパッケージ面に平行にする必要がある。チップ
はパッケージに平行につけるとするとどこかでビームを
90度曲げる必要がある。そのような工夫をしたフラッ
トパッケージのPDモジュールやLDモジュールがいく
つか提案される。いくつかの例を示そう。There are still problems. Recently, it has been required to mount an optical device on a flat package by surface mounting. This flattening of the entire device makes the module small, thin and compact. Moreover, like general electronic components, optical components (PD module, LD module) can be mounted on a printed circuit board by solder reflow. Then, optical parts can be put on the automation line. For surface mounting, the optical fiber should not be perpendicular to the package surface as shown in FIG. The optical fiber should be parallel to the package surface. If the chip is mounted parallel to the package, the beam must be bent 90 degrees somewhere. Several flat package PD modules and LD modules having such a device have been proposed. Let me give you some examples.
【0011】Y.Oikawa, H.Kuwatsuka, T.Yamamoto,
T.Ihara, H.Hamano & T.Minami,"Packing Technology f
or a 10-Gb/s Photoreceiver Module", Journal of lig
htwaveTechnology, vol.12, no.2, p343 (1994)Y. Oikawa, H. Kuwatsuka, T. Yamamoto,
T.Ihara, H.Hamano & T.Minami, "Packing Technology f
or a 10-Gb / s Photoreceiver Module ", Journal of lig
htwaveTechnology, vol.12, no.2, p343 (1994)
【0012】これはレンズを使わず、PD表面方向に平
行な光ファイバの光をPDに入れる構造の平面型パッケ
ージを提案している。図4はSiプラットフォームを使
った上面入射型のPDモジュールの例である。This proposes a planar package having a structure in which light from an optical fiber parallel to the PD surface direction is introduced into the PD without using a lens. FIG. 4 is an example of a top-illuminated PD module using a Si platform.
【0013】図4(1)は平面図、(2)は縦断面図で
ある。Siウエハを加工して長方形にしたSiベンチ3
5、36が平面実装のための基板になっている。下Si
ベンチ35の前半分には上Siベンチ36が固定され
る。上Siベンチ36には軸方向にV溝37が切ってあ
る。V溝37には光ファイバ38が挿入固定される。下
Siベンチ35の後半部は絶縁層39が覆い尽くすよう
になっている。絶縁層39の上にメタライズパターン4
0が印刷される。その上にPDチップ42がボンディン
グされる。このPDチップ42は表面入射型である。光
ファイバ38の後端は45度の斜め角に切ってあり、コ
アを伝導してきた信号光は斜め切断面45で反射されて
PD42のp領域43に入る。PDのp電極はワイヤ4
6によってメタライズ47に接続される。メタライズ4
7はワイヤ49によってアノードピン48に接続する。
PDチップの裏面はn電極となっておりこれがメタライ
ズパターン40に全面で接合される。メタライズパター
ン40はワイヤ50によってカソードピン51につなが
れる。FIG. 4A is a plan view and FIG. 4B is a vertical sectional view. Si bench 3 made by processing a Si wafer into a rectangle
Reference numerals 5 and 36 are substrates for planar mounting. Lower Si
An upper Si bench 36 is fixed to the front half of the bench 35. The upper Si bench 36 has a V groove 37 cut in the axial direction. An optical fiber 38 is inserted and fixed in the V groove 37. The second half of the lower Si bench 35 is covered with the insulating layer 39. Metallization pattern 4 on the insulating layer 39
0 is printed. The PD chip 42 is bonded thereon. This PD chip 42 is a front-illuminated type. The rear end of the optical fiber 38 is cut at an oblique angle of 45 degrees, and the signal light transmitted through the core is reflected by the oblique cut surface 45 and enters the p region 43 of the PD 42. The p electrode of PD is wire 4
6 is connected to the metallization 47. Metallized 4
7 is connected to the anode pin 48 by a wire 49.
The back surface of the PD chip is an n-electrode, which is bonded to the metallized pattern 40 over the entire surface. The metallized pattern 40 is connected to the cathode pin 51 by the wire 50.
【0014】このようにPDはInP基板側がn電極に
なっておりこれがメタライズパターンにダイボンドされ
る。このような回路基板であるとカソードのために予め
メタライズパターン40を作っておかなければならな
い。n電極についてはリフロー後にワイヤボンディング
するという訳にいかない。裏面n電極は受光素子の場合
最もありふれた設計であるが平面実装に向かない。Thus, the PD has an n-electrode on the InP substrate side, which is die-bonded to the metallized pattern. With such a circuit board, the metallized pattern 40 must be formed in advance for the cathode. The n-electrode cannot be wire-bonded after reflow. The back surface n electrode is the most common design in the case of a light receiving element, but is not suitable for planar mounting.
【0015】図5は裏面入射型PDを使った平面実装型
のモジュールを示す。Siベンチ52の長手方向中央に
光導波路53を形成する。Siベンチ52の上面は絶縁
層54によって被覆される。絶縁層54の上にメタライ
ズパターン55が印刷される。その上に裏面入射型のP
D56を固定する。光導波路53の前端に光ファイバ
(図示しない)を固定し光ファイバの光が光導波路5
3、ミラー58を経てPD56に入るようになってい
る。PD56のp電極57がワイヤ60によってメタラ
イズ59につながれる。メタライズ59はワイヤ62に
よってピン63につながる。n電極は裏面にあってメタ
ライズ55にダイボンドされている。このような導波路
を用いるものは、例えばFIG. 5 shows a planar mounting type module using a back illuminated PD. An optical waveguide 53 is formed at the center of the Si bench 52 in the longitudinal direction. The upper surface of the Si bench 52 is covered with the insulating layer 54. A metallized pattern 55 is printed on the insulating layer 54. Back-illuminated P
Fix D56. An optical fiber (not shown) is fixed to the front end of the optical waveguide 53, and the light of the optical fiber is transmitted through the optical waveguide 5.
3. It enters the PD 56 through the mirror 58. The p electrode 57 of the PD 56 is connected to the metallization 59 by the wire 60. The metallization 59 is connected to the pin 63 by the wire 62. The n-electrode is on the back surface and is die-bonded to the metallization 55. The one using such a waveguide is, for example,
【0016】B. Hillerich, A.Geyer,"Self-aligned
flat-pack fibre-photodiode coupling", ELECTRONICS
LETTERS, Vol.24, No.15,p918(1988)B. Hillerich, A. Geyer, "Self-aligned
flat-pack fiber-photodiode coupling ", ELECTRONICS
LETTERS, Vol.24, No.15, p918 (1988)
【0017】によって提案されている。これもレンズが
不要である。光の進行方向とPDチップ面が平行であ
る。そういう利点がある。しかしなおn電極を付けるた
めのメタライズパターンが必要である。平面実装には最
適でない。Have been proposed by This also does not require a lens. The light traveling direction is parallel to the PD chip surface. There is such an advantage. However, a metallized pattern for attaching the n-electrode is still required. Not optimal for planar mounting.
【0018】[0018]
【発明が解決しようとする課題】λ1とλ2の2つの波
長の光を使う光通信において、λ2だけを感受する受光
素子を作製し波長分波器を省くことが本発明の目的の第
1の目的である。平面実装に適した受光素子構造を提供
することが本発明の第2の目的である。PDの周辺部に
入った光による信号の裾引きを防ぐことが本発明の第3
の目的である。SUMMARY OF THE INVENTION It is an object of the present invention to fabricate a light receiving element sensitive only to λ 2 and omit a wavelength demultiplexer in optical communication using light of two wavelengths λ 1 and λ 2 . This is the first purpose. It is a second object of the present invention to provide a light receiving element structure suitable for planar mounting. The third aspect of the present invention is to prevent the tailing of the signal due to the light entering the peripheral portion of the PD.
Is the purpose of.
【0019】[0019]
【課題を解決するための手段】本発明の受光素子は、裏
面入射型であって、λ1 〜λ2 間にバンドギャップの
ある波長選択性ある層をフィルタとして有し、エピタキ
シャル成長層の中央に設けたpn接合の他にこれを囲む
円環状の第2のpn接合を設け、第2のpn接合のp領
域と隣接するn領域にまたがるようにn電極(或いはp
電極)を設けたところに特徴がある。A light-receiving element of the present invention is a back-illuminated type, has a wavelength-selective layer having a band gap between λ 1 and λ 2 as a filter, and is provided in the center of an epitaxial growth layer. In addition to the provided pn junction, an annular second pn junction surrounding the second pn junction is provided, and an n electrode (or p electrode) is formed so as to straddle the n region adjacent to the p region of the second pn junction.
The feature is that the electrodes are provided.
【0020】つまり3つの特徴がある。一つはフィルタ
層を介在させλ1を落とすようにしたという事である。
そのためλ1<λg<λ2であるようなバンドギャップ
波長λ gをもつフィルタ層を設ける。λ1の方が短いの
でバンドギャップエネルギーがその中間にある半導体結
晶の薄膜をどこかに挟めばλ1を吸収してしまうのでλ
2の光だけを感受できる素子となる。λ1に対するフィ
ルター効果は透過率が3%(−15dB)以下が望まし
い。That is, there are three characteristics. One is a filter
Intervening layers λ1It means that I tried to drop it.
Therefore λ1<Λg<ΛTwoBandgap as is
Wavelength λ gA filter layer having λ1Is shorter
Semiconductor band gap energy in the middle
If you put a thin film of crystal somewhere λ1Will be absorbed, so λ
TwoIt becomes an element that can sense only the light of. λ1Against
It is desirable that the Luther effect has a transmittance of 3% (-15 dB) or less.
Yes.
【0021】二つ目は周辺部に円環状の第2のpn接合
を設けたことである。これは周辺部に入った光によって
できた電子正孔対を吸収して応答遅れがないようにする
という作用がある。円環状のp領域(或いはn領域)を
拡散遮蔽層という。正孔や電子の拡散を遮断するからそ
のような名称がある。The second is to provide an annular second pn junction in the peripheral portion. This has the effect of absorbing electron-hole pairs created by light entering the peripheral portion and preventing a response delay. The annular p region (or n region) is referred to as a diffusion blocking layer. There is such a name because it blocks the diffusion of holes and electrons.
【0022】三つ目は周辺部のpn接合のp領域とn領
域にまたがるようにn電極(p電極)を設けたというこ
とである。拡散遮蔽層の内外のp領域とn領域が短絡さ
れるから周辺部に入射した光によってできる電子正孔対
もすぐに消滅する。さらに実装上の利点がある。p電極
もn電極も表面側にあるから底面n電極のためのメタラ
イズパターンが不要になる。表面にあるn電極とp電極
をワイヤボンデイングによってパターン、ピンと接続す
る。但し基板の底面リング状にメタライズ面を設け回路
基板やパッケージ面に半田付け(ボンディング)しても
良い。その場合でもそれは電極でない。またメタライズ
を底面に付けず、接着材によってチップを回路基板やパ
ッケージに接着するようにしても良い。Thirdly, an n electrode (p electrode) is provided so as to extend over the p region and the n region of the pn junction in the peripheral portion. Since the p region and the n region inside and outside the diffusion shielding layer are short-circuited, the electron-hole pairs formed by the light incident on the peripheral portion are immediately extinguished. Further, there is an advantage in implementation. Since both the p electrode and the n electrode are on the front surface side, the metallization pattern for the bottom n electrode is unnecessary. The n-electrode and p-electrode on the surface are connected to patterns and pins by wire bonding. However, a metallized surface may be provided in a ring shape on the bottom surface of the board for soldering (bonding) to the circuit board or the package surface. Even then it is not an electrode. Alternatively, the chip may be adhered to the circuit board or the package with an adhesive material without attaching the metallization to the bottom surface.
【0023】[特徴1:フィルタ層]InP基板の場
合、λ1=1.3μm、λ2=1.55μmとすると、
例えばバンドギャップ波長λgがその間にある半導体混
晶をフィルタ層として入射面とInGaAs受光層の間
に設ければよい。例えばλgが1.42μmのInGa
AsP層をフィルタ層とすることができる。バンドギャ
ップが1.42μmに対応するInGaAsPは詳しい
組成でいうとIn0.66Ga0.34As0.76P0.24の4元混
晶である。これは1.3μmを吸収し、1.55μmを
透過する。1.42μmに限らず、λg が1.3μmと
1.55μmの間にある結晶であればそのような性質が
ある。このInGaAsP混晶を受光側に乗せると、
1.3μmを吸収し1.55μmを通すものが得られ
る。[Characteristic 1: Filter layer] In the case of InP substrate, if λ 1 = 1.3 μm and λ 2 = 1.55 μm,
For example, a semiconductor mixed crystal having a bandgap wavelength λ g between them may be provided as a filter layer between the incident surface and the InGaAs light receiving layer. For example, InGa having a λ g of 1.42 μm
The AsP layer can be the filter layer. InGaAsP having a band gap of 1.42 μm is a quaternary mixed crystal of In 0.66 Ga 0.34 As 0.76 P 0.24 in a detailed composition. It absorbs 1.3 μm and transmits 1.55 μm. Not limited to 1.42 μm, any crystal having a λ g between 1.3 μm and 1.55 μm has such a property. When this InGaAsP mixed crystal is placed on the light receiving side,
A product that absorbs 1.3 μm and passes 1.55 μm is obtained.
【0024】フィルタ層を設けるのは、InP基板の表
面側(エピタキシャル層を積む方)であっても裏面側で
あってもよい。いずれにしても光がフィルタ層を通って
受光層に到達するようにしなければならないので裏面入
射型になる。フィルタ層はn型、p型、半絶縁性の何れ
でも良い。エピタキシャル層がn型の場合、p型のフィ
ルタを使うと裏面メタライズが絶縁されるから絶縁膜は
不要になる。基板、エピタキシャル層ともにn型の場合
は、n型フィルタを使ったとき絶縁膜が必要になる。半
絶縁性のフィルタを使った時は絶縁膜は不要である。The filter layer may be provided on the front surface side (the one on which the epitaxial layer is stacked) or the back surface side of the InP substrate. In any case, the light has to pass through the filter layer to reach the light receiving layer, so that it is a back-illuminated type. The filter layer may be n-type, p-type, or semi-insulating. When the epitaxial layer is n-type, the back-side metallization is insulated by using a p-type filter, so that the insulating film is unnecessary. When both the substrate and the epitaxial layer are n-type, an insulating film is required when using an n-type filter. No insulating film is required when using a semi-insulating filter.
【0025】[特徴2:リング上の拡散遮蔽層]中央部
のpn接合とは別にこれを囲むようにリング状のpn接
合を設けここに電極を付ける。周辺部pn接合で囲まれ
る拡散遮蔽層と外側の部分にわたって電極を形成する。
周辺部pn接合にも逆バイアスを掛け空乏層を広げてお
く。周辺部空乏層に入った光によって電子正孔対ができ
光電流が流れる。これは周辺部のpn接合を跨ぐ電極に
よって短絡され消滅する。信号電流には入らないので信
号遅れはなくなる。[Characteristic 2: Diffusion Shielding Layer on Ring] A ring-shaped pn junction is provided so as to surround the pn junction in the central portion, and an electrode is attached thereto. An electrode is formed over the diffusion shield layer surrounded by the peripheral pn junction and the outer portion.
A reverse bias is also applied to the peripheral pn junction to expand the depletion layer. Light entering the peripheral depletion layer forms electron-hole pairs, and photocurrent flows. This is short-circuited by the electrode across the pn junction in the peripheral portion and disappears. Since it does not enter the signal current, there is no signal delay.
【0026】[特徴3:pn接合を横切る電極]リング
状の第2のpn接合の接合を横切る電極を設けて、これ
と中央の電極とで一対の電極とするから、基板底面に電
極を付ける必要がない。だから実装する場合もメタライ
ズパターンをパッケージに設ける必要がない。表面実装
に好適な構成になっている。[Characteristic 3: Electrode traversing pn junction] Since an electrode traversing the junction of the ring-shaped second pn junction is provided, and this and the central electrode form a pair of electrodes, the electrode is attached to the bottom surface of the substrate. No need. Therefore, it is not necessary to provide the metallization pattern in the package when mounting. The structure is suitable for surface mounting.
【0027】[0027]
【発明の実施の形態】本発明は、半絶縁性InP基板、
n型InP基板、p型InP基板のいずれにも適用する
ことができる。最も良いのは半絶縁性基板(SI−In
P基板)を使う事である。3つの種類の基板についてエ
ピタキシャル層(第1伝導型)、中央部の伝導型(第2
伝導型)、拡散遮蔽層(第2伝導型)の伝導型、中央電
極、周辺電極の伝導型、フィルタの伝導型などを以下に
示す。BEST MODE FOR CARRYING OUT THE INVENTION The present invention is a semi-insulating InP substrate,
It can be applied to both an n-type InP substrate and a p-type InP substrate. The best is the semi-insulating substrate (SI-In
P substrate). For the three types of substrates, the epitaxial layer (first conductivity type), the central conductivity type (second conductivity type)
Conductivity type), diffusion shield layer (second conductivity type) conductivity type, center electrode, peripheral electrode conductivity type, filter conductivity type, and the like.
【0028】[A.半絶縁性InP基板でn型エピタキ
シャル層の場合]n型エピタキシャル層。表面中央部=
p領域。拡散遮蔽層=p領域。フィルタ=n型、p型又
はSI型。中央電極=p電極。周辺電極=n電極。[A. Semi-insulating InP substrate and n-type epitaxial layer] n-type epitaxial layer. Surface center =
p region. Diffusion shielding layer = p region. Filter = n-type, p-type or SI-type. Center electrode = p electrode. Peripheral electrode = n electrode.
【0029】[B.n型InP基板でn型エピタキシャ
ル層の場合]n型エピタキシャル層。表面中央部=p領
域。拡散遮蔽層=p領域。フィルタ=n型、p型又はS
I型。中央電極=p電極。周辺電極=n電極。[B. In case of n-type InP substrate and n-type epitaxial layer] n-type epitaxial layer. Surface center part = p region. Diffusion shielding layer = p region. Filter = n-type, p-type or S
Type I. Center electrode = p electrode. Peripheral electrode = n electrode.
【0030】[C.p型InP基板でp型エピタキシャ
ル層の場合]p型エピタキシャル層。表面中央部=n領
域。拡散遮蔽層=n領域。フィルタ=n型、p型又はS
I型。中央電極=n電極。周辺電極=p電極。[C. In the case of p-type InP substrate and p-type epitaxial layer] p-type epitaxial layer. Surface center = n region. Diffusion shielding layer = n region. Filter = n-type, p-type or S
Type I. Center electrode = n electrode. Peripheral electrode = p electrode.
【0031】[D.半絶縁性InP基板でp型エピタキ
シャル層の場合]p型エピタキシャル層。表面中央部=
n領域。拡散遮蔽層=n領域。フィルタ=n型、p型又
はSI型。中央電極=n電極。周辺電極=p電極。[D. Semi-insulating InP substrate and p-type epitaxial layer] p-type epitaxial layer. Surface center =
n region. Diffusion shielding layer = n region. Filter = n-type, p-type or SI-type. Center electrode = n electrode. Peripheral electrode = p electrode.
【0032】図6にSI−InP基板或いはn型基板I
nPの場合の概略のPD構造を示す。InP基板66と
あるのは、半絶縁性のInP基板と、n型InP基板の
両方を含む。InP基板66の一方の面(表面とする)
上にn−InGaAs受光層67がエピタキシャル成長
している。これは単層であっても良いが、のちに詳しく
述べるようにいくつかのエピタキシャル層を重ねたもの
であっても良い。基板66の反対側の面にはフィルタ層
68がやはりエピタキシャル成長してある。先述のよう
に、バンドギャップに対応する波長が1.3μmと1.
55μmの中間であるInGaAsP混晶である。先述
のように1.42μmならば、In0.66Ga0.34As
0.76P0.24である。そのほかの波長に対応するInGa
AsPでも良い。4元混晶でありパラメータが二つある
からInPと格子整合して吸収端波長が1.3μm〜
1.55μmにあるというようなInGaAsPは自在
に設計できる。FIG. 6 shows an SI-InP substrate or an n-type substrate I.
1 shows a schematic PD structure for nP. The InP substrate 66 includes both a semi-insulating InP substrate and an n-type InP substrate. One surface of the InP substrate 66 (referred to as the front surface)
An n-InGaAs light receiving layer 67 is epitaxially grown on it. This may be a single layer, or may be a stack of several epitaxial layers as will be described later in detail. A filter layer 68 is also epitaxially grown on the opposite surface of the substrate 66. As described above, the wavelength corresponding to the band gap is 1.3 μm and 1.
It is an InGaAsP mixed crystal that is in the middle of 55 μm. As described above, if 1.42 μm, In 0.66 Ga 0.34 As
0.76 P 0.24 . InGa for other wavelengths
AsP may also be used. Since it is a quaternary mixed crystal and has two parameters, it has a lattice matching with InP and an absorption edge wavelength of 1.3 μm
InGaAsP having a thickness of 1.55 μm can be freely designed.
【0033】InGaAs受光層67の中央部には中央
p領域69がp型ドーパントの拡散やイオン注入によっ
て形成される。中央p領域69の上にはp電極72が形
成される。裏面入射型であるからp電極72は広くp領
域69を覆うものであって良い。周辺部にリング状のp
領域70が形成される。中央p領域69も周辺p領域7
0も同一の工程で作製できる。実線で書いてあるのがp
n接合である。周辺p領域とn領域67に渡って、pn
接合を横切って円環状のn電極73が形成される。p電
極72、n電極73以外の部分はパッシベーション膜7
4によって被覆保護される。n電極73が逆バイアスを
掛けるべきカソード電極である。通常のPDのようにI
nP基板底面にn電極を作らない。A central p region 69 is formed in the central portion of the InGaAs light receiving layer 67 by diffusion of a p-type dopant and ion implantation. A p electrode 72 is formed on the central p region 69. Since it is a back-illuminated type, the p electrode 72 may widely cover the p region 69. Ring-shaped p on the periphery
Region 70 is formed. The central p region 69 is also the peripheral p region 7
0 can also be manufactured in the same process. The solid line is p
It is an n-junction. Pn across the peripheral p region and n region 67
An annular n-electrode 73 is formed across the junction. The portion other than the p-electrode 72 and the n-electrode 73 is the passivation film 7.
4 is covered and protected. The n-electrode 73 is the cathode electrode to be reverse biased. I like a normal PD
No n electrode is formed on the bottom surface of the nP substrate.
【0034】基板裏面側にはフィルタ層68の下にボン
ディング用メタライズ75が周辺部に形成される。これ
はn電極ではない。単にパッケージや回路基板に固定す
るためのメタライズである。裏面中央部には反射防止膜
76が形成される。入射光77は反射防止膜76からチ
ップに裏面入射する。これはλ1+λ2の光であるが、
フィルタ層68でλ1が落ちて、λ2のみがn−InG
aAs受光層67の空乏層近傍に到達する。On the back surface of the substrate, a metallization 75 for bonding is formed in the peripheral portion under the filter layer 68. This is not an n-electrode. It is simply metallization for fixing to a package or circuit board. An antireflection film 76 is formed on the center of the back surface. Incident light 77 is incident on the back surface of the chip from the antireflection film 76. This is the light of λ 1 + λ 2 ,
Λ 1 drops in the filter layer 68, and only λ 2 is n-InG
The vicinity of the depletion layer of the aAs light receiving layer 67 is reached.
【0035】逆バイアスは周辺部のn電極73と、中央
部のp電極72の間に掛かる。InGaAs受光層はn
型であるがドーパント濃度が低く抵抗が高い。InP基
板がn型の場合はInP基板が低抵抗であるから、電界
はp電極−基板−n電極の間にできる。InP基板が半
絶縁性の場合は基板の上に低抵抗バッファ層を設ける。
だから電界方向は依然として縦方向である。n電極を正
に、p電極を負にバイアスするから基板からp電極に向
けて電界が発生する。中央の空乏層でできた電子はn領
域へ、正孔はp領域へ流れて光電流が流れる。The reverse bias is applied between the n-electrode 73 in the peripheral portion and the p-electrode 72 in the central portion. InGaAs light receiving layer is n
Although it is a type, it has a low dopant concentration and high resistance. When the InP substrate is an n-type, the InP substrate has a low resistance, so that an electric field can be generated between the p electrode, the substrate and the n electrode. When the InP substrate is semi-insulating, a low resistance buffer layer is provided on the substrate.
So the electric field direction is still vertical. Since the n electrode is biased positively and the p electrode is biased negatively, an electric field is generated from the substrate toward the p electrode. Electrons formed in the central depletion layer flow to the n region, and holes flow to the p region, and photocurrent flows.
【0036】周辺部に光が入った場合、通常のPDでは
正孔電子対ができるが拡散によって進んでn領域やp領
域に入るので信号の遅れを引き起こす。これを裾引き電
流と呼ぶこともある。本発明はそのような周辺部に入っ
た迷光による裾引き電流の問題をも解決することができ
る。When light enters the peripheral portion, a hole-electron pair is formed in a normal PD, but it progresses by diffusion and enters the n region or p region, causing a signal delay. This is sometimes called a trailing current. The present invention can also solve the problem of trailing current due to stray light entering such a peripheral portion.
【0037】周辺部p領域70の近くの空乏層で電子正
孔対ができたとする。正孔は近くのp領域70に入る。
電子はn領域に進む。そのときに電極73に電流が流れ
るが、n領域とp領域がn電極73によって短絡されて
いるから電流は電極73を流れてすぐに消える。外部電
流とならない。裾引き電流が消える。n領域とp領域を
短絡させて信号遅延を起こす光電流を直ちに消去する。It is assumed that electron-hole pairs are formed in the depletion layer near the peripheral p region 70. The holes enter the nearby p region 70.
The electrons go to the n region. At that time, a current flows through the electrode 73, but since the n region and the p region are short-circuited by the n electrode 73, the current flows through the electrode 73 and immediately disappears. No external current. The trailing current disappears. The n-region and the p-region are short-circuited to immediately erase the photocurrent causing the signal delay.
【0038】周辺部にp領域を設けてpn接合を作り信
号遅れを除くという受光素子は最初本出願によって提案
されている。特願平2−230208号「受光素子」
唐内一郎(特開平4−111479)である。これはp
n接合の終端がチップ側面にでており自己短絡するよう
になっている。特願平10−174227号「受光素
子と受光装置」工原美樹、寺内均はさらに一歩進めて周
辺部pn接合終端を表面に出し、周辺部p領域に電極を
付けている。これによって周辺部のpn接合に逆バイア
スを掛けられるようになった。USP5,420,4
18、藤村康、唐内一郎は周辺部p領域とそれに隣接す
るn領域にn電極を付け中央のp電極と、周辺部のn電
極の間に逆バイアスを掛けるような受光素子を提案して
いる。何れも本出願人の手になるものである。A light receiving element in which a p region is provided in the peripheral portion to form a pn junction to eliminate a signal delay was first proposed by the present application. Japanese Patent Application No. 2-230208 "Photodetector"
This is Ichiro Karauchi (Japanese Patent Laid-Open No. 4-111479). This is p
The end of the n-junction is exposed on the side surface of the chip and self-shorts. Japanese Patent Application No. 10-174227 "Light receiving element and light receiving device" Miki Kohara and Hitoshi Terauchi go one step further to expose the peripheral pn junction termination to the surface and attach electrodes to the peripheral p region. As a result, a reverse bias can be applied to the peripheral pn junction. USP 5,420,4
18, Yasushi Fujimura, Ichiro Karauchi proposed a photodetector in which an n electrode is attached to the peripheral p region and the adjacent n region and a reverse bias is applied between the central p electrode and the peripheral n electrode. There is. Both are in the hands of the applicant.
【0039】[0039]
【実施例】[実施例1]図7によってより詳しい構成を
説明する。InP基板66はn型InP基板である。n
−InP基板66の上にn−InPバッファ層78、n
−InGaAs受光層67、n−InP窓層79がエピ
タキシャル成長しており、裏面にはフィルタ層68が形
成されたようなエピタキシャルウエハ−を使う。図6の
基本形と比較すると、バッファ層78と窓層79が増え
ている。InP窓層79はInGaAs受光層より広い
バンドギャップを持つがそのバンドギャップ以上のエネ
ルギーを持つ光を通さない。だから表面入射型では窓層
を使う事が多い。裏面入射でも窓層を付けることもあ
る。n型InP窓層のドーパント濃度は、InGaAs
のドーパント濃度より高いので電極までの抵抗を下げる
ことができる。[Embodiment 1] A more detailed structure will be described with reference to FIG. The InP substrate 66 is an n-type InP substrate. n
N-InP buffer layer 78, n on the InP substrate 66
An epitaxial wafer is used in which the -InGaAs light receiving layer 67 and the n-InP window layer 79 are epitaxially grown and the filter layer 68 is formed on the back surface. Compared with the basic form of FIG. 6, the buffer layer 78 and the window layer 79 are increased. The InP window layer 79 has a wider bandgap than the InGaAs light receiving layer, but does not pass light having an energy larger than the bandgap. Therefore, the front-illuminated type often uses a window layer. A window layer may be attached even when the light is incident on the back surface. The dopant concentration of the n-type InP window layer is InGaAs
Since it is higher than the dopant concentration of, the resistance to the electrode can be reduced.
【0040】フィルタ層68の上にはさらに反射防止膜
80が形成される。これは全面にあって絶縁と反射防止
を兼ねる作用がある。素子はパッケージと絶縁する必要
があるから絶縁膜が必要である。さらに周辺部のみにメ
タライズ75を設ける。これはn電極でなくてボンディ
ングのためのものに過ぎない。裏面入射であって、底面
の反射防止膜80を通って(λ1+λ2)の入射光77
が進入してくる。λ1がフィルタ層68で吸収される。
λ2だけがInP基板66、InPバッファ層78、I
nGaAs受光層67を通って空乏層に至る。An antireflection film 80 is further formed on the filter layer 68. This is on the entire surface and has the function of both insulation and antireflection. The element needs an insulating film because it needs to be insulated from the package. Further, the metallization 75 is provided only in the peripheral portion. This is not an n-electrode but only for bonding. Incident light 77 of (λ 1 + λ 2 ) which is incident on the back surface and passes through the antireflection film 80 on the bottom surface.
Comes in. λ 1 is absorbed by the filter layer 68.
Only λ 2 is the InP substrate 66, the InP buffer layer 78, I
It reaches the depletion layer through the nGaAs light receiving layer 67.
【0041】図8の平面図を図11に示す。これは図
7、8、9の素子に共通の平面図であある。中央部円形
にp領域69がある(破線によって囲んでいる)。周辺
部にも円形のp領域70がある(破線によって挟まれ
る)。それらの間にn領域がある。中央p領域69にp
電極72を、周辺p領域と隣接n領域にn電極73を設
ける。p電極72は中央p領域69の殆どを覆う。周辺
部のn電極73はおもにn領域の上にある。組成もn電
極の材料である。n電極材料であってもp領域とほぼオ
ーミックに接触する。p電極はAuZn系の合金で作
る。n電極はAuGeNi/Au/Ti/Au系のもの
とする。これらの電極はオーミック性、密着性ともに優
れる。n電極73を正に、p電極72を負になるように
逆バイアスする。電界は受光層で横方向にも生ずるがこ
こは高抵抗であるから主に基板から受光層に向かう縦方
向に電界が強く生ずる。底面にn電極がある場合と余り
違わない。周辺部に光が入って電子正孔対ができてもn
電極73を廻って電流が流れるだけで裾引き電流がなく
なる。A plan view of FIG. 8 is shown in FIG. This is a plan view common to the devices of FIGS. There is a p-region 69 in the center circle (surrounded by a broken line). There is also a circular p region 70 in the peripheral portion (sandwiched by a broken line). There are n regions between them. P in the central p region 69
An electrode 72 and an n electrode 73 are provided in the peripheral p region and the adjacent n region. The p electrode 72 covers most of the central p region 69. The peripheral n-electrode 73 is mainly on the n-region. The composition is also the material of the n-electrode. Even the n-electrode material makes almost ohmic contact with the p region. The p electrode is made of AuZn alloy. The n-electrode is of AuGeNi / Au / Ti / Au system. These electrodes have excellent ohmic contact and adhesion. The n-electrode 73 is reverse biased so that it becomes positive and the p-electrode 72 becomes negative. The electric field is also generated in the lateral direction in the light receiving layer, but since it has high resistance, the electric field is strongly generated mainly in the vertical direction from the substrate to the light receiving layer. Not much different from the case where there is an n-electrode on the bottom. Even if light enters the periphery and electron-hole pairs are created, n
Only the current flows around the electrode 73, and the trailing current disappears.
【0042】[実施例2(半絶縁性InP基板を使
う)]n型基板よりも半絶縁性基板の方が絶縁に気を使
わなくて済む。図8は半絶縁性InP基板を使った場合
の受光素子構造を示す。鉄ドープSI−InP基板83
を使った。抵抗率は107Ωcmである。基板形状は
0.5mm×0.5mm×0.3mmである。厚み方向
の抵抗は100MΩ以上である。SI−InP基板の一
方の面(表面)にn+−InPバッファ層84、n−I
nPバッファ層85、InGaAs受光層67、n−I
nP窓層79をエピタキシャル成長させている。裏面側
にはInGaAsPフィルタ層68をエピタキシャル成
長させる。エピタキシャル層のパラメータは以下のよう
である。
n+−InPバッファ層…Sドープ,n=1018cm−3、d=2μm〜4μ
m
n−InPバッファ層…n=1〜5×1015cm−3、d=2μm〜4μm
n−InGaAs(InGaAsP)受光層…n=1〜5×1015cm−3
d=3〜4μm
n−InP窓層…n=2〜5×1015cm−3 d=2〜3μm
InGaAsPフィルタ層…λg=1.4μm
InP窓層の中央部にp領域69を、周辺部に第2のp
領域70を亜鉛拡散によって作る。中央p領域にはp電
極72を設ける。周辺部のp領域70と隣接するn領域
79にまたがるようにn電極73を形成する。フィルタ
層68には周辺部にボンディング用のメタライズ75を
中央部には反射防止膜76を付ける。[Embodiment 2 (using a semi-insulating InP substrate)] A semi-insulating substrate does not need to care for insulation more than an n-type substrate. FIG. 8 shows a light receiving element structure when a semi-insulating InP substrate is used. Iron-doped SI-InP substrate 83
I used. The resistivity is 10 7 Ωcm. The substrate shape is 0.5 mm × 0.5 mm × 0.3 mm. The resistance in the thickness direction is 100 MΩ or more. The n + -InP buffer layer 84, n-I is formed on one surface (front surface) of the SI-InP substrate.
nP buffer layer 85, InGaAs light receiving layer 67, n-I
The nP window layer 79 is epitaxially grown. An InGaAsP filter layer 68 is epitaxially grown on the back surface side. The parameters of the epitaxial layer are as follows. n + -InP buffer layer ... S-doped, n = 10 18 cm -3 , d = 2 μm to 4 μm n-InP buffer layer ... n = 1 to 5 × 10 15 cm -3 , d = 2 μm to 4 μm n-InGaAs (InGaAsP) light receiving layer ... n = 1 to 5 × 10 15 cm −3 d = 3 to 4 μm n-InP window layer ... n = 2 to 5 × 10 15 cm −3 d = 2 to 3 μm InGaAsP filter layer ... λ g = 1.4 μm The p region 69 is formed in the central portion of the InP window layer, and the second p region 69 is formed in the peripheral portion.
Region 70 is created by zinc diffusion. A p electrode 72 is provided in the central p region. An n electrode 73 is formed so as to straddle an n region 79 adjacent to the p region 70 in the peripheral portion. The filter layer 68 is provided with a bonding metallization 75 at the peripheral portion and an antireflection film 76 at the central portion.
【0043】基板83が絶縁性なのでそのすぐ上のn+
−InPバッファ層84をキャリヤ濃度の高いn型にし
ている。ドーパント濃度は1018cm−3以上とす
る。n電極73を高電圧に、p電極72を低電圧になる
よう逆バイアスすると、電界はn+−InPバッファ層
84から中央p領域69に向かう方向に形成される。λ
1+λ2の信号光77が裏面から入ってもλ1はフィル
タ層で吸収される。λ2だけが受光層に到達し感受され
る。基板が絶縁性だからメタライズ75とフィルタ層を
絶縁する必要がない。Since the substrate 83 is insulating, n just above+
-InP buffer layer 84 is an n-type with high carrier concentration
ing. Dopant concentration is 1018cm-3And above
It The n-electrode 73 has a high voltage and the p-electrode 72 has a low voltage.
, The electric field is n+-InP buffer layer
It is formed in the direction from 84 to the central p region 69. λ
1+ ΛTwoEven if the signal light 77 of1Is Phil
Is absorbed by the data layer. λTwoOnly reaches the light receiving layer and is perceived
It Since the substrate is insulative, metallize 75 and filter layer
No need to insulate.
【0044】[実施例3(半絶縁性基板)]図9は半絶
縁性基板を使っておりしかも全面に絶縁膜を設けた例を
示す。SI−InP基板83の一方の上にn+−InP
バッファ層84、n−InPバッファ層85、n−In
GaAs受光層67、n−InP窓層79をエピタキシ
ャル成長させ、反対の面にはInGaAsPフィルタ層
68をエピタキシャル成長させる。表面側にはZn拡散
によって中央p領域69、周辺p領域70がある。中央
p領域69にはp電極72が、周辺p領域70にはn電
極73が設けられる。裏面のフィルタ層68には反射防
止膜80が全面に付けられる。その周辺部にはダイボン
ディング用のメタライズ75が付けられる。反射防止膜
80は反射防止とともに絶縁を兼ねる。SiON、Si
N、SiO2などによって作る。しかし基板が絶縁性な
のでことさら絶縁の必要はないのである。[Embodiment 3 (Semi-insulating substrate)] FIG. 9 shows an example in which a semi-insulating substrate is used and an insulating film is provided on the entire surface. N + -InP is formed on one side of the SI-InP substrate 83.
Buffer layer 84, n-InP buffer layer 85, n-In
The GaAs light receiving layer 67 and the n-InP window layer 79 are epitaxially grown, and the InGaAsP filter layer 68 is epitaxially grown on the opposite surface. On the surface side, there are a central p region 69 and a peripheral p region 70 due to Zn diffusion. A p electrode 72 is provided in the central p region 69, and an n electrode 73 is provided in the peripheral p region 70. An antireflection film 80 is attached to the entire surface of the filter layer 68 on the back surface. A metallization 75 for die bonding is attached to the peripheral portion thereof. The antireflection film 80 serves not only as antireflection but also as insulation. SiON, Si
It is made of N, SiO 2, etc. However, since the substrate is insulating, there is no need for insulation.
【0045】[実施例4(増幅器と結合)]図10によ
って受光素子と増幅器を結合した基本回路を説明する。
n電極73に接続したVpdには例えば3.3Vの電圧
を掛ける。p電極72は増幅器86の入力端子に接続す
る。増幅器86はSiやGaAsのICが使われる。p
電極は低電圧、n電極は高電圧がかかりpn接合は逆バ
イアスされる。増幅信号はVoutに出てくる。入射光
77は底面から入る。フィルタ層68でλ1が落ち、λ
2だけが受光層67に達する。[Fourth Embodiment (Coupling with Amplifier)] A basic circuit in which a light receiving element and an amplifier are combined will be described with reference to FIG.
A voltage of 3.3 V, for example, is applied to Vpd connected to the n-electrode 73. The p-electrode 72 is connected to the input terminal of the amplifier 86. As the amplifier 86, an IC of Si or GaAs is used. p
A low voltage is applied to the electrode and a high voltage is applied to the n-electrode, and the pn junction is reverse biased. The amplified signal appears at Vout. Incident light 77 enters from the bottom surface. Λ 1 drops at the filter layer 68,
Only 2 reaches the light receiving layer 67.
【0046】[実施例5(導波路型)]本発明の受光素
子チップは、n電極が表面側にあり、底面にない。パッ
ケージに実装する場合n電極を固定するためのメタライ
ズパターンが不要になる。図12、図13は図10の回
路を実現する導波路型の受光素子モジュールを示す。S
iベンチ88の中心線状に屈折率の高い光導波路89を
作る。光導波路89の中間にミラー92を作る。これは
溝にミラー板を差し込んで作ることができる。或いはS
iを異方性エッチングして作る事もできる。[Embodiment 5 (Waveguide type)] In the light-receiving element chip of the present invention, the n-electrode is on the front surface side and not on the bottom surface. When mounted in a package, a metallization pattern for fixing the n-electrode is unnecessary. 12 and 13 show a waveguide type light receiving element module which realizes the circuit of FIG. S
An optical waveguide 89 having a high refractive index is formed along the center line of the i bench 88. A mirror 92 is formed in the middle of the optical waveguide 89. This can be made by inserting a mirror plate into the groove. Or S
It can also be made by anisotropically etching i.
【0047】ミラー92の直上に本発明のPDチップ8
7を固定する。底面はn電極でなくメタライズが不要で
ある。樹脂によって固定しても良い。その背後に増幅器
チップ86を固定する。p電極72はワイヤ95によっ
て増幅器86の入力に接続される。n電極はワイヤ93
によってVpdピン94に接続される。増幅器86のグ
ランドパッドはワイヤ98によってグランドピン99に
接続する。電源パッドはワイヤ96によってVccピン
97につながる。増幅した信号はワイヤ102から出力
ピン103を通して外部に取り出される。光ファイバ9
0の先端を光導波路89の始端に接合する。信号光は光
ファイバから光導波路を通りミラー92で反射されPD
チップ87に裏面から入る。λ1+λ2の信号光である
が、フィルタ層68によってλ1が落ち、λ2のみが受
光層まで届く。これは底面にn電極がないのでVpd用
のメタライズパターンが入らない。n電極もワイヤで接
続される。The PD chip 8 of the present invention is provided directly above the mirror 92.
Fix 7 The bottom surface is not an n-electrode and does not require metallization. It may be fixed by resin. The amplifier chip 86 is fixed behind it. P-electrode 72 is connected by wire 95 to the input of amplifier 86. n-electrode is wire 93
Connected to Vpd pin 94 by. The ground pad of amplifier 86 is connected to ground pin 99 by wire 98. The power pad connects to Vcc pin 97 by wire 96. The amplified signal is taken out from the wire 102 through the output pin 103. Optical fiber 9
The tip of 0 is joined to the beginning of the optical waveguide 89. The signal light passes from the optical fiber, passes through the optical waveguide, and is reflected by the mirror 92.
Enter the chip 87 from the back side. Although the signal light is λ 1 + λ 2 , λ 1 is dropped by the filter layer 68 and only λ 2 reaches the light receiving layer. Since there is no n-electrode on the bottom surface, a metallized pattern for Vpd cannot be inserted. The n-electrode is also connected by a wire.
【0048】この例においてPDは受光径80μmのも
のを使った。ミラーはSiの(111)面をエッチング
して45度の角度をなす面とした。光ファイバはシング
ルモードファイバである。光ファイバ面と導波路は透明
樹脂によって接着した。パッケージ104は金属製であ
る。In this example, the PD has a light receiving diameter of 80 μm. The mirror was formed by etching the (111) surface of Si to form a surface having an angle of 45 degrees. The optical fiber is a single mode fiber. The optical fiber surface and the waveguide are bonded by a transparent resin. The package 104 is made of metal.
【0049】Vcc=Vpd=3Vを印加した。155
Mbpsのデジタル信号によって変調されたレ−ザ光を
光ファイバから入射した。この状態でBERを測定し
た。誤り率10−8であり、最小受信感度が−35dB
m、最大受信感度0dBmであった。裾引き電流がない
ので、ファイバの調芯トレランスが広くなり全数良好な
特性を示した。電極間の配線が全て上面においてワイヤ
によってなされるから組立工数も短縮された。Vcc = Vpd = 3V was applied. 155
Laser light modulated by a digital signal of Mbps was incident from an optical fiber. The BER was measured in this state. The error rate is 10 -8 and the minimum receiving sensitivity is -35 dB.
m, and the maximum receiving sensitivity was 0 dBm. Since there is no tailing current, the alignment tolerance of the fiber is wide and all the fibers have good characteristics. Since all wiring between the electrodes is made by wires on the upper surface, the number of assembling steps is also shortened.
【0050】[実施例6(埋め込み光ファイバ型)]図
14、図15は図10の回路を実現する埋め込み光ファ
イバ型の受光素子モジュールを示す。Siベンチ105
の中心線状にV溝106を切り欠く。V溝106の中に
光ファイバ90を差し込み固定する。先端部は45度の
傾斜角をなすように切断してある。切断面107で光が
上向きに反射しPD87の下面から入って行く。PDチ
ップ87の背後に増幅器86を固定した点は先例と同じ
である。これだと図4の例と違ってSiベンチを2段に
する必要もない。裏面入射型の利点である。[Embodiment 6 (Embedded Optical Fiber Type)] FIGS. 14 and 15 show an embedded optical fiber type light receiving element module for realizing the circuit of FIG. Si bench 105
The V-groove 106 is cut out in the shape of the center line. The optical fiber 90 is inserted and fixed in the V groove 106. The tip is cut so as to form an inclination angle of 45 degrees. Light is reflected upward by the cut surface 107 and enters from the lower surface of the PD 87. As in the previous example, the amplifier 86 is fixed behind the PD chip 87. In this case, unlike the example of FIG. 4, it is not necessary to arrange the Si bench in two stages. This is an advantage of the back-thinned type.
【0051】[0051]
【発明の効果】λ1<λg<λ2の関係を満たすバンド
ギャップのフィルタ層を設けこれに2波長の信号を通し
λ2だけを通すようにするから、受光素子自身に高い波
長選択性が与えられる。波長分波器が不要になる。周辺
部に入射して光によって生成される電子正孔対は周辺部
のpn接合を横切る電極で短絡し消滅するから信号遅れ
がない。光学系の実装トレランスが緩和される。n電
極、p電極ともに表面にあるから表面実装に最適であ
る。Since a filter layer having a bandgap satisfying the relationship of λ 1 <λ g <λ 2 is provided and a signal of two wavelengths is passed therethrough and only λ 2 is passed therethrough, the light receiving element itself has high wavelength selectivity. Is given. No need for wavelength demultiplexer. The electron-hole pairs that are incident on the peripheral portion and are generated by light are short-circuited at the electrodes that cross the pn junction in the peripheral portion and disappear, so that there is no signal delay. The mounting tolerance of the optical system is relaxed. Since both n-electrode and p-electrode are on the surface, they are most suitable for surface mounting.
【図1】従来例にかかる表面入射型受光素子の断面図。FIG. 1 is a cross-sectional view of a front-illuminated light receiving element according to a conventional example.
【図2】従来例にかかる裏面入射型の受光素子の断面
図。FIG. 2 is a cross-sectional view of a backside incident type light receiving element according to a conventional example.
【図3】従来例にかかる受光素子モジュールの一部縦断
斜視図。FIG. 3 is a partially longitudinal perspective view of a light receiving element module according to a conventional example.
【図4】従来例にかかる表面実装型の受光素子モジュー
ルの図。(1)が平面図、(2)が断面図である。FIG. 4 is a diagram of a surface-mounted light-receiving element module according to a conventional example. (1) is a plan view and (2) is a sectional view.
【図5】従来例に掛かる導波路を用いる表面実装型受光
素子モジュールの図。(1)が平面図、(2)が概略断
面図。FIG. 5 is a diagram of a surface-mounted light-receiving element module using a waveguide according to a conventional example. (1) is a plan view and (2) is a schematic sectional view.
【図6】本発明の受光素子の基本構成を示す断面図。FIG. 6 is a sectional view showing a basic configuration of a light receiving element of the present invention.
【図7】n型InP基板を用いる本発明の受光素子の第
1の類型を示す断面図。FIG. 7 is a sectional view showing a first type of a light receiving element of the present invention using an n-type InP substrate.
【図8】半絶縁性InP基板を用いる本発明の受光素子
の第2の類型を示す断面図。FIG. 8 is a cross-sectional view showing a second type of light receiving element of the present invention using a semi-insulating InP substrate.
【図9】半絶縁性InP基板を用いる本発明の受光素子
の第3の類型を示す断面図。FIG. 9 is a sectional view showing a third type of light receiving element of the present invention using a semi-insulating InP substrate.
【図10】本発明の受光素子と増幅器を接続した場合の
回路図。FIG. 10 is a circuit diagram when the light receiving element of the present invention and an amplifier are connected.
【図11】本発明の受光素子チップの平面図。FIG. 11 is a plan view of a light receiving element chip of the present invention.
【図12】光導波路を有するSiベンチに本発明の受光
素子を実装しパッケージに収容した状態の概略の平面
図。FIG. 12 is a schematic plan view showing a state where a light receiving element of the present invention is mounted on a Si bench having an optical waveguide and housed in a package.
【図13】光導波路を有するSiベンチに本発明の受光
素子を実装した状態の概略の断面図。FIG. 13 is a schematic cross-sectional view of a light receiving element of the present invention mounted on a Si bench having an optical waveguide.
【図14】V溝を切ったSiベンチに光ファイバを差し
入れ本発明の受光素子を実装してパッケージに収容した
状態の概略の平面図。FIG. 14 is a schematic plan view showing a state in which an optical fiber is inserted into a Si bench having a V groove and the light receiving element of the present invention is mounted and housed in a package.
【図15】V溝を切ったSiベンチに光ファイバを差し
入れ本発明の受光素子を実装した状態の概略の断面図。FIG. 15 is a schematic cross-sectional view showing a state in which an optical fiber is inserted into a Si bench having a V groove and the light receiving element of the present invention is mounted.
1 n+−InP基板 2 n−InPバッファ層 3 n−InGaAs受光層 4 n−InP窓層 5 p領域 6 p電極 7 パッシベーション膜 8 反射防止膜 9 n電極 16 p電極 17 パッシベーション膜 19 n電極 20 反射防止膜 22 PDチップ 23 サブマウント 24 パッケージ 25 アノードピン 26 カソードピン 27 ケースピン 28 スリーブ 29 球レンズ 30 フェルールホルダ− 31 キャップ 32 光ファイバ 33 フェルール 34 ベンドリミッタ 35 Si下ベンチ 36 Si上ベンチ 37 V溝 38 光ファイバ 39 絶縁層 40 メタライズパターン 42 PDチップ 45 斜め切断面 46 ワイヤ 47 メタライズ 48 ピン 49 ワイヤ 50 ワイヤ 51 ピン 52 Siベンチ 53 光導波路 54 絶縁層 55 メタライズパターン 56 PDチップ 57 p電極 59 メタライズ 60 ワイヤ 62 ワイヤ 63 ピン 64 ワイヤ 65 ピン 66 InP基板 67 n−InGaAs受光層 68 フィルタ層 69 中央p領域 70 周辺p領域 72 p電極 73 n電極 74 パッシベーション膜 75 ボンディング用メタライズ膜 76 反射防止膜 77 入射光 78 n−InPバッファ層 79 n−InP窓層 80 反射防止膜 83 半絶縁性InP基板 84 n+−InPバッファ層 85 n−InPバッファ層 86 増幅器 87 PDチップ 88 Siベンチ 89 光導波路 90 光ファイバ 92 ミラー 93 ワイヤ 94 ピン 95 ワイヤ 96 ワイヤ 97 ピン 98 ワイヤ 99 ピン 102 ワイヤ 103 ピン 104 パッケージ 105 Siベンチ 106 V溝 107 傾斜面1 n + -InP substrate 2 n-InP buffer layer 3 n-InGaAs light receiving layer 4 n-InP window layer 5 p region 6 p electrode 7 passivation film 8 antireflection film 9 n electrode 16 p electrode 17 passivation film 19 n electrode 20 Antireflection film 22 PD chip 23 Submount 24 Package 25 Anode pin 26 Cathode pin 27 Case pin 28 Sleeve 29 Ball lens 30 Ferrule holder-31 Cap 32 Optical fiber 33 Ferrule 34 Bend limiter 35 Si lower bench 36 Si upper bench 37 V groove 38 Optical Fiber 39 Insulating Layer 40 Metallized Pattern 42 PD Chip 45 Diagonal Cut Surface 46 Wire 47 Metallized 48 Pin 49 Wire 50 Wire 51 Pin 52 Si Bench 53 Optical Waveguide 54 Insulating Layer 55 Metallized Pattern 56 PD Chip 5 p electrode 59 metallization 60 wire 62 wire 63 pin 64 wire 65 pin 66 InP substrate 67 n-InGaAs light receiving layer 68 filter layer 69 central p region 70 peripheral p region 72 p electrode 73 n electrode 74 passivation film 75 bonding metallization film 76 reflection Prevention film 77 Incident light 78 n-InP buffer layer 79 n-InP window layer 80 Antireflection film 83 Semi-insulating InP substrate 84 n + -InP buffer layer 85 n-InP buffer layer 86 Amplifier 87 PD chip 88 Si bench 89 Optical Waveguide 90 Optical fiber 92 Mirror 93 Wire 94 pin 95 Wire 96 wire 97 pin 98 Wire 99 pin 102 Wire 103 pin 104 Package 105 Si bench 106 V groove 107 Inclined surface
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−111479(JP,A) 特開 平4−92479(JP,A) 特開 平5−129638(JP,A) 特開 平10−104473(JP,A) 特開 昭53−99889(JP,A) 特開 昭59−63779(JP,A) 特開 昭62−230065(JP,A) T.P.lee et.al,Dua l−channel 1.5 Mb/s Lightwave receive r employing anInGa AsP wavelength−dem ultiplexing detect or,Electronics,米国, 1979年 6月21日,15/13,388−389 (58)調査した分野(Int.Cl.7,DB名) H01L 31/00 - 31/12 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP 4-111479 (JP, A) JP 4-92479 (JP, A) JP 5-129638 (JP, A) JP 10- 104473 (JP, A) JP 53-99889 (JP, A) JP 59-63779 (JP, A) JP 62-230065 (JP, A) T.P. P. lee et. al, Dual-channel 1.5 Mb / s Lightwave receive receiving emulsification anInGa AsP wavelength-demulturing detector, Electronics, USA, 389, 1983, 1983, 1983, 1983, 15/13, 1983, 13/15. Int.Cl. 7 , DB name) H01L 31/00-31/12
Claims (12)
の波長λ2 の光(λ1 <λ2 )を用いた光通信において
第2の波長λ2 の光のみを感受するための受光素子であ
って、半絶縁性或いはn型又はp型の何れかである第1
伝導型の半導体基板と、半導体基板の一方の面にエピタ
キシャル成長させた波長λ1 の光のエネルギーより低く
波長λ2 の光のエネルギーより高いバンドギャップを有
するn型又はp型半導体結晶よりなるフィルタ層と、フ
ィルタ層の上或いはフィルタ層と反対側の基板の上にエ
ピタキシャル成長させた第1伝導型の受光層と、第1伝
導型受光層の一部に第2伝導型の不純物をドープして形
成したp型又はn型の何れかである第2伝導型の中央受
光領域と、第2伝導型中央受光領域と第1伝導型半導体
層の境界にできる第1のpn接合と、第2伝導型中央受
光領域の上に形成される第2伝導型用の電極と、中央受
光領域を囲むように周辺部に第2伝導型不純物をドープ
することによって設けられる第2伝導型拡散遮蔽層と、
第2伝導型拡散遮蔽層と第1伝導型半導体層の境界にで
きる第2のpn接合と、拡散遮蔽層、第2pn接合と第
1伝導型層にまたがって設けられる第1伝導型電極とを
含み、波長λ1、λ2の信号光が基板側から入射し、λ
1はフィルタ層に吸収され、λ2はフィルタ層、第1伝
導型基板、第1伝導型受光層、第1のpn接合を経て第
2伝導型中央受光領域に至るようにした裏面入射型であ
り、第1伝導型電極は第2のpn接合を短絡する作用を
もつようにしたことを特徴とする受光素子。 1. A light having a first wavelength λ 1 and a second light longer than that
Is a light-receiving element for sensing only the light of the second wavelength λ 2 in the optical communication using the light of the wavelength λ 2 (λ 1 <λ 2 ), which is either semi-insulating or n-type or p-type. The first
A filter layer made of a conductive semiconductor substrate and an n-type or p-type semiconductor crystal having a band gap lower than the energy of light of wavelength λ 1 and higher than the energy of light of wavelength λ 2 epitaxially grown on one surface of the semiconductor substrate. And a first-conductivity-type absorption layer epitaxially grown on the filter layer or on a substrate opposite to the filter layer, and a part of the first-conduction-type absorption layer is doped with a second-conductivity-type impurity. A second conduction type central light receiving region which is either p-type or n-type, a first pn junction formed at a boundary between the second conduction type central light receiving region and the first conduction type semiconductor layer, and a second conduction type A second conductive type electrode formed on the central light receiving region; a second conductive type diffusion shielding layer provided by doping the peripheral portion with a second conductive type impurity so as to surround the central light receiving region;
A second pn junction formed at a boundary between the second conduction type diffusion shield layer and the first conduction type semiconductor layer; and a diffusion conduction layer, a second pn junction, and a first conduction type electrode provided over the first conduction type layer. Signal light of wavelengths λ 1 and λ 2 enters from the substrate side,
1 is absorbed by the filter layer, and λ 2 is a back-illuminated type in which the filter layer, the first-conductivity-type substrate, the first-conductivity-type light-receiving layer, and the first pn junction reach the second-conductivity-type central light-receiving region. In addition, the first conduction type electrode has a function of short-circuiting the second pn junction.
の波長λ2 の光(λ1 <λ2 )を用いた光通信において
第2の波長λ2 の光のみを感受するための受光素子であ
って、半絶縁性或いはn型又はp型の何れかである第1
伝導型の半導体基板と、半導体基板の一方の面にエピタ
キシャル成長させた波長λ1 の光のエネルギーより低く
波長λ2 の光のエネルギーより高いバンドギャップを持
ちλ1の光の透過率が3%以下である厚みを有するn型
又はp型半導体結晶よりなるフィルタ層と、フィルタ層
の上或いはフィルタ層と反対側の基板の上にエピタキシ
ャル成長させた第1伝導型の受光層と、第1伝導型受光
層の一部に第2伝導型の不純物をドープして形成したp
型又はn型の何れかである第2伝導型の中央受光領域
と、第2伝導型中央受光領域と第1伝導型半導体層の境
界にできる第1のpn接合と、第2伝導型中央受光領域
の上に形成される第2伝導型用の電極と、中央受光領域
を囲むように周辺部に第2伝導型不純物をドープするこ
とによって設けられる第2伝導型拡散遮蔽層と、第2伝
導型拡散遮蔽層と第1伝導型半導体層の境界にできる第
2のpn接合と、拡散遮蔽層、第2pn接合と第1伝導
型層にまたがって設けられる第1伝導型電極とを含み、
波長λ1、λ2の信号光が基板側から入射し、λ1はフ
ィルタ層に吸収され、λ2はフィルタ層、第1伝導型基
板、第1伝導型受光層、第1のpn接合を経て第2伝導
型中央受光領域に至るようにした裏面入射型であり、第
1伝導型電極は第2のpn接合を短絡する作用をもつよ
うにしたことを特徴とする受光素子。2. A light having a first wavelength λ 1 and a second light longer than that
Is a light-receiving element for sensing only the light of the second wavelength λ 2 in the optical communication using the light of the wavelength λ 2 (λ 1 <λ 2 ), which is either semi-insulating or n-type or p-type. The first
A conductive semiconductor substrate and a band gap lower than the energy of light of wavelength λ 1 and higher than the energy of light of wavelength λ 2 epitaxially grown on one surface of the semiconductor substrate, and the transmittance of light of λ 1 is 3% or less. A filter layer made of an n-type or p-type semiconductor crystal having a certain thickness, a first-conduction-type light-receiving layer epitaxially grown on the filter layer or on a substrate opposite to the filter layer, and a first-conduction-type light-receiving layer P formed by doping a part of the layer with impurities of the second conductivity type
-Type or n-type second-conduction-type central light-receiving region, a first pn junction formed at the boundary between the second-conduction-type central light-receiving region and the first-conduction-type semiconductor layer, and second-conduction-type central light-receiving region A second conductivity type electrode formed on the region, a second conductivity type diffusion shield layer provided by doping the peripheral part with a second conductivity type impurity so as to surround the central light receiving region, and a second conductivity type diffusion shield layer. A second pn junction formed at the boundary between the first diffusion type semiconductor layer and the diffusion barrier layer, and a first conduction type electrode provided over the diffusion shielding layer, the second pn junction and the first conduction type layer,
Signal light of wavelengths λ 1 and λ 2 is incident from the substrate side, λ 1 is absorbed by the filter layer, and λ 2 is the filter layer, the first conductivity type substrate, the first conductivity type light receiving layer, and the first pn junction. A light-receiving element, which is of a back-illuminated type so as to reach a central conduction region of the second conduction type via the first conduction type electrode and has a function of short-circuiting the second pn junction.
用メタライズ面を有することを特徴とする請求項1また
は2に記載の受光素子。3. The light receiving element according to claim 1, wherein the semiconductor substrate has a metallizing surface for bonding on a part of the back surface.
を設けたことを特徴とする請求項1または2に記載の受
光素子。4. The light receiving element according to claim 1, wherein a window layer of the first conductivity type is provided between the light receiving layer and the electrode.
1伝導型フィルタ層が設けられている事を特徴とする請
求項1または2に記載の受光素子。5. The light receiving element according to claim 1, wherein a first conductivity type filter layer is provided between the semiconductor substrate and the first conductivity type light absorption layer.
射防止膜を設けた事を特徴とする請求項1または2に記
載の受光素子。6. The light receiving element according to claim 1, wherein a dielectric antireflection film is provided on the whole or a part of the back surface of the substrate.
p型であって、半導体基板が半絶縁性のInP基板であ
り、バッファ層が二つに分かれ第1のバッファ層が硫黄
添加低抵抗n−InPであり、第2のバッファ層が高抵
抗のn−InPであり、受光層がn−InGaAs又は
n−InGaAsPであって、窓層がn−InPであ
り、第2伝導型領域はZn拡散によって形成されたもの
である事を特徴とする請求項1または2に記載の受光素
子。7. The first conductivity type is n-type, the second conductivity type is p-type, the semiconductor substrate is a semi-insulating InP substrate, and the buffer layer is divided into two first buffer layers. Is sulfur-added low-resistance n-InP, the second buffer layer is high-resistance n-InP, the light-receiving layer is n-InGaAs or n-InGaAsP, and the window layer is n-InP. The light receiving element according to claim 1 or 2, wherein the two-conductivity type region is formed by Zn diffusion.
p型であって、半導体基板がn−InP基板であり、バ
ッファ層がn−InPであり、受光層がn−InGaA
s又はn−InGaAsPであって、窓層がn−InP
であり、第2伝導型領域はZn拡散によって形成された
ものである事を特徴とする請求項1または2に記載の受
光素子。8. The first conductivity type is n-type, the second conductivity type is p-type, the semiconductor substrate is an n-InP substrate, the buffer layer is n-InP, and the light-receiving layer is n-. InGaA
s or n-InGaAsP and the window layer is n-InP
The light receiving element according to claim 1 or 2, wherein the second conductivity type region is formed by Zn diffusion.
p型であって、p電極がAuZn系であり、n電極がA
uGeNi/Au/Ti/Au系である事を特徴とする
請求項1または2に記載の受光素子。9. The first conductivity type is n-type, the second conductivity type is p-type, the p electrode is AuZn-based, and the n electrode is A.
The light-receiving element according to claim 1 or 2, which is a uGeNi / Au / Ti / Au system.
2の波長λ2 の光(λ1<λ2 )を用いた光通信におい
て第2の波長λ2 の光のみを感受するための受光素子で
あって、半絶縁性或いはn型又はp型の何れかである第
1伝導型の半導体基板と、半導体基板の一方の面にエピ
タキシャル成長させた波長λ1 の光のエネルギーより低
く波長λ2 の光のエネルギーより高いバンドギャップを
持ちλ1 の光の透過率が3%以下である厚みを有するn
型又はp型半導体結晶よりなるフィルタ層と、フィルタ
層の上或いはフィルタ層と反対側の基板の上にエピタキ
シャル成長させた第1伝導型の受光層と、第1伝導型受
光層の一部に第2伝導型の不純物をドープして形成した
p型又はn型の何れかである第2伝導型の中央受光領域
と、第2伝導型中央受光領域と第1伝導型半導体層の境
界にできる第1のpn接合と、第2伝導型中央受光領域
の上に形成される第2伝導型用の電極と、中央受光領域
を囲むように周辺部に第2伝導型不純物をドープするこ
とによって設けられる第2伝導型拡散遮蔽層と、第2伝
導型拡散遮蔽層と第1伝導型半導体層の境界にできる第
2のpn接合と、拡散遮蔽層、第2pn接合と第1伝導
型層にまたがって設けられる第1伝導型電極とを含み、
波長λ1、λ2の信号光が基板側から入射し、λ1はフ
ィルタ層に吸収され、λ2はフィルタ層、第1伝導型基
板、第1伝導型受光層、第1のpn接合を経て第2伝導
型中央受光領域に至るようにした裏面入射型であり、第
1伝導型電極は第2のpn接合を短絡する作用をもつよ
うにした受光素子と増幅器を同一のパッケージに収容し
た事を特徴とする受光素子モジュール。10. In optical communication using light having a first wavelength λ 1 and light having a second wavelength λ 2 longer than that (λ 1 <λ 2 ), only light having a second wavelength λ 2 is sensed. And a semiconductor substrate of the first conductivity type which is semi-insulating or is either n-type or p-type and lower than the energy of light of wavelength λ 1 epitaxially grown on one surface of the semiconductor substrate. N having a band gap higher than the energy of light of wavelength λ 2 and a thickness of 3% or less of transmittance of light of λ 1
Type or p type semiconductor crystal, a first conductive type light receiving layer epitaxially grown on the filter layer or on a substrate opposite to the filter layer, and a part of the first conductive type light receiving layer A second conductive type central light receiving region, which is either p-type or n-type formed by doping a second conductive type impurity, and a first conductive type semiconductor layer formed at the boundary between the second conductive type central light receiving region and the first conductive type semiconductor layer. 1 pn junction, an electrode for the second conduction type formed on the second conduction type central light receiving region, and a peripheral portion so as to surround the central light receiving region by being doped with a second conduction type impurity. A second conductive diffusion barrier layer, a second pn junction formed at the boundary between the second conductive diffusion barrier layer and the first conductive semiconductor layer, and the diffusion barrier layer, the second pn junction and the first conductive layer A first conductivity type electrode provided,
Signal light of wavelengths λ 1 and λ 2 is incident from the substrate side, λ 1 is absorbed by the filter layer, and λ 2 is the filter layer, the first conductivity type substrate, the first conductivity type light receiving layer, and the first pn junction. It is a back-illuminated type that reaches the second conduction type central light receiving region via the first conduction type electrode, and the first conduction type electrode has a function of short-circuiting the second pn junction. A light-receiving element module characterized by this.
の一部にミラーを形成し、ミラー上の位置に前記の受光
素子を接着あるいは半田付けし、Siベンチの上面に増
幅器を固定し、Siベンチをパッケージに収容した事を
特徴とする請求項10に記載の受光素子モジュール。11. An optical waveguide is provided on a Si bench, a mirror is formed on a part of the optical waveguide, the light receiving element is bonded or soldered to a position on the mirror, and an amplifier is fixed on the upper surface of the Si bench. The light-receiving element module according to claim 10, wherein the bench is housed in a package.
を45度の傾斜面に切った光ファイバを挿入し、光ファ
イバの切断面の直上位置に前記の受光素子を接着あるい
は半田付けし、Siベンチの上面に増幅器を固定し、S
iベンチをパッケージに収容した事を特徴とする請求項
10に記載の受光素子モジュール。12. A V-shaped groove is provided on a Si bench, an optical fiber whose tip is cut into a 45 ° inclined surface is inserted into the V-shaped groove, and the light-receiving element is bonded or soldered to a position directly above the cut surface of the optical fiber. Then, fix the amplifier on the upper surface of the Si bench, and
The light receiving element module according to claim 10, wherein the i bench is housed in a package.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20506798A JP3419312B2 (en) | 1998-07-21 | 1998-07-21 | Light receiving element and light receiving element module |
US09/146,101 US6043550A (en) | 1997-09-03 | 1998-09-03 | Photodiode and photodiode module |
US09/525,222 US6340831B1 (en) | 1997-09-03 | 2000-03-14 | Photodiode and photodiode module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20506798A JP3419312B2 (en) | 1998-07-21 | 1998-07-21 | Light receiving element and light receiving element module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000036615A JP2000036615A (en) | 2000-02-02 |
JP3419312B2 true JP3419312B2 (en) | 2003-06-23 |
Family
ID=16500890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20506798A Expired - Fee Related JP3419312B2 (en) | 1997-09-03 | 1998-07-21 | Light receiving element and light receiving element module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3419312B2 (en) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2001244586A1 (en) * | 2000-04-04 | 2001-10-15 | Hamamatsu Photonics K.K. | Semiconductor energy detector |
JP2002261265A (en) * | 2001-03-06 | 2002-09-13 | Sumitomo Electric Ind Ltd | Optical communication device |
US6525347B2 (en) | 2001-03-12 | 2003-02-25 | Matsushita Electric Industrial Co., Ltd. | Photodetector and unit mounted with photodetector |
JP4223774B2 (en) * | 2002-09-17 | 2009-02-12 | 京セミ株式会社 | Semiconductor photo detector |
JP4038669B2 (en) | 2002-10-15 | 2008-01-30 | 住友電気工業株式会社 | Optical receiver and manufacturing method thereof |
WO2005045940A1 (en) * | 2003-11-11 | 2005-05-19 | Ngk Insulators, Ltd. | Optical device and optical module |
KR100651498B1 (en) * | 2004-10-28 | 2006-11-29 | 삼성전기주식회사 | Multi-wavelength photodetector and method for fabricating the same |
JP5061971B2 (en) * | 2008-03-10 | 2012-10-31 | 住友電気工業株式会社 | Method of manufacturing a semiconductor light receiving element |
JP5410901B2 (en) * | 2009-09-25 | 2014-02-05 | 浜松ホトニクス株式会社 | Photodetector |
JP2011253987A (en) | 2010-06-03 | 2011-12-15 | Mitsubishi Electric Corp | Semiconductor photodetector and optical module |
JP2015138145A (en) * | 2014-01-22 | 2015-07-30 | 住友大阪セメント株式会社 | Optical modulator |
JP6398409B2 (en) | 2014-07-16 | 2018-10-03 | 三菱電機株式会社 | Light receiving element |
US11329084B2 (en) | 2018-01-23 | 2022-05-10 | Sony Semiconductor Solutions Corporation | Imaging unit |
CN110061076B (en) * | 2018-12-25 | 2024-05-24 | 芯思杰技术(深圳)股份有限公司 | Back incidence type coplanar electrode multi-unit chip and preparation method thereof |
US20240222532A1 (en) * | 2021-04-19 | 2024-07-04 | Nippon Telegraph And Telephone Corporation | Light-Receiving Element and Light Receiving Circuit |
-
1998
- 1998-07-21 JP JP20506798A patent/JP3419312B2/en not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
T.P.lee et.al,Dual−channel 1.5 Mb/s Lightwave receiver employing anInGaAsP wavelength−demultiplexing detector,Electronics,米国,1979年 6月21日,15/13,388−389 |
Also Published As
Publication number | Publication date |
---|---|
JP2000036615A (en) | 2000-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6043550A (en) | Photodiode and photodiode module | |
US6683326B2 (en) | Semiconductor photodiode and an optical receiver | |
JP3419312B2 (en) | Light receiving element and light receiving element module | |
US7605406B2 (en) | Rear-illuminated-type photodiode array | |
EP0901170A1 (en) | Wavelength selective photodiode and module comprising the same | |
JP2002289904A (en) | Semiconductor light-receiving element and its manufacturing method | |
JP4291521B2 (en) | Semiconductor light receiving element, semiconductor light receiving device, semiconductor device, optical module, and optical transmission device | |
JP2002050785A (en) | Semiconductor light-receiving element | |
US6909083B2 (en) | Photodetector and unit mounted with photodetector | |
CA2331992A1 (en) | High speed semiconductor photodetector | |
JP5228922B2 (en) | Semiconductor photo detector | |
CN109844963B (en) | Back-illuminated light-receiving element and optical module | |
JPH09269440A (en) | Light transmitting and receiving module | |
JP3356017B2 (en) | Optical transmission / reception module | |
EP3792983B1 (en) | Light-receiving element unit | |
JP3386011B2 (en) | Semiconductor light receiving element | |
JP4038669B2 (en) | Optical receiver and manufacturing method thereof | |
JPH04263475A (en) | Semiconductor photodetector and manufacture thereof | |
JP2945438B2 (en) | Optical semiconductor device and optical receiver using the same | |
JP3960031B2 (en) | Optical receiver module | |
JP3046970B1 (en) | Semiconductor light receiving element | |
JP3348644B2 (en) | Optical receiving module and optical transmitting / receiving module | |
JPH1117211A (en) | Semiconductor planar photodiode and device therewith | |
JP2001156303A (en) | Rear surface incident type photodetector with concave lens and photodetector module using it, optical receiver module | |
KR19990043106A (en) | Wavelength Division Multiplexing with Integrated Semiconductor Laser and Photodetector in a Single Chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |