JP3418822B2 - Inrush current suppression circuit - Google Patents

Inrush current suppression circuit

Info

Publication number
JP3418822B2
JP3418822B2 JP22662698A JP22662698A JP3418822B2 JP 3418822 B2 JP3418822 B2 JP 3418822B2 JP 22662698 A JP22662698 A JP 22662698A JP 22662698 A JP22662698 A JP 22662698A JP 3418822 B2 JP3418822 B2 JP 3418822B2
Authority
JP
Japan
Prior art keywords
current
voltage
circuit
switching
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22662698A
Other languages
Japanese (ja)
Other versions
JP2000060127A (en
Inventor
祐喜 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Telecom Networks Ltd
Original Assignee
Fujitsu Telecom Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Telecom Networks Ltd filed Critical Fujitsu Telecom Networks Ltd
Priority to JP22662698A priority Critical patent/JP3418822B2/en
Publication of JP2000060127A publication Critical patent/JP2000060127A/en
Application granted granted Critical
Publication of JP3418822B2 publication Critical patent/JP3418822B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00Climate change mitigation technologies for sector-wide applications
    • Y02P80/10Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、交流電源からの突
入電流を抑制し、且つ高調波電流成分を抑制して力率を
改善する電源装置に於ける突入電流抑制回路に関する。
交流電源に整流回路とスイッチング電源装置とを接続し
た構成に於いては、交流電源側から整流回路を介してス
イッチング電源装置にピーク状の電流が流れることにな
り、高調波電流成分を多く含むことから、交流電源側の
力率が低下する。この力率を改善する目的で、スイッチ
ング電源装置の前段に昇圧型の力率改善部を設けた構成
が知られている。このような構成に於いても、電源投入
時の突入電流が大きいので、この突入電流を抑制するこ
とと、力率改善部の起動時間の短縮とが要望されてい
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inrush current suppressing circuit in a power supply device for suppressing an inrush current from an AC power supply and suppressing a harmonic current component to improve a power factor.
In a configuration in which a rectifier circuit and a switching power supply device are connected to an AC power supply, a peak current flows from the AC power supply side to the switching power supply device via the rectifier circuit, and contains a lot of harmonic current components. Therefore, the power factor on the AC power supply side decreases. For the purpose of improving the power factor, there is known a configuration in which a step-up type power factor improving unit is provided in the preceding stage of the switching power supply device. Even in such a configuration, since the rush current when the power is turned on is large, it is desired to suppress the rush current and shorten the start-up time of the power factor improving unit.

【0002】[0002]

【従来の技術】図5はスイッチング電源装置の説明図で
あり、51は交流電源、52は電流抑制用抵抗、53は
スイッチ素子(SW)、54はスイッチ(SW)制御
部、55は全波整流回路等の整流回路、56はリアクト
ル、57はダイオード、58はコンデンサ、59はスイ
ッチング・トランジスタ、60は電流検出用抵抗、61
はスイッチング制御部、62はシーケンス制御部、63
はDC−DCコンバータ、64は各種電子回路等の負荷
を示す。
2. Description of the Related Art FIG. 5 is an explanatory diagram of a switching power supply device, in which 51 is an AC power supply, 52 is a current suppressing resistor, 53 is a switch element (SW), 54 is a switch (SW) control section, and 55 is a full wave. A rectifier circuit such as a rectifier circuit, 56 is a reactor, 57 is a diode, 58 is a capacitor, 59 is a switching transistor, 60 is a current detection resistor, and 61 is a current detection resistor.
Is a switching controller, 62 is a sequence controller, 63
Is a DC-DC converter, and 64 is a load of various electronic circuits.

【0003】抵抗52とスイッチ素子53とスイッチ制
御部54とにより、突入電流防止部を構成しており、ス
イッチ素子53は、リレー接点や電界効果トランジスタ
(FET)等により構成することができる。又リアクト
ル56とダイオード57とコンデンサ58とスイッチン
グ・トランジスタ59と抵抗60とスイッチング制御部
61とにより、力率改善部を構成している。シーケンス
制御部62は、動作開始時に於けるスイッチ制御部54
とスイッチング制御部61とに予め設定されたタイミン
グに従って制御信号を加えるものである。
The resistor 52, the switch element 53, and the switch control section 54 constitute an inrush current prevention section, and the switch element 53 can be constituted by a relay contact, a field effect transistor (FET) or the like. Further, the reactor 56, the diode 57, the capacitor 58, the switching transistor 59, the resistor 60, and the switching control section 61 constitute a power factor improving section. The sequence control unit 62 includes a switch control unit 54 at the start of operation.
And a control signal is added to the switching controller 61 according to preset timing.

【0004】又DC−DCコンバータ63は、負荷64
の構成に対応して一種類或いは複数種類の安定化直流電
圧を供給するものである。このDC−DCコンバータ6
3は通常はコンデンサ・インプット型であるから、流入
する電流波形はパルス状となる。それによって、高調波
電流成分が多くなって交流電源51の力率が低下し、無
効電力の増大の問題が生じる。
The DC-DC converter 63 has a load 64.
One type or a plurality of types of stabilized DC voltage are supplied in accordance with the above configuration. This DC-DC converter 6
Since 3 is usually a capacitor input type, the inflowing current waveform has a pulse shape. As a result, the harmonic current component increases, the power factor of the AC power supply 51 decreases, and the problem of an increase in reactive power occurs.

【0005】そこで、力率改善部を整流回路55とDC
−DCコンバータ63との間に設けるものである。この
力率改善部は、スイッチング・トランジスタ59をスイ
ッチング制御部61によりオン,オフ制御し、オン時に
リアクトル56に蓄積されたエネルギを利用して、オフ
時にダイオード57を介してコンデンサ58に充電し、
このコンデンサ58の充電電圧をDC−DCコンバータ
63に供給する。それによって、交流電源51から流入
する電流波形を正弦波形に近づけて、力率改善を図るも
のである。又リアトル56の蓄積エネルギでコンデンサ
59を充電することから、昇圧型コンバータに相当する
構成を有するものとなる。又抵抗60により電流を検出
して過電流状態とならないように、スイッチング・トラ
ンジスタ59のオン期間の制御も行うものである。
Therefore, the power factor improving section is connected to the rectifier circuit 55 and the DC.
-It is provided between the DC converter 63 and the DC converter 63. The power factor correction unit controls the switching transistor 59 to be turned on and off by the switching control unit 61, and uses the energy stored in the reactor 56 when turned on to charge the capacitor 58 via the diode 57 when turned off.
The charging voltage of the capacitor 58 is supplied to the DC-DC converter 63. Thereby, the current waveform flowing from the AC power supply 51 is approximated to a sine waveform to improve the power factor. Further, since the capacitor 59 is charged by the stored energy of the rear 56, a structure corresponding to a boost converter is obtained. Also, the ON period of the switching transistor 59 is controlled so that the current is detected by the resistor 60 and the overcurrent state does not occur.

【0006】又図示を省略した電源スイッチをオンとし
て、交流電源51に接続した初期は、抵抗52が直列に
接続された状態となるように、スイッチ制御部54によ
ってスイッチ素子53をオフとする。従って、突入電流
は抵抗52によって制限される。そして、所定時間後
に、シーケンス制御部62からスイッチ制御部54に制
御信号を加え、スイッチ制御部54は、スイッチ素子5
3を制御してオンとし、抵抗52を短絡する。それによ
って、交流電源51から通常の通り電力が供給されるこ
とになる。
A power switch (not shown) is turned on, and the switch element 54 is turned off by the switch control section 54 so that the resistor 52 is connected in series at the initial stage when the AC power source 51 is connected. Therefore, the inrush current is limited by the resistor 52. Then, after a predetermined time, the sequence control unit 62 applies a control signal to the switch control unit 54, and the switch control unit 54 causes the switch element 5 to operate.
3 is controlled to be turned on, and the resistor 52 is short-circuited. Thereby, the electric power is supplied from the AC power supply 51 as usual.

【0007】図6は従来例のスイッチング制御部の要部
説明図であり、図5と同一符号は同一部分を示し、65
は制御処理部、66,67は抵抗、68は基準電圧源を
示す。シーケンス制御部62は、図示を省略した交流電
源スイッチのオンa(スイッチ素子53オフ)→スイッ
チ素子53オンb→スイッチング制御部62の動作開始
c→力率改善部の起動完了=Vdc(出力電圧)の立上
り完了(正常運転開始)dのシーケンス制御を行うもの
である。
FIG. 6 is an explanatory view of a main part of a conventional switching control section. The same reference numerals as those in FIG.
Is a control processing unit, 66 and 67 are resistors, and 68 is a reference voltage source. The sequence control unit 62 turns on the AC power supply switch (not shown) a (switch element 53 off) → switch element 53 on b → starts the operation of the switching control unit c → starts the power factor correction unit = Vdc (output voltage The sequence control for completion of rising (start of normal operation) d) is performed.

【0008】従って、前述のように、交流電源51との
間の図示を省略したスイッチをオンとすると共に、スイ
ッチ制御部54によりスイッチ素子53をオフとし、所
定時間経過後にスイッチ素子53をオンとして抵抗52
を短絡し、次にスイッチング制御部61に起動信号を加
えてスイッチング・トランジスタ59のオン,オフ動作
を開始させ、所定時間後、異常が発生しなければ正常動
作状態に移行するものである。
Therefore, as described above, the switch (not shown) with the AC power source 51 is turned on, the switch element 53 is turned off by the switch control unit 54, and the switch element 53 is turned on after a predetermined time elapses. Resistance 52
Is short-circuited, and then a start signal is applied to the switching control unit 61 to start the on / off operation of the switching transistor 59, and after a predetermined time, if no abnormality occurs, a normal operation state is entered.

【0009】又スイッチング制御部61は、電流Irを
検出する抵抗60の両端の電圧と基準電圧源68の電圧
との和を抵抗66,67により分圧し、その分圧電圧を
制御処理部65に入力する。制御処理部65は、シーケ
ンス制御部62からの起動信号によって動作を開始し、
スイッチング・トランジスタ59(図5参照)のオン,
オフ動作を開始する。この時、電流Irが大きくなる
と、抵抗66,67による分圧電圧が高くなり、設定電
流を超える値に相当すると、電流Irを抑制するよう
に、スイッチング・トランジスタ59のオン期間を短縮
する。
The switching control unit 61 divides the sum of the voltage across the resistor 60 for detecting the current Ir and the voltage of the reference voltage source 68 by the resistors 66 and 67, and the divided voltage is sent to the control processing unit 65. input. The control processing unit 65 starts operation by the activation signal from the sequence control unit 62,
Turning on the switching transistor 59 (see FIG. 5),
Start off operation. At this time, when the current Ir increases, the divided voltage by the resistors 66 and 67 increases, and when the current Ir exceeds a set current, the ON period of the switching transistor 59 is shortened so as to suppress the current Ir.

【0010】[0010]

【発明が解決しようとする課題】交流電源51から流入
する突入電流を前述のように抵抗52を直列接続した状
態として抑制し、交流電源51の出力容量を低減するこ
とができる。その場合、抵抗52を大きくすることによ
り、突入電流の抑制効果が大きくなる。しかし、力率改
善部のコンデンサ58の充電電圧が所定値に達するまで
の時間が長くなり、それによって、DC−DCコンバー
タ63が正常に動作して、負荷64に安定化直流電圧を
供給することができるまでの時間が長くなる問題が生じ
る。この問題を解決する為に、抵抗52を小さくする
と、突入電流が大きくなるから、この突入電流を許容で
きる出力容量の交流電源51を用意する必要がある。又
スイッチ素子53をオンとして抵抗52を短絡した時に
も、最初の突入電流より短時間であるが、再び大きな突
入電流が流れる。更に、力率改善部の起動時にも(ソフ
トスタート等により或る程度抑制される)突入電流が流
れる。本発明は、突入電流を抑制すると共に、力率改善
部の立上り時間を短縮することを目的とする。
The inrush current flowing from the AC power supply 51 can be suppressed by connecting the resistor 52 in series as described above, and the output capacity of the AC power supply 51 can be reduced. In that case, the effect of suppressing the inrush current is increased by increasing the resistance 52. However, it takes a long time for the charging voltage of the capacitor 58 of the power factor correction unit to reach a predetermined value, whereby the DC-DC converter 63 operates normally and the stabilized DC voltage is supplied to the load 64. There is a problem that it takes a long time to complete. In order to solve this problem, if the resistance 52 is made small, the inrush current becomes large. Therefore, it is necessary to prepare the AC power supply 51 having an output capacity that can tolerate this inrush current. Also, when the switch element 53 is turned on and the resistor 52 is short-circuited, a large inrush current flows again for a shorter time than the initial inrush current. Further, an inrush current flows (which is suppressed to some extent by soft start or the like) when the power factor correction section is started. An object of the present invention is to suppress the inrush current and shorten the rise time of the power factor correction section.

【0011】[0011]

【課題を解決するための手段】本発明の突入電流抑制回
路は、(1)交流電源からの交流電流を抑制する電流抑
制用抵抗5と、この抵抗5を短絡するスイッチ素子6
と、このスイッチ素子6のオン,オフを制御するスイッ
チ制御部7とを含む突入電流防止部と、この突入電流防
止部1を介して入力される交流電圧を整流する整流回路
2と、この整流回路2による整流出力電圧を、リアクト
ル8とダイオード9とを介して印加するコンデンサ10
と、リアクトル8にエネルギを蓄積し、この蓄積エネル
ギをダイオード9を介してコンデンサ10に入力するよ
うにスイッチングするスイッチング・トランジスタ11
と、電流を検出して設定電流を超えないように、前記ス
イッチング・トランジスタのオン,オフのオン時比率を
制御するスイッチング制御部13とを含む力率改善部3
とを備え、動作開始時に突入電流防止部1のスイッチ素
子6をオフとし、所定時間後に力率改善部3のスイッチ
ング・トランジスタ11のオン,オフ動作を開始させた
後、所定時間後に突入電流防止部1のスイッチ素子6を
オンとして、電流抑制用抵抗5を短絡するようにタイミ
ングを制御するシーケンス制御部4を設けたものであ
る。
The inrush current suppressing circuit of the present invention comprises (1) a current suppressing resistor 5 for suppressing an alternating current from an alternating current power source, and a switch element 6 for short-circuiting the resistor 5.
And a rush current prevention unit that includes a switch control unit 7 that controls ON / OFF of the switch element 6, a rectification circuit 2 that rectifies an AC voltage that is input via the rush current prevention unit 1, and the rectification circuit. A capacitor 10 for applying the rectified output voltage from the circuit 2 via the reactor 8 and the diode 9.
And a switching transistor 11 that stores energy in the reactor 8 and switches the stored energy to be input to the capacitor 10 via the diode 9.
And a switching control unit 13 for detecting the current and controlling the ON / OFF ratio of the switching transistor so as not to exceed the set current.
The switch element 6 of the inrush current prevention unit 1 is turned off at the start of the operation, the switching transistor 11 of the power factor correction unit 3 is turned on / off after a predetermined time, and the inrush current prevention is performed after a predetermined time. The sequence control unit 4 is provided to control the timing so that the switch element 6 of the unit 1 is turned on and the current suppressing resistor 5 is short-circuited.

【0012】又(2)力率改善部3のスイッチング制御
部13は、シーケンス制御部4からの起動信号によりコ
ンデンサ10の充電を開始する時定数回路と、電流の検
出電圧と基準電圧との和を分圧する分圧回路と、起動信
号によって動作を開始し且つ分圧回路の分圧電圧を入力
して、電流が設定電流を超えないようにスイッチング・
トランジスタ11のオン,オフを制御する制御処理部
と、設定電流を小さくするように、分圧回路の分圧比を
小さくしている状態から、時定数回路の時定数に従って
遅延された起動信号によって分圧比を大きくして、設定
電流を大きくするように切替えるスイッチ素子とを備え
ることができる。
(2) The switching control section 13 of the power factor correction section 3 has a time constant circuit for starting charging of the capacitor 10 in response to a start signal from the sequence control section 4, and a sum of the detected current voltage and the reference voltage. The voltage divider circuit that divides the voltage and the start signal that starts operation and the divided voltage of the voltage divider circuit is input to switch the current so that it does not exceed the set current.
The control processing unit that controls ON / OFF of the transistor 11 and the state in which the voltage dividing ratio of the voltage dividing circuit is reduced so as to reduce the set current is divided by the start signal delayed according to the time constant of the time constant circuit. It is possible to provide a switching element that switches to increase the pressure ratio and increase the set current.

【0013】又(3)力率改善部3のスイッチング制御
部13は、電流の検出電圧と基準電圧との和を分圧する
分圧回路と、シーケンス制御部4からの起動信号によっ
て動作を開始し且つ分圧回路の分圧電圧を入力して、電
流が設定電流を超えないように、スイッチング・トラン
ジスタ11のオン,オフを制御する制御処理部と、設定
電流を小さくするように、分圧回路の分圧比を小さくし
ている状態から、起動信号がゲートに入力されて寄生容
量に基づく遅延時間後に、前記分圧比を大きくして、設
定電流を大きくするように切替える電界効果トランジス
タとを備えることができる。
(3) The switching control section 13 of the power factor correction section 3 starts its operation by a voltage dividing circuit for dividing the sum of the detected voltage of the current and the reference voltage and a start signal from the sequence control section 4. In addition, by inputting the divided voltage of the voltage dividing circuit, the control processing unit that controls ON / OFF of the switching transistor 11 so that the current does not exceed the set current, and the voltage dividing circuit that reduces the set current. And a field effect transistor that switches so as to increase the voltage division ratio and increase the set current after a delay time based on the parasitic capacitance when a start signal is input to the gate from a state in which the voltage division ratio is reduced. You can

【0014】[0014]

【発明の実施の形態】図1は本発明の第1の実施の形態
の説明図であり、1は突入電流防止部、2は整流回路、
3は力率改善部、4はシーケンス制御部、5は電流抑制
用の抵抗、6はリレー,トランジスタ等のスイッチ素
子、7はスイッチ制御部、8はリアクトル、9はダイオ
ード、10はコンデンサ、11は電界効果トランジスタ
等のスイッチング・トランジスタ、12は出力電流検出
用の抵抗、13はスイッチング制御部である。なお、
率改善回路3を介して接続する負荷は図示を省略してい
る。
1 is an explanatory view of a first embodiment of the present invention, in which 1 is an inrush current prevention unit, 2 is a rectifier circuit,
3 is a power factor correction unit, 4 is a sequence control unit, 5 is a resistor for suppressing current, 6 is a switch element such as a relay or transistor, 7 is a switch control unit, 8 is a reactor, 9 is a diode, 10 is a capacitor, 11 Is a switching transistor such as a field effect transistor, 12 is a resistor for detecting an output current, and 13 is a switching controller. Note that power
The load connected through the rate improvement circuit 3 is not shown.

【0015】シーケンス制御部4は、時定数回路やタイ
マ等によって構成され、図示を省略した交流電源スイッ
チのオンa(スイッチ素子6オフ)→スイッチング制御
部13の動作開始c→スイッチ素子6オンb→力率改善
部の起動完了=Vdc(出力電圧)の立上り完了(正常
運転開始)dのシーケンス制御を行うものである。な
お、従来例のシーケンス制御部62は、a→b→c→d
のシーケンスに従ったタイミング制御を行うものであ
る。又スイッチング制御部13は、抵抗12によって検
出する電流が設定電流を超えないように、スイッチング
・トランジスタ11を制御するもので、起動初期に於い
て、設定電流を小さい値に自動的に切替える構成を備え
ている。
The sequence control unit 4 is composed of a time constant circuit, a timer and the like, and an AC power switch (not shown) is turned on a (switch element 6 is off) → operation start of the switching control unit c → switch element 6 on b. → Sequence control of completion of activation of power factor improving unit = completion of rise of Vdc (output voltage) (start of normal operation) d is performed. The sequence control unit 62 of the conventional example uses a → b → c → d.
The timing control is performed according to the sequence. The switching control unit 13 controls the switching transistor 11 so that the current detected by the resistor 12 does not exceed the set current, and has a configuration in which the set current is automatically switched to a small value in the initial stage of startup. I have it.

【0016】図2は従来例と本発明の実施の形態の動作
説明図であり、(A)は従来例の動作、(B)は本発明
の実施の形態の動作を示し、aは交流電源スイッチのオ
ン、bは電流抑制用抵抗を短絡する為のスイッチ素子の
オン、cは力率改善部の動作開始、dは力率改善部の起
動完了=Vdc(出力電圧)の立上り完了(正常運転開
始)を示す。又Iinは交流電源からの電流、Vdcは
力率改善部のコンデンサの端子電圧、即ち、出力電圧を
示す。
2A and 2B are operation explanatory diagrams of the conventional example and the embodiment of the present invention. FIG. 2A shows the operation of the conventional example, FIG. 2B shows the operation of the embodiment of the present invention, and a is an AC power supply. The switch is turned on, b is a switch element for short-circuiting the current suppressing resistor, c is the operation of the power factor improving unit, d is the completion of the start of the power factor improving unit = Vdc (output voltage) rise completion (normal). Operation start). Iin is the current from the AC power supply, and Vdc is the terminal voltage of the capacitor of the power factor correction unit, that is, the output voltage.

【0017】即ち、(A)の従来例に於いては、シーケ
ンス制御部54(図5参照)によって、交流電源スイッ
チのオンaから時間T1後に、電流抑制用抵抗52を短
絡する為のスイッチ素子53をオンbとし、それから時
間T3後に力率改善部の動作開始c、即ち、スイッチン
グ・トランジスタ59のオン,オフ動作開始とし、時間
T2後に、力率改善部の起動完了=Vdc(出力電圧)
の立上り完了(正常運転開始)dとするものである。
That is, in the conventional example of (A), the sequence control unit 54 (see FIG. 5) is a switch element for short-circuiting the current suppressing resistor 52 after the time T1 from the turning on of the AC power switch. 53 is turned on b, and after that, the operation of the power factor improving section c is started after time T3, that is, the on / off operation of the switching transistor 59 is started, and after time T2, the start of the power factor improving section is completed = Vdc (output voltage).
Is completed (normal operation start) d.

【0018】従って、交流電源からの電流Iinは、交
流電源スイッチのオンaに於いて電流抑制用抵抗52に
よって突入電流は抑制されるが、スイッチ素子53のオ
ンbに於いて、再び突入電流が流れる。そして、力率改
善部の動作開始cに於いても突入電流が流れる。又出力
電圧Vdcは、力率改善部の動作開始により正常の値に
近づくことになる。この場合、aのタイミングに於ける
突入電流を充分に抑制する為に抵抗52を大きくする
と、時間T1を長くする必要があり、且つbのタイミン
グに於ける突入電流も大きくなる。
Therefore, the inrush current of the current Iin from the AC power supply is suppressed by the current suppressing resistor 52 when the AC power switch is on a, but the inrush current is again generated when the switch element 53 is on b. Flowing. Then, inrush current flows even at the start of operation c of the power factor correction unit. The output voltage Vdc approaches a normal value when the operation of the power factor correction section starts. In this case, if the resistance 52 is increased in order to sufficiently suppress the inrush current at the timing a, it is necessary to lengthen the time T1 and the inrush current at the timing b is also increased.

【0019】又(B)に示すように、本発明の実施の形
態に於いては、シーケンス制御部4によって、交流電源
スイッチをオンaとした後、時間t1後に力率改善部3
の動作開始cとし、次にスイッチ素子6をオンbとする
ものである。即ち、a→c→b→dのシーケンスに従っ
たタイミング制御を行うことになる。
Further, as shown in (B), in the embodiment of the present invention, after the sequence control unit 4 turns on the AC power switch, the power factor improving unit 3 is turned on after time t1.
The operation is started c, and then the switch element 6 is turned on b. That is, the timing control is performed according to the sequence of a → c → b → d.

【0020】この場合、電流抑制用抵抗5を大きくして
交流電源スイッチのオンaの時の突入電流を充分に抑制
し、又力率改善部3のスイッチング・トランジスタ11
のオン,オフ動作開始時に、電流を抵抗12により検出
し、この電流を制限するように、スイッチング制御部1
3が動作することによって、cのタイミングに於ける突
入電流を抑制するものである。又スイッチ素子6をオン
bとする時には、力率改善部3が動作を開始しているか
ら、出力電圧Vdcも上昇を開始しており、従って、電
流抑制用抵抗5を短絡した時の突入電流も抑制すること
ができる。そして、交流電源スイッチのオンaから力率
改善部の起動完了=Vdc(出力電圧)の立上り完了
(正常運転開始)dまでの期間を短縮することができ
る。
In this case, the current suppressing resistor 5 is increased to sufficiently suppress the inrush current when the AC power switch is turned on a, and the switching transistor 11 of the power factor improving section 3 is also provided.
The current is detected by the resistor 12 at the start of the on / off operation of the switching controller 1 so that the current is limited.
The operation of 3 suppresses the inrush current at the timing of c. Further, when the switch element 6 is turned on b, the power factor correction unit 3 has started to operate, so the output voltage Vdc has also started to rise, and therefore the inrush current when the current suppressing resistor 5 is short-circuited. Can also be suppressed. Then, it is possible to shorten the period from the turning on of the AC power switch to the completion of the start of the power factor correction unit = the completion of the rise of Vdc (output voltage) (start of normal operation) d.

【0021】図3は本発明の第2の実施の形態の要部説
明図であり、スイッチング制御部の要部構成を示すもの
である。同図に於いて、RIは電流検出用抵抗(図1の
抵抗12に相当)、Irは電流、13はスイッチング制
御部、21は制御処理部、R1〜R8は抵抗、C1はコ
ンデンサ、Q1はトランジスタ、D1,D2はダイオー
ド、CMPは比較回路、Vrは基準電圧、VDは分圧電
圧を示す。
FIG. 3 is an explanatory view of the main part of the second embodiment of the present invention, showing the structure of the main part of the switching control part. In the figure, RI is a current detection resistor (corresponding to the resistor 12 in FIG. 1), Ir is a current, 13 is a switching control unit, 21 is a control processing unit, R1 to R8 are resistors, C1 is a capacitor, and Q1 is Transistors, D1 and D2 are diodes, CMP is a comparison circuit, Vr is a reference voltage, and VD is a divided voltage.

【0022】制御処理部21は、シーケンス制御部から
の起動信号(“0”)によって動作を開始し、スイッチ
ング・トランジスタ11(図1参照)のオン,オフ動作
の制御を行うものである。又電流Irは矢印方向に流れ
ることにより、抵抗RIの両端の電圧が基準電圧Vrに
加算された状態となり、トランジスタQ1がオフの時
は、抵抗R1,R2により分圧された分圧電圧VDが制
御処理部21に入力される。従って、電流Irが過電流
状態の時の分圧電圧VDを制御処理部21に於いて比較
判定し、スイッチング・トランジスタ11のオン期間の
短縮等により、電流Irの制限を行うものである。
The control processing section 21 starts its operation in response to a start signal ("0") from the sequence control section, and controls the on / off operation of the switching transistor 11 (see FIG. 1). The current Ir flows in the direction of the arrow, and the voltage across the resistor RI is added to the reference voltage Vr. When the transistor Q1 is off, the divided voltage VD divided by the resistors R1 and R2 is generated. It is input to the control processing unit 21. Therefore, the divided voltage VD when the current Ir is in the overcurrent state is compared and determined in the control processing unit 21, and the ON period of the switching transistor 11 is shortened to limit the current Ir.

【0023】又抵抗R5〜R8とコンデンサC1とダイ
オードD1,D2と比較回路CMPとにより、シーケン
ス制御部からの起動信号を遅延させる時定数回路を構成
としている。即ち、シーケンス制御部からの起動信号
(“0”)が入力される前は、ダイオードD1は逆バイ
アス状態であるから、コンデンサC1に抵抗R7とダイ
オードD2とを介して基準電圧Vrによって充電されて
おり、このコンデンサC1の端子電圧と、抵抗R5,R
6による基準電圧Vrの分圧電圧とが比較回路CMPに
於いて比較され、この時、比較回路CMPの出力信号は
ハイレベル(“1”)となるように構成されている。従
って、抵抗R4を介してベース電流が流れるから、トラ
ンジスタQ1はオンとなる。それにより、抵抗R2に並
列に抵抗R3が接続された状態となり、分圧比は小さく
なる。
Further, the resistors R5 to R8, the capacitor C1, the diodes D1 and D2, and the comparison circuit CMP constitute a time constant circuit for delaying the start signal from the sequence controller. That is, since the diode D1 is in the reverse bias state before the activation signal (“0”) is input from the sequence control unit, the capacitor C1 is charged by the reference voltage Vr via the resistor R7 and the diode D2. And the terminal voltage of this capacitor C1 and resistors R5 and R
The divided voltage of the reference voltage Vr according to 6 is compared in the comparison circuit CMP, and at this time, the output signal of the comparison circuit CMP is configured to be high level (“1”). Therefore, since the base current flows through the resistor R4, the transistor Q1 is turned on. As a result, the resistor R3 is connected in parallel with the resistor R2, and the voltage division ratio is reduced.

【0024】このようにトランジスタQ1がオンの時、
抵抗R1,R2による分圧比より、抵抗R3が抵抗R2
に並列に接続されることによって分圧比が前述のように
小さくなり、同一の電流Irでも、分圧電圧VDが大き
くなり、制御処理部21に於いては、抵抗RIに流れる
電流Irが過電流状態の設定電流より小さい時に、過電
流状態としてスイッチング・トランジスタ11のオン期
間を制御して、電流Irを抑制することになる。
Thus, when the transistor Q1 is on,
From the voltage division ratio of the resistors R1 and R2, the resistor R3 is the resistor R2.
As described above, the voltage division ratio is reduced by being connected in parallel, the divided voltage VD is increased even with the same current Ir, and in the control processing unit 21, the current Ir flowing through the resistor RI is an overcurrent. When the current is smaller than the set current of the state, the overcurrent state is controlled and the ON period of the switching transistor 11 is controlled to suppress the current Ir.

【0025】即ち、図2の(B)に示すように、交流電
源スイッチのオンaから時間t1経過後に、シーケンス
制御部4からの起動信号(“0”)がスイッチング制御
部13に加えられた初期状態に於いては、トランジスタ
Q1はオンであるから、制御処理部21によってスイッ
チング・トランジスタ11のオン,オフ動作を開始した
時、電流Irを抑制するように動作することにより、突
入電流を抑制することができる。
That is, as shown in FIG. 2B, the activation signal ("0") from the sequence control unit 4 is applied to the switching control unit 13 after a lapse of time t1 from turning on the AC power switch. In the initial state, the transistor Q1 is on. Therefore, when the control processing unit 21 starts the on / off operation of the switching transistor 11, it operates to suppress the current Ir, thereby suppressing the inrush current. can do.

【0026】そして、シーケンス制御部4からの起動信
号(“0”)により、ダイオードD1には順方向の電圧
が加えられることになり、コンデンサC1は抵抗R8と
ダイオードD1とを介して放電する。このコンデンサC
1と抵抗R8とによる時定数に従ってコンデンサC1の
端子電圧が低下し、抵抗R5,R6による分圧電圧より
低下すると、比較回路CMPの出力信号が“0”とな
り、トランジスタQ1のベース電流が流れなくなる。
Then, a forward voltage ("0") from the sequence controller 4 causes a forward voltage to be applied to the diode D1, and the capacitor C1 is discharged through the resistor R8 and the diode D1. This capacitor C
When the terminal voltage of the capacitor C1 drops according to the time constant of 1 and the resistor R8 and becomes lower than the divided voltage of the resistors R5 and R6, the output signal of the comparison circuit CMP becomes "0" and the base current of the transistor Q1 stops flowing. .

【0027】それによって、トランジスタQ1はオフと
なり、制御処理部21には、抵抗R1,R2による分圧
電圧VDが加えられ、電流Irが通常の設定電流を超え
る状態の時に、電流Irを抑制するように、スイッチン
グ・トランジスタ11のオン期間の制御が行われる。こ
の場合の時定数は、時間T2以下で、bのタイミング以
降となる時間に対応することが必要である。
As a result, the transistor Q1 is turned off, the divided voltage VD by the resistors R1 and R2 is applied to the control processing unit 21, and the current Ir is suppressed when the current Ir exceeds the normal set current. As described above, the ON period of the switching transistor 11 is controlled. In this case, the time constant is equal to or less than the time T2 and needs to correspond to the time after the timing of b.

【0028】又突入電流防止部1のスイッチ素子6がオ
フの期間は、抵抗5による電圧降下によって、出力電圧
Vdcは所定値まで上昇しないが、このスイッチ素子6
を、図2の(B)のbのタイミングでオンとすることに
より、出力電圧Vdcは所定値に上昇する。又この時の
突入電流は、既に力率改善部のコンデンサ10の端子電
圧が或る程度上昇しているから、従来例のような突入電
流は生じない。そして、従来例に於いては、T1+T3
+T2の時間を立上り時間としているが、本発明によれ
ば、t1(<T1)+T2の立上り時間となり、突入電
流の抑制と共に立上り時間の短縮を図ることができる。
While the switch element 6 of the inrush current prevention unit 1 is off, the output voltage Vdc does not rise to a predetermined value due to the voltage drop across the resistor 5, but this switch element 6
Is turned on at the timing of b in FIG. 2B, the output voltage Vdc rises to a predetermined value. Further, the inrush current at this time does not occur as in the conventional example because the terminal voltage of the capacitor 10 of the power factor improving section has already risen to some extent. And in the conventional example, T1 + T3
Although the time of + T2 is used as the rise time, according to the present invention, the rise time is t1 (<T1) + T2, and the rush current can be suppressed and the rise time can be shortened.

【0029】又シーケンス制御部4からの起動信号を
“0”としている場合を示すが、反対の“1”となる論
理を適用することも可能である。その場合、例えば、ダ
イオードD1,D2の極性を逆として、比較回路CMP
の比較論理を反転し、起動信号が入力されない時に、コ
ンデンサC1は基準電圧Vrによっては充電されない
が、起動信号が入力されることにより、ダイオードD1
が逆バイアス状態となり、従って、抵抗R7,R8とを
介してコンデンサC1が充電され、その時の時定数を利
用して、比較回路CMPの出力信号を“1”から“0”
に反転させる構成とすることができる。
Although the case where the activation signal from the sequence control unit 4 is "0" is shown, the opposite logic "1" can be applied. In that case, for example, the polarities of the diodes D1 and D2 are reversed and the comparison circuit CMP is used.
When the start signal is not input, the capacitor C1 is not charged by the reference voltage Vr when the comparison logic is inverted.
Becomes a reverse bias state, and accordingly, the capacitor C1 is charged through the resistors R7 and R8, and the output signal of the comparison circuit CMP is changed from "1" to "0" by utilizing the time constant at that time.
The configuration can be reversed.

【0030】図4は本発明の第3の実施の形態の要部説
明図であり、図3と同一符号は同一部分を示し、R11
〜R15は抵抗、Q2は電界効果トランジスタ、C2は
コンデンサ、D3はダイオードである。この実施の形態
は、電界効果トランジスタQ2の寄生容量を利用して、
シーケンス制御部からの起動信号を遅延させて、電界効
果トランジスタQ2をオフとする場合を示す。この寄生
容量が充分な値でない場合に、点線で示すように、コン
デンサC2を接続することができる。
FIG. 4 is an explanatory view of the essential parts of a third embodiment of the present invention, in which the same symbols as in FIG. 3 indicate the same parts, and R11
~ R15 is a resistor, Q2 is a field effect transistor, C2 is a capacitor, D3 is a diode. This embodiment utilizes the parasitic capacitance of the field effect transistor Q2,
A case where the activation signal from the sequence control unit is delayed to turn off the field effect transistor Q2 is shown. When this parasitic capacitance is not a sufficient value, the capacitor C2 can be connected as shown by the dotted line.

【0031】シーケンス制御部からの起動信号
(“0”)が加えられていない時は、電界効果トランジ
スタQ2は、抵抗R14とダイオードD3とを介して基
準電圧Vrを、抵抗(R15+RI)で分圧した電圧が
ゲートに加えられてオン状態となり、且つ寄生容量に充
電されている。この寄生容量は、数1000pF程度で
ある場合が一般的である。或いは、点線で示すコンデン
サC2を接続した場合はこのコンデンサC2にも充電さ
れる。そして、オン状態の電界効果トランジスタQ2に
よって、抵抗R12に並列に抵抗R13が接続され、分
圧比が小さくなっている。
When the activation signal ("0") from the sequence controller is not applied, the field effect transistor Q2 divides the reference voltage Vr by the resistor (R15 + RI) via the resistor R14 and the diode D3. The applied voltage is applied to the gate to turn on, and the parasitic capacitance is charged. This parasitic capacitance is generally about several thousand pF. Alternatively, when the capacitor C2 shown by the dotted line is connected, this capacitor C2 is also charged. Then, the field effect transistor Q2 in the ON state connects the resistor R12 in parallel with the resistor R12 to reduce the voltage division ratio.

【0032】この状態で、シーケンス制御部から起動信
号(“0”)が加えられると、制御処理部21が動作を
開始し、図3に示す場合と同様に、電流Irを小さい値
に抑制するように、スイッチング・トランジスタ11
(図1参照)のオン,オフ動作を制御する。そして、ダ
イオードD3が逆バイアス状態となるから、電界効果ト
ランジスタQ2の寄生容量の充電電荷(又はコンデンサ
C2の充電電荷)が抵抗R15を介して放電し、電界効
果トランジスタQ2の閾値以下に低下すると、電界効果
トランジスタQ2はオフとなる。それによって、抵抗R
11,R12による分圧電圧が制御処理部21に入力さ
れ、設定電流を超えないように、スイッチング・トラン
ジスタ11のオン,オフ制御が行われる。
In this state, when the activation signal ("0") is applied from the sequence control unit, the control processing unit 21 starts its operation, and the current Ir is suppressed to a small value as in the case shown in FIG. So that the switching transistor 11
The on / off operation (see FIG. 1) is controlled. Then, since the diode D3 is in the reverse bias state, when the charged charge of the parasitic capacitance of the field effect transistor Q2 (or the charged charge of the capacitor C2) is discharged through the resistor R15 and falls below the threshold value of the field effect transistor Q2, The field effect transistor Q2 is turned off. Thereby, the resistance R
The divided voltage of 11 and R12 is input to the control processing unit 21, and ON / OFF control of the switching transistor 11 is performed so as not to exceed the set current.

【0033】又シーケンス制御部によるスイッチング・
トランジスタ11のオン,オフ動作開始による力率改善
部の動作開始及び電流抑制用抵抗5をスイッチ素子6に
よって短絡する動作は、前述の実施の形態と同様であ
る。従って、重複した説明は省略する。
Switching by the sequence control unit
The start of the operation of the power factor correction unit by the start of the on / off operation of the transistor 11 and the operation of short-circuiting the current suppressing resistor 5 by the switch element 6 are the same as those in the above-described embodiment. Therefore, duplicate description will be omitted.

【0034】本発明は、前述の各実施の形態にのみ限定
されるものではなく、種々付加変更することが可能であ
り、例えば、シーケンス制御部からの起動信号を遅延さ
せる為に、種々の構成の時定数回路を適用することが可
能であり、又タイマと称される機能を用いることも可能
である。又図3に於けるトランジスタQ1及び図4に於
ける電界効果トランジスタQ2を、時定数回路による時
間後にオフとするように、、シーケンス制御部からタイ
ミング信号を出力する構成とすることも可能である。こ
の場合のタイミング信号は、タイミングb(図2参照)
とタイミングdとの間に出力するように、シーケンス制
御部の時定数やタイマ等を設定することにより対応する
ことができ、回路構成を簡単化できる。又基準電圧Vr
は、電池の表示で示しているが、ツエナーダイオード等
を用いた一定の電圧を適用することも可能である。又力
率改善部3のスイッチング・トランジスタ11は電界効
果トランジスタとして示しているが、バイポーラ・トラ
ンジスタとすることも勿論可能である。
The present invention is not limited to the above-mentioned respective embodiments, and various additions and modifications can be made. For example, in order to delay the activation signal from the sequence control unit, various configurations are possible. The time constant circuit can be applied, and a function called a timer can also be used. Further, it is also possible to adopt a configuration in which the timing signal is output from the sequence control unit so that the transistor Q1 in FIG. 3 and the field effect transistor Q2 in FIG. 4 are turned off after the time of the time constant circuit. . The timing signal in this case is timing b (see FIG. 2).
This can be dealt with by setting the time constant, timer, etc. of the sequence control unit so that the signal is output between the timing d and the timing d, and the circuit configuration can be simplified. The reference voltage Vr
Is indicated by a battery, but it is also possible to apply a constant voltage using a Zener diode or the like. Further, although the switching transistor 11 of the power factor correction unit 3 is shown as a field effect transistor, it is of course possible to use a bipolar transistor.

【0035】[0035]

【発明の効果】以上説明したように、本発明は、電流抑
制用抵抗5を短絡するスイッチ素子6を制御するスイッ
チ制御部7を含む突入電流防止部1と、整流回路2と、
力率改善部3と、シーケンス制御部4とを含み、動作開
始時にスイッチ素子6をオフとし、所定時間後に力率改
善部3のスイッチング・トランジスタ11のオン,オフ
動作を開始させ、その後に突入電流防止部1のスイッチ
素子6をオンとするようにシーケンス制御部4によって
制御するものであり、電流抑制用抵抗5を大きくして突
入電流を小さくした場合でも、立上り時間を短縮するこ
とができる利点がある。
As described above, according to the present invention, the inrush current prevention unit 1 including the switch control unit 7 that controls the switch element 6 that short-circuits the current suppressing resistor 5, the rectifying circuit 2,
The power factor correction unit 3 and the sequence control unit 4 are included, the switch element 6 is turned off at the start of the operation, and after a predetermined time, the switching transistor 11 of the power factor correction unit 3 is turned on and off, and then the rush operation is performed. The sequence control unit 4 controls so that the switch element 6 of the current prevention unit 1 is turned on, and the rise time can be shortened even when the current suppressing resistor 5 is increased to reduce the inrush current. There are advantages.

【0036】又シーケンス制御部4からの起動信号を入
力し、その起動信号によって動作を開始する力率改善部
3のスイッチング・トランジスタ11をオン,オフ制御
するスイッチング制御部13は、時定数回路による遅延
時間の間、電流を小さい値に抑制するようにオン,オフ
制御することにより、力率改善部3の起動時に於ける突
入電流を抑制することができる利点がある。
Further, the switching control section 13 for inputting the start signal from the sequence control section 4 and for turning on / off the switching transistor 11 of the power factor correction section 3 which starts the operation by the start signal is constituted by a time constant circuit. By controlling ON / OFF to suppress the current to a small value during the delay time, there is an advantage that the rush current at the time of starting the power factor correction unit 3 can be suppressed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態の説明図である。FIG. 1 is an explanatory diagram of a first embodiment of the present invention.

【図2】従来例の本発明の実施の形態の動作説明図であ
る。
FIG. 2 is an operation explanatory diagram of an embodiment of the present invention as a conventional example.

【図3】本発明の第2の実施の形態の要部説明図であ
る。
FIG. 3 is an explanatory diagram of a main part of a second embodiment of the present invention.

【図4】本発明の第3の実施の形態の要部説明図であ
る。
FIG. 4 is an explanatory diagram of a main part of a third embodiment of the present invention.

【図5】スイッチング電源装置の説明図である。FIG. 5 is an explanatory diagram of a switching power supply device.

【図6】従来例のスイッチング制御部の要部説明図であ
る。
FIG. 6 is an explanatory diagram of a main part of a conventional switching control unit.

【符号の説明】[Explanation of symbols]

1 突入電流防止部 2 整流回路 3 力率改善部 4 シーケンス制御部 5 電流抑制用抵抗 6 スイッチ素子 7 スイッチ制御部 8 リアクトル 9 ダイオード 10 コンデンサ 11 スイッチング・トランジスタ 12 電流検出用抵抗 13 スイッチング制御部 1 Inrush current prevention unit 2 rectifier circuit 3 Power Factor Improvement Department 4 Sequence control unit 5 Current suppression resistor 6 switch elements 7 Switch control section 8 reactor 9 diode 10 capacitors 11 switching transistors 12 Current detection resistor 13 Switching controller

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02M 7/06 H02M 3/155 H02M 7/217 Front page continuation (58) Fields surveyed (Int.Cl. 7 , DB name) H02M 7/06 H02M 3/155 H02M 7/217

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 交流電源からの交流電流を抑制する電流
抑制用抵抗と該抵抗を短絡するスイッチ素子と該スイッ
チ素子のオン,オフを制御するスイッチ制御部とを含む
突入電流防止部と、 該突入電流防止部を介して入力される交流電圧を整流す
る整流回路と、 該整流回路による整流出力電圧を、リアクトルとダイオ
ードとを介して印加するコンデンサと、前記リアクトル
にエネルギを蓄積し、該エネルギを前記ダイオードを介
して前記コンデンサに入力するようにスイッチングする
スイッチング・トランジスタと、出力電流を検出して
出力電流が設定電流を超えないように、前記スイッチン
グ・トランジスタのオン,オフのオン時比率を制御する
スイッチング制御部とを含む力率改善部と、 動作開始時に前記突入電流防止部の前記スイッチ素子を
オフとし、所定時間後に前記力率改善部前記スイッチ
ング・トランジスタのオン,オフ動作を開始させた後、
所定時間後に前記突入電流防止部の前記スイッチ素子を
オンとして前記電流抑制用抵抗を短絡するようにタイミ
ングを制御するシーケンス制御部 備えたことを特徴と
する突入電流抑制回路。
1. An inrush current prevention unit including a current suppressing resistor for suppressing an AC current from an AC power source, a switch element for short-circuiting the resistor, and a switch control unit for controlling ON / OFF of the switch element, A rectifier circuit that rectifies an AC voltage that is input through the inrush current prevention unit, a capacitor that applies a rectified output voltage by the rectifier circuit through a reactor and a diode, and energy is stored in the reactor to store the energy. A switching transistor that switches the input current to the capacitor through the diode, and
A power factor correction unit including a switching control unit that controls the on / off ratio of the switching transistor so that the output current does not exceed a set current, and the switch element of the inrush current prevention unit at the start of operation. Is turned off, and after turning on and off the switching transistor of the power factor correction unit after a predetermined time,
Rush current suppression circuit, characterized in that it includes a sequence control section for controlling the timing to short-circuit the resistor the current suppressing the switching element of the inrush current prevention unit as an on after a predetermined time.
【請求項2】 前記力率改善部の前記スイッチング制御
部は、前記シーケンス制御部からの起動信号によりコン
デンサの充電を開始する時定数回路と、出力電流を検出
した検出電圧と基準電圧との和を分圧する分圧回路と、
前記起動信号によって動作を開始し且つ前記分圧回路の
分圧電圧を入力して前記出力電流が設定電流を超えない
ように前記スイッチング・トランジスタのオン,オフの
オン時比率を制御する制御処理部と、前記設定電流を小
さくするように前記分圧回路の分圧比を小さくしている
状態から前記時定数回路の時定数に従って遅延された前
記起動信号によって前記分圧比を大きくして前記設定電
流を大きくするように切替えるスイッチ素子とを備えた
ことを特徴とする請求項1記載の突入電流抑制回路。
2. The time constant circuit for starting charging of the capacitor by the activation signal from the sequence controller and the output current detected by the switching controller of the power factor improving unit.
A voltage divider circuit that divides the sum of the detected voltage and the reference voltage,
A control processing unit that starts operation by the start signal and inputs the divided voltage of the voltage dividing circuit to control the on / off ratio of the switching transistor so that the output current does not exceed a set current. And, the setting current is increased by increasing the voltage dividing ratio by the start signal delayed according to the time constant of the time constant circuit from the state where the voltage dividing ratio of the voltage dividing circuit is decreased so as to decrease the setting current. The inrush current suppressing circuit according to claim 1, further comprising a switch element for switching to a larger value.
【請求項3】 前記力率改善部の前記スイッチング制御
部は、出力電流を検出した検出電圧と基準電圧との和を
分圧する分圧回路と、前記シーケンス制御部からの前記
起動信号によって動作を開始し且つ前記分圧回路の分圧
電圧を入力して前記電流が設定電流を超えないように前
記スイッチング・トランジスタのオン,オフのオン時比
率を制御する制御処理部と、前記設定電流を小さくする
ように前記分圧回路の分圧比を小さくしている状態から
前記起動信号がゲートに入力されて寄生容量に基づく遅
延時間後に、前記分圧比を大きくして前記設定電流を大
きくするように切替える電界効果トランジスタとを備え
たことを特徴とする請求項1記載の突入電流抑制回路。
3. The switching control section of the power factor correction section operates according to a voltage divider circuit that divides the sum of a detection voltage that has detected an output current and a reference voltage, and the start signal from the sequence control section. A control processing unit that starts and inputs the divided voltage of the voltage dividing circuit to control the on / off ratio of the switching transistor so that the current does not exceed the set current, and the set current is reduced. As described above, after the delay time based on the parasitic capacitance due to the activation signal being input from the state in which the voltage dividing ratio of the voltage dividing circuit is reduced, the voltage dividing ratio is increased and the setting current is increased. The inrush current suppressing circuit according to claim 1, further comprising a field effect transistor.
JP22662698A 1998-08-11 1998-08-11 Inrush current suppression circuit Expired - Fee Related JP3418822B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22662698A JP3418822B2 (en) 1998-08-11 1998-08-11 Inrush current suppression circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22662698A JP3418822B2 (en) 1998-08-11 1998-08-11 Inrush current suppression circuit

Publications (2)

Publication Number Publication Date
JP2000060127A JP2000060127A (en) 2000-02-25
JP3418822B2 true JP3418822B2 (en) 2003-06-23

Family

ID=16848154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22662698A Expired - Fee Related JP3418822B2 (en) 1998-08-11 1998-08-11 Inrush current suppression circuit

Country Status (1)

Country Link
JP (1) JP3418822B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108809120A (en) * 2017-05-01 2018-11-13 发那科株式会社 Converter apparatus

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4497982B2 (en) * 2004-03-31 2010-07-07 三菱電機株式会社 Power circuit
KR100946348B1 (en) 2008-01-18 2010-03-09 엘지이노텍 주식회사 Power factor correction of power supply
JP6522568B2 (en) * 2016-10-17 2019-05-29 コーセル株式会社 Switching power supply device and control method thereof
US10254812B1 (en) * 2017-12-13 2019-04-09 Cypress Semiconductor Corporation Low inrush circuit for power up and deep power down exit
JP7075447B2 (en) * 2020-07-15 2022-05-25 株式会社三社電機製作所 Parallel operation power supply
CN115864814B (en) * 2023-02-27 2023-05-30 阳光电源股份有限公司 Soft start circuit and power conversion equipment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108809120A (en) * 2017-05-01 2018-11-13 发那科株式会社 Converter apparatus
US10516344B2 (en) 2017-05-01 2019-12-24 Fanuc Corporation Convertor apparatus configured to optimize initial charging time of DC link capacitor

Also Published As

Publication number Publication date
JP2000060127A (en) 2000-02-25

Similar Documents

Publication Publication Date Title
KR100796890B1 (en) Switching power source device
JP2710615B2 (en) Control circuit
US5282126A (en) Start circuit for a switched mode power supply
US6194885B1 (en) Boosting active filter system and controller for boosting active filter
US20060274468A1 (en) Active inrush current control using a relay for AC to DC converters
US20030035311A1 (en) Method and apparatus for active inrush current control for AC to DC converters
JPH06153512A (en) Power supply device
JP3418822B2 (en) Inrush current suppression circuit
US7095631B2 (en) Switching power converter
JP5395571B2 (en) DC power supply
US5828562A (en) Double discharge circuit for improving the power factor
US20040095786A1 (en) Startup apparatus and method for power converters
JP2801621B2 (en) Power supply device by PWM control
JPH0564432A (en) Power source
JP3887750B2 (en) Inrush current prevention circuit
JP3141675B2 (en) Switching power supply
JPH1132480A (en) Switching type dc power supply device
JP3490049B2 (en) Switching power supply
JPS6215023B2 (en)
JP3011225B2 (en) DC power supply
JP7115388B2 (en) BOOST CHOPPER CIRCUIT, DC POWER SUPPLY AND BOOST METHOD
JP2001211650A (en) Power supply unit
JP3215273B2 (en) Switching power supply
JPH0534799B2 (en)
JP3456833B2 (en) Switching power supply

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees