JP3417755B2 - 半導体増幅器 - Google Patents
半導体増幅器Info
- Publication number
- JP3417755B2 JP3417755B2 JP05603796A JP5603796A JP3417755B2 JP 3417755 B2 JP3417755 B2 JP 3417755B2 JP 05603796 A JP05603796 A JP 05603796A JP 5603796 A JP5603796 A JP 5603796A JP 3417755 B2 JP3417755 B2 JP 3417755B2
- Authority
- JP
- Japan
- Prior art keywords
- mesfet
- source
- voltage
- gate
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 239000010410 layer Substances 0.000 description 24
- 230000007423 decrease Effects 0.000 description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
- H03F3/1935—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ソース接地型ＭＥ
ＳＦＥＴを増幅素子として用いた半導体増幅器に係わ
り、特にＭＥＳＦＥＴを単一電源動作の下で駆動するよ
うにした半導体増幅器に関する。
ＳＦＥＴを増幅素子として用いた半導体増幅器に係わ
り、特にＭＥＳＦＥＴを単一電源動作の下で駆動するよ
うにした半導体増幅器に関する。
【０００２】
【従来の技術】近年、携帯電話の小型化，デジタル化，
準マイクロ波帯への移行などに伴い、低電圧で動作する
高周波用半導体増幅器の需要が高まっている。この種の
半導体増幅器では、高周波増幅に対応するため一般に、
増幅素子としてＧａＡｓＭＥＳＦＥＴを初めとする化合
物半導体素子が多用されている。
準マイクロ波帯への移行などに伴い、低電圧で動作する
高周波用半導体増幅器の需要が高まっている。この種の
半導体増幅器では、高周波増幅に対応するため一般に、
増幅素子としてＧａＡｓＭＥＳＦＥＴを初めとする化合
物半導体素子が多用されている。
【０００３】さて、一般にＧａＡｓＭＥＳＦＥＴを使用
する場合、ドレインに正電圧、ゲートに負電圧を印加す
る２電源駆動の電力増幅器として設計することが多い。
この場合、システム全体で見ると、負電源供給回路など
による素子数の増加、回路構成の複雑化などの問題が生
じる。このため、ＧａＡｓＭＥＳＦＥＴを用いつつ、ゲ
ートバイアスの外部供給を必要としない単一電源動作を
可能とする電力増幅器の開発が望まれている。
する場合、ドレインに正電圧、ゲートに負電圧を印加す
る２電源駆動の電力増幅器として設計することが多い。
この場合、システム全体で見ると、負電源供給回路など
による素子数の増加、回路構成の複雑化などの問題が生
じる。このため、ＧａＡｓＭＥＳＦＥＴを用いつつ、ゲ
ートバイアスの外部供給を必要としない単一電源動作を
可能とする電力増幅器の開発が望まれている。
【０００４】また、π／４シフトＱＰＳＫ信号などの位
相変調波を入力信号として用いる場合、増幅素子の線形
性が重要となる。そこで、増幅素子の動作点としては、
Ａ級及びＡＢ級動作が必要と考えられてきた。
相変調波を入力信号として用いる場合、増幅素子の線形
性が重要となる。そこで、増幅素子の動作点としては、
Ａ級及びＡＢ級動作が必要と考えられてきた。
【０００５】このような状況を考慮した電力増幅器とし
て、ソース接地型ＭＥＳＦＥＴを用い、ゲート電位を０
Ｖとして単一電源駆動でＡ級動作を行う電力増幅器が既
に発表されている（Jpn.J.Appl.Phys.Vol.33(1994)pp.7
67-770）。
て、ソース接地型ＭＥＳＦＥＴを用い、ゲート電位を０
Ｖとして単一電源駆動でＡ級動作を行う電力増幅器が既
に発表されている（Jpn.J.Appl.Phys.Vol.33(1994)pp.7
67-770）。
【０００６】しかしながら、この種の電力増幅器では、
ゲートバイアスを０ＶにしてＡ級動作を行うために、し
きい値電圧を−０．５Ｖ〜−０．６Ｖと深く設定してい
る。このため、十分な出力電力は確保できるものの、消
費電流が大きくなり、高い効率が得られないという問題
があった。
ゲートバイアスを０ＶにしてＡ級動作を行うために、し
きい値電圧を−０．５Ｖ〜−０．６Ｖと深く設定してい
る。このため、十分な出力電力は確保できるものの、消
費電流が大きくなり、高い効率が得られないという問題
があった。
【０００７】
【発明が解決しようとする課題】このように従来、Ｇａ
ＡｓＭＥＳＦＥＴなどを用いた半導体増幅器において
は、ＭＥＳＦＥＴを単一電源駆動させると消費電流が大
きくなり、低消費電力化及び高効率化をはかることは困
難であった。
ＡｓＭＥＳＦＥＴなどを用いた半導体増幅器において
は、ＭＥＳＦＥＴを単一電源駆動させると消費電流が大
きくなり、低消費電力化及び高効率化をはかることは困
難であった。
【０００８】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、ＭＥＳＦＥＴを単一電
源駆動させることができ、かつ十分な出力電力を確保し
つつ、より高い効率が得られる半導体増幅器を提供する
ことにある。
ので、その目的とするところは、ＭＥＳＦＥＴを単一電
源駆動させることができ、かつ十分な出力電力を確保し
つつ、より高い効率が得られる半導体増幅器を提供する
ことにある。
【０００９】
（構成）
上記課題を解決するために本発明は、次のような構成を
採用している。
採用している。
【００１０】即ち本発明は、低電圧で動作する高周波用
の半導体増幅器において、増幅素子として動作するソー
ス接地型ＭＥＳＦＥＴと、このＭＥＳＦＥＴを単一電源
動作の下で駆動させるべく、前記ＭＥＳＦＥＴのゲート
・ソース間に所定のバイアス電圧Ｖgsを与える自己バイ
アス発生回路とを具備し、前記バイアス電圧Ｖgsを−
０．４Ｖから−０．２Ｖの範囲に設定し、前記ＭＥＳＦ
ＥＴのしきい値電圧Ｖthとゲート・ソース間のバイアス
電圧Ｖgsとの差Ｖth−Ｖgsを−０．７Ｖから−０．２Ｖ
の範囲に設定してなることを特徴とする。
の半導体増幅器において、増幅素子として動作するソー
ス接地型ＭＥＳＦＥＴと、このＭＥＳＦＥＴを単一電源
動作の下で駆動させるべく、前記ＭＥＳＦＥＴのゲート
・ソース間に所定のバイアス電圧Ｖgsを与える自己バイ
アス発生回路とを具備し、前記バイアス電圧Ｖgsを−
０．４Ｖから−０．２Ｖの範囲に設定し、前記ＭＥＳＦ
ＥＴのしきい値電圧Ｖthとゲート・ソース間のバイアス
電圧Ｖgsとの差Ｖth−Ｖgsを−０．７Ｖから−０．２Ｖ
の範囲に設定してなることを特徴とする。
【００１１】ここで、本発明の望ましい実施態様として
は、次のものがあげられる。 (1) ＭＥＳＦＥＴを構成する半導体はＧａＡｓであるこ
と。 (2) 自己バイアス発生回路は、ＭＥＳＦＥＴのソースと
接地端との間に挿入された受動素子で構成されること。 (3) ＭＥＳＦＥＴのゲート・ソース間のバイアス電圧Ｖ
gsを−０．３Ｖ近傍に設定し、ＭＥＳＦＥＴのしきい値
電圧Ｖthを−１Ｖから−０．５Ｖの範囲に設定するこ
と。 （作用）ソース 接地型ＭＥＳＦＥＴをゲートバイアス０Ｖとした
単一電源動作させた場合、一般に各出力特性のしきい値
電圧依存性は図１のようになる。このとき、しきい値電
圧とは、ＭＥＳＦＥＴを５極管領域で動作させたとき、
ゲートバイアスの印加によって生じた空乏層が動作層の
下端に達し、動作層を移動するキャリアを遮る状態にな
ったときのゲートバイアス値をもって定義する。
は、次のものがあげられる。 (1) ＭＥＳＦＥＴを構成する半導体はＧａＡｓであるこ
と。 (2) 自己バイアス発生回路は、ＭＥＳＦＥＴのソースと
接地端との間に挿入された受動素子で構成されること。 (3) ＭＥＳＦＥＴのゲート・ソース間のバイアス電圧Ｖ
gsを−０．３Ｖ近傍に設定し、ＭＥＳＦＥＴのしきい値
電圧Ｖthを−１Ｖから−０．５Ｖの範囲に設定するこ
と。 （作用）ソース 接地型ＭＥＳＦＥＴをゲートバイアス０Ｖとした
単一電源動作させた場合、一般に各出力特性のしきい値
電圧依存性は図１のようになる。このとき、しきい値電
圧とは、ＭＥＳＦＥＴを５極管領域で動作させたとき、
ゲートバイアスの印加によって生じた空乏層が動作層の
下端に達し、動作層を移動するキャリアを遮る状態にな
ったときのゲートバイアス値をもって定義する。
【００１２】実際には、飽和電流領域のドレイン電圧を
加えたときのゲート電圧を横軸に、ドレイン電流の平方
根を縦軸にプロットしたグラフにおいて、グラフの直線
領域の外挿線と横軸との交点のゲート電圧値をしきい値
電圧と定めた。このようにして求めたしきい値電圧の値
は、上記の定義で求められたしきい値電圧の値と同等な
値が得られる。
加えたときのゲート電圧を横軸に、ドレイン電流の平方
根を縦軸にプロットしたグラフにおいて、グラフの直線
領域の外挿線と横軸との交点のゲート電圧値をしきい値
電圧と定めた。このようにして求めたしきい値電圧の値
は、上記の定義で求められたしきい値電圧の値と同等な
値が得られる。
【００１３】まず、出力電力に関しては、しきい値電圧
が深くなるに従い出力電圧振幅が大きく取れるため出力
電力も増加するが（領域Ｂ）、ある程度しきい値電圧が
深くなると、順方向ゲート耐圧を支配するショットキー
障壁電位により出力電圧振幅が制限されるため、出力電
力は飽和する（領域Ａ）。逆に、しきい値電圧を浅くし
ていくと、出力電圧振幅が小さくなる上に、しきい値電
圧近傍の非線形領域に動作領域がかかっていくため歪み
やすくなり、出力電力の減少がより顕著になる（領域
Ｃ）。
が深くなるに従い出力電圧振幅が大きく取れるため出力
電力も増加するが（領域Ｂ）、ある程度しきい値電圧が
深くなると、順方向ゲート耐圧を支配するショットキー
障壁電位により出力電圧振幅が制限されるため、出力電
力は飽和する（領域Ａ）。逆に、しきい値電圧を浅くし
ていくと、出力電圧振幅が小さくなる上に、しきい値電
圧近傍の非線形領域に動作領域がかかっていくため歪み
やすくなり、出力電力の減少がより顕著になる（領域
Ｃ）。
【００１４】次に、消費電流に関しては、しきい値電圧
が浅くなるほどに単調に増加する。この結果、しきい値
電圧が浅くなるほど消費電流の減少により、出力電力が
飽和しているから、効率は増加する（領域Ａ）。しか
し、出力電力がしきい値電圧と共に減少する領域（領域
Ｂ）では、出力電力の減少による効果とこの消費電流の
減少による効果とが相殺されてしまうため、効率の上昇
は飽和する。さらに、しきい値電圧が浅くなると（領域
Ｃ）、出力電力の減少が顕著となるため、効率は低下し
始める。
が浅くなるほどに単調に増加する。この結果、しきい値
電圧が浅くなるほど消費電流の減少により、出力電力が
飽和しているから、効率は増加する（領域Ａ）。しか
し、出力電力がしきい値電圧と共に減少する領域（領域
Ｂ）では、出力電力の減少による効果とこの消費電流の
減少による効果とが相殺されてしまうため、効率の上昇
は飽和する。さらに、しきい値電圧が浅くなると（領域
Ｃ）、出力電力の減少が顕著となるため、効率は低下し
始める。
【００１５】これにより、効率はしきい値電圧に対して
上に凸の特性を示し、なおかつ凸部はある範囲の飽和領
域Ｂを持つ。この飽和領域Ｂは、ＧａＡｓＭＥＳＦＥＴ
であれば、イオン注入領域の対称，非対称，及びセルフ
アライン，リセス等の構造を問わず、ほぼ−０．５Ｖ〜
０Ｖの領域となる。そしてこの領域では、２０％以上の
効率が得られ最大で２３％であり、前述したソース接地
型ＭＥＳＦＥＴの従来例よりも格段に大きい値であっ
た。また、出力電力は従来例よりは若干低くなるものの
十分大きい範囲であった。
上に凸の特性を示し、なおかつ凸部はある範囲の飽和領
域Ｂを持つ。この飽和領域Ｂは、ＧａＡｓＭＥＳＦＥＴ
であれば、イオン注入領域の対称，非対称，及びセルフ
アライン，リセス等の構造を問わず、ほぼ−０．５Ｖ〜
０Ｖの領域となる。そしてこの領域では、２０％以上の
効率が得られ最大で２３％であり、前述したソース接地
型ＭＥＳＦＥＴの従来例よりも格段に大きい値であっ
た。また、出力電力は従来例よりは若干低くなるものの
十分大きい範囲であった。
【００１６】なお、プロセス条件によっては、複数のト
ランジスタ間でしきい値電圧がばらつくことがある。本
発明者らがしきい値電圧のばらつきを調べたところ、図
２に示すように、しきい値電圧が−０．５Ｖでは約０．
９５Ｖ、０Ｖでは０．０４Ｖのばらつきが認められた。
このようなばらつきが生じても常に飽和領域Ｂとなるた
めには、しきい値電圧を−０．４Ｖ〜−０．０４Ｖに設
定すればよい。
ランジスタ間でしきい値電圧がばらつくことがある。本
発明者らがしきい値電圧のばらつきを調べたところ、図
２に示すように、しきい値電圧が−０．５Ｖでは約０．
９５Ｖ、０Ｖでは０．０４Ｖのばらつきが認められた。
このようなばらつきが生じても常に飽和領域Ｂとなるた
めには、しきい値電圧を−０．４Ｖ〜−０．０４Ｖに設
定すればよい。
【００１７】本発明においては、単一電源動作でありな
がらゲートバイアスをかけることにより、効率をより高
めることができる。前述したようにゲートバイアスＶgs
を０Ｖ固定として効率を調べた場合に比して、ゲートバ
イアスＶgsを順次可変し、それぞれにおけるしきい値Ｖ
thと効率との関係を調べたところ違った結果が得られ
た。
がらゲートバイアスをかけることにより、効率をより高
めることができる。前述したようにゲートバイアスＶgs
を０Ｖ固定として効率を調べた場合に比して、ゲートバ
イアスＶgsを順次可変し、それぞれにおけるしきい値Ｖ
thと効率との関係を調べたところ違った結果が得られ
た。
【００１８】これを、図３に示すように（Ｖth−Ｖgs）
で規格化してみると、Ｖgs＝０Ｖの場合とＶgsを印加し
た場合では、後者の方が効率が良くなった。具体的に
は、ゲートバイアスＶgsを印加することにより全領域で
効率が高くなり、特に（Ｖth−Ｖgs）が−０．７Ｖから
−０．２Ｖの範囲で高い効率が得られた。これは、負荷
線がかかるところのニー電圧が異なることによる。その
ため、高効率の電力増幅器を得るためには、しきい値電
圧を深くし、負のゲートバイアスを印加する方がよい。
で規格化してみると、Ｖgs＝０Ｖの場合とＶgsを印加し
た場合では、後者の方が効率が良くなった。具体的に
は、ゲートバイアスＶgsを印加することにより全領域で
効率が高くなり、特に（Ｖth−Ｖgs）が−０．７Ｖから
−０．２Ｖの範囲で高い効率が得られた。これは、負荷
線がかかるところのニー電圧が異なることによる。その
ため、高効率の電力増幅器を得るためには、しきい値電
圧を深くし、負のゲートバイアスを印加する方がよい。
【００１９】単一電源動作を行うためには、上記のゲー
トバイアスＶgsを内部で発生させればよい。このとき、
ＦＥＴのソースとグランドの電圧降下ΔＶs を利用する
が、この値ΔＶs の大きさにより図４に示すように効率
が変化する。即ち、ΔＶs が大きくなるほど効率は高く
なるが、ΔＶs が大きくなり過ぎるとソース・ドレイン
間の電圧が低下し、逆に効率の低下を招く。図４中の破
線Ａはゲート電圧が０Ｖに近付くことによる効率の低下
を表し、ΔＶs ＝０Ｖのときが最大効率である。破線Ｂ
はソース・ドレイン間の電圧降下による効率の低下を表
している。
トバイアスＶgsを内部で発生させればよい。このとき、
ＦＥＴのソースとグランドの電圧降下ΔＶs を利用する
が、この値ΔＶs の大きさにより図４に示すように効率
が変化する。即ち、ΔＶs が大きくなるほど効率は高く
なるが、ΔＶs が大きくなり過ぎるとソース・ドレイン
間の電圧が低下し、逆に効率の低下を招く。図４中の破
線Ａはゲート電圧が０Ｖに近付くことによる効率の低下
を表し、ΔＶs ＝０Ｖのときが最大効率である。破線Ｂ
はソース・ドレイン間の電圧降下による効率の低下を表
している。
【００２０】上記の結果から、ΔＶs は０．２Ｖ〜０．
４Ｖが適しており、特に０．３Ｖ近傍が最適であった。
この電圧降下は、ＦＥＴのソース・ゲート間電圧に相当
することから、実効的にゲートに負のバイアスが印加さ
れることになる。つまり、ΔＶs が０．３ＶのときＶgs
は−０．３Ｖとなり、このときＭＥＳＦＥＴのしきい値
としては−１．０Ｖ〜−０．５Ｖの範囲が望ましいこと
になる。また、前記したようなプロセス条件によるしき
い値電圧のばらつきを考慮すると、−０．９Ｖから−
０．５４Ｖの範囲が望ましいことになる。
４Ｖが適しており、特に０．３Ｖ近傍が最適であった。
この電圧降下は、ＦＥＴのソース・ゲート間電圧に相当
することから、実効的にゲートに負のバイアスが印加さ
れることになる。つまり、ΔＶs が０．３ＶのときＶgs
は−０．３Ｖとなり、このときＭＥＳＦＥＴのしきい値
としては−１．０Ｖ〜−０．５Ｖの範囲が望ましいこと
になる。また、前記したようなプロセス条件によるしき
い値電圧のばらつきを考慮すると、−０．９Ｖから−
０．５４Ｖの範囲が望ましいことになる。
【００２１】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。 （実施形態１）図５は、本発明の第１の実施形態に係わ
るＧａＡｓパワーＭＥＳＦＥＴの素子構造を示す断面図
である。図中４１は半絶縁性ＧａＡｓ基板であり、この
基板４１の表面層に動作層となるｎ層４２を形成し、そ
の下部にイオン注入法により埋込みｐ層４３を形成す
る。ここで、しきい値電圧の異なる複数種のＧａＡｓパ
ワーＭＥＳＦＥＴを作成するために、複数枚の基板４１
を用意し、ｎ層４２へのＳｉの注入量をそれぞれ調整し
た。
参照して説明する。 （実施形態１）図５は、本発明の第１の実施形態に係わ
るＧａＡｓパワーＭＥＳＦＥＴの素子構造を示す断面図
である。図中４１は半絶縁性ＧａＡｓ基板であり、この
基板４１の表面層に動作層となるｎ層４２を形成し、そ
の下部にイオン注入法により埋込みｐ層４３を形成す
る。ここで、しきい値電圧の異なる複数種のＧａＡｓパ
ワーＭＥＳＦＥＴを作成するために、複数枚の基板４１
を用意し、ｎ層４２へのＳｉの注入量をそれぞれ調整し
た。
【００２２】次いで、ＷＮｘ／Ｗからなる耐熱性積層ゲ
ート４４を形成した後、これをマスクとしてイオン注入
を行い、セルフアラインでソース側中間濃度層４５を形
成する。続いて、絶縁膜の堆積，エッチバックにより側
壁絶縁膜４９を形成した後、これをマスクとしてイオン
注入を行い、セルフアラインでソース・ドレイン拡散層
４６，４７を形成する。その後、ソース拡散層４６上に
ソース電極４６ａを形成し、さらにドレイン拡散層４７
上にドレイン電極４７ａを形成する。
ート４４を形成した後、これをマスクとしてイオン注入
を行い、セルフアラインでソース側中間濃度層４５を形
成する。続いて、絶縁膜の堆積，エッチバックにより側
壁絶縁膜４９を形成した後、これをマスクとしてイオン
注入を行い、セルフアラインでソース・ドレイン拡散層
４６，４７を形成する。その後、ソース拡散層４６上に
ソース電極４６ａを形成し、さらにドレイン拡散層４７
上にドレイン電極４７ａを形成する。
【００２３】なお、本実施形態のＭＥＳＦＥＴに関して
は、耐圧向上のためドレイン側に中間濃度層を形成しな
い非対称構造を採用している。各層のイオン注入条件
は、次のように設定した。埋込みｐ層４３は、ｐ型不純
物としてＭｇを注入し、その注入エネルギー及び注入ド
ーズ量はそれぞれ１８０ｋｅＶ，２．０×１０12ｃｍ-2
であった。中間濃度層４５及びソース・ドレイン拡散層
４６，４７は、ｎ型不純物としてＳｉを注入し、それぞ
れの注入エネルギー，ドーズ量は１１０ｋｅＶ，１．３
×１０13ｃｍ-2及び１３５ｋｅＶ，６．０×１０13ｃｍ
-2であった。
は、耐圧向上のためドレイン側に中間濃度層を形成しな
い非対称構造を採用している。各層のイオン注入条件
は、次のように設定した。埋込みｐ層４３は、ｐ型不純
物としてＭｇを注入し、その注入エネルギー及び注入ド
ーズ量はそれぞれ１８０ｋｅＶ，２．０×１０12ｃｍ-2
であった。中間濃度層４５及びソース・ドレイン拡散層
４６，４７は、ｎ型不純物としてＳｉを注入し、それぞ
れの注入エネルギー，ドーズ量は１１０ｋｅＶ，１．３
×１０13ｃｍ-2及び１３５ｋｅＶ，６．０×１０13ｃｍ
-2であった。
【００２４】動作層４２は、ｎ型不純物としてＳｉを注
入し、注入エネルギーは２５ｋｅＶであるが、所望とす
るしきい値電圧によってその注入ドーズ量は異なり、例
えば本実施形態では、１．０×１０13ｃｍ-2から２．７
×１０12ｃｍ-2まで変化させてある。例えばＶth＝−
０．５〜０Ｖでは９．１×１０12〜６．５×１０12ｃｍ
-2である。
入し、注入エネルギーは２５ｋｅＶであるが、所望とす
るしきい値電圧によってその注入ドーズ量は異なり、例
えば本実施形態では、１．０×１０13ｃｍ-2から２．７
×１０12ｃｍ-2まで変化させてある。例えばＶth＝−
０．５〜０Ｖでは９．１×１０12〜６．５×１０12ｃｍ
-2である。
【００２５】図６は、上記複数種のしきい値電圧の異な
るＭＥＳＦＥＴを増幅素子として用いた半導体増幅器に
おいて、周波数１．９ＧＨｚの正弦波入力に対する高周
波出力特性を求め、そのしきい値電圧依存性を調べたも
のである。ここで、ＭＥＳＦＥＴはソース接地とし、ド
レイン電圧２．７Ｖ、ゲート電圧０Ｖなるバイアスポイ
ントで単一電源動作をさせている。
るＭＥＳＦＥＴを増幅素子として用いた半導体増幅器に
おいて、周波数１．９ＧＨｚの正弦波入力に対する高周
波出力特性を求め、そのしきい値電圧依存性を調べたも
のである。ここで、ＭＥＳＦＥＴはソース接地とし、ド
レイン電圧２．７Ｖ、ゲート電圧０Ｖなるバイアスポイ
ントで単一電源動作をさせている。
【００２６】図中５１は出力電力特性曲線を表し、５２
は効率特性曲線を表す。しきい値電圧Ｖthに対して、出
力電力はおよそＶth＝−０．５Ｖを境に、それ以下の範
囲でほぼ一定、それ以上の範囲で単調減少を示す。ま
た、効率に関してはしきい値電圧と共に、Ｖth＝−０．
５Ｖ以上で増加し、Ｖth＝−０．５Ｖ〜０Ｖの範囲でほ
ぼ一定になった後、Ｖth＝０Ｖ以上で減少傾向に転じ
る。これらのことから、大幅な出力電力の減少なしに、
高い効率を維持するためには、しきい値電圧をＶth＝−
０．５Ｖ〜０Ｖの範囲に設定する必要があることが分か
る。
は効率特性曲線を表す。しきい値電圧Ｖthに対して、出
力電力はおよそＶth＝−０．５Ｖを境に、それ以下の範
囲でほぼ一定、それ以上の範囲で単調減少を示す。ま
た、効率に関してはしきい値電圧と共に、Ｖth＝−０．
５Ｖ以上で増加し、Ｖth＝−０．５Ｖ〜０Ｖの範囲でほ
ぼ一定になった後、Ｖth＝０Ｖ以上で減少傾向に転じ
る。これらのことから、大幅な出力電力の減少なしに、
高い効率を維持するためには、しきい値電圧をＶth＝−
０．５Ｖ〜０Ｖの範囲に設定する必要があることが分か
る。
【００２７】図７は、本実施形態に係わる線形電力増幅
器の回路構成を示す図である。この回路は、入力整合回
路６１と出力整合回路６２を備える電力増幅器であり、
Ｑで示すＭＥＳＦＥＴはソース接地型となっている。Ｑ
のソースは接地され、ドレインと電源Ｖddとの間にはイ
ンダクタＬが挿入されている。入力整合回路６１は例え
ばインダクタ，キャパシタ等の受動素子で構成され、出
力整合回路６２も同様に構成されている。また、図中の
Ｃi は入力コンデンサ、Ｃo は出力コンデンサ、Ｒi は
ＦＥＴの動作を安定させるための安定化抵抗を示してい
る。
器の回路構成を示す図である。この回路は、入力整合回
路６１と出力整合回路６２を備える電力増幅器であり、
Ｑで示すＭＥＳＦＥＴはソース接地型となっている。Ｑ
のソースは接地され、ドレインと電源Ｖddとの間にはイ
ンダクタＬが挿入されている。入力整合回路６１は例え
ばインダクタ，キャパシタ等の受動素子で構成され、出
力整合回路６２も同様に構成されている。また、図中の
Ｃi は入力コンデンサ、Ｃo は出力コンデンサ、Ｒi は
ＦＥＴの動作を安定させるための安定化抵抗を示してい
る。
【００２８】このように本実施形態によれば、増幅素子
として用い、かつゲートバイアスを０Ｖとした単一電源
動作の下で使用するソース接地型ＭＥＳＦＥＴにおい
て、そのゲートしきい値電圧Ｖthを−０．５Ｖから０Ｖ
の範囲に設定することにより、十分な出力電力を確保し
つつ、より高い効率が得られる。また、単一電源動作で
あることから、負電源供給回路などによる素子数の増
加、回路構成の複雑化などの問題が生じることもなく、
その有用性は絶大である。
として用い、かつゲートバイアスを０Ｖとした単一電源
動作の下で使用するソース接地型ＭＥＳＦＥＴにおい
て、そのゲートしきい値電圧Ｖthを−０．５Ｖから０Ｖ
の範囲に設定することにより、十分な出力電力を確保し
つつ、より高い効率が得られる。また、単一電源動作で
あることから、負電源供給回路などによる素子数の増
加、回路構成の複雑化などの問題が生じることもなく、
その有用性は絶大である。
【００２９】なお、本実施形態では、ドレイン側に中間
濃度層を形成しない非対称構造を採用しているが、本発
明はこれに限るものではなく、例えば通常のＬＤＤ構造
であっても構わない。また、本実施形態では、耐熱性ゲ
ート材料を使用したセルフアライン構造を採用している
が、同様にして、これに限るものではなく、通常のリセ
ス構造を用いたＭＥＳＦＥＴにおいても適用可能であ
る。 （実施形態２）図８は、本発明の第２の実施形態に係わ
る線形電力増幅器の回路構成を示す図である。この回路
は、入力整合回路６１と出力整合回路６２を備える電力
増幅器であり、Ｑで示すＭＥＳＦＥＴはソース接地型と
なっている。ＭＥＳＦＥＴの素子構造は、例えば前記図
１に示すようになっている。Ｑのソースと接地端との間
には、自己バイアスΔＶs を与えるための抵抗Ｒs （イ
ンピーダンス素子）が挿入され、ドレインと電源Ｖddと
の間にはインダクタＬが挿入されている。
濃度層を形成しない非対称構造を採用しているが、本発
明はこれに限るものではなく、例えば通常のＬＤＤ構造
であっても構わない。また、本実施形態では、耐熱性ゲ
ート材料を使用したセルフアライン構造を採用している
が、同様にして、これに限るものではなく、通常のリセ
ス構造を用いたＭＥＳＦＥＴにおいても適用可能であ
る。 （実施形態２）図８は、本発明の第２の実施形態に係わ
る線形電力増幅器の回路構成を示す図である。この回路
は、入力整合回路６１と出力整合回路６２を備える電力
増幅器であり、Ｑで示すＭＥＳＦＥＴはソース接地型と
なっている。ＭＥＳＦＥＴの素子構造は、例えば前記図
１に示すようになっている。Ｑのソースと接地端との間
には、自己バイアスΔＶs を与えるための抵抗Ｒs （イ
ンピーダンス素子）が挿入され、ドレインと電源Ｖddと
の間にはインダクタＬが挿入されている。
【００３０】なお、入力整合回路６１は例えばインダク
タ，キャパシタ等の受動素子で構成され、出力整合回路
６２も同様に構成されている。また、図中のＣi は入力
コンデンサ、Ｃo は出力コンデンサ、Ｒi は入力抵抗、
Ｃs はバイパスコンデンサを示している。
タ，キャパシタ等の受動素子で構成され、出力整合回路
６２も同様に構成されている。また、図中のＣi は入力
コンデンサ、Ｃo は出力コンデンサ、Ｒi は入力抵抗、
Ｃs はバイパスコンデンサを示している。
【００３１】このような構成において、電源電圧Ｖddが
３Ｖ以下の場合は、自己バイアスΔＶs を大きくすると
先に説明したようにＭＥＳＦＥＴのソース・ドレイン間
電圧が低くなり、所望の出力電力が得られなくなる。そ
のため、今回はΔＶs ＝０．３Ｖとした。このとき、ゲ
ート・ソース間のバイアス電圧Ｖgsは−０．３Ｖであ
る。
３Ｖ以下の場合は、自己バイアスΔＶs を大きくすると
先に説明したようにＭＥＳＦＥＴのソース・ドレイン間
電圧が低くなり、所望の出力電力が得られなくなる。そ
のため、今回はΔＶs ＝０．３Ｖとした。このとき、ゲ
ート・ソース間のバイアス電圧Ｖgsは−０．３Ｖであ
る。
【００３２】Ｖdd＝３Ｖ，ΔＶS ＝０．３Ｖの場合のＭ
ＥＳＦＥＴのしきい値Ｖthと効率との関係を図９に示
す。ＭＥＳＦＥＴのしきい値電圧としては、−１Ｖから
−０．５Ｖの範囲が最も最適であり、特に−０．８Ｖで
効率にピークを持つ。また、この範囲では３０％以上の
効率が得られている。
ＥＳＦＥＴのしきい値Ｖthと効率との関係を図９に示
す。ＭＥＳＦＥＴのしきい値電圧としては、−１Ｖから
−０．５Ｖの範囲が最も最適であり、特に−０．８Ｖで
効率にピークを持つ。また、この範囲では３０％以上の
効率が得られている。
【００３３】このように本実施形態では、自己バイアス
回路の採用により、第１の実施形態よりも高い効率が得
られる。そしてこの場合、自己バイアス発生回路を必要
とする点で第１の実施形態よりは構成が若干複雑になる
が、単一電源動作が可能であることから２電源動作のも
のよりは構成は遥かに簡単である。
回路の採用により、第１の実施形態よりも高い効率が得
られる。そしてこの場合、自己バイアス発生回路を必要
とする点で第１の実施形態よりは構成が若干複雑になる
が、単一電源動作が可能であることから２電源動作のも
のよりは構成は遥かに簡単である。
【００３４】なお、本発明は上述した各実施形態に限定
されるものではない。実施形態では、ＧａＡｓＭＥＳＦ
ＥＴを電力増幅器として使用したが、これに限らず電圧
増幅器として使用する場合にも適用できる。さらに、Ｇ
ａＡｓＭＥＳＦＥＴの素子構造は前記図１に何等限定さ
れるものではなく、仕様に応じて適宜変更可能である。
また、ＧａＡｓＭＥＳＦＥＴに限らず、他の化合物半導
体を用いたＭＥＳＦＥＴに適用することも可能である。
その他、本発明の要旨を逸脱しない範囲で、種々変形し
て実施することができる。
されるものではない。実施形態では、ＧａＡｓＭＥＳＦ
ＥＴを電力増幅器として使用したが、これに限らず電圧
増幅器として使用する場合にも適用できる。さらに、Ｇ
ａＡｓＭＥＳＦＥＴの素子構造は前記図１に何等限定さ
れるものではなく、仕様に応じて適宜変更可能である。
また、ＧａＡｓＭＥＳＦＥＴに限らず、他の化合物半導
体を用いたＭＥＳＦＥＴに適用することも可能である。
その他、本発明の要旨を逸脱しない範囲で、種々変形し
て実施することができる。
【００３５】
【００３６】
【発明の効果】以上詳述したように本発明によれば、ソ
ース接地型ＭＥＳＦＥＴのしきい値電圧の最適化と自己
バイアス回路の採用によって、単一電源動作で十分な出
力電力を確保しつつ、より高い効率の半導体増幅器を実
現することが可能となる。
ース接地型ＭＥＳＦＥＴのしきい値電圧の最適化と自己
バイアス回路の採用によって、単一電源動作で十分な出
力電力を確保しつつ、より高い効率の半導体増幅器を実
現することが可能となる。
【図１】ソース接地型ＭＥＳＦＥＴでゲートバイアスを
０Ｖとした単一電源動作させた場合の、しきい値電圧と
効率及び出力電力との関係を示す図。
０Ｖとした単一電源動作させた場合の、しきい値電圧と
効率及び出力電力との関係を示す図。
【図２】プロセス条件等の違いによるによるしきい値電
圧のばらつきを示す図。
圧のばらつきを示す図。
【図３】ソース接地型ＭＥＳＦＥＴで単一電源動作させ
た場合の、（Ｖth−Ｖgs）と効率との関係を示す図。
た場合の、（Ｖth−Ｖgs）と効率との関係を示す図。
【図４】ソース接地型ＭＥＳＦＥＴにおけるソース電圧
と効率との関係を示す図。
と効率との関係を示す図。
【図５】第１の実施形態に係わるＧａＡｓパワーＭＥＳ
ＦＥＴの素子構造を示す断面図。
ＦＥＴの素子構造を示す断面図。
【図６】第１の実施形態におけるしきい値電圧に対する
出力特性を示す図。
出力特性を示す図。
【図７】第１の実施形態に係わる線形電力増幅器の回路
構成を示す図。
構成を示す図。
【図８】第２の実施形態に係わる線形電力増幅器の回路
構成を示す図。
構成を示す図。
【図９】第２の実施形態におけるしきい値Ｖthと効率と
の関係を示す図。
の関係を示す図。
Ａ…出力電力が飽和している領域
Ｂ…効率が飽和している領域
Ｃ…出力電力，効率共に減少する領域
４１…半絶縁性ＧａＡｓ基板
４２…埋込みｐ層
４３…動作層
４４…ＷＮｘ／Ｗ積層ゲート
４５…ソース側中間濃度層
４６…ドレイン拡散層
４７…ソース拡散層
５１…出力電力特性曲線
５２…効率特性曲線
フロントページの続き
(56)参考文献 特開 平６−224647（ＪＰ，Ａ)
特開 平６−97204（ＪＰ，Ａ)
特開 平２−82716（ＪＰ，Ａ)
特開 平４−373134（ＪＰ，Ａ)
特開 平４−61351（ＪＰ，Ａ)
特開 昭56−73911（ＪＰ，Ａ)
特開 平５−183161（ＪＰ，Ａ)
Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ
ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃ
ｓ，日本，1994年 １月30日，Ｖｏｌ.
33，Ｎｏ．１Ｂ，ｐ．767−770
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/338
H01L 29/812
H01L 27/095
H01L 27/06
H01L 21/8232
H03F 3/193
Claims (4)
- 【請求項１】増幅素子として動作するソース接地型ＭＥ
ＳＦＥＴと、このＭＥＳＦＥＴを単一電源動作の下で駆
動させるべく、前記ＭＥＳＦＥＴのゲート・ソース間に
所定のバイアス電圧Ｖgsを与える自己バイアス発生回路
とを具備し、前記バイアス電圧Ｖgsを−０．４Ｖから−０．２Ｖの範
囲に設定し、 前記ＭＥＳＦＥＴのしきい値電圧Ｖthとゲ
ート・ソース間のバイアス電圧Ｖgsとの差Ｖth−Ｖgsを
−０．７Ｖから−０．２Ｖの範囲に設定してなることを
特徴とする半導体増幅器。 - 【請求項２】前記自己バイアス発生回路は、前記ＭＥＳ
ＦＥＴのソースと接地端との間に挿入された受動素子で
構成されることを特徴とする請求項１記載の半導体増幅
器。 - 【請求項３】前記ＭＥＳＦＥＴを構成する半導体はＧａ
Ａｓであることを特徴とする請求項１記載の半導体増幅
器。 - 【請求項４】ソース接地型ＭＥＳＦＥＴと、 前記ＭＥＳＦＥＴを単一電源により駆動する回路と、 前記ＭＥＳＦＥＴのソース・グランド間に生じる電圧降
下を利用して当該ＭＥＳＦＥＴのゲート・ソース間にバ
イアス電圧を発生させる自己バイアス発生回路とを具備
し、前記バイアス電圧を−０．４Ｖから−０．２Ｖの範囲に
設定し、 前記ＭＥＳＦＥＴのしきい値電圧と前記バイア
ス電圧との差を−０．７Ｖから−０．２Ｖの範囲に設定
してなることを特徴とする半導体増幅器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05603796A JP3417755B2 (ja) | 1995-03-22 | 1996-03-13 | 半導体増幅器 |
| US08/618,896 US5757235A (en) | 1995-03-22 | 1996-03-20 | Metal semiconductor field effect transistor of source-ground type |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-62488 | 1995-03-22 | ||
| JP6248895 | 1995-03-22 | ||
| JP05603796A JP3417755B2 (ja) | 1995-03-22 | 1996-03-13 | 半導体増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08321519A JPH08321519A (ja) | 1996-12-03 |
| JP3417755B2 true JP3417755B2 (ja) | 2003-06-16 |
Family
ID=26396950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05603796A Ceased JP3417755B2 (ja) | 1995-03-22 | 1996-03-13 | 半導体増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5757235A (ja) |
| JP (1) | JP3417755B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121840A (en) * | 1996-12-24 | 2000-09-19 | Murata Manufacturing Co., Ltd. | High-frequency amplifier |
| JPH11154837A (ja) * | 1997-09-18 | 1999-06-08 | Sanyo Electric Co Ltd | 半導体装置、半導体集積回路および高周波処理回路 |
| WO1999033172A1 (fr) * | 1997-12-22 | 1999-07-01 | Hitachi, Ltd. | Systeme d'amplification de puissance et terminal de communication radio mobile |
| US6861905B2 (en) * | 2000-05-08 | 2005-03-01 | Renesas Technology Corp. | Power amplifier system and mobile communication terminal device |
| US6678507B1 (en) * | 2000-08-31 | 2004-01-13 | Hitachi, Ltd. | Power amplifier system and mobile communication terminal device |
| TW503345B (en) * | 2001-03-26 | 2002-09-21 | Mediatec Inc | Power controller |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5374899A (en) * | 1993-11-10 | 1994-12-20 | Itt Corporation | Self biased power amplifier employing FETs |
-
1996
- 1996-03-13 JP JP05603796A patent/JP3417755B2/ja not_active Ceased
- 1996-03-20 US US08/618,896 patent/US5757235A/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，日本，１９９４年 １月３０日，Ｖｏｌ．３３，Ｎｏ．１Ｂ，ｐ．７６７−７７０ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08321519A (ja) | 1996-12-03 |
| US5757235A (en) | 1998-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5250826A (en) | Planar HBT-FET Device | |
| EP0561336B1 (en) | High-sensitivity, low-noise transistor amplifier | |
| JP3417755B2 (ja) | 半導体増幅器 | |
| US10284194B2 (en) | High gain load circuit for a differential pair using depletion mode transistors | |
| US6147556A (en) | Solid-state image sensor | |
| JP2001210657A (ja) | 半導体装置およびその製造方法 | |
| US6680496B1 (en) | Back-biasing to populate strained layer quantum wells | |
| JP2000349095A (ja) | 半導体素子およびその製造方法ならびに電力増幅器および無線通信装置 | |
| US5789771A (en) | Camel-gate field-effect transistor with multiple modulation-doped channels | |
| Yokoyama et al. | Low current dissipation pseudomorphic MODFET MMIC power amplifier for PHS operating with a 3.5 V single voltage supply | |
| US5086282A (en) | Field effect transistor-bipolar transistor Darlington pair | |
| Nakamura et al. | A buried p-gate heterojunction field effect transistor for a power amplifier of digital wireless communication systems | |
| JPH08250520A (ja) | 電界効果型半導体装置 | |
| JPH04352332A (ja) | 電界効果トランジスタ | |
| GB2273837A (en) | Polysilicon thin film transistor operational amplifier | |
| JP3493956B2 (ja) | 論理回路 | |
| JPH09294026A (ja) | 半導体回路 | |
| EP0762631A3 (en) | Power amplification circuit | |
| EP0805551A1 (en) | Semiconductor circuit | |
| US6081139A (en) | Differential amplifier with lateral bipolar transistor | |
| JPS58122780A (ja) | 半導体装置 | |
| JPH05198746A (ja) | 半導体装置 | |
| Hwang et al. | High performance submicron SOI/CMOS with an elevated source/drain structure | |
| Lour | Two step doping channel FET with symmetric normally on and normally off characteristics | |
| JP3206621B2 (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RVOP | Cancellation by post-grant opposition |