JP3411641B2 - 高次元配列処理方法 - Google Patents
高次元配列処理方法Info
- Publication number
- JP3411641B2 JP3411641B2 JP26103393A JP26103393A JP3411641B2 JP 3411641 B2 JP3411641 B2 JP 3411641B2 JP 26103393 A JP26103393 A JP 26103393A JP 26103393 A JP26103393 A JP 26103393A JP 3411641 B2 JP3411641 B2 JP 3411641B2
- Authority
- JP
- Japan
- Prior art keywords
- elements
- array
- buffer
- transferred
- dimension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、高次元配列の要素を転
送などのために処理する方法に関するものである。
送などのために処理する方法に関するものである。
【０００２】スーパーコンピュータ上で走行するアプリ
ケーション・プログラム（ＦＯＲＴＲＡＮなどの言語を
用いて開発）では巨大な高次元配列が使用されており、
それらの配列は転送元となる各プロセスのバッファに蓄
積されてから転送先となる各プロセスへ一括して送出さ
れる。
ケーション・プログラム（ＦＯＲＴＲＡＮなどの言語を
用いて開発）では巨大な高次元配列が使用されており、
それらの配列は転送元となる各プロセスのバッファに蓄
積されてから転送先となる各プロセスへ一括して送出さ
れる。
【０００３】
/* 転送バッファへの格納 */
図２４の３次元配列（３，３，２）を図２５のようにア
クセス長（配列要素間のアドレス長さ）と繰り返し回数
（各次元の配列要素数）とを用いてアドレス並びで表現
する。
クセス長（配列要素間のアドレス長さ）と繰り返し回数
（各次元の配列要素数）とを用いてアドレス並びで表現
する。
【０００４】次に、このアドレス並びを利用して配列の
次元を２次元へ引き下げ、２次元配列を一括して送出で
きるプロセスの転送バッファ（送信バッファ）に配列要
素を２次元単位で格納する。
次元を２次元へ引き下げ、２次元配列を一括して送出で
きるプロセスの転送バッファ（送信バッファ）に配列要
素を２次元単位で格納する。
【０００５】例えば、図２６の３次元配列（６，３，
２）において斜線が施された要素を転送する場合、その
配列を図２７のアドレス並びで表現し、転送すべき要素
のアクセス長が同一となる１次元部分と２次元部分とを
単一化して１次元化し、配列の次元を３次元から２次元
へ引き下げる。
２）において斜線が施された要素を転送する場合、その
配列を図２７のアドレス並びで表現し、転送すべき要素
のアクセス長が同一となる１次元部分と２次元部分とを
単一化して１次元化し、配列の次元を３次元から２次元
へ引き下げる。
【０００６】そして、２次元配列を一括して送出できる
プロセスの転送バッファへ斜線の配列要素を２次元単位
で格納する（一般的には、ｎ次元単位でデータの送出を
行なえるプロセスへｎ＋１次元の配列をｎ次元に引き下
げてそのプロセスの転送バッファへ配列要素をｎ次元単
位で繰り返し格納する・・・図２７においては２次元配
列を２回格納する）。
プロセスの転送バッファへ斜線の配列要素を２次元単位
で格納する（一般的には、ｎ次元単位でデータの送出を
行なえるプロセスへｎ＋１次元の配列をｎ次元に引き下
げてそのプロセスの転送バッファへ配列要素をｎ次元単
位で繰り返し格納する・・・図２７においては２次元配
列を２回格納する）。
【０００７】/* 転送バッファのアクセス */
プロセス毎にバッファを用意する。図２８においては、
４つのプロセス１，２，３，４にバッファが各々用意さ
れている。
４つのプロセス１，２，３，４にバッファが各々用意さ
れている。
【０００８】その図２８においてはプロセス１，３のバ
ッファが満杯となっており、したがって、プロセス１の
バッファへ配列要素を格納する際にはオーバーフローが
生ずる。
ッファが満杯となっており、したがって、プロセス１の
バッファへ配列要素を格納する際にはオーバーフローが
生ずる。
【０００９】このため、同バッファの内容を全て送出
（フラッシュ）してから、配列要素を図２９のように格
納する。その際には、バッファ内容の送出が完了するま
で、配列要素のバッファ格納を禁止する（バッファを再
利用するため、同期をとってそのバッファをロックす
る）。
（フラッシュ）してから、配列要素を図２９のように格
納する。その際には、バッファ内容の送出が完了するま
で、配列要素のバッファ格納を禁止する（バッファを再
利用するため、同期をとってそのバッファをロックす
る）。
【００１０】また、次回にプロセス３のバッファへ配列
要素を格納するときにもオーバーフローが生ずるので
（図３０参照）、同バッファの内容を全て送出してか
ら、配列要素を格納する（図３１参照）。
要素を格納するときにもオーバーフローが生ずるので
（図３０参照）、同バッファの内容を全て送出してか
ら、配列要素を格納する（図３１参照）。
【００１１】その後において全ての配列要素が格納され
ると（図３２参照）、配列要素格納の全バッファからこ
れらの格納内容を他のプロセスへ送出する（プロセス
１，２，３，４も送出先となる）。
ると（図３２参照）、配列要素格納の全バッファからこ
れらの格納内容を他のプロセスへ送出する（プロセス
１，２，３，４も送出先となる）。
【００１２】
【発明が解決しようとする課題】アクセス長が同一な場
合であっても（図２７では１回目と２回目に格納される
内容が同様となっている）、それらが別々にバッファへ
格納されることから、１回に転送できるデータ量が少な
くなり、転送回数が多くなる。このため、配列の転送効
率が低下する。
合であっても（図２７では１回目と２回目に格納される
内容が同様となっている）、それらが別々にバッファへ
格納されることから、１回に転送できるデータ量が少な
くなり、転送回数が多くなる。このため、配列の転送効
率が低下する。
【００１３】またいずれかのバッファがオーバーフロー
する毎に、そのバッファの格納内容が送出されるまで同
バッファがロックされるので、配列の転送処理における
待ち時間の割合が大きくなる。したがって、同処理の速
度が低下する。
する毎に、そのバッファの格納内容が送出されるまで同
バッファがロックされるので、配列の転送処理における
待ち時間の割合が大きくなる。したがって、同処理の速
度が低下する。
【００１４】本発明は上記従来の事情に鑑みてなされた
ものであり、その目的は、高次元配列をより高速に転送
することが可能となる方法を提供することにある。
ものであり、その目的は、高次元配列をより高速に転送
することが可能となる方法を提供することにある。
【００１５】
【課題を解決するための手段】第１発明は、図１におい
て、全ての配列要素がアドレス順に並べられたメモリ領
域内（配列要素のアドレス並び）において転送の対象と
なる要素の間隔パターンが同一で互いに隣接する次元対
の存在有無を判断し（ステップ１１０）、次元対の存在
を示す判断結果が得られたときに、両次元にわたる領域
内において転送の対象となる要素の個数を両次元の領域
内において各々転送の対象となる要素の個数から求めて
両次元を単一化するとともに次元対の繰り返しサーチを
指示し（ステップ１１２）、次元対の存在を示す判断結
果が得られなかったときに、次元対が単一化された次元
と次元対の単一化が行なわれなかった次元との領域内に
おいて転送の対象となる要素をバッファへ格納する（ス
テップ１１４）。なお通常は、バッファに格納された配
列要素を一括して送出される（ステップ２００）。
て、全ての配列要素がアドレス順に並べられたメモリ領
域内（配列要素のアドレス並び）において転送の対象と
なる要素の間隔パターンが同一で互いに隣接する次元対
の存在有無を判断し（ステップ１１０）、次元対の存在
を示す判断結果が得られたときに、両次元にわたる領域
内において転送の対象となる要素の個数を両次元の領域
内において各々転送の対象となる要素の個数から求めて
両次元を単一化するとともに次元対の繰り返しサーチを
指示し（ステップ１１２）、次元対の存在を示す判断結
果が得られなかったときに、次元対が単一化された次元
と次元対の単一化が行なわれなかった次元との領域内に
おいて転送の対象となる要素をバッファへ格納する（ス
テップ１１４）。なお通常は、バッファに格納された配
列要素を一括して送出される（ステップ２００）。
【００１６】また第２発明は、図２において、並列実行
の各プロセスに設けられたバッファへ配列要素を格納し
（ステップ１００）、いずれかのバッファが配列要素で
満杯となったときまたは全配列要素のバッファ格納が完
了したときに、配列要素が格納されているバッファを全
て特定し（ステップ２１０）、特定された各バッファに
格納の配列要素を該当のプロセスに全て送出させる（ス
テップ２１２）。
の各プロセスに設けられたバッファへ配列要素を格納し
（ステップ１００）、いずれかのバッファが配列要素で
満杯となったときまたは全配列要素のバッファ格納が完
了したときに、配列要素が格納されているバッファを全
て特定し（ステップ２１０）、特定された各バッファに
格納の配列要素を該当のプロセスに全て送出させる（ス
テップ２１２）。
【００１７】そして第３発明は、図３において、並列実
行のプロセス毎に複数のバッファを予め用意し（ステッ
プ２１４）、各プロセスに用意されたバッファのいずれ
かへ配列要素を格納し（ステップ２１６）、いずれかの
バッファが配列要素で満杯となったときに、該バッファ
に格納されている配列要素の送出を開始し、該バッファ
とプロセスが同一な他のバッファから配列要素を格納で
きるいずれかを選択し（ステップ２１８）、満杯のバッ
ファから選択のバッファへ配列要素の格納先を切り替え
る（ステップ２２０）。
行のプロセス毎に複数のバッファを予め用意し（ステッ
プ２１４）、各プロセスに用意されたバッファのいずれ
かへ配列要素を格納し（ステップ２１６）、いずれかの
バッファが配列要素で満杯となったときに、該バッファ
に格納されている配列要素の送出を開始し、該バッファ
とプロセスが同一な他のバッファから配列要素を格納で
きるいずれかを選択し（ステップ２１８）、満杯のバッ
ファから選択のバッファへ配列要素の格納先を切り替え
る（ステップ２２０）。
【００１８】
【作用】第１発明では、配列要素のアドレス並び上にお
いて互いに隣接しており、かつ、転送の対象となる配列
要素のパターンが同一な次元の対を、繰り返して検索
し、次元対が検索される毎に、両次元を単一化する。
いて互いに隣接しており、かつ、転送の対象となる配列
要素のパターンが同一な次元の対を、繰り返して検索
し、次元対が検索される毎に、両次元を単一化する。
【００１９】したがって図２７の場合においては、１回
目の転送分と２回目の転送分が単一化され、このため、
実際のデータ転送が１回のみとなる（図６，図７，図
８，図９参照）。
目の転送分と２回目の転送分が単一化され、このため、
実際のデータ転送が１回のみとなる（図６，図７，図
８，図９参照）。
【００２０】また第２発明では、プロセス毎に設けられ
たバッファのいずれかが満杯となったときまたは転送の
対象となる要素の全てがそれらのバッファへ格納された
ときに、転送対象の要素が格納されているバッファの全
てからその内容を一斉に送出する（図１２，図１３，図
１４，図１５，図１６参照）。
たバッファのいずれかが満杯となったときまたは転送の
対象となる要素の全てがそれらのバッファへ格納された
ときに、転送対象の要素が格納されているバッファの全
てからその内容を一斉に送出する（図１２，図１３，図
１４，図１５，図１６参照）。
【００２１】そして第３発明では、プロセス毎に複数の
バッファが設けられて各プロセスにおけるいずれかのバ
ッファへ転送対象の配列要素が格納され、配列要素の格
納中にバッファが満杯となると、このバッファに格納さ
れた内容（転送対象の配列要素）の送出が開始されると
ともに、同一プロセスにおける他のバッファへ配列要素
の格納先が切り替えられる（図１７，図１８，図１９，
図２０，図２１，図２２，図２３参照）。
バッファが設けられて各プロセスにおけるいずれかのバ
ッファへ転送対象の配列要素が格納され、配列要素の格
納中にバッファが満杯となると、このバッファに格納さ
れた内容（転送対象の配列要素）の送出が開始されると
ともに、同一プロセスにおける他のバッファへ配列要素
の格納先が切り替えられる（図１７，図１８，図１９，
図２０，図２１，図２２，図２３参照）。
【００２２】
/* 第１実施例 */
図４では第１実施例の構成が説明されており、同図にお
いて、入力装置４００から処理装置４０２のＣＰＵ４０
４へデータが入力され、このデータは高次元配列の要素
として同処理装置４０２のメモリ４０２に格納される。
いて、入力装置４００から処理装置４０２のＣＰＵ４０
４へデータが入力され、このデータは高次元配列の要素
として同処理装置４０２のメモリ４０２に格納される。
【００２３】その配列の各要素はメモリ４０６から読み
出されてデータ転送装置４０８に引き渡され、データ転
送装置４０８から回線４１０を介し他の処理装置へ例え
ば特開平４−１６７１９１のようにして転送される（後
述の第２実施例，第３実施例を組み合せても良い）。
出されてデータ転送装置４０８に引き渡され、データ転
送装置４０８から回線４１０を介し他の処理装置へ例え
ば特開平４−１６７１９１のようにして転送される（後
述の第２実施例，第３実施例を組み合せても良い）。
【００２４】図５においてはＣＰＵ４０４で行なわれる
処理の手順がフローチャートを用いて説明されており、
次にその処理のステップ５００，５０２，５０４，５０
６，５０８，５１０，５１２を順に説明する。
処理の手順がフローチャートを用いて説明されており、
次にその処理のステップ５００，５０２，５０４，５０
６，５０８，５１０，５１２を順に説明する。
【００２５】なおこれらのステップ５００，５０２，５
０４，５０６，５０８，５１０，５１２においては、変
数Ｉ（次元数），Ｊ（次元数），ＡＣＣＥＳＳ（配列の
アクセス長：要素間距離），ＥＬＥＭ（配列の繰り返し
回数）が使用される。
０４，５０６，５０８，５１０，５１２においては、変
数Ｉ（次元数），Ｊ（次元数），ＡＣＣＥＳＳ（配列の
アクセス長：要素間距離），ＥＬＥＭ（配列の繰り返し
回数）が使用される。
【００２６】ステップ５００：転送の対象となる４次元
の配列をアドレス並びで表現し、配列の次元数（＝
４），各次元の繰り返し回数，各次元のアクセス長を取
得し、変数Ｉ，Ｊの値を各々２，１にセットする。
の配列をアドレス並びで表現し、配列の次元数（＝
４），各次元の繰り返し回数，各次元のアクセス長を取
得し、変数Ｉ，Ｊの値を各々２，１にセットする。
【００２７】ステップ５０２：変数Ｉの値が配列の次元
数（＝４）を越えたか否かを判断し（処理終了の判
定）、変数Ｉの値が配列の次元数（＝４）を越えた場合
には図５の処理を終了する。また、変数Ｉの値が配列の
次元数（＝４）を越えた場合にはステップ５０４へ進
む。
数（＝４）を越えたか否かを判断し（処理終了の判
定）、変数Ｉの値が配列の次元数（＝４）を越えた場合
には図５の処理を終了する。また、変数Ｉの値が配列の
次元数（＝４）を越えた場合にはステップ５０４へ進
む。
【００２８】ステップ５０４：変数Ｉが示す次元のアク
セス長ＡＣＣＥＳＳと変数Ｊが示す次元のアクセス長Ａ
ＣＣＥＳＳとの一致判定を行ない、両者が一致する場合
にはステップ５０６へ進み、不一致の場合にはステップ
５０８へ進む。
セス長ＡＣＣＥＳＳと変数Ｊが示す次元のアクセス長Ａ
ＣＣＥＳＳとの一致判定を行ない、両者が一致する場合
にはステップ５０６へ進み、不一致の場合にはステップ
５０８へ進む。
【００２９】ステップ５０６：Ｊ次元の繰り返し回数Ｅ
ＬＥＭとＩ次元の繰り返し回数ＥＬＥＭとの乗算でＪ次
元の繰り返し回数ＥＬＥＭを求めてＪ次元とＩ次元を単
一の次元にまとめ、ステップ５１２へ進む。なお、アク
セス長は変更されない。
ＬＥＭとＩ次元の繰り返し回数ＥＬＥＭとの乗算でＪ次
元の繰り返し回数ＥＬＥＭを求めてＪ次元とＩ次元を単
一の次元にまとめ、ステップ５１２へ進む。なお、アク
セス長は変更されない。
【００３０】ステップ５０８：変数Ｊの値をインクリメ
ントしてから、ステップ５１０へ進む。 ステップ５１０：変数Ｉが示す次元のアクセス長ＡＣＣ
ＥＳＳと繰り返し回数ＥＬＥＭを変数Ｊのものに設定し
てから、ステップ５１２へ進む。 ステップ５１２：変数Ｉの値をインクリメントしてか
ら、ステップ５０２へ戻る。
ントしてから、ステップ５１０へ進む。 ステップ５１０：変数Ｉが示す次元のアクセス長ＡＣＣ
ＥＳＳと繰り返し回数ＥＬＥＭを変数Ｊのものに設定し
てから、ステップ５１２へ進む。 ステップ５１２：変数Ｉの値をインクリメントしてか
ら、ステップ５０２へ戻る。
【００３１】この図５の処理においては、例えば図６の
４次元配列が図７のアドレス並びで表現された場合（従
来では２次元配列が４回転送される）、図７の２次元配
列部分と３次元配列部分のアクセス長が同一となること
から、それらが図８のように単一の２次元配列部分にま
とめられる。
４次元配列が図７のアドレス並びで表現された場合（従
来では２次元配列が４回転送される）、図７の２次元配
列部分と３次元配列部分のアクセス長が同一となること
から、それらが図８のように単一の２次元配列部分にま
とめられる。
【００３２】さらに、図８の２次元配列部分と３次元配
列部分のアクセス長も同一となるので、それらが図９の
ように単一の２次元配列部分にまとめられる（図６の４
次元配列が図９の２次元配列に変換される）。
列部分のアクセス長も同一となるので、それらが図９の
ように単一の２次元配列部分にまとめられる（図６の４
次元配列が図９の２次元配列に変換される）。
【００３３】なお、図９の次元数（＝２），各次元の繰
り返し回数ＥＬＥＭ，各次元のアクセス長ＡＣＣＥＳＳ
を通知することにより、データ転送装置４０８へに斜線
部分の各配列要素が引き渡される。
り返し回数ＥＬＥＭ，各次元のアクセス長ＡＣＣＥＳＳ
を通知することにより、データ転送装置４０８へに斜線
部分の各配列要素が引き渡される。
【００３４】以上説明したように本実施例によれば、ア
クセス長が同一な隣接の次元対が逐次的に単一化される
ので、１回に転送できる配列要素の数が増加し、転送回
数が減少する。したがって、配列要素の転送効率を向上
させてその速度を高めることが可能となる。
クセス長が同一な隣接の次元対が逐次的に単一化される
ので、１回に転送できる配列要素の数が増加し、転送回
数が減少する。したがって、配列要素の転送効率を向上
させてその速度を高めることが可能となる。
【００３５】/* 第２実施例 */
図１０では第２実施例の構成が説明されており、同図に
おいて、各ＣＰＵ１０００のプロセス１００２（任意数
が生成され、これらは並列的に実行される）毎に送信バ
ッファ（転送バッファ）１００４と受信バッファ１００
６とが用意される。
おいて、各ＣＰＵ１０００のプロセス１００２（任意数
が生成され、これらは並列的に実行される）毎に送信バ
ッファ（転送バッファ）１００４と受信バッファ１００
６とが用意される。
【００３６】図１１においては各ＣＰＵ１０００で行な
われる処理の手順がフローチャートを用いて説明されて
おり、次にその処理のステップ１１００，１１０２，１
１０４，１１０６，１１０８，１１１１，１１１２，１
１１４，１１１６，１１１８を順に説明する。
われる処理の手順がフローチャートを用いて説明されて
おり、次にその処理のステップ１１００，１１０２，１
１０４，１１０６，１１０８，１１１１，１１１２，１
１１４，１１１６，１１１８を順に説明する。
【００３７】ステップ１１００：プロセス１００２毎に
バッファ１００４，１００６を用意し、カウンタ変数Ｃ
ＴＲをゼロリセットし、並列実行されるプロセス１００
２の数を設定する。
バッファ１００４，１００６を用意し、カウンタ変数Ｃ
ＴＲをゼロリセットし、並列実行されるプロセス１００
２の数を設定する。
【００３８】ステップ１１０２：転送すべき配列要素の
有無を調べ、転送すべき配列要素が存在しない場合には
図６の処理を終了する。また、転送すべき配列要素が存
在する場合には、ステップ１１０４へ進む。
有無を調べ、転送すべき配列要素が存在しない場合には
図６の処理を終了する。また、転送すべき配列要素が存
在する場合には、ステップ１１０４へ進む。
【００３９】ステップ１１０４：送信バッファ１００４
に空きがあるか否かを判断し、空きがある場合にはステ
ップ１１０６へ進む。また、空きのない場合にはステッ
プ１１０８へ進む。
に空きがあるか否かを判断し、空きがある場合にはステ
ップ１１０６へ進む。また、空きのない場合にはステッ
プ１１０８へ進む。
【００４０】ステップ１１０６：転送すべき配列要素を
送信バッファ１００４へ格納してから、ステップ１１０
２へ戻る。 ステップ１１０８：変数Ｉの値（プロセス１００２の順
次指定用）をゼロリセットしてから、ステップ１１１０
へ進む。
送信バッファ１００４へ格納してから、ステップ１１０
２へ戻る。 ステップ１１０８：変数Ｉの値（プロセス１００２の順
次指定用）をゼロリセットしてから、ステップ１１１０
へ進む。
【００４１】ステップ１１１０：設定されたプロセス数
を変数Ｉの値が越えたか否かを判断し、越えていない場
合にはステップ１１１２へ進む。越えた場合には、ステ
ップ１１１８へ進む。
を変数Ｉの値が越えたか否かを判断し、越えていない場
合にはステップ１１１２へ進む。越えた場合には、ステ
ップ１１１８へ進む。
【００４２】ステップ１１１２：転送すべき配列要素が
該当の送信バッファ１００４に格納されているか否かを
判断し、格納されているときにはステップ１１１４へ進
む。格納されていない場合にはステップ１１１６へ進
む。
該当の送信バッファ１００４に格納されているか否かを
判断し、格納されているときにはステップ１１１４へ進
む。格納されていない場合にはステップ１１１６へ進
む。
【００４３】ステップ１１１４：該当の送信バッファ１
００４に格納されている配列要素（転送の対象となるも
の）を送出させてこれを空にしてから、ステップ１１１
６へ進む。
００４に格納されている配列要素（転送の対象となるも
の）を送出させてこれを空にしてから、ステップ１１１
６へ進む。
【００４４】ステップ１１１６：変数Ｉの値をインクリ
メントしてから、ステップ１１１０へ戻る。 ステップ１１１８：カウンタ変数ＣＴＲが転送要素の数
へ達するまで待つ（転送待ちでバッファ内容を保護す
る）。カウンタ変数ＣＴＲが転送要素数へ達したときに
この変数ＣＴＲをゼロリセットしてステップ１１０２へ
戻る。
メントしてから、ステップ１１１０へ戻る。 ステップ１１１８：カウンタ変数ＣＴＲが転送要素の数
へ達するまで待つ（転送待ちでバッファ内容を保護す
る）。カウンタ変数ＣＴＲが転送要素数へ達したときに
この変数ＣＴＲをゼロリセットしてステップ１１０２へ
戻る。
【００４５】図１２，図１３，図１４，図１５では本実
施例の作用が説明されており、図１６には本実施例のタ
イムチャートが示されている（並列実行されるプロセス
１００２の数は４とする）。
施例の作用が説明されており、図１６には本実施例のタ
イムチャートが示されている（並列実行されるプロセス
１００２の数は４とする）。
【００４６】図１２においてはプロセス１の送信バッフ
ァ（１００４）が配列要素で満杯となっており、次回に
この送信バッファ（１００４）へ配列要素（転送すべき
もの）が格納される。
ァ（１００４）が配列要素で満杯となっており、次回に
この送信バッファ（１００４）へ配列要素（転送すべき
もの）が格納される。
【００４７】その際には、全プロセス１，２，３，４の
送信バッファ（１００４）がフラッシュされてから（ス
テップ１１０８，１１１０，１１１２，１１１４，１１
１６：図１６参照）、転送すべき配列要素が該当の送信
バッファ（１００４）へ格納される（図１３参照）。
送信バッファ（１００４）がフラッシュされてから（ス
テップ１１０８，１１１０，１１１２，１１１４，１１
１６：図１６参照）、転送すべき配列要素が該当の送信
バッファ（１００４）へ格納される（図１３参照）。
【００４８】さらに、転送すべき配列要素が各プロセス
１，２，３，４の送信バッファ（１００４）へ図１４の
ように格納され、その後、転送すべき配列要素の全てが
格納されると（図１５参照）、全ての送信バッファ１０
０４がフラッシュされる（図１６参照）。
１，２，３，４の送信バッファ（１００４）へ図１４の
ように格納され、その後、転送すべき配列要素の全てが
格納されると（図１５参照）、全ての送信バッファ１０
０４がフラッシュされる（図１６参照）。
【００４９】このように、転送すべき配列要素でいずれ
かの送信バッファ１００４が満たされると、配列要素が
格納されている送信バッファ１００４の全てからそれら
の格納内容（転送すべき配列要素）が送出される。
かの送信バッファ１００４が満たされると、配列要素が
格納されている送信バッファ１００４の全てからそれら
の格納内容（転送すべき配列要素）が送出される。
【００５０】本実施例によれば、いずれかの転送バッフ
ァ（１００４）がオーバーフローしたときに全ての転送
バッファ（配列要素が格納されているものの全て）が一
斉にフラッシュされるので（図１６参照）、図３３との
比較からも理解されるように、バッファフラッシュの完
了まで配列要素の格納がバッファロックで待たされる時
間を全体として大幅に削減でき、したがって、配列転送
の処理速度をより高めることが可能となる。
ァ（１００４）がオーバーフローしたときに全ての転送
バッファ（配列要素が格納されているものの全て）が一
斉にフラッシュされるので（図１６参照）、図３３との
比較からも理解されるように、バッファフラッシュの完
了まで配列要素の格納がバッファロックで待たされる時
間を全体として大幅に削減でき、したがって、配列転送
の処理速度をより高めることが可能となる。
【００５１】/* 第３実施例 */
図１７では第３実施例の構成が説明されており、同図に
おいて、ＣＰＵ１７００のプロセス１７０２（任意数が
生成され、これらは並列的に実行される）毎に一対の送
信バッファ（転送バッファ）１７０４と受信バッファ１
７０６が用意される。
おいて、ＣＰＵ１７００のプロセス１７０２（任意数が
生成され、これらは並列的に実行される）毎に一対の送
信バッファ（転送バッファ）１７０４と受信バッファ１
７０６が用意される。
【００５２】図１７においては各ＣＰＵ１７００で行な
われる処理の手順がフローチャートを用いて説明されて
おり、次にその処理のステップ１８００，１８０２，１
８０４，１８０６，１８０８，１８１０，１８１２，１
８１４を順に説明する。
われる処理の手順がフローチャートを用いて説明されて
おり、次にその処理のステップ１８００，１８０２，１
８０４，１８０６，１８０８，１８１０，１８１２，１
８１４を順に説明する。
【００５３】ステップ１８００：プロセス１７０２毎に
各々一対のバッファ１７０４，１７０６を用意し（プロ
セス１７０２毎にバッファ１７０４，１７０６を複数容
易しても良い）、バッファ１７０４，１７０６の一方を
指定し、カウンタ変数ＣＴＲをゼロリセットする。
各々一対のバッファ１７０４，１７０６を用意し（プロ
セス１７０２毎にバッファ１７０４，１７０６を複数容
易しても良い）、バッファ１７０４，１７０６の一方を
指定し、カウンタ変数ＣＴＲをゼロリセットする。
【００５４】ステップ１８０２：転送すべき配列要素の
有無を調べ、転送すべき配列要素が存在しない場合には
図６の処理を終了する。また、転送すべき配列要素が存
在する場合には、ステップ１８０４へ進む。
有無を調べ、転送すべき配列要素が存在しない場合には
図６の処理を終了する。また、転送すべき配列要素が存
在する場合には、ステップ１８０４へ進む。
【００５５】ステップ１８０４：指定された送信バッフ
ァ１００４に空きがあるか否かを判断し、空きがある場
合にはステップ１８０６へ進む。また、空きのない場合
にはステップ１８０８へ進む。
ァ１００４に空きがあるか否かを判断し、空きがある場
合にはステップ１８０６へ進む。また、空きのない場合
にはステップ１８０８へ進む。
【００５６】ステップ１８０６：転送すべき配列要素を
指定された送信バッファ１００４へ格納してから、ステ
ップ１８０２へ戻る。 ステップ１８０８：転送先識別用のプロセス番号，転送
要素数，送信元アドレス，送信先アドレスを特定して指
定の送信バッファ１００４に格納されている配列要素の
送出を開始する。配列要素の送出毎に、カウンタ変数Ｃ
ＴＲの値をインクリメントする。
指定された送信バッファ１００４へ格納してから、ステ
ップ１８０２へ戻る。 ステップ１８０８：転送先識別用のプロセス番号，転送
要素数，送信元アドレス，送信先アドレスを特定して指
定の送信バッファ１００４に格納されている配列要素の
送出を開始する。配列要素の送出毎に、カウンタ変数Ｃ
ＴＲの値をインクリメントする。
【００５７】ステップ１８１０：指定されていない他方
の送信バッファ１００４を配列要素の格納に使用できる
か否かを判断し、使用できない場合にはステップ１８１
２へ進む。使用できる場合にはステップ１８１４へ進
む。
の送信バッファ１００４を配列要素の格納に使用できる
か否かを判断し、使用できない場合にはステップ１８１
２へ進む。使用できる場合にはステップ１８１４へ進
む。
【００５８】ステップ１８１２：カウンタ変数ＣＴＲの
値が転送すべき配列要素の数（バッファ格納のもの）に
達するまで待ち続け、達したときにこの値をゼロクリア
してからステップ１８０２へ戻る。
値が転送すべき配列要素の数（バッファ格納のもの）に
達するまで待ち続け、達したときにこの値をゼロクリア
してからステップ１８０２へ戻る。
【００５９】図１９，図２０，図２１，図２２では本実
施例の作用が説明されており、図２３には本実施例のタ
イムチャートが示されている（並列実行されるプロセス
１００２の数は３とする）。
施例の作用が説明されており、図２３には本実施例のタ
イムチャートが示されている（並列実行されるプロセス
１００２の数は３とする）。
【００６０】図１９ではプロセス１における送信バッフ
ァ（１８０４）の一方（配列要素の格納先として指定さ
れたもの）が配列要素で満杯となっており、次回に転送
すべき配列要素がこの送信バッファ（１８０４）へ格納
される。
ァ（１８０４）の一方（配列要素の格納先として指定さ
れたもの）が配列要素で満杯となっており、次回に転送
すべき配列要素がこの送信バッファ（１８０４）へ格納
される。
【００６１】その際には、同送信バッファ（１８０４）
の格納内容を送出する動作が開始されてから（図２３参
照）、転送すべき配列要素の格納先としてが他方の送信
バッファ（１８０４）が指定される（図２０参照）。
の格納内容を送出する動作が開始されてから（図２３参
照）、転送すべき配列要素の格納先としてが他方の送信
バッファ（１８０４）が指定される（図２０参照）。
【００６２】さらに、転送すべき配列要素でプロセス２
における送信バッファ（１８０４）の一方（配列要素の
格納先として指定されたもの）が満杯となった場合にも
（図２１参照）、同送信バッファ（１８０４）の格納内
容を送出する動作が開始されてから（図２３参照）、転
送すべき配列要素の格納先としてが他方の送信バッファ
（１８０４）が指定される。
における送信バッファ（１８０４）の一方（配列要素の
格納先として指定されたもの）が満杯となった場合にも
（図２１参照）、同送信バッファ（１８０４）の格納内
容を送出する動作が開始されてから（図２３参照）、転
送すべき配列要素の格納先としてが他方の送信バッファ
（１８０４）が指定される。
【００６３】その後、転送すべき配列要素の全てが送信
バッファ（１８０４）に格納されると（図２２参照）、
配列要素を格納している送信バッファ（１８０４）の全
てが一斉に送出される（図２３参照）。
バッファ（１８０４）に格納されると（図２２参照）、
配列要素を格納している送信バッファ（１８０４）の全
てが一斉に送出される（図２３参照）。
【００６４】このように、配列要素の転送先となってい
る送信バッファ（１８０４）がオーバーフローすると、
そのバッファフラッシュが開始されるとともに、配列要
素の格納先が他方の送信バッファ１８０４へ切り替えら
れる。
る送信バッファ（１８０４）がオーバーフローすると、
そのバッファフラッシュが開始されるとともに、配列要
素の格納先が他方の送信バッファ１８０４へ切り替えら
れる。
【００６５】本実施例によれば、配列要素の格納される
バッファがオーバーフローするときに、そのフラッシュ
が開始されるとともに、配列要素の格納先となるバッフ
ァが切り替えられるので（図２３参照）、配列要素の格
納が中断されることなく連続して行なわれ、したがっ
て、その転送速度を著しく高めることが可能となる。
バッファがオーバーフローするときに、そのフラッシュ
が開始されるとともに、配列要素の格納先となるバッフ
ァが切り替えられるので（図２３参照）、配列要素の格
納が中断されることなく連続して行なわれ、したがっ
て、その転送速度を著しく高めることが可能となる。
【００６６】
【発明の効果】以上説明したように本発明によれば、一
回に転送される配列要素の数を増加させて配列の転送回
数を減ずることで、また、いずれかの転送バッファがオ
ーバーフローするときに全ての転送バッファをフラッシ
ュして転送要素の格納待ちとなる時間を単縮することに
より、あるいは、バッファオーバーフロー毎に転送要素
の格納先となるバッファを切り替えて配列要素の格納を
連続的に行なうることで、配列要素の転送速度が高めら
れる。
回に転送される配列要素の数を増加させて配列の転送回
数を減ずることで、また、いずれかの転送バッファがオ
ーバーフローするときに全ての転送バッファをフラッシ
ュして転送要素の格納待ちとなる時間を単縮することに
より、あるいは、バッファオーバーフロー毎に転送要素
の格納先となるバッファを切り替えて配列要素の格納を
連続的に行なうることで、配列要素の転送速度が高めら
れる。
【図１】第１発明の原理説明図である。
【図２】第２発明の原理説明図である。
【図３】第３発明の原理説明図である。
【図４】第１実施例の構成説明図である。
【図５】第１実施例の処理内容を説明するフローチャー
トである。
トである。
【図６】第１実施例におけるデータ配列の説明図であ
る。
る。
【図７】第１実施例の作用説明図である。
【図８】第１実施例の作用説明図である。
【図９】第１実施例の作用説明図である。
【図１０】第２実施例の構成説明図である。
【図１１】第２実施例の処理内容を説明するフローチャ
ートである。
ートである。
【図１２】第２実施例の作用説明図である。
【図１３】第２実施例の作用説明図である。
【図１４】第２実施例の作用説明図である。
【図１５】第２実施例の作用説明図である。
【図１６】第２実施例のタイムチャートである。
【図１７】第３実施例の構成説明図である。
【図１８】第３実施例の処理内容を説明するフローチャ
ートである。
ートである。
【図１９】第３実施例の作用説明図である。
【図２０】第３実施例の作用説明図である。
【図２１】第３実施例の作用説明図である。
【図２２】第３実施例の作用説明図である。
【図２３】第３実施例のタイムチャートである。
【図２４】データ配列の説明図である。
【図２５】データ配列のアドレス並び説明図である。
【図２６】転送要素の説明図である。
【図２７】従来技術の説明図である。
【図２８】従来技術の説明図である。
【図２９】従来技術の説明図である。
【図３０】従来技術の説明図である。
【図３１】従来技術の説明図である。
【図３２】従来技術の説明図である。
【図３３】従来技術の説明図である。
４００ 入力装置
４０２ 処理装置
４０４ ＣＰＵ
４０６ メモリ
４０８ データ転送装置
４１０ 回線
１０００ ＣＰＵ
１００２ プロセス
１００４ 送信バッファ
１００６ 受信バッファ
１７００ ＣＰＵ
１７０２ プロセス
１７０４ 送信バッファ
１７０６ 受信バッファ
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 13/12 330
ＷＰＩ（ＤＩＡＬＯＧ)
ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (5)
- 【請求項１】 高次元配列の全要素がアドレス順に並べ
られたメモリ領域内において転送の対象となる要素の間
隔パターンが同一で互いに隣接する次元対の存在有無を
判断し（ステップ１１０）、 次元対の存在を示す判断結果が得られたときに、両次元
にわたる領域内において転送の対象となる要素の個数を
両次元の領域内において各々転送の対象となる要素の個
数から求めて両次元を単一化するとともに次元対の繰り
返しサーチを指示し（ステップ１１２）、 次元対の存在を示す判断結果が得られなかったときに、
次元対が単一化された次元と次元対の単一化が行なわれ
なかった次元との領域内において転送の対象となる要素
をバッファへ格納する（ステップ１１４）、 ことを特徴とした高次元配列の転送方法。 - 【請求項２】 並列実行の各プロセスに設けられたバッ
ファへ転送の対象となる高次元配列の要素を格納し（ス
テップ１００）、 いずれかのバッファが配列要素で満杯となったときまた
は全配列要素のバッファ格納が完了したときに、配列要
素が格納されているバッファを全て特定し（ステップ２
１０）、 特定された各バッファに格納の配列要素を該当のプロセ
スに全て送出させる（ステップ２１２）、 ことを特徴とした高次元配列処理方法。 - 【請求項３】 並列実行のプロセス毎に複数のバッファ
を予め用意し（ステップ２１４）、 各プロセスに用意されたバッファのいずれかへ高次元配
列の要素を格納し（ステップ２１６）、 いずれかのバッファが配列要素で満杯となったときに、
該バッファに格納されている配列要素の送出を開始し、
該バッファとプロセスが同一な他のバッファから配列要
素を格納できるいずれかを選択し（ステップ２１８）、 満杯のバッファから選択のバッファへ配列要素の格納先
を切り替える（ステップ２２０）、 ことを特徴とした高次元配列処理方法。 - 【請求項４】 高次元配列の全要素がアドレス順に並べ
られたメモリ領域内において転送の対象となる要素の間
隔パターンが同一で互いに隣接する次元対の存在有無を
判断し（ステップ１１０）、 次元対の存在を示す判断結果が得られたときに、両次元
にわたる領域内において転送の対象となる要素の個数を
両次元の領域内において各々転送の対象となる要素の個
数から求めて両次元を単一化するとともに次元対の繰り
返しサーチを指示し（ステップ１１２）、 次元対の存在を示す判断結果が得られなかったときに、
次元対が単一化された次元と次元対の単一化が行なわれ
なかった次元との領域内において転送の対象となる要素
をバッファへ格納する（ステップ１１４）、 方法で、 並列実行の各プロセスに設けたバッファへ転送の対象と
なる高次元配列の要素を格納し（ステップ１００）、 いずれかのバッファが配列要素で満杯となったときまた
は全配列要素のバッファ格納が完了したときに、配列要
素が格納されているバッファを全て特定し（ステップ２
１０）、 特定された各バッファに格納の配列要素を該当のプロセ
スに全て送出させる（ステップ２１２）、 ことを特徴とした高次元配列処理方法。 - 【請求項５】 高次元配列の全要素がアドレス順に並べ
られたメモリ領域内において転送の対象となる要素の間
隔パターンが同一で互いに隣接する次元対の存在有無を
判断し（ステップ１１０）、 次元対の存在を示す判断結果が得られたときに、両次元
にわたる領域内において転送の対象となる要素の個数を
両次元の領域内において各々転送の対象となる要素の個
数から求めて両次元を単一化するとともに次元対の繰り
返しサーチを指示し（ステップ１１２）、 次元対の存在を示す判断結果が得られなかったときに、
次元対が単一化された次元と次元対の単一化が行なわれ
なかった次元との領域内において転送の対象となる要素
をバッファへ格納する（ステップ１１４）、 方法で、 並列実行のプロセス毎に複数のバッファを予め用意し
（ステップ２１４）、 各プロセスに用意されたバッファのいずれかへ高次元配
列の要素を格納し（ステップ２１６）、 いずれかのバッファが配列要素で満杯となったときに、
該バッファに格納されている配列要素の送出を開始し、
該バッファとプロセスが同一な他のバッファから配列要
素を格納できるいずれかを選択し（ステップ２１８）、 満杯のバッファから選択のバッファへ配列要素の格納先
を切り替える（ステップ２２０）、 ことを特徴とした高次元配列処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26103393A JP3411641B2 (ja) | 1993-10-19 | 1993-10-19 | 高次元配列処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26103393A JP3411641B2 (ja) | 1993-10-19 | 1993-10-19 | 高次元配列処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07114508A JPH07114508A (ja) | 1995-05-02 |
| JP3411641B2 true JP3411641B2 (ja) | 2003-06-03 |
Family
ID=17356126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26103393A Expired - Fee Related JP3411641B2 (ja) | 1993-10-19 | 1993-10-19 | 高次元配列処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3411641B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001101145A (ja) | 1999-09-28 | 2001-04-13 | Fujitsu Ltd | 分散メモリ型並列計算機におけるデータ転送方式 |
-
1993
- 1993-10-19 JP JP26103393A patent/JP3411641B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07114508A (ja) | 1995-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3033203B2 (ja) | 配線経路探索装置及び配線経路探索方法 | |
| US5285528A (en) | Data structures and algorithms for managing lock states of addressable element ranges | |
| JP4881052B2 (ja) | タグ情報を使用してコマンドバッファから廃棄されたエントリを除去するシステム及び方法 | |
| US6948050B1 (en) | Single integrated circuit embodying a dual heterogenous processors with separate instruction handling hardware | |
| US7290096B2 (en) | Full access to memory interfaces via remote request | |
| JPH10512699A (ja) | コンピュータのネットワークからワールドワイドウェッブ上のページを捜し出したり、ドキュメントを捜し出したりするためのシステム及び方法 | |
| CN115335823A (zh) | 用于最短路径图搜索的向量化的队列 | |
| US5367677A (en) | System for iterated generation from an array of records of a posting file with row segments based on column entry value ranges | |
| US5671405A (en) | Apparatus and method for adaptive logical partitioning of workfile disks for multiple concurrent mergesorts | |
| US7254687B1 (en) | Memory controller that tracks queue operations to detect race conditions | |
| JP3411641B2 (ja) | 高次元配列処理方法 | |
| US4811411A (en) | Image processing method and system | |
| Nakano | Asynchronous memory machine models with barrier synchronization | |
| JP2000227872A (ja) | 複数メモリ要求の動的スロット割当および追跡 | |
| US7269542B2 (en) | System and method for determining a cache optimized ordering of cells in an unstructured graph | |
| Suel | Routing and sorting on meshes with row and column buses | |
| Bokka et al. | Time-and VLSI-optimal convex hull computation on meshes with multiple broadcasting | |
| Bhagavathi et al. | Selection on rectangular meshes with multiple broadcasting | |
| JP4117621B2 (ja) | データ一括転送装置 | |
| US12072808B2 (en) | Data storage | |
| JPH0728836A (ja) | データベース検索方法及びこの方法を用いたデータベースシステム | |
| Segal | Hardware sorting chip steps up software pace | |
| JPH06103477B2 (ja) | 並列キャッシュメモリ | |
| CN1293481C (zh) | 直接访问高速缓存的数据的系统和方法 | |
| EP0170443A2 (en) | Method for searching an association matrix |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030311 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |