JP3408246B2 - Manufacturing method of hybrid integrated circuit device - Google Patents

Manufacturing method of hybrid integrated circuit device

Info

Publication number
JP3408246B2
JP3408246B2 JP2001034576A JP2001034576A JP3408246B2 JP 3408246 B2 JP3408246 B2 JP 3408246B2 JP 2001034576 A JP2001034576 A JP 2001034576A JP 2001034576 A JP2001034576 A JP 2001034576A JP 3408246 B2 JP3408246 B2 JP 3408246B2
Authority
JP
Japan
Prior art keywords
metal plate
integrated circuit
hybrid integrated
manufacturing
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001034576A
Other languages
Japanese (ja)
Other versions
JP2002237495A (en
Inventor
伸一 豊岡
純次 阪本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001034576A priority Critical patent/JP3408246B2/en
Publication of JP2002237495A publication Critical patent/JP2002237495A/en
Application granted granted Critical
Publication of JP3408246B2 publication Critical patent/JP3408246B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Punching Or Piercing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a hybrid integrated circuit apparatus wherein assembling processes can be reduced largely, by preparing previously a semiconductor device having an incorporated semiconductor element and thin metal wires, etc., thereinto, and by reducing bonding performed by the thin metal wires in its processes. SOLUTION: In the semiconductor device used for the hybrid integrated circuit apparatus, especially the semiconductor device having an incorporated power transistor 13 thereinto, the power transistor 13 is fastened onto a heat sink 11 and connected by thin metal wires 16 to a deriving electrode 12 adjacent to the transistor and further, they are molded with an insulation resin 17. Thereafter, the semiconductor device is so fastened to a mounting board 22 having formed conductive patterns 23 as to make reducible the assembling processes of the hybrid integrated circuit apparatus.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、混成集積回路装置
およびその製造方法に関し、工程内の金属細線によるボ
ンディングを減らし、組立工数を大幅に減少できる混成
集積回路装置の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid integrated circuit device and a method of manufacturing the same, and more particularly to a method of manufacturing a hybrid integrated circuit device which can reduce bonding by a fine metal wire in a process and can significantly reduce the number of assembling steps.

【０００２】[0002]

【従来の技術】従来、電子機器にセットされる混成集積
回路装置は、例えばプリント基板、セラミック基板また
は金属基板の上に導電パターンが形成され、この上に
は、ＬＳＩまたはディスクリートＴＲ等の能動素子、チ
ップコンデンサ、チップ抵抗またはコイル等の受動素子
が実装されて構成される。そして、前記導電パターンと
前記素子が電気的に接続されて所定の機能の回路が実現
されている。2. Description of the Related Art Conventionally, in a hybrid integrated circuit device set in an electronic device, for example, a conductive pattern is formed on a printed circuit board, a ceramic substrate or a metal substrate, and an active element such as an LSI or a discrete TR is formed on the conductive pattern. , Chip capacitors, chip resistors, or passive elements such as coils are mounted. Then, the conductive pattern and the element are electrically connected to realize a circuit having a predetermined function.

【０００３】回路の一例として、オーディオ回路があ
り、これらに示す素子は、図１８の様に実装されてい
る。An audio circuit is an example of a circuit, and the elements shown in these circuits are mounted as shown in FIG.

【０００４】図１８に於いて、一番外側の矩形ライン
は、少なくとも表面が絶縁処理された実装基板１であ
る。そしてこの上には、Ｃｕから成る導電パターン２が
貼着されている。この導電パターン２は、外部取り出し
用電極２Ａ、配線２Ｂ、ダイパッド２Ｃ、ボンディング
パッド２Ｄ、受動素子３を固着する電極４等で構成され
ている。In FIG. 18, the outermost rectangular line is the mounting substrate 1 at least the surface of which is insulated. Then, a conductive pattern 2 made of Cu is stuck on this. The conductive pattern 2 is composed of an external extraction electrode 2A, a wiring 2B, a die pad 2C, a bonding pad 2D, an electrode 4 for fixing the passive element 3 and the like.

【０００５】ダイパット２Ｃには、ＴＲ、ダイオード、
複合素子またはＬＳＩ等のベアチップ状で、半田を介し
て固着されている。そしてこの固着されたチップ上の電
極と前記ボンディングパット２Ｄがボンディングワイヤ
ー用の金属細線５Ａ、５Ｂ、５Ｃを介して電気的に接続
されている。この金属細線は、一般に、小信号と大信号
用に分類され、小信号部は２０〜８０μｍφの金属細線
が用いられる。そしてここでは約４０μｍφから成るＡ
ｌ線５ＡまたはＡｕ線が採用される。また、大信号部は
約１００〜５００μｍφのＡｌ線が採用されている。特
に大信号は、線径が大きいため、１５０μｍφのＡｌ線
５Ｂ、３００μｍφのＡｌ線５Ｃが選択されている。
尚、大信号用の金属細線の径は、流れる電流容量やボン
ディングパットサイズ等を考慮して適宜採用される。The die pad 2C includes a TR, a diode,
It is in the form of a bare chip such as a composite element or LSI, and is fixed via solder. The electrodes on the fixed chip are electrically connected to the bonding pads 2D via the thin metal wires 5A, 5B and 5C for bonding wires. This metal thin wire is generally classified into a small signal and a large signal, and a metal thin wire of 20 to 80 μmφ is used for the small signal portion. And here, A consisting of about 40 μmφ
The 1 line 5A or Au line is adopted. Further, an Al wire of about 100 to 500 μmφ is adopted for the large signal portion. Particularly for a large signal, since the wire diameter is large, the Al wire 5B of 150 μmφ and the Al wire 5C of 300 μmφ are selected.
The diameter of the thin metal wire for a large signal is appropriately selected in consideration of the flowing current capacity and the bonding pad size.

【０００６】また大電流を流すパワーＴＲ６は、チップ
の温度上昇を防止するために、ダイパッド２Ｃ上のヒー
トシンク７に固着されている。The power TR6 for passing a large current is fixed to the heat sink 7 on the die pad 2C in order to prevent the temperature of the chip from rising.

【０００７】そして前記外部取り出し用電極２Ａ、ダイ
パッド２Ｃ、ボンディングパッド２Ｄ、電極４を回路と
するため配線２Ｂが色々な所に延在される。また、チッ
プの位置、配線の延在の仕方の都合で、配線同士が交差
をする場合は、ジャンピング線８Ａ、８Ｂが採用されて
いる。Then, the wiring 2B is extended to various places to form the external extraction electrode 2A, the die pad 2C, the bonding pad 2D, and the electrode 4 into a circuit. Further, when the wirings cross each other due to the position of the chip and the way of extending the wirings, the jumping wires 8A and 8B are used.

【０００８】[0008]

【発明が解決しようとする課題】図１８からも明らかな
ように、チップコンデンサ、チップ抵抗、小信号用ＴＲ
チップ、大信号用ＴＲチップ、ダイオード更にはＬＳＩ
等が数多く採用され、それぞれがロウ材等で固着されて
いる。そしてＴＲチップ等の半導体素子は、金属細線を
使って電気的に接続されている。この金属細線は、電流
容量により複数種類に分けられ、その金属細線の数も非
常に多い。また、金属細線をボンディングする技術は技
術的に高度であるため、ボンディング設備のメンテナン
ス等が必要となる。この事からも明らかな様に、チップ
の固着、金属細線の接続は、組み立て工程を非常に長く
し、コストの上昇を招いていた。As is apparent from FIG. 18, a chip capacitor, a chip resistor, a small signal TR.
Chip, TR chip for large signal, diode and LSI
Etc. are adopted in large numbers, and each is fixed with a brazing material or the like. Then, semiconductor elements such as TR chips are electrically connected using metal wires. The thin metal wires are classified into a plurality of types according to the current capacity, and the number of the thin metal wires is very large. Further, since the technique for bonding the thin metal wire is technically advanced, it is necessary to maintain the bonding equipment. As is apparent from this fact, the fixing of the chip and the connection of the fine metal wires make the assembly process very long and increase the cost.

【０００９】上記したことと同様に、導電路が組み込ま
れた基板にパワートランジスタを固着する際において
も、最初にヒートシンクを固着しそのヒートシンク上に
パワートランジスタを固着し、その後パワートランジス
タのボンディングパッド部と導電路とをパワートランジ
スタ用の太い金属細線を使って電気的に接続されてい
る。そのため、組み立て工程を非常に長くすることによ
るコストの上昇や作業時間の長期化を招いていた。ま
た、パワートランジスタのボンディングパッド部と導電
路とを金属細線で接続する際に、金属細線がヒートシン
クに接触することで金属細線が切断されたり、ショート
してしまうという問題があった。Similarly to the above, when fixing the power transistor to the substrate in which the conductive path is incorporated, the heat sink is first fixed, the power transistor is fixed on the heat sink, and then the bonding pad portion of the power transistor. And the conductive path are electrically connected to each other by using a thin metal wire for a power transistor. Therefore, the cost is increased and the working time is lengthened due to the extremely long assembly process. Further, when connecting the bonding pad portion of the power transistor and the conductive path with the metal thin wire, there is a problem that the metal thin wire is cut or short-circuited due to contact with the heat sink.

【００１０】また、トランジスタ等の半導体素子を電気
的に接続している金属細線において、金属細線が露出し
た構造を有する場合は、露出した金属細線を保護するた
めにエポキシコーティングやケース等の作業が必要とな
る問題があった。Further, in the case of a metal thin wire electrically connecting a semiconductor element such as a transistor, if the metal thin wire has a structure exposed, work such as epoxy coating or a case is required to protect the exposed metal thin wire. There was a necessary problem.

【００１１】また、現在市場にあるリードフレームに半
導体素子を固着したパッケージを混成集積回路基板に実
装すると、このパッケージサイズが非常に大きいため、
混成集積回路基板のサイズが大きくなってしまう問題も
あった。When a package in which a semiconductor element is fixed to a lead frame currently on the market is mounted on a hybrid integrated circuit board, the package size is very large.
There is also a problem that the size of the hybrid integrated circuit board becomes large.

【００１２】以上述べたように、混成集積回路基板を採
用しコストを下げようとしても、組み立て工程が長くな
る点、高度なボンディング技術を要するため設備のメン
テナンスを必要とする点等からコストの上昇を招いてし
まう問題があった。As described above, even if the cost is lowered by using the hybrid integrated circuit board, the cost is increased because the assembling process becomes long and the equipment requires maintenance because of the high bonding technique. There was a problem that invites.

【００１３】[0013]

【課題を解決するための手段】上記した課題を解決する
ために、本発明の半導体集積回路装置の製造方法では、
金属板をハーフプレスして前記金属板の裏面にヒートシ
ンクと該ヒートシンクに近接した位置に配置する取り出
し電極とを凸部とした多数組のユニットを設ける工程
と、前記金属板の表裏を反転し、前記金属板の前記各ユ
ニットの前記ヒートシンクに半導体素子のベアチップを
固着する工程と、前記金属板の前記各ユニットの前記半
導体素子の電極と前記取り出し電極とを接続する工程
と、前記金属板の前記各ユニットを絶縁性樹脂で一体に
モールドする工程と、前記金属板の裏面から前記各ユニ
ットの前記ヒートシンクと前記取り出し電極間の凹部を
除去する工程と、前記絶縁性樹脂を切断して個別の前記
ユニットに分離する工程と、前記ユニットを複数の導電
パターンを形成した実装基板に組み込む工程とを具備す
ることを特徴とする。In order to solve the above problems, in the method of manufacturing a semiconductor integrated circuit device of the present invention,
Half-pressing the metal plate to provide a large number of sets of units on the back surface of the metal plate having a heat sink and a take-out electrode arranged in a position close to the heat sink, and inverting the front and back of the metal plate, Fixing the bare chip of the semiconductor element to the heat sink of each unit of the metal plate; connecting the electrode of the semiconductor element of each unit of the metal plate to the lead-out electrode; A step of integrally molding each unit with an insulating resin; a step of removing a concave portion between the heat sink and the extraction electrode of each unit from a back surface of the metal plate; The method is characterized by including a step of separating into units, and a step of incorporating the units into a mounting board on which a plurality of conductive patterns are formed.

【００１４】本発明の半導体集積回路装置の製造方法
は、好適には、前記金属板をハーフプレスする工程にお
いて、前記ヒートシンクと該ヒートシンクに近接した位
置に配置する前記取り出し電極に対応する前記金属板を
前記金属板の厚みの１／２〜４／５程度抜き出すこと
で、前記金属板の裏面一体に複数の前記パワーユニット
を形成することができることを特徴とする。In the method for manufacturing a semiconductor integrated circuit device of the present invention, preferably, in the step of half-pressing the metal plate, the metal plate corresponding to the heat sink and the extraction electrode arranged at a position close to the heat sink. By extracting about 1/2 to 4/5 of the thickness of the metal plate, it is possible to form a plurality of the power units integrally on the back surface of the metal plate.

【００１５】更に、本発明の半導体集積回路装置の製造
方法は、前記金属板の裏面から前記各ユニットの前記ヒ
ートシンクと取り出し電極間の凹部を除去する工程にお
いて、前記金属板を裏面から切削し、または、切削した
後にエッチングすることで、前記半導体素子の電極と前
記取り出し電極とが形成される前記金属板を分離し、複
数の前記ユニットを一度に形成することができることを
特徴とする。Further, in the method for manufacturing a semiconductor integrated circuit device of the present invention, in the step of removing the recess between the heat sink and the take-out electrode of each unit from the back surface of the metal plate, the metal plate is cut from the back surface, Alternatively, by etching after cutting, the metal plate on which the electrodes of the semiconductor element and the extraction electrodes are formed can be separated, and a plurality of the units can be formed at one time.

【００１６】更に、本発明の半導体集積回路装置の製造
方法は、前記金属板の前記各ユニットを前記絶縁樹脂で
一体にモールドする工程において、前記ヒートシンクお
よび前記取り出し電極の側面にはせん断面と破断面が形
成される。そして、せん断面の厚みは前記金属板の厚み
の１／２〜１／３程度に形成されるが、前記破断面によ
り前記絶縁樹脂との結合を強化することができることを
特徴とする。Further, in the method for manufacturing a semiconductor integrated circuit device of the present invention, in the step of integrally molding the respective units of the metal plate with the insulating resin, side surfaces of the heat sink and the take-out electrode are broken with shear surfaces. A cross section is formed. The thickness of the sheared surface is formed to be about 1/2 to 1/3 of the thickness of the metal plate, and the fracture surface can strengthen the bonding with the insulating resin.

【００１７】[0017]

【発明の実施の形態】本発明は、組み立て工程を簡略化
できる混成集積回路装置において、特に、従来は組み立
て工程で行っていた金属細線のボンディング、半導体素
子のダイボンディング工程を準備工程で行い、組み立て
工程を簡略化する混成集積回路装置に関するものであ
る。ここで言う準備工程とは、小信号素子、パワートラ
ンジスタ等の半導体素子を内蔵した半導体装置を一括し
て、大量に準備する工程をいう。BEST MODE FOR CARRYING OUT THE INVENTION The present invention relates to a hybrid integrated circuit device capable of simplifying the assembly process, and particularly, the metal thin wire bonding and the semiconductor element die bonding process, which are conventionally performed in the assembly process, are performed in the preparation process. The present invention relates to a hybrid integrated circuit device that simplifies an assembly process. The preparatory step here is a step of preparing a large number of semiconductor devices including semiconductor elements such as small signal elements and power transistors in a batch.

【００１８】一般に、混成集積回路装置は、色々な回路
素子により電子回路が構成され、必要により、ＴＲチッ
プ、ＩＣチップまたはＬＳＩチップ等の能動素子、チッ
プコンデンサまたはチップ抵抗等の受動素子が実装され
ている。そしてこれらの回路素子は、実装基板上に形成
された導電パターンと電気的に接続される。また回路と
して実現するために、導電パターンには、配線が設けら
れ、また回路素子は、ロウ材、導電ボール、半田ボー
ル、導電ペーストまたは金属細線を介して電気的に接続
されている。Generally, in a hybrid integrated circuit device, an electronic circuit is composed of various circuit elements, and if necessary, active elements such as TR chips, IC chips or LSI chips, passive elements such as chip capacitors or chip resistors are mounted. ing. Then, these circuit elements are electrically connected to the conductive pattern formed on the mounting substrate. In order to realize the circuit, the conductive pattern is provided with wiring, and the circuit elements are electrically connected to each other through a brazing material, a conductive ball, a solder ball, a conductive paste, or a thin metal wire.

【００１９】特に、本発明の混成集積回路装置では、放
熱を必要とする大電流半導体素子、例えば、パワートラ
ンジスタ、パワーＭＯＳＦＥＴ等を用いた混成集積回路
装置に関するものである。具体的には、ヒートシンクと
して用いられる金属板上に形成されているパワートラン
ジスタ、取り出し電極およびパワートランジスタと取り
出し電極とを電気的に接続するパワートランジスタ用の
太い金属細線を絶縁性樹脂でトランスファーモールドし
て形成されている半導体装置を複数の導電パターンが形
成されている実装基板に固着する混成集積回路装置に関
するものである。In particular, the hybrid integrated circuit device of the present invention relates to a hybrid integrated circuit device using a high-current semiconductor element requiring heat dissipation, such as a power transistor or a power MOSFET. Specifically, a power transistor formed on a metal plate used as a heat sink, a take-out electrode, and a thick metal thin wire for a power transistor electrically connecting the power transistor and the take-out electrode are transfer-molded with an insulating resin. The present invention relates to a hybrid integrated circuit device in which a semiconductor device formed as described above is fixed to a mounting substrate on which a plurality of conductive patterns are formed.

【００２０】以下に、本発明の混成集積回路装置および
その製造方法の実施の形態について、図面を参照して下
記に示す。Embodiments of the hybrid integrated circuit device and the manufacturing method thereof according to the present invention will be described below with reference to the drawings.

【００２１】図１は、本実施形態の混成集積回路装置に
用いられる半導体装置であり、金属板上にパワートラン
ジスタ１３、取り出し電極１２およびそれらを電気的に
接続する金属細線１６を絶縁性樹脂１７でトランスファ
ーモールドした半導体装置の（Ａ）断面図、（Ｂ）平面
図である。本実施形態に用いられている半導体装置は、
銅の金属板から成るヒートシンク１１上にパワートラン
ジスタ１３が半田ペースト１４を介して固着される。そ
して、パワートランジスタ１３のボンディングパッド部
１５とヒートシンク１１に隣接して形成されている銅の
金属板から成る取り出し電極１２とを電気的に接続する
金属細線１６とを絶縁性樹脂１７でトランスファーモー
ルドされることで形成されている。金属板は銅以外で
も、銀等の金属からなる場合もある。尚、図示はしてい
ないが、ヒートシンク１１上には半田ペースト１４との
接着性を考慮して銀メッキや金メッキが施されている場
合もある。また、取り出し電極１２上には金属細線１６
の接着性が考慮され銀メッキやニッケルメッキが施され
ている。FIG. 1 shows a semiconductor device used in the hybrid integrated circuit device of this embodiment, in which a power transistor 13, a take-out electrode 12, and a metal thin wire 16 for electrically connecting them are provided on an insulating resin 17 on a metal plate. 3A is a sectional view and FIG. 2B is a plan view of a semiconductor device transfer-molded in FIG. The semiconductor device used in this embodiment is
A power transistor 13 is fixed on a heat sink 11 made of a copper metal plate via a solder paste 14. Then, the bonding pad portion 15 of the power transistor 13 and the thin metal wire 16 for electrically connecting the extraction electrode 12 formed of a copper metal plate formed adjacent to the heat sink 11 are transfer-molded with the insulating resin 17. It is formed by The metal plate may be made of metal such as silver other than copper. Although not shown, the heat sink 11 may be silver-plated or gold-plated in consideration of the adhesiveness with the solder paste 14. Further, a thin metal wire 16 is provided on the extraction electrode 12.
Considering the adhesiveness of, it is plated with silver or nickel.

【００２２】ここで、銅の金属板から成るヒートシンク
１１および取り出し電極１２の側面はせん断面１８およ
び破断面２３を有している。そして、せん断面１８の厚
みは金属板の厚みの１／２〜１／３程度に形成される
が、破断面２３により絶縁性樹脂１７との結合を強化す
ることができ、破断面２３と絶縁性樹脂１７とが剥離を
起こしづらいアンカー的効果を有する構造と成ってい
る。Here, the side surfaces of the heat sink 11 and the extraction electrode 12 made of a copper metal plate have a shear surface 18 and a fracture surface 23. The shear surface 18 is formed to have a thickness of about ½ to ⅓ of the thickness of the metal plate, but the fracture surface 23 can strengthen the coupling with the insulating resin 17, and thus the insulation with the fracture surface 23 can be achieved. The resin has a structure having an anchor effect in which peeling is less likely to occur.

【００２３】そして、図１に示した半導体装置の裏面に
ついては、ヒートシンク１１および取り出し電極１２の
金属板の下面は半田により電極部２０が形成されてお
り、それ以外の部分はレジスト１９で被覆されている。
ここで、半導体装置の裏面を被覆する材料としては、レ
ジスト以外でも絶縁被膜であればよい。On the back surface of the semiconductor device shown in FIG. 1, the metal plate of the heat sink 11 and the take-out electrode 12 has the electrode portion 20 formed by solder on the lower surface, and the other portions are covered with the resist 19. ing.
Here, the material for coating the back surface of the semiconductor device may be an insulating coating other than resist.

【００２４】上記したパワートランジスタ１３等を内蔵
する半導体装置はロウ材を介して図２（Ａ）に示した実
装基板２１上の導電パターン２２に、図２（Ｂ）に示す
ようにもちいられることで、従来の製造工程を簡素化す
ることができる混成集積回路装置を実現することができ
る。The semiconductor device containing the power transistor 13 and the like described above can be used on the conductive pattern 22 on the mounting substrate 21 shown in FIG. 2A via the brazing material as shown in FIG. 2B. Thus, it is possible to realize a hybrid integrated circuit device capable of simplifying the conventional manufacturing process.

【００２５】ここで、実装基板２１について説明する。
前述した半導体装置を実装する実装基板２１としては、
プリント基板、セラミック基板、フレキシブルシート基
板または金属基板が考えられる。この実装基板２１は、
表面に導電パターンが形成されるため、電気的絶縁が考
慮されて、少なくとも基板の表面が絶縁処理されてい
る。プリント基板、セラミック基板、フレキシブルシー
ト基板は、基板自身が絶縁材料で構成されているため、
そのまま表面に導電パターン形成すれば良い。しかし金
属基板の場合は、少なくとも表面に絶縁材料が被着さ
れ、この上に導電パターンが被着されている。Here, the mounting board 21 will be described.
As the mounting board 21 on which the above-mentioned semiconductor device is mounted,
Printed circuit boards, ceramic substrates, flexible sheet substrates or metal substrates are conceivable. This mounting board 21 is
Since the conductive pattern is formed on the surface, at least the surface of the substrate is insulated in consideration of electrical insulation. Printed boards, ceramic boards, and flexible sheet boards are made of insulating material,
A conductive pattern may be formed on the surface as it is. However, in the case of a metal substrate, at least the surface is coated with an insulating material, and the conductive pattern is deposited thereon.

【００２６】更に、本実施形態の混成集積回路装置に用
いられる半導体装置では、銅の金属板から成るヒートシ
ンク１１および取り出し電極１２との高さが同位置に形
成されている。そのため、ヒートシンク１１上に固着さ
れているパワートランジスタ１３と取り出し電極１２と
を電気的に接続している金属細線１６が、ヒートシンク
１１に接触することがないので、金属細線１６が切断さ
れたり、電気的にショートを起こすことがないので、製
品品質をより向上した半導体装置を形成することができ
る。Further, in the semiconductor device used for the hybrid integrated circuit device of this embodiment, the heat sink 11 and the take-out electrode 12 made of a copper metal plate are formed at the same height. Therefore, the thin metal wire 16 electrically connecting the power transistor 13 and the take-out electrode 12 fixed on the heat sink 11 does not come into contact with the heat sink 11. Since a short circuit does not occur, a semiconductor device with improved product quality can be formed.

【００２７】上記したように、本実施の形態では、半導
体素子としてパワートランジスタを用いた場合を説明し
たが、特に、パワートランジスタに限定する必要はな
い。例えば、パワー半導体素子ではパワーＭＯＳＦＥ
Ｔ、ＩＧＢＴ、ＳＩＴ、大電流駆動用のＴｒ、大電流駆
動用のＩＣ（ＭＯＳ型ＢＩＰ型Ｂｉ−ＣＭＯＳ型）メモ
リ素子等を用いた場合でも、また、セミパワー半導体素
子、小信号半導体素子を用いた場合でも同様の効果を得
ることができる。その他、本発明の趣旨を逸脱しない範
囲で種々の変更が可能である。As described above, the case where the power transistor is used as the semiconductor element has been described in the present embodiment, but it is not particularly limited to the power transistor. For example, in a power semiconductor element, power MOSFE
Even when T, IGBT, SIT, Tr for large current driving, IC (MOS type BIP type Bi-CMOS type) memory element for large current driving, etc. are used, a semi-power semiconductor element or a small signal semiconductor element is used. Even if there is, the same effect can be obtained. Besides, various modifications can be made without departing from the spirit of the present invention.

【００２８】次に、上記の混成集積回路装置の製造方法
について説明する。最初に、図３〜図８を参照にして、
本発明である混成集積回路装置の製造方法に用いられる
パワートランジスタ等が内蔵された半導体装置の製造方
法における第１の実施の形態について説明する。Next, a method of manufacturing the above hybrid integrated circuit device will be described. First, referring to FIGS. 3 to 8,
A first embodiment of a method of manufacturing a semiconductor device having a power transistor and the like used in the method of manufacturing a hybrid integrated circuit device according to the present invention will be described.

【００２９】図３に示すように、先ず、大判の金属板３
１を準備する。金属板３１は銅、銀等の金属から成り、
０．５〜３．０ｍｍの板厚を具備する。As shown in FIG. 3, first, a large-sized metal plate 3
Prepare 1. The metal plate 31 is made of a metal such as copper or silver,
It has a plate thickness of 0.5 to 3.0 mm.

【００３０】次に、図４（Ａ）に示すように、図３にお
いて準備した金属板３１をプレス機の台座３２に設置
し、金属板３１はヒートシンク３６およびエミッタ、ベ
ース取り出し電極３７の形成部をプレス機に認識させ、
ヒートシンク３６およびエミッタ、ベース取り出し電極
３７の形成部をパンチ３３にて半抜き状態にプレス加工
する。このとき、金属板３１は１／２〜４／５程度抜き
出されるが、使用用途に応じてできる限り接続部が少な
くなるよにプレス加工する。この工程により、金属板３
１の裏面にはヒートシンク３６およびエミッタ、ベース
取り出し電極３７を形成する。Next, as shown in FIG. 4 (A), the metal plate 31 prepared in FIG. 3 is set on the pedestal 32 of the press machine, and the metal plate 31 is provided with a heat sink 36 and a portion for forming the emitter and base extraction electrode 37. To the press machine,
The heat sink 36, the emitter, and the portion where the base extraction electrode 37 are formed are pressed by the punch 33 into a half-blanked state. At this time, the metal plate 31 is pulled out by about 1/2 to 4/5, but is pressed so that the number of connecting portions is reduced as much as possible according to the intended use. By this process, the metal plate 3
A heat sink 36, an emitter, and a base extraction electrode 37 are formed on the back surface of 1.

【００３１】そして、図４（Ｂ）に示すように、プレス
加工をした金属板３１の表面に形成される凹部および金
属板３１の裏面に形成される凸部の側面には、せん断面
３４および破断面３５が形成される。せん断面３４は金
属板３１表裏の先端部に形成され、破断面３５は抜き出
された金属板３１の接続部およびその周辺に形成され
る。尚、せん断面３４の厚さは、金属板３１の厚さの１
／２〜１／３程度の厚さとなる。ここで、破断面３５は
分離して図示されているが、実際は破断面３５は接合し
ている。Then, as shown in FIG. 4B, the shear surface 34 and the side surface of the concave portion formed on the front surface of the pressed metal plate 31 and the convex portion formed on the rear surface of the metal plate 31 are A fracture surface 35 is formed. The sheared surfaces 34 are formed at the front and rear ends of the metal plate 31, and the fracture surface 35 is formed at the connection part of the extracted metal plate 31 and its periphery. The thickness of the shear surface 34 is 1 of the thickness of the metal plate 31.
The thickness is about / 2-1 / 3. Here, although the fracture surface 35 is shown separately, the fracture surface 35 is actually joined.

【００３２】次に、図４（Ｃ）に示すように、金属板３
１上に形成される複数のヒートシンク３６およびエミッ
タ、ベース取り出し電極３７の位置をプレス機に認識さ
せる。そして、金属板３１の表面からそれぞれの設置部
３６および電極３７をパンチ３３でプレスし、このプレ
ス加工を繰り返すことで金属板３１の裏面には多数組の
パワーユニットを形成する。Next, as shown in FIG. 4C, the metal plate 3
The press machine is made to recognize the positions of the plurality of heat sinks 36, the emitters, and the base lead-out electrodes 37 formed on the substrate 1. Then, the respective installation portions 36 and the electrodes 37 are pressed from the front surface of the metal plate 31 with the punch 33, and by repeating this press working, a large number of sets of power units are formed on the back surface of the metal plate 31.

【００３３】次に、図５に示すように、金属板３１の表
裏を反転し、金属板３１の表面にヒートシンク３６およ
びエミッタ、ベース取り出し電極３７を位置するように
する。そして、金属板３１の凸部のヒートシンク３６に
パワートランジスタ３８を半田ペースト３９を介して固
着する。その後、固着されたパワートランジスタ３８の
ボンディングパッド部とエミッタ、ベース取り出し電極
３７とを金属細線４０で電気的に接続する。このとき、
大電流を流すパワートランジスタ３８はチップ自身が大
きく電流容量も多いのでボンディングパッドのサイズも
大きく形成されているため、金属細線４０は、例えば、
大径（３００μｍ）のＡｌ線が用いられる。そして、太
線ボンダーによりボンディングパッド部および電極３７
には超音波ダイボンディングされることで接続される。Next, as shown in FIG. 5, the front and back of the metal plate 31 are reversed so that the heat sink 36 and the emitter / base extraction electrode 37 are located on the surface of the metal plate 31. Then, the power transistor 38 is fixed to the convex heat sink 36 of the metal plate 31 via the solder paste 39. After that, the bonding pad portion of the fixed power transistor 38 and the emitter / base take-out electrode 37 are electrically connected by the thin metal wire 40. At this time,
Since the power transistor 38 that passes a large current has a large chip itself and a large current capacity, the size of the bonding pad is also large.
A large diameter (300 μm) Al wire is used. Then, the bonding pad portion and the electrode 37 are formed by the thick wire bonder.
Is connected by ultrasonic die bonding.

【００３４】尚、図示はしていないが、ヒートシンク３
６上には半田ペースト３９との接着性を考慮して銀メッ
キや金メッキが施されている場合もある。また、取り出
し電極３７上には金属細線４０の接着性が考慮され銀メ
ッキやニッケルメッキが施されている。Although not shown, the heat sink 3
In some cases, silver plating or gold plating is applied on the surface 6 in consideration of adhesiveness with the solder paste 39. Further, the extraction electrode 37 is plated with silver or nickel in consideration of the adhesiveness of the thin metal wire 40.

【００３５】次に、図６に示すように、複数のパワーユ
ニット部にパワートランジスタ３８を半田ペースト３９
を介して固着し、金属細線４０により各々のエミッタ、
ベース取り出し電極３７と接続されている金属板３１に
絶縁性樹脂４１を付着する工程である。これは、トラン
スファーモールド、インジェクションモールド、または
ポッティングや印刷により実現できるが、本実施例で
は、例えば、トランスファーモールドにより絶縁性樹脂
４１が一体にモールドされる。ここで、絶縁性樹脂４１
としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド
樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を
用いることができる。また絶縁性樹脂４１は、金型を用
いて固める樹脂、塗布をして被覆できる樹脂であれば、
全ての樹脂が採用できる。Next, as shown in FIG. 6, the power transistors 38 are attached to the plurality of power unit portions by the solder paste 39.
Through the metal wire 40 for each emitter,
In this step, the insulating resin 41 is attached to the metal plate 31 connected to the base extraction electrode 37. This can be realized by transfer molding, injection molding, or potting or printing. In this embodiment, the insulating resin 41 is integrally molded by transfer molding, for example. Here, the insulating resin 41
As the material, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as a polyimide resin or polyphenylene sulfide can be used. If the insulating resin 41 is a resin that is hardened using a mold or a resin that can be applied and covered,
All resins can be used.

【００３６】本実施の形態では、金属板３１表面に被覆
された絶縁性樹脂４１の厚さは、パワートランジスタ３
８の最頂部から約１００μｍ程度が被覆されるように調
整されている。この厚みは、強度を考慮して厚くするこ
とも、薄くすることも可能である。In the present embodiment, the thickness of the insulating resin 41 with which the surface of the metal plate 31 is coated is determined by the power transistor 3
It is adjusted so that about 100 μm from the top of 8 is covered. This thickness can be increased or decreased in consideration of strength.

【００３７】また、従来は部品のサイズ毎にトランスフ
ァーモールド金型が必要であった。しかし、本発明で
は、トランスファーモールドにより複数のパワートラン
ジスタ３８が固着された金属板３１に絶縁性樹脂４１が
一体にモールドされるため、トランスファーモールド用
の金型は、フレームの大きさに合わせた１面あれば、部
品のサイズに関係なく同じ金型でトランスファーモール
ドすることができる。Further, conventionally, a transfer molding die has been required for each size of parts. However, in the present invention, the insulating resin 41 is integrally molded on the metal plate 31 to which the plurality of power transistors 38 are fixed by transfer molding. If there is a surface, it is possible to transfer mold with the same mold regardless of the size of the part.

【００３８】次に、図７（Ａ）、（Ｂ）に示すように、
全体を絶縁性樹脂４１で被覆された金属板３１の裏面を
物理的にまたは物理的および化学的に除き、ヒートシン
ク３６とエミッタ、ベース取り出し電極３７とを分離す
る工程がある。ここで、この金属板３１の裏面を除く工
程は、研磨、切削、エッチング、レーザの金属蒸発等に
より施される。本発明の実施形態の一例では、図７
（Ａ）に示したように、図６に示した２点鎖線部まで、
具体的には、金属板３１に形成された凹部の底部から絶
縁性樹脂４１が露出するまで下面切削で削る。この作業
により、ヒートシンク３６とエミッタ、ベース取り出し
電極３７とを分離することができる。Next, as shown in FIGS. 7 (A) and 7 (B),
There is a step of physically or physically and chemically removing the back surface of the metal plate 31 entirely covered with the insulating resin 41 to separate the heat sink 36 from the emitter / base extraction electrode 37. Here, the step of removing the back surface of the metal plate 31 is performed by polishing, cutting, etching, metal evaporation of laser, or the like. In one example of an embodiment of the invention, FIG.
As shown in (A), up to the two-dot chain line portion shown in FIG.
Specifically, the lower surface is cut until the insulating resin 41 is exposed from the bottom of the recess formed in the metal plate 31. By this operation, the heat sink 36 and the emitter / base extraction electrode 37 can be separated.

【００３９】また、その他の金属板３１の裏面を除く工
程としては、図７（Ｂ）に示したように、金属板３１の
裏面の凸部、図６に示した１点鎖線部まで下面切削によ
り削り、２点鎖線部まではエッチングにより除去する工
程や金属板３１の裏面を図６に示した２点鎖線部手前ま
で下面切削により削り、その後、凹部の底部から絶縁性
樹脂４１が露出するまでエッチングし金属板３１の裏面
を平坦にする工程や金属板３１の裏面を凹部の底部から
絶縁性樹脂４１が露出するまでエッチングにより除去す
る工程等がある。Further, as the other step of removing the back surface of the metal plate 31, as shown in FIG. 7B, the lower surface is cut up to the convex portion on the back surface of the metal plate 31 and the one-dot chain line portion shown in FIG. The step of removing the two-dot chain line portion by etching or the back surface of the metal plate 31 is cut by the lower surface cutting to the front of the two-dot chain line portion shown in FIG. 6, and thereafter the insulating resin 41 is exposed from the bottom of the recess. And a step of flattening the back surface of the metal plate 31 and a step of removing the back surface of the metal plate 31 by etching until the insulating resin 41 is exposed from the bottom of the recess.

【００４０】ここで、例えば、絶縁性樹脂４１が露出す
るまで下面切削により削ると金属板３１の削りカスや外
側に薄くのばされたバリ状の金属が、絶縁性樹脂４１等
に食い込んでしまう場合がある。そこで、最後のヒート
シンク３６とエミッタ、ベース取り出し電極３７とを分
離する段階で、エッチングにより分離する工程を用いる
ことで、より確実に絶縁性樹脂４１等は、金属板３１の
削りカスや外側に薄くのばされたバリ状の金属が食い込
むことなく形成される。このことにより、微細間隔の導
電パターン同士の短絡を防止することができる。Here, for example, when the insulating resin 41 is cut by lower surface cutting until it is exposed, the scraps of the metal plate 31 and the burr-shaped metal thinly spread to the outside will bite into the insulating resin 41 and the like. There are cases. Therefore, by using a step of separating by etching at the final stage of separating the heat sink 36 from the emitter / base extraction electrode 37, the insulating resin 41 and the like can be more reliably thinned to the scraps of the metal plate 31 and to the outside. The extended burr-like metal is formed without biting. As a result, it is possible to prevent a short circuit between the conductive patterns having minute intervals.

【００４１】次に、図８に示すように、ヒートシンク３
６とエミッタ、ベース取り出し電極３７とに分離された
金属板３１の裏面に電極部を形成する工程がある。上記
した工程により、金属板３１および絶縁性樹脂４１が露
出した裏面にはレジスト４２を全体に塗布する。このと
き、レジスト４２の厚みは４０μｍ程度になるように形
成する。そして、実装基板上の配線を延在させるための
部分であるヒートシンク３６とエミッタ、ベース取り出
し電極３７の裏面のレジスト４２をエッチングにより除
去する。その除去された部分に半田４３を固着させるこ
とにより電極部が完成する。Next, as shown in FIG. 8, the heat sink 3
There is a step of forming an electrode portion on the back surface of the metal plate 31 separated into 6 and the emitter / base extraction electrode 37. Through the steps described above, the resist 42 is applied to the entire back surface where the metal plate 31 and the insulating resin 41 are exposed. At this time, the resist 42 is formed to have a thickness of about 40 μm. Then, the heat sink 36, which is a portion for extending the wiring on the mounting substrate, and the resist 42 on the back surface of the emitter / base extraction electrode 37 are removed by etching. The electrode portion is completed by fixing the solder 43 to the removed portion.

【００４２】次に、図９（Ａ）に示すように、金属板３
１上に形成された複数の半導体装置を各半導体装置毎に
分割して図９（Ｂ）に示したような個別の装置を得るこ
とで、本発明である混成集積回路装置に使用する半導体
装置が完成する。分割にはダイシングブレード４４を用
い、金属板３１裏面に形成される認識マークをダイシン
グ機械で認識し、金属板３１をダイシングライン４５に
沿って縦横に一括して切断する。尚、ダイシングライン
４５は隣接する半導体装置のヒートシンク３６とエミッ
タ、ベース取り出し電極３７との間の絶縁性樹脂層の中
心に位置するので、スムーズなダイシングを可能とし、
また、ダイシングブレード４４の摩耗も低減することが
できる。Next, as shown in FIG. 9A, the metal plate 3
A semiconductor device used for the hybrid integrated circuit device of the present invention by dividing a plurality of semiconductor devices formed over one semiconductor device into individual devices as shown in FIG. 9B. Is completed. A dicing blade 44 is used for division, and the recognition mark formed on the back surface of the metal plate 31 is recognized by a dicing machine, and the metal plate 31 is cut along the dicing line 45 in a vertical and horizontal manner at one time. Since the dicing line 45 is located at the center of the insulating resin layer between the heat sink 36 and the emitter / base extraction electrode 37 of the adjacent semiconductor device, smooth dicing is possible,
Further, the wear of the dicing blade 44 can be reduced.

【００４３】最後に、図２（Ａ）に示した混成集積回路
に、上記したパワートランジスタ内蔵の半導体装置を組
み込むことにより、本発明である混成集積回路装置の製
造方法が完成する。Finally, by incorporating the above-described semiconductor device containing a power transistor into the hybrid integrated circuit shown in FIG. 2A, the method for manufacturing the hybrid integrated circuit device of the present invention is completed.

【００４４】このとき、上記したように、あらかじめパ
ワートランジスタ３８、パワートランジスタ３８とエミ
ッタ、ベース取り出し電極３７とを電気的に接続する金
属細線４０等を内蔵した半導体装置を準備しておくこと
により、混成集積回路装置の組み立て工程において、前
記半導体装置をチップマウンター等でダイボンディング
することで金属細線４０のワイヤーボンディング工程を
省略し簡素な組み立て工程を実現することができる。At this time, as described above, by preparing in advance a semiconductor device containing the power transistor 38, the metal thin wire 40 for electrically connecting the power transistor 38 to the emitter / base extraction electrode 37, and the like, In the assembly process of the hybrid integrated circuit device, the semiconductor device is die-bonded by a chip mounter or the like, so that the wire bonding process of the thin metal wires 40 can be omitted and a simple assembly process can be realized.

【００４５】尚、本実施の形態では、パワートランジス
タ等の大電流を要する半導体素子を内蔵した半導体装置
を用いた混成集積回路およびその製造方法について上記
に述べた。しかし、上記した実施の形態の他にも、半抜
き加工により金属板の厚さを調整することで、放熱性を
あまり必要としないセミパワートランジスタ等のセミパ
ワー半導体素子や小信号トランジスタ等の小信号半導体
素子を内蔵した半導体装置を用いた混成集積回路および
その製造方法についても実現することができる。In this embodiment, the hybrid integrated circuit using a semiconductor device having a semiconductor element such as a power transistor which requires a large current and a manufacturing method thereof have been described above. However, in addition to the above-described embodiment, by adjusting the thickness of the metal plate by half blanking, a semi-power semiconductor element such as a semi-power transistor or a small-signal transistor such as a small-signal transistor that does not require heat dissipation much. It is also possible to realize a hybrid integrated circuit using a semiconductor device containing a semiconductor element and a manufacturing method thereof.

【００４６】次に、図１０〜図１７を参照にして、本発
明である混成集積回路装置に用いられるパワートランジ
スタ等が内蔵された半導体装置における第２の実施の形
態について説明する。Next, with reference to FIGS. 10 to 17, a second embodiment of a semiconductor device incorporating a power transistor and the like used in the hybrid integrated circuit device of the present invention will be described.

【００４７】図１０に示すように、先ず、大判の金属板
５１を準備する。金属板５１は銅、銀等の金属から成
り、０．５〜３．０ｍｍの板厚を具備する。As shown in FIG. 10, first, a large metal plate 51 is prepared. The metal plate 51 is made of a metal such as copper or silver and has a plate thickness of 0.5 to 3.0 mm.

【００４８】次に、図１１（Ａ）に示すように、図１０
において準備した金属板５１をプレス機の台座５２に設
置し、金属板５１はヒートシンク５６およびエミッタ、
ベース取り出し電極５７の形成部をプレス機に認識さ
せ、ヒートシンク５６およびエミッタ、ベース取り出し
電極５７の形成部をパンチ５３にて半抜き状態にプレス
加工する。このとき、金属板５１は１／２〜４／５程度
抜き出されるが、使用用途に応じてできる限り接続部が
少なくなるよにプレス加工する。この工程により、金属
板５１の裏面にはヒートシンク５６およびエミッタ、ベ
ース取り出し電極５７を形成する。Next, as shown in FIG.
The metal plate 51 prepared in 1. is installed on the pedestal 52 of the press machine, and the metal plate 51 includes a heat sink 56 and an emitter,
The forming portion of the base take-out electrode 57 is recognized by the press machine, and the heat sink 56, the emitter, and the forming portion of the base take-out electrode 57 are pressed by the punch 53 into a half-blanked state. At this time, the metal plate 51 is pulled out by about 1/2 to 4/5, but is pressed so that the number of connecting portions is reduced as much as possible according to the intended use. Through this step, the heat sink 56 and the emitter / base extraction electrode 57 are formed on the back surface of the metal plate 51.

【００４９】そして、図１１（Ｂ）に示すように、プレ
ス加工をした金属板５１の表面に形成される凹部および
金属板５１の裏面に形成される凸部の側面には、せん断
面５４および破断面５５が形成される。せん断面５４は
金属板５１表裏の先端部に形成され、破断面５５は抜き
出された金属板５１の接続部およびその周辺に形成され
る。尚、せん断面５４の厚さは、金属板５１の厚さの１
／２〜１／３程度の厚さとなる。ここで、破断面５５は
分離して図示されているが、実際は破断面５５は接合し
ている。Then, as shown in FIG. 11 (B), a shearing surface 54 and a shearing surface 54 are formed on the side surfaces of the concave portion formed on the front surface of the pressed metal plate 51 and the convex portion formed on the rear surface of the metal plate 51. A fracture surface 55 is formed. The sheared surfaces 54 are formed at the front and back ends of the metal plate 51, and the fracture surface 55 is formed at the connection part of the extracted metal plate 51 and its periphery. The thickness of the shear surface 54 is 1 of the thickness of the metal plate 51.
The thickness is about / 2-1 / 3. Here, although the fracture surface 55 is shown separately, the fracture surface 55 is actually joined.

【００５０】次に、図１１（Ｃ）に示すように、金属板
５１上に形成される複数のヒートシンク５６およびエミ
ッタ、ベース取り出し電極５７の位置をプレス機に認識
させる。そして、金属板５１の表面からそれぞれの設置
部５６および電極５７をパンチ５３でプレスし、このプ
レス加工を繰り返すことで金属板５１の裏面には多数組
のパワーユニットを形成する。Next, as shown in FIG. 11C, the press machine is made to recognize the positions of the plurality of heat sinks 56 and the emitter / base extraction electrodes 57 formed on the metal plate 51. Then, the respective installation portions 56 and the electrodes 57 are pressed from the front surface of the metal plate 51 with the punch 53, and by repeating this press working, a large number of sets of power units are formed on the back surface of the metal plate 51.

【００５１】次に、図１２に示すように、金属板５１の
表裏を反転し、金属板５１の表面にヒートシンク５６お
よびエミッタ、ベース取り出し電極５７を位置するよう
にする。そして、金属板５１の裏面部の凸部を取り除く
工程である。この工程では、一点鎖線部で示した金属板
５１の裏面部の凸部までを下面切削により削り、金属板
５１の裏面を平坦に形成することで、その後の工程で行
われるチップボンディング、ワイヤーボンディング等の
工程をより安定して行うことができる。ここで、金属板
５１の裏面部の凸部を取り除く工程としては、下面切削
の他にもエッチングや下面切削とエッチングとの組み合
わせ等の方法でも行うことができる。Next, as shown in FIG. 12, the front and back of the metal plate 51 are reversed so that the heat sink 56 and the emitter / base extraction electrode 57 are located on the surface of the metal plate 51. Then, it is a step of removing the convex portion on the back surface of the metal plate 51. In this step, even the convex portion of the back surface of the metal plate 51 indicated by the alternate long and short dash line is cut by bottom surface cutting to form the back surface of the metal plate 51 flat, thereby performing chip bonding and wire bonding performed in the subsequent steps. It is possible to more stably perform the steps such as. Here, the step of removing the convex portion on the back surface of the metal plate 51 can be performed by a method such as etching or a combination of lower surface cutting and etching, in addition to the lower surface cutting.

【００５２】次に、図１３に示すように、金属板５１の
凸部のヒートシンク５６にパワートランジスタ５８を半
田ペースト５９を介して固着する。そして、固着された
パワートランジスタ５８のボンディングパッド部とエミ
ッタ、ベース取り出し電極５７とを金属細線６０で電気
的に接続する。このとき、大電流を流すパワートランジ
スタ５８はチップ自身が大きく電流容量も多いのでボン
ディングパッドのサイズも大きく形成されているため、
金属細線６０は、例えば、大径（３００μｍ）のＡｌ線
が用いられる。そして、太線ボンダーによりボンディン
グパッド部および電極部５７には超音波ボンディングさ
れることで接続される。Next, as shown in FIG. 13, the power transistor 58 is fixed to the heat sink 56 of the convex portion of the metal plate 51 via the solder paste 59. Then, the bonding pad portion of the fixed power transistor 58 and the emitter / base lead-out electrode 57 are electrically connected by a thin metal wire 60. At this time, since the chip itself is large and the current capacity is large, the power transistor 58 that flows a large current has a large bonding pad size.
As the metal thin wire 60, for example, an Al wire having a large diameter (300 μm) is used. Then, the bonding pad portion and the electrode portion 57 are connected by ultrasonic bonding with a thick wire bonder.

【００５３】尚、図示はしていないが、ヒートシンク５
６上には半田ペースト５９との接着性を考慮して銀メッ
キや金メッキが施されている場合もある。また、取り出
し電極５７上には金属細線６０の接着性が考慮され銀メ
ッキやニッケルメッキが施されている。Although not shown, the heat sink 5
In some cases, silver plating or gold plating is applied on the surface 6 in consideration of the adhesiveness with the solder paste 59. Further, on the extraction electrode 57, silver plating or nickel plating is applied in consideration of the adhesiveness of the thin metal wire 60.

【００５４】次に、図１４に示すように、複数の半導体
装置形成部にパワートランジスタ５８を固着し、金属細
線６０により各々のエミッタ、ベース取り出し電極部５
７と接続されている金属板５１に絶縁性樹脂６１を付着
する工程である。これは、トランスファーモールド、イ
ンジェクションモールド、またはポッティングや印刷に
より実現できるが、本実施例では、例えば、トランスフ
ァーモールドにより絶縁性樹脂６１が一体にモールドさ
れる。ここで、絶縁性樹脂６１としては、エポキシ樹脂
等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサ
ルファイド等の熱可塑性樹脂を用いることができる。ま
た絶縁性樹脂６１は、金型を用いて固める樹脂、塗布を
して被覆できる樹脂であれば、全ての樹脂が採用でき
る。Next, as shown in FIG. 14, the power transistors 58 are fixed to the plurality of semiconductor device forming portions, and the emitter and base take-out electrode portions 5 are formed by the metal thin wires 60.
In this step, the insulating resin 61 is attached to the metal plate 51 connected to the metal plate 7. This can be realized by transfer molding, injection molding, or potting or printing. In this embodiment, the insulating resin 61 is integrally molded by transfer molding, for example. Here, as the insulating resin 61, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as a polyimide resin or polyphenylene sulfide can be used. Further, as the insulating resin 61, any resin can be adopted as long as it is a resin that is hardened using a mold or a resin that can be coated and coated.

【００５５】このとき、絶縁性樹脂６１がヒートシンク
５６およびエミッタ、ベース取り出し電極５７の側面の
破断面５５と一体にモールドされることで、破断面５５
により絶縁性樹脂６１が剥離しづらいアンカー効果を有
した構造を形成することとなる。At this time, the insulating resin 61 is molded integrally with the heat sink 56 and the fracture surface 55 on the side surface of the emitter / base extraction electrode 57, whereby the fracture surface 55 is formed.
As a result, a structure having an anchor effect in which the insulating resin 61 is hard to peel off is formed.

【００５６】本実施の形態では、金属板５１表面に被覆
された絶縁性樹脂６１の厚さは、パワートランジスタ５
８の最頂部から約１００μｍ程度が被覆されるように調
整されている。この厚みは、強度を考慮して厚くするこ
とも、薄くすることも可能である。In the present embodiment, the thickness of the insulating resin 61 coated on the surface of the metal plate 51 is set to the power transistor 5
It is adjusted so that about 100 μm from the top of 8 is covered. This thickness can be increased or decreased in consideration of strength.

【００５７】また、従来は部品のサイズ毎にトランスフ
ァーモールド金型が必要であった。しかし、本発明で
は、トランスファーモールドにより複数のパワートラン
ジスタ５８が固着された金属板５１に絶縁性樹脂６１が
一体にモールドされるため、トランスファーモールド用
の金型は、フレームの大きさに合わせた１組あれば品の
サイズに関係なく同じ金型でトランスファーモールドす
ることができる。Further, conventionally, a transfer molding die has been required for each size of parts. However, in the present invention, since the insulating resin 61 is integrally molded on the metal plate 51 to which the plurality of power transistors 58 are fixed by transfer molding, the mold for transfer molding has a size corresponding to the size of the frame. If they are combined, transfer molding can be performed with the same mold regardless of the size of the product.

【００５８】次に、図１５に示すように、全体を絶縁性
樹脂６１で被覆された金属板５１の裏面を物理的にまた
は物理的および化学的に除き、ヒートシンク５６とエミ
ッタ、ベース取り出し電極５７とを分離する工程があ
る。ここで、この金属板５１の裏面を除く工程は、上記
した金属板５１の裏面を平坦にする工程と同様に、研
磨、切削、エッチング、レーザの金属蒸発等により施さ
れる。本発明の実施形態の一例では、図１５に示した一
点鎖線部まで、具体的には、金属板５１に形成された凹
部の底部から絶縁性樹脂６１が露出するまで下面切削で
削るこてで、ヒートシンク５６とエミッタ、ベース取り
出し電極５７とを分離することができる。Next, as shown in FIG. 15, the entire surface of the metal plate 51 covered with the insulating resin 61 is physically or physically and chemically removed, and the heat sink 56 and the emitter / base extraction electrode 57 are removed. There is a step of separating and. Here, the step of removing the back surface of the metal plate 51 is performed by polishing, cutting, etching, metal evaporation of laser, or the like, similarly to the step of flattening the back surface of the metal plate 51. In an example of the embodiment of the present invention, a trowel that is cut by bottom surface cutting is used until the dashed-dotted line portion shown in FIG. 15, specifically, the insulating resin 61 is exposed from the bottom of the recess formed in the metal plate 51. The heat sink 56 and the emitter / base extraction electrode 57 can be separated.

【００５９】また、その他の金属板５１の裏面を除く工
程としては、図１５に示したように、金属板５１に形成
された凹部の底部から絶縁性樹脂６１が露出するまでエ
ッチングにより除去する工程や金属板５１に形成された
凹部の底部から絶縁性樹脂６１が露出する手前まで下面
切削により削り、その後、凹部の底部から絶縁性樹脂６
１が露出するまでエッチングし金属板５１の裏面を平坦
にする工程等がある。As the other step of removing the back surface of the metal plate 51, as shown in FIG. 15, the step of removing the insulating resin 61 from the bottom of the recess formed in the metal plate 51 by etching until it is exposed. And the insulating resin 61 is exposed from the bottom of the recess formed in the metal plate 51 to the front, and then the insulating resin 6 is removed from the bottom of the recess.
There is a step of flattening the back surface of the metal plate 51 by etching until 1 is exposed.

【００６０】ここで、例えば、絶縁性樹脂６１が露出す
るまで下面切削により削ると金属板５１の削りカスや外
側に薄くのばされたバリ状の金属が、絶縁性樹脂６１等
に食い込んでしまう場合がある。そこで、最後のヒート
シンク５６とエミッタ、ベース取り出し電極５７とを分
離する段階で、エッチングにより分離する工程を用いる
ことで、より確実に絶縁性樹脂６１等は、金属板５１の
削りカスや外側に薄くのばされたバリ状の金属が食い込
むことなく形成される。このことにより、微細間隔の導
電パターン同士の短絡を防止することができる。Here, for example, if the insulating resin 61 is ground by lower surface cutting until it is exposed, the scraps of the metal plate 51 and the burr-shaped metal thinly spread to the outside will bite into the insulating resin 61 and the like. There are cases. Therefore, by using the step of separating by etching at the final stage of separating the heat sink 56 from the emitter / base extraction electrode 57, the insulating resin 61 and the like can be more reliably thinned to the scraps of the metal plate 51 and to the outside. The extended burr-like metal is formed without biting. As a result, it is possible to prevent a short circuit between the conductive patterns having minute intervals.

【００６１】次に、図１６に示すように、ヒートシンク
５６とエミッタ、ベース取り出し電極５７とに分離され
た金属板５１の裏面に電極部を形成する工程がある。上
記した工程により、金属板５１および絶縁性樹脂６１が
露出した裏面にはレジスト６２を全体に塗布する。この
とき、レジスト６２の厚みは４０μｍ程度になるように
形成する。そして、実装基板上の配線を延在させるため
の部分であるヒートシンク５６とエミッタ、ベース取り
出し電極５７の裏面のレジスト６２をエッチングにより
除去する。その除去された部分に半田６３を固着させる
ことにより電極部が完成する。Next, as shown in FIG. 16, there is a step of forming an electrode portion on the back surface of the metal plate 51 separated into the heat sink 56 and the emitter / base extraction electrode 57. Through the steps described above, the resist 62 is applied to the entire back surface where the metal plate 51 and the insulating resin 61 are exposed. At this time, the resist 62 is formed to have a thickness of about 40 μm. Then, the heat sink 56, which is a portion for extending the wiring on the mounting substrate, and the resist 62 on the back surface of the emitter / base extraction electrode 57 are removed by etching. The electrode portion is completed by fixing the solder 63 to the removed portion.

【００６２】次に、図１７（Ａ）に示すように、金属板
５１上に形成された複数の半導体装置を各半導体装置毎
に分割して図１７（Ｂ）に示したような個別の装置を得
ることで、本発明である混成集積回路装置に使用する半
導体装置が完成する。分割にはダイシングブレード６４
を用い、金属板５１裏面に形成される認識マークをダイ
シング機械で認識し、金属板５１をダイシングライン６
５に沿って縦横に一括して切断する。尚、ダイシングラ
イン６５は隣接する半導体装置のヒートシンク５６とエ
ミッタ、ベース取り出し電極５７との間の絶縁性樹脂層
６１の中心に位置するので、スムーズなダイシングを可
能とし、また、ダイシングブレードの摩耗も低減するこ
とができる。Next, as shown in FIG. 17A, a plurality of semiconductor devices formed on the metal plate 51 are divided for each semiconductor device, and individual devices as shown in FIG. As a result, the semiconductor device used in the hybrid integrated circuit device of the present invention is completed. Dicing blade 64 for division
The recognition mark formed on the back surface of the metal plate 51 is recognized by a dicing machine using the
Cut vertically and horizontally at once along 5. Since the dicing line 65 is located at the center of the insulating resin layer 61 between the heat sink 56 and the emitter / base extraction electrode 57 of the adjacent semiconductor device, smooth dicing is possible and wear of the dicing blade is also prevented. It can be reduced.

【００６３】最後に、図２に示した混成集積回路に、上
記したパワートランジスタ内蔵の半導体装置を組み込む
ことにより、本発明である混成集積回路装置の製造方法
が完成する。Finally, by incorporating the above-described semiconductor device containing a power transistor into the hybrid integrated circuit shown in FIG. 2, the method for manufacturing the hybrid integrated circuit device of the present invention is completed.

【００６４】このとき、上記したように、あらかじめパ
ワートランジスタ５８、パワートランジスタ５８とエミ
ッタ、ベース取り出し電極５７とを電気的に接続する金
属細線６０等を内蔵した半導体装置を準備しておくこと
により、混成集積回路装置の組み立て工程において、前
記半導体装置をチップマウンター等でダイボンディング
することで金属細線６０のワイヤーボンディング工程を
省略し簡素な組み立て工程を実現することができる。At this time, as described above, by preparing the semiconductor device in which the power transistor 58, the metal thin wire 60 for electrically connecting the power transistor 58 to the emitter / base extraction electrode 57, etc. are prepared in advance, In the assembly process of the hybrid integrated circuit device, the semiconductor device is die-bonded by a chip mounter or the like, so that the wire bonding process of the thin metal wires 60 can be omitted and a simple assembly process can be realized.

【００６５】本発明の混成集積回路装置およびその製造
方法は、上記した実施の形態に限定されない。例えば、
混成集積回路装置に組み込む半導体装置としてパワーＭ
ＯＳＦＥＴ、ＩＧＢＴ、ＳＩＴ、大電流駆動用のＴｒ、
大電流駆動用のＩＣ（ＭＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭ
ＯＳ型）メモリ素子等のように大電流で用いられ、放熱
を必要とするパワー半導体素子を用いる場合も上記した
実施の形態により実施することができる。また、上記し
た半抜き加工により金属板の厚さを調整することで、放
熱性をあまり必要としないセミパワートランジスタ等セ
ミパワー半導体素子や小信号トランジスタ等の小信号半
導体素子を内蔵した半導体装置を用いた混成集積回路お
よびその製造方法についても実現することができる。そ
の他、本発明の要旨を逸脱しない範囲で、種々の変更が
可能である。The hybrid integrated circuit device and the manufacturing method thereof according to the present invention are not limited to the above-mentioned embodiments. For example,
Power M as a semiconductor device incorporated in a hybrid integrated circuit device
OSFET, IGBT, SIT, Tr for high current drive,
IC for high current drive (MOS type, BIP type, Bi-CM
An OS type) memory element or the like which is used with a large current and requires heat dissipation can also be implemented by the above-described embodiment. In addition, by adjusting the thickness of the metal plate by the above-mentioned half blanking process, a semiconductor device incorporating a semi-power semiconductor element such as a semi-power transistor or a small-signal semiconductor element such as a small-signal transistor, which does not need much heat dissipation, is used. The hybrid integrated circuit and the manufacturing method thereof can be realized. Besides, various modifications can be made without departing from the scope of the present invention.

【００６６】[0066]

【発明の効果】本発明の混成集積回路装置の製造方法に
よれば、本発明の混成集積回路装置に用いる半導体装置
の製造方法において、パワー半導体素子、セミパワー半
導体素子または小信号半導体素子のいずれかの半導体素
子を固着するヒートシンクに用いられる金属板を準備す
る工程と、前記金属板をプレス加工により選択的に半抜
き状にし、前記金属板裏面に前記ヒートシンクおよび前
記半導体素子の取り出し電極を形成する工程と、前記ヒ
ートシンクに複数の前記半導体素子を固着させ、そし
て、前記半導体素子の取り出し電極とを金属細線で電気
的に接続し、絶縁性樹脂で一括してモールドする工程を
有する。そことにより、前記ヒートシンクとして用いら
れる前記金属板上に前記半導体素子を内蔵した半導体装
置を一度に大量形成することができ、製造工程および製
造コストを大幅に改善することができる混成集積回路装
置の製造方法を提供することができる。According to the method of manufacturing a hybrid integrated circuit device of the present invention, in the method of manufacturing a semiconductor device used in the hybrid integrated circuit device of the present invention, any one of a power semiconductor element, a semi-power semiconductor element and a small signal semiconductor element is used. And a step of preparing a metal plate used for a heat sink to which the semiconductor element is fixed, the metal plate is selectively half-pressed by press working, and the heat sink and the extraction electrode of the semiconductor element are formed on the back surface of the metal plate. And a step of fixing a plurality of the semiconductor elements to the heat sink, electrically connecting the lead-out electrodes of the semiconductor elements with a fine metal wire, and molding the insulating resin at once. By doing so, a large number of semiconductor devices having the semiconductor element built-in can be formed at once on the metal plate used as the heat sink, and the manufacturing process and the manufacturing cost can be significantly improved. A manufacturing method can be provided.

【００６７】更に、本発明の混成集積回路装置の製造方
法によれば、上記した効果は、パワートランジスタ等の
大電流を用いる半導体素子に限らず、セミパワートラン
ジスタ、小信号トランジスタ等の半導体素子についても
同様に得ることができる。Furthermore, according to the method for manufacturing a hybrid integrated circuit device of the present invention, the above-mentioned effects are not limited to semiconductor elements such as power transistors that use a large current, but semiconductor elements such as semi-power transistors and small signal transistors. Can be obtained as well.

【００６８】更に、本発明の混成集積回路装置の製造方
法によれば、上記したように、あらかじめ前記半導体素
子、前記金属細線等を内蔵した半導体装置を準備してお
くことにより、混成集積回路装置の組み立て工程におい
て、前記半導体装置をチップマウンター等でダイボンデ
ィングすることで前記金属細線のワイヤーボンディング
工程を省略し簡素な組み立て工程を実現することができ
る。Further, according to the method for manufacturing a hybrid integrated circuit device of the present invention, as described above, by preparing a semiconductor device having the semiconductor element, the metal thin wire, and the like built therein in advance, the hybrid integrated circuit device is obtained. In the assembling step, by die-bonding the semiconductor device with a chip mounter or the like, it is possible to omit the wire bonding step for the thin metal wires and realize a simple assembling step.

【００６９】更に、本発明の混成集積回路装置の製造方
法によれば、混成集積回路装置に用いる半導体装置のト
ランスファーモールド工程において、金属板上に複数形
成された半導体装置をトランスファーモールドにより絶
縁性樹脂が一体にモールドするため、トランスファーモ
ールド用の金型は、フレームの大きさに合わせた１面あ
れば、半導体装置のサイズに関係なく同じ金型でトラン
スファーモールドすることができるので、大幅なコスト
削減をすることができる。Further, according to the method for manufacturing a hybrid integrated circuit device of the present invention, in the transfer molding step of the semiconductor device used for the hybrid integrated circuit device, a plurality of semiconductor devices formed on the metal plate are transferred by an insulating resin by transfer molding. Since the molds are integrally molded, the transfer mold can have the same mold regardless of the size of the semiconductor device as long as there is one surface that matches the size of the frame. You can

【００７０】本発明の混成集積回路装置によれば、パワ
ートランジスタ、パワーＭＯＳＦＥＴ等のように大電流
を用いる半導体素子を内蔵した半導体装置、前記半導体
素子に発生する熱を放熱するためのヒートシンク、前記
半導体素子のエミッタ、ベース取り出し電極および前記
半導体素子と前記電極を電気的に接続する金属細線を一
体に絶縁性樹脂でモールドすることで形成される半導体
装置を用いることで、混成集積回路装置の組み立て工程
を大幅に短縮し、製造コストも大幅に低減することがで
きる。According to the hybrid integrated circuit device of the present invention, a semiconductor device including a semiconductor element such as a power transistor or a power MOSFET that uses a large current, a heat sink for radiating heat generated in the semiconductor element, Assembly of a hybrid integrated circuit device by using a semiconductor device formed by integrally molding an emitter of a semiconductor element, a base extraction electrode, and a thin metal wire for electrically connecting the semiconductor element and the electrode with an insulating resin. The process can be significantly shortened and the manufacturing cost can be significantly reduced.

【００７１】更に、本発明の混成集積回路装置によれ
ば、上記した効果は、パワートランジスタ等の大電流を
用いる半導体素子に限らず、セミパワートランジスタ、
小信号トランジスタ等の半導体素子についても同様に得
ることができる。Further, according to the hybrid integrated circuit device of the present invention, the above-mentioned effects are not limited to the semiconductor element such as a power transistor using a large current, but a semi-power transistor,
A semiconductor device such as a small signal transistor can be similarly obtained.

【００７２】更に、本発明の混成集積回路装置によれ
ば、本発明の混成集積回路装置に用いる半導体装置にお
いて、前記半導体素子と前記半導体素子の取り出し電極
との高さとをほぼ同じ高さにすることができるので、前
記半導体素子と前記電極とを電気的に接続する前記金属
細線が、前記半導体素子が固着される前記ヒートシンク
に接触し切断したり、ショートすることのない構造を有
するので、製品品質をより向上させることができる。Further, according to the hybrid integrated circuit device of the present invention, in the semiconductor device used in the hybrid integrated circuit device of the present invention, the height of the semiconductor element and the height of the extraction electrode of the semiconductor element are substantially the same. Therefore, since the metal thin wire that electrically connects the semiconductor element and the electrode has a structure that does not contact with the heat sink to which the semiconductor element is fixed and does not cut or short-circuit, The quality can be further improved.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の混成集積回路装置の（Ａ）断面図
（Ｂ）平面図である。FIG. 1 is a sectional view (A) and a plan view (B) of a hybrid integrated circuit device of the present invention.

【図２】本発明の混成集積回路装置の（Ａ）回路図
（Ｂ）断面図である。FIG. 2 is a (A) circuit diagram (B) sectional view of the hybrid integrated circuit device of the present invention.

【図３】本発明の混成集積回路装置の製造方法を説明す
る図である。FIG. 3 is a diagram illustrating a method for manufacturing the hybrid integrated circuit device of the present invention.

【図４】本発明の混成集積回路装置の製造方法を説明す
る図である。FIG. 4 is a diagram illustrating a method for manufacturing the hybrid integrated circuit device of the present invention.

【図５】本発明の混成集積回路装置の製造方法を説明す
る図である。FIG. 5 is a diagram illustrating a method for manufacturing the hybrid integrated circuit device of the present invention.

【図６】本発明の混成集積回路装置の製造方法を説明す
る図である。FIG. 6 is a diagram illustrating a method for manufacturing the hybrid integrated circuit device of the present invention.

【図７】本発明の混成集積回路装置の製造方法を説明す
る図である。FIG. 7 is a diagram illustrating a method for manufacturing the hybrid integrated circuit device of the present invention.

【図８】本発明の混成集積回路装置の製造方法を説明す
る図である。FIG. 8 is a diagram illustrating a method for manufacturing the hybrid integrated circuit device of the present invention.

【図９】本発明の混成集積回路装置の製造方法を説明す
る図である。FIG. 9 is a diagram illustrating a method for manufacturing the hybrid integrated circuit device of the present invention.

【図１０】本発明の混成集積回路装置の製造方法を説明
する図である。FIG. 10 is a diagram illustrating a method for manufacturing the hybrid integrated circuit device of the present invention.

【図１１】本発明の混成集積回路装置の製造方法を説明
する図である。FIG. 11 is a diagram illustrating a method for manufacturing the hybrid integrated circuit device of the present invention.

【図１２】本発明の混成集積回路装置の製造方法を説明
する図である。FIG. 12 is a diagram illustrating a method for manufacturing the hybrid integrated circuit device of the present invention.

【図１３】本発明の混成集積回路装置の製造方法を説明
する図である。FIG. 13 is a diagram illustrating a method for manufacturing the hybrid integrated circuit device of the present invention.

【図１４】本発明の混成集積回路装置の製造方法を説明
する図である。FIG. 14 is a diagram illustrating a method for manufacturing the hybrid integrated circuit device of the present invention.

【図１５】本発明の混成集積回路装置の製造方法を説明
する図である。FIG. 15 is a diagram illustrating a method for manufacturing the hybrid integrated circuit device of the present invention.

【図１６】本発明の混成集積回路装置の製造方法を説明
する図である。FIG. 16 is a diagram illustrating a method for manufacturing the hybrid integrated circuit device of the present invention.

【図１７】本発明の混成集積回路装置の製造方法を説明
する図である。FIG. 17 is a diagram illustrating a method for manufacturing the hybrid integrated circuit device of the present invention.

【図１８】従来の混成集積回路装置の回路図である。FIG. 18 is a circuit diagram of a conventional hybrid integrated circuit device.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/52 H01L 25/00 - 25/18 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 21/52 H01L 25/00-25/18

Claims (22)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 金属板をハーフプレスして前記金属板の
裏面にヒートシンクと該ヒートシンクに近接した位置に
配置する取り出し電極とを凸部とした多数組のユニット
を設ける工程と、 前記金属板の表裏を反転し、前記金属板の前記各ユニッ
トの前記ヒートシンクに半導体素子のベアチップを固着
する工程と、 前記金属板の前記各ユニットの前記半導体素子の電極と
前記取り出し電極とを接続する工程と、 前記金属板の前記各ユニットを絶縁性樹脂で一体にモー
ルドする工程と、 前記金属板の裏面から前記各ユニットの前記ヒートシン
クと前記取り出し電極間の凹部を除去する工程と、 前記絶縁性樹脂を切断して個別の前記ユニットに分離す
る工程と、 前記ユニットを複数の導電パターンを形成した実装基板
に組み込む工程とを具備することを特徴とする混成集積
回路装置の製造方法。1. A step of half-pressing a metal plate to provide a large number of sets of units on the back surface of the metal plate, each of which has a heat sink and a lead-out electrode arranged in a position close to the heat sink as a convex portion, Inverting the front and back, fixing the bare chip of the semiconductor element to the heat sink of each unit of the metal plate, and connecting the electrode of the semiconductor element of each unit of the metal plate and the extraction electrode, A step of integrally molding each unit of the metal plate with an insulating resin; a step of removing a concave portion between the heat sink and the extraction electrode of each unit from the back surface of the metal plate; cutting the insulating resin And separating the unit into individual units, and incorporating the unit into a mounting board having a plurality of conductive patterns formed thereon. And a method for manufacturing a hybrid integrated circuit device. 【請求項２】 前記金属板をハーフプレスする工程にお
いて、前記金属板を前記金属板の厚みの１／２〜４／５
程度抜き出すことを特徴とする請求項１記載の混成集積
回路装置の製造方法。2. In the step of half-pressing the metal plate, the metal plate is ½ to 4/5 of the thickness of the metal plate.
The method of manufacturing a hybrid integrated circuit device according to claim 1, wherein the extraction is performed to a certain extent. 【請求項３】 前記金属板の裏面から前記各ユニットの
前記ヒートシンクと前記取り出し電極間の凹部を除去す
る工程において、前記金属板を裏面から切削することを
特徴とする請求項１記載の混成集積回路装置の製造方
法。3. The hybrid integrated circuit according to claim 1, wherein the metal plate is cut from the back surface in the step of removing the recess between the heat sink and the extraction electrode of each unit from the back surface of the metal plate. Method of manufacturing circuit device. 【請求項４】 前記金属板の裏面から前記各ユニットの
前記ヒートシンクと前記取り出し電極間の凹部を除去す
る工程において、最初に前記金属板の裏面から切削し、
その後切削面からエッチングすることを特徴とする請求
項１記載の混成集積回路装置の製造方法。4. In the step of removing the recess between the heat sink and the extraction electrode of each unit from the back surface of the metal plate, first, cutting from the back surface of the metal plate,
The method of manufacturing a hybrid integrated circuit device according to claim 1, further comprising etching from the cutting surface. 【請求項５】 前記ユニットを複数の導電パターンを形
成した前記実装基板に組み込む工程において、前記ユニ
ットはロウ材を介して前記導電パターンに固着されるこ
とを特徴とする請求項１記載の混成集積回路装置の製造
方法。5. The hybrid integrated device according to claim 1, wherein in the step of incorporating the unit into the mounting substrate having a plurality of conductive patterns formed thereon, the unit is fixed to the conductive pattern via a brazing material. Method of manufacturing circuit device. 【請求項６】 前記ヒートシンクおよび前記取り出し電
極は、銅板または銀板で構成されることを特徴とする請
求項１記載の混成集積回路装置の製造方法。6. The method of manufacturing a hybrid integrated circuit device according to claim 1, wherein the heat sink and the extraction electrode are made of a copper plate or a silver plate. 【請求項７】 前記金属板の前記各ユニットを前記絶縁
性樹脂で一体にモールドする工程において、前記ヒート
シンクの側面に設けられた破断面で、前記絶縁性樹脂と
の結合を強化することを特徴とする請求項１記載の混成
集積回路装置の製造方法。7. The step of integrally molding each unit of the metal plate with the insulating resin strengthens the coupling with the insulating resin at a fracture surface provided on a side surface of the heat sink. The method for manufacturing the hybrid integrated circuit device according to claim 1. 【請求項８】前記実装基板は表面を絶縁処理した金属板
を用いることを特徴とする請求項１記載の混成集積回路
装置の製造方法。8. The method of manufacturing a hybrid integrated circuit device according to claim 1, wherein the mounting substrate is a metal plate whose surface is insulated. 【請求項９】 前記半導体素子は、パワー半導体素子、
セミパワー半導体素子または小信号半導体素子のいずれ
かを固着されることを特徴とする請求項１記載の混成集
積回路装置の製造方法。9. The semiconductor element is a power semiconductor element,
2. The method of manufacturing a hybrid integrated circuit device according to claim 1, wherein either a semi-power semiconductor element or a small signal semiconductor element is fixed. 【請求項１０】 前記接続手段はワイヤーボンディング
で形成されることを特徴とする請求項１記載の混成集積
回路装置の製造方法。10. The method for manufacturing a hybrid integrated circuit device according to claim 1, wherein the connecting means is formed by wire bonding. 【請求項１１】 金属板をハーフプレスして前記金属板
の裏面にヒートシンクと該ヒートシンクに近接した位置
に配置する取り出し電極とを凸部とした多数組のユニッ
トを設ける工程と、 前記金属板の表裏を反転し、前記金属板の裏面に形成さ
れた凸部を除去し、前記金属板の裏面を平坦にする工程
と、 前記金属板の前記各ユニットの前記ヒートシンクに半導
体素子のベアチップを固着する工程と、 前記金属板の前記各ユニットの前記半導体素子の電極と
前記取り出し電極とを接続する工程と、 前記金属板の前記各ユニットを絶縁性樹脂で一体にモー
ルドする工程と、 前記金属板の裏面から前記各ユニットの前記ヒートシン
クと前記取り出し電極間の凹部を除去する工程と、 前記絶縁性樹脂を切断して個別の前記ユニットに分離す
る工程と、 前記ユニットを複数の導電パターンを形成した実装基板
に組み込む工程とを具備することを特徴とする混成集積
回路装置の製造方法。11. A step of half-pressing a metal plate to provide a large number of sets of units on the back surface of the metal plate with a heat sink and a take-out electrode arranged in a position close to the heat sink as convex portions, A step of reversing the front and back, removing the convex portion formed on the back surface of the metal plate and flattening the back surface of the metal plate; and fixing a bare chip of a semiconductor element to the heat sink of each unit of the metal plate A step of connecting the electrode of the semiconductor element of each unit of the metal plate to the extraction electrode; a step of integrally molding each unit of the metal plate with an insulating resin; Removing the concave portion between the heat sink and the extraction electrode of each unit from the back surface; and cutting the insulating resin to separate it into individual units. And a step of incorporating the unit into a mounting substrate on which a plurality of conductive patterns are formed, the manufacturing method of the hybrid integrated circuit device. 【請求項１２】 前記金属板をハーフプレスする工程に
おいて、前記金属板を前記金属板の厚みの１／２〜４／
５程度抜き出すことを特徴とする請求項１１記載の混成
集積回路装置の製造方法。12. In the step of half-pressing the metal plate, the metal plate is ½ to 4 / of the thickness of the metal plate.
The method for manufacturing a hybrid integrated circuit device according to claim 11, wherein about 5 pieces are extracted. 【請求項１３】 前記金属板の裏面を平坦にする工程に
おいて、前記金属板の裏面から切削することを特徴とす
る請求項１１記載の混成集積回路装置の製造方法。13. The method of manufacturing a hybrid integrated circuit device according to claim 11, wherein in the step of flattening the back surface of the metal plate, cutting is performed from the back surface of the metal plate. 【請求項１４】 前記金属板の裏面を平坦にする工程に
おいて、最初に前記金属板の裏面から切削し、その後切
削面からエッチングすることを特徴とする請求項１１記
載の混成集積回路装置の製造方法。14. The manufacturing of a hybrid integrated circuit device according to claim 11, wherein in the step of flattening the back surface of the metal plate, the back surface of the metal plate is first cut and then the cut surface is etched. Method. 【請求項１５】 前記金属板の裏面から前記各ユニット
の前記ヒートシンクと前記取り出し電極間の凹部を除去
する工程において、前記金属板の裏面から切削すること
を特徴とする請求項１１記載の混成集積回路装置の製造
方法。15. The hybrid integration according to claim 11, wherein in the step of removing the recess between the heat sink and the extraction electrode of each unit from the back surface of the metal plate, cutting is performed from the back surface of the metal plate. Method of manufacturing circuit device. 【請求項１６】 前記金属板の裏面から前記各ユニット
の前記ヒートシンクと前記取り出し電極間の凹部を除去
する工程において、最初に前記金属板の裏面から切削
し、その後切削面からエッチングすることを特徴とする
請求項１１記載の混成集積回路装置の製造方法。16. In the step of removing the recess between the heat sink and the extraction electrode of each unit from the back surface of the metal plate, first, the back surface of the metal plate is cut, and then the cut surface is etched. The method of manufacturing a hybrid integrated circuit device according to claim 11. 【請求項１７】 前記ユニットを複数の導電パターンを
形成した実装基板に組み込む工程において、前記ユニッ
トはロウ材を介して前記導電パターンに固着されること
を特徴とする請求項１１記載の混成集積回路装置の製造
方法。17. The hybrid integrated circuit according to claim 11, wherein the unit is fixed to the conductive pattern via a brazing material in the step of incorporating the unit into a mounting substrate having a plurality of conductive patterns formed thereon. Device manufacturing method. 【請求項１８】 前記ヒートシンクおよび前記取り出し
電極は、銅板および銀板で構成されることを特徴とする
請求項１１記載の混成集積回路装置の製造方法。18. The method of manufacturing a hybrid integrated circuit device according to claim 11, wherein the heat sink and the extraction electrode are made of a copper plate and a silver plate. 【請求項１９】 前記金属板の各ユニットを前記絶縁性
樹脂で一体にモールドする工程において、前記ヒートシ
ンクの側面に設けられた破断面で、前記絶縁性樹脂との
結合を強化することを特徴とする請求項１１記載の混成
集積回路装置の製造法。19. The step of integrally molding each unit of the metal plate with the insulating resin strengthens the coupling with the insulating resin at a fracture surface provided on a side surface of the heat sink. The method of manufacturing a hybrid integrated circuit device according to claim 11. 【請求項２０】 前記実装基板は表面を絶縁処理した金
属板を用いることを特徴とする請求項１１記載の混成集
積回路装置の製造方法。20. The method of manufacturing a hybrid integrated circuit device according to claim 11, wherein the mounting substrate is a metal plate whose surface is insulated. 【請求項２１】 前記半導体素子は、パワー半導体素
子、セミパワー半導体素子または小信号半導体素子のい
ずれかを固着されることを特徴とする請求項１１記載の
混成集積回路装置の製造方法。21. The method of manufacturing a hybrid integrated circuit device according to claim 11, wherein any one of a power semiconductor element, a semi-power semiconductor element and a small signal semiconductor element is fixed to the semiconductor element. 【請求項２２】 前記接続手段はワイヤーボンディング
で形成されることを特徴とする請求項１１記載の混成集
積回路装置の製造方法。22. The method of manufacturing a hybrid integrated circuit device according to claim 11, wherein the connecting means is formed by wire bonding.
JP2001034576A 2001-02-09 2001-02-09 Manufacturing method of hybrid integrated circuit device Expired - Lifetime JP3408246B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001034576A JP3408246B2 (en) 2001-02-09 2001-02-09 Manufacturing method of hybrid integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001034576A JP3408246B2 (en) 2001-02-09 2001-02-09 Manufacturing method of hybrid integrated circuit device

Publications (2)

Publication Number Publication Date
JP2002237495A JP2002237495A (en) 2002-08-23
JP3408246B2 true JP3408246B2 (en) 2003-05-19

Family

ID=18898160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001034576A Expired - Lifetime JP3408246B2 (en) 2001-02-09 2001-02-09 Manufacturing method of hybrid integrated circuit device

Country Status (1)

Country Link
JP (1) JP3408246B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007061992A (en) * 2005-09-02 2007-03-15 Kyushu Institute Of Technology Method for separating metallic plate
JP2015046491A (en) 2013-08-28 2015-03-12 住友電気工業株式会社 Manufacturing method of wide-bandgap semiconductor device and semiconductor module, and wide-bandgap semiconductor device and semiconductor module

Also Published As

Publication number Publication date
JP2002237495A (en) 2002-08-23

Similar Documents

Publication Publication Date Title
CN100490140C (en) Double gauge lead frame
US6720207B2 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
JP3526788B2 (en) Method for manufacturing semiconductor device
KR101469770B1 (en) Power device package and method of fabricating the same
JP2009124176A (en) Unmolded package for semiconductor device
CN101207117A (en) System grade encapsulation body and fabrication methods thereof
JP3778773B2 (en) Plate-shaped body and method for manufacturing semiconductor device
JP2003017518A (en) Method for manufacturing hybrid integrated circuit device
US7271035B2 (en) Manufacturing method for resin sealed semiconductor device
US20230402350A1 (en) Concealed gate terminal semiconductor packages and related methods
US6784376B1 (en) Solderable injection-molded integrated circuit substrate and method therefor
JPH0883878A (en) Package for semiconductor ic chip, production thereof and lead frame
US7282395B2 (en) Method of making exposed pad ball grid array package
JP2004207275A (en) Circuit device and its manufacturing method
CN113826196A (en) Double-side cooled electronic device
JP3408246B2 (en) Manufacturing method of hybrid integrated circuit device
JP4285934B2 (en) Method for manufacturing hybrid integrated circuit device
JP2002237559A (en) Method of manufacturing semiconductor device, and method of manufacturing hybrid integrated circuit device using the same
JP3475181B2 (en) Method of manufacturing semiconductor device and method of manufacturing hybrid integrated circuit device using the same
JP4614585B2 (en) Method for manufacturing hybrid integrated circuit device
JP2003046053A (en) Semiconductor device and manufacturing method therefor
JP2003309239A (en) Semiconductor device and manufacturing method thereof
JP4723776B2 (en) Manufacturing method of semiconductor device
US20230170226A1 (en) Semiconductor package with metal posts from structured leadframe
JP4881369B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090314

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100314

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 10