JP3407394B2 - Image display control apparatus and image display control method - Google Patents

Image display control apparatus and image display control method

Info

Publication number
JP3407394B2
JP3407394B2 JP07535794A JP7535794A JP3407394B2 JP 3407394 B2 JP3407394 B2 JP 3407394B2 JP 07535794 A JP07535794 A JP 07535794A JP 7535794 A JP7535794 A JP 7535794A JP 3407394 B2 JP3407394 B2 JP 3407394B2
Authority
JP
Japan
Prior art keywords
image
signal
coordinate
value
chroma key
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP07535794A
Other languages
Japanese (ja)
Other versions
JPH07255948A (en
Inventor
利彦 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP07535794A priority Critical patent/JP3407394B2/en
Publication of JPH07255948A publication Critical patent/JPH07255948A/en
Application granted granted Critical
Publication of JP3407394B2 publication Critical patent/JP3407394B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えば、バーチャルリ
アリティ(仮想現実感)を創出するビデオゲームなどに
用いて好適な画像表示制御装置および画像表示制御方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image display control device and an image display control method suitable for use in, for example, a video game for creating virtual reality.

【0002】[0002]

【従来の技術】従来より、操作パッド等の操作に応じて
オブジェクト画像を動画制御したり、効果音を発生させ
たりする画像制御装置が各種実用化されている。なお、
ここで言うオブジェクト画像とは、ゲーム画面に表示さ
れる「キャラクタ」を指し、背景となるバックグラウン
ド画面上に移動表示されるものである。この種の装置
は、ビデオゲームあるいはTVゲームと呼ばれ、遊戯者
の反射神経を問うシューティングゲームや、仮想的な現
実感をシミュレートするゲーム等が知られている。
2. Description of the Related Art Conventionally, various image control devices have been put into practical use, which control a moving image of an object image or generate a sound effect in accordance with an operation of an operation pad or the like. In addition,
The object image mentioned here refers to a “character” displayed on the game screen, and is moved and displayed on the background screen as a background. This type of device is called a video game or a TV game, and a shooting game that asks a player's reflexes, a game that simulates a virtual reality, and the like are known.

【0003】このようなビデオゲームは、ゲーム操作に
対応したビデオ信号を発生する画像処理部と、この画像
処理部から供給されるビデオ信号を映像表示するディス
プレイとから構成される。画像処理部は、CPU、RO
MおよびRAM等から構成され、例えば、ROMパック
に記憶された画像情報および制御情報を順次読み出し、
画面背景となるバックグラウンド画像をディスプレイに
表示すると共に、ゲーム操作に応じて対応するキャラク
タ(オブジェクト画像)を画面背景上を動画表示し、そ
の動きに応じた効果音を発音するようにしている。
Such a video game is composed of an image processing section for generating a video signal corresponding to a game operation and a display for displaying the video signal supplied from the image processing section. The image processing unit is a CPU, RO
M and RAM etc., for example, sequentially read out the image information and control information stored in the ROM pack,
A background image serving as a screen background is displayed on the display, and a corresponding character (object image) is displayed as a moving image on the screen background in response to a game operation, and a sound effect corresponding to the movement is pronounced.

【0004】[0004]

【発明が解決しようとする課題】さて、上述したよう
に、従来の画像制御装置では、操作パッドの操作に応じ
てオブジェクト画像を表示制御する態様が一般的であ
り、仮想的な現実感をシミュレートするゲームでは不向
きになることが多い。つまり、仮想的な現実感を追求す
るには、実際の行動(行為)に即した形態で画像制御に
する必要がある。例えば、画面に投手が球を投げるシー
ンを表示し、この表示画面に基づいて遊戯者が打撃操作
するようにしたシミュレーションゲームでは、操作パッ
ドに替えて「バット」が操作子となり、この「バット」
の位置あるいは動きに応じて画像制御することになる。
As described above, in the conventional image control apparatus, the display control of the object image is generally performed according to the operation of the operation pad, and the virtual reality is simulated. It is often unsuitable for playing games. That is, in order to pursue a virtual reality, it is necessary to perform image control in a form that matches the actual action. For example, in a simulation game in which a pitcher throws a ball on the screen and the player performs a batting operation based on this display screen, the "bat" becomes the operator instead of the operation pad.
The image is controlled according to the position or movement of the.

【0005】このような画像制御を行う場合には、周知
のクロマキー検出処理により操作子の位置や動きを検出
する手法が採られている。ここで言うクロマキー検出処
理とは、この場合、予め「バット(操作子)」を特定の
色で色付けしておき、遊戯者を撮像した画像からこの特
定色のクロマキー像を抽出し、これによって、遊戯者が
持つ操作子の位置や動きを画面上から検出するものであ
る。ところで、クロマキー検出処理では、撮像時の照明
の具合や、クロマキーレベルの変化に応じてクロマキー
像の形状が変化したり、その像自体がぶれたり点滅した
りすることが起こり得る。したがって、例えば、クロマ
キー像によって表示画面内に設定される「アイコン」を
ポインティングしてゲームの動作モードを設定する等の
画像表示制御処理を考えた場合、その操作性が低下する
という問題がある。
When performing such image control, a method of detecting the position and movement of the operating element by a well-known chroma key detection process is adopted. In this case, the chroma key detection processing means that in this case, the "bat (operator)" is colored in advance with a specific color, and the chroma key image of this specific color is extracted from the image of the player. The position and the movement of the operator held by the player are detected from the screen. By the way, in the chroma key detection processing, the shape of the chroma key image may change, or the image itself may blur or blink depending on the lighting condition at the time of image capturing or the change of the chroma key level. Therefore, for example, by pointing the "icon" set in the display screen by the chroma key image, you can set the operation mode of the game, etc.
Considering the image display control processing, there is a problem that the operability is deteriorated.

【0006】そこで本発明は、上述した事情に鑑みてな
されたもので、極めて操作性の良い画像表示制御処理を
実現することができる画像表示制御装置および画像表示
制御方法を提供することを目的としている。
Therefore, the present invention has been made in view of the above circumstances, and an object thereof is to provide an image display control device and an image display control method capable of realizing an image display control process having extremely excellent operability. There is.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の発明では、撮像された画像から特
定色のクロマキー像を抽出する画像抽出手段と、前記画
像抽出手段によって抽出されたクロマキー像の表示画面
上の座標位置を検出する位置検出手段と、この位置検出
手段が検出する複数フレーム分の座標位置を平均化し、
今回平均化した第1の座標値が、前回平均化された第2
の座標値を中心値とする所定範囲内に収っている場合に
は当該第2の座標値を表示位置とし、一方、所定範囲を
超えた場合には前記第1の座標値を表示位置とする位置
制御手段と、前記表示画面に対応する画像を発生する手
段であって、画面背景となるバックグラウンド画像上
に、所定形状を表わすオブジェクト画像を前記表示位置
に応じて移動表示させる画像処理手段とを具備すること
を特徴としている。
In order to achieve the above-mentioned object, in the invention described in claim 1, a special feature is selected from the captured images.
Image extracting means for extracting a chroma key image of a constant color;
Display screen of chroma key image extracted by image extraction means
Position detection means for detecting the upper coordinate position and this position detection
Averages the coordinate positions of multiple frames detected by the means,
The first coordinate value averaged this time is the second average value previously averaged.
If the coordinates are within the specified range with the center value as the center value,
Is the second coordinate value as the display position, and the predetermined range is
If it exceeds, the position with the first coordinate value as the display position
Control means and a hand for generating an image corresponding to the display screen
On a background image that is a step and is the screen background
, The object image showing the predetermined shape is displayed at the display position.
Image processing means for moving and displaying the image according to the above.

【0008】また、請求項2に記載の発明では、撮像さ
れた画像信号を色差信号に変換し、当該色差信号の内か
ら予め定められた特定色に対応するクロマキー信号を生
成する特定色判別手段と、前記クロマキー信号に応じて
撮像画像からクロマキー像を抽出し、表示画面における
当該クロマキー像の上端、下端、左端および右端の座標
位置を検出する位置検出手段と、少なくとも、前記クロ
マキー像の上端、下端、左端および右端のいずれか一点
の座標位置を複数フレーム分取り込んで平均座標位置を
算出すると共に、今回算出された第1の平均値が前回算
出された第2の平均値を中心値とする所定範囲内に収っ
ている際には当該第2の平均値を表示位置とし、一方、
所定範囲を超えた場合には前記第1の平均値を表示位置
とする位置制御手段と、前記表示画面に対応する画像信
号を発生する手段であって、画面背景となるバックグラ
ウンド画像と、当該バックグラウンド画像上へ前記表示
位置に応じて移動表示させるオブジェクト画像とを画像
合成する画像処理手段とを具備することを特徴としてい
る。
According to the second aspect of the invention , an image is captured.
The converted image signal to a color difference signal, and
Generate a chroma key signal corresponding to a predetermined specific color from
Depending on the specific color discrimination means to be formed and the chroma key signal,
The chroma key image is extracted from the captured image and displayed on the display screen.
Coordinates of the top, bottom, left, and right edges of the chromakey image
Position detecting means for detecting a position, and at least the above-mentioned black
One of the top, bottom, left, and right edges of the Mackey image
The average coordinate position is acquired by capturing the coordinate positions of
While calculating, the first average value calculated this time is calculated last time.
Within the specified range with the second average value as the center value
The second average value as the display position,
If it exceeds the predetermined range, the first average value is displayed
Position control means and an image signal corresponding to the display screen.
Is a means to generate
Image and display on the background image
Image of the object image to be moved and displayed according to the position
And an image processing unit for synthesizing .

【0009】さらに、請求項3に記載の発明では、前記
位置検出手段は、前記撮像画像を複数ドットから形成さ
れるブロックに区分けすると共に、区分けされたブロッ
ク毎に前記クロマキー信号の有無を判別し、1ブロック
当り所定数ドットに対応するクロマキー信号が検出され
た場合に当該ブロックを前記クロマキー像の一部と見做
すことを特徴としている。
Further, in the invention according to claim 3, the position detecting means divides the picked-up image into blocks formed of a plurality of dots, and determines the presence or absence of the chroma key signal for each divided block. When a chroma key signal corresponding to a predetermined number of dots per block is detected, the block is regarded as a part of the chroma key image .

【0010】また、請求項4に記載の発明では、撮像さ
れた画像から特定色のクロマキー像を抽出する画像抽出
ステップと、前記画像抽出ステップで得られた前記クロ
マキー像の表示画面上の座標位置を検出する位置検出ス
テップと、この位置検出ステップが検出した複数フレー
ム分の座標位置を平均化し、今回平均化した第1の座標
値が、前回平均化された第2の座標値を中心値とする所
定範囲内に収っている場合には当該第2の座標値を表示
位置とし、一方、所定範囲を超えた場合には前記第1の
座標値を表示位置とする位置制御ステップと、前記表示
画面に対応する画像を発生するステップであって、画面
背景となるバックグラウンド画像上に、所定形状を表わ
すオブジェクト画像を前記表示位置に応じて移動表示さ
せる画像処理ステップとを具備することを特徴としてい
る。
According to the invention described in claim 4 , the image pickup is performed.
Image Extraction to Extract Chromakey Image of Specific Color from Selected Image
And the black color obtained in the image extraction step.
A position detection switch that detects the coordinate position of the McKee image on the display screen.
Step and multiple frames detected by this position detection step.
The first coordinate that is averaged this time.
Where the value is centered on the second coordinate value averaged last time
Displays the second coordinate value if it is within the fixed range
Position, and on the other hand, if it exceeds the predetermined range, the first
A position control step in which coordinate values are used as display positions, and the display
The step of generating an image corresponding to the screen,
A predetermined shape is displayed on the background image that becomes the background.
The object image is moved and displayed according to the display position.
And an image processing step for performing the image processing .

【0011】さらに、請求項5に記載の発明では、撮像
された画像信号を色差信号に変換し、当該色差信号の内
から予め定められた特定色に対応するクロマキー信号を
生成する特定色判別ステップと、前記クロマキー信号に
応じて撮像画像からクロマキー像を抽出し、表示画面に
おける当該クロマキー像の上端、下端、左端および右端
の座標位置を検出する位置検出ステップと、少なくと
も、前記クロマキー像の上端、下端、左端および右端の
いずれか一点の座標位置を複数フレーム分取り込んで平
均座標位置を算出すると共に、今回算出された第1の平
均値が前回算出された第2の平均値を中心値とする所定
範囲内に収っている場合には当該第2の平均値を表示位
置とし、一方、所定範囲を超えた場合には前記第1の平
均値を表示位置とする位置制御ステップと、前記表示画
面に対応する画像信号を発生するステップであって、画
面背景となるバックグラウンド画像と、当該バックグラ
ウンド画像上へ前記表示位置に応じて移動表示させるオ
ブジェクト画像とを画像合成する画像処理ステップとを
具備することを特徴とする。好ましい態様として、請求
項6に記載の発明では、前記位置検出ステップは、前記
撮像画像を複数ドットから形成されるブロックに区分け
すると共に、区分けされたブロック毎に前記クロマキー
信号の有無を判別し、1ブロック当り所定数ドットに対
応するクロマキー信号が検出された場合に当該ブロック
を前記クロマキー像の一部と見做すことを特徴とする
Further, in the invention according to claim 5, the image pickup is performed.
The converted image signal is converted into a color difference signal, and
From the chromakey signal corresponding to the specific color
The specific color discrimination step to generate and the chroma key signal
The chroma key image is extracted from the captured image accordingly and displayed on the display screen.
The top, bottom, left and right edges of the chromakey image in question
Position detection step to detect the coordinate position of
Also the top, bottom, left and right edges of the chromakey image
The coordinate position of any one point is captured for multiple frames and flattened.
Calculate the uniform coordinate position and calculate the first flatness calculated this time.
Predetermined with the average value as the center value of the second average value calculated last time
If the value falls within the range, the second average value is displayed.
On the other hand, on the other hand, if it exceeds the specified range,
A position control step in which the average value is the display position,
The step of generating an image signal corresponding to the
The background image that becomes the background and the background
To move and display on the bound image according to the display position.
An image processing step for combining the image with the object image.
It is characterized by having . Claim as a preferred embodiment
In the invention of item 6, the position detecting step includes
Divide the captured image into blocks composed of multiple dots
And the chroma key for each divided block.
The presence / absence of a signal is discriminated, and a predetermined number of dots per block are paired.
Block when the corresponding chromakey signal is detected
Is regarded as part of the chroma key image .

【0012】[0012]

【作用】本発明では、画像抽出手段が撮像された画像か
ら特定色のクロマキー像を抽出し、位置検出手段が表示
画面における前記クロマキー像の座標位置を検出する。
ここで、位置制御手段が複数フレーム分の座標位置を平
均化し、今回平均化した第1の座標値が、前回平均化さ
れた第2の座標値を中心値とする所定範囲内に収ってい
る場合には当該第2の座標値を表示位置とし、一方、所
定範囲を超えた場合には前記第1の座標値を表示位置と
する。そして、画像処理手段が前記表示画面の背景とな
るバックグラウンド画像上に、所定形状を表わすオブジ
ェクト画像を前記表示位置に応じて移動表示させる。す
なわち、位置制御手段によってクロマキー像のぶれや変
形が補正され得るため、極めて操作性の良いクロマキー
入力処理を実現する。
In the present invention, the image is extracted by the image extracting means.
A specific color chroma key image is extracted from the display and displayed by the position detection means.
The coordinate position of the chroma key image on the screen is detected.
Here, the position control unit flattens the coordinate positions for a plurality of frames.
The first coordinate value averaged this time is averaged
Within the specified range with the centered second coordinate value
If the second coordinate value is used as the display position,
If it exceeds the fixed range, the first coordinate value is regarded as the display position.
To do. Then, the image processing means becomes the background of the display screen.
The object that represents the specified shape is displayed on the background image.
The target image is moved and displayed according to the display position. You
In other words, the position control means makes the chromakey image blur or change.
Because the shape can be corrected, the chroma key is extremely easy to operate.
Implement input processing.

【0013】[0013]

【0014】[0014]

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。 A.実施例の概要 図1は、本発明による画像制御装置の全体構成を示す外
観図であり、バッティング動作をシミュレートするゲー
ムに適用した一例を図示するものである。この図におい
て、1はCCD等の固体撮像素子を備える撮像部であ
り、バッターボックス(図示略)に位置する遊戯者Bを
撮像する。ここで、遊戯者Bは、例えば、クロマキー検
出用として青色に着色されたバットBATを用いてバッ
ティング動作する。2は装置本体であり、撮像部1から
供給される撮像信号にクロマキー検出を施し、実画像座
標におけるバットBATの位置を判別する。実画像座標
とは、撮像部1によって撮像される画像を指す。また、
装置本体2は、ゲームの背景シーンとなるバックグラウ
ンド画像と、このバックグラウンド画像上を移動表示さ
れるオブジェクト画像とを合成し、これをコンピュータ
グラフィック画像(以下、CG画像と称す)としてディ
スプレイ3に表示する。ディスプレイ3には、例えば、
背景シーン上における投手のスローイング動作と、スロ
ーイングに応じたボールの飛翔動作とが動画表示され
る。
Embodiments of the present invention will be described below with reference to the drawings. A. Outline of Embodiments FIG. 1 is an external view showing an overall configuration of an image control apparatus according to the present invention, and illustrates an example applied to a game for simulating a batting operation. In this figure, reference numeral 1 denotes an image pickup unit including a solid-state image pickup device such as a CCD, which picks up an image of a player B located in a batter box (not shown). Here, the player B performs a batting operation using, for example, a bat BAT colored in blue for chroma key detection. Reference numeral 2 denotes an apparatus main body, which performs chroma key detection on the image pickup signal supplied from the image pickup unit 1 to determine the position of the bat BAT in the actual image coordinates. The actual image coordinates refer to an image captured by the image capturing unit 1. Also,
The device main body 2 synthesizes a background image which is a background scene of the game and an object image which is moved and displayed on the background image, and displays this on the display 3 as a computer graphic image (hereinafter, referred to as a CG image). indicate. In the display 3, for example,
A moving image of the throwing motion of the pitcher on the background scene and the flying motion of the ball corresponding to the throwing motion is displayed.

【0015】さらに、装置本体2は、図2(イ)に示す
ように、CG画像中に表示されるボール位置からその重
心位置を求める一方、同図(ロ)に示すように、実画像
からクロマキー検出されたバットBAT像の重心位置を
算出する。そして、CG画像中の「ボール」と実画像中
の「バットBAT」とが衝突するか否かを所定タイミン
グ毎に判定し、衝突する際には、ミートするタイミング
時点で両重心位置の差に応じて打撃具合を求める。例え
ば、図2(ロ)のように、衝突時点に両重心位置が一致
すれば、ジャストミートとして「ホームラン」とするよ
うに現実に近いシミュレーションを行う。
Further, as shown in FIG. 2 (a), the apparatus main body 2 obtains the position of the center of gravity of the ball from the position of the ball displayed in the CG image, while, as shown in FIG. The position of the center of gravity of the bat BAT image detected by the chroma key is calculated. Then, it is determined at every predetermined timing whether the “ball” in the CG image and the “bat BAT” in the actual image collide with each other. Depending on the hit condition. For example, as shown in FIG. 2B, if the positions of both centers of gravity coincide with each other at the time of the collision, a simulation close to reality is performed so that the just meat is “home run”.

【0016】B.実施例の構成 次に、図3を参照して撮像部1および装置本体2の電気
的構成について説明する。 (1)撮像部1の構成 撮像部1は、構成要素10〜13から構成されている。
10は発振回路であり、8倍オーバーサンプリング信号
8fSCを発生して出力する。11はこの8倍オーバーサ
ンプリング信号8fSCを次段のクロックドライバ12に
供給すると共に、CCD13から出力される撮像信号を
サンプリング画像データDSに変換する撮像信号処理部
であり、その構成については後述する。クロックドライ
バ12は、発振回路12から供給される8倍オーバーサ
ンプリング信号8fSCに基づき、水平駆動信号、垂直駆
動信号、水平/垂直同期信号および帰線消去信号等の各
種タイミング信号を発生する一方、上記水平駆動信号お
よび垂直駆動信号に対応する撮像駆動信号を発生してC
CD13に供給する。CCD13は、この撮像駆動信号
に従って対象物を撮像して撮像信号SSを発生する。
B. Configuration of Embodiments Next, the electrical configurations of the imaging unit 1 and the apparatus main body 2 will be described with reference to FIG. (1) Configuration of Image Capturing Unit 1 The image capturing unit 1 is composed of components 10 to 13.
An oscillating circuit 10 generates and outputs an 8 times oversampling signal 8f SC . An image pickup signal processing unit 11 supplies the 8 × oversampling signal 8f SC to the clock driver 12 in the next stage and converts the image pickup signal output from the CCD 13 into the sampled image data D S , the configuration of which will be described later. To do. The clock driver 12 generates various timing signals such as a horizontal drive signal, a vertical drive signal, a horizontal / vertical sync signal, and a blanking signal based on the 8 times oversampling signal 8f SC supplied from the oscillator circuit 12. An image pickup drive signal corresponding to the horizontal drive signal and the vertical drive signal is generated to generate C
Supply to CD13. The CCD 13 picks up an image of an object according to the image pickup drive signal and generates an image pickup signal SS.

【0017】撮像信号処理部11は、CCD13から供
給される撮像信号SSをコンディショニングした後、A
/D変換してサンプリング画像データDSを発生するも
のであり、その概略構成について図4を参照して説明す
る。図4において、11aはサンプリング回路であり、
上述したクロックドライバ12から供給される4倍オー
バーサンプリング信号4fSCに応じて撮像信号SSをサ
ンプリングして次段へ出力する。11bはサンプリング
された撮像信号SSを所定レベルに変換して出力するA
GC(自動利得制御)回路である。11cは、撮像信号
SSのガンマ特性をγ=1/2.2に補正して出力する
γ補正回路である。11dは、このガンマ補正された撮
像信号SSを8ビット長のサンプリング画像データDS
に変換して出力するA/D変換回路である。サンプリン
グ画像データDSは、後述するビデオ信号処理部20に
供給される。11eはビデオ信号処理部20から供給さ
れるコンポジット映像信号DCVをアナログビデオ信号S
Vに変換して前述したディスプレイ3に出力するD/A
変換回路である。なお、上記ビデオ信号処理部20から
出力される画像処理データDSPの内容については追って
説明する。
The image pickup signal processing section 11 conditions the image pickup signal SS supplied from the CCD 13 and then A
The S / D conversion is performed to generate the sampled image data D S , and its schematic configuration will be described with reference to FIG. In FIG. 4, 11a is a sampling circuit,
The image pickup signal SS is sampled according to the 4 × oversampling signal 4f SC supplied from the clock driver 12 and output to the next stage. Reference numeral 11b is A for converting the sampled image pickup signal SS into a predetermined level and outputting it.
It is a GC (automatic gain control) circuit. Reference numeral 11c is a γ correction circuit which corrects the gamma characteristic of the image pickup signal SS to γ = 1 / 2.2 and outputs it. The reference numeral 11d denotes the gamma-corrected image pickup signal SS which is sampled image data D S of 8-bit length.
Is an A / D conversion circuit for converting to and outputting. The sampling image data D S is supplied to the video signal processing unit 20 described later. Reference numeral 11e denotes the composite video signal D CV supplied from the video signal processing unit 20 and the analog video signal S
D / A converted to V and output to the display 3 described above
It is a conversion circuit. The contents of the image processing data D SP output from the video signal processing unit 20 will be described later.

【0018】(2)装置本体2の構成 次に、図3〜図11を参照して装置本体2の構成につい
て説明する。装置本体2は、ビデオ信号処理部20、画
像処理部30、位置検出処理部40および制御部50か
ら構成されており、以下、これら各部について詳述す
る。 ビデオ信号処理部20の構成 ビデオ信号処理部20は、撮像部1から供給されるサン
プリング画像データD Sに対して色差変換処理とクロマ
キー検出処理とを施し、その結果を後述する位置検出処
理部40に供給する。また、この処理部20は、後述す
る画像処理部30から供給される画像処理データDSP
コンポジット映像信号DCVに変換し、前述したD/A変
換回路11e(図4参照)に供給する。なお、この画像
処理データDSPとは、バックグラウンド画像と、当該バ
ックグラウンド画像上を移動表示されるオブジェクト画
像とを合成したCG画像を形成するものである。
(2) Structure of the device body 2 Next, referring to FIGS. 3 to 11, the structure of the apparatus main body 2 will be described.
Explain. The device body 2 includes a video signal processing unit 20 and an image processor.
Image processing unit 30, position detection processing unit 40, and control unit 50
These parts are described in detail below.
It Configuration of video signal processing unit 20 The video signal processing unit 20 is provided with a sample supplied from the image pickup unit 1.
Pulling image data D Color difference conversion processing and chroma for S
Key detection processing is performed and the result is the position detection processing described later.
It is supplied to the processing unit 40. The processing unit 20 will be described later.
Image processing data D supplied from the image processing unit 30SPTo
Composite video signal DCVConverted to D / A
It is supplied to the replacement circuit 11e (see FIG. 4). This image
Processing data DSPIs the background image and the background
Object image that is moved and displayed on the background image
The image and the image are combined to form a CG image.

【0019】ここで、図5を参照して上記各処理を具現
するビデオ信号処理部20の構成について説明する。図
5において、20aは色分離フィルタであり、サンプリ
ング画像データDSを信号Ye(イエロー)、信号Cy
(シアン)および信号G(グリーン)に色分離して次段
へ出力する。20bは映像信号中における変化点の前後
に対して輝度変調を施して画質調整する輪郭補正回路で
ある。20cはホワイトバランス回路であり、各信号Y
e,Cy,Gを規定レベルに設定して出力する。20d
はバンドパスフィルタで構成される分別フィルタであ
り、各信号Ye,Cyを信号R(赤)および信号B
(青)に分別して出力する。20eは三原色を表わす信
号R,G,Bを各8ビット長の輝度信号Y、色差信号B
−Y,R−Yに変換するマトリクス回路である。
Here, the configuration of the video signal processing unit 20 which implements the above-mentioned respective processes will be described with reference to FIG. In FIG. 5, reference numeral 20a denotes a color separation filter, which supplies the sampling image data D S to the signal Ye (yellow) and the signal Cy.
(Cyan) and signal G (green) are color-separated and output to the next stage. Reference numeral 20b is a contour correction circuit that adjusts the image quality by performing brightness modulation before and after the change point in the video signal. 20c is a white balance circuit for each signal Y
e, Cy, and G are set to specified levels and output. 20d
Is a separation filter composed of a bandpass filter, which converts each signal Ye and Cy into a signal R (red) and a signal B.
(Blue) is sorted and output. Reference numeral 20e designates signals R, G and B representing the three primary colors, a luminance signal Y and a color difference signal B each having a length of 8 bits.
This is a matrix circuit for converting into -Y and RY.

【0020】20fはクロマキー信号発生回路であり、
色差信号B−Y,R−Yが所定レベルに達した場合に
「H」レベルのクロマキー検出信号CROを発生する。
すなわち、この回路20fでは、図6に示すように、色
差B−Yの最大/最小レベルB−YMAX,B−YMINと、
色差R−Yの最大/最小レベルR−YMAX,R−YMIN
が予め定められており、これらレベルによって規定され
た色差領域Eに色差信号B−Y,R−Yが収る場合に、
特定色を検出した旨を表わす「H」レベルのクロマキー
検出信号CROを出力する。なお、この実施例において
は、上記領域Eを「青色」としており、具体的には上述
した撮像部1が青色に着色されたバットBATを撮像す
ることによって、「H」レベルのクロマキー検出信号C
ROが生成され、当該信号CROは位置検出処理部40
に供給される。
20f is a chroma key signal generating circuit,
When the color difference signals BY and RY reach a predetermined level, the "H" level chroma key detection signal CRO is generated.
That is, in this circuit 20f, as shown in FIG. 6, the maximum / minimum levels BY- MAX and BY- MIN of the color difference BY are obtained.
The maximum / minimum levels RY MAX and R-Y MIN of the color difference RY are predetermined, and when the color difference signals B-Y and RY fall within the color difference area E defined by these levels. ,
An "H" level chroma key detection signal CRO indicating that a specific color has been detected is output. In this embodiment, the area E is “blue”, and specifically, the image pickup unit 1 picks up an image of the bat BAT colored in blue so that the chroma key detection signal C at the “H” level is obtained.
RO is generated, and the signal CRO is detected by the position detection processing unit 40.
Is supplied to.

【0021】20gは、マトリクス回路20eから出力
される各8ビット長の輝度信号Y、色差信号B−Y,R
−Yを、4ビット長の輝度信号Y’、2ビット長の色差
信号B−Y’,R−Y’に変換する色差変換回路であ
る。この回路20gでは、図7に示すように、R−Y軸
とB−Y軸とにそれぞれ3段階のしきい値R−YHIGH
R−YMID,R−YLOWおよびしきい値B−YHIGH,B−
MID,B−YLOWを設定しておき、これらしきい値に応
じて色差信号B−Y,R−Yを2ビットにコード化す
る。なお、8ビット長の輝度信号Yは、下位4ビットを
切捨て、上位4ビットを輝度信号Y’とする。
Reference numeral 20g denotes a luminance signal Y and color difference signals BY and R each having an 8-bit length, which are output from the matrix circuit 20e.
This is a color difference conversion circuit that converts −Y into a 4-bit long luminance signal Y ′ and 2-bit long color difference signals BY ′ and RY ′. In this circuit 20g, as shown in FIG. 7, three levels of threshold values R-Y HIGH and R-Y axis and B-Y axis,
R-Y MID , R-Y LOW and threshold values B-Y HIGH , B-
Y MID and BY LOW are set in advance, and the color difference signals BY and RY are coded into 2 bits in accordance with these threshold values. The lower 4 bits of the 8-bit luminance signal Y are discarded, and the upper 4 bits are set as the luminance signal Y '.

【0022】20hは、画像処理部30(後述する)か
ら供給される画像処理データDSP(RGB信号)を輝度
信号Y、色差信号B−Y,R−Yに変換するマトリクス
回路である。20iはセレクタであり、後述する位置検
出処理部40から供給されるセレクト信号SLに応じて
マトリクス回路20eの出力、あるいはマトリクス回路
20hの出力のいずれかを選択して次段へ供給する。2
0jはモジュレータである。モジュレータ20jは、セ
レクタ20iを介して供給される輝度信号Y、色差信号
B−Y,R−Yに各種同期信号(水平/垂直同期信号お
よび帰線消去信号)を重畳したディジタルコンポジット
映像信号DCVを生成する。
Reference numeral 20h is a matrix circuit for converting image processing data D SP (RGB signals) supplied from the image processing section 30 (described later) into a luminance signal Y and color difference signals BY and RY. Reference numeral 20i denotes a selector, which selects either the output of the matrix circuit 20e or the output of the matrix circuit 20h according to a select signal SL supplied from a position detection processing unit 40 described later and supplies it to the next stage. Two
0j is a modulator. Modulator 20j the luminance signal Y, the color difference signal B-Y, the digital composite video signal by superimposing the various synchronization signals to the R-Y (horizontal / vertical synchronization signals and blanking signals) D CV supplied through the selector 20i To generate.

【0023】上記構成によれば、ビデオ信号処理部20
は、撮像部1から供給されるサンプリング画像データD
Sを輝度信号Y’、2ビット長の色差信号B−Y’,R
−Y’に変換すると共に、クロマキー検出信号CROを
発生して画像処理部30(後述する)側へ供給する。ま
た、この処理部20は、画像処理部30側から入力され
る画像処理データDSP(RGB信号)、あるいは撮像部
1から供給されるサンプリング画像データDSのいずれ
かをセレクト信号SLに応じて選択し、選択されたデー
タをコンポジット映像信号DCVに変換して出力する。な
お、セレクト信号SLは、後述する位置検出処理部40
から供給される信号である。
According to the above configuration, the video signal processing section 20
Is the sampling image data D supplied from the imaging unit 1.
S is a luminance signal Y ′, 2-bit color difference signals BY ′, R
While converting into −Y ′, a chroma key detection signal CRO is generated and supplied to the image processing unit 30 (described later) side. In addition, the processing unit 20 selects either the image processing data D SP (RGB signal) input from the image processing unit 30 side or the sampling image data D S supplied from the imaging unit 1 according to the select signal SL. The selected data is converted into a composite video signal D CV and output. The select signal SL is the position detection processing unit 40 described later.
Is a signal supplied from.

【0024】画像処理部30の構成 次に、画像処理部30の構成について説明する。画像処
理部30は、ビデオデータプロセッサ(以下、VDPと
略す)31とVRAM32とから構成される。このVD
P31の基本的機能は、VRAM32に格納されるバッ
クグラウンド画像データDBGおよびオブジェクト画像デ
ータDOBを制御部50(後述する)側から供給される制
御信号SCに応じて読み出し、これを1走査ライン毎の
ドット表示色を表わす画像処理データDSPを発生するこ
とにある。以下、図8を参照して各部の構成について詳
述する。
Configuration of Image Processing Unit 30 Next, the configuration of the image processing unit 30 will be described. The image processing unit 30 includes a video data processor (hereinafter abbreviated as VDP) 31 and a VRAM 32. This VD
The basic function of P31 is to read the background image data D BG and the object image data D OB stored in the VRAM 32 according to a control signal SC supplied from the control unit 50 (described later) side, and to read this one scanning line. The purpose is to generate image processing data D SP representing each dot display color. Hereinafter, the configuration of each unit will be described in detail with reference to FIG.

【0025】図において、31aはCPUインタフェー
ス回路であり、制御部50を構成するCPU51のバス
を介して供給される制御信号SCに応じて構成要素31
b〜31dに各種制御指示を与える。制御信号SCは、
バックグラウンド画像およびオブジェクト画像を表示制
御する各種コマンドや、VRAM32にDMA転送され
るバックグラウンド画像データDBGおよびオブジェクト
画像データDOBから形成される。31bはVRAMコン
トロール回路であり、構成要素31a,31cおよび3
1dから供給される制御信号に対応してVRAM32と
のデータ授受を行う。
In the figure, reference numeral 31a is a CPU interface circuit, which is a constituent element 31 according to a control signal SC supplied via a bus of a CPU 51 constituting a control unit 50.
Various control instructions are given to b to 31d. The control signal SC is
It is formed from various commands for controlling the display of the background image and the object image, the background image data D BG and the object image data D OB which are DMA-transferred to the VRAM 32. Reference numeral 31b is a VRAM control circuit, which is composed of components 31a, 31c and 3a.
Data is exchanged with the VRAM 32 in response to the control signal supplied from 1d.

【0026】すなわち、上記CPUインタフェース回路
31aからDMA転送する旨の制御信号SCを受けた場
合には、当該回路31aを介してDMA転送されるバッ
クグラウンド画像データDBG、あるいはオブジェクト画
像データDOBを所定の記憶エリアに格納する。また、バ
ックグラウンドコントロール回路31cからバックグラ
ウンド画像データDBGを読み出す旨の指示を受けた場
合、対応するデータDBGを読み出して回路31c側に返
送する。これと同様に、オブジェクトコントロール回路
31dからオブジェクト画像データDOBを読み出す旨の
指示を受けた場合、対応するデータDOBを読み出して回
路31d側に返送する。
That is, when the control signal SC indicating the DMA transfer is received from the CPU interface circuit 31a, the background image data D BG or the object image data D OB DMA-transferred via the circuit 31a is received. Store in a predetermined storage area. When an instruction to read the background image data D BG is received from the background control circuit 31c, the corresponding data D BG is read and returned to the circuit 31c side. Similarly, when an instruction to read the object image data D OB is received from the object control circuit 31d, the corresponding data D OB is read and returned to the circuit 31d side.

【0027】バックグラウンドコントロール回路31c
は、回路31aを介して制御部50側から与えられるバ
ックグラウンド表示制御コマンドに基づき、VRAMコ
ントロール回路31bを経由して読み出されたバックグ
ラウンド画像データDBGに対して表示位置を指定した
後、色差データ処理回路31eへ供給する。また、この
回路31cは、上述したビデオ信号処理部20から供給
される輝度信号Y’,色差信号B−Y’,R−Y’、す
なわち、撮像部1によって撮像された1フレーム分のサ
ンプリング画像を、VRAMコントロール回路31bを
介してVRAM32に格納する。換言すれば、撮像した
画像をバックグラウンド画像データDBGにすることが可
能になっている。
Background control circuit 31c
Specifies the display position for the background image data D BG read via the VRAM control circuit 31b based on the background display control command given from the control unit 50 side via the circuit 31a, It is supplied to the color difference data processing circuit 31e. In addition, the circuit 31c is configured such that the luminance signal Y ′ and the color difference signals BY ′ and RY ′ supplied from the video signal processing unit 20 described above, that is, the sampling image for one frame imaged by the imaging unit 1 Are stored in the VRAM 32 via the VRAM control circuit 31b. In other words, the captured image can be used as the background image data D BG .

【0028】オブジェクトコントロール回路31dは、
回路31aを介して制御部50側から与えられるオブジ
ェクトテーブルデータTOBをオブジェクトテーブルRA
M31fに書き込む。このオブジェクトテーブルデータ
OBとは、表示画面におけるオブジェクト画像データD
OBの表示位置を指定する座標データである。また、当該
回路31dは、オブジェクト表示制御コマンドに応じて
VRAM32から読み出されたオブジェクト画像データ
OBに対し、上記オブジェクトテーブルデータTOBを参
照して表示位置を求めると共に、1走査ライン分のオブ
ジェクト画像データDOBをラインバッファRAM31g
に一時記憶する。ラインバッファRAM31gに一時記
憶されるオブジェクト画像データDOBは、1走査毎に更
新される。このRAM31gから読み出されたオブジェ
クト画像データDOBは、色差データ処理回路31eに供
給される。
The object control circuit 31d is
The object table data T OB given from the control unit 50 side via the circuit 31a is stored in the object table RA.
Write to M31f. The object table data T OB is the object image data D on the display screen.
This is coordinate data that specifies the display position of the OB . Further, the circuit 31d refers to the object table data T OB for the object image data D OB read from the VRAM 32 in response to the object display control command, obtains the display position, and the object for one scanning line is obtained. Image data D OB line buffer RAM 31g
Temporarily store in. The object image data D OB temporarily stored in the line buffer RAM 31g is updated every scan. The object image data D OB read from the RAM 31g is supplied to the color difference data processing circuit 31e.

【0029】色差データ処理回路31eは、バックグラ
ウンドコントロール回路31cおよびオブジェクトコン
トロール回路31dから供給される8ビット長の画像デ
ータDBG,DOBを、周知のカラールックアップテーブル
RAM31hを参照して各4ビット長のR信号,G信号
およびB信号から形成される画像処理データDSPに変換
して出力する。なお、この色差データ処理回路31e
は、バックグラウンドコントロール回路31cを介して
1フレーム分のサンプリング画像が供給された場合に
は、図9に示す構成に基づいて画像処理データDSPを生
成する。図9に示すように、回路31eは、2ビット長
の色差信号B−Y’,R−Y’を各々4ビット長の色差
信号B−Y,R−Yに変換するB−Yテーブル31e−
1と、R−Yテーブル31e−2とを備える。これらテ
ーブル31e−1,31e−2は、後述するCPU51
によって、その変換テーブルが書き換えられるように構
成されている。具体的には、例えば、図10に示すR−
Yテーブル31e−2の一例のように、入力される色差
信号R−Y’に応じて4ビットの色差信号R−Yが出力
される。なお、この図において、RY1,RY0は、入
力される色差信号R−Y’の上位ビットおよび下位ビッ
トを表わす。
The color-difference data processing circuit 31e refers to the well-known color look-up table RAM 31h to obtain 8-bit image data D BG and D OB supplied from the background control circuit 31c and the object control circuit 31d. The image processing data D SP formed from the R signal, G signal, and B signal of bit length is converted and output. The color difference data processing circuit 31e
When the sampling image for one frame is supplied through the background control circuit 31c, generates the image processing data D SP based on the configuration shown in FIG. As shown in FIG. 9, the circuit 31e converts the 2-bit color difference signals BY 'and RY' into 4-bit color difference signals BY and RY, respectively, and a BY table 31e-.
1 and an RY table 31e-2. These tables 31e-1 and 31e-2 are provided in the CPU 51, which will be described later.
The conversion table is rewritten by the. Specifically, for example, R- shown in FIG.
As in an example of the Y table 31e-2, a 4-bit color difference signal RY is output according to the input color difference signal RY '. In this figure, RY1 and RY0 represent the upper bit and the lower bit of the input color difference signal RY '.

【0030】また、色差データ処理回路31eは、こう
したB−Yテーブル31e−1およびR−Yテーブル3
1e−2の出力と、輝度信号Y’とを画像処理データD
SP(RGB信号)に変換するRGB変換ロジック回路3
1e−3(図9参照)を備える。このロジック回路31
e−3は、次式(1)〜(3)に従って各4ビット長の
R信号,G信号およびB信号を生成する。すなわち、 R信号=輝度信号Y'+ 色差信号R−Y …(1) G信号=輝度信号Y'+ 色差信号B−Y …(2) B信号=輝度信号Y'−色差信号R−Y/2 −色差信号B−Y・3/16 …(3)
Further, the color difference data processing circuit 31e is configured such that the BY table 31e-1 and the RY table 3 are
The output of 1e-2 and the luminance signal Y ′ are used as the image processing data D.
RGB conversion logic circuit 3 for converting to SP (RGB signal)
1e-3 (see FIG. 9). This logic circuit 31
The e-3 generates an R signal, a G signal, and a B signal each having a 4-bit length according to the following equations (1) to (3). That is, R signal = luminance signal Y ′ + color difference signal RY (1) G signal = luminance signal Y ′ + color difference signal BY (2) B signal = luminance signal Y′−color difference signal RY / 2-color difference signal BY-3 / 16 (3)

【0031】さらに、色差データ処理回路31eは、上
述した構成に基づいて生成される画像処理データD
SP(RGB信号)の他、信号YSBGおよび信号YSO
BJを発生する。この信号YSBGおよび信号YSOB
Jは、現在出力している画像処理データDSPがバックグ
ラウンド画像データDBGに対応するものであるか、ある
いはオブジェクト画像データDOBに対応するものである
かを表わす信号である。例えば、現在出力している画像
処理データDSPがバックグラウンド画像データDBGに対
応するものである時には、信号YSBGが「H(ハ
イ)」となり、信号YSOBJが「L(ロウ)」にな
る。一方、これとは逆に画像処理データDSPがオブジェ
クト画像データDOBに対応するものであれば、信号YS
BGが「L」となり、信号YSOBJが「H」になる。
Further, the color difference data processing circuit 31e is provided with the image processing data D generated based on the above-mentioned configuration.
In addition to SP (RGB signal), signal YSBG and signal YSO
BJ is generated. This signal YSBG and signal YSOB
J is a signal indicating whether the currently output image processing data D SP corresponds to the background image data D BG or the object image data D OB . For example, when the currently output image processing data D SP corresponds to the background image data D BG , the signal YSBG becomes “H (high)” and the signal YSOBJ becomes “L (low)”. On the other hand, on the contrary, if the image processing data D SP corresponds to the object image data D OB , the signal YS
BG becomes “L” and the signal YSOBJ becomes “H”.

【0032】このように、画像処理部30では、制御部
50側からDMA転送されるバックグラウンド画像デー
タDBGおよびオブジェクト画像データDOBをVRAM3
2に格納しておき、CPU51から供給される制御信号
SC(各種表示制御コマンド)に応じてこのVRAM3
2から画像データDBGあるいは画像データDOBを読み出
し、これを1走査ライン毎のドット表示色を表わす画像
処理データDSPを発生すると共に、当該画像処理データ
SPの属性を表わす信号YSBGおよびYSOBJを出
力する。
As described above, in the image processing unit 30, the background image data D BG and the object image data D OB DMA-transferred from the control unit 50 side are stored in the VRAM 3.
2 in accordance with a control signal SC (various display control commands) supplied from the CPU 51.
Reads the image data D BG or the image data D OB from 2, while generating the image processing data D SP representing the dot display color of one scan line per this signal YSBG and YSOBJ representing the attributes of the image processing data D SP Is output.

【0033】位置検出処理部40の構成 位置検出処理部40は、複数のロジック素子を配列して
なるゲートアレイ、ラインバッファおよびワークRAM
とから構成されており、後述する制御部50の指示の下
にサンプリング画像データDS中に含まれるクロマキー
像と、オブジェクト画像データDOBによって形成される
オブジェクト画像との衝突座標位置や、これら画像の重
心位置等を予め定められたロジックに基づいて論理演算
する。上記ラインバッファ(図示略)は、ビデオ信号処
理部20から供給されるクロマキー検出信号CROを一
時記憶する。ワークRAMには、ゲートアレイによって
論理演算された各種演算結果が一時記憶される。
Configuration of Position Detection Processing Unit 40 The position detection processing unit 40 includes a gate array formed by arranging a plurality of logic elements, a line buffer and a work RAM.
And the collision coordinate position between the chroma key image included in the sampling image data D S and the object image formed by the object image data D OB under the instruction of the control unit 50 described later, and these images. The position of the center of gravity and the like are logically calculated based on a predetermined logic. The line buffer (not shown) temporarily stores the chroma key detection signal CRO supplied from the video signal processing unit 20. The work RAM temporarily stores various calculation results which are logically calculated by the gate array.

【0034】この位置検出処理部40は、上述した画像
処理部30から供給される信号YSBGおよびYSOB
Jに基づき、前述したセレクト信号SLを発生してビデ
オ信号処理部20に与え、サンプリング画像データDS
(実画像)と画像処理データDSP(CG画像)との重な
り具合、つまり、画面表示される画像の優先順位(前後
関係)を制御する。さらに、処理部40は、制御部50
の指示の下に前述した撮像信号処理部11、ビデオ信号
処理部20およびVDP31へそれぞれレジスタコント
ロール信号SREGを供給し、各部レジスタのデータセッ
ト/リセットを制御する。
The position detection processing unit 40 is provided with the signals YSBG and YSOB supplied from the image processing unit 30 described above.
Based on J, the above-mentioned select signal SL is generated and given to the video signal processing section 20, and the sampling image data D S
The degree of overlap between the (actual image) and the image processing data D SP (CG image), that is, the priority order (front-back relationship) of the images displayed on the screen is controlled. Further, the processing unit 40 includes the control unit 50.
Under the instruction, the register control signal S REG is supplied to the image pickup signal processing unit 11, the video signal processing unit 20 and the VDP 31 described above, and the data set / reset of each unit register is controlled.

【0035】次に、図11を参照して位置検出処理部4
0における各種演算結果が格納されるワークRAMにつ
いて説明する。この図において、E1は初期画面エリア
であり、水平方向(走査ライン)当り96ドット、垂直
方向に96ラインから形成される初期画面のデータを一
時記憶する。初期画面のデータとは、ゲーム開始に先立
って撮像されたシーン内に存在するクロマキー検出結果
を指す。シーン内にクロマキー検出色(例えば、青色)
の物体が存在した場合、前述したバットBAT(図1参
照)の一部と誤認する虞がある。そこで、初期画面エリ
アE1に一時記憶されるデータは、クロマキー検出され
たドット位置をバットBAT(図1参照)と誤認しない
ようにするため、当該ドット位置を不感帯とする際に用
いられる。
Next, referring to FIG. 11, the position detection processing unit 4
The work RAM in which various calculation results at 0 are stored will be described. In this figure, E1 is an initial screen area for temporarily storing data of an initial screen formed of 96 dots in the horizontal direction (scanning line) and 96 lines in the vertical direction. The data of the initial screen refers to the chroma key detection result existing in the scene captured before the start of the game. Chroma key detection color in the scene (eg blue)
If such an object exists, it may be mistakenly recognized as a part of the bat BAT (see FIG. 1) described above. Therefore, the data temporarily stored in the initial screen area E1 is used when the dot position detected by the chroma key is not mistaken for the bat BAT (see FIG. 1) when the dot position is set to the dead zone.

【0036】E2は水平方向96ドット、垂直方向96
ラインで形成される処理画面エリアであり、実画像にお
いてクロマキー検出されるバットBAT像と、CG画像
中のオブジェクト画像(本実施例では、ボール像)とが
1フレーム毎に更新記憶される。E3〜E4は、それぞ
れ1フレーム毎に更新される処理画面でのバットBAT
像の上端/下端位置を一時記憶する上端座標エリア、下
端座標エリアである。E5〜E6は、それぞれ1フレー
ム毎に更新される処理画面でのバットBAT像の左端/
右端位置を一時記憶する左端座標エリア、右端座標エリ
アである。E7は第1の衝突座標エリアである。第1の
衝突座標エリアE1とは、バットBAT像とオブジェク
ト画像(ボール像)との重なり(衝突)が最初に検出さ
れる走査ライン中の交点を、処理画面上の座標として表
現したものである。また、第2の衝突座標エリアE8
は、バットBAT像とオブジェクト画像(ボール像)と
の重なりが最後に検出される走査ライン中の交点を、処
理画面上の座標として表現したものである。
E2 is 96 dots in the horizontal direction and 96 dots in the vertical direction.
This is a processing screen area formed by lines, and the bat BAT image in which the chroma key is detected in the actual image and the object image (ball image in this embodiment) in the CG image are updated and stored for each frame. E3 to E4 are bat BATs on the processing screen that are updated for each frame.
These are the upper end coordinate area and the lower end coordinate area for temporarily storing the upper end / lower end positions of the image. E5 to E6 are the left end of the bat BAT image on the processing screen updated for each frame /
The left end coordinate area and the right end coordinate area temporarily store the right end position. E7 is the first collision coordinate area. The first collision coordinate area E1 represents the intersection point in the scanning line where the overlap (collision) of the bat BAT image and the object image (ball image) is first detected as coordinates on the processing screen. . In addition, the second collision coordinate area E8
Represents the intersection point in the scanning line where the overlap between the bat BAT image and the object image (ball image) is finally detected as coordinates on the processing screen.

【0037】E9は重心座標エリアであり、実画像にて
クロマキー検出されるバットBAT像の面積に基づき算
出される重心位置を処理画面上の座標位置が記憶され
る。E10は、実画像にてクロマキー検出されるバット
BAT像の面積が記憶される面積エリアである。この面
積エリアE10にセットされる面積は、ブロック個数で
表わされる。ここで言うブロックとは、処理画面におい
て水平方向6ドット、垂直方向2ラインからなる12ド
ット領域を指す。この12ドット領域から形成されるブ
ロック中に、「6ドット」以上のクロマキー検出があっ
た場合、そのブロックがバットBAT像の面積として見
做される。
E9 is a barycentric coordinate area, in which the barycentric position calculated based on the area of the bat BAT image detected by the chroma key in the actual image is stored as the coordinate position on the processing screen. E10 is an area area in which the area of the bat BAT image subjected to chroma key detection in the actual image is stored. The area set in the area area E10 is represented by the number of blocks. The block referred to here is a 12-dot area consisting of 6 dots in the horizontal direction and 2 lines in the vertical direction on the processing screen. When chroma key detection of "6 dots" or more is detected in the block formed from the 12 dot area, the block is regarded as the area of the bat BAT image.

【0038】制御部50の構成 次に、再び図3を参照して制御部50の構成について説
明する。制御部50は、構成要素51〜57から構成さ
れる。CPU51は装置本体2の操作パネルに配設され
る各種操作子をキースキャンし、これに応じて生成され
る操作子信号KSに応じて装置各部を制御するものであ
り、その動作の詳細については後述する。このCPU5
1は、内部タイマを備え、当該タイマによってカウント
されるゲームカウンタ値に基づきゲーム進行を管理す
る。また、CPU51は、周知のDMAコントローラを
備えており、ゲーム動作に必要な各種データ(バックグ
ラウンド画像データDBGやオブジェクト画像データ
OB)を前述した画像処理部30へDMA転送するよう
構成されている。52はRAMであり、CPU51のワ
ークエリアとして各種演算結果やフラグ値が一時記憶さ
れる。53はCPU51の動作を管理するOS(オペレ
ーションシステム)プログラムが記憶されるROMであ
る。54はCPU51の制御の下に装置全体の動作を規
定するシステムクロックを発生するシステムクロック回
路である。
Structure of Control Unit 50 Next, the structure of the control unit 50 will be described with reference to FIG. 3 again. The control unit 50 is composed of components 51 to 57. The CPU 51 performs a key scan on various operators provided on the operation panel of the apparatus body 2 and controls each part of the apparatus according to the operator signal KS generated in response to the key scan. It will be described later. This CPU5
1 has an internal timer, and manages the game progress based on the game counter value counted by the timer. The CPU 51 also includes a well-known DMA controller, and is configured to DMA-transfer various data (background image data D BG and object image data D OB ) necessary for game operation to the above-described image processing unit 30. There is. A RAM 52 is used as a work area for the CPU 51 to temporarily store various calculation results and flag values. Reference numeral 53 is a ROM that stores an OS (operating system) program that manages the operation of the CPU 51. Reference numeral 54 is a system clock circuit which generates a system clock that regulates the operation of the entire device under the control of the CPU 51.

【0039】55は装置本体2に対して挿脱自在に装着
されるゲームカートリッジであり、ROM55aと第1
音源回路55bとから構成されている。ROM55a
は、CPU51にロードされるアプリケーションプログ
ラムである。なお、この実施例においては、前述したよ
うに、打撃練習をシミュレートするゲームプログラムが
記憶されている。55bは第1音源回路であり、CPU
51側から位置検出処理部40を介して供給されるイベ
ントデータに基づき、ゲーム動作に対応したゲーム効果
音を合成し、これを楽音信号としてCPU51へ出力す
る。56は第2音源回路であり、ゲーム進行に対応した
楽曲、例えば、オープニングやエンディング等の楽曲を
楽音合成して出力する。57はサウンドシステムであ
り、上記第1音源回路55bおよび第2音源回路56か
ら供給される楽音信号に対してノイズ除去等のフィルタ
リングを施した後、これを増幅して出力する。
Reference numeral 55 denotes a game cartridge which is removably attached to the main body 2 of the apparatus, and includes a ROM 55a and a first cartridge.
The sound source circuit 55b. ROM 55a
Is an application program loaded into the CPU 51. In this embodiment, as described above, the game program for simulating the batting practice is stored. 55b is a first tone generator circuit, which is a CPU
Based on the event data supplied from the 51 side via the position detection processing unit 40, a game sound effect corresponding to the game operation is synthesized and output to the CPU 51 as a tone signal. Reference numeral 56 is a second tone generator circuit, which synthesizes musical sounds corresponding to the progress of the game, for example, musical compositions such as opening and ending, and outputs them. Reference numeral 57 denotes a sound system, which filters the musical tone signals supplied from the first tone generator circuit 55b and the second tone generator circuit 56, such as noise removal, and then amplifies and outputs them.

【0040】なお、上述した第1および第2音源回路5
5b,56は、CPU51から所定タイミング毎にイベ
ント情報が供給されることによってゲーム音を楽音合成
する。また、CPU51側は、第1および第2音源回路
56,57からデータ要求信号(後述する)が供給され
る毎に監視タイマWTをリセットする構成を有してお
り、この監視タイマWTがオーバーフローすると、上記
ゲームカートリッジ55が装置本体2から抜き取られた
としてその動作を停止する。この結果、ゲームカートリ
ッジ55には、CPU51に連係して動作する第1音源
回路55bが必須となり、当該回路55bを持たないゲ
ームカートリッジではゲーム動作をさせない構成とな
り、これ故、ハードウェア上でゲームソフトのコピーを
防止し得るようにしている。なお、こうした点について
は追って詳述する。
The first and second sound source circuits 5 described above
The CPUs 51, 5b and 56 supply event information at predetermined timings to synthesize game sounds. Further, the CPU 51 side has a configuration in which the monitoring timer WT is reset each time a data request signal (described later) is supplied from the first and second sound source circuits 56 and 57, and when the monitoring timer WT overflows. If the game cartridge 55 is pulled out from the apparatus main body 2, the operation is stopped. As a result, the game cartridge 55 requires the first sound source circuit 55b that operates in cooperation with the CPU 51, and a game cartridge that does not have the circuit 55b does not allow the game operation. I'm trying to prevent the copy. Note that these points will be described later in detail.

【0041】C.実施例の動作 次に、上記構成による実施例の動作について説明する。
ここでは、まず、前述した位置検出処理部40の動作に
ついて説明した後、本願発明の要旨に係わる制御部50
(CPU51)の動作について説明する。 (1)位置検出処理部40の動作 ここでは、ゲートアレイによって構成される位置検出処
理部40の動作について図12〜図17を参照して説明
する。この処理部40では、制御部50の指示の下に、
サンプリング画像データDS中に含まれるバットBAT
像をクロマキー検出信号CROに基づいて検出し、当該
バットBAT像とオブジェクト画像データDOBによって
形成されるオブジェクト画像(ボール像)との衝突座標
位置や、これら画像の重心位置をする。以下、こうした
動作の詳細について説明する。
C. Operation of Embodiment Next, the operation of the embodiment having the above configuration will be described.
Here, first, the operation of the position detection processing unit 40 described above will be described, and then the control unit 50 according to the gist of the present invention.
The operation of the (CPU 51) will be described. (1) Operation of Position Detection Processing Unit 40 Here, the operation of the position detection processing unit 40 configured by the gate array will be described with reference to FIGS. 12 to 17. In this processing unit 40, under the instruction of the control unit 50,
Bat BAT included in the sampled image data D S
The image is detected based on the chroma key detection signal CRO, and the collision coordinate position between the bat BAT image and the object image (ball image) formed by the object image data D OB and the center of gravity position of these images are determined. The details of such operation will be described below.

【0042】メインルーチンの動作 まず、装置本体2に電源が投入され、CPU51側から
システムリセットを表わす制御信号SCが位置検出処理
部40に供給されたとする。そうすると、位置検出処理
部40は、上記制御信号SCに基づき、内部にセットさ
れるマイクロプログラムをロードして図12に示すメイ
ンルーチンを起動してステップSA1を実行する。ステ
ップSA1では、自身の内部レジスタをリセット、ある
いは初期値をセットするイニシャライズを行う一方、撮
像信号処理部11、ビデオ信号処理部20およびVDP
31へそれぞれレジスタセットを指示するレジスタコン
トロール信号SREGを供給し、次のステップSA2に進
む。
Operation of Main Routine First, it is assumed that the apparatus main body 2 is powered on and the control signal SC representing the system reset is supplied from the CPU 51 side to the position detection processing section 40. Then, the position detection processing unit 40 loads the microprogram set therein, starts the main routine shown in FIG. 12, and executes step SA1 based on the control signal SC. In step SA1, while resetting its own internal register or performing initialization to set an initial value, the imaging signal processing unit 11, the video signal processing unit 20, and the VDP
A register control signal S REG for instructing a register set is supplied to each 31 and the process proceeds to the next step SA2.

【0043】ステップSA2では、「初期画面マップ」
が作成されているか否かを判断する。ここで、例えば、
「初期画面マップ」が作成されていない場合、判断結果
は「NO」となり、次のステップSA3に処理を進め
る。なお、この「初期画面マップ」とは、ゲーム開始に
先立って、撮像部1が撮像する画面内に、バットBAT
(図1参照)と同色の物体が存在するか否かを確認する
ためのものである。そして、ステップSA3に進むと、
複数フレーム分のクロマキー検出結果を重ね合わせ、こ
れをワークRAMの初期画面エリアE1(図11参照)
に格納し、初期画面内に存在するクロマキー検出ブロッ
クを「不感帯」と見做す「初期画面マップ」を作成す
る。
At step SA2, "initial screen map"
Is created. Where, for example,
When the "initial screen map" is not created, the determination result is "NO", and the process proceeds to the next step SA3. The “initial screen map” means that the bat BAT is displayed in the screen imaged by the imaging unit 1 prior to the start of the game.
This is for confirming whether or not there is an object of the same color (see FIG. 1). Then, when the process proceeds to step SA3,
Chroma key detection results for multiple frames are overlaid, and this is used as the initial screen area E1 of the work RAM (see FIG. 11).
Create a “initial screen map” that stores the chroma key detection blocks existing in the initial screen as “dead zones”.

【0044】このようにして「初期画面マップ」の作成
がなされると、位置検出処理部40は、次のステップS
A4に処理を進める。なお、「初期画面マップ」が予め
用意されている場合には、上記ステップSA2の判断結
果は「YES」となり、ステップSA4に進む。ステッ
プSA4では、レジスタX,Yの値をゼロリセットす
る。なお、このレジスタX,Yには、水平方向96ドッ
ト、垂直方向96ラインで形成される画面座標に相当す
る値が処理内容に応じて順次セットされる。
When the "initial screen map" is created in this way, the position detection processing unit 40 proceeds to the next step S
The process proceeds to A4. When the "initial screen map" is prepared in advance, the result of the determination in step SA2 is "YES", and the process proceeds to step SA4. At step SA4, the values of the registers X and Y are reset to zero. A value corresponding to screen coordinates formed by 96 dots in the horizontal direction and 96 lines in the vertical direction is sequentially set in the registers X and Y according to the processing content.

【0045】次に、ステップSA5に進むと、位置検出
処理部40は、ラインバッファに一時記憶されたクロマ
キー検出信号CROに対してブロック単位毎のクロマキ
ー検出を施す。ブロック単位のクロマキー検出とは、ラ
インバッファから読み出したクロマキー検出信号CRO
を水平方向6ドット、垂直方向2ラインからなるブロッ
クに区分けし、「H」レベルのクロマキー検出信号CR
Oがブロック当り「6ドット」以上存在した時に、当該
ブロックの属性を「クロマキー有り」と見做すものであ
る。こうしたクロマキー検出の結果は、前述した処理画
面エリアE2(図11参照)にブロック属性としてスト
アされ、これが「処理画面マップ」となる。
Next, in step SA5, the position detection processing section 40 performs chroma key detection for each block on the chroma key detection signal CRO temporarily stored in the line buffer. The block-by-block chroma key detection means the chroma key detection signal CRO read from the line buffer.
Is divided into blocks each consisting of 6 dots in the horizontal direction and 2 lines in the vertical direction, and the "H" level chroma key detection signal CR
When O is present in “6 dots” or more per block, the attribute of the block is regarded as “with chroma key”. The result of such chroma key detection is stored as a block attribute in the above-mentioned processing screen area E2 (see FIG. 11), and this becomes a “processing screen map”.

【0046】次いで、ブロック単位毎のクロマキー検出
がなされると、位置検出処理部40は、次のステップS
A6に進み、クロマキー検出された実画像のバットBA
T像とCG画像中におけるオブジェクト画像(ボール
像)との衝突の有無を検出し、衝突する場合にはその衝
突座標を求める。そして、ステップSA7に進むと、処
理部40は、レジスタXの値を1インクリメントし、続
いて、ステップSA8ではレジスタXの値が「96」、
つまり、1走査ライン分の処理が完了したか否かを判断
する。ここで、レジスタXの値が「96」に達していな
い場合には、判断結果が「NO」となり、1走査ライン
分の処理が完了する迄、上記ステップSA5〜SA7を
繰り返す。
Next, when the chroma key detection for each block unit is performed, the position detection processing unit 40 proceeds to the next step S.
Proceed to A6, and the bat BA of the actual image with chroma key detection
The presence or absence of a collision between the T image and the object image (ball image) in the CG image is detected, and in the case of collision, the collision coordinates are obtained. Then, when proceeding to step SA7, the processing unit 40 increments the value of the register X by 1, and subsequently, at step SA8, the value of the register X is "96",
That is, it is determined whether the processing for one scanning line is completed. Here, when the value of the register X has not reached "96", the determination result becomes "NO", and the steps SA5 to SA7 are repeated until the processing for one scanning line is completed.

【0047】一方、1走査ライン分の処理が完了する
と、ここでの判断結果が「YES」となり、ステップS
A9に進み、レジスタXの値を再びゼロリセットすると
共に、レジスタYの値を1インクリメントして走査ライ
ンを垂直方向に更新する。そして、ステップSA10に
進むと、処理部40はレジスタYの値が「96」である
か否かを判断する。ここで、レジスタYの値が「96」
に達していない場合には、判断結果が「NO」となり、
上述したステップSA5〜SA9を繰り返す。そして、
1フレーム分の走査が完了すると、ここでの判断結果が
「YES」となり、ステップSA11に処理を進める。
On the other hand, when the processing for one scanning line is completed, the judgment result here becomes "YES", and step S
In step A9, the value of the register X is reset to zero again and the value of the register Y is incremented by 1 to update the scan line in the vertical direction. Then, when the processing proceeds to step SA10, the processing unit 40 determines whether or not the value of the register Y is "96". Here, the value of the register Y is "96".
If not, the judgment result is “NO”,
The above steps SA5 to SA9 are repeated. And
When the scanning for one frame is completed, the determination result here becomes "YES", and the process proceeds to step SA11.

【0048】ステップSA11では、上記ステップSA
5においてクロマキー検出されたブロックに基づき、バ
ットBAT像の左端/右端座標および上端/下端座標を
算出し、これらをワークRAMの記憶エリアE3〜E6
(図11参照)に記憶する一方、クロマキー検出された
ブロック個数からバットBAT像の面積を求める。な
お、記憶エリアE3〜E4は、それぞれ1フレーム毎に
更新される処理画面でのバットBAT像の上端/下端位
置を一時記憶し、記憶エリアE5〜E6は、それぞれ1
フレーム毎に更新される処理画面でのバットBAT像の
左端/右端位置を一時記憶する。また、ブロック個数か
ら算出されるバットBAT像の面積は、記憶エリアE1
0に格納される。
In step SA11, the above step SA
5, the left edge / right edge coordinates and the upper edge / lower edge coordinates of the bat BAT image are calculated based on the blocks detected by the chroma key, and these are stored in the storage areas E3 to E6 of the work RAM.
The area of the bat BAT image is calculated from the number of blocks detected by the chroma key, while storing in (see FIG. 11). The storage areas E3 to E4 temporarily store the upper and lower end positions of the bat BAT image on the processing screen updated for each frame, and the storage areas E5 to E6 respectively store 1
The left edge / right edge position of the bat BAT image on the processing screen updated for each frame is temporarily stored. The area of the bat BAT image calculated from the number of blocks is equal to the storage area E1.
Stored in 0.

【0049】こうして実画像からバットBAT像をクロ
マキー検出すると、ステップSA12に進み、当該バッ
トBAT像の重心位置を求め、続いて、ステップSA1
3において割込みフラグが「1」かどうかを判定し、
「1」であればCPU51に対して割込み信号を出力す
る(ステップSA14)。この後、ステップSA15に
進み、衝突フラグCFを「0」にセットする。この衝突
フラグCFとは、実画像のバットBAT像とCG画像の
オブジェクト画像(ボール像)とが衝突状態、すなわ
ち、重なり合う場合に「1」となる。そして、このステ
ップSA13以後、位置検出処理部40はその処理をス
テップSA4に戻し、上述した動作を繰り返し、「バッ
ト」と「ボール」との対応関係をフレーム毎に求める。
When the bat BAT image is chroma key detected from the real image in this way, the process proceeds to step SA12, the center of gravity position of the bat BAT image is obtained, and then step SA1.
3 determines whether the interrupt flag is "1",
If it is "1", an interrupt signal is output to the CPU 51 (step SA14). After that, the process proceeds to step SA15 and the collision flag CF is set to "0". The collision flag CF is “1” when the bat BAT image of the actual image and the object image (ball image) of the CG image are in a collision state, that is, when they overlap each other. Then, after step SA13, the position detection processing unit 40 returns the processing to step SA4, repeats the above-described operation, and obtains the correspondence relationship between "bat" and "ball" for each frame.

【0050】初期画面マップ作成ルーチンの動作 次に、図13を参照して初期画面マップ作成ルーチンの
動作について説明する。上述したように、初期画面マッ
プが作成されていない場合、位置検出処理部40はステ
ップSA3に処理を進め、図13に示す初期画面マップ
作成ルーチンを実行してステップSB1に処理を進め
る。ステップSB1では、内部レジスタにセットされる
サンプリング回数nを読み出す。サンプリング回数nと
は、撮像部1から供給されるクロマキー検出信号CRO
を何フレーム分取り込むかを表わすものである。次い
で、ステップSB2に進むと、レジスタX,Yの値をゼ
ロリセットし、次のステップSB3に進む。ステップS
B3では、ラインバッファに書き込まれたクロマキー検
出信号CROの内、X方向(水平方向)の6ドット分、
Y方向(垂直方向)の2ライン分、すなわち、1ブロッ
ク分を読み出す。
Operation of Initial Screen Map Creating Routine Next, the operation of the initial screen map creating routine will be described with reference to FIG. As described above, when the initial screen map is not created, the position detection processing unit 40 advances the processing to step SA3, executes the initial screen map creation routine shown in FIG. 13, and advances the processing to step SB1. In step SB1, the sampling number n set in the internal register is read. The sampling number n is the chroma key detection signal CRO supplied from the image pickup unit 1.
It shows how many frames are taken in. Next, when proceeding to step SB2, the values of the registers X and Y are reset to zero, and then proceeding to the next step SB3. Step S
In B3, of the chroma key detection signal CRO written in the line buffer, 6 dots in the X direction (horizontal direction)
Two lines in the Y direction (vertical direction), that is, one block are read.

【0051】次いで、ステップSB4に進むと、この読
み出した1ブロック中に「6ドット」以上の「H」レベ
ルのクロマキー検出信号CROが存在するか否かを判断
する。ここで、「6ドット」以上存在しなければ、「ク
ロマキー無し」として判断結果が「NO」となり、ステ
ップSB5に進む。ステップSB5では、そのブロック
属性を「0」として次のステップSB7へ処理を進め
る。一方、これに対し、「6ドット」以上存在すると、
「クロマキー有り」とされて、判断結果が「YES」と
なり、ステップSB6に進む。ステップSB6では、そ
のブロック属性を「1」にセットし、次のステップSB
7へ処理を進める。ステップSB7では、最初のフレー
ムであるか否かを判断する。ここで、最初にサンプリン
グしたフレームであると、判断結果は「YES」とな
り、ステップSB8に進む。
Next, in step SB4, it is judged whether or not there is a "H" level chroma key detection signal CRO of "6 dots" or more in this read one block. If "6 dots" or more does not exist, the determination result is "no chroma key" and the determination result is "NO", and the process proceeds to step SB5. In step SB5, the block attribute is set to "0" and the process proceeds to the next step SB7. On the other hand, if there are more than 6 dots,
It is determined that "chroma key is present", the determination result is "YES", and the process proceeds to step SB6. In step SB6, the block attribute is set to "1", and the next step SB
Processing proceeds to 7. In step SB7, it is determined whether or not it is the first frame. Here, if it is the first sampled frame, the determination result is "YES", and the process proceeds to step SB8.

【0052】ステップSB8に進むと、位置検出処理部
40は、現レジスタX,Yの値に応じて初期画面エリア
E1へ判定したブロック属性をストアする。そして、こ
の後、ステップSB9に進み、レジスタXの値を1イン
クリメントし、指定ブロックの番号を歩進させる。次
に、ステップSB10に進むと、この歩進された指定ブ
ロックの番号が「96」、つまり、1走査(水平)ライ
ン分完了したか否かを判断する。ここで、完了していな
い場合には、判断結果が「NO」となり、ステップSB
11に進む。ステップSB11では、レジスタYの値が
「96」、つまり、1フレーム分終了したか否かを判断
する。ここで、1フレーム分の処理が終了していない場
合には、判断結果が「NO」となり、前述したステップ
SB3に戻る。これにより、ステップSB3〜SB6が
繰り返され、次のブロック属性が判定される。
In step SB8, the position detection processing unit 40 stores the determined block attribute in the initial screen area E1 according to the values of the current registers X and Y. Then, after that, the process proceeds to Step SB9, the value of the register X is incremented by 1, and the number of the designated block is incremented. Next, in step SB10, it is determined whether or not the number of the stepped designated block is "96", that is, one scanning (horizontal) line is completed. Here, if not completed, the determination result is “NO”, and step SB
Proceed to 11. In step SB11, it is determined whether the value of the register Y is "96", that is, whether one frame has been completed. Here, if the processing for one frame is not completed, the determination result is “NO”, and the process returns to step SB3 described above. As a result, steps SB3 to SB6 are repeated and the next block attribute is determined.

【0053】そして、例えば、いま、1走査(水平)ラ
イン分のブロック属性の判定が完了したとする。そうす
ると、ステップSB10の判断結果が「YES」とな
り、処理部40はステップSB13へ処理を進める。ス
テップSB13では、レジスタXをゼロリセットする一
方、レジスタYの値を1インクリメントして走査ライン
を更新する。そして、この後、再び、ステップSB11
を介してステップSB3以降のブロック判定がなされ
る。次いで、1フレーム分のブロック属性について判定
が完了すると、上述したステップSB11の判断結果が
「YES」となり、ステップSB12に進む。ステップ
SB12では、サンプリング回数nが設定回数に達した
か否かを判断する。
Then, for example, it is assumed that the determination of the block attribute for one scanning (horizontal) line is completed. Then, the determination result of step SB10 becomes "YES", and the processing unit 40 advances the process to step SB13. In step SB13, the register X is reset to zero, and the value of the register Y is incremented by 1 to update the scan line. Then, after this, again, step SB11
Block determination from step SB3 onward is performed via. Next, when the determination of the block attribute for one frame is completed, the above-mentioned determination result of step SB11 becomes "YES", and the process proceeds to step SB12. In step SB12, it is determined whether the sampling number n has reached the set number.

【0054】ここで、設定回数に達していない場合に
は、判断結果が「NO」となり、ステップSB14へ処
理を進める。ステップSB14では、サンプリング回数
nを歩進させ、再び前述したステップSB2以降を実行
する。こうして1回目の初期画面マップが作成され、2
回目の初期画面マップの作成を行う過程で、ステップS
B7に進むと、ここでの判断結果が「NO」となり、ス
テップSB15に進む。ステップSB15では、先にス
トアされた対応ブロック属性をレジスタX,Yの値に応
じて初期画面エリアE1から読み出す。そして、ステッ
プSB16に進むと、先のブロック属性と、現在判定さ
れたブロック属性との論理和を求める。続いて、ステッ
プSB8では、この論理和を新たなブロック属性として
レジスタX,Yの値に基づき初期画面エリアE1にスト
アする。そして、所定フレーム分の論理和が生成される
と、上述したステップSB12の判断結果が「YES」
となり、このルーチンを終了し、位置検出処理部40の
処理は前述したメインルーチンへ復帰する。
If the set number of times has not been reached, the determination result is "NO", and the process proceeds to step SB14. In step SB14, the number of times of sampling n is incremented, and the above-mentioned step SB2 and subsequent steps are executed again. In this way, the first initial screen map is created,
In the process of creating the initial screen map for the second time, step S
When proceeding to B7, the determination result here becomes "NO", and the routine proceeds to step SB15. In step SB15, the corresponding block attribute stored previously is read from the initial screen area E1 according to the values of the registers X and Y. Then, in step SB16, the logical sum of the previous block attribute and the currently determined block attribute is obtained. Then, in step SB8, this logical sum is stored as a new block attribute in the initial screen area E1 based on the values of the registers X and Y. Then, when the logical sum of a predetermined number of frames is generated, the determination result of step SB12 described above is "YES".
Then, this routine is ended, and the processing of the position detection processing unit 40 returns to the main routine described above.

【0055】処理画面マップ作成ルーチンの動作 以上のようにして初期画面マップが作成されると、位置
検出処理部40はステップSA5を介して図14に示す
処理画面マップ作成ルーチンを実行してステップSC1
に処理を進める。ステップSC1では、ラインバッファ
に書き込まれたクロマキー検出信号CROの内、X方向
(水平方向)6ドット、Y方向(垂直方向)2ラインか
らなる1ブロックを読み出す。次いで、ステップSC2
に進むと、その読み出した1ブロック内に「6ドット」
以上の「H」レベルのクロマキー検出信号CROが存在
するか否かを判断する。ここで、「6ドット」以上存在
しなければ、「クロマキー無し」として判断結果が「N
O」となり、ステップSC3に進む。ステップSC3で
は、そのブロック属性を「0」として次のステップSC
4へ処理を進める。ステップSC4では、この判定され
たブロック属性をレジスタX,Yの値に基づき処理画面
エリアE2(図11参照)にストアする。
Operation of Processed Screen Map Creation Routine When the initial screen map is created as described above, the position detection processing section 40 executes the processed screen map creation routine shown in FIG. 14 via step SA5 and executes step SC1.
Proceed to. In step SC1, one block consisting of 6 dots in the X direction (horizontal direction) and 2 lines in the Y direction (vertical direction) is read from the chroma key detection signal CRO written in the line buffer. Then, step SC2
If you proceed to, read "6 dots" in one block.
It is determined whether or not the above "H" level chroma key detection signal CRO is present. If "6 dots" or more does not exist, it is determined that "no chroma key is present" and the determination result is "N.
"O" and the process proceeds to step SC3. At step SC3, the block attribute is set to "0" and the next step SC
Processing proceeds to 4. In step SC4, the determined block attribute is stored in the processing screen area E2 (see FIG. 11) based on the values of the registers X and Y.

【0056】一方、上記ステップSC2の判断結果が
「YES」となった場合、すなわち、1ブロック内に
「6ドット」以上の「H」レベルのクロマキー検出信号
CROが存在する時には、処理部40はステップSC5
に処理を進める。ステップSC5では、リジェクトスイ
ッチSRがオン操作されているか否かを判断する。この
リジェクトスイッチSRとは、装置本体2の操作パネル
に配設されるスイッチであり、そのスイッチ操作に応じ
て「不感帯」を設けるか否かを設定するものである。こ
こで、当該スイッチSRがオン設定されている場合に
は、初期画面マップに記憶されたクロマキー検出ブロッ
クを「不感帯」と見做すようにする。
On the other hand, when the result of the determination in step SC2 is "YES", that is, when there is a "H" level chroma key detection signal CRO of "6 dots" or more in one block, the processing section 40 Step SC5
Proceed to. In step SC5, it is determined whether or not the reject switch SR has been turned on. The reject switch SR is a switch arranged on the operation panel of the apparatus main body 2, and is for setting whether or not to provide a "dead zone" according to the switch operation. Here, when the switch SR is turned on, the chroma key detection block stored in the initial screen map is regarded as a “dead zone”.

【0057】すなわち、上記ステップSC5において、
リジェクトスイッチSRがオン設定されている場合に
は、判断結果が「YES」となり、次のステップSC6
に進む。ステップSC6では、初期画面エリアE1から
レジスタX,Yの値に応じて対応するブロック属性を読
み出す。次いで、ステップSC7に進むと、初期画面エ
リアE1から読み出したブロック属性が「1」であるか
否かを判断する。ここで、当該ブロック属性が「1」で
ある時、その判断結果は「YES」となり、上述したス
テップSC3に進み、ブロック属性を「0」に変更し、
その後、ステップSC4を介して、この変更されたブロ
ック属性をレジスタX,Yの値に応じて処理画面エリア
E2に書き込む。この結果、初期画面マップに記憶され
たクロマキー検出ブロックが「不感帯」に設定される訳
である。
That is, in step SC5,
When the reject switch SR is set to ON, the determination result is "YES", and the next step SC6
Proceed to. At step SC6, the block attribute corresponding to the values of the registers X and Y is read from the initial screen area E1. Next, in step SC7, it is determined whether the block attribute read from the initial screen area E1 is "1". Here, when the block attribute is “1”, the determination result is “YES”, the process proceeds to step SC3 described above, and the block attribute is changed to “0”,
Then, the changed block attribute is written in the processing screen area E2 in accordance with the values of the registers X and Y via step SC4. As a result, the chroma key detection block stored in the initial screen map is set to the "dead zone".

【0058】なお、上記リジェクトスイッチSRがオン
設定されない場合、つまり、「不感帯」を設定しない時
には、ステップSC5の判断結果が「NO」となり、ス
テップSC8に進む。ステップSC8では、上述したス
テップSC2において判定された結果に基づき、対応す
るブロックの属性を「1」に設定し、続いて、ステップ
SC4を介してそのブロック属性をレジスタX,Yの値
に応じて処理画面エリアE2に書き込む。
When the reject switch SR is not set to ON, that is, when the "dead zone" is not set, the determination result of step SC5 is "NO", and the routine proceeds to step SC8. In step SC8, the attribute of the corresponding block is set to "1" based on the result determined in step SC2 described above, and then the block attribute is set in accordance with the values of the registers X and Y through step SC4. Write in the processing screen area E2.

【0059】衝突座標検出ルーチンの動作 次に、図15を参照して衝突座標検出ルーチンの動作に
ついて説明する。上述したように処理画面マップが作成
されると、位置検出処理部40はステップSA6(図1
2参照)を介して衝突座標検出ルーチンを実行する。こ
のルーチンでは、クロマキー検出された実画像のバット
BAT像とCG画像中におけるオブジェクト画像(ボー
ル像)との衝突の有無を検出するものである。まず、当
該ルーチンが実行されると、処理部40はステップSD
1に処理を進め、処理画面エリアE2からレジスタX,
Yの値に対応するブロック属性を読み出す。そして、ス
テップSD2に進むと、その読み出したブロック属性が
「1」、すなわち、クロマキー検出されたバットBAT
像であるか否かを判断する。ここで、ブロック属性が
「1」でない場合には、判断結果が「NO」となり、衝
突が起こり得ないとして一旦このルーチンを終了する。
Operation of Collision Coordinate Detection Routine Next, the operation of the collision coordinate detection routine will be described with reference to FIG. When the processing screen map is created as described above, the position detection processing unit 40 performs step SA6 (see FIG. 1).
2), the collision coordinate detection routine is executed. In this routine, the presence or absence of a collision between the bat BAT image of the real image subjected to the chroma key detection and the object image (ball image) in the CG image is detected. First, when the routine is executed, the processing section 40 executes step SD.
1 to the register X, from the processing screen area E2.
The block attribute corresponding to the value of Y is read. Then, when the processing proceeds to step SD2, the read block attribute is "1", that is, the bat BAT where the chroma key is detected.
Determine if it is an image. Here, when the block attribute is not "1", the determination result is "NO", and it is determined that a collision cannot occur, and this routine is once terminated.

【0060】これに対し、読み出したブロック属性が
「1」である時には、判断結果が「YES」となり、次
のステップSD3に処理を進める。ステップSD3で
は、ラインバッファに書き込まれたCGデータをレジス
タX,Yの値に応じて読み出す。ここで言うCGデータ
とは、CG画像中のオブジェクト画像データDOBに対応
する信号YSOBJを指す。なお、信号YSOBJは、
VDP31(図3参照)から処理部40に供給されるも
のである。そして、次のステップSD4に進むと、処理
部40は読み出したCGデータが「1」であるか否かを
判断する。この時、当該CGデータが「1」でなけれ
ば、レジスタX,Yの値に応じて読み出されたブロック
はオブジェクト画像データD OBと重ならないことになる
から、衝突しないとして判断結果が「NO」となり、こ
のルーチンを終了する。
On the other hand, the read block attribute is
When it is “1”, the judgment result is “YES”, and the next
The process proceeds to step SD3 of. In step SD3
Register the CG data written in the line buffer.
Data is read according to the values of X and Y. CG data referred to here
Is the object image data D in the CG image.OBCorresponding to
Signal YSOBJ to be used. The signal YSOBJ is
Also supplied from the VDP 31 (see FIG. 3) to the processing unit 40.
Of. Then, when the process proceeds to the next step SD4, the process
The unit 40 determines whether the read CG data is “1”.
to decide. At this time, the CG data must be "1".
For example, the block read according to the values of registers X and Y
Is the object image data D OBWill not overlap
Therefore, the judgment result is “NO”, indicating that there is no collision.
Exit the routine.

【0061】一方、読み出したCGデータが「1」であ
ると、ステップSD4の判断結果が「YES」となり、
ステップSD5に進む。ステップSD5では、衝突フラ
グCFが「0」であるか否かを判断する。衝突フラグC
Fは、実画像のバットBAT像とCG画像のオブジェク
ト画像(ボール像)とが重なり合う場合に「1」となる
ものである。ここで、当該フラグCFが「0」である場
合、つまり、初めて両画像の衝突が認知された状態で
は、判断結果が「YES」となり、次のステップSD6
に処理を進める。ステップSD6では、最初に検出され
た第1のX座標をを衝突座標エリアE7にストアし、続
いてステップSD7ではこれに対応する第1のY座標を
同エリアE7にストアする。そして、ステップSD8に
進み、衝突フラグCFを「1」にセットする。なお、こ
のようにして衝突フラグCFが「1」になると、処理部
40はCPU51側へ割込み要求を出し、これに応じて
CPU51が衝突割込み処理(後述する)を実行するよ
うにしている。これに対して上記ステップSD5の判断
結果が「NO」の場合、すなわち、既に両画像の衝突が
認知された状態では、ステップSD9に進み、最後に検
出された第2のX座標を衝突座標エリアE8にストア
し、続いてステップSD10ではこれに対応する第2の
Y座標を同エリアE7にストアする。
On the other hand, if the read CG data is "1", the determination result of step SD4 is "YES",
Go to step SD5. In step SD5, it is determined whether or not the collision flag CF is "0". Collision flag C
F is “1” when the bat BAT image of the actual image and the object image (ball image) of the CG image overlap each other. Here, when the flag CF is "0", that is, when the collision of both images is recognized for the first time, the determination result is "YES", and the next step SD6.
Proceed to. At step SD6, the first detected first X coordinate is stored in the collision coordinate area E7, and subsequently at step SD7, the corresponding first Y coordinate is stored in the same area E7. Then, in step SD8, the collision flag CF is set to "1". When the collision flag CF becomes "1" in this way, the processing unit 40 issues an interrupt request to the CPU 51 side, and the CPU 51 executes a collision interrupt process (described later) in response to this. On the other hand, if the result of the determination in step SD5 is "NO", that is, if the collision of both images has already been recognized, the process proceeds to step SD9, in which the last detected second X coordinate is set in the collision coordinate area. Stored in E8, and subsequently in step SD10, the corresponding second Y coordinate is stored in the same area E7.

【0062】座標検出ルーチンの動作 次に、図16を参照して座標検出ルーチンの動作につい
て説明する。上述した衝突座標検出ルーチンによって、
クロマキー検出された実画像のバットBAT像とCG画
像中におけるオブジェクト画像(ボール像)との衝突座
標が検出されると、位置検出処理部40はステップSA
11(図12参照)を介して座標検出ルーチンを実行
し、ステップSE1に処理を進める。ステップSE1で
は、レジスタX,Yと、レジスタX’,Y’と、レジス
タSとをそれぞれゼロリセットして初期化する。なお、
レジスタSには、ブロック個数を累算してなるバットB
AT像の面積が格納される。また、レジスタX’,Y’
に格納される値については後述する。
Operation of Coordinate Detection Routine Next, the operation of the coordinate detection routine will be described with reference to FIG. By the collision coordinate detection routine described above,
When the collision coordinates between the bat BAT image of the real image subjected to the chroma key detection and the object image (ball image) in the CG image are detected, the position detection processing unit 40 causes the position detection processing unit 40 to perform step SA.
The coordinate detection routine is executed via 11 (see FIG. 12), and the process proceeds to step SE1. In step SE1, the registers X and Y, the registers X ′ and Y ′, and the register S are reset to zero and initialized. In addition,
The register S has a bat B formed by accumulating the number of blocks.
The area of the AT image is stored. Also, registers X'and Y '
The value stored in will be described later.

【0063】次いで、ステップSE2に進むと、処理部
40は、処理画面エリアE2からレジスタX,Yの値に
応じて対応するブロック属性を読み出してステップSE
3に処理を進める。ステップSE3では、その読み出し
たブロック属性が「1」、すなわち、クロマキー検出さ
れたバットBAT像であるか否かを判断する。ここで、
ブロック属性が「1」でない場合には、判断結果が「N
O」となり、ステップSE4に進む。ステップSE4で
は、レジスタXの値を1インクリメントして歩進させ
る。そして、ステップSE5に進むと、レジスタXの値
が「96」、つまり、1水平(走査)ライン分のブロッ
ク属性を読み出したか否かを判断する。ここで、1水平
ライン分の読み出しが完了していない場合には、判断結
果が「NO」となり、再び上記ステップSE2へ処理を
戻す。
Next, when proceeding to step SE2, the processing section 40 reads out the block attribute corresponding to the values of the registers X and Y from the processing screen area E2, and then step SE2.
The process proceeds to 3. In step SE3, it is determined whether or not the read block attribute is "1", that is, the chroma key detected bat BAT image. here,
When the block attribute is not "1", the determination result is "N
"O" and the process proceeds to step SE4. At step SE4, the value of the register X is incremented by 1 to advance. Then, in step SE5, it is determined whether or not the value of the register X is "96", that is, the block attribute for one horizontal (scanning) line is read. Here, if the reading for one horizontal line is not completed, the determination result is "NO", and the process is returned to the step SE2 again.

【0064】そして、例えば、読み出したブロック属性
が「1」であると、ステップSE3の判断結果が「YE
S」となり、ステップSE6に処理を進める。ステップ
SE6では、レジスタXの値がレジスタX’の値より大
であるか否かを判断する。レジスタX’には、前回検出
したX座標がセットされており、この座標値と今回の座
標値との比較結果に応じて右端/左端座標を更新するよ
うにしている。つまり、ここでの判断結果が「NO」に
なると、ステップSE7に進み、レジスタXの値を左端
座標エリアE5(図11参照)にストアしてバットBA
T像の左端座標を更新する。一方、ステップSE6の判
断結果が「YES」になると、ステップSE8に進み、
レジスタXの値を右端座標エリアE6(図11参照)に
ストアしてバットBAT像の右端座標を更新する。
Then, for example, if the read block attribute is "1", the determination result of step SE3 is "YE."
S ”, and the process proceeds to step SE6. In step SE6, it is determined whether the value of register X is larger than the value of register X '. The previously detected X coordinate is set in the register X ', and the right end / left end coordinates are updated according to the result of comparison between this coordinate value and the present coordinate value. That is, when the determination result here is "NO", the flow proceeds to step SE7, the value of the register X is stored in the left end coordinate area E5 (see FIG. 11), and the bat BA is set.
Update the left edge coordinates of the T image. On the other hand, if the result of the determination in step SE6 is “YES”, then the process proceeds to step SE8,
The value of the register X is stored in the right end coordinate area E6 (see FIG. 11) and the right end coordinate of the bat BAT image is updated.

【0065】次いで、ステップSE9に進むと、処理部
40は、レジスタYの値がレジスタY’の値より大であ
るか否かを判断する。ここで、レジスタY’は、上記レ
ジスタX’と同様、前回検出したY座標がセットされて
おり、この座標値と今回の座標値との比較結果に応じて
上端/下端座標を更新するようにしている。つまり、判
断結果が「NO」になると、ステップSE10に進み、
レジスタYの値を上端座標エリアE3(図11参照)に
ストアしてバットBAT像の上端座標を更新する。一
方、ステップSE9の判断結果が「YES」になると、
ステップSE11に進み、レジスタYの値を下端座標エ
リアE4(図11参照)にストアしてバットBAT像の
下端座標を更新する。
Next, in step SE9, the processing section 40 determines whether or not the value of the register Y is larger than the value of the register Y '. Here, in the register Y ', similarly to the register X', the previously detected Y coordinate is set, and the upper end / lower end coordinates are updated according to the result of comparison between this coordinate value and the present coordinate value. ing. That is, when the determination result is “NO”, the process proceeds to step SE10,
The value of the register Y is stored in the upper end coordinate area E3 (see FIG. 11) and the upper end coordinate of the bat BAT image is updated. On the other hand, if the determination result of step SE9 is “YES”,
In step SE11, the value of the register Y is stored in the lower end coordinate area E4 (see FIG. 11) to update the lower end coordinate of the bat BAT image.

【0066】そして、ステップSE12では、レジスタ
Sの値を1インクリメントし、面積を1ブロック増加さ
せる。続いて、ステップSE13に進むと、レジスタ
X,Yの値をそれぞれレジスタX’,Y’に書き換え
る。こうして上記ステップSE2〜SE13の処理が1
水平ライン分なされると、上述したステップSE5の判
断結果が「YES」となり、ステップSE14に進み、
レジスタXの値をゼロリセットすると共に、レジスタY
の値を1歩進させる。次いで、ステップSE15に進む
と、レジスタYの値が「96」、つまり、1フレーム分
の座標検出がなされたか否かを判断する。そして、1フ
レーム分の座標検出が完了していない場合には、前述し
たステップSE2以降が繰り返される。一方、完了した
時には、このルーチンから前述したメインルーチン(図
12参照)へ処理を戻す。
Then, at step SE12, the value of the register S is incremented by 1 to increase the area by 1 block. Then, in step SE13, the values of the registers X and Y are rewritten into the registers X'and Y ', respectively. Thus, the processing of steps SE2 to SE13 is 1
When the horizontal line is completed, the determination result of the above-mentioned step SE5 becomes "YES", and the process proceeds to step SE14,
The value of register X is reset to zero and register Y
Increments the value of. Next, in step SE15, it is determined whether the value of the register Y is "96", that is, whether or not the coordinates of one frame have been detected. Then, when the coordinate detection for one frame is not completed, the above-mentioned step SE2 and subsequent steps are repeated. On the other hand, when the processing is completed, the processing is returned from this routine to the above-mentioned main routine (see FIG. 12).

【0067】重心計算ルーチンの動作 上記座標検出ルーチンによって、クロマキー検出された
バットBAT像の左端/右端座標および上端/下端座標
が検出されると、位置検出処理部40はステップSA1
2を介して図17に示す重心計算ルーチンを実行し、ス
テップSF1に処理を進める。まず、ステップSF1で
は、レジスタXG,YGをゼロリセットする。レジスタ
XG,YGは、それぞれクロマキー検出されたブロック
に基づいて算出されるバットBAT像の重心座標が格納
されるものである。次に、ステップSF2に進むと、レ
ジスタX,Yを初期化し、続いて、ステップSF3で
は、処理画面エリアE2からレジスタX,Yの値に対応
するブロック属性を読み出す。
Operation of Center of Gravity Calculation Routine When the left edge / right edge coordinates and the upper edge / lower edge coordinates of the bat BAT image subjected to the chroma key detection are detected by the coordinate detection routine, the position detection processing unit 40 proceeds to step SA1.
The center of gravity calculation routine shown in FIG. 17 is executed via 2, and the process proceeds to step SF1. First, in step SF1, the registers XG and YG are reset to zero. The registers XG and YG store the barycentric coordinates of the bat BAT image calculated based on the blocks detected by the chroma key. Next, in step SF2, the registers X and Y are initialized, and in step SF3, the block attributes corresponding to the values of the registers X and Y are read from the processing screen area E2.

【0068】次に、ステップSF4に進むと、処理部4
0は、この読み出したブロック属性が「1」、すなわ
ち、クロマキー検出されたバットBAT像であるか否か
を判断する。ここで、ブロック属性が「1」でない場合
には、判断結果が「NO」となり、ステップSF5に進
む。ステップSF5では、レジスタXの値を1インクリ
メントして歩進させる。そして、ステップSF6に進む
と、レジスタXの値が「96」、つまり、1水平(走
査)ライン分のブロック属性を読み出したか否かを判断
する。ここで、1水平ライン分の読み出しが完了してい
ない場合には、判断結果が「NO」となり、再び上記ス
テップSF3に処理を戻す。
Next, in step SF4, the processing unit 4
0 determines whether or not the read block attribute is "1", that is, the bat BAT image subjected to the chroma key detection. Here, when the block attribute is not "1", the determination result is "NO", and the process proceeds to step SF5. At step SF5, the value of the register X is incremented by 1 to advance. Then, in step SF6, it is determined whether or not the value of the register X is "96", that is, the block attribute for one horizontal (scanning) line is read. Here, when the reading for one horizontal line is not completed, the determination result is “NO”, and the process is returned to the step SF3 again.

【0069】そして、例えば、次に読み出したブロック
属性が「1」であるとする。そうすると、ステップSF
4の判断結果は「YES」となり、処理部40はステッ
プSF7に処理を進める。ステップSF7では、クロマ
キー検出されたブロックを質点と見做し、このブロック
の座標(X,Y)と面積Sとの比を順次累算する重心計
算を行う。なお、この面積Sは上述した座標検出ルーチ
ンにおいてレジスタSに格納されるものである。次い
で、ステップSF8に進むと、上記ステップSF7の重
心計算結果に応じて重心座標を更新し、続いて、ステッ
プSF5においてレジスタXの値を歩進させる。
Then, for example, assume that the next read block attribute is "1". Then, step SF
The determination result of 4 is "YES", and the processing unit 40 advances the processing to step SF7. In step SF7, the block in which the chroma key is detected is regarded as a mass point, and the center of gravity is calculated by sequentially accumulating the ratio of the coordinates (X, Y) of this block and the area S. The area S is stored in the register S in the coordinate detection routine described above. Next, in step SF8, the barycentric coordinates are updated according to the barycentric calculation result in step SF7, and subsequently, in step SF5, the value of the register X is incremented.

【0070】ここで、1水平ライン分の読み出しが完了
したとすると、ステップSF6の判断結果が「YES」
となり、ステップSF9に進み、レジスタXの値をゼロ
リセットすると共に、レジスタYの値を1歩進させる。
次いで、ステップSF10に進むと、レジスタYの値が
「96」、つまり、1フレーム分の重心計算がなされた
か否かを判断する。そして、1フレーム分の重心計算が
完了していない場合には、判断結果が「NO」となり、
前述したステップSF3以降の処理を繰り返す。一方、
1フレーム分の重心計算が完了した時には、判断結果が
「YES」となり、このルーチンを終了してメインルー
チン(図12参照)に復帰する。
Here, assuming that the reading for one horizontal line is completed, the determination result of step SF6 is "YES".
In step SF9, the value of register X is reset to zero and the value of register Y is incremented by one.
Next, in step SF10, it is determined whether or not the value of the register Y is "96", that is, whether the gravity center calculation for one frame has been performed. When the calculation of the center of gravity for one frame is not completed, the determination result is “NO”,
The processing from step SF3 onward is repeated. on the other hand,
When the calculation of the center of gravity for one frame is completed, the result of the determination is "YES", this routine is terminated, and the process returns to the main routine (see FIG. 12).

【0071】このように、位置検出処理部40は、撮像
部1側から供給されるサンプリング画像データDS中に
含まれるバットBAT像をクロマキー検出信号CROに
基づいて1フレーム毎に処理画面マップを作成し、この
処理画面マップから読み出したブロック属性に従ってバ
ットBAT像とオブジェクト画像(ボール像)との衝突
座標位置や、処理画面におけるバットBAT像の左端/
右端座標および上端/下端座標を求めると共に、その面
積と重心位置とを算出するようにしている。
As described above, the position detection processing section 40 creates a processing screen map for each frame of the bat BAT image included in the sampling image data D S supplied from the imaging section 1 side based on the chroma key detection signal CRO. The position of the collision coordinate between the bat BAT image and the object image (ball image) created on the basis of the block attribute created and read from the processing screen map, and the left end of the bat BAT image on the processing screen /
The right end coordinates and the upper end / lower end coordinates are obtained, and the area and the position of the center of gravity are calculated.

【0072】(2)制御部50(CPU51)の動作 次に、上述した位置検出処理部40から供給される各種
データに基づいて画像処理部30、第1音源回路55b
および第2音源回路56を制御してゲーム進行を管理す
るCPU51の動作について図18〜図31を参照して
説明する。ここでは、まず、CPUメインルーチンにつ
いて説明した後、同ルーチンにおいてコールされる平均
化処理ルーチンおよび手ぶれ制御ルーチンとについて説
明する。そして、さらに、CPU51においてなされる
各種割込み処理ルーチンと、第1および第2音源回路5
5b,56においてなされる音源処理ルーチンとについ
て順次説明する。
(2) Operation of control unit 50 (CPU 51) Next, based on various data supplied from the position detection processing unit 40 described above, the image processing unit 30 and the first sound source circuit 55b.
The operation of the CPU 51 that controls the second sound source circuit 56 and manages the progress of the game will be described with reference to FIGS. Here, first, the CPU main routine will be described, and then the averaging processing routine and the camera shake control routine that are called in the routine will be described. Further, various interrupt processing routines performed by the CPU 51 and the first and second tone generator circuits 5 are also provided.
The sound source processing routine performed in 5b and 56 will be sequentially described.

【0073】メインルーチンの動作 まず、装置本体2に電源が投入されると、CPU51は
ROM53に記憶されたオペレーションシステムプログ
ラムを読み出してロードした後、ゲームカートリッジ5
5に内蔵されるROM55aからアプリケーションプロ
グラムを読み出し、RAM52に展開する。これによ
り、図18に示すCPUメインルーチンが起動され、C
PU51の処理はステップSG1に進む。ステップSG
1では、RAM52に確保される各種レジスタを初期化
すると共に、VDP31および位置検出処理部40へイ
ニシャライズを指定する制御信号SCを供給する。次い
で、ステップSG2に進むと、各部へ割込み許可を与え
る制御信号SCを供給する一方、自身の割込みマスクを
解除する。続いて、ステップSG3では、CPU51内
部に設けられる監視タイマWTをスタートさせる。
Operation of Main Routine First, when the apparatus main body 2 is powered on, the CPU 51 reads out and loads the operation system program stored in the ROM 53, and then the game cartridge 5
5, the application program is read from the ROM 55a built in 5, and loaded in the RAM 52. As a result, the CPU main routine shown in FIG. 18 is started, and C
The process of the PU 51 proceeds to step SG1. Step SG
In 1, the various registers secured in the RAM 52 are initialized, and the control signal SC designating initialization is supplied to the VDP 31 and the position detection processing unit 40. Next, when proceeding to step SG2, while supplying the control signal SC which gives the interrupt permission to each part, the interrupt mask of itself is released. Subsequently, in step SG3, the monitoring timer WT provided inside the CPU 51 is started.

【0074】次に、CPU51は、ステップSG4〜ス
テップSG8を介してゲーム開始時の初期画面を形成す
る。すなわち、ステップSG4に進むと、CPU51は
初期画面背景となるバックグラウンド画像データDBG
VDP31へDMA転送するため、DMAコントローラ
に転送先アドレスおよび転送元アドレスをセットする。
なお、DMA転送は、ディスプレイ3(図1参照)側の
垂直帰線期間に同期した割込み処理により行われる。転
送命令がセットされたDMAコントローラは、CPU5
1の指示の下、ROM55a(図3参照)から転送元ア
ドレスに対応するバックグラウンド画像データDBGを読
み出してVDP31(VRAM32)へDMA転送す
る。こうした割込み処理については追って説明する。
Next, the CPU 51 forms an initial screen at the start of the game through steps SG4 to SG8. That is, when proceeding to step SG4, the CPU 51 sets the transfer destination address and the transfer source address in the DMA controller in order to DMA transfer the background image data D BG which is the initial screen background to the VDP 31.
The DMA transfer is performed by an interrupt process synchronized with the vertical blanking period on the display 3 (see FIG. 1) side. The DMA controller in which the transfer command is set is the CPU 5
Under the instruction of 1, the background image data D BG corresponding to the transfer source address is read from the ROM 55a (see FIG. 3) and DMA-transferred to the VDP 31 (VRAM 32). Such interrupt processing will be described later.

【0075】次いで、ステップSG5に進むと、CPU
51は、画面背景上に表示されるオブジェクト画像デー
タDOB1をVDP31へDMA転送するため、DMAコ
ントローラに転送先アドレスおよび転送元アドレスをセ
ットする。このオブジェクト画像データDOB1とは、画
面背景上に表示される「カーソル」に相当するものであ
り、クロマキー検出されるバットBAT像の所定部分
(例えば、上端部分)に対応して移動表示されるもので
ある。続いて、ステップSG6では、当該データDOB
に対応するオブジェクトテーブルデータTOB1の転送先
アドレスおよび転送元アドレスをDMAコントローラに
セットする。このオブジェクトテーブルデータTOB
は、初期画面におけるオブジェクト画像データDOB1の
表示位置、すなわち、上述した通り、クロマキー検出さ
れるバットBAT像の所定部分(例えば、上端部分)に
対応した表示位置を指定するものであって、オブジェク
トテーブルRAM31f(図8参照)に格納される。
Next, when proceeding to step SG5, the CPU
51 sets the transfer destination address and the transfer source address in the DMA controller in order to DMA transfer the object image data D OB 1 displayed on the screen background to the VDP 31. The object image data D OB 1 corresponds to a “cursor” displayed on the screen background and is moved and displayed corresponding to a predetermined portion (for example, an upper end portion) of the bat BAT image detected by the chroma key. It is something. Then, in step SG6, the data D OB 1
The transfer destination address and the transfer source address of the object table data T OB 1 corresponding to are set in the DMA controller. This object table data T OB 1
Is for designating a display position of the object image data D OB 1 on the initial screen, that is, a display position corresponding to a predetermined portion (for example, an upper end portion) of the bat BAT image subjected to chroma key detection as described above, It is stored in the object table RAM 31f (see FIG. 8).

【0076】ステップSG7では、初期画面の背景上に
表示されるオブジェクト画像データDOB2をVDP31
へDMA転送するため、DMAコントローラに転送先ア
ドレスおよび転送元アドレスをセットする。オブジェク
ト画像データDOB2とは、「投手」を模したキャラクタ
像と、このキャラクタ像が持つ「ボール像」とから形成
される。そして、ステップSG8に進むと、CPU51
は、当該データDOB2に対応するオブジェクトテーブル
データTOB2の転送先アドレスおよび転送元アドレスを
DMAコントローラにセットする。これにより、初期画
面を形成する際の準備が整い、垂直帰線期間毎にバック
グラウンド画像データDBG、オブジェクト画像データD
OB1,DOB2およびオブジェクトテーブルデータT
OB1,TOB2がDMA転送され、VDP31がこれらに
基づき画像処理データDSPを生成する。
At step SG7, the object image data D OB 2 displayed on the background of the initial screen is set to VDP31.
In order to perform the DMA transfer to, the transfer destination address and the transfer source address are set in the DMA controller. The object image data D OB 2 is formed of a character image simulating a “pitcher” and a “ball image” of this character image. Then, when proceeding to step SG8, the CPU 51
Sets the transfer destination address and the transfer source address of the object table data T OB 2 corresponding to the data D OB 2 in the DMA controller. As a result, the preparation for forming the initial screen is completed, and the background image data D BG and the object image data D are generated for each vertical blanking period.
OB 1, D OB 2 and object table data T
OB 1 and T OB 2 are DMA-transferred, and the VDP 31 generates image processing data D SP based on them.

【0077】このようにして初期画面が形成されると、
CPU51はステップSG9に進み、スタートイベント
が発生したか否かを判断する。ここで言うスタートイベ
ントとは、装置本体2の操作パネルに配設されるスター
トスイッチがオン操作された時に発生するイベントであ
る。そして、遊戯者がゲームを開始させるため、当該ス
タートスイッチをオン操作すると、上記スタートイベン
トが生成されるから、ここでの判断結果が「YES」と
なり、ステップSG10へ処理を進める。ステップSG
10では、レジスタtをゼロリセットし、続いて、ステ
ップSG11に進み、レジスタSTFに「1」をセット
して次のステップSG12へ処理を進める。一方、スタ
ートイベントが生成されない場合には、上記ステップS
G9の判断結果が「NO」となり、ステップSG12へ
進む。なお、上述したレジスタtにはゲーム進行を管理
するタイムカウント値が後述する割込み動作によってセ
ットされるようになっている。
When the initial screen is formed in this way,
The CPU 51 proceeds to step SG9 and determines whether or not a start event has occurred. The start event mentioned here is an event that occurs when a start switch provided on the operation panel of the apparatus body 2 is turned on. Then, when the player turns on the start switch to start the game, the start event is generated. Therefore, the determination result here is "YES", and the process proceeds to step SG10. Step SG
At 10, the register t is reset to zero, then the process proceeds to step SG11, "1" is set in the register STF, and the process proceeds to the next step SG12. On the other hand, when the start event is not generated, the above step S
The determination result of G9 is "NO", and the process proceeds to step SG12. A time count value for managing the progress of the game is set in the above-mentioned register t by an interrupt operation described later.

【0078】ステップSG12では、レジスタSTFの
値が「1」、すなわち、ゲーム開始か否かを表わすスタ
ートフラグがゲーム開始状態にセットされたか否かを判
断する。ここで、「1」がセットされていなければ、判
断結果が「NO」となり、スタートイベントが生成され
るまで上述したステップSG9〜SG11を繰り返す。
そして、スタートイベントが発生すると、ステップSG
12の判断結果が「YES」となり、CPU51は次の
ステップSG13へ処理を進める。ステップSG13で
は、レジスタACKF1にセットされる転送フラグF1
が「0」であるか否かを判断する。転送フラグF1と
は、上述したステップSG6において転送セットされた
オブジェクトテーブルデータTOB1がDMA転送された
か否かを表わすものであり、当該フラグF1が「0」の
時にDMA転送完了の旨を表わし、「1」の時に未転送
状態にあることを表わす。
In step SG12, it is determined whether or not the value of the register STF is "1", that is, the start flag indicating whether or not the game has started is set to the game start state. Here, if "1" is not set, the determination result becomes "NO", and steps SG9 to SG11 described above are repeated until a start event is generated.
When the start event occurs, step SG
The determination result of 12 is "YES", and the CPU 51 advances the process to the next step SG13. At step SG13, the transfer flag F1 set in the register ACKF1 is set.
Is determined to be "0". The transfer flag F1 indicates whether or not the object table data T OB 1 transferred and set in step SG6 described above is DMA-transferred, and indicates that the DMA transfer is completed when the flag F1 is “0”. , "1" indicates that the transfer is not in progress.

【0079】そして、このフラグF1が「0」である
と、ステップSG13の判断結果が「YES」となり、
CPU51の処理は図19に示すステップSG14に進
む。ステップSG14では、クロマキー検出されるバッ
トBAT像の所定部分(例えば、上端部分)に対応して
初期画面内を移動表示される「カーソル」位置を平均化
する平均化処理を行う。この平均化処理の詳細について
は追って説明する。次いで、ステップSG15に進む
と、平均化された「カーソル」位置のふらつきを補正す
る手ぶれ制御処理がなされる。この手ぶれ制御処理の詳
細についても追って説明するものとする。平均化処理お
よび手ぶれ制御処理では、バットBAT像の所定部分
(例えば、上端部分)に対応して移動表示される「カー
ソル」位置のふらつきを抑制し、所謂、クロマキー入力
の操作性を向上させている。例えば、初期画面内に設定
されるアイコンを「カーソル」でポインティングするク
ロマキー入力によってゲームの動作モードを設定した
り、ゲーム終了を合図することが容易になる訳である。
If this flag F1 is "0", the result of the determination in step SG13 is "YES",
The processing of the CPU 51 proceeds to step SG14 shown in FIG. In step SG14, an averaging process is performed to average the "cursor" position that is moved and displayed in the initial screen corresponding to a predetermined portion (for example, an upper end portion) of the bat BAT image detected by the chroma key. Details of this averaging process will be described later. Next, when proceeding to step SG15, camera shake control processing for correcting the fluctuation of the averaged “cursor” position is performed. The details of the camera shake control process will be described later. In the averaging process and the camera shake control process, it is possible to suppress the wobbling of the “cursor” position that is moved and displayed corresponding to a predetermined part (for example, the upper end part) of the bat BAT image, and improve the so-called chroma key input operability. There is. For example, it becomes easy to set the operation mode of the game or signal the end of the game by inputting the chroma key to point the icon set in the initial screen with the “cursor”.

【0080】こうした平均化処理および手ぶれ制御処理
が完了した場合、あるいは上記ステップSG13におい
て既にオブジェクトテーブルデータTOB1がDMA転送
されている場合には、CPU51は次のステップSG1
6に処理を進める。ステップSG16では、レジスタA
CKF2にセットされる転送フラグF2が「0」である
か否かを判断する。転送フラグF2とは、前述したステ
ップSG8において転送セットされたオブジェクトテー
ブルデータTOB2がDMA転送されたか否かを表わすも
のであり、当該フラグF2が「0」の時にDMA転送完
了の旨を表わし、「1」の時に未転送状態にあることを
表わす。
When the averaging process and the camera shake control process are completed, or when the object table data T OB 1 has already been DMA-transferred in step SG13, the CPU 51 causes the CPU 51 to execute the next step SG1.
The process proceeds to 6. In step SG16, register A
It is determined whether the transfer flag F2 set in CKF2 is "0". The transfer flag F2 represents whether or not the object table data T OB 2 transferred and set in step SG8 described above is DMA-transferred, and indicates that the DMA transfer is completed when the flag F2 is “0”. , "1" indicates that the transfer is not in progress.

【0081】そして、このフラグF2が「0」である
と、ステップSG16の判断結果が「YES」となり、
次のステップSG17へ処理を進める。ステップSG1
7では、レジスタtの値、すなわち、ゲーム進行に応じ
たタイムカウント値に基づき、対応するオブジェクトテ
ーブルデータTOB2を演算する。これにより、ゲーム画
面を形成するオブジェクト画像データDOB2の表示位置
が定まる。この場合、オブジェクト画像データDOB
は、「投手」を模したキャラクタ像と、このキャラクタ
像が持つ「ボール像」とから形成される。次に、ステッ
プSG18に進むと、CPU51は予めVDP31側へ
DMA転送した複数のオブジェクト画像データDOB2の
内から、レジスタtに格納されるタイムカウント値に対
応する画像データDOB2を指定する制御信号SCを発生
する。この結果、ゲーム画面においてテーブルデータT
OB2で指定された位置に該当するオブジェクト画像デー
タDOB2が表示される。
When the flag F2 is "0", the result of the determination in step SG16 is "YES",
The process proceeds to the next step SG17. Step SG1
In 7, the corresponding object table data T OB 2 is calculated based on the value of the register t, that is, the time count value according to the progress of the game. As a result, the display position of the object image data D OB 2 forming the game screen is determined. In this case, the object image data D OB 2
Is formed from a character image simulating a "pitcher" and a "ball image" possessed by this character image. Next, when proceeding to step SG18, the CPU 51 specifies the image data D OB 2 corresponding to the time count value stored in the register t from among the plurality of object image data D OB 2 DMA-transferred to the VDP 31 side in advance. The control signal SC is generated. As a result, the table data T is displayed on the game screen.
Object image data D OB 2 corresponding to the position specified by OB 2 is displayed.

【0082】以上のようにしてゲーム画面が形成される
と、CPU51はステップSG19に進み、レジスタA
CKF2に格納される転送フラグF2を「1」にセット
し、ステップSG20に進む。なお、上述したステップ
SG16において判断結果が「NO」の場合、つまり、
既にオブジェクトテーブルデータTOB2がDMA転送さ
れている時にもステップSG20へ処理を進める。ステ
ップSG20では、ストップイベントが発生したか否か
を判断する。ストップイベントとは、装置本体2の操作
パネルに配設されるストップスイッチがオン操作された
時に発生するイベントである。そして、遊戯者がゲーム
を停止させるため、当該ストップスイッチをオン操作す
ると、上記ストップイベントが生成され、ここでの判断
結果が「YES」となり、ステップSG21へ進む。
When the game screen is formed as described above, the CPU 51 proceeds to step SG19 to register A
The transfer flag F2 stored in CKF2 is set to "1", and the process proceeds to step SG20. In addition, when the determination result in step SG16 described above is “NO”, that is,
Even when the object table data T OB 2 has already been DMA-transferred, the process proceeds to step SG20. In step SG20, it is determined whether or not a stop event has occurred. The stop event is an event that occurs when a stop switch provided on the operation panel of the apparatus body 2 is turned on. Then, when the player turns on the stop switch in order to stop the game, the stop event is generated, the determination result here becomes "YES", and the process proceeds to step SG21.

【0083】ステップSG21では、レジスタSTFに
格納されるスタートフラグを「0」にセットしてゲーム
動作を停止させる。この後、CPU51は前述したステ
ップSG9〜SG20の動作を繰り返す。一方、上記ス
テップSG20において、ストップスイッチがオン操作
されない場合には、ここでの判断結果が「NO」とな
り、ステップSG22へ処理を進める。ステップSG2
2では、レジスタtに格納されるタイムカウント値が所
定値Tに達したか否かを判断する。ここで、タイムカウ
ント値がゲーム終了時間に相当する所定値Tに達してい
ない場合には、判断結果が「NO」となり、ステップS
G9へ処理を戻す。これに対し、タイムカウント値が所
定値Tに達した場合には、レジスタtに格納されるタイ
ムカウント値をゼロリセットした後、ステップSG9へ
処理を戻す。
In step SG21, the start flag stored in the register STF is set to "0" to stop the game operation. After that, the CPU 51 repeats the operations of steps SG9 to SG20 described above. On the other hand, when the stop switch is not turned on in step SG20, the determination result here is “NO”, and the process proceeds to step SG22. Step SG2
At 2, it is determined whether or not the time count value stored in the register t has reached the predetermined value T. Here, if the time count value has not reached the predetermined value T corresponding to the game end time, the determination result is “NO”, and step S
The process is returned to G9. On the other hand, when the time count value reaches the predetermined value T, the time count value stored in the register t is reset to zero, and then the process is returned to step SG9.

【0084】平均化処理ルーチンの動作 次に、図20を参照して、クロマキー検出されるバット
BAT像の所定部分(例えば、上端部分)に対応して初
期画面内を移動表示される「カーソル」位置を平均化す
る平均化処理ルーチンの動作について説明する。まず、
前述したように、CPU51の処理がステップSG14
に進むと、平均化処理ルーチンを起動し、ステップSH
1を実行する。ステップSH1では、クロマキー検出さ
れたバットBAT像の上端座標(X,Y)を位置検出処
理部40におけるワークRAMの上端座標エリアE3
(図11参照)から読み出す。なお、この実施例では、
バットBAT像の上端座標(X,Y)に「カーソル」を
対応させているが、これに限定されず、下端座標あるい
は左端/右端座標のいずれかに「カーソル」を対応させ
ることが可能である。
Operation of Averaging Process Next, referring to FIG. 20, a "cursor" that is moved and displayed in the initial screen corresponding to a predetermined portion (for example, an upper end portion) of the bat BAT image detected by the chroma key. The operation of the averaging processing routine for averaging the positions will be described. First,
As described above, the processing of the CPU 51 is performed in step SG14.
If it advances to, the averaging processing routine is started, and step SH
Execute 1. In step SH1, the upper end coordinate (X, Y) of the bat BAT image detected by the chroma key is set to the upper end coordinate area E3 of the work RAM in the position detection processing unit 40.
(See FIG. 11). In this example,
Although the "cursor" is associated with the upper end coordinates (X, Y) of the bat BAT image, the present invention is not limited to this, and the "cursor" can be associated with either the lower end coordinates or the left end / right end coordinates. .

【0085】このようにして、「カーソル」位置に対応
する座標が読み出されると、CPU51は次のステップ
SH2に処理を進め、レジスタPOSX,POSYにそ
れぞれ上端座標(X,Y)を累算するようセットする。
そして、ステップSH3に進むと、レジスタcount
に格納される累算回数値を1インクリメントする。次
に、ステップSH4では、この累算回数値が「20」以
上であるか否かを判断する。ここで、累算回数値が「2
0」以下である場合には、判断結果が「NO」となり、
一旦、このルーチンを完了する。一方、累算回数値が
「20」以上になると、上端座標(X,Y)の累算が完
了したとして、判断結果が「NO」になり、ステップS
H5に処理を進める。ステップSH5では、レジスタc
ountに格納される累算回数値をレジスタcoun
t’にセットし直した後、当該レジスタcountをゼ
ロリセットして、ステップSH6に進む。
In this way, when the coordinates corresponding to the "cursor" position are read, the CPU 51 advances the processing to the next step SH2, and accumulates the upper end coordinates (X, Y) in the registers POSX and POSY, respectively. set.
Then, when the process proceeds to step SH3, the register count
The value of the number of accumulations stored in is incremented by 1. Next, in step SH4, it is determined whether or not the cumulative number of times is "20" or more. Here, the accumulated count value is “2
If it is 0 or less, the judgment result is “NO”,
Once, this routine is completed. On the other hand, when the value of the number of times of accumulation becomes “20” or more, it is determined that the accumulation of the upper end coordinates (X, Y) is completed, and the determination result becomes “NO”.
The process proceeds to H5. In step SH5, register c
The count value stored in the count is stored in the register count
After resetting to t ′, the register count is reset to zero, and the process proceeds to step SH6.

【0086】ステップSH6では、レジスタAFに格納
される平均化処理フラグを「1」にセットする。平均化
処理フラグとは、累算完了時点で「1」となるフラグで
ある。続いて、ステップSH7に進むと、レジスタPO
SX,POSYにそれぞれ格納された上端X座標累算値
および上端Y座標累算値を、レジスタcount’に格
納される累算回数値で除算し、各々の平均値POSX/
count’,POSY/count’を求め、これを
レジスタPOSX,POSYに格納する。次いで、ステ
ップSH8に進むと、CPU51は、レジスタPOS
X,POSYに格納された平均値POSX/coun
t’,POSY/count’に対してそれぞれスケー
ルファクタ「6」,「2」を乗算し、平均化された上端
座標を求め、これを再びレジスタPOSX,POSYに
セットする。このように、平均化処理ルーチンでは、ク
ロマキー検出されるバットBAT像の上端座標を平均化
することで、当該上端座標に応じて移動表示される「カ
ーソル」のぶれを低減化している。
At step SH6, the averaging process flag stored in the register AF is set to "1". The averaging process flag is a flag that becomes “1” at the time of completion of accumulation. Then, when the operation proceeds to step SH7, the register PO
The upper end X-coordinate accumulated value and the upper end Y-coordinate accumulated value respectively stored in SX and POSY are divided by the number of accumulation times stored in the register count ', and each average value POSX /
count ', POSY / count' is obtained and stored in the registers POSX, POSY. Next, when proceeding to step SH8, the CPU 51 determines that the register POS
Average value POSX / count stored in X and POSY
t ′ and POSY / count ′ are multiplied by scale factors “6” and “2” respectively to obtain averaged upper end coordinates, which are set again in the registers POSX and POSY. Thus, in the averaging processing routine, the blurring of the “cursor” that is moved and displayed in accordance with the upper end coordinates is reduced by averaging the upper end coordinates of the bat BAT image that is chroma key detected.

【0087】手ぶれ制御処理ルーチンの動作 次に、上記平均化処理ルーチンによって求められた上端
座標から手ぶれ分を除去する手ぶれ制御処理ルーチンの
動作について図21を参照して説明する。まず、CPU
51の処理がステップSG15(図19参照)に進む
と、手ぶれ制御処理ルーチンが起動されてステップSI
1を実行する。ステップSI1では、レジスタAFに格
納される平均化処理フラグが「1」、すなわち、上述し
た平均化処理ルーチンにおいて累算が完了しているか否
かを判断する。ここで、平均化処理フラグが「0」であ
るとすると、平均化処理ルーチンにおいて上端座標を平
均化している最中であると見做して判断結果が「NO」
となり、一旦、このルーチンを完了する。
Operation of Camera Shake Control Processing Routine Next, the operation of the camera shake control processing routine for removing the camera shake from the upper end coordinates obtained by the averaging processing routine will be described with reference to FIG. First, the CPU
When the processing of 51 proceeds to step SG15 (see FIG. 19), the camera shake control processing routine is activated and step SI
Execute 1. In step SI1, it is determined whether the averaging process flag stored in the register AF is "1", that is, whether or not accumulation has been completed in the above-described averaging process routine. Here, if the averaging process flag is “0”, it is considered that the upper end coordinates are being averaged in the averaging process routine, and the determination result is “NO”.
Then, this routine is once completed.

【0088】一方、平均化処理フラグが「1」に設定さ
れている場合には、平均化処理ルーチンにおいて平均化
された上端座標の算出が完了したとして判断結果が「Y
ES」となり、次のステップSI2へ処理を進める。ス
テップSI2では、レジスタPOSXに格納される上端
X座標値が手ぶれ範囲内に収っているか否かを判断す
る。ここで言う手ぶれ範囲とは、レジスタOLDXに格
納される前回座標値に対してマージン値αを加算あるい
は減算した範囲を指す。ここで、レジスタPOSXに格
納される上端X座標値が手ぶれ範囲内に収っている場合
には、判断結果が「YES」となり、次のステップSI
3に進み、レジスタOLDXに格納される前回座標値
を、レジスタPOSXに書き込む。つまり、今回検出し
た上端X座標値が手ぶれ範囲内にある時には、上端X座
標値を前回のものに置き換えて手ぶれによる座標ずれを
キャンセルする訳である。
On the other hand, when the averaging process flag is set to "1", the determination result is "Y", indicating that the calculation of the averaged upper end coordinates is completed in the averaging process routine.
ES ”, and the process proceeds to the next step SI2. In step SI2, it is determined whether the upper end X coordinate value stored in the register POSX is within the camera shake range. The camera shake range mentioned here refers to a range in which the margin value α is added or subtracted from the previous coordinate value stored in the register OLDX. Here, if the upper end X coordinate value stored in the register POSX is within the camera shake range, the determination result is “YES”, and the next step SI
In step 3, the previous coordinate value stored in the register OLDX is written in the register POSX. That is, when the upper end X coordinate value detected this time is within the camera shake range, the upper end X coordinate value is replaced with the previous value to cancel the coordinate shift due to the camera shake.

【0089】これに対し、レジスタPOSXに格納され
る上端X座標値が手ぶれ範囲を逸脱している場合には、
上記ステップSI2の判断結果は「NO」となり、ステ
ップSI4に進む。ステップSI4では、レジスタPO
SYに格納される上端Y座標値が手ぶれ範囲内に収って
いるか否かを判断する。ここで、レジスタPOSYに格
納される上端Y座標値が手ぶれ範囲内に収っている場合
には、判断結果が「YES」となり、次のステップSI
5に進む。ステップSI5では、レジスタOLDYに格
納される前回座標値をレジスタPOSYに書き込み、ス
テップSI6へ処理を進める。これにより、上端Y座標
値を前回のものに置き換えて手ぶれによる座標ずれがキ
ャンセルされる。
On the other hand, when the upper end X coordinate value stored in the register POSX deviates from the camera shake range,
The result of the determination in step SI2 is "NO", and the process proceeds to step SI4. In step SI4, the register PO
It is determined whether the upper Y coordinate value stored in SY is within the camera shake range. Here, if the upper end Y coordinate value stored in the register POSY is within the camera shake range, the determination result is “YES”, and the next step SI
Go to 5. In step SI5, the previous coordinate value stored in the register OLDY is written in the register POSY, and the process proceeds to step SI6. As a result, the upper end Y coordinate value is replaced with the previous value and the coordinate shift due to camera shake is canceled.

【0090】一方、レジスタPOSYに格納される上端
Y座標値が手ぶれ範囲を逸脱している場合には、上記ス
テップSI4の判断結果が「NO」となり、CPU51
はステップSI6に処理を進める。ステップSI6で
は、レジスタPOSX,POSYに格納される現在の上
端座標値を、前回の上端座標値が格納されるレジスタO
LDX,OLDYにそれぞれ書き込む。こうしてレジス
タOLDX,OLDYの値が更新されると、CPU51
は次のステップSI7に処理を進め、レジスタACKF
1に格納される転送フラグF1を「1」にセットして、
このルーチンを完了する。
On the other hand, when the upper Y coordinate value stored in the register POSY is out of the camera shake range, the result of the determination in step SI4 is "NO", and the CPU 51
Advances the processing to step SI6. In step SI6, the current upper end coordinate value stored in the registers POSX and POSY is changed to the register O in which the previous upper end coordinate value is stored.
Write to LDX and OLDY, respectively. When the values of the registers OLDX and OLDY are updated in this way, the CPU 51
Advances the processing to the next step SI7, and registers ACKF
Set the transfer flag F1 stored in 1 to "1",
Complete this routine.

【0091】割込み処理ルーチンの動作 次に、図22〜図30を参照し、CPU51において実
行される各種割込み処理ルーチンの動作について説明す
る。 a.転送割込み処理ルーチンの動作 CPU51は、クロックドライバ12(図3参照)から
垂直帰線信号が供給される毎にDMAコントローラ(図
示略)へ転送指示を与えると共に、図22に示す転送割
込み処理ルーチンを実行する。まず、ステップSJ1で
は、レジスタACKF1に格納される転送フラグF1が
「1」、つまり、前述したステップSG6(図18参
照)においてDMA転送セットされたオブジェクトテー
ブルデータTOB1が未転送状態にあるか否かを判断す
る。ここで、当該データTOB1が既にDMA転送済みで
あると、転送フラグF1は「0」になっているから、判
断結果は「NO」となり、後述するステップSJ4へ処
理を進める。
Operation of Interrupt Processing Routine Next, the operation of various interrupt processing routines executed by the CPU 51 will be described with reference to FIGS. a. Operation of Transfer Interrupt Processing Routine The CPU 51 gives a transfer instruction to the DMA controller (not shown) each time a vertical blanking signal is supplied from the clock driver 12 (see FIG. 3), and executes the transfer interrupt processing routine shown in FIG. Run. First, in step SJ1, the transfer flag F1 stored in the register ACKF1 is "1", that is, is the object table data T OB 1 set by the DMA transfer in step SG6 (see FIG. 18) described above in the untransferred state? Determine whether or not. Here, if the data T OB 1 has already been DMA-transferred, the transfer flag F1 is “0”, the determination result is “NO”, and the process proceeds to step SJ4 described later.

【0092】一方、オブジェクトテーブルデータTOB
が未転送状態にあると、判断結果は「YES」となり、
CPU51は次のステップSJ2へ処理を進める。ステ
ップSJ2では、レジスタPOSX,POSYに格納さ
れるバットBAT像の上端座標値を読み出し、これをオ
ブジェクトテーブルデータTOB1としてVDP31側へ
DMA転送する。このオブジェクトテーブルデータTOB
1は、前述した通り、初期画面における「カーソル」の
表示位置を表わすものであって、クロマキー検出される
バットBAT像の上端座標位置に対応する。したがっ
て、このステップSJ2の動作に基づき、バットBAT
像の上端座標位置に応じた「カーソル」が初期画面内に
表示される。なお、このようにしてなされる「カーソ
ル」表示は、前述した平均化処理ルーチンおよび手ぶれ
制御処理ルーチンを介することによって、「カーソル」
のふらつきが抑制されており、この結果、例えば、初期
画面内に設定されるアイコンを「カーソル」でポインテ
ィングする等のクロマキー入力が極めて容易に行うこと
が可能になっている。
On the other hand, the object table data T OB 1
Is not transferred, the judgment result is "YES",
The CPU 51 advances the process to the next step SJ2. In step SJ2, the upper end coordinate value of the bat BAT image stored in the registers POSX and POSY is read out, and this is DMA-transferred to the VDP 31 side as object table data T OB 1. This object table data T OB
As described above, 1 represents the display position of the "cursor" on the initial screen and corresponds to the upper end coordinate position of the bat BAT image detected by the chroma key. Therefore, based on the operation of this step SJ2, the bat BAT
A "cursor" corresponding to the top coordinate position of the image is displayed in the initial screen. The "cursor" displayed in this manner is displayed by the "cursor" by the averaging processing routine and the camera shake control processing routine described above.
Is suppressed, and as a result, chroma key input such as pointing the icon set in the initial screen with the "cursor" can be performed very easily.

【0093】次いで、ステップSJ3に進むと、オブジ
ェクトテーブルデータTOB1のDMA転送完了を表わす
ため、レジスタACKF1に格納される転送フラグF1
の値を「0」にセットし、次のステップSJ4に進む。
ステップSJ4では、レジスタACKF2に格納される
転送フラグF2の値が「1」、つまり、前述したステッ
プSG8(図18参照)において転送セットされたオブ
ジェクトテーブルデータTOB2が未転送状態にあるか否
かを判断する。ここで、当該データTOB2が既にDMA
転送済みであると、転送フラグF2は「0」になってい
るから、判断結果は「NO」となり、このルーチンを完
了し、CPUメインルーチンへ復帰する。
Next, when proceeding to step SJ3, the transfer flag F1 stored in the register ACKF1 for indicating the completion of the DMA transfer of the object table data T OB 1.
Is set to "0" and the process proceeds to the next step SJ4.
In step SJ4, the value of the transfer flag F2 stored in the register ACKF2 is “1”, that is, whether the object table data T OB 2 transferred and set in step SG8 (see FIG. 18) described above is in the untransferred state. To judge. Here, the data T OB 2 is already DMA
If the transfer has been completed, the transfer flag F2 is "0", so the determination result is "NO", the routine is completed, and the process returns to the CPU main routine.

【0094】一方、オブジェクトテーブルデータTOB
が未転送状態にあると、判断結果は「YES」となり、
次のステップSJ5へ処理を進める。ステップSJ5で
は、DMAコントローラに転送セットされているオブジ
ェクト画像データDOB2をVDP31側へDMA転送
し、続く、ステップSJ6では当該データDOB2に対応
するオブジェクトテーブルデータTOB2をDMA転送す
る。次いで、ステップSJ7に進むと、CPU51はレ
ジスタACKF2に格納される転送フラグF2を「0」
としてこのルーチンを完了する。このように、転送割込
み処理ルーチンにあっては、レジスタACKF1にセッ
トされる転送フラグF1に応じて「カーソル」位置を表
わすオブジェクトテーブルデータTOB2をVDP31に
DMA転送し、レジスタACKF2にセットされる転送
フラグF2に応じてCG画像を形成するオブジェクト画
像データDOB2およびオブジェクトテーブルデータTOB
2をVDP31にDMA転送する。
On the other hand, the object table data T OB 2
Is not transferred, the judgment result is "YES",
The process proceeds to the next step SJ5. In step SJ5, the object image data D OB 2 that is transferred set to the DMA controller and DMA transfers to the VDP31 side, followed by the object table data T OB 2 corresponding to the data D OB 2 step SJ6 to DMA transfers. Next, when proceeding to step SJ7, the CPU 51 sets the transfer flag F2 stored in the register ACKF2 to "0".
To complete this routine. As described above, in the transfer interrupt processing routine, the object table data T OB 2 representing the “cursor” position is DMA-transferred to the VDP 31 according to the transfer flag F1 set in the register ACKF1 and set in the register ACKF2. Object image data D OB 2 and object table data T OB that form a CG image according to the transfer flag F2
2 is DMA-transferred to VDP31.

【0095】b.衝突割込み処理ルーチンの動作 CPU51では、ゲーム進行に応じたタイムカウント値
に基づいてゲーム画面を形成するオブジェクト画像デー
タDOB2およびオブジェクトテーブルデータT OB2を順
次DMA転送するよう制御しており、一方、VDP31
側ではこれらデータDOB2,TOB2に対応するオブジェ
クト画像とクロマキー検出されるバットBAT像とを合
成し、時々刻々変化するCG画像を生成する。この時、
位置検出処理部40では、前述した衝突座標検出処理ル
ーチン(図15参照)の動作に基づき、「バット像」と
「ボール像」との衝突の有無を随時検出する。そして、
位置検出処理部40が衝突を検出した場合、衝突フラグ
CFを「1」に設定することにより、CPU51は図2
3に示す衝突割込み処理ルーチンを実行し、ステップS
K1へ処理を進める。
B. Operation of collision interrupt processing routine In the CPU 51, the time count value according to the progress of the game
Object image data that forms the game screen based on
TA DOB2 and object table data T OBOrder 2
It is controlled so that the next DMA transfer is performed, while VDP31
On the side, these data DOB2, TOBObject corresponding to 2
Image and BAT BAT image with chroma key detection combined.
CG image that changes from moment to moment is generated. At this time,
In the position detection processing unit 40, the collision coordinate detection processing routine described above is executed.
Based on the movement of the arc (see Figure 15),
The presence or absence of a collision with the "ball image" is detected at any time. And
When the position detection processing unit 40 detects a collision, a collision flag
By setting CF to "1", the CPU 51
The collision interrupt processing routine shown in FIG.
The process proceeds to K1.

【0096】まず、ステップSK1では、レジスタtに
セットされるタイムカウント値が所定値T1〜T2の範囲
に収っているか否かを判断する。タイムカウント値は、
ゲーム開始直後からカウントされ、ゲーム進行を管理す
る値である。また、ここで言う所定値T1〜T2とは、
「バット像」と「ボール像」とがミートする際の有効期
間を指す。つまり、このステップSK1では、「バット
像」と「ボール像」とが衝突したタイミングがミートの
有効期間内にあるか否かを判断している。ここで、例え
ば、遊戯者がバットBATを早目に振ったり、振り遅れ
たりすると、衝突したタイミングがミートの有効期間を
外すことになるから、判断結果は「NO」となり、この
ルーチンを完了する。
First, in step SK1, it is determined whether or not the time count value set in the register t is within the range of predetermined values T 1 to T 2 . The time count value is
This value is counted immediately after the start of the game and manages the progress of the game. Further, the predetermined value T 1 to T 2 referred to here is
It refers to the effective period when the "bat image" and the "ball image" meet. That is, in this step SK1, it is determined whether or not the timing at which the “bat image” and the “ball image” collide is within the effective period of the meet. Here, for example, if the player swings the bat BAT early or delays the swing, the timing of the collision will fall outside the effective period of the meet, so the determination result is "NO", and this routine is completed. .

【0097】これに対し、衝突したタイミングがミート
の有効期間内にあると、判断結果は「YES」となり、
次のステップSK2へ処理を進める。ステップSK2で
は、クロマキー検出された「バットBAT像」の重心位
置、すなわち、位置検出処理部40のワークRAMにお
ける重心座標エリアE9から重心座標を取り込む。次い
で、ステップSK3に進むと、オブジェクト画像データ
OB2から形成される「ボール像」の重心位置と、クロ
マキー検出された「バットBAT像」の重心位置との対
応関係を判定する。ここで、両者の重心位置が一致した
場合には、ステップSK4に進み、後述する第1画像処
理ルーチンが実行される。また、「ボール像」の重心が
「バットBAT像」の重心より下方に位置する場合に
は、ステップSK5に進み、後述する第2画像処理ルー
チンが実行される。さらに、「ボール像」の重心が「バ
ットBAT像」の重心より上方に位置する場合には、ス
テップSK6に進み、後述する第3画像処理ルーチンが
実行される。
On the other hand, if the timing of the collision is within the effective period of the meet, the determination result is "YES",
The process proceeds to the next step SK2. In step SK2, the barycentric position of the “bat BAT image” detected by the chroma key, that is, the barycentric coordinate from the barycentric coordinate area E9 in the work RAM of the position detection processing unit 40 is fetched. Then, it is determined In step SK3, the center of gravity of the "ball image" formed from the object image data D OB 2, the correspondence relationship between the position of the center of gravity of the chroma key detected "Bat BAT picture". Here, if the barycentric positions of both agree with each other, the process proceeds to step SK4, and a first image processing routine described later is executed. If the center of gravity of the “ball image” is located below the center of gravity of the “bat BAT image”, the process proceeds to step SK5 and the second image processing routine described later is executed. Further, when the center of gravity of the “ball image” is located above the center of gravity of the “bat BAT image”, the process proceeds to step SK6, and the third image processing routine described later is executed.

【0098】c.画像処理ルーチンの動作 次に、上記第1〜第3画像処理ルーチンの動作について
図25〜図27を参照して説明する。図25は、これら
第1〜第3画像処理ルーチンの処理内容を共通化したフ
ロチャートである。まず、ステップSL1では、レジス
タtに格納されるタイムカウント値に基づいてオブジェ
クト画像データDOB2(「ボール像」)の表示位置を演
算し、続いて、ステップSL2では、当該タイムカウン
ト値に応じたオブジェクト画像データDOB2を指定す
る。
C. Operation of Image Processing Routine Next, the operation of the first to third image processing routines will be described with reference to FIGS. FIG. 25 is a flowchart in which the processing contents of these first to third image processing routines are made common. First, in step SL1, the display position of the object image data D OB 2 (“ball image”) is calculated based on the time count value stored in the register t, and then in step SL2, the display position is determined according to the time count value. Designated object image data D OB 2.

【0099】したがって、第1画像処理ルーチンにあっ
ては、「ボール像」の重心と「バットBAT像」の重心
とが一致するから、実際のバッティングと同様に、例え
ば、”ホームラン”となるように「ボール像」をCG画
像中で表示する。また、第2画像処理ルーチンでは、図
26に図示するように、「ボール像」の重心が「バット
BAT像」の重心より下方に位置するバッティングとな
るので、例えば、”ゴロ”となるように「ボール像」を
CG画像中で表示する。さらに、第3画像処理ルーチン
では、図27に図示するように、「ボール像」の重心が
「バットBAT像」の重心より上方に位置するバッティ
ングとなるので、例えば、”フライ”となるように「ボ
ール像」をCG画像中で表示する。
Therefore, in the first image processing routine, the center of gravity of the "ball image" and the center of gravity of the "bat BAT image" match, so that, for example, a "home run" will occur as in the actual batting. A "ball image" is displayed in the CG image. Further, in the second image processing routine, as shown in FIG. 26, the center of gravity of the “ball image” is batting located below the center of gravity of the “bat BAT image”, so that, for example, “goro” is set. The "ball image" is displayed in the CG image. Further, in the third image processing routine, as shown in FIG. 27, since the center of gravity of the “ball image” is batting located above the center of gravity of the “bat BAT image”, for example, “fly” is set. The "ball image" is displayed in the CG image.

【0100】このようにして、「ボール像」の重心位置
と「バットBAT像」の重心位置との対応関係に応じた
CG画像を生成すると、CPU51はステップSL3に
処理を進める。ステップSL3では、レジスタtに格納
されるタイムカウント値がゲーム終了値ENDに達した
か否かを判断する。ここで、タイムカウント値が当該ゲ
ーム終了値ENDに達した場合には、判断結果が「YE
S」となり、ステップSL4に進み、タイムカウント値
をゼロリセットしてこのルーチンを完了する。一方、タ
イムカウント値がゲーム終了値ENDに満たない場合に
は、上記ステップSL3の判断結果が「NO」となり、
ステップSL5に進む。ステップSL5では、ストップ
イベントが発生したか否かを判断する。ここで、ストッ
プイベントが発生していない場合には、判断結果が「N
O」となり、上述したステップSL1〜SL3を繰り返
す。これに対して、ストップイベントが発生すると、判
断結果が「YES」となって、ステップSL6に進み、
レジスタSTFに格納されるスタートフラグを「0」に
セットし、ゲーム終了の旨を表わしてこのルーチンを完
了する。
In this way, when the CG image is generated according to the correspondence relationship between the barycentric position of the "ball image" and the barycentric position of the "bat BAT image", the CPU 51 advances the process to step SL3. In step SL3, it is determined whether or not the time count value stored in the register t has reached the game end value END. Here, when the time count value reaches the game end value END, the determination result is “YE
S ”, the process proceeds to step SL4, the time count value is reset to zero, and this routine is completed. On the other hand, when the time count value is less than the game end value END, the determination result of step SL3 is “NO”,
It proceeds to step SL5. In step SL5, it is determined whether or not a stop event has occurred. Here, when the stop event has not occurred, the determination result is "N
"O" and the above steps SL1 to SL3 are repeated. On the other hand, when a stop event occurs, the determination result is “YES”, and the process proceeds to step SL6,
The start flag stored in the register STF is set to "0" to indicate the end of the game, and this routine is completed.

【0101】d.タイマインタラプト処理ルーチン 次に、ゲーム進行を管理するタイムカウント値を発生す
るタイマインタラプト処理ルーチンの動作について図2
4を参照して説明する。CPU51は、システムクロッ
ク回路24から供給されるシステムクロックに基づき、
所定周期毎に本ルーチンを起動し、ステップSM1を実
行し、レジスタtに格納されるタイムカウント値を1イ
ンクリメントして歩進させている。
D. Timer Interrupt Processing Routine Next, the operation of the timer interrupt processing routine for generating a time count value for managing the progress of the game will be described with reference to FIG.
This will be described with reference to FIG. The CPU 51, based on the system clock supplied from the system clock circuit 24,
This routine is started every predetermined period, step SM1 is executed, and the time count value stored in the register t is incremented by 1 to advance.

【0102】e.監視タイマカウント処理ルーチンの動
作 ここでは、図28を参照して監視タイマカウント処理ル
ーチンの動作について説明する。この監視タイマカウン
ト処理は、後述する音源処理に関与するものである。C
PU51は、第1および第2音源回路55b,56(図
3参照)の動作を規制する監視タイマWTを備えてい
る。CPU51は、一定周期毎に本ルーチンを起動し、
図28に示すステップSN1に処理を進める。ステップ
SN1では、監視タイマ値をインクリメントし、続い
て、ステップSN2では、そのタイマ値がオーバーフロ
ーしたか否かを判断する。ここで、オーバーフローが発
生していない場合には、判断結果が「NO」となり、一
旦、このルーチンを完了する。一方、オーバーフローが
発生した時には、判断結果が「YES」となり、ステッ
プSN3に進み、レジスタOVFに格納されるオーバー
フローフラグを「1」にセットしてこのルーチンを完了
する。
E. Operation of Monitor Timer Count Processing Routine Here, the operation of the monitor timer count processing routine will be described with reference to FIG. This monitoring timer count processing is involved in sound source processing described later. C
The PU 51 includes a monitoring timer WT that regulates the operations of the first and second sound source circuits 55b and 56 (see FIG. 3). The CPU 51 starts this routine at regular intervals,
The process proceeds to step SN1 shown in FIG. In step SN1, the monitoring timer value is incremented, and subsequently in step SN2, it is determined whether or not the timer value overflows. If no overflow has occurred, the determination result is "NO", and this routine is once completed. On the other hand, when an overflow occurs, the determination result is "YES", the process proceeds to step SN3, the overflow flag stored in the register OVF is set to "1", and this routine is completed.

【0103】f.オーバーフロー割込み処理ルーチンの
動作 次に、図29を参照してオーバーフロー割込み処理ルー
チンの動作について説明する。このオーバーフロー割込
み処理では、上記監視タイマカウント処理において、レ
ジスタOVFに格納されるオーバーフローフラグが
「1」となった場合に起動されてステップSO1を実行
し、CPU51の動作をホルト状態としてこのルーチン
を完了する。
F. Operation of Overflow Interrupt Processing Routine Next, the operation of the overflow interrupt processing routine will be described with reference to FIG. In this overflow interrupt processing, when the overflow flag stored in the register OVF becomes "1" in the monitoring timer count processing, step SO1 is executed, the operation of the CPU 51 is set to the halt state, and this routine is completed. To do.

【0104】g.音源要求割込みルーチンの動作 ここでは、図30を参照して音源要求割込み処理ルーチ
ンの動作について説明する。CPU51は、第1および
第2音源回路55b,56からデータ要求信号が供給さ
れる毎にこのルーチンを実行してステップSP1へ処理
を進める。ステップSP1では、上述した監視タイマW
Tをリセットし、続いて、ステップSP2に進むと、第
1および第2音源回路55b,56へ楽音制御データを
転送する。この楽音制御データとは、ゲーム進行に対応
して発生すべき楽音の音高、音色および音量等を指定す
る情報である。なお、発生すべき楽音が存在しない時に
は、「データ無し」を表わす楽音制御データを第1およ
び第2音源回路55b,56に供給するようにしてい
る。
G. Operation of Sound Source Request Interrupt Routine Here, the operation of the sound source request interrupt processing routine will be described with reference to FIG. The CPU 51 executes this routine each time a data request signal is supplied from the first and second tone generator circuits 55b and 56, and advances the processing to step SP1. In step SP1, the above-mentioned monitoring timer W
When T is reset and then the process proceeds to step SP2, the musical tone control data is transferred to the first and second tone generator circuits 55b and 56. This tone control data is information that specifies the pitch, tone color, volume, etc. of a tone that should be generated corresponding to the progress of the game. When there is no musical tone to be generated, musical tone control data representing "no data" is supplied to the first and second tone generator circuits 55b and 56.

【0105】音源処理ルーチンの動作 次に、CPU51の制御の下にゲーム効果音を楽音合成
する第1および第2音源回路55b,56においてなさ
れる音源処理ルーチンの動作について図31を参照して
説明する。なお、ゲームカートリッジ55に内蔵される
第1音源回路55bは、CPU51側から供給されるイ
ベントデータに基づき、ゲーム動作に対応したゲーム効
果音を合成し、これを楽音信号として出力する。一方、
第2音源回路56も同様に、CPU51側から供給され
るイベントデータに基づき、ゲーム進行に対応した楽
曲、例えば、オープニングやエンディング等の楽曲を楽
音合成して出力する。
Operation of Sound Source Processing Routine Next, the operation of the sound source processing routine performed in the first and second sound source circuits 55b and 56 for synthesizing game sound effects under the control of the CPU 51 will be described with reference to FIG. To do. The first sound source circuit 55b built in the game cartridge 55 synthesizes a game effect sound corresponding to the game operation based on the event data supplied from the CPU 51 side, and outputs this as a tone signal. on the other hand,
Similarly, the second tone generator circuit 56 synthesizes and outputs a musical composition corresponding to the progress of the game, for example, a musical composition such as an opening or ending based on the event data supplied from the CPU 51 side.

【0106】これら第1および第2音源回路55b,5
6は、装置本体2の電源が投入されると、ステップSQ
1に進み、各種レジスタをリセットしたり、初期値を設
定する等のイニシャライズを行う。次いで、ステップS
Q2に進むと、レジスタREQに「1」をセットする。
これにより、回路55b,56は、CPU51へデータ
要求信号を送出する。なお、このデータ要求信号を受け
たCPU51は、上述した音源要求割込みルーチンを実
行して監視タイマWTをリセットすると共に、第1およ
び第2音源回路55b,56へ楽音制御データを転送す
る。
These first and second tone generator circuits 55b, 5
When the power of the device body 2 is turned on, the step 6 is step SQ.
The process proceeds to 1 to initialize various registers, reset various registers, and set initial values. Then, step S
When proceeding to Q2, "1" is set in the register REQ.
As a result, the circuits 55b and 56 send a data request signal to the CPU 51. The CPU 51, which has received the data request signal, executes the above-described tone generator request interrupt routine to reset the monitoring timer WT and transfers the tone control data to the first and second tone generator circuits 55b and 56.

【0107】こうしてCPU51側から楽音制御データ
を受けると、ステップSQ3の判断結果が「YES」と
なり、次のステップSQ4へ処理を進める。ステップS
Q4では、転送されるデータが安定するまで待機し、デ
ータ安定となった時点、つまり、楽音制御データの受信
が完了すると、ここでの判断結果が「YES」となり、
ステップSQ5に処理を進める。そして、ステップSQ
5では、レジスタREQに「0」をセットし、データ要
求信号の送出を停止する。次いで、ステップSQ6に進
むと、受領した楽音制御データの内容を解釈し、ゲーム
進行に対応して発生すべき楽音の音高、音色および音量
等を指定するイベントデータに変換する。そして、ステ
ップSQ7では、このイベントデータに応じた楽音信号
を作成し、この後、再び上記ステップSQ2以降を繰り
返す。
When the musical tone control data is received from the CPU 51 side in this way, the result of the determination in step SQ3 is "YES", and the process proceeds to the next step SQ4. Step S
In Q4, the process waits until the data to be transferred becomes stable, and when the data becomes stable, that is, when the reception of the musical tone control data is completed, the determination result here becomes "YES",
The process proceeds to step SQ5. And step SQ
At 5, the register REQ is set to "0" and the transmission of the data request signal is stopped. Next, in step SQ6, the content of the received musical tone control data is interpreted and converted into event data that specifies the pitch, tone color, volume, etc. of the musical tone to be generated in accordance with the progress of the game. Then, in step SQ7, a tone signal corresponding to this event data is created, and thereafter, step SQ2 and subsequent steps are repeated again.

【0108】しかして、このルーチンの動作によれば、
第1および第2音源回路55b,56は、随時、CPU
51側に対してデータ要求信号を送出し、一方、CPU
51側ではこのデータ要求信号に対応して楽音制御デー
タを回路55b,56へ返送する。そして、楽音制御デ
ータを受けた回路55b,56は、当該データに応じた
楽音を合成する。したがって、例えば、単に、アプリケ
ーションプログラムを違法コピーしたROM55aだけ
を内蔵するゲームカートリッジ55に基づいてゲーム動
作させると、当該カートリッジ55aに内蔵されるべき
第1音源回路55bが存在しないから、この回路55b
からCPU51へデータ要求信号が送出されないことに
なる。
Therefore, according to the operation of this routine,
The first and second sound source circuits 55b and 56 are CPUs at any time.
A data request signal is sent to the 51 side, while the CPU
On the 51 side, musical tone control data is returned to the circuits 55b and 56 in response to the data request signal. Then, the circuits 55b and 56 which have received the tone control data synthesize the tone corresponding to the data. Therefore, for example, when the game operation is performed based on the game cartridge 55 that only includes the ROM 55a in which the application program is illegally copied, the first tone generator circuit 55b that should be incorporated in the cartridge 55a does not exist.
No data request signal is sent from the CPU 51 to the CPU 51.

【0109】そうすると、CPU51は前述した音源要
求割込み処理ルーチンを実行せず、この結果、監視タイ
マWTをリセットしない上、音源回路55b,56へ楽
音制御データを送出しないことになる。そして、監視タ
イマWTがリセットされずにオーバーフロー状態になる
と、前述したオーバーフロー割込み処理ルーチン(図2
9参照)に基づき、自身(CPU51)を停止させる。
結局、ゲームカートリッジ55に第1音源回路55bを
設けていなければ、ゲーム効果音が発生しないばかり
か、ゲーム動作そのものが停止するようになっており、
これ故、ゲームカートリッジに対してハードウェア的に
コピーガードを施すことが可能になっている訳である。
Then, the CPU 51 does not execute the tone generator request interrupt processing routine described above, and as a result, the monitoring timer WT is not reset and the tone control data is not sent to the tone generator circuits 55b and 56. When the monitoring timer WT is not reset and enters an overflow state, the above-described overflow interrupt processing routine (see FIG.
9), the self (CPU 51) is stopped.
After all, unless the first sound source circuit 55b is provided in the game cartridge 55, not only the game sound effect is not generated, but the game operation itself is stopped.
Therefore, the game cartridge can be hardware-protected.

【0110】以上のように、この実施例では、平均化処
理ルーチンおよび手ぶれ制御処理ルーチンの動作に基づ
き、バットBAT像の上端座標に対応して移動表示され
る「カーソル」位置のふらつきを抑制するから、極めて
操作性の良いクロマキー入力処理が実現する。これによ
り、例えば、初期画面内に設定されるアイコンを「カー
ソル」でポインティングしてゲームの動作モードを設定
したり、ゲーム終了を合図することが容易に行える。ま
た、上記実施例では、ゲームカートリッジ55の内部に
第1音源回路55bを設け、当該第1音源回路55bか
らデータ要求信号が送出されない場合には、ゲーム効果
音を発生させないばかりか、ゲーム動作そのものを停止
するので、従来のように、ソフトウェア的にコピーガー
ドを施したものに比べ、より防御機能を高めることが可
能になる。
As described above, in this embodiment, based on the operations of the averaging processing routine and the camera shake control processing routine, the fluctuation of the "cursor" position that is moved and displayed in correspondence with the upper end coordinates of the bat BAT image is suppressed. Therefore, chroma key input processing with extremely good operability is realized. Thereby, for example, it is possible to easily set the operation mode of the game by pointing the icon set in the initial screen with the “cursor” and signal the end of the game. Further, in the above embodiment, the first sound source circuit 55b is provided inside the game cartridge 55, and when the data request signal is not sent from the first sound source circuit 55b, not only the game sound effect is generated but also the game operation itself. Since it is stopped, it becomes possible to further enhance the protection function as compared with the conventional one in which copy guard is applied by software.

【0111】なお、上述した実施例にあっては、「バッ
テイング」動作をシミュレートする画像制御装置につい
て開示したが、本発明による要旨は当該装置に限定され
るものではなく、例えば、「テニス」や「ゴルフ」等、
遊戯者の運動行動を取り入れた各種ゲーム、あるいはロ
ールプレイングゲームに適用することが可能である。ま
た、本実施例では、クロマキー検出した「バットBAT
像」に対して「カーソル」をアサインしているが、これ
に替えて、例えば、周知のパターン認識に基づき撮像画
像中から「バットBAT像」を抽出したり、あるいは、
バットBATが所定波長の赤外線を輻射するようその内
部に熱源を設けておき、赤外線画像を撮像することによ
って「バットBAT像」を抽出し、これに「カーソル」
をアサインすることも可能である。
Although the image control device for simulating the "batting" operation has been disclosed in the above-described embodiment, the gist of the present invention is not limited to the device, and for example, "tennis". Or "golf", etc.
The present invention can be applied to various games incorporating a player's athletic behavior or role-playing games. Further, in the present embodiment, the "bat BAT" detected by the chroma key is detected.
The "cursor" is assigned to the "image", but instead of this, for example, the "bat BAT image" is extracted from the captured image based on known pattern recognition, or
A heat source is provided inside the bat BAT so that the bat radiates infrared rays of a predetermined wavelength, and a “bat BAT image” is extracted by capturing an infrared image, and a “cursor” is displayed on this.
It is also possible to assign

【0112】[0112]

【発明の効果】本発明によれば、撮像された画像から抽
出したクロマキー像の表示画面上の座標位置を複数フレ
ーム分検出して平均化し、今回平均化した第1の座標値
が、前回平均化された第2の座標値を中心値とする所定
範囲内に収っている場合には当該第2の座標値を表示位
置とし、一方、所定範囲を超えた場合には前記第1の座
標値を表示位置とする。そして、前記表示画面の背景と
なるバックグラウンド画像上に、所定形状を表わすオブ
ジェクト画像を前記表示位置に応じて移動表示させるの
で、クロマキー像のぶれや変形が補正され、これによ
り、例えば、表示画面内に設定されるアイコン(バック
グラウンド画像)を、クロマキー像に対応させた「カー
ソル」でポインティングしてゲームの動作モードを設定
したり、ゲーム終了を合図することが容易になり、操作
性の良い画像表示制御処理を実現することができる
According to the present invention, it is possible to extract from a captured image.
Set the coordinate position on the display screen of the chroma key image
First coordinate value averaged this time
Is a predetermined value with the second coordinate value averaged last time as the center value
If it is within the range, the second coordinate value is displayed.
The first seat when it exceeds the predetermined range.
The standard value is the display position. And with the background of the display screen
On the background image
The eject image is moved and displayed according to the display position.
, The blur and deformation of the chroma key image are corrected, and
For example, the icon (back
The ground image) corresponds to the chroma key image
Set the operation mode of the game by pointing with "Sol"
It is easy to do and signal the end of the game
It is possible to realize an image display control process having good properties .

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例による画像制御装置の全体構成
を示す外観図である。
FIG. 1 is an external view showing an overall configuration of an image control apparatus according to an embodiment of the present invention.

【図2】同実施例の概要を説明するための図である。FIG. 2 is a diagram for explaining the outline of the embodiment.

【図3】同実施例の電気的構成を示すブロック図であ
る。
FIG. 3 is a block diagram showing an electrical configuration of the embodiment.

【図4】同実施例における撮像信号処理部11の構成を
示すブロック図である。
FIG. 4 is a block diagram showing a configuration of an image pickup signal processing unit 11 in the embodiment.

【図5】同実施例におけるビデオ信号処理部20の構成
を示すブロック図である。
FIG. 5 is a block diagram showing a configuration of a video signal processing unit 20 in the embodiment.

【図6】ビデオ信号処理部20におけるクロマキー信号
発生回路20fを説明するための図である。
6 is a diagram for explaining a chroma key signal generation circuit 20f in the video signal processing unit 20. FIG.

【図7】ビデオ信号処理部20における色差変換回路2
0gを説明するための図である。
FIG. 7 is a color difference conversion circuit 2 in the video signal processing unit 20.
It is a figure for demonstrating 0g.

【図8】同実施例におけるVDP31の構成を示すブロ
ック図である。
FIG. 8 is a block diagram showing a configuration of a VDP 31 in the embodiment.

【図9】VDP31における色差データ処理回路31e
の構成を示すブロック図である。
FIG. 9 is a color difference data processing circuit 31e in the VDP 31.
3 is a block diagram showing the configuration of FIG.

【図10】色差データ処理回路31eにおけるB−Yテ
ーブル31e−1およびR−Yテーブル31e−2の内
容を説明するための図である。
FIG. 10 is a diagram for explaining the contents of a BY table 31e-1 and an RY table 31e-2 in the color difference data processing circuit 31e.

【図11】同実施例における位置検出処理部40のワー
クRAMの内容を説明するためのメモリマップである。
FIG. 11 is a memory map for explaining the contents of the work RAM of the position detection processing unit 40 in the embodiment.

【図12】位置検出処理部40におけるメインルーチン
の動作を示すフローチャートである。
FIG. 12 is a flowchart showing an operation of a main routine in the position detection processing section 40.

【図13】位置検出処理部40における初期画面マップ
作成ルーチンの動作を示すフローチャートである。
13 is a flowchart showing the operation of an initial screen map creation routine in the position detection processing unit 40. FIG.

【図14】位置検出処理部40における処理画面マップ
作成ルーチンの動作を示すフローチャートである。
FIG. 14 is a flowchart showing an operation of a processing screen map creation routine in the position detection processing unit 40.

【図15】位置検出処理部40における衝突座標検出処
理ルーチンの動作を示すフローチャートである。
FIG. 15 is a flowchart showing an operation of a collision coordinate detection processing routine in the position detection processing section 40.

【図16】位置検出処理部40における座標検出処理ル
ーチンの動作を示すフローチャートである。
16 is a flowchart showing the operation of a coordinate detection processing routine in the position detection processing section 40. FIG.

【図17】位置検出処理部40における重心計算処理ル
ーチンの動作を示すフローチャートである。
FIG. 17 is a flowchart showing an operation of a centroid calculation processing routine in the position detection processing section 40.

【図18】同実施例におけるCPUメインルーチンの動
作を示すフローチャートである。
FIG. 18 is a flowchart showing an operation of a CPU main routine in the embodiment.

【図19】同実施例におけるCPUメインルーチンの動
作を示すフローチャートである。
FIG. 19 is a flowchart showing an operation of a CPU main routine in the embodiment.

【図20】CPU51における平均化処理ルーチンの動
作を示すフローチャートである。
FIG. 20 is a flowchart showing the operation of an averaging processing routine in the CPU 51.

【図21】CPU51における手ぶれ制御処理ルーチン
の動作を示すフローチャートである。
FIG. 21 is a flowchart showing the operation of a camera shake control processing routine in the CPU 51.

【図22】CPU51における転送割込み処理ルーチン
の動作を示すフローチャートである。
FIG. 22 is a flowchart showing the operation of a transfer interrupt processing routine in the CPU 51.

【図23】CPU51における衝突割込み処理ルーチン
の動作を示すフローチャートである。
FIG. 23 is a flowchart showing the operation of a collision interrupt processing routine in the CPU 51.

【図24】CPU51におけるタイマインタラプトルー
チンの動作を示すフローチャートである。
FIG. 24 is a flowchart showing the operation of the timer interrupt routine in the CPU 51.

【図25】CPU51における第n画像処理ルーチンの
動作を示すフローチャートである。
FIG. 25 is a flowchart showing the operation of the n-th image processing routine in the CPU 51.

【図26】CPU51における第n画像処理ルーチンの
動作を説明するための図である。
FIG. 26 is a diagram for explaining the operation of the n-th image processing routine in the CPU 51.

【図27】CPU51における第n画像処理ルーチンの
動作を説明するための図である。
FIG. 27 is a diagram for explaining the operation of the n-th image processing routine in CPU 51.

【図28】CPU51における監視タイマカウント処理
ルーチンの動作を示すフローチャートである。
FIG. 28 is a flowchart showing the operation of a monitoring timer count processing routine in the CPU 51.

【図29】CPU51におけるオーバーフロー割込み処
理ルーチンの動作を示すフローチャートである。
FIG. 29 is a flowchart showing the operation of an overflow interrupt processing routine in the CPU 51.

【図30】CPU51における音源要求割込み処理ルー
チンの動作を示すフローチャートである。
FIG. 30 is a flowchart showing an operation of a sound source request interrupt processing routine in the CPU 51.

【図31】第1および第2の音源回路55b,56にお
ける音源処理ルーチンの動作を示すフローチャートであ
る。
FIG. 31 is a flowchart showing an operation of a sound source processing routine in first and second sound source circuits 55b and 56.

【符号の説明】[Explanation of symbols]

1 撮像部 2 装置本体 3 ディスプレイ(表示画面) 20 ビデオ信号処理部(画像抽出手段) 30 画像処理部(画像処理手段) 40 位置検出処理部(位置検出手段) 50 制御部(制御手段) 51 CPU(位置制御手段、データ監視手段) 55b 第1音源回路(楽音発生手段) 56 第2音源回路(楽音発生手段) 1 Imaging unit 2 device body 3 display (display screen) 20 Video signal processing unit (image extracting means) 30 image processing unit (image processing means) 40 Position detection processing unit (position detection means) 50 control unit (control means) 51 CPU (position control means, data monitoring means) 55b First sound source circuit (musical tone generating means) 56 Second sound source circuit (musical tone generating means)

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) A63F 13/00 - 13/12 H04N 5/262 H04N 9/75 G06F 3/03 G06F 3/033 G09G 5/38 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) A63F 13/00-13/12 H04N 5/262 H04N 9/75 G06F 3/03 G06F 3/033 G09G 5 / 38

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 撮像された画像から特定色のクロマキー
像を抽出する画像抽出手段と、 前記画像抽出手段によって抽出されたクロマキー像の表
示画面上の座標位置を検出する位置検出手段と、 この位置検出手段が検出する複数フレーム分の座標位置
を平均化し、今回平均化した第1の座標値が、前回平均
化された第2の座標値を中心値とする所定範囲内に収っ
ている場合には当該第2の座標値を表示位置とし、一
方、所定範囲を超えた場合には前記第1の座標値を表示
位置とする位置制御手段と、 前記表示画面に対応する画像を発生する手段であって、
画面背景となるバックグラウンド画像上に、所定形状を
表わすオブジェクト画像を前記表示位置に応じて移動表
示させる画像処理手段と を具備することを特徴とする画
像表示制御装置。
1.Chroma key of specific color from captured image
Image extraction means for extracting an image, Table of chroma key images extracted by the image extracting means
Position detecting means for detecting the coordinate position on the display screen, Coordinate positions for multiple frames detected by this position detection means
Is averaged, and the first coordinate value averaged this time is the previous average
Within the specified range with the centered second coordinate value
If the second coordinate value is set as the display position,
On the other hand, if it exceeds the predetermined range, the first coordinate value is displayed.
Position control means for setting the position, Means for generating an image corresponding to the display screen,
Draw a predetermined shape on the background image that becomes the screen background.
A table for moving the object image to be displayed according to the display position.
Image processing means to show An image characterized by comprising
Image display control device.
【請求項2】 撮像された画像信号を色差信号に変換
し、当該色差信号の内から予め定められた特定色に対応
するクロマキー信号を生成する特定色判別手段と、 前記クロマキー信号に応じて撮像画像からクロマキー像
を抽出し、表示画面における当該クロマキー像の上端、
下端、左端および右端の座標位置を検出する位置検出手
段と、 少なくとも、前記クロマキー像の上端、下端、左端およ
び右端のいずれか一点の座標位置を複数フレーム分取り
込んで平均座標位置を算出すると共に、今回算出された
第1の平均値が前回算出された第2の平均値を中心値と
する所定範囲内に収っている際には当該第2の平均値を
表示位置とし、一方、所定範囲を超えた場合には前記第
1の平均値を表示位置とする位置制御手段と、 前記表示画面に対応する画像信号を発生する手段であっ
て、画面背景となるバックグラウンド画像と、当該バッ
クグラウンド画像上へ前記表示位置に応じて移動表示さ
せるオブジェクト画像とを画像合成する画像処理手段と
を具備することを特徴とする画像表示制御装置。
2.Converts captured image signal to color difference signal
However, it corresponds to a predetermined specific color from the color difference signal.
A specific color determining means for generating a chroma key signal, Chroma key image from the captured image according to the chroma key signal
The top of the chromakey image on the display screen,
A position detector that detects the coordinate positions of the bottom edge, left edge, and right edge.
Dan, At least the top edge, bottom edge, left edge and
And the coordinate position of any one point on the right end
It is calculated this time as well as calculating the average coordinate position
The first average value is the second average value calculated last time as the central value.
When it is within the predetermined range, the second average value
If the display position is exceeded, on the other hand, if it exceeds the predetermined range,
Position control means for setting the average value of 1 as the display position, It is a means for generating an image signal corresponding to the display screen.
The background image that becomes the screen background and the background image.
Moved to the background image according to the display position
Image processing means for image-synthesizing the object image
An image display control device comprising:
【請求項3】 前記位置検出手段は、前記撮像画像を
数ドットから形成されるブロックに区分けすると共に、
区分けされたブロック毎に前記クロマキー信号の有無を
判別し、1ブロック当り所定数ドットに対応するクロマ
キー信号が検出された場合に当該ブロックを前記クロマ
キー像の一部と見做すことを特徴とする請求項2記載の
画像表示制御装置。
3. The position detecting means divides the captured image into blocks formed of a plurality of dots, and
The presence or absence of the chroma key signal is discriminated for each of the divided blocks, and a chroma corresponding to a predetermined number of dots per block is determined.
Wherein the block if the key signal is detected chroma
The image display control device according to claim 2, wherein the image display control device is regarded as a part of a key image .
【請求項4】 撮像された画像から特定色のクロマキー
像を抽出する画像抽出ステップと、 前記画像抽出ステップで得られた前記クロマキー像の表
示画面上の座標位置を検出する位置検出ステップと、 この位置検出ステップが検出した複数フレーム分の座標
位置を平均化し、今回平均化した第1の座標値が、前回
平均化された第2の座標値を中心値とする所定範囲内に
収っている場合には当該第2の座標値を表示位置とし、
一方、所定範囲を超えた場合には前記第1の座標値を表
示位置とする位置制御ステップと、 前記表示画面に対応する画像を発生するステップであっ
て、画面背景となるバックグラウンド画像上に、所定形
状を表わすオブジェクト画像を前記表示位置に応じて移
動表示させる画像処理ステップとを具備することを特徴
とする 画像表示制御方法。
4.Chroma key of specific color from captured image
An image extraction step for extracting an image, Table of the chromakey image obtained in the image extraction step
A position detection step of detecting the coordinate position on the display screen, Coordinates for multiple frames detected by this position detection step
Positions are averaged and the first coordinate value averaged this time is the last time
Within a predetermined range with the averaged second coordinate value as the center value
When it is within the range, the second coordinate value is used as the display position,
On the other hand, if it exceeds the predetermined range, the first coordinate value is displayed.
A position control step for setting the indicated position, The step of generating an image corresponding to the display screen.
On the background image that becomes the screen background.
The object image showing the shape is moved according to the display position.
And an image processing step for displaying a moving image.
To Image display control method.
【請求項5】 撮像された画像信号を色差信号に変換
し、当該色差信号の内から予め定められた特定色に対応
するクロマキー信号を生成する特定色判別ステップと、 前記クロマキー信号に応じて撮像画像からクロマキー像
を抽出し、表示画面における当該クロマキー像の上端、
下端、左端および右端の座標位置を検出する位置検出ス
テップと、 少なくとも、前記クロマキー像の上端、下端、左端およ
び右端のいずれか一点の座標位置を複数フレーム分取り
込んで平均座標位置を算出すると共に、今回算出された
第1の平均値が前回算出された第2の平均値を中心値と
する所定範囲内に収っている場合には当該第2の平均値
を表示位置とし、一方、所定範囲を超えた場合には前記
第1の平均値を表示位置とする位置制御ステップと、 前記表示画面に対応する画像信号を発生するステップで
あって、画面背景となるバックグラウンド画像と、当該
バックグラウンド画像上へ前記表示位置に応じ て移動表
示させるオブジェクト画像とを画像合成する画像処理ス
テップと を具備することを特徴とする 画像表示制御方
法。
5.Converts captured image signal to color difference signal
However, it corresponds to a predetermined specific color from the color difference signal.
A specific color determining step for generating a chroma key signal to Chroma key image from the captured image according to the chroma key signal
The top of the chromakey image on the display screen,
A position detection switch that detects the coordinate positions of the bottom edge, left edge, and right edge.
Tep, At least the top edge, bottom edge, left edge and
And the coordinate position of any one point on the right end
It is calculated this time as well as calculating the average coordinate position
The first average value is the second average value calculated last time as the central value.
If it falls within the predetermined range, the second average value
Is the display position.
A position control step in which the display value is the first average value, In the step of generating an image signal corresponding to the display screen
There is a background image that becomes the screen background and
Depending on the display position on the background image Move table
Image processing that synthesizes the image with the object image to be displayed.
With step It is characterized by comprising Image display control method
Law.
【請求項6】 前記位置検出ステップは、前記撮像画像
を複数ドットから形成されるブロックに区分けすると共
に、区分けされたブロック毎に前記クロマキー信号の有
無を判別し、1ブロック当り所定数ドットに対応するク
ロマキー信号が検出された場合に当該ブロックを前記ク
ロマキー像の一部と見做すことを特徴とする請求項5記
載の画像表示制御方法。
6. The position detecting step includes the captured image.
Is divided into blocks formed by multiple dots.
, The presence of the chroma key signal for each divided block.
If there is nothing, a block corresponding to a certain number of dots per block
If a Romakey signal is detected, the block is
6. It is regarded as a part of the Romakey statue, and it is characterized in that
Image display control method.
JP07535794A 1994-03-22 1994-03-22 Image display control apparatus and image display control method Expired - Lifetime JP3407394B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07535794A JP3407394B2 (en) 1994-03-22 1994-03-22 Image display control apparatus and image display control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07535794A JP3407394B2 (en) 1994-03-22 1994-03-22 Image display control apparatus and image display control method

Publications (2)

Publication Number Publication Date
JPH07255948A JPH07255948A (en) 1995-10-09
JP3407394B2 true JP3407394B2 (en) 2003-05-19

Family

ID=13573905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07535794A Expired - Lifetime JP3407394B2 (en) 1994-03-22 1994-03-22 Image display control apparatus and image display control method

Country Status (1)

Country Link
JP (1) JP3407394B2 (en)

Also Published As

Publication number Publication date
JPH07255948A (en) 1995-10-09

Similar Documents

Publication Publication Date Title
JP3766981B2 (en) Image control apparatus and image control method
US6149520A (en) Video game method and apparatus for effecting character movement and ball control determination
US6835136B2 (en) Game system, computer readable storage medium storing game program and image displaying method
JP3529138B2 (en) Image processing apparatus, image processing method, game apparatus using the same, and storage medium
JP3145064B2 (en) Video game machine and medium recording video game program
JP5026692B2 (en) Image processing apparatus, image processing method, and program
JP2007159725A (en) Game program and game apparatus
JP3463379B2 (en) Image control apparatus and image control method
JP3451343B2 (en) Signal generation apparatus and signal generation method
JPH0850661A (en) Image controller
JP3407394B2 (en) Image display control apparatus and image display control method
JPH07271982A (en) Image controller
JP2005319188A (en) Program, information storage medium and image generation system
JP3371535B2 (en) Image control apparatus and image control method
JP3622234B2 (en) Image control apparatus and image control method
JP3348152B2 (en) Game system
JPH07282265A (en) Image control unit
JPH0879621A (en) Picture controller
JPH0887592A (en) Image controller
JPH07302324A (en) Picture controller
JP3371521B2 (en) Signal generation apparatus and signal generation method
JPH07282236A (en) Image controller
JPH0855212A (en) Image controller
WO1999034334A1 (en) Image output device
JP3586880B2 (en) Image extraction apparatus and image extraction method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090314

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090314

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100314

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 10