JP3403039B2 - Apparatus and method for manufacturing thin film semiconductor by plasma CVD method - Google Patents
Apparatus and method for manufacturing thin film semiconductor by plasma CVD methodInfo
- Publication number
- JP3403039B2 JP3403039B2 JP31634997A JP31634997A JP3403039B2 JP 3403039 B2 JP3403039 B2 JP 3403039B2 JP 31634997 A JP31634997 A JP 31634997A JP 31634997 A JP31634997 A JP 31634997A JP 3403039 B2 JP3403039 B2 JP 3403039B2
- Authority
- JP
- Japan
- Prior art keywords
- film semiconductor
- thin film
- strip
- electrode
- shaped member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Description
【０００１】[0001]
【発明の属する技術分野】本発明はプラズマＣＶＤ法に
よる薄膜半導体の作製装置に係り、より詳細には、分解
効率の異なる複数の材料ガスを長大な放電空間に流し組
成制御された薄膜半導体の作製装置に関し、特に、太陽
電池等の光起電力素子をロール・ツー・ロール（Ｒｏｌ
ｌ ｔｏ Ｒｏｌｌ）方式により大量生産するのに好適
な装置及び方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for producing a thin film semiconductor by a plasma CVD method, and more particularly, to an apparatus for producing a thin film semiconductor whose composition is controlled by flowing a plurality of material gases having different decomposition efficiencies into a long discharge space. With regard to the device, in particular, a photovoltaic element such as a solar cell is rolled to roll (Roll).
The present invention relates to an apparatus and method suitable for mass production by the l to roll method.
【０００２】[0002]
【従来の技術】光起電力素子については、その重要な構
成要素たる半導体層は、いわゆるｐｎ接合、ｐｉｎ接合
等の半導体接合がなされている。ａ−Ｓｉ等の薄膜半導
体を用いる場合、ホスフィン（ＰＨ3），ジボラン（Ｂ2
Ｈ6）等のドーパントとなる元素を含む原料ガスを主原
料ガスであるシラン等に混合してグロー放電分解するこ
とにより所望の導電型を有する半導体膜が得られ、所望
の基板上にこれらの半導体膜を順次積層作製することに
よって容易に前述の半導体接合が達成できることが知ら
れている。そして、このようなａ−Ｓｉ系の光起電力素
子を作製する場合、各半導体層を作製するための独立し
た成膜室を設け、成膜室ごとに各半導体層を作製する方
法が提案されている。光起電力素子を構成するｐ型半導
体層は、素子特性の観点からその層厚が高々数百オング
ストロームと非常に薄く設定される場合が多い。したが
って、光起電力素子、とりわけ積層型光起電力素子の形
成時には、その層厚の均一性、膜の密着性、ドーパント
のドーピング効率、特性の均一性、再現性が素子の特性
に影響するだけでなく、素子の歩留にも大きく影響す
る。ゆえに、空間的にも時間的にも均一でかつ再現性よ
く半導体薄膜を得るためには、長時間にわたってなお一
層の放電安定性を向上させ、再現性を向上させ、均一性
を向上させた形成方法および装置が要求される。さらに
装置のスループットを向上させ、コストダウンを図ろう
とする場合、半導体薄膜の品質を維持したまま、堆積速
度を大きくすることが可能である形成方法および装置が
要求される。また、大量生産技術では、米国特許第４，
４００，４０９号明細書には、ロール・ツー・ロール
（Ｒｏｌｌ ｔｏ Ｒｏｌｌ）方式を採用した連続プラ
ズマＣＶＤ装置が開示されている。この装置によれば、
複数のグロー放電領域を設け、所望の幅の十分に長い可
撓性の基板を、該基板が前記各グロー放電領域を順次貫
通する経路に沿って配置し、前記各グロー放電領域にお
いて必要とされる導電型の半導体層を堆積しつつ、前記
基板をその長手方向に連続的に搬送せしめることによっ
て、半導体接合を有する素子を連続作製することができ
るとされている。なお、該明細書においては、各半導体
層作製時に用いるドーパントガスが他のグロー放電領域
へ拡散、混入するのを防止するにはガスゲートが用いら
れている。具体的には、前記各グロー放電領域同志を、
スリット状の分離通路によって相互に分離し、さらに該
分離通路に例えばＡｒ、Ｈ2等の掃気用ガスの流れを作
製させる手段が採用されている。2. Description of the Related Art In a photovoltaic element, a semiconductor layer which is an important constituent element of the photovoltaic element has a semiconductor junction such as a so-called pn junction or pin junction. When a thin film semiconductor such as a-Si is used, phosphine (PH 3 ) and diborane (B 2
A raw material gas containing an element serving as a dopant such as H 6 ) is mixed with silane, which is a main raw material gas, and glow discharge decomposed to obtain a semiconductor film having a desired conductivity type. It is known that the semiconductor junction described above can be easily achieved by sequentially stacking semiconductor films. Then, in the case of producing such an a-Si-based photovoltaic element, a method of providing an independent film forming chamber for producing each semiconductor layer and producing each semiconductor layer in each film forming chamber is proposed. ing. In many cases, the p-type semiconductor layer forming the photovoltaic element has a very thin layer thickness of several hundred angstroms from the viewpoint of device characteristics. Therefore, when forming a photovoltaic element, especially a stacked photovoltaic element, only the layer thickness uniformity, film adhesion, dopant doping efficiency, characteristic uniformity, and reproducibility affect the element characteristics. Not only that, but also greatly affects the yield of the device. Therefore, in order to obtain a semiconductor thin film that is uniform both spatially and temporally and with good reproducibility, the discharge stability is further improved over a long time, the reproducibility is improved, and the uniformity is improved. Methods and apparatus are required. Further, in order to improve the throughput of the apparatus and reduce the cost, there is required a forming method and apparatus capable of increasing the deposition rate while maintaining the quality of the semiconductor thin film. In mass production technology, US Pat.
No. 400,409 discloses a continuous plasma CVD apparatus adopting a roll-to-roll system. According to this device,
A plurality of glow discharge regions are provided, and a sufficiently long flexible substrate is arranged along the path through which the substrates sequentially pass through the glow discharge regions. It is said that an element having a semiconductor junction can be continuously produced by continuously transporting the substrate in the longitudinal direction while depositing a conductive type semiconductor layer. In addition, in the specification, a gas gate is used to prevent the dopant gas used in manufacturing each semiconductor layer from diffusing and mixing into another glow discharge region. Specifically, each of the glow discharge regions,
A means for separating each other by a slit-shaped separation passage and for producing a flow of scavenging gas such as Ar or H 2 in the separation passage is adopted.
【０００３】[0003]
【発明が解決しようとする課題】ところで、これらの薄
膜半導体膜を積層形成する従来のものにおいて、長大な
プラズマ成膜空間の中で均一な膜質のものを大面積にわ
たって作製するにはいくつかの問題点がある。特に、Ｓ
ｉＨ4流量に対し、高Ｈ2希釈率、高ＲＦ電力密度が必要
とされるマイクロクリスタル作製条件では、このような
長大な成膜空間全体にわたって均質なものを得るのは困
難であり、さらに、ドーピングについても、効率的かつ
大面積にわたって均一なものを実現する手段が必要であ
る。長大な成膜空間にこの空間の端から複数種のガスを
流しプラズマ分解した場合、ガスの流れの方向に対し、
各ガス種は、分解効率の高い順に分解量のピークが生
じ、ガス流下流に向けて裾を引くようにガスの枯渇領域
が形成される。（図２参照）
良質のマイクロクリスタルの作製条件は、ガス下流域で
水素処理領域がある、（これは、結晶形成に先立って
の核形成に重要とされる。）結晶成長の条件では、Ｓ
ｉＨ4／Ｈ2の流量比で高いＨ2希釈率が必要とされてい
る。しかしながら、このようにＳｉＨ4とＨ2の分解効率
の差からＳｉＨ4の分解ピークはガス吹き出し近傍に分
布してしまい、この領域では結晶作製条件から逸脱して
しまう。この結果、作製されるｐ層の最表面はアモルフ
ァス化し、所望の特性が得にくいのが実状であった。こ
れを避けるために、この領域（マイクロクリスタルにな
らない成膜領域）の薄膜の堆積分を帯状部材に堆積しな
いように覆うなどの対策手段も考案される。しかしなが
ら、このような対策では、ガス、およびプラズマの有効
利用とはいえず、製造コスト低減を図るためには、ガス
種の分解効率にあわせた装置設計が必要となる。そし
て、この上さらに分解効率の異なるＢＦ3などのドーパ
ントガスを導入し、均一膜を得るにはさらに困難なもの
となるのは言うまでもないことである。By the way, in the conventional one in which these thin film semiconductor films are laminated and formed, there are several methods for producing a film having a uniform film quality over a large area in a long plasma film formation space. There is a problem. In particular, S
It is difficult to obtain a uniform film over such a large film formation space under the microcrystal manufacturing conditions that require a high H 2 dilution rate and a high RF power density with respect to the iH 4 flow rate. With respect to doping, there is a need for a means for achieving efficient and uniform doping over a large area. When multiple types of gas are flowed from the end of this space into a long film formation space and plasma decomposition is performed, the direction of gas flow is
For each gas species, peaks of the amount of decomposition occur in descending order of decomposition efficiency, and a gas depletion region is formed so as to be tailed toward the downstream of the gas flow. (See FIG. 2) The conditions for producing good quality microcrystals include a hydrogen treatment region in the gas downstream region. (This is important for nucleation prior to crystal formation.) Under crystal growth conditions, S
A high H 2 dilution rate is required at the iH 4 / H 2 flow ratio. However, due to the difference in the decomposition efficiency between SiH 4 and H 2 , the decomposition peak of SiH 4 is distributed in the vicinity of the gas blowout, and the crystal production conditions deviate from this region. As a result, the outermost surface of the p-layer produced was made amorphous and it was difficult to obtain desired characteristics. In order to avoid this, countermeasure measures such as covering the deposited portion of the thin film in this region (deposition region where microcrystals are not formed) so as not to be deposited on the belt-shaped member are devised. However, such measures cannot be said to be effective use of gas and plasma, and in order to reduce the manufacturing cost, it is necessary to design the device in accordance with the decomposition efficiency of gas species. Needless to say, it becomes even more difficult to introduce a dopant gas such as BF 3 having a different decomposition efficiency and obtain a uniform film.
【０００４】そこで、本発明は、上記した従来のものに
おける課題を解決し、良質なマイクロクリスタルｐ層を
作製する装置を提供するだけでなく、特性の均一性に優
れ、欠陥の少ない、大量生産することが可能な光起電力
素子等の薄膜半導体の作製装置及び作製方法を提供する
ことを目的としている。Therefore, the present invention not only provides a device for solving the problems in the conventional ones described above and producing a good quality microcrystal p layer, but also has excellent uniformity of characteristics, few defects, and mass production. It is an object of the present invention to provide an apparatus and a method for manufacturing a thin film semiconductor such as a photovoltaic element that can be manufactured.
【０００５】[0005]
【課題を解決するための手段】本発明は、上記課題を解
決するため、薄膜半導体の作製装置及び作製方法をつぎ
のように構成したことを特徴とするものである。すなわ
ち、本発明の薄膜半導体の作製装置は、高周波電力を印
加して材料ガスをプラズマ放電によって分解し、帯状部
材上に薄膜半導体を形成する薄膜半導体の作製装置にお
いて、前記高周波電力の印加電極であるカソード電極の
一部に、前記帯状部材と平行に配された平板電極上にし
きり状電極を形成することによって、該カソード電極の
プラズマに接する電極面積の総和を、プラズマに接する
接地電位にある前記帯状部材およびアノード電極の表面
積の総和よりも大きくなるように構成し、該しきり状電
極の先端部と前記帯状部材との最近接距離が一定となる
ように高さを揃えると共に、該しきり状電極に材料ガス
の通過する通気孔を設け、該通気孔の総面積の大きさを
材料ガスの流れの方向に段階的、あるいは、連続的に変
化させて構成したことを特徴としている。また、本発明
の薄膜半導体の作製装置は、前記しきり状電極は、前記
帯状部材と平行に配置されている平板電極上の複数のフ
ィン状もしくはブロック状の部材で構成されていること
を特徴としている。また、本発明の薄膜半導体の作製装
置は、前記しきり状電極に設けられた通気孔の総面積
は、前記材料ガスの流れの方向の上流側である材料供給
律速領域において小さく、下流側である材料枯渇領域に
おいて大きく構成されていることを特徴としている。ま
た、本発明の薄膜半導体の作製装置は、帯状部材を、複
数の連結してなるプラズマＣＶＤ装置を連続的に通過さ
せ、プラズマＣＶＤ法により該帯状部材上に複数の異な
る薄膜半導体を積層形成する薄膜半導体の作製装置にお
いて、前記複数のプラズマＣＶＤ装置の一部または全部
が、上記したいずれかの本発明の薄膜半導体の作製装置
で構成されていることを特徴としている。また、本発明
の薄膜半導体の作製装置は、帯状部材を、複数の連結し
てなるプラズマＣＶＤ装置を連続的に通過させ、プラズ
マＣＶＤ法により該帯状部材上に少なくとも１組以上の
ｎ型、ｉ型、ｐ型薄膜半導体層をこの順で積層形成する
薄膜半導体の作製装置において、少なくとも、前記ｐ型
薄膜半導体層の作製装置が上記したいずれかの本発明の
薄膜半導体の作製装置で構成されていることを特徴とし
ている。そして、そのｐ型薄膜半導体層は、その主成分
がＳｉ、またはＳｉであると共にマイクロクリスタルで
あることを特徴としている。また、本発明の薄膜半導体
の作製方法は、帯状部材を、複数の連結してなるプラズ
マＣＶＤ装置を連続的に通過させ、プラズマＣＶＤ法に
より該帯状部材上に少なくとも１組以上のｎ型、ｉ型、
ｐ型薄膜半導体層をこの順で積層形成する薄膜半導体の
作製方法において、少なくとも、前記ｐ型薄膜半導体層
の形成に上記した本発明のいずれかの薄膜半導体の作製
装置を用い、該ｐ型薄膜半導体層をＳｉＨ4、ＣＨ4、Ｂ
Ｆ3、および、Ｈ2の中から一部または全部から選ばれた
材料ガスによって、主成分がＳｉ、またはＳｉであると
ともにマイクロクリスタルであるｐ型薄膜半導体層を形
成することを特徴としている。そして、そのｐ型薄膜半
導体層は、１３．５６ＭＨｚの正弦波の供給電力によっ
て作成されることを特徴としている。In order to solve the above problems, the present invention is characterized in that a thin film semiconductor manufacturing apparatus and manufacturing method are configured as follows. That is, the thin-film semiconductor manufacturing apparatus of the present invention is a thin-film semiconductor manufacturing apparatus in which a high-frequency power is applied to decompose a material gas by plasma discharge to form a thin-film semiconductor on a strip-shaped member. By forming a striped electrode on a flat plate electrode arranged in parallel with the strip-shaped member in a part of a certain cathode electrode, the total electrode area of the cathode electrode in contact with the plasma is at the ground potential in contact with the plasma. The strip-shaped member and the anode electrode are configured to have a total surface area larger than the total surface area of the strip-shaped member, and the heights of the strip-shaped electrode and the strip-shaped member are adjusted so that the closest distance between the tip and the strip-shaped member is constant. The electrodes are provided with vent holes through which the material gas passes, and the size of the total area of the vent holes is changed stepwise or continuously in the direction of the material gas flow. It is characterized in that the. Further, the thin-film semiconductor manufacturing apparatus of the present invention is characterized in that the threshold electrode is composed of a plurality of fin-shaped or block-shaped members on a flat plate electrode arranged in parallel with the strip-shaped member. There is. Further, in the thin-film semiconductor manufacturing apparatus of the present invention, the total area of the ventilation holes provided in the threshold electrode is small in the material supply rate-determining region which is the upstream side in the flow direction of the material gas, and is the downstream side. It is characterized in that it is made large in the material depletion region. Further, in the thin-film semiconductor manufacturing apparatus of the present invention, a strip-shaped member is continuously passed through a plurality of connected plasma CVD apparatuses, and a plurality of different thin-film semiconductors are laminated and formed on the strip-shaped member by the plasma CVD method. In the thin-film semiconductor manufacturing apparatus, part or all of the plurality of plasma CVD apparatuses are configured by any one of the above-described thin-film semiconductor manufacturing apparatuses of the present invention. Further, in the thin film semiconductor manufacturing apparatus of the present invention, the strip-shaped member is continuously passed through a plurality of connected plasma CVD apparatuses, and at least one set of n-type, i In a thin-film semiconductor manufacturing apparatus for stacking a p-type thin film semiconductor layer and a p-type thin-film semiconductor layer in this order, at least the p-type thin film semiconductor layer manufacturing apparatus is configured by any one of the above-described thin-film semiconductor manufacturing apparatuses of the present invention. It is characterized by being. The p-type thin film semiconductor layer is characterized in that its main component is Si, or Si and microcrystal. Further, in the method for producing a thin film semiconductor of the present invention, the strip-shaped member is continuously passed through a plurality of connected plasma CVD devices, and at least one set of n-type, i Mold,
In a method of manufacturing a thin film semiconductor in which p-type thin film semiconductor layers are formed in this order, at least one of the above-described thin film semiconductor manufacturing apparatuses of the present invention is used to form the p-type thin film semiconductor layer. The semiconductor layers are SiH 4 , CH 4 , B
It is characterized in that a p-type thin film semiconductor layer having a main component of Si or Si and a microcrystal is formed by a material gas selected from a part or all of F 3 and H 2 . The p-type thin film semiconductor layer is characterized in that it is created by supplying power of a 13.56 MHz sine wave.
【０００６】[0006]
【発明の実施の形態】本発明は、上記した構成により、
特性の均一性に優れ、欠陥の少ない光起電力素子等の薄
膜半導体を作製するようにしたものであるが、それは、
概ねつぎのような原理に基づくものである。長大なプラ
ズマ成膜空間の中で、材料ガスに対し十分分解できる高
い高周波電力密度のプラズマ条件下で、さらに、比較的
プラズマ分解しやすいＳｉＨ4などの材料ガスを流した
場合、堆積膜の分布はガスの流れ方向に２つの領域に分
かれる。それは、（Ａ）ガス上流域の「材料供給律速領
域」、および、（Ｂ）ガス下流域の「材料枯渇領域」で
あり、この２つの領域について以下述べる。
（Ａ）ガス上流域の「材料供給律速領域」
この領域では、ＳｉＨ4ガスはプラズマのエネルギーで
そのほとんどを分解していて堆積膜の分布はピークをも
つ。ここでは、高周波電力を上下させてもこのピークは
変わらず、材料ガスの供給量でピークの高さは決定され
る。ここで堆積に寄与するのは主にＳｉＨ3、ＳｉＨ2な
どの中性ラジカルといわれている。
（Ｂ）ガス下流域の「材料枯渇領域」
この領域では、材料となる未分解のＳｉＨ4はほとんど
消費されてしまっていて、堆積に寄与するイオン、ラジ
カルの量は少量である。その一方でＳｉＨ4などから分
解生成されたＨ（水素）の濃度は高い傾向にある。BEST MODE FOR CARRYING OUT THE INVENTION The present invention has the above structure.
It is intended to produce thin film semiconductors such as photovoltaic devices with excellent uniformity of characteristics and few defects.
It is based on the following principle. Distribution of the deposited film when a material gas such as SiH 4 which is relatively easy to decompose into plasma is flowed under plasma conditions of high high frequency power density that can sufficiently decompose into the material gas in a long plasma film formation space. Is divided into two regions in the gas flow direction. These are (A) the "material supply rate-determining region" in the gas upstream region, and (B) the "material depletion region" in the gas downstream region. These two regions will be described below. (A) "Material supply rate-determining region" in the gas upstream region In this region, most of the SiH 4 gas is decomposed by the energy of plasma, and the distribution of the deposited film has a peak. Here, this peak does not change even if the high frequency power is increased or decreased, and the height of the peak is determined by the supply amount of the material gas. It is said that neutral radicals such as SiH 3 and SiH 2 mainly contribute to the deposition. (B) “Material depletion region” in the gas downstream region In this region, most of the undecomposed SiH 4 as a material has been consumed, and the amount of ions and radicals that contribute to deposition is small. On the other hand, the concentration of H (hydrogen) decomposed and produced from SiH 4 tends to be high.
【０００７】このような長大なプラズマ成膜空間にさら
に、ＢＦ3を導入すると、Ｂの濃度はＳｉのピーク位置
よりも下流にピークをもって堆積（イオン打ち込みも含
む）する。また、このＢの濃度ピークはＢＦ3のプラズ
マ分解で発生するＢＦ2＋のイオン種で決定されている
と考えられている。このような成膜空間内でのガス種の
違いによる各濃度ピーク位置のずれは、堆積膜の特性均
一性を阻害し、光起電力素子などのデバイス特性への影
響も大きい。本発明において、前記複数のフィン状もし
くはブロック状のしきり状電極の電極数の密度はここで
発生するプラズマのガス分解に大きな影響をもってい
る。表面積が大きくなるほどプラズマ強度が高まり、カ
ソード電極のセルフバイアスの正電位も大きくなる。こ
れにより正電荷のイオン種を接地電位にある帯状部材上
に堆積、あるいは、イオン打ち込みさせることが可能で
あり、先の中性ラジカルのＳｉＨ3、ＳｉＨ2などとは独
立にＢＦ2＋イオンおよび、Ｈ＋イオンを帯状部材上に
導入することが可能となる。この結果、長大な成膜空間
内でおいても堆積膜の組成均一性を確保できる。よっ
て、この（Ａ）の領域においては、ＢとＳｉとの濃度分
布の差を縮めることが可能であり、また、Ｈ＋イオンの
効果により、この領域でもマイクロクリスタル作製条件
を実現することが可能である。また、（Ｂ）ガス下流域
では、前記複数のフィン状もしくはブロック状のしきり
状電極の電極面積を比較的低くすることで、予め帯状部
材上に堆積してある半導体層への水素イオンのダメージ
の低減を可能にし、マイクロクリスタル形成のための最
適核形成条件を実現することが可能である。本発明によ
れば、このようなしきり状電極により、一つの長大なプ
ラズマ成膜空間を用いて、複雑な組成の薄膜半導体を高
品質にかつ、均一に作製することができる。When BF 3 is further introduced into such a long plasma film forming space, the B concentration is deposited (including ion implantation) with a peak downstream of the Si peak position. Further, it is considered that this B concentration peak is determined by the BF 2 + ion species generated by plasma decomposition of BF 3 . The deviation of each concentration peak position due to the difference in the gas species in the film formation space hinders the uniformity of the characteristics of the deposited film and has a great influence on the device characteristics of the photovoltaic element and the like. In the present invention, the density of the number of the fin-shaped or block-shaped cut-off electrodes has a great influence on the gas decomposition of the plasma generated here. The larger the surface area, the higher the plasma intensity and the larger the positive self-bias potential of the cathode electrode. As a result, positively charged ion species can be deposited or ion-implanted on the strip-shaped member at the ground potential, and BF 2 + ions and BF 2 + ions can be formed independently of the neutral radicals such as SiH 3 and SiH 2. , H + ions can be introduced onto the strip-shaped member. As a result, the composition uniformity of the deposited film can be secured even in a long film forming space. Therefore, in this region (A), it is possible to reduce the difference in the concentration distribution between B and Si, and due to the effect of H + ions, it is possible to realize the microcrystal manufacturing conditions in this region as well. is there. Further, in the (B) gas downstream region, by making the electrode area of the plurality of fin-shaped or block-shaped threshold electrodes relatively small, damage of the hydrogen ions to the semiconductor layer previously deposited on the belt-shaped member. It is possible to reduce the amount of water and realize optimal nucleation conditions for microcrystal formation. According to the present invention, a thin film semiconductor having a complicated composition can be produced with high quality and uniformly using one long plasma deposition space by using such a threshold electrode.
【０００８】つぎに、本発明の具体的内容を、長大な成
膜空間で各種ガスをプラズマ分解して静止保持された帯
状部材上に形成される堆積膜の、各濃度分布を示すこと
によって説明する。
（１）実験装置は、後述の実施例のもので、予め、基板
となる帯状部材にはアモルファスシリコンｉ層を１００
０Å程度堆積させてある。この帯状部材は搬送せず停止
させた状態で所定の温度に保持した。その他のｐ層作製
条件は表１−１のｐ型層欄に記載の条件とした。ｐ層の
作製時間は５分で、ｐ層の電極構造は図４（ａ）（全域
で中表面積）で従来技術のしきり状電極が平板電極上に
等間隔で配置するものである。このようにして得られる
堆積膜のガス流方向の組成分析をＳＩＭＳでおこなっ
た。この結果、図２に示すようなＳｉ、Ｂ、Ｈの各濃度
プロファィルとなった。先にも述べたように、分解効率
の比較的低いＢＦ3のせいで膜中のＢ濃度はＳｉのピー
クの位置に対し下流に分布しているのがわかる。このガ
ス流上流域の薄膜半導体の結晶性評価をＲＨＥＥＤで観
測したところ、微結晶にならずアモルファスであった。
（２）次に、ｐ層の電極構造を図４（ｂ）（上流域で大
表面積）とし、その他の作製条件は（１）と同一として
プロファイルを比較したものを図３に示す。この結果か
ら複数のフィン状もしくはブロック状のしきり状電極の
電極表面積をガス流上流部で大きくすることでＢＦ3分
解を助長しＳｉ膜へのＢのドーピングの均一性を高めて
いることがわかる。さらに、このガス流上流域の堆積膜
の結晶性評価をＲＨＥＥＤで観測したところ、微結晶に
なっていることが確認できた。このことから、この領域
ではＨ2とＳｉＨ4の分解比率および、プラズマの電力密
度がマイクロクリスタル作製条件に変化しているものと
考えられる。
（３）さらに、ｐ層の電極構造を図４（ｃ）（上流域で
大表面積、下流域で小表面積）とし、ｐ層作製条件の中
で希釈Ｈ2をＤ2（重水素）に置き換え、その流量は同一
とした。このようにして得られる堆積膜のガス下流域で
のＳＩＭＳ分析の結果、Ｄ原子はほとんど観測されな
い。ｐ層の電極構造が図４（ａ）（全域で中表面積）お
よび、図４（ｂ）（上流域で大表面積）では、このよう
なＤ原子の堆積膜への取り込みは若干認められたことと
比較すると、堆積膜へのＤ原子のイオン衝撃はかなり低
減されていると考えられる。Next, the concrete contents of the present invention will be explained by showing the respective concentration distributions of the deposited film formed on the strip-shaped member which is stationary-held by plasma-decomposing various gases in a long film-forming space. To do. (1) The experimental apparatus is that of an example described later, and a 100-nm amorphous silicon i-layer is previously formed on a belt-shaped member serving as a substrate.
About 0Å is deposited. This belt-shaped member was maintained at a predetermined temperature while being stopped without being conveyed. The other conditions for forming the p-layer were the conditions described in the p-type layer column of Table 1-1. The production time of the p-layer is 5 minutes, and the electrode structure of the p-layer is as shown in FIG. 4 (a) (medium surface area over the entire area), and the conventional slit electrodes are arranged on the flat plate electrode at equal intervals. The composition analysis in the gas flow direction of the deposited film thus obtained was performed by SIMS. As a result, the respective concentration profiles of Si, B, and H were obtained as shown in FIG. As described above, it is understood that the B concentration in the film is distributed downstream of the position of the Si peak due to BF 3 having a relatively low decomposition efficiency. When the crystallinity of the thin film semiconductor in the upstream region of the gas flow was observed by RHEED, it was found to be amorphous rather than microcrystalline. (2) Next, FIG. 3 shows a comparison of profiles assuming that the electrode structure of the p layer is as shown in FIG. 4B (large surface area in the upstream region) and the other manufacturing conditions are the same as in (1). From this result, it can be seen that by increasing the electrode surface area of the fin-shaped or block-shaped threshold electrode in the upstream portion of the gas flow, the decomposition of BF 3 is promoted and the uniformity of the doping of B into the Si film is enhanced. . Further, when the crystallinity of the deposited film in the upstream region of the gas flow was evaluated by RHEED, it was confirmed that it was fine crystal. From this, it is considered that in this region, the decomposition ratio of H 2 and SiH 4 and the power density of plasma are changed to the microcrystal manufacturing conditions. (3) Further, the electrode structure of the p-layer is shown in FIG. 4 (c) (large surface area in upstream region, small surface area in downstream region), and diluted H 2 is replaced with D 2 (deuterium) under the p-layer manufacturing conditions. , Their flow rates were the same. As a result of SIMS analysis in the gas downstream region of the deposited film thus obtained, D atoms are hardly observed. In the electrode structure of the p-layer shown in FIG. 4 (a) (medium surface area in the entire region) and FIG. 4 (b) (large surface area in the upstream region), such incorporation of D atoms into the deposited film was slightly recognized. It is considered that the ion bombardment of D atoms on the deposited film is considerably reduced in comparison with the above.
【０００９】本発明の装置においては、従来の技術の平
行平板型のプラズマ装置とは異なり、欠点であったとこ
ろのカソード電極近傍というある限られた部分のみにお
いて材料ガスの励起、分解反応が促進されることなく、
放電空間全体、どちらかといえば帯状部材を含むアノー
ド電極側において上述の材料ガスの励起、分解反応を促
進し、比較的高い堆積速度をもってして、該帯状部材上
へ効率よく薄膜を堆積させ得ることを特徴とする半導体
薄膜形成装置である。すなわち、カソードヘ投入される
高周波電力量をうまく調整し、投入される高周波電力よ
り有効に利用して放電空間内に導入される材料ガスを効
率的に励起、分解し、しかも高品位な非単結晶薄膜半導
体を該帯状部材上へ均一で再現性よく比較的高い堆積速
度で形成することが可能である。本発明の装置において
複数のフィン状もしくはブロック状のしきり状電極の密
度はガス流方向に対し分解効率の比較的低いガス種の発
生する分解量ピーク位置と分解効率の比較的高いガス種
の分解量ピーク位置が重なるように適宜その表面積を成
膜空間の中で最適化させる必要がある。In the apparatus of the present invention, unlike the parallel plate type plasma apparatus of the prior art, excitation and decomposition reaction of the material gas are promoted only in a limited part near the cathode electrode, which is a drawback. Without being
It is possible to efficiently deposit a thin film on the strip-shaped member with a relatively high deposition rate by promoting the above-mentioned material gas excitation and decomposition reaction on the entire discharge space, rather on the anode electrode side including the strip-shaped member. The semiconductor thin film forming apparatus is characterized by the above. That is, the amount of high-frequency power supplied to the cathode is well adjusted, and the material gas introduced into the discharge space is efficiently excited and decomposed by effectively using the supplied high-frequency power, and a high-quality non-single crystal is also used. It is possible to form a thin film semiconductor on the strip-shaped member uniformly and with good reproducibility at a relatively high deposition rate. In the apparatus of the present invention, the density of a plurality of fin-shaped or block-shaped threshold electrodes is such that the decomposition amount peak position of a gas species having a relatively low decomposition efficiency with respect to the gas flow direction and the decomposition of a gas species having a relatively high decomposition efficiency are generated. It is necessary to appropriately optimize the surface areas in the film formation space so that the peak positions of the amounts overlap.
【００１０】本発明の装置において、カソード電極の材
料としては、ステンレスおよびその合金、アルミニウム
およびその合金等が考えられるが、その他に、導電性性
質をもった材質であれば特にこれらに限った材質である
必要はない。アノード電極材料に関しても同様である。
本発明の装置においては、グロー放電空間に設置された
高周波電力印加カソード電極の放電に接する空間におけ
る表面積が、帯状部材を含む接地された電極全体（アノ
ード電極）の放電空間における表面積よりも大きくする
ことを特徴とし、さらにグロー放電を生起し薄膜半導体
形成時のカソード電極の電位（自己バイアス）を、投入
する高周波電力を調整することを併用することによっ
て、正電位、より好ましくは＋５Ｖ以上に維持した状態
にて、薄膜半導体を堆積することを特徴とする装置であ
る。In the device of the present invention, as the material of the cathode electrode, stainless steel and its alloys, aluminum and its alloys, etc. are conceivable. Does not have to be. The same applies to the anode electrode material.
In the device of the present invention, the surface area of the high-frequency power application cathode electrode installed in the glow discharge space in contact with the discharge is made larger than the surface area of the entire grounded electrode (anode electrode) including the strip-shaped member in the discharge space. In addition, the potential (self-bias) of the cathode electrode at the time of forming a thin film semiconductor by causing a glow discharge is adjusted by adjusting the high frequency power to be applied, so that a positive potential, more preferably +5 V or more is maintained. The apparatus is characterized in that a thin film semiconductor is deposited in this state.
【００１１】さらに本発明においては、前記しきり状電
極を前記帯状部材の搬送方向に複数設置し、前記しきり
状電極各々の間隔は隣り合う前記しきり状電極の間にお
ける放電が生起維持するに充分な間隔を有することによ
り、カソード電極には比較的大きな正電位をセルフバイ
アスにて生起維持することが可能である。このことは、
別途設けた直流（ＤＣ）電源等を用いたバイアス印加方
法等とは異なり、スパーク等による異常放電の発生を抑
制することができる結果、放電を安定して生起維持する
ことが可能となり、なおかつ、正の自己バイアスが生起
されたカソード電極の一部、すなわちしきり状電極の先
端部が前記帯状部材に対して比較的近接していることか
ら、生起された比較的大きな正電位を前記帯状部材状の
堆積膜に対して、放電空間を介して効率良く安定してバ
イアス印加することが可能となる。これは、従来型の典
型であるカソード電極面積がアノード（接地）電極面積
に対して小さい平行平板型のカソード電極構造におい
て、例えば単にカソード／基板間距離を短くする方法や
直流電源を併用して直流電圧をカソードヘ印加する方法
等とは明らかに異なるセルフバイアス電位であり、直流
バイアス印加効果である。Further, in the present invention, a plurality of the slit-shaped electrodes are installed in the conveyance direction of the strip-shaped member, and the intervals between the slit-shaped electrodes are sufficient to maintain the discharge between the adjacent slit-shaped electrodes. By providing the interval, a relatively large positive potential can be generated and maintained in the cathode electrode by self-bias. This is
Unlike a bias applying method using a separately provided direct current (DC) power source, etc., it is possible to suppress the occurrence of abnormal discharge due to sparks, etc. As a result, it is possible to stably generate and maintain discharge, and Since a part of the cathode electrode in which the positive self-bias is generated, that is, the tip end of the threshold electrode is relatively close to the strip-shaped member, a relatively large positive potential generated is generated in the strip-shaped member. It is possible to efficiently and stably apply a bias to the deposited film of (3) through the discharge space. This is because in the parallel plate type cathode electrode structure in which the cathode electrode area is smaller than the anode (ground) electrode area, which is typical of the conventional type, for example, a method of simply shortening the distance between the cathode and the substrate or using a DC power source together This is a self-bias potential, which is obviously different from the method of applying a DC voltage to the cathode, and is the DC bias application effect.
【００１２】[0012]
【実施例】以下、本発明の装置例および実施例について
説明するが、本発明はこれらによって何ら限定されるも
のではない。
（装置例）図１は、本発明の放電容器内の特徴を示した
模式的断面図である。同図においてカソード電極１００
２が、接地（アノード）電極１００４上に絶縁ガイシ１
００９によって電気的に絶縁されて設置され、該カソー
ド電極上を導電性帯状部材１０００が不図示の複数のマ
グネットローラで支えられ、下に位置するカソード電極
および上に位置するランプヒーター１００５に物理的に
接することなく矢印で示される方向へ移動するような構
造である。材料ガスはガス導入管１００７から導入さ
れ、帯状部材とカソード電極の間を通り排気口１００６
から不図示の真空ポンプによって排気される。カソード
電極およびアノード電極材料としては、ＳＵＳ３１６を
用いた。高周波電力で生起されるグロー放電の放電領域
は、カソード電極の一部であるところの複数接地された
しきり状電極１００３どうしのすきまおよび帯状部材と
カソード電極との間の空間であり、上部の該導電性帯状
部材で閉じ込められた領域となる。このような構造の放
電容器を用いた場合、カソード電極の面積の帯状部材を
含む接地されたアノード電極の面積に対する比率は、明
らかに１よりも大きなものとなる。さらに、帯状部材１
０００とカソード電極の一部であるフィン状もしくはブ
ロック状形状をしたしきり状電極１００３との最近接距
離（図中Ｌ１）が５ｃｍ以下の範囲内とするのが効果的
である。さらに、複数設置されたしきり状電極１００３
どうしの間隔は放電が生起維持するに充分な間隔を有
し、その適度な間隔（図中Ｌ３）が、３ｃｍ以上１０ｃ
ｍ以下の範囲内とするのが効果的である。そしてガス流
上流域においては中及び下流域のしきり状電極に対し、
しきり状電極の表面積が１．２倍から２倍になるように
表面積を設定するのが好ましい。EXAMPLES Examples of the apparatus and examples of the present invention will be described below, but the present invention is not limited thereto. (Example of Device) FIG. 1 is a schematic cross-sectional view showing the features inside the discharge vessel of the present invention. In the figure, the cathode electrode 100
2 is an insulating insulator 1 on the ground (anode) electrode 1004.
The conductive strip-shaped member 1000 is supported by a plurality of magnet rollers (not shown) on the cathode electrode so as to be physically insulated from the cathode electrode located below and the lamp heater 1005 located above. It is a structure that moves in the direction indicated by the arrow without touching. The material gas is introduced from the gas introduction pipe 1007, passes between the strip-shaped member and the cathode electrode, and the exhaust port 1006.
Is evacuated by a vacuum pump (not shown). SUS316 was used as the material for the cathode electrode and the anode electrode. The discharge region of the glow discharge generated by the high frequency power is the space between the plurality of grounded slit-shaped electrodes 1003 which is a part of the cathode electrode and the space between the strip-shaped member and the cathode electrode. The area is confined by the conductive strip member. When the discharge vessel having such a structure is used, the ratio of the area of the cathode electrode to the area of the grounded anode electrode including the strip-shaped member is obviously larger than 1. Furthermore, the belt-shaped member 1
It is effective to set the closest distance (L1 in the drawing) between 000 and the fin-shaped or block-shaped slit-shaped electrode 1003 that is a part of the cathode electrode to within 5 cm or less. Furthermore, a plurality of threshold electrodes 1003 are installed.
The distance between them is sufficiently large to maintain the discharge, and the appropriate distance (L3 in the figure) is 3 cm or more and 10c.
It is effective to set it within the range of m or less. And in the upstream region of the gas flow, for the threshold electrodes in the middle and downstream regions,
It is preferable to set the surface area so that the surface area of the threshold electrode is 1.2 times to 2 times.
【００１３】本発明のカソード電極の形状は、これに限
定されるものではなく、他の例をいくつか示す。図４
（ｂ）、（ｃ）、図５（ｄ）、（ｅ）、（ｆ）、図６
（ａ）、（ｂ）、にカソード電極形状の模式図の例を示
す。いずれの場合においても、カソード電極材料として
は、ＳＵＳ３１６を用いた。図４（ａ）、（ｂ）、
（ｃ）から図５（ｄ）、（ｅ）、（ｆ）は、帯状部材の
搬送方向に対して直角方向にしきり状電極を底部の平板
電極面に垂直に立てた構造の一例で、これらのしきり状
電極上には材料ガスが通過できるような各々に通気孔１
１０を設けた構造である。この通気孔は、材料ガスが通
過できる大きさを有し、かつカソード電極としての機能
を損なわない構造となっている。図４（ｂ）は、ガス上
流域でしきり状電極の表面積がその他の領域の１．５倍
になるように配置した構造である。図４（ｃ）は、図４
（ｂ）でさらに、ガス下流域でしきり状電極の表面積が
中間の領域の２／３になるように配置した構造である。
図５（ｄ）から（ｆ）は、帯状部材の搬送方向に対して
平行方向にしきり状電極を底部の平板電極面に垂直に立
てた構造の一例であり、通気孔の穴数、穴経を変えてし
きり状電極の表面積を変えてある。図５（ｅ）は、図５
（ｄ）に対してガス上流域でしきり状電極の表面積約
１．６倍、ガス下流域で０．８倍になるように配置した
構造である。図５（ｆ）は、図５（ｄ）でさらに、通気
孔の数は同じで、孔の経を変えた例である。ここでは、
ガス上流域でしきり状電極の表面積が中間の領域の約
１．７倍であり、下流域では０．７倍になるように配置
した構造である。図６（ａ）、（ｂ）は、ガス上流域で
しきり状電極を折り曲げかつガス流れ方向から見た通気
孔の断面積は下流域のものと変わらない構造の例であ
る。図６（ａ）は上面図、図６（ｂ）は斜視図である。
これらの例では直線的な辺で構成された矩形型を示した
例であるが、不図示ではあるが曲線的な辺で構成された
形状であっても構わない。要はカソード電極の表面積が
アノード電極の表面積よりも大きくなるような形状で、
且つ、ガスの流れを妨げない構造であれば良い。上述し
た本発明の作製装置を用いて、光起電力素子を作製する
ことにより、前述の諸問題を解決するとともに前述の諸
要求を満たし、連続して移動する帯状部材上に、高品質
で優れた均一性を有し、欠陥の少ない光起電力素子を作
製することができる。図８は、本発明で作製される光起
電力素子の構成を示す模式図である。同図に示す例は、
シングル型光起電力素子であり、帯状部材４００１（１
０４）、下部電極４００３、ｎ型層４００４、第１のｉ
型層４００５、ｐ型層４００６、上部電極４００７、集
電電極４００８から構成されている。図９に示す例は、
バンドギャップ及び／又は層厚の異なる３種の半導体層
をｉ型層として用いた光起電力素子を３素子積層して構
成された、いわゆるトリプル型光起電力素子であり、帯
状部材５００１（１０４）、下部電極５００３、第１の
ｎ型層５００４、第１のｉ型層５００５、第１のｐ型層
５００６、第２のｎ型層５００７、第２のｉ型層５００
８、第２のｐ型層５００９、第３のｎ型層５０１０、第
３のｉ型層５０１１、第３のｐ型層５０１２、上部電極
５０１３、集電電極５０１４から構成されている。The shape of the cathode electrode of the present invention is not limited to this, and several other examples will be shown. Figure 4
(B), (c), FIG. 5 (d), (e), (f), FIG.
An example of a schematic diagram of the cathode electrode shape is shown in (a) and (b). In any case, SUS316 was used as the cathode electrode material. 4 (a), (b),
5 (d), 5 (e), and 5 (f) show an example of a structure in which a strip-shaped electrode is erected perpendicularly to the conveyance direction of the strip-shaped member in a direction perpendicular to the flat plate electrode surface at the bottom. Vents 1 are provided on each of the slit-shaped electrodes so that material gas can pass therethrough.
This is a structure provided with 10. The vent hole has a size that allows the material gas to pass therethrough, and has a structure that does not impair the function of the cathode electrode. FIG. 4B shows a structure in which the surface area of the threshold electrode in the gas upstream region is 1.5 times that of the other regions. FIG.
Further, in (b), it is a structure in which the surface area of the threshold electrode in the gas downstream region is ⅔ of the intermediate region.
FIGS. 5D to 5F show an example of a structure in which a strip-shaped electrode is set up in a direction parallel to the transport direction of the strip-shaped member and is perpendicular to the flat plate electrode surface at the bottom. Is changed to change the surface area of the threshold electrode. FIG. 5E is the same as FIG.
This is a structure in which the surface area of the threshold electrode is about 1.6 times in the gas upstream region and 0.8 times in the gas downstream region compared to (d). FIG. 5 (f) is an example in which the number of ventilation holes is the same as that of FIG. 5 (d) and the diameter of the holes is changed. here,
The surface area of the threshold electrode in the gas upstream region is about 1.7 times that of the middle region, and the surface area of the downstream electrode is 0.7 times in the downstream region. FIGS. 6A and 6B show an example of a structure in which the cross-sectional area of the vent hole when the threshold electrode is bent in the gas upstream region and viewed from the gas flow direction is the same as that in the downstream region. FIG. 6A is a top view and FIG. 6B is a perspective view.
In these examples, a rectangular type having straight sides is shown, but a shape having curved sides may be used although not shown. The point is that the surface area of the cathode electrode is larger than that of the anode electrode,
Moreover, any structure may be used as long as it does not hinder the flow of gas. By manufacturing a photovoltaic element using the above-described manufacturing apparatus of the present invention, the above-mentioned problems are solved and the above-mentioned requirements are satisfied, and high quality and excellent on a continuously moving strip-shaped member. It is possible to fabricate a photovoltaic element having excellent uniformity and few defects. FIG. 8 is a schematic diagram showing the structure of the photovoltaic element manufactured according to the present invention. The example shown in the figure is
It is a single photovoltaic element, and is a strip-shaped member 4001 (1
04), the lower electrode 4003, the n-type layer 4004, the first i
The mold layer 4005, the p-type layer 4006, the upper electrode 4007, and the collector electrode 4008. The example shown in FIG.
This is a so-called triple type photovoltaic element configured by laminating three photovoltaic elements using three types of semiconductor layers having different band gaps and / or layer thicknesses as i-type layers, and a band-shaped member 5001 (104). ), Lower electrode 5003, first n-type layer 5004, first i-type layer 5005, first p-type layer 5006, second n-type layer 5007, second i-type layer 500.
8, a second p-type layer 5009, a third n-type layer 5010, a third i-type layer 5011, a third p-type layer 5012, an upper electrode 5013, and a collector electrode 5014.
【００１４】以下、これらの光起電力素子の構成につい
て説明する。本発明の光起電力素子におけるｐ型層に用
いられる材料としては、周期律表第Ｖ族の原子を１種ま
たは複数種から成る、非単結晶半導体が適す。また更
に、光照射側の導電型層は、微結晶化した半導体が最適
である。該微結晶の粒径は、好ましくは３ｎｍ〜２０ｎ
ｍで有り、最適には３ｎｍ〜１０ｎｍである。ｐ型層に
含有される添加物としては、周期律表第III族元素が適
し、その中で特にホウ素（Ｂ）、アルミニウム（Ａ
ｌ）、ガリウム（Ｇａ）が最適である。更に、光照射側
の導電型層での光吸収をより少なくするためには、ｉ型
層を構成する半導体のバンドギャップより大きなバンド
ギャップを有する半導体層を用いることが好ましい。例
えば、ｉ型層がアモルファスシリコンの場合に光照射側
の導電型層に非単結晶炭化シリコンを用いることも可能
である。The structure of these photovoltaic elements will be described below. As a material used for the p-type layer in the photovoltaic device of the present invention, a non-single-crystal semiconductor made of one or more atoms of Group V of the periodic table is suitable. Furthermore, the conductive layer on the light irradiation side is most preferably a microcrystallized semiconductor. The grain size of the fine crystals is preferably 3 nm to 20 n.
m, and optimally 3 nm to 10 nm. As the additive contained in the p-type layer, a Group III element of the periodic table is suitable, and among them, boron (B), aluminum (A
l) and gallium (Ga) are most suitable. Furthermore, in order to further reduce the light absorption in the conductive layer on the light irradiation side, it is preferable to use a semiconductor layer having a band gap larger than that of the semiconductor forming the i-type layer. For example, when the i-type layer is amorphous silicon, it is also possible to use non-single-crystal silicon carbide for the conductive type layer on the light irradiation side.
【００１５】以上に説明したように本発明の装置を用い
ること、すなわち、（１）カソード電極面積の総和が、
接地電位にある堆積膜形成用の帯状部材及び、アノード
電極の表面積の総和よりも大きく、この結果、グロー放
電生起時の前記カソード電極の電位（セルフバイアス）
が接地電位にある前記帯状部材及び、アノード電極の電
位に対し正電位を維持するカソード電極構造であるこ
と。および、（２）前記カソード電極が、前記帯状部材
と平行に配置される「平板電極」および、該「平板電
極」上に配置される複数のフィン状もしくはブロック状
の「しきり状電極」の組み合わせで構成される構造であ
る。および、（３）前記「しきり状電極」にはそれぞ
れ、材料ガスの通過する通気孔を設けるとともに、前記
帯状部材との近接距離がそれぞれ一定となるように高さ
をそろえて、かつ、前記「しきり状電極」どうしの間隔
をそれぞれ等間隔になるようにして、前記「平板電極」
上にそれぞれ配置されたカソード電極の構造である。以
上の（１）、（２）および、（３）の構成要件でなる容
量結合型のプラズマＣＶＤ装置において、材料ガスに対
し十分分解できる高い高周波電力密度のプラズマ条件下
で、さらに、プラズマ空間中の堆積膜の分布において、
該材料ガスの流れ方向にこの順で形成される、「材料供
給律速領域」および、「材料枯渇領域」において、少な
くとも一つの「しきり状電極」はその通気孔の面積が他
の「しきり状電極」のものとは異なるとともに、通気孔
の面積の小さい「しきり状電極」から、通気孔の面積が
大きい「しきり状電極」へとガスの流れの方向に段階
的、あるいは、連続的に通気孔の面積を変えながら前記
「平板電極」上に配置してなるカソード電極構造とする
ことで、帯状部材に堆積する膜を高度に組成制御された
薄膜半導体とすることが可能となる。特に、光起電力素
子で、良質なｐ型マイクロクリスタルシリコン薄膜を実
現する際にも有効であり、長時間にわたって放電安定性
を向上させ、再現性を向上させ、均一性を向上させ、再
現性よく高品質な半導体素子の実現が可能となる。さら
に本発明の装置を用いることは、特に積層型光起電力素
子において、極めて良好なｐｎ接合界面を実現すること
も可能となる。上述した本発明のプラズマＣＶＤ装置を
用いて、光起電力素子を作製することにより、前述の諸
問題を解決するとともに連続移動する帯状部材の搬送に
より高品質で優れた均一性を有する光起電力素子を作製
することができる。As described above, using the device of the present invention, that is, (1) the total area of the cathode electrodes is
It is larger than the total surface area of the deposited film forming band member and the anode electrode at the ground potential, and as a result, the potential of the cathode electrode (self-bias) when glow discharge occurs.
And a cathode electrode structure that maintains a positive potential with respect to the potential of the anode electrode and the band-shaped member. And (2) a combination of a “plate electrode” in which the cathode electrode is arranged in parallel with the strip-shaped member, and a plurality of fin-shaped or block-shaped “threshold electrode” arranged on the “plate electrode”. It is a structure composed of. And (3) each of the "slit-shaped electrodes" is provided with a vent hole through which a material gas passes, and the heights thereof are aligned so that the respective proximity distances to the strip-shaped member are constant, and The “plate electrode” is formed by making the intervals between the “strip-shaped electrodes” equal to each other.
It is the structure of the cathode electrode respectively arranged on the top. In the capacitively-coupled plasma CVD apparatus having the above-mentioned requirements (1), (2), and (3), under a plasma condition of high high frequency power density capable of sufficiently decomposing into a material gas, and further in a plasma space. In the distribution of the deposited film of
In the "material supply rate-determining region" and the "material depletion region", which are formed in this order in the flow direction of the material gas, at least one "threshold electrode" has a vent hole area other than the "threshold electrode". In addition to the one described above, the "hole-shaped electrode" having a small area of the vent hole is changed to the "electrode-shaped electrode" having a large area of the air hole in the gas flow direction stepwise or continuously. By adopting a cathode electrode structure in which the cathode electrode structure is arranged on the "plate electrode" while changing the area of, the film deposited on the belt-shaped member can be a thin film semiconductor whose composition is highly controlled. In particular, it is also effective in realizing a high-quality p-type microcrystalline silicon thin film in a photovoltaic device, improving discharge stability over a long period of time, improving reproducibility, improving uniformity, and reproducibility. A high quality semiconductor device can be realized. Furthermore, by using the device of the present invention, it is possible to realize an extremely good pn junction interface, especially in a stacked photovoltaic element. By using the above-described plasma CVD apparatus of the present invention to fabricate a photovoltaic element, the above-mentioned problems are solved and a photovoltaic material having high quality and excellent uniformity is achieved by the transportation of a continuously moving strip-shaped member. A device can be manufactured.
【００１６】以下の実施例では、本発明に係る半導体薄
膜及び光起電力素子の作製装置を用い、光起電力素子を
形成し、得られた光起電力素子の諸特性を評価した。し
かし、本発明はこれらの実施例によって何ら限定される
ものではない。
［実施例１］本例では、図７に示したロール・ツー・ロ
ール（Ｒｏｌｌ ｔｏ Ｒｏｌｌ）方式を採用した連続
プラズマＣＶＤ装置を用い、図８に示したシングルセル
型の光起電力素子を作製した。その際、ｉ型層を作製す
る真空容器のカソード電極の形状は、図４（ｂ）に示し
たしきり状とした。なお、ｎ型層形成容器およびｉ型層
形成容器としては、平行平板型のＲＦ電極を有する形成
容器を用いた。図７の製造装置は、帯状部材１０１の送
り出し及び巻き取り用の真空容器３０１及び３０２、ｎ
型層作製用真空容器６０１、ｉ型層作製用真空容器１０
０、ｐ型層作製用真空容器６０２をガスゲートを介して
接続した構成からなる。真空容器６０１内のカソード電
極６０３および真空容器６０２内のカソード電極６０４
の各構造は、上述したカソード電極構造とした。図７に
示す製造装置を用い、表１−１に示す作製条件で、下部
電極上に、ｎ型層、ｉ型層およびｐ型層を、以下に示す
ような作製手順により連続的に形成し、シングル型光起
電力素子（素子−実１と呼ぶ）を作製した。
（１）まず、基板送り出し機構を有する真空容器３０１
に、帯状部材１０１が巻きつけられたボビン３０３をセ
ットした。帯状部材１０１としては、十分に脱脂、洗浄
を行い、下部電極として、スパッタリング法により、銀
薄膜を１００ｎｍ、ＺｎＯ薄膜を１μｍ蒸着してあるＳ
ＵＳ４３０ＢＡ製の帯状部材（幅１２０ｍｍ×長さ２０
０ｍ×厚さ０．１３ｍｍ）を用いた。
（２）帯状部材１０１をガスゲート、各非単結晶層作製
用真空容器を介して、帯状部材巻き取り機構を有する真
空容器３０２まで通し、たるみのない程度に張力調整を
行った。
（３）各真空容器３０１、６０１、１００、６０２、３
０２を不図示の真空ポンプで真空引きした。
（４）各ガスゲー卜に、ゲートガス導入管１３１ｎ、１
３１、１３２、１３１ｐから、ゲートガスとしてＨ2を
各々７００ｓｃｃｍ流し、ランプヒータ１２４ｎ、１２
４、１２４ｐにより、帯状部材１０１を、各々３５０
℃、３５０℃、２５０℃に加熱した。
（５）ガス導入管６０５より、ＳｉＨ4ガスを４０ｓｃ
ｃｍ、ＰＨ3ガス（２％Ｈ2希釈品）を５０ｓｃｃｍ、Ｈ
2ガスを２００ｓｃｃｍ、ガス導入管１０４ａ、１０４
ｂ、１０４ｃより、ＳｉＨ4ガスを各１００ｓｃｃｍ、
Ｈ2ガスを各５００ｓｃｃｍ、ガス導入管６０６より、
ＳｉＨ4ガスを１０ｓｃｃｍ、ＢＦ3ガス（２％Ｈ2希釈
品）を１００ｓｃｃｍ、Ｈ2ガスを４００ｓｃｃｍ導入
した。
（６）真空容器３０１内の圧力が、圧力計３１４で１．
０Ｔｏｒｒになるようにコンダクタンスバルブ３０７で
調整した。真空容器６０１内の圧力が、不図示の圧力計
で１．５Ｔｏｒｒになるように不図示のコンダクタンス
バルブで調整した。真空容器１００内の圧力が、不図示
の圧力計で１．８Ｔｏｒｒになるように不図示のコンダ
クタンスバルブで調整した。真空容器６０２内の圧力
が、不図示の圧力計で１．６Ｔｏｒｒになるように不図
示のコンダクタンスバルブで調整した。真空容器３０２
内の圧力が、圧力計３１５で１．０Ｔｏｒｒになるよう
にコンダクタンスバルブ３０８で調整した。
（７）工程（６）に示した圧力調整の後、カソード電極
６０３には５００ＷのＲＦ電力を、カソード電極１０７
には２００ＷのＲＦ電力を、カソード電極６０４には３
５０ＷのＲＦ電力を、それぞれ導入した。
（８）帯状部材１０１を図中の矢印の方向に搬送させ、
帯状部材上に第ｌの導電型層、ｉ型層および第２の導電
型層を、順次作製した。
（９）工程（８）で作製した第２の導電型層の上に、透
明電極として、ＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2）を真空蒸
着にて８０ｎｍ蒸着した後、さらに集電電極として、Ａ
ｌを真空蒸着にて２μｍ蒸着し、光起電力素子（素子−
実１と呼ぶ）の作製を終えた。
表１−１には、本例に係る光起電力素子の作製条件を示
した。In the following examples, a photovoltaic device was formed by using the semiconductor thin film and the photovoltaic device manufacturing apparatus according to the present invention, and various characteristics of the obtained photovoltaic device were evaluated. However, the present invention is not limited to these examples. Example 1 In this example, a single cell type photovoltaic element shown in FIG. 8 was produced using a continuous plasma CVD apparatus adopting the roll-to-roll method shown in FIG. did. At that time, the shape of the cathode electrode of the vacuum container for producing the i-type layer was the shape shown in FIG. As the n-type layer forming container and the i-type layer forming container, a forming container having a parallel plate type RF electrode was used. The manufacturing apparatus of FIG. 7 has vacuum containers 301 and 302, n for feeding and winding the strip-shaped member 101.
Vacuum container for forming type layer 601, i-type layer forming vacuum container 10
0, p-type layer forming vacuum container 602 is connected via a gas gate. Cathode electrode 603 in vacuum container 601 and cathode electrode 604 in vacuum container 602
Each of the structures was the cathode electrode structure described above. Using the manufacturing apparatus shown in FIG. 7, the n-type layer, the i-type layer, and the p-type layer were continuously formed on the lower electrode under the manufacturing conditions shown in Table 1-1 by the following manufacturing procedure. , And a single type photovoltaic element (element-exact 1) was produced. (1) First, a vacuum container 301 having a substrate delivery mechanism
The bobbin 303 around which the belt-shaped member 101 was wound was set in the. The strip-shaped member 101 is sufficiently degreased and washed, and a silver thin film having a thickness of 100 nm and a ZnO thin film having a thickness of 1 μm are deposited as a lower electrode by a sputtering method.
Band-shaped member made of US430BA (width 120 mm x length 20
0 m × thickness 0.13 mm) was used. (2) The strip-shaped member 101 was passed through the gas gate and each non-single crystal layer forming vacuum container to the vacuum container 302 having the strip-shaped member winding mechanism, and the tension was adjusted so that there was no slack. (3) Each vacuum container 301, 601, 100, 602, 3
02 was evacuated by a vacuum pump (not shown). (4) Each gas gate has a gate gas introduction pipe 131n, 1
700 sccm of H 2 is supplied as a gate gas from each of 31, 132, 131p, and lamp heaters 124n, 12
The belt-shaped member 101 is
Heated to ℃, 350 ℃, 250 ℃. (5) 40 sc of SiH 4 gas from the gas introduction pipe 605
cm, PH 3 gas (2% H 2 diluted product) 50 sccm, H
2 gas at 200 sccm, gas introduction pipes 104a, 104
b, 104c, 100 sccm each of SiH 4 gas,
H 2 gas of 500 sccm each from the gas introduction pipe 606,
SiH 4 gas was introduced at 10 sccm, BF 3 gas (2% H 2 diluted product) was introduced at 100 sccm, and H 2 gas was introduced at 400 sccm. (6) The pressure inside the vacuum container 301 is 1.
The conductance valve 307 was adjusted so as to be 0 Torr. The pressure inside the vacuum container 601 was adjusted by a conductance valve (not shown) so that the pressure was 1.5 Torr with a pressure gauge (not shown). The pressure inside the vacuum container 100 was adjusted with a conductance valve (not shown) so that the pressure was 1.8 Torr with a pressure gauge (not shown). The pressure inside the vacuum container 602 was adjusted by a conductance valve (not shown) so that the pressure was 1.6 Torr with a pressure gauge (not shown). Vacuum container 302
The internal pressure was adjusted by the conductance valve 308 so as to be 1.0 Torr with the pressure gauge 315. (7) After the pressure adjustment shown in step (6), RF power of 500 W is applied to the cathode electrode 603.
RF power of 200 W to the cathode electrode 604 to 3
RF power of 50 W was introduced in each case. (8) The belt-shaped member 101 is conveyed in the direction of the arrow in the figure,
The 1st conductivity type layer, the i-type layer, and the 2nd conductivity type layer were produced one by one on the strip-shaped member. (9) ITO (In 2 O 3 + SnO 2 ) was deposited as a transparent electrode on the second conductive type layer produced in the step (8) by vacuum deposition to a thickness of 80 nm.
1 μm was vacuum-deposited to a thickness of 2 μm and a photovoltaic element (element-
The production of (Act 1) was completed. Table 1-1 shows the production conditions of the photovoltaic element according to the present example.
【００１７】[0017]
【表１−１】
（比較例１）本例では、ｐ型層を形成する真空容器のカ
ソード電極の形状を図４（ａ）に示したカソード電極構
造とした点が実施例１と異なる。このカソード電極構造
では、導電性帯状部材及びアノード電極の表面積の和に
対するカソード電極の表面積の比率を約２．５倍とし
た。但し、光起電力素子の作製条件は、実施例１と同じ
条件（表１−１）とした。他の点は実施例１と同様とし
て、シングルセル型光起電力素子（素子−比１と呼ぶ）
を作製した。以下では、実施例１及び比較例１で作製し
た光起電力素子、すなわち（素子−実１）と（素子−比
１）に対して、特性均一性、欠陥密度及び光劣化の評価
を行なった結果について述べる。特性均一性とは、実施
例１及び比較例１で作製した帯状部材上の光起電力素
子、すなわち（素子−実１）と（素子−比１）を、１０
ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１０
０ｍＷ／ｃｍ2）光照射下に設置し、光電変換効率を測
定し、その光電変換効率のバラツキを評価した結果であ
る。比較例１の光起電力素子（素子−比１）のバラツキ
を基準１．００として、実施例１の光起電力素子（素子
−実１）のバラツキを示した。また、それぞれの開放電
圧について（素子−比１）を基準１．００として、（素
子−実１）の値を示した。欠陥密度とは、実施例１及び
比較例１で作製した帯状部材上の光起電力素子、すなわ
ち（素子−実１）と（素子−比ｌ）、の中央部５ｍの範
囲を、５ｃｍ角の面積１００個切出し、逆方向電流を測
定することにより、各光起電力素子の欠陥の有無を検出
して、欠陥密度を評価した結果である。比較例１の光起
電力素子（素子−比１）の欠陥密度を基準１．００とし
て、実施例１の光起電力素子（素子−実１）の欠陥密度
を示した。光劣化特性とは、実施例１及び比較例１で作
製した帯状部材上の光起電力素子、すなわち（素子−実
１）と（素子−比１）、の中央部５ｍの範囲を、５ｃｍ
角の面積１００個切出し、ＡＭ−１．５（１００ｍＷ／
ｃｍ2）光照射下に設置し、１００００時間放置し、光
電変換効率を測定して、その光電変換効率の低下率を評
価した結果である。比較例１の光起電力素子（素子−比
１）の低下率を基準１．００として、実施例１の光起電
力素子（素子−実１）の低下率を示した。表１−２は、
実施例１及び比較例１で作製した光起電力素子、すなわ
ち（素子−実１）と（素子−比１）に対して、上述した
光電変換効率のバラツキ、欠陥密度、及び光劣化率、開
放電圧を調べた結果である。[Table 1-1] (Comparative Example 1) This example differs from Example 1 in that the cathode electrode of the vacuum container for forming the p-type layer has the cathode electrode structure shown in FIG. 4 (a). In this cathode electrode structure, the ratio of the surface area of the cathode electrode to the sum of the surface areas of the conductive strip member and the anode electrode was about 2.5 times. However, the manufacturing conditions of the photovoltaic element were the same as those in Example 1 (Table 1-1). The other points are the same as in Example 1, and a single cell type photovoltaic element (element-ratio 1)
Was produced. In the following, with respect to the photovoltaic elements manufactured in Example 1 and Comparative Example 1, that is, (element-actual 1) and (element-ratio 1), the uniformity of characteristics, the defect density and the photodegradation were evaluated. The results will be described. The property uniformity means that the photovoltaic elements on the strip-shaped member produced in Example 1 and Comparative Example 1, that is, (element-actual 1) and (element-ratio 1) are 10
Cut out every 5 m in an area of 5 cm square and AM-1.5 (10
It is the result of evaluating the variation of the photoelectric conversion efficiency by measuring the photoelectric conversion efficiency by setting the photoelectric conversion element under the irradiation of 0 mW / cm 2 ). The variation of the photovoltaic element of Example 1 (element-actual 1) is shown with the variation of the photovoltaic element of Comparative Example 1 (element-ratio 1) as the reference 1.00. Moreover, the value of (element-actual 1) was shown on the basis of 1.00 (element-ratio 1) for each open circuit voltage. The defect density means that the photovoltaic element on the belt-shaped member manufactured in Example 1 and Comparative Example 1, that is, (element-actual 1) and (element-ratio 1), has a central area of 5 m and is 5 cm square. This is the result of evaluating the defect density by cutting out 100 areas and measuring the reverse current to detect the presence or absence of defects in each photovoltaic element. The defect density of the photovoltaic element of Example 1 (element-actual 1) was shown with the defect density of the photovoltaic element of Comparative Example 1 (element-ratio 1) as the reference. The photo-degradation characteristic means that the photovoltaic element on the belt-shaped member manufactured in Example 1 and Comparative Example 1, that is, (element-actual 1) and (element-ratio 1), has a central portion of 5 m in a range of 5 cm.
Cut out 100 corner areas, AM-1.5 (100 mW /
cm 2) was placed under light irradiation, and left 10,000 hours, to measure the photoelectric conversion efficiency is a result of evaluating the degradation rate of the photoelectric conversion efficiency. The reduction rate of the photovoltaic element of Example 1 (element-actual 1) was shown with the reduction rate of the photovoltaic element of Comparative Example 1 (element-ratio 1) as the reference. Table 1-2 shows
With respect to the photovoltaic elements manufactured in Example 1 and Comparative Example 1, that is, (element-actual 1) and (element-ratio 1), the above-mentioned variation in photoelectric conversion efficiency, defect density, and photodegradation rate, openness This is the result of examining the voltage.
【００１８】[0018]
【表１−２】
表１−２から、比較例１の光起電力素子（素子−比１）
に対して、実施例１の光起電力素子（素子−実１）は、
変換効率のバラツキ、欠陥密度、光劣化率、及び開放電
圧において優れており、本発明の作製方法により形成し
た光起電力素子は、優れた特性を有することが分かっ
た。[Table 1-2] From Table 1-2, the photovoltaic element of Comparative Example 1 (element-ratio 1)
On the other hand, the photovoltaic device of Example 1 (device-actual 1) is
It was found that the photovoltaic element formed by the manufacturing method of the present invention has excellent characteristics because it is excellent in the variation of conversion efficiency, defect density, photodegradation rate, and open circuit voltage.
【００１９】［実施例２］本例では、ｐ型層を作製する
真空容器のカソード電極の形状を、図４（ｃ）に示した
しきり状とした点が実施例１と異なる。同図で、下流域
のしきり状電極の通気孔面積は大きくし、表面積が小さ
くなる構造とした。この表面積は中流域の約０．８倍で
ある。このカソード電極構造では、導電性帯状部材及び
アノード電極の表面積の和に対するカソード電極の表面
積の比率を約２．４倍とした。また、光起電力素子の作
製条件は、表１−１とした。他の点は実施例１と同様と
して、シングル型光起電力素子（素子−実２と呼ぶ）を
作製した。実施例２及び比較例１で作製した光起電力素
子、すなわち（素子−実２）と（素子−比１）に対し
て、実施例１と同様に、特性均一性、欠陥密度及び光劣
化、開放電圧の評価を行なった。その結果を、表２に示
した。[Embodiment 2] This embodiment is different from Embodiment 1 in that the cathode electrode of the vacuum container for forming the p-type layer has the edge shape shown in FIG. 4 (c). In the figure, the ventilation hole area of the threshold electrode in the downstream region is made large and the surface area is made small. This surface area is about 0.8 times that of the midstream region. In this cathode electrode structure, the ratio of the surface area of the cathode electrode to the sum of the surface areas of the conductive strip member and the anode electrode was set to about 2.4 times. The manufacturing conditions of the photovoltaic element are shown in Table 1-1. A single photovoltaic element (element-actual 2) was produced in the same manner as in Example 1 except for the above points. With respect to the photovoltaic elements manufactured in Example 2 and Comparative Example 1, that is, (Element-Execution 2) and (Element-Ratio 1), as in Example 1, uniformity of characteristics, defect density and photodegradation, The open circuit voltage was evaluated. The results are shown in Table 2.
【００２０】[0020]
【表２】
表２から、比較例１の光起電力素子（素子−比１）に対
して、実施例２の光起電力素子（素子−実２）は、変換
効率のバラツキ、欠陥密度、及び、光劣化率、開放電圧
のいずれも優れていることが分かった。[Table 2] From Table 2, in comparison with the photovoltaic element of Comparative Example 1 (element-ratio 1), the photovoltaic element of Example 2 (element-actual 2) has variations in conversion efficiency, defect density, and photodegradation. It was found that both the rate and the open circuit voltage were excellent.
【００２１】［実施例３］本例では、ｐ型層を作製する
真空容器のカソード電極の形状を、図５（ｅ）に示した
仕切り板形状とした点が実施例１と異なる。また、光起
電力素子の作製条件は、表３−１とした。なお、ｎ型層
形成容器およびｐ型層形成容器としては、平行平板型の
ＲＦ電極を有する形成容器を用いた。他の点は実施例１
と同様として、シングル型光起電力素子（素子−実３と
呼ぶ）を作製した。[Embodiment 3] This embodiment differs from Embodiment 1 in that the cathode electrode of the vacuum container for forming the p-type layer has the partition plate shape shown in FIG. 5 (e). In addition, the manufacturing conditions of the photovoltaic element are shown in Table 3-1. As the n-type layer forming container and the p-type layer forming container, a forming container having a parallel plate type RF electrode was used. Other points are Example 1
In the same manner as in (1), a single photovoltaic element (element-exact 3) was produced.
【００２２】（比較例２）ｐ型層を作製するカソード電
極形状を図５（ｄ）に示したしきり状電極とし、アノー
ド電極の表面積の和に対するカソード電極の表面積の比
率を約２．６倍とした。作製条件は表３−１とし光起電
力素子を作製した。(Comparative Example 2) The shape of the cathode electrode for forming the p-type layer was the electrode having the slit shape shown in FIG. 5 (d), and the ratio of the surface area of the cathode electrode to the total surface area of the anode electrode was about 2.6 times. And The production conditions are shown in Table 3-1 and the photovoltaic element was produced.
【００２３】[0023]
【表３−１】
実施例３及び比較例２で作製した光起電力素子、すなわ
ち（素子−実３）と（素子−比２）に対して、実施例１
と同様に、特性均一性、欠陥密度及び光劣化、開放電圧
の評価を行なった。その結果を、表３−２に示した。[Table 3-1] Example 1 is compared with the photovoltaic elements produced in Example 3 and Comparative Example 2, that is, (Element-Execution 3) and (Element-Ratio 2).
In the same manner as the above, uniformity of characteristics, defect density, photodegradation, and open circuit voltage were evaluated. The results are shown in Table 3-2.
【００２４】[0024]
【表３−２】
表３−２から、比較例２の光起電力素子（素子−比２）
に対して、実施例３の光起電力素子（素子−実３）は、
変換効率のバラツキ、欠陥密度、及び、光劣化率、開放
電圧のいずれも優れていることが分かった。[Table 3-2] From Table 3-2, the photovoltaic element of Comparative Example 2 (element-ratio 2)
On the other hand, the photovoltaic element of Example 3 (element-actual 3) is
It was found that variations in conversion efficiency, defect density, photodegradation rate, and open circuit voltage were all excellent.
【００２５】［実施例４］本例では、ｐ型層を作製する
真空容器のカソード電極の形状を、図５（ｆ）に示した
しきり状とした点が実施例３と異なる。また、光起電力
素子の作製条件は、表３−１とした。なお、ｎ型層形成
容器およびｉ型層形成容器としては、平行平板型のＲＦ
電極を有する形成容器を用いた。他の点は実施例３と同
様として、シングル型光起電力素子（素子−実４と呼
ぶ）を作製した。実施例４及び比較例２で作製した光起
電力素子、すなわち（素子−実４）と（素子−比２）に
対して、実施例１と同様に、特性均一性、欠陥密度及び
光劣化、開放電圧の評価を行なった。その結果を、表４
に示した。[Embodiment 4] This embodiment is different from Embodiment 3 in that the cathode electrode of the vacuum container for forming the p-type layer has the shape shown in FIG. 5 (f). In addition, the manufacturing conditions of the photovoltaic element are shown in Table 3-1. The n-type layer forming container and the i-type layer forming container are parallel plate type RF.
A forming container with electrodes was used. A single type photovoltaic element (element-actual 4) was produced in the same manner as in Example 3 except for the above points. With respect to the photovoltaic elements manufactured in Example 4 and Comparative Example 2, that is, (Element-Execution 4) and (Element-Ratio 2), the property uniformity, the defect density, and the photodegradation were the same as in Example 1. The open circuit voltage was evaluated. The results are shown in Table 4.
It was shown to.
【００２６】[0026]
【表４】
表４から、比較例２の光起電力素子（素子−比２）に対
して、実施例４の光起電力素子（素子−実４）は、変換
効率のバラツキ、欠陥密度、及び、光劣化率、開放電圧
のいずれも優れていることが分かった。[Table 4] From Table 4, in comparison with the photovoltaic element of Comparative Example 2 (element-ratio 2), the photovoltaic element of Example 4 (element-actual 4) has variations in conversion efficiency, defect density, and photodegradation. It was found that both the rate and the open circuit voltage were excellent.
【００２７】［実施例５］本例では、ｐ型層を作製する
真空容器のカソード電極の形状を、図６（ａ）、（ｂ）
に示したしきり状とした点が実施例１と異なる。また、
光起電力素子の作製条件は、表１−１とした。他の点は
実施例１と同様として、シングル型光起電力素子（素子
−実５と呼ぶ）を作製した。実施例５及び比較例１で作
製した光起電力素子、すなわち（素子−実５）と（素子
−比１）に対して、実施例１と同様に、特性均一性、欠
陥密度及び光劣化率、開放電圧の評価を行なった。その
結果を、表５に示した。[Embodiment 5] In this embodiment, the shape of the cathode electrode of the vacuum container for forming the p-type layer is shown in FIGS. 6 (a) and 6 (b).
The difference from Example 1 is the pointed shape shown in FIG. Also,
The manufacturing conditions of the photovoltaic element are shown in Table 1-1. A single type photovoltaic element (element-actual 5) was produced in the same manner as in Example 1 except for the above points. With respect to the photovoltaic elements manufactured in Example 5 and Comparative Example 1, that is, (Element-Executive 5) and (Element-Ratio 1), the property uniformity, the defect density, and the photodegradation rate were the same as in Example 1. The open circuit voltage was evaluated. The results are shown in Table 5.
【００２８】[0028]
【表５】
表５から、比較例１の光起電力素子（素子−比ｌ）に対
して、実施例５の光起電力素子（素子−実５）は、変換
効率のバラツキ、欠陥密度、及び、光劣化率、開放電圧
のいずれも優れていることが分かった。[Table 5] From Table 5, the photovoltaic element of Example 5 (element-actual 5) is different from the photovoltaic element of Comparative Example 1 (element-ratio 1) in conversion efficiency variation, defect density, and photodegradation. It was found that both the rate and the open circuit voltage were excellent.
【００２９】［実施例６］本例では、図７に示したロー
ル・ツー・ロール（Ｒｏｌｌ ｔｏ Ｒｏｌｌ）方式を
採用した連続プラズマＣＶＤ装置において、各作製用真
空容器を増設した装置を用い、図９に示したトリプルセ
ル型の光起電力素子を作製した。その際、各ｐ型層を作
製する真空容器のカソード電極の形状は、図４（ｂ）に
示したしきり状とした。このカソード電極構造では、導
電性帯状部材及びアノード電極の表面積の和に対するカ
ソード電極の表面積の比率を２．９倍とした。なお、第
１のｎ及びｉ型層形成容器および第２のｎ及びｉ型層形
成容器としては、平行平板型のＲＦ電極を有する形成容
器を用いた。図７の製造装置において、不図示ではある
が、第１のｎ型層作製用真空容器６０１、ｉ型層作製用
真空容器１００及び第２のｎ型層作製用真空容器６０２
をガスゲートを介して接続した装置をワンセットとし
て、これをさらに２セット増設し、計３セット繰り返し
て直列に配置した構成の装置を用いた。しかもその中
で、全ての第１、２及び３のｐ型層形成容器に、上述し
た形成容器を設置し、トリプル型光起電力素子を製作し
た。このような装置（不図示）を用い、表６に示す作製
条件で、下部電極上に、第１のｎ型層、第１のｉ型層、
第１のｐ型層、第２のｎ型層、第２のｉ型層、第２のｐ
型層、第３のｎ型層、第３のｉ型層、第３のｐ型層を順
次積み重ねて堆積し、実施例１と同様の作製手順によっ
て、トリプル型光起電力素子（素子−実６）を連続的に
作製した。表６には、本例に係る光起電力素子の作製条
件を示した。[Embodiment 6] In this embodiment, a continuous plasma CVD apparatus adopting the roll-to-roll system shown in FIG. The triple cell type photovoltaic element shown in FIG. 9 was produced. At that time, the shape of the cathode electrode of the vacuum container for producing each p-type layer was the threshold shape shown in FIG. In this cathode electrode structure, the ratio of the surface area of the cathode electrode to the sum of the surface areas of the conductive strip member and the anode electrode was 2.9 times. As the first n- and i-type layer forming container and the second n- and i-type layer forming container, forming containers having parallel plate type RF electrodes were used. In the manufacturing apparatus of FIG. 7, although not shown, a first n-type layer forming vacuum container 601, an i-type layer forming vacuum container 100, and a second n-type layer forming vacuum container 602.
One set of devices connected to each other via a gas gate was used as an additional set, and two sets were further added, and a set of devices in which a total of three sets were repeatedly arranged in series was used. Moreover, among them, all the first, second and third p-type layer forming containers were provided with the above-mentioned forming containers to fabricate a triple photovoltaic element. Using such a device (not shown), under the manufacturing conditions shown in Table 6, the first n-type layer, the first i-type layer, and
First p-type layer, second n-type layer, second i-type layer, second p-type layer
Layer, the third n-type layer, the third i-type layer, and the third p-type layer are sequentially stacked and deposited, and the triple photovoltaic element (element-actual 6) was continuously prepared. Table 6 shows the manufacturing conditions of the photovoltaic element according to this example.
【００３０】[0030]
【表６】
（比較例３）本例では、各ｐ型層を形成する真空容器の
カソード電極のしきり状電極を図４（ａ）の構造に示し
たカソード電極構造とした点が実施例１と異なる。但
し、光起電力素子の作製条件は、実施例６と同じ条件
（表６）とした。他の点は実施例６と同様として、トリ
プルセル型光起電力素子（素子−比３と呼ぶ）を作製し
た。実施例６及び比較例３で作製した光起電力素子、す
なわち（素子−実６）と（素子−比３）に対して、実施
例１と同様に、特性均一性、欠陥密度及び光劣化、開放
電圧の評価を行なった。その結果を、表７に示した。[Table 6] Comparative Example 3 This example is different from Example 1 in that the cathode-shaped electrode of the cathode electrode of the vacuum container forming each p-type layer has the cathode electrode structure shown in the structure of FIG. However, the manufacturing conditions of the photovoltaic element were the same as those in Example 6 (Table 6). A triple cell photovoltaic element (element-ratio 3) was produced in the same manner as in Example 6 except for the above points. With respect to the photovoltaic elements manufactured in Example 6 and Comparative Example 3, that is, (Element-Execution 6) and (Element-Ratio 3), the property uniformity, the defect density, and the photodegradation were the same as in Example 1. The open circuit voltage was evaluated. The results are shown in Table 7.
【００３１】[0031]
【表７】
表７から、比較例３の光起電力素子（素子−比３）に対
して、実施例６の光起電力素子（素子−実６）は、変換
効率のバラツキ、欠陥密度、及び、光劣化率、開放電圧
のいずれも優れており、本発明の作製装置により、優れ
た特性を有するトリプル型光起電力素子がえられること
が分かった。[Table 7] From Table 7, in comparison with the photovoltaic device of Comparative Example 3 (device-ratio 3), the photovoltaic device of Example 6 (device-actual 6) has variations in conversion efficiency, defect density, and photodegradation. It was found that the triple type photovoltaic element having excellent characteristics was obtained by using the manufacturing apparatus of the present invention because both the rate and the open circuit voltage are excellent.
【００３２】[0032]
【発明の効果】本発明によれば、以上のようにカソード
電極の一部に、前記帯状部材と平行に配された平板電極
上にしきり状電極を形成することによって、該カソード
電極のプラズマに接する電極面積の総和を、プラズマに
接する接地電位にある前記帯状部材およびアノード電極
の表面積の総和よりも大きくなるように構成し、該しき
り状電極の先端部と前記帯状部材との最近接距離が一定
となるように高さを揃えると共に、該しきり状電極に材
料ガスの通過する通気孔を設け、該通気孔の総面積の大
きさを材料ガスの流れの方向に段階的、あるいは、連続
的に変化させた構成により、大面積にわたって、高品質
で優れた均一性を有し、欠陥が少なく、高いスループッ
トで大量に再現良く生産することが可能な、光起電力素
子等の薄膜半導体の作製装置及び作製方法を実現するこ
とができる。As described above, according to the present invention, by forming a cut-off electrode on a flat plate electrode arranged in parallel with the strip-shaped member at a part of the cathode electrode, plasma of the cathode electrode can be obtained. The sum of the contacting electrode areas is configured to be larger than the sum of the surface areas of the strip-shaped member and the anode electrode that are in contact with plasma at the ground potential, and the closest distance between the tip of the slit-shaped electrode and the strip-shaped member is The heights are made uniform so that the slit-shaped electrode is provided with a vent hole through which the material gas passes, and the total area of the vent hole is stepwise or continuous in the direction of the material gas flow. Thin film semiconductors such as photovoltaic devices that have high quality and excellent uniformity over a large area, have few defects, and can be mass-produced with high throughput in a reproducible manner. Producing device and a manufacturing method can be realized.
【図１】本発明に係るカソード電極を用いた薄膜半導体
の作製装置の模式的な断面図であり、作製装置における
放電空間の一例を説明するために用いた概念的模式図で
ある。FIG. 1 is a schematic cross-sectional view of a thin-film semiconductor manufacturing apparatus using a cathode electrode according to the present invention, which is a conceptual schematic diagram used for explaining an example of a discharge space in the manufacturing apparatus.
【図２】従来のカソード電極の成膜装置で得られる堆積
膜の組成プロファイルである。FIG. 2 is a composition profile of a deposited film obtained by a conventional cathode electrode forming apparatus.
【図３】本発明に係るカソード電極の成膜装置で得られ
る堆積膜の組成プロファイルである。FIG. 3 is a composition profile of a deposited film obtained by a cathode electrode film forming apparatus according to the present invention.
【図４】（ａ）、（ｂ）、（ｃ）は本発明のカソード電
極の一例を説明するために用いた概念的模式図である。4 (a), (b), and (c) are conceptual schematic diagrams used for explaining an example of the cathode electrode of the present invention.
【図５】（ｄ）、（ｅ）、（ｆ）は本発明のカソード電
極の一例を説明するために用いた概念的模式図である。5 (d), (e), and (f) are conceptual schematic diagrams used for explaining an example of the cathode electrode of the present invention.
【図６】本発明のカソード電極の一例を説明するために
用いた概念的模式図である。FIG. 6 is a conceptual schematic diagram used for explaining an example of a cathode electrode of the present invention.
【図７】本発明に係る薄膜半導体の作製装置を用いた、
光起電力素子の作製装置の模式的な断面図である。FIG. 7 is a schematic view of a thin film semiconductor manufacturing apparatus according to the present invention
It is a typical sectional view of a manufacturing device of a photovoltaic element.
【図８】本発明に係るシングルセル型の光起電力素子の
概念的な断面図である。FIG. 8 is a conceptual cross-sectional view of a single cell type photovoltaic element according to the present invention.
【図９】本発明に係るトリプルセル型の光起電力素子の
概念的な断面図である。FIG. 9 is a conceptual cross-sectional view of a triple cell type photovoltaic device according to the present invention.
１００：真空容器
１０１：帯状部材
１０３ａ、１０３ｂ、１０３ｃ：加熱ヒーター
１０４ａ、１０４ｂ、１０４ｃ：ガス導入管
１０７：カソード電極
１２４ｎ、１２４、１２４ｐ：ランプヒーター
１２９ｎ、１２９、１２９ｐ、１３０：ガスゲート
１３１ｎ、１３１、１３１ｐ、１３２：ガスゲート導入
管
３０１、３０２：真空容器
３０３、３０４：ボビン
３０５、３０６：アイドリングローラ
３０７、３０８：コンダクタンスバルブ
３１０、３１１：排気管
３１４、３１５：圧力計
５１３：排気管
６０１、６０２：真空容器
６０３、６０４：カソード電極
６０５、６０６：ガス導入管
６０７、６０８：排気管
１０００：導電性帯状部材
１００１：真空容器
１００２：カソード電極
１００３：しきり状電極
１００４：アノード電極
１００５：ランプヒーター
１００６：排気口
１００７：ガス導入管
１００８：ガスゲート
１００９：絶縁ガイシ
１０１０：高周波発振器
４００１：ＳＵＳ基板
４００２：Ａｇ薄膜
４００３：ＺｎＯ薄膜
４００４：第１の導電型層
４００５：ｉ型層
４００６：第２の導電型層
４００７：ＩＴＯ
４００８：集電電極
５００１：ＳＵＳ基板
５００２：Ａｇ薄膜
５００３：ＺｎＯ薄膜
５００４：第１のｎ型層
５００５：第１のｉ型層
５００６：第１のｐ型層
５００７：第２のｎ型層
５００８：第２のｉ型層
５００９：第２のｐ型層
５０１０：第３のｎ型層
５０１１：第３のｉ型層
５０１２：第３のｐ型層
５０１３：ＩＴＯ
５０１４：集電電極100: vacuum container 101: belt-shaped members 103a, 103b, 103c: heaters 104a, 104b, 104c: gas introduction tube 107: cathode electrodes 124n, 124, 124p: lamp heaters 129n, 129, 129p, 130: gas gates 131n, 131, 131p, 132: Gas gate introduction pipes 301, 302: Vacuum containers 303, 304: Bobbins 305, 306: Idling rollers 307, 308: Conductance valves 310, 311: Exhaust pipes 314, 315: Pressure gauge 513: Exhaust pipes 601, 602: Vacuum containers 603 and 604: Cathode electrodes 605 and 606: Gas introduction pipes 607 and 608: Exhaust pipe 1000: Conductive strip member 1001: Vacuum container 1002: Cathode electrode 1003: Edge electrode 1004: Anode electrode 1005: Pump heater 1006: Exhaust port 1007: Gas inlet pipe 1008: Gas gate 1009: Insulation insulator 1010: High frequency oscillator 4001: SUS substrate 4002: Ag thin film 4003: ZnO thin film 4004: First conductivity type layer 4005: i type layer 4006: first Second conductivity type layer 4007: ITO 4008: Current collecting electrode 5001: SUS substrate 5002: Ag thin film 5003: ZnO thin film 5004: First n-type layer 5005: First i-type layer 5006: First p-type layer 5007 : Second n-type layer 5008: second i-type layer 5009: second p-type layer 5010: third n-type layer 5011: third i-type layer 5012: third p-type layer 5013: ITO 5014: collector electrode
───────────────────────────────────────────────────── フロントページの続き (72)発明者 幸田 勇蔵 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 矢島 孝博 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 澤山 忠志 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 金井 正博 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 平７−316824（ＪＰ，Ａ) 特開 平９−199431（ＪＰ，Ａ) 特開 平９−230616（ＪＰ，Ａ) 特開 昭62−60874（ＪＰ，Ａ) 特開 平６−84837（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205 C23C 16/50 H01L 31/04 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yuzo Koda 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Takahiro Yajima 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Incorporated (72) Inventor Tadashi Sawayama 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Masahiro Kanai 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. ( 56) References JP-A-7-316824 (JP, A) JP-A-9-199431 (JP, A) JP-A-9-230616 (JP, A) JP-A-62-60874 (JP, A) JP Flat 6-84837 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/205 C23C 16/50 H01L 31/04
Claims (8)
放電によって分解し、帯状部材上に薄膜半導体を形成す
る薄膜半導体の作製装置において、前記高周波電力の印
加電極であるカソード電極の一部に、前記帯状部材と平
行に配された平板電極上にしきり状電極を形成すること
によって、該カソード電極のプラズマに接する電極面積
の総和を、プラズマに接する接地電位にある前記帯状部
材およびアノード電極の表面積の総和よりも大きくなる
ように構成し、該しきり状電極の先端部と前記帯状部材
との最近接距離が一定となるように高さを揃えると共
に、該しきり状電極に材料ガスの通過する通気孔を設
け、該通気孔の総面積の大きさを材料ガスの流れの方向
に段階的、あるいは、連続的に変化させて構成したこと
を特徴とする薄膜半導体の作製装置。1. A thin-film semiconductor manufacturing apparatus for applying a high-frequency power to decompose a material gas by plasma discharge to form a thin-film semiconductor on a band-shaped member. By forming a strip-shaped electrode on a flat plate electrode arranged in parallel with the strip-shaped member, the total electrode area of the cathode electrode in contact with the plasma is calculated so that the strip-shaped member in contact with the plasma and the anode electrode are at a ground potential. It is configured to be larger than the total surface area, and the heights are aligned so that the closest distance between the tip end portion of the strip-shaped electrode and the strip-shaped member is constant, and the material gas passes through the strip-shaped electrode. A thin film semiconductor characterized in that it is provided with ventilation holes, and the size of the total area of the ventilation holes is changed stepwise or continuously in the flow direction of the material gas. Of the manufacturing apparatus.
に配置されている平板電極上の複数のフィン状もしくは
ブロック状の部材で構成されていることを特徴とする請
求項１に記載の薄膜半導体の作製装置。2. The strip-shaped electrode is constituted by a plurality of fin-shaped or block-shaped members on a flat plate electrode arranged in parallel with the strip-shaped member. Thin-film semiconductor manufacturing equipment.
面積は、前記材料ガスの流れの方向の上流側である材料
供給律速領域において小さく、下流側である材料枯渇領
域において大きく構成されていることを特徴とする請求
項１または請求項２に記載の薄膜半導体の作製装置。3. The total area of the vent holes provided in the threshold electrode is small in the material supply rate-determining region, which is the upstream side in the flow direction of the material gas, and large in the material-depleting region, which is the downstream side. The thin-film semiconductor manufacturing apparatus according to claim 1 or 2, wherein
ＣＶＤ装置を連続的に通過させ、プラズマＣＶＤ法によ
り該帯状部材上に複数の異なる薄膜半導体を積層形成す
る薄膜半導体の作製装置において、前記複数のプラズマ
ＣＶＤ装置の一部または全部が、請求項１〜請求項３の
いずれか１項に記載の薄膜半導体の作製装置で構成され
ていることを特徴とする薄膜半導体の作製装置。4. An apparatus for manufacturing a thin film semiconductor, wherein a strip-shaped member is continuously passed through a plurality of connected plasma CVD devices, and a plurality of different thin film semiconductors are laminated on the strip-shaped member by a plasma CVD method. A thin film semiconductor manufacturing apparatus, wherein a part or all of the plurality of plasma CVD apparatuses are configured by the thin film semiconductor manufacturing apparatus according to any one of claims 1 to 3.
ＣＶＤ装置を連続的に通過させ、プラズマＣＶＤ法によ
り該帯状部材上に少なくとも１組以上のｎ型、ｉ型、ｐ
型薄膜半導体層をこの順で積層形成する薄膜半導体の作
製装置において、少なくとも、前記ｐ型薄膜半導体層の
作製装置が請求項１〜請求項３のいずれか１項に記載の
薄膜半導体の作製装置で構成されていることを特徴とす
る薄膜半導体の作製装置。5. A strip-shaped member is continuously passed through a plurality of connected plasma CVD devices, and at least one set of n-type, i-type, and p-types are formed on the strip-shaped member by a plasma CVD method.
4. A thin-film semiconductor manufacturing apparatus for laminating type thin film semiconductor layers in this order, at least the p-type thin-film semiconductor layer manufacturing apparatus according to claim 1. An apparatus for manufacturing a thin film semiconductor, comprising:
ｉ、またはＳｉであると共にマイクロクリスタルである
ことを特徴とする請求項５に記載の薄膜半導体の作製装
置。6. The main component of the p-type thin film semiconductor layer is S.
The device for producing a thin film semiconductor according to claim 5, wherein the device is i or Si and is a microcrystal.
ＣＶＤ装置を連続的に通過させ、プラズマＣＶＤ法によ
り該帯状部材上に少なくとも１組以上のｎ型、ｉ型、ｐ
型薄膜半導体層をこの順で積層形成する薄膜半導体の作
製方法において、少なくとも、前記ｐ型薄膜半導体層の
形成に請求項１〜請求項３のいずれか１項に記載の薄膜
半導体の作製装置を用い、該ｐ型薄膜半導体層をＳｉＨ
4、ＣＨ4、ＢＦ3、および、Ｈ2の中から一部または全部
から選ばれた材料ガスによって、主成分がＳｉ、または
Ｓｉであるとともにマイクロクリスタルであるｐ型薄膜
半導体層を形成することを特徴とする薄膜半導体の作製
方法。7. A strip-shaped member is continuously passed through a plurality of connected plasma CVD devices, and at least one set of n-type, i-type, and p-types are formed on the strip-shaped member by a plasma CVD method.
In the method for producing a thin film semiconductor, in which a p-type thin film semiconductor layer is formed in this order, at least the p-type thin film semiconductor layer is formed by using the thin film semiconductor production apparatus according to any one of claims 1 to 3. Using the p-type thin film semiconductor layer as SiH
Forming a p-type thin film semiconductor layer whose main component is Si or Si and microcrystals by a material gas selected from a part or all of 4 , CH 4 , BF 3 , and H 2. A method for manufacturing a thin film semiconductor, comprising:
ｚの正弦波の供給電力によって作成されることを特徴と
する請求項７に記載の薄膜半導体の作製方法。8. The p-type thin film semiconductor layer is 13.56 MH
8. The method for manufacturing a thin film semiconductor according to claim 7, wherein the thin film semiconductor is manufactured by using a z-sine wave power supply.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31634997A JP3403039B2 (en) | 1997-10-31 | 1997-10-31 | Apparatus and method for manufacturing thin film semiconductor by plasma CVD method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31634997A JP3403039B2 (en) | 1997-10-31 | 1997-10-31 | Apparatus and method for manufacturing thin film semiconductor by plasma CVD method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11135441A JPH11135441A (en) | 1999-05-21 |
| JP3403039B2 true JP3403039B2 (en) | 2003-05-06 |
Family
ID=18076127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31634997A Expired - Fee Related JP3403039B2 (en) | 1997-10-31 | 1997-10-31 | Apparatus and method for manufacturing thin film semiconductor by plasma CVD method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3403039B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7166147B2 (en) * | 2018-11-14 | 2022-11-07 | 東京エレクトロン株式会社 | Plasma processing equipment |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6260874A (en) * | 1985-09-10 | 1987-03-17 | Matsushita Electric Ind Co Ltd | Plasma vapor growth device |
| JPH0684837A (en) * | 1992-09-04 | 1994-03-25 | Mitsubishi Electric Corp | Plasma treatment apparatus |
| JP3107971B2 (en) * | 1994-05-17 | 2000-11-13 | 株式会社半導体エネルギー研究所 | Gas phase reactor |
| JPH09199431A (en) * | 1996-01-17 | 1997-07-31 | Canon Inc | Method and device for formation of thin film |
| JP3673593B2 (en) * | 1996-02-26 | 2005-07-20 | キヤノン株式会社 | Non-single crystal semiconductor thin film forming apparatus and method |
-
1997
- 1997-10-31 JP JP31634997A patent/JP3403039B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11135441A (en) | 1999-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5468521A (en) | Method for forming a photoelectric deposited film | |
| EP0661760B1 (en) | Method and apparatus for forming deposited film | |
| US6159763A (en) | Method and device for forming semiconductor thin film, and method and device for forming photovoltaic element | |
| US5927994A (en) | Method for manufacturing thin film | |
| JP3437386B2 (en) | Photovoltaic element and manufacturing method thereof | |
| US20020016017A1 (en) | Process for producing a semiconductor device | |
| US6025039A (en) | Method for producing a photovoltaic cell | |
| JP3684013B2 (en) | Semiconductor thin film and photovoltaic device manufacturing apparatus | |
| JP3403039B2 (en) | Apparatus and method for manufacturing thin film semiconductor by plasma CVD method | |
| JP3403038B2 (en) | Apparatus and method for manufacturing thin film semiconductor by plasma CVD method | |
| JP3403001B2 (en) | Apparatus and method for manufacturing thin film semiconductor by plasma CVD method | |
| JP3679494B2 (en) | Non-single crystal semiconductor thin film forming apparatus and method | |
| JP3673593B2 (en) | Non-single crystal semiconductor thin film forming apparatus and method | |
| JP3690772B2 (en) | Photovoltaic element forming apparatus and forming method | |
| JP3554314B2 (en) | Deposition film formation method | |
| JPH0524976A (en) | Method for doping semiconductor and apparatus therefor | |
| JP3684012B2 (en) | Method for producing photovoltaic element | |
| JP2002009319A (en) | Deposition film-forming apparatus | |
| JP2001355073A (en) | Deposited film forming system | |
| JPH06184755A (en) | Method and device for forming deposition film | |
| JP3683999B2 (en) | Method and apparatus for forming non-single crystal semiconductor thin film | |
| JPH09283453A (en) | Apparatus and method for forming non-monocrystalline semiconductor thin film | |
| JP2000183383A (en) | Method and apparatus for forming deposited film | |
| JPH0536620A (en) | Semiconductor surface treatment method and equipment | |
| JPH0536619A (en) | Semiconductor surface treatment method and equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 11 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| LAPS | Cancellation because of no payment of annual fees |