JP3400911B2 - ゲートバイアス電圧生成回路 - Google Patents
ゲートバイアス電圧生成回路Info
- Publication number
- JP3400911B2 JP3400911B2 JP15819096A JP15819096A JP3400911B2 JP 3400911 B2 JP3400911 B2 JP 3400911B2 JP 15819096 A JP15819096 A JP 15819096A JP 15819096 A JP15819096 A JP 15819096A JP 3400911 B2 JP3400911 B2 JP 3400911B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bias voltage
- gate bias
- resonance
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Transceivers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ゲートバイアス電
圧生成回路に係わり、特に、信号増幅段を構成するＦＥ
Ｔ（電界効果トランジスタ）のゲートに印加する負のゲ
ートバイアス電圧を生成するゲートバイアス電圧生成回
路に関する。
圧生成回路に係わり、特に、信号増幅段を構成するＦＥ
Ｔ（電界効果トランジスタ）のゲートに印加する負のゲ
ートバイアス電圧を生成するゲートバイアス電圧生成回
路に関する。
【０００２】
【従来の技術】一般に、送信用増幅器等において、信号
増幅段にＦＥＴを用いている場合は、増幅度を調整する
ためにＦＥＴのゲートに加える負のゲートバイアス電圧
が必要になる。
増幅段にＦＥＴを用いている場合は、増幅度を調整する
ためにＦＥＴのゲートに加える負のゲートバイアス電圧
が必要になる。
【０００３】従来、この種のゲートバイアス電圧を発生
するゲートバイアス電圧生成回路として実開平１−１７
７６２５号公報に示されるゲートバイアス電圧生成回路
が知られている。
するゲートバイアス電圧生成回路として実開平１−１７
７６２５号公報に示されるゲートバイアス電圧生成回路
が知られている。
【０００４】実開平１−１７７６２５号公報に示される
ゲートバイアス電圧生成回路は、基準発振器で発生した
位相基準信号を増幅器で増幅した後、検波回路によって
整流し、整流によって得られた負のゲートバイアス電圧
を信号増幅段を構成するＦＥＴのゲートに加えているも
のである。
ゲートバイアス電圧生成回路は、基準発振器で発生した
位相基準信号を増幅器で増幅した後、検波回路によって
整流し、整流によって得られた負のゲートバイアス電圧
を信号増幅段を構成するＦＥＴのゲートに加えているも
のである。
【０００５】また、図５は、従来のゲートバイアス電圧
生成回路を含んだ送信機の主要な構成部分を示すブロッ
ク構成図であって、実開平１−１７７６２５号公報に示
されるようなゲートバイアス電圧生成回路を有している
ものである。
生成回路を含んだ送信機の主要な構成部分を示すブロッ
ク構成図であって、実開平１−１７７６２５号公報に示
されるようなゲートバイアス電圧生成回路を有している
ものである。
【０００６】図５に示されるように、送信機は、基準周
波数の位相基準信号を出力する基準発振器１と、位相基
準信号を増幅する増幅器２と、増幅された位相基準信号
が加えられ、搬送波信号を発生する搬送波発振器３と、
増幅された位相基準信号を整流し、負のゲートバイアス
電圧に変換する整流回路４と、変調信号と搬送波信号と
が入力され、かつ、信号増幅段を構成するＦＥＴに負の
ゲートバイアス電圧が印加される送信部５とを備えてい
る。そして、基準発振器１と増幅器２と整流回路４とに
より、ゲートバイアス電圧生成回路が構成される。
波数の位相基準信号を出力する基準発振器１と、位相基
準信号を増幅する増幅器２と、増幅された位相基準信号
が加えられ、搬送波信号を発生する搬送波発振器３と、
増幅された位相基準信号を整流し、負のゲートバイアス
電圧に変換する整流回路４と、変調信号と搬送波信号と
が入力され、かつ、信号増幅段を構成するＦＥＴに負の
ゲートバイアス電圧が印加される送信部５とを備えてい
る。そして、基準発振器１と増幅器２と整流回路４とに
より、ゲートバイアス電圧生成回路が構成される。
【０００７】基準発振器１から出力された基準周波数の
位相基準信号は、増幅器２により増幅され、搬送波発振
器３及び整流回路４に供給される。搬送波発振器３は、
増幅器２から供給された位相基準信号に基づいて、所望
のチャネルに対応した周波数の搬送波信号を発生する。
整流回路４は、増幅器２から供給された位相基準信号を
整流し、負のゲートバイアス電圧に変換する。送信部５
は、前段（図示なし）から供給された変調信号によっ
て、搬送波発振器３から供給された搬送波信号を変調し
て送信信号を形成し、この送信信号を信号増幅段を構成
するＦＥＴで増幅した後、送信出力としてアンテナ等に
供給する。この場合、ＦＥＴからなる信号増幅段の利得
は、ＦＥＴのゲートに加えられる整流回路４からの負の
ゲートバイアス電圧によって設定される。
位相基準信号は、増幅器２により増幅され、搬送波発振
器３及び整流回路４に供給される。搬送波発振器３は、
増幅器２から供給された位相基準信号に基づいて、所望
のチャネルに対応した周波数の搬送波信号を発生する。
整流回路４は、増幅器２から供給された位相基準信号を
整流し、負のゲートバイアス電圧に変換する。送信部５
は、前段（図示なし）から供給された変調信号によっ
て、搬送波発振器３から供給された搬送波信号を変調し
て送信信号を形成し、この送信信号を信号増幅段を構成
するＦＥＴで増幅した後、送信出力としてアンテナ等に
供給する。この場合、ＦＥＴからなる信号増幅段の利得
は、ＦＥＴのゲートに加えられる整流回路４からの負の
ゲートバイアス電圧によって設定される。
【０００８】
【発明が解決しようとする課題】従来のゲートバイアス
電圧生成回路は、基準発振器１から出力された位相基準
信号を増幅器２で増幅した後、整流回路４で整流して負
のゲートバイアス電圧に変換し、ＦＥＴに加えるように
している。
電圧生成回路は、基準発振器１から出力された位相基準
信号を増幅器２で増幅した後、整流回路４で整流して負
のゲートバイアス電圧に変換し、ＦＥＴに加えるように
している。
【０００９】この場合、従来のゲートバイアス電圧生成
回路は、基準発振器１から出力される位相基準信号のレ
ベルが一般に低いので、その位相基準信号を増幅器２で
増幅したとしても、整流回路４の出力に比較的高いレベ
ルの負のゲートバイアス電圧を得ることが難しく、その
上、得られた負のゲートバイアス電圧の安定度が悪いと
いう問題を有している。
回路は、基準発振器１から出力される位相基準信号のレ
ベルが一般に低いので、その位相基準信号を増幅器２で
増幅したとしても、整流回路４の出力に比較的高いレベ
ルの負のゲートバイアス電圧を得ることが難しく、その
上、得られた負のゲートバイアス電圧の安定度が悪いと
いう問題を有している。
【００１０】もっとも、この問題点を解決するために、
基準発振器１の出力を高くすることが考えられるが、基
準発振器１の出力を高くすると、位相基準信号中に含ま
れる高調波のレベルも増大し、スプリアス妨害を発生さ
せるという新たな問題を生じる。
基準発振器１の出力を高くすることが考えられるが、基
準発振器１の出力を高くすると、位相基準信号中に含ま
れる高調波のレベルも増大し、スプリアス妨害を発生さ
せるという新たな問題を生じる。
【００１１】本発明は、これらの問題点を全て解決する
もので、その目的は、基準発振器１の出力を高くするこ
となく、簡単な構成の回路の付加により、比較的高レベ
ルの安定したゲートバイアス電圧を生成するようにした
ゲートバイアス電圧生成回路を提供することにある。
もので、その目的は、基準発振器１の出力を高くするこ
となく、簡単な構成の回路の付加により、比較的高レベ
ルの安定したゲートバイアス電圧を生成するようにした
ゲートバイアス電圧生成回路を提供することにある。
【００１２】
【課題を解決するための手段】前記目的を達成するため
に、本発明のゲートバイアス電圧生成回路は、位相基準
信号を増幅する増幅器の出力側に、位相基準信号の周波
数に共振する第１及び第２共振素子からなるＬＣ直列共
振回路を接続し、第２共振素子の両端に得られる共振信
号を整流回路に供給するとともに、整流回路の出力側に
整流出力電圧を安定化する定電圧回路を接続し、定電圧
回路の安定化出力電圧をＦＥＴに供給する手段を備え
る。
に、本発明のゲートバイアス電圧生成回路は、位相基準
信号を増幅する増幅器の出力側に、位相基準信号の周波
数に共振する第１及び第２共振素子からなるＬＣ直列共
振回路を接続し、第２共振素子の両端に得られる共振信
号を整流回路に供給するとともに、整流回路の出力側に
整流出力電圧を安定化する定電圧回路を接続し、定電圧
回路の安定化出力電圧をＦＥＴに供給する手段を備え
る。
【００１３】前記手段によれば、増幅器とＬＣ直列共振
回路が位相基準信号のレベルを増大し、定電圧回路が負
のゲートバイアス電圧を安定化するので、ゲートバイア
ス電圧生成回路の出力に、所要の高レベルを有する安定
化された負のゲートバイアス電圧を生成できる。
回路が位相基準信号のレベルを増大し、定電圧回路が負
のゲートバイアス電圧を安定化するので、ゲートバイア
ス電圧生成回路の出力に、所要の高レベルを有する安定
化された負のゲートバイアス電圧を生成できる。
【００１４】
【発明の実施の形態】本発明の実施の形態において、ゲ
ートバイアス電圧生成回路は、所定周波数の位相基準信
号を出力する基準発振器と、位相基準信号を増幅する増
幅器と、増幅器の出力側に接続され、位相基準信号の周
波数に共振する第１及び第２共振素子からなるＬＣ直列
共振回路と、ＬＣ直列共振回路の第２共振素子の両端に
得られる共振信号を整流し、負の直流電圧に変換する整
流回路と、負の直流電圧を電圧安定化し、ＦＥＴのゲー
トに供給する定電圧回路とを備えている。
ートバイアス電圧生成回路は、所定周波数の位相基準信
号を出力する基準発振器と、位相基準信号を増幅する増
幅器と、増幅器の出力側に接続され、位相基準信号の周
波数に共振する第１及び第２共振素子からなるＬＣ直列
共振回路と、ＬＣ直列共振回路の第２共振素子の両端に
得られる共振信号を整流し、負の直流電圧に変換する整
流回路と、負の直流電圧を電圧安定化し、ＦＥＴのゲー
トに供給する定電圧回路とを備えている。
【００１５】また、本発明の実施の形態において、ＬＣ
直列共振回路部は、第１共振素子が増幅器の出力端と整
流回路の入力端との間に接続されたコンデンサであり、
第２共振素子が整流回路の入力端と接地間に接続された
インダクタである場合、及び、第１共振素子が増幅器の
出力端と整流回路の入力端との間に直列接続された直流
阻止用コンデンサ及びインダクタであり、第２共振素子
が整流回路の入力端と接地間に接続されたコンデンサで
ある場合のいずれかが採用される。
直列共振回路部は、第１共振素子が増幅器の出力端と整
流回路の入力端との間に接続されたコンデンサであり、
第２共振素子が整流回路の入力端と接地間に接続された
インダクタである場合、及び、第１共振素子が増幅器の
出力端と整流回路の入力端との間に直列接続された直流
阻止用コンデンサ及びインダクタであり、第２共振素子
が整流回路の入力端と接地間に接続されたコンデンサで
ある場合のいずれかが採用される。
【００１６】さらに、本発明の実施の形態において、整
流回路は、倍電圧整流回路であることが好ましく、定電
圧回路は、電圧安定化素子にツェナーダイオードが用い
られ、このツェナーダイオードの温度特性によってＦＥ
Ｔの温度依存増幅特性を補償するようにしてもよく、第
２共振素子の両端に得られる共振信号をＰＬＬ回路の位
相基準信号に用いてもよい。
流回路は、倍電圧整流回路であることが好ましく、定電
圧回路は、電圧安定化素子にツェナーダイオードが用い
られ、このツェナーダイオードの温度特性によってＦＥ
Ｔの温度依存増幅特性を補償するようにしてもよく、第
２共振素子の両端に得られる共振信号をＰＬＬ回路の位
相基準信号に用いてもよい。
【００１７】本発明の実施の形態によれば、ＬＣ直列共
振回路の共振作用によって発振信号のレベルを増大させ
ているので、発振器の出力が低くても、比較的高レベル
の負のゲートバイアス電圧を得ることができ、また、Ｌ
Ｃ直列共振回路で高調波を阻止するのでスプリアス妨害
を防止できる。さらに、定電圧回路の電圧安定化作用に
よって負のゲートバイアス電圧を安定化しているので、
ゲートバイアス電圧生成回路の出力に、所要の高レベル
を有する安定化された負のゲートバイアス電圧を発生さ
せることができる。
振回路の共振作用によって発振信号のレベルを増大させ
ているので、発振器の出力が低くても、比較的高レベル
の負のゲートバイアス電圧を得ることができ、また、Ｌ
Ｃ直列共振回路で高調波を阻止するのでスプリアス妨害
を防止できる。さらに、定電圧回路の電圧安定化作用に
よって負のゲートバイアス電圧を安定化しているので、
ゲートバイアス電圧生成回路の出力に、所要の高レベル
を有する安定化された負のゲートバイアス電圧を発生さ
せることができる。
【００１８】この場合、ＬＣ直列共振回路は、汎用的な
第１及び第２共振素子からなるものであり、定電圧回路
は、ツェナーダイオードを含んだ汎用的な回路構成のも
のであるので、付加される回路も簡単な構成のもので足
りる。
第１及び第２共振素子からなるものであり、定電圧回路
は、ツェナーダイオードを含んだ汎用的な回路構成のも
のであるので、付加される回路も簡単な構成のもので足
りる。
【００１９】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【００２０】図１は、本発明によるゲートバイアス電圧
生成回路の第１の実施例を示す回路図であり、図２は、
図１に示されたゲートバイアス電圧生成回路を用いた送
信機の構成を示すブロック構成図である。
生成回路の第１の実施例を示す回路図であり、図２は、
図１に示されたゲートバイアス電圧生成回路を用いた送
信機の構成を示すブロック構成図である。
【００２１】図１及び図２において、基準発振器１は、
基準周波数の位相基準信号を発生し、増幅器２に供給す
る。
基準周波数の位相基準信号を発生し、増幅器２に供給す
る。
【００２２】増幅器２は、エミッタが直接接地された増
幅用エミッタ接地トランジスタ２１を備えている。トラ
ンジスタ２１のベースには、直列抵抗２２、第１直列コ
ンデンサ２３、分路インダクタ２４、分路コンデンサ２
５、第２直列コンデンサ２６を介して基準発振器１から
の位相基準信号が加えられる。トランジスタ２１のコレ
クタには、負荷抵抗２７、直列抵抗２８を介して電源電
圧、例えば＋３Ｖの直流電圧（＋Ｂ）が供給される。負
荷抵抗２７及び直列抵抗２８によって分圧された直流電
圧（＋Ｂ）は、バイアス抵抗２９、３０で分圧されてト
ランジスタ２１のベースに供給され、負荷抵抗２７及び
直列抵抗２８の接続点は、バイパスコンデンサ３１を介
して接地されている。
幅用エミッタ接地トランジスタ２１を備えている。トラ
ンジスタ２１のベースには、直列抵抗２２、第１直列コ
ンデンサ２３、分路インダクタ２４、分路コンデンサ２
５、第２直列コンデンサ２６を介して基準発振器１から
の位相基準信号が加えられる。トランジスタ２１のコレ
クタには、負荷抵抗２７、直列抵抗２８を介して電源電
圧、例えば＋３Ｖの直流電圧（＋Ｂ）が供給される。負
荷抵抗２７及び直列抵抗２８によって分圧された直流電
圧（＋Ｂ）は、バイアス抵抗２９、３０で分圧されてト
ランジスタ２１のベースに供給され、負荷抵抗２７及び
直列抵抗２８の接続点は、バイパスコンデンサ３１を介
して接地されている。
【００２３】ＬＣ直列共振回路６は、トランジスタ２１
のコレクタと接地点との間に直列接続された共振用コン
デンサ（第１共振素子）６１と共振用インダクタ（第２
共振素子）６２とを備え、トランジスタ２１のコレクタ
から共振用コンデンサ６１に発振信号が供給され、共振
用コンデンサ６１と共振用インダクタ６２の接続点から
共振信号が出力される。共振信号は、次続の整流回路４
と、局部発振器３内のＰＬＬ回路（図示なし）に位相基
準信号として供給される。
のコレクタと接地点との間に直列接続された共振用コン
デンサ（第１共振素子）６１と共振用インダクタ（第２
共振素子）６２とを備え、トランジスタ２１のコレクタ
から共振用コンデンサ６１に発振信号が供給され、共振
用コンデンサ６１と共振用インダクタ６２の接続点から
共振信号が出力される。共振信号は、次続の整流回路４
と、局部発振器３内のＰＬＬ回路（図示なし）に位相基
準信号として供給される。
【００２４】整流回路４は、直列ダイオード４１、分路
ダイオード４２、直列コンデンサ４３、分路コンデンサ
４４によって倍電圧整流回路を構成しており、直列ダイ
オード４１を介して共振信号が入力され、直列コンデン
サ４３と分路コンデンサ４４の接続点から倍電圧整流さ
れた負の直流電圧が出力される。
ダイオード４２、直列コンデンサ４３、分路コンデンサ
４４によって倍電圧整流回路を構成しており、直列ダイ
オード４１を介して共振信号が入力され、直列コンデン
サ４３と分路コンデンサ４４の接続点から倍電圧整流さ
れた負の直流電圧が出力される。
【００２５】定電圧回路７は、直列抵抗７１とツェナー
ダイオード７２からなる定電圧設定部と、可変抵抗７
３、接地抵抗７４、分路コンデンサ７５、直列抵抗７６
からなる電圧調整部とからなる。定電圧設定部は、直列
抵抗７１に供給される負の直流電圧をツェナーダイオー
ド７２のツェナー電圧にほぼ等しい直流定電圧に設定
し、電圧調整部は、可変抵抗７３に供給される直流定電
圧を可変抵抗７３で調整した後、直列抵抗７６を通して
負のゲートバイアス電圧として出力する。
ダイオード７２からなる定電圧設定部と、可変抵抗７
３、接地抵抗７４、分路コンデンサ７５、直列抵抗７６
からなる電圧調整部とからなる。定電圧設定部は、直列
抵抗７１に供給される負の直流電圧をツェナーダイオー
ド７２のツェナー電圧にほぼ等しい直流定電圧に設定
し、電圧調整部は、可変抵抗７３に供給される直流定電
圧を可変抵抗７３で調整した後、直列抵抗７６を通して
負のゲートバイアス電圧として出力する。
【００２６】送信部５は、ソースが直接接地された増幅
用ソース接地ＦＥＴ５１を備えている。ＦＥＴ５１のゲ
ートには、定電圧回路７で出力された負のゲートバイア
ス電圧が加えられ、コンデンサ５２を介してＲＦ送信信
号が入力される。ＦＥＴ５１のドレインには、直列イン
ダクタ５３、２個のバイパスコンデンサ５７、５８を介
して電源電圧、例えば＋３Ｖの直流電圧（＋Ｂ）が加え
られ、直列インダクタ５４、分路コンデンサ５５、バン
ドパスフィルタ５６を介して増幅されたＲＦ送信信号が
出力される。
用ソース接地ＦＥＴ５１を備えている。ＦＥＴ５１のゲ
ートには、定電圧回路７で出力された負のゲートバイア
ス電圧が加えられ、コンデンサ５２を介してＲＦ送信信
号が入力される。ＦＥＴ５１のドレインには、直列イン
ダクタ５３、２個のバイパスコンデンサ５７、５８を介
して電源電圧、例えば＋３Ｖの直流電圧（＋Ｂ）が加え
られ、直列インダクタ５４、分路コンデンサ５５、バン
ドパスフィルタ５６を介して増幅されたＲＦ送信信号が
出力される。
【００２７】前記構成のゲートバイアス電圧生成回路に
おいて、基準発振器１で発生された位相基準信号は、増
幅器２によって増幅され、ＬＣ直列共振回路６を介して
搬送波発振器３内のＰＬＬ回路及び整流回路４に供給さ
れる。搬送波発振器３は、増幅器２によって増幅された
位相基準信号を受け、それにより所望のチャネルに対応
した周波数の搬送波信号を発生し、送信部５に供給す
る。整流回路４は、ＬＣ直列共振回路６から供給される
共振信号を倍電圧整流し、負の直流電圧に変換する。定
電圧回路７は、整流回路４から供給された負の直流電圧
を電圧安定化し、かつ、電圧調整して、送信部５のＦＥ
Ｔ５１のゲートにゲートバイアス電圧として供給する。
おいて、基準発振器１で発生された位相基準信号は、増
幅器２によって増幅され、ＬＣ直列共振回路６を介して
搬送波発振器３内のＰＬＬ回路及び整流回路４に供給さ
れる。搬送波発振器３は、増幅器２によって増幅された
位相基準信号を受け、それにより所望のチャネルに対応
した周波数の搬送波信号を発生し、送信部５に供給す
る。整流回路４は、ＬＣ直列共振回路６から供給される
共振信号を倍電圧整流し、負の直流電圧に変換する。定
電圧回路７は、整流回路４から供給された負の直流電圧
を電圧安定化し、かつ、電圧調整して、送信部５のＦＥ
Ｔ５１のゲートにゲートバイアス電圧として供給する。
【００２８】ここで、図３は、第１の実施例のゲートバ
イアス電圧生成回路と従来のゲートバイアス電圧生成回
路とを比較するために挙げた部分回路図であって、
（ａ）は第１の実施例のゲートバイアス電圧生成回路、
（ｂ）は従来のゲートバイアス電圧生成回路である。
イアス電圧生成回路と従来のゲートバイアス電圧生成回
路とを比較するために挙げた部分回路図であって、
（ａ）は第１の実施例のゲートバイアス電圧生成回路、
（ｂ）は従来のゲートバイアス電圧生成回路である。
【００２９】図３（ｂ）に示されるように、従来のゲー
トバイアス電圧生成回路は、増幅器２の出力、即ちトラ
ンジスタ２１のコレクタと、整流回路４の入力、即ち直
列コンデンサ４３との間が結合コンデンサ（符号なし）
で結合されていたもので、この場合、トランジスタ２１
のコレクタ（点Ａ）に、例えばピーク間（Ｐ−Ｐ）振幅
が２．４Ｖの位相基準信号が得られたとき、直列コンデ
ンサ４３の入力端（点Ｂ）にはピーク間（Ｐ−Ｐ）振幅
が高々２．４Ｖの位相基準信号が得られるに過ぎない。
トバイアス電圧生成回路は、増幅器２の出力、即ちトラ
ンジスタ２１のコレクタと、整流回路４の入力、即ち直
列コンデンサ４３との間が結合コンデンサ（符号なし）
で結合されていたもので、この場合、トランジスタ２１
のコレクタ（点Ａ）に、例えばピーク間（Ｐ−Ｐ）振幅
が２．４Ｖの位相基準信号が得られたとき、直列コンデ
ンサ４３の入力端（点Ｂ）にはピーク間（Ｐ−Ｐ）振幅
が高々２．４Ｖの位相基準信号が得られるに過ぎない。
【００３０】これに対して、図３（ａ）に示されるよう
に、第１の実施例のゲートバイアス電圧生成回路は、増
幅器２の出力、即ちトランジスタ２１のコレクタと、整
流回路４の入力、即ち直列コンデンサ４３との間がＬＣ
直列共振回路６で結合されるもので、この場合に、トラ
ンジスタ２１のコレクタ（点Ａ）に、例えばピーク間
（Ｐ−Ｐ）振幅が２．４Ｖの位相基準信号が得られたと
すれば、位相基準信号の周波数に対するＬＣ直列共振回
路６の共振作用により、直列コンデンサ４３の入力端
（点Ｂ）にピーク間（Ｐ−Ｐ）振幅が４．０Ｖ程度の位
相基準信号が得られる。
に、第１の実施例のゲートバイアス電圧生成回路は、増
幅器２の出力、即ちトランジスタ２１のコレクタと、整
流回路４の入力、即ち直列コンデンサ４３との間がＬＣ
直列共振回路６で結合されるもので、この場合に、トラ
ンジスタ２１のコレクタ（点Ａ）に、例えばピーク間
（Ｐ−Ｐ）振幅が２．４Ｖの位相基準信号が得られたと
すれば、位相基準信号の周波数に対するＬＣ直列共振回
路６の共振作用により、直列コンデンサ４３の入力端
（点Ｂ）にピーク間（Ｐ−Ｐ）振幅が４．０Ｖ程度の位
相基準信号が得られる。
【００３１】また、第１の実施例のゲートバイアス電圧
生成回路は、整流回路４の出力に得られた比較的高レベ
ルの負の直流電圧を定電圧回路７により電圧安定化し、
かつ、電圧調整した後で、送信部５のＦＥＴ５１のゲー
トにゲートバイアス電圧として供給している。この場
合、定電圧回路７に用いるツェナーダイオード７２の定
電圧の温度依存性と、送信部５に用いるＦＥＴ５１の信
号増幅度の温度依存性とが相反するものになるので、ツ
ェナーダイオード７２の温度依存性を適宜選択すること
により、ＦＥＴ５１の信号増幅特性における温度依存性
をほぼなくすことができる。
生成回路は、整流回路４の出力に得られた比較的高レベ
ルの負の直流電圧を定電圧回路７により電圧安定化し、
かつ、電圧調整した後で、送信部５のＦＥＴ５１のゲー
トにゲートバイアス電圧として供給している。この場
合、定電圧回路７に用いるツェナーダイオード７２の定
電圧の温度依存性と、送信部５に用いるＦＥＴ５１の信
号増幅度の温度依存性とが相反するものになるので、ツ
ェナーダイオード７２の温度依存性を適宜選択すること
により、ＦＥＴ５１の信号増幅特性における温度依存性
をほぼなくすことができる。
【００３２】このように、第１の実施例のゲートバイア
ス電圧生成回路によれば、基準発振器１が出力する位相
基準信号のレベルを高くしなくても、比較的高レベル
で、かつ、電圧が安定化されたゲートバイアス電圧を生
成することができる。
ス電圧生成回路によれば、基準発振器１が出力する位相
基準信号のレベルを高くしなくても、比較的高レベル
で、かつ、電圧が安定化されたゲートバイアス電圧を生
成することができる。
【００３３】次いで、図４は、本発明によるゲートバイ
アス電圧生成回路の第２の実施例を示す回路図である。
アス電圧生成回路の第２の実施例を示す回路図である。
【００３４】この第２の実施例と第１の実施例との構成
の違いは、ＬＣ直列共振回路６の構成が異なっているだ
けで、その他の部分の構成については、変わっていな
い。
の違いは、ＬＣ直列共振回路６の構成が異なっているだ
けで、その他の部分の構成については、変わっていな
い。
【００３５】即ち、第１の実施例は、第１共振素子が直
列コンデンサ６１からなり、第２共振素子が分路インダ
クタ６２からなっていたのに対し、第２の実施例は、第
１共振素子が直列直流阻止コンデンサ６３及び直列イン
ダクタ６４からなり、第２共振素子が分路コンデンサ６
５からなっているものである。また、第２の実施例にお
けるＬＣ直列共振回路６からの位相基準信号の取り出し
部が第２共振素子の両端である点は、第１の実施例と同
じである。
列コンデンサ６１からなり、第２共振素子が分路インダ
クタ６２からなっていたのに対し、第２の実施例は、第
１共振素子が直列直流阻止コンデンサ６３及び直列イン
ダクタ６４からなり、第２共振素子が分路コンデンサ６
５からなっているものである。また、第２の実施例にお
けるＬＣ直列共振回路６からの位相基準信号の取り出し
部が第２共振素子の両端である点は、第１の実施例と同
じである。
【００３６】そして、第２実施例も、位相基準信号の周
波数に対するＬＣ直列共振回路６の共振作用により、整
流回路４の入力発振信号のレベルを増幅器２の出力、即
ちトランジスタ２１のコレクタ（点Ａ）に得られる位相
基準信号のレベルより高くすることができる。
波数に対するＬＣ直列共振回路６の共振作用により、整
流回路４の入力発振信号のレベルを増幅器２の出力、即
ちトランジスタ２１のコレクタ（点Ａ）に得られる位相
基準信号のレベルより高くすることができる。
【００３７】このように、第２の実施例のゲートバイア
ス電圧生成回路においても、第１の実施例と同様に、基
準発振器１の出力を高くしなくても、比較的高レベル
で、かつ、電圧が安定化されたゲートバイアス電圧を生
成することができる。基準発振器１の出力を高くするこ
となく簡単な回路構成で高いレベルのゲートバイアス電
圧を生成することができる。
ス電圧生成回路においても、第１の実施例と同様に、基
準発振器１の出力を高くしなくても、比較的高レベル
で、かつ、電圧が安定化されたゲートバイアス電圧を生
成することができる。基準発振器１の出力を高くするこ
となく簡単な回路構成で高いレベルのゲートバイアス電
圧を生成することができる。
【００３８】また、第１実施例及び第２実施例のいずれ
においても、付加される回路（共振回路６及び定電圧回
路７は、汎用的な少数の構成部品によって構成すること
ができ、かつ、その構成も汎用的な簡単な回路を用いれ
ば足りるものである。
においても、付加される回路（共振回路６及び定電圧回
路７は、汎用的な少数の構成部品によって構成すること
ができ、かつ、その構成も汎用的な簡単な回路を用いれ
ば足りるものである。
【００３９】
【発明の効果】以上のように、本発明によれば、ＬＣ直
列共振回路の共振作用によって位相基準信号のレベルを
増大させ高周波を阻止しているので、基準発振器の出力
が低くても、比較的高レベルの負のゲートバイアス電圧
を生成させることを可能にするだけでなく、スプリアス
妨害を防止できる。また、定電圧回路の電圧安定化作用
によって負のゲートバイアス電圧を安定化しているの
で、ゲートバイアス電圧生成回路の出力に、所要の高レ
ベルを有する安定化された負のゲートバイアス電圧を発
生させることができるという効果がある。
列共振回路の共振作用によって位相基準信号のレベルを
増大させ高周波を阻止しているので、基準発振器の出力
が低くても、比較的高レベルの負のゲートバイアス電圧
を生成させることを可能にするだけでなく、スプリアス
妨害を防止できる。また、定電圧回路の電圧安定化作用
によって負のゲートバイアス電圧を安定化しているの
で、ゲートバイアス電圧生成回路の出力に、所要の高レ
ベルを有する安定化された負のゲートバイアス電圧を発
生させることができるという効果がある。
【００４０】また、本発明によれば、付加されるＬＣ直
列共振回路や定電圧回路は、汎用的な少数の構成部品を
用いて構成され、かつ、汎用的な簡単な回路構成のもの
を用いれば足りるという効果がある。
列共振回路や定電圧回路は、汎用的な少数の構成部品を
用いて構成され、かつ、汎用的な簡単な回路構成のもの
を用いれば足りるという効果がある。
【図１】本発明に係わるゲートバイアス電圧生成回路の
第１の実施例を示す回路図である。
第１の実施例を示す回路図である。
【図２】第１の実施例のゲートバイアス電圧生成回路を
用いた送信機の構成を示すブロック構成図である。
用いた送信機の構成を示すブロック構成図である。
【図３】第１の実施例のゲートバイアス電圧生成回路と
従来のゲートバイアス電圧生成回路とを比較するために
挙げた部分回路図である。
従来のゲートバイアス電圧生成回路とを比較するために
挙げた部分回路図である。
【図４】本発明に係わるゲートバイアス電圧生成回路の
第２の実施例を示す回路図である。
第２の実施例を示す回路図である。
【図５】従来のゲートバイアス電圧生成回路を含んだ送
信機の主要な構成部分を示すブロック構成図である。
信機の主要な構成部分を示すブロック構成図である。
１ 基準発振器
２ 増幅器
３ 搬送波発振器
４ 整流回路
５ 送信部
６ ＬＣ直列共振回路
７ 定電圧回路
５１ ＦＥＴ
６１ コンデンサ
６２ インダクタ
６３ 直流阻止コンデンサ
７２ ツェナーダイオード
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平４−294619（ＪＰ，Ａ)
特開 昭62−200902（ＪＰ，Ａ)
特開 平６−338737（ＪＰ，Ａ)
実開 平１−177625（ＪＰ，Ｕ)
実開 平２−10613（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 1/00 - 3/72
H04B 1/44
Claims (6)
- 【請求項１】 所定周波数の位相基準信号を出力する基
準発振器と、前記位相基準信号を増幅する増幅器と、前
記増幅器の出力側に接続され、前記位相基準信号の周波
数に共振する第１及び第２共振素子からなるＬＣ直列共
振回路と、前記ＬＣ直列共振回路の第２共振素子の両端
に得られる共振信号を整流し、負の直流電圧に変換する
整流回路と、前記負の直流電圧を電圧安定化し、ＦＥＴ
のゲートに供給する定電圧回路とを備えたことを特徴と
するゲートバイアス電圧生成回路。 - 【請求項２】 前記ＬＣ直列共振回路は、前記第１共振
素子が前記増幅器の出力端と前記整流回路の入力端との
間に接続されたコンデンサであり、前記第２共振素子が
前記整流回路の入力端と接地間に接続されたインダクタ
であることを特徴とする請求項１に記載のゲートバイア
ス電圧生成回路。 - 【請求項３】 前記ＬＣ直列共振回路は、前記第１共振
素子が前記増幅器の出力端と前記整流回路の入力端との
間に直列接続された直流阻止用コンデンサ及びインダク
タであり、前記第２共振素子が前記整流回路の入力端と
接地間に接続されたコンデンサであることを特徴とする
請求項１に記載のゲートバイアス電圧生成回路。 - 【請求項４】 前記整流回路は、倍電圧整流回路である
ことを特徴とする請求項１乃至３のいずれかに記載のゲ
ートバイアス電圧生成回路。 - 【請求項５】 前記定電圧回路は、電圧安定化素子にツ
ェナーダイオードを用い、前記ツェナーダイオードの温
度特性によって前記ＦＥＴの温度依存増幅特性が補償さ
れていることを特徴とする請求項１乃至４のいずれかに
記載のゲートバイアス電圧生成回路。 - 【請求項６】 前記第２共振素子の両端に得られる共振
信号をＰＬＬ回路の位相基準信号にも用いていることを
特徴とする請求項１乃至５のいずれかに記載のゲートバ
イアス電圧生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15819096A JP3400911B2 (ja) | 1996-06-19 | 1996-06-19 | ゲートバイアス電圧生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15819096A JP3400911B2 (ja) | 1996-06-19 | 1996-06-19 | ゲートバイアス電圧生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1013162A JPH1013162A (ja) | 1998-01-16 |
| JP3400911B2 true JP3400911B2 (ja) | 2003-04-28 |
Family
ID=15666240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15819096A Expired - Fee Related JP3400911B2 (ja) | 1996-06-19 | 1996-06-19 | ゲートバイアス電圧生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3400911B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011208970A (ja) * | 2010-03-29 | 2011-10-20 | Hioki Ee Corp | インピーダンス測定装置 |
| JP7356900B2 (ja) * | 2019-12-27 | 2023-10-05 | オムロン株式会社 | 共振発振回路及び非接触給電システム |
-
1996
- 1996-06-19 JP JP15819096A patent/JP3400911B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1013162A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100663450B1 (ko) | 집적 가능한 전압조정 초고주파 전력 증폭기 | |
| JP3369557B2 (ja) | セラミック基板上に素子を分布させて搭載されたダイ内部にバイアスおよびバッファ回路を形成した発振器 | |
| JPH0356019B2 (ja) | ||
| US4225827A (en) | Stabilization circuit for transistor RF power amplifiers | |
| CN86103137A (zh) | 电子调谐式fm接收机 | |
| JP3400911B2 (ja) | ゲートバイアス電圧生成回路 | |
| US6600344B1 (en) | Predistortion circuit for RF detector | |
| US6271737B1 (en) | Communication device with feedback for cancellation of perturbations | |
| US5237261A (en) | Voltage step up regulator | |
| US6489847B1 (en) | Low distoration driving amplifier for integrated filters | |
| US6545557B2 (en) | FM signal oscillator circuit and modulation level control method | |
| US7221916B2 (en) | Signal enhancement device for phase lock loop oscillator | |
| US6359521B1 (en) | Oscillator with buffer circuit in which deterioration in C/N ratio is lightened | |
| JP2591380B2 (ja) | 発振器 | |
| US5859573A (en) | Circuit for separating the output of an oscillator from the other parts of a mobile communication system | |
| JP3009857B2 (ja) | 送信電力制御回路 | |
| EP0488257A1 (en) | Frequency conversion circuit | |
| JP3196875B2 (ja) | 超再生復調回路 | |
| JP2530866Y2 (ja) | セラミック共振器形静電センサの検波増幅回路 | |
| JPS6017933Y2 (ja) | ベ−ス接地形トランジスタ増幅回路 | |
| JPH06188654A (ja) | 高周波増幅器 | |
| SU1741272A1 (ru) | Радиопередатчик | |
| JP2572235Y2 (ja) | 光信号検出装置 | |
| KR200145402Y1 (ko) | 주파수 발진기 | |
| JP3093355U (ja) | 電圧制御発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030204 |
|
| LAPS | Cancellation because of no payment of annual fees |