JP3397917B2 - Plasma etching method - Google Patents

Plasma etching method

Info

Publication number
JP3397917B2
JP3397917B2 JP32523094A JP32523094A JP3397917B2 JP 3397917 B2 JP3397917 B2 JP 3397917B2 JP 32523094 A JP32523094 A JP 32523094A JP 32523094 A JP32523094 A JP 32523094A JP 3397917 B2 JP3397917 B2 JP 3397917B2
Authority
JP
Japan
Prior art keywords
wafer
etched
plasma etching
lower electrode
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32523094A
Other languages
Japanese (ja)
Other versions
JPH08181122A (en
Inventor
栄一 三坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP32523094A priority Critical patent/JP3397917B2/en
Publication of JPH08181122A publication Critical patent/JPH08181122A/en
Application granted granted Critical
Publication of JP3397917B2 publication Critical patent/JP3397917B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明はプラズマエッチング方法
に関するものであり、さらに詳しく言えば、低温のプラ
ズマエッチングに伴うウェハ周辺におけるエッチングレ
ートの低下およびレジストダストの発生を抑止したプラ
ズマエッチング方法に関する。 【0002】 【従来の技術】一般にプラズマエッチングは、反応室に
エッチングガスを導入し、高周波電界を印加することに
よりガスプラズマを発生させ、ガス解離で生成したハロ
ゲン原子(ラジカル)やプラスイオンによってウェハ表
面をエッチングする。ところで、近年のプラズマエッチ
ング装置では、従来のバッチ式から枚葉式とへ移行して
いることから、特に酸化膜(SiO2膜)エッチの場合
にはエッチングレートを確保するために約1000Wと
いう高い交流電力を必要としている。 【0003】このため、エッチングのマスクとなるレジ
スト膜が焼けることにより変質し、レジスト形状のみだ
れが生じ、この結果加工形状が悪化したり、レジスト膜
の除去が困難となる問題を生じた。そこで、ウェハを0
℃から−10℃程度に冷却しながら、プラズマエッチン
グをすることにより、レジスト焼けを防止し、加工精度
等の劣化を防止していた。 【0004】図5は、従来のプラズマエッチング方法を
説明する断面図である。これは、平行平板型のエッチン
グ装置を用いた例であり、下部電極(1)上に被エッチ
ングウェハ(2)を載せ、該下部電極(1)を接地する
とともに、それに対面する上部電極(3)に高周波電力
を供給することにより、両電極間に導入されたエッチン
グガスをプラズマ状態にして被エッチングウェハ(2)
の表面をエッチングする。このとき、その被エッチング
ウェハ(2)を冷却するために、下部電極(1)の中に
管を挿入して冷媒を循環させている。また、下部電極
(1)と被エッチングウェハ(2)との隙間にHeガス
を流すことにより、両者間の熱伝導効率を高め、被エッ
チングウェハ(2)の温度分布の均一化が図られてい
る。 【0005】さらにまた、下部電極(1)と被エッチン
グウェハ(2)との熱接触を高めるために、被エッチン
グウェハ(2)の周辺にリング状のクランプ(4)を設
け、被エッチングウェハ(2)に機械的加重を加えてい
た。なお、上記の技術については、例えば「最新版 超
LSIプロセスデータハンドブック」(サイエンスフォ
ーラム発行)の第226頁に記載されている。 【0006】 【発明が解決しようとする課題】しかしながら、上記従
来例では、図6に示すように、被エッチングウェハ
(2)をその上面からクランプしていたので、クランプ
(4)が被エッチングウェハ(2)に当接する部分から
は良品の集積回路チップを全く得ることができず、また
クランプ(4)の近傍の被エッチングウェハ(2)部分
ではエッチングレートの低下やチャージアップが起きや
すいという問題があった。さらに、クランプ(4)がレ
ジストを傷つけるため、ダストの発生源となる問題もあ
った。 【0007】 【課題を解決するための手段】本発明は、上記課題を解
決するために、冷却された下部電極上に被エッチングウ
ェハを載せ、前記下部電極と被エッチングウェハとの隙
間にHeガスを流しながらプラズマエッチングを行うに
際し、前記被エッチングウェハを側面からクランプし前
記被エッチングウェハに機械的加重を加えるようにし
た。 【0008】 【作 用】本発明によれば、従来のように被エッチング
ウェハを上面からクランプするのではなく、側面からク
ランプしているので、被エッチングウェハは全面が露出
された状態でプラズマエッチングが行われる。これによ
り、エッチングレートの低化やレジストダストの発生等
の問題を解決することが可能となる。 【0009】 【実施例】以下で、本発明の実施例に係るプラズマエッ
チング方法を図面を参照しながら説明する。図1は、本
発明の実施例に係るプラズマエッチング方法を説明する
断面図である。これは、平行平板型のエッチング装置を
用いた例であり、下部電極(11)上に被エッチングウ
ェハ(12)を載せ、該下部電極(11)を接地すると
ともに、それに対面する上部電極(13)に高周波電力
を供給することにより、両電極間に導入されたエッチン
グガスをプラズマ状態にして被エッチングウェハ(1
2)の表面をエッチングする。シリコン酸化膜エッチの
場合には、例えばAr,CHF3,CF4の混合ガス、C2F6,C2F8等
の単ガスを用い、1000W程度の高周波を印加する。 【0010】このとき、レジスト焼けを防止するため
に、その被エッチングウェハ(12)を冷却するわけで
あるが、本装置では下部電極(11)の中に管を挿入し
て冷媒を循環させている。また、下部電極(11)と被
エッチングウェハ(12)との隙間にHeガスを流すこ
とにより、両者間の熱伝導効率を高め、被エッチングウ
ェハ(12)の温度分布の均一化が図られている点も従
来と同様である。 【0011】本実施例の特徴とする点は、上記のプラズ
マエッチングに際して、被エッチングウェハ(12)を
側面からクランプ(14)し、被エッチングウェハ(1
2)に機械的加重を加えることにより、熱接触性を高め
ていることである。図2は、図1の波線部分を拡大した
断面図であり、クランプ(14A)は、被エッチングウ
ェハ(12)を側面の斜め上方からクランプしており、
下部電極(11)を介して被エッチングウェハ(12)
に3Kg/cm2程度の加重を加えている。図3は、同様
に図1の波線部分を拡大した断面図であるが、このクラ
ンプ(14B)は被エッチングウェハ(12)を側面の
ほぼ真横からクランプしている。 【0012】図4は、クランプ(14A,14B)の上
面図であり、被エッチングウェハ(12)に加わる加重
を均一化するために、2つに分割したリング片を左右か
ら押し合わせるようにしてクランプしている。リング片
はさらに4つ以上に分割してもよい。このように、上記
実施例によれば、従来のように被エッチングウェハ(1
2)を上面からクランプするのではなく、側面からクラ
ンプしているので、被エッチングウェハ(12)は全面
が露出された状態でプラズマエッチングが行われる。し
たがって、従来の低温プラズマエッチングに伴って生じ
ていたエッチングレートの低化やレジストダストの発生
等の問題を解決することができる。 【0013】 【発明の効果】以上説明したように、本発明によれば、
冷却した下部電極上に被エッチングウェハを載せてプラ
ズマエッチングを行うにあたって、従来のように被エッ
チングウェハを上面からクランプするのではなく、側面
からクランプしているので、被エッチングウェハは全面
が露出された状態でプラズマエッチングが行われる。こ
れにより、エッチングレートの低化やレジストダストの
発生等の問題を解決することが可能となる。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma etching method, and more particularly, to a reduction in an etching rate around a wafer and a reduction in resist dust due to low-temperature plasma etching. The present invention relates to a plasma etching method in which generation is suppressed. 2. Description of the Related Art Generally, in plasma etching, an etching gas is introduced into a reaction chamber, a gas plasma is generated by applying a high-frequency electric field, and a wafer is generated by halogen atoms (radicals) or positive ions generated by gas dissociation. Etch the surface. By the way, in the recent plasma etching apparatus, since the conventional batch type has been changed to the single-wafer type, particularly in the case of an oxide film (SiO 2 film) etch, a high AC power of about 1000 W is required to secure an etching rate. Needs power. [0003] For this reason, the resist film serving as an etching mask is deteriorated by burning, resulting in a change in the shape of the resist, resulting in a problem that the processed shape is deteriorated and the removal of the resist film becomes difficult. Therefore, set the wafer to 0
By performing plasma etching while cooling from about -10 ° C. to about −10 ° C., resist burning was prevented, and deterioration in processing accuracy and the like was prevented. FIG. 5 is a sectional view for explaining a conventional plasma etching method. This is an example using a parallel plate type etching apparatus. A wafer to be etched (2) is placed on a lower electrode (1), the lower electrode (1) is grounded, and an upper electrode (3) facing the lower electrode (1). ), The etching gas introduced between the two electrodes is turned into a plasma state by supplying high-frequency power to the wafer to be etched (2).
Is etched. At this time, in order to cool the wafer to be etched (2), a tube is inserted into the lower electrode (1) to circulate a coolant. Further, by flowing He gas into the gap between the lower electrode (1) and the wafer to be etched (2), the heat conduction efficiency between the two is increased, and the temperature distribution of the wafer to be etched (2) is made uniform. I have. Further, in order to increase the thermal contact between the lower electrode (1) and the wafer to be etched (2), a ring-shaped clamp (4) is provided around the wafer to be etched (2), and the wafer to be etched ( The mechanical load was applied to 2). The above technology is described, for example, on page 226 of "Latest Version Super LSI Process Data Handbook" (published by Science Forum). However, in the above-mentioned conventional example, as shown in FIG. 6, the wafer to be etched (2) is clamped from the upper surface thereof, so that the clamp (4) is attached to the wafer to be etched. A good integrated circuit chip cannot be obtained at all from the portion in contact with (2), and the etching rate decreases and charge-up tends to occur in the portion of the wafer (2) to be etched near the clamp (4). was there. Further, there is another problem that the clamp (4) damages the resist and becomes a source of dust. According to the present invention, in order to solve the above-mentioned problems, a wafer to be etched is placed on a cooled lower electrode, and He gas is filled in a gap between the lower electrode and the wafer to be etched. When performing plasma etching while flowing, the wafer to be etched was clamped from the side to apply a mechanical load to the wafer to be etched. According to the present invention, the wafer to be etched is clamped from the side rather than from the upper surface as in the prior art, so that the wafer to be etched is plasma-etched with the entire surface exposed. Is performed. This makes it possible to solve problems such as a reduction in etching rate and generation of resist dust. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a plasma etching method according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a sectional view illustrating a plasma etching method according to an embodiment of the present invention. This is an example using a parallel plate type etching apparatus. A wafer to be etched (12) is placed on a lower electrode (11), the lower electrode (11) is grounded, and an upper electrode (13) facing the lower electrode (11) is grounded. ) Is supplied with high-frequency power to convert the etching gas introduced between the two electrodes into a plasma state, and to form a wafer (1)
Etch the surface of 2). In the case of silicon oxide film etching, a high frequency of about 1000 W is applied using a mixed gas of Ar, CHF3 and CF4, or a single gas such as C2F6 and C2F8. At this time, the wafer to be etched (12) is cooled to prevent resist burning. In this apparatus, a tube is inserted into the lower electrode (11) to circulate the refrigerant. I have. Further, by flowing He gas into the gap between the lower electrode (11) and the wafer to be etched (12), the heat conduction efficiency between the two is increased, and the temperature distribution of the wafer to be etched (12) is made uniform. Is also the same as before. The present embodiment is characterized in that the wafer to be etched (12) is clamped (14) from the side and the wafer to be etched (1
By applying a mechanical load to 2), the thermal contact property is enhanced. FIG. 2 is an enlarged cross-sectional view of a dashed line portion of FIG. 1, and the clamp (14A) clamps the etched wafer (12) from obliquely above the side surface,
Wafer to be etched (12) via lower electrode (11)
Is applied with a weight of about 3 kg / cm2. FIG. 3 is an enlarged cross-sectional view of the dashed line portion of FIG. 1, but this clamp (14B) clamps the wafer (12) to be etched almost from the side. FIG. 4 is a top view of the clamps (14A, 14B). In order to equalize the load applied to the wafer (12) to be etched, the two divided ring pieces are pressed from the left and right. Clamping. The ring piece may be further divided into four or more pieces. Thus, according to the above embodiment, the wafer to be etched (1
Since 2) is clamped not from the upper surface but from the side surface, the wafer to be etched (12) is subjected to plasma etching with the entire surface exposed. Therefore, it is possible to solve problems such as a reduction in etching rate and generation of resist dust, which are caused by conventional low-temperature plasma etching. As described above, according to the present invention,
In performing plasma etching with a wafer to be etched placed on the cooled lower electrode, the wafer to be etched is clamped from the side instead of being clamped from the upper surface as in the related art, so that the entire surface of the wafer to be etched is exposed. The plasma etching is performed in a state where the substrate is in a closed state. This makes it possible to solve problems such as a reduction in etching rate and generation of resist dust.

【図面の簡単な説明】 【図1】本発明の実施例に係るプラズマエッチング方法
を説明する断面図である。 【図2】図1における波線部分を拡大した断面図であ
る。 【図3】図1における波線部分を拡大した断面図であ
る。 【図4】クランプを説明する上面図である。 【図5】従来例に係るプラズマエッチング方法を説明す
る断面図である。 【図6】図5における波線部分を拡大した断面図であ
る。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a cross-sectional view illustrating a plasma etching method according to an embodiment of the present invention. FIG. 2 is an enlarged sectional view of a dashed line portion in FIG. FIG. 3 is an enlarged sectional view of a dashed line portion in FIG. 1; FIG. 4 is a top view illustrating a clamp. FIG. 5 is a cross-sectional view illustrating a plasma etching method according to a conventional example. FIG. 6 is an enlarged sectional view of a dashed line portion in FIG. 5;

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065 C23F 4/00 H01L 21/68 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int. Cl. 7 , DB name) H01L 21/3065 C23F 4/00 H01L 21/68

Claims (1)

(57)【特許請求の範囲】 【請求項1】 冷却された下部電極上に被エッチングウ
ェハを載せ、前記下部電極と被エッチングウェハとの隙
間にHeガスを流しながらプラズマエッチングを行うに
際し、前記被エッチングウェハを側面から複数分割した
クランプにより、前記被エッチングウェハに機械的加重
を加えるようにしたことを特徴とするプラズマエッチン
グ方法。
(57) Claims 1. When a wafer to be etched is placed on a cooled lower electrode and the plasma etching is performed while flowing He gas into a gap between the lower electrode and the wafer to be etched, The wafer to be etched is divided into multiple parts from the side
A plasma etching method , wherein a mechanical load is applied to the wafer to be etched by a clamp .
JP32523094A 1994-12-27 1994-12-27 Plasma etching method Expired - Fee Related JP3397917B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32523094A JP3397917B2 (en) 1994-12-27 1994-12-27 Plasma etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32523094A JP3397917B2 (en) 1994-12-27 1994-12-27 Plasma etching method

Publications (2)

Publication Number Publication Date
JPH08181122A JPH08181122A (en) 1996-07-12
JP3397917B2 true JP3397917B2 (en) 2003-04-21

Family

ID=18174485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32523094A Expired - Fee Related JP3397917B2 (en) 1994-12-27 1994-12-27 Plasma etching method

Country Status (1)

Country Link
JP (1) JP3397917B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5810931A (en) * 1996-07-30 1998-09-22 Applied Materials, Inc. High aspect ratio clamp ring
JPH1126432A (en) * 1997-06-30 1999-01-29 Matsushita Electric Ind Co Ltd Gas heat transfer type plasma processing apparatus

Also Published As

Publication number Publication date
JPH08181122A (en) 1996-07-12

Similar Documents

Publication Publication Date Title
JP4991286B2 (en) Method and apparatus for reducing substrate backside deposition during processing.
US20190201945A1 (en) Components and systems for cleaning a tool for forming a semiconductor device, and related methods
US20010053610A1 (en) Method of plasma etching thin films of difficult to dry etch materials
JPH03159235A (en) Etching and etching device
EP0247603A2 (en) A method for stripping a photo resist on an aluminium alloy
JPH02308529A (en) Method and device for heating or cooling semicon ductor wafer in semicon ductor wafer processor
JPH04328825A (en) Dry etching method
US5753566A (en) Method of spin-on-glass etchback using hot backside helium
JP3397917B2 (en) Plasma etching method
WO2003023841A1 (en) Flash step preparatory to dielectric etch
JP3231202B2 (en) Plasma processing equipment
KR20100016479A (en) Dry etching method
JP6840041B2 (en) Etching method
JP3180438B2 (en) Plasma processing device substrate fixing method
JP2000294543A (en) Etching method and apparatus thereof, and manufacture of semiconductor device
JP2000286243A (en) Substrate cooling stand for vacuum treatment apparatus
JP3362093B2 (en) How to remove etching damage
JP2949731B2 (en) Method for manufacturing semiconductor device
JP4615290B2 (en) Plasma etching method
JP2713903B2 (en) Dry etching method
KR100629355B1 (en) Method For Forming Last Passivation Layer
JP2004158563A (en) Plasma processing apparatus
JP3357737B2 (en) Discharge plasma processing equipment
JP2002305179A (en) Method for plasma processing
JP3234385B2 (en) Etching method, components in processing vessel and etching apparatus

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees